JP5683125B2 - Electrode laying method and structure - Google Patents

Electrode laying method and structure Download PDF

Info

Publication number
JP5683125B2
JP5683125B2 JP2010067154A JP2010067154A JP5683125B2 JP 5683125 B2 JP5683125 B2 JP 5683125B2 JP 2010067154 A JP2010067154 A JP 2010067154A JP 2010067154 A JP2010067154 A JP 2010067154A JP 5683125 B2 JP5683125 B2 JP 5683125B2
Authority
JP
Japan
Prior art keywords
layer
substrate
electrode
photoresist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010067154A
Other languages
Japanese (ja)
Other versions
JP2011198309A (en
Inventor
莉立 范
莉立 范
Original Assignee
莉立 范
莉立 范
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 莉立 范, 莉立 范 filed Critical 莉立 范
Priority to JP2010067154A priority Critical patent/JP5683125B2/en
Publication of JP2011198309A publication Critical patent/JP2011198309A/en
Application granted granted Critical
Publication of JP5683125B2 publication Critical patent/JP5683125B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Position Input By Displaying (AREA)

Description

この発明は、電極の敷設方法とその構造であって、特に基板上に設ける電極の敷設方法とその構造に関する。   The present invention relates to an electrode laying method and its structure, and more particularly to an electrode laying method and its structure provided on a substrate.

従来、静電容量式のタッチパネル製造工程において、基板上に二つの異なる軸方向の電極が形成される。   Conventionally, in a capacitive touch panel manufacturing process, two different axial electrodes are formed on a substrate.

その内の一つの軸方向の電極上には絶縁層を形成し、もう一つの軸方向の電極が該絶縁層上に設けられた金属の導線を通して電気的に接続するために供する。   An insulating layer is formed on one of the axial electrodes, and the other axial electrode is used for electrical connection through a metal wire provided on the insulating layer.

しかしながら従来の絶縁層上に設けられた金属導線は、製造の後工程において金属導線が損壊して接続することができない。よって、静電容量式のタッチパネルの製造の良品率が低下する。   However, the metal conductor provided on the conventional insulating layer cannot be connected because the metal conductor is damaged in a post-manufacturing process. Therefore, the non-defective rate of manufacturing the capacitive touch panel is reduced.

また、一般の工場では光マスクの製造において、生産する光マスクのパターンの線の幅と成型に必要なパターンの線の幅が同じであるため、前述の問題を改善することができない。   Further, in the production of an optical mask in a general factory, since the width of the pattern line of the optical mask to be produced is the same as the width of the pattern line necessary for molding, the above-described problem cannot be improved.

さらに、現像後のフォトレジストの残留が深刻で、現像が不完全で、過度に現像するなどの状況が同時に発生する。   Furthermore, the situation that the photoresist remains after development, the development is incomplete, and the development is excessive occurs simultaneously.

この他、エッチングの後、外観不良(回路の端縁部に鋸上、或いは波状が形成される)、或いは電気性の不良(精密性テストで異常が認められる)などが容易に発生する。   In addition, after etching, an appearance defect (a sawtooth or wavy shape is formed at the edge of the circuit) or an electrical defect (an abnormality is recognized in a precision test) easily occurs.

この発明は、製造工程でブリッジの溝上に設けられる導線を破壊し、電力の導線をブリッジの絶縁ユニットの高さのブリッジの溝よりも低い位置に設けて接続する電極の敷設方法とその構造を提供することを課題とする。   The present invention relates to an electrode laying method and structure for destroying a conductor provided on a groove of a bridge in a manufacturing process, and providing and connecting a power conductor at a position lower than the bridge groove at the height of the bridge insulation unit. The issue is to provide.

そこで、本発明者は従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結果、基板と、該基板上に形成された透明導電層と、該基板上に形成されたポリイミド層と、該基板上に形成された導電層と、該基板上に形成された保護層とを含んでなり、
該透明導電層が、複数のパターンを隣接して設けてなり、
該ポリイミド層が、複数の溝を具えた絶縁ユニットを具えてなり、パターンの間を横に跨ぐように接続するために供し、
該導電層が、溝にそれぞれ対応して設けられる複数の電導線を具えてなり、導電層の電導線が光学式保障式の光マスクで過度の露光、或いは過度の現像が少なくとも一以上が形成され、
該保護層が、透光率を高め、基板、透明導電層、ポリイミド層と、導電層を保護するために供する電極の敷設方法とその構造によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
Therefore, as a result of intensive studies in view of the drawbacks found in the prior art, the present inventor has obtained a substrate, a transparent conductive layer formed on the substrate, a polyimide layer formed on the substrate, Comprising a conductive layer formed on a substrate and a protective layer formed on the substrate;
The transparent conductive layer is provided with a plurality of adjacent patterns,
The polyimide layer is provided with an insulating unit having a plurality of grooves, and is used for connecting so as to straddle between patterns;
The conductive layer includes a plurality of conductive wires provided corresponding to the grooves, and the conductive wires of the conductive layer are formed with at least one or more overexposure or excessive development with an optical security type optical mask. And
Based on this knowledge, the protective layer increases the light transmittance, and can solve the problem by the substrate, the transparent conductive layer, the polyimide layer, and the electrode laying method and the structure for protecting the conductive layer. The present invention has been completed.

以下、この発明について具体的に説明する。
請求項1に記載の電極の敷設方法は、基板と、該基板上に形成された透明導電層と、該基板上に形成されたポリイミド層と、該基板上に形成された導電層と、該基板上に形成された保護層とを含んでなり、
該透明導電層が、複数のパターンを隣接して設けてなり、
該ポリイミド層が、複数の溝を具えた絶縁ユニットを具えてなり、パターンの間を横に跨ぐように接続するために供し、
該導電層が、溝にそれぞれ対応して設けられる複数の電導線を具えてなり、導電層の電導線が光学式保障式の光マスクで過度の露光、或いは過度の現像が少なくとも一以上が形成され、
該保護層が、透光率を高め、基板、透明導電層、ポリイミド層と、導電層を保護するために供する。
The present invention will be specifically described below.
The electrode laying method according to claim 1, comprising: a substrate; a transparent conductive layer formed on the substrate; a polyimide layer formed on the substrate; a conductive layer formed on the substrate; A protective layer formed on the substrate,
The transparent conductive layer is provided with a plurality of adjacent patterns,
The polyimide layer is provided with an insulating unit having a plurality of grooves, and is used for connecting so as to straddle between patterns;
The conductive layer includes a plurality of conductive wires provided corresponding to the grooves, and the conductive wires of the conductive layer are formed with at least one or more overexposure or excessive development with an optical security type optical mask. And
The protective layer increases the light transmittance and serves to protect the substrate, the transparent conductive layer, the polyimide layer, and the conductive layer.

請求項2に記載の電極の敷設方法は、請求項1における透明導電層の形成には次の段階を具えてなり、
基板上に導電フィルムを形成し、
基板上にフォトレジストを塗布し、
対応したパターンを具えた光マスクを具え、光マスクを通してフォトレジスト上に露光させ、
パターンを現像、エッチング、剥離して、隣接するパターンを形成するために供する。
The electrode laying method according to claim 2 comprises the following steps in forming the transparent conductive layer according to claim 1,
Forming a conductive film on the substrate,
Apply photoresist on the substrate,
Provide a photomask with the corresponding pattern, expose it on the photoresist through the photomask,
The pattern is developed, etched and stripped to form an adjacent pattern.

請求項3に記載の電極の敷設方法は、請求項2におけるポリイミド層が、基板上にフォトレジストを塗布し、
ハーフトーン(Half tone)のパターンを具えた光マスクを供し、
該光マスクがハーフトーンのパターンを利用してフォトレジスト上に反射し、ハーフトーンのパターンをフォトレジスト上に現像して、パターンのブロック間を跨ぐように接続する溝を形成するために供し、
フォトレジストを焼き付ける工程から形成される。
The electrode laying method according to claim 3, wherein the polyimide layer according to claim 2 applies a photoresist on a substrate,
Provide a light mask with a halftone pattern,
The light mask reflects on the photoresist using a halftone pattern, develops the halftone pattern on the photoresist, and serves to form grooves that connect across the blocks of the pattern;
It is formed from a step of baking a photoresist.

請求項4に記載の電極の敷設方法は、請求項3における導電層が、基板上に導電材料を設け、基板上にフォトレジストを塗布して被覆し、光学補償の光マスクを供し、該光マスクが電導線の線路に対応してフォトレジスト上に過度に露光させて、電導線のパターンを現像し、互いに隣接するパターンブロックを形成するために供し、電導線が過度の現像で発生される工程を含んでなる。   According to a fourth aspect of the present invention, there is provided an electrode laying method in which the conductive layer in the third aspect is provided with a conductive material on a substrate, coated with a photoresist on the substrate, coated with an optical mask for optical compensation, The mask is overexposed on the photoresist corresponding to the line of the conductive line, and the conductive line pattern is developed to form a pattern block adjacent to each other, and the conductive line is generated by excessive development. Comprising the steps.

請求項5に記載の電極の敷設方法は、請求項4における保護層が、フォトレジスト、及び有機物を少なくとも一以上基板上に塗布し、フォトレジスト、或いは有機物を焼き付けて硬質の保護膜を形成する。   In the electrode laying method according to claim 5, the protective layer according to claim 4 is formed by applying at least one photoresist and an organic substance on the substrate, and baking the photoresist or the organic substance to form a hard protective film. .

請求項6に記載の電極の敷設方法とその構造は、請求項5における保護層が、保護エリアを具えた光マスクを供し、該光マスクを通して保護エリアがフォトレジスト、或いは有機物上に露光し、フォトレジスト、或いは有機物上の保護エリアに現像される。   The electrode laying method and the structure thereof according to claim 6, wherein the protective layer in claim 5 provides an optical mask having a protective area, and the protective area is exposed on a photoresist or an organic substance through the optical mask, Developed in a protective area on photoresist or organic matter.

請求項7に記載の電極の敷設方法とその構造は、請求項3における光マスクのハーフトーンのパターンが、光マスクの表面の非透光エリアの線の幅がハーフトーンのパターンの線の幅よりも広く形成される。   The electrode laying method and the structure thereof according to claim 7, wherein the halftone pattern of the optical mask according to claim 3 is such that the line width of the non-transparent area on the surface of the optical mask is the width of the line of the halftone pattern. It is formed more widely.

請求項8に記載の電極の敷設方法は、請求項3における光マスクのハーフトーンのパターンが、光マスクの表面に複数の孔を平均に形成する工程を含んで形成する。   According to an eighth aspect of the present invention, the halftone pattern of the optical mask according to the third aspect includes a step of forming a plurality of holes on the surface of the optical mask on average.

請求項9に記載の電極の敷設方法は、請求項3における光マスクのハーフトーンのパターンが、露光時に交戦がハーフトーンのパターンが形成する干渉と回折により、溝のフォトレジストを現像後、溝が絶縁ユニットの高さよりも低く形成される工程を含んで形成する。   The electrode laying method according to claim 9 is characterized in that the halftone pattern of the optical mask according to claim 3 is developed after the photoresist in the groove is developed by the interference and diffraction formed by the halftone pattern that is engaged during exposure. Is formed including a step of forming the insulating unit lower than the height of the insulating unit.

請求項10に記載の電極の敷設方法とその構造は、請求項4における導電層が、露光に要する光エネルギーを調整し、光学補償の光マスクにより光エネルギーと光マスクとの間に相互作用が発生して電導線のクリティカル・ディメンションロス(Critical Dimension Loss)を補償する工程を含んで形成される。   The electrode laying method according to claim 10 and its structure are such that the conductive layer in claim 4 adjusts the light energy required for exposure, and there is an interaction between the light energy and the light mask by the optical mask for optical compensation. And generating and compensating for critical dimension loss of the conductive wire.

請求項11に記載の電極の構造は、基板と、複数の第一電極ブロックと、複数の第二電極ブロックと、絶縁ユニットと、を含んでなり、
該第一電極ブロックが、基板に設けられ、第一導線を通して直列に電気的に接続し、
該第二電極ブロックが、基板に設けられ、且つ第二電極ブロックがそれぞれ第一導線の両側に設けられ、
該絶縁ユニットが、第一導線上に垂直に設けられ、且つ絶縁ユニットが溝を具えてなり、
第二電極ブロックが第二導電を具えた絶縁ユニットで直列に電気的に接続する。
The structure of the electrode according to claim 11 comprises a substrate, a plurality of first electrode blocks, a plurality of second electrode blocks, and an insulating unit.
The first electrode block is provided on the substrate and electrically connected in series through the first conductor;
The second electrode block is provided on the substrate, and the second electrode block is provided on each side of the first conductor,
The insulation unit is provided vertically on the first conductor, and the insulation unit comprises a groove;
The second electrode block is electrically connected in series with an insulating unit having a second conductivity.

請求項12に記載の電極の構造は、請求項11における第一電極ブロック、第二電極ブロック、第一導線、第二導線が、透明か、或いは非透明な導電材質からなる。   According to a twelfth aspect of the present invention, the first electrode block, the second electrode block, the first conductive wire, and the second conductive wire according to the eleventh aspect are made of a transparent or non-transparent conductive material.

請求項13に記載の電極の構造は、請求項12における基板が、ガラス基板である。   In the structure of the electrode according to claim 13, the substrate according to claim 12 is a glass substrate.

請求項14に記載の電極の構造は、請求項11における第一導線と第二導線が、モリブデン(MO)−アルミニウム(AL)−モリブデン(MO)の構造からなる。   According to a fourteenth aspect of the present invention, the first conductive wire and the second conductive wire according to the eleventh aspect have a structure of molybdenum (MO) -aluminum (AL) -molybdenum (MO).

請求項15に記載の電極の構造は、請求項11における電極の構造が、少なくとも一以上の保護層を電極の一側面に設けてなる。   The structure of the electrode according to claim 15 is the structure of the electrode according to claim 11, wherein at least one protective layer is provided on one side surface of the electrode.

請求項16に記載の電極の構造は、請求項15における少なくとも一以上の保護層が、電極のもう一方の側面に設けられる。   In the electrode structure according to claim 16, at least one protective layer according to claim 15 is provided on the other side surface of the electrode.

請求項17に記載の電極の構造は、請求項15、或いは16における保護層が、有機物か、或いはフォトレジストから形成される。   According to a seventeenth aspect of the present invention, the protective layer according to the fifteenth or sixteenth aspect is formed of an organic substance or a photoresist.

請求項18に記載の電極の構造は、請求項17におけるフォトレジストが、二酸化シリコン(SiO2)からなる。   In the electrode structure according to claim 18, the photoresist according to claim 17 is made of silicon dioxide (SiO2).

請求項19に記載する電極の構造は、基板層と、該基板層の少なくとも一側面に設けられ、かつ複数の隣接するパターンブロックを具えてなる透明導電層と、該基板層と該透明導電層の一側面に設けられ、かつ該パターンブロックとの間を横に架接するために供する複数のブリッジ式の溝を具えてなるポリイミド層と、該ポリイミド層の一側面に隣接して設けられ、かつ複数の該溝に対応するように設けられた複数の電気導線を具えてなるとともに、該電気導線には光学補償式の光マスクで、過度の露光、及び過度の現像の少なくとも一つが形成される。 The electrode structure according to claim 19 includes a substrate layer, a transparent conductive layer provided on at least one side of the substrate layer, and comprising a plurality of adjacent pattern blocks, the substrate layer, and the transparent conductive layer. A polyimide layer provided on one side surface and provided with a plurality of bridge-type grooves for laterally crossing the pattern block; and provided adjacent to one side surface of the polyimide layer; and A plurality of electrical conductors provided so as to correspond to the plurality of grooves are provided, and at least one of excessive exposure and excessive development is formed on the electrical conductors by an optically compensated optical mask. .

請求項20に記載の電極の構造は、請求項19における電極が、少なくとも一側面以上に保護層を設けてなる。   The structure of the electrode according to claim 20 is such that the electrode according to claim 19 is provided with a protective layer on at least one side surface.

請求項21に記載の電極の構造は、請求項20における保護層が、有機物層、フォトレジスト層、防反射層(AR)、アンチグレア層(AG)、或いは上述の組み合わせからなる。   In the structure of the electrode according to claim 21, the protective layer according to claim 20 is made of an organic material layer, a photoresist layer, an antireflection layer (AR), an antiglare layer (AG), or a combination of the above.

この発明の電極の敷設方法とその構造は、同時に基板上の二つの方向の電極をそれぞれ電気的に接続することができる他、製造工程の良品率を高めるという効果を有する。   The electrode laying method and structure thereof according to the present invention can electrically connect electrodes in two directions on the substrate at the same time, and have the effect of increasing the yield rate of the manufacturing process.

この発明は、製造工程でブリッジの溝上に設けられる導線を破壊し、電力の導線をブリッジの絶縁ユニットの高さのブリッジの溝よりも低い位置に設けて接続する電極の敷設方法とその構造であって、基板と、該基板上に形成された透明導電層と、該基板上に形成されたポリイミド層と、該基板上に形成された導電層と、該基板上に形成された保護層とを含んでなり、
該透明導電層が、複数のパターンを隣接して設けてなり、
該ポリイミド層が、複数の溝を具えた絶縁ユニットを具えてなり、パターンの間を横に跨ぐように接続するために供し、
該導電層が、溝にそれぞれ対応して設けられる複数の電導線を具えてなり、導電層の電導線が光学式保障式の光マスクで過度の露光、或いは過度の現像が少なくとも一以上が形成され、
該保護層が、透光率を高め、基板、透明導電層、ポリイミド層と、導電層を保護するために供する電極の敷設方法とその構造と特徴を詳述するために具体的な実施例を挙げ、図示を参照にして以下に説明する。
The present invention relates to an electrode laying method and structure for destroying a conductor provided on a groove of a bridge in a manufacturing process and providing a power conductor at a position lower than the bridge groove at the height of the insulation unit of the bridge. A substrate, a transparent conductive layer formed on the substrate, a polyimide layer formed on the substrate, a conductive layer formed on the substrate, and a protective layer formed on the substrate; Comprising
The transparent conductive layer is provided with a plurality of adjacent patterns,
The polyimide layer is provided with an insulating unit having a plurality of grooves, and is used for connecting so as to straddle between patterns;
The conductive layer includes a plurality of conductive wires provided corresponding to the grooves, and the conductive wires of the conductive layer are formed with at least one or more overexposure or excessive development with an optical security type optical mask. And
In order to increase the light transmission rate, the substrate, the transparent conductive layer, the polyimide layer, and a method for laying an electrode provided to protect the conductive layer, and the structure and features thereof will be described in detail. This will be described below with reference to the drawings.

図1から図5は、この発明の電極の敷設方法の工程を示した説明図である。   1 to 5 are explanatory views showing the steps of the electrode laying method according to the present invention.

図1によれば、電極の敷設方法の工程は第一段階S1で基板を提供する。   According to FIG. 1, the process of the electrode laying method provides a substrate in a first stage S1.

第二段階S2では、透明の導電層を該基板上に形成し、且つ透明な導電層が複数の隣接するパターンブロックを具えてなる。   In the second step S2, a transparent conductive layer is formed on the substrate, and the transparent conductive layer comprises a plurality of adjacent pattern blocks.

第三段階S3では、基板上にポリイミド層を形成し、該ポリイミド層が複数の溝に絶縁ユニットを具えてなり、パターンブロックとの間を横に架接するために供する。   In the third step S3, a polyimide layer is formed on the substrate, the polyimide layer is provided with an insulating unit in a plurality of grooves, and is used to cross-connect with the pattern block.

第四段階S4では、導電層を基板上に形成する。該導電層は、複数の溝に対応するように設けられた複数の電気導線を具えてなる。   In the fourth step S4, a conductive layer is formed on the substrate. The conductive layer includes a plurality of electrical conductors provided so as to correspond to the plurality of grooves.

導電層の電気導線は光学補償式の光マスクで、過度の露光、及び過度の現像の少なくとも一つが形成される。   The electric conductor of the conductive layer is an optically compensated optical mask, and at least one of excessive exposure and excessive development is formed.

第五段階S5では、基板上に保護層を形成し、透過率を高めるために供するとともに、基板、透明導電層、ポリイミド層、導電層を保護する。   In the fifth step S5, a protective layer is formed on the substrate and used to increase the transmittance, and the substrate, the transparent conductive layer, the polyimide layer, and the conductive layer are protected.

図2は、上述の第二段階S2を説明したものである。   FIG. 2 illustrates the second stage S2 described above.

図面によれば、透明導電層は、第二(一)段階S2−1段階で透明導電膜(Inndium Tin Oxide、ITO)を基板上にスパッタリングで形成する。   According to the drawing, the transparent conductive layer is formed by sputtering a transparent conductive film (Indium Tin Oxide, ITO) on the substrate in the second (one) step S2-1.

第二(二)段階S2−2段階では基板上にフォトレジストを塗布する。   In the second (second) step S2-2, a photoresist is applied on the substrate.

第二(三)段階S2−3段階ではパターンブロックのパターンに対応する光マスクが設けられ、光マスクを解してパターンブロックが露光しフォトレジスト上に形成される。   In the second (three) step S2-3, an optical mask corresponding to the pattern block pattern is provided, and the pattern block is exposed through the optical mask to be formed on the photoresist.

第二(四)段階S2−4では、該パターンブロックを現像、エッチング、剥離し、互いに隣接するパターンブロックを形成する。   In the second (four) stage S2-4, the pattern blocks are developed, etched, and peeled to form adjacent pattern blocks.

図3は、上述の第三段階S3を説明したものである。   FIG. 3 illustrates the above-described third step S3.

図面によれば、ポリイミド層の形成には次の段階を含んでなる。   According to the drawing, the formation of the polyimide layer comprises the following steps.

第三(一)段階S3−1では基板上にフォトレジストを塗布する。   In the third (one) step S3-1, a photoresist is applied on the substrate.

第三(二)段階S3−2ではハーフトーン(Half tone)のパターンの光マスクを具えてなり、該光マスクはハーフトーンの図案をフォトレジスト上に露光するために供する。   In the third (2) step S3-2, a halftone pattern light mask is provided, which is used to expose the halftone pattern on the photoresist.

第三(三)段階S3−3では、フォトレジスト上にハーフトーンのパターンを現像してパターンブロックの間を横に跨ぐような溝を形成するために供する。   In the third (three) step S3-3, the halftone pattern is developed on the photoresist to form a groove extending horizontally between the pattern blocks.

第三(四)段階S3−4では、フォトレジストを焼き付ける。   In the third (four) stage S3-4, a photoresist is baked.

また、光マスクのハーフトーンのパターンを形成する過程には光マスクの表面に非透光の領域の線の幅がハーフトーンのパターンの線の幅よりも広く形成される(図6a参照)か、或いは複数の孔(円形、矩形、或いは任意の形状の等しい大きさの孔など)が形成され、光マスクの表面に均等に設けられる(図6b、図6c参照)。   Also, in the process of forming the halftone pattern of the optical mask, is the line width of the non-transparent region formed on the surface of the optical mask wider than the line width of the halftone pattern (see FIG. 6a)? Alternatively, a plurality of holes (circular, rectangular, or an arbitrarily sized hole having an arbitrary shape, etc.) are formed and provided uniformly on the surface of the optical mask (see FIGS. 6b and 6c).

露光時、光線がハーフトーンのパターンに対して干渉、回折する作用で溝のフォトレジストが、フォトリソグラフの後、溝が絶縁ユニットの高さよりも低くなる(図7d参照)。   At the time of exposure, the photoresist of the groove becomes lower than the height of the insulating unit after photolithography by the action of the light beam interfering and diffracting with respect to the halftone pattern (see FIG. 7d).

図4は、上述の第四段階S4を説明したものである。   FIG. 4 illustrates the fourth step S4 described above.

図面によれば、導電層を形成する過程には次のものが含まれる。   According to the drawing, the process of forming the conductive layer includes the following.

第四(一)段階S4−1では、導電材料を基板上に形成する。   In the fourth (one) step S4-1, a conductive material is formed on the substrate.

第四(二)段階S4−2では、基板上にフォトレジストを塗布する。   In the fourth (2) step S4-2, a photoresist is applied on the substrate.

第四(三)段階S4−3では、光学補償式の光マスクを具えてなり、光学補償式の光マスクを介して導電線の電導線が基板上に過度に露光する。   In the fourth (three) step S4-3, an optical compensation type optical mask is provided, and the conductive wire of the conductive line is excessively exposed on the substrate through the optical compensation type optical mask.

第四(四)段階S4−4では、電導線のパターンを現像して隣接するパターンブロックを形成するために供し、電導線のパターンが過度に露光、過度に現像される状況が発生する。   In the fourth (fourth) step S4-4, the conductive wire pattern is developed to form an adjacent pattern block, and the conductive wire pattern is excessively exposed and excessively developed.

また、導電層を形成する過程には露光に使用する光エネルギーを調整し、光学補償式光マスクを合わせて、光エネルギーと光学補償式光マスクとの間の相互作用で電導線のクリティカルディメンションロス(Critical Dimension Loss)を補償するために供する。   Also, in the process of forming the conductive layer, the light energy used for exposure is adjusted, the optical compensation mask is combined, and the critical dimension loss of the conductive wire is caused by the interaction between the light energy and the optical compensation mask. It serves to compensate for (Critical Dimension Loss).

例えば、光学補償式の光マスクで形成したパターンは図7a、図7bに開示するように、太い黒線の電導線のパターンである。   For example, the pattern formed by the optical compensation type optical mask is a thick black conductive line pattern as disclosed in FIGS. 7a and 7b.

図7aは、光学補償式の光マスクで等しい幅の電導線を形成する状態を示したもので、図7bは、光学補償式の光マスクが異なる幅の電導線を形成する状態を示したもので、特に電導線の両端が比較的太く形成される。   FIG. 7a shows a state in which conductive wires having the same width are formed by the optical compensation type optical mask, and FIG. 7b shows a state in which the optical compensation type optical mask forms conductive wires having different widths. In particular, both ends of the conductive wire are formed relatively thick.

図5は、第五段階S5を説明したものである。   FIG. 5 illustrates the fifth step S5.

保護層の形成には次の段階を含んでなる。第五(一)段階S5−1では、フォトレジスト、及び有機物の少なくともその一つを基板上に塗布する。   The formation of the protective layer includes the following steps. In the fifth (one) step S5-1, at least one of a photoresist and an organic material is applied on the substrate.

第五(二)段階S5−2では、フォトレジスト、或いは有機物を焼き付けて硬質の保護膜を形成する。   In the fifth (2) step S5-2, a hard protective film is formed by baking a photoresist or an organic substance.

この発明の他の実施形態では、保護層を基板全ての面積に設けない場合、第五(一)段階S5−1の後に保護エリアを具えた光マスクを提供し、該光マスクを通して保護エリアのパターンがフォトレジストか、或いは有機物上に露光され、フォトレジスト、或いは有機物上の保護エリアのパターンに位置し、現像される。   In another embodiment of the present invention, when the protective layer is not provided on the entire area of the substrate, an optical mask having a protective area is provided after the fifth (one) step S5-1, and the protective area is provided through the optical mask. The pattern is exposed on the photoresist or organic matter, and is located in the pattern of the protective area on the photoresist or organic matter and developed.

第五(二)段階S5−2ではフォトレジスト、或いは有機物を焼き付けて硬質の保護膜を形成する。   In the fifth (2) step S5-2, a hard protective film is formed by baking a photoresist or an organic substance.

図7c、図7dは、この発明の電極の構造を示した説明図である。   7c and 7d are explanatory views showing the structure of the electrode of the present invention.

図7cはブリッジの電極で、静電容量式タッチパネルに使用する。   FIG. 7c is an electrode of a bridge used for a capacitive touch panel.

該タッチパネルは基板10、複数の第一電極ブロック12、複数の第二電極ブロック14、絶縁ユニット16を含んでなる。   The touch panel includes a substrate 10, a plurality of first electrode blocks 12, a plurality of second electrode blocks 14, and an insulating unit 16.

該基板10の材質はガラス材で、即ちガラス基板である。   The material of the substrate 10 is a glass material, that is, a glass substrate.

第一電極ブロック12は基板10に設けられ、且つ第一導線18を解して直列に電気的に接続される。   The first electrode block 12 is provided on the substrate 10 and is electrically connected in series via the first conductor 18.

第二電極ブロック14は基板10に設けられる。また、第二電極ブロック14はそれぞれ第一導線18の両側に設けられる。   The second electrode block 14 is provided on the substrate 10. Further, the second electrode blocks 14 are provided on both sides of the first conductor 18 respectively.

ブリッジの絶縁ユニット16は第一導線18上に垂直に設けられ、図7dに開示するように溝20を具えてなる。   The bridge insulation unit 16 is provided vertically on the first conductor 18 and comprises a groove 20 as disclosed in FIG. 7d.

そのうち、第二電極ブロック14は第二導線22により絶縁ユニット16を通して直列に電気的に接続する。   Among them, the second electrode block 14 is electrically connected in series through the insulating unit 16 by the second conducting wire 22.

第一電極ブロック12、第二電極ブロック14、第一導線18と第二導線22はITO(Indium tin oxide)など透明か、あるいは透明でない導電材質を選択する。   The first electrode block 12, the second electrode block 14, the first conductor 18 and the second conductor 22 are made of a transparent or non-transparent conductive material such as ITO (Indium tin oxide).

また、第一導線18と第二導線22は、モリブデン(MO)−アルミ(AL)−モリブデン(MO)の構造からなる。   The first conductor 18 and the second conductor 22 have a molybdenum (MO) -aluminum (AL) -molybdenum (MO) structure.

さらに、電極は少なくとも一以上の保護層を含んでなり、図には表示しないが、ブリッジの電極の側面、もう一方の側面か、或いは両側に設けてなる。   Further, the electrode includes at least one protective layer and is not shown in the drawing, but is provided on the side surface of the bridge, the other side surface, or both sides.

保護層は有機物か、或いはフォトレジストから形成する。フォトレジストの材質は二酸化シリコン(SiO2)とする。   The protective layer is formed of an organic material or a photoresist. The material of the photoresist is silicon dioxide (SiO2).

図8aと図8bは、この発明の実施形態におけるブリッジの電極を垂直に切断した状態を示した説明図である。   8a and 8b are explanatory views showing a state in which the electrodes of the bridge in the embodiment of the present invention are cut vertically.

この発明の実施形態において、電極は静電容量のタッチパネルを使用し、基板層SL、透明導電層ECL、ポリイミド層PI、導電層CLとを含んでなる。透明な導電層ECLは基板層SLの少なくとも一側面に設けられる。   In the embodiment of the present invention, the electrode uses a capacitive touch panel, and includes a substrate layer SL, a transparent conductive layer ECL, a polyimide layer PI, and a conductive layer CL. The transparent conductive layer ECL is provided on at least one side surface of the substrate layer SL.

ポリイミド層PIは、基板層SLと透明導電層ECLの一側面に設けられる。   The polyimide layer PI is provided on one side surface of the substrate layer SL and the transparent conductive layer ECL.

導電層CLはポリイミド層PIの一側面に隣接して設けられ、且つ導電層CLはモリブデン(MO)−アルミ(AL)−モリブデン(MO)の構造からなる。   The conductive layer CL is provided adjacent to one side surface of the polyimide layer PI, and the conductive layer CL has a structure of molybdenum (MO) -aluminum (AL) -molybdenum (MO).

また、ブリッジ式の電極は少なくとも一側面に保護層PLを設けてなり、該保護層PLは有機物層、フォトレジスト層、反射防止層(anti−reflection;AR)、アンチグレア層(anti―glare;AG)、或いは上述の組み合わせからなる。   The bridge-type electrode is provided with a protective layer PL on at least one side, and the protective layer PL is an organic layer, a photoresist layer, an anti-reflection layer (AR), an anti-glare layer (AG). Or a combination of the above.

各層の排列、製造工程は需要によって変えることができる。   The arrangement and manufacturing process of each layer can be changed according to demand.

この発明のブリッジ式の電極の敷設方法及びその構造では、ハーフトーンのパターンを具えた光マスクが絶縁ユニットの溝に形成されているため、電極間を連接する場合、基板上に同時に二つの方向の電極をそれぞれ絶縁して電気的に接続することができる他、溝が絶縁ユニットの高さよりも低いため、製造工程の良品率を有効に高めることができる。2   In the bridge-type electrode laying method and structure according to the present invention, the optical mask having the halftone pattern is formed in the groove of the insulating unit. Therefore, when the electrodes are connected, two directions are simultaneously formed on the substrate. In addition to being able to insulate and electrically connect the electrodes, the groove is lower than the height of the insulating unit, so the yield rate of the manufacturing process can be effectively increased. 2

以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許登録請求の範囲に属するものとする。   The above is a preferred embodiment of the present invention and does not limit the scope of the present invention. Therefore, any modifications or changes that can be made by those skilled in the art, which are made within the spirit of the present invention and have an equivalent effect on the present invention, belong to the scope of the patent registration claims of the present invention. And

電極の敷設方法の工程を示したブロック図である。It is the block diagram which showed the process of the laying method of an electrode. 電極の敷設方法の工程を示したブロック図である。It is the block diagram which showed the process of the laying method of an electrode. 電極の敷設方法の工程を示したブロック図である。It is the block diagram which showed the process of the laying method of an electrode. 電極の敷設方法の工程を示したブロック図である。It is the block diagram which showed the process of the laying method of an electrode. 電極の敷設方法の工程を示したブロック図である。It is the block diagram which showed the process of the laying method of an electrode. 光学補償式光マスク上のパターンを示した説明図である。It is explanatory drawing which showed the pattern on an optical compensation type optical mask. 光学補償式光マスク上のパターンを示した説明図である。It is explanatory drawing which showed the pattern on an optical compensation type optical mask. 光学補償式光マスク上のパターンを示した説明図である。It is explanatory drawing which showed the pattern on an optical compensation type optical mask. この発明の電極構造を説明した平面図である。It is a top view explaining the electrode structure of this invention. この発明の電極構造を説明した平面図である。It is a top view explaining the electrode structure of this invention. この発明の電極構造を説明した平面図である。It is a top view explaining the electrode structure of this invention. この発明の電極構造を説明した平面図である。It is a top view explaining the electrode structure of this invention. この発明の電極を垂直に切断した状態を示した断面図である。It is sectional drawing which showed the state which cut | disconnected the electrode of this invention perpendicularly | vertically. この発明の電極を垂直に切断した状態を示した断面図である。It is sectional drawing which showed the state which cut | disconnected the electrode of this invention perpendicularly | vertically.

10 基板
12 第一電極ブロック
14 第二電極ブロック
16 絶縁ユニット
18 第一導線
20 溝
22 第二導線
PL 保護層
ECL 透明導電層
SL 基板層
PI ポリイミド層
CL 導電層
DESCRIPTION OF SYMBOLS 10 Board | substrate 12 1st electrode block 14 2nd electrode block 16 Insulation unit 18 1st conducting wire 20 Groove 22 2nd conducting wire PL protective layer ECL Transparent conductive layer SL Substrate layer PI Polyimide layer CL Conductive layer

Claims (13)

基板と、該基板上に形成された透明導電層と、該基板上に形成されたポリイミド層と、該基板上に形成された導電層と、該基板上に形成された保護層とを含んでなり、
該透明導電層が、複数のパターンを隣接して設けてなり、
該ポリイミド層が、複数の溝を具えた絶縁ユニットを具えてなり、パターンの間を横に跨ぐように接続するために供し、
該導電層が、溝にそれぞれ対応して設けられる複数の電導線を具えてなり、導電層の電導線が光学式補償式の光マスクで過度の露光、或いは過度の現像のうちの少なくとも一以上により形成され、
該保護層が、透光率を高め、基板、透明導電層、ポリイミド層と、導電層を保護するために供することを特徴とする電極の敷設方法。
A substrate, a transparent conductive layer formed on the substrate, a polyimide layer formed on the substrate, a conductive layer formed on the substrate, and a protective layer formed on the substrate Become
The transparent conductive layer is provided with a plurality of adjacent patterns,
The polyimide layer is provided with an insulating unit having a plurality of grooves, and is used for connecting so as to straddle between patterns;
The conductive layer includes a plurality of conductive wires provided corresponding to the grooves, and the conductive wires of the conductive layer are at least one of overexposure and excessive development with an optically compensated optical mask. is formed by,
A method for laying an electrode, wherein the protective layer is provided for increasing the light transmittance and protecting the substrate, the transparent conductive layer, the polyimide layer, and the conductive layer.
前記透明導電層の形成には次の段階を具えてなり、
基板上に導電フィルムを形成し、
基板上にフォトレジストを塗布し、
対応したパターンブロックのパターンを具えた光マスクを設け、光マスクを通してフォトレジスト上に露光させ、
パターンを現像、エッチング、剥離して、隣接するパターンを形成するために供することを特徴とする請求項1に記載の電極の敷設方法。
The formation of the transparent conductive layer comprises the following steps:
Forming a conductive film on the substrate,
Apply photoresist on the substrate,
Provide an optical mask with a pattern of the corresponding pattern block, expose it on the photoresist through the optical mask,
2. The electrode laying method according to claim 1, wherein the pattern is developed, etched, and peeled to form an adjacent pattern.
前記ポリイミド層が、基板上にフォトレジストを塗布し、
ハーフトーン(Half tone)のパターンを具えた光マスクを供し、
該光マスクがハーフトーンのパターンを利用してフォトレジスト上に反射し、ハーフトーンのパターンをフォトレジスト上に現像して、パターンのブロック間を跨ぐように接続する溝を形成するために供し、
フォトレジストを焼き付ける工程から形成されることを特徴とする請求項2に記載の電極の敷設方法。
The polyimide layer is coated with a photoresist on the substrate,
Provide a light mask with a halftone pattern,
The light mask reflects on the photoresist using a halftone pattern, develops the halftone pattern on the photoresist, and serves to form grooves that connect across the blocks of the pattern;
3. The electrode laying method according to claim 2, wherein the electrode is laid out by baking a photoresist.
前記導電層が、基板上に導電材料を設け、基板上にフォトレジストを塗布して被覆し、光学補償の光マスクを供し、該光マスクが電導線の線路に対応してフォトレジスト上に過度に露光させて、電導線のパターンを現像し、互いに隣接するパターンブロックを形成するために供し、電導線が過度の現像で発生される工程を含んでなることを特徴とする請求項3に記載の敷設方法。   The conductive layer is provided with a conductive material on the substrate, coated with a photoresist on the substrate, coated with an optical mask for optical compensation, and the optical mask is excessively formed on the photoresist corresponding to the conductive line. 4. The method according to claim 3, further comprising the steps of: exposing the conductive wire to develop a pattern of the conductive wire and forming a pattern block adjacent to each other, wherein the conductive wire is generated by excessive development. Laying method. 前記保護層が、フォトレジスト、或いは有機物を少なくとも一以上基板上に塗布し、フォトレジスト、及び有機物を焼き付けて硬質の保護膜を形成することを特徴とする請求項4に記載の電極の敷設方法。   5. The electrode laying method according to claim 4, wherein the protective layer is formed by applying at least one photoresist or an organic substance on a substrate and baking the photoresist and the organic substance to form a hard protective film. . 前記保護層が、保護エリアを具えた光マスクを供し、該光マスクを通して保護エリアがフォトレジスト、或いは有機物上に露光し、フォトレジスト、或いは有機物上の保護エリアに現像されることを特徴とする請求項5に記載の電極の敷設方法。   The protective layer provides a photomask having a protective area, the protective area is exposed on a photoresist or an organic substance through the photomask, and is developed into a protective area on the photoresist or the organic substance. The electrode laying method according to claim 5. 前記光マスクのハーフトーンのパターンが、光マスクの表面の非透光エリアの線の幅がハーフトーンのパターンの線の幅よりも広く形成されることを特徴とする請求項3に記載の電極の敷設方法。   4. The electrode according to claim 3, wherein the halftone pattern of the photomask is formed such that a line width of a non-transparent area on the surface of the photomask is wider than a line width of the halftone pattern. Laying method. 前記光マスクのハーフトーンのパターンが、光マスクの表面に複数の孔を平均に形成する工程を含んで形成することを特徴とする請求項3に記載の電極の敷設方法。   4. The electrode laying method according to claim 3, wherein the halftone pattern of the photomask is formed including a step of forming a plurality of holes on the surface of the photomask on average. 前記光マスクのハーフトーンのパターンが、露光時に交戦がハーフトーンのパターンが形成する干渉と回折により、溝のフォトレジストを現像後、溝が絶縁ユニットの高さよりも低く形成される工程を含んで形成することを特徴とする請求項3に記載の電極の敷設方法。   The halftone pattern of the optical mask includes a step in which the groove is formed lower than the height of the insulating unit after developing the photoresist of the groove by interference and diffraction formed by the halftone pattern that is engaged during exposure. The electrode laying method according to claim 3, wherein the electrode is laid. 前記導電層が、露光に要する光エネルギーを調整し、光学補償の光マスクにより光エネルギーと光マスクとの間に相互作用が発生して電導線のクリティカル・ディメンションロス(Critical Dimension Loss)を補償する工程を含んで形成されることを特徴とする請求項4に記載の電極の敷設方法。   The conductive layer adjusts light energy required for exposure, and an optical compensation optical mask generates an interaction between the light energy and the optical mask to compensate for critical dimension loss of the conductive wire. The electrode laying method according to claim 4, wherein the electrode laying method includes a process. 基板層と、
該基板層の少なくとも一側面に設けられ、かつ複数の隣接するパターンブロックを具えてなる透明導電層と、
該基板層と該透明導電層の一側面に設けられ、かつ該パターンブロックとの間を横に架接するために供する複数のブリッジ式の溝を具えた絶縁ユニットを具えてなるポリイミド層と、
該ポリイミド層の一側面に隣接して設けられ、かつ複数の該溝に対応するように設けられた複数の電気導線を具えてなるとともに、該電気導線光学補償式の光マスクで、過度の露光、及び過度の現像のうちの少なくとも一つにより形成されることを特徴とする電極の構造。
A substrate layer;
A transparent conductive layer provided on at least one side of the substrate layer and comprising a plurality of adjacent pattern blocks;
A polyimide layer comprising an insulating unit provided on one side of the substrate layer and the transparent conductive layer and provided with a plurality of bridge-type grooves for laterally bridging between the pattern block;
A plurality of electrical conductors provided adjacent to one side surface of the polyimide layer and corresponding to the plurality of grooves are provided, and the electrical conductors are optically compensated optical masks. structure of the electrode, wherein the exposure, and that is formed by at least one of the excessive development.
前記電極が、少なくとも一側面以上に保護層を設けてなることを特徴とする請求項11に記載の電極の構造。 The electrode structure according to claim 11 , wherein the electrode is provided with a protective layer on at least one side surface. 前記保護層が、有機物層、フォトレジスト層、防反射層(AR)、アンチグレア層(AG)、或いは上述の組み合わせからなることを特徴とする請求項12に記載の電極の構造。 13. The electrode structure according to claim 12 , wherein the protective layer is made of an organic material layer, a photoresist layer, an antireflection layer (AR), an antiglare layer (AG), or a combination of the above.
JP2010067154A 2010-03-24 2010-03-24 Electrode laying method and structure Expired - Fee Related JP5683125B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010067154A JP5683125B2 (en) 2010-03-24 2010-03-24 Electrode laying method and structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010067154A JP5683125B2 (en) 2010-03-24 2010-03-24 Electrode laying method and structure

Publications (2)

Publication Number Publication Date
JP2011198309A JP2011198309A (en) 2011-10-06
JP5683125B2 true JP5683125B2 (en) 2015-03-11

Family

ID=44876356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010067154A Expired - Fee Related JP5683125B2 (en) 2010-03-24 2010-03-24 Electrode laying method and structure

Country Status (1)

Country Link
JP (1) JP5683125B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1942222B (en) * 2004-03-05 2011-08-31 麦克罗斯塔克公司 Selective bonding for forming a microvalve
JP4628004B2 (en) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 Method for manufacturing thin film transistor
KR101181097B1 (en) * 2005-02-10 2012-09-07 파나소닉 주식회사 Structure for holding fine structure, semiconductor device, tft driving circuit, panel, display, sensor and their manufacturing methods
JP5120528B2 (en) * 2006-03-29 2013-01-16 カシオ計算機株式会社 Manufacturing method of display device
JP2009053893A (en) * 2007-08-27 2009-03-12 Epson Imaging Devices Corp Electrostatic capacitance type input device
CN102112950B (en) * 2008-09-12 2015-01-28 奥博特瑞克斯株式会社 Electrostatic capacity type touch panel, display device, and electrostatic capacity type touch panel manufacturing method

Also Published As

Publication number Publication date
JP2011198309A (en) 2011-10-06

Similar Documents

Publication Publication Date Title
US9201095B2 (en) Structure of bridging electrode
KR102017155B1 (en) Touch screen panel and method for manufacturing the same
TWI529588B (en) Projective-capacitive touch panel and fabrication method thereof
CN103715138B (en) Array substrate and manufacturing method and display device thereof
CN107230661A (en) A kind of array base palte and preparation method thereof, display device
TW201319885A (en) Touch panel, touch electrode structure of touch panel, and method for manufacturing thereof
CN102169395B (en) Arrangement method and structure of bridge electrode
KR101055379B1 (en) Installing method of bridge type electrode and electrode structure of bridge type
CN108984034A (en) The manufacturing method of touch-control structure and touch-control structure
US8471151B2 (en) Layout method for bridging electrode capable of shielding bright spot and structure of the bridging electrode
CN104362152B (en) A kind of preparation method of array base palte
JP5683125B2 (en) Electrode laying method and structure
CN104749846A (en) Array substrate and manufacturing method thereof and display panel
TWI404474B (en) Arrangement Method and Structure of Bridge Electrode
US8252151B2 (en) Layout method of bridging electrode
WO2017197915A1 (en) Photolithography mask, manufacturing method thereof, and photolithography method
TWI427513B (en) Construction Method and Structure of Bridge Erection with Shaded High Brightness
US9040858B2 (en) Layout method and layout structure of touch panel electrode
CN104766819B (en) Picture element substrate and its manufacture method
CN107895727B (en) Display substrate and manufacturing method thereof
CN103681231B (en) The method forming pattern in substrate
TWI460515B (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
CN215834525U (en) Display panel and display device
CN108803924B (en) Single-layer type induction electrode and manufacturing method thereof
CN102446041B (en) Arrangement method and structure of bridging electrode capable of shielding bright spots

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140121

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150113

R150 Certificate of patent or registration of utility model

Ref document number: 5683125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees