JP5682938B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP5682938B2
JP5682938B2 JP2008222567A JP2008222567A JP5682938B2 JP 5682938 B2 JP5682938 B2 JP 5682938B2 JP 2008222567 A JP2008222567 A JP 2008222567A JP 2008222567 A JP2008222567 A JP 2008222567A JP 5682938 B2 JP5682938 B2 JP 5682938B2
Authority
JP
Japan
Prior art keywords
type
single crystal
semiconductor light
zno
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008222567A
Other languages
Japanese (ja)
Other versions
JP2010056464A5 (en
JP2010056464A (en
Inventor
玲 中川
玲 中川
安兵衛 柏葉
安兵衛 柏葉
郁生 新倉
郁生 新倉
克己 青田
克己 青田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Iwate University
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Iwate University
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Iwate University, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2008222567A priority Critical patent/JP5682938B2/en
Publication of JP2010056464A publication Critical patent/JP2010056464A/en
Publication of JP2010056464A5 publication Critical patent/JP2010056464A5/ja
Application granted granted Critical
Publication of JP5682938B2 publication Critical patent/JP5682938B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、紫外光あるいは青色光の発光に適した半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device suitable for emitting ultraviolet light or blue light.

現在、半導体発光素子は照明分野において次世代を担う製品として注目を集めており、近い将来、大きな市場になると予測されている。
酸化亜鉛(ZnO)は、約3.2〜3.4eVのバンドギャップエネルギーを有する直接遷移型半導体で、現在半導体発光素子の材料として多く用いられている窒化ガリウム(GaN)と比較して、励起子結合エネルギーが60meVと極めて高く、また原材料が安価で豊富に存在し、環境や人体に無害であるなどの特徴を有する。そのため、高効率で低消費電力の環境性に優れた、紫外光から青色光の発光デバイスを実現できる可能性がある材料である。
Currently, semiconductor light emitting devices are attracting attention as products that will be the next generation in the lighting field, and are expected to become a large market in the near future.
Zinc oxide (ZnO) is a direct transition type semiconductor having a band gap energy of about 3.2 to 3.4 eV, and is excited compared to gallium nitride (GaN), which is currently widely used as a material for semiconductor light emitting devices. The child bond energy is as extremely high as 60 meV, the raw materials are inexpensive and abundant, and are harmless to the environment and the human body. Therefore, it is a material that can realize a light-emitting device from ultraviolet light to blue light that is highly efficient and has low power consumption and excellent environmental performance.

しかし、ZnOは酸素欠損あるいは格子間位置の亜鉛原子などの欠陥が生じやすいため、電子が多いn形になりやすく、p形導電層を形成することが困難であるとされてきた。しかしながら近年、アクセプタ不純物としてI族またはV族元素を用いることによってp形化を実現し、ZnO系半導体を用いて高効率な発光素子を作製すべく、多くの研究がなされている。   However, since ZnO tends to cause defects such as oxygen vacancies or zinc atoms at interstitial positions, it tends to be n-type with many electrons, making it difficult to form a p-type conductive layer. However, in recent years, many studies have been made to realize p-type by using a group I or group V element as an acceptor impurity and to produce a highly efficient light-emitting element using a ZnO-based semiconductor.

ZnO単結晶基板上にアクセプタをドーピングした薄膜を形成することで作製された半導体発光素子の例が、特許文献1や特許文献2に記載されている。また、サファイア基板上で、窒素(N)を導入したZnO薄膜の製造方法が、例えば特許文献3に記載されている。さらに酸化亜鉛と格子定数の整合性が高い材料からなる基板(例えば、ScAlMgO)を用いてNを導入したZnO薄膜の製造方法が特許文献4及び非特許文献1に記載されている。 Examples of a semiconductor light emitting device manufactured by forming a thin film doped with an acceptor on a ZnO single crystal substrate are described in Patent Document 1 and Patent Document 2. Further, for example, Patent Document 3 describes a method for manufacturing a ZnO thin film in which nitrogen (N) is introduced on a sapphire substrate. Further, Patent Document 4 and Non-Patent Document 1 describe a method of manufacturing a ZnO thin film in which N is introduced using a substrate (for example, ScAlMgO 4 ) made of a material having high lattice constant matching with zinc oxide.

特開2004−247411公報JP 2004-247411 A 特開2004−247681公報JP 2004-247681 A 特開2004−221352公報JP 2004-221352 A 特開2005−223219公報JP 2005-223219 A A.Tsukazaki, A.Ohtomo, T.Onuma, M. Ohtani, T.Makino, M.Sumiya, K.Ohtani, S.F.Chichibu, S.Fuke, Y.Segawa, H.Ohno, H.Koinuma, and M.Kawasaki, Nature Materials, 2005,4, pp.42-46.A. Tsukazaki, A. Ohtomo, T. Onuma, M. Ohtani, T. Makino, M. Sumiya, K. Ohtani, SFChichibu, S. Fuke, Y. Segawa, H. Ohno, H. Koinuma, and M. Kawasaki, Nature Materials, 2005, 4, pp.42-46.

しかし、ZnO以外の結晶基板の上に成長したZnO薄膜は結晶格子定数の差から欠陥や格子歪が発生し、良質な結晶性の良い薄膜を得ることができないため、残留電子濃度が高い。しかも、自己補償効果が強く発生するため、p形層を得るためには多くのドーピングを行う必要がある。しかし、p形ドーパントの濃度が高くなると結晶性が悪化してしまい、残留電子濃度が増加するため、実効アクセプタの濃度はあまり増加せず、抵抗は低くならない。   However, a ZnO thin film grown on a crystal substrate other than ZnO has defects and lattice distortion due to a difference in crystal lattice constant, and a thin film with good crystallinity cannot be obtained. Therefore, the residual electron concentration is high. In addition, since a self-compensation effect is strongly generated, it is necessary to perform a lot of doping in order to obtain a p-type layer. However, when the concentration of the p-type dopant is increased, the crystallinity is deteriorated and the residual electron concentration is increased. Therefore, the effective acceptor concentration is not increased so much and the resistance is not lowered.

また、特許文献3や特許文献4に記載の製造方法では、AlやScAlMgO4の基板上にZnOのバッファ層を形成し、その上にZnO薄膜を形成することが試みられている。しかし、通常これらの基板上に成長させたZnOは酸素面が成長主表面となるため、p形ドーパントの溶解度は低く、アクセプタ濃度を高くできないため、低抵抗にするのは困難である。 In addition, in the manufacturing methods described in Patent Document 3 and Patent Document 4, it has been attempted to form a ZnO buffer layer on an Al 2 O 3 or ScAlMgO 4 substrate and form a ZnO thin film thereon. However, since ZnO grown on these substrates usually has an oxygen surface as the main growth surface, the solubility of the p-type dopant is low, and the acceptor concentration cannot be increased, so it is difficult to reduce the resistance.

特許文献1や特許文献2に記載された半導体発光素子のようにZnO単結晶基板を用いた場合、亜鉛面が成長主表面となる面を用いると、p形ドーパントの溶解度は高く、アクセプタ濃度を高くできるが、O原子と原子半径が近く、p形化を最も実現しやすいN原子でさえ、高濃度のドーピングを行った場合でも、ZnO中のアクセプタ準位は非常に深く、低抵抗化は困難である。   When a ZnO single crystal substrate is used as in the semiconductor light emitting devices described in Patent Document 1 and Patent Document 2, when a surface whose zinc surface is the main growth surface is used, the solubility of the p-type dopant is high, and the acceptor concentration is reduced. Even if N atoms, which are close to O atoms and have an atomic radius and are most likely to achieve p-type, are highly doped, the acceptor level in ZnO is very deep, and the resistance reduction is low. Have difficulty.

I族またはV族元素をp形ドーパントとして用い、2種類以上の元素をドーピングした半導体発光素子の例が特許文献5や特許文献6に記載されている。これらはいずれも、I族またはV族元素をp形ドーパントとして用い、さらにそのp形ドーパント間のクーロン反発による静電エネルギー上昇を抑制し、p形ドーパントの溶解度を増大させるためn形ドーパントを同時にドーピングする方法である。   Patent Documents 5 and 6 describe examples of semiconductor light-emitting elements in which a group I or group V element is used as a p-type dopant and two or more elements are doped. Both of these use group I or group V elements as p-type dopants, further suppress the electrostatic energy rise due to coulomb repulsion between the p-type dopants, and increase the solubility of the p-type dopants simultaneously with the n-type dopants. It is a method of doping.

しかし、p形及びn形のドーピングを同時に行うため、全体のドーピング量も多くなり、結晶性は悪化しやすく、欠陥が多くなってしまうため、p形とn形のドーパント量を制御してp形層を形成するのは困難である。
特開2001−48698公報 特開2004−221132公報
However, since p-type and n-type doping is performed simultaneously, the total doping amount increases, crystallinity is likely to deteriorate, and defects increase. Therefore, the p-type and n-type dopant amounts are controlled to control p. Forming a shape layer is difficult.
JP 2001-48698 A JP 2004-221132 A

上述したように、低抵抗で高品質なp形ZnO薄膜の形成を確実に行うのは非常に難しく、高効率の発光に成功したという事例はほとんど報告されていない。また、n形ZnO単結晶基板上に低抵抗のp形薄膜を形成した成功例の報告もまだない。
そこで、この発明は、n形ZnO系単結晶基板上に低抵抗p形半導体層を高品質に確実に形成し、量産性に優れ、発光の強度が強い半導体発光素子を提供することを目的とする。
As described above, it is very difficult to reliably form a high-quality p-type ZnO thin film with low resistance, and there have been few reports of successful high-efficiency light emission. In addition, there has been no report of a successful example of forming a low resistance p-type thin film on an n- type ZnO single crystal substrate.
Accordingly, an object of the present invention is to provide a semiconductor light-emitting device that reliably forms a low-resistance p-type semiconductor layer on an n-type ZnO-based single crystal substrate with high quality, is excellent in mass productivity, and has high emission intensity. To do.

この発明による半導体発光素子は上記の目的を達成するため、n形ZnO系単結晶基板上に、成膜中に窒素および銅を同時にドープしたZnO系化合物からなる、MgZn1−aO(ただし、0<a<1)単結晶の薄膜によるp形半導体層が形成されてpn接合されていることを特徴とする。
そのp形半導体層は、ドープされた窒素濃度が原子の個数で2×1017/cm〜1021/cmであるのが望ましく、ドープされた銅濃度は原子の個数で1×1017/cm〜1021/cmであるのが望ましい。
In order to achieve the above object, a semiconductor light emitting device according to the present invention comprises a Mg a Zn 1-a O (comprising a ZnO compound doped simultaneously with nitrogen and copper during film formation on an n-type ZnO single crystal substrate. However, 0 <a <1) is characterized in that a p-type semiconductor layer made of a single crystal thin film is formed and a pn junction is formed.
The p-type semiconductor layer preferably has a doped nitrogen concentration of 2 × 10 17 / cm 3 to 10 21 / cm 3 in terms of the number of atoms and a doped copper concentration of 1 × 10 17 in terms of the number of atoms. / cm 3 is preferably a to 10 21 / cm 3.

この半導体発光素子において、上記n形ZnO系単結晶基板は、ZnO系単結晶にドナー不純物としてAl、Fe、Ga、Inのいずれか又はそれらの組み合わせで、その濃度が原子の個数で1.0×1017/cm以上となるようにドーピングして低抵抗化したn形ZnO系単結晶基板であるのが望ましい。
そのn形ZnO系単結晶基板は、抵抗率が0.5Ω・cm以下であるとよい。
In this semiconductor light emitting device, the n-type ZnO-based single crystal substrate is made of ZnO-based single crystal with any one of Al, Fe, Ga, In as a donor impurity or a combination thereof, and the concentration is 1.0 in terms of the number of atoms. It is desirable that the n-type ZnO-based single crystal substrate be doped to have a resistance of × 10 17 / cm 3 or more to reduce the resistance.
The n-type ZnO-based single crystal substrate preferably has a resistivity of 0.5 Ω · cm or less.

これらの半導体発光素子において、上記n形ZnO系単結晶基板が、ZnO系単結晶上にドナー不純物としてAl、Fe、Ga、Inのいずれか又はそれらの組み合わせで、その濃度が原子の個数で1.0×1017/cm以上となるようにドーピングして導電性を制御し、低抵抗化したn形ZnO系薄膜が形成されたZnO系単結晶基板であってもよい。そのn形ZnO系薄膜は、抵抗率が0.5Ω・cm以下であるとよい。 In these semiconductor light emitting devices, the n-type ZnO-based single crystal substrate is any one of Al, Fe, Ga, In, or a combination thereof as a donor impurity on the ZnO-based single crystal, and the concentration is 1 in terms of the number of atoms. It may be a ZnO-based single crystal substrate on which an n-type ZnO-based thin film whose conductivity is controlled by doping so as to be 0.0 × 10 17 / cm 3 or more and whose resistance is reduced is formed. The n-type ZnO-based thin film may have a resistivity of 0.5 Ω · cm or less.

上記n形ZnO系単結晶基板の上に上記p形半導体層が形成される面は、亜鉛原子を含む面、すなわちc(0001)面、またはm(10−10)面、あるいはa(11−20)面であるのが望ましい。
上記n形ZnO系単結晶基板の面方位が、上記c(0001)面、またはm(10−10)面、あるいはa(11−20)面に対して、±1度以内にあることが望ましい。
The surface on which the p-type semiconductor layer is formed on the n-type ZnO-based single crystal substrate is a surface containing zinc atoms, that is, a c (0001) plane, an m (10-10) plane, or a (11− 20) The surface is desirable.
It is desirable that the plane orientation of the n-type ZnO single crystal substrate is within ± 1 degree with respect to the c (0001) plane, the m (10-10) plane, or the a (11-20) plane. .

また、上記n形ZnO系単結晶基板は、MgZn1−bO(ただし、0≦b<1)単結晶基板であるとよい。あるいは、ドナー不純物のドーピングによって低抵抗化したn形ZnO系薄膜MgZn1−dO(ただし、0≦d<1でありd≦b)が形成されたn形ZnO系単結晶基板であってもよい。 The n-type ZnO-based single crystal substrate may be a Mg b Zn 1-b O (where 0 ≦ b <1) single crystal substrate. Alternatively, it is an n-type ZnO-based single crystal substrate on which an n - type ZnO-based thin film Mg d Zn 1-d O (where 0 ≦ d <1 and d ≦ b) reduced in resistance by doping with donor impurities is formed. May be.

あるいは、上記n形ZnO系単結晶基板は、MgZn1−bO(ただし、0≦b<1)単結晶基板からなるn形クラッド層上に、ドナー不純物のドーピングによって低抵抗化したn形ZnO系薄膜MgZn1−dO(ただし、0≦d<1でありd≦b)のn形半導体層が形成されており、そのn形半導体層上に上記p形半導体層が形成され、上記n形半導体層との接合面でpn接合されるようにしてもよい。
さらに、これらの半導体発光素子において、上記p形半導体層上にMgZn1−cO(ただし、0<c≦1でありa<c)単結晶の薄膜によるp形クラッド層を積層してもよい。
Alternatively, the n-type ZnO-based single crystal substrate is an n-type low-resistance n-type cladding layer made of a Mg b Zn 1-b O (where 0 ≦ b <1) single crystal substrate is doped by doping with a donor impurity. An n-type semiconductor layer of type ZnO-based thin film Mg d Zn 1-d O (where 0 ≦ d <1 and d ≦ b) is formed, and the p-type semiconductor layer is formed on the n-type semiconductor layer In addition, a pn junction may be formed at the junction surface with the n-type semiconductor layer.
Further, in these semiconductor light emitting devices, a p-type cladding layer made of a single crystal thin film of Mg c Zn 1-c O (where 0 <c ≦ 1 and a <c) is laminated on the p-type semiconductor layer. Also good.

この発明によれば、n形ZnO系単結晶基板上に高品質で低抵抗なp形半導体層を確実に形成でき、量産性に優れ、発光の強度が強い(明るく発光する)半導体発光素子を提供することができる。 According to the present invention, a high-quality, low-resistance p-type semiconductor layer can be reliably formed on an n-type ZnO-based single crystal substrate, and a semiconductor light-emitting device that is excellent in mass productivity and strong in emission intensity (brightly emits light). Can be provided.

以下、この発明を実施するための最良の形態を図面を参照して説明する。
〔半導体発光素子の実施形態〕
図1はこの発明による半導体発光素子の一実施形態を示す模式的な断面図である。
この半導体発光素子は、n形ZnO系単結晶基板をn形半導体層14とし、その上にp形半導体層13として、成膜中に窒素Nと銅Cuを同時にドープしたZnO系化合物からなるp形半導体層が形成されて、pn接合面(界面)18でpn接合されている。このp形半導体層13は、n形半導体層14であるn形ZnO系単結晶基板上に、その格子情報に則って結晶成長するエピタキシャル成長で直接形成される。
The best mode for carrying out the present invention will be described below with reference to the drawings.
[Embodiment of Semiconductor Light Emitting Element]
FIG. 1 is a schematic sectional view showing an embodiment of a semiconductor light emitting device according to the present invention.
The semiconductor light-n-type ZnO-based single crystal substrate and an n-type semiconductor layer 14, a p-type semiconductor layer 13 thereon, made of ZnO based compound nitrogen N and copper Cu were simultaneously doped during deposition p A p-type semiconductor layer is formed, and a pn junction is formed at a pn junction surface (interface) 18. The p-type semiconductor layer 13 is directly formed on the n-type ZnO single crystal substrate, which is the n-type semiconductor layer 14, by epitaxial growth in which crystal growth is performed in accordance with the lattice information.

そして、そのp形半導体層13上に第一電極12としてp形オーミック電極を、n形半導体層14であるn形ZnO単結晶基板の裏面に第二電極15としてn形オーミック電極をそれぞれ形成している。その形成方法については後述する。   Then, a p-type ohmic electrode is formed as the first electrode 12 on the p-type semiconductor layer 13, and an n-type ohmic electrode is formed as the second electrode 15 on the back surface of the n-type ZnO single crystal substrate that is the n-type semiconductor layer 14. ing. The formation method will be described later.

n形半導体層14には、ドナー不純物のドーピングによって低抵抗化したn形ZnO系単結晶基板、例えばドナー不純物としてAl、Fe、Ga、Inを単独で、あるいはそれらを組み合わせて、その濃度が原子の個数で1.0×1017/cm以上になるようにドーピングして導電性を制御し、低抵抗化したn形ZnO系単結晶基板を使用するのが望ましい。また、低抵抗化したn形ZnO系薄膜が形成されたn形ZnO系単結晶基板を用いてもよい。 The n-type semiconductor layer 14 has an n-type ZnO single crystal substrate whose resistance has been reduced by doping with a donor impurity, for example, Al, Fe, Ga, In as donor impurities alone or in combination, and the concentration is atomic. It is desirable to use an n-type ZnO-based single crystal substrate in which the conductivity is controlled by doping so that the number thereof is 1.0 × 10 17 / cm 3 or more and the resistance is reduced. Alternatively, an n-type ZnO single crystal substrate on which a low-resistance n-type ZnO thin film is formed may be used.

p形半導体層13は、MgZn1−aO(ただし、0≦a≦1)単結晶薄膜に窒素および銅をドープして作成したZnO系半導体薄膜である。
一般に、MgZn1−xO(ただし、0≦x≦1)(ZnOも含む)は、ZnとMgの割合により、バンドギャップエネルギーを約3.3〜7.8eVに制御できる半導体である。つまり、そのバンドギャップに応じたそれぞれの発光を得ることができると共にMgZn1−xO(ただし、0≦x≦1)をバンドギャップがそれより大きいMgZn1―yO(ただし、0≦y≦1、x<y)をクラッド層として挟んだキャリア閉じ込め構造にすることにより発光効率の向上が期待できる。
The p-type semiconductor layer 13 is a ZnO-based semiconductor thin film prepared by doping a Mg a Zn 1-a O (where 0 ≦ a ≦ 1 ) single crystal thin film with nitrogen and copper.
In general, Mg x Zn 1-x O (where 0 ≦ x ≦ 1 ) (including ZnO) is a semiconductor whose band gap energy can be controlled to about 3.3 to 7.8 eV by the ratio of Zn and Mg. . That is, each light emission corresponding to the band gap can be obtained, and Mg x Zn 1-x O (where 0 ≦ x ≦ 1 ) is replaced with Mg y Zn 1-y O (wherein the band gap is larger). By using a carrier confinement structure in which 0 ≦ y ≦ 1 and x <y) are sandwiched as cladding layers, an improvement in light emission efficiency can be expected.

これは、励起子結合エネルギーが60〜115meVと極めて高く、原材料が安価、環境や人体に無害であるなどの特徴を有し、高効率・低消費電力で環境性に優れた紫外線から青色の発光デバイスに応用できる可能性がある材料である。
MgZn1−XOはZnOと格子定数がほとんど変わらないため、高品質の薄膜を形成することが可能であり、熱膨張係数も近いため、温度の変化により発生するひずみを抑制することも可能である。
It has the characteristics that the exciton binding energy is extremely high as 60 to 115 meV, the raw material is inexpensive, harmless to the environment and the human body, and it emits blue light from ultraviolet rays with high efficiency, low power consumption and excellent environmental properties. It is a material that can be applied to devices.
Since Mg x Zn 1-X O has almost the same lattice constant as that of ZnO, it is possible to form a high-quality thin film, and since the coefficient of thermal expansion is close, it is possible to suppress strain caused by temperature changes. Is possible.

本発明者らは前述の課題を解決するため、ZnO系単結晶基板を用いることとし、ZnO系単結晶基板の特性を十分に評価し、理解してきた。ZnO系単結晶基板は近年結晶性に優れたものができてきているが、依然として抵抗率が100Ω・cm以上と高く、導電性制御を目的とした層を形成した後にp形半導体層を形成する必要があった。   In order to solve the above-mentioned problems, the present inventors have used a ZnO-based single crystal substrate, and have fully evaluated and understood the characteristics of the ZnO-based single crystal substrate. ZnO-based single crystal substrates have recently been excellent in crystallinity, but still have a high resistivity of 100 Ω · cm or higher, and after forming a layer for the purpose of controlling conductivity, a p-type semiconductor layer is formed. There was a need.

そこで、ZnO系単結晶基板上にあるいはZnO系単結晶育成の際に、ドナー不純物としてAl、Fe、Ga、Inを単独で、あるいはそれらを組み合わせて、その濃度が原子の個数で1.0×1017/cm以上になるようにドーピングさせることで、結晶性に優れ移動度が高く、n形層の抵抗率が0.5Ω・cm以下である層を前以て形成したn形ZnO系単結晶板基板を用意した。 Therefore, when ZnO-based single crystal is grown on a ZnO-based single crystal substrate, Al, Fe, Ga, and In are used alone or in combination as donor impurities, and the concentration is 1.0 × in terms of the number of atoms. An n-type ZnO system in which a layer having excellent crystallinity, high mobility, and n-type layer resistivity of 0.5 Ω · cm or less is formed in advance by doping so as to be 10 17 / cm 3 or more. A single crystal plate substrate was prepared.

これにより、直列抵抗分の増加を抑えることができるため、pn接合および発光についての特性を大幅に向上させることができた。
また、ZnO系単結晶基板の亜鉛原子を含む面であるc(0001)面(Zn面)、m(10−10)面およびa(11−20)面の表面欠陥準位密度がc(0001)面の酸素面に比べ小さいこと、及び熱力学的に安定であることに着目し、上記各面のいずれかに窒素と銅を同時にドープしてZnO系半導体薄膜を作製することにした。
As a result, an increase in the series resistance can be suppressed, and the characteristics of the pn junction and the light emission can be greatly improved.
Further, the surface defect level density of the c (0001) plane (Zn plane), m (10-10) plane, and a (11-20) plane, which are planes containing zinc atoms, of the ZnO single crystal substrate is c (0001). The ZnO-based semiconductor thin film was prepared by simultaneously doping nitrogen and copper into any one of the above surfaces, focusing on the fact that it is smaller than the oxygen surface) and thermodynamically stable.

図2にZnO系単結晶のこれらの亜鉛原子を含む面を模式的に示す。(a)はc(0001)面(Zn面)、(b)はm(10−10)面、(c)はa(11−20)面をそれぞれ斜線を施して示している。
n形ZnO系単結晶基板の面方位が、c(0001)面、m(10−10)面、およびa(11−20)面に対して、それぞれ±1度以内であれば、テラスと呼ばれる平らな部分が広くほとんど凹凸のない場合だけでなく、ステップを含む面が現れても、この程度の角度までは結晶性の良い成膜が可能である。
FIG. 2 schematically shows a surface containing these zinc atoms of a ZnO-based single crystal. (A) shows the c (0001) plane (Zn plane), (b) shows the m (10-10) plane, and (c) shows the a (11-20) plane by hatching.
If the plane orientation of the n-type ZnO-based single crystal substrate is within ± 1 degree with respect to the c (0001) plane, m (10-10) plane, and a (11-20) plane, it is called a terrace. In addition to the case where the flat portion is wide and almost free of unevenness, even if a surface including a step appears, a film having good crystallinity can be formed up to such an angle.

アクセプタとしてドーピングする窒素は、単独のドーピングを行った場合アクセプタとして働くが、低抵抗のp形層を得るために高濃度でドーピングを行っても、深い準位を形成するため、その活性化率は低く、逆に低抵抗化が困難であるため窒素の活性化率を向上させる必要があった。   Nitrogen to be doped as an acceptor works as an acceptor when single doping is performed. However, even if doping is performed at a high concentration in order to obtain a low-resistance p-type layer, a deep level is formed, so that the activation rate is increased. However, since it is difficult to reduce the resistance, it was necessary to improve the activation rate of nitrogen.

そこで、薄膜の成膜中に銅を窒素と同時にドーピングすることにより活性化率を向上させ、有効にアクセプタとして働かせた。ドープする窒素の濃度は、原子の個数で2×1017/cm〜1021/cmの範囲とした。1017/cm以下では、p形層の抵抗が高くなり発光効率が悪くなり、1021/cmを超えると結晶性が劣化してしまうためである。 Therefore, the activation rate was improved by doping copper simultaneously with nitrogen during the formation of the thin film, and it effectively worked as an acceptor. The concentration of nitrogen to be doped was in the range of 2 × 10 17 / cm 3 to 10 21 / cm 3 in terms of the number of atoms. This is because at 10 17 / cm 3 or less, the resistance of the p-type layer increases and the luminous efficiency deteriorates, and when it exceeds 10 21 / cm 3 , the crystallinity deteriorates.

また、窒素と同時にドープする銅の濃度は1×1017/cm〜1021/cmの範囲とした。1017/cm以下では、銅を同時にドーピングした効果が不十分で、p形層の抵抗が高くなり発光強度が弱くなり、1021/cm3を超えると結晶性が劣化してしまうためである。 The concentration of copper nitrogen simultaneously with doping ranged from 1 × 10 17 / cm 3 ~10 21 / cm 3. If it is 10 17 / cm 3 or less, the effect of simultaneously doping copper is insufficient, the resistance of the p-type layer becomes high and the light emission intensity becomes weak, and if it exceeds 10 21 / cm 3 , the crystallinity deteriorates. is there.

図3はこの発明による半導体発光素子の他の実施形態を示す模式的な断面図である。
図3の(a)に示す半導体発光素子は、MgZn1−bO(ただし、0≦b≦1)からなるn形ZnO系単結晶基板をn形半導体層14とし、その上面に、成膜中に窒素Nと銅Cuを同時にドープしたMgZn1−aO(ただし、0≦a≦1)からなるZnO系化合物からなるp形半導体層13が形成され、n形半導体層14との接合面(界面)18でpn接合されている。さらに、そのp形半導体層13の上にMgZn1−cO(ただし、0<c≦1でありa<c)単結晶の薄膜によるp形クラッド層16を積層している。
そして、p形クラッド層16上に第一電極12としてp形オーミック電極を、n形半導体層14であるn形ZnO系単結晶基板の裏面に第二電極15としてn形オーミック電極をそれぞれ形成している。
FIG. 3 is a schematic cross-sectional view showing another embodiment of the semiconductor light emitting device according to the present invention.
In the semiconductor light emitting device shown in FIG. 3A, an n-type ZnO single crystal substrate made of Mg b Zn 1-b O (where 0 ≦ b ≦ 1 ) is used as an n-type semiconductor layer 14, During the film formation, a p-type semiconductor layer 13 made of a ZnO-based compound made of Mg a Zn 1-a O (where 0 ≦ a ≦ 1 ) is doped simultaneously with nitrogen N and copper Cu, and an n-type semiconductor layer 14 is formed. And a pn junction at a junction surface (interface) 18 with the. Furthermore, a p-type cladding layer 16 made of a single crystal thin film of Mg c Zn 1-c O (where 0 <c ≦ 1 and a <c) is laminated on the p-type semiconductor layer 13.
Then, a p-type ohmic electrode is formed as the first electrode 12 on the p-type cladding layer 16, and an n-type ohmic electrode is formed as the second electrode 15 on the back surface of the n-type ZnO-based single crystal substrate that is the n-type semiconductor layer 14. ing.

図3の(b)に示す半導体発光素子は、MgZn1−bO(ただし、0≦b≦1)からなるn形ZnO系単結晶基板をn形クラッド層17とし、その上面にMgZn1−dO(ただし、0≦d≦1であり、d≦b)からなるn形半導体層14が形成され、その上に、成膜中に窒素Nと銅Cuを同時にドープしたMgZn1−aO(ただし、0≦a≦1)からなるZnO系化合物からなるp形半導体層13が形成され、n形半導体層14との接合面(界面)18でpn接合されている。
そして、p形半導体層13上に第一電極12としてp形オーミック電極を、n形クラッド層17であるn形ZnO系単結晶基板の裏面に第二電極15としてn形オーミック電極をそれぞれ形成している。
In the semiconductor light emitting device shown in FIG. 3B, an n-type ZnO-based single crystal substrate made of Mg b Zn 1-b O (where 0 ≦ b ≦ 1 ) is used as an n-type cladding layer 17, and Mg is formed on the upper surface thereof. An n-type semiconductor layer 14 made of d Zn 1-d O (where 0 ≦ d ≦ 1 and d ≦ b) is formed, and on top of that , Mg simultaneously doped with nitrogen N and copper Cu during film formation A p-type semiconductor layer 13 made of a ZnO-based compound made of a Zn 1-a O (where 0 ≦ a ≦ 1 ) is formed, and a pn junction is formed at a junction surface (interface) 18 with the n-type semiconductor layer 14. .
Then, a p-type ohmic electrode is formed as the first electrode 12 on the p-type semiconductor layer 13, and an n-type ohmic electrode is formed as the second electrode 15 on the back surface of the n-type ZnO-based single crystal substrate which is the n-type cladding layer 17. ing.

図3の(c)に示す半導体発光素子は、MgZn1−bO(ただし、0≦b≦1)からなるn形ZnO系単結晶基板をn形クラッド層17とし、その上面にMgZn1−dO(ただし、0≦d≦1であり、d≦b)からなるn形半導体層14が形成され、その上に、成膜中に窒素Nと銅Cuを同時にドープしたMgZn1−aO(ただし、0≦a≦1)からなるZnO系化合物からなるp形半導体層13が形成され、n形半導体層14との接合面(界面)18でpn接合されている。ここまでの構成は(b)の半導体発光素子と同じであるが、さらにそのp形半導体層13の上にMgZn1−cO(ただし、0<c≦1でありa<c)単結晶の薄膜によるp形クラッド層16を積層している。
そして、p形クラッド層16上に第一電極12としてp形オーミック電極を、n形クラッド層17であるn形ZnO系単結晶基板の裏面に第二電極15としてn形オーミック電極をそれぞれ形成している。
In the semiconductor light emitting device shown in FIG. 3C, an n-type ZnO-based single crystal substrate made of Mg b Zn 1-b O (where 0 ≦ b ≦ 1 ) is used as an n-type cladding layer 17, and Mg is formed on the upper surface thereof. An n-type semiconductor layer 14 made of d Zn 1-d O (where 0 ≦ d ≦ 1 and d ≦ b) is formed, and on top of that , Mg simultaneously doped with nitrogen N and copper Cu during film formation A p-type semiconductor layer 13 made of a ZnO-based compound made of a Zn 1-a O (where 0 ≦ a ≦ 1 ) is formed, and a pn junction is formed at a junction surface (interface) 18 with the n-type semiconductor layer 14. . The structure up to this point is the same as that of the semiconductor light emitting device of (b), but Mg c Zn 1-c O (where 0 <c ≦ 1 and a <c) is simply formed on the p-type semiconductor layer 13. A p-type cladding layer 16 made of a crystal thin film is laminated.
Then, a p-type ohmic electrode is formed as the first electrode 12 on the p-type cladding layer 16, and an n-type ohmic electrode is formed as the second electrode 15 on the back surface of the n-type ZnO single crystal substrate which is the n-type cladding layer 17. ing.

これら半導体発光素子は、図1に示した基本構造に対する応用構造であり、クラッド層を形成している。そのクラッド層についてはp形の層とn形の層とがあり、pn接合を中心として、それぞれp形半導体層、n形半導体層の外側に配置する。このクラッド層もそれぞれMgZn1−cO(p形クラッド層)、MgZn1−dO(n形クラッド層)で表される。ただし、p形半導体層をMgZn1−aO(ただし、0≦a≦1)、n形半導体層をMgZn1−bO(ただし、0≦b≦1)とするとa<c、b<dでなくてはならない。 These semiconductor light emitting element is applied structure to the basic structure shown in FIG. 1, to form a clad layer. The clad layer has a p-type layer and an n-type layer, and is disposed outside the p-type semiconductor layer and the n-type semiconductor layer, respectively, with the pn junction as the center. This clad layer is also expressed by Mg c Zn 1-c O (p-type clad layer) and Mg d Zn 1-d O (n-type clad layer), respectively. However, if the p-type semiconductor layer is Mg a Zn 1-a O (where 0 ≦ a ≦ 1 ) and the n-type semiconductor layer is Mg b Zn 1-b O (where 0 ≦ b ≦ 1 ), a <c B <d.

このクラッド層を設けることによって、キャリアがそれぞれ閉じ込められて再結合の確率が高くなり、発光の効率が向上する。クラッド層を作製する際には、後で説明する図4におけるZn用ルツボ6にZnのみではなく、Mgの金属も混ぜて入れるか、Zn単体の金属の代わりにZnMgの合金を入れることによって、薄膜中のMgの量を制御できる。
しかし、上記n形ZnO系単結晶基板がクラッド層として働く場合はd<bとする必要があるが、導電制御の目的でn形の薄膜を設ける場合にはd=bでもよい。
By providing this clad layer, carriers are confined, the probability of recombination is increased, and light emission efficiency is improved. When producing the clad layer, not only Zn but also Mg metal is mixed in the Zn crucible 6 in FIG. 4 to be described later, or an alloy of ZnMg is put in place of Zn single metal, The amount of Mg in the thin film can be controlled.
However, when the n-type ZnO single crystal substrate serves as a cladding layer, d <b is necessary. However, when an n-type thin film is provided for the purpose of controlling conductivity, d = b may be used.

〔半導体発光素子の製造方法の実施例〕
以下に本発明の半導体発光素子の製造方法を詳細に説明する。
図4にZnO薄膜成長装置の一例として、プラズマアシスト付きの反応性蒸着法を用いた結晶成長装置(以下、「反応性蒸着装置」という)を示す。
[Example of Manufacturing Method of Semiconductor Light Emitting Element]
The method for manufacturing a semiconductor light emitting device of the present invention will be described in detail below.
FIG. 4 shows a crystal growth apparatus (hereinafter referred to as “reactive vapor deposition apparatus”) using a reactive vapor deposition method with plasma assist as an example of a ZnO thin film growth apparatus.

この反応性蒸着装置は、酸素と窒素を導入するためのポートである気体供給口7と排気口9とを有する減圧容器であるチャンバ20と、そのチャンバ20内を真空状態に保つ真空ポンプ(図示していない)とを含む。
チャンバ20内に導入する原料ガスは、酸素ガスはG3グレード以上のボンベガス(純度99.99%以上)を、窒素ガスも同様にG3グレード以上のボンベガス(純度99.995%以上)を使用する。これより下のグレードでは、不純物濃度が大きくなり、電気的特性や結晶性の劣化が起こるため使用できない。
This reactive vapor deposition apparatus includes a chamber 20 that is a decompression vessel having a gas supply port 7 and an exhaust port 9 that are ports for introducing oxygen and nitrogen, and a vacuum pump that keeps the inside of the chamber 20 in a vacuum state (see FIG. Not shown).
The source gas introduced into the chamber 20 is a G3 grade or higher cylinder gas (purity 99.99% or higher) as the oxygen gas, and a G3 grade or higher cylinder gas (purity 99.995% or higher) as the nitrogen gas. Grades lower than this cannot be used because the impurity concentration increases and electrical characteristics and crystallinity deteriorate.

チャンバ20内には、薄膜成長の下地となるn形ZnO系単結晶基板(以下、単に「基板」ともいう)2を保持する専用の基板マスク3と、基板2を加熱するためのヒータ1が取り付けられており、加熱温度を確認するための温度センサ21を備えている。   In the chamber 20, there are a dedicated substrate mask 3 for holding an n-type ZnO-based single crystal substrate (hereinafter also simply referred to as “substrate”) 2 as a base for thin film growth, and a heater 1 for heating the substrate 2. A temperature sensor 21 is provided for checking the heating temperature.

チャンバ20内にはまた、亜鉛Znを供給する固体金属元素源としてのルツボ6とそのルツボ6を加熱して亜鉛を蒸発させるためのルツボヒータ8が取り付けられており、加熱温度を確認するための温度センサ22を備えている。
原料のZnは純度99.99%以上の金属亜鉛粒子を使用する。これより低い純度では、不純物濃度が大きくなり、電気的特性や結晶性の劣化が起こるため使用できない。
Further, a crucible 6 as a solid metal element source for supplying zinc Zn and a crucible heater 8 for heating the crucible 6 to evaporate zinc are mounted in the chamber 20, and a temperature for confirming the heating temperature. A sensor 22 is provided.
As the raw material Zn, metallic zinc particles having a purity of 99.99% or more are used. If the purity is lower than this, the impurity concentration becomes large, and electrical characteristics and crystallinity are deteriorated, so that it cannot be used.

また、MgZn1−xO(ただし、0<x≦1)薄膜によるクラッド層を作製する場合には、Zn用ルツボ6に金属亜鉛粒子のみではなく、金属マグネシウム粒子も適当な割合で混ぜて入れるか、金属亜鉛粒子の代わりにZnMg合金の粒子を入れることによってマグネシウムの量を制御する。 Further, when a clad layer made of a Mg x Zn 1-x O (where 0 <x ≦ 1) thin film is prepared, not only metal zinc particles but also metal magnesium particles are mixed in an appropriate ratio in the crucible 6 for Zn. The amount of magnesium is controlled by adding particles of ZnMg alloy instead of metallic zinc particles.

また、チャンバ20内には銅を供給する固体金属元素源としてのルツボ10とそのルツボ10を加熱して銅を蒸発させるためのルツボヒータ11も取り付けられており、加熱温度を確認するための温度センサ23も備えている。原料のCuは純度99.99%以上の金属銅粒子を使用する。   Also, a crucible 10 as a solid metal element source for supplying copper and a crucible heater 11 for heating the crucible 10 to evaporate copper are attached in the chamber 20, and a temperature sensor for confirming the heating temperature. 23 is also provided. As the raw material Cu, metallic copper particles having a purity of 99.99% or more are used.

チャンバ20内は、図示しない真空ポンプにより排気口9から排気されて、薄膜作製時には真空状態に保たれる。チャンバ20内での薄膜成長や真空度等については、図示していない制御パネルによって適宜制御される。また、チャンバ20内のルツボ6およびルツボ10の上方にはプラズマ発生用コイル4を備えており、同様にその制御パネルによって発生するプラズマの出力等が適宜制御される。そのプラズマ発生用コイル4と基板マスク3との間に、シャッタ5が介在および退避可能に設けられている。   The inside of the chamber 20 is exhausted from the exhaust port 9 by a vacuum pump (not shown), and is kept in a vacuum state when the thin film is manufactured. The thin film growth and the degree of vacuum in the chamber 20 are appropriately controlled by a control panel (not shown). In addition, a plasma generating coil 4 is provided above the crucible 6 and the crucible 10 in the chamber 20, and similarly, the output of plasma generated by the control panel is appropriately controlled. A shutter 5 is provided between the plasma generating coil 4 and the substrate mask 3 so as to be interposed and retractable.

以下に、n形ZnO系単結晶基板上にp形半導体層となるZnO系半導体薄膜を成長させる工程について、詳細に説明する。
図示していないアニール用電気炉にて、n形ZnO系単結晶基板を800℃〜1000℃にて2時間(H)加熱し、表面の平坦化処理を行う。このときの加熱温度が800℃より低いと平坦化が十分ではなく、1000℃を超えるとZnやO原子が抜けて欠陥が発生してしまうためである。
Below, the process of growing the ZnO-type semiconductor thin film used as a p-type semiconductor layer on an n-type ZnO-type single crystal substrate is demonstrated in detail.
In an annealing electric furnace (not shown), the n-type ZnO-based single crystal substrate is heated at 800 ° C. to 1000 ° C. for 2 hours (H), and the surface is planarized. If the heating temperature at this time is lower than 800 ° C., the planarization is not sufficient, and if it exceeds 1000 ° C., Zn and O atoms are lost and defects are generated.

次に、図4に示した反応性蒸着装置のチャンバ20内の基板マスク3上の所定の位置に、そのアニール処理をしたn形ZnO系単結晶基板2を亜鉛面が表(図4では下面)になるように取り付ける。また、金属亜鉛(サイズ2〜5mm、純度99.9999%以上)をルツボ6内に定量詰め、金属銅(サイズ2〜5mm、純度99.9999%以上)もルツボ10内に定量詰める。   Next, at a predetermined position on the substrate mask 3 in the chamber 20 of the reactive vapor deposition apparatus shown in FIG. 4, the zinc surface of the n-type ZnO-based single crystal substrate 2 subjected to the annealing treatment is shown (the lower surface in FIG. 4). Attach so that Also, metallic zinc (size 2-5 mm, purity 99.9999% or more) is quantitatively packed in the crucible 6, and metallic copper (size 2-5 mm, purity 99.9999% or more) is also quantitatively packed in the crucible 10.

そして、反応性蒸着装置のチャンバ20内を真空ポンプにより、(1.0〜2.0)×10−5Pa程度まで真空状態に引く。真空度が低いと成膜した膜中の不純物の含有率が高くなり、結晶性が悪くなる。真空状態を確認した後、図示していない基板加熱用ヒータ電源を入れ、ヒータ1によって500〜700℃にて0.5〜1時間(H)加熱し、n形ZnO系単結晶基板2の表面のクリーニングを行う。このときの加熱温度がこれより低いか加熱時間がこれより短いと、クリーニングが不十分となり、これより加熱温度が高いまたは加熱時間が長いと、ZnやOの欠陥が増加してしまう。 Then, the inside of the chamber 20 of the reactive vapor deposition apparatus is evacuated to about (1.0 to 2.0) × 10 −5 Pa by a vacuum pump. When the degree of vacuum is low, the content of impurities in the deposited film is high and the crystallinity is deteriorated. After confirming the vacuum state, the heater power for heating the substrate (not shown) is turned on, and heated by the heater 1 at 500 to 700 ° C. for 0.5 to 1 hour (H), and the surface of the n-type ZnO-based single crystal substrate 2 Perform cleaning. If the heating temperature at this time is lower than this or the heating time is shorter than this, the cleaning becomes insufficient, and if the heating temperature is higher or the heating time is longer than this, defects of Zn and O increase.

次に、窒素(ボンベガス)を導入し、チャンバ20の内圧が8.0×10−1Paのもとで図示していないRF電源を投入し、プラズマ発生用コイル4を起動してプラズマを発生させる。チャンバ20の内圧8.0×10−1Paは、今回の実施例においてプラズマを発生させるのに必要な圧力である。
このとき、プラズマ出力は30〜300Wの間で、5〜10分間n形ZnO単結晶基板2の表面の平坦化処理及びクリーニングを行う。プラズマ出力が30Wより小さいかまたは処理時間が5分間より短いと処理の効果が減少してしまう。また、プラズマ出力が300Wより大きいかまたは処理時間が10分間より長いと基板にダメージを与えてしまう。
Next, nitrogen (cylinder gas) is introduced, an RF power source (not shown) is turned on under an internal pressure of the chamber 20 of 8.0 × 10 −1 Pa, and the plasma generating coil 4 is activated to generate plasma. Let The internal pressure 8.0 × 10 −1 Pa of the chamber 20 is a pressure necessary for generating plasma in the present embodiment.
At this time, the surface of the n-type ZnO single crystal substrate 2 is planarized and cleaned at a plasma output of 30 to 300 W for 5 to 10 minutes. If the plasma output is less than 30 W or the treatment time is shorter than 5 minutes, the effect of the treatment is reduced. Further, if the plasma output is larger than 300 W or the processing time is longer than 10 minutes, the substrate is damaged.

このクリーニング終了後、基板加熱温度を成膜時温度に調整する。成膜温度は300〜900℃の間でZnO系半導体薄膜の成膜を行う。成膜温度が300℃より低いと結晶性が著しく悪くなり、900℃を超えると成膜ができなくなる。温度の調整後、図示しないルツボ加熱用ヒータ電源を入れ、ルツボヒータ8によってルツボ6を加熱する。ルツボ6の加熱温度は300〜600℃の間で行う。300℃より低いとZnが蒸発せず、また600℃より高い条件では成膜レートが高くなりすぎて、結晶性が著しく悪くなる。   After completion of this cleaning, the substrate heating temperature is adjusted to the film formation temperature. The ZnO-based semiconductor thin film is formed at a film formation temperature of 300 to 900 ° C. When the film formation temperature is lower than 300 ° C., the crystallinity is remarkably deteriorated, and when it exceeds 900 ° C., film formation cannot be performed. After the temperature adjustment, the crucible heating heater power source (not shown) is turned on, and the crucible 6 is heated by the crucible heater 8. The heating temperature of the crucible 6 is 300-600 degreeC. When the temperature is lower than 300 ° C., Zn does not evaporate, and when the temperature is higher than 600 ° C., the film formation rate becomes too high, and the crystallinity is remarkably deteriorated.

次に、もうひとつの原料である酸素(ボンベガス)を導入し、再びRF電源を投入し、プラズマ発生用コイル4を起動してプラズマを発生させる。このときのプラズマ出力は20〜250Wの間で行う。プラズマ出力が20Wより低いと成膜できず、また250Wより高いと成膜レートが高くなりすぎて結晶性が著しく悪くなるためである。   Next, oxygen (cylinder gas) which is another raw material is introduced, the RF power is turned on again, and the plasma generating coil 4 is activated to generate plasma. The plasma output at this time is performed between 20 and 250 W. This is because when the plasma output is lower than 20 W, film formation cannot be performed, and when it is higher than 250 W, the film formation rate becomes too high, and the crystallinity is significantly deteriorated.

ドーピングを行ってp形半導体薄膜となるZnO系半導体薄膜の作製を行うため、ドーピング材料である窒素(ボンベガス)を酸素ガスに混入させてドーピングを行う。酸素と窒素はマスフローにて流量を制御し、チャンバ内圧が1.0×10−1〜1.0Paになるように調整する。この圧力とするのは、成膜レートが高く、かつ結晶性がよく、ドーピングもスムーズに行われる条件である。チャンバ内圧が1.0×10−1Paより低いと酸素及び窒素が少なくなるため、ZnOが効率よく合成されず膜がうまくできないか、またはドーピング量が少なすぎてp形の特性が出ない。また、1.0Paより大きい場合は、原料のZnが酸化して反応が進まなくなる。 In order to produce a ZnO-based semiconductor thin film that becomes a p-type semiconductor thin film by doping, doping is performed by mixing nitrogen (cylinder gas) as a doping material into oxygen gas. The flow rate of oxygen and nitrogen is controlled by mass flow, and the chamber internal pressure is adjusted to be 1.0 × 10 −1 to 1.0 Pa. This pressure is a condition that the film formation rate is high, the crystallinity is good, and doping is performed smoothly. When the chamber internal pressure is lower than 1.0 × 10 −1 Pa, oxygen and nitrogen are reduced. Therefore, ZnO cannot be synthesized efficiently and the film cannot be formed well, or the doping amount is too small and p-type characteristics do not appear. On the other hand, when the pressure is higher than 1.0 Pa, the raw material Zn is oxidized and the reaction does not proceed.

酸素と窒素は分圧にて窒素:酸素=1:0.5〜10になるようにしてから、ルツボのシャッタ5を開け、ZnO系半導体薄膜(p形半導体層)の成膜を開始する。上記分圧比にする理由は、窒素の比がこれより大きくなると結晶性が悪くなり、逆に小さいとキャリア濃度が低くなり、p形半導体層の抵抗が高くなってしまうためである。   Oxygen and nitrogen are set to have a partial pressure of nitrogen: oxygen = 1: 0.5 to 10, and then the crucible shutter 5 is opened to start the formation of a ZnO-based semiconductor thin film (p-type semiconductor layer). The reason for setting the partial pressure ratio is that if the nitrogen ratio is larger than this, the crystallinity is deteriorated, and if it is smaller, the carrier concentration is lowered and the resistance of the p-type semiconductor layer is increased.

さらに、窒素と同時にドーピングする銅のドーピングは亜鉛用のルツボ6を加熱するのと同時に銅蒸発用に設けたルツボ10のルツボヒータ11の電源を入れて行う。ルツボヒータ11によるルツボ10の加熱温度は1000℃〜1500℃の間で行う。成膜時間は30〜500分間とし、ZnO系半導体薄膜の膜厚は0.2〜2.0μmとする。成膜時間はこの膜厚を得るために必要な時間である。   Further, the doping of copper simultaneously with nitrogen is performed by turning on the crucible heater 11 of the crucible 10 provided for copper evaporation at the same time as heating the crucible 6 for zinc. The heating temperature of the crucible 10 by the crucible heater 11 is between 1000 ° C and 1500 ° C. The film formation time is 30 to 500 minutes, and the film thickness of the ZnO-based semiconductor thin film is 0.2 to 2.0 μm. The film formation time is the time necessary to obtain this film thickness.

固体金属元素源であるルツボ10から蒸発した銅をn形ZnO系単結晶基板2上またはルツボ6から蒸発した亜鉛がその基板2に達するまでの過程で、ZnO薄膜中に取り込むことによって、成膜中に窒素および銅を同時にドープしたZnO系半導体薄膜が、p形半導体層としてn形ZnO系単結晶基板2上にエピタキシャル成長により直接形成される。 In the course of copper evaporated from the crucible 10 is a solid metal source to zinc evaporated from the n-type ZnO-based single crystal substrate 2 or on the crucible 6 reaches its substrate 2, by incorporating into the ZnO thin film, deposited A ZnO-based semiconductor thin film in which nitrogen and copper are simultaneously doped is directly formed on the n-type ZnO-based single crystal substrate 2 as a p-type semiconductor layer by epitaxial growth.

成膜時間終了後、シャッタ5を閉め、ヒータ8によるルツボ6の加熱及びヒータ11によるルツボ10の加熱とヒータ1による基板2の加熱を停止し、プラズマ電源もOFFにし、酸素ガスと窒素ガスの導入も停止する。基板2及びルツボ6,10の温度が下がったところでサンプル(n形ZnO系単結晶基板2上にZnO系半導体薄膜を形成したもの)及びルツボ6,10を取り出す。   After completion of the film formation time, the shutter 5 is closed, the heating of the crucible 6 by the heater 8 and the heating of the crucible 10 by the heater 11 and the heating of the substrate 2 by the heater 1 are stopped, the plasma power supply is turned off, and oxygen gas and nitrogen gas are turned off. Installation will also stop. When the temperature of the substrate 2 and the crucibles 6 and 10 is lowered, the sample (the ZnO-based semiconductor thin film formed on the n-type ZnO-based single crystal substrate 2) and the crucibles 6 and 10 are taken out.

電極の作製は、電極作製専用のマスクに成膜を行ったサンプルを取り付け、真空蒸着装置によって行う。図1及び図3に示すn型半導体層14又はn形クラッド層17であるn型ZnO系単結晶基板の裏面にアルミニウムAlを0.03〜0.5μm成膜して、第二電極15としてのn形オーミック電極を形成する。この厚さとした理由は、オーミックな接触を得られるのに十分な厚さであり、電極の強度も十分得られることからである。   The electrode is manufactured by attaching a sample on which a film is formed to a mask dedicated to electrode preparation and using a vacuum evaporation apparatus. An aluminum Al film having a thickness of 0.03 to 0.5 μm is formed on the back surface of the n-type ZnO single crystal substrate which is the n-type semiconductor layer 14 or the n-type cladding layer 17 shown in FIGS. N-type ohmic electrodes are formed. The reason for this thickness is that the thickness is sufficient to obtain ohmic contact and the strength of the electrode can be sufficiently obtained.

図1及び図3におけるZnO系半導体薄膜からなるp形半導体層13上、あるいはp形クラッド層16上に、ニッケルNiを0.008〜0.02μm成膜し、さらに金Auを0.03〜0.3μm成膜して、第一電極12としてのp形オーミック電極を形成する。密着性を持たせるためにNiを始めに成膜し、続いて十分なオーミックと電極としての強度を得るためにAuを成膜する。各電極サイズは1×1mmとする。 On the p-type semiconductor layer 13 or the p-type cladding layer 16 made of a ZnO-based semiconductor thin film in FIGS. 1 and 3, nickel Ni is formed to a thickness of 0.008 to 0.02 μm, and gold Au is further added to 0.03 to 0.03 μm. A 0.3 μm film is formed to form a p-type ohmic electrode as the first electrode 12. In order to provide adhesion, Ni is first formed into a film, and then Au is formed in order to obtain sufficient ohmic and strength as an electrode. Each electrode size is 1 × 1 mm 2 .

上述した実施例は、n形ZnO系単結晶基板上へのZnO系半導体薄膜(p形半導体層)の形成を、プラズマアシスト付きの反応性蒸着法によって行う場合の例について詳細に説明した。しかし、これに限るものではなく、上記n形ZnO系単結晶基板上へのZnO系半導体薄膜の形成を、上述したプラズマアシスト付きの反応性蒸着法と同様な観点により、前処理と成膜方法及び各種パラメータを調整及び改善した、有機金属気相成長(MOCVD)法、または金属亜鉛元素源を用いる分子線エピタキシー成長(MBE)法、レーザ蒸着法、あるいはスパッタリング法などによって行うことも可能である。   In the above-described embodiment, an example in which the formation of a ZnO-based semiconductor thin film (p-type semiconductor layer) on an n-type ZnO-based single crystal substrate is performed by a reactive deposition method with plasma assist has been described in detail. However, the present invention is not limited to this, and the formation of the ZnO-based semiconductor thin film on the n-type ZnO-based single crystal substrate is performed by a pretreatment and a film forming method from the same viewpoint as the reactive deposition method with plasma assist described above. It is also possible to carry out by metal organic vapor phase epitaxy (MOCVD) method with various parameters adjusted and improved, molecular beam epitaxy growth (MBE) method using metal zinc element source, laser deposition method, sputtering method or the like. .

〔この発明による半導体発光素子の評価〕
上記の条件で作製したこの発明による図1に示した半導体発光素子の評価を行った。
この評価に使用した半導体発光素子は、ドナー不純物としてAl、Fe、Ga、Inを単独で、あるいはそれらを組み合わせて、原子の個数で1.0×1017/cm以上ドーピングして導電性を制御し、低抵抗化したn形ZnO系単結晶基板をn形半導体層14とし、p形半導体層13として窒素および銅をドープしたZnO系半導体層によりpn接合させた。p形半導体層13であるZnO系半導体層は、MgZn1−aO(ただし、0≦a≦1)単結晶薄膜の成膜中に窒素および銅をドープして作製した。
[Evaluation of Semiconductor Light-Emitting Device According to the Invention]
The semiconductor light emitting device shown in FIG. 1 according to the present invention manufactured under the above conditions was evaluated.
The semiconductor light emitting device used for this evaluation has Al, Fe, Ga, In as donor impurities alone, or a combination thereof, and the conductivity is improved by doping 1.0 × 10 17 / cm 3 or more in terms of the number of atoms. The n-type ZnO single crystal substrate controlled and reduced in resistance was used as an n-type semiconductor layer 14 and a p-type semiconductor layer 13 was pn-junctioned with a ZnO-based semiconductor layer doped with nitrogen and copper. The ZnO-based semiconductor layer as the p-type semiconductor layer 13 was prepared by doping nitrogen and copper during the formation of the Mg a Zn 1-a O (where 0 ≦ a ≦ 1 ) single crystal thin film .

図5はその評価結果のELスペクトルを示す線図である。
縦軸は電流注入により発光した光の強度 (a.u.):(任意単位)を示しており、横軸は光の波長
(nm)を示している。また、このグラフ中の実線のデータは窒素のみをドープしたp形半導体層を用いて作製した従来の半導体発光素子の発光スペクトルであり、破線のデータは窒素及び銅を同時にドープしたp形半導体層を用いて作製したこの発明による半導体発光素子の発光スペクトルである。a.u.は、例えば計測装置のカウント数を表すが、測定条件によって大きく変わる。ここでの実験では測定条件を一定にしているが、他の測定データとの比較はできない。
FIG. 5 is a diagram showing an EL spectrum of the evaluation result.
The vertical axis indicates the intensity (au) of light emitted by current injection (arbitrary unit), and the horizontal axis indicates the wavelength (nm) of light. The solid line data in this graph is the emission spectrum of a conventional semiconductor light emitting device fabricated using a p-type semiconductor layer doped only with nitrogen, and the broken line data is a p-type semiconductor layer doped with nitrogen and copper simultaneously. 1 is an emission spectrum of a semiconductor light emitting device according to the present invention fabricated using au represents, for example, the count number of the measuring device, but varies greatly depending on the measurement conditions. In this experiment, the measurement conditions are fixed, but comparison with other measurement data is not possible.

この図5から、窒素のみをドープしたp形半導体層を用いた従来の半導体発光素子よりも窒素と銅を同時にドープしたp形半導体層を用いたこの発明による半導体発光素子の方が発光が極めて強い(ピーク波長380nm付近)ことがわかる。これは、成膜中に銅を窒素と同時にドーピングすることにより、有効にアクセプタとして働いたためと考えられる。 FIG. 5 shows that the semiconductor light emitting device according to the present invention using the p-type semiconductor layer simultaneously doped with nitrogen and copper emits much lighter than the conventional semiconductor light emitting device using the p-type semiconductor layer doped only with nitrogen. It can be seen that it is strong (peak wavelength around 380 nm). This is presumably because the copper worked effectively as an acceptor by doping copper simultaneously with nitrogen during film formation .

この発明は、n形ZnO系単結晶基板上に高品質で低抵抗なp形半導体層を確実に形成でき、量産性に優れ、発光の強度が強い(明るく発光する)半導体発光素子を提供することができる。したがって、この発明による半導体発光素子は発光ダイオードとして使用でき、それを利用する各種表示装置やプリンタ、照明器具など広汎用途に利用可能である。また、半導体レーザ素子としても使用でき、大容量記憶媒体への書き込みなど広汎な用途に利用可能である。 The present invention provides a semiconductor light emitting device capable of reliably forming a high-quality, low-resistance p-type semiconductor layer on an n-type ZnO-based single crystal substrate , excellent in mass productivity, and having high emission intensity (bright emission). be able to. Therefore, the semiconductor light-emitting device according to the present invention can be used as a light-emitting diode, and can be used in a wide variety of applications such as various display devices, printers, and lighting fixtures. It can also be used as a semiconductor laser element and can be used for a wide variety of applications such as writing to a large-capacity storage medium.

この発明による半導体発光素子の一実施形態を示す模式的な断面図である。It is typical sectional drawing which shows one Embodiment of the semiconductor light-emitting device by this invention. n形ZnO系単結晶の亜鉛原子を含む面の説明図である。It is explanatory drawing of the surface containing the zinc atom of an n-type ZnO type | system | group single crystal. この発明による半導体発光素子の他の異なる構造の実施形態を示す模式的な断面図である。It is typical sectional drawing which shows embodiment of the other different structure of the semiconductor light-emitting device by this invention. この発明による半導体発光素子の製造に使用するZnO薄膜成長装置(反応性蒸着装置)の構成例を示す模式的な断面図である。It is typical sectional drawing which shows the structural example of the ZnO thin film growth apparatus (reactive vapor deposition apparatus) used for manufacture of the semiconductor light-emitting device by this invention. この発明による半導体発光素子の評価結果のELスペクトルを示す線図である。It is a diagram which shows the EL spectrum of the evaluation result of the semiconductor light-emitting device by this invention.

1:基板加熱用のヒータ 2:n形ZnO系単結晶基板(基板)
3:基板マスク 4:プラズマ発生用コイル 5:シャッタ
6:ルツボ(亜鉛、マグネシウム及びZnMg用) 7:気体供給口
8:ルツボヒータ(亜鉛、マグネシウム及びZnMg用)
9:排気口 10:ルツボ(銅用) 11:ルツボヒータ(銅用)
12:第一電極(p形オーミック電極)
13:p形半導体層 14:n形半導体層
15:第二電極(n形オーミック電極)
16:p形クラッド層 17:n形クラッド層
18:pn接合面(界面)
20:チャンバ(減圧容器) 21,22,23:温度センサ
1: Heater for substrate heating 2: n-type ZnO-based single crystal substrate (substrate)
3: Substrate mask 4: Coil for plasma generation 5: Shutter 6: Crucible (for zinc, magnesium and ZnMg) 7: Gas supply port
8: Crucible heater (for zinc, magnesium and ZnMg)
9: Exhaust port 10: Crucible (for copper) 11: Crucible heater (for copper)
12: First electrode (p-type ohmic electrode)
13: p-type semiconductor layer 14: n-type semiconductor layer 15: second electrode (n-type ohmic electrode)
16: p-type cladding layer 17: n-type cladding layer 18: pn junction surface (interface)
20: Chamber (vacuum vessel) 21, 22, 23: Temperature sensor

Claims (13)

n形ZnO系単結晶基板上に、成膜中に窒素および銅を同時にドープしたZnO系化合物からなる、MgZn1−aO(ただし、0<a<1)単結晶の薄膜によるp形半導体層が形成されてpn接合されていることを特徴とする半導体発光素子。 p-type by a thin film of Mg a Zn 1-a O (where 0 <a <1) single crystal composed of a ZnO-based compound doped simultaneously with nitrogen and copper during film formation on an n-type ZnO single crystal substrate A semiconductor light emitting element, wherein a semiconductor layer is formed and a pn junction is formed. 請求項1に記載の半導体発光素子において、
前記p形半導体層は、ドープされた窒素濃度が原子の個数で2×1017/cm〜1021/cmであり、ドープされた銅濃度が原子の個数で1×1017/cm〜1021/cmであることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1,
The p-type semiconductor layer has a doped nitrogen concentration of 2 × 10 17 / cm 3 to 10 21 / cm 3 in terms of the number of atoms, and a doped copper concentration of 1 × 10 17 / cm 3 in terms of the number of atoms. A semiconductor light-emitting element characterized by having a density of -10 21 / cm 3 .
請求項1又は2に記載の半導体発光素子において、
前記n形ZnO系単結晶基板が、ZnO系単結晶にドナー不純物としてAl、Fe、Ga、Inのいずれか又はそれらの組み合わせを、その濃度が原子の個数で1.0×1017/cm以上となるようにドーピングして低抵抗化したn形ZnO系単結晶基板であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1 or 2,
The n-type ZnO-based single crystal substrate is made of ZnO-based single crystal with any one of Al, Fe, Ga and In as a donor impurity or a combination thereof, and the concentration is 1.0 × 10 17 / cm 3 in terms of the number of atoms. A semiconductor light-emitting device, which is an n-type ZnO single crystal substrate doped so as to have a low resistance as described above.
請求項3に記載の半導体発光素子において、
前記n形ZnO系単結晶基板は、抵抗率が0.5Ω・cm以下であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 3.
The n-type ZnO-based single crystal substrate has a resistivity of 0.5 Ω · cm or less, a semiconductor light emitting device.
請求項1又は2に記載の半導体発光素子において、
前記n形ZnO系単結晶基板が、ZnO系単結晶に、ドナー不純物としてAl、Fe、Ga、Inのいずれか又はそれらの組み合わせを、その濃度が原子の個数で1.0×1017/cm以上となるようにドーピングして導電性を制御し、低抵抗化したn形ZnO系薄膜が形成されたn形ZnO系単結晶基板であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1 or 2,
The n-type ZnO-based single crystal substrate is a ZnO-based single crystal, and any one or combination of Al, Fe, Ga, and In as a donor impurity, and the concentration is 1.0 × 10 17 / cm in terms of the number of atoms. 3. A semiconductor light emitting device comprising: an n-type ZnO single crystal substrate on which an n-type ZnO-based thin film whose conductivity is controlled by doping to be 3 or more and whose resistance is reduced is formed.
請求項5に記載の半導体発光素子において、
前記n形ZnO系単結晶基板上に形成されたn形ZnO系薄膜は、抵抗率が0.5Ω・cm以下であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 5, wherein
The n-type ZnO-based thin film formed on the n-type ZnO-based single crystal substrate has a resistivity of 0.5 Ω · cm or less, a semiconductor light emitting device.
請求項1乃至6のいずれか一項に記載の半導体発光素子において、
前記n形ZnO系単結晶基板の前記p形半導体層が形成される面は、亜鉛原子を含む面であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A surface of the n-type ZnO-based single crystal substrate on which the p-type semiconductor layer is formed is a surface containing zinc atoms.
請求項7に記載の半導体発光素子において、
前記亜鉛原子を含む面は、c(0001)面、またはm(10−10)面、あるいはa(11−20)面であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 7,
The surface containing zinc atoms is a c (0001) plane, an m (10-10) plane, or an a (11-20) plane.
請求項8に記載の半導体発光素子において、
前記n形ZnO系単結晶基板の面方位が、前記c(0001)面、またはm(10−10)面、あるいはa(11−20)面に対して、±1度以内にあることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 8,
The n-type ZnO single crystal substrate has a plane orientation within ± 1 degree with respect to the c (0001) plane, m (10-10) plane, or a (11-20) plane. A semiconductor light emitting device.
請求項1乃至9のいずれか一項に記載の半導体発光素子において、
前記n形ZnO系単結晶基板は、MgZn1−bO(ただし、0≦b<1)単結晶基板であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The n-type ZnO-based single crystal substrate, Mg b Zn 1-b O ( provided that, 0 ≦ b <1) semiconductor light-emitting element which is a single crystal substrate.
請求項1乃至9のいずれか一項に記載の半導体発光素子において、
前記n形ZnO系単結晶基板は、ドナー不純物のドーピングによって低抵抗化したn形ZnO系薄膜MgZn1−dO(ただし、0≦d<1でありd≦b)が形成されたn形ZnO系単結晶基板であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The n-type ZnO-based single crystal substrate has an n-type ZnO-based thin film Mg d Zn 1-d O (where 0 ≦ d <1 and d ≦ b) formed with low resistance by doping with donor impurities. A semiconductor light-emitting element, which is a ZnO-based single crystal substrate.
請求項1又は2に記載の半導体発光素子において、
前記n形ZnO系単結晶基板は、MgZn1−bO(ただし、0≦b<1)単結晶基板からなるn形クラッド層上に、ドナー不純物のドーピングによって低抵抗化したn形ZnO系薄膜MgZn1−dO(ただし、0≦d<1でありd≦b)のn形半導体層が形成されており、該n形半導体層上に前記p形半導体層が形成され、前記n形半導体層との接合面でpn接合されていることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1 or 2,
The n-type ZnO-based single crystal substrate, Mg b Zn 1-b O ( provided that, 0 ≦ b <1) on the n-type cladding layer composed of a single crystal substrate, an n-type ZnO whose resistance is reduced by doping donor impurity An n-type semiconductor layer of the system thin film Mg d Zn 1-d O (where 0 ≦ d <1 and d ≦ b) is formed, and the p-type semiconductor layer is formed on the n-type semiconductor layer, A semiconductor light emitting element, wherein a pn junction is formed at a junction surface with the n-type semiconductor layer.
請求項1乃至12のいずれか一項に記載の半導体発光素子において、
前記p形半導体層上にMgZn1−cO(ただし、0<c≦1でありa<c)単結晶の薄膜によるp形クラッド層を積層していることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A semiconductor light emitting device comprising a p-type cladding layer made of a single crystal thin film of Mg c Zn 1-c O (where 0 <c ≦ 1 and a <c) on the p-type semiconductor layer. .
JP2008222567A 2008-08-29 2008-08-29 Semiconductor light emitting device Active JP5682938B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008222567A JP5682938B2 (en) 2008-08-29 2008-08-29 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222567A JP5682938B2 (en) 2008-08-29 2008-08-29 Semiconductor light emitting device

Publications (3)

Publication Number Publication Date
JP2010056464A JP2010056464A (en) 2010-03-11
JP2010056464A5 JP2010056464A5 (en) 2011-10-27
JP5682938B2 true JP5682938B2 (en) 2015-03-11

Family

ID=42072033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008222567A Active JP5682938B2 (en) 2008-08-29 2008-08-29 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5682938B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798933B2 (en) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 Signal processing circuit
JP5952120B2 (en) * 2012-07-27 2016-07-13 スタンレー電気株式会社 Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945782B2 (en) * 2005-09-06 2007-07-18 シチズン東北株式会社 Semiconductor light emitting device and manufacturing method thereof
JP5176254B2 (en) * 2008-04-17 2013-04-03 国立大学法人九州工業大学 p-type single crystal ZnO

Also Published As

Publication number Publication date
JP2010056464A (en) 2010-03-11

Similar Documents

Publication Publication Date Title
Rahman Zinc oxide light-emitting diodes: a review
JP3945782B2 (en) Semiconductor light emitting device and manufacturing method thereof
Lim et al. UV electroluminescence emission from ZnO light‐emitting diodes grown by high‐temperature radiofrequency sputtering
EP1478031A1 (en) Light-emitting device of field-effect transistor type
JP2009043920A (en) P-TYPE MgZnO-BASED THIN FILM AND SEMICONDUCTOR LIGHT-EMITTING ELEMENT
JPWO2011067893A1 (en) Substrate and manufacturing method thereof
Xiu et al. ZnO doping and defect engineering—A review
WO2004086521A1 (en) Light-emitting device and method for manufacturing light-emitting device
KR101458629B1 (en) MANUFACTURE METHOD FOR ZnO-CONTAINING COMPOUND SEMICONDUCTOR LAYER
JP5682938B2 (en) Semiconductor light emitting device
JP5019326B2 (en) Method for producing MgaZn1-aO single crystal thin film
Ünal et al. Improved performance of near UV-blue n-ZnO/p-GaN heterostructure LED with an AlN electron blocking layer
JP2007129271A (en) Semiconductor light emitting element and method of manufacturing same
JP6017243B2 (en) ZnO-based semiconductor device and method for manufacturing ZnO-based semiconductor device
Kim et al. High-temperature growth and in-situ annealing of MgZnO thin films by RF sputtering
CN102185071B (en) Non-polar ZnO-based luminescent device and manufacturing method thereof
Cheng et al. Fabrication of tunable n-Zn1-xCdxO/p-GaN heterojunction light-emitting diodes
JP5212968B2 (en) Element substrate and manufacturing method thereof
JP6092657B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP2012059874A (en) MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR LAYER AND MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT
JP5612521B2 (en) ZnO-based semiconductor film manufacturing method and ZnO-based semiconductor light emitting device manufacturing method
JP6419472B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP5727208B2 (en) Manufacturing method of ZnO-based semiconductor layer and manufacturing method of ZnO-based semiconductor light emitting device
Tam et al. ZnO nanorods by hydrothermal method for ZnO/GaN LEDs
JP5547989B2 (en) Method for manufacturing ZnO-based semiconductor element

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150108

R150 Certificate of patent or registration of utility model

Ref document number: 5682938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250