JP5680916B2 - 電界効果トランジスタ及び電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタ及び電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP5680916B2
JP5680916B2 JP2010206380A JP2010206380A JP5680916B2 JP 5680916 B2 JP5680916 B2 JP 5680916B2 JP 2010206380 A JP2010206380 A JP 2010206380A JP 2010206380 A JP2010206380 A JP 2010206380A JP 5680916 B2 JP5680916 B2 JP 5680916B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
active layer
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010206380A
Other languages
English (en)
Other versions
JP2012064687A (ja
Inventor
太田 裕道
裕道 太田
浩貴 小出
浩貴 小出
高木 利哉
利哉 高木
隆史 藤本
隆史 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, Nagoya University NUC, Tokai National Higher Education and Research System NUC filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2010206380A priority Critical patent/JP5680916B2/ja
Publication of JP2012064687A publication Critical patent/JP2012064687A/ja
Application granted granted Critical
Publication of JP5680916B2 publication Critical patent/JP5680916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスタ及び電界効果トランジスタの製造方法に関する。
2004年に野村らによって報告されたアモルファスInGaZnO薄膜を活性層とする電界効果トランジスタは、可視光領域全域で透明あり、従来のアモルファスシリコン薄膜トランジスタの約10倍の電界効果移動度を示し、さらに低温で形成させることが可能であるという特長を有する(例えば、特許文献1、非特許文献1を参照)。このため、上記電界効果トランジスタは、大型液晶ディスプレイ、3D表示可能な液晶ディスプレイ、有機ELディスプレイ、電子ペーパー等への実用化研究が進められている。
ここで、活性層であるInGaZnO薄膜を構成する元素のクラーク数(地球表面上における元素の重量パーセント)を見てみると、In(インジウム)は0.00001%、Ga(ガリウム)は0.001%、Zn(亜鉛)は0.004%であり、いずれも希少金属であることがわかる。これらの元素のうち、Inは電気伝導性を担うため必須の元素となるが、GaやZnは薄膜のアモルファス構造を安定化させる役割を担っているに過ぎないため、例えば、GaをHf(ハフニウム)やZr(ジルコニウム)に置き換えることも提案されている(非特許文献2、3を参照)。しかし、HfやZrも希少金属であることに変わりはなく、地球環境負荷の低減のためにはクラーク数の大きな金属元素が利用された新しい活性層の研究開発が急務とされている。
また、InとMg(マグネシウム)とを含むアモルファス酸化物材料から構成された活性層を有する電界効果トランジスタも提案されている(特許文献2を参照)。
国際公開WO2005/088726 特開2009−147069号公報
K.Nomura et al.,Nature 432,488(2004) Woong Hee Jeong et al.,Appl.Phys.Lett. 96,093503(2010) Jin−Seong Park et al.,Advanced Materials 21,329(2009)
Mgはクラーク数が大きい(1.93%)ので、特許文献2に記載された酸化物材料は、電界効果トランジスタの活性層の形成においてInGaZnOに代わる材料として期待が持てる。しかし、InとMgとを含むアモルファス酸化物材料を電界効果トランジスタの活性層として使用した場合、その電界効果トランジスタの電界効果移動度がInGaZnOに比べて小さくなるので、実用化のためにはさらなる改良が必要である。
本発明は、以上の状況に鑑みてなされたものであり、MgとInとを主成分とする複合酸化物を活性層とし、かつ良好な電界効果移動度を示す電界効果トランジスタを提供すること目的とする。
本発明者らは、InとMgとを主成分とする複合酸化物を活性層とした電界効果トランジスタにおいて、意外にも、活性層とゲート電極との間に設けられるゲート絶縁膜をY(酸化イットリウム)で構成することによって、その電界効果トランジスタが良好な電界効果移動度を示すこと見出し、本発明を完成するに至った。
本発明の第1の態様は、ゲート電極、ソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極が接合された活性層と、前記活性層及び前記ゲート電極の間にゲート絶縁膜と、を備え、前記活性層がMgとInとを主成分とする複合酸化物であり、前記ゲート絶縁膜がYである電界効果トランジスタである。
本発明の第2の態様は、ゲート電極、ソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極が接合された活性層と、前記活性層及び前記ゲート電極の間にゲート絶縁膜と、を備えた電界効果トランジスタの製造方法であって、前記活性層を、MgとInとを主成分とする複合酸化物を使用したパルスレーザー堆積法にて形成することを特徴とする電界効果トランジスタの製造方法である。
本発明によれば、MgとInとを主成分とする複合酸化物を活性層とし、かつ良好な電界効果移動度を示す電界効果トランジスタが提供される。
本発明の電界効果トランジスタの一実施形態を示す断面図である。 実施例1及び比較例1の電界効果トランジスタを模式的に示す平面図である。 図2のA−A’線断面図である。 形成させたITO膜、Y膜及びInMgO膜のそれぞれにおける薄膜X線回折パターンである。 実施例1の電界効果トランジスタにおける、ドレイン電流Iのゲート電圧V依存性を示すプロットである。 比較例1の電界効果トランジスタにおける、ドレイン電流Iのゲート電圧V依存性を示すプロットである。 実施例1及び比較例1のそれぞれの電界効果トランジスタにおける電界効果移動度μFEを示すプロットである。
以下、本発明の電界効果トランジスタの一実施形態について、図面を参照しながら説明する。図1は、本発明の電界効果トランジスタの一実施形態を示す断面図である。なお、図1では、理解を容易にするために、各部材の寸法の比を実際のものとは異なるように記載している。
本実施形態の電界効果トランジスタ1は、基板7の表面に、ゲート電極3、ゲート絶縁膜6、活性層2が順次形成され、さらに、ゲート絶縁膜6の表面には、活性層2の両側から挟みこむようにソース電極4及びドレイン電極5が形成されてなる。ソース電極4及びドレイン電極5は、互いに離間して設けられ、それぞれ活性層2に接合されている。
ゲート電極3、ソース電極4及びドレイン電極5は、導体で形成され、導電性を有する膜である。このような導体としては、特に限定されないが、Al(アルミニウム)、Mo(モリブデン)、Ti(チタン)、Au(金)等の金属の蒸着膜、Sn(スズ)ドープInであるITO膜、InとZnOとの複合酸化物であるIZO膜、AlドープZnOであるAZO膜、Ga(ガリウム)ドープZnOであるGZO膜、Sb(アンチモン)ドープSnO膜、F(フッ素)ドープSnO膜等が例示される。これらの導体を形成する方法としては、特に限定されず、パルスレーザー堆積法、高周波マグネトロンスパッタリング法等の物理蒸着法、MOCVD法等の化学蒸着法、ゾルゲル法、塗布法等の液相法等が例示される。
ゲート電極3、ソース電極4及びドレイン電極5の厚さは、特に限定されず、作製する電界効果トランジスタに求められる特性を考慮して、適宜決定すればよい。一例として、ゲート電極3の厚さとして5〜200nmが挙げられ、ソース電極4の厚さとして5〜200nmが挙げられ、ドレイン電極5の厚さとして5〜200nmが挙げられるが、特に限定されない。
ゲート電極3は、ゲート絶縁膜6及び活性層2を介して対向配置されたソース電極4及びドレイン電極5間の通電方向に対して垂直方向に電界を印加することができる。電界効果トランジスタ1は、ゲート電極3に電荷を印加されることにより、ソース電極4及びドレイン電極5の間が導通状態となり、電界効果トランジスタの特性であるスイッチング特性を発現する。
活性層2は、Mg(マグネシウム)とIn(インジウム)とを主成分とする複合酸化物で構成される。活性層2は、ゲート電極3及びソース電極4間に電界が印加されていない場合、すなわちゲート電極3に電荷が印加されていない場合には不導体であるが、ゲート電極3及びソース電極4間に電界が印加された場合、すなわちゲート電極3に電荷が印加された場合には導体となる。つまり、活性層2は、半導体特性を示す。ソース電極4とドレイン電極5との間を導通させるために必要なゲート電圧は、−5〜20V程度である。
活性層2に含まれるMgとInとの元素比率は、0<Mg/In<1の範囲であることが好ましい。この範囲であれば、活性層2は、良好な半導体特性を示す。なお、活性層2において、電子伝導を担っているのはInになる。このため、活性層2に含まれるInの比率が増えると、電子の移動度を大きくすることができるが、電界効果トランジスタ1のオフ電流が大きくなる。逆に、活性層2に含まれるMgの比率が増えると、電子の移動度が小さくなる。このような観点からは、活性層2に含まれるMgとInの元素比率Mg/Inは、0.4〜0.6であることがより好ましい。活性層2に含まれるMgとInの元素比率Mg/Inがこの範囲であれば、電界効果トランジスタ1における電子の移動度及びOn/Off比をともに優れたものとすることができる。さらに好ましくは、活性層2がInMgOで構成されることである。この場合、MgとInの元素比率Mg/Inは、0.5となる。
活性層2は、ゲート絶縁膜6の表面に形成される。活性層2を形成する方法としては、特に限定されないが、一例として、MgとInとを主成分とする複合酸化物を、パルスレーザー堆積法、高周波マグネトロンスパッタリング法等の物理蒸着法、MOCVD法等の化学蒸着法、ゾルゲル法、塗布法等の液相法等により、ゲート絶縁膜6の表面に膜形成することが挙げられる。活性層2は、アモルファスであることが電気特性の長期安定性の観点から好ましい。
活性層2の厚さは、特に限定されず、作製する電界効果トランジスタに求められる特性を考慮して、適宜決定すればよい。活性層2の厚さとしては、0.3〜500nmが例示されるが、特に限定されない。
ゲート絶縁膜6は、Yからなる膜であり、基板7の表面に形成される。活性層2を形成する方法としては、特に限定されないが、一例として、Yを、パルスレーザー堆積法、高周波マグネトロンスパッタリング法等の物理蒸着法、MOCVD法等の化学蒸着法、ゾルゲル法、塗布法等の液相法等により、基板7の表面に膜形成することが挙げられる。
ゲート絶縁膜6の厚さは、特に限定されず、作製する電界効果トランジスタに求められる特性を考慮して、適宜決定すればよい。ゲート絶縁膜6の厚さとしては、1〜1000nmが例示されるが、特に限定されない。
ゲート絶縁膜6は、ゲート電極3とソース電極4及びドレイン電極5との間を絶縁するために設けられる。従来、ゲート絶縁膜としては、SiO等といった一般的な不導体材料が採用されるか、又はゲート容量を意図的に大きくしたり小さくしたりするとの観点から特定の複合酸化物が採用されるに留まるものだった。しかし、本発明者らは、活性層2としてMgとInとを主成分とする複合酸化物が使用された電界効果トランジスタ1において、その特性を向上させることを目的として鋭意試作を繰り返した結果、意外にも、ゲート絶縁膜6としてYを使用すると、その他の絶縁体をゲート絶縁膜6として採用した場合に比べて、電界効果移動度等といった電界効果トランジスタ1の特性を向上できることを見出した。本発明は、このような知見に基づいて完成されたものであり、活性層2としてMgとInとを主成分とする複合酸化物が使用された電界効果トランジスタ1において、ゲート絶縁膜6としてYを使用することを特徴とする。
活性層2としてMgとInとを主成分とする複合酸化物が使用された電界効果トランジスタ1において、ゲート絶縁膜6としてYを使用したときに電界効果トランジスタ1の特性が向上する理由は、必ずしも明らかではないが、YとInMgOのInとが同じ結晶構造であることから、MgとInとを主成分とする複合酸化物である活性層2とYとの間の結晶学的な親和性が高いためと推察される。このような観点からは、例えば、ゲート電極上にSiO等のようなY以外の絶縁膜を形成しておき、この絶縁膜の表面にYの膜をごく薄く形成させたゲート絶縁膜もまた、電界効果トランジスタの特性を向上させると考えられる。このようなゲート絶縁膜もまた、ゲート絶縁膜としてYを有するものであるので、本発明に含まれる。
基板7は、その表面に電界効果トランジスタ1を形成させるために使用される。基板7を構成する材質及び厚さは特に限定されず、電界効果トランジスタ1の用途等を考慮して適宜決定すればよい。例えば、電界効果トランジスタ1を液晶ディスプレイ等の表示デバイスにおける駆動素子として形成させる場合には、基板7が透明な材料で構成されることが好ましい。
基板7としては、ガラス基板、シリコン基板、プラスティック基板、各種金属基板、セラミックス基板、紙等が例示される。基板7の厚さの一例としては、0.1〜3mmが例示されるが、特に限定されない。
次に、電界効果トランジスタ1の製造方法について、一実施態様を説明する。このような電界効果トランジスタの製造方法もまた、本発明の一部である。なお、以下の説明において、電界効果トランジスタ1についての上記説明と重複する箇所については、同一の符号を付し、その説明を省略する。
本実施態様の製造方法は、ゲート電極3、ソース電極4及びドレイン電極5と、ドレイン電極5及びソース電極4が接合された活性層2と、活性層2及びゲート電極3の間にゲート絶縁膜6と、を備えた電界効果トランジスタ1の製造方法であって、活性層2を、MgとInとを主成分とする複合酸化物を使用したパルスレーザー堆積法にて形成することを特徴とする。
既に説明したように、活性層2は、ゲート絶縁膜6の表面に形成される。パルスレーザー堆積法により活性層2を形成させるには、定法に従い、減圧としたチャンバーの内部で、MgとInとを主成分とする複合酸化物で構成されたターゲットにパルスレーザーを照射し、発生させたプルームをゲート絶縁膜6の表面に接触させればよい。このとき、プルームがゲート絶縁膜6の所望の位置(すなわち、活性層2を形成しようとする箇所)に接触するように、適当なマスクを使用することが好ましい。チャンバーの内部のベース圧力は、10−7〜10Paの範囲であることが好ましい。また、チャンバー内部には、10−4〜10Pa程度の酸素ガスを導入することが好ましい。
パルスレーザー堆積法で使用するレーザー光としては、一例としてKrFエキシマレーザーが挙げられる。発生させたレーザー光は、レンズにより集光され、チャンバー内に導入される。上記のように減圧されたチャンバーの内部で、MgとInとを主成分とする複合酸化物で構成されたターゲットは、レーザー光の焦点付近に45°に傾けて設置され、活性層2が形成されるゲート絶縁膜6は、発生するプルームに対して垂直に、かつターゲットに対して平行になるように固定される。MgとInとを主成分とする複合酸化物で構成されたターゲットにパルスレーザーが照射されると、ターゲットの表面からこの複合酸化物が気化してプルームとなり、このプルームがゲート絶縁膜6の表面に接触することにより、ゲート絶縁膜6の表面にMgとInとを主成分とする複合酸化物からなる活性層2が堆積する。このとき、複合酸化物は、パルスレーザーの照射により高温のプルームとなった直後に、ゲート絶縁膜6の表面で急冷される。このため、複合酸化物は、結晶化することができず、アモルファス状態でゲート絶縁膜6の表面に堆積して活性層2となる。なお、パルスレーザー堆積法で使用するレーザー光としては、上記のKrFエキシマレーザーの他にも、Nd:YAGの第4高調波のレーザーやArFエキシマレーザー等も例示することができる。
パルスレーザーを発生させる条件は、特に限定されないが、KrFエキシマレーザーを使用する場合、波長248nm、パルス幅20ns、繰り返し周波数10Hzとすることが例示される。
本実施態様の製造方法では、複合酸化物の膜である活性層2を形成させる際に上記のようなパルスレーザー堆積法を使用する。複合酸化物の膜を形成させる方法として、パルスレーザー堆積法の他にもスパッタリング法が知られている。しかしながら、スパッタリング法では、膜を堆積させる際に導入されたArガスが、形成される薄膜(活性層2)中にArの状態で打ち込まれる。そしてこのArは、電子伝導に無関係であるので、活性層2の電子移動度が低下するという問題を生じさせる。また、スパッタリング法では、複合酸化物に含まれるMgとInとの間でスパッタイールドが異なれば、形成される薄膜に含まれるMgとInの組成が変化してしまい、所望とする組成で活性層2を形成させることができないという問題も生じる。
パルスレーザー堆積法により活性層2を形成させる本実施態様によれば、上記のような問題が生じないので、Ar等の不純物が活性層2中に導入されることが防止され、ターゲットとした複合酸化物の組成のままで活性層2を形成させることができる。これにより、本実施態様では、電子移動度の大きな電界効果トランジスタ1を形成させることができる。
本実施態様の製造方法では、ゲート絶縁膜6がYで構成されることが好ましい。また、活性層2を形成させるために使用される複合酸化物におけるMgとInとの元素比率は、0<Mg/In<1であることが好ましい。それらの理由については既に説明した通りであるので、ここでの説明を省略する。
以下、実施例を示して本発明をさらに具体的に説明するが、本発明は、以下の実施例に何ら限定されるものではない。
[電界効果トランジスタの作製]
下記の手順にて、実施例1及び比較例1の電界効果トランジスタを作製した。作製した実施例1及び比較例1の電界効果トランジスタの模式図を図2及び3に示す。図2は、実施例1及び比較例1の電界効果トランジスタを模式的に示す平面図である。図3は、図2のA−A’線断面図である。
図3に示すように、無アルカリガラス基板(コーニング社製、商品名:EAGLE2000、サイズ10mm×10mm×0.5mm厚、表面粗さRrms=0.2mm)上に、ゲート電極としてITO膜(In:SnO=9:1(質量比)、膜厚100nm)、ゲート絶縁膜としてY膜(膜厚300nm)、活性層としてInMgO膜(膜厚40nm)、ソース電極及びドレイン電極としてITO膜(In:SnO=9:1(質量比)、膜厚100nm)を、金属マスク(株式会社ピーワン製)を介して、KrFパルスレーザー堆積法により順次堆積させた。パルスレーザー堆積の際のチャンバー内ベース圧力は、3Paとした。各膜を堆積させた際の条件は表1に示す通りとし、活性層(InMgO膜)、ソース電極(ITO膜)及びドレイン電極(ITO膜)の寸法は図2に示す通りとした。なお、表1においてITOと表示した作製条件は、ITO膜からなるゲート電極、ソース電極及びドレイン電極の各電極共通の作製条件である。次いで、各膜を堆積させた際のダメージ(主として酸素欠陥)を除去するため、作製した電界効果トランジスタを大気中で400℃に加熱してその温度で5分間保持した後、室温まで冷却した。作製した電界効果トランジスタのチャネル長L(ソース電極とドレイン電極との離間幅)及びチャネル幅W(ソース−ドレイン電流の生じる部分のうち、チャネル長Lと平面内で直行する幅の大きさ)はともに400nmとした。得られた電界効果トランジスタを実施例1の電界効果トランジスタとした。
なお、ICP発光分析の結果、形成された活性層におけるInとMgのモル比率は、パルスレーザー堆積法でターゲットとして使用したInMgOと同じ2:1であることがわかった。また、ITO膜、Y膜及びInMgO膜の各膜を作製した後に、それぞれ薄膜X線回折分析(株式会社リガク製、ATX−G型測定器、入射角0.5°固定、2θスキャン)を行ったところ、図4に示すように、回折角2θ=22°付近のガラスのハローに加え、それぞれの結晶相における結晶構造因子が最大となる回折ピーク位置(図4中の矢印で示す位置)にブロードな回折線が観察された。このことから、各膜はアモルファス又は微結晶の集合体として形成されていることがわかった。
ゲート絶縁膜として、Y膜の代わりに、SiO膜(膜厚300nm、熱酸化膜、株式会社フジミファインテクノロジー製)を用いたこと以外は上記実施例1と同様の手順にて、比較例1の電界効果トランジスタを作製した。
Figure 0005680916
[電界効果トランジスタの特性測定]
上記手順にて作製した実施例1及び比較例1の電界効果トランジスタのそれぞれについて、特性を測定した。測定には、半導体デバイスアナライザ(アジレント・テクノロジー株式会社製、B1500A型測定器)を用い、大気中(シールドボックス内)、室温にて、ドレイン電流Iのゲート電圧V依存性を計測した。その結果を、実施例1の電界効果トランジスタについては図5に、比較例1の電界効果トランジスタについては図6に、それぞれ示す。
図5を参照すると、実施例1の電界効果トランジスタでは、pA(ピコアンペア)オーダーのオフ電流と数10μAのオン電流が観察され、ON/OFF比が10以上であることがわかる。なお、このとき、(ドレイン電流)0.5−ゲート電圧のプロットから求めた閾値ゲート電圧は約−0.8Vであった。また、サブスレッショルドスイングファクター値(S.S.)は、約190mVであり、ヒステリシスも殆ど観察されなかったことから、実施例1の電界効果トランジスタにおける活性層/ゲート絶縁膜界面近傍における界面準位濃度が極めて低いことがわかった。
これに対して、図6を参照すると、比較例1の電界効果トランジスタでは、ON/OFF比は実施例1の電界効果トランジスタと同様であったものの、サブスレッショルドスイングファクター値(S.S.)が約1000mVであり、実施例1の電界効果トランジスタよりもTFT性能が劣ることがわかった。SiOからなるゲート絶縁膜のゲート容量がYからなるゲート絶縁膜の約1/5しかなく、単位ゲート電圧あたりの蓄積キャリア濃度がYからなるゲート絶縁膜を用いた場合に比べ小さいことがひとつの原因と考えられる。
次に、実施例1及び比較例1の電界効果トランジスタのそれぞれについて、トランジスタ性能の指標の一つである電界効果移動度μFEを以下の式により算出した。その結果を図7に示す。図7において、横軸の数値は、実効ゲート電圧であり、V−Vgth(ここで、Vgthは閾値ゲート電圧で、I 0.5−VプロットのV切片)で求めた値である。

μFE=gW/(LCox

上記式において、gはトランスコンダクタンス(=dI/dV)、Coxはゲート絶縁膜の容量(実施例1:59nF/cm、比較例1:11.5nF/cm)、Vはドレイン電流、Wはチャネル幅、Lはチャネル長である。
図7に示すように、電界効果移動度μFEは、実効ゲート電圧16Vで比較すると、実施例1の電界効果トランジスタでは約9cm/Vsであり、既報のInGaZnO電界効果トランジスタと同等の値だったのに対して、比較例1の電界効果トランジスタでは約4cm/Vsであり、実施例1よりも小さな値となった。また、比較例1の電界効果トランジスタでは、電界効果移動度μFEの飽和値が6.4cm/Vsだったのに対して、実施例1の電界効果トランジスタでは、電界効果移動度μFEの飽和値が13cm/Vs程度の大きな値が見積もられた。このことから、実施例1の電界効果トランジスタは、比較例1の電界効果トランジスタに比べて、良好な特性を有することが理解される。
1 電界効果トランジスタ
2 活性層
3 ゲート電極
4 ソース電極
5 ドレイン電極
6 ゲート絶縁膜
7 基板

Claims (6)

  1. ゲート電極、ソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極が接合された活性層と、前記活性層及び前記ゲート電極の間にゲート絶縁膜と、を備え、
    前記活性層が、MgとInのみを主成分とする複合酸化物であり、前記ゲート絶縁膜がYである電界効果トランジスタ。
  2. 前記活性層におけるMgとInとの元素比率が0.4≦Mg/In≦0.6であることを特徴とする請求項1記載の電界効果トランジスタ。
  3. 前記活性層における複合酸化物がIn MgO であることを特徴とする請求項1または2に記載の電界効果トランジスタ。
  4. ゲート電極、ソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極が接合された活性層と、前記活性層及び前記ゲート電極の間に からなるゲート絶縁膜と、を備えた電界効果トランジスタの製造方法であって、
    前記活性層を、MgとInのみを主成分とする複合酸化物を使用したパルスレーザー堆積法にて形成することを特徴とする電界効果トランジスタの製造方法。
  5. 前記複合酸化物におけるMgとInとの元素比率が0.4≦Mg/In≦0.6である請求項4に記載の電界効果トランジスタの製造方法。
  6. 前記複合酸化物がIn MgO である請求項4または5に記載の電界効果トランジスタの製造方法。
JP2010206380A 2010-09-15 2010-09-15 電界効果トランジスタ及び電界効果トランジスタの製造方法 Active JP5680916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010206380A JP5680916B2 (ja) 2010-09-15 2010-09-15 電界効果トランジスタ及び電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206380A JP5680916B2 (ja) 2010-09-15 2010-09-15 電界効果トランジスタ及び電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2012064687A JP2012064687A (ja) 2012-03-29
JP5680916B2 true JP5680916B2 (ja) 2015-03-04

Family

ID=46060115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206380A Active JP5680916B2 (ja) 2010-09-15 2010-09-15 電界効果トランジスタ及び電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5680916B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置

Also Published As

Publication number Publication date
JP2012064687A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
KR101312774B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP5376750B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
TWI430451B (zh) A laminated structure having an oxide semiconductor thin film layer, a method for producing a laminated structure, a thin film transistor, and a display device
JP5640478B2 (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
US20130221348A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
TW201639174A (zh) 氧化物半導體膜及半導體裝置
JP2013016866A (ja) 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
Huang et al. Interface scattering dominated carrier transport in hysteresis-free amorphous InGaZnO thin film transistors with high-k HfAlO gate dielectrics by atom layer deposition
Abdullah et al. Bias stability of solution-processed In2O3 thin film transistors
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
JP5680916B2 (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
Li et al. Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
Jung et al. P‐23: Enhancement in the Mobility and the Stability of Solution‐Processed Zinc‐Tin Oxide Thin‐Film Transistors Using Alkali Metal Superoxide
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
JP2014082424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150108

R150 Certificate of patent or registration of utility model

Ref document number: 5680916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250