JP5678161B2 - 高速フーリエ変換のためのタスク・リストを備えた再使用エンジンおよびそれを用いる方法 - Google Patents

Description

関連出願

本特許出願は、２００８年３月２８日に出願され“Ｒｅｕｓｅ Ｅｎｇｉｎｅ Ｗｉｔｈ Ｔａｓｋ Ｌｉｓｔ Ｆｏｒ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ａｎｄ Ｍｅｔｈｏｄ Ｏｆ Ｕｓｉｎｇ Ｔｈｅ Ｓａｍｅ”と題され、本明細書において参照によって組み込まれている、発明者Ａｒｕｎａｖａ Ｃｈａｕｄｈｕｒｉ、Ｈｅｍａｎｔｈ Ｓａｍｐａｔｈ、Ｉｗｅｎ Ｙａｏ、Ｊｅｒｅｍｙ Ｌｉｎ、およびＲａｇｈｕ Ｃｈａｌｌａによる米国仮出願６１／０４０，３３１号の優先権および利益を主張する。

本開示は、一般に、無線通信システムに関する。さらに詳しくは、本開示は、フーリエ変換を実行するための処理エンジンに関する。これは、無線通信システムにおいて利用されうる。

無線通信システムは、例えば、音声、データ等のようなさまざまなタイプのコンテンツを提供するために広く開発されてきた。これらのシステムは、（例えば、帯域幅、送信電力等のような）利用可能なシステム・リソースを共有することにより、複数のユーザとの通信をサポートすることができる多元接続システムでありうる。そのような多元接続システムの例は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、３ＧＰＰ ＬＴＥシステム、および直交周波数分割多元接続（ＯＦＤＭＡ）システム等を含む。

通常、無線多元接続通信システムは、複数の無線端末のための通信を同時にサポートすることができる。端末はおのおのの、順方向リンクおよび逆方向リンクによる送信を介して１または複数の基地局と通信することができる。順方向リンク（すなわちダウンリンク）は、基地局から端末への通信リンクを称し、逆方向リンク（すなわちアップリンク）は、端末から基地局への通信リンクを称する。この通信リンクは、単一入力単一出力システム、複数入力単一出力システム、あるいは複数入力複数出力（ＭＩＭＯ）システム等によって確立されうる。

ＭＩＭＯシステムは、データ送信に関し、複数（Ｎ_Ｔ個）の送信アンテナと、複数（Ｎ_Ｒ個）の受信アンテナとを使用する。Ｎ_Ｔ個の送信アンテナおよびＮ_Ｒ個の受信アンテナによって形成されるＭＩＭＯチャネルは、空間チャネルとも称されるＮ_Ｓ個の独立チャネルへ分割される。ここでＮ_Ｓ≦ｍｉｎ｛Ｎ_Ｔ、Ｎ_Ｒ｝である。Ｎ_Ｓ個の独立チャネルのおのおのは、ディメンションに相当する。複数の送信アンテナおよび受信アンテナによって生成される追加のディメンションが利用される場合、ＭＩＭＯシステムは、（例えば、より高いスループット、および／または、より高い信頼性のような）向上されたパフォーマンスを与える。

ＭＩＭＯシステムは、時分割デュプレクス（ＴＤＤ）システム、および周波数分割デュプレクス（ＦＤＤ）システムをサポートする。ＴＤＤシステムでは、相互原理によって、逆方向リンク・チャネルから順方向リンク・チャネルを推定できるように、順方向リンク送信および逆方向リンク送信が、同じ周波数領域にある。これによって、アクセス・ポイントにおいて複数のアンテナが利用可能である場合、アクセス・ポイントは、順方向リンクで送信ビームフォーミング・ゲインを抽出できるようになる。

図１は、１つの実施形態にしたがう多元接続無線通信システムを示す。 図２は、通信システムのブロック図を示す。 図３は、１つの実施形態にしたがって送信されたデータのサンプル・ウィンドウを示す。 図４は、１つの実施形態にしたがう受信機のブロック図を示す。 図５は、１つの実施形態にしたがうデータ・プロセッサのブロック図を示す。 図６は、１つの実施形態にしたがうＦＦＴエンジンの態様を示す。 図７は、１つの実施形態にしたがうＦＦＴエンジンのさらなる態様を示す。 図８は、１つの実施形態にしたがってアレイに分割された受信デジタル信号を示す。 図９は、１つの実施形態にしたがってビーコンを含む受信デジタル信号を示す。 図１０は、本開示にしたがって受信信号を処理する方法を示す。 図１０Ａは、図１０の方法に対応するミーンズ・プラス・ファンクション・ブロックを示す。

フーリエ変換を実行するための改良された処理エンジンが示される。処理エンジンは、シーケンシャルな命令ソフトウェア・コマンドを処理するように構成された命令プロセッサを含んでいる。処理エンジンはまた、命令プロセッサに接続されたフーリエ変換エンジンを含んでいる。フーリエ変換エンジンは、連続するデータのストリームについてフーリエ変換を実行するように構成される。フーリエ変換エンジンは、命令プロセッサから、ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取るように構成されている。

設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、および、おのおののＦＦＴバタフライ・ステージにおけるスケーリング情報、のうちの少なくとも１つを含む。演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング、実行されるべきおのおののＦＦＴ演算の開始時刻、および、即時開始のためのビット、からなるグループから選択される少なくとも１つの変数を含む。

演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、即時開始を実行するための命令群、のうちの少なくとも１つを含む。

上記アーキテクチャにしたがって、任意の数の命令、変数、および／または、演算デー 処理エンジンはまた、ビーコンおよびそれらのサブ・チャネルを識別するビーコン・ソータを含むことができる。処理エンジンはまた、フィルタの振幅歪みおよびフェーズ歪みを補償するフィルタ補正ブロックを含む。処理エンジンはまた、時間オフセット補正を実行するフェーズ・ランプを含む。

演算データは、フーリエ変換エンジンがフーリエ変換を実行する演算を完了した場合に、フーリエ変換エンジンが命令プロセッサに割り込むべきか否かを示す設定情報を含むことができる。

無線通信システムにおいて動作可能な装置も開示される。この装置は、シーケンシャルな命令ソフトウェア・コマンドを処理する手段を含む。この装置はまた、連続的なデータのストリームについてフーリエ変換を実行する手段を含む。フーリエ変換を実行するこの手段は、シーケンシャルな命令ソフトウェア・コマンドを処理する手段から、ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取るように構成されている。

無線通信システムにおいて使用される方法も開示される。この方法は、ソフトウェア・タスクのセットを介して設定情報および演算データを受け取ることを含む。この方法はまた、シーケンシャルな命令ソフトウェア・コマンドを処理することを含む。この方法はまた、連続的なデータのストリームについてフーリエ変換を実行することを含む。

機械によって実行された場合、機械に対して、ある演算を実行させる命令群を備えた機械読取可能媒体もまた開示される。機械によって実行される演算は、ソフトウェア・タスクのセットを介して設定情報および演算データを受け取ることを含む。機械によって実行される演算はまた、シーケンシャルな命令ソフトウェア・コマンドを処理することを含む。機械によって実行される演算はまた、連続的なデータのストリームについてフーリエ変換を実行することを含む。

無線通信システムにおいて動作可能な装置も示される。この装置は、ソフトウェア・タスクのセットを介して設定情報および演算データを受け取るように構成されたプロセッサを含む。このプロセッサはまた、シーケンシャルな命令ソフトウェア・コマンドを処理するように構成される。このプロセッサはまた、連続的なデータのストリームについてフーリエ変換を実行するように構成される。この装置はまた、プロセッサに接続され、データを格納するメモリを含む。

本明細書に記載された技術は、例えば符号分割多元接続（ＣＤＭＡ）ネットワーク、時分割多元接続（ＴＤＭＡ）ネットワーク、周波数分割多元接続（ＦＤＭＡ）ネットワーク、直交周波数分割多元接続（ＯＦＤＭＡ）ネットワーク、シングル・キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）ネットワーク等のような様々な無線通信ネットワークのために使用される。「システム」、「ネットワーク」という用語は、しばしば置換可能に使用される。ＣＤＭＡネットワークは、例えば、ユニバーサル地上ラジオ・アクセス（ＵＴＲＡ）、ｃｄｍａ２０００等のようなラジオ技術を実施することができる。ＵＴＲＡは、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）およびロー・チップ・レート（ＬＣＲ）を含んでいる。ｃｄｍａ２０００はＩＳ−２０００規格、ＩＳ−９５規格、およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、例えばグローバル移動体通信システム（ＧＳＭ（登録商標））のようなラジオ技術を実現することができる。ＯＦＤＭＡネットワークは、例えばイボルブドＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ ８０２．１１、ＩＥＥＥ ８０２．１６、ＩＥＥＥ ８０２．２０、フラッシュＯＦＤＭ（登録商標）等のようなラジオ技術を実施することができる。ＵＴＲＡ、Ｅ−ＵＴＲＡ、およびＧＳＭは、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）の一部である。ロング・ターム・イボリューション（ＬＴＥ）は、Ｅ−ＵＴＲＡを使用するＵＭＴＳの最新のリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳ、およびＬＴＥは、「第３世代パートナシップ計画」（３ＧＰＰ）と命名された組織からの文書に記載されている。ｃｄｍａ２０００は、「第３世代パートナシップ計画２」（３ＧＰＰ２）と命名された組織からの文書に記載されている。これらさまざまなラジオ技術および規格は、当該技術分野において知られている。明確にするために、これら技術のある態様は、以下において、ＬＴＥについて記載されており、ＬＴＥ用語が以下の説明の多くで使用される。

シングル・キャリア変調および周波数領域等値化を利用するシングル・キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）は、多元接続技術である。ＳＣ−ＦＤＭＡは、ＯＦＤＭＡシステムと同様の性能および実質的に同じ全体的な複雑さを有する。ＳＣ−ＦＤＭＡ信号は、その固有のシングル・キャリア構造のため、より低いピーク対平均電力比（ＰＡＰＲ）を有する。ＳＣ−ＦＤＭＡは、送信電力効率の観点において、低いＰＡＰＲがモバイル端末に大いに有益となるアップリンク通信において特に、大きな注目を集めた。それは、現在、３ＧＰＰロング・ターム・イボリューション（ＬＴＥ）またはイボルブドＵＴＲＡにおけるアップリンク多元接続スキームのための作業前提である。

図１を参照して、１つの実施形態にしたがった多元接続無線通信システムが例示される。アクセス・ポイント１００（ＡＰ）は、複数のアンテナ・グループを含んでおり、１つのグループは、アンテナ１０４およびアンテナ１０６を含み、別のグループは、アンテナ１０８およびアンテナ１１０を含み、さらに別のグループは、アンテナ１１２およびアンテナ１１４を含む。図１では、２本のアンテナだけが各アンテナ・グループのために示されている。しかしながら、それより多い、または、それより少ないアンテナが、各アンテナ・グループのために利用されうる。アクセス端末１１６（ＡＴ）はアンテナ１１２およびアンテナ１１４と通信しており、アンテナ１１２、１１４は、順方向リンク１２０でアクセス端末１１６へ情報を送信し、逆方向リンク１１８でアクセス端末１１６から情報を受信する。アクセス端末１２２は、アンテナ１０６、１０８と通信しており、アンテナ１０６、１０８は、順方向リンク１２６でアクセス端末１２２へ情報を送信し、逆方向リンク１２４でアクセス端末１２２から情報を受信する。ＦＤＤシステムでは、通信リンク１１８、１２０、１２４、１２６は、通信のために、異なる周波数を使用しうる。例えば、順方向リンク１２０は、逆方向リンク１１８によって使用されるものとは異なる周波数を使用しうる。

通信するように設計された領域および／またはアンテナのおのおののグループは、しばしば、アクセス・ポイントのセクタと称される。アンテナ・グループは、アクセス・ポイント１００によってカバーされる領域のセクタ内のアクセス端末へ通信するように設計される。

順方向リンク１２０、１２６による通信では、アクセス・ポイント１００の送信アンテナは、別のアクセス端末１１６、１２４の順方向リンクの信号対雑音比を改善するために、ビームフォーミングを利用する。さらに、有効範囲領域にわたってランダムに散在するアクセス端末へ送信するためにビームフォーミングを用いるアクセス・ポイントは、全てのアクセス端末へ単一のアンテナによって送信するアクセス・ポイントよりも、近隣のセル内のアクセス端末に対して少ない干渉しかもたらさない。

アクセス・ポイントは、端末と通信するために使用された固定局であり、基地局、ノードＢ、あるいはその他のいくつかの用語で称されうる。アクセス端末はまた、移動局、モバイル端末、ユーザ機器（ＵＥ）、無線通信デバイス、端末、あるいはその他のいくつかの用語で称されうる。

図２は、ＭＩＭＯシステム２００における送信機システム２１０（アクセス・ポイントとしても知られている）および受信機システム２５０（アクセス端末としても知られている）の実施形態のブロック図である。送信機システム２１０では、多くのデータ・ストリーム用のトラフィック・データが、データ・ソース２１２から送信（ＴＸ）データ・プロセッサ２１４に提供される。

実施形態では、おのおののデータ・ストリームが、それぞれの送信アンテナを介して送信される。ＴＸデータ・プロセッサ２１４は、おのおののデータ・ストリームのトラフィック・データ・ストリームをフォーマットし、このデータ・ストリームのために選択された特定の符合化スキームに基づいて符号化し、インタリーブして、符合化されたデータを提供する。

おのおののデータ・ストリームの符合化されたデータは、ＯＦＤＭ技術を用いてパイロット・データと多重化されうる。パイロット・データは一般に、既知の方法で処理される既知のデータ・パターンであり、チャネル応答を推定するために受信機システムにおいて使用されうる。おのおののデータ・ストリームについて多重化されたパイロットおよび符合化されたデータは、データ・ストリームのために選択された特定の変調スキーム（例えば、ＢＰＳＫ、ＱＰＳＫ、Ｍ−ＰＳＫ、あるいはＭ−ＱＡＭ等）に基づいて変調（例えば、シンボル・マップ）され、変調シンボルが提供される。おのおののデータ・ストリームのデータ・レート、符号化、および変調は、プロセッサ２３０によって実行される命令群によって決定されうる。

すべてのデータ・ストリームの変調シンボルは、（例えば、ＯＦＤＭのために）変調シンボルをさらに処理するＴＸ ＭＩＭＯプロセッサ２２０に提供される。ＴＸ ＭＩＭＯプロセッサ２２０はその後、Ｎ_Ｔ個の変調シンボル・ストリームを、Ｎ_Ｔ個の送信機（ＴＭＴＲ）２２２ａ乃至２２２ｔへ提供する。ある実施形態では、ＴＸ ＭＩＭＯプロセッサ２２０は、データ・ストリームのシンボル、および、そのシンボルが送信されるアンテナへ、ビームフォーミング重みを適用する。

おのおのの送信機２２２は、１または複数のアナログ信号を提供するために、それぞれのシンボル・ストリームを受信して処理し、さらには、ＭＩＭＯチャネルを介した送信に適切な変調信号を提供するために、このアナログ信号を調整（例えば、増幅、フィルタ、およびアップコンバート）する。送信機２２２ａ乃至２２２ｔからのＮ_Ｔ個の変調信号は、Ｎ_Ｔ個のアンテナ２２４ａ乃至２２４ｔそれぞれから送信される。

受信機システム２５０では、送信された変調信号がＮ_Ｒ個のアンテナ２５２ａ乃至２５２ｒによって受信され、おのおののアンテナ２５２からの受信信号が、それぞれの受信機（ＲＣＶＲ）２５４ａ乃至２５４ｒへ提供される。おのおのの受信機２５４は、それぞれの受信信号を調整（例えば、フィルタ、増幅、およびダウンコンバート）し、この調整された信号をデジタル化してサンプルを提供し、さらにこのサンプルを処理して、対応する「受信された」シンボル・ストリームを提供する。

ＲＸデータ・プロセッサ２６０は、Ｎ_Ｒ個の受信機２５４からＮ_Ｒ個のシンボル・ストリームを受信し、受信されたこれらシンボル・ストリームを、特定の受信機処理技術に基づいて処理して、Ｎ_Ｔ個の「検出された」シンボル・ストリームを提供する。ＲＸデータ・プロセッサ２６０は、その後、検出されたおのおののシンボル・ストリームを復調し、デインタリーブし、復号して、そのデータ・ストリームのためのトラフィック・データを復元する。ＲＸデータ・プロセッサ２６０による処理は、送信機システム２１０におけるＴＸ ＭＩＭＯプロセッサ２２０およびＴＸデータ・プロセッサ２１４によって実行されるものと相補的である。

プロセッサ２７０は、上述したように、利用可能などの技術を利用するのかを定期的に決定する。さらに、プロセッサ２７０は、行列インデクス部およびランク値部を備えた逆方向リンク・メッセージを規定することができる。

逆方向リンク・メッセージは、通信リンクおよび／または受信されたデータ・ストリームに関するさまざまなタイプの情報を備えうる。逆方向リンク・メッセージは、多くのデータ・ストリームのトラフィック・データをデータ・ソース２３６から受け取るＴＸデータ・プロセッサ２３８によって処理され、変調器２８０によって変調され、送信機２５４ａ乃至２５４ｒによって調整され、基地局２１０へ送り戻される。

送信機システム２１０では、受信機システム２５０からの変調信号が、アンテナ２２４によって受信され、受信機２２２によって調整され、復調器２４０によって復調され、ＲＸデータ・プロセッサ２４２によって処理されて、受信機システム２５０によって送信された逆方向リンク・メッセージを抽出する。プロセッサ２３０は、ビームフォーミングを決定するためにどの事前符号化行列を使用するかを決定し、その後、抽出されたメッセージを処理する。

図３は、本開示にしたがって送信されたデータのサンプル・ウィンドウ３００を示す。時間ｔ＝０において、ウィンドウ３００のサンプリングが開始される。ウィンドウ３００は、前半ランプ３１０、実際のデータ３２０、および後半ランプ３３０を含む３つの異なる部分を含むことに注目されたい。送信は、時間ｔ＝ｔ_ＥＮＤにおいて終了する。これは、本開示にしたがったデータ送信の単なる一例であり、他の送信方法も使用されうる。ここで開示されているペイロード・データは、複数のサブ・キャリアを有するＯＦＤＭブロックであるが、これは、送信のために実際には必要とはされず、本開示にしたがって他の方法も使用されうる。

続いて図４では、図２の受信機２５４の詳細が示される。図２で示されるように、受信機２５４ａは、アンテナ２５２ａから信号を受け取る。一方、受信機２５４ｒはアンテナ２５２ｒから信号を受け取る。以下の記述は、受信機２５４ａと受信機２５４ｒとの両方に適応しうる。

受信機２５４のアーキテクチャのいくつかの詳細は示されていないが、任意の周知のアーキテクチャ、あるいは、使用されうる後に開発されるアーキテクチャもまた同様に、当業者に周知になるであろうことが認識されるべきである。例えば、さまざまな実施形態では、さまざまな構成要素４１０−４４０は、一連の個別のバスによってともに接続された個別の電子構成要素の形式をとることができる。またさらに、他の実施形態では、さまざまな構成要素４１０−４４０のうちの１または複数が、プロセッサの形態、あるいは、１または複数のネットワークを介して接続された個別のサーバの形態をとりうる。さらに、構成要素４１０−４４０のおのおのは、有利なことに、協調方式で適用される複数のコンピュータ・デバイスを用いて実現されうることが認識されるべきである。上記リストした構成要素４１０−４４０のうちのいくつかは、コントローラによって実行または動作されるためにメモリに存在するソフトウェア／ファームウェアおよびルーチンの形態をとるか、あるいは、別のコントローラによって動作される別のサーバ／構成要素における別のメモリに存在するソフトウェア／ファームウェア・ルーチンまたは構造の形態をもとりうることが認識されるべきである。

動作中、アンテナ０および／またはアンテナ１（および／または、その他任意のアンテナ）によって信号が受信されると、アナログ・フロント・エンド４１０は、受信信号を受け取り、この信号を、例えばアナログ・フロント・エンド４１０におけるフィルタ４１２を用いて調整し、調整された信号をミキサ４２０に提供する。

他の動作では、ミキサ４２０は、調整された信号を、受信した周波数スペクトルから、下部ベースバンド・スペクトルへダウンコンバートしうる。その後、ベースバンド信号は、サンプラ４３０へ提供される。サンプラ４３０は、アナログ・ベースバンド信号を、デジタル・データへ変換する。サンプリング前、あるいは、サンプリング後、ベースバンド信号をフィルタするために、フィルタ４３２を使用することができる。フィルタ４３２は、デジタルまたはアナログでありうる。

理想的なフィルタは、フェーズ遅延をもたらすことなく、受信周波数のすべてにわたってフラットな振る舞いを有し、最大周波数または最小周波数において、完全なカットオフを示すだろう。しかしながら、既知のフィルタは、多くの方式で、理想的なフィルタから逸脱するものと理解される。したがって、さまざまな実施形態では、フィルタ４１２およびフィルタ４３２は、受信信号に歪みをもたらしうる。例えば、フィルタ４１２およびフィルタ４３２のうちの１つまたは両方は、受信信号に対して、周波数依存の振幅歪みおよびフェーズ歪みをもたらす。これは、ＯＦＤＭ信号、あるいは、大きな周波数帯域幅を有するその他の信号に対して有害になり得る。いくつかの実施形態では、フィルタ４１２およびフィルタ４３２は、通過帯域リップルの形式で、振幅歪みまたはフェーズ歪みをもたらす。これら歪みの特性、および、それらに対する補正が、図５を参照して以下に説明されるだろう。

タイミング回復デバイス４４０は、タイミング情報を生成するために、アナログ・フロント・エンド４１０、ミキサ４２０、およびサンプラ４３０と独立して、あるいは協調して、既知のアルゴリズムを、受信データに適用することができる。タイミング回復デバイス４４０は、アルゴリズムで使用するために、アナログ・フロント・エンド４１０あるいはミキサからアナログ・データを受け取ることも、サンプラ４３０からデジタル・データを受け取ることも、あるいは、その両方を受け取ることもできる。しかしながら、タイミング回復は、必ずしも常に完全であるとは期待されておらず、不注意な時間オフセット（τ_ｄとして表される）が存在しうる。これは、図５を参照して以下に説明するように、タイミング回復デバイス４４０が最終的に認識し、レポートすることができる。

引き続き図５に示すように、図２のデータ・プロセッサの詳細が示されている。図２に示すように、データ・プロセッサ２６０は、受信機２５４ａ乃至２５４ｒからタイミング情報とサンプル・データとの両方を取得しうる。

データ・プロセッサ２６０のアーキテクチャのいくつかの詳細は示されてないが、既知のアーキテクチャ、あるいは、後に開発されるアーキテクチャもまた使用できることも、当業者に対して周知であることが認識されるべきである。例えば、さまざまな実施形態では、さまざまな構成要素５１０−５７４は、一連の個別のバスによってともに接続された個別の電子構成要素の形態をとりうる。またさらに、他の実施形態では、さまざまな構成要素５１０−５７４のうちの１または複数は、プロセッサ、または、１または複数のネットワークによってともに接続された個別のサーバの形態をとりうる。さらに、構成要素５１０−５７４のおのおのは、有利なことに、協調方式で適用される複数のコンピュータ・デバイスを用いて実現されうることが認識されるべきである。上記リストされた構成要素５１０−５７４のうちのいくつかは、コントローラによって実行または動作されるべき、メモリに存在するソフトウェア／ファームウェア構造およびルーチンの形態をとるか、あるいは、別のコントローラによって動作される個別のサーバ／コンピュータ内の別のメモリに存在するソフトウェア／ファームウェア・ルーチンまたは構造の形態さえもとりうることもまた認識されるべきである。

図５に示すように、典型的なデータ・プロセッサ２６０は、（一般には、ソフトウェアまたはファームウェアであるが、ハードウェアでも良い）タイミング調節決定ブロック５１０を含む。この典型的なデータ・プロセッサ２６０はまた、シーケンシャルな命令マシンである命令プロセッサ・ブロック５２０を含んでいる。命令プロセッサ・ブロック５２０は、シーケンシャルな命令ソフトウェア（および／またはファームウェア）コマンドを処理するように構成されている。命令プロセッサ・ブロック５２０は、デジタル信号プロセッサ（ＤＳＰ）でありうる。

この典型的なデータ・プロセッサ２６０はまた、入力データ・サンプル・バッファ５３０、高速フーリエ変換（ＦＦＴ）制御デバイス５４０および（一般にはハードウェアである）対応するＦＦＴエンジン５５０、フィルタ補正ブロック５６０、フェーズ・ランプ５６２、ビーコン・ソータ５６４、および出力バッファ５７０を含んでいる。命令プロセッサ・ブロック５２０はさらに、リアルタイム・カウンタ（ＲＴＣ）５２２、ＦＦＴアドレス生成器５２４、およびＦＦＴエンジン・タスク・リスト５２６を含んでいる。

動作中、タイミング調節決定ブロック５１０によってタイミング情報が受け取られる。タイミング調節決定ブロック５１０は、未補正のタイミング調節値を示す出力時間オフセットτ_ｄを、命令プロセッサ・ブロック５２０へ提供する。この時間オフセットτ_ｄは、以下に説明するように、フェーズ・ランプ５６２へ渡される。

その間、データ・サンプル・バッファ５３０は、受信機２５４ａ乃至２５４ｒのおのおのにおける１または複数のアンテナ５３２、５３４によってサンプル・データを受信しうる。一方、データ・サンプル・バッファ５３０は、バッファされたデータ・サンプルをＦＦＴエンジン５５０へ提供する。

引き続き、プロセッサ・ブロック５２０のＦＦＴアドレス生成器５２４は、ＦＦＴエンジン５６０によって使用されるアドレスを生成しうる。ＦＦＴエンジン５５０の制御ブロック５４０は、ＯＦＤＭ通信チャネルが決定されたバッファされたデータ・サンプルを変換する際に、ＦＦＴエンジン５５０を制御するために、ＦＦＴアドレス生成器５２４によって生成されたアドレスと、ＦＦＴエンジン・タスク・リスト５２６内に格納されたコマンドおよび変数を使用しうる。

上記アーキテクチャにしたがって、任意の数の命令、変数、および／または、演算データが、ＦＦＴ制御ブロック５４０によって使用されるために、ＦＦＴエンジン・タスク・リスト５２６内に保持される。限定しない例として、ＦＦＴエンジン・タスク・リスト５２６は、以下を含みうる。サンプル開始アドレスを示す変数、サンプル開始アドレスを読み取るまたは提供するための命令群、実施前または実施中にスキップするデータ・シンボルの数を示す変数、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、ＦＦＴ長さを示す変数、実行されるべきＦＦＴステージの数を示す変数、複数のＦＦＴステージを実行するための命令群、実行されるべき各ＦＦＴステージのスケーリングを示す変数、おのおののＦＦＴステージにおいてスケーリングを実行するための命令群、実行されるべき各ＦＦＴ演算の開始時間を示す変数、ＦＦＴ演算を開始するための命令群、即時開始のためのビットを示す変数、即時開始を実行するための命令群。さらに、ＦＦＴエンジン・タスク・リスト５２６はまた、ＦＦＴエンジン５５０がフーリエ変換の実行の演算を完了した場合に、ＦＦＴエンジン５５０が命令プロセッサ５２０に割り込むべきか否かを示す（変数および／または命令群の形態をとる）設定情報を含む。これらは単に一例であり、その他の命令群、変数、および／またはデータもまた、ＦＦＴエンジン・タスク・リスト５２６内に保持されうる。

ＦＦＴエンジン・タスク・リスト５２６の内容は、ファームウェアまたはメモリ内に保持され、必要に応じて、新たなあるいは別の命令群、変数、および／またはデータによって、更新および修正されうる。

ＦＦＴエンジン・タスク・リスト５２６内に保持されたこれら命令群、変数、および／または演算データは、ＦＦＴ制御ブロック５４０によって要求され、そのレジスタ内に格納されるか、あるいは、要求なしで、命令プロセッサ５２０によって、ＦＦＴ制御ブロック５４０へ示されうることに注目されたい。

（時間領域フォーマットである）バッファされたデータ・サンプルを、ＦＦＴエンジン５５０が、周波数領域データのブロックへ変換した後、合計してｋ個の行を持つＯＦＤＭデータは、フィルタ補正ブロック５６０へ提供されうる。おのおのの直交周波数構成要素は、式（１）に示されるように、その周波数ｆ_ｋおよび時間ｔについて決定された値を持つであろう。
Ｉ＋ｊＱ＝Ａｅｘｐ（−ｊ２πｆ_ｋｔ） 式（１）
ここで、Ａは振幅である。

実際の演算では、以下に説明するように、ＦＦＴデータは、振幅補正およびフェーズ補正を必要とすることに注目されたい。

受信信号の広い周波数領域のダイナミック・レンジに適応するためのＦＦＴエンジン５５０のメカニズムが、図６および図７を参照して記載される。

図６に示すように、ＦＦＴエンジン５５０は、「バタフライ」と称される任意の数の内部ＦＦＴステージを有する。おのおののバタフライの後には、バッファが続いている。例示するように、ＦＦＴエンジン５５０は、２つのバタフライ６１０、６３０を有しており、おのおののバタフライの後には、バッファ６２０、６４０が続いている。これは単なる例であって、ＦＦＴエンジン５５０は、例えば（限定しない例として）４、８、または１６のバタフライおよびバッファのように、それよりも多い、あるいは、それよりも少ないバタフライおよびバッファを含むことができる。

ＦＦＴ処理の連続ステージにおいて、連続的なバタフライが使用される。したがって、バタフライ６１０は、ＦＦＴの第１ステージで使用され、その出力はバッファ６２０内に格納される。バッファ６２０の内容は、その後、ＦＦＴの第２ステージのバタフライ６３０によって取得され、その出力は、バッファ６４０内に格納される。

ＦＦＴサブ・チャネルにわたって受信されたこれらシンボルは、周波数領域チャネル変動、以下に説明するビーコンのような特定のサブ・チャネルの電力ブースト（いくつかの実施形態では、他のサブ・チャネルよりも３０ｄＢ強い）、および、ＦＬ制御チャネル・トーンのような特定のサブ・チャネルの電力ブースト（いくつかの実施形態では、他のサブ・チャネルよりも０乃至１５ｄＢ強い範囲にある）、のような要因によって、広いダイナミック・レンジを有しうる。ＦＦＴエンジン５５０がこの大きなダイナミック・レンジを規格化しないと、ＦＦＴ出力は飽和し、飽和したサブ・チャネルに隣接するシンボルの歪みをもたらし、そのようなサブ・チャネルにおける復調パフォーマンスが貧弱になってしまう。さらに、ＦＦＴエンジン５５０がこの大きなダイナミック・レンジを規格化しないと、バッファ６２０およびバッファ６４０のストレージ・サイズが大きくなるだろう。

データ規格化の１つの方法が、図７を参照して説明される。図７では、図６におけるように、バタフライ６１０は、ＦＦＴの第１ステージで使用される。しかしながら、図７では、バタフライ６１０の出力は、先ず、データ規格化デバイス７１０へ送られ、そこで規格化された出力が、バッファ６２０内に格納される。バッファ６２０の内容は、その後、ＦＦＴの第２ステージのバタフライ６３０によって取得される。繰り返すが、バタフライ６３０の出力は、データ規格化デバイス７２０へ送られ、そこで規格化された出力が、バッファ６４０内に格納される。したがって、データの全体的なダイナミック・レンジは、規格化によって改善される。これによって、さまざまなサブ・チャネル間の振幅比率を保存しながら、ストレージ・スペースは少なくて済むようになり、ＦＦＴエンジンにおけるデータのバッファリングのためのハードウェア・コストおよびストレージ・コストが低減される。

引き続き、規格化は、以下の４つのステップにしたがって達成される。第１に、例えば、バタフライ６１０において、バタフライ・ステージが実行される。次に、例えば、データ規格化デバイス７１０において、出力データが、信号の最大振幅と最小振幅との間で規格化される。次に、この規格化されたデータが、例えば、バッファ６２０のようなバッファ内に格納される。最後に、バッファされた、規格化されたデータが、次のＦＦＴステージのために、例えば、バタフライ６３０のような次のバタフライへ送られる。

限定しない例として、規格化は、ＦＦＴエンジンの各ステージにおけるデジタル利得制御によって、あるいは、ＦＦＴエンジンの入力部および出力部において、あるいは、これらの任意の組み合わせによって、ＦＦＴエンジン５５０内で実行される。結果として得られた利得は、ここで格納される。そのような規格化は、ＦＦＴビット幅を狭める。これは、最終的には、ＦＦＴスケジュールの改善と、ＦＦＴ領域の低減とに至る。そのような規格化はまた、シンボル・バッファ・ビット幅の低減に至り、もって、全体のモデム領域が低減される。規格化は、領域およびスケジュールを改善する。これは、データ規格化デバイス７１０、７２０を追加することによって、ＦＦＴエンジン５５０の設計の複雑さを高めるコストと相殺しうる。

上記の規格化は、受信信号の潜在的に大きなダイナミック・レンジに対処する単なる１つの方法である。上述した規格化とともに、あるいはその代わりに使用される別の技術は、ＦＦＴ出力シンボルの大きなダイナミック・レンジに適応するために、サンプル・サーバに比べて、ＦＦＴエンジンおよびシンボル・バッファ出力のビット幅を広げることである。１つの実施形態は、１１ビットのサンプル・サーバと、１４ビットのＦＦＴおよびシンボル・バッファを使用する。しかし、上述した技術を用いてサンプル・サーバとともに使用されるか、あるいは、その代わりに使用される別の技術は、ポストＦＦＴシンボル電力利得の量子化ノイズおよび追加のヘッドルームとトレードオフするために、低いキャリア対干渉チャネル条件において、サンプル・サーバ信号電力バックオフを増加することである。これらの技術の全ては、歪みの低減、すなわち、パフォーマンスの改善をもたらす。さらに、後者の技術は、ＦＦＴおよびシンボル・バッファ・ビット幅の増加をもたらすことなく、低いキャリア対干渉シナリオにおいて、大きなサブ・チャネル電力ブーストに対処しうる。

図４に戻って、前述したように、アナログ・フロント・エンド４１０におけるフィルタ４１２、および、サンプラ４３０におけるフィルタ４３２は、ある量のフェーズおよび振幅歪みをもたらす。これは、ＯＦＤＭシステムにおける性能の顕著な低下をもたらす。

所与の信号周波数におけるフィルタ４１２とフィルタ４３２とによる合成振幅歪みは、Ａ_ｆｋによって表され、別の周波数成分では異なる。フィルタ４１２とフィルタ４３２とによる合成フェーズ歪みになる等価な時間遅れは、シンボルτ_ｃｆｋによって表され、周波数成分の割合として変動する。したがって、高速フーリエ変換によって周波数領域に変換されると、これらフィルタの合成振幅およびフェーズ歪みは、
Ａ_ｃ＝Ａ_ｆｋｅｘｐ（−ｊ２πｆ_ｋ（τ_ｃｆｋ）） 式（２）
によって表されうる。ここでｆ_ｋは、ＯＦＤＭ信号における任意の周波数サブ・キャリアでありうる。τ_ｃが、異なる直交ＯＦＤＭ周波数ｆ_ｋに対して変動することを表すために、フェーズ歪みをもたらす時間遅れは、τ_ｃｆｋと書かれることに注目されたい。同様に、Ａ_ｆｋが、異なる直交ＯＦＤＭ周波数ｆ_ｋに対して変動することを表すために、振幅歪み係数は、Ａ_ｆｋと書かれる。シンボルｊは、一般的な慣例の下で、−１の平方根を表す。

上記アーキテクチャは、ポストＦＦＴ周波数領域補償によって、これらの歪みに対処する。

図５を参照して、フィルタ４１２およびフィルタ４３２の周波数応答は、メモリに格納される。このメモリは、フィルタ補正ブロック５６０の内部または外部に存在しうる。さまざまな実施形態において、この周波数応答は、デバイスの製造中に計算され、フィルタ補正ブロック５６０に格納される。あるいは、ファームウェアとしてフィルタ補正ブロック５６０へアップロードされる。あるいは、内部的に生成された信号が処理されると、フィルタ補正ブロック５６０によって計算されうる。

ＦＦＴエンジン５５０が、周波数領域においてサンプル・データを提供すると、フィルタ補正ブロック５６０は、あたかも理想的なフィルタによって処理されたかのようにクリーンな、補正された信号を得るために、ポストＦＦＴ信号のおのおのの周波数帯域に、格納されたフィルタ応答の逆数であるパラメータＡ_ｃ ^−１を乗ずる。これは、図８を参照して記載される。

図８は、アレイの例を例示しており、ここでは、受信されたデジタル信号が、ＦＦＴサイズおよびサンプル・レート、すなわち、ＯＦＤＭサブ・キャリアの数、および、期間内におけるサンプルの数、にしたがってセルへ分割される。このアレイの各セルは、フィルタ補正ブロック５６０によって処理される。そして、フィルタ４１２およびフィルタ４３２の既知の振幅歪みおよびフェーズ歪みを補償するために、式（２）の逆数が効果的に乗じられる。値τ_ｃｆｋは、信号データのおのおののラウンドについて一定であると推定されるが、オプションの実施形態では、おのおののＯＦＤＭシンボルのために再計算される。

図５に戻って、フィルタ補正ブロック５６０が、フィルタ補正データを生成した後、この補正されたデータは、タイミング・オフセットに対処するために、フェーズ・ランプ５６２へ提供される。このデータは、周波数領域では、ＦＦＴ出力値のローテーションとして表される。

したがって、フェーズ・ランプ５６２は、ＯＦＤＭデータの所与のブロックについて、例えば時間オフセットのような時間情報を、命令プロセッサ５２０を経由して受信するように構成されうる。（τ_ｄとして示される）このタイミング・オフセット情報と、それぞれのフェーズ補正係数とは、
Ｄ_ｋ＝ｅｘｐ（−ｊ２πｆ_ｋ（τ_ｄ）） 式（３）
にしたがってＯＦＤＭブロックにおけるおのおのの周波数について計算されうる。ここで、ｆ_ｋは、ＯＦＤＭ信号における任意の周波数サブ・キャリアでありうる。

上記のアーキテクチャは、フェーズ・ランプ５６２における補償によって、周波数領域における時間オフセット補償に対処する。サンプル・データがデータ・サンプル・バッファ５３０から到着すると、ＦＦＴエンジン５５０は、サンプル・データを、周波数領域に変換する。その後、フェーズ・ランプ５６２は、時間領域における信号を、遅延が生じているはずのないところへ効果的にシフトさせるために、上述したフェーズ補正係数の逆数であるＤ_ｋ ^−１を、ポストＦＦＴ信号のおのおのの周波数帯域に乗ずる。上記手順は、図８を参照してさらに説明される。いくつかの実施形態では、例えば式（２）と式（３）とを組み合わせることによって、フィルタ補正ブロック５６０とフェーズ・ランプ５６２とを組み合わせることが可能である。

前述したように、図８は、受信されたデジタル信号が、ＦＦＴサイズおよびサンプル・レート、すなわち、ＯＦＤＭサブ・キャリアの数と、期間内のサンプルの数とにしたがって、セルへ分割されるアレイの例を示した。いくつかの実施形態では、アレイの各セルは、タイミング・オフセットのための補正のために、フェーズ・ランプ５６２によって処理されうる。各セルの値は、既知の時間遅れτ_ｄを補償するために、式（３）の逆数が乗じられる。その後、値Ｄ_ｋは、ＯＦＤＭデータの次のブロックが受信されると、おのおのの周波数ｆ_ｋについて再計算されうる。

図５に戻って、その後、時間オフセット補正され、フィルタ補正されたサンプル出力が、ビーコン・ソータ５６４へ提供されうる。いくつかの実施形態では、ＯＦＤＭ信号における周波数サブ・キャリアｆ_ｋのうちの１または複数が、ビーコン信号として送信されうる。「パイロット信号」とも称されるビーコン信号は、送信のうちのすべてまたは一部のために、一定の高い振幅で提供される信号である。ビーコン信号は、他のサブ・キャリアのうちの１または複数の利得を較正するために、あるいは、多重化された信号の利得を増加または平準化するために、あるいは、サブ・チャネルの適切なスペーシングおよび分解のために使用されうる。限定しない例として、５１２のサブ・チャネル送信が使用される場合（すなわち、０＜ｋ＜５１１である場合）、ビーコン信号は、ＯＦＤＭデータのブロックの持続期間に対して、ｋ＝０、６３、１２７、１９１、２５５、３１９、３８３、および４４７における８つのサブ・チャネルｆ_ｋにわたって均一に分布する。これは単なる一例であり、任意の数のビーコン信号も使用されうる。また、いくつかの実施形態では、完全な送信のために、同じサブ・チャネルが、ビーコンとして使用される一方、いくつかの実施形態では、所与のサブ・チャネルが、ＯＦＤＭデータの部分的なブロックのみのためにビーコンとして使用されうる。

ビーコン・ソータ５６４は、送信のｋ個のサブ・チャネルから、ビーコンおよびサブ・チャネルを識別しうる。いくつかの実施形態では、ビーコン・ソータは、以下のように動作する。

周波数ｆ_ｋのサブ・チャネルはおのおの、時間ｔにおいて、複素振幅を有する。これは、式（４）として示される。
Ｉ_ｃｆｋ＋ｊＱ_ｃｆｋ＝（Ｉ／Ａ_ｆｋ）ｅｘｐ（−ｊ２πｆ_ｋ（ｔ−（τ_ｃｆｋ＋τ_ｄ））） 式（４）
ここで、サブスクリプト“ｃｆｋ”は、この振幅が（例えば、フィルタ補正ブロック５６０によって）補正されたことを示すために使用される。時間ｔの周波数ｆ_ｋのサブ・チャネルの合計エネルギは、式（５）にしたがって計算されうる。
Ｅ_ｃｆｋ＝（Ｉ_ｃｆｋ）^２＋（Ｑ_ｃｆｋ）^２ 式（５）
値Ｅ_ｃｆｋはその後、サブ・チャネルの合計エネルギを決定するために、例えば図８における「行」のように、所与の周波数ｆ_ｋにわたって総和されうる。したがって、ビーコン・ソータ５６４は、おのおののサブ・チャネルｋについて、おのおののサブ・チャネルのエネルギを決定し、次に、チャネルのサブセットをビーコンとして識別する。いくつかの実施形態では、予め定められた数のビーコンが、最大エネルギを持つサブ・チャネルとして識別される。例えば、いくつかの実施形態では、高いエネルギを持つ４つのチャネルが、ビーコンであると推定される。他の実施形態では、高いエネルギを持つ８つのチャネルが、ビーコンであると推定される。

あるいは、高いエネルギを持つサブ・チャネルのサブセットが、ソート規則に基づいて、ビーコン・ソータによって、ビーコンであると識別される。一例として、ビーコン・ソータは、隣接チャネル間のエネルギ差を識別し、近隣から、最大のエネルギ差を持つチャネルを、ビーコンとして識別する。その他の格納されたルールも使用されうる。

２またはそれ以上のアンテナが使用される場合、値Ｅ_ｃｆｋは、各サブ・チャネルについて、アンテナにわたって総和されうる。

図９を参照して、（それぞれが行として示されている）１または複数の周波数ｆ_ｋは、ビーコン９１０のために確保されたエントリであるか、あるいは、限定された時間９２０のためのビーコンとしてのみ使用されることに再び注目されたい。あるいは、ビーコンは、ビーコン９３０として示されるように、固定時間ｔのみについて、複数の周波数で送信されうる。あるいは、単一の周波数および時間が、ビーコン９４０として使用される。これらのビーコンのうちの何れかは、ビーコン・ソータ５６４によって決定される。

図５に示すように、ビーコン・ソータ５６４は、サブ・チャネル・インデクス、サブ・チャネル強度、ビーコン時間ウィンドウ、あるいはこれら任意の組み合わせをレポートしうる。したがって、出力バッファ５７０は、ビーコン・ソータ５６４から、ビーコン周波数および／または時間の１または複数の識別情報を、時間オフセット補正され、フィルタ補正されたサンプル出力とともに、受け取る。

したがって、このＦＦＴアーキテクチャは、多くの以前に達成されていない利点を備えている。以下は、限定しない例である。

（１）ポストＦＦＴ周波数領域補償によって、特に、通過帯域歪み／リップル許容要件に関して、フィルタ４１２およびフィルタ４３２の緩和された許容要件が可能となる。ポストＦＦＴ補償を使用して、さほど高価ではないアナログおよび／またはデジタルのフィルタが使用できる。

（２）さらに、ポストＦＦＴ補償を用いて、有限インパルス応答フィルタのようなデジタル・フィルタが、少ない数のタップを用いるので、少ない数のマルチプライヤしか必要としないより簡単な実装が可能となり、最終的には、電力／エリアの節約をもたらす。

（３）ポストＦＦＴタイミング補正を用いることによって、よりクリーンで、より正確な信号出力が可能となる。

（４）例えば、ＦＦＴエンジン５５０を制御するためにＦＦＴエンジン・タスク・リスト５２６を用いるＦＦＴ制御ブロック５４０のようなハードウェア（ＨＷ）ＦＦＴブロックの効率的なファームウェア（ＦＷ）制御によって、ＯＦＤＭＡ−モデムにおいて、複数のサイクリック・プレフィクスおよび／または複数のＦＦＴ帯域幅を取り扱うことが可能となる。

（５）例えばアンテナ５３２およびアンテナ５３４のように、ＭＩＭＯ−ＯＦＤＭＡモデムにおける複数のアンテナが、効率的なＦＷ制御の下、単一のＨＷ ＦＦＴブロックへ追加される。このアーキテクチャでは、ＦＦＴエンジン５５０のような単一のＨＷ ＦＦＴブロックが、複数のアンテナのＦＦＴを実行するために、より速くクロックされる。ＦＷは、例えば、ＦＦＴエンジン・タスク・リスト５２６内の命令群および変数を用いることによって、１つのアンテナからの信号のＦＦＴを実行するか、あるいは、両方のアンテナからの信号のＦＦＴを実行するかを制御しうる。

（６）（ＦＷ時間−トラッキング・ループから得られた）タイミング調節値が、ＨＷ ＦＦＴサンプル・サーバ・ブロックの効率的なＦＷ制御によって補正される。このアーキテクチャでは、ＦＦＴサンプル・サーバ開始アドレスのＦＷ調節値が、ＦＦＴエンジン・タスク・リスト５２６のようなタスク・リストによって達成される。いくつかの状況の下では、タイミング調節値の適用を延期することが望ましい。なぜなら、システム・タイミングの変更が許可されているのは、あるポイント（例えば、フレームの終了）しかないからである。本明細書に記載した方法を用いて、タイミング調節値の適用が延期されうる。なぜなら、既知のタイミング誤差を補償するメカニズムが存在するからである。

（７）ＦＦＴブロックは、例えば、限定しない例によれば、接続状態復調モードや、初期獲得モードのような別の動作モードを取り扱うために効率的に再使用される。接続状態復調は、サイクリック・プリフィクスに対応するサンプルを無視するために、ＦＦＴブロックを用いる。一方、初期獲得ブロックは、その代わりに、これらサイクリック・プレイフィクス・サンプルに対処するために、ＦＦＴブロックを用いる。ＦＦＴブロックは、ＦＦＴエンジン・タスク・リスト５２６のようなタスク・リスト内の命令群および変数を用いて再使用される。これらの命令群は、ＦＦＴブロックのためのサンプル・サーバ開始アドレスを含みうる。

ＦＦＴを実行する前に、おのおのに対してタイミング同期を行うことなく、複数の基地局においてＦＦＴを実行するために、タイミング・オフセットが使用されうる。例えば、デバイスが、複数の基地局と通信している場合、本明細書で開示された方法を用いると、（例えば、第１の基地局と同期し、次に第２の基地局と同期し、次に、第１の基地局と再同期する等のように）異なる基地局と、タイミングを繰り返し同期させる必要はない。むしろ、本明細書に開示された方法を用いれば、基地局のうちのただ１つとのみタイミングの同期がとられる。その後、タイミングを変更せずに、フェーズ・ランプを用いて、他の基地局からの既知のタイミング遅延を補正することが可能である。

（８）ＦＦＴエンジンの正確なタイミングのＦＷ制御が、カウンタ５２２のようなリアルタイム・カウンタに基づいて達成される。そのようなＨＷリアルタイム・カウンタは、ＦＦＴエンジン・タスク・リスト５２６のようなタスク・リストにおける命令群および変数にしたがって、ポストＡＤＣサンプルのサンプル・カウントを追跡しうる。

（９）スケーリング係数および利得のＦＷ制御が、ＦＦＴのおのおののステージについて達成される。繰り返すが、ＦＦＴエンジン・タスク・リスト５２６のようなタスク・リストにおける命令群および変数を使用することに基づいて、異なるステージが、異なるスケーリング係数を用いて処理されうる。

（１０）本アーキテクチャを用いることにより、ＨＷエリアおよび電力消費が低減されうる。ここでは、単一のＦＦＴエンジン５５０が、複数のアンテナからの信号に対して、複数の条件下で、複数の変換を用いる。

（１１）ＦＦＴサンプル・サイズは、（限定する訳ではないが）２５６、５１２、１０２４、２０４８、および４０９６を含む任意のサイズに再プログラムされる。

（１２）狭いビット幅しかもたないＦＦＴの複数のバタフライ・ステージのＦＷ制御。

図１０は、本開示にしたがって受信信号を処理する方法１０００を示す。方法１０００は、図６のデータ・プロセッサ２６０によって実施される。

設定情報および演算データが、（例えば、ＦＦＴエンジン・タスク・リスト５２６におけるタスクのような）ソフトウェア・タスクのセットを介して受け取られる（１００２）。設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、および、各ＦＦＴバタフライ・ステージにおけるスケーリング情報等を含む。演算データは、実施前または実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべき各ＦＦＴステージのスケーリング、実行されるべき各ＦＦＴ演算の開始時間、即時開始のためのビット等を含む。

シーケンシャルな命令ソフトウェア・コマンドが処理される（１００４）。例えば、ＦＦＴエンジン・タスク・リスト５２６に格納された設定情報および演算データが、連続したデータのストリームについて高速フーリエ変換を実行する（１００６）際に、ＦＦＴエンジン５５０を制御するために使用される。

ＦＦＴエンジン５５０がデータを周波数領域データに変換した後、フィルタ４１２、４３２の振幅歪みおよびフェーズ歪みの補償が、フィルタ補正ブロック５６０によって実行される（１００８）。例えば、ＦＦＴエンジン５５０が、周波数領域でサンプル・データを提供すると、フィルタ補正ブロック５６０は、あたかも理想的なフィルタによって処理されたようなクリーンな補正された信号を得るために、ポストＦＦＴ信号の各周波数帯域に、格納されたフィルタ応答の逆数であるパラメータＡ_ｃ ^−１を乗じる。

さらに、時間オフセット補正もまた実行される（１０１０）。例えば、フェーズ・ランプ５６２は、所与のＯＦＤＭデータのブロックについて、命令プロセッサ５２０を介して、例えば時間オフセットのようなタイミング情報を受け取るように構成されうる。このタイミング・オフセット情報は、入力信号のために決定され、それぞれのフェーズ補正係数が、ＯＦＤＭブロックにおけるおのおのの周波数について（例えば、上記（３）式にしたがって）計算されうる。

さらに、ビーコンおよびそれらのサブ・チャネルが識別される（１０１２）。例えば、ビーコン・ソータ５６４は、この送信のｋ個のサブ・チャネルから、ビーコンおよびそれらのサブ・チャネルを識別しうる。

上述する図１０の方法１０００は、図１０Ａに例示されるミーンズ・プラス・ファンクション・ブロック１０００Ａに対応するさまざまなハードウェア構成要素および／またはソフトウェア構成要素によって実行される。言い換えれば、図１０に例示されるブロック１００２乃至１０１２は、図１０Ａに例示されるミーンズ・プラス・ファンクション・ブロック１００２Ａ乃至１０１２Ａに対応する。

開示された処理におけるステップの具体的な順序または階層は、典型的なアプローチの例であることが理解される。設計選択に基づいて、これら処理におけるステップの具体的な順序または階層は、本開示のスコープ内であることを保ちながら、再構成されうることが理解される。方法請求項は、さまざまなステップの要素を、サンプル順で示しており、示された具体的な順序または階層に限定されないことが意味される。

当業者であれば、情報および信号は、さまざまな異なる技術および技法のうちの何れかを用いて表されうることを理解するであろう。例えば、上記説明を通じて参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光学場または光学粒子、あるいはこれらの任意の組み合わせによって表現されうる。

当業者であればさらに、本明細書で開示された実施形態に関連して記載された例示的なさまざまな論理ブロック、モジュール、回路、およびアルゴリズム・ステップは、電子的なハードウェア、コンピュータ・ソフトウェア、あるいはこれら両方の組み合わせとして実現されることを認識するであろう。ハードウェアとソフトウェアとの相互置換性を明確に説明するために、さまざまな例示的な構成要素、ブロック、モジュール、回路、およびステップが、それらの機能の観点から一般的に記述された。それら機能がハードウェアとしてまたはソフトウェアとして実現されるかは、特定のアプリケーションおよびシステム全体に課せられている設計制約に依存する。当業者であれば、特定のアプリケーションおのおのに応じて変化する方法で上述した機能を実現することができる。しかしながら、この適用判断は、本発明の範囲からの逸脱をもたらすものと解釈されるべきではない。

本明細書で開示される実施形態に関連して記載されるさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートまたはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、あるいは、本明細書に記載の機能を実行するために設計されたこれら任意の組み合わせによって実装または実行される。汎用プロセッサとしてマイクロ・プロセッサを用いることが可能であるが、代わりに、従来技術によるプロセッサ、コントローラ、マイクロコントローラ、あるいは順序回路を用いることも可能である。プロセッサは、例えばＤＳＰとマイクロ・プロセッサとの組み合わせ、複数のマイクロ・プロセッサ、ＤＳＰコアと連携する１または複数のマイクロ・プロセッサ、またはその他任意のこのような構成である計算デバイスの組み合わせとして実現することも可能である。

本明細書に記載された機能は、ハードウェア、ソフトウェア、ファームウェア、あるいはそれら任意の組み合わせによって実現される。ソフトウェアで実現される場合、これら機能は、コンピュータ読取可能媒体に、１または複数の命令群として格納される。「コンピュータ読取可能媒体」という用語は、コンピュータによってアクセスすることが可能なあらゆる利用可能な媒体を称する。限定ではなく一例によって、ンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたはその他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、所望のプログラム・コードを命令群またはデータ構造の形態で搬送または格納するために使用され、しかも、コンピュータによってアクセスされうるその他任意の媒体を備えうる。本明細書で使用されるｄｉｓｋおよびｄｉｓｃは、コンパクト・ディスク（ＣＤ）、レーザ・ディスク、光ディスク、デジタル・バーサタイル・ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ・ディスクを含む。通常、ｄｉｓｋは、データを磁気的に再生し、ｄｉｓｃは、レーザを用いて光学的にデータを再生する。

ソフトウェアまたは命令群は、送信媒体を介しても送信される。例えば、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、あるいは、例えば赤外線、無線およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、あるいはその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、あるいは、例えば赤外線、無線およびマイクロ波のような無線技術が、媒体の定義に含まれる。

開示された実施形態の上記記載は、当業者をして、本開示の製造または利用を可能とするように提供される。これら実施形態に対する様々な変形例もまた、当業者には明らかであって、本明細書で定義された一般的な原理は、本開示の主旨または範囲から逸脱することなく他の例にも適用されうる。このように、本発明は、本明細書で示された実施形態に限定されるものではなく、本明細書で開示された原理および新規な特徴に一致した最も広い範囲に相当することが意図されている。
なお、以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［発明１］
フーリエ変換を実行するために改良された処理エンジンであって、
シーケンシャルな命令ソフトウェア・コマンドを処理するように構成された命令プロセッサと、
前記命令プロセッサに接続され、連続したデータのストリームについて、フーリエ変換を実行するように構成されたフーリエ変換エンジンとを備え、
前記フーリエ変換エンジンは、前記命令プロセッサから、ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取るように構成された処理エンジン。
［発明２］
前記設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、各ＦＴＴバタフライ・ステージにおけるスケーリング、のうちの少なくとも１つを含む発明１に記載の処理エンジン。
［発明３］
前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは瞬時開始コマンド、のうちの少なくとも１つを含む発明１に記載の処理エンジン。
［発明４］
前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング、実行されるべき各ＦＦＴ演算の開始時間、および、瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む発明１に記載の処理エンジン。
［発明５］
前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、瞬時開始を実行するための命令群、のうちの少なくとも１つを含む発明１に記載の処理エンジン。
［発明６］
ビーコンおよびそれらのサブ・チャネルを識別するビーコン・ソータをさらに備える発明１に記載の処理エンジン。
［発明７］
フィルタの振幅歪みおよびフェーズ歪みを補償するフィルタ補正ブロックをさらに備える発明１に記載の処理エンジン。
［発明８］
時間オフセット補正を実行するフェーズ・ランプをさらに備える発明１に記載の処理エンジン。
［発明９］
前記演算データは、前記フーリエ変換エンジンが、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換エンジンが前記命令プロセッサに割り込むべきか否かを示す設定情報を備える発明１に記載の処理エンジン。
［発明１０］
無線通信装置において動作可能な装置であって、
シーケンシャルな命令ソフトウェア・コマンドを処理する手段と、
連続したデータのストリームについて、フーリエ変換を実行する手段とを備え、
前記フーリエ変換を実行する手段は、前記シーケンシャルな命令ソフトウェア・コマンドを処理する手段から、ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取るように構成された装置。
［発明１１］
前記設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、各ＦＴＴバタフライ・ステージにおけるスケーリング、のうちの少なくとも１つを含む発明１０に記載の装置。
［発明１２］
前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは瞬時開始コマンド、のうちの少なくとも１つを含む発明１０に記載の装置。
［発明１３］
前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング、実行されるべき各ＦＦＴ演算の開始時間、および、瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む発明１０に記載の装置。
［発明１４］
前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、瞬時開始を実行するための命令群、のうちの少なくとも１つを含む発明１０に記載の装置。
［発明１５］
ビーコンおよびそれらのサブ・チャネルを識別する手段をさらに備える発明１０に記載の装置。
［発明１６］
フィルタの振幅歪みおよびフェーズ歪みを補償する手段をさらに備える発明１０に記載の装置。
［発明１７］
時間オフセット補正を実行する手段をさらに備える発明１０に記載の装置。
［発明１８］
前記演算データは、前記フーリエ変換を実行する手段が、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換を実行する手段が、前記処理する手段に割り込むべきか否かを示す設定情報を備える発明１０に記載の装置。
［発明１９］
無線通信システムにおいて使用される方法であって、
ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取ることと、
シーケンシャルな命令ソフトウェア・コマンドを処理することと、
連続したデータのストリームについて、フーリエ変換を実行することと
を備える方法。
［発明２０］
前記設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、各ＦＴＴバタフライ・ステージにおけるスケーリング、のうちの少なくとも１つを含む発明１９に記載の方法。
［発明２１］
前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは、瞬時開始コマンドのうちの少なくとも１つを含む発明１９に記載の方法。
［発明２２］
前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング、実行されるべき各ＦＦＴ演算の開始時間、および、瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む発明１９に記載の方法。
［発明２３］
前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、瞬時開始を実行するための命令群、のうちの少なくとも１つを含む発明１９に記載の方法。
［発明２４］
ビーコンおよびそれらのサブ・チャネルを識別することをさらに備える発明１９に記載の方法。
［発明２５］
フィルタの振幅歪みおよびフェーズ歪みを補償することをさらに備える発明１９に記載の方法。
［発明２６］
時間オフセット補正を実行することをさらに備える発明１９に記載の方法。
［発明２７］
前記命令プロセッサは、シーケンシャルな命令ソフトウェア・コマンドを処理する動作を実行し、
前記フーリエ変換エンジンは、フーリエ変換を実行する演算を実行し、
前記演算データは、前記フーリエ変換エンジンが、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換エンジンが前記命令プロセッサに割り込むべきか否かを示す設定情報を備える発明１９に記載の方法。
［発明２８］
発明１９に記載の方法を実行するように構成された電子デバイス。
［発明２９］
コンピュータ読取可能媒体を備えるコンピュータ・プログラム製品であって、
前記コンピュータ読取可能媒体は、
コンピュータに対して、ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取らせるためのコードと、
コンピュータに対して、シーケンシャルな命令ソフトウェア・コマンドを処理させるためのコードと、
コンピュータに対して、連続したデータのストリームについて、フーリエ変換を実行させるためのコードと
を備えるコンピュータ・プログラム製品。
［発明３０］
前記設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、各ＦＴＴバタフライ・ステージにおけるスケーリング、のうちの少なくとも１つを含む発明２９に記載のコンピュータ・プログラム製品。
［発明３１］
前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは、瞬時開始コマンドのうちの少なくとも１つを含む発明２９に記載のコンピュータ・プログラム製品。
［発明３２］
前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング、実行されるべき各ＦＦＴ演算の開始時間、および、瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む発明２９に記載のコンピュータ・プログラム製品。
［発明３３］
前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、瞬時開始を実行するための命令群、のうちの少なくとも１つを含む発明２９に記載のコンピュータ・プログラム製品。
［発明３４］
マシンによって実行される動作は、ビーコンおよびそれらのサブ・チャネルを識別することをも含む発明２９に記載のコンピュータ・プログラム製品。
［発明３５］
マシンによって実行される動作は、フィルタの振幅歪みおよびフェーズ歪みを補償することをも含む発明２９に記載のコンピュータ・プログラム製品。
［発明３６］
マシンによって実行される動作は、時間オフセット補正を実行することをも含む発明２９に記載のコンピュータ・プログラム製品。
［発明３７］
前記命令プロセッサは、シーケンシャルな命令ソフトウェア・コマンドを処理する動作を実行し、前記フーリエ変換エンジンは、フーリエ変換を実行する演算を実行し、
前記演算データは、前記フーリエ変換エンジンが、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換エンジンが前記命令プロセッサに割り込むべきか否かを示す設定情報を備える発明２９に記載のコンピュータ・プログラム製品。
［発明３８］
無線通信システムにおいて動作可能な装置であって、
ソフトウェア・タスクのセットを介して、設定情報および演算データを受け取り、シーケンシャルな命令ソフトウェア・コマンドを処理し、連続したデータのストリームについて、フーリエ変換を実行するように構成されたプロセッサと、
前記プロセッサに接続されており、データを格納するメモリと
を備える装置。
［発明３９］
前記設定情報は、ＦＦＴ長さ、ＦＦＴバタフライ・ステージの数、各ＦＴＴバタフライ・ステージにおけるスケーリング、のうちの少なくとも１つを含む発明３８に記載の装置。
［発明４０］
前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは、瞬時開始コマンドのうちの少なくとも１つを含む発明３８に記載の装置。
［発明４１］
前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべきＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング、実行されるべき各ＦＦＴ演算の開始時間、および、瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む発明３８に記載の装置。
［発明４２］
前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、瞬時開始を実行するための命令群、のうちの少なくとも１つを含む発明３８に記載の装置。
［発明４３］
前記プロセッサはまた、ビーコンおよびそれらのサブ・チャネルを識別するように構成された発明３８に記載の装置。
［発明４４］
前記プロセッサはまた、フィルタの振幅歪みおよびフェーズ歪みを補償するように構成された発明３８に記載の装置。
［発明４５］
前記プロセッサはまた、時間オフセット補正を実行するように構成された発明３８に記載の装置。

Claims (37)

1. フーリエ変換を実行するために改良された処理エンジンであって、
   シーケンシャルな命令ソフトウェア・コマンドを処理する命令プロセッサと、ここで、前記命令プロセッサは、サンプリングされた連続したデータの開始アドレスを生成するための高速フーリエ変換（ＦＦＴ）アドレス生成器を備え、前記命令プロセッサは、命令群、変数、および、演算データを維持するＦＦＴタスク・リスト、並びに、バッファされた連続したデータのストリームのサンプルを変換し、処理する際にフーリエ変換エンジンの実施を制御するために、フーリエ変換コントローラに送られる設定データを備え、前記演算データは、サンプルデータを獲得し、スケーリングし、および処理するために使用される情報であり、前記設定データは、前記連続したデータを処理するために前記フーリエ変換エンジンを構成するために使用される情報であり、
   前記連続したデータのストリームについて、フーリエ変換を実行するために、前記フーリエ変換コントローラを通して、前記命令プロセッサに接続された前記フーリエ変換エンジンとを備え、ここで、前記フーリエ変換エンジンは、複数のＦＦＴステージを備え、前記フーリエ変換エンジンは、連続したデータのストリームについて、フーリエ変換を実行し、
   前記フーリエ変換エンジンは、前記命令プロセッサから、前記開始アドレスと前記ＦＦＴタスク・リストとを受信し、前記設定データに基づいて、前記フーリエ変換エンジンのＦＦＴステージの数を設定し、前記演算データによって示されるように、前記開始アドレスから識別された前記サンプルを変換して、前記連続したデータのストリームを処理する、処理エンジン。
2. 前記命令群、変数、および、演算データは、ＦＦＴ長さ、実行されるべきＦＦＴバタフライ・ステージの数、各ＦＦＴバタフライ・ステージにおけるスケーリング情報、のうちの少なくとも１つを含む請求項１に記載の処理エンジン。
3. 前記命令群、変数、および、演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは、前記ＦＦＴ演算を瞬時に開始させるための瞬時開始コマンド、のうちの少なくとも１つを含む請求項１に記載の処理エンジン。
4. 前記命令群、変数、および、演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべき前記複数のＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング情報、実行されるべき各ＦＦＴ演算の開始時間、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む請求項１に記載の処理エンジン。
5. 前記命令群、変数、および、演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始を実行するための命令群、のうちの少なくとも１つを含む請求項１に記載の処理エンジン。
6. ビーコンおよびそれらのサブ・チャネルを識別するビーコン・ソータをさらに備える請求項１に記載の処理エンジン。
7. 前記連続したデータを受信する受信機に備えられたフィルタの振幅歪みおよびフェーズ歪みを補償するフィルタ補正ブロックをさらに備える請求項１に記載の処理エンジン。
8. 前記命令プロセッサに通信可能に接続され、前記命令プロセッサによって提供された時間オフセットを使用して、前記フィルタ補正ブロックの出力において時間オフセット補正を実行する手段をさらに備える請求項７に記載の処理エンジン。
9. 前記命令プロセッサは、デジタル信号プロセッサを備え、前記フーリエ変換エンジンは、ハードウェアＦＦＴエンジンを備え、前記命令群、変数、および、演算データは、前記フーリエ変換エンジンが、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換エンジンが前記命令プロセッサに割り込むべきか否かを示す情報を備える請求項１に記載の処理エンジン。
10. 無線通信システムにおいて動作可能な装置であって、
    シーケンシャルな命令ソフトウェア・コマンドを処理する手段と、ここで、前記処理する手段は、サンプリングされた連続したデータの開始アドレスを生成するためのエレメントを備え、前記処理する方法は、命令群、変数、および、演算データを維持する高速フーリエ変換（ＦＦＴ）タスク・リスト、並びに、バッファされた連続したデータのストリームのサンプルを変換し、処理する際に変換手段の実施を制御するために、フーリエ変換コントローラに送られる設定データを備え、前記演算データは、サンプルデータを獲得し、スケーリングし、および処理するために使用される情報であり、前記設定データは、前記連続したデータを処理するために前記エンジンを構成するために使用される情報であり、
    連続したデータのストリームについて、フーリエ変換を実行するために、前記フーリエ変換コントローラを通して処理する手段に接続された前記変換手段とを備え、ここで、前記変換手段は、複数のＦＦＴステージを備え、前記変換手段は、前記連続したデータのストリームについて、フーリエ変換を実行し、前記変換手段は、前記処理する手段から、前記開始アドレスと前記ＦＦＴタスク・リストとを受信し、前記設定データに基づいて、前記変換手段のＦＦＴステージの数を設定し、前記演算データによって示されるように、前記開始アドレスから識別された前記サンプルを変換して、前記連続したデータのストリームを処理する、装置。
11. 前記命令群、変数、および、設定データは、ＦＦＴ長さ、実行されるべきＦＦＴバタフライ・ステージの数、各ＦＦＴバタフライ・ステージにおけるスケーリング情報、のうちの少なくとも１つを含む請求項１０に記載の装置。
12. 前記命令群、変数、および、演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは前記ＦＦＴ演算を瞬時に開始させるための瞬時開始コマンド、のうちの少なくとも１つを含む請求項１０に記載の装置。
13. 前記命令群、変数、および、演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべき前記複数のＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング情報、実行されるべき各ＦＦＴ演算の開始時間、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む請求項１０に記載の装置。
14. 前記命令群、変数、および、演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始を実行するための命令群、のうちの少なくとも１つを含む請求項１０に記載の装置。
15. ビーコンおよびそれらのサブ・チャネルを識別する手段をさらに備える請求項１０に記載の装置。
16. 前記連続したデータを受信する受信機に備えられたフィルタの振幅歪みおよびフェーズ歪みを補償する手段をさらに備える請求項１０に記載の装置。
17. 前記処理する手段に通信可能に接続された時間オフセット補正を実行する手段をさらに備え、前記時間オフセット補正は、シーケンシャルな命令ソフトウェア・コマンドを処理する手段から受信した時間オフセットを使用して、前記フィルタの振幅歪みおよびフェーズ歪みを補償する手段によって提供された出力において実行される請求項１６に記載の装置。
18. 前記シーケンシャルな命令ソフトウェア・コマンドを処理する手段は、デジタル信号プロセッサを備え、および、前記フーリエ変換を実行する手段は、ハードウェアＦＦＴエンジンを備え、前記命令群、変数、および、演算データは、前記フーリエ変換を実行する手段が、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換を実行する手段が、前記デジタル信号プロセッサに割り込むべきか否かを示す情報を備える請求項１０に記載の装置。
19. 無線通信システムにおいて使用される方法であって、
    前記無線通信システムは、シーケンシャルな命令ソフトウェア・コマンドを処理する命令プロセッサを備え、
    前記命令プロセッサは、サンプリングされた連続したデータの開始アドレスと、命令群、変数、演算データ、および、設定情報を維持する高速フーリエ変換（ＦＦＴ）タスク・リストとを生成するためのＦＦＴアドレス生成器を備え、
    前記命令プロセッサは、連続したデータのストリームに対してフーリエ変換を実行するための複数のＦＦＴステージを備えるフーリエ変換エンジンの実施を制御するフーリエ変換コントローラに接続され、
    前記方法は、
    変数、命令群、設定情報、および、演算データを得て、前記フーリエ変換エンジンを構成するために前記命令プロセッサによって前記ＦＦＴタスク・リストにおいて維持されるべきソフトウェア・タスクのセットを生成することと、
    前記ＦＦＴアドレス生成器によって、サンプリングされた連続したデータの開始アドレスを生成することと、
    前記フーリエ変換エンジンの実施を構成するために、前記ソフトウェア・タスクのセットと、前記フーリエ変換コントローラによってサンプリングされた連続したデータの開始アドレスとを受け取り、処理することと、ここで、前記構成することは、前記ソフトウェア・タスクのセットに従って、および、前記命令プロセッサに関係する前記ＦＦＴアドレス生成器によって生成されたアドレスに基づいて、前記フーリエ変換エンジンの複数のＦＦＴステージの演算を制御することを含み、
    前記構成されたフーリエ変換エンジンによって、連続したデータのストリームについて、フーリエ変換を実行させることとを備え、ここで、前記実行させることは、前記構成されたＦＦＴステージを使用して、サンプルデータを獲得させ、スケーリングさせ、および処理させる、方法。
20. 前記設定情報は、ＦＦＴ長さ、実行されるべきＦＦＴバタフライ・ステージの数、各ＦＦＴバタフライ・ステージにおけるスケーリング情報、のうちの少なくとも１つを含む請求項１９に記載の方法。
21. 前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは、前記ＦＦＴ演算を瞬時に開始させるための瞬時開始コマンドのうちの少なくとも１つを含む請求項１９に記載の方法。
22. 前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべき前記複数のＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング情報、実行されるべき各ＦＦＴ演算の開始時間、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む請求項１９に記載の方法。
23. 前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始を実行するための命令群、のうちの少なくとも１つを含む請求項１９に記載の方法。
24. ビーコンおよびそれらのサブ・チャネルを識別することをさらに備える請求項１９に記載の方法。
25. 前記連続したデータを受信する受信機に備えられたフィルタの振幅歪みおよびフェーズ歪みを補償することをさらに備える請求項１９に記載の方法。
26. 前記命令プロセッサから受信したオフセット時間を使用して、時間オフセット補正を実行することをさらに備える請求項１９に記載の方法。
27. 前記命令プロセッサは、シーケンシャルな命令ソフトウェア・コマンドを処理する動作を実行するデジタル信号プロセッサを備え、
    前記フーリエ変換エンジンは、ハードウェアＦＦＴエンジンを備え、
    前記演算データは、前記フーリエ変換エンジンが、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換エンジンが前記命令プロセッサに割り込むべきか否かを示す情報を備える請求項１９に記載の方法。
28. 請求項１９に記載の方法を実行する、請求項１９に記載された無線通信システム。
29. フーリエ変換を実行するための、コンピュータによって実施されることが可能なコード群を記憶したコンピュータ読取可能な記憶媒体であって、
    前記コード群は、
    コンピュータに対して、ソフトウェア・タスクのセットにおいて、設定情報および演算データを得ることによって、連続したデータについて、フーリエ変換を実行させるためのコードと、ここで、前記コンピュータは、シーケンシャルな命令ソフトウェア・コマンドを処理する命令プロセッサを含み、前記命令プロセッサは、サンプリングされた連続したデータの開始アドレスを生成するための高速フーリエ変換（ＦＦＴ）アドレス生成器と命令、変数、演算データ、および、設定情報を維持するＦＦＴタスク・リストとを備え、前記命令プロセッサは、連続したデータのストリームについて、フーリエ変換を実行するために、複数のＦＦＴステージを備えるフーリエ変換エンジンの実施を制御するためにフーリエ変換コントローラに接続され、
    前記コンピュータに対して、変数、命令群、演算データ、および、設定情報を得て、前記フーリエ変換エンジンを構成するために前記命令プロセッサによって前記ＦＦＴタスク・リストにおいて維持されるべきソフトウェア・タスクのセットを生成させるためのコードと、
    前記コンピュータに対して、前記ＦＦＴアドレス生成器によってサンプリングされた連続したデータの開始アドレスを生成させるためのコードと、
    前記コンピュータに対して、前記フーリエ変換エンジンの実施を構成するために、前記ソフトウェア・タスクのセットと、前記フーリエ変換コントローラによってサンプリングされた連続したデータの開始アドレスとを受け取り、処理させるためのコードと、ここで、前記構成することは、前記ソフトウェア・タスクのセットに従って、および、前記命令プロセッサに関係する前記ＦＦＴアドレス生成器によって生成されたアドレスに基づいて、前記フーリエ変換エンジンの前記複数のＦＦＴステージの演算を制御し、
    前記コンピュータに対して、前記構成されたフーリエ変換エンジンによって、前記連続したデータのストリームについて、フーリエ変換を実行させるためのコードとを備え、ここで、前記実行することは、前記構成されたＦＦＴステージを使用して、サンプルデータを獲得し、スケーリングし、および処理する、
    を備える、コンピュータ読取可能な記憶媒体。
30. 前記設定情報は、ＦＦＴ長さ、実行されるべきＦＦＴバタフライ・ステージの数、各ＦＦＴバタフライ・ステージにおけるスケーリング情報、のうちの少なくとも１つを含む、請求項２９に記載のコンピュータ読取可能な記憶媒体。
31. 前記演算データは、ＯＦＤＭサンプル・メモリからのＯＦＤＭサンプル開始アドレス、スキップするシンボルの数、ＦＦＴ演算の開始時刻、あるいは、前記ＦＦＴ演算を瞬時に開始させるための瞬時開始コマンドのうちの少なくとも１つを含む、請求項２９に記載のコンピュータ読取可能な記憶媒体。
32. 前記演算データは、実施前あるいは実施中にスキップするデータ・シンボルの数、ＦＦＴ長さ、実行されるべき前記複数のＦＦＴステージの数、実行されるべきおのおののＦＦＴステージのスケーリング情報、実行されるべき各ＦＦＴ演算の開始時間、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始のためのビット、からなるグループから選択された少なくとも１つの変数を含む、請求項２９に記載のコンピュータ読取可能な記憶媒体。
33. 前記演算データは、サンプル開始アドレスの読み取りまたは提供のための命令群、実施前または実施中に多くのデータ・シンボルをスキップするための命令群、複数のＦＦＴステージを実行するための命令群、おのおののＦＦＴステージにおいて、スケーリングを実行するための命令群、ＦＦＴ演算を開始するための命令群、および、前記ＦＦＴ演算を瞬時に開始させる瞬時開始を実行するための命令群、のうちの少なくとも１つを含む、請求項２９に記載のコンピュータ読取可能な記憶媒体。
34. 前記コード群は、前記コンピュータに対して、ビーコンおよびそれらのサブ・チャネルを識別させるためのコードをさらに備える、請求項２９に記載のコンピュータ読取可能な記憶媒体。
35. 前記コード群は、前記コンピュータに対して、前記連続したデータを受信する受信機に備えられたフィルタの振幅歪みおよびフェーズ歪みを補償させるためのコードを備える、請求項２９に記載のコンピュータ読取可能な記憶媒体。
36. 前記コード群は、前記コンピュータに対して、前記命令プロセッサから受信した出力時間オフセットを使用して、時間オフセット補正を実行させるためのコードを備える、請求項２９に記載のコンピュータ読取可能な記憶媒体。
37. 前記命令プロセッサは、シーケンシャルな命令ソフトウェア・コマンドを処理する動作を実行するデジタル信号プロセッサを備え、前記フーリエ変換エンジンは、ハードウェアＦＦＴエンジンを備え、
    前記演算データは、前記フーリエ変換エンジンが、フーリエ変換を実行する演算を完了した場合に、前記フーリエ変換エンジンが前記デジタル信号プロセッサに割り込むべきか否かを示す情報を備える、請求項２９に記載のコンピュータ読取可能な記憶媒体。

Images