JP5670586B2 - 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器 - Google Patents

線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器 Download PDF

Info

Publication number
JP5670586B2
JP5670586B2 JP2013556093A JP2013556093A JP5670586B2 JP 5670586 B2 JP5670586 B2 JP 5670586B2 JP 2013556093 A JP2013556093 A JP 2013556093A JP 2013556093 A JP2013556093 A JP 2013556093A JP 5670586 B2 JP5670586 B2 JP 5670586B2
Authority
JP
Japan
Prior art keywords
capacitance
signal line
signal lines
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013556093A
Other languages
English (en)
Other versions
JP2014519629A (ja
Inventor
宮本　雅之
雅之 宮本
飯塚　邦彦
邦彦 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2011/065419 external-priority patent/WO2012063520A1/en
Priority claimed from PCT/JP2012/059823 external-priority patent/WO2013001888A1/en
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013556093A priority Critical patent/JP5670586B2/ja
Publication of JP2014519629A publication Critical patent/JP2014519629A/ja
Application granted granted Critical
Publication of JP5670586B2 publication Critical patent/JP5670586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器に関する。
マトリックス状に分布した線形素子値を検出する装置、例えば、Ｍ本のドライブラインとＬ本のセンスラインとの間に形成される静電容量行列Ｃｉｊ（ｉ＝１、…、Ｍ、ｊ＝１、…、Ｌ）の静電容量値の分布を検出するタッチセンサ装置（接触検出装置）が、特許文献１に開示されている。このタッチセンサ装置は、ドライブラインを順番に選択し、その選択したドライブラインにつながる線形素子の値を検出する走査検出方式により動作する。
また、複数のドライブラインを時系列的な符号系列に基づいて第１のドライブライン群と第２のドライブライン群とに振り分けて駆動し、センスラインに接続され、駆動されたドライブラインとの複数の交差部の容量に生じる電流の総和を電気信号に変換した測定電圧を出力し、センスラインごとに、測定電圧と符号系列とにより積和演算を行い、各交差部の容量に対応する電圧値を求める容量検出回路が特許文献２に記載されている。
複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出回路が特許文献６に開示されている。特許文献６の図１にも示されているように、タッチパネルを駆動するドライブラインと、タッチパネルから信号を読み出すセンスラインとのタッチパネルに対する位置関係は固定されている。
図２７は、従来のタッチセンサシステム９１の構成を示すブロック図である。図２８は、タッチセンサシステム９１に設けられたタッチパネル９３の構成を示す模式図である。タッチセンサシステム９１は、タッチパネル９３と静電容量値分布検出回路９２とを備えている。タッチパネル９３は、水平方向に沿って互いに平行に配置されたドライブラインＨＬ１〜ＨＬＭと、垂直方向に沿って互いに平行に配置されたセンスラインＶＬ１〜ＶＬＭと、ドライブラインＨＬ１〜ＨＬＭとセンスラインＶＬ１〜ＶＬＭとの交点にそれぞれ形成される静電容量Ｃ１１〜ＣＭＭとを備えている。
静電容量値分布検出回路９２は、ドライバ９５を備えている。ドライバ９５は、符号系列に基づいてドライブラインＨＬ１〜ＨＬＭに電圧を印加して各静電容量Ｃ１１〜ＣＭＭを駆動する。静電容量値分布検出回路９２には、センスアンプ９６が設けられている。センスアンプ９６は、ドライバ９５により駆動された各静電容量Ｃ１１〜ＣＭＭに対応する電圧の線形和を、センスラインＶＬ１〜ＶＬＭを通して読み出して、ＡＤ変換器９８に供給する。ＡＤ変換器９８は、センスラインＶＬ１〜ＶＬＭを通して読み出した各静電容量に対応する電圧の線形和をＡＤ変換して容量分布計算部９９に供給する。
容量分布計算部９９は、ＡＤ変換器９８から供給された各静電容量に対応する電圧の線形和と符号系列とに基づいて、タッチパネル９３上の静電容量分布を計算してタッチ認識部９０に供給する。タッチ認識部９０は、容量分布計算部９９から供給された静電容量分布に基づいて、タッチパネル９３上のタッチされた位置を認識する。
静電容量値分布検出回路９２は、タイミングジェネレータ９７を有している。タイミングジェネレータ９７は、ドライバ９５の動作を規定する信号と、センスアンプ９６の動作を規定する信号と、ＡＤ変換器９８の動作を規定する信号とを生成して、ドライバ９５、センスアンプ９６、及びＡＤ変換器９８に供給する。
日本国公開特許公報「特開２０１０−９２２７５号公報（２０１０年４月２２日公開）」 日本国公開特許公報「特許第４３６４６０９号明細書（２００５年６月１６日公開）」 日本国公開特許公報「特許第４３８７７７３号明細書（２００５年６月１６日公開）」 日本国公開特許公報「特開２００５−１１４３６２号公報（２００５年４月２８日公開）」 日本国公開特許公報「特開２００５−１３４２４０号公報（２００５年５月２６日公開）」 米国特許第７、８１２、８２７号明細書（２０１０年１０月１２日）
しかしながら、特許文献１に記載の走査検出方式により動作するタッチセンサ装置においては、二次元に分布する静電容量値を取得するために与えられた時間をＴとし、走査の回数をｍとすると、複数ラインを同時に選択し、それをスキャンして静電容量行列Ｃｉｊの静電容量を検出する処理は時間（Ｔ／ｍ）の間に終わらなければならない。
一般に、検出処理の精度は、例えば平均化等により処理時間が長いほど高めることができるが、タッチセンサ装置が高速な動作に追従できるためには、静電容量値を取得するために与えられる時間Ｔは小さくする必要があり、解像度を上げるためには、走査回数ｍを大きくする必要があり、いずれの場合も処理時間（Ｔ／ｍ）は小さくなり検出精度の劣化を招くという問題がある。
また、特許文献２に記載の容量検出回路では、測定電圧のオフセット誤差をキャンセルするために、符号系列に基づいて第１のドライブラインと第２のドライブラインとに振り分けて駆動し、第１のドライブラインの駆動に基づく測定電圧から、第２のドライブラインの駆動に基づく測定電圧を減算している（特許文献２：明細書段落［００５８］〜［００６１］）。しかしながら、このような構成は、演算過程が２相に渡るため、消費電力を抑えた高速化に不利であるという問題がある。
タッチセンサシステム９１のタッチパネル９３に導電性ペンにより入力する場合を考える。図２９は、タッチセンサシステム９１で発生するファントムノイズを説明するための図である。導電性ペンの先端は、使用感を落とさないため、直径１ｍｍ〜４ｍｍ程度と細いことが好ましい。また、書きやすさのためには、手のひらを大型のタッチパネルに着いた状態でペンを使用できることが好ましい。
本明細書では、入力用導電性ペンを把持した手がタッチパネル上に着いた領域を「お手付き領域」という。
図２９に示すお手付き領域ＨＤＲに配置された静電容量からセンスラインを通って読み出される信号は採用しないように静電容量値分布検出回路９２を構成すれば、入力用導電性ペンを把持した手をタッチパネル上に着いた状態でペン入力位置Ｐにペン入力できるはずである。
上記の設定において、入力用導電性ペンのペン先のタッチ信号は、入力用導電性ペンを把持した手をタッチパネル上に着いたタッチ信号に比べて非常に弱く、ＳＮ比で１０倍〜２０倍程度の差がある。
さらに、人体は空間中の電磁ノイズを受け、人体が空間から受けた電磁ノイズが、入力用導電性ペンを把持した手を通じてタッチパネルに入力される。タッチパネルに入力された電磁ノイズは、入力用導電性ペンを把持した手が乗ったセンスラインを流れる信号に重畳される。このため、図２９のファントムノイズＮＺに示すように、手が乗っていないセンスラインの位置に誤信号を生じさせ、ペン信号の検出が困難になるという問題がある。
また、ペン入力に限らず、スマートフォンにおいてソフトウェアキーボード（アプリケーション）を使用中に、使用者の人体が受ける電磁ノイズが大きいと、使用者の指等がタッチしたセンスライン上にファントムノイズが発生し、押してもいないソフトウェアキーボードのキーが反応するという問題がある。
本明細書では、このように、人体が空間から受けた電磁ノイズが、手、指等を通じてタッチパネルに入力され、手、指等がタッチしたセンスラインを流れる信号に重畳されて生じる誤信号を「ファントムノイズ」という。例えば、図２９に示すように、ファントムノイズＮＺは、お手付き領域ＨＤＲにセンスラインＳＬ１〜ＳＬＭに沿って外接する外接ラインＬ１、Ｌ２の間であって、お手付き領域ＨＤＲの外側に発生する。
本発明の目的は、電磁ノイズを受けた人体の手、指等のパネルへのタッチに起因して生じるファントムノイズの影響を除去することができる線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器を提供することにある。
本発明に係る線形素子値推定方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の線形素子の値の分布を推定する線形素子値推定方法であって、第１時刻において、前記第１信号線を駆動して前記線形素子に対応する出力を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記線形素子に対応する出力を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記線形素子に対応する出力の線形和を前記複数の第２信号線に沿って出力する第１出力工程と、前記複数の第２信号線に沿って出力された線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った線形素子の値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列ｄｉに基づいて、前記複数の第２信号線を並列に駆動して、前記線形素子に対応する出力の線形和を前記複数の第１信号線に沿って出力する第２出力工程と、前記複数の第１信号線に沿って出力された線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った線形素子の値を推定する第２推定工程とを含むことを特徴とする。
この特徴により、第１時刻において、第１信号線を駆動して線形素子に対応する出力を第２信号線から出力させ、第１時刻よりも後の第２時刻において、第１及び第２信号線の接続を切替制御し、第２時刻よりも後の第３時刻において、第２信号線を駆動して線形素子に対応する出力を第１信号線から出力させる。従って、線形素子に対応する出力を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本発明に係る静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力する第１出力工程と、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力する第２出力工程と、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含むことを特徴とする。
本発明に係る集積回路は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備えたことを特徴とする。
本発明に係るタッチセンサシステムは、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、上記集積回路は、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有することを特徴とする。
本発明に係る電子機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする。
本発明に係る他の静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿ってアナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程は、前記アナログ積分器のリセット時にはＶｒｅｆボルトで表される第１電圧により前記複数の第１信号線を駆動し、前記複数の第２信号線に沿って出力された電荷の線形和のサンプリング時には、前記符号系列が前記＋１の場合は（Ｖｒｅｆ＋Ｖ）ボルトで表される第２電圧により、前記符号系列が前記−１の場合は（Ｖｒｅｆ−Ｖ）ボルトで表される第３電圧により前記複数の第１信号線を駆動することを特徴とする。
本発明に係るさらに他の静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記複数の第２信号線に沿って出力された電荷の線形和のサンプリング時に第２電圧により前記複数の第１信号線を駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記線形和のサンプリング時に前記第１電圧により前記複数の第１信号線を駆動することを特徴とする。
本発明に係るさらに他の静電容量値分布検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程の前において、前記アナログ積分器のリセット時、及び前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和のサンプリング時に第１電圧により前記複数の第１信号線を駆動して、前記電荷の線形和の出力を前記アナログ積分器に出力し、前記電荷の線形和の出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。
本発明に係る他の集積回路は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備え、前記駆動部は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記複数の静電容量からの出力のサンプリング時に第２電圧により前記ドライブラインを駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記複数の静電容量からの出力のサンプリング時に前記第１電圧により前記ドライブラインを駆動することを特徴とする。
本発明に係るさらに他の集積回路は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、前記複数の静電容量に対して、各要素が＋１または−１によって構成される直交する符号系列ｄｉに基づいて、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備え、前記駆動部は、前記複数の静電容量からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記複数の静電容量からの出力のサンプリング時に第１電圧により前記第１信号線または第２信号線を駆動して、前記複数の静電容量からの出力を前記アナログ積分器に出力し、前記複数の静電容量からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。
本発明に係る他のタッチセンサシステムは、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、上記集積回路は、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有しており、前記駆動部は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記複数の静電容量からの出力のサンプリング時に第２電圧により前記第１信号線または第２信号線を駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記複数の静電容量からの出力のサンプリング時に前記第１電圧により前記第１信号線または第２信号線を駆動することを特徴とする。
本発明に係るさらに他のタッチセンサシステムは、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、上記集積回路は、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有しており、前記駆動部は、前記複数の静電容量からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記複数の静電容量からの出力のサンプリング時に第１電圧により前記第１信号線または第２信号線を駆動して、前記複数の静電容量からの出力を前記アナログ積分器に出力し、前記複数の静電容量からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。
本発明に係る他の電子機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする。
本発明に係るさらに他の静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記アナログ積分器のゲインを切り替えることを特徴とする。
本発明に係るさらに他の静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記符号系列の列を複数の列に分割して、前記複数の第１信号線の駆動を複数回に分割することを特徴とする。
本発明に係るさらに他の静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、シルベスター（sylvester）法によって生成される２ｎ次のアダマール（Hadamard）行列の各行に相当する＋１または−１によって構成された符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の第１列目を複数の列に分割して、前記符号系列の第１列目に相当する駆動を複数回に分割することを特徴とする。
本発明に係るさらに他の静電容量検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、前記第１信号線駆動工程は、シルベスター（sylvester）法によって生成される２ｎ次のアダマール（Hadamard）行列の各行に相当する＋１または−１によって構成された符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、前記第１出力工程は、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Ｎｕｍを超える列を複数の列に分解して、前記符号系列の前記閾値Ｎｕｍを超える列に対応する駆動を複数回に分割することを特徴とする。
本発明に係る線形素子値推定方法は、第１時刻において、前記第１信号線を駆動して前記線形素子に対応する出力を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記線形素子に対応する出力を前記第１信号線から出力させる第２信号線駆動工程とを包含する。
従って、第１時刻において、第１信号線を駆動して静電容量に対応する電荷を第２信号線から出力させ、第１時刻よりも後の第２時刻において、第１及び第２信号線の接続を切替制御し、第２時刻よりも後の第３時刻において、第２信号線を駆動して静電容量に対応する電荷を第１信号線から出力させる。従って、線形素子に対応する出力を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
実施の形態に係るタッチセンサシステムの構成を示す回路図である。 上記タッチセンサシステムに設けられた集積回路の推定部の構成を示すブロック図である。 上記タッチセンサシステムに設けられたセンサパネルの駆動方法を説明するための図である。 上記センサパネルの駆動方法を説明するためのタイミングチャートである。 上記タッチセンサシステムに設けられたセンサパネルに入力される直交する符号系列の具体例を説明するための図である。 上記直交する符号系列の他の具体例を説明するための図である。 上記直交する符号系列のさらに他の具体例を説明するための図である。 実施の形態２に係るタッチセンサシステムに設けられたセンサパネルの駆動方法を説明するためのタイミングチャートである。 実施の形態２に係るタッチセンサシステムに設けられたセンサパネルの駆動方法を説明するための他のタイミングチャートである。 実施の形態３に係るセンサパネルの駆動方法を説明するための図である。 （ａ）及び（ｂ）は実施の形態４に係るセンサパネルを駆動するための符号系列を説明するための図である。 実施の形態５に係るセンサパネルを駆動するための符号系列を説明するための図である。 上記センサパネルを駆動する方法を示すグラフである。 （ａ）は実施の形態に係るＭ系列に基づく符号系列を説明するための図であり、（ｂ）はＭ系列に基づく符号系列の具体例を示す図である。 上記タッチセンサシステムを搭載した携帯電話機の構成を示す機能ブロック図である。 実施の形態７に係るタッチセンサシステムの構成を示すブロック図である。 上記タッチセンサシステムに設けられたタッチパネルの構成を示す模式図である。 上記タッチパネルに接続された信号線とドライバに接続されたドライブライン及びセンスアンプに接続されたセンスラインとの接続切替回路の構成を示す回路図である。 上記タッチセンサシステムの静電容量分布検出回路に設けられたマルチプレクサの構成を示す回路図である。 図２０の（ａ）（ｂ）は、上記タッチセンサシステムの動作方法を説明するための模式図である。 図２１の（ａ）（ｂ）は、上記タッチセンサシステムの他の動作方法を説明するための模式図である。 実施の形態８に係るタッチセンサシステムの構成を示すブロック図である。 上記タッチパネルに接続された信号線とドライバに接続されたドライブライン及びセンスアンプに接続されたセンスラインとの接続切替回路の構成を示す回路図である。 上記タッチセンサシステムの静電容量分布検出回路に設けられたマルチプレクサの構成を示す回路図である。 実施の形態９に係るタッチセンサシステムの構成を示すブロック図である。 実施の形態１０に係るタッチセンサシステムの構成を示すブロック図である。 従来のタッチセンサシステムの構成を示すブロック図である。 上記タッチセンサシステムに設けられたタッチパネルの構成を示す模式図である。 上記タッチセンサシステムで発生するファントムノイズを説明するための図である。
本発明のタッチセンサシステムに関する実施の一形態について図１〜図２６に基づいて説明すれば以下のとおりである。
（実施の形態１）
（実施の形態に係るタッチセンサシステムの構成）
図１は、実施の形態に係るタッチセンサシステム１の構成を示す回路図である。タッチセンサシステム１は、センサパネル２と、このセンサパネル２を制御する集積回路３とを備えている。センサパネル２は、水平方向に沿って互いに平行に所定の間隔を空けて配置されたＭ本のドライブラインＤＬ１〜ＤＬＭと、このドライブラインに交差する方向に沿って互いに平行に所定の間隔を空けて配置されたＬ本のセンスラインＳＬ１〜ＳＬＬと、これらＭ本のドライブラインＤＬ１〜ＤＬＭのそれぞれとＬ本のセンスラインＳＬ１〜ＳＬＬのそれぞれとの間にＭ行×Ｌ列のマトリックス状に配置された静電容量Ｃｉｊ（ｉ＝１〜Ｍ、ｊ＝１〜Ｌ）とを備えている。
集積回路３は、Ｍ本のドライブラインＤＬ１〜ＤＬＭに接続された駆動部４を有している。集積回路３には、推定部５が設けられている。図２は、集積回路３の推定部５の構成を示すブロック図である。
推定部５は、Ｌ本のセンスラインＳＬ１〜ＳＬＬにそれぞれ接続されたＬ個のアナログ積分器６と、Ｌ個のアナログ積分器６に接続されたスイッチ７と、スイッチ７に接続されたＡＤ変換器８と、ＡＤ変換器８に接続された内積演算部９と、内積演算部９に接続されたＲＡＭ１０とを有している。アナログ積分器６は、一方の入力が接地されたオペアンプと、このオペアンプの出力と他方の入力との間に配置された容量Ｃｉｎｔの積分容量と、オペアンプの他方の入力に結合されたトランジスタと、このトランジスタと並列に接続された他のトランジスタとを有している。
集積回路３には、内積演算部９に接続されて２４０Ｈｚでジェスチャ認識処理（ＡＲＭ等）を実行するアプリケーション処理部１１が設けられている。このように、集積回路３には、アナログ回路とデジタル回路とが混載されている。
（従来のタッチセンサシステムの動作）
本実施の形態の動作を具体的に説明する前に、前述した特許文献１に記載の従来の構成における動作を確認する。Ｍ本のドライブラインとＬ本のセンスラインとの間に形成される静電容量のマトリックスＣｉｊ（ｉ＝１、…、ｍ、ｊ＝１、…、Ｌ）の検出を考える。まず、ドライブラインを一本づつ選択する走査検出を考える。
選択したドライブラインにつながる容量Ｃｉｊ（ｊ＝１，…ｌ）をＶボルトに充電しＣｉｊ×Ｖの信号を蓄える。この信号をセンスライン経由で読み出す際のゲインをＧとすると、検出信号は、
Ｇ×Ｃｉｊ×Ｖ （式１）
となる。
（本実施の形態のタッチセンサシステムの動作）
図３は、タッチセンサシステム１に設けられたセンサパネル２の駆動方法を説明するための図である。図１及び図２で前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は繰り返さない。
本発明の実施の形態として、まず、＋１と−１とから構成される互いに直交する符号長Ｎの符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）を準備する。ここで、符号長Ｎの符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）が「直交する」とは、符号系列ｄｉが下記に示す条件を満足することをいう。
Figure 0005670586
そして、この符号系列ｄｉに基づいて、＋１の場合は＋Ｖボルトが印加され、−１の場合は−Ｖボルトが印加されるように、駆動部４は、Ｍ本のドライブラインＤＬ１〜ＤＬＭを並列に駆動する。すると、各静電容量Ｃｉｊ（ｉ＝１〜Ｍ、ｊ＝１〜Ｌ）に、符号系列の各要素（＋１または−１）に応じて、±Ｃｉｊ・Ｖの電荷を有する信号が蓄えられる。
次に、同じセンスラインにつながる各静電容量に蓄積された電荷により表される信号について、センスラインの結線に沿って電荷加算を行い、センスライン毎にアナログ積分器６で読み出し、出力系列ベクトルｓｊ＝（ｓｊ１、ｓｊ２、…、ｓｊＮ）（ｊ＝１、…、Ｌ）を得る。
図４は、センサパネル２の駆動方法を説明するためのタイミングチャートである。まず、
リセット信号により、アナログ積分器６の積分容量Ｃｉｎｔがリセットされるとともに、センサパネル２にマトリックス状に配置された各静電容量もリセットされる。ここで、リセットとは、容量に蓄積されている電荷を放電するという意味である。そして、ドライブラインＤＬ１〜ＤＬＭを、符号系列ｄ１１、ｄ２１、ｄ３１、…、ｄＭ１の値である＋１または−１に応じて、Ｖｒｅｆ＋Ｖ、またはＶｒｅｆ−Ｖで並列に駆動すると、各静電容量に、符号系列の要素±１に応じた±ＣＶの電荷が蓄えられる。次に、同じセンスラインにつながる各静電容量に蓄積された電荷により表される信号について、センスラインの結線に沿って電荷加算を行い、センスライン毎にアナログ積分器６で読み出す。アナログ積分器６からの出力には、
Figure 0005670586
（この回路の場合、Ｇ＝−１／Ｃｉｎｔ）
が表れるので、このアナログ積分器６からの出力をサンプリング信号に基づいてＡＤ変換器８によりＡＤ変換する。
出力系列ベクトルｓｊｉは、
Figure 0005670586
となり、
Figure 0005670586
符号系列ｄｉと出力系列ベクトルｓｊとの内積演算ｄｉ・ｓｊを行うと、
Figure 0005670586
上記（式１）及び上記（式２）を比較すると、本実施の形態の方式により、従来の走査読み出し方式よりもＮ倍大きい検出信号が得られることがわかる。
センスラインの読み出し方式としては、図１及び図２に示されるアナログ積分器６（積分容量Ｃｉｎｔを用いたオペアンプによる電荷積分器）を使用すると、上記ゲインＧは、（１／Ｃｉｎｔ）となる。
このように、集積回路３の駆動部４は、第１の静電容量列Ｃｉｐ（ｐは１以上（Ｌ−１）以下、ｉ＝１、…、Ｍ）、及び第２の静電容量列Ｃｉｑ（ｐ＜ｑ、ｑは２以上Ｌ以下、ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、符号系列が前記＋１の場合は＋Ｖボルト、−１の場合は−Ｖボルトを印加するようにＭ本のドライブラインを並列に駆動する。そして、第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓｐ１、ｓｐ２、…、ｓｐＮ）、及び、第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓｑ１、ｓｑ２、…、ｓｑＮ）を出力させる。
そして、上記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓｐ１、ｓｐ２、…、ｓｐＮ）は、対応して設けられたアナログ積分器６によって積分され、第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓｑ１、ｓｑ２、…、ｓｑＮ）は、対応して設けられたアナログ積分器６によって積分される。スイッチ７は、各センスラインＳＬ１〜ＳＬＬに対応するアナログ積分器６を順次切り換えて、各アナログ積分器６により積分された静電容量列からの出力をＡＤ変換器８に供給する。
具体的には、まず、第１の静電容量列から出力ｓｐ１がアナログ積分器６に読み出されて積分されると同時に第２の静電容量列から出力ｓｑ１が他のアナログ積分器６に読み出されて積分される。そして、スイッチ７は、アナログ積分器６に接続し、読み出されて積分された出力ｓｐ１をＡＤＣ８に供給する。次に、スイッチ７は、アナログ積分器６との接続を解除して他のアナログ積分器６に接続し、読み出されて積分された出力ｓｑ１をＡＤＣ８に供給する。その後、第１の静電容量列から出力ｓｐ２がアナログ積分器６に読み出されて積分されると同時に第２の静電容量列から出力ｓｑ２が他のアナログ積分器６に読み出されて積分される。そして、スイッチ７は、アナログ積分器６に接続し、読み出されて積分された出力ｓｐ２をＡＤＣ８に供給する。次に、スイッチ７は、アナログ積分器６との接続を解除して他のアナログ積分器６に接続し、読み出されて積分された出力ｓｑ２をＡＤＣ８に供給する。このようにして、出力ｓｐＮ、出力ｓｑＮまでがアナログ積分器６及びスイッチ７により順番にＡＤＣ８に供給される。また、ドライブラインの駆動に合わせて全センスラインのアナログ積分器６が並列に動作する。
ＡＤ変換器８は、アナログ積分器６により積分された静電容量列からの出力をＡＤ変換して内積演算部９に供給する。
内積演算部９は、出力ｓＦｉｒｓｔと符号系列ｄｉとの内積演算に基づいて、ＲＡＭ１０に格納されたデータを参照しながら、ｋ１番目（１≦ｋ１＜Ｍ）のドライブラインに対応する第１の静電容量列の容量値を推定し、出力ｓＳｅｃｏｎｄと符号系列ｄｉとの内積演算に基づいて、ｋ２番目（ｋ１＜ｋ２、１＜ｋ１≦Ｍ）のドライブラインに対応する第２の静電容量列の容量値を推定する。
アプリケーション処理部１１は、内積演算部９により推定された静電容量の容量値に基づいて、ジェスチャー認識処理を実行し、ジェスチャーコマンドを生成する。
（符号系列の具体例）
図５は、センサパネルに入力される直交する符号系列の具体例を説明するための図である。長さＮの直交する符号系列ｄｉの具体例としては、例えば、下記に示す符号系列を挙げることができる。
代表的な直交する符号系列であるアダマール（Hadamard）行列は、図５に示されるシルベスター（sylvester）法によって生成される。基本的な構造として、２行×２列の基本単位を作る。この基本単位の右上、左上、及び左下のビットは同一であり、右下はこれらのビット反転となっている。
次に、前述した２×２の基本要素を、右上、左上、右下、及び左下にブロックとして４つ合成して、４行×４列のビット配列の符号を作る。ここで、２×２の基本単位の作成と同様に、右下のブロックはビット反転となる。同様な手順で、８行×８列、１６行×１６列のビット配列の符号を生成する。これらの行列は、前述した本発明の「直交する」の定義を満足する。
本実施の形態において、例えば、センサパネル２のドライブラインが１６本で構成されていれば、図５に示す１６行×１６列のビット配列の符号を直交する符号系列として使用することができる。ここで、アダマール（Hadamard）行列とは、要素が１または−１のいずれかであり、かつ各行が互いに直交であるような正方行列をいう。すなわち、アダマール行列の任意の２つの行は、互いに垂直なベクトルを表す。
本実施の形態に係る直交する符号系列は、Ｎ次のアダマール行列から任意にＭ行取り出した行列を使用することができる（ここで、Ｍ≦Ｎである）。以下に述べるように、シルベスター法以外の方法によるアダマール行列も本発明に適用することができる。
図６は直交する符号系列の他の具体例を説明するための図であり、図７は直交する符号系列のさらに他の具体例を説明するための図である。シルベスター法によるＮ次のアダマール行列は、Ｎ＝２のべき乗になるが、Ｎが４の倍数であれば、アダマール行列は存在するという予想が存在し、例えば、図６には、Ｎ＝１２のときのアダマール行列が示されており、図７には、Ｎ＝２０のときのアダマール行列が示されている。これらのシルベスター法以外の方法によるアダマール行列も、本実施の形態に係る直交する符号系列として使用することができる。
（内積演算の実際）
内積マトリックスＣ’ｉｊ＝ｄｉ・ｓｊの計算は次の手順で行う。
（１）まず、推定部５のＲＡＭ１０（図２）に格納された内積マトリックスをＣ’ｉｊ＝０にリセットする。
（２）時刻ｔｋ（ｋ＝１、…、Ｎのいずれか）のタイミングでｉ番目（ｉ＝１、…、Ｍ）のドライブラインＤＬｉを電圧Ｖ×ｄｉｋで並列に駆動し、各静電容量に電荷Ｃｉｊ×Ｖ×ｄｉｋを充電する。
（３）各センスラインｊ（ｊ＝１、…、Ｌ）を対応するアナログ積分器６に接続し、時刻ｔｋで充電した静電容量からの出力電圧ｓｊｋを読み出し、各Ｌ本のセンスラインに対応して配置されたＬ個アナログ積分器６にそれぞれ読み出された時刻ｔｋにおけるＬ個の出力電圧ｓｊｋを、スイッチ７により順番にＡＤ変換器８に供給してＡＤ変換し、ＡＤ変換器８によりＡＤ変換された時刻ｔｋにおける出力電圧ｓｊｋを内積演算部９に供給する。内積演算部９に供給された時刻ｔｋにおける出力電圧ｓｊｋは、
Figure 0005670586
となる。
（４）内積演算部９は、ＡＤ変換器８から出力されたＬ個の出力電圧ｓｊｋのそれぞれと、ＲＡＭ１０に格納された符号系列ｄｉｋに応じて加減算を行い（符号系列ｄｉｋ＝１のときは加算し、ｄｉｋ＝−１のときは減算する）、その結果に基づいてＣ’ｉｊの値を更新する。
Figure 0005670586
（５）符号系列の長さに相当するＮ回の処理が回るまでは、時刻をインクリメント（ｔｋ＋１）し、（１）に戻る。
以上の処理が終わると、Ｃ’ｉｊの値は、内積の計算結果となる。
本実施の形態に係るセンサパネル２のドライブラインの本数Ｍ、センスラインの本数Ｌ、及び符号系列の長さＮは、例えば、４インチクラスの携帯情報端末等に適用する場合は、Ｍ＝１６、Ｌ＝３２とすれば、３ｍｍピッチ程度になる。また、例えば、２０インチクラスの画面を有する電子機器に適用する場合は、Ｍ＝４８、Ｌ＝８０により、６ｍｍピッチ程度になる。符号系列の長さＮの自由度は、非常に高いが、例えば、Ｎ＝６４〜５１２である。
（駆動概念の先行技術との差異）
前述した特許文献２に記載の容量検出装置も、符号系列に基づいてドライブラインを駆動し、センスラインに接続され、駆動されたドライブラインとの複数の交差部の容量に生じる電流の総和を電気信号に変換した測定電圧を出力し、センスラインごとに、測定電圧と符号系列とにより積和演算を行い、各交差部の容量に対応する電圧値を求めている。しかしながら、ドライブラインの駆動概念が、下記のように、本実施の形態とは異なる。
例えば、説明の簡単化のために、１本のセンスラインと４本のドライブラインとの間に、容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）が形成されている例を考える。４本のドライブラインの駆動信号（符号系列）が、（１、１、−１、−１）であるとすると（特許文献２の表記では（１、１、０、０））、本実施の形態では、常に全ドライブラインが駆動され、
Ｃ１＋Ｃ２−Ｃ３−Ｃ４ …（式３）
に相当する積分出力を得るが、特許文献２に開示された構成では、「１」に対応するドライブラインのみが駆動され、
Ｃ１＋Ｃ２ …（式４）
に相当する積分出力を得る。本実施の形態の（式３）と特許文献２の（式４）とを比較すると、本実施の形態の積分出力の方が含まれる情報量が多いといえる。
また、
Ｃｉ＝Ｃ＋ΔＣｉ
ΔＣｉ：容量の変化（ΔＣｉは通常、Ｃの１割程度である）
と表すと、
（式３）＝Ｃ１＋Ｃ２−Ｃ３−Ｃ４
＝ΔＣ１＋ΔＣ２−ΔＣ３−ΔＣ４
≒０．２×Ｃ …（式５）
（式４）＝２×Ｃ＋ΔＣ１＋ΔＣ２
≒２×Ｃ …（式６）
となる。
タッチセンサーパネル等では、ΔＣｉはＣの一割程度であるので、（式６）の値は、（式５）の値の１０倍程度になる。即ち、特許文献２の（式６）を実現する積分回路は、（式５）を実現する本実施の形態の積分回路に比べてゲインを１／１０程度に設定せざるを得ず、信号のＳＮ比が劣る。このＳＮ比の違いは、ドライブラインの数Ｍが増加すると、さらに大きくなる。
常に全ドライブラインを並列に駆動している本実施の形態は、測定電圧のオフセット誤差をキャンセルするために、符号系列に基づいて第１のドライブライン（Ｃ１、Ｃ２）と第２のドライブライン（Ｃ３、Ｃ４）とに振り分けて駆動している特許文献２に記載の容量検出回路と異なっている。本実施の形態では、リセットスイッチのフィールドスルーによるオフセットは、ドライブラインに信号を入力しない状態（電圧Ｖｒｅｆで駆動している状態）におけるＡＤ変換器の出力によって計測することができるので、この計測値をデジタル回路において減算すれば、オフセット誤差をキャンセルすることができる。
（正負演算の先行技術との差異）
本実施の形態では、符号系列の値に応じて、＋１の場合は＋Ｖボルト、−１の場合は−ＶボルトになるようにＭ本のドライブラインを並列に駆動し、（式３）に相当する値を一挙に演算する。これに対して特許文献２に記載の構成では、（式４）のＣ１＋Ｃ２を演算し、その後、Ｃ３＋Ｃ４に相当する演算を行う。このように特許文献２に記載の構成では、演算が２相になるため、消費電力を抑えた高速化に不利である。
また、本実施の形態は、符号系列の値が−１の場合は−Ｖボルトになるようにドライブラインを駆動するが、特許文献２に記載の構成は、ドライブラインを＋Ｖボルトに駆動するのみであり、−Ｖボルトに駆動する概念が無い点で相異する。
（推定部５の他の構成）
本実施の形態においては、Ｌ本のセンスラインにそれぞれ対応するアナログ積分器６を配置し、スイッチ７によりこれらのアナログ積分器６を切り換え、ＡＤ変換器８及び内積演算部９を一個ずつ配置した構成の例を示したが、本発明はこれに限定されない。アナログ積分器６を１個設け、このアナログ積分器６の入力切り換えによってセンスライン毎の読み出しを行うように構成してもよい。
また、ＡＤ変換器８を、センスライン及びアナログ積分器毎に設け、スイッチ７をＡＤ変換器８と及び内積演算部９との間に設けるように構成してもよい。
（他の実施形態の構成）
本実施の形態においては、ドライブラインとセンスラインとの間に形成される静電容量の容量値を検出する例を挙げて説明したが、本発明はこれに限定されない。例えば、ドライブラインとセンスラインとの間に形成される線形素子の値を推定する構成に対しても本発明を適用することができるし、また、Ｍ個の入力ｘｋ（ｋ＝１、…、Ｍ）を有して入出力が線形な系のｋ番目の入力ｘｋに対応する係数Ｃｋを推定する構成に対しても本発明を適用することができる。
また、本実施の形態に記載したタッチセンサシステム１と、タッチセンサシステム１に設けられたセンサパネル２に重ねて配置された表示パネルとを備えた電子機器を構成してもよいし、また、タッチセンサシステム１と、センサパネル２を内蔵してセンサパネル２の機能を有する表示パネルとを備えた電子機器を構成してもよい。
（実施の形態２）
（２種類電圧によるセンサパネルの駆動方法）
図８は、実施の形態２に係るタッチセンサシステムに設けられたセンサパネルの駆動方法を説明するためのタイミングチャートである。
図４を参照して前述した実施の形態１に係るセンサパネルの駆動方法では、Ｖｒｅｆ、（Ｖｒｅｆ＋Ｖ）、及び（Ｖｒｅｆ−Ｖ）の３種類の電圧によりセンサパネルを駆動したが、実施の形態２の駆動方法では２種類の電圧Ｖ１・Ｖ２により駆動する。
即ち、符号系列が＋１の場合は、アナログ積分器６（図１）のリセット時に電圧Ｖ１により、各静電容量が結合されたセンスラインからの出力のサンプリング時に電圧Ｖ２によりドライブラインを駆動する。そして、符号系列が−１の場合は、アナログ積分器６のリセット時に電圧Ｖ２により、各静電容量が結合されたセンスラインからの出力のサンプリング時に電圧Ｖ１によりドライブラインを駆動する。
具体的には、図８に示す例では、ドライブラインＤＬ１は、符号系列の対応する要素ｄ１１＝＋１、ｄ１２＝＋１であるので、アナログ積分器６のリセット時に電圧Ｖ１により駆動された後、サンプリング時に電圧Ｖ２により駆動され、次のリセット時に電圧Ｖ１により駆動された後、次のサンプリング時に電圧Ｖ２により駆動される。ドライブラインＤＬ２は、符号系列の対応する要素ｄ２１＝＋１、ｄ２２＝−１であるので、アナログ積分器６のリセット時に電圧Ｖ１により駆動された後、サンプリング時に電圧Ｖ２により駆動され、次のリセット時に電圧Ｖ２により駆動された後、次のサンプリング時に電圧Ｖ１により駆動される。
ドライブラインＤＬ３は、符号系列の対応する要素ｄ３１＝−１、ｄ３２＝−１であるので、アナログ積分器６のリセット時に電圧Ｖ２により駆動された後、サンプリング時に電圧Ｖ１により駆動され、次のリセット時に電圧Ｖ２により駆動された後、次のサンプリング時に電圧Ｖ１により駆動される。ドライブラインＤＬ４は、符号系列の対応する要素ｄ４１＝−１、ｄ４２＝＋１であるので、アナログ積分器６のリセット時に電圧Ｖ２により駆動された後、サンプリング時に電圧Ｖ１により駆動され、次のリセット時に電圧Ｖ１により駆動された後、次のサンプリング時に電圧Ｖ２により駆動される。ドライブラインＤＬＭは、符号系列の対応する要素ｄＭ１＝−１、ｄＭ２＝＋１であるので、アナログ積分器６のリセット時に電圧Ｖ２により駆動された後、サンプリング時に電圧Ｖ１により駆動され、次のリセット時に電圧Ｖ１により駆動された後、次のサンプリング時に電圧Ｖ２により駆動される。
ここで、Ｖ１＝Ｖｄｄ、Ｖ２＝Ｖｓｓ
とすると、出力は、
（Ｃｆ／Ｃｉｎｔ）×（Ｖ１−Ｖ２）＝（Ｃｆ／Ｃｉｎｔ）×（Ｖｄｄ−Ｖｓｓ）
となり、
図４を参照して前述した実施の形態１に係るセンサパネルの駆動方法において、
Ｖｒｅｆ＝（Ｖｄｄ−Ｖｓｓ）／２、
とおいた場合、
Ｖｄｄ＝Ｖｒｅｆ＋Ｖ、
Ｖｓｓ＝Ｖｒｅｆ−Ｖ、
であるから、
Ｖ＝（Ｖｄｄ−Ｖｓｓ）／２
となり、図８に示す例の半分の出力になる。従って、図８に示す実施の形態２の駆動方法によれば、図４の実施の形態１の駆動方法の２倍の信号強度を得ることができ、静電容量に蓄積される電荷を２倍にすることができる。
（オフセット読み出し）
図９は、実施の形態２に係るタッチセンサシステムに設けられたセンサパネルの駆動方法を説明するための他のタイミングチャートである。
図４または図８に示した態様によりドライブラインＤＬ１〜ＤＬＭを並列駆動する前に、図９に示すように、リセット時もサンプリング時も一定電圧ＶｒｅｆによりドライブラインＤＬ１〜ＤＬＭを駆動して、ドライブラインに信号を入れない状態にし、アナログ積分器６（図１及び図２）からオフセット出力値を読み出す。そして、アナログ積分器６から読み出したオフセット出力値をＡＤＣ８によりＡＤ変換する。次に、ＡＤＣ８によりＡＤ変換されたオフセット出力値を内積演算部９により計測し、このオフセット出力値をセンスラインＳＬ１〜ＳＬＬごとにＲＡＭ１０に格納する。
（オフセット補償方法）
その後、図４または図８に示した態様によりドライブラインＤＬ１〜ＤＬＭを並列駆動して、静電容量列からの出力をアナログ積分器６に出力する。そして、ＡＤＣ８は、アナログ積分器６に出力された静電容量列からの出力をＡＤ変換して内積演算部９に供給する。次に、内積演算部９は、ＡＤＣ８により供給された静電容量列からの出力から、ＲＡＭ１０に格納されたオフセット出力値をセンスラインＳＬ１〜ＳＬＬごとに減算して、アナログ積分器６に設けられたリセットスイッチのフィードスルーによるオフセットをキャンセルする。
なお、リセット時もサンプリング時も一定電圧ＶｒｅｆによりドライブラインＤＬ１〜ＤＬＭを駆動して、アナログ積分器６からオフセット出力値を読み出し、ＡＤＣ８によりＡＤ変換したオフセット出力値を内積演算部９により計測する動作を複数回繰り返して複数個のオフセット出力値を計測し、この複数個のオフセット出力値を平均化することによりオフセットに含まれるノイズ成分を削減した平均オフセット出力値をＲＡＭ１０に格納するように構成してもよい。複数回の繰り返し回数は、例えば、６０Ｈｚの場合、１６回であり、２４０Ｈｚの場合、１００回に設定され得る。
（実施の形態３）
（アナログ積分器のゲイン切り替え）
図１０は、実施の形態３に係るセンサパネルの駆動方法を説明するための図である。実施の形態１で前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は繰り返さない。
センサパネル２が４本のドライブラインＤｌ１〜ＤＬ４と４本のセンスラインＳＬ１〜ＳＬ４とを有しており、符号系列が、シルベスター法によって生成される４次のアダマール行列により構成される例を説明する。
アナログ積分器６Ａは、一方の入力が基準電圧Ｖｒｅｆに結合されたオペアンプと、このオペアンプの出力と他方の入力との間に配置された容量Ｃｉｎｔの積分容量と、この積分容量に対してそれぞれ並列に接続された３個の他の積分容量と、３個の他の積分容量のそれぞれとオペアンプの出力との間にそれぞれ設けられた３個のスイッチとを有している。
シルベスター法によって生成される４次のアダマール行列からなる符号系列の各要素の列方向に沿った総和は、１列目が「４」であり、２列目〜４列目が「０」である。従って、この符号系列の１列目の各要素によりドライブラインを駆動するときに、静電容量列からの出力の値は、２列目〜４列目により駆動する場合に比べて著しく大きくなってアナログ積分器６Ａの容量を超え、アナログ積分器６Ａが飽和するおそれがある。
そこで、符号系列の各要素の列方向に沿った総和がアナログ積分器６Ａが飽和する程度に大きい列により、ドライブラインを駆動するときは、アナログ積分器６Ａの飽和を防止するように、アナログ積分器６Ａに設けられたスイッチをオフからオンに切り替える。
シルベスター法によって生成されるアダマール行列は、１列目の要素が必ずすべて＋１となり、列の要素の総和が他の列の総和よりも著しく大きくなり、アナログ積分器６Ａが飽和するおそれが生じるが、上記のようにアナログ積分器６Ａに設けられたスイッチをオフからオンに切り替えて、アナログ積分器６Ａのゲインを切り替えることにより、アナログ積分器の飽和を防止することができる。
以上のように実施の形態３によれば、符号系列の列方向に沿った各要素の総和の絶対値に応じて、アナログ積分器のゲインを切り替えるので、アナログ積分器の飽和を防止することができる。
（アナログ積分器ゲイン切り替えの内積演算部ゲイン切り替えによる補償）
内積演算部９は、ゲインを切り替え可能なアナログ積分器６Ａに出力された静電容量列からの出力をＡＤＣ８によりＡＤ変換したデジタル値と符号系列との内積演算に基づいて、各ドライブラインに対応する静電容量列の容量値を推定する。ここで、内積演算部９は、符号系列の列方向に沿った各要素の総和の絶対値に応じて、デジタル値の重み付けを切り替えて、アナログ積分器６Ａのゲインとデジタル値の重み付けによるゲインとの積が、符号系列の各列ごとに一定にする。
（実施の形態４）
（内積計算の複数駆動による分割）
図１１（ａ）及び（ｂ）は実施の形態４に係るセンサパネルを駆動するための符号系列を説明するための図である。
図１１（ａ）には、シルベスター法によって生成される４次のアダマール行列により構成される符号系列が示されている。この符号系列は、図１０に示される符号系列と同様に、各要素の列方向に沿った総和は、１列目が「４」であり、２列目〜４列目が「０」である。従って、この符号系列の１列目の各要素によりドライブラインを駆動するときに、静電容量列からの出力の値は、２列目〜４列目により駆動する場合に比べて著しく大きくなってアナログ積分器６Ａの容量を超え、アナログ積分器６Ａが飽和するおそれがある。
そこで、図１１（ｂ）に示すように、符号系列の１列目の（１、１、１、１）を、（１、１、０、０）によって表される列と、（０、０、１、１）によって表される列との２列に分割することにより、４本のドライブラインの駆動を４回から５回にし、各要素の列方向に沿った総和「４」を「２」と「２」とに分割して、列方向に沿った総和の最大値を「４」がら「２」に低減して、アナログ積分器の飽和を防止する。
実施の形態４では、シルベスター法によって生成される４次のアダマール行列により構成される符号系列の例を示したが、本発明はこれに限定されない。４次以外の２ｎ次のアダマール行列により構成される符号系列に対して本発明を適用できるし、シルベスター法以外の方法により生成される任意の次数のアダマール行列により構成される符号系列に対しても本発明を適用することができる。
（実施の形態５）
（三角山型駆動方法）
図１２は、実施の形態５に係るセンサパネルを駆動するための符号系列を説明するための図である。
実施の形態５に係るセンサパネルは、Ｍ本のドライブラインとＬ本のセンスラインとの間に形成される静電容量列のそれぞれに対して、シルベスター法によって生成される２ｎ次（Ｍ＜２ｎ）のアダマール行列の各行に相当する＋１または−１によって構成されて互いに直交する符号長Ｎ＞Ｍの符号系列に基づいて、Ｍ本のドライブラインを並列に駆動する。図１２には、１６次のアダマール行列に基づくＭ（＝１３）本のドライブラインに対応した１３行×１６列の符号系列の例を示している。
図１３は、センサパネルを駆動する方法を示すグラフである。横軸は、図１２に示すＮ＝１６のアダマール行列の列方向に沿った位置を示している。縦軸は、このＮ＝１６のアダマール行列の列方向に沿った各要素の総和の絶対値を示している。
Ｎ＝１６のアダマール行列の第１列目は、要素がすべて１であるので、列方向に沿った位置（横軸）と列方向に沿った各要素の総和の絶対値（縦軸）との関係は、線形的に単調増加する線Ｌ１により表される。
Ｎ＝１６のアダマール行列の第９列目（（２（４−１）＋１）列目）は、第１行から第８行までがすべて１であり、第９行から第１６行までがすべて−１であるので、列方向に沿った位置（横軸）と列方向に沿った各要素の総和の絶対値（縦軸）との関係は、線形的に単調増加した後、線形的に単調減少して底辺長さ１６、高さ８の三角山型形状を形成する線Ｌ２によって表される。
Ｎ＝１６のアダマール行列の第５列目（（２４−１−２４−２＋１）列目）は、第１行から第４行までがすべて１であり、第５行から第８行までがすべて−１であり、第９行から第１２行までがすべて１であり、第１３行から第１６行までがすべて−１である。従って、列方向に沿った位置（横軸）と列方向に沿った各要素の総和の絶対値（縦軸）との関係は、底辺長さ８、高さ４の三角山型形状を２個形成する線Ｌ３によって表される。第１３列目（（２４−１＋２４−２＋１）列目）も、第１行から第４行までがすべて１であり、第５行から第８行までがすべて−１であり、第９行から第１２行までがすべて−１であり、第１３行から第１６行までがすべて１であるので、同様に、三角山型形状を２個形成する線Ｌ３によって表される。
第３列、第７列、第１１列、及び第１５列は、底辺長さ４、高さ２の三角山型形状を４個形成する線Ｌ４によって表される。第２列、第４列、第６列、第８列、第１０列、第１２列、第１４列、及び第１６列は、底辺の長さ２、高さ１の三角山型形状を８個形成する線Ｌ５により表される。
ここで、閾値Ｎｕｍを、符号系列の列方向に沿った各要素の総和の絶対値がこれを超えると、アナログ積分器６（図１）が飽和する値であるとする。図１２及び図１３に示す例では、Ｎｕｍ＝３であるとする。そして、ドライブライン数Ｍ＝１３であるとする。
線Ｌ５に対応する第２列、第４列、第６列、第８列、第１０列、第１２列、第１４列、及び第１６列、並びに、線Ｌ４に対応する第３列、第７列、第１１列、及び第１５列は、図１３に示すように、いずれも、閾値Ｎｕｍ＝３を超えないので、Ｍ＝１３本のドライブラインを同時駆動しても、アナログ積分器６は飽和しない。
線Ｌ１に対応する第１列は、閾値Ｎｕｍ＝３を超えるので、閾値Ｎｕｍ＝３に基づいて、ドライブラインの１番目から順番に３本のドライブラインずつ４回駆動した後、ドライブラインＤＬ１３を駆動するように第１列を分割して駆動すると、アナログ積分器６は飽和しない。
一般的には、ドライブラインの１番目からＮｕｍ×［Ｍ／Ｎｕｍ］番目までをＮｕｍ個ずつ駆動することを［Ｍ／Ｎｕｍ］回繰り返した後、残りの（Ｍ／Ｎｕｍ）の余りの個数を並列駆動する。ここで、［ｘ］：ｘの整数部であり、後述する説明においても同様である。
線Ｌ２に対応する第９列は、閾値Ｎｕｍ＝３を超える。線Ｌ２に対応する第９列は、まず、ドライブラインの第２行目から第１３行目までを符号系列の対応箇所により並列に駆動した後、ドライブラインの１行目を駆動する。
一般的には、ドライブラインの（２ｎ−１−（Ｍ−２ｎ−１））行目＝（２ｎ−Ｍ）行目に基づく行からＭ行目までを並列に駆動した後、ドライブラインの１行目から（２ｎ−１−（Ｍ−２ｎ−１））行目＝（２ｎ−Ｍ）行目までを、Ｎｕｍ個ずつ駆動することを［（２ｎ−１−（Ｍ−２ｎ−１）−１）行目に基づく行／Ｎｕｍ］回繰り返した後、残りの（（２ｎ−１−（Ｍ−２ｎ−１）−１）行目に基づく行／Ｎｕｍ）の余りの個数を並列駆動する。
実施の形態５で示す例では、ｎ＝４、Ｍ＝１３であるから、（２ｎ−１−（Ｍ−２ｎ−１））行目＝３行目であるが、３行目から１３行目までを並列駆動しても、符号系列の列方向の総和は＋１であり、閾値Ｎｕｍ＝３よりも２小さい。従って、２行目から１３行目までを並列駆動しても、符号系列の列方向の総和は＋２であり、閾値Ｎｕｍ＝３よりも、まだ小さい。このため、（２ｎ−１−（Ｍ−２ｎ−１））行目は３行目であるが、閾値Ｎｕｍの値を考慮し、（２ｎ−１−（Ｍ−２ｎ−１））行目＝３行目に基づく行として２行目を選択し、２行目から１３行目までを並列駆動する。
線Ｌ３に対応する第５列及び第１３列は、閾値Ｎｕｍ＝３を超える。線Ｌ３に対応する第５列及び第１３列は、まず、ドライブラインの１行目から８行目までを同時に並列駆動する。そして、ドライブラインの１０行目から１３行目までを駆動する。次に、ドライブラインの９本目を駆動する。
一般的には、まず、ドライブラインの１行目から（２ｎ−１）行目までを同時並列に駆動する。そして、ドライブラインの（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））行目に基づく行からＭ行目までを並列に駆動する。次に、ドライブラインの（２ｎ−１＋１）行目から（（（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））に基づく行）−１）行目までを、Ｎｕｍ個ずつ駆動することを［（（（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））に基づく行））−（２ｎ−１＋１）／Ｎｕｍ］回繰り返した後、残りの（（（（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））に基づく行））−（２ｎ−１＋１）／Ｎｕｍ）の余りの個数を並列駆動する。
実施の形態５で示す例では、ｎ＝４、Ｍ＝１３であるから、（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））行目＝１１行目であるが、１１行目から１３行目までを並列駆動しても、符号系列の列方向の総和は＋１であり、閾値Ｎｕｍ＝３よりも２小さい。従って、１０行目から１３行目までを並列駆動しても、符号系列の列方向の総和は＋２であり、閾値Ｎｕｍ＝３よりも、まだ小さい。このため、（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））行目＝１１行目であるが、閾値Ｎｕｍの値を考慮し、（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））行目＝１１行目に基づく行として１０行目を選択し、１０行目から１３行目までを並列駆動する。
次に、ドライブライン数Ｍが１２以下の場合のセンサパネル駆動方法を説明する。まず、８＜Ｍ≦１２の場合を説明する。線Ｌ１及び線Ｌ２の駆動方法は、前述した駆動方法と同じである。線Ｌ３の場合は、まず、ドライブラインの１行目から（２ｎ−１）行目までを同時並列に駆動する。そして、ドライブラインの（２ｎ−１）＋１行目から（２ｎ−１）＋Ｎｕｍ×［（Ｍ−（２ｎ−１））／Ｎｕｍ］番目までをＮｕｍ個ずつ駆動することを［（Ｍ−（２ｎ−１））／Ｎｕｍ］回繰り返した後、残りの（（Ｍ−（２ｎ−１））／Ｎｕｍ）の余りの個数を並列駆動する。
次に、４＜Ｍ≦８の場合を説明する。線Ｌ１の駆動方法は、前述した線Ｌ１の駆動方法と同じである。線Ｌ２の駆動方法は、前述した線Ｌ１の駆動方法と同じである。線Ｌ３の駆動方法は、前述したドライブライン数Ｍ＝１３の場合の線Ｌ２の駆動方法と同じである。
Ｍ≦４の場合は、線Ｌ１の駆動方法は前述した線Ｌ１の駆動方法と同じであり、線Ｌ２及び線Ｌ３の駆動方法も、前述した線Ｌ１の駆動方法と同じである。
ここで、閾値Ｎｕｍ＝１となった場合のセンサパネル駆動方法を説明する。ドライブライン数Ｍ＝１３とする。線Ｌ１、線Ｌ２、及び線Ｌ３の駆動方法は、前述した閾値Ｎｕｍ＝３の場合の駆動方法と同じである。線Ｌ４の場合は、まず、ドライブラインの１行目から（２ｎ−１＋２ｎ−２）行目までを同時並列に駆動する。そして、ドライブラインの（２ｎ−１＋２ｎ−２）＋１番目から（２ｎ−１＋２ｎ−２）＋Ｎｕｍ×［（Ｍ−（２ｎ−１＋２ｎ−２））／Ｎｕｍ］番目までをＮｕｍ個ずつ駆動することを［（Ｍ−（２ｎ−１＋２ｎ−２））／Ｎｕｍ］回繰り返した後、残りの（（Ｍ−（２ｎ−１＋２ｎ−２））／Ｎｕｍ）の余りの個数を並列駆動する。
２ｎ次（Ｍ＜２ｎ）のアダマール行列の次数が増大して、ｎ＞４となったときも前述した駆動方法と同様の方法により駆動すればよい。
なお、符号系列の列方向に沿った位置と、列方向に沿った各要素の総和の絶対値との関係が図１３に示す関係になっていない場合でも、符号系列の行の順番を入れ替えることにより、符号系列の列方向に沿った位置と、列方向に沿った各要素の総和の絶対値とが図１３に示す関係を有するシルベスター法によって生成される２ｎ次（Ｍ＜２ｎ）のアダマール行列とすることができるときは、当該符号系列の行の順番を入れ替えて、上記駆動方法を実施するように構成してもよい。
なお、前述した実施の形態１〜５では、直交符号系列によりドライブラインを並列に駆動する例を示したが、本発明はこれに限定されない。Ｍ系列に基づく符号系列によりドライブラインを駆動してもよい。
図１４の（ａ）は、実施の形態に係るＭ系列に基づく符号系列を説明するための図である。Ｍ系列に基づく符号系列ｄ１＝（ｄ１１、ｄ１２、…、ｄ１Ｎ）、ｄ２＝（ｄ２１、ｄ２２、…、ｄ２Ｎ）、…、ｄＭ＝（ｄＭ１、ｄＭ２、…、ｄＭＮ）は、１番目からＭ番目までのドライブラインを並列駆動し、それぞれ、１または−１の要素を有しているものとし、Ｍ系列に基づく符号系列ｄ１、ｄ２、…、ｄＭは、長さＮ（＝２ｎ−１）のＭ系列を巡回シフトした系列とすると、図１４の（式８）に示す条件を満足する。
「Ｍ系列」は、二進擬似乱数列の一種であり、１と−１（または１と０）の２値のみから構成される。Ｍ系列の１周期の長さは、２ｎ−１である。長さ＝２３−１＝７のＭ系列の例としては、「１、−１、−１、１、１、１、−１」が挙げられる。長さ＝２４−１＝１５のＭ系列の例としては、「１、−１、−１、−１、１、１、１、１、−１、１、−１、１、１、−１、−１」が挙げられる。
図１４の（ｂ）は、Ｍ系列に基づく符号系列の具体例を示す図である。Ｍ系列に基づく符号系列ＭＣＳは、１３行×１５列の符号系列である。符号系列ＭＣＳの１行目は、長さ＝１５のＭ系列「１、−１、−１、−１、１、１、１、１、−１、１、−１、１、１、−１、−１」である。符号系列ＭＣＳの２行目は、１行目のＭ系列を左に１桁巡回シフトしたＭ系列であり、符号系列ＭＣＳの３行目は、２行目のＭ系列を左に１桁巡回シフトしたＭ系列である。以下同様に、符号系列ＭＣＳのｋ行目は、ｋ−１行目のＭ系列を左に１桁巡回シフトしたＭ系列である（２≦ｋ≦１３）。
（実施の形態６）
（タッチセンサシステムを搭載した電子機器）
図１５は、タッチセンサシステム１を搭載した携帯電話機１２の構成を示す機能ブロック図である。携帯電話機（電子機器）１２は、ＣＰＵ１５と、ＲＡＭ１７と、ＲＯＭ１６と、カメラ２１と、マイクロフォン１８と、スピーカ１９と、操作キー２０と、表示パネル１３と、表示制御回路１４と、タッチセンサシステム１とを備えている。各構成要素は、相互にデータバスによって接続されている。
ＣＰＵ１５は、携帯電話機１２の動作を制御する。ＣＰＵ１５は、たとえばＲＯＭ１６に格納されたプログラムを実行する。操作キー２０は、携帯電話機１２のユーザによる指示の入力を受ける。ＲＡＭ１７は、ＣＰＵ１５によるプログラムの実行により生成されたデータ、または操作キー２０を介して入力されたデータを揮発的に格納する。ＲＯＭ１６は、データを不揮発的に格納する。
また、ＲＯＭ１６は、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）やフラッシュメモリなどの書込みおよび消去が可能なＲＯＭである。なお、図１４には示していないが、携帯電話機１２が、他の電子機器に有線により接続するためのインターフェイス（ＩＦ）を備える構成としてもよい。
カメラ２１は、ユーザの操作キー２０の操作に応じて、被写体を撮影する。なお、撮影された被写体の画像データは、ＲＡＭ１７や外部メモリ（たとえば、メモリカード）に格納される。マイクロフォン１８は、ユーザの音声の入力を受付ける。携帯電話機１２は、当該入力された音声（アナログデータ）をデジタル化する。そして、携帯電話機１２は、通信相手（たとえば、他の携帯電話機）にデジタル化した音声を送る。スピーカ１９は、たとえば、ＲＡＭ１７に記憶された音楽データなどに基づく音を出力する。
タッチセンサシステム１は、センサパネル２と集積回路３とを有している。ＣＰＵ１５は、タッチセンサシステム１の動作を制御する。ＣＰＵ１５は、例えばＲＯＭ１６に記憶されたプログラムを実行する。ＲＡＭ１７は、ＣＰＵ１５によるプログラムの実行により生成されたデータを揮発的に格納する。ＲＯＭ１６は、データを不揮発的に格納する。
表示パネル１３は、表示制御回路１４により、ＲＯＭ１６、ＲＡＭ１７に格納されている画像を表示する。表示パネル１３は、センサパネル２に重ねられているか、センサパネル２を内蔵している。
（実施の形態７）
（タッチセンサシステム１ａの構成）
図１６は、実施の形態７に係るタッチセンサシステム１０１ａの構成を示すブロック図である。図１７は、タッチセンサシステム１０１ａに設けられたセンサパネル１０３の構成を示す模式図である。
タッチセンサシステム１０１ａは、センサパネル１０３と静電容量値分布検出回路１０２とを備えている。センサパネル１０３は、水平方向に沿って互いに平行に配置された信号線ＨＬ１〜ＨＬＭ（第１信号線）と、垂直方向に沿って互いに平行に配置された信号線ＶＬ１〜ＶＬＭ（第２信号線）と、信号線ＨＬ１〜ＨＬＭと信号線ＶＬ１〜ＶＬＭとの交点にそれぞれ形成される静電容量Ｃ１１〜ＣＭＭとを備えている。センサパネル１０３は、入力用ペンを把持した手を着くことができる広さを有していることが好ましいが、スマートフォンに使用される大きさであってもよい。
静電容量値分布検出回路１０２は、駆動部１０５を備えている。駆動部１０５は、符号系列に基づいてドライブラインＤＬ１〜ＤＬＭに電圧を印加する。静電容量値分布検出回路１０２には、センスアンプ１０６が設けられている。センスアンプ１０６は、各静電容量に対応する電荷の線形和を、センスラインＳＬ１〜ＳＬＭを通して読み出して、ＡＤ変換器１０８に供給する。
静電容量値分布検出回路１０２は、マルチプレクサ１０４を有している。図１８は、センサパネル１０３に接続された信号線ＨＬ１〜ＨＬＭ、ＶＬ１〜ＶＬＭと駆動部１０５に接続されたドライブラインＤＬ１〜ＤＬＭ及びセンスアンプ１０６に接続されたセンスラインＳＬ１〜ＳＬＭとの接続切替回路の構成を示す回路図である。
マルチプレクサ１０４は、信号線ＨＬ１〜ＨＬＭを駆動部１０５のドライブラインＤＬ１〜ＤＬＭに接続し、信号線ＶＬ１〜ＶＬＭをセンスアンプ１０６のセンスラインＳＬ１〜ＳＬＭに接続する第１接続状態と、信号線ＨＬ１〜ＨＬＭをセンスアンプ１０６のセンスラインＳＬ１〜ＳＬＭに接続し、信号線ＶＬ１〜ＶＬＭを駆動部１０５のドライブラインＤＬ１〜ＤＬＭに接続する第２接続状態とを切替える。
図１９は、タッチセンサシステム１０１ａの静電容量分布検出回路１０２に設けられたマルチプレクサ１０４の構成を示す回路図である。マルチプレクサ１０４は、直列に接続された４個のＣＭＯＳスイッチＳＷ１〜ＳＷ４を有している。タイミングジェネレータ１０７からの制御ラインＣＬは、ＣＭＯＳスイッチＳＷ１のＣＭＯＳスイッチＳＷ２と反対側の一端と、ＣＭＯＳスイッチＳＷ２とＣＭＯＳスイッチＳＷ３との間と、ＣＭＯＳスイッチＳＷ４のＣＭＯＳスイッチＳＷ３と反対側の一端と、反転器ｉｎｖの入力とに接続されている。反転器ｉｎｖの出力は、ＣＭＯＳスイッチＳＷ１とＣＭＯＳスイッチＳＷ２との間と、ＣＭＯＳスイッチＳＷ３とＣＭＯＳスイッチＳＷ４との間とに接続されている。信号線ＨＬ１〜ＨＬＭは、ＣＭＯＳスイッチＳＷ１・ＳＷ２に接続されている。信号線ＶＬ１〜ＶＬＭは、ＣＭＯＳスイッチＳＷ３・ＳＷ４に接続されている。ドライブラインＤＬ１〜ＤＬＭは、ＣＭＯＳスイッチＳＷ１・ＳＷ４に接続されている。センスラインＳＬ１〜ＳＬＭは、ＣＭＯＳスイッチＳＷ２・ＳＷ３に接続されている。
制御線ＣＬの信号をＬｏｗにすると、信号線ＨＬ１〜ＨＬＭは、ドライブラインＤＬ１〜ＤＬＭにつながり、信号線ＶＬ１〜ＶＬＭは、センスラインＳＬ１〜ＳＬＭにつながる。制御線ＣＬの信号をＨｉｇｈにすると、信号線ＨＬ１〜ＨＬＭは、センスラインＳＬ１〜ＳＬＭにつながり、信号線ＶＬ１〜ＶＬＭは、ドライブラインＤＬ１〜ＤＬＭにつながる。
ＡＤ変換器１０８は、センスラインＳＬ１〜ＳＬＭを通して読み出した各静電容量に対応する電荷の線形和をＡＤ変換して容量分布計算部１０９に供給する。
容量分布計算部１０９は、実施の形態１〜実施の形態５と同様に、ＡＤ変換器１０８から供給された各静電容量に対応する電荷の線形和と符号系列とに基づいて、センサパネル１０３上の静電容量分布を計算してタッチ認識部１１０に供給する。タッチ認識部１１０は、容量分布計算部１０９から供給された静電容量分布に基づいて、センサパネル１０３上のタッチされた位置を認識する。
センスアンプ１０６、ＡＤ変換器１０８、及び容量分布計算部１０９は、図１に示す推定部５に対応する。
静電容量値分布検出回路１０２は、タイミングジェネレータ１０７を有している。タイミングジェネレータ１０７は、駆動部１０５の動作を規定する信号と、センスアンプ１０６の動作を規定する信号と、ＡＤ変換器１０８の動作を規定する信号とを生成して、駆動部１０５、センスアンプ１０６、及びＡＤ変換器１０８に供給する。
（タッチセンサシステム１０１ａの動作）
図２０の（ａ）（ｂ）は、タッチセンサシステム１０１ａの動作方法を説明するための模式図である。図２９を参照して前述したように、ファントムノイズＮＺが、お手付き領域ＨＤＲにセンスラインＳＬ１〜ＳＬＭに沿って外接する外接ラインＬ１・Ｌ２の間であって、お手付き領域ＨＤＲの外側に発生するという問題がある。しかしながら、図２０の（ａ）に示すように、お手付き領域ＨＤＲと重ならないセンスライン上、即ち、外接ラインＬ１・Ｌ２の外側に存在するペン入力位置Ｐに入力されたペン信号は、ペン入力位置Ｐを通るセンスライン上にファントムノイズＮＺが発生しないので、ファントムノイズＮＺによるＳＮＲの劣化が無く、検出可能である。
従って、お手付き領域ＨＤＲとペン入力位置Ｐとが、図２９に示す位置関係にあるときは、ドライブラインＤＬ１〜ＤＬＭとセンスラインＳＬ１〜ＳＬＭとを入れ替えて、図２０の（ｂ）に示すように、水平方向の信号線ＨＬ１〜ＨＬＭをドライブラインＤＬ１〜ＤＬＭとして機能させ、垂直方向の信号線ＶＬ１〜ＶＬＭをセンスラインＳＬ１〜ＳＬＭとして機能させ、外接ラインＬ３・Ｌ４の外側の信号を検出するように構成すると、ペン入力位置Ｐへのペン信号の検出が可能となる。
従って、例えば、信号線ＨＬ１〜ＨＬＭを駆動部１０５のドライブラインＤＬ１〜ＤＬＭに接続し、信号線ＶＬ１〜ＶＬＭをセンスアンプ１０６のセンスラインＳＬ１〜ＳＬＭに接続する第１接続状態（図２０の（ｂ））と、信号線ＨＬ１〜ＨＬＭをセンスアンプ１０６のセンスラインＳＬ１〜ＳＬＭに接続し、信号線ＶＬ１〜ＶＬＭを駆動部１０５のドライブラインＤＬ１〜ＤＬＭに接続する第２接続状態（図２９）とを、１フレームごとに交互に、マルチプレクサ１０４により切替えれば、お手付き領域ＨＤＲによりファントムノイズＮＺが発生しても、第１接続状態と第２接続状態とのいずれか一方のタイミングでペン信号の検出が可能となる。他方のタイミングでファントムノイズＮＺがのるため、ペン信号のＳＮＲとしては半分になるが、第１接続状態と第２接続状態とを交互に切替えれば、お手付き領域ＨＤＲによりファントムノイズＮＺが発生してもペン信号の検出が可能となる。
したがって、例えば、タッチセンサシステム１０１ａは、第１時刻において、信号線ＨＬ１〜ＨＬＭを駆動して静電容量に対応する電荷を信号線ＶＬ１〜ＶＬＭから出力させ（第１信号線駆動工程）、そして、第１時刻よりも後の第２時刻において、信号線ＨＬ１〜ＨＬＭ及び信号線ＶＬ１〜ＶＬＭの接続をマルチプレクサ１０４により切替制御し（切替工程）、次に、第２時刻以降の第３時刻において、信号線ＶＬ１〜ＶＬＭを駆動して静電容量に対応する電荷を信号線ＨＬ１〜ＨＬＭから出力させる（第２信号線駆動工程）。
容量分布計算部１０９は、お手付き領域ＨＤＲに外接する長方形の中に配置された静電容量からセンスラインを通って読み出される信号は採用しないように構成されている。お手付き領域ＨＤＲは、入力用導電性ペンを把持した手がタッチパネル上に着いた領域であり、図示しない画像認識手段により認識するように構成することができる。また、お手付き領域ＨＤＲは、タッチセンサシステム１０１ａのユーザが定義するように構成してもよい。
また、ペン入力によるお手付き領域ＨＤＲが発生しないスマートフォンにおいても、上記と同様に、ドライブラインとセンスラインとの切替を行うと、検出すべき指タッチの信号は、いずれの駆動状態でも発生するが、ファントムノイズによる誤信号は、ドライブラインとセンスラインとの切替により発生場所が異なるため、除去可能になる。
図２１の（ａ）（ｂ）は、タッチセンサシステム１０１ａの他の動作方法を説明するための模式図である。図２１の（ａ）に示すように、垂直信号線ＶＬ１〜ＶＬＭをドライブラインＤＬ１〜ＤＬＭに接続して駆動し、水平信号線ＨＬ１〜ＨＬＭをセンスラインＳＬ１〜ＳＬＭに接続すると、指をタッチした指タッチ領域ＦＲに水平方向に沿って外接する外接ラインＬ５・Ｌ６の間であって指タッチ領域ＦＲの外側に発生するファントムノイズＮＺが指タッチ領域ＦＲに対応する信号とともにセンスラインを通して読み出される。そして、図２１の（ｂ）に示すように、水平信号線ＨＬ１〜ＨＬＭをドライブラインＤＬ１〜ＤＬＭに接続して駆動し、垂直信号線ＶＬ１〜ＶＬＭをセンスラインＳＬ１〜ＳＬＭに接続すると、指タッチ領域ＦＲに垂直方向に沿って外接する外接ラインＬ７・Ｌ８の間に発生するファントムノイズＮＺが指タッチ領域ＦＲに対応する信号とともにセンスラインを通して読み出される。
図２１の（ａ）に示す外接ラインＬ５・Ｌ６の間のファントムノイズＮＺと、図２１の（ｂ）に示す外接ラインＬ７・Ｌ８の間のファントムノイズとは、互いに無関係にランダムに発生するので、図２１の（ａ）に示すセンスラインを通して読み出した外接ラインＬ５・Ｌ６の間のファントムノイズＮＺ及び指タッチ領域ＦＲに対応する信号と、図２１の（ｂ）に示すセンスラインを通して読み出した外接ラインＬ７・Ｌ８の間のファントムノイズＮＺ及び指タッチ領域ＦＲに対応する信号とのＡＮＤ操作を行うと、外接ラインＬ５・Ｌ６の間のファントムノイズＮＺと、外接ラインＬ７・Ｌ８の間のファントムノイズＮＺとをキャンセルすることができる。
（実施の形態８）
（タッチセンサシステム１０１ｂの構成）
図２２は、実施の形態８に係るタッチセンサシステム１０１ｂの構成を示すブロック図である。図２３は、センサパネル１０３に接続された信号線ＨＬ１〜ＨＬＭ、ＶＬ１〜ＶＬＭと駆動部１０５ａ・１０５ｂに接続されたドライブラインＤＬ１〜ＤＬＭ及びセンスアンプ１０６ａ・１０６ｂに接続されたセンスラインＳＬ１〜ＳＬＭとの接続切替回路（マルチプレクサ１０４ａ・１０４ｂ）の構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は繰り返さない。
タッチセンサシステム１０１ｂは、静電容量値分布検出回路１０２ａを備えている。静電容量値分布検出回路１０２ａは、２個のマルチプレクサ１０４ａ・１０４ｂを有している。マルチプレクサ１０４ａは、信号線ＨＬ１〜ＨＬＭを介して固定的にセンサパネル１０３に接続されている。静電容量値分布検出回路１０２ａには、駆動部１０５ａ及びセンスアンプ１０６ａが設けられている。駆動部１０５ａは、ドライブラインＤＬ１〜ＤＬＭを介してマルチプレクサ１０４ａに接続されており、センスアンプ１０６ａは、センスラインＳＬ１〜ＳＬＭを介してマルチプレクサ１０４ａに接続されている。
静電容量値分布検出回路１０２ａは、ＡＤ変換器１０８ａ及びタイミングジェネレータ１０７ａを有している。ＡＤ変換器１０８ａは、センスアンプ１０６ａからの出力をＡＤ変換して容量分布計算部１０９に供給する。タイミングジェネレータ１０７ａは、駆動部１０５ａの動作を規定する信号と、センスアンプ１０６ａの動作を規定する信号と、ＡＤ変換器１０８ａの動作を規定する信号とを生成して、駆動部１０５ａ、センスアンプ１０６ａ、及びＡＤ変換器１０８ａに供給する。タイミングジェネレータ１０７ａは、マルチプレクサ１０４ａを制御するための信号を、制御ラインＣＬａを介して供給する。
マルチプレクサ１０４ｂは、信号線ＶＬ１〜ＶＬＭを介して固定的にセンサパネル１０３に接続されている。静電容量値分布検出回路１０２ａには、駆動部１０５ｂ及びセンスアンプ１０６ｂが設けられている。駆動部１０５ｂは、ドライブラインＤＬ１〜ＤＬＭを介してマルチプレクサ１０４ｂに接続されており、センスアンプ１０６ｂは、センスラインＳＬ１〜ＳＬＭを介してマルチプレクサ１０４ｂに接続されている。
静電容量値分布検出回路１０２ａは、ＡＤ変換器１０８ｂ及びタイミングジェネレータ１０７ｂを有している。ＡＤ変換器１０８ｂは、センスアンプ１０６ｂからの出力をＡＤ変換して容量分布計算部１０９に供給する。タイミングジェネレータ１０７ｂは、駆動部１０５ｂの動作を規定する信号と、センスアンプ１０６ｂの動作を規定する信号と、ＡＤ変換器１０８ｂの動作を規定する信号とを生成して、駆動部１０５ｂ、センスアンプ１０６ｂ、及びＡＤ変換器１０８ｂに供給する。タイミングジェネレータ１０７ｂは、マルチプレクサ１０４ｂを制御するための信号を、制御ラインＣＬｂを介して供給する。
静電容量値分布検出回路１０２ａは、同期信号生成部１１１を有している。同期信号生成部１１１は、信号線ＨＬ１〜ＨＬＭを駆動部１０５ａに接続し、信号線ＶＬ１〜ＶＬＭをセンスアンプ１０６ｂに接続する第１接続状態と、信号線ＨＬ１〜ＨＬＭをセンスアンプ１０６ａに接続し、信号線ＶＬ１〜ＶＬＭを駆動部１０５ｂに接続する第２接続状態とを切替えるようにタイミングジェネレータ１０７ａ・１０７ｂがマルチプレクサ１０４ａ・１０４ｂを制御するための同期信号を生成してタイミングジェネレータ１０７ａ・１０７ｂに供給する。
センスアンプ１０６ａ・１０６ｂ、ＡＤ変換器１０８ａ・１０８ｂ、及び容量分布計算部１０９は、図１に示す推定部５に対応する。
図２４は、タッチセンサシステム１０１ｂの静電容量分布検出回路１０２ａに設けられたマルチプレクサ１０４ａ・１０４ｂの構成を示す回路図である。マルチプレクサ１０４ａは、直列に接続された２個のＣＭＯＳスイッチＳＷ５〜ＳＷ６を有している。タイミングジェネレータ１０７ａからの制御ラインＣＬａは、ＣＭＯＳスイッチＳＷ５のＣＭＯＳスイッチＳＷ６と反対側の一端と、ＣＭＯＳスイッチＳＷ６のＣＭＯＳスイッチＳＷ５と反対側の一端と、反転器ｉｎｖの入力とに接続されている。反転器ｉｎｖの出力は、ＣＭＯＳスイッチＳＷ５とＣＭＯＳスイッチＳＷ６との間に接続されている。信号線ＨＬ１〜ＨＬＭは、ＣＭＯＳスイッチＳＷ５・ＳＷ６に接続されている。ドライブラインＤＬ１〜ＤＬＭは、ＣＭＯＳスイッチＳＷ５に接続されている。センスラインＳＬ１〜ＳＬＭは、ＣＭＯＳスイッチＳＷ６に接続されている。
（タッチセンサシステム１０１ｂの動作）
制御線ＣＬａの信号をＬｏｗにすると、信号線ＨＬ１〜ＨＬＭは、ドライブラインＤＬ１〜ＤＬＭにつながる。制御線ＣＬの信号をＨｉｇｈにすると、信号線ＨＬ１〜ＨＬＭは、センスラインＳＬ１〜ＳＬＭにつながる。マルチプレクサ１０４ｂも同様に構成されている。
このように、相似な構成のマルチプレクサ１０４ａ・１０４ｂを備え、マルチプレクサ１０４ａはセンサパネル１０３の信号線ＨＬ１〜ＨＬＭと固定的に接続され、マルチプレクサ１０４ｂはセンサパネル１０３の信号線ＶＬ１〜ＶＬＭと固定的に接続され、マルチプレクサ１０４ａ・１０４ｂは、同期信号生成部１１１が生成した同期信号に基づいて、同期して動作する。マルチプレクサ１０４ａが駆動部１０５ａと接続されるときは、マルチプレクサ１０４ｂはセンスアンプ１０６ｂと接続され、マルチプレクサ１０４ａがセンスアンプ１０６ａと接続されるときは、マルチプレクサ１０４ｂは駆動部１０５ｂと接続される。
（実施の形態９）
図２５は、実施の形態９に係るタッチセンサシステム１０１ｃの構成を示すブロック図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は繰り返さない。
タッチセンサシステム１０１ｃは、静電容量値分布検出回路１０２ｃを備えている。静電容量値分布検出回路１０２ｃは、コントローラ１１２ａ・１１２ｂを有している。コントローラ１１２ａは、マルチプレクサ１０４ａ１〜１０４ａ４を有している。マルチプレクサ１０４ａ１〜１０４ａ４は、図２２〜図２４を参照して前述したマルチプレクサ１０４ａと同様の構成を有しているが、接続される信号線数が少なく、マルチプレクサ１０４ａ１は信号線ＨＬ１〜ＨＬ（ｍ１）と接続され、マルチプレクサ１０４ａ２は信号線ＨＬ（ｍ１＋１）〜ＨＬ（ｍ２）と接続され、マルチプレクサ１０４ａ３は信号線ＨＬ（ｍ２＋１）〜ＨＬ（ｍ３）と接続され、マルチプレクサ１０４ａ４は信号線ＨＬ（ｍ３＋１）〜ＨＬＭと接続されている。但し、１＜ｍ１＜ｍ２＜ｍ３＜Ｍである。
コントローラ１１２ｂは、マルチプレクサ１０４ｂ１〜１０４ｂ４を有している。マルチプレクサ１０４ｂ１〜１０４ｂ４は、図２２〜図２４を参照して前述したマルチプレクサ１０４ｂと同様の構成を有しているが、接続される信号線数が少なく、マルチプレクサ１０４ｂ１は信号線ＶＬ１〜ＶＬ（ｋ１）と接続され、マルチプレクサ１０４ｂ２は信号線ＶＬ（ｋ１＋１）〜ＶＬ（ｋ２）と接続され、マルチプレクサ１０４ｂ３は信号線ＶＬ（ｋ２＋１）〜ＶＬ（ｋ３）と接続され、マルチプレクサ１０４ｂ４は信号線ＶＬ（ｋ３＋１）〜ＶＬＭと接続されている。但し、１＜ｋ１＜ｋ２＜ｋ３＜Ｍである。
マルチプレクサ１０４ａ１〜１０４ａ４及びマルチプレクサ１０４ｂ１〜１０４ｂ４は、それぞれ対応するドライバ、センスアンプ、タイミングジェネレータ、ＡＤＣを有しており、同期信号生成部が生成する同期信号により同期して動作する。コントローラ１１２ａ・１１２ｂは、集積回路（ＩＣ）として実現してもよい。
タッチセンサシステム１０１ｃでは、信号線ＨＬ１〜ＨＬ（ｍ１）・信号線ＨＬ（ｍ１＋１）〜ＨＬ（ｍ２）・信号線ＨＬ（ｍ２＋１）〜ＨＬ（ｍ３）・信号線ＨＬ（ｍ３＋１）〜ＨＬＭをドライバに接続し、信号線ＶＬ１〜ＶＬ（ｋ１）・信号線ＶＬ（ｋ１＋１）〜ＶＬ（ｋ２）・信号線ＶＬ（ｋ２＋１）〜ＶＬ（ｋ３）・信号線ＶＬ（ｋ３＋１）〜ＶＬＭをセンスアンプに接続する第１接続状態と、信号線ＨＬ１〜ＨＬ（ｍ１）・信号線ＨＬ（ｍ１＋１）〜ＨＬ（ｍ２）・信号線ＨＬ（ｍ２＋１）〜ＨＬ（ｍ３）・信号線ＨＬ（ｍ３＋１）〜ＨＬＭをセンスアンプに接続し、信号線ＶＬ１〜ＶＬ（ｋ１）・信号線ＶＬ（ｋ１＋１）〜ＶＬ（ｋ２）・信号線ＶＬ（ｋ２＋１）〜ＶＬ（ｋ３）・信号線ＶＬ（ｋ３＋１）〜ＶＬＭをドライバに接続する第２接続状態を切替制御する。
（実施の形態１０）
図２６は、実施の形態１０に係るタッチセンサシステム１０１ｄの構成を示すブロック図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は繰り返さない。
タッチセンサシステム１０１ｄのセンスアンプは、隣り合うセンスラインからの信号を減算して読み出し、液晶パネル等からのノイズをキャンセルしてＳＮＲを高める構成を有している。
タッチセンサシステム１０１ｄは、静電容量値分布検出回路１０２ｄを備えている。静電容量値分布検出回路１０２ｄは、コントローラ１１３ａ・１１３ｂを有している。コントローラ１１３ａは、マルチプレクサ１１４ａ１〜１１４ａ４を有している。マルチプレクサ１１４ａ１〜１１４ａ４は、図２２〜図２４を参照して前述したマルチプレクサ１０４ａと同様の構成を有しているが、接続される信号線数が少なく、隣接するマルチプレクサは、その境界に配置された信号線を共有する。
マルチプレクサ１１４ａ１は信号線ＨＬ１〜ＨＬ（ｍ１）と接続され、マルチプレクサ１１４ａ２は信号線ＨＬ（ｍ１）〜ＨＬ（ｍ２）と接続され、マルチプレクサ１１４ａ３は信号線ＨＬ（ｍ２）〜ＨＬ（ｍ３）と接続され、マルチプレクサ１１４ａ４は信号線ＨＬ（ｍ３）〜ＨＬＭと接続されている。但し、１＜ｍ１＜ｍ２＜ｍ３＜Ｍである。このように、隣接するマルチプレクサ１１４ａ１・１１４ａ２は、その境界に配置された信号線ＨＬ（ｍ１）を共有し、隣接するマルチプレクサ１１４ａ２・１１４ａ３は、その境界に配置された信号線ＨＬ（ｍ２）を共有し、隣接するマルチプレクサ１１４ａ３・１１４ａ４は、その境界に配置された信号線ＨＬ（ｍ３）を共有する。
コントローラ１１３ｂは、マルチプレクサ１１４ｂ１〜１１４ｂ４を有している。マルチプレクサ１１４ｂ１〜１１４ｂ４は、図２２〜図２４を参照して前述したマルチプレクサ１０４ｂと同様の構成を有しているが、接続される信号線数が少なく、隣接するマルチプレクサは、その境界に配置された信号線を共有する。
マルチプレクサ１１４ｂ１は信号線ＶＬ１〜ＶＬ（ｋ１）と接続され、マルチプレクサ１１４ｂ２は信号線ＶＬ（ｋ１）〜ＶＬ（ｋ２）と接続され、マルチプレクサ１１４ｂ３は信号線ＶＬ（ｋ２）〜ＶＬ（ｋ３）と接続され、マルチプレクサ１１４ｂ４は信号線ＶＬ（ｋ３）〜ＶＬＭと接続されている。但し、１＜ｋ１＜ｋ２＜ｋ３＜Ｍである。このように、隣接するマルチプレクサ１１４ｂ１・１１４ｂ２は、その境界に配置された信号線ＶＬ（ｋ１）を共有し、隣接するマルチプレクサ１１４ｂ２・１１４ｂ３は、その境界に配置された信号線ＶＬ（ｋ２）を共有し、隣接するマルチプレクサ１１４ｂ３・１１４ｂ４は、その境界に配置された信号線ＶＬ（ｋ３）を共有する。
マルチプレクサ１１４ａ１〜１１４ａ４及びマルチプレクサ１１４ｂ１〜１１４ｂ４は、それぞれ対応するドライバ、センスアンプ、タイミングジェネレータ、ＡＤＣを有しており、同期信号生成部が生成する同期信号により同期して動作する。コントローラ１１３ａ・１１３ｂは、集積回路（ＩＣ）として実現してもよい。
このように、隣り合うセンスラインからの信号を減算して読み出し、液晶パネル等からのノイズをキャンセルしてＳＮＲを高めるようにセンスアンプを構成した場合は、隣接するマルチプレクサが、その境界線に配置された信号線を共有することにより、隣接するマルチプレクサの分担の境界に配置されたセンスラインの差動読み出しが、その境界線を超えて連続的に行える。
実施の形態７〜１０に係るタッチセンサシステムは、液晶表示パネルに重ねて配置するか、液晶表示パネルに内蔵して、複数人のマルチタッチによる手書き入力が可能な電子黒板（情報入出力機器）を構成することができる。
本発明に係る線形系係数推定方法は、Ｍ個の入力Ｘｋ（ｋ＝１、…、Ｍ）を有して入出力が線形な系
Figure 0005670586
に対して、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて前記Ｍ個の入力Ｘｋ（ｋ＝１、…、Ｍ）を入力して、Ｎ個の出力ｓ＝（ｓ１、ｓ２、…、ｓＮ）＝（Ｆ（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））を出力する出力工程と、
前記出力ｓと前記符号系列ｄｉとの内積演算に基づいて、ｋ番目の入力Ｘｋに対応する係数Ｃｋを推定する推定工程とを包含することを特徴とする。
この特徴により、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて前記Ｍ個の入力Ｘｋ（ｋ＝１、…、Ｍ）を入力して、Ｎ個の出力ｓ＝（ｓ１、ｓ２、…、ｓＮ）＝（Ｆ（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））を出力するので、Ｍ個の入力にすべて同時に入力して線形系の係数Ｃｋを推定する。従って、従来の構成のように、Ｍ個の入力を１個ずつ選択して走査入力する必要が無くなり、入力数Ｍが増大しても、線形系の係数値を取得するための処理時間は短くならず、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができる。
本発明に係る他の線形系係数推定方法は、Ｍ個の入力Ｘｋ（ｋ＝１、…、Ｍ）を有して入出力が線形な第１の系及び第２の系
Figure 0005670586
のそれぞれに対して、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて前記Ｍ個の入力Ｘｋ（ｋ＝１、…、Ｍ）を入力して、前記第１の系からのＮ個の出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）＝（Ｆ１（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ１（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ１（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））、及び、前記第２の系からのＮ個の出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）＝（Ｆ２（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ２（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ２（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））を出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目の入力Ｘｋに対応する前記第１の系の係数Ｃ１ｋを推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目の入力Ｘｋに対応する前記第２の系の係数Ｃ２ｋを推定する推定工程とを包含することを特徴とする。
この特徴により、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて前記Ｍ個の入力ｘｋ（ｋ＝１、…、Ｍ）を入力して、前記第１の系からのＮ個の出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）＝（Ｆ１（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ１（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ１（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））、及び、前記第２の系からのＮ個の出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）＝（Ｆ２（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ２（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ２（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））を出力するので、Ｍ個の入力にすべて同時に入力して第１の系の係数Ｃ１ｋ及び第２の系の係数Ｃ２ｋを推定する。従って、従来の構成のように、Ｍ個の入力を１個ずつ選択して走査入力する必要が無くなり、入力数Ｍが増大しても、第１及び第２の系の係数値を取得するための処理時間は短くならず、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができる。
本発明に係る線形素子列値推定方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の線形素子列Ｃ１ｉ（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の線形素子列Ｃ２ｉ（ｉ＝１，…，Ｍ）のそれぞれに対して、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の線形素子列からのＮ個の出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の線形素子列からのＮ個の出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の線形素子列の線形素子の値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の線形素子列の線形素子の値を推定する推定工程とを包含することを特徴とする。
この特徴により、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の線形素子列からのＮ個の出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の線形素子列からのＮ個の出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力するので、Ｍ本のドライブラインにすべて同時に入力して第１の線形素子列の線形素子の値及び第２の線形素子列の線形素子の値を推定する。従って、従来の構成のように、Ｍ本のドライブラインを１本ずつ選択して走査入力する必要が無くなり、第１の線形素子列の線形素子の値及び第２の線形素子列の線形素子の値を取得するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができる。
本願発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃ１ｉ（ｉ＝１，…，Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃ２ｉ（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含することを特徴とする。
この特徴により、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力するので、Ｍ本のドライブラインにすべて同時に入力して、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する。従って、従来の構成のように、Ｍ本のドライブラインを１本ずつ選択して走査入力する必要が無くなり、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を取得するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な静電容量検出方法を得ることができる。
また、Ｍ本の全ドライブラインを、符号系列に応じて＋Ｖボルト又は−Ｖボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献２に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、ＳＮ比も良好になる。さらに、２相演算する特許文献２に記載の構成に比べて、演算が一層で済むため、高速化に有利である。
本発明に係る集積回路は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃ１ｉ（ｉ＝１，…，Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃ２ｉ（ｉ＝１，…，Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力させる駆動部と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定部とを備えたことを特徴とする。
この特徴により、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力させるので、Ｍ本のドライブラインにすべて同時に入力して、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する。従って、従来の構成のように、Ｍ本のドライブラインを１本ずつ選択して走査入力する必要が無くなり、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な静電容量検出方法に用いる集積回路を得ることができる。
また、Ｍ本の全ドライブラインを、符号系列に応じて＋Ｖボルト又は−Ｖボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献２に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、ＳＮ比も良好になる。さらに、２相演算する特許文献２に記載の構成に比べて、演算が一層で済むため、高速化に有利である。
本発明に係るタッチセンサシステムは、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃ１ｉ（ｉ＝１，…，Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃ２ｉ（ｉ＝１、…、Ｍ）とを備えるセンサパネルと、上記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、上記集積回路は、前記第１の静電容量列Ｃ１ｉ（ｉ＝１、…、Ｍ）、及び前記第２の静電容量列Ｃ２ｉ（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力させる駆動部と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定部とを有することを特徴とする。
この特徴により、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力させるので、Ｍ本のドライブラインにすべて同時に入力して、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する。従って、従来の構成のように、Ｍ本のドライブラインを１本ずつ選択して走査入力する必要が無くなり、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能なタッチセンサシステムを得ることができる。
また、Ｍ本の全ドライブラインを、符号系列に応じて＋Ｖボルト又は−Ｖボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献２に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、ＳＮ比も良好になる。さらに、２相演算する特許文献２に記載の構成に比べて、演算が一層で済むため、高速化に有利である。
本発明に係る電子機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする。
この特徴により、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）を出力させるので、Ｍ本のドライブラインにすべて同時に入力して、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する。従って、従来の構成のように、Ｍ本のドライブラインを１本ずつ選択して走査入力する必要が無くなり、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値、及びｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能なタッチセンサシステムを備えた電子機器を得ることができる。
また、Ｍ本の全ドライブラインを、符号系列に応じて＋Ｖボルト又は−Ｖボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献２に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、ＳＮ比も良好になる。さらに、２相演算する特許文献２に記載の構成に比べて、演算が一層で済むため、高速化に有利である。
本発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器のリセット時にはＶｒｅｆボルトで表される第１電圧により前記Ｍ本のドライブラインを駆動し、前記第１及び第２静電容量列からの出力のサンプリング時には、前記符号系列が前記＋１の場合は（Ｖｒｅｆ＋Ｖ）ボルトで表される第２電圧により、前記符号系列が前記−１の場合は（Ｖｒｅｆ−Ｖ）ボルトで表される第３電圧により前記Ｍ本のドライブラインを駆動することを特徴とする。
上記特徴により、符号系列に基づいて、簡単な構成により、ドライブラインを並列に駆動することができる。
本発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記第１及び第２静電容量列からの出力のサンプリング時に第２電圧により前記ドライブラインを駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記第１及び第２静電容量列からの出力のサンプリング時に前記第１電圧により前記ドライブラインを駆動することを特徴とする。
上記特徴により、より高い信号強度を得ることができ、静電容量に蓄積される電荷を増大させることができる。
本発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程の前において、前記アナログ積分器のリセット時、及び前記第１及び第２静電容量列からの出力のサンプリング時に第１電圧により前記ドライブラインを駆動して、前記第１及び第２の静電容量列からの出力を前記アナログ積分器に出力し、前記第１及び第２の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。
上記特徴により、アナログ積分器により生じるオフセットをキャンセルすることができる。
本発明に係る集積回路は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する駆動部と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定部とを備えた集積回路であって、前記駆動部は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記第１及び第２静電容量列からの出力のサンプリング時に第２電圧により前記ドライブラインを駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記第１及び第２静電容量列からの出力のサンプリング時に前記第１電圧により前記ドライブラインを駆動することを特徴とする。
上記特徴により、より高い信号強度を得ることができ、静電容量に蓄積される電荷を増大させることができる。
本発明に係る集積回路は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する駆動部と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定部とを備えた集積回路であって、前記駆動部は、前記第１及び第２静電容量列からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記第１及び第２静電容量列からの出力のサンプリング時に第１電圧により前記ドライブラインを駆動して、前記第１及び第２の静電容量列からの出力を前記アナログ積分器に出力し、前記第１及び第２の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。
上記特徴により、アナログ積分器により生じるオフセットをキャンセルすることができる。
本発明に係るタッチセンサシステムは、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）とを備えるセンサパネルと、前記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、前記集積回路は、前記第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び前記第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する駆動部と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定部とを有しており、前記駆動部は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記第１及び第２静電容量列からの出力のサンプリング時に第２電圧により前記ドライブラインを駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記第１及び第２静電容量列からの出力のサンプリング時に前記第１電圧により前記ドライブラインを駆動することを特徴とする。
上記特徴により、より高い信号強度を得ることができ、静電容量に蓄積される電荷を増大させることができる。
本発明に係るタッチセンサシステムは、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）とを備えるセンサパネルと、前記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、前記集積回路は、前記第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び前記第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する駆動部と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定部とを有しており、前記駆動部は、前記第１及び第２静電容量列からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記第１及び第２静電容量列からの出力のサンプリング時に第１電圧により前記ドライブラインを駆動して、前記第１及び第２の静電容量列からの出力を前記アナログ積分器に出力し、前記第１及び第２の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。
上記特徴により、アナログ積分器により生じるオフセットをキャンセルすることができる。
本発明に係る電子機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする。
本発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記アナログ積分器のゲインを切り替えることを特徴とする。
上記特徴により、アナログ積分器の飽和を回避することができる。
本発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、各要素が＋１または−１によって構成される長さＮの直交する符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記符号系列の列を複数の列に分割して、前記Ｍ本のドライブラインの駆動を複数回に分割することを特徴とする。
上記特徴により、アナログ積分器の飽和を回避することができる。
本発明に係る静電容量検出方法は、（Ｍ＝２ｎ）本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記（Ｍ＝２ｎ）本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、シルベスター（sylvester）法によって生成される２ｎ次のアダマール（Hadamard）行列の各行に相当する＋１または−１によって構成されて互いに直交する符号長Ｎ＝Ｍの符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の第１列目を複数の列に分割して、前記符号系列の第１列目に相当する駆動を複数回に分割することを特徴とする。
上記特徴により、アナログ積分器の飽和を回避することができる。
本発明に係る静電容量検出方法は、Ｍ本のドライブラインと１本のセンスラインの間に形成される第１の静電容量列Ｃｉ１（ｉ＝１、…、Ｍ）、及び、上記Ｍ本のドライブラインと他の１本のセンスラインの間に形成される第２の静電容量列Ｃｉ２（ｉ＝１、…、Ｍ）のそれぞれに対して、シルベスター（sylvester）法によって生成される２ｎ次（Ｍ＜２ｎ）のアダマール（Hadamard）行列の各行に相当する＋１または−１によって構成されて互いに直交する符号長Ｎ＞Ｍの符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記Ｍ本のドライブラインを並列に駆動して、前記第１の静電容量列からの出力ｓＦｉｒｓｔ＝（ｓ１１、ｓ１２、…、ｓ１Ｎ）、及び、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄ＝（ｓ２１、ｓ２２、…、ｓ２Ｎ）をアナログ積分器に出力する出力工程と、前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Ｎｕｍを超える列を複数の列に分解して、前記符号系列の前記閾値Ｎｕｍを超える列に対応する駆動を複数回に分割することを特徴とする。
上記特徴により、２ｎ次（Ｍ＜２ｎ）のアダマール行列による駆動において、アナログ積分器の飽和を回避することができる。
本発明に係る線形系係数推定方法は、長さＮの直交するＭ個の符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）に基づいて前記Ｍ個の入力ｘｋ（ｋ＝１、…、Ｍ）を入力して、Ｎ個の出力ｓ＝（ｓ１、ｓ２、…、ｓＮ）＝（Ｆ（ｄ１１、ｄ２１、…、ｄＭ１）、Ｆ（ｄ１２、ｄ２２、…、ｄＭ２）、…、Ｆ（ｄ１Ｎ、ｄ２Ｎ、…、ｄＭＮ））を出力するので、Ｍ個の入力にすべて同時に入力して線形系の係数Ｃｋを推定する。従って、従来の構成のように、Ｍ個の入力を１個ずつ選択して走査入力する必要が無くなり、入力数Ｍが増大しても、線形系の係数値を取得するための処理時間は短くならず、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができるという効果を奏する。
本実施の形態に係る線形素子列値推定方法では、前記符号系列ｄｉ＝（ｄｉ１、ｄｉ２、…、ｄｉＮ）（ｉ＝１、…、Ｍ）の各要素は、＋Ｖまたは−Ｖによって構成されることが好ましい。
上記構成により、各ドライブラインを＋Ｖボルトまたは−Ｖボルトの電圧を印加して駆動することができる。
本実施の形態に係る静電容量検出方法では、前記推定工程は、前記符号系列による１回の並列駆動ごとに、内積に必要な、符号に応じた加減算を実行することが好ましい。
上記構成により、１回の並列駆動ごとに内積演算を実行するので、符号系列の長さに対応するＮ回の並列駆動ごとに内積演算を実行する構成に比較して、パイプライン処理が可能で短時間で演算することができ、また、演算に必要なメモリが少なくて済む。
上記静電容量検出方法では、前記出力工程は、前記第１の静電容量列からの出力ｓＦｉｒｓｔを第１アナログ積分器に出力し、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄを第２アナログ積分器に出力し、前記推定工程は、前記第１アナログ積分器に出力された出力ｓＦｉｒｓｔをＡＤ変換器によりＡＤ変換して前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算を実行し、前記第２アナログ積分器に出力された出力ｓＳｅｃｏｎｄを前記ＡＤ変換器によりＡＤ変換して前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算を実行することが好ましい。
上記構成により、アナログ積分器が各センスラインに対応して並列に配置されるので、マトリックス状に配置された静電容量の全体を検出する検出速度を向上させることができる。
上記静電容量検出方法では、前記出力工程は、前記第１の静電容量列からの出力ｓＦｉｒｓｔをアナログ積分器に出力した後、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄを前記アナログ積分器に出力し、前記推定工程は、前記アナログ積分器に出力された出力ｓＦｉｒｓｔをＡＤ変換器によりＡＤ変換して前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算を実行し、前記アナログ積分器に出力された出力ｓＳｅｃｏｎｄを前記ＡＤ変換器によりＡＤ変換して前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算を実行することが好ましい。
上記構成により、単一のアナログ積分器により推定工程を構成することができるので、より簡単な構成により静電容量を検出することができる。
上記静電容量検出方法では、前記出力工程は、前記第１の静電容量列からの出力ｓＦｉｒｓｔを第１アナログ積分器に出力し、前記第２の静電容量列からの出力ｓＳｅｃｏｎｄを第２アナログ積分器に出力し、前記推定工程は、前記第１アナログ積分器に出力された出力ｓＦｉｒｓｔを第１ＡＤ変換器によりＡＤ変換して前記出力ｓＦｉｒｓｔと前記符号系列ｄｉとの内積演算を実行し、前記第２アナログ積分器に出力された出力ｓＳｅｃｏｎｄを第２ＡＤ変換器によりＡＤ変換して前記出力ｓＳｅｃｏｎｄと前記符号系列ｄｉとの内積演算を実行することが好ましい。
上記構成により、アナログ積分器及びＡＤ変換器が各センスラインに対応して並列に配置されるので、マトリックス状に配置された静電容量の全体を検出する検出速度をより一層向上させることができる。
本実施の形態に係る静電容量検出方法では、前記推定工程は、前記メモリに格納された第１の静電容量列からのオフセット出力を前記出力ｓＦｉｒｓｔから減算した結果と、前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記メモリに格納された第２の静電容量列からのオフセット出力を前記出力ｓＳｅｃｏｎｄから減算した結果と、前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定することが好ましい。
上記構成により、アナログ積分器により生じるオフセットをキャンセルすることができる。
本実施の形態に係る静電容量検出方法では、前記出力工程の前において、前記アナログ積分器のリセット時、及び前記第１及び第２静電容量列からの出力のサンプリング時に第１電圧により前記ドライブラインを駆動して、前記第１及び第２の静電容量列からの出力を前記アナログ積分器に出力し、前記第１及び第２の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出す動作を複数回繰り返して得られた複数個のオフセット出力を平均化してメモリに格納することが好ましい。
上記構成により、アナログ積分器により生じるオフセットに含まれるノイズ成分を削減した後、メモリに格納することができる。
本実施の形態に係る静電容量検出方法では、前記推定工程は、前記出力ｓＦｉｒｓｔをＡＤ変換した第１デジタル値と前記符号系列ｄｉとの内積演算に基づいて、ｋ１番目のドライブラインに対応する前記第１の静電容量列の容量値を推定し、前記出力ｓＳｅｃｏｎｄをＡＤ変換した第２デジタル値と前記符号系列ｄｉとの内積演算に基づいて、ｋ２番目のドライブラインに対応する前記第２の静電容量列の容量値を推定し、前記推定工程は、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記第１及び第２デジタル値の重み付けを切り替えることが好ましい。
上記構成により、アナログ積分器から内積演算部までのゲインを符号系列による駆動ごとに一定にすることができる。
本実施の形態に係る静電容量検出方法では、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Ｎｕｍを超える列は、前記２ｎ次のアダマール行列の１列目、（２ｎ−１＋１）列目、（２ｎ−１＋２ｎ−２＋１）列目、及び（２ｎ−１−２ｎ−２＋１）列目のうちの少なくとも１つであることが好ましい。
上記構成により、２ｎ次（Ｍ＜２ｎ）のアダマール行列による駆動において、簡単なアルゴリズムにより、アナログ積分器の飽和を回避することができる。
本実施の形態に係る静電容量検出方法では、［ｘ］をｘの整数部とし、前記２ｎ次のアダマール行列の１列目が前記閾値Ｎｕｍを超える場合、ドライブラインの１番目からＮｕｍ×［Ｍ／Ｎｕｍ］番目までをＮｕｍ個ずつ駆動することを［Ｍ／Ｎｕｍ］回繰り返した後、残りの（Ｍ／Ｎｕｍ）の余りの個数を並列駆動し、前記アダマール行列の（２ｎ−１＋１）列目が前記閾値Ｎｕｍを超える場合、ドライブラインの（２ｎ−１−（Ｍ−２ｎ−１））行目に基づく行からＭ行目までを並列に駆動した後、ドライブラインの１行目から（２ｎ−１−（Ｍ−２ｎ−１）−１）行目に基づく行までを、Ｎｕｍ個ずつ駆動することを［（２ｎ−１−（Ｍ−２ｎ−１）−１）行目に基づく行／Ｎｕｍ］回繰り返した後、残りの（（２ｎ−１−（Ｍ−２ｎ−１）−１）行目に基づく行／Ｎｕｍ）の余りの個数を並列駆動し、前記アダマール行列の（２ｎ−１＋２ｎ−２＋１）列目が前記閾値Ｎｕｍを超える場合、まず、ドライブラインの１行目から（２ｎ−１）行目までを同時並列に駆動し、そして、ドライブラインの（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））行目に基づく行からＭ行目までを並列に駆動し、次に、ドライブラインの（２ｎ−１＋１）行目から（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））行目に基づく行までを、Ｎｕｍ個ずつ駆動することを［（（（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））に基づく行））−（２ｎ−１＋１）／Ｎｕｍ］回繰り返した後、残りの（（（（（２ｎ−１＋２ｎ−２）−（Ｍ−（２ｎ−１＋２ｎ−２）））に基づく行））−（２ｎ−１＋１）／Ｎｕｍ）の余りの個数を並列駆動することが好ましい。
上記構成により、２ｎ次（Ｍ＜２ｎ）のアダマール行列による駆動において、簡単なアルゴリズムにより、アナログ積分器の飽和を回避することができる。
本実施の形態に係る静電容量検出方法では、行の順番を入れ替えることにより、シルベスター法によって生成される２ｎ次（Ｍ＜２ｎ）のアダマール行列からなる符号系列を生成し、当該符号系列に基づいて前記Ｍ本のドライブラインを並列に駆動することが好ましい。
本発明に係る静電容量値分布検出方法は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出方法であって、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含することを特徴とする。
この特徴により、第１時刻において、第１信号線を駆動して静電容量に対応する電荷を第２信号線から出力させ、第１時刻よりも後の第２時刻において、第１及び第２信号線の接続を切替制御し、第２時刻よりも後の第３時刻において、第２信号線を駆動して静電容量に対応する電荷を第１信号線から出力させる。従って、静電容量に対応する電荷を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本発明に係る静電容量値分布検出回路は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出回路であって、前記複数の第１信号線及び前記複数の第２信号線に接続されたマルチプレクサと、前記マルチプレクサに接続されたドライバと、前記マルチプレクサに接続されたセンスアンプとを備え、前記マルチプレクサは、前記第１信号線を前記ドライバに接続し、前記第２信号線を前記センスアンプに接続する第１接続状態と、前記第１信号線を前記センスアンプに接続し、前記第２信号線を前記ドライバに接続する第２接続状態とを切替えることを特徴とする。
この特徴により、第１信号線をドライバに接続し、第２信号線をセンスアンプに接続する第１接続状態と、第１信号線をセンスアンプに接続し、第２信号線をドライバに接続する第２接続状態とが切替えられる。従って、静電容量に対応する電荷を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本発明に係る他の静電容量値分布検出回路は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出回路であって、前記第１信号線に接続された第１マルチプレクサと、前記第１マルチプレクサに接続された第１ドライバ及び第１センスアンプと、前記第２信号線に接続された第２マルチプレクサと、前記第２マルチプレクサに接続された第２ドライバ及び第２センスアンプと、前記第１信号線を前記第１ドライバに接続し、前記第２信号線を前記第２センスアンプに接続する第１接続状態と、前記第１信号線を前記第１センスアンプに接続し、前記第２信号線を前記第２ドライバに接続する第２接続状態とを切替えるように前記第１及び前記第２マルチプレクサを制御する制御回路とを備えたことを特徴とする。
この特徴により、第１信号線を第１ドライバに接続し、第２信号線を第２センスアンプに接続する第１接続状態と、第１信号線を第１センスアンプに接続し、第２信号線を第２ドライバに接続する第２接続状態とを切替えることができる。従って、静電容量に対応する電荷を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本発明に係るさらに他の静電容量値分布検出回路は、複数の第１信号線と複数の第２信号線との交点に形成される複数の静電容量の値の分布を検出する静電容量値分布検出回路であって、前記複数の第１信号線の一部に接続された第１マルチプレクサと、前記第１マルチプレクサに接続された第１ドライバ及び第１センスアンプと、前記複数の第１信号線の他の一部に接続された第２マルチプレクサと、前記第２マルチプレクサに接続された第２ドライバ及び第２センスアンプと、前記複数の第２信号線の一部に接続された第３マルチプレクサと、前記第３マルチプレクサに接続された第３ドライバ及び第３センスアンプと、前記複数の第２信号線の他の一部に接続された第４マルチプレクサと、前記第４マルチプレクサに接続された第４ドライバ及び第４センスアンプと、前記第１信号線の一部を前記第１ドライバに接続し、前記第１信号線の他の一部を前記第２ドライバに接続し、前記第２信号線の一部を前記第３センスアンプに接続し、前記第２信号線の他の一部を前記第４センスアンプに接続する第１接続状態と、前記第１信号線の一部を前記第１センスアンプに接続し、前記第１信号線の他の一部を前記第２センスアンプに接続し、前記第２信号線の一部を前記第３ドライバに接続し、前記第２信号線の他の一部を前記第４ドライバに接続する第２接続状態とを切替えるように前記第１乃至前記第４マルチプレクサを制御する制御回路とを備えたことを特徴とする。
この特徴により、第１信号線の一部を第１ドライバに接続し、第１信号線の他の一部を第２ドライバに接続し、第２信号線の一部を第３センスアンプに接続し、第２信号線の他の一部を第４センスアンプに接続する第１接続状態と、第１信号線の一部を第１センスアンプに接続し、第１信号線の他の一部を第２センスアンプに接続し、第２信号線の一部を第３ドライバに接続し、第２信号線の他の一部を第４ドライバに接続する第２接続状態とを切替えることができる。
従って、静電容量に対応する電荷を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本発明に係るタッチセンサシステムは、本発明に係る静電容量値分布検出回路と、前記複数の第１信号線と前記複数の第２信号線と前記複数の静電容量とにより構成されるタッチパネルとを備えたことを特徴とする。
本発明に係る情報入出力機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたタッチパネルに重ねて配置されているか、または、前記タッチパネルを内蔵した表示パネルとを備えたことを特徴とする。
本発明に係る静電容量値分布検出方法は、第１時刻において、第１信号線を駆動して静電容量に対応する電荷を第２信号線から出力させ、第１時刻よりも後の第２時刻において、第１及び第２信号線の接続を切替制御し、第２時刻よりも後の第３時刻において、第２信号線を駆動して静電容量に対応する電荷を第１信号線から出力させる。従って、静電容量に対応する電荷を、第１信号線と第２信号線との双方から出力させることができる。このため、手、指等を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本実施の形態に係る静電容量値分布検出方法では、前記複数の第１信号線と前記複数の第２信号線と前記複数の静電容量とにより構成されるタッチパネルは、入力用ペンを把持した手を着くことができる広さを有していることが好ましい。
上記構成により、入力用ペンを把持しながらタッチパネルに着いた手を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本実施の形態に係る静電容量値分布検出回路では、前記複数の第１信号線と前記複数の第２信号線と前記複数の静電容量とにより構成されるタッチパネルは、入力用ペンを把持した手を着くことができる広さを有していることが好ましい。
上記構成により、入力用ペンを把持しながらタッチパネルに着いた手を通じてタッチパネルに入力され、センスラインの信号に重畳される電磁ノイズの影響を除去することができる。
本実施の形態に係るさらに他の静電容量値分布検出回路では、前記複数の第１信号線の一部と前記複数の第１信号線の他の一部とは、境界にある信号線を共有し、前記複数の第２信号線の一部と前記複数の第２信号線の他の一部とは、境界にある信号線を共有していることが好ましい。
上記構成により、隣接するマルチプレクサの分担の境界に配置されたセンスラインの差動読み出しが、その境界線を超えて連続的に行える。
本実施の形態に係るタッチセンサシステムでは、前記静電容量値分布検出回路は、ペン入力に基づく静電容量の値の分布を検出することが好ましい。
本実施の形態に係る情報入出力機器では、前記静電容量値分布検出回路は、ペン入力に基づく静電容量の値の分布を検出することが好ましい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、マトリックス状に構成された線形系の係数、素子値、または静電容量を推定または検出する方法、及びこの方法に従って動作する集積回路、タッチセンサシステム、及び電子機器に適用することができる。また本発明は、指紋検出システムに適用することもできる。
本発明は、複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出方法、静電容量値分布検出回路、タッチセンサシステム、及び情報入出力機器に利用することができる。
また、本発明は、ペン入力に際してお手付き領域が発生するような大型のタッチパネルを備えたタッチセンサシステム、例えば、複数人のマルチタッチによる手書き入力が可能な電子黒板、タブレット端末に使用することができる。
１ タッチセンサシステム
２ センサパネル
３ 集積回路
４ 駆動部
５ 推定部
６、６Ａ アナログ積分器
７ スイッチ
８ ＡＤ変換器
９ 内積演算部
１０ ＲＡＭ
１１ アプリケーション処理部
１２ 携帯電話機
１３ 表示パネル
１４ 表示制御回路
１５ ＣＰＵ
１６ ＲＯＭ
１７ ＲＡＭ
１８ マイクロフォン
１９ スピーカ
２０ 操作キー
２１ カメラ
１０１ａ タッチセンサシステム
１０２ 静電容量値分布検出回路
１０３ センサパネル
１０４ マルチプレクサ
１０４ａ マルチプレクサ（第１マルチプレクサ）
１０４ｂ マルチプレクサ（第２マルチプレクサ）
１０４ａ１ マルチプレクサ（第１マルチプレクサ）
１０４ａ２ マルチプレクサ（第２マルチプレクサ）
１０４ｂ１ マルチプレクサ（第３マルチプレクサ）
１０４ｂ２ マルチプレクサ（第４マルチプレクサ）
１１４ａ１ マルチプレクサ（第１マルチプレクサ）
１１４ａ２ マルチプレクサ（第２マルチプレクサ）
１１４ｂ１ マルチプレクサ（第３マルチプレクサ）
１１４ｂ２ マルチプレクサ（第４マルチプレクサ）
１０５ 駆動部
１０５ａ 駆動部（第１ドライバ）
１０５ｂ 駆動部（第２ドライバ）
１０６ センスアンプ
１０６ａ センスアンプ（第１センスアンプ）
１０６ｂ センスアンプ（第２センスアンプ）
１０７ タイミングジェネレータ
１０７ａ タイミングジェネレータ（制御回路）
１０７ｂ タイミングジェネレータ（制御回路）
１０８ ＡＤ変換器
１０９ 容量分布計算部
１１０ タッチ認識部
１１１ 同期信号生成部（制御回路）
１１２ａ、１１２ｂ、１１３ａ、１１３ｂ コントローラ
ＨＬ１〜ＨＬＭ 信号線（第１信号線）
ＶＬ１〜ＶＬＭ 信号線（第２信号線）
Ｃ１１〜ＣＭＭ 静電容量
ＤＬ１〜ＤＬＭ ドライブライン
ＳＬ１〜ＳＬＭ センスライン
ＳＷ１〜ＳＷ４ スイッチ
ＨＤＲ お手付き領域
Ｌ１〜Ｌ４ 外接ライン
Ｐ ペン入力位置
ＮＺ ファントムノイズ

Claims (19)

  1. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の線形素子の値の分布を推定する線形素子値推定方法であって、
    第１時刻において、前記第１信号線を駆動して前記線形素子に対応する出力を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記線形素子に対応する出力を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記線形素子に対応する出力の線形和を前記複数の第２信号線に沿って出力する第１出力工程と、
    前記複数の第２信号線に沿って出力された線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った線形素子の値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列ｄｉに基づいて、前記複数の第２信号線を並列に駆動して、前記線形素子に対応する出力の線形和を前記複数の第１信号線に沿って出力する第２出力工程と、
    前記複数の第１信号線に沿って出力された線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った線形素子の値を推定する第２推定工程とを含むことを特徴とする線形素子値推定方法。
  2. 前記符号系列ｄｉの各要素は、＋Ｖまたは−Ｖによって構成される請求項１記載の線形素子値推定方法。
  3. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、
    前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    前記複数の静電容量に対して、符号系列ｄｉに基づいて、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備えたことを特徴とする集積回路。
  4. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、
    前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    上記集積回路は、前記複数の静電容量に対して、符号系列ｄｉに基づいて、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有することを特徴とするタッチセンサシステム。
  5. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力する第１出力工程と、
    前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力する第２出力工程と、
    前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含むことを特徴とする静電容量検出方法。
  6. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、
    前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備えたことを特徴とする集積回路。
  7. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、
    前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    上記集積回路は、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有することを特徴とするタッチセンサシステム。
  8. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿ってアナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程は、前記アナログ積分器のリセット時にはＶｒｅｆボルトで表される第１電圧により前記複数の第１信号線を駆動し、前記複数の第２信号線に沿って出力された電荷の線形和のサンプリング時には、前記符号系列が前記＋１の場合は（Ｖｒｅｆ＋Ｖ）ボルトで表される第２電圧により、前記符号系列が前記−１の場合は（Ｖｒｅｆ−Ｖ）ボルトで表される第３電圧により前記複数の第１信号線を駆動することを特徴とする静電容量検出方法。
  9. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程は、前記符号系列が前記＋１の場合は、前記アナログ積分器のリセット時に第１電圧により、前記複数の第２信号線に沿って出力された電荷の線形和のサンプリング時に第２電圧により前記複数の第１信号線を駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記線形和のサンプリング時に前記第１電圧により前記複数の第１信号線を駆動することを特徴とする静電容量検出方法。
  10. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程の前において、前記アナログ積分器のリセット時、及び前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和のサンプリング時に第１電圧により前記複数の第１信号線を駆動して、前記電荷の線形和の出力を前記アナログ積分器に出力し、前記電荷の線形和の出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする静電容量検出方法。
  11. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、
    前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備え、
    前記駆動部は、前記符号系列が前記＋１の場合は、アナログ積分器のリセット時に第１電圧により、前記複数の静電容量からの出力のサンプリング時に第２電圧により前記第１信号線又は前記第２信号線を駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記複数の静電容量からの出力のサンプリング時に前記第１電圧により前記第１信号線又は前記第２信号線を駆動することを特徴とする集積回路。
  12. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する集積回路であって、
    前記集積回路は、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    前記複数の静電容量に対して、各要素が＋１または−１によって構成される直交する符号系列ｄｉに基づいて、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを備え、
    前記駆動部は、前記複数の静電容量からの出力をアナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記複数の静電容量からの出力のサンプリング時に第１電圧により前記第１信号線または第２信号線を駆動して、前記複数の静電容量からの出力を前記アナログ積分器に出力し、前記複数の静電容量からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする集積回路。
  13. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、
    前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    上記集積回路は、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有しており、
    前記駆動部は、前記符号系列が前記＋１の場合は、アナログ積分器のリセット時に第１電圧により、前記複数の静電容量からの出力のサンプリング時に第２電圧により前記第１信号線または第２信号線を駆動し、前記符号系列が前記−１の場合は、前記アナログ積分器のリセット時に前記第２電圧により、前記複数の静電容量からの出力のサンプリング時に前記第１電圧により前記第１信号線または第２信号線を駆動することを特徴とするタッチセンサシステム。
  14. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量を有するセンサパネルと前記センサパネルを制御する集積回路とを備え、前記複数の静電容量の値の分布を検出するタッチセンサシステムであって、
    前記タッチセンサシステムは、第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させ、前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御し、前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させ、
    上記集積回路は、前記複数の静電容量に対して、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように、前記第１時刻において、前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿って出力させ、前記第３時刻において、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って出力させる駆動部と、
    前記第１時刻において、前記複数の第２信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定し、前記第３時刻において、前記複数の第１信号線に沿って出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する推定部とを有しており、
    前記駆動部は、前記複数の静電容量からの出力をアナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記複数の静電容量からの出力のサンプリング時に第１電圧により前記第１信号線または第２信号線を駆動して、前記複数の静電容量からの出力を前記アナログ積分器に出力し、前記複数の静電容量からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とするタッチセンサシステム。
  15. 請求項４、請求項７、請求項１３、及び請求項１４のいずれか一項に記載のタッチセンサシステムと、
    前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする電子機器。
  16. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記複数の第１信号線が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記アナログ積分器のゲインを切り替えることを特徴とする静電容量検出方法。
  17. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、各要素が＋１または−１によって構成される符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記符号系列の列を複数の列に分割して、前記複数の第１信号線の駆動を複数回に分割することを特徴とする静電容量検出方法。
  18. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量値分布検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、シルベスター（sylvester）法によって生成される２ ｎ 次のアダマール（Hadamard）行列の各行に相当する＋１または−１によって構成された符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の第１列目を複数の列に分割して、前記符号系列の第１列目に相当する駆動を複数回に分割することを特徴とする静電容量検出方法。
  19. 複数の第１信号線と複数の第２信号線との交点にそれぞれ形成される複数の静電容量の値の分布を検出する静電容量検出方法であって、
    第１時刻において、前記第１信号線を駆動して前記静電容量に対応する電荷を前記第２信号線から出力させる第１信号線駆動工程と、
    前記第１時刻よりも後の第２時刻において、前記第１及び前記第２信号線の接続を切替制御する切替工程と、
    前記第２時刻よりも後の第３時刻において、前記第２信号線を駆動して前記静電容量に対応する電荷を前記第１信号線から出力させる第２信号線駆動工程とを包含し、
    前記第１信号線駆動工程は、シルベスター（sylvester）法によって生成される２ ｎ 次のアダマール（Hadamard）行列の各行に相当する＋１または−１によって構成された符号系列ｄｉに基づいて、前記符号系列が前記＋１の場合は＋Ｖボルト、前記−１の場合は−Ｖボルトを印加するように前記複数の第１信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第２信号線に沿ってアナログ積分器に出力する第１出力工程と、
    前記複数の第２信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第２信号線に沿った静電容量の容量値を推定する第１推定工程とを含み、
    前記第２信号線駆動工程は、前記符号系列に基づいて、前記複数の第２信号線を並列に駆動して、前記静電容量に蓄積された電荷の線形和を前記複数の第１信号線に沿って前記アナログ積分器に出力する第２出力工程と、
    前記複数の第１信号線に沿って前記アナログ積分器に出力された電荷の線形和と前記符号系列ｄｉとの内積演算に基づいて、各第１信号線に沿った静電容量の容量値を推定する第２推定工程とを含み、
    前記第１出力工程は、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Ｎｕｍを超える列を複数の列に分解して、前記符号系列の前記閾値Ｎｕｍを超える列に対応する駆動を複数回に分割することを特徴とする静電容量検出方法。
JP2013556093A 2011-06-29 2012-05-22 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器 Expired - Fee Related JP5670586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013556093A JP5670586B2 (ja) 2011-06-29 2012-05-22 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPPCT/JP2011/065419 2011-06-29
PCT/JP2011/065419 WO2012063520A1 (en) 2010-11-12 2011-06-29 Linear system coefficient estimating method, linear device column value estimating method, capacitance detecting method, integrated circuit, touch sensor system, and electronic device
PCT/JP2012/059823 WO2013001888A1 (en) 2011-06-27 2012-04-04 Capacitance distribution detection method, capacitance distribution detection circuit, touch sensor system, and information input/output device
JPPCT/JP2012/059823 2012-04-04
PCT/JP2012/063577 WO2013001954A1 (en) 2011-06-27 2012-05-22 Linear device value estimating method, capacitance detection method, integrated circuit, touch sensor system, and electronic device
JP2013556093A JP5670586B2 (ja) 2011-06-29 2012-05-22 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器

Publications (2)

Publication Number Publication Date
JP2014519629A JP2014519629A (ja) 2014-08-14
JP5670586B2 true JP5670586B2 (ja) 2015-02-18

Family

ID=51427118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013556093A Expired - Fee Related JP5670586B2 (ja) 2011-06-29 2012-05-22 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器

Country Status (1)

Country Link
JP (1) JP5670586B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11003A (en) * 1854-06-06 Combination of railroad tracks and wheels
JP5133791B2 (ja) * 2008-06-19 2013-01-30 株式会社ジャパンディスプレイイースト タッチパネル付き表示装置
JP2011076265A (ja) * 2009-09-29 2011-04-14 Seiko Instruments Inc 座標入力装置
JP5295090B2 (ja) * 2009-12-18 2013-09-18 株式会社ワコム 指示体検出装置

Also Published As

Publication number Publication date
JP2014519629A (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
JP4927216B1 (ja) 線形素子列値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器
TWI550447B (zh) 線性裝置值估算方法、電容偵測方法、積體電路、觸摸感測器系統、及電子裝置
US20140125629A1 (en) Touch sensor system, and electronic device
US9830026B2 (en) Touch sensor system and electronic device
JP5740534B2 (ja) 信号処理システム、タッチパネルコントローラ、並びに、これを用いたタッチパネルシステム及び電子機器
WO2018029948A1 (ja) タッチパネルコントローラ、電子機器、容量検出方法、および位置検出方法
US20150253926A1 (en) Semiconductor device and electronic apparatus
WO2016021356A1 (ja) 入力装置
JP5792399B2 (ja) タッチパネルコントローラ、並びにこれを用いた電子機器
JP5989937B2 (ja) 信号処理システム、タッチパネルシステム、及び、電子機器
WO2014002907A1 (ja) タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器
JP5670586B2 (ja) 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、電子機器
JP5872670B2 (ja) タッチパネルシステムおよび電子機器
JP5770315B2 (ja) タッチセンサシステム、及び電子機器
JP5864621B2 (ja) タッチセンサシステム、及び電子機器
JP5663104B2 (ja) タッチパネルシステムおよび電子機器
JP5290381B2 (ja) 静電容量検出回路及び電子機器
JP5575996B1 (ja) 線形素子値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器
JP2013008316A (ja) 線形系係数推定方法、集積回路、及び電子機器
WO2017090299A1 (ja) 表示モジュール、タッチパネルコントローラ、及び電子機器
CN108227977A (zh) 对触摸屏控制器中的不同采样率的并行分析
WO2014103844A1 (ja) タッチセンサシステム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141217

R150 Certificate of patent or registration of utility model

Ref document number: 5670586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees