JP5668764B2

JP5668764B2 - Method for producing silicon single crystal

Info

Publication number: JP5668764B2
Application number: JP2013002674A
Authority: JP
Inventors: 梅野　繁; 繁梅野
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2013-01-10
Filing date: 2013-01-10
Publication date: 2015-02-12
Anticipated expiration: 2029-07-01
Also published as: JP2013082622A

Description

本発明はシリコン単結晶の製造方法に関し、特に、チョクラルスキー法（ＣＺ法）によって育成され、半導体デバイスの基板用として好適に用いられるシリコン単結晶の製造方法に関する。また、本発明は、シリコンウェーハに関し、特に、チョクラルスキー法によって育成されたシリコン単結晶インゴットから切り出され、半導体デバイスの基板として好適なシリコンウェーハに関する。 The present invention relates to a method for producing a silicon single crystal, and more particularly to a method for producing a silicon single crystal that is grown by the Czochralski method (CZ method) and is suitably used for a substrate of a semiconductor device. The present invention also relates to a silicon wafer, and more particularly to a silicon wafer that is cut out from a silicon single crystal ingot grown by the Czochralski method and is suitable as a substrate for a semiconductor device.

チョクラルスキー法によってシリコン単結晶を育成する場合、その結晶に含まれる欠陥の種類や分布は、結晶の引上げ速度Ｖとシリコン単結晶内の成長方向の温度勾配Ｇの比に依存する。 When a silicon single crystal is grown by the Czochralski method, the type and distribution of defects contained in the crystal depend on the ratio of the crystal pulling speed V and the temperature gradient G in the growth direction in the silicon single crystal.

図１２はＶ／Ｇと欠陥の種類及び分布との一般的な関係を示す図である。 FIG. 12 is a diagram showing a general relationship between V / G and the type and distribution of defects.

図１２に示すように、Ｖ／Ｇが大きい場合は空孔が過剰となり、空孔の凝集体である微小ボイド（一般にＣＯＰと呼ばれている欠陥）が発生する。一方、Ｖ／Ｇが小さい場合は格子間シリコン原子が過剰となり、格子間シリコンの凝集体である転位クラスタが発生する。したがって、ＣＯＰも転位クラスタも含まない結晶を製造するには、Ｖ／Ｇが結晶の径方向と長さ方向で適切な範囲に入るように制御しなければならない。まず、結晶の径方向については、どの位置でもＶは一定であるので、温度勾配Ｇが所定の範囲に入るようにＣＺ炉内の高温部分（ホット・ゾーン）の構造を設計しなければならない。次に、結晶の長さ方向については、Ｇは結晶の引き上げ長さに依存するので、Ｖ／Ｇを所定の範囲に保つ為には、結晶の長さ方向にＶを変化させなければならない。現在は、直径３００ｍｍのシリコン単結晶でも、Ｖ／Ｇを制御する事によって、ＣＯＰも転位クラスタも含まない結晶が量産されている。 As shown in FIG. 12, when V / G is large, vacancies become excessive, and microvoids (generally called COP) that are aggregates of vacancies are generated. On the other hand, when V / G is small, interstitial silicon atoms become excessive, and dislocation clusters, which are aggregates of interstitial silicon, are generated. Therefore, in order to produce a crystal containing neither COP nor dislocation clusters, it is necessary to control V / G so as to fall within an appropriate range in the crystal radial direction and length direction. First, since V is constant at any position in the radial direction of the crystal, the structure of the high temperature portion (hot zone) in the CZ furnace must be designed so that the temperature gradient G falls within a predetermined range. Next, with respect to the length direction of the crystal, G depends on the pulling length of the crystal. Therefore, in order to keep V / G within a predetermined range, V must be changed in the length direction of the crystal. At present, even a silicon single crystal having a diameter of 300 mm has been mass-produced by controlling V / G and containing neither COP nor dislocation clusters.

上記のように、Ｖ／Ｇを制御して引き上げたＣＯＰと転位クラスタを含まないシリコンウェーハが量産され、電子デバイスの製造に使われている。しかし、これらのウェーハは決して全面が均質ではなく、熱処理された場合の挙動が異なる複数の領域を含んでいる。図１２に示すように、ＣＯＰが発生する領域と転位クラスタが発生する領域の間には、Ｖ／Ｇが大きい方から順に、ＯＳＦ領域、Ｐｖ領域、Ｐｉ領域の三つの領域が存在する。ＯＳＦ領域とは、as-grown状態（結晶成長後に何の熱処理も行っていない状態）で板状酸素析出物（ＯＳＦ核）を含んでおり、高温（一般的には１０００℃から１２００℃）で熱酸化した場合にＯＳＦ（Oxidation Induced Stacking Fault）が発生する領域である。Ｐｖ領域とは、as-grown状態で酸素析出核を含んでおり、低温及び高温（例えば、８００℃と１０００℃）の２段階の熱処理を施した場合に酸素析出物が発生し易い領域である。Ｐｉ領域とは、as-grown状態で殆ど酸素析出核を含んでおらず、熱処理を施されても酸素析出物が発生し難い領域である。 As described above, COPs pulled by controlling V / G and silicon wafers that do not contain dislocation clusters are mass-produced and used for manufacturing electronic devices. However, these wafers are never uniform over the entire surface, and include a plurality of regions that behave differently when heat-treated. As shown in FIG. 12, there are three regions, an OSF region, a Pv region, and a Pi region, in order from the largest V / G, between the region where COP occurs and the region where dislocation clusters occur. The OSF region contains plate-like oxygen precipitates (OSF nuclei) in an as-grown state (a state in which no heat treatment is performed after crystal growth), and at a high temperature (generally 1000 ° C. to 1200 ° C.). This is a region where an OSF (Oxidation Induced Stacking Fault) occurs when thermal oxidation occurs. The Pv region is an area where oxygen precipitate nuclei are contained in an as-grown state, and oxygen precipitates are likely to be generated when two-stage heat treatment is performed at low and high temperatures (for example, 800 ° C. and 1000 ° C.). . The Pi region is a region that hardly contains oxygen precipitation nuclei in an as-grown state and hardly generates oxygen precipitates even when heat treatment is performed.

ＣＯＰが発生し始めるＶ／Ｇと転位クラスタが発生し始めるＶ／Ｇの差は極めて小さいので、ＣＯＰも転位クラスタも含まない結晶を製造するには、Ｖの厳密な管理が必要である。 Since the difference between V / G at which COP begins to occur and V / G at which dislocation clusters begin to occur is very small, strict control of V is required to produce a crystal that does not contain COPs or dislocation clusters.

従来は、ＯＳＦ領域を含むように引き上げ速度プロファイルを設定し、引き上げた結晶から切り出したサンプルにＣｕ（銅）デコレーションやＯＳＦ評価のための熱処理を行ってＯＳＦ領域の広さを評価し、その広さに基づいて後続の引き上げの速度プロファイルを調整していた（特許文献１、２参照）。すなわち、ＯＳＦ領域が広ければＶ／Ｇが大きい（Ｇが小さい）ので後続の引き上げではＶを低めに設定し、逆に、ＯＳＦ領域が狭ければＶ／Ｇが小さい（Ｇが大きい）ので後続の引き上げではＶを高めに設定していた。 Conventionally, a pulling speed profile is set so as to include the OSF region, and a sample cut out from the pulled crystal is subjected to Cu (copper) decoration or heat treatment for OSF evaluation to evaluate the width of the OSF region. Based on this, the speed profile of the subsequent pulling was adjusted (see Patent Documents 1 and 2). That is, if the OSF region is wide, V / G is large (G is small), so that V is set lower in subsequent pulling, and conversely, if the OSF region is narrow, V / G is small (G is large). The V was set to be higher in the raising.

これらの方法は、ＯＳＦ領域の広さや位置を指標として後続の引き上げの速度プロファイルを調整する方法なので、製品として出荷されるウェーハにも必然的にＯＳＦ領域が含まれる。今のところ、ＯＳＦ領域は電子デバイスに影響を与えていないようである。しかし、ＯＳＦ領域は、as-grown状態でもＯＳＦの核、すなわち、板状の酸素析出物を含む領域であるので、将来の電子デバイスではその特性を劣化させる原因となる可能性が高い。従って、今後は、ＯＳＦ領域の広さを引上げ速度調整の指標とせずに、ＯＳＦ領域を含まない結晶を安定的に引き上げる方法を開発することが必要であると考えられる。 Since these methods adjust the speed profile of subsequent pulling using the size and position of the OSF region as an index, the wafers shipped as products necessarily include the OSF region. So far, the OSF region does not seem to affect the electronic device. However, since the OSF region is a region containing OSF nuclei, that is, plate-like oxygen precipitates even in the as-grown state, it is highly likely to cause deterioration in the characteristics of future electronic devices. Therefore, in the future, it is considered necessary to develop a method for stably pulling up a crystal not including the OSF region without using the width of the OSF region as an index for adjusting the pulling rate.

ＯＳＦ領域を引上げ速度調整の指標としない方法として、シリコンの弾性定数の極低温化に伴う減少（ソフト化）の大きさから、結晶中の空孔濃度を推定して後続の引き上げの速度プロファイルを調整する方法が提案されている（特許文献３参照）。しかしながら、この方法を実施するには、シリコン単結晶から切り出したウェーハに、加工歪みを除去する為のエッチングを施し、薄膜振動子となるＺｎＯやＡｌＮを蒸着し、外部磁場を必要に応じて印加した状態で、２５Ｋ（−２４８℃）以下の温度域で冷却しながら、超音波パルスを伝播させ、伝播した超音波パルスの音速変化を検出し、この音速変化から、冷却温度の低下に伴う弾性定数の減少量を算出し、この算出した弾性定数の減少量からシリコンウェーハ中に存在する空孔濃度を評価する、といった手順を踏まなければならない。このため、高価な評価設備と複雑な手順が必要となり、シリコン単結晶の製造工程でのルーチン的な検査には到底適用出来ない。 As a method that does not use the OSF region as an index for adjusting the pulling speed, the vacancy concentration in the crystal is estimated from the magnitude of the decrease (softening) of the elastic constant of silicon accompanying the cryogenic temperature, and the speed profile of the subsequent pulling is calculated. A method of adjusting has been proposed (see Patent Document 3). However, in order to implement this method, a wafer cut out from a silicon single crystal is etched to remove processing strain, ZnO or AlN to be a thin film vibrator is deposited, and an external magnetic field is applied as necessary. In this state, while cooling in a temperature range of 25K (−248 ° C.) or lower, an ultrasonic pulse is propagated, and a change in the sound speed of the propagated ultrasonic pulse is detected. From this change in sound speed, elasticity accompanying a decrease in cooling temperature is detected. It is necessary to take a procedure such as calculating the amount of decrease of the constant and evaluating the concentration of vacancies existing in the silicon wafer from the calculated amount of decrease of the elastic constant. For this reason, expensive evaluation equipment and complicated procedures are required, and it cannot be applied to routine inspection in the manufacturing process of silicon single crystals.

シリコン単結晶中の結晶欠陥を検出する方法として様々な原理に基づく評価方法が提案されている。昔から行われている湿式の選択エッチング法は、シリコンに対して酸化作用を持つ物質と酸化物を溶解する作用を持つ物質の混合液にサンプルを浸漬して結晶欠陥をエッチングされた表面の凹凸（多くの場合はエッチピット）として顕在化する方法である。酸化作用を持つ物質としては硝酸やクロム酸などが用いられ、酸化物を溶解する作用を持つ物質としてはふっ酸が用いられている。用いられる化学物質の種類とその混合比によって、正常なシリコン／欠陥の選択比が異なり、感度や検出可能な欠陥の種類が異なる。湿式の選択エッチング法は、他の方法に比べて感度は低いが、簡便であるので、現在でも結晶欠陥評価に用いられている。代表的なエッチング液として、いずれも考案者の名前を冠した、ライト液、セコ液、ダッシュ液などを挙げることができる。 Evaluation methods based on various principles have been proposed as methods for detecting crystal defects in a silicon single crystal. The wet selective etching method, which has been used for a long time, is an uneven surface on which crystal defects are etched by immersing a sample in a mixed solution of a substance that has an oxidizing action on silicon and a substance that dissolves the oxide. It is a method that manifests as (in many cases etch pits). Nitric acid, chromic acid or the like is used as a substance having an oxidizing action, and hydrofluoric acid is used as a substance having an action of dissolving an oxide. Depending on the type of chemical substance used and its mixing ratio, the normal silicon / defect selection ratio differs, and the sensitivity and the types of detectable defects differ. The wet selective etching method has a lower sensitivity than other methods, but is simple and is still used for evaluating crystal defects. As typical etching liquids, light liquid, seco liquid, dash liquid, etc., all named after the inventor, can be mentioned.

１９９０年代から一般的に用いられるようになった赤外トモグラフィー法は、シリコンと欠陥の屈折率の違いを利用した方法である。赤外線はシリコンを透過するので、ウェーハ内部の欠陥を評価することが出来る。この方法は、湿式の選択エッチング法に比べて、酸素析出物やＣＯＰに対する感度が高いのが特長である。 The infrared tomography method that has been generally used since the 1990s is a method that utilizes the difference in refractive index between silicon and defects. Since infrared rays pass through silicon, defects inside the wafer can be evaluated. This method is characterized by higher sensitivity to oxygen precipitates and COP than the wet selective etching method.

また、特許文献４には、反応性イオンエッチング（Reactive Ion Etching: RIE）を利用した欠陥検出方法が記載されている。この方法は、熱処理によりＢＭＤなどの酸素析出物を顕在化させた後、Ｓｉ／ＳｉＯ_２の選択比が高い条件でサンプルに対してＲＩＥを行う方法である。これにより、酸素析出物（ＳｉＯ_２）がエッチングされずに、突起として顕在化する。Ｓｉ／ＳｉＯ_２の選択比が高い条件を選べば、赤外トモグラフィー法よりも高感度な欠陥評価が可能だと報告されている。
特開２００５−１９４１８６号公報国際公開第９９／４０２４３号パンフレット特開２００７−２６１９３５号公報特開２０００−５８５０９号公報 Patent Document 4 describes a defect detection method using reactive ion etching (RIE). This method is a method in which RIE is performed on a sample under a condition with a high Si / SiO ₂ selection ratio after revealing oxygen precipitates such as BMD by heat treatment. As a result, oxygen precipitates (SiO ₂ ) are not etched but are manifested as protrusions. It has been reported that if conditions with a high Si / SiO ₂ selection ratio are selected, defect evaluation with higher sensitivity than infrared tomography is possible.
JP 2005-194186 A International Publication No. 99/40243 Pamphlet JP 2007-261935 A JP 2000-58509 A

しかしながら、特許文献４においては、熱処理によって顕在化させたＢＭＤなどの酸素析出物の評価が可能であると報告されているに止まり、as-grown状態のシリコンウェーハに対する評価については述べられていない。特許文献４が出願された当時の技術水準では、as-grown状態のシリコンウェーハに含まれる欠陥として問題視されていたのはＯＳＦ核だけであり、ＯＳＦ核は熱酸化によって容易に顕在化することから、これをas-grown状態で検出する意義は無かったものと考えられる。また、特許文献４が出願された当時の技術水準では、Ｐｖ領域がas-grown状態で酸素析出核を含んでいるか否かも不明であった。 However, Patent Document 4 only reports that it is possible to evaluate oxygen precipitates such as BMD that are manifested by heat treatment, and does not describe evaluation of an as-grown silicon wafer. In the state of the art at the time when Patent Document 4 was filed, only the OSF nucleus was regarded as a defect included in the silicon wafer in the as-grown state, and the OSF nucleus is easily manifested by thermal oxidation. Therefore, it is considered that there was no significance in detecting this in the as-grown state. Further, at the time of the application of Patent Document 4, it was unclear whether the Pv region contained an oxygen precipitation nucleus in the as-grown state.

しかも、特許文献４が出願された当時の技術水準では、Ｐｖ領域はデバイス形成に適したパーフェクト領域であると考えられていた。しかしながら、Ｐｖ領域は、as-grown状態でも酸素析出核、すなわち、熱酸化されてもＯＳＦを誘起しない微小な酸素析出物を含む領域であることから、今後電子デバイスのさらなる微細化が進行すると、Ｐｖ領域であっても電子デバイスに影響を与える可能性を否定できない。 Moreover, at the time of the application of Patent Document 4, the Pv region was considered to be a perfect region suitable for device formation. However, since the Pv region is an oxygen precipitate nucleus in an as-grown state, that is, a region containing minute oxygen precipitates that do not induce OSF even when thermally oxidized, if further miniaturization of electronic devices proceeds in the future, Even in the Pv region, the possibility of affecting the electronic device cannot be denied.

本発明は、上記事情に鑑みてなされたものであって、ＯＳＦ領域の位置や広さを指標とせずに、引き上げられた結晶に含まれる領域を簡便な方法で特定して、後続の引き上げの速度プロファイルを調整することによって、ＣＯＰ領域も転位クラスタ領域も含まず、且つ、Ｐｖ領域も低減されたシリコン単結晶を製造することを目的とする。また、このようにして製造されたシリコン単結晶から切り出されたシリコンウェーハを提供することを目的とする。 The present invention has been made in view of the above circumstances, and without using the position and area of the OSF region as an index, the region included in the pulled crystal is specified by a simple method, and the subsequent pulling is performed. By adjusting the velocity profile, an object is to produce a silicon single crystal that does not include a COP region or a dislocation cluster region and has a reduced Pv region. Moreover, it aims at providing the silicon wafer cut out from the silicon single crystal manufactured in this way.

本発明者は、as-grown状態のシリコンウェーハに対して反応性イオンエッチングを施した場合に、どのような欠陥を顕在化させることができるか鋭意研究を行った。その結果、as-grown状態のシリコンウェーハに対して反応性イオンエッチングを施すと、ＯＳＦ領域に含まれるＯＳＦ核とＰｖ領域に含まれる酸素析出核が顕在化することが明らかとなった。このことは、Ｐｖ領域とＰｉ領域との境界を判別することが可能となることを意味する。したがって、ＯＳＦ領域の位置や広さを指標とするのではなく、Ｐｖ領域の位置や広さを指標とすることによって、ホット・ゾーンの経時変化に応じた引き上げ速度Ｖのプロファイル変更を行うことができると考えられる。さらには、Ｐｖ領域の広さと引き上げ速度Ｖの関係に基づいて引き上げ速度Ｖのプロファイル調整を行うことによって、Ｐｖ領域が所望の広さのシリコン単結晶を育成することも可能だと考えられる。 The present inventor has intensively studied what kinds of defects can be revealed when reactive ion etching is performed on a silicon wafer in an as-grown state. As a result, it has been clarified that when reactive ion etching is performed on an as-grown silicon wafer, OSF nuclei contained in the OSF region and oxygen precipitate nuclei contained in the Pv region become apparent. This means that the boundary between the Pv region and the Pi region can be determined. Therefore, it is possible to change the profile of the pulling-up speed V according to the time-dependent change of the hot zone by using the position and width of the Pv area as an index instead of using the position and area of the OSF area as an index. It is considered possible. Furthermore, it is considered that by adjusting the profile of the pulling speed V based on the relationship between the width of the Pv region and the pulling speed V, it is possible to grow a silicon single crystal having a desired width in the Pv region.

本発明によるシリコン単結晶の製造方法は、このような技術的知見に基づき成されたものであって、チョクラルスキー法によってＣＯＰ及び転位クラスタを含まないシリコン単結晶インゴットを育成する育成工程と、シリコン単結晶インゴットからシリコンウェーハを切り出す切り出し工程と、as-grown状態のシリコンウェーハに対して反応性イオンエッチングを施すことにより、酸化シリコンを含むgrown-in欠陥をエッチング面上の突起として顕在化させるエッチング工程とを備え、エッチング工程にて顕在化された突起の発生領域に基づいて、後続の育成工程における育成条件を、前記エッチング工程にて前記突起が発生する領域の面積が前記シリコンウェーハの面積の１０％以下となるよう調整することを特徴とする。 The method for producing a silicon single crystal according to the present invention is based on such technical knowledge, and a growing step of growing a silicon single crystal ingot that does not contain COP and dislocation clusters by the Czochralski method, By cutting out a silicon wafer from a silicon single crystal ingot and performing reactive ion etching on the silicon wafer in the as-grown state, the grown-in defects including silicon oxide are revealed as protrusions on the etched surface. An etching step, and based on the generation region of the protrusions revealed in the etching step, the growth condition in the subsequent growth step is the area of the region where the protrusions are generated in the etching step. It is characterized by adjusting so that it may become 10% or less.

本発明によれば、欠陥を顕在化させるための熱処理や、シリコンの弾性定数の極低温化に伴う減少量の測定など、時間のかかる処理を行うことなく、現在のＶ／Ｇに応じた結晶状態を速やかに知ることができる。このため、得られた情報を元に、後続の育成条件を調整（フィードバック）すれば、引き上げ速度Ｖのプロファイルを速やかに変更することが可能となる。また、後続の育成条件をフィードバック調整することにより、突起が発生する領域の面積をシリコンウェーハの面積の１０％以下としていることから、Ｐｖ領域が少なく、Ｐｉ領域が広い高品質なシリコン単結晶インゴットを製造することが可能となる。 According to the present invention, a crystal according to the current V / G can be obtained without performing a time-consuming process such as a heat treatment for revealing defects or a measurement of a decrease amount due to cryogenic temperature reduction of silicon elastic constant. You can quickly know the condition. For this reason, if the subsequent growth conditions are adjusted (feedback) based on the obtained information, the profile of the pulling speed V can be quickly changed. Further, by adjusting the subsequent growth conditions in a feedback manner, the area of the region where the protrusions are generated is 10% or less of the area of the silicon wafer. Therefore, a high-quality silicon single crystal ingot having a small Pv region and a wide Pi region. Can be manufactured.

本発明において、突起が発生する領域の面積をシリコンウェーハの面積の１０％以下としているのは、突起が発生する領域の面積が少なければ少ないほど、シリコン単結晶インゴットの品質が高まるからである。また、１０％を超えると、ＯＳＦ核が含まれる可能性が大幅に高まるからである。突起が発生する領域の面積をシリコンウェーハの面積の１０％以下とすれば、ＯＳＦ核が含まれる可能性がほとんどなくなる。 In the present invention, the area where the protrusions are generated is set to 10% or less of the area of the silicon wafer because the smaller the area of the area where the protrusions are generated, the higher the quality of the silicon single crystal ingot. Moreover, it is because possibility that an OSF nucleus will be contained significantly increases when it exceeds 10%. If the area of the region where the protrusion is generated is 10% or less of the area of the silicon wafer, there is almost no possibility of including the OSF nucleus.

但し、突起が発生する領域の面積が小さすぎると、指標としての役割を十分に果たすことができなくなるおそれがある。特に、突起が発生する領域の面積がゼロになると、指標が消失してしまうとともに、転位クラスタが発生するおそれが生じる。この点を考慮すれば、突起が発生する領域の面積は、シリコンウェーハの面積の０．１％以上であることが好ましく、１％以上５％以下であることがより好ましい。したがって、突起が発生する領域の面積がシリコンウェーハの面積の１％以上５％以下となるようフィードバック制御を行えば、高品質なウェーハを作製しつつ、正しくフィードバック制御を行うことが可能となる。 However, if the area of the region where the protrusion is generated is too small, it may not be able to sufficiently serve as an index. In particular, when the area of the region where the protrusion is generated becomes zero, the index disappears and a dislocation cluster may be generated. Considering this point, the area of the region where the protrusions are generated is preferably 0.1% or more, more preferably 1% or more and 5% or less of the area of the silicon wafer. Therefore, if feedback control is performed so that the area of the region where the protrusion is generated is 1% or more and 5% or less of the area of the silicon wafer, it is possible to correctly perform the feedback control while manufacturing a high-quality wafer.

本発明においては、前記エッチング工程にて顕在化された前記突起の発生領域が前記シリコンウェーハの面積の３％以上である場合には、後続の前記育成工程における前記シリコン単結晶インゴットの引き上げ速度を低下させることが好ましい。これによれば、Ｐｖ領域をより少なくすることが可能となる。 In the present invention, when the generation region of the protrusions revealed in the etching step is 3% or more of the area of the silicon wafer, the pulling rate of the silicon single crystal ingot in the subsequent growth step is increased. It is preferable to reduce. This makes it possible to reduce the Pv region.

本発明においては、前記エッチング工程にて顕在化された前記突起の発生領域が前記シリコンウェーハの面積の３％未満である場合には、後続の前記育成工程における前記シリコン単結晶インゴットの引き上げ速度を上昇させることが好ましい。これによれば、指標である突起の消滅を防止することが可能となる。 In the present invention, when the generation region of the protrusions revealed in the etching step is less than 3% of the area of the silicon wafer, the pulling rate of the silicon single crystal ingot in the subsequent growth step is increased. It is preferable to raise. According to this, it is possible to prevent the disappearance of the projection as an index.

エッチング工程においては、シリコンウェーハをふっ酸と硝酸を含む水溶液でエッチングし、エッチングされた面に反応性イオンエッチングを施すことが好ましい。これによれば、シリコンウェーハに対する処理が非常に簡単であることから、引き上げ速度Ｖのフィードバックをより速やかに行うことが可能となる。 In the etching step, it is preferable to etch the silicon wafer with an aqueous solution containing hydrofluoric acid and nitric acid and to perform reactive ion etching on the etched surface. According to this, since the processing for the silicon wafer is very simple, it becomes possible to perform feedback of the pulling speed V more quickly.

また、エッチング工程においては、シリコンウェーハを劈開し、劈開面に反応性イオンエッチングを施しても構わない。シリコンウェーハの劈開面は、ふっ酸と硝酸を含む水溶液でエッチングして得られたエッチング面と同等の特性が得られるからである。 In the etching step, the silicon wafer may be cleaved and reactive ion etching may be performed on the cleaved surface. This is because the cleaved surface of the silicon wafer has the same characteristics as an etched surface obtained by etching with an aqueous solution containing hydrofluoric acid and nitric acid.

さらに、エッチング工程においては、シリコンウェーハを鏡面加工し、鏡面加工された面に反応性イオンエッチングを施しても構わない。シリコンウェーハを鏡面加工すれば、外乱に起因する欠陥がほぼ完全に除去されることから、突起の発生領域をより正確に評価することが可能となる。 Further, in the etching step, the silicon wafer may be mirror-finished and reactive ion etching may be performed on the mirror-finished surface. If the silicon wafer is mirror-finished, defects due to disturbance are almost completely removed, so that it is possible to more accurately evaluate the region where the protrusion is generated.

また、本発明によるシリコンウェーハは、チョクラルスキー法によって育成されたシリコン単結晶インゴットから切り出され、ＣＯＰ、ＯＳＦ核及び転位クラスタのいずれも含まないシリコンウェーハであって、as-grown状態で反応性イオンエッチングを施すことによって酸化シリコンを含むgrown-in欠陥をエッチング面上の突起として顕在化させた場合に、顕在化された前記突起の発生領域がディスク状及び／又はリング状となり、前記発生領域の面積が前記シリコンウェーハの面積の１０％以下であることを特徴とする。このようなシリコンウェーハは、本発明によるシリコン単結晶の製造方法によって得ることが可能である。 The silicon wafer according to the present invention is a silicon wafer which is cut from a silicon single crystal ingot grown by the Czochralski method and does not contain any of COP, OSF nucleus and dislocation cluster, and is reactive in an as-grown state. When a grown-in defect containing silicon oxide is exposed as a protrusion on the etched surface by performing ion etching, the generated protrusion generation area becomes a disk shape and / or a ring shape, and the generation area Is 10% or less of the area of the silicon wafer. Such a silicon wafer can be obtained by the method for producing a silicon single crystal according to the present invention.

このように、本発明によれば、欠陥を顕在化させるための熱処理や、シリコンの弾性定数の極低温化に伴う減少量の測定など、時間のかかる処理を行うことなく、現在のＶ／Ｇに応じた結晶状態を速やかに知ることができる。これにより、より直近のバッチに対してフィードバックすることができることから、ＣＯＰも転位クラスタも含まず且つＰｖ領域が低減された結晶を精度良く量産することが可能となる。しかも、ＯＳＦ領域を指標としていないことから、ＣＯＰ及び転位クラスタだけでなく、ＯＳＦ領域を含まない結晶を得ることも可能となる。 As described above, according to the present invention, the current V / G can be obtained without performing a time-consuming process such as a heat treatment for revealing a defect or a measurement of a decrease amount associated with a cryogenic temperature reduction of silicon. It is possible to quickly know the crystal state according to the above. As a result, it is possible to feed back to the most recent batch, so that it is possible to accurately mass-produce crystals that do not contain COPs or dislocation clusters and have a reduced Pv region. Moreover, since the OSF region is not used as an index, it is possible to obtain a crystal not including the OSF region as well as the COP and the dislocation cluster.

本発明の好ましい実施形態によるシリコン単結晶の製造方法に適用可能な引き上げ装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the pulling apparatus applicable to the manufacturing method of the silicon single crystal by preferable embodiment of this invention. （ａ）は、シリコン単結晶インゴット２０の引き上げ速度Ｖと欠陥の種類及び分布との関係の一例を示す図であり、（ｂ）〜（ｄ）はそれぞれ（ａ）に示すＢ１−Ｂ１線、Ｃ１−Ｃ１線及びＤ１−Ｄ１線に沿った断面図である。(A) is a figure which shows an example of the relationship between the pulling-up speed V of the silicon single crystal ingot 20, and the kind and distribution of a defect, (b)-(d) is the B1-B1 line | wire shown to (a), respectively. It is sectional drawing along the C1-C1 line and D1-D1 line. （ａ）は、シリコン単結晶インゴット２０の引き上げ速度Ｖと欠陥の種類及び分布との関係の他の例を示す図であり、（ｂ）〜（ｅ）はそれぞれ（ａ）に示すＢ２−Ｂ２線、Ｃ２−Ｃ２線、Ｄ２−Ｄ２線及びＥ２−Ｅ２線に沿った断面図である。(A) is a figure which shows the other example of the relationship between the pulling-up speed V of the silicon single crystal ingot 20, and the kind and distribution of a defect, (b)-(e) is B2-B2 shown to (a), respectively. It is sectional drawing along a line, a C2-C2 line, a D2-D2 line, and an E2-E2 line. （ａ）は、シリコン単結晶インゴット２０の引き上げ速度Ｖと欠陥の種類及び分布との関係のさらに他の例を示す図であり、（ｂ）〜（ｄ）はそれぞれ（ａ）に示すＢ３−Ｂ３線、Ｃ３−Ｃ３線及びＤ３−Ｄ３線に沿った断面図である。(A) is a figure which shows the further another example of the relationship between the pulling-up speed V of the silicon single crystal ingot 20, and the kind and distribution of a defect, (b)-(d) is B3- shown to (a), respectively. It is sectional drawing along B3 line, C3-C3 line, and D3-D3 line. ＯＳＦが発生する領域とＲＩＥ法で突起が検出される領域の関係を説明するための図であり、（ａ）は熱処理によってＯＳＦを顕在化させたシリコンウェーハを示す図、（ｂ）はＲＩＥ法によって突起を顕在化させたシリコンウェーハを示す図である。It is a figure for demonstrating the relationship between the area | region where OSF generate | occur | produces, and the area | region where a processus | protrusion is detected by RIE method, (a) is a figure which shows the silicon wafer which revealed OSF by heat processing, (b) is RIE method It is a figure which shows the silicon wafer which made protrusion explicit. 実施例１の評価結果を示すグラフである。3 is a graph showing the evaluation results of Example 1. 実施例２の評価結果を示すグラフである。10 is a graph showing the evaluation results of Example 2. 実施例３の評価結果を示すグラフである。10 is a graph showing the evaluation results of Example 3. 実施例４で用いたウェーハ４０ｃ〜４０ｅの切り出し位置を説明するための模式図である。It is a schematic diagram for demonstrating the cutting position of the wafers 40c-40e used in Example 4. FIG. 実施例４で用いた短冊５０ｄを支持基板５１に貼り付けた状態を示す略斜視図である。It is a schematic perspective view which shows the state which affixed the strip 50d used in Example 4 to the support substrate 51. FIG. 実施例４の評価結果を示す模式図である。10 is a schematic diagram showing the evaluation results of Example 4. FIG. Ｖ／Ｇと欠陥の種類及び分布との一般的な関係を示す図である。It is a figure which shows the general relationship between V / G and the kind and distribution of a defect.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の好ましい実施形態によるシリコン単結晶の製造方法に適用可能な引き上げ装置の構成を示す模式図である。 FIG. 1 is a schematic diagram showing a configuration of a pulling apparatus applicable to a method for producing a silicon single crystal according to a preferred embodiment of the present invention.

図１に示すシリコン単結晶引き上げ装置１０は、チャンバー１１と、チャンバー１１の底部中央を貫通して鉛直方向に設けられた支持回転軸１２と、支持回転軸１２の上端部に固定されたグラファイトサセプタ１３と、グラファイトサセプタ１３内に収容された石英るつぼ１４と、グラファイトサセプタ１３の周囲に設けられたヒーター１５と、支持回転軸１２を昇降及び回転させるための支持軸駆動機構１６と、種結晶を保持するシードチャック１７と、シードチャック１７を吊設する引き上げワイヤー１８と、ワイヤー１８を巻き取るためのワイヤー巻き取り機構１９と、ヒーター１５及び石英るつぼ１４からの輻射熱によるシリコン単結晶インゴット２０の加熱を防止すると共にシリコン融液２１の温度変動を抑制するための熱遮蔽部材２２と、各部を制御する制御装置２３とを備えている。 A silicon single crystal pulling apparatus 10 shown in FIG. 1 includes a chamber 11, a support rotary shaft 12 that passes through the center of the bottom of the chamber 11 and is provided in the vertical direction, and a graphite susceptor fixed to the upper end of the support rotary shaft 12. 13, a quartz crucible 14 accommodated in the graphite susceptor 13, a heater 15 provided around the graphite susceptor 13, a support shaft drive mechanism 16 for moving the support rotation shaft 12 up and down, and a seed crystal Heating of the silicon single crystal ingot 20 by the radiation heat from the seed chuck 17 to be held, the pulling wire 18 for suspending the seed chuck 17, the wire winding mechanism 19 for winding the wire 18, and the heater 15 and the quartz crucible 14. And a heat shielding part for suppressing temperature fluctuation of the silicon melt 21 22, and a control unit 23 that controls each unit.

チャンバー１１の上部には、Ａｒガスをチャンバー１１内に導入するためのガス導入口２４が設けられている。Ａｒガスはガス管２５を介してガス導入口２４からチャンバー１１内に導入され、その導入量はコンダクタンスバルブ２６により制御される。 A gas inlet 24 for introducing Ar gas into the chamber 11 is provided in the upper part of the chamber 11. Ar gas is introduced into the chamber 11 from the gas introduction port 24 through the gas pipe 25, and the introduction amount is controlled by the conductance valve 26.

チャンバー１１の底部には、チャンバー１１内のＡｒガスを排気するためのガス排出口２７が設けられている。密閉したチャンバー１１内のＡｒガスはガス排出口２７から排ガス管２８を経由して外へと排出される。排ガス管２８の途中にはコンダクタンスバルブ２９及び真空ポンプ３０が設置されており、真空ポンプ３０でチャンバー１１内のＡｒガスを吸引しながらコンダクタンスバルブ２９でその流量を制御することでチャンバー１１内の減圧状態が保たれている。 A gas discharge port 27 for exhausting Ar gas in the chamber 11 is provided at the bottom of the chamber 11. Ar gas in the sealed chamber 11 is discharged from the gas outlet 27 through the exhaust pipe 28 to the outside. A conductance valve 29 and a vacuum pump 30 are provided in the middle of the exhaust gas pipe 28, and the pressure inside the chamber 11 is reduced by controlling the flow rate with the conductance valve 29 while sucking the Ar gas in the chamber 11 with the vacuum pump 30. The state is maintained.

さらに、チャンバー１１の外側には磁場供給装置３１が設けられている。磁場供給装置３１から供給される磁場は、水平磁場であっても構わないし、カスプ磁場であっても構わない。 Further, a magnetic field supply device 31 is provided outside the chamber 11. The magnetic field supplied from the magnetic field supply device 31 may be a horizontal magnetic field or a cusp magnetic field.

図２（ａ）は、シリコン単結晶インゴット２０の引き上げ速度Ｖと欠陥の種類及び分布との関係を示す図であり、図２（ｂ）〜（ｄ）はそれぞれ図２（ａ）に示すＢ１−Ｂ１線、Ｃ１−Ｃ１線及びＤ１−Ｄ１線に沿った断面図である。図２の引き上げ条件は、ＯＳＦ領域４２がディスク状に現れる引き上げ条件であり、結晶の外周部よりも中心付近のＶ／Ｇが大きい（Ｇが小さい）ケースである。 2A is a diagram showing the relationship between the pulling speed V of the silicon single crystal ingot 20 and the type and distribution of defects, and FIGS. 2B to 2D are respectively B1 shown in FIG. It is sectional drawing along the -B1 line, the C1-C1 line, and the D1-D1 line. The pulling condition in FIG. 2 is a pulling condition in which the OSF region 42 appears in a disk shape, and is a case where V / G near the center is larger (G is smaller) than the outer periphery of the crystal.

図２の引き上げ条件下において、引き上げ速度ＶをＢ１−Ｂ１線に相当する速度に設定すると、図２（ｂ）に示すように、切り出されたシリコンウェーハ４０にはＯＳＦ領域４２及びＰｖ領域４３がディスク状に現れる。より具体的には、シリコンウェーハ４０の中心にはＯＳＦ領域４２が現れ、その外側にはＰｖ領域４３が現れ、その外側は全てＰｉ領域４４となる。ＯＳＦ領域４２の径は径Ｄ０であり、Ｐｖ領域４３の径は径Ｄ１である。このように、引き上げ速度ＶをＢ１−Ｂ１線に相当する速度に設定した場合、ＣＯＰ４１及び転位クラスタ４５を含まないシリコン単結晶インゴット２０が得られるが、中心軸部分にディスク状のＯＳＦ領域４２が形成される。したがって、ＣＯＰ４１及び転位クラスタ４５だけでなく、ＯＳＦ領域４２をも含まない結晶を得るためには、制御装置２３によって引き上げ速度Ｖを低下させる必要がある。 When the pulling speed V is set to a speed corresponding to the B1-B1 line under the pulling conditions in FIG. 2, the OSF region 42 and the Pv region 43 are formed in the cut silicon wafer 40 as shown in FIG. Appears as a disk. More specifically, the OSF region 42 appears at the center of the silicon wafer 40, the Pv region 43 appears outside thereof, and the outside thereof becomes the Pi region 44. The diameter of the OSF region 42 is the diameter D0, and the diameter of the Pv region 43 is the diameter D1. As described above, when the pulling speed V is set to a speed corresponding to the B1-B1 line, the silicon single crystal ingot 20 that does not include the COP 41 and the dislocation cluster 45 is obtained, but the disk-shaped OSF region 42 is formed in the central axis portion. It is formed. Therefore, in order to obtain a crystal not including the OSF region 42 as well as the COP 41 and the dislocation cluster 45, it is necessary to lower the pulling rate V by the control device 23.

また、図２の引き上げ条件下において、引き上げ速度ＶをＣ１−Ｃ１線に相当する速度に設定すると、図２（ｃ）に示すように、切り出されたシリコンウェーハ４０の中心に径Ｄ２のＰｖ領域４３が現れ、その外側は全てＰｉ領域４４となる。ここで、Ｐｖ領域４３の径Ｄ２は、図２（ｂ）に示したＰｖ領域４３の径Ｄ１よりも小さい（Ｄ２＜Ｄ１）。このように、引き上げ速度ＶをＣ１−Ｃ１線に相当する速度に設定した場合、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることができる。しかしながら、Ｐｖ領域４３の面積はシリコンウェーハ４０の面積の１０％超であることから、Ｐｖ領域４３の面積を１０％以下とするためには、制御装置２３によって引き上げ速度Ｖを低下させる必要がある。引き上げ速度Ｖをどの程度低下させるべきかは、Ｐｖ領域４３の面積に基づいて判断すればよい。 Further, when the pulling speed V is set to a speed corresponding to the C1-C1 line under the pulling condition of FIG. 2, as shown in FIG. 2C, a Pv region having a diameter D2 at the center of the cut silicon wafer 40. 43 appears, and the outside thereof is the Pi region 44. Here, the diameter D2 of the Pv region 43 is smaller than the diameter D1 of the Pv region 43 shown in FIG. 2B (D2 <D1). Thus, when the pulling speed V is set to a speed corresponding to the C1-C1 line, the silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained. However, since the area of the Pv region 43 is more than 10% of the area of the silicon wafer 40, in order to make the area of the Pv region 43 10% or less, it is necessary to lower the pulling speed V by the control device 23. . How much the pulling speed V should be reduced may be determined based on the area of the Pv region 43.

さらに、図２の引き上げ条件下において、引き上げ速度ＶをＤ１−Ｄ１線に相当する速度に設定すると、図２（ｄ）に示すように、シリコンウェーハ４０の中心に径Ｄ３のＰｖ領域４３が現れ、その外側は全てＰｉ領域４４となる。ここで、Ｐｖ領域４３の径Ｄ３は、図２（ｃ）に示したＰｖ領域４３の径Ｄ２よりもさらに小さくなる（Ｄ３＜Ｄ２）。このように、引き上げ速度ＶをＤ１−Ｄ１線に相当する速度に設定した場合、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることができる。しかも、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の１０％以下であることから、非常に良質なシリコン単結晶インゴット２０を得ることが可能となる。 Further, when the pulling speed V is set to a speed corresponding to the D1-D1 line under the pulling condition of FIG. 2, a Pv region 43 having a diameter D3 appears at the center of the silicon wafer 40 as shown in FIG. All the outsides are Pi regions 44. Here, the diameter D3 of the Pv region 43 is further smaller than the diameter D2 of the Pv region 43 shown in FIG. 2C (D3 <D2). Thus, when the pulling speed V is set to a speed corresponding to the D1-D1 line, the silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained. In addition, since the area of the Pv region 43 is 10% or less of the area of the silicon wafer 40, it is possible to obtain the silicon single crystal ingot 20 with very good quality.

図２（ｄ）に示すように、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の１０％以下となった場合には、制御装置２３による引き上げ速度Ｖの変更を行うことは必須ではない。しかしながら、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の１０％以下であっても、Ｐｖ領域４３の面積をより低減するためには、制御装置２３によって引き上げ速度Ｖをさらに低下させることが好ましい。その一方で、Ｐｖ領域４３の面積が小さすぎると、指標としての役割を十分に果たすことが難しくなる。この点を考慮すれば、Ｐｖ領域４３の面積が小さすぎる場合には、制御装置２３によって引き上げ速度Ｖを上昇させることが好ましい。 As shown in FIG. 2D, when the area of the Pv region 43 becomes 10% or less of the area of the silicon wafer 40, it is not essential to change the pulling speed V by the control device 23. However, even if the area of the Pv region 43 is 10% or less of the area of the silicon wafer 40, it is preferable to further reduce the pulling speed V by the control device 23 in order to further reduce the area of the Pv region 43. On the other hand, if the area of the Pv region 43 is too small, it becomes difficult to sufficiently fulfill the role as an index. Considering this point, when the area of the Pv region 43 is too small, it is preferable to increase the pulling speed V by the control device 23.

より具体的には、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％以上である場合には、制御装置２３によって引き上げ速度Ｖを僅かに低下させることが好ましい。これは、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％以上あれば、指標としての役割を十分に果たすことができるため、その範囲においてＰｖ領域４３をより少なくすることが好ましいからである。 More specifically, when the area of the Pv region 43 is 3% or more of the area of the silicon wafer 40, it is preferable that the pulling speed V is slightly decreased by the control device 23. This is because if the area of the Pv region 43 is 3% or more of the area of the silicon wafer 40, it can sufficiently serve as an index, and therefore it is preferable to reduce the Pv region 43 in that range. .

これに対し、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％未満である場合には、制御装置２３によって引き上げ速度Ｖを僅かに上昇させることが好ましい。これは、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％未満になると、指標としての役割を十分に果たすことが難しくなるからである。 On the other hand, when the area of the Pv region 43 is less than 3% of the area of the silicon wafer 40, it is preferable that the pulling speed V is slightly increased by the control device 23. This is because, when the area of the Pv region 43 is less than 3% of the area of the silicon wafer 40, it becomes difficult to sufficiently serve as an index.

以上の点を考慮すれば、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％程度、例えば、１％以上５％以下となるよう、フィードバック制御することが特に好ましい。 Considering the above points, it is particularly preferable to perform feedback control so that the area of the Pv region 43 is about 3% of the area of the silicon wafer 40, for example, 1% to 5%.

このように、図２に示す引き上げ条件においては、ディスク状のＰｖ領域４３の径に基づいて、引き上げ速度Ｖの制御方向を判断することが可能である。また、当該シリコン単結晶インゴット２０に含まれるＰｖ領域４３の広さを引き上げ速度Ｖによって制御することも可能となる。 As described above, in the pulling condition shown in FIG. 2, it is possible to determine the control direction of the pulling speed V based on the diameter of the disk-like Pv region 43. Further, the width of the Pv region 43 included in the silicon single crystal ingot 20 can be controlled by the pulling speed V.

図３（ａ）は、図２とは温度勾配Ｇの径方向分布が異なる条件下における、シリコン単結晶インゴット２０の引き上げ速度Ｖと欠陥の種類及び分布との関係を示す図であり、図３（ｂ）〜（ｅ）はそれぞれ図３（ａ）に示すＢ２−Ｂ２線、Ｃ２−Ｃ２線、Ｄ２−Ｄ２線及びＥ２−Ｅ２線に沿った断面図である。図３の引き上げ条件は、ＯＳＦ領域４２がディスク状及びリング状に現れる引き上げ条件であり、結晶の中心付近と外周部でＶ／Ｇが大きい（Ｇが小さい）ケースである。 FIG. 3A is a diagram showing the relationship between the pulling speed V of the silicon single crystal ingot 20 and the type and distribution of defects under a condition in which the radial distribution of the temperature gradient G is different from that in FIG. (B)-(e) is sectional drawing along the B2-B2 line | wire, C2-C2 line | wire, D2-D2 line | wire, and E2-E2 line | wire which are shown to Fig.3 (a), respectively. The pulling condition in FIG. 3 is a pulling condition in which the OSF region 42 appears in a disk shape and a ring shape, and is a case where V / G is large (G is small) in the vicinity of the center of the crystal and the outer periphery.

図３の引き上げ条件下において、引き上げ速度ＶをＢ２−Ｂ２線に相当する速度に設定すると、図３（ｂ）に示すように、切り出されたシリコンウェーハ４０にはＯＳＦ領域４２及びＰｖ領域４３がディスク状及びリング状に現れる。より具体的には、シリコンウェーハ４０の中心にはＯＳＦ領域４２が現れ、その外側には同心円状にＰｖ領域４３、Ｐｉ領域４４、Ｐｖ領域４３、ＯＳＦ領域４２、Ｐｖ領域４３、Ｐｉ領域４４がこの順に現れる。ここで、ディスク状のＰｖ領域４３の径はＤ４である。また、ＯＳＦ領域４２及びＰｖ領域４３からなるリングの幅はＷ１である。このように、引き上げ速度ＶをＢ２−Ｂ２線に相当する速度に設定した場合、ＣＯＰ４１及び転位クラスタ４５を含まないシリコン単結晶インゴット２０が得られるが、ディスク状のＯＳＦ領域４２とリング状のＯＳＦ領域４２が形成される。したがって、ＣＯＰ４１及び転位クラスタ４５だけでなく、ＯＳＦ領域４２をも含まない結晶を得るためには、制御装置２３によって引き上げ速度Ｖを低下させる必要がある。 When the pulling speed V is set to a speed corresponding to the line B2-B2 under the pulling conditions of FIG. 3, the OSF region 42 and the Pv region 43 are formed in the cut silicon wafer 40 as shown in FIG. Appears in disk and ring form. More specifically, an OSF region 42 appears at the center of the silicon wafer 40, and a Pv region 43, Pi region 44, Pv region 43, OSF region 42, Pv region 43, and Pi region 44 are concentrically formed outside the OSF region 42. Appear in this order. Here, the diameter of the disk-like Pv region 43 is D4. Further, the width of the ring composed of the OSF region 42 and the Pv region 43 is W1. Thus, when the pulling speed V is set to a speed corresponding to the B2-B2 line, the silicon single crystal ingot 20 that does not include the COP 41 and the dislocation cluster 45 is obtained, but the disk-shaped OSF region 42 and the ring-shaped OSF are obtained. Region 42 is formed. Therefore, in order to obtain a crystal not including the OSF region 42 as well as the COP 41 and the dislocation cluster 45, it is necessary to lower the pulling rate V by the control device 23.

また、図３の引き上げ条件下において、引き上げ速度ＶをＣ２−Ｃ２線に相当する速度に設定すると、図３（ｃ）に示すように、切り出されたシリコンウェーハ４０にはＰｖ領域４３がディスク状及びリング状に現れる。ここで、ディスク状のＰｖ領域４３の径はＤ５であり、図３（ｂ）に示したディスク状のＰｖ領域４３の径Ｄ４よりも小さい（Ｄ５＜Ｄ４）。また、リング状のＰｖ領域４３の幅はＷ２であり、図３（ｂ）に示したリングの幅Ｗ１よりも狭い（Ｗ２＜Ｗ１）。このように、引き上げ速度ＶをＣ２−Ｃ２線に相当する速度に設定した場合、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることができる。しかしながら、Ｐｖ領域４３の面積はシリコンウェーハ４０の面積の１０％超であることから、Ｐｖ領域４３の面積を１０％以下とするためには、制御装置２３によって引き上げ速度Ｖを低下させる必要がある。引き上げ速度Ｖをどの程度低下させるべきかは、Ｐｖ領域４３の面積に基づいて判断すればよい。 Further, when the pulling speed V is set to a speed corresponding to the C2-C2 line under the pulling condition of FIG. 3, the Pv region 43 is formed in a disk shape on the cut silicon wafer 40 as shown in FIG. And appear in a ring shape. Here, the diameter of the disk-shaped Pv region 43 is D5, which is smaller than the diameter D4 of the disk-shaped Pv region 43 shown in FIG. 3B (D5 <D4). The width of the ring-shaped Pv region 43 is W2, which is narrower than the ring width W1 shown in FIG. 3B (W2 <W1). Thus, when the pulling speed V is set to a speed corresponding to the C2-C2 line, the silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained. However, since the area of the Pv region 43 is more than 10% of the area of the silicon wafer 40, in order to make the area of the Pv region 43 10% or less, it is necessary to lower the pulling speed V by the control device 23. . How much the pulling speed V should be reduced may be determined based on the area of the Pv region 43.

さらに、図３の引き上げ条件下において、引き上げ速度ＶをＤ２−Ｄ２線に相当する速度に設定すると、図３（ｄ）に示すように、切り出されたシリコンウェーハ４０にはＰｖ領域４３がディスク状に現れ、リング状のＰｖ領域４３は消滅する。ここで、ディスク状のＰｖ領域４３の径Ｄ６は、図３（ｃ）に示したＰｖ領域４３の径Ｄ５よりも小さい（Ｄ６＜Ｄ５）。このように、引き上げ速度ＶをＤ２−Ｄ２線に相当する速度に設定した場合、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることができる。しかも、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の１０％以下であることから、非常に良質なシリコン単結晶インゴット２０を得ることが可能となる。 Further, when the pulling speed V is set to a speed corresponding to the line D2-D2 under the pulling conditions in FIG. 3, the Pv region 43 is formed in a disk shape on the cut silicon wafer 40 as shown in FIG. And the ring-shaped Pv region 43 disappears. Here, the diameter D6 of the disk-like Pv region 43 is smaller than the diameter D5 of the Pv region 43 shown in FIG. 3C (D6 <D5). Thus, when the pulling speed V is set to a speed corresponding to the D2-D2 line, the silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained. In addition, since the area of the Pv region 43 is 10% or less of the area of the silicon wafer 40, it is possible to obtain the silicon single crystal ingot 20 with very good quality.

Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の１０％以下である場合には、制御装置２３による引き上げ速度Ｖの変更を行う必要はない。しかしながら、上述の通り、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％以上である場合には、制御装置２３によって引き上げ速度Ｖを僅かに低下させることが好ましく、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％未満である場合には、制御装置２３によって引き上げ速度Ｖを僅かに上昇させることが好ましい。これによって、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の３％程度、例えば、１％以上５％以下となるよう、フィードバック制御することが特に好ましい。 When the area of the Pv region 43 is 10% or less of the area of the silicon wafer 40, it is not necessary to change the pulling speed V by the control device 23. However, as described above, when the area of the Pv region 43 is 3% or more of the area of the silicon wafer 40, it is preferable that the pulling speed V is slightly decreased by the control device 23, and the area of the Pv region 43 is silicon. When it is less than 3% of the area of the wafer 40, it is preferable that the pulling speed V is slightly increased by the control device 23. Thus, it is particularly preferable to perform feedback control so that the area of the Pv region 43 is about 3% of the area of the silicon wafer 40, for example, 1% to 5%.

さらに、図３の引き上げ条件下において、引き上げ速度ＶをＥ２−Ｅ２線に相当する速度に設定すると、図３（ｅ）に示すように、切り出されたシリコンウェーハ４０は全てＰｉ領域４４となり、Ｐｖ領域４３は消滅する。このように、引き上げ速度ＶをＥ２−Ｅ２線に相当する速度に設定すれば、ＣＯＰ４１、ＯＳＦ領域４２、Ｐｖ領域４３及び転位クラスタ４５のいずれも含まない高品質なシリコン単結晶インゴット２０を得ることができる。 Furthermore, when the pulling speed V is set to a speed corresponding to the E2-E2 line under the pulling condition of FIG. 3, all the cut silicon wafers 40 become Pi regions 44 as shown in FIG. The region 43 disappears. Thus, if the pulling speed V is set to a speed corresponding to the E2-E2 line, a high-quality silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, the Pv region 43, and the dislocation cluster 45 is obtained. Can do.

図３（ｅ）に示すシリコンウェーハ４０は、最も高品質なウェーハである。しかしながら、指標であるＰｖ領域４３が存在しないことから、制御装置２３によって引き上げ速度Ｖを上昇させればよいことは分かるものの、引き上げ速度Ｖをどの程度上昇させればよいのか判断できなくなってしまう。しかも、引き上げ速度Ｖが遅すぎる場合には、転位クラスタ４５が含まれている可能性もある。したがって、図３（ｅ）に示すようにＰｖ領域４３が消滅した場合には、制御装置２３によって引き上げ速度Ｖを上昇させることが好ましい。さらには、Ｐｖ領域４３が消滅しないようあらかじめフィードバック制御することが特に好ましい。 The silicon wafer 40 shown in FIG. 3E is the highest quality wafer. However, since there is no Pv region 43 as an index, it is understood that the pulling speed V should be increased by the control device 23, but it is impossible to determine how much the pulling speed V should be increased. In addition, when the pulling rate V is too slow, there is a possibility that dislocation clusters 45 are included. Therefore, when the Pv region 43 disappears as shown in FIG. 3 (e), it is preferable to increase the pulling speed V by the control device 23. Furthermore, it is particularly preferable to perform feedback control in advance so that the Pv region 43 does not disappear.

このように、図３に示す引き上げ条件においては、ディスク状のＰｖ領域４３の径や、リング状のＰｖ領域の幅（または有無）に基づいて、引き上げ速度Ｖの制御方向を判断することが可能である。また、当該シリコン単結晶インゴット２０に含まれるＰｖ領域４３の広さを引き上げ速度Ｖによって制御することも可能となる。 As described above, in the pulling conditions shown in FIG. 3, the control direction of the pulling speed V can be determined based on the diameter of the disk-shaped Pv region 43 and the width (or presence / absence) of the ring-shaped Pv region. It is. Further, the width of the Pv region 43 included in the silicon single crystal ingot 20 can be controlled by the pulling speed V.

図４（ａ）は、図２及び図３とは温度勾配Ｇの径方向分布が異なる条件下における、シリコン単結晶インゴット２０の引き上げ速度Ｖと欠陥の種類及び分布との関係を示す図であり、図４（ｂ）〜（ｄ）はそれぞれ図４（ａ）に示すＢ３−Ｂ３線、Ｃ３−Ｃ３線及びＤ３−Ｄ３線に沿った断面図である。図４の引き上げ条件は、ＯＳＦ領域４２がリング状に現れる引き上げ条件であり、結晶の外周部でＶ／Ｇが大きい（Ｇが小さい）ケースである。 FIG. 4A is a diagram showing the relationship between the pulling speed V of the silicon single crystal ingot 20 and the type and distribution of defects under a condition in which the radial distribution of the temperature gradient G is different from that in FIGS. 4B to 4D are cross-sectional views taken along lines B3-B3, C3-C3, and D3-D3 shown in FIG. 4A, respectively. The pulling condition in FIG. 4 is a pulling condition in which the OSF region 42 appears in a ring shape, and is a case where V / G is large (G is small) in the outer peripheral portion of the crystal.

図４の引き上げ条件下において、引き上げ速度ＶをＢ３−Ｂ３線に相当する速度に設定すると、図４（ｂ）に示すように、切り出されたシリコンウェーハ４０にはＯＳＦ領域４２及びＰｖ領域４３がリング状に現れる。より具体的には、２つのリング状のＰｖ領域４３の間にリング状のＯＳＦ領域４２が現れ、その他の領域はＰｉ領域４４となる。ＯＳＦ領域４２及びＰｖ領域４３からなるリングの幅はＷ３である。このように、引き上げ速度ＶをＢ３−Ｂ３線に相当する速度に設定した場合、ＣＯＰ４１及び転位クラスタ４５を含まないシリコン単結晶インゴット２０が得られるが、リング状のＯＳＦ領域４２が形成される。したがって、ＣＯＰ４１及び転位クラスタ４５だけでなく、ＯＳＦ領域４２をも含まない結晶を得るためには、制御装置２３によって引き上げ速度Ｖを低下させる必要がある。 When the pulling speed V is set to a speed corresponding to the line B3-B3 under the pulling conditions in FIG. 4, the OSF region 42 and the Pv region 43 are formed in the cut silicon wafer 40 as shown in FIG. Appears in a ring shape. More specifically, a ring-shaped OSF region 42 appears between two ring-shaped Pv regions 43, and the other regions become Pi regions 44. The width of the ring composed of the OSF region 42 and the Pv region 43 is W3. Thus, when the pulling speed V is set to a speed corresponding to the B3-B3 line, the silicon single crystal ingot 20 that does not include the COP 41 and the dislocation cluster 45 is obtained, but the ring-shaped OSF region 42 is formed. Therefore, in order to obtain a crystal not including the OSF region 42 as well as the COP 41 and the dislocation cluster 45, it is necessary to lower the pulling rate V by the control device 23.

また、図４の引き上げ条件下において、引き上げ速度ＶをＣ３−Ｃ３線に相当する速度に設定すると、図４（ｃ）に示すように、切り出されたシリコンウェーハ４０にはＰｖ領域４３がリング状に現れる。ここで、リング状のＰｖ領域４３の幅はＷ４であり、図４（ｂ）に示したリングの幅Ｗ３よりも狭い（Ｗ４＜Ｗ３）。このように、引き上げ速度ＶをＣ３−Ｃ３線に相当する速度に設定した場合、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることができる。しかしながら、Ｐｖ領域４３の面積はシリコンウェーハ４０の面積の１０％超であることから、Ｐｖ領域４３の面積を１０％以下とするためには、制御装置２３によって引き上げ速度Ｖを低下させる必要がある。引き上げ速度Ｖをどの程度低下させるべきかは、Ｐｖ領域４３の面積に基づいて判断すればよい。 Further, when the pulling speed V is set to a speed corresponding to the C3-C3 line under the pulling condition of FIG. 4, the Pv region 43 is formed in a ring shape on the cut silicon wafer 40 as shown in FIG. Appears in Here, the width of the ring-shaped Pv region 43 is W4, which is narrower than the width W3 of the ring shown in FIG. 4B (W4 <W3). As described above, when the pulling speed V is set to a speed corresponding to the C3-C3 line, the silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained. However, since the area of the Pv region 43 is more than 10% of the area of the silicon wafer 40, in order to make the area of the Pv region 43 10% or less, it is necessary to lower the pulling speed V by the control device 23. . How much the pulling speed V should be reduced may be determined based on the area of the Pv region 43.

さらに、図４の引き上げ条件下において、引き上げ速度ＶをＤ３−Ｄ３線に相当する速度に設定すると、図４（ｄ）に示すように、切り出されたシリコンウェーハ４０にはＰｖ領域４３がリング状に現れるが、リング状のＰｖ領域４３の幅Ｗ５は、図４（ｃ）に示したＰｖ領域４３の幅Ｗ４よりもさらに狭くなる（Ｗ５＜Ｗ４）。このように、引き上げ速度ＶをＤ３−Ｄ３線に相当する速度に設定した場合、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることができる。しかも、Ｐｖ領域４３の面積がシリコンウェーハ４０の面積の１０％以下であることから、非常に良質なシリコン単結晶インゴット２０を得ることが可能となる。 Furthermore, when the pulling speed V is set to a speed corresponding to the line D3-D3 under the pulling condition of FIG. 4, as shown in FIG. 4 (d), the Pv region 43 is formed in a ring shape on the cut silicon wafer 40. However, the width W5 of the ring-shaped Pv region 43 is further narrower than the width W4 of the Pv region 43 shown in FIG. 4C (W5 <W4). Thus, when the pulling speed V is set to a speed corresponding to the D3-D3 line, the silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained. In addition, since the area of the Pv region 43 is 10% or less of the area of the silicon wafer 40, it is possible to obtain the silicon single crystal ingot 20 with very good quality.

このように、図４に示す引き上げ条件においては、リング状に現れるＰｖ領域４３の幅（または有無）に基づいて、引き上げ速度Ｖの制御方向を判断することが可能である。また、当該シリコン単結晶インゴット２０に含まれるＰｖ領域４３の広さを引き上げ速度Ｖによって制御することも可能となる。 As described above, in the pulling condition shown in FIG. 4, it is possible to determine the control direction of the pulling speed V based on the width (or presence / absence) of the Pv region 43 appearing in a ring shape. Further, the width of the Pv region 43 included in the silicon single crystal ingot 20 can be controlled by the pulling speed V.

以上説明したように、ＯＳＦ領域４２がディスク状に現れる引き上げ条件（図２）、ＯＳＦ領域４２がディスク状及びリング状に現れる引き上げ条件（図３）、ＯＳＦ領域４２がリング状に現れる引き上げ条件（図４）のいずれの引き上げ条件においても、Ｐｖ領域４３の位置や広さ（具体的には、ディスク状であればその径、リング状であればその幅）を観察すれば、現在の引き上げ速度Ｖが最適な引き上げ速度Ｖよりも速いか遅いかを判断することが可能となる。ここで、最適な引き上げ速度Ｖとは、ＣＯＰ４１、ＯＳＦ領域４２及び転位クラスタ４５のいずれも含まないシリコン単結晶インゴット２０を得ることが可能であり、且つ、十分にマージンを確保できる引き上げ速度をいう。 As described above, the lifting condition in which the OSF region 42 appears in a disk shape (FIG. 2), the lifting condition in which the OSF region 42 appears in a disk shape and a ring shape (FIG. 3), and the lifting condition in which the OSF region 42 appears in a ring shape (FIG. Under any of the pulling conditions in FIG. 4), the current pulling speed can be determined by observing the position and width of the Pv region 43 (specifically, the diameter if it is a disk and the width if it is a ring). It is possible to determine whether V is faster or slower than the optimum pulling speed V. Here, the optimum pulling speed V refers to a pulling speed at which a silicon single crystal ingot 20 that does not include any of the COP 41, the OSF region 42, and the dislocation cluster 45 can be obtained and a sufficient margin can be secured. .

次に、Ｐｖ領域の位置及び広さを観察する方法について説明する。 Next, a method for observing the position and width of the Pv region will be described.

Ｐｖ領域の位置及び広さは、ＲＩＥ法によって酸化シリコンを含むgrown-in欠陥をエッチング面上の突起として顕在化させることにより、観察することができる。具体的には、チョクラルスキー法によってＣＯＰ及び転位クラスタを含まないシリコン単結晶インゴットを育成し（育成工程）、シリコン単結晶インゴットからシリコンウェーハを切り出し（切り出し工程）、as-grown状態のシリコンウェーハに対して反応性イオンエッチングを施すことにより、酸化シリコンを含むgrown-in欠陥をエッチング面上の突起として顕在化させる（エッチング工程）。これにより、Ｐｖ領域の位置及び広さを観察することができる。上述の通り、観察されたＰｖ領域の位置及び広さは、現在の引き上げ速度Ｖが最適な引き上げ速度Ｖよりも速いか遅いかを判断する指標となることから、これに基づいて、後続の育成工程における育成条件にフィードバックすれば、所望の品質を持ったシリコン単結晶インゴットを安定的に量産することが可能となる。所望の品質を持ったシリコン単結晶インゴットとは、例えばas-grown状態で酸素析出物を含む領域の面積が単結晶横断面積の１０％以下であるシリコン単結晶インゴットである。 The position and width of the Pv region can be observed by revealing a grown-in defect containing silicon oxide as a protrusion on the etched surface by the RIE method. Specifically, a silicon single crystal ingot that does not contain COPs and dislocation clusters is grown by the Czochralski method (growth process), and a silicon wafer is cut out from the silicon single crystal ingot (cut out process), and an as-grown silicon wafer By performing reactive ion etching on the substrate, grown-in defects including silicon oxide are exposed as protrusions on the etched surface (etching step). Thereby, the position and the width of the Pv region can be observed. As described above, the position and the width of the observed Pv region serve as an index for determining whether the current pulling speed V is faster or slower than the optimum pulling speed V. By feeding back to the growth conditions in the process, it becomes possible to stably mass-produce silicon single crystal ingots having a desired quality. A silicon single crystal ingot having a desired quality is, for example, a silicon single crystal ingot in which an area of an oxygen precipitate is 10% or less of the cross-sectional area of the single crystal in an as-grown state.

ＲＩＥによって酸化シリコンを突起として顕在化させるためには、ＳｉＯ_２よりもＳｉの方がエッチングされやすい条件、つまり、Ｓｉ／ＳｉＯ_２の選択比が高い条件でＲＩＥを行う必要がある。これにより、酸素析出物（ＳｉＯ_２）がほとんどエッチングされずに、突起として顕在化する。 In order to make silicon oxide appear as protrusions by RIE, it is necessary to perform RIE under a condition that Si is more easily etched than SiO ₂ , that is, a condition with a higher Si / SiO ₂ selection ratio. As a result, oxygen precipitates (SiO ₂ ) are hardly etched and become apparent as protrusions.

ここで、ＯＳＦが発生する領域とＲＩＥ法で突起が検出される領域の関係について説明する。 Here, the relationship between the region where the OSF occurs and the region where the protrusion is detected by the RIE method will be described.

図５は、ＯＳＦが発生する領域とＲＩＥ法で突起が検出される領域の関係を説明するための図であり、（ａ）は熱処理によってＯＳＦを顕在化させたシリコンウェーハを示す図、（ｂ）はＲＩＥ法によって突起を顕在化させたシリコンウェーハを示す図である。 FIG. 5 is a diagram for explaining the relationship between a region where OSF is generated and a region where protrusions are detected by the RIE method. FIG. 5A is a diagram showing a silicon wafer in which OSF is revealed by heat treatment. ) Is a view showing a silicon wafer in which protrusions are made obvious by the RIE method.

既に説明したように、ＯＳＦ領域とは、as-grown状態で板状酸素析出物を含んでいる領域であるが、この板状酸素析出物は、１０００℃〜１２００℃程度の高温で熱酸化しなければ顕在化しない。図５（ａ）に示すＯＳＦ領域４２は、このような熱処理によって顕在させたＯＳＦ領域の位置及び広さを示しており、本例では、シリコンウェーハ４０の中心に径Ｄ０のＯＳＦ領域４２が現れている。一方、このような熱処理を行うことなく、as-grown状態のシリコンウェーハに対してＳｉ／ＳｉＯ_２の選択比が高い条件でＲＩＥを行うと、図５（ｂ）に示すように、シリコンウェーハ４０の中心に径Ｄ１の突起発生領域４６が現れる。ここで、突起発生領域４６の径Ｄ１は、ＯＳＦ領域４２の径Ｄ０よりも広い（Ｄ１＞Ｄ０）。 As already described, the OSF region is a region containing plate-like oxygen precipitates in an as-grown state, and this plate-like oxygen precipitate is thermally oxidized at a high temperature of about 1000 ° C. to 1200 ° C. If not, it will not become apparent. The OSF region 42 shown in FIG. 5A shows the position and width of the OSF region that has been revealed by such heat treatment. In this example, the OSF region 42 having a diameter D0 appears at the center of the silicon wafer 40. ing. On the other hand, when RIE is performed under such a condition that the Si / SiO ₂ selection ratio is high with respect to an as-grown silicon wafer without performing such heat treatment, as shown in FIG. A protrusion generation region 46 having a diameter D1 appears at the center of the area. Here, the diameter D1 of the protrusion generation region 46 is wider than the diameter D0 of the OSF region 42 (D1> D0).

突起発生領域４６は、図２（ｂ）に示したＯＳＦ領域４２とＰｖ領域４３の合成領域である。つまり、as-grown状態のシリコンウェーハに対してＲＩＥを行うと、ＯＳＦ領域４２及びＰｖ領域４３にて突起が発生し、Ｐｉ領域４４においてはほとんど突起が発生しない。このことは、ＲＩＥを行えばＰｖ領域４３とＰｉ領域４４の境界が判別可能であることを意味する。したがって、突起発生領域４６の位置及び広さに基づいて、後続の育成工程における育成条件を調整すれば、as-grown状態で酸素析出物を含む領域の面積が単結晶横断面積の１０％以下であるシリコン単結晶インゴットを安定的に量産することができる。 The protrusion generation region 46 is a combined region of the OSF region 42 and the Pv region 43 shown in FIG. That is, when RIE is performed on a silicon wafer in an as-grown state, protrusions are generated in the OSF region 42 and the Pv region 43, and almost no protrusions are generated in the Pi region 44. This means that the boundary between the Pv region 43 and the Pi region 44 can be determined by performing RIE. Therefore, if the growth conditions in the subsequent growth process are adjusted based on the position and area of the protrusion generation region 46, the area of the region containing oxygen precipitates in the as-grown state is 10% or less of the cross-sectional area of the single crystal. A certain silicon single crystal ingot can be mass-produced stably.

ＲＩＥ（エッチング工程）は、切り出したシリコンウェーハをふっ酸と硝酸を含む水溶液でエッチングし、そのエッチング面に対して行っても構わないし（ケース１）、切り出したシリコンウェーハを劈開し、劈開面に対して行っても構わないし（ケース２）、切り出したシリコンウェーハを鏡面加工し、鏡面加工された面に対して行っても構わない（ケース３）。このことは、ＲＩＥによる突起の顕在化は、シリコンウェーハのいかなる面に対してもほぼ同等であることを意味する。 The RIE (etching process) may be performed on the etched surface by etching the cut silicon wafer with an aqueous solution containing hydrofluoric acid and nitric acid (case 1). Alternatively, it may be performed (case 2), or the cut silicon wafer may be mirror-finished and performed on the mirror-finished surface (case 3). This means that the projections by RIE are almost equal to any surface of the silicon wafer.

以上説明したように、本実施形態によれば、簡便な方法でas-grown状態で酸素析出物を含む領域の面積を評価して当該結晶の合否判定及び当該結晶以降に育成される結晶の育成条件を決めることが出来るので、将来の電子デバイスへの影響が予想されるas-grown状態で酸素析出物を含む領域の面積が制御された単結晶シリコンウェーハを安定的に製造することが出来る。 As described above, according to the present embodiment, the area of the region containing oxygen precipitates is evaluated in an as-grown state by a simple method to determine the pass / fail of the crystal and the growth of the crystal grown after the crystal. Since the conditions can be determined, it is possible to stably manufacture a single crystal silicon wafer in which the area of the region containing oxygen precipitates is controlled in an as-grown state that is expected to affect future electronic devices.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。 Hereinafter, although the Example of this invention is described, this invention is not limited to this Example at all.

実施例１では、結晶の外周部よりも中心付近のＶ／Ｇが大きい（Ｇが小さい）ホット・ゾーンをセットしたＣＺ炉で引き上げた結晶で、ＲＩＥ法で突起が検出される領域の面積と引き上げ速度の関係について調査した。 In Example 1, the area of a region where protrusions are detected by the RIE method in a crystal pulled up by a CZ furnace in which a hot zone having a larger V / G (G is smaller) near the center than the outer peripheral portion of the crystal is set. The relationship between the pulling speeds was investigated.

まず、多結晶シリコン塊を石英坩堝に投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。その後、直径３０５ｍｍ、結晶方位が（１００）の単結晶を、引き上げ速度を０．４７５ｍｍ／ｍｉｎから０．５１５ｍｍ／ｍｉｎまで徐々に変化させながら引き上げることにより、ＣＯＰと転位クラスタを含まない直径３０５ｍｍのシリコン単結晶インゴットを育成した。引き上げ速度の下限を０．４７５ｍｍ／ｍｉｎとしたのは、引き上げ速度をこれ以上に遅くすると転位クラスタが含まれるおそれがあるからである。格子間酸素濃度をＦＴ−ＩＲ法（ＡＳＴＭＦ１２１−７９）で測定したところ、９×１０^１７ａｔｏｍｓ／ｃｍ^３〜１１×１０^１７ａｔｏｍｓ／ｃｍ^３であった。 First, the polycrystalline silicon lump was put into a quartz crucible, and the polycrystalline silicon lump was heated in an argon atmosphere to obtain a silicon melt. Thereafter, by pulling up a single crystal having a diameter of 305 mm and a crystal orientation of (100) while gradually changing the pulling speed from 0.475 mm / min to 0.515 mm / min, the diameter of 305 mm without COP and dislocation clusters is included. A silicon single crystal ingot was grown. The lower limit of the pulling rate is set to 0.475 mm / min because dislocation clusters may be included when the pulling rate is made slower than this. When the interstitial oxygen concentration was measured by the FT-IR method (ASTM F121-79), it was 9 × 10 ¹⁷ atoms / cm ^{3 to} 11 × 10 ¹⁷ atoms / cm ³ .

次に、育成したシリコン単結晶インゴットの引き上げ速度が異なる位置から１０枚のウェーハを切り出し、鏡面加工を施した。この１０枚のウェーハに、as-grown状態で、Ｓｉ／ＳｉＯ_２の選択比が高い（すなわちＳｉＯ_２がエッチングされ難い）条件の反応性イオンエッチング（Reactive Ion Etching）を施した。ＲＩＥの雰囲気はＨＢｒ／Ｃｌ_２／Ｈｅ＋Ｏ_２混合ガスとし、Ｓｉ／ＳｉＯ_２の選択比が１００以上になるように条件を設定して約１０μｍエッチングを行った。ＲＩＥ後にふっ酸水溶液で洗浄を行ってＲＩＥ時に付着した反応生成物を除去し、ＲＩＥでエッチングされた面に生じた突起の径方向分布を光学顕微鏡観察によって評価した。突起の個数を計測体積（観察視野の面積とエッチング量の積）で割って、微小酸素析出物の体積密度を算出し、その体積密度が１×１０^５／ｃｍ^３以上の領域をＲＩＥ法で突起が検出される領域と定義して、この領域がウェーハの全面積に占める割合と引き上げ速度との関係をグラフ化したのが、図６である。この図から、０．４７５ｍｍ／ｍｉｎから０．４８５ｍｍ／ｍｉｎまでの速度で引き上げれば、as-grown状態で酸素析出物を含む領域の広さをウェーハ全面積の１０％以下に制御できることが判明した。 Next, 10 wafers were cut out from different positions where the pulling speed of the grown silicon single crystal ingot was different, and mirror-finished. The ten wafers were subjected to reactive ion etching in the as-grown state under a condition where the Si / SiO ₂ selectivity was high (ie, SiO ₂ was difficult to be etched). The RIE atmosphere was HBr / Cl ₂ / He + O ₂ mixed gas, and conditions were set so that the Si / SiO ₂ selection ratio was 100 or more, and etching was performed at about 10 μm. After RIE, the reaction product adhering at the time of RIE was removed by washing with a hydrofluoric acid aqueous solution, and the radial distribution of protrusions formed on the surface etched by RIE was evaluated by observation with an optical microscope. Divide the number of protrusions by the measured volume (the product of the area of the visual field of view and the etching amount) to calculate the volume density of the fine oxygen precipitates, and the area where the volume density is 1 × 10 ⁵ / cm ³ or more is calculated by the RIE method. FIG. 6 is a graph showing the relationship between the ratio of the area occupied by the total area of the wafer and the pulling speed defined as the area where the protrusion is detected. From this figure, it is found that if the pulling rate is increased from 0.475 mm / min to 0.485 mm / min, the size of the region containing oxygen precipitates in the as-grown state can be controlled to 10% or less of the total area of the wafer. did.

実施例２では、結晶の中心付近と外周部でＶ／Ｇが大きい（Ｇが小さい）ホット・ゾーンをセットしたＣＺ炉で引き上げた結晶で、ＲＩＥ法で突起が検出される領域の面積と引き上げ速度の関係について調査した。 In Example 2, the area of the region where protrusions are detected by the RIE method and the pulling up of the crystal pulled up by a CZ furnace in which a hot zone having a large V / G (small G) is set near and at the outer periphery of the crystal. The relationship between speed was investigated.

本実施形態では、引き上げ速度を０．４５０ｍｍ／ｍｉｎから０．５００ｍｍ／ｍｉｎまで徐々に変化させながら単結晶を引き上げたこと以外は、実施例１と同様の方法でサンプルを作製し、評価を行った。引き上げ速度の下限を０．４５０ｍｍ／ｍｉｎとしたのは、引き上げ速度をこれ以上に遅くすると転位クラスタが含まれるおそれがあるからである。ＲＩＥ法で突起が検出される領域がウェーハの全面積に占める割合と引き上げ速度との関係をグラフ化したのが、図７である。この図から、０．４５０ｍｍ／ｍｉｎから０．４６５ｍｍ／ｍｉｎまでの速度で引き上げれば、as-grown状態で酸素析出物を含む領域の広さをウェーハ全面積の１０％以下に制御できることが判明した。また、引き上げ速度を０．４５５ｍｍ／ｍｉｎ以下にすると、as-grown状態で酸素析出物を含む領域が消滅することも判明した。 In this embodiment, a sample is prepared and evaluated in the same manner as in Example 1 except that the single crystal is pulled up while gradually raising the pulling rate from 0.450 mm / min to 0.500 mm / min. It was. The lower limit of the pulling rate is set to 0.450 mm / min because dislocation clusters may be included when the pulling rate is made slower than this. FIG. 7 is a graph showing the relationship between the ratio of the area where protrusions are detected by the RIE method to the total area of the wafer and the pulling speed. From this figure, it can be seen that if the pulling rate is increased from 0.450 mm / min to 0.465 mm / min, the size of the region containing oxygen precipitates can be controlled to 10% or less of the total wafer area in the as-grown state. did. It has also been found that when the pulling rate is 0.455 mm / min or less, the region containing oxygen precipitates disappears in the as-grown state.

実施例３では、結晶の外周部でＶ／Ｇが大きい（Ｇが小さい）ホット・ゾーンをセットしたＣＺ炉で引き上げた結晶で、ＲＩＥ法で突起が検出される領域の面積と引き上げ速度の関係について調査した。 In Example 3, the relationship between the area of the region where protrusions are detected by the RIE method and the pulling speed of a crystal pulled by a CZ furnace in which a hot zone having a large V / G (small G) is set at the outer periphery of the crystal. Was investigated.

本実施形態では、引き上げ速度を０．４３０ｍｍ／ｍｉｎから０．４６５ｍｍ／ｍｉｎまで徐々に変化させながら単結晶を引き上げたこと以外は、実施例１と同様の方法でサンプルを作製し、評価を行った。引き上げ速度の下限を０．４３０ｍｍ／ｍｉｎとしたのは、引き上げ速度をこれ以上に遅くすると転位クラスタが含まれるおそれがあるからである。ＲＩＥ法で突起が検出される領域がウェーハの全面積に占める割合と引き上げ速度との関係をグラフ化したのが、図８である。この図から、０．４３０ｍｍ／ｍｉｎから０．４３８ｍｍ／ｍｉｎまでの速度で引き上げれば、as-grown状態で酸素析出物を含む領域の広さをウェーハ全面積の１０％以下に制御できることが判明した。 In this embodiment, a sample is prepared and evaluated in the same manner as in Example 1 except that the single crystal is pulled up while gradually changing the pulling rate from 0.430 mm / min to 0.465 mm / min. It was. The lower limit of the pulling rate is set to 0.430 mm / min because dislocation clusters may be included when the pulling rate is made slower than this. FIG. 8 is a graph showing the relationship between the ratio of the area where protrusions are detected by the RIE method to the total area of the wafer and the pulling speed. From this figure, it can be seen that if the pulling rate is increased from 0.430 mm / min to 0.438 mm / min, the size of the region containing oxygen precipitates can be controlled to 10% or less of the total wafer area in the as-grown state. did.

実施例４では、ＲＩＥを施すサンプルの前処理による差について調査した。 In Example 4, the difference due to the pretreatment of the sample subjected to RIE was investigated.

まず、実施例１で引き上げた結晶から図９に示すように、更に３枚のウェーハ４０ｃ〜４０ｅを切り出した。この３枚のウェーハ４０ｃ〜４０ｅは隣り合わせの位置から切り出しているので、欠陥分布や欠陥密度は同等と見なすことが出来る。そして、この３枚に、加工歪み除去と表面の平滑化の為に、ふっ酸と硝酸を含む混合液でエッチングを施した。 First, as shown in FIG. 9, three more wafers 40 c to 40 e were cut out from the crystal pulled up in Example 1. Since the three wafers 40c to 40e are cut out from the adjacent positions, the defect distribution and the defect density can be regarded as equivalent. Then, these three sheets were etched with a mixed solution containing hydrofluoric acid and nitric acid in order to remove processing strain and smooth the surface.

１枚目のウェーハ（ウェーハ４０ｃ）には、ＳＣ−１洗浄（アンモニア水＋過酸化水素水＋水による洗浄）を行い、付着異物を除去した。付着異物を除去する為の洗浄は、ＳＣ−１洗浄に限定する必要はなく、付着異物を除去する効果のある洗浄であれば良い。２枚目（ウェーハ４０ｄ）は、まず、半分に劈開した。劈開したウェーハの劈開面から約５ｍｍの位置を劈開面に平行にダイシングソーで切って幅５ｍｍの短冊を作製し、更にこの短冊の長さ方向の中央付近をダイシングソーで切って長さ約１５０ｍｍの短冊５０ｄを作製した。従って、この短冊５０ｄには、結晶の中心から外周までが含まれる。このようにして作製した短冊５０ｄにＳＣ−１洗浄を施して付着異物を除去した。付着異物を除去する為の洗浄は、ＳＣ−１洗浄に限定する必要はなく、付着異物を除去する効果のある洗浄であれば良い。劈開面の反対側の面（ダイシングソーで切断した面）を直径３００ｍｍの支持基板５１にレジストで貼り付けた（図１０参照）。短冊５０ｄの接着に用いる材料は、レジスト以外でも良く、ＲＩＥ、ふっ酸洗浄、ＳＣ−１洗浄などの処理に耐える材料であれば良い。また、本発明では短冊５０ｄを洗浄した後に支持基板５１に貼り付けたが、短冊５０ｄを支持基板５１に貼り付けた後に支持基板５１と共に洗浄を行っても良い。３枚目（ウェーハ４０ｅ）には、鏡面加工を行った。 The first wafer (wafer 40c) was subjected to SC-1 cleaning (cleaning with ammonia water + hydrogen peroxide water + water) to remove adhered foreign matters. The cleaning for removing the adhering foreign matter is not limited to the SC-1 cleaning, and any cleaning that has an effect of removing the adhering foreign matter may be used. The second sheet (wafer 40d) was first cleaved in half. A 5 mm wide strip is produced by cutting with a dicing saw at a position approximately 5 mm from the cleavage plane of the cleaved wafer in parallel to the cleavage plane, and further, the length of the strip is cut with a dicing saw at the center in the longitudinal direction. A strip 50d was prepared. Therefore, the strip 50d includes the center to the outer periphery of the crystal. The strip 50d thus produced was subjected to SC-1 cleaning to remove adhering foreign matter. The cleaning for removing the adhering foreign matter is not limited to the SC-1 cleaning, and any cleaning that has an effect of removing the adhering foreign matter may be used. The surface opposite to the cleavage surface (the surface cut with a dicing saw) was attached to a support substrate 51 having a diameter of 300 mm with a resist (see FIG. 10). The material used for adhering the strips 50d may be other than a resist, and any material that can withstand treatments such as RIE, hydrofluoric acid cleaning, and SC-1 cleaning. In the present invention, the strip 50d is washed and then attached to the support substrate 51. However, the strip 50d may be attached to the support substrate 51 and then washed together with the support substrate 51. The third sheet (wafer 40e) was mirror-finished.

上記の処理を施した３枚のサンプルに対し、Ｓｉ／ＳｉＯ_２の選択比が高い（すなわちＳｉＯ_２がエッチングされ難い）条件の反応性イオンエッチングを施した。ＲＩＥの雰囲気はＨＢｒ／Ｃｌ_２／Ｈｅ＋Ｏ_２混合ガスとし、Ｓｉ／ＳｉＯ_２の選択比が１００以上になるように条件を設定して約１０μｍエッチングを行った。ＲＩＥ後にふっ酸水溶液で洗浄を行ってＲＩＥ時に付着した反応生成物を除去し、ＲＩＥでエッチングされた面に生じた突起の径方向分布を光学顕微鏡観察によって評価した。突起の個数を計測体積（観察視野の面積とエッチング量の積）で割って、微小酸素析出物の体積密度を算出し、その体積密度を結晶の中心からの距離に対してプロットした。 The three samples subjected to the above-described treatment were subjected to reactive ion etching under conditions where the Si / SiO ₂ selectivity was high (that is, SiO ₂ was difficult to be etched). The RIE atmosphere was HBr / Cl ₂ / He + O ₂ mixed gas, and conditions were set so that the Si / SiO ₂ selection ratio was 100 or more, and etching was performed at about 10 μm. After RIE, the reaction product adhering at the time of RIE was removed by washing with a hydrofluoric acid aqueous solution, and the radial distribution of protrusions formed on the surface etched by RIE was evaluated by observation with an optical microscope. The number of protrusions was divided by the measurement volume (the product of the area of the observation field and the etching amount) to calculate the volume density of the minute oxygen precipitates, and the volume density was plotted against the distance from the center of the crystal.

その結果、図１１に示すように、１枚目（ウェーハ４０ｃ）、２枚目の短冊状サンプル５０ｄ、３枚目（ウェーハ４０ｅ）でＲＩＥによって生じた突起の分布は、３サンプル間でほぼ一致した。このことから、鏡面でなくても、ふっ酸と硝酸を含む液でエッチングしてＳＣ−１洗浄を行った面や、劈開してＳＣ−１洗浄を行った面でもＲＩＥによって微小酸素析出物起因の突起が生じる領域の広さを評価できることが明らかになった。 As a result, as shown in FIG. 11, the distribution of protrusions generated by RIE on the first sheet (wafer 40c), the second strip sample 50d, and the third sheet (wafer 40e) is almost the same among the three samples. did. For this reason, even if the surface is not a mirror surface, etching is performed with a liquid containing hydrofluoric acid and nitric acid and SC-1 cleaning is performed, or the surface is cleaved and SC-1 cleaning is performed. It became clear that the size of the area where the protrusions can be evaluated.

上記の検討の結果、発明者は、引き上げた結晶から所定の間隔で欠陥評価用のウェーハを切り出し、加工歪み除去と平坦化のためのエッチングを施したサンプルまたは劈開したサンプルにＲＩＥを施すことによってas-grown状態で微小酸素析出物を含む領域を光学顕微鏡で観察可能な突起として顕在化することができ、この突起が発生した領域の広さを指標として当該結晶の合否判定及び当該結晶以降に育成される結晶の育成条件を決定すれば、as-grown状態で微小酸素析出物を含む領域を制御した結晶を安定的に製造できることを知見した。 As a result of the above examination, the inventor cuts out a wafer for defect evaluation from the pulled crystal at a predetermined interval, and performs RIE on the sample subjected to etching for removal of processing distortion and flattening or cleaved sample. The region containing minute oxygen precipitates in the as-grown state can be manifested as projections that can be observed with an optical microscope. It was found that if the growth condition of the crystal to be grown is determined, a crystal in which the region containing fine oxygen precipitates is controlled in an as-grown state can be stably produced.

１０シリコン単結晶引き上げ装置
１１チャンバー
１２支持回転軸
１３グラファイトサセプタ
１４石英るつぼ
１５ヒーター
１６支持軸駆動機構
１７シードチャック
１８ワイヤー
１９ワイヤー巻き取り機構
２０シリコン単結晶インゴット
２１シリコン融液
２２熱遮蔽部材
２３制御装置
２４ガス導入口
２５ガス管
２６コンダクタンスバルブ
２７ガス排出口
２８排ガス管
２９コンダクタンスバルブ
３０真空ポンプ
３１磁場供給装置
４０シリコンウェーハ
４１ＣＯＰ領域
４２ＯＳＦ領域
４３Ｐｖ領域
４４Ｐｉ領域
４５転位クラスタ
４６突起発生領域
５０ｄ短冊
５１支持基板 DESCRIPTION OF SYMBOLS 10 Silicon single crystal pulling apparatus 11 Chamber 12 Support rotating shaft 13 Graphite susceptor 14 Quartz crucible 15 Heater 16 Support shaft drive mechanism 17 Seed chuck 18 Wire 19 Wire winding mechanism 20 Silicon single crystal ingot 21 Silicon melt 22 Heat shielding member 23 Control Device 24 Gas inlet 25 Gas pipe 26 Conductance valve 27 Gas outlet 28 Exhaust pipe 29 Conductance valve 30 Vacuum pump 31 Magnetic field supply device 40 Silicon wafer 41 COP region 42 OSF region 43 Pv region 44 Pi region 45 Dislocation cluster 46 Protrusion generation region 50d strip 51 support substrate

Claims

A growth step of growing a silicon single crystal ingot containing no COP and dislocation clusters by the Czochralski method;
Cutting out a silicon wafer from the silicon single crystal ingot,
an etching step of revealing grown-in defects including silicon oxide as protrusions on the etched surface by performing reactive ion etching on the silicon wafer in the as-grown state,
The generation area of the protrusion that is manifested in the etching step is a disk shape and / or a ring shape,
Based on the region where the protrusions are manifested in the etching step, the growth condition in the subsequent growth step is as follows: the area of the region where the protrusions are generated in the etching step is 1% of the area of the silicon wafer While adjusting it to 5% or less,
When the generation area of the protrusions revealed in the etching process is less than 3% of the area of the silicon wafer, the pulling speed of the silicon single crystal ingot in the subsequent growing process is increased. A method for producing a silicon single crystal.

When the generation region of the protrusions revealed in the etching step is 3% or more of the area of the silicon wafer, the pulling speed of the silicon single crystal ingot in the subsequent growth step is reduced. The method for producing a silicon single crystal according to claim 1.

3. The silicon single crystal according to claim 1 , wherein in the etching step, the silicon wafer is etched with an aqueous solution containing hydrofluoric acid and nitric acid, and the reactive ion etching is performed on the etched surface. Production method.

3. The method for producing a silicon single crystal according to claim 1 , wherein in the etching step, the silicon wafer is cleaved, and the reactive ion etching is performed on a cleaved surface. 4.

3. The method for producing a silicon single crystal according to claim 1 , wherein in the etching step, the silicon wafer is mirror-finished, and the reactive ion etching is performed on the mirror-finished surface.