JP5664738B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5664738B2 JP5664738B2 JP2013210132A JP2013210132A JP5664738B2 JP 5664738 B2 JP5664738 B2 JP 5664738B2 JP 2013210132 A JP2013210132 A JP 2013210132A JP 2013210132 A JP2013210132 A JP 2013210132A JP 5664738 B2 JP5664738 B2 JP 5664738B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- manufacturing
- separation
- original substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、太陽電池セル等の半導体デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device such as a solar battery cell.
現在、民生用の太陽電池セルや、ダイオード、トランジスタ等のパワーデバイスなどの半導体デバイスを製造する際に用いられている方法は、コスト低減が重要課題である。そのため、結晶インゴットから基板を切り出す際は、マルチワイヤーソーによるスライス法が一般的に採用されており、これによって得られた基板を用いて太陽電池セル等の半導体デバイスが製造されている。その詳細は、例えば太陽電池セルの場合、次の通りである。 At present, cost reduction is an important issue for methods used in manufacturing semiconductor devices such as consumer solar cells and power devices such as diodes and transistors. Therefore, when slicing a substrate from a crystal ingot, a slicing method using a multi-wire saw is generally employed, and semiconductor devices such as solar cells are manufactured using the substrate thus obtained. The details are as follows, for example in the case of a photovoltaic cell.
まず、チョクラルスキー(CZ)法で引き上げられた単結晶シリコンインゴットや、キャスト法により作製された多結晶シリコンインゴットを、マルチワイヤー法でスライスすることにより得られたp型シリコン基板を用意する。次に、アルカリ溶液で表面のスライスダメージを取り除いた後、高さ1〜20μm程度の微細凹凸(テクスチャ)を表面(受光面)に形成し、基板表面(受光面)に熱拡散法でn型の拡散層を形成する。次いで、ドライ又はウェットエッチング法や、レーザーアブレーション法などの方法で、基板端面付近をエッチングし、接合分離を行う。続いて、受光面にはTiO2又はSiN膜を、例えば70〜100nm程度の膜厚で堆積し、反射防止膜を形成する。次に、スクリーン印刷法を用い、アルミニウムを主成分とする材料を裏面全面にわたり印刷、焼成することにより裏面電極を形成する。一方、受光面電極は、銀を主成分とする材料を、例えば幅100〜200μm程度の櫛歯状に印刷、焼成することにより形成する。
なお、本発明に関連する先行技術文献としては、下記のものが挙げられる。
First, a p-type silicon substrate obtained by slicing a single crystal silicon ingot pulled up by the Czochralski (CZ) method or a polycrystalline silicon ingot produced by a cast method by a multi-wire method is prepared. Next, after removing slicing damage on the surface with an alkaline solution, fine unevenness (texture) having a height of about 1 to 20 μm is formed on the surface (light receiving surface), and n-type is formed on the substrate surface (light receiving surface) by a thermal diffusion method. Forming a diffusion layer. Next, the vicinity of the substrate end surface is etched by a method such as a dry or wet etching method or a laser ablation method to perform junction separation. Subsequently, a TiO 2 or SiN film is deposited on the light receiving surface with a film thickness of, for example, about 70 to 100 nm to form an antireflection film. Next, a back electrode is formed by printing and baking a material mainly composed of aluminum over the entire back surface using a screen printing method. On the other hand, the light-receiving surface electrode is formed by printing and baking a material containing silver as a main component, for example, in a comb-teeth shape having a width of about 100 to 200 μm.
In addition, the following are mentioned as prior art documents relevant to the present invention.
従来、マルチワイヤーソーなどのスライス法により基板を得た場合、少なくともマルチワイヤーソーのワイヤー厚さ分は、カーフロス(切り代損失)として失われてしまう問題があった。また、必要とされる基板厚が薄くなる程、半導体材料インゴットに対するカーフロス割合は増大し、かつ得られた基板の機械的強度が低下するため、製造工程における歩留りが低下するという問題があった。 Conventionally, when a substrate is obtained by a slicing method such as a multi-wire saw, there is a problem that at least the wire thickness of the multi-wire saw is lost as kerf loss (cutting allowance loss). In addition, as the required substrate thickness is reduced, the ratio of kerf loss to the semiconductor material ingot increases, and the mechanical strength of the obtained substrate decreases, resulting in a decrease in yield in the manufacturing process.
本発明は、上記事情に鑑みなされたものであり、半導体基板のスライスによるカーフロスを低減し、基板の機械的強度を低下させずに、生産性よく半導体デバイスを製造する方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device with high productivity without reducing kerf loss due to slicing of a semiconductor substrate and reducing the mechanical strength of the substrate. And
本発明者らは、上記目的を達成するため鋭意検討した結果、半導体基板の所定深さまで水素イオン又は希ガスイオンを注入してイオン注入層を形成し、上記基板を熱処理して上記イオン注入層において分離して上記基板表面(主面)と略平行な断面(分離面)を有する分離基板を得た後、上記分離基板をこれとは異なる導電型のドーパント存在下で熱処理して上記分離基板表面(受光面となる面)に上記ドーパントを拡散させたドーパント拡散層を形成し、次いで、上記分離基板表面(受光面)に上記ドーパント拡散層と電気的に接続する電極を形成することで、半導体基板のスライスによるカーフロスを低減し、基板の機械的強度を低下させずに、生産性よく半導体デバイスを製造することができることを見出した。特に、上記分離基板を得る分離熱処理と、ドーパント拡散層を形成する拡散熱処理とを一度の熱処理で同時に行うことで、基板の処理枚数が少なくて済むため、より経済的で、より生産性よく半導体デバイスを製造することができることを見出し、本発明をなすに至った。 As a result of intensive studies to achieve the above object, the present inventors have implanted hydrogen ions or rare gas ions to a predetermined depth of a semiconductor substrate to form an ion implanted layer, and heat-treated the substrate to produce the ion implanted layer. To obtain a separation substrate having a cross section (separation surface) substantially parallel to the substrate surface (main surface), and then heat-treating the separation substrate in the presence of a dopant of a different conductivity type. By forming a dopant diffusion layer in which the dopant is diffused on the surface (surface that becomes the light receiving surface), and then forming an electrode that is electrically connected to the dopant diffusion layer on the surface of the separation substrate (light receiving surface), It has been found that kerf loss due to slicing of a semiconductor substrate can be reduced, and a semiconductor device can be manufactured with high productivity without reducing the mechanical strength of the substrate. In particular, since the separation heat treatment for obtaining the separation substrate and the diffusion heat treatment for forming the dopant diffusion layer are simultaneously performed in a single heat treatment, the number of processed substrates can be reduced, so that the semiconductor is more economical and more productive. The present inventors have found that a device can be manufactured and have made the present invention.
即ち、本発明は、下記の半導体デバイスの製造方法を提供する。
請求項1:
表面に平坦化処理を施した厚さ100〜400μmの半導体基板である元基板の上記平坦化処理を施した表面から所定深さまで水素イオン又は希ガスイオンを注入してイオン注入層を形成する工程、
その後、上記元基板をこれとは異なる導電型のドーパント存在下で熱処理することで、上記イオン注入層において上記元基板を分離して上記元基板表面と略平行な断面を有する2枚の分離基板を得ると共に、該2枚の分離基板それぞれの上記元基板の表面又は裏面であった表面に上記ドーパントを拡散させたドーパント拡散層を形成する工程、及び
上記分離基板表面に上記ドーパント拡散層と電気的に接続する電極を形成する工程
を含むことを特徴とする半導体デバイスの製造方法。
請求項2:
更に、上記イオン注入層を形成する工程の後、上記熱処理して2枚の分離基板を得る工程の前に、上記元基板の表裏面に高さ1〜20μmの微細凹凸からなるテクスチャを形成する工程を有することを特徴とする請求項1記載の半導体デバイスの製造方法。
請求項3:
上記元基板の厚さを、上記2枚の分離基板の厚さの合計に上記テクスチャ形成により失われる基板厚さを足したものとすることを特徴とする請求項2記載の半導体デバイスの製造方法。
請求項4:
半導体デバイスが太陽電池セルである請求項1乃至3のいずれか1項記載の半導体デバイスの製造方法。
請求項5:
拡散熱処理温度が800〜1100℃である請求項4記載の半導体デバイスの製造方法。
請求項6:
更に、上記ドーパント拡散層形成後、上記分離基板の少なくとも断面をエッチングする工程を含み、上記エッチングにより、上記分離基板の断面に形成されたドーパント拡散層を除去すると共に、上記断面のダメージを除去する請求項1乃至5のいずれか1項記載の半導体デバイスの製造方法。
請求項7:
半導体デバイスがパワーデバイスである請求項1乃至3のいずれか1項記載の半導体デバイスの製造方法。
請求項8:
拡散熱処理温度が800〜1350℃である請求項7記載の半導体デバイスの製造方法。
That is, the present invention provides the following semiconductor device manufacturing method.
Claim 1:
A step of forming an ion implantation layer by implanting hydrogen ions or rare gas ions from a surface of the original substrate, which is a semiconductor substrate having a thickness of 100 to 400 μm, which has been planarized, to a predetermined depth from the surface of the original substrate. ,
Thereafter, the original substrate is heat-treated in the presence of a dopant having a conductivity type different from that of the original substrate to separate the original substrate in the ion-implanted layer and to have two separated substrates having a cross section substantially parallel to the original substrate surface. with obtaining, the step of the two separate substrates each of the original substrate surface or rear surface is a surface of the dopant forming dopant diffusion layer is diffused, and the dopant diffusion layer electrically to said separating substrate surface The manufacturing method of the semiconductor device characterized by including the process of forming the electrode to connect electrically.
Claim 2:
Further, after the step of forming the ion-implanted layer, before the step of obtaining the two separated substrates by the heat treatment, a texture composed of fine irregularities having a height of 1 to 20 μm is formed on the front and back surfaces of the original substrate. The method for manufacturing a semiconductor device according to
Claim 3:
3. The method of manufacturing a semiconductor device according to
Claim 4:
The method of manufacturing a semiconductor device according to
Claim 5:
The method for manufacturing a semiconductor device according to
Claim 6:
Further, after the formation of the dopant diffusion layer, the method includes a step of etching at least a cross section of the separation substrate. The etching removes the dopant diffusion layer formed on the cross section of the separation substrate and removes damage on the cross section. The method for manufacturing a semiconductor device according to
Claim 7:
The semiconductor device manufacturing method according to
Claim 8:
The method of manufacturing a semiconductor device according to claim 7, wherein the diffusion heat treatment temperature is 800 to 1350 ° C.
本発明による半導体デバイスの製造方法によれば、イオン注入分離法により半導体基板を得ることで、従来のスライス法に比べて結晶カーフロスを低減でき、しかも分離熱処理が終わるまで基板の機械的強度を高く保てるため、歩留りを改善できる。また、特にドーパントの拡散熱処理と、基板の分離熱処理を一度の熱処理で同時に行うことで、基板の処理枚数が少なくて済むため、より経済的であり、より生産性を改善できる。 According to the semiconductor device manufacturing method of the present invention, by obtaining a semiconductor substrate by an ion implantation separation method, crystal kerf loss can be reduced as compared with the conventional slicing method, and the mechanical strength of the substrate is increased until the separation heat treatment is completed. Yield can be improved. In particular, since the dopant diffusion heat treatment and the substrate separation heat treatment are performed simultaneously in a single heat treatment, the number of substrates to be processed can be reduced, which is more economical and can improve productivity.
以下、図面を参照して本発明の実施の形態を詳細に説明するが、本発明は、下記の実施形態に限定されるものではない。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiments. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図1に、本発明の半導体デバイスの製造方法の一例として、太陽電池セルの製造方法の例を示す。図1(a)に示すように、本発明で用いられる半導体基板(元基板)1としては、半導体結晶等が用いられ、半導体結晶の種類は、シリコンの場合、チョクラルスキー(CZ)法又はフロートゾーン(FZ)法で作製された単結晶のどちらでも構わないが、コスト面からはCZ法による単結晶の方が好適である。導電型は、n型でもp型でも構わない。 In FIG. 1, the example of the manufacturing method of a photovoltaic cell is shown as an example of the manufacturing method of the semiconductor device of this invention. As shown in FIG. 1A, a semiconductor crystal or the like is used as the semiconductor substrate (original substrate) 1 used in the present invention. When the semiconductor crystal is silicon, the Czochralski (CZ) method or Either a single crystal produced by the float zone (FZ) method may be used, but the single crystal by the CZ method is more suitable from the viewpoint of cost. The conductivity type may be n-type or p-type.
単結晶の結晶面方位は、後述するテクスチャを形成する際に、アルカリ溶液による異方エッチングを利用する場合は(100)が好ましいが、研削機等を用いて物理研削する場合は、その他の結晶面方位で構わない。基板比抵抗は、例えば0.1〜20Ω・cmが好ましく、特に0.5〜2Ω・cmであることが高性能な太陽電池セルを製造する上で好適である。 The crystal plane orientation of the single crystal is preferably (100) when anisotropic etching with an alkaline solution is used when forming a texture to be described later, but other crystals are used when physical grinding is performed using a grinder or the like. It does not matter in the plane orientation. The substrate specific resistance is preferably, for example, 0.1 to 20 Ω · cm, and in particular, 0.5 to 2 Ω · cm is suitable for producing a high-performance solar cell.
半導体単結晶を用いる場合、シリコン等の半導体結晶インゴットから半導体元基板1を作製する(図1(a))。半導体元基板の作製方法は、マルチワイヤーソーなどを用いたスライス法、水素イオン又は希ガスイオン注入装置を用いたイオン注入と分離熱処理によるイオン注入分離法など、いかなる方法でもよい。イオン注入分離法による半導体元基板の作製は、例えば特許文献1(特開平5−211128号公報:薄い半導体フィルムの作製方法)に開示されているような方法を用いればよい。具体的には、水素イオン又は希ガスイオンをシリコン等の半導体インゴットの所定深さまで注入してイオン注入層を形成し、これを熱処理することで、注入された水素イオン等が凝集して微小気泡が生成し、この微小気泡の圧力作用と半導体結晶の再配列作用によって、イオン注入層において半導体インゴットが分割され、所定厚さの元基板を得ることができる。
When using a semiconductor single crystal, the
この場合、イオン注入するイオン種は、水素イオンや、ヘリウム、ネオン、クリプトン、キセノン等の稀ガスイオンを1種単独で又は2種以上を組み合わせて使用すればよい。イオン注入される半導体の種類がシリコンで、注入するイオン種が水素イオンの場合、注入温度は20〜450℃、イオン注入線量は、1×1016〜1×1018イオン・cm-2であることが好ましい。また、熱処理は500℃以上で行うことが望ましい。注入イオンが水素イオンの場合、500℃以上の温度で加熱することで、上述したように、注入された水素イオンが凝集して微小気泡が生成し、半導体インゴットが分割される。 In this case, the ion species to be ion-implanted may be hydrogen ions or rare gas ions such as helium, neon, krypton, and xenon, which may be used alone or in combination of two or more. When the type of semiconductor to be ion-implanted is silicon and the ion species to be implanted is hydrogen ions, the implantation temperature is 20 to 450 ° C., and the ion implantation dose is 1 × 10 16 to 1 × 10 18 ions · cm −2 . It is preferable. Moreover, it is desirable to perform the heat treatment at 500 ° C. or higher. When the implanted ions are hydrogen ions, by heating at a temperature of 500 ° C. or higher, as described above, the implanted hydrogen ions are aggregated to generate microbubbles, and the semiconductor ingot is divided.
上記方法により得られる半導体元基板に、本発明では、後述する通り、更にイオン注入と分離熱処理を行い、半導体元基板を少なくとも二枚の基板に分離する。このため、このときのイオン注入深さが一定となるように、イオン注入面となる元基板表面(主面)は、スライスなどの機械研削によるダメージが残っていない方が望ましい。従って、スライス法を用いて元基板を作製する場合は、スライス後のダメージ部分(ダメージ層)を酸やアルカリ溶液などでエッチング除去し、表面(主面)を平坦化する方がよい。一方、イオン注入分離法を用いる場合は、インゴットへの最初のイオン打込み面をエッチング又は研磨などにより平坦化しておけば、分離後得られる元基板の分離面における平坦度は高く、分離面のダメージも浅いため、更なるイオン注入分離のために、特別な平坦化処理は必要ない。従って、元基板を作製する方法としては、イオン注入分離法の方が、より半導体結晶ロスを減らすことができ、かつ工程を簡略化できるため望ましいが、いずれの方法でも構わない。 In the present invention, as will be described later, the semiconductor original substrate obtained by the above method is further subjected to ion implantation and separation heat treatment to separate the semiconductor original substrate into at least two substrates. For this reason, it is desirable that the original substrate surface (main surface) serving as the ion implantation surface is not damaged by mechanical grinding such as slicing so that the ion implantation depth at this time is constant. Therefore, when the original substrate is manufactured using the slicing method, it is better to flatten the surface (main surface) by etching away the damaged portion (damage layer) after slicing with an acid or an alkali solution. On the other hand, when using the ion implantation separation method, if the first ion implantation surface to the ingot is flattened by etching or polishing, the flatness of the separation surface of the original substrate obtained after separation is high, and the damage of the separation surface is high. Therefore, no special planarization process is necessary for further ion implantation separation. Therefore, as a method for manufacturing the original substrate, the ion implantation separation method is preferable because it can further reduce the semiconductor crystal loss and simplify the process, but any method may be used.
この時点で得られる元基板の厚さは、最終的に得られる太陽電池セルの半導体基板の合計厚さ以上、例えば二枚に分離する場合は、二枚の合計厚さ以上であることが好ましく、通常100〜400μmであることが好ましい。具体的には、例えば、最終的な半導体基板の厚さが100μmの太陽電池セルを二枚作製する場合、後述のテクスチャ形成により10〜20μm程度基板厚さが失われるため、分離前の元基板の厚さは210〜220μm程度とすればよい。 The thickness of the original substrate obtained at this time is equal to or greater than the total thickness of the semiconductor substrate of the finally obtained solar battery cell, for example, when separated into two, it is preferably equal to or greater than the total thickness of two. Usually, it is preferable that it is 100-400 micrometers. Specifically, for example, when two solar cells having a final semiconductor substrate thickness of 100 μm are manufactured, the substrate thickness is lost by about 10 to 20 μm due to texture formation to be described later. The thickness may be about 210 to 220 μm.
次に、水素イオン又は希ガスイオン注入装置を用いて元基板の所定深さまで水素イオン又は上記と同じ希ガスイオンを注入してイオン注入層2を形成する(図1(b))。イオン注入は、イオン注入される半導体の種類がシリコンで、注入するイオン種が水素イオンの場合、注入温度は20〜450℃が好ましく、注入線量は1×1016〜1×1018イオン・cm-2が好ましい。注入線量が少なすぎると分離熱処理で分離できない場合があり、多すぎるとコスト面で無駄となる場合がある。元基板表面(主面)からのイオン注入層の深さは、最終的に必要な半導体基板(分離基板)の厚さと同程度にすることが好ましく、例えば元基板が210〜220μm厚の場合、表面(主面)から105〜110μmの深さまでイオン注入することで、ほぼ同じ厚さの分離基板を二枚得ることができるが、最終的に得られる半導体基板(分離基板)の厚さは、同じであってもいいし、必ずしも同じでなくとも構わない。 Next, hydrogen ions or the same rare gas ions as described above are implanted to a predetermined depth of the original substrate using a hydrogen ion or rare gas ion implantation apparatus to form the ion implantation layer 2 (FIG. 1B). In the ion implantation, when the type of semiconductor to be ion-implanted is silicon and the ion species to be implanted is hydrogen ion, the implantation temperature is preferably 20 to 450 ° C., and the implantation dose is 1 × 10 16 to 1 × 10 18 ions · cm. -2 is preferred. If the injection dose is too small, separation may not be performed by the separation heat treatment, and if it is too large, cost may be wasted. The depth of the ion implantation layer from the original substrate surface (main surface) is preferably about the same as the thickness of the finally required semiconductor substrate (separation substrate). For example, when the original substrate is 210 to 220 μm thick, By implanting ions from the surface (main surface) to a depth of 105 to 110 μm, two separation substrates having substantially the same thickness can be obtained, but the thickness of the finally obtained semiconductor substrate (separation substrate) is: It may be the same or not necessarily the same.
その後、元基板表裏面(分離基板の受光面となる面)にテクスチャと呼ばれる凹凸形状を形成する(図1(c))。テクスチャ3を形成する理由は、太陽電池セルを形成した際、可視光域の反射率を低減させるため、できる限り2回以上の反射を受光面で行わせる必要があるためである。テクスチャの形成は、例えば元基板を1〜5質量%濃度の水酸化ナトリウムにイソプロピルアルコールを加えた水溶液に浸し、ウェットエッチングすることにより、両面にランダムテクスチャを形成することができる。これら一つ一つの山のサイズは1〜20μm程度であることが好ましい。他の代表的な表面凹凸構造としては、V溝、U溝が挙げられる。これらは、研削機を利用するなどしても形成可能である。また、ランダムな凹凸構造を作るには、酸エッチングや、リアクティブ・イオン・エッチング等を代替法として用いることが可能である。なお、図1では、イオン注入後、テクスチャを形成する例を示したが、テクスチャを形成した後、イオン注入してもよい。
After that, an uneven shape called texture is formed on the front and back surfaces of the original substrate (the surface that becomes the light receiving surface of the separation substrate) (FIG. 1C). The reason for forming the
イオン注入され、かつテクスチャが形成された元基板の表裏面に、ドーパントを含む拡散剤を塗布する。ドーパントは基板とは異なる導電型のものを用いる。例えば、使用する基板がp型の場合、リン等を含む拡散剤を使用すれば、元基板表面(主面)にはn型拡散層が形成できる。使用する基板がn型の場合、ボロン等を含む拡散剤を使用すればp型拡散層を形成することができる。拡散剤の塗布方法は、スピンコート法、スプレーコート法、ディップ法など、いかなる方法であってもよい。 A diffusing agent containing a dopant is applied to the front and back surfaces of the original substrate that has been ion-implanted and textured. A dopant having a conductivity type different from that of the substrate is used. For example, when the substrate to be used is p-type, an n-type diffusion layer can be formed on the original substrate surface (main surface) if a diffusing agent containing phosphorus or the like is used. When the substrate to be used is n-type, a p-type diffusion layer can be formed by using a diffusing agent containing boron or the like. The method for applying the diffusing agent may be any method such as spin coating, spray coating, or dipping.
次いで、分離熱処理を行い、前記イオン注入した深さにおいて元基板を分離して上記元基板表面(主面)と略平行な断面を有する分離基板を得る。この場合、元基板に注入されたイオンが水素イオンの場合、500℃以上に加熱することで、この水素イオンが凝集して微小気泡が生成され、元基板が分離される。分離熱処理の実施方法としては、ボートに溝立てするなどして熱処理炉(炉心管)に入れ、所定の熱プロファイルで処理することによって実施できる。この際、使用するボート及び炉心管には、石英や炭化珪素(SiC)などの材料を用いることができる。純度とコストの面からは石英製が好ましい。 Next, separation heat treatment is performed to separate the original substrate at the ion-implanted depth to obtain an isolated substrate having a cross section substantially parallel to the original substrate surface (main surface). In this case, when the ions implanted into the original substrate are hydrogen ions, by heating to 500 ° C. or higher, the hydrogen ions aggregate to generate microbubbles, and the original substrate is separated. As a method for carrying out the separation heat treatment, it can be carried out by grooving a boat, placing it in a heat treatment furnace (core tube), and processing with a predetermined thermal profile. At this time, materials such as quartz and silicon carbide (SiC) can be used for the boat and the core tube used. Quartz is preferable in terms of purity and cost.
その後、上記と同様の熱処理炉(炉心管)を用いて拡散熱処理を行い、基板表面(受光面)にドーパント拡散層を形成する。拡散熱処理の熱プロファイルについては、使用する拡散剤に含まれるドーパントの種類や濃度、シリカやシリケート等の他の成分、基板への拡散剤の塗布量などにより異なる。例えば、リンを含む拡散剤を用いる場合は、800〜1100℃、好ましくは800〜1050℃、特に850〜950℃で10〜120分間程度、特に15〜60分間程度処理することで実施できる。ボロンを含む拡散剤の場合、800〜1100℃、好ましくは850〜1100℃、特に900〜1000℃で10〜120分間、特に15〜60分間処理することが好ましい。
なお、パワーデバイスを製造する場合は、リンの拡散熱処理温度は800〜1350℃が好ましく、より好ましくは800〜1100℃、更に好ましくは800〜1050℃、特に好ましくは850〜950℃であり、ボロン拡散熱処理温度は800〜1350℃が好ましく、より好ましくは800〜1100℃、更に好ましくは850〜1100℃、特に好ましくは900〜1000℃である。その他の条件は上記と同様である。
Thereafter, diffusion heat treatment is performed using a heat treatment furnace (core tube) similar to the above to form a dopant diffusion layer on the substrate surface (light receiving surface). The thermal profile of the diffusion heat treatment varies depending on the type and concentration of dopant contained in the diffusing agent used, other components such as silica and silicate, the amount of diffusing agent applied to the substrate, and the like. For example, when using a diffusing agent containing phosphorus, it can be carried out by treating at 800 to 1100 ° C., preferably 800 to 1050 ° C., particularly 850 to 950 ° C. for about 10 to 120 minutes, particularly about 15 to 60 minutes. In the case of a diffusing agent containing boron, the treatment is preferably performed at 800 to 1100 ° C., preferably 850 to 1100 ° C., particularly 900 to 1000 ° C. for 10 to 120 minutes, particularly 15 to 60 minutes.
In addition, when manufacturing a power device, the diffusion heat treatment temperature of phosphorus is preferably 800 to 1350 ° C., more preferably 800 to 1100 ° C., further preferably 800 to 1050 ° C., particularly preferably 850 to 950 ° C. The diffusion heat treatment temperature is preferably 800 to 1350 ° C, more preferably 800 to 1100 ° C, still more preferably 850 to 1100 ° C, and particularly preferably 900 to 1000 ° C. Other conditions are the same as above.
拡散熱処理時のプロセスガスとしては、様々な種類のガスを用いることができるが、純度とコストを加味して考えた場合、例えば、アルゴンや窒素等不活性ガスと酸素などを用いることができる。プロセスガスの流量は、使用する熱処理炉の容量により異なるが、例えば炉心管が内径150〜350mm、長さ1500〜3500mm程度のものを使用する場合、アルゴンや窒素を5〜40L/min、酸素を0.025〜0.2L/min程度の流量で流せばよい。 Various types of gases can be used as the process gas during the diffusion heat treatment, but when considering the purity and cost, for example, an inert gas such as argon or nitrogen and oxygen can be used. The flow rate of the process gas varies depending on the capacity of the heat treatment furnace to be used. For example, when a furnace tube having an inner diameter of 150 to 350 mm and a length of about 1500 to 3500 mm is used, argon and nitrogen are used in an amount of 5 to 40 L / min and oxygen is used. The flow rate may be about 0.025 to 0.2 L / min.
分離熱処理及び拡散熱処理は、それぞれ別々に行ってもよいが、本発明においては、一度の熱処理プロファイルの中で同時に行うことが好ましい。即ち、本発明においては、イオン注入され、かつ拡散剤が塗布された元基板を熱処理することで、元基板を分離面4を有する分離基板1’二枚に分離する分離熱処理と、元基板の表裏面(分離した基板の受光面)にドーパント拡散層5を形成する拡散熱処理を、一度の熱処理で同時に行うことができる(図1(d))。分離熱処理兼拡散熱処理の熱プロファイル等の処理条件については、上述した拡散熱処理条件を採用することができる。
The separation heat treatment and the diffusion heat treatment may be performed separately, but in the present invention, it is preferable to perform them simultaneously in one heat treatment profile. That is, in the present invention, a heat treatment is performed on the original substrate on which the ion implantation is performed and the diffusing agent is applied, so that the original substrate is separated into two
なお、オキシ塩化リンやジボラン等を用いた気相拡散法により拡散層を形成する場合は、必ずしも予め拡散剤を塗布しなくともよい。気相拡散法を行う場合は、拡散熱処理(分離熱処理兼拡散熱処理)する時点で、オキシ塩化リンやジボランなどのドーパント成分を含むガスを流せばよい。この時点で得られる分離基板は、基本的に、受光面(表面)側にテクスチャとドーパント拡散層が形成され、非受光面(裏面)側は分離面となっている。 In addition, when forming a diffusion layer by the vapor phase diffusion method using phosphorus oxychloride, diborane, etc., it is not necessary to apply a diffusing agent in advance. In the case of performing the vapor phase diffusion method, a gas containing a dopant component such as phosphorus oxychloride or diborane may be flowed at the time of the diffusion heat treatment (separation heat treatment / diffusion heat treatment). The separation substrate obtained at this point basically has a texture and a dopant diffusion layer formed on the light receiving surface (front surface) side, and a non-light receiving surface (back surface) side as a separation surface.
続いて、例えばここで接合分離処理を実施することができる。接合分離とは、太陽電池セルの正極電極と負極電極が、同一導電型の高濃度ドーパント拡散層により繋がることで短絡し、特性が低下することを防ぐため、拡散層を部分的に除去するなどして正極電極と負極電極が同一導電型のドーパント拡散層で繋がらない構造にすることである。接合分離の方法としては、ドライエッチングやウェットエッチングなどの基板をエッチングする方法、研削機を用いた物理研削法、レーザー光線を用いたアブレーション法など、いずれの方法でもよい。また接合分離は、必ずしも拡散熱処理後に実施する必要はなく、後述の表面保護膜形成後などに行ってもよい。 Subsequently, for example, the junction separation process can be performed here. Junction separation means that a positive electrode and a negative electrode of a solar battery cell are short-circuited by being connected by a high-concentration dopant diffusion layer of the same conductivity type, and the diffusion layer is partially removed in order to prevent deterioration of characteristics. Thus, the positive electrode and the negative electrode are structured not to be connected by the same conductivity type dopant diffusion layer. As a bonding separation method, any method such as a method of etching a substrate such as dry etching or wet etching, a physical grinding method using a grinding machine, or an ablation method using a laser beam may be used. The junction separation is not necessarily performed after the diffusion heat treatment, and may be performed after the formation of a surface protective film described later.
より高効率な太陽電池セルを得るには、接合分離は、例えば裏面全体をウェットエッチングするなど、分離熱処理後の分離基板の分離面に形成されたドーパント拡散層を除去すると共に、この分離面に残るダメージ部分(ダメージ層)を同時に除去できる方法が望ましい(図1(e))。図1(e)には、基板端面(側面)のエッチング接合分離と、分離面ダメージ層のエッチング除去を同時に行う例を示した。図中、6はエッチング面である。 In order to obtain a more efficient solar cell, the junction separation is performed by removing the dopant diffusion layer formed on the separation surface of the separation substrate after the separation heat treatment, for example, by wet etching the entire back surface, and at the separation surface. A method that can simultaneously remove the remaining damaged portion (damage layer) is desirable (FIG. 1E). FIG. 1E shows an example in which the etching junction separation of the substrate end face (side face) and the separation face damage layer are simultaneously removed by etching. In the figure, 6 is an etching surface.
拡散熱処理を行った基板表面にはドーパントガラス層(リンの場合はリンガラス層、ホウ素の場合はボロンガラス層)が形成されており、表面再結合中心となるため、フッ化水素などを用いてドーパントガラス層を除去する。使用した拡散剤によっては、フッ化水素だけでは除去しきれない場合もあるので、引き続き、半導体の一般的な洗浄を加えてもよい。一般的な洗浄とは、アンモニアと過酸化水素水を用いたものや、塩酸と過酸化水素水を用いた洗浄などがある。 A dopant glass layer (phosphorus glass layer in the case of phosphorus, boron glass layer in the case of boron) is formed on the surface of the substrate subjected to the diffusion heat treatment, and serves as a surface recombination center. The dopant glass layer is removed. Depending on the diffusing agent used, hydrogen fluoride alone may not be removed, so that general cleaning of the semiconductor may be continued. General cleaning includes cleaning using ammonia and aqueous hydrogen peroxide, cleaning using hydrochloric acid and aqueous hydrogen peroxide, and the like.
次に、分離基板の表面(受光面)に形成された拡散層5上に、表面保護膜(反射防止膜)7を形成する(図1(f))。膜の種類としては、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、二酸化チタン膜、酸化亜鉛膜、酸化スズ膜などがあるが、拡散層の導電型により適切な膜の種類が異なり、また高機能の反射防止膜として機能させるには、膜形成する順序及び膜厚が異なる。例えば、リンの拡散層上には、250kHzの周波数を持つダイレクトプラズマCVD装置を用いてシリコン窒化膜を形成することで、表面保護膜兼反射防止膜とすることができる。この際のシリコン窒化膜の膜厚は、反射防止膜も兼ねさせるため70〜100nmが適している。また、形成法も上記以外に、リモートプラズマCVD法、コーティング法、真空蒸着法等があるが、経済的な観点から、シリコン窒化膜をプラズマCVD法によって形成するのが好適である。さらに、反射防止膜上にトータルの反射率が最も小さくなるような条件、例えば二フッ化マグネシウム膜といった屈折率が1〜2の間の膜を形成すれば、反射率がさらに低減し、生成電流密度は高くなる。
Next, a surface protective film (antireflection film) 7 is formed on the
次いで、スクリーン印刷機等を用い、受光面及び裏面に銀又はアルミニウムを含む電極ペーストを塗布し、所定の熱プロファイルで焼成することで、受光面電極8及び裏面電極9を形成できる(図1(g))。電極形成は、真空蒸着法、スパッタリング法等があり、スクリーン印刷法だけによらなくとも可能である。この際、受光面側に形成する電極パターンは、略平行な細線状の複数の電極からなるフィンガー電極と、これとほぼ直交する数本の比較的太いバスバー電極からなる構造が一般的であり、フィンガー電極は、幅100〜200μm程度、間隔は1.5〜2.5mm程度が好ましく、バスバー電極は、幅1〜3mm程度、基板に対し1〜4本程度が好ましい。 Next, a light receiving surface electrode 8 and a back surface electrode 9 can be formed by applying an electrode paste containing silver or aluminum on the light receiving surface and the back surface using a screen printer or the like and baking it with a predetermined thermal profile (FIG. 1 ( g)). Electrode formation includes a vacuum deposition method, a sputtering method, and the like, and is possible without using only the screen printing method. At this time, the electrode pattern formed on the light receiving surface side is generally a structure composed of finger electrodes composed of a plurality of substantially parallel thin wire electrodes and several relatively thick bus bar electrodes substantially orthogonal thereto, The finger electrodes preferably have a width of about 100 to 200 μm and the interval of about 1.5 to 2.5 mm, and the bus bar electrodes preferably have a width of about 1 to 3 mm and about 1 to 4 with respect to the substrate.
以上、本発明の半導体デバイスの製造方法について太陽電池セルを例に挙げて説明したが、本発明はこれに限定されず、ダイオード、サイリスタ、バイポーラトランジスタ、MOSFET、IGBT等のパワーデバイスの製造にも適用することができる。 As described above, the method for manufacturing a semiconductor device according to the present invention has been described by taking a solar cell as an example. However, the present invention is not limited to this, and the present invention is not limited to this. Can be applied.
以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に制限されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not restrict | limited to the following Example.
[実施例1]
CZ法により、リンドープn型、比抵抗1〜2Ω・cm、面方位(100)の単結晶シリコンインゴットを引き上げ、直径が201mmφとなるように円筒研削した後、1辺が156.5mmの擬似角となるように切断加工し、フッ酸と硝酸の混酸溶液を用いてインゴット表面を数μmエッチングした。
次に、シリコンインゴット長さ30cmを用意し、マルチワイヤーソーを用いてスライス後の基板厚さが225μmとなるようにスライスした。このとき、スライス加工における1枚あたりのカーフロス厚さは175μmで、カーフロス割合は43.8%であった。
[Example 1]
A single crystal silicon ingot having a phosphorus-doped n-type, a specific resistance of 1 to 2 Ω · cm, and a plane orientation (100) is pulled up by CZ method and cylindrically ground so that the diameter becomes 201 mmφ. The ingot surface was etched by several μm using a mixed acid solution of hydrofluoric acid and nitric acid.
Next, a silicon ingot having a length of 30 cm was prepared, and sliced using a multi-wire saw so that the substrate thickness after slicing was 225 μm. At this time, the kerf thickness per slice in the slicing process was 175 μm, and the kerf ratio was 43.8%.
続いて、下記条件で、混酸エッチングと、水素イオン注入を行った。まず、フッ酸と硝酸の混酸によるエッチングを行い、基板の厚さ215μmとした。続いて、水素イオンを注入平均深さが107.5μm、水素イオンの注入平均深さにおける注入線量が8×1016cm-2となるように、水素イオンを注入した。 Subsequently, mixed acid etching and hydrogen ion implantation were performed under the following conditions. First, etching with a mixed acid of hydrofluoric acid and nitric acid was performed to obtain a substrate thickness of 215 μm. Subsequently, hydrogen ions were implanted so that the average implantation depth of hydrogen ions was 107.5 μm and the implantation dose at the average implantation depth of hydrogen ions was 8 × 10 16 cm −2 .
次いで、40質量%水酸化ナトリウム水溶液に浸し、ダメージ層をエッチングで取り除き、1〜5質量%水酸化ナトリウムにイソプロピルアルコールを加えた水溶液に浸すウェットエッチング法で両面にランダムテクスチャを形成した。テクスチャ形成後の基板厚さは200μmであった。 Next, it was immersed in a 40% by mass sodium hydroxide aqueous solution, the damaged layer was removed by etching, and a random texture was formed on both sides by a wet etching method in which it was immersed in an aqueous solution in which isopropyl alcohol was added to 1-5% by mass sodium hydroxide. The substrate thickness after texture formation was 200 μm.
この基板の両面にボロンを含む塗布剤をスピン塗布し、80℃で3分間ベーキングした。これを石英ボートに溝立てし、600℃に加熱された拡散炉に挿入し、昇温して990℃で20分間保持することで、分離熱処理と拡散熱処理を同時に行った。基板は水素イオン注入面で問題なく分離し、二枚それぞれの分離基板は100μmの厚さであった。 A coating agent containing boron was spin-coated on both surfaces of the substrate and baked at 80 ° C. for 3 minutes. This was grooved in a quartz boat, inserted into a diffusion furnace heated to 600 ° C., heated and held at 990 ° C. for 20 minutes, thereby performing separation heat treatment and diffusion heat treatment at the same time. The substrates were separated without problems on the hydrogen ion implantation surface, and each of the two separated substrates had a thickness of 100 μm.
得られた二枚の分離基板に対し、ウェットエッチング接合分離装置を用いて、フッ化水素と硝酸の混酸溶液で裏面全面を数μmエッチングし、接合分離を行った。
次いで、表面側(受光面側)に形成されたボロンガラス層をフッ酸で除去した後、アンモニアと過酸化水素水の混合液と、塩酸と過酸化水素水の混合溶液で洗浄し、乾燥させた。
The two separated substrates thus obtained were subjected to junction separation by etching the entire back surface with a mixed acid solution of hydrogen fluoride and nitric acid by several μm using a wet etching junction separation apparatus.
Next, after removing the boron glass layer formed on the surface side (light-receiving surface side) with hydrofluoric acid, it is washed with a mixed solution of ammonia and hydrogen peroxide solution, and a mixed solution of hydrochloric acid and hydrogen peroxide solution and dried. It was.
その後、250kHzの周波数を持つダイレクトプラズマCVD装置を用い、450℃の雰囲気下において、シリコン窒化膜を約100nmの膜厚で基板両面に形成した。
最後に、スクリーン印刷機を用い、銀を含む電極ペーストを基板両面に印刷し、乾燥させ、800℃で10秒間のピーク部を持つ焼成プロファイルで焼成することで、フィンガー電極とバスバー電極を両面に形成した。
Thereafter, using a direct plasma CVD apparatus having a frequency of 250 kHz, silicon nitride films having a thickness of about 100 nm were formed on both surfaces of the substrate in an atmosphere at 450 ° C.
Finally, using a screen printer, the electrode paste containing silver is printed on both sides of the substrate, dried, and fired at 800 ° C. with a firing profile having a peak for 10 seconds. Formed.
[比較例1]
CZ法により、リンドープn型、比抵抗1〜2Ω・cm、面方位(100)の単結晶シリコンインゴットを引き上げ、直径が201mmφとなるように円筒研削した後、1辺が156.5mmの擬似角となるように切断加工し、フッ酸と硝酸の混酸溶液を用いてインゴット表面を数μmエッチングした。
次に、シリコンインゴット長さ30cmを用意し、マルチワイヤーソーを用いてスライス後の基板厚さが115μmとなるようにスライスした。このとき、スライス加工における1枚あたりのカーフロス厚さは175μmで、カーフロス割合は60.3%であった。
[Comparative Example 1]
A single crystal silicon ingot having a phosphorus-doped n-type, a specific resistance of 1 to 2 Ω · cm, and a plane orientation (100) is pulled up by CZ method and cylindrically ground so that the diameter becomes 201 mmφ. The ingot surface was etched by several μm using a mixed acid solution of hydrofluoric acid and nitric acid.
Next, a silicon ingot having a length of 30 cm was prepared and sliced using a multi-wire saw so that the substrate thickness after slicing was 115 μm. At this time, the kerf thickness per slice in the slicing process was 175 μm, and the kerf ratio was 60.3%.
次いで、40質量%水酸化ナトリウム水溶液に浸し、ダメージ層をエッチングで取り除き、1〜5質量%水酸化ナトリウムにイソプロピルアルコールを加えた水溶液に浸すウェットエッチング法で両面にランダムテクスチャを形成した。テクスチャ形成後の基板厚さは100μmであった。 Next, it was immersed in a 40% by mass sodium hydroxide aqueous solution, the damaged layer was removed by etching, and a random texture was formed on both sides by a wet etching method in which it was immersed in an aqueous solution in which isopropyl alcohol was added to 1-5% by mass sodium hydroxide. The substrate thickness after texture formation was 100 μm.
この基板の受光面側にボロンを含む塗布剤をスピン塗布し、80℃で3分間ベーキングした。これを石英ボートに溝立てし、600℃に加熱された拡散炉に挿入し、昇温して990℃で20分間保持することで、拡散熱処理を行った。 A coating agent containing boron was spin-coated on the light-receiving surface side of the substrate and baked at 80 ° C. for 3 minutes. This was grooved in a quartz boat, inserted into a diffusion furnace heated to 600 ° C., heated and held at 990 ° C. for 20 minutes to perform diffusion heat treatment.
得られた基板に対し、ウェットエッチング接合分離装置を用いて、フッ化水素と硝酸の混酸溶液で基板裏面全面を数μmエッチングし、接合分離を行った。
次いで、表面側(受光面側)に形成されたボロンガラス層をフッ酸で除去した後、アンモニアと過酸化水素水の混合液と、塩酸と過酸化水素水の混合溶液で洗浄し、乾燥させた。
The entire surface of the back surface of the substrate was etched by several μm with a mixed acid solution of hydrogen fluoride and nitric acid, using a wet etching bonding / separation device, to perform bonding separation.
Next, after removing the boron glass layer formed on the surface side (light-receiving surface side) with hydrofluoric acid, it is washed with a mixed solution of ammonia and hydrogen peroxide solution, and a mixed solution of hydrochloric acid and hydrogen peroxide solution and dried. It was.
その後、250kHzの周波数を持つダイレクトプラズマCVD装置を用い、450℃の雰囲気下において、シリコン窒化膜を約100nmの膜厚で基板両面に形成した。
最後に、スクリーン印刷機を用い、銀を含む電極ペーストを基板両面に印刷し、乾燥させ、800℃で10秒間のピーク部を持つ焼成プロファイルで焼成することで、フィンガー電極とバスバー電極を両面に形成した。
Thereafter, using a direct plasma CVD apparatus having a frequency of 250 kHz, silicon nitride films having a thickness of about 100 nm were formed on both surfaces of the substrate in an atmosphere at 450 ° C.
Finally, using a screen printer, the electrode paste containing silver is printed on both sides of the substrate, dried, and fired at 800 ° C. with a firing profile having a peak for 10 seconds. Formed.
太陽電池特性の評価
実施例1及び比較例1でそれぞれ作製した156.5mm角の太陽電池セルを、25℃の雰囲気の中、ソーラーシミュレータ(光強度:1kW/m2、スペクトル:AM1.5グローバル)の下で電流電圧特性を測定した。
表1に、実施例1及び比較例1で得られた、スライス後基板枚数、太陽電池セル枚数、スライス後加工歩留りを示す。また、表2に、実施例1及び比較例1で得られた太陽電池セルの諸特性平均値を示す。
Evaluation of Solar Cell Characteristics A solar cell of 156.5 mm square produced in Example 1 and Comparative Example 1 was solar simulator (light intensity: 1 kW / m 2 , spectrum: AM1.5 global in an atmosphere at 25 ° C. The current-voltage characteristics were measured under
Table 1 shows the number of substrates after slicing, the number of solar cells, and the processing yield after slicing obtained in Example 1 and Comparative Example 1. Table 2 shows the average values of various characteristics of the solar cells obtained in Example 1 and Comparative Example 1.
「スライス後加工歩留り=得られた太陽電池セル枚数÷(スライス後基板枚数×2)」とした。
※2:比較例1は、スライス法のみで基板を作製したので、
「スライス後加工歩留り=得られた太陽電池セル枚数÷スライス後基板枚数」とした。
スライス後基板枚数に対する太陽電池セル枚数の減少分は、上記太陽電池セル製造工程におけるワレ不良による。
“Processing yield after slicing = number of obtained solar cells ÷ (number of substrates after slicing × 2)”.
* 2: In Comparative Example 1, the substrate was produced only by the slicing method.
“Processing yield after slicing = number of solar cells obtained ÷ number of substrates after slicing”.
The decrease in the number of solar cells relative to the number of substrates after slicing is due to cracking defects in the solar cell manufacturing process.
表1より、比較例1に比べて実施例1の方が結晶ロスが減少し、生産性及び歩留りが改善したことがわかる。 From Table 1, it can be seen that the crystal loss was reduced in Example 1 compared with Comparative Example 1, and the productivity and yield were improved.
表2より、実施例1では比較例1と同等以上の光電変換効率が得られたことがわかる。 From Table 2, it can be seen that in Example 1, a photoelectric conversion efficiency equal to or higher than that in Comparative Example 1 was obtained.
1 半導体基板(元基板)
1’ 半導体基板(分離基板)
2 イオン注入層
3 テクスチャ
4 分離面
5 ドーパント拡散層
6 エッチング面
7 反射防止膜
8 受光面(表面)電極
9 非受光面(裏面)電極
1 Semiconductor substrate (original substrate)
1 'Semiconductor substrate (separation substrate)
2
Claims (8)
その後、上記元基板をこれとは異なる導電型のドーパント存在下で熱処理することで、上記イオン注入層において上記元基板を分離して上記元基板表面と略平行な断面を有する2枚の分離基板を得ると共に、該2枚の分離基板それぞれの上記元基板の表面又は裏面であった表面に上記ドーパントを拡散させたドーパント拡散層を形成する工程、及び
上記分離基板表面に上記ドーパント拡散層と電気的に接続する電極を形成する工程
を含むことを特徴とする半導体デバイスの製造方法。 A step of forming an ion implantation layer by implanting hydrogen ions or rare gas ions from a surface of the original substrate, which is a semiconductor substrate having a thickness of 100 to 400 μm, which has been planarized, to a predetermined depth from the surface of the original substrate. ,
Thereafter, the original substrate is heat-treated in the presence of a dopant having a conductivity type different from that of the original substrate to separate the original substrate in the ion-implanted layer and to have two separated substrates having a cross section substantially parallel to the original substrate surface. with obtaining, the step of the two separate substrates each of the original substrate surface or rear surface is a surface of the dopant forming dopant diffusion layer is diffused, and the dopant diffusion layer electrically to said separating substrate surface The manufacturing method of the semiconductor device characterized by including the process of forming the electrode to connect electrically.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210132A JP5664738B2 (en) | 2013-10-07 | 2013-10-07 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210132A JP5664738B2 (en) | 2013-10-07 | 2013-10-07 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010131685A Division JP5434806B2 (en) | 2010-06-09 | 2010-06-09 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014003340A JP2014003340A (en) | 2014-01-09 |
JP5664738B2 true JP5664738B2 (en) | 2015-02-04 |
Family
ID=50036155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013210132A Active JP5664738B2 (en) | 2013-10-07 | 2013-10-07 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5664738B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7416939B2 (en) | 2021-07-06 | 2024-01-17 | 青島海科央厨智能科技有限公司 | Combined rolling process of noodle strips and noodle cotton |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102400911B1 (en) * | 2016-06-13 | 2022-05-20 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Solar cell, solar cell manufacturing method and solar cell manufacturing system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017723A (en) * | 2001-06-29 | 2003-01-17 | Shin Etsu Handotai Co Ltd | Method of manufacturing thin semiconductor film and method of manufacturing solar battery |
JP2007266649A (en) * | 2007-07-20 | 2007-10-11 | Kyocera Corp | Method of manufacturing solar cell element |
-
2013
- 2013-10-07 JP JP2013210132A patent/JP5664738B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7416939B2 (en) | 2021-07-06 | 2024-01-17 | 青島海科央厨智能科技有限公司 | Combined rolling process of noodle strips and noodle cotton |
Also Published As
Publication number | Publication date |
---|---|
JP2014003340A (en) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5414298B2 (en) | Manufacturing method of solar cell | |
JP5737204B2 (en) | Solar cell and manufacturing method thereof | |
JP2006310368A (en) | Solar cell manufacturing method and solar cell | |
JP6107830B2 (en) | Method for manufacturing solar battery cell | |
CN102113131A (en) | Solar cell and method for manufacturing the same | |
JP5338702B2 (en) | Manufacturing method of solar cell | |
JP2012049424A (en) | Solar cell and method of manufacturing the same | |
JP5527417B2 (en) | Solar cell and manufacturing method thereof | |
JP6144778B2 (en) | Manufacturing method of solar cell | |
JP5830147B1 (en) | Solar cell and method for manufacturing solar cell | |
JP5408022B2 (en) | Solar cell and manufacturing method thereof | |
JP5664738B2 (en) | Manufacturing method of semiconductor device | |
JP2008244282A (en) | Photoelectric conversion element and manufacturing method therefor | |
JP6139466B2 (en) | Manufacturing method of solar cell | |
JP5434806B2 (en) | Manufacturing method of semiconductor device | |
JP6114171B2 (en) | Manufacturing method of solar cell | |
TW201312769A (en) | Method for making a low reflection substrate, and method for making a photovoltaic device | |
JP2012256713A (en) | Manufacturing method of solar cell | |
JP4378485B2 (en) | Manufacturing method of solar cell | |
JP5426846B2 (en) | Method for forming diffusion layer on substrate | |
JP2015106624A (en) | Method for manufacturing solar cell | |
JP2006024757A (en) | Solar cell and method of manufacturing the same | |
JP5430751B2 (en) | Method for manufacturing low-reflection substrate and method for manufacturing photovoltaic device | |
JP2005136062A (en) | Manufacturing method of solar battery | |
JP2005072388A (en) | Method for manufacturing solar battery element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5664738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |