JP5664388B2 - Portable wireless communication device - Google Patents

Portable wireless communication device Download PDF

Info

Publication number
JP5664388B2
JP5664388B2 JP2011063403A JP2011063403A JP5664388B2 JP 5664388 B2 JP5664388 B2 JP 5664388B2 JP 2011063403 A JP2011063403 A JP 2011063403A JP 2011063403 A JP2011063403 A JP 2011063403A JP 5664388 B2 JP5664388 B2 JP 5664388B2
Authority
JP
Japan
Prior art keywords
unit
signal
gain
amplifier
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011063403A
Other languages
Japanese (ja)
Other versions
JP2012199837A (en
Inventor
節也 長谷
節也 長谷
慎司 柿崎
慎司 柿崎
陽司 中田
陽司 中田
太田 睦人
睦人 太田
広行 大槻
広行 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011063403A priority Critical patent/JP5664388B2/en
Publication of JP2012199837A publication Critical patent/JP2012199837A/en
Application granted granted Critical
Publication of JP5664388B2 publication Critical patent/JP5664388B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Description

本発明は、携帯無線通信装置に関する。   The present invention relates to a portable wireless communication device.

近年、携帯無線通信装置、特に携帯電話においては、携帯性を向上させるためバッテリーが小型化されてきている。また、携帯無線通信装置、特に携帯電話においては、様々な機能を実現するため使用されるアプリケーションソフトウェアが急増してきている。このようにバッテリーが小型化され使用できる容量が限られている中で、様々なアプリケーションソフトウェアを用いることで、より多くの電力が消費されることとなり、携帯無線通信装置における無線部の回路としてはさらなる低消費電力化が要求されてきている。   In recent years, in portable wireless communication devices, particularly mobile phones, batteries have been downsized to improve portability. Also, in portable wireless communication devices, particularly mobile phones, application software used for realizing various functions has been rapidly increasing. In this way, the battery is downsized and the capacity that can be used is limited. By using various application software, more power is consumed, and as a circuit of the wireless unit in the portable wireless communication device, There has been a demand for further lower power consumption.

ここで、低消費電力化が要求されている携帯無線通信装置の無線部について説明する。携帯無線通信装置は、通信状態によって受信信号の受信レベルが変化するため、受信信号の増幅利得を調整する機能を有している。そして、携帯無線通信装置は、周波数ロック、AGC(Auto Gain Control)引込み、受信レベル報告値の算出及び報告、並びにデータ復調という各工程を実行する。周波数ロックとは、受信した信号の周波数をベースバンドの帯域の周波数に収束させる工程である。AGC引込みとは、受信した信号を次の受信レベル報告値に基づいて増幅器の利得を変更していき、増幅器の利得を適切な値に収束させる工程である。また、受信レベル報告値の算出及び報告とは、AGC引込みにおいて増幅器で増幅された受信信号を取得してその受信レベルを算出し、算出した値をベースバンド処理部へ報告する工程である。そして、データ復調とは、増幅器の利得を適切な値に調整した後に、利得が調整された増幅器を用いて入力信号を復調する工程である。   Here, a wireless unit of a portable wireless communication device that requires low power consumption will be described. The portable wireless communication device has a function of adjusting the amplification gain of the reception signal because the reception level of the reception signal changes depending on the communication state. Then, the portable wireless communication device executes steps of frequency lock, AGC (Auto Gain Control) pull-in, reception level report value calculation and report, and data demodulation. The frequency lock is a process of converging the frequency of the received signal to the frequency of the baseband band. The AGC pull-in is a process in which the gain of the amplifier is changed based on the next reception level report value of the received signal and the gain of the amplifier is converged to an appropriate value. The calculation and reporting of the reception level report value is a step of acquiring the reception signal amplified by the amplifier in the AGC acquisition, calculating the reception level, and reporting the calculated value to the baseband processing unit. Data demodulation is a process of demodulating an input signal using an amplifier whose gain is adjusted after adjusting the gain of the amplifier to an appropriate value.

そして、このような携帯無線通信装置における低消費電力化を実現するための従来技術として次のような技術がある。例えば、周波数ロック、AGC引込み及び受信レベル報告値の算出及び報告の工程の間は、データ復調を行う回路はデータ復調を実行しない。そこで、周波数ロック、AGC引込み及び受信レベル報告値の算出及び報告の工程の間、データ復調を行うデータ復調部を休止させておく従来技術が提案されている。   The following techniques are known as conventional techniques for realizing low power consumption in such portable wireless communication devices. For example, during the frequency lock, AGC pull-in, and reception level report value calculation and reporting steps, the data demodulating circuit does not perform data demodulation. Therefore, a conventional technique has been proposed in which a data demodulating unit that performs data demodulation is paused during the steps of frequency lock, AGC pull-in, and reception level report value calculation and reporting.

特開2005−130203号公報JP 2005-130203 A

しかしながら、データ復調部を休止させておく従来技術では、測定用ADC(Analog Digital Converter)及びレベル検出回路など、データ復調部と同等の電力を消費する回路がアクティブとなっている。そのため、データ復調部を休止させておく従来技術では、低電力化の効果を十分に得ることが困難であった。   However, in the prior art in which the data demodulator is suspended, circuits that consume the same power as the data demodulator, such as a measurement ADC (Analog Digital Converter) and a level detection circuit, are active. For this reason, it has been difficult for the conventional technique in which the data demodulating unit is suspended to sufficiently obtain the effect of reducing the power consumption.

開示の技術は、上記に鑑みてなされたものであって、消費電力を低減させる携帯無線通信装置を提供することを目的とする。   The disclosed technology has been made in view of the above, and an object thereof is to provide a portable wireless communication device that reduces power consumption.

本願の開示する携帯無線通信装置は、一つの態様において、第1RF部は、利得が可変である第1増幅器を有し、入力された信号から第1ベースバンド信号を生成する。第2RF部は、利得が可変である第2増幅器を有し、入力された信号から第2ベースバンド信号を生成する。利得調整部は、前記第1RF部により生成された第1ベースバンド信号の受信レベルを基に適正利得を算出し、前記第1増幅器及び前記第2増幅器の利得を前記適正利得に設定する。ベースバンド処理部は、利得が前記適正利得に設定された前記第1増幅器を有する前記第1RF部により生成された第1ベースバンド信号及び利得が前記適正利得に設定された第2増幅器を有する前記第2RF部により生成された第2ベースバンド信号に対してデータ復調処理を施す。電源制御部は、前記利得調整部により適正利得が算出されるまで、前記第2RF部に対する電力の供給を停止する。   In one aspect, the mobile wireless communication device disclosed in the present application includes a first amplifier having a variable gain, and generates a first baseband signal from the input signal. The second RF unit includes a second amplifier having a variable gain, and generates a second baseband signal from the input signal. The gain adjusting unit calculates an appropriate gain based on the reception level of the first baseband signal generated by the first RF unit, and sets the gains of the first amplifier and the second amplifier to the appropriate gain. The baseband processing unit includes the first baseband signal generated by the first RF unit including the first amplifier having a gain set to the appropriate gain, and the second amplifier having the gain set to the appropriate gain. Data demodulation processing is performed on the second baseband signal generated by the second RF unit. The power supply control unit stops supplying power to the second RF unit until an appropriate gain is calculated by the gain adjustment unit.

本願の開示する携帯無線通信装置の一つの態様によれば、消費電力を低減することができるという効果を奏する。   According to one aspect of the portable wireless communication device disclosed in the present application, there is an effect that power consumption can be reduced.

図1は、実施例1に係る携帯電話のブロック図である。FIG. 1 is a block diagram of the mobile phone according to the first embodiment. 図2は、受信回路動作タイミングチャートである。FIG. 2 is a receiving circuit operation timing chart. 図3は、実施例1に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。FIG. 3 is a flowchart illustrating processing of calculating an appropriate gain and demodulating data in the mobile phone according to the first embodiment. 図4は、実施例2に係る携帯電話のブロック図である。FIG. 4 is a block diagram of the mobile phone according to the second embodiment. 図5は、実施例2に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。FIG. 5 is a flowchart illustrating processing of calculating an appropriate gain and demodulating data in the mobile phone according to the second embodiment. 図6は、携帯電話のハードウェア構成図である。FIG. 6 is a hardware configuration diagram of the mobile phone.

以下に、本願の開示する携帯無線通信装置の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する携帯無線通信装置が限定されるものではない。特に、以下の説明では、携帯電話を例に説明するが、これは他の携帯無線通信装置でもよい。例えば、携帯無線通信装置として、PDA(Personal Data Assistant)などでもよい。   Embodiments of a portable wireless communication device disclosed in the present application will be described below in detail with reference to the drawings. The portable wireless communication device disclosed in the present application is not limited by the following embodiments. In particular, in the following description, a mobile phone will be described as an example, but this may be another portable wireless communication device. For example, the portable wireless communication device may be a PDA (Personal Data Assistant).

図1は、実施例1に係る携帯電話のブロック図である。図1に示すように、本実施例に係る携帯電話100は、アンテナ1、BPF(Band Pass Filter)2、LNA(Low Noise Amplifier)3、I(In-Phase)側RF(Radio Frequency)部4、Q(Quadrature)側RF部5及び局部発振器6を有している。さらに、本実施例に係る携帯電話100は、ADC7、ADC8、利得調整部9、ベースバンド処理部10、BB(Base Band)側制御部11及びRF側制御部12を有している。   FIG. 1 is a block diagram of the mobile phone according to the first embodiment. As shown in FIG. 1, a mobile phone 100 according to this embodiment includes an antenna 1, a BPF (Band Pass Filter) 2, an LNA (Low Noise Amplifier) 3, and an I (In-Phase) side RF (Radio Frequency) unit 4. , Q (Quadrature) side RF unit 5 and local oscillator 6. Furthermore, the mobile phone 100 according to the present embodiment includes ADCs 7, ADCs 8, a gain adjustment unit 9, a baseband processing unit 10, a BB (Base Band) side control unit 11, and an RF side control unit 12.

BPF2は、帯域制限用帯域通過フィルタである。BPF2は、アンテナ1を介して受信した無線周波数の受信信号における所定の周波数帯のみを通過させ、不要な帯域外ノイズを低減する。そして、BPF2は、帯域制限を行った受信信号をLNA3に出力する。   BPF2 is a bandpass filter for band limitation. The BPF 2 passes only a predetermined frequency band in a radio frequency reception signal received via the antenna 1 and reduces unnecessary out-of-band noise. Then, the BPF 2 outputs the reception signal subjected to the band limitation to the LNA 3.

LNA3は、低雑音増幅器である。LNA3は、帯域制限が行われた受信信号の入力をBPF2から受ける。そして、LNA3は、受信信号を増幅する。そして、LNA3は、増幅した受信信号をI側RF部4及びQ側RF部5へ出力する。   The LNA 3 is a low noise amplifier. The LNA 3 receives an input of a reception signal subjected to band limitation from the BPF 2. Then, the LNA 3 amplifies the received signal. Then, the LNA 3 outputs the amplified received signal to the I-side RF unit 4 and the Q-side RF unit 5.

局部発振器6は、移相器61及びPLL(Phase Lock Loop)シンセサイザ62を有している。   The local oscillator 6 includes a phase shifter 61 and a PLL (Phase Lock Loop) synthesizer 62.

PLLシンセサイザ62は、起動のタイミングで後述するRF側制御部12から所定の周波数を決められた周波数ずらしたローカル周波数を有する発振信号の生成命令を受信する。ここで、本実施例では、所定の周波数に100〜200KHzのオフセットを加えたものを所定の周波数を決められた周波数ずらしたローカル周波数として説明する。そして、PLLシンセサイザ62は、所定周波数に100〜200KHzのオフセットを加えたローカル周波数の発振信号を生成する。そして、PLLシンセサイザ62は、生成した発振信号を移相器61へ出力する。   The PLL synthesizer 62 receives an oscillation signal generation command having a local frequency shifted from a predetermined frequency by a predetermined frequency from the RF side control unit 12 described later at the start timing. Here, in this embodiment, the predetermined frequency plus the offset of 100 to 200 KHz is described as the local frequency shifted from the predetermined frequency by a predetermined frequency. Then, the PLL synthesizer 62 generates an oscillation signal having a local frequency obtained by adding an offset of 100 to 200 KHz to a predetermined frequency. Then, the PLL synthesizer 62 outputs the generated oscillation signal to the phase shifter 61.

ここで、起動時にローカル周波数をずらす理由について説明する。I信号及びQ信号については、同一タイミングで双方の受信レベルが0にならない仕組みになっている。しかし、本実施例では後述するようにVGA(Variable Gain Amplifier)43及びVGA53の利得を適正利得に設定するまでの間、Q信号はQ側RF部5から出力されないため、I信号もQ信号もともに無入力の状態が発生する。そして、信号が入力されないと、AGC計算部92は、受信レベルが0と判定して、VGA43及びVGA53の利得をどんどん上げていってしまう。そこで、所定の周波数を予め決められた周波数分ずらすことで、信号の入力が無い場合でもずらした分の受信レベルをAGC計算部92が計測でき、受信レベルが0であると判断してAGC計算部92が利得を上昇させてしまうことを回避するとこができる。   Here, the reason for shifting the local frequency at the time of activation will be described. With respect to the I signal and the Q signal, both reception levels do not become 0 at the same timing. However, in this embodiment, since the Q signal is not output from the Q-side RF unit 5 until the gains of the VGA (Variable Gain Amplifier) 43 and the VGA 53 are set to appropriate gains as described later, neither the I signal nor the Q signal is output. In both cases, a state of no input occurs. If no signal is input, the AGC calculation unit 92 determines that the reception level is 0, and increases the gains of the VGA 43 and VGA 53 more and more. Therefore, by shifting the predetermined frequency by a predetermined frequency, the AGC calculation unit 92 can measure the reception level of the shift even when there is no signal input, and it is determined that the reception level is 0 and the AGC calculation is performed. It can be avoided that the portion 92 increases the gain.

また、PLLシンセサイザ62は、起動のタイミングから所定時間Tが経過した後、後述するRF側制御部12から所定の周波数を有する発振信号の生成命令を受信する。所定時間Tについては後で詳細に説明する。そして、PLLシンセサイザ62は、所定周波数の発振信号を生成する。そして、PLLシンセサイザ62は、生成した発振信号を移相器61へ出力する。   The PLL synthesizer 62 receives an oscillation signal generation command having a predetermined frequency from the RF-side control unit 12 described later after a predetermined time T has elapsed from the activation timing. The predetermined time T will be described later in detail. Then, the PLL synthesizer 62 generates an oscillation signal having a predetermined frequency. Then, the PLL synthesizer 62 outputs the generated oscillation signal to the phase shifter 61.

移相器61は、発振信号の入力をPLLシンセサイザ62から受ける。そして、移相器61は、受信した発振信号をそのままI側RF部4へ出力する。また、移相器61は、受信した発振信号の位相を90度シフトさせる。そして、移相器61は、位相を90度シフトさせた発振信号をQ側RF部5へ出力する。   The phase shifter 61 receives an oscillation signal input from the PLL synthesizer 62. Then, the phase shifter 61 outputs the received oscillation signal to the I-side RF unit 4 as it is. The phase shifter 61 shifts the phase of the received oscillation signal by 90 degrees. Then, the phase shifter 61 outputs an oscillation signal whose phase is shifted by 90 degrees to the Q-side RF unit 5.

I側RF部4は、図1に示すように、ミキサ41、LPF42及びVGA43を有している。I側RF部4が、「第1RF部」の一例にあたる。   As shown in FIG. 1, the I-side RF unit 4 includes a mixer 41, an LPF 42, and a VGA 43. The I-side RF unit 4 is an example of a “first RF unit”.

ミキサ41は、周波数変換器である。ミキサ41は、受信信号の入力をLNA3から受ける。また、ミキサ41は、PLLシンセサイザ62から発振された状態の位相を有する発振信号の入力を移相器61から受ける。そして、ミキサ41は、受信信号に対して発振信号を印加する。そして、ミキサ41は、受信信号と発振信号を混合することにより、受信信号の周波数をベースバンド信号の周波数に変換する。本実施例では、ミキサ41は、受信信号をダウンコンバートしている。この時、発振信号の位相はPLLシンセサイザ62で発振された状態の位相と同じであるため、ミキサ41は、受信信号の同相成分(In-phase)のベースバンド信号であるI信号を生成する。ここで、I信号が「第1ベースバンド信号」の一例にあたる。特に、所定周波数に100〜200KHzのオフセットを加えたローカル周波数の発振信号を用いて生成されたI信号は、「調整用ベースバンド信号」の一例にあたる。そして、ミキサ41は、I信号をLPF42へ出力する。   The mixer 41 is a frequency converter. The mixer 41 receives an input of the reception signal from the LNA 3. Further, the mixer 41 receives an input of an oscillation signal having a phase oscillated from the PLL synthesizer 62 from the phase shifter 61. Then, the mixer 41 applies an oscillation signal to the reception signal. Then, the mixer 41 mixes the received signal and the oscillation signal, thereby converting the frequency of the received signal to the frequency of the baseband signal. In this embodiment, the mixer 41 down-converts the received signal. At this time, since the phase of the oscillation signal is the same as the phase oscillated by the PLL synthesizer 62, the mixer 41 generates an I signal that is a baseband signal of the in-phase component of the reception signal. Here, the I signal corresponds to an example of a “first baseband signal”. In particular, an I signal generated using an oscillation signal having a local frequency obtained by adding an offset of 100 to 200 KHz to a predetermined frequency is an example of an “adjustment baseband signal”. Then, the mixer 41 outputs the I signal to the LPF 42.

LPF42は、低域通過フィルタである。LPF42は、I信号の入力をミキサ41から受ける。そして、LPF42は、受信したI信号の帯域制限を行い、I信号に含まれる隣接チャネルの信号及び高調波などの不要雑音を除去する。そして、LPF42は、フィルタ処理したI信号をVGA43へ出力する。   The LPF 42 is a low-pass filter. The LPF 42 receives an I signal input from the mixer 41. The LPF 42 limits the band of the received I signal, and removes unnecessary noise such as adjacent channel signals and harmonics included in the I signal. Then, the LPF 42 outputs the filtered I signal to the VGA 43.

VGA43は、利得可変増幅器である。VGA43は、予め決められた利得の初期値が設定されている。この初期値は、適正利得を算出するまでの間、利得調整部9が出力するようにしてもよい。そして、VGA43は、後述する利得調整部9から利得を適正利得に変更するためのVGA可変信号を受信する。そして、VGA43は、自己の利得を受信したVGA可変信号で指定されている適性利得に設定する。   The VGA 43 is a variable gain amplifier. The VGA 43 is set with an initial value of a predetermined gain. The initial value may be output by the gain adjusting unit 9 until the appropriate gain is calculated. The VGA 43 receives a VGA variable signal for changing the gain to an appropriate gain from the gain adjusting unit 9 described later. Then, the VGA 43 sets its own gain to an appropriate gain specified by the received VGA variable signal.

VGA43は、フィルタ処理されたI信号の入力をLPF42から受ける。そして、VGA43は、設定されている利得でI信号を増幅する。ここで、VGA43は、利得調整部9からVGA可変信号を受信していない場合は、初期値の利得でI信号を増幅する。また、VGA43は、利得調整部9から適正利得を設定するVGA可変信号を受信している場合は、VGA可変信号で指定された適正利得でI信号を増幅する。そして、VGA43は、増幅したI信号をADC7へ出力する。VGA43が、「第1増幅器」の一例にあたる。   The VGA 43 receives an input of the filtered I signal from the LPF 42. The VGA 43 amplifies the I signal with the set gain. Here, when the VGA 43 does not receive the VGA variable signal from the gain adjusting unit 9, the VGA 43 amplifies the I signal with the initial gain. Further, when the VGA 43 receives a VGA variable signal for setting an appropriate gain from the gain adjusting unit 9, the VGA 43 amplifies the I signal with an appropriate gain designated by the VGA variable signal. Then, the VGA 43 outputs the amplified I signal to the ADC 7. The VGA 43 is an example of a “first amplifier”.

ADC7は、アナログデジタル変換機である。ADC7は、増幅されたI信号の入力をVGA43から受ける。そして、ADC7は、受信したI信号をデジタル信号に変換する。そして、ADC7は、デジタル信号に変換したI信号をベースバンド処理部10へ出力する。また、ADC7は、デジタル信号に変換したI信号を利得調整部9へ出力する。ADC7が、「第1ADC」の一例にあたる。   The ADC 7 is an analog / digital converter. The ADC 7 receives an input of the amplified I signal from the VGA 43. The ADC 7 converts the received I signal into a digital signal. Then, the ADC 7 outputs the I signal converted into the digital signal to the baseband processing unit 10. Further, the ADC 7 outputs the I signal converted into the digital signal to the gain adjusting unit 9. The ADC 7 is an example of “first ADC”.

Q側RF部5は、図1に示すように、ミキサ51、LPF52及びVGA53を有している。Q側RF部5は、後述するように、起動してからVGA43及びVGA53がVGA可変信号を受けるまで、電力の供給が行われない。すなわち、起動してからVGA43及びVGA53がVGA可変信号の受けるまで、Q側RF部5は、動作しない。したがって、以下の説明でのQ側RF部5の動作は、VGA43及びVGA53がVGA可変信号の受けてからの動作である。Q側RF部5が、「第2RF部」の一例にあたる。   As shown in FIG. 1, the Q-side RF unit 5 includes a mixer 51, an LPF 52, and a VGA 53. As will be described later, the Q-side RF unit 5 is not supplied with power until the VGA 43 and the VGA 53 receive the VGA variable signal after being activated. That is, the Q-side RF unit 5 does not operate until the VGA 43 and the VGA 53 receive the VGA variable signal after the activation. Therefore, the operation of the Q-side RF unit 5 in the following description is an operation after the VGA 43 and the VGA 53 receive the VGA variable signal. The Q-side RF unit 5 corresponds to an example of a “second RF unit”.

ミキサ51は、周波数変換器である。ミキサ51は、受信信号の入力をLNA3から受ける。また、ミキサ51は、PLLシンセサイザ62から発振された状態から90度位相がシフトされた発振信号の入力を移相器61から受ける。そして、ミキサ51は、受信信号に対して90度位相がシフトされた発振信号を印加する。そして、ミキサ51は、受信信号と発振信号を混合することにより、受信信号の周波数をベースバンド信号の周波数に変換する。本実施例では、ミキサ51は、受信信号をダウンコンバートしている。この時、発振信号の位相はPLLシンセサイザ62で発振された状態の位相から90度シフトされているため、ミキサ51は、受信信号の直交成分(Quadrature)のベースバンド信号であるQ信号を生成する。Q信号が「第2ベースバンド信号」の一例にあたる。そして、ミキサ51は、Q信号をLPF52へ出力する。   The mixer 51 is a frequency converter. The mixer 51 receives an input of the reception signal from the LNA 3. Further, the mixer 51 receives from the phase shifter 61 an input of an oscillation signal whose phase is shifted by 90 degrees from the state oscillated from the PLL synthesizer 62. Then, the mixer 51 applies an oscillation signal whose phase is shifted by 90 degrees with respect to the reception signal. Then, the mixer 51 mixes the reception signal and the oscillation signal to convert the frequency of the reception signal to the frequency of the baseband signal. In this embodiment, the mixer 51 down-converts the received signal. At this time, since the phase of the oscillation signal is shifted 90 degrees from the phase oscillated by the PLL synthesizer 62, the mixer 51 generates a Q signal that is a baseband signal of the quadrature component of the received signal. . The Q signal corresponds to an example of a “second baseband signal”. Then, the mixer 51 outputs the Q signal to the LPF 52.

LPF52は、低域通過フィルタである。LPF52は、Q信号の入力をミキサ51から受ける。そして、LPF52は、受信したQ信号の帯域制限を行い、Q信号に含まれる隣接チャネルの信号及び高調波などの不要雑音を除去する。そして、LPF52は、フィルタ処理したQ信号をVGA53へ出力する。   The LPF 52 is a low-pass filter. The LPF 52 receives the Q signal from the mixer 51. Then, the LPF 52 limits the band of the received Q signal, and removes unnecessary noise such as adjacent channel signals and harmonics included in the Q signal. Then, the LPF 52 outputs the filtered Q signal to the VGA 53.

VGA53は、利得可変増幅器である。VGA53は、後述する利得調整部9から利得を適正利得に設定するためのVGA可変信号を受信する。そして、VGA53は、自己の利得を受信したVGA可変信号で指定されている適性利得に設定する。   The VGA 53 is a variable gain amplifier. The VGA 53 receives a VGA variable signal for setting the gain to an appropriate gain from a gain adjusting unit 9 described later. The VGA 53 sets its own gain to an appropriate gain specified by the received VGA variable signal.

VGA53は、フィルタ処理されたQ信号の入力をLPF52から受ける。そして、VGA53は、設定されている利得でQ信号を増幅する。ここで、VGA53は、利得調整部9から適正利得を設定するVGA可変信号を受信しているので、VGA可変信号で指定された適正利得でQ信号を増幅する。そして、VGA53は、増幅したQ信号をADC8へ出力する。   The VGA 53 receives an input of the filtered Q signal from the LPF 52. The VGA 53 amplifies the Q signal with the set gain. Here, since the VGA 53 receives the VGA variable signal for setting an appropriate gain from the gain adjustment unit 9, the VGA 53 amplifies the Q signal with an appropriate gain designated by the VGA variable signal. Then, the VGA 53 outputs the amplified Q signal to the ADC 8.

ADC8は、アナログデジタル変換機である。ADC8は、増幅されたQ信号の入力をVGA53から受ける。そして、ADC8は、受信したQ信号をデジタル信号に変換する。そして、ADC8は、デジタル信号に変換したQ信号をベースバンド処理部10へ出力する。また、ADC8は、デジタル信号に変換したQ信号を利得調整部9へ出力する。ADC8が、「第2ADC」の一例にあたる。   The ADC 8 is an analog / digital converter. The ADC 8 receives an input of the amplified Q signal from the VGA 53. The ADC 8 converts the received Q signal into a digital signal. Then, the ADC 8 outputs the Q signal converted into the digital signal to the baseband processing unit 10. Further, the ADC 8 outputs the Q signal converted into the digital signal to the gain adjusting unit 9. The ADC 8 is an example of a “second ADC”.

利得調整部9は、Level検出部91、AGC計算部92及びLevel検出部93を有している。ここで、後述するように、Level検出部93は、起動してからVGA43及びVGA53がVGA可変信号を受けるまで、電力の供給が行われない。すなわち、起動してからVGA43及びVGA53がVGA可変信号を受けるまで、Level検出部93は、動作しない。したがって、以下の説明でのLevel検出部93の動作は、VGA43及びVGA53がVGA可変信号を受けてからの動作である。   The gain adjustment unit 9 includes a level detection unit 91, an AGC calculation unit 92, and a level detection unit 93. Here, as will be described later, the level detection unit 93 is not supplied with power until the VGA 43 and the VGA 53 receive the VGA variable signal after being activated. That is, the level detection unit 93 does not operate until the VGA 43 and the VGA 53 receive the VGA variable signal after activation. Therefore, the operation of the level detection unit 93 in the following description is an operation after the VGA 43 and the VGA 53 receive the VGA variable signal.

Level検出部91は、デジタル信号に変換されたI信号の入力をADC7から受ける。そして、Level検出部91は、受信したI信号の振幅からI信号の受信レベルの情報を取得する。そして、Level検出部91は、取得したI信号の受信レベルの情報をAGC計算部92へ出力する。Level検出部91が、「第1受信レベル検出部」の一例にあたる。   The level detection unit 91 receives an input of the I signal converted into the digital signal from the ADC 7. Then, the level detection unit 91 acquires information on the reception level of the I signal from the amplitude of the received I signal. Then, the level detection unit 91 outputs the acquired information on the reception level of the I signal to the AGC calculation unit 92. The level detection unit 91 is an example of a “first reception level detection unit”.

Level検出部93は、デジタル信号に変換されたQ信号の入力をADC8から受ける。そして、Level検出部93は、受信したQ信号の振幅からQ信号の受信レベルの情報を取得する。そして、Level検出部93は、取得したQ信号の受信レベルの情報をAGC計算部92へ出力する。Level検出部93が、「第2受信レベル検出部」の一例にあたる。   The level detection unit 93 receives the input of the Q signal converted into the digital signal from the ADC 8. Then, the level detector 93 acquires information on the reception level of the Q signal from the amplitude of the received Q signal. Then, the level detection unit 93 outputs the acquired information on the reception level of the Q signal to the AGC calculation unit 92. The level detection unit 93 corresponds to an example of a “second reception level detection unit”.

AGC計算部92は、I信号の受信レベルからRSSI(Received Signal Strength Indicator:受信信号強度)を求める計算式として、(2×VI1/2を予め記憶している。ここで、VIは、I信号の受信レベルである。また、AGC計算部92は、I信号の受信レベル及びQ信号の受信レベルからRSSIを求める計算式として、(VQ+VI1/2を予め記憶している。ここで、VQは、Q信号の受信レベルである。 The AGC calculation unit 92 stores (2 × VI 2 ) 1/2 in advance as a calculation formula for obtaining a received signal strength indicator (RSSI) from the reception level of the I signal. Here, VI is the reception level of the I signal. The AGC calculation unit 92 stores (VQ 2 + VI 2 ) 1/2 in advance as a calculation formula for obtaining RSSI from the reception level of the I signal and the reception level of the Q signal. Here, VQ is the reception level of the Q signal.

AGC計算部92は、起動した後、後述するRF側制御部12から適正利得の算出の命令を受ける。そして、AGC計算部92は、Level検出部91からのみ受信レベルの情報であるVIの入力を受ける。そして、AGC計算部92は、受信したVIからRSSIを(2×VI1/2として算出する。そして、AGC計算部92は、算出したRSSIから適性利得を求める。ここで、適正利得とは、I信号及びQ信号それぞれが、ADC7及びADC9で良好なダイナミックレンジに入るレベルに増幅される利得である。この適正利得の算出は、例えば、AGC計算部92が、RSSIの値と適正利得との対応が記載されたテーブルなどを用いて、算出したRSSIの値に対応する適正利得を求めることで行われる。そして、AGC計算部92は、求めた適正利得を通知するVGA可変信号を生成する。そして、AGC計算部92は、VGA43及びVGA53へ生成したVGA可変信号を出力する。 After being activated, the AGC calculation unit 92 receives a command for calculating an appropriate gain from the RF side control unit 12 described later. Then, the AGC calculation unit 92 receives an input of VI which is reception level information only from the level detection unit 91. Then, the AGC calculation unit 92 calculates RSSI as (2 × VI 2 ) 1/2 from the received VI. Then, the AGC calculation unit 92 obtains an appropriate gain from the calculated RSSI. Here, the appropriate gain is a gain by which each of the I signal and the Q signal is amplified by the ADC 7 and the ADC 9 to a level that enters a good dynamic range. The calculation of the appropriate gain is performed, for example, when the AGC calculation unit 92 obtains the appropriate gain corresponding to the calculated RSSI value using a table in which the correspondence between the RSSI value and the appropriate gain is described. . Then, the AGC calculation unit 92 generates a VGA variable signal that notifies the obtained appropriate gain. Then, the AGC calculation unit 92 outputs the generated VGA variable signal to the VGA 43 and the VGA 53.

また、AGC計算部92は、適正利得の算出の命令を受けてから所定時間Tの経過後、I信号及びQ信号を用いたRSSIの算出開始の命令をRF側制御部12から受ける。そして、AGC計算部92は、I信号及びQ信号を用いたRSSIの算出を開始する。この時、AGC計算部92は、Level検出部91及びLevel検出部93からI信号の受信レベルであるVI及びQ信号の受信レベルであるVQの入力をそれぞれ受ける。そして、AGC計算部92は、受信したI信号及びQ信号の受信レベルからRSSIを(VQ+VI1/2として算出する。そして、AGC計算部92は、算出したRSSIの値をベースバンド処理部10へ出力する。AGC計算部92が、「利得算出部」の一例に当たる。 In addition, the AGC calculation unit 92 receives an RSSI calculation start command using the I signal and the Q signal from the RF-side control unit 12 after a predetermined time T has elapsed after receiving the command for calculating the appropriate gain. Then, the AGC calculation unit 92 starts calculating RSSI using the I signal and the Q signal. At this time, the AGC calculation unit 92 receives VI, which is the reception level of the I signal, and VQ, which is the reception level of the Q signal, from the level detection unit 91 and the level detection unit 93, respectively. Then, the AGC calculation unit 92 calculates RSSI as (VQ 2 + VI 2 ) 1/2 from the reception levels of the received I signal and Q signal. Then, the AGC calculation unit 92 outputs the calculated RSSI value to the baseband processing unit 10. The AGC calculation unit 92 is an example of a “gain calculation unit”.

ベースバンド処理部10は、BB側制御部11を有している。   The baseband processing unit 10 includes a BB side control unit 11.

BB側制御部11は、予め決められた所定時間Tを記憶している。この所定時間とは、起動してからVGA43及びVGA53に対して適正利得を通知するためのVGA可変信号を出力するまでの時間である。この所定時間Tは、ここの回路の構成などに応じて決定されることが好ましい。また、本実施例では、起動からVGA可変信号を出力するまでの時間は回路毎に一定に決まると考えられることから、その時間を所定時間Tとして動作タイミングの制御を行っているが、これは他の方法でも良い。例えば、BB側制御部11が、AGC引込みの間、RSSIの値をAGC計算部92から受信し、そのRSSIの値の動きからRSSIの収束を判定して次の動作に移るよう制御しても良い。   The BB side control unit 11 stores a predetermined time T determined in advance. The predetermined time is the time from when the VGA variable signal for notifying the VGA 43 and the VGA 53 to the appropriate gain is output after the activation. The predetermined time T is preferably determined according to the configuration of the circuit here. In this embodiment, since the time from the start to the output of the VGA variable signal is considered to be fixed for each circuit, the operation timing is controlled by setting the time as the predetermined time T. Other methods may be used. For example, even if the BB side control unit 11 receives the RSSI value from the AGC calculation unit 92 during the AGC pull-in, determines whether the RSSI converges from the movement of the RSSI value, and controls to move to the next operation. good.

また、BB側制御部11は、タイムスロットを予め記憶している。そして、予め記憶しているタイムスロットの開始のタイミングになると、BB側制御部11は、起動の命令をRF側制御部12に通知する。この時、BB側制御部11は、Q側RF部5、ADC8及びLevel検出部93への電力の供給の停止命令をRF側制御部12に通知する。さらに、BB側制御部11は、ベースバンド処理部10への電力の供給も停止する。この時、BB側制御部11は、予め決められた所定時間Tが経過した後に、ベースバンド処理部10に電力が供給されるように制御する。   Further, the BB side control unit 11 stores time slots in advance. Then, at the start timing of the time slot stored in advance, the BB side control unit 11 notifies the RF side control unit 12 of an activation command. At this time, the BB side control unit 11 notifies the RF side control unit 12 of a command to stop supplying power to the Q side RF unit 5, the ADC 8, and the Level detection unit 93. Furthermore, the BB side control unit 11 also stops supplying power to the baseband processing unit 10. At this time, the BB side control unit 11 performs control so that power is supplied to the baseband processing unit 10 after a predetermined time T has elapsed.

ベースバンド処理部10は、BB側制御部11によって電力の供給が停止されると、動作を停止する。そして、所定時間Tが経過するとベースバンド処理部10への電力の供給が再開され、ベースバンド処理部10の動作が再開する。そして、ベースバンド処理部10は、I信号の入力をADC7から受ける。また、ベースバンド処理部10は、Q信号の入力をADC8から受ける。そして、ベースバンド処理部10は、受信したI信号及びQ信号に対して位相検波などを実施し、データ復調を行う。そして、ベースバンド処理部10は、復調したデータを表示部や音声出力部(いずれも不図示)などを用いて出力する。   When the supply of power is stopped by the BB side control unit 11, the baseband processing unit 10 stops its operation. Then, when the predetermined time T has elapsed, the supply of power to the baseband processing unit 10 is resumed, and the operation of the baseband processing unit 10 is resumed. Then, the baseband processing unit 10 receives an I signal input from the ADC 7. The baseband processing unit 10 receives an input of the Q signal from the ADC 8. Then, the baseband processing unit 10 performs phase detection on the received I signal and Q signal and performs data demodulation. Then, the baseband processing unit 10 outputs the demodulated data using a display unit, an audio output unit (both not shown), and the like.

RF側制御部12は、起動の命令をBB側制御部11から受信する。この時、RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93への電力の供給の停止命令も受信する。そして、RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93以外への電力の供給を電源制御部13に指示する。さらに、RF側制御部12は、適正利得の算出の命令をAGC計算部92へ送信する。   The RF side control unit 12 receives an activation command from the BB side control unit 11. At this time, the RF-side control unit 12 also receives an instruction to stop supplying power to the Q-side RF unit 5, the ADC 8, and the Level detection unit 93. Then, the RF side control unit 12 instructs the power supply control unit 13 to supply power to other than the Q side RF unit 5, the ADC 8, and the Level detection unit 93. Further, the RF-side control unit 12 transmits a command for calculating an appropriate gain to the AGC calculation unit 92.

また、RF側制御部12は、予め決められた所定時間Tを記憶している。そして、RF側制御部12は、起動命令を受信してから所定時間Tが経過すると、Q側RF部5、ADC8及びLevel検出部93への電力の供給を電源制御部13に指示する。   Moreover, the RF side control part 12 has memorize | stored the predetermined time T decided beforehand. Then, when a predetermined time T elapses after receiving the activation command, the RF side control unit 12 instructs the power supply control unit 13 to supply power to the Q side RF unit 5, the ADC 8, and the Level detection unit 93.

さらに、RF側制御部12は、起動命令を受信してから所定時間Tが経過すると、I信号及びQ信号を用いたRSSIの算出をAGC計算部92に指示する。また、RF側制御部12は、所定の周波数を有する発振信号の出力を局部発振器6に指示する。さらに、RF側制御部12は、起動命令を受けてから所定時間Tの経過後、I信号及びQ信号を用いたRSSIの算出開始の命令をAGC計算部92へ送信する。   Further, the RF-side control unit 12 instructs the AGC calculation unit 92 to calculate RSSI using the I signal and the Q signal when a predetermined time T has elapsed after receiving the activation command. Further, the RF side control unit 12 instructs the local oscillator 6 to output an oscillation signal having a predetermined frequency. Further, the RF-side control unit 12 transmits an RSSI calculation start command using the I signal and the Q signal to the AGC calculation unit 92 after a predetermined time T has elapsed after receiving the activation command.

ここで、本実施例では、BB側制御部11から起動のタイミングの信号のみを受けて、RF側制御部12が所定時間Tを用いて、局部発振器6における周波数シフトや電力供給などの制御を行っているが、これは他の方法でも良い。例えば、BB側制御部11が各タイミングでタイミング信号を送出し、それに応じてRF側制御部12が自立的に制御してもよい。また、他の例としては、次のような方法でもよい。すなわち、BB側制御部11が、局部発振器6における周波数シフト、電力供給のトリガとなるコマンドを発行する。そして、BB側制御部11から発行されたコマンドをシリアル3線などのインタフェースを介してRF側制御部12に入力することで、RF側制御部12を制御してもよい。   In this embodiment, only the start timing signal is received from the BB side control unit 11 and the RF side control unit 12 uses the predetermined time T to control the frequency shift and power supply in the local oscillator 6. Yes, but this can be done in other ways. For example, the BB side control unit 11 may send a timing signal at each timing, and the RF side control unit 12 may autonomously control accordingly. As another example, the following method may be used. That is, the BB side control unit 11 issues a command that triggers frequency shift and power supply in the local oscillator 6. Then, the RF side control unit 12 may be controlled by inputting a command issued from the BB side control unit 11 to the RF side control unit 12 via an interface such as a serial 3-wire.

電源制御部13は、起動のタイミングでRF側制御部12からQ側RF部5、ADC8及びLevel検出部93以外への電力の供給の指示を受ける。そして、電源制御部13は、BPF2、LNF3、I側RF部4、局部発振器6、ADC7、Level検出部91及びAGC計算部92への電力供給を開始する。この時、電源制御部13は、Q側RF部5への電力供給の停止として、例えば、ミキサ51、LPF52及びVGA53に電力が供給されないように制御する。すなわち、電力供給の停止とは、例えば各部に電源を供給しないように電源供給を抑制することを表している。ここで、図1では、図を見やすくするため、電力供給の停止の対象となっている各部に対してのみ電源制御部13から電力を供給する矢印を記載しているが、実際には、図1の各部全てに電源制御部13から電力を供給する経路がある。   The power supply control unit 13 receives an instruction to supply power from the RF side control unit 12 to other than the Q side RF unit 5, the ADC 8, and the level detection unit 93 at the start timing. Then, the power supply control unit 13 starts supplying power to the BPF 2, LNF 3, I-side RF unit 4, local oscillator 6, ADC 7, Level detection unit 91, and AGC calculation unit 92. At this time, the power supply control unit 13 performs control so that power is not supplied to the mixer 51, the LPF 52, and the VGA 53, for example, as stopping the power supply to the Q-side RF unit 5. That is, the stoppage of power supply represents suppression of power supply so as not to supply power to each unit, for example. Here, in FIG. 1, in order to make the drawing easier to see, arrows for supplying electric power from the power supply control unit 13 only to each unit that is the target of stopping the electric power supply are shown. There is a path for supplying power from the power supply control unit 13 to all of the units.

そして、電源制御部13は、起動のタイミングから所定時間経過後、RF側制御部12からQ側RF部5、ADC8及びLevel検出部93への電力の供給の指示を受ける。そして、電源制御部13は、RF側制御部12からQ側RF部5、ADC8及びLevel検出部93への電力の供給を開始する。   The power supply control unit 13 receives an instruction to supply power from the RF-side control unit 12 to the Q-side RF unit 5, the ADC 8, and the Level detection unit 93 after a predetermined time has elapsed from the activation timing. Then, the power supply control unit 13 starts supplying power from the RF side control unit 12 to the Q side RF unit 5, the ADC 8, and the Level detection unit 93.

次に、図2を参照して、時系列に沿って、各部の動作の流れを説明する。図2は、受信回路動作タイミングチャートである。図2は、紙面に向かって右に向かうにつれて時間が経過していくことを示している。そして、点線は時系列上のタイミングを表しており、点線間の矢印はその時間の範囲を表している。そして、時刻201が、起動のタイミングである。時間202、203、204及び206が、それぞれ処理a、b、c及びdの各工程を行う時間を表している。また、時刻205が、処理cが終わるタイミングである。そして、時間202、203及び204を合わせた時間、すなわち、時刻201〜時刻205までの時間は、上述した所定時間Tにあたる。   Next, with reference to FIG. 2, the flow of operation of each unit will be described in time series. FIG. 2 is a receiving circuit operation timing chart. FIG. 2 shows that time passes as it goes to the right toward the page. The dotted line represents the timing on the time series, and the arrow between the dotted lines represents the time range. Time 201 is the activation timing. Times 202, 203, 204, and 206 represent times for performing the processes a, b, c, and d, respectively. Time 205 is the timing when the process c ends. The time obtained by combining the times 202, 203, and 204, that is, the time from time 201 to time 205 corresponds to the predetermined time T described above.

時刻201において、BB側制御部11が、タイムスロットの開始を検出し、起動命令をRF側制御部12へ通知する。そして、RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93以外への電力の供給命令を電源制御部13に通知する。電源制御部13は、Q側RF部5、ADC8及びLevel検出部93以外の各部に電力の供給を開始する。この時、BB側制御部11によって、ベースバンド処理部10への電力供給も停止される。   At time 201, the BB side control unit 11 detects the start of the time slot and notifies the RF side control unit 12 of an activation command. Then, the RF-side control unit 12 notifies the power supply control unit 13 of a power supply command to other than the Q-side RF unit 5, the ADC 8, and the level detection unit 93. The power supply control unit 13 starts supplying power to each unit other than the Q-side RF unit 5, the ADC 8, and the Level detection unit 93. At this time, the power supply to the baseband processing unit 10 is also stopped by the BB side control unit 11.

時間202では、周波数ロックを行う処理aが実行される。具体的には、I側RF部4が、アンテナ1、BPF2及びLNA3を経由した受信信号を受ける。また、ミキサ41が、局部発振器6から所定の周波数に対して100〜200KHzのオフセットを加えた周波数の発振信号を受信する。そして、ミキサ41は、受信信号に対して発振信号を印加することで、ベースバンドの周波数に対して100〜200KHzのオフセットを加えた周波数に受信信号を変換する。   At time 202, process a for performing frequency lock is executed. Specifically, the I-side RF unit 4 receives a reception signal that passes through the antenna 1, the BPF 2, and the LNA 3. Further, the mixer 41 receives an oscillation signal having a frequency obtained by adding an offset of 100 to 200 KHz to the predetermined frequency from the local oscillator 6. Then, the mixer 41 applies an oscillation signal to the reception signal, thereby converting the reception signal to a frequency obtained by adding an offset of 100 to 200 KHz to the baseband frequency.

次の時間203では、AGC引込み及び適性利得を設定するVGA可変信号の生成を行う処理bが実行される。具体的には、まず、LPF42が、ミキサ41から出力されたI信号に対してフィルタ処理を施し不要雑音を除去する。次に、VGA43が、初期値の利得を用いてI信号を増幅する。そして、初期値の利得で増幅されたI信号は、ADC7でデジタル信号に変換され、Level検出部91へ入力される。そして、Level検出部91は、I信号の受信レベルを検出する。その検出されたI信号の受信レベルを用いて、AGC計算部92は適正利得を求める。そして、AGC計算部92は、適正利得を設定するVGA可変信号を生成する。   At the next time 203, the process b for generating the VGA variable signal for setting the AGC pull-in and the appropriate gain is executed. Specifically, first, the LPF 42 filters the I signal output from the mixer 41 to remove unnecessary noise. Next, the VGA 43 amplifies the I signal using the gain of the initial value. The I signal amplified with the initial gain is converted into a digital signal by the ADC 7 and input to the level detection unit 91. Then, the level detector 91 detects the reception level of the I signal. Using the detected reception level of the I signal, the AGC calculation unit 92 obtains an appropriate gain. Then, the AGC calculation unit 92 generates a VGA variable signal that sets an appropriate gain.

次の時間204で、RSSIの値の通知及び適正利得の設定を行う処理cが実行される。具体的には、AGC計算部92は、算出したRSSIの値をベースバンド処理部10へ通知する。また、AGC計算部92は、生成した適正利得を設定するVGA可変信号をVGA43及びVGA53に出力する。   At the next time 204, processing c for notifying the RSSI value and setting an appropriate gain is executed. Specifically, the AGC calculation unit 92 notifies the baseband processing unit 10 of the calculated RSSI value. Further, the AGC calculation unit 92 outputs the generated VGA variable signal for setting the appropriate gain to the VGA 43 and the VGA 53.

そして、処理cの完了のタイミングである時刻205において、RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93への電力の供給命令を電源制御部13に通知する。電源制御部13は、Q側RF部5、ADC8及びLevel検出部93に電力の供給を開始する。   Then, at time 205, which is the completion timing of the process c, the RF-side control unit 12 notifies the power supply control unit 13 of a power supply command to the Q-side RF unit 5, ADC 8, and Level detection unit 93. The power supply control unit 13 starts supplying power to the Q-side RF unit 5, the ADC 8, and the Level detection unit 93.

次の時間206で、データ復調の処理dが行われる。I側RF部4及びQ側RF部5が、アンテナ1、BPF2及びLNA3を経由した受信信号の入力を受ける。そして、局部発振器6は、所定の周波数の発振信号を発振する。そして、ミキサ41には、局部発振器6からの発振信号がそのまま入力される。これに対して、ミキサ51には、移相器61で位相が90度シフトされた局部発振器6からの発振信号が入力される。そして、ミキサ41は、発振信号を用いて受信信号の周波数をベースバンドの周波数に変換し、I信号を生成する。これに対して、ミキサ51は、位相が90度シフトされた発振信号を用いて受信信号の周波数をベースバンドの周波数に変換し、Q信号を生成する。そして、I信号は、LPF42でフィルタ処理され、VGA43において適正利得で増幅された後、デジタル信号に変換されベースバンド処理部10へ出力される。また、Q信号は、LPF52でフィルタ処理され、VGA53において適正利得で増幅された後、デジタル信号に変換されベースバンド処理部10へ出力される。そして、ベースバンド処理部10への電力供給が再開される。そして、ベースバンド処理部10は、受信したI信号及びQ信号に対して復調処理を施す。そして、ベースバンド処理部10は、復調したデータを表示部や音声出力部などを用いて出力する。   At the next time 206, data demodulation processing d is performed. The I-side RF unit 4 and the Q-side RF unit 5 receive a received signal input via the antenna 1, BPF 2, and LNA 3. The local oscillator 6 oscillates an oscillation signal having a predetermined frequency. The oscillation signal from the local oscillator 6 is input to the mixer 41 as it is. On the other hand, the oscillation signal from the local oscillator 6 whose phase is shifted by 90 degrees by the phase shifter 61 is input to the mixer 51. Then, the mixer 41 converts the frequency of the received signal into a baseband frequency using the oscillation signal, and generates an I signal. On the other hand, the mixer 51 converts the frequency of the received signal into a baseband frequency using an oscillation signal whose phase is shifted by 90 degrees, and generates a Q signal. The I signal is filtered by the LPF 42, amplified by an appropriate gain in the VGA 43, converted to a digital signal, and output to the baseband processing unit 10. The Q signal is filtered by the LPF 52, amplified by the VGA 53 with an appropriate gain, converted to a digital signal, and output to the baseband processing unit 10. Then, power supply to the baseband processing unit 10 is resumed. Then, the baseband processing unit 10 performs demodulation processing on the received I signal and Q signal. Then, the baseband processing unit 10 outputs the demodulated data using a display unit, an audio output unit, or the like.

そして、時刻207で携帯電話100の受信回路は、処理を停止する。   Then, at time 207, the receiving circuit of the mobile phone 100 stops processing.

ここで説明したように、本実施例に係る携帯電話100では、時間202、203及び204の間、すなわち、時刻201から時刻205までの間は、Q側RF部5、ADC8及びLevel検出部93に対する電力の供給を行わない。したがって、時刻201から時刻205までの間の電力消費を低減することができる。   As described here, in the mobile phone 100 according to the present embodiment, the Q-side RF unit 5, the ADC 8, and the Level detection unit 93 are between the times 202, 203, and 204, that is, from the time 201 to the time 205. The power is not supplied to. Therefore, power consumption between time 201 and time 205 can be reduced.

ここで、図2では、適正利得通知後にデータの復調が行われる状態で説明したが、携帯電話100が、このタイミングでデータ信号の受信をしなければ、データ復調は行われないので、次のタイムスロットまで休止する。すなわち、データ信号の受信が無ければ、処理a〜処理cまでが繰り返されることになり、その間には、ほぼ半分の電力を低減することができる。   Here, FIG. 2 has been described in a state where data is demodulated after notification of appropriate gain. However, if the mobile phone 100 does not receive a data signal at this timing, data demodulation is not performed. Pause until time slot. That is, if there is no reception of the data signal, the processing from the processing a to the processing c is repeated, and in the meantime, almost half of the power can be reduced.

また、図2に記載した処理だけで電力の低減を考えると、処理a〜処理cは、時刻201〜時刻205までの時間の10%程度である。そこで、図2に記載した処理において、時刻201から時刻205までの間に、Q側RF部5、ADC8及びLevel検出部93に対する電力の供給を行わないことで、処理全体の5%の電力を低減することができる。   Further, considering the reduction of power only by the processing described in FIG. 2, the processing a to processing c is about 10% of the time from time 201 to time 205. Therefore, in the process described in FIG. 2, by not supplying power to the Q-side RF unit 5, ADC 8 and Level detection unit 93 from time 201 to time 205, 5% of the power of the entire process is obtained. Can be reduced.

次に、図3を参照して、本実施例に係る携帯電話おける適性利得の算出及びデータ復調の処理の流れについて説明する。図3は、実施例1に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。   Next, with reference to FIG. 3, the flow of the calculation of the aptitude gain and the data demodulation in the mobile phone according to the present embodiment will be described. FIG. 3 is a flowchart illustrating processing of calculating an appropriate gain and demodulating data in the mobile phone according to the first embodiment.

BB側制御部11は、タイムスロットの開始を検出する。そして、BB側制御部11は、起動命令及びQ側RF部5、ADC8及びLevel検出部93への電力の供給停止をRF側制御部12へ通知する。RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93以外への電力の供給命令を電源制御部13に通知する。電源制御部13は、Q側RF部5、ADC8及びLevel検出部93へ電力の供給を停止し、Q側RF部5、ADC8及びLevel検出部93以外へ電力の供給を開始する。この時、BB側制御部11によって、ベースバンド処理部10への電力供給も停止される(ステップS101)。   The BB side control unit 11 detects the start of the time slot. Then, the BB side control unit 11 notifies the RF side control unit 12 of the start command and the supply stop of power to the Q side RF unit 5, the ADC 8 and the Level detection unit 93. The RF-side control unit 12 notifies the power supply control unit 13 of a power supply command to other than the Q-side RF unit 5, the ADC 8, and the level detection unit 93. The power supply control unit 13 stops supplying power to the Q-side RF unit 5, ADC 8 and Level detection unit 93, and starts supplying power to other than the Q-side RF unit 5, ADC 8 and Level detection unit 93. At this time, the power supply to the baseband processing unit 10 is also stopped by the BB side control unit 11 (step S101).

局部発振器6及びミキサ41が、所定周波数に100〜200KHzのオフセットを加えた周波数で、受信信号に対し周波数ロックを行い、I信号を生成(ステップS102)。   The local oscillator 6 and the mixer 41 perform frequency lock on the received signal at a frequency obtained by adding an offset of 100 to 200 KHz to a predetermined frequency to generate an I signal (step S102).

調整用の信号を用いて、I側RF部4、ADC7、Level検出部91及びAGC計算部92によりAGC引込みが行われRSSIが算出され、適正利得が求められる(ステップS103)。そして、AGC計算部92は、求めた適正利得を設定するVGA可変信号を生成する。   Using the adjustment signal, the I-side RF unit 4, ADC 7, Level detection unit 91, and AGC calculation unit 92 perform AGC pull-in, calculate RSSI, and obtain an appropriate gain (step S103). Then, the AGC calculation unit 92 generates a VGA variable signal that sets the obtained appropriate gain.

AGC計算部92は、求めたRSSIの値をベースバンド処理部10へ通知する(ステップS104)。   The AGC calculation unit 92 notifies the obtained RSSI value to the baseband processing unit 10 (step S104).

RF側制御部12は、起動命令をBB側制御部11から受信してから所定時間Tが経過すると、Q側RF部5、ADC8及びLevel検出部93への電力の供給命令を電源制御部13に通知する。電源制御部13は、Q側RF部5、ADC8及びLevel検出部93へ電力の供給を開始する(ステップS105)。   When a predetermined time T elapses after the start-up command is received from the BB-side control unit 11, the RF-side control unit 12 issues a power supply command to the Q-side RF unit 5, ADC 8 and Level detection unit 93. Notify The power supply control unit 13 starts supplying power to the Q-side RF unit 5, the ADC 8, and the Level detection unit 93 (step S105).

局部発振器6が出力した所定周波数の発振信号を用いて、ミキサ41及びミキサ51は、所定周波数で、受信信号に対し周波数ロックを行い、I信号及びQ信号をそれぞれ生成(ステップS106)。   Using the oscillation signal of the predetermined frequency output from the local oscillator 6, the mixer 41 and the mixer 51 perform frequency lock on the reception signal at the predetermined frequency, and generate an I signal and a Q signal, respectively (step S106).

VGA43は、フィルタ42を通過したI信号に対して設定された適性利得で増幅を行う。また、VGA53は、フィルタ52を通過したQ信号に対して設定された適性利得で増幅を行う(ステップS107)。   The VGA 43 performs amplification with an appropriate gain set for the I signal that has passed through the filter 42. Further, the VGA 53 performs amplification with the appropriate gain set for the Q signal that has passed through the filter 52 (step S107).

ベースバンド処理部10は、BB側制御部11により電力供給停止から所定時間Tが経過した後に電力供給が再開されるように設定されている。そこで、ベースバンド処理部10への電力の供給が開始される(ステップS108)。   The baseband processing unit 10 is set so that the power supply is resumed after a predetermined time T has elapsed from the stop of the power supply by the BB side control unit 11. Therefore, supply of power to the baseband processing unit 10 is started (step S108).

そして、ベースバンド処理部10は、入力されたI信号及びQ信号に対してデータ復調の処理を施す(ステップS109)。   Then, the baseband processing unit 10 performs data demodulation processing on the input I signal and Q signal (step S109).

以上に説明したように、本実施例に係る携帯無線通信装置は、利得可変増幅器の利得を適正な値に調整している間、Q信号を生成する側の(以下では、「Qch側」と言うことがある。)のRF部、ADC及びLevel検出部の電力供給を行わない。そのため、利得可変増幅器の利得を適正な値に調整している間の消費電力を低減することができ、携帯無線通信装置の消費電力を軽減することができる。特に、ミキサ、LPF、VGA、ADC及びLevel検出部の多くは、受信回路における電力の多くを占めるアナログ回路であるので、これらにおける消費電力が半減することは、低電力化の効果が大きい。例えば、一般的なRFLSI回路設計技術を用いた場合、本実施例係る携帯電話では、全体の消費電流が50mAであるとすると、そのうちの15〜20mA程度の消費電流が低減される。また、例えば、W‐CDMA方式の待受時では、受信動作の10%の区間において、消費電力の低減を実現させることができる。   As described above, the portable wireless communication apparatus according to the present embodiment is configured to generate the Q signal (hereinafter referred to as “Qch side”) while adjusting the gain of the variable gain amplifier to an appropriate value. The RF unit, ADC, and Level detection unit are not supplied with power. Therefore, power consumption while adjusting the gain of the variable gain amplifier to an appropriate value can be reduced, and power consumption of the portable wireless communication device can be reduced. In particular, many mixers, LPFs, VGAs, ADCs, and Level detection units are analog circuits that occupy most of the power in the receiving circuit. Therefore, halving the power consumption in these circuits has the effect of reducing power consumption. For example, when a general RFLSI circuit design technique is used, in the mobile phone according to the present embodiment, if the total current consumption is 50 mA, the current consumption of about 15 to 20 mA is reduced. Further, for example, at the time of standby in the W-CDMA system, reduction of power consumption can be realized in a section of 10% of the reception operation.

図4は、実施例2に係る携帯電話のブロック図である。本実施例に係る携帯電話100は、電力を供給しない状態でも、電力供給時のインピーダンスと同じインピーダンスとなるように負荷回路を設けたことが実施例1と異なるものである。そこで、以下の説明では、負荷回路の構成及び負荷回路への切り替えについて主に説明する。ここで、図4において図1と同じ符号を有する各部は、特に説明の無い限り同じ機能を有するものとする。   FIG. 4 is a block diagram of the mobile phone according to the second embodiment. The cellular phone 100 according to the present embodiment is different from the first embodiment in that a load circuit is provided so as to have the same impedance as that when power is supplied even when power is not supplied. Therefore, in the following description, the configuration of the load circuit and switching to the load circuit will be mainly described. Here, in FIG. 4, each part which has the same code | symbol as FIG. 1 shall have the same function unless there is particular description.

本実施例に係る携帯電話100は、図4に示すように、図1に示す実施例1の携帯電話に加えて、スイッチ14、スイッチ15、負荷回路16及び負荷回路17をさらに有している。   As shown in FIG. 4, the mobile phone 100 according to the present embodiment further includes a switch 14, a switch 15, a load circuit 16, and a load circuit 17 in addition to the mobile phone of the first embodiment shown in FIG. .

スイッチ14は、LNA3とミキサ51の間に設けられている。そして、スイッチ14は、LNA3とミキサ51とを結ぶ経路とLNA3と負荷回路16とを結ぶ経路の切り替えを行う。スイッチ14が、ミキサ51側に切り替わると、LNA3から出力された信号はミキサ51に入力される。これに対して、スイッチ14が負荷回路16側に切り替わると、LNA3から出力された信号は負荷回路16へ入力される。スイッチ14が、「第1スイッチ」の一例にあたる。   The switch 14 is provided between the LNA 3 and the mixer 51. The switch 14 switches between a path connecting the LNA 3 and the mixer 51 and a path connecting the LNA 3 and the load circuit 16. When the switch 14 is switched to the mixer 51 side, the signal output from the LNA 3 is input to the mixer 51. On the other hand, when the switch 14 is switched to the load circuit 16 side, the signal output from the LNA 3 is input to the load circuit 16. The switch 14 is an example of a “first switch”.

負荷回路16は、コイル161及びコンデンサ162を有している。そして、コイル161のインダクタンス及びコンデンサ162の容量は、Q側RF部5、ADC8及びLevel検出部93への電力供給時のミキサ51のインピーダンスと負荷回路16のインピーダンスとが同等になるように決定されている。負荷回路16が、「第1負荷回路」の一例にあたる。   The load circuit 16 includes a coil 161 and a capacitor 162. The inductance of the coil 161 and the capacitance of the capacitor 162 are determined so that the impedance of the mixer 51 and the impedance of the load circuit 16 when power is supplied to the Q-side RF unit 5, ADC 8 and Level detection unit 93 are equal. ing. The load circuit 16 is an example of a “first load circuit”.

スイッチ15は、移相器61とミキサ51の間に設けられている。そして、スイッチ15は、移相器61とミキサ51とを結ぶ経路と移相器61と負荷回路17とを結ぶ経路の切り替えを行う。スイッチ15が、ミキサ51側に切り替わると、移相器61から出力された発振信号はミキサ51に入力される。これに対して、スイッチ15が負荷回路17側に切り替わると、移相器61から出力された発振信号は負荷回路17へ入力される。スイッチ15が、「第2スイッチ」の一例にあたる。   The switch 15 is provided between the phase shifter 61 and the mixer 51. The switch 15 switches between a path connecting the phase shifter 61 and the mixer 51 and a path connecting the phase shifter 61 and the load circuit 17. When the switch 15 is switched to the mixer 51 side, the oscillation signal output from the phase shifter 61 is input to the mixer 51. On the other hand, when the switch 15 is switched to the load circuit 17 side, the oscillation signal output from the phase shifter 61 is input to the load circuit 17. The switch 15 is an example of a “second switch”.

負荷回路17は、コイル171及びコンデンサ172を有している。そして、コイル171のインダクタンス及びコンデンサ172の容量は、Q側RF部5、ADC8及びLevel検出部93への電力供給時のミキサ51のインピーダンスと負荷回路17のインピーダンスとが同等になるように決定されている。負荷回路17が、「第2負荷回路」の一例にあたる。   The load circuit 17 includes a coil 171 and a capacitor 172. The inductance of the coil 171 and the capacitance of the capacitor 172 are determined so that the impedance of the mixer 51 and the impedance of the load circuit 17 when power is supplied to the Q-side RF unit 5, ADC 8 and Level detection unit 93 are equal. ing. The load circuit 17 corresponds to an example of a “second load circuit”.

BB側制御部11は、タイムスロットの開始のタイミングで、起動命令をRF側制御部12に通知すると共に、Q側RF部5、ADC8及びLevel検出部93への電力供給の停止を通知する。さらに、BB側制御部11は、スイッチ14の負荷回路16側への切り替え命令、及びスイッチ15の負荷回路17側への切替え命令をRF側制御部12に送信する。   The BB side control unit 11 notifies the start command to the RF side control unit 12 at the start timing of the time slot and also notifies the Q side RF unit 5, the ADC 8, and the Level detection unit 93 to stop power supply. Further, the BB side control unit 11 transmits a switching command to the load circuit 16 side of the switch 14 and a switching command to the load circuit 17 side of the switch 15 to the RF side control unit 12.

RF側制御部12は、起動命令、各部への電力供給停止命令、並びにスイッチ14及びスイッチ15の切り替え命令をBB側制御部11から受信する。   The RF side control unit 12 receives from the BB side control unit 11 a start command, a command to stop power supply to each unit, and a switch command for the switch 14 and the switch 15.

RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93以外への電力供給の開始の指示を電源制御部13に通知する。そして、RF側制御部12は、スイッチ14を負荷回路16側に切り替える。また、RF側制御部12は、スイッチ15を負荷回路17側に切り替える。このRF側制御部12が、「スイッチ制御部」の一例にあたる。   The RF-side control unit 12 notifies the power supply control unit 13 of an instruction to start power supply to other than the Q-side RF unit 5, the ADC 8, and the level detection unit 93. Then, the RF side control unit 12 switches the switch 14 to the load circuit 16 side. Further, the RF side control unit 12 switches the switch 15 to the load circuit 17 side. The RF side control unit 12 corresponds to an example of a “switch control unit”.

さらに、RF側制御部12は、起動命令をBB側制御部11から受けてから所定時間Tが経過した後、スイッチ14をミキサ51側に切り替える。さらに、RF側制御部12は、スイッチ15をミキサ51側に切り替える。そして、RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93への電力供給の開始の指示を電源制御部13に通知する。   Further, the RF side control unit 12 switches the switch 14 to the mixer 51 side after a predetermined time T has elapsed after receiving the activation command from the BB side control unit 11. Further, the RF side control unit 12 switches the switch 15 to the mixer 51 side. Then, the RF side control unit 12 notifies the power supply control unit 13 of an instruction to start power supply to the Q side RF unit 5, the ADC 8, and the Level detection unit 93.

すなわち、スイッチ14は、Q側RF部5、ADC8及びLevel検出部93への電力の供給が停止されている間、負荷回路16側に切り替わっている。同様に、スイッチ15は、Q側RF部5、ADC8及びLevel検出部93への電力の供給が停止されている間、負荷回路17側に切り替わっている。これにより、スイッチ15は、Q側RF部5、ADC8及びLevel検出部93への電力の供給が行われていない状態でも、電力の供給が行われている状態と同様のインピーダンスが発生するので、信号をより正確に伝送することができる。   That is, the switch 14 is switched to the load circuit 16 side while the supply of power to the Q-side RF unit 5, ADC 8, and Level detection unit 93 is stopped. Similarly, the switch 15 is switched to the load circuit 17 side while the supply of power to the Q-side RF unit 5, ADC 8, and Level detection unit 93 is stopped. As a result, the switch 15 generates impedance similar to the state in which power is supplied even when power is not supplied to the Q-side RF unit 5, the ADC 8, and the level detection unit 93. The signal can be transmitted more accurately.

次に、図5を参照して、本実施例に係る携帯電話おける適性利得の算出及びデータ復調の処理の流れについて説明する。図5は、実施例2に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。   Next, with reference to FIG. 5, the flow of the calculation of aptitude gain and data demodulation in the mobile phone according to the present embodiment will be described. FIG. 5 is a flowchart illustrating processing of calculating an appropriate gain and demodulating data in the mobile phone according to the second embodiment.

BB側制御部11は、タイムスロットの開始を検出する。そして、BB側制御部11は、起動命令及びQ側RF部5、ADC8及びLevel検出部93への電力の供給停止をRF側制御部12へ通知する。さらに、BB側制御部11は、スイッチ14の負荷回路16側への切り替え命令、及びスイッチ15の負荷回路17側への切替え命令をRF側制御部12に送信する。RF側制御部12は、Q側RF部5、ADC8及びLevel検出部93以外への電力の供給命令を電源制御部13に通知する。電源制御部13は、Q側RF部5、ADC8及びLevel検出部93へ電力の供給を停止し、Q側RF部5、ADC8及びLevel検出部93以外へ電力の供給を開始する。この時、BB側制御部11によって、ベースバンド処理部10への電力供給も停止される(ステップS201)。   The BB side control unit 11 detects the start of the time slot. Then, the BB side control unit 11 notifies the RF side control unit 12 of the start command and the supply stop of power to the Q side RF unit 5, the ADC 8 and the Level detection unit 93. Further, the BB side control unit 11 transmits a switching command to the load circuit 16 side of the switch 14 and a switching command to the load circuit 17 side of the switch 15 to the RF side control unit 12. The RF-side control unit 12 notifies the power supply control unit 13 of a power supply command to other than the Q-side RF unit 5, the ADC 8, and the level detection unit 93. The power supply control unit 13 stops supplying power to the Q-side RF unit 5, ADC 8 and Level detection unit 93, and starts supplying power to other than the Q-side RF unit 5, ADC 8 and Level detection unit 93. At this time, the power supply to the baseband processing unit 10 is also stopped by the BB side control unit 11 (step S201).

次に、RF側制御部12は、スイッチ14を負荷回路16側に切り替える。また、RF側制御部12は、スイッチ15を負荷回路17側に切り替える(ステップS202)。   Next, the RF side control unit 12 switches the switch 14 to the load circuit 16 side. Further, the RF side control unit 12 switches the switch 15 to the load circuit 17 side (step S202).

局部発振器6及びミキサ41が、所定周波数に100〜200KHzのオフセットを加えた周波数で、受信信号に対し周波数ロックを行い、I信号を生成(ステップS203)。   The local oscillator 6 and the mixer 41 perform frequency lock on the received signal at a frequency obtained by adding an offset of 100 to 200 KHz to a predetermined frequency to generate an I signal (step S203).

調整用の信号を用いて、I側RF部4、ADC7、Level検出部91及びAGC計算部92によりAGC引込みが行われRSSIが算出され、適正利得が求められる(ステップS204)。そして、AGC計算部92は、求めた適正利得を設定するVGA可変信号を生成する。   Using the adjustment signal, the I-side RF unit 4, ADC 7, Level detection unit 91, and AGC calculation unit 92 perform AGC pull-in, calculate RSSI, and obtain an appropriate gain (step S204). Then, the AGC calculation unit 92 generates a VGA variable signal that sets the obtained appropriate gain.

AGC計算部92は、求めたRSSIの値をベースバンド処理部10へ通知する(ステップS205)。   The AGC calculation unit 92 notifies the baseband processing unit 10 of the obtained RSSI value (step S205).

RF側制御部12は、起動命令をBB側制御部11から受信してから所定時間Tが経過すると、Q側RF部5、ADC8及びLevel検出部93への電力の供給命令を電源制御部13に通知する。電源制御部13は、Q側RF部5、ADC8及びLevel検出部93へ電力の供給を開始する(ステップS206)。   When a predetermined time T elapses after the start-up command is received from the BB-side control unit 11, the RF-side control unit 12 issues a power supply command to the Q-side RF unit 5, ADC 8 and Level detection unit 93. Notify The power supply control unit 13 starts supplying power to the Q-side RF unit 5, the ADC 8, and the Level detection unit 93 (step S206).

次に、RF側制御部12は、スイッチ14をミキサ51側に切り替える。また、RF側制御部12は、スイッチ15をミキサ51側に切り替える(ステップS207)。   Next, the RF side control unit 12 switches the switch 14 to the mixer 51 side. Further, the RF side control unit 12 switches the switch 15 to the mixer 51 side (step S207).

局部発振器6が出力した所定周波数の発振信号を用いて、ミキサ41及びミキサ51は、所定周波数で、受信信号に対し周波数ロックを行い、I信号及びQ信号をそれぞれ生成(ステップS208)。   Using the oscillation signal of the predetermined frequency output from the local oscillator 6, the mixer 41 and the mixer 51 perform frequency lock on the reception signal at the predetermined frequency to generate an I signal and a Q signal, respectively (step S208).

VGA43は、フィルタ42を通過したI信号に対して設定された適性利得で増幅を行う。また、VGA53は、フィルタ52を通過したQ信号に対して設定された適性利得で増幅を行う(ステップS209)。   The VGA 43 performs amplification with an appropriate gain set for the I signal that has passed through the filter 42. Further, the VGA 53 performs amplification with the appropriate gain set for the Q signal that has passed through the filter 52 (step S209).

ベースバンド処理部10は、BB側制御部11により電力供給停止から所定時間Tが経過した後に電力供給が再開されるように設定されている。そこで、ベースバンド処理部10への電力の供給が開始される(ステップS210)。   The baseband processing unit 10 is set so that the power supply is resumed after a predetermined time T has elapsed from the stop of the power supply by the BB side control unit 11. Therefore, supply of power to the baseband processing unit 10 is started (step S210).

そして、ベースバンド処理部10は、入力されたI信号及びQ信号に対してデータ復調の処理を施す(ステップS211)。   Then, the baseband processing unit 10 performs data demodulation processing on the input I signal and Q signal (step S211).

以上に説明したように、本実施例に係る携帯電話は、Qch側のRF部、ADC及びLevel検出部への電力の供給が行われていない状態でも、電力の供給が行われている状態と同様のインピーダンスが発生する。これにより、本実施例に係る携帯電話では、実施例1と比較して信号をより正確に伝送することができる。   As described above, the mobile phone according to the present embodiment is in a state where power is supplied even when power is not supplied to the RF unit, ADC, and Level detection unit on the Qch side. A similar impedance is generated. Thereby, in the mobile phone according to the present embodiment, the signal can be transmitted more accurately than in the first embodiment.

また、以上の各実施例では、Q側RF部5、ADC8及びLevel検出部93(「Qch側回路」と言う。)への電力供給を停止し、I側RF部4、ADC7及びLevel検出部91(「Ich側回路」と言う。)によりRSSIの算出を行っている。ただし、電源を停止する側を逆にしてもよい。すなわち、Ich側回路への電力供給を停止し、Qch側によりRSSIの算出を行うようにしてもよい。このようにしても、上述した各実施例と同様の効果が得られる。   In each of the above embodiments, power supply to the Q-side RF unit 5, ADC 8 and Level detection unit 93 (referred to as “Qch-side circuit”) is stopped, and the I-side RF unit 4, ADC 7 and Level detection unit. 91 (referred to as “Ich side circuit”) calculates RSSI. However, the side to stop the power supply may be reversed. That is, the power supply to the Ich side circuit may be stopped and the RSSI may be calculated on the Qch side. Even if it does in this way, the effect similar to each Example mentioned above is acquired.

また、以上の各実施例では、なるべく多くの消費電力を低減させるため、Q側RF部5、ADC8、Level検出部93及びベースバンド処理部10への電力の供給を停止している。しかし、消費電力の低減の要求の度合いによっては、ADC8、Level検出部93及びベースバンド処理部10いずれかもしくはその組合せの電力供給の停止を行わなくてもよい。ただし、電力の供給を停止する部分を増やすほど消費電力の低減の効果が上がるので、なるべく多くの部分に対して電力の供給の停止を行うことが好ましい。   In each of the above embodiments, the supply of power to the Q-side RF unit 5, ADC 8, Level detection unit 93, and baseband processing unit 10 is stopped in order to reduce as much power consumption as possible. However, depending on the degree of demand for reduction in power consumption, it is not necessary to stop the power supply of any one of ADC 8, Level detection unit 93 and baseband processing unit 10, or a combination thereof. However, since the effect of reducing power consumption increases as the number of parts where power supply is stopped is increased, it is preferable to stop power supply to as many parts as possible.

[携帯電話のハードウェア構成]
次に、図6を参照して、携帯電話100のハードウェアの構成例について説明する。図6は携帯電話のハードウェア構成図である。
[Mobile phone hardware configuration]
Next, a hardware configuration example of the mobile phone 100 will be described with reference to FIG. FIG. 6 is a hardware configuration diagram of the mobile phone.

図6に示すように、携帯電話100は、アンテナ1、RF通信部101、CPU(Central Processing Unit)102、メモリ103、音声入出力部104、表示部105、入力部106、電源制御回路107及びバッテリー108を有している。電源制御回路107から各部に伸びている点線は電源の供給ラインを表している。   As shown in FIG. 6, the mobile phone 100 includes an antenna 1, an RF communication unit 101, a CPU (Central Processing Unit) 102, a memory 103, a voice input / output unit 104, a display unit 105, an input unit 106, a power control circuit 107, and A battery 108 is included. A dotted line extending from the power control circuit 107 to each part represents a power supply line.

RF通信部101、メモリ103、音声入出力部104、表示部105、入力部106及び電源制御回路107はCPU102と接続される。また、アンテナ1は、RF通信部101と接続される。また、バッテリー108は、電源制御回路107と接続される。   The RF communication unit 101, the memory 103, the voice input / output unit 104, the display unit 105, the input unit 106, and the power supply control circuit 107 are connected to the CPU 102. The antenna 1 is connected to the RF communication unit 101. The battery 108 is connected to the power control circuit 107.

RF通信部101は、例えば、図1に示したBPF2、LNA3、I側RF部4、Q側RF部5、局部発振器6、ADC7及び8、並びに利得調整部9に対応する。   The RF communication unit 101 corresponds to, for example, the BPF 2, LNA 3, I-side RF unit 4, Q-side RF unit 5, local oscillator 6, ADCs 7 and 8, and gain adjustment unit 9 shown in FIG.

音声入出力部104は、例えば、マイク及びスピーカである。また、表示部105は、例えば、ディスプレイ画面である。   The voice input / output unit 104 is, for example, a microphone and a speaker. The display unit 105 is a display screen, for example.

電源制御回路107は、例えば、図1の電源制御部13に対応する。電源制御回路107と、CPU102、メモリ103、音声入出力部104、表示部105及び入力部106それぞれとの間には電力の供給ラインが設けられている。バッテリー108は、例えば充電池である。   The power control circuit 107 corresponds to, for example, the power control unit 13 in FIG. A power supply line is provided between the power supply control circuit 107 and each of the CPU 102, the memory 103, the audio input / output unit 104, the display unit 105, and the input unit 106. The battery 108 is a rechargeable battery, for example.

CPU102及びメモリ103は、例えば、図1に示したベースバンド処理部10などの機能を実現する。例えば、メモリ103は、図1に例示した利得調整部9及びベースバンド処理部10などによる処理を実現する各種プログラムを記憶している。そして、CPU102は、メモリ103に格納されているこれらのプログラムを読み出して実行することで、上述の各機能を実現するプロセスを生成する。また、本実施例では、RF通信部101がCPUやシーケンサを有する。そして、RF側制御部12の機能は、RF通信部101及びメモリ103によって実現される。この場合、メモリ103は、図1に例示したRF側制御部12による処理を実現する各種プログラムを記憶している。そして、RF通信部101は、メモリ103に格納されているこれらのプログラムを読み出して実行することで、上述したRF側制御部12の機能を実現するプロセスを生成する。   For example, the CPU 102 and the memory 103 implement the functions of the baseband processing unit 10 shown in FIG. For example, the memory 103 stores various programs for realizing processing by the gain adjusting unit 9 and the baseband processing unit 10 illustrated in FIG. Then, the CPU 102 reads out and executes these programs stored in the memory 103, thereby generating a process that realizes each function described above. In this embodiment, the RF communication unit 101 includes a CPU and a sequencer. The function of the RF side control unit 12 is realized by the RF communication unit 101 and the memory 103. In this case, the memory 103 stores various programs for realizing processing by the RF-side control unit 12 illustrated in FIG. The RF communication unit 101 reads out and executes these programs stored in the memory 103, thereby generating a process for realizing the function of the RF-side control unit 12 described above.

1 アンテナ
2 BPF(Band Pass Filter)
3 LNA(Low Noise Amplifier)
4 I側RF部
5 Q側RF部
6 局部発振器
7、8 ADC(Analog Digital Converter)
9 利得調整部
10 ベースバンド処理部
11 BB側制御部
12 RF側制御部
13 電源制御部
14、15 スイッチ
16、17 負荷回路
41、51 ミキサ
42、52 LPF(Low Pass Filter)
43、53 VGA(Variable Gain Amplifier)
61 移相器
62 PLLシンセサイザ
91、93 Level検出部
92 AGC計算部
161、171 コイル
162、172 コンデンサ
1 Antenna 2 BPF (Band Pass Filter)
3 LNA (Low Noise Amplifier)
4 I side RF unit 5 Q side RF unit 6 Local oscillator 7, 8 ADC (Analog Digital Converter)
DESCRIPTION OF SYMBOLS 9 Gain adjustment part 10 Baseband process part 11 BB side control part 12 RF side control part 13 Power supply control part 14, 15 Switch 16, 17 Load circuit 41, 51 Mixer 42, 52 LPF (Low Pass Filter)
43, 53 VGA (Variable Gain Amplifier)
61 Phase shifter 62 PLL synthesizer 91, 93 Level detection unit 92 AGC calculation unit 161, 171 Coil 162, 172 Capacitor

Claims (8)

利得が可変である第1増幅器を有し、入力された信号から第1ベースバンド信号を生成する第1RF部と、
利得が可変である第2増幅器を有し、入力された信号から第2ベースバンド信号を生成する第2RF部と、
前記第1RF部により生成された第1ベースバンド信号の受信レベルを基に適正利得を算出し、前記第1増幅器及び前記第2増幅器の利得を前記適正利得に設定する利得調整部と、
利得が前記適正利得に設定された前記第1増幅器を有する前記第1RF部により生成された第1ベースバンド信号及び利得が前記適正利得に設定された第2増幅器を有する前記第2RF部により生成された第2ベースバンド信号に対してデータ復調処理を施すベースバンド処理部と、
前記利得調整部により適正利得が算出されるまで、前記第2RF部に対する電力の供給を停止する電源制御部と
を備えたことを特徴とする携帯無線通信装置。
A first RF unit having a first amplifier with a variable gain, and generating a first baseband signal from the input signal;
A second RF unit having a second amplifier with a variable gain and generating a second baseband signal from the input signal;
A gain adjustment unit that calculates an appropriate gain based on a reception level of the first baseband signal generated by the first RF unit, and sets the gains of the first amplifier and the second amplifier to the appropriate gain;
A first baseband signal generated by the first RF unit having the first amplifier with the gain set to the appropriate gain and a second RF unit having the second amplifier with the gain set to the appropriate gain. A baseband processing unit for performing data demodulation processing on the second baseband signal;
A portable radio communication apparatus comprising: a power supply control unit that stops supplying power to the second RF unit until an appropriate gain is calculated by the gain adjustment unit.
前記第1RF部は、調整用信号及びデータ信号の入力を受け、
前記第2RF部は、前記データ信号の入力を受け、
前記利得調整部は、前記第1RF部により調整用信号から生成された第1ベースバンド信号の受信レベルを基に、前記第1増幅器及び前記第2増幅器の適正利得を算出し、
前記ベースバンド処理部は、前記適正利得に変更された第1増幅器を有する前記第1RF部により前記データ信号から生成された第1ベースバンド信号及び前記適正利得に変更された第2増幅器を有する前記第2RF部により前記データ信号から生成された第2ベースバンド信号に対してデータ復調処理を施し、
前記電源制御部は、少なくとも前記第1RF部が前記調整用信号を受信してから前記利得調整部により適正利得が算出されるまで、前記第2RF部に対する電力の供給を停止する、
ことを特徴とする請求項1に記載の携帯無線通信装置。
The first RF unit receives an adjustment signal and a data signal,
The second RF unit receives the data signal,
The gain adjustment unit calculates an appropriate gain of the first amplifier and the second amplifier based on the reception level of the first baseband signal generated from the adjustment signal by the first RF unit,
The baseband processing unit includes a first baseband signal generated from the data signal by the first RF unit having a first amplifier changed to the appropriate gain, and a second amplifier changed to the appropriate gain. Data demodulation processing is performed on the second baseband signal generated from the data signal by the second RF unit,
The power supply control unit stops supplying power to the second RF unit until an appropriate gain is calculated by the gain adjustment unit after at least the first RF unit receives the adjustment signal.
The portable radio communication apparatus according to claim 1.
前記利得調整部は、
前記第1RF部で生成された第1ベースバンド信号から受信レベルを検出する第1受信レベル検出部と、
前記第2RF部で生成された第2ベースバンド信号から受信レベルを検出する第2受信レベル検出部と、
前記第1受信レベル検出部で検出された前記第1ベースバンド信号の受信レベルを基に前記適正利得を算出し、前記第1増幅器及び前記第2増幅器の利得を前記適正利得に設定する利得算出部とを備え、
前記電源制御部は、前記利得調整部により適正利得が算出されるまで、前記第2RF部及び前記第2受信レベル検出部に対する電力の供給を停止する
ことを特徴とする請求項1又は2に記載の携帯無線通信装置。
The gain adjuster is
A first reception level detection unit for detecting a reception level from the first baseband signal generated by the first RF unit;
A second reception level detection unit for detecting a reception level from the second baseband signal generated by the second RF unit;
Gain calculation for calculating the appropriate gain based on the reception level of the first baseband signal detected by the first reception level detector, and setting the gains of the first amplifier and the second amplifier to the appropriate gain With
The power supply control unit stops supplying power to the second RF unit and the second reception level detection unit until an appropriate gain is calculated by the gain adjustment unit. Portable wireless communication device.
前記第1ベースバンド信号をデジタル信号に変換する第1ADCと、
前記第2ベースバンド信号をデジタル信号に変換する第2ADCとをさらに備え、
前記利得調整部は、デジタル信号に変換された前記第1ベースバンド信号を用いて受信レベルを算出し、
前記電源制御部は、前記利得調整部により適正利得が算出されるまで、さらに前記第2ADCへの電力の供給を停止する
ことを特徴とする請求項1〜請求項3のいずれか一つに記載の携帯無線通信装置。
A first ADC for converting the first baseband signal into a digital signal;
A second ADC for converting the second baseband signal into a digital signal;
The gain adjusting unit calculates a reception level using the first baseband signal converted into a digital signal,
4. The power supply control unit further stops supplying power to the second ADC until an appropriate gain is calculated by the gain adjustment unit. 5. Portable wireless communication device.
前記第2RF部は、
局部発振器からの信号を基に前記入力された信号を所定の周波数に変換するミキサ部と、
前記ミキサ部からの出力の高周波数帯域を除くLPFとを備え、
前記第2増幅器は、前記LPFから出力された信号を増幅し、
前記電源制御部は、少なくとも前記ミキサ部、LPF及び前記第2増幅器への電源供給を停止することで、前記第2RF部への電源供給を停止する
ことを特徴とする請求項1〜請求項4のいずれか一つに記載の携帯無線通信装置。
The second RF unit includes
A mixer that converts the input signal to a predetermined frequency based on a signal from a local oscillator;
LPF excluding the high frequency band of the output from the mixer section,
The second amplifier amplifies the signal output from the LPF,
The power supply control unit stops power supply to the second RF unit by stopping power supply to at least the mixer unit, the LPF, and the second amplifier. The portable wireless communication device according to any one of the above.
前記第2RF部への入力信号の経路を前記第2RF部又は第1負荷回路のいずれかに切り替える第1スイッチと、
前記局部発振器から出力された信号の経路を前記第2RF部又は第2負荷回路のいずれかに切り替える第2スイッチと、
前記利得調整部により適正利得が算出されるまで、前記第1スイッチを前記第1負荷回路側に切り替え、前記第2スイッチを前記第2負荷回路側に切り替え、前記利得調整部による適性利得算出後、前記第1スイッチ及び第2スイッチを前記第2RF部側に切り替えるスイッチ制御部と
を備えたことを特徴とする請求項5に記載の携帯無線通信装置。
A first switch that switches a path of an input signal to the second RF unit to either the second RF unit or the first load circuit;
A second switch that switches a path of a signal output from the local oscillator to either the second RF unit or the second load circuit;
The first switch is switched to the first load circuit side until the appropriate gain is calculated by the gain adjustment unit, the second switch is switched to the second load circuit side, and after the calculation of the appropriate gain by the gain adjustment unit The portable wireless communication device according to claim 5 , further comprising: a switch control unit that switches the first switch and the second switch to the second RF unit side.
前記ベースバンド処理部は、前記適正利得に変更された第1増幅器を有する前記第1RF部による第1ベースバンド信号の生成及び前記適正利得に変更された第2増幅器を有する前記第2RF部による第2ベースバンド信号の生成まで、自己への電力供給を停止する制御部を有することを特徴とする請求項1〜請求項6のいずれか一つに記載の携帯無線通信装置。   The baseband processing unit generates the first baseband signal by the first RF unit having the first amplifier changed to the appropriate gain, and the second RF unit has the second amplifier changed to the appropriate gain. The portable wireless communication device according to claim 1, further comprising a control unit that stops power supply to itself until two baseband signals are generated. 前記利得調整部は、第1ベースバンド信号の受信レベルがVIの場合、受信信号強度を(2×VI1/2として算出することを特徴とする請求項1〜請求項7のいずれか一つに記載の携帯無線通信装置。 8. The gain adjustment unit according to claim 1, wherein when the reception level of the first baseband signal is VI, the gain adjustment unit calculates the reception signal strength as (2 × VI 2 ) 1/2 . The portable wireless communication device according to one.
JP2011063403A 2011-03-22 2011-03-22 Portable wireless communication device Active JP5664388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011063403A JP5664388B2 (en) 2011-03-22 2011-03-22 Portable wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011063403A JP5664388B2 (en) 2011-03-22 2011-03-22 Portable wireless communication device

Publications (2)

Publication Number Publication Date
JP2012199837A JP2012199837A (en) 2012-10-18
JP5664388B2 true JP5664388B2 (en) 2015-02-04

Family

ID=47181603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011063403A Active JP5664388B2 (en) 2011-03-22 2011-03-22 Portable wireless communication device

Country Status (1)

Country Link
JP (1) JP5664388B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805258B2 (en) * 2002-01-29 2006-08-02 松下電器産業株式会社 Direct conversion receiver
JP2008066823A (en) * 2006-09-05 2008-03-21 Matsushita Electric Ind Co Ltd Digital signal reception apparatus
JP5087476B2 (en) * 2008-06-12 2012-12-05 ルネサスエレクトロニクス株式会社 Receiving apparatus and operation method thereof

Also Published As

Publication number Publication date
JP2012199837A (en) 2012-10-18

Similar Documents

Publication Publication Date Title
JP3805258B2 (en) Direct conversion receiver
US7463872B2 (en) Methods and apparatus for controlling a gain state of a wireless receiver operating in an idle mode
TW200931813A (en) ADC use with multiple signal modes
JP4966329B2 (en) Wireless receiver power consumption control method
JP2001251152A (en) Device and method for automatically controlling gain and radio communication equipment provided with automatic gain control function
JP2004328581A (en) Antenna switching method of cellular phone using agc receiver, and its mobile terminal
JPWO2006117894A1 (en) Automatic gain controller
WO2000051252A1 (en) Radio terminal device
JP6946037B2 (en) Wireless receiver
JP3586267B2 (en) Automatic gain control circuit
JP5664388B2 (en) Portable wireless communication device
JP2012191266A (en) Receiver and program
JP2004282432A (en) Digital broadcast receiving device
JP5438599B2 (en) Wireless communication receiver
JP2008160327A (en) Receiver and receiving method
JP2005101693A (en) Receiver
JP6275976B2 (en) Wireless communication equipment
US9281988B2 (en) Receiving device, receiving method, and non-transitory computer-readable storage medium storing program
CN114257258B (en) Wireless radio frequency receiver and data detection method
JP5098811B2 (en) Portable terminal device and power consumption control method thereof
JP2010147975A (en) High-frequency receiver
JP2004007244A (en) Radio apparatus having dc offset canceler
JP2003037461A (en) Degree controller for reception signal level change
JP2005142867A (en) Radio communication equipment
JP2008160788A (en) High-frequency receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533