JP5658775B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5658775B2
JP5658775B2 JP2013024803A JP2013024803A JP5658775B2 JP 5658775 B2 JP5658775 B2 JP 5658775B2 JP 2013024803 A JP2013024803 A JP 2013024803A JP 2013024803 A JP2013024803 A JP 2013024803A JP 5658775 B2 JP5658775 B2 JP 5658775B2
Authority
JP
Japan
Prior art keywords
time
date
effect control
control cpu
flg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013024803A
Other languages
Japanese (ja)
Other versions
JP2014151074A (en
Inventor
純一 神崎
純一 神崎
Original Assignee
株式会社藤商事
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事 filed Critical 株式会社藤商事
Priority to JP2013024803A priority Critical patent/JP5658775B2/en
Publication of JP2014151074A publication Critical patent/JP2014151074A/en
Application granted granted Critical
Publication of JP5658775B2 publication Critical patent/JP5658775B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、スロットなどの遊技機に関し、より詳しくは、不正確な計時日時を使用してしまう事態を防止することができる遊技機に関する。   The present invention relates to a gaming machine such as a pachinko machine, an arrangement ball machine, a sparrow ball game machine, and a slot, and more particularly to a gaming machine that can prevent a situation in which an incorrect time and date is used.

従来のパチンコ機等の遊技機として、例えば、特許文献１に記載のような遊技機が知られている。この遊技機は、時刻や日付を計時するＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）を備え、このＲＴＣにより計時した日時に基づいて、現実の日時とリンクした所定の日時期間についてのみ実行可能な演出を行うというものである。   As a conventional gaming machine such as a pachinko machine, for example, a gaming machine described in Patent Document 1 is known. This gaming machine has an RTC (Real Time Clock) that measures time and date, and based on the date and time counted by this RTC, performs an effect that can be executed only for a predetermined date and time period linked to the actual date and time. It is.

特開２０１０−１５８２９３号公報JP 2010-158293 A

ところで、上記演出を実行するにあたっては、例えば、定時時刻や変動開始時等その他種々の条件をもとに上記ＲＴＣにアクセスし、計時日時を取得することが考えられる。   By the way, in executing the above-mentioned effect, for example, it is conceivable to access the RTC based on various other conditions such as a fixed time and a change start time and acquire the time and date.

しかしながら、上記のような遊技機は、ＲＴＣの不具合により計時動作が停止している場合、正確な計時日時を取得することができず、不正確な計時日時を使用してしまうという問題があった。   However, the gaming machine as described above has a problem that when the timing operation is stopped due to a malfunction of the RTC, the accurate timing date cannot be obtained and the incorrect timing date is used. .

そこで本発明は、上記問題に鑑み、不正確な計時日時を使用してしまう事態を防止することができる遊技機を提供することを目的としている。   Therefore, in view of the above problems, an object of the present invention is to provide a gaming machine that can prevent a situation in which an incorrect time and date is used.

上記本発明の目的は、以下の手段によって達成される。なお、括弧内は、後述する実施形態の参照符号を付したものであるが、本発明はこれに限定されるものではない。   The object of the present invention is achieved by the following means. In addition, although the code | symbol in a parenthesis attaches the referential mark of embodiment mentioned later, this invention is not limited to this.

請求項１の発明によれば、日時を計時する計時手段（ＲＴＣモジュール部９０５）と、
前記計時手段（ＲＴＣモジュール部９０５）にて計時した日時を取得する第１計時取得手段（ステップＳ５２、ステップＳ１６６）と、
前記第１計時取得手段（ステップＳ５２、ステップＳ１６６）にて日時を取得してから所定時間経過後、前記計時手段（ＲＴＣモジュール部９０５）にて計時した日時を再度取得する第２計時取得手段（ステップＳ５５、ステップＳ１７３）と、
前記第２計時取得手段（ステップＳ５５、ステップＳ１７３）にて取得した計時日時と、前記第１計時取得手段（ステップＳ５２、ステップＳ１６６）にて取得した計時日時との差分をとる差分取得手段（ステップＳ５６、ステップＳ１７２）と、
前記差分取得手段（ステップＳ５６、ステップＳ１７２）にて取得した差分が所定時間以上であるか否かを判定する判定手段（ステップＳ５６、ステップＳ１７２）と、
前記計時手段（ＲＴＣモジュール部９０５）にて計時した日時とは別に設定時間毎にカウント値を更新するカウント更新手段（内部カウンタＩＮ_ＣＮＴ）とをを有し、
前記カウント更新手段（内部カウンタＩＮ_ＣＮＴ）は、前記判定手段（ステップＳ５６、ステップＳ１７２）にて、前記差分が所定時間以上であると判定された場合、前記第２計時取得手段（ステップＳ５５、ステップＳ１７３）にて取得した計時日時に基づいて前記カウント値の更新を開始し、そのカウント値を前記計時手段（ＲＴＣモジュール部９０５）にて計時した日時によらず設定時間毎に更新してなることを特徴としている。 According to the first aspect of the present invention, the time measuring means (RTC module unit 905) for measuring the date and time,
First time acquisition means (step S52, step S166) for acquiring the date and time measured by the time measurement means (RTC module unit 905);
Said first timing acquisition means (step S52, step S166) after a predetermined time has elapsed from the acquisition of the time hand date, the clock means second timing acquisition means for acquiring again date and time counted by (RTC module 905) (Step S55, Step S173),
Difference acquisition means (step for taking a difference between the time and date acquired by the second time acquisition means (steps S55 and S173) and the time and date acquired by the first time acquisition means (steps S52 and S166) S56, step S172),
Determination means (step S56, step S172) for determining whether or not the difference acquired by the difference acquisition means (step S56, step S172) is a predetermined time or more ;
In addition to the date and time measured by the time measuring means (RTC module unit 905), it has count update means (internal counter IN_CNT) for updating the count value every set time ,
When the determination means (step S56, step S172) determines that the difference is greater than or equal to a predetermined time, the count update means (internal counter IN_CNT) is the second time acquisition means (step S55, step S173). ) Start the update of the count value based on the time and date acquired in (4), and update the count value every set time regardless of the date and time measured by the time measuring means (RTC module unit 905). It is a feature.

本発明によれば、不正確な計時日時を使用してしまう事態を防止することができる。   According to the present invention, it is possible to prevent a situation in which an incorrect time and date is used.

本発明の第１実施形態に係る遊技機の外観を示す斜視図である。1 is a perspective view showing an appearance of a gaming machine according to a first embodiment of the present invention. 同実施形態に係る遊技機の遊技盤の正面図である。It is a front view of the game board of the gaming machine according to the embodiment. 同実施形態に係る遊技機の制御装置を示すブロック図である。It is a block diagram which shows the control apparatus of the game machine which concerns on the same embodiment. 同実施形態に係るＲＴＣモジュール部の詳細を示すブロック図である。It is a block diagram which shows the detail of the RTC module part which concerns on the same embodiment. 同実施形態に係る演出制御のメイン処理を示すフローチャート図である。It is a flowchart figure which shows the main process of the presentation control which concerns on the same embodiment. 図５に示すＲＴＣ確認処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the RTC confirmation process shown in FIG. 図６に示す計時日時チェック処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the time measurement date check process shown in FIG. 図７に示す計時日時データ読み込み処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the time measurement date data reading process shown in FIG. 図５に示すＲＴＣ処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the RTC process shown in FIG. 図９に示す時間設定処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the time setting process shown in FIG. 図１０に示すＲＴＣ機能設定処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the RTC function setting process shown in FIG. 図１０に示す西暦設定処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the Christian calendar setting process shown in FIG. 図１０に示す月設定処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the month setting process shown in FIG. 図１０に示す日設定処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the day setting process shown in FIG. 図１０に示す時刻設定処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the time setting process shown in FIG. 図１０に示す再設定確認処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the reset confirmation process shown in FIG. 図１０に示す全設定終了処理の詳細を示すフローチャート図である。FIG. 11 is a flowchart showing details of all setting end processing shown in FIG. 10. 同実施形態に係る液晶表示装置に表示される画面例を示すもので、（ａ）はＲＴＣの有効／無効の設定画面を示し、（ｂ）は日時設定画面を示し、（ｃ）は日時設定に誤りがあることを知らせる画面を示し、（ｄ）は日時設定されたことを知らせる画面を示す図である。3 shows an example of a screen displayed on the liquid crystal display device according to the embodiment, where (a) shows an RTC valid / invalid setting screen, (b) shows a date / time setting screen, and (c) shows a date / time setting. (D) is a diagram showing a screen notifying that the date and time have been set. 同実施形態に係る演出制御のコマンド受信処理を示すフローチャート図である。It is a flowchart figure which shows the command reception process of the production control which concerns on the same embodiment. 同実施形態に係る演出制御のタイマ割込み処理を示すフローチャート図である。It is a flowchart figure which shows the timer interruption process of presentation control which concerns on the same embodiment. 図２０に示す内部カウンタ処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the internal counter process shown in FIG. 本発明の第２実施形態に係る遊技機における演出制御のメイン処理のＲＴＣ確認処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the RTC confirmation process of the main process of presentation control in the gaming machine which concerns on 2nd Embodiment of this invention. 同実施形態に係る時間設定処理の全設定終了処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the all setting end process of the time setting process which concerns on the embodiment. 同実施形態に係る演出制御のタイマ割込み処理を示すフローチャート図である。It is a flowchart figure which shows the timer interruption process of presentation control which concerns on the same embodiment. 図２４に示す計時日時データ取得処理の詳細を示すフローチャート図である。It is a flowchart figure which shows the detail of the time measurement date data acquisition process shown in FIG.

＜第１実施形態＞
以下、本発明に係る遊技機の第１実施形態を、パチンコ遊技機を例にして、図１〜図２１を参照して具体的に説明する。なお、以下の説明において、上下左右の方向を示す場合は、図示正面から見た場合の上下左右をいうものとする。 <First Embodiment>
Hereinafter, a first embodiment of a gaming machine according to the present invention will be described in detail with reference to FIGS. 1 to 21, taking a pachinko gaming machine as an example. In addition, in the following description, when showing the direction of up, down, left and right, it means up, down, left and right when viewed from the front of the figure.

まず、図１及び図２を参照して、本実施形態に係るパチンコ遊技機の外観構成を説明する。   First, with reference to FIG.1 and FIG.2, the external appearance structure of the pachinko game machine which concerns on this embodiment is demonstrated.

図１に示すように、パチンコ遊技機１は、木製の外枠２の前面に矩形状の前面枠３を開閉可能に取り付け、その前面枠３の裏面に取り付けられている遊技盤収納フレーム（図示せず）内に遊技盤４が装着された構成からなる。遊技盤４は、図２に示す遊技領域４０を前面に臨ませた状態で装着され、図１に示すようにこの遊技領域４０の前側に透明ガラスを支持したガラス扉枠５が設けられている。そして、このガラス扉枠５には扉開放センサ５０（図３参照）が設けられており、当該ガラス扉枠５の開閉を検知できるようになっている。なお、上記遊技領域４０は、遊技盤４の面上に配設された球誘導レール６（図２参照）で囲まれた領域からなるものである。   As shown in FIG. 1, a pachinko gaming machine 1 has a rectangular front frame 3 attached to the front surface of a wooden outer frame 2 so that it can be opened and closed, and a game board storage frame (see FIG. 1) attached to the back surface of the front frame 3. (Not shown) in which the game board 4 is mounted. The game board 4 is mounted with the game area 40 shown in FIG. 2 facing the front, and a glass door frame 5 supporting transparent glass is provided on the front side of the game area 40 as shown in FIG. . The glass door frame 5 is provided with a door opening sensor 50 (see FIG. 3) so that the opening and closing of the glass door frame 5 can be detected. The game area 40 is an area surrounded by a ball guide rail 6 (see FIG. 2) disposed on the surface of the game board 4.

また、パチンコ遊技機１は、図１に示すように、ガラス扉枠５の下側に前面操作パネル７が配設され、その前面操作パネル７には上受け皿ユニット８が設けられている。そして、この上受け皿ユニット８には、排出された遊技球を貯留する上受け皿９が一体形成されている。また、この前面操作パネル７には、球貸しボタン１１及びプリペイドカード排出ボタン１２（カード返却ボタン１２）が設けられ、上受け皿９の上皿表面部分には、内蔵ランプ（図示せず）点灯時に押下することにより演出効果を変化させることができる押しボタン式の演出ボタン装置１３が設けられている。そして、この上受け皿９には、当該上受け皿９に貯留された遊技球を下方に抜くための球抜きボタン１４が設けられ、さらに、略十字キーからなる設定ボタン１５が設けられている。この設定ボタン１５は、中央部に設けられた円形の中央ボタン１５ａと、その中央ボタン１５ａの図示上側に設けられた三角形状の上ボタン１５ｂと、その中央ボタン１５ａの図示左側に設けられた三角形状の左ボタン１５ｃと、その中央ボタン１５ａの図示右側に設けられた三角形状の右ボタン１５ｄと、その中央ボタン１５ａの図示下側に設けられた三角形状の下ボタン１５ｅとで構成されており、後述するＲＴＣモジュール部９０５（図３参照）の機能を使用するかしないかの設定ができると共に、時刻や日付を設定できるものである。   As shown in FIG. 1, the pachinko gaming machine 1 is provided with a front operation panel 7 below the glass door frame 5, and the front operation panel 7 is provided with an upper tray unit 8. The upper tray unit 8 is integrally formed with an upper tray 9 that stores the discharged game balls. Further, the front operation panel 7 is provided with a ball lending button 11 and a prepaid card discharge button 12 (card return button 12), and an upper lamp surface portion of the upper tray 9 is turned on when a built-in lamp (not shown) is lit. There is provided a push button type effect button device 13 that can change the effect by pressing. The upper tray 9 is provided with a ball removal button 14 for pulling the game ball stored in the upper tray 9 downward, and further, a setting button 15 having a substantially cross key is provided. The setting button 15 includes a circular center button 15a provided at the center, a triangular upper button 15b provided on the upper side of the center button 15a, and a triangle provided on the left side of the center button 15a. The left button 15c has a shape, a triangular right button 15d provided on the right side of the center button 15a, and a triangular lower button 15e provided on the lower side of the center button 15a. In addition, it is possible to set whether to use the function of the RTC module unit 905 (see FIG. 3), which will be described later, and to set the time and date.

一方、前面操作パネル７の右端部側には、発射ユニット（図示せず）を動作させるための発射ハンドル１６が設けられ、前面枠３の上部両側面側並びに発射ハンドル１６の左隣接位置には、ＢＧＭ（Ｂａｃｋｇｒｏｕｎｄ ｍｕｓｉｃ）あるいは効果音を発するスピーカ１７が設けられている。そして、上記前面枠３の周枠には、光の装飾により演出効果を現出するＬＥＤランプ等の装飾ランプが配設されている。   On the other hand, a launch handle 16 for operating a launch unit (not shown) is provided on the right end side of the front operation panel 7, and on both upper side surfaces of the front frame 3 and on the left adjacent position of the launch handle 16. , BGM (Background music) or a speaker 17 that produces sound effects is provided. A decorative lamp, such as an LED lamp, is provided around the peripheral frame of the front frame 3 to produce a production effect by decorating light.

他方、上記遊技盤４の遊技領域４０には、図２に示すように、略中央部にＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等からなる液晶表示装置４１が配設されている。この液晶表示装置４１は、表示エリアを左、中、右の３つのエリアに分割し、独立して数字やキャラクタあるいは図柄（装飾図柄）の変動表示等が可能なものである。   On the other hand, in the game area 40 of the game board 4, as shown in FIG. 2, a liquid crystal display device 41 made up of an LCD (Liquid Crystal Display) or the like is disposed at a substantially central portion. The liquid crystal display device 41 divides the display area into three areas, left, middle, and right, and can independently display a variable display of numbers, characters, or symbols (decorative symbols).

また、液晶表示装置４１の真下には、特別図柄始動口４２が配設され、その内部には入賞球を検知する特別図柄始動口スイッチ４２ａ（図３参照）が設けられている。そして、この特別図柄始動口４２の右側には、大入賞口４３が配設され、その内部には入賞球を検知する大入賞口スイッチ４３ａ（図３参照）が設けられている。   Further, a special symbol start port 42 is disposed directly below the liquid crystal display device 41, and a special symbol start port switch 42a (see FIG. 3) for detecting a winning ball is provided therein. A special winning opening 43 is provided on the right side of the special symbol starting opening 42, and a large winning opening switch 43a (see FIG. 3) for detecting a winning ball is provided therein.

さらに、上記液晶表示装置４１の右上部にはゲートからなる普通図柄始動口４４が配設され、その内部には、遊技球の通過を検知する普通図柄始動口スイッチ４４ａ（図３参照）が設けられている。また、上記大入賞口４３の右側及び上記特別図柄始動口４２の左側には、一般入賞口４５が夫々配設され（図示では、右側に１つ、左側に３つ）、その内部には、夫々、遊技球の通過を検知する一般入賞口スイッチ４５ａ（図３参照）が設けられている。   Furthermore, a normal symbol start port 44 composed of a gate is disposed in the upper right portion of the liquid crystal display device 41, and a normal symbol start port switch 44a (see FIG. 3) for detecting the passage of a game ball is provided therein. It has been. Further, on the right side of the special winning opening 43 and the left side of the special symbol starting opening 42, general winning openings 45 are respectively arranged (in the drawing, one on the right side and three on the left side). Each of them is provided with a general winning opening switch 45a (see FIG. 3) for detecting the passage of the game ball.

そして、上記遊技盤４の遊技領域４０の右下周縁部には、７セグメントが３個並べて構成されており、そのうち２個の７セグメントが特別図柄表示装置４６であり、他の７セグメントは保留球数等を表示するものである。この特別図柄表示装置４６の左側には、２個のＬＥＤからなる普通図柄表示装置４７が設けられている。なお、上記遊技盤４の遊技領域４０には、複数の遊技釘（図示せず）が配設され、遊技球の落下方向変換部材としての風車４８が配設されている。   In the lower right edge of the game area 40 of the game board 4, three 7 segments are arranged side by side, two of which are the special symbol display device 46, and the other seven segments are reserved. The number of balls is displayed. On the left side of the special symbol display device 46, a normal symbol display device 47 composed of two LEDs is provided. A plurality of game nails (not shown) are provided in the game area 40 of the game board 4, and a windmill 48 as a game ball drop direction changing member is provided.

次に、上記のような外観構成からなるパチンコ遊技機内に設けられる遊技の進行状況に応じて電子制御を行う制御装置を、図３を用いて説明する。この制御装置は、図３に示すように、遊技動作全般の制御を司る主制御基板６０と、その主制御基板６０からの制御コマンドに基づいて遊技球を払出す払出制御基板７０と、画像と光と音についての制御を行うサブ制御基板８０とで主に構成されている。なお、サブ制御基板８０は、図３に示すように、演出制御基板９０と、装飾ランプ基板１００と、液晶制御基板１２０とで構成されている。   Next, a control device that performs electronic control according to the progress of the game provided in the pachinko gaming machine having the above-described external configuration will be described with reference to FIG. As shown in FIG. 3, the control device includes a main control board 60 that controls the overall game operation, a payout control board 70 that pays out a game ball based on a control command from the main control board 60, an image, It is mainly composed of a sub-control board 80 that controls light and sound. As shown in FIG. 3, the sub control board 80 includes an effect control board 90, a decorative lamp board 100, and a liquid crystal control board 120.

主制御基板６０は、主制御ＣＰＵ６００と、一連の遊技制御手順を記述した遊技プログラム等を格納した主制御ＲＯＭ６０１と、作業領域やバッファメモリ等として機能する主制御ＲＡＭ６０２とで構成されたワンチップマイコンを搭載している。そして、このように構成される主制御基板６０には、払出モータＭを制御して遊技球を払出す払出制御基板７０が接続されている。そしてさらには、特別図柄始動口４２への入賞を検知する特別図柄始動口スイッチ４２ａと、普通図柄始動口４４の通過を検知する普通図柄始動口スイッチ４４ａと、一般入賞口４５への入賞を検知する一般入賞口スイッチ４５ａと、大入賞口４３への入賞を検知する大入賞口スイッチ４３ａとが接続されている。また、主制御基板６０には、特別図柄表示装置４６と、普通図柄表示装置４７とが接続され、ガラス扉枠５（図１参照）の開閉を検知できる扉開放センサ５０が接続されている。   The main control board 60 is a one-chip microcomputer comprising a main control CPU 600, a main control ROM 601 storing a game program describing a series of game control procedures, and a main control RAM 602 functioning as a work area, a buffer memory, etc. It is equipped with. The main control board 60 configured in this manner is connected to a payout control board 70 that controls the payout motor M to pay out game balls. Further, a special symbol start port switch 42a for detecting a winning in the special symbol starting port 42, a normal symbol starting port switch 44a for detecting the passage of the normal symbol starting port 44, and a winning in the general winning port 45 are detected. The general winning opening switch 45a is connected to the large winning opening switch 43a that detects winning in the big winning opening 43. Further, a special symbol display device 46 and a normal symbol display device 47 are connected to the main control board 60, and a door opening sensor 50 capable of detecting opening and closing of the glass door frame 5 (see FIG. 1) is connected.

このように構成される主制御基板６０は、特別図柄始動口スイッチ４２ａ又は普通図柄始動口スイッチ４４ａからの信号を受信すると、遊技者に有利な特別遊技状態を発生させるか（いわゆる「当たり」）、あるいは、遊技者に有利な特別遊技状態を発生させないか（いわゆる「ハズレ」）の抽選を行い、その抽選結果である当否情報に応じて特別図柄の変動パターンや停止図柄あるいは普通図柄の表示内容を決定し、その決定した情報を特別図柄表示装置４６又は普通図柄表示装置４７に送信する。これにより、特別図柄表示装置４６又は普通図柄表示装置４７に抽選結果が表示されることとなる。そしてさらに、主制御基板６０は、その決定した情報を含む演出制御コマンドを生成し、演出制御基板９０に送信する。なお、主制御基板６０が、一般入賞口スイッチ４５ａ、大入賞口スイッチ４３ａからの信号を受信した場合は、遊技者に幾らの遊技球を払い出すかを決定し、その決定した情報を含む払出制御コマンドを払出制御基板７０に送信することで、払出制御基板７０が遊技者に遊技球を払出すこととなる。   When the main control board 60 configured in this manner receives a signal from the special symbol start port switch 42a or the normal symbol start port switch 44a, the main control board 60 generates a special gaming state advantageous to the player (so-called “winning”). Or, a lottery of whether or not a special gaming state advantageous to the player is generated (so-called “losing”) is performed, and the variation pattern of the special symbol, the display pattern of the stopped symbol or the normal symbol is displayed according to the success / failure information which is the lottery result And the determined information is transmitted to the special symbol display device 46 or the normal symbol display device 47. As a result, the lottery result is displayed on the special symbol display device 46 or the normal symbol display device 47. Further, the main control board 60 generates an effect control command including the determined information and transmits it to the effect control board 90. When the main control board 60 receives a signal from the general prize opening switch 45a or the big prize opening switch 43a, it determines how many game balls are to be paid out to the player and includes the determined information. By transmitting the control command to the payout control board 70, the payout control board 70 pays out the game ball to the player.

一方、主制御基板６０は、扉開放センサ５０よりガラス扉枠５の開放検知信号を受信すると、その情報を含む演出制御コマンドを生成し、演出制御基板９０に送信する。   On the other hand, when the main control board 60 receives the opening detection signal of the glass door frame 5 from the door opening sensor 50, the main control board 60 generates an effect control command including the information and transmits it to the effect control board 90.

他方、上記払出制御基板７０は、上記主制御基板６０からの払出制御コマンドを受信し、その受信した払出制御コマンドに基づいて払出モータ信号を生成する。そして、その生成した払出モータ信号にて、払出モータＭを制御し、遊技者に遊技球を払出す。そしてさらに、払出制御基板７０は、遊技球の払出動作を示す賞球計数信号や払出動作の異常に係るステイタス信号を送信し、遊技者の操作に応答して遊技球を発射させる発射制御基板７１の動作を開始又は停止させる発射制御信号を送信する処理を行う。   On the other hand, the payout control board 70 receives the payout control command from the main control board 60 and generates a payout motor signal based on the received payout control command. Then, with the generated payout motor signal, the payout motor M is controlled to pay out the game ball to the player. Further, the payout control board 70 transmits a prize ball count signal indicating the payout operation of the game ball and a status signal related to the abnormality of the payout operation, and fires the game ball in response to the operation of the player. The process which transmits the firing control signal which starts or stops operation | movement of is performed.

演出制御基板９０は、上記主制御基板６０からの演出制御コマンドを受けて各種演出を実行制御する演出制御ＣＰＵ９００と、演出制御手順を記述した制御プログラム等が格納されているフラッシュメモリからなる演出制御ＲＯＭ９０１と、作業領域やバッファメモリ等として機能する演出制御ＲＡＭ９０２とで構成されている。そしてさらに、演出制御基板９０は、所望のＢＧＭや効果音を生成する音ＬＳＩ９０３と、ＢＧＭや効果音等の音データ等が予め格納されている音ＲＯＭ９０４と、主に時刻や日付を計時するＲＴＣモジュール部９０５と、そのＲＴＣモジュール部９０５の機能を使用するか使用しないかのデータ等を格納するＲＴＣ用ＲＡＭ９０６と、後述する電源基板１３０からの電力供給が遮断されたとしても、ＲＴＣモジュール部９０５及びＲＴＣ用ＲＡＭ９０６に電力を供給する二次電池又はリチウム電池等からなるバックアップ電源９０７とが搭載されている。このように、ＲＴＣモジュール部９０５及びＲＴＣ用ＲＡＭ９０６は、同一のバックアップ電源９０７から電力を供給されているため、電源遮断前の遊技履歴の情報や、電源遮断中にガラス扉枠５が開放される等の操作が行われた場合も、これら情報を記憶することができる。   The effect control board 90 receives an effect control command from the main control board 60 and executes an effect control CPU 900 that executes and controls various effects, and an effect control that includes a flash memory in which a control program that describes the effect control procedure is stored. The ROM 901 is composed of an effect control RAM 902 that functions as a work area, a buffer memory, and the like. Further, the effect control board 90 includes a sound LSI 903 for generating desired BGM and sound effects, a sound ROM 904 in which sound data such as BGM and sound effects are stored in advance, and an RTC that mainly measures time and date. Even if the power supply from the module unit 905, the RTC RAM 906 storing data indicating whether the function of the RTC module unit 905 is used or not, and the power supply board 130 described later is cut off, the RTC module unit 905 And a backup power source 907 made of a secondary battery or a lithium battery for supplying power to the RTC RAM 906 is mounted. As described above, the RTC module unit 905 and the RTC RAM 906 are supplied with power from the same backup power source 907, so that the glass door frame 5 is opened while the power history is cut off and information on the game history before the power is shut off. Such information can also be stored when such operations are performed.

一方、このように構成される演出制御基板９０には、ランプ演出効果を現出するＬＥＤランプ等の装飾ランプが搭載されている装飾ランプ基板１００が接続され、さらに、内蔵されているランプ（図示せず）点灯時に遊技者が押下することにより演出効果を変化させることができる押しボタン式の演出ボタン装置１３が接続され、ＢＧＭや効果音等を発するスピーカ１７が接続されている。またさらに、演出制御基板９０には、ＲＴＣモジュール部９０５の機能を使用するかしないかの設定ができると共に、時刻や日付を設定できる設定ボタン１５が接続されている。そしてさらに、演出制御基板９０には、液晶表示装置４１を制御する液晶制御基板１２０が接続されている。   On the other hand, a decoration lamp substrate 100 on which a decoration lamp such as an LED lamp that exhibits a lamp effect is mounted is connected to the effect control board 90 configured as described above, and a built-in lamp (see FIG. (Not shown) A push button type effect button device 13 that can change the effect by pressing the player when it is lit is connected, and a speaker 17 that emits BGM, sound effects, etc. is connected. Furthermore, the effect control board 90 is connected to a setting button 15 that can set whether or not to use the function of the RTC module unit 905 and can set the time and date. Furthermore, a liquid crystal control board 120 that controls the liquid crystal display device 41 is connected to the effect control board 90.

かくして、このように構成される演出制御基板９０は、主制御基板６０より送信される大当たり抽選結果（大当たりかハズレの別）に基づく特別図柄変動パターン、現在の遊技状態、作動保留球数、抽選結果に基づき停止させる装飾図柄等に必要となる基本情報を含んだ演出制御コマンドを演出制御ＣＰＵ９００にて受信する。そして、演出制御ＣＰＵ９００は、受信した演出制御コマンドに対応した演出パターンを、演出制御ＲＯＭ９０１内に予め格納しておいた多数の演出パターンの中から抽選により決定し、その決定した演出パターンを実行指示する制御信号を演出制御ＲＡＭ９０２内に一時的に格納する。   Thus, the production control board 90 configured as described above has a special symbol variation pattern based on the jackpot lottery result (whether it is a jackpot or lose) transmitted from the main control board 60, the current game state, the number of suspended balls, the lottery. The effect control CPU 900 receives an effect control command including basic information necessary for the decorative design to be stopped based on the result. Then, the effect control CPU 900 determines an effect pattern corresponding to the received effect control command by lottery from a number of effect patterns stored in advance in the effect control ROM 901, and instructs the execution of the determined effect pattern. The control signal to be stored is temporarily stored in the effect control RAM 902.

演出制御ＣＰＵ９００は、演出制御ＲＡＭ９０２に格納しておいた演出パターンを実行指示する制御信号のうち、音に関する制御信号を音ＬＳＩ９０３に送信する。これを受けて音ＬＳＩ９０３は、当該制御信号に対応する音データを音ＲＯＭ９０４より読み出し、スピーカ１７に出力する。これにより、スピーカ１７より上記決定された演出パターンに対応したＢＧＭや効果音が発せられることとなる。   The effect control CPU 900 transmits a control signal related to sound to the sound LSI 903 among the control signals for instructing execution of the effect pattern stored in the effect control RAM 902. In response to this, the sound LSI 903 reads the sound data corresponding to the control signal from the sound ROM 904 and outputs it to the speaker 17. Thereby, BGM and sound effects corresponding to the determined effect pattern are emitted from the speaker 17.

また演出制御ＣＰＵ９００は、演出制御ＲＡＭ９０２に格納しておいた演出パターンを実行指示する制御信号のうち、光に関する制御信号を装飾ランプ基板１００に送信する。これにより、装飾ランプ基板１００が、ランプ演出効果を現出するＬＥＤランプ等の装飾ランプを点灯又は消灯する制御を行うため、上記決定された演出パターンに対応したランプ演出が実行されることとなる。   In addition, the effect control CPU 900 transmits a control signal related to light to the decorative lamp substrate 100 among the control signals for instructing execution of the effect pattern stored in the effect control RAM 902. As a result, the decorative lamp substrate 100 performs control to turn on or off a decorative lamp such as an LED lamp that exhibits a lamp effect, and thus the lamp effect corresponding to the determined effect pattern is executed. .

そして演出制御ＣＰＵ９００は、演出制御ＲＡＭ９０２に格納しておいた演出パターンを実行指示する制御信号のうち、画像に関する液晶制御コマンドを液晶制御基板１２０に送信する。これにより、液晶制御基板１２０が、当該液晶制御コマンドに基づく画像を表示させるように液晶表示装置４１を制御することにより、上記決定された演出パターンに対応した画像が液晶表示装置４１に表示されることとなる。なお、液晶制御基板１２０には演出内容に沿った画像を表示するための種々の画像データが記憶されており、さらに、演出出力全般の制御を担うＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒ）が搭載されている。   Then, the effect control CPU 900 transmits a liquid crystal control command related to the image to the liquid crystal control board 120 among the control signals for instructing to execute the effect pattern stored in the effect control RAM 902. As a result, the liquid crystal control board 120 controls the liquid crystal display device 41 to display an image based on the liquid crystal control command, whereby an image corresponding to the determined effect pattern is displayed on the liquid crystal display device 41. It will be. The liquid crystal control board 120 stores various image data for displaying an image in accordance with the contents of the effect, and further includes a VDP (Video Display Processor) that controls the overall effect output.

ところで、ＲＴＣモジュール部９０５は、図４に示すように、水晶発振器９０５ａと、日時生成部９０５ｂと、デジタル補正レジスタ９０５ｃと、タイマレジスタ９０５ｄと、アラームレジスタ９０５ｅと、システムコントロール部９０５ｆと、バスインターフェース９０５ｇと、割込みコントローラ９０５ｈと、温度センサ９０５ｉとを備えている。   As shown in FIG. 4, the RTC module unit 905 includes a crystal oscillator 905a, a date / time generation unit 905b, a digital correction register 905c, a timer register 905d, an alarm register 905e, a system control unit 905f, and a bus interface. 905g, an interrupt controller 905h, and a temperature sensor 905i.

この水晶発振器９０５ａは、所定のクロック信号を発生させることができるもので、その発生させた所定のクロック信号を、日時生成部９０５ｂ、デジタル補正レジスタ９０５ｃ、タイマレジスタ９０５ｄに出力している。この日時生成部９０５ｂは、上記水晶発振器９０５ａより出力された所定のクロック信号を用いて、時刻や日付を計時することができる。またさらに、この日時生成部９０５ｂは、時刻や日付を設定できるレジスタを備えており、このレジスタに、遊技場の係員等が設定ボタン１５（図１参照）を用いて設定した時刻や日付の設定データが、バスインターフェース９０５ｇを介してシステムコントロール部９０５ｆにより書き込まれると、日時生成部９０５ｂは、計時している時刻や日付に、その書き込まれたレジスタの時刻や日付を反映させることとなる。   The crystal oscillator 905a can generate a predetermined clock signal, and outputs the generated predetermined clock signal to the date / time generation unit 905b, the digital correction register 905c, and the timer register 905d. The date and time generation unit 905b can measure time and date using a predetermined clock signal output from the crystal oscillator 905a. Furthermore, the date and time generation unit 905b includes a register that can set the time and date. In this register, the setting of the time and date set by the game hall staff using the setting button 15 (see FIG. 1). When data is written by the system control unit 905f via the bus interface 905g, the date and time generation unit 905b reflects the time and date of the written register in the time and date that are being timed.

そしてさらに、日時生成部９０５ｂは、水晶発振器９０５ａに供給されている電圧が低下したか否かを監視する電圧低下検知フラグＦＯＳ_ＦＬＧを備えている。この電圧低下検知フラグＦＯＳ_ＦＬＧは、水晶発振器９０５ａに供給されている電圧が低下したことを検知すると「１」を設定し、演出制御ＣＰＵ９００より、当該電圧低下検知フラグＦＯＳ_ＦＬＧに「０」を書き込む信号がバスインターフェース９０５ｇを介してシステムコントロール部９０５ｆに送信され、そのシステムコントロール部９０５ｆにより「０」が書き込まれるまで、その値（すなわち、「１」）を保持しているものである。これにより、後述する電源基板１３０（図３参照）からの電力供給遮断時に、バックアップ電源９０７（図３参照）からＲＴＣモジュール部９０５に電力供給される際、何らかの要因で一時的に電圧が低下し、その後、電圧低下が解消されたとしても、電圧低下検知フラグＦＯＳ_ＦＬＧは「１」を保持しているため、その一時的な電圧低下を検知することができる。それゆえ、日時生成部９０５ｂは、上記水晶発振器９０５ａより出力された所定のクロック信号を用いて、時刻や日付を計時しているため、水晶発振器９０５ａへ供給される電圧が一時的に低下したことにより発生している恐れのある計時誤差を、この電圧低下検知フラグＦＯＳ_ＦＬＧにより検知することができる。   Further, the date / time generation unit 905b includes a voltage decrease detection flag FOS_FLG for monitoring whether or not the voltage supplied to the crystal oscillator 905a has decreased. The voltage drop detection flag FOS_FLG is set to “1” when it is detected that the voltage supplied to the crystal oscillator 905a has dropped, and a signal for writing “0” to the voltage drop detection flag FOS_FLG is set from the effect control CPU 900. The value (that is, “1”) is held until it is transmitted to the system control unit 905 f via the bus interface 905 g and “0” is written by the system control unit 905 f. As a result, when power is supplied from the backup power supply 907 (see FIG. 3) to the RTC module unit 905 when power supply from the power supply board 130 (see FIG. 3) to be described later is cut off, the voltage temporarily decreases for some reason. After that, even if the voltage drop is eliminated, the voltage drop detection flag FOS_FLG holds “1”, so that the temporary voltage drop can be detected. Therefore, the date and time generation unit 905b uses the predetermined clock signal output from the crystal oscillator 905a to measure the time and date, so that the voltage supplied to the crystal oscillator 905a has temporarily decreased. The time measurement error that may have occurred due to this can be detected by this voltage drop detection flag FOS_FLG.

一方、デジタル補正レジスタ９０５ｃは、計時日時をデジタル的に補正することができる補正値を設定することができるものである。このデジタル補正レジスタ９０５ｃには、補正値に応じた補正ビットが格納されている。すなわち、例えば、補正値＋１９２．１５×１０−６には、補正ビット「０１１１１１１」が対応し、補正値＋６．１０×１０−６には、補正ビット「０００００１０」が対応するというようなテーブルが予め格納されている。そのため、このデジタル補正レジスタ９０５ｃを使用する場合は、演出制御ＲＯＭ９０１内に予め使用したい補正値に対応した補正ビット（例えば、「０００００１０」）を格納しておき、所定のタイミングで、その格納しておいた補正ビット（例えば、「０００００１０」）が演出制御ＣＰＵ９００より、バスインターフェース９０５ｇを介して、システムコントロール部９０５ｆに送信されると、当該システムコントロール部９０５ｆは、その補正ビットをデジタル補正レジスタ９０５ｃに書込む処理を行う。これにより、システムコントロール部９０５ｆは、その補正ビットに応じた補正値を当該デジタル補正レジスタ９０５ｃより読み出し、日時生成部９０５ｂに送信する。これを受けて日時生成部９０５ｂは、当該補正値の値に応じて、例えば、１秒のクロック数を１０秒毎に変化させ、計時日時をデジタル的に補正する。このようにすれば、計時日時を自動的に調整することができる。 On the other hand, the digital correction register 905c is capable of setting a correction value that can digitally correct the time and date. The digital correction register 905c stores a correction bit corresponding to the correction value. That is, for example, there is a table in which the correction bit “0111111” corresponds to the correction value + 192.15 × 10 −6 , and the correction bit “0000010” corresponds to the correction value + 6.10 × 10 −6. Stored in advance. Therefore, when using the digital correction register 905c, a correction bit (for example, “0000010”) corresponding to a correction value desired to be used is stored in advance in the effect control ROM 901, and stored at a predetermined timing. When the correction bit (for example, “0000010”) is transmitted from the effect control CPU 900 to the system control unit 905f via the bus interface 905g, the system control unit 905f sends the correction bit to the digital correction register 905c. Process to write. Thereby, the system control unit 905f reads the correction value corresponding to the correction bit from the digital correction register 905c and transmits it to the date and time generation unit 905b. In response to this, the date and time generation unit 905b digitally corrects the time and date by changing the number of clocks per second, for example, every 10 seconds according to the value of the correction value. In this way, the time and date can be automatically adjusted.

また一方、タイマレジスタ９０５ｄは、所望のタイミングでタイマ割込み信号を発生させることができるものである。このタイマレジスタ９０５ｄを使用する場合は、演出制御ＲＯＭ９０１内に予め所望の割込みタイミング設定値を格納しておく。そして、所定のタイミングで、その格納しておいた設定値が演出制御ＣＰＵ９００より、バスインターフェース９０５ｇを介して、システムコントロール部９０５ｆに送信されると、当該システムコントロール部９０５ｆは、その設定値をタイマレジスタ９０５ｄに書込む処理を行う。これにより、タイマレジスタ９０５ｄは、その設定値に応じたタイミングで割込み信号を発生させるべくタイマ値のカウントダウンを行ない、そのタイマ値が０となると割込み信号を発生させる。ところで、このタイマレジスタ９０５ｄには、タイマフラグＴＩＭＥＲ_ＦＬＧが備えられており、このタイマフラグＴＩＭＥＲ_ＦＬＧは、タイマ値が「０」となった際、「１」が設定されるというものである。そして、演出制御ＣＰＵ９００より、当該タイマフラグＴＩＭＥＲ_ＦＬＧに「０」を書き込む信号がバスインターフェース９０５ｇを介してシステムコントロール部９０５ｆに送信され、そのシステムコントロール部９０５ｆにより「０」が書き込まれるまで、その値（すなわち、「１」）を保持しているというものである。これにより、何らかの要因で、所望のタイミングで割込み信号が発生しなかった場合、タイマレジスタ９０５ｄ自体に不具合が生じたのか、あるいは、それ以外に不具合が生じたのかを早期に発見することができる。   On the other hand, the timer register 905d is capable of generating a timer interrupt signal at a desired timing. When this timer register 905d is used, a desired interrupt timing setting value is stored in advance in the effect control ROM 901. When the stored setting value is transmitted from the effect control CPU 900 to the system control unit 905f via the bus interface 905g at a predetermined timing, the system control unit 905f displays the setting value as a timer. A process of writing to the register 905d is performed. Thus, the timer register 905d counts down the timer value to generate an interrupt signal at a timing according to the set value, and generates an interrupt signal when the timer value becomes zero. By the way, this timer register 905d is provided with a timer flag TIMER_FLG, and this timer flag TIMER_FLG is set to “1” when the timer value becomes “0”. Then, the effect control CPU 900 transmits a signal for writing “0” to the timer flag TIMER_FLG to the system control unit 905f via the bus interface 905g, and the value (“0” is written until the system control unit 905f writes “0”). That is, “1”) is held. As a result, when an interrupt signal is not generated at a desired timing for some reason, it is possible to detect at an early stage whether a malfunction has occurred in the timer register 905d itself or any other malfunction.

他方、アラームレジスタ９０５ｅは、所望の日時にアラーム割込み信号を発生させることができるものである。このアラームレジスタ９０５ｅを使用する場合は、演出制御ＲＯＭ９０１内に予め所望の日時にアラーム割込み信号が発生するような設定値を格納しておく。そして、所定のタイミングで、その格納しておいた設定値が演出制御ＣＰＵ９００より、バスインターフェース９０５ｇを介して、システムコントロール部９０５ｆに送信されると、当該システムコントロール部９０５ｆは、その設定値をアラームレジスタ９０５ｅに書込む処理を行う。これにより、アラームレジスタ９０５ｅは、その設定値と日時生成部９０５ｂより出力される時刻や日付と比較し、一致すれば、アラーム割込み信号を発生させるというものである。ところで、このアラームレジスタ９０５ｅには、アラームフラグＡＬＡＲＭ_ＦＬＧが備えられており、アラーム割込み信号が発生すると「１」が設定されるというものである。このアラームフラグＡＬＡＲＭ_ＦＬＧは、演出制御ＣＰＵ９００より、当該アラームフラグＡＬＡＲＭ_ＦＬＧに「０」を書き込む信号がバスインターフェース９０５ｇを介してシステムコントロール部９０５ｆに送信され、そのシステムコントロール部９０５ｆにより「０」が書き込まれるまで、その値（すなわち、「１」）を保持しているというものである。これにより、何らかの要因でアラーム割込み信号が発生しなかった場合、アラームレジスタ９０５ｅ自体に不具合が生じたのか、あるいは、それ以外に不具合が生じたのかを早期に発見することができる。   On the other hand, the alarm register 905e can generate an alarm interrupt signal at a desired date and time. When this alarm register 905e is used, a set value for generating an alarm interrupt signal at a desired date and time is stored in advance in the effect control ROM 901. Then, when the stored setting value is transmitted from the effect control CPU 900 to the system control unit 905f via the bus interface 905g at a predetermined timing, the system control unit 905f displays the setting value as an alarm. A process of writing to the register 905e is performed. As a result, the alarm register 905e compares the set value with the time and date output from the date and time generation unit 905b, and generates an alarm interrupt signal if they match. By the way, the alarm register 905e is provided with an alarm flag ALARM_FLG, and is set to “1” when an alarm interrupt signal is generated. The alarm flag ALARM_FLG is transmitted from the effect control CPU 900 until a signal for writing “0” to the alarm flag ALARM_FLG is transmitted to the system control unit 905f via the bus interface 905g, and “0” is written by the system control unit 905f. , That value (ie, “1”) is held. As a result, when an alarm interrupt signal is not generated for some reason, it is possible to detect at an early stage whether a failure has occurred in the alarm register 905e itself or a failure has occurred.

ところで、タイマレジスタ９０５ｄにて発生したタイマ割込み信号及びアラームレジスタ９０５ｅにて発生したアラーム割込み信号は、割込みコントローラ９０５ｈに出力され、割込みコントローラ９０５ｈより演出制御ＣＰＵ９００に出力することができる。   Incidentally, the timer interrupt signal generated in the timer register 905d and the alarm interrupt signal generated in the alarm register 905e are output to the interrupt controller 905h, and can be output from the interrupt controller 905h to the effect control CPU 900.

一方、システムコントロール部９０５ｆは、上述のように、ＲＴＣモジュール部９０５を統括的に制御するものであり、温度センサ９０５ｉの動作／非動作を制御することができる温度センサ制御信号ＣＳを備えている。この温度センサ制御信号ＣＳは、演出制御ＣＰＵ９００により制御され、温度センサ制御信号ＣＳが「Ｈ」レベルになると、温度センサ９０５ｉは動作を開始し、ＲＴＣモジュール部９０５の温度を検知し、その検知した温度を演出制御ＣＰＵ９００に出力することができる。一方、温度センサ制御信号ＣＳが「Ｌ」レベルになると、温度センサ９０５ｉは動作を停止する。これにより、後述する電源基板１３０（図３参照）からの電力供給が遮断されると、演出制御ＣＰＵ９００の動作は停止し、温度センサ制御信号ＣＳが「Ｌ」レベルになる。それゆえ、温度センサ９０５ｉの動作は停止することとなるから、バックアップ電源９０７にてＲＴＣモジュール部９０５が動作している場合、消費電力を低減させることできる。そして、当該電源基板１３０（図３参照）からの電力供給が開始された場合は、演出制御ＣＰＵ９００の動作が開始されることとなるから、当該演出制御ＣＰＵ９００にて、温度センサ制御信号ＣＳを「Ｈ」レベルに制御すると、温度センサ９０５ｉの動作を自動復帰させることができる。なお、本実施形態においては、説明していないが、温度センサ制御信号ＣＳの信号レベルに限らず、当該信号を使用しないように設定できるレジスタを設けても良い。   On the other hand, the system control unit 905f controls the RTC module unit 905 as described above, and includes a temperature sensor control signal CS that can control the operation / non-operation of the temperature sensor 905i. . This temperature sensor control signal CS is controlled by the effect control CPU 900. When the temperature sensor control signal CS becomes “H” level, the temperature sensor 905i starts to operate, detects the temperature of the RTC module unit 905, and detects it. The temperature can be output to the effect control CPU 900. On the other hand, when the temperature sensor control signal CS becomes “L” level, the temperature sensor 905 i stops its operation. Thus, when power supply from a power supply board 130 (see FIG. 3) described later is cut off, the operation of the effect control CPU 900 stops and the temperature sensor control signal CS becomes “L” level. Therefore, the operation of the temperature sensor 905i is stopped. Therefore, when the RTC module unit 905 is operating with the backup power source 907, power consumption can be reduced. Then, when power supply from the power supply board 130 (see FIG. 3) is started, the operation of the effect control CPU 900 is started, and thus the effect control CPU 900 sets the temperature sensor control signal CS to “ By controlling to the “H” level, the operation of the temperature sensor 905i can be automatically returned. Although not described in the present embodiment, a register that can be set not to use the signal is not limited to the signal level of the temperature sensor control signal CS.

また一方、このシステムコントロール部９０５ｆは、日時生成部９０５ｂにて計時している計時日時が更新中か否かを示すアクセス禁止フラグＡＢ_ＦＬＧを備えている。このアクセス禁止フラグＡＢ_ＦＬＧが「１」のとき、日時生成部９０５ｂにて計時している計時日時は、更新中であるため、日時生成部９０５ｂにて計時している計時日時を読み出すと、不正確な計時日時を読み出してしまう可能性がある。一方、このアクセス禁止フラグＡＢ_ＦＬＧが「０」のとき、日時生成部９０５ｂにて計時している計時日時は更新中でないため、日時生成部９０５ｂより正確な計時日時を読み出すことができる。そのため、演出制御ＣＰＵ９００は、このアクセス禁止フラグＡＢ_ＦＬＧを監視することにより、日時生成部９０５ｂより正確な計時日時を読み出すことができる。   On the other hand, the system control unit 905f includes an access prohibition flag AB_FLG indicating whether or not the time and date counted by the date and time generation unit 905b is being updated. When this access prohibition flag AB_FLG is “1”, the timing date and time counted by the date and time generation unit 905b is being updated, so reading the timing date and time measured by the date and time generation unit 905b is inaccurate. There is a possibility of reading out the date and time. On the other hand, when the access prohibition flag AB_FLG is “0”, since the time and date counted by the date and time generation unit 905b is not being updated, the accurate date and time can be read from the date and time generation unit 905b. Therefore, the production control CPU 900 can read the accurate time and date from the date and time generation unit 905b by monitoring the access prohibition flag AB_FLG.

さらに、このシステムコントロール部９０５ｆは、日時生成部９０５ｂにて計時している計時日時を設定する際使用する計時日時操作フラグＴＣ_ＦＬＧを備えている。この計時日時操作フラグＴＣ_ＦＬＧに「１」を設定することにより、日時生成部９０５ｂにて計時している計時日時を設定することができ、「０」を設定することにより、日時生成部９０５ｂは、その設定した日時より日時を計時することとなる。なお、この計時日時操作フラグＴＣ_ＦＬＧに「１」が設定されている場合、日時生成部９０５ｂは、計時動作を停止している。なおまた、計時日時操作フラグＴＣ_ＦＬＧは、演出制御ＣＰＵ９００より、当該計時日時操作フラグＴＣ_ＦＬＧに「０」又は「１」を書き込む信号がバスインターフェース９０５ｇを介してシステムコントロール部９０５ｆに送信され、そのシステムコントロール部９０５ｆにより「１」又は「０」が書き込まれるまで、その値を保持している。そのため、電源遮断が生じたとしても、計時日時操作フラグＴＣ_ＦＬＧは、その値を維持している。   Further, the system control unit 905f includes a time / date operation flag TC_FLG used when setting the time / date counted by the date / time generation unit 905b. By setting “1” to the time / date / time operation flag TC_FLG, the time / date time counted by the date / time generation unit 905b can be set. By setting “0”, the date / time generation unit 905b The date and time will be counted from the set date and time. When “1” is set in the timekeeping date / time operation flag TC_FLG, the datetime generation unit 905b stops the timekeeping operation. In addition, the timekeeping date / time operation flag TC_FLG is transmitted from the effect control CPU 900 to the system control unit 905f via the bus interface 905g as a signal for writing “0” or “1” to the timekeeping date / time operation flag TC_FLG. The value is held until “1” or “0” is written by the part 905f. Therefore, even when the power is cut off, the time / date operation flag TC_FLG maintains the value.

ところで、上記説明した各基板への電源供給は、図３に示す電源基板１３０より供給されている。なお、図示では、電源供給ルートは、省略している。   By the way, the power supply to each board | substrate demonstrated above is supplied from the power supply board 130 shown in FIG. In the drawing, the power supply route is omitted.

ここで、本発明の特徴部分に係る演出制御基板９０の処理内容（プログラムの概要）について、図５〜図２１も参照して具体的に説明する。   Here, the processing content (outline of the program) of the effect control board 90 according to the characteristic part of the present invention will be specifically described with reference to FIGS.

まず、パチンコ遊技機１に電源が投入されると、電源基板１３０（図３参照）から各制御基板に電源が投入された旨の電源投入信号が送られる。そしてその信号を受けて、演出制御ＣＰＵ９００は、図５に示す演出制御メイン処理を行う。   First, when power is turned on to the pachinko gaming machine 1, a power-on signal indicating that power is turned on to each control board is sent from the power board 130 (see FIG. 3). In response to the signal, the effect control CPU 900 performs effect control main processing shown in FIG.

＜メイン処理＞
図５に示すように、この演出制御メイン処理は、まず、演出制御ＣＰＵ９００が、内部に設けられているレジスタを初期化すると共に、入出力ポートの入出力方向を設定する。そしてさらに、出力方向に設定された出力ポートから送信されるデータがシリアル転送となるように設定する（ステップＳ１）。 <Main processing>
As shown in FIG. 5, in the effect control main process, the effect control CPU 900 first initializes a register provided therein and sets the input / output direction of the input / output port. Further, the data transmitted from the output port set in the output direction is set to serial transfer (step S1).

その設定後、演出制御ＣＰＵ９００は、上記主制御基板６０（図３参照）から受信する演出制御コマンドを格納する演出制御ＲＡＭ９０２内のメモリ領域を初期化する（ステップＳ２）。そして、演出制御ＣＰＵ９００は、上記主制御基板６０からの割込み信号を受信する入力ポートの割込み許可設定処理を行う（ステップＳ３）。   After the setting, the effect control CPU 900 initializes a memory area in the effect control RAM 902 for storing the effect control command received from the main control board 60 (see FIG. 3) (step S2). Then, the effect control CPU 900 performs an interrupt permission setting process for the input port that receives the interrupt signal from the main control board 60 (step S3).

次いで、演出制御ＣＰＵ９００は、作業領域、スタック領域として使用する演出制御ＲＡＭ９０２内のメモリ領域を初期化し（ステップＳ４）、音ＬＳＩ９０３（図３参照）に初期化指令を行う。これにより、音ＬＳＩ９０３は、その内部に設けられているレジスタを初期化する（ステップＳ５）。   Next, the effect control CPU 900 initializes a memory area in the effect control RAM 902 used as a work area and a stack area (step S4), and issues an initialization command to the sound LSI 903 (see FIG. 3). Thereby, the sound LSI 903 initializes a register provided therein (step S5).

次いで、演出制御ＣＰＵ９００は、図示しない可動役物を動作させるモータに異常が発生しているか否か、そのモータを動作させるモータデータが格納される演出制御ＲＡＭ９０２内のメモリ領域を確認する。異常データが格納されている場合は、演出制御ＣＰＵ９００は、当該モータを原点位置に戻す指令を行う。これにより、可動役物は初期位置に戻ることとなる（ステップＳ６）。   Next, the effect control CPU 900 checks whether or not an abnormality has occurred in a motor that operates a movable accessory (not shown), and a memory area in the effect control RAM 902 in which motor data for operating the motor is stored. When the abnormal data is stored, the effect control CPU 900 issues a command to return the motor to the origin position. Thereby, a movable accessory will return to an initial position (step S6).

次いで、演出制御ＣＰＵ９００は、ＲＴＣ確認処理を行う（ステップＳ７）。このＲＴＣ確認処理について、図６を参照して具体的に説明する。   Next, the effect control CPU 900 performs RTC confirmation processing (step S7). The RTC confirmation process will be specifically described with reference to FIG.

＜ＲＴＣ確認処理＞
図６に示すように、まず、演出制御ＣＰＵ９００は、時間設定フラグＴＭ_ＦＬＧに「０」を設定し（ステップＳ２０）、設定ボタン１５（図１，３参照）が押下されたか否かを確認する（ステップＳ２１）。設定ボタン１５が押下されていれば（ステップＳ２１：ＯＮ）、設定ボタンフラグＳＢ_ＦＬＧに「１」を設定し（ステップＳ２２）、ステップＳ２３の処理に進む。 <RTC confirmation processing>
As shown in FIG. 6, first, the effect control CPU 900 sets “0” to the time setting flag TM_FLG (step S20) and confirms whether or not the setting button 15 (see FIGS. 1 and 3) has been pressed (see FIG. 6). Step S21). If the setting button 15 is pressed (step S21: ON), “1” is set to the setting button flag SB_FLG (step S22), and the process proceeds to step S23.

一方、設定ボタン１５が押下されていなければ（ステップＳ２１：ＯＦＦ）、ステップＳ２３の処理に進む。   On the other hand, if the setting button 15 has not been pressed (step S21: OFF), the process proceeds to step S23.

上記処理を経て、演出制御ＣＰＵ９００は、電圧低下検知フラグＦＯＳ_ＦＬＧの値を確認する（ステップＳ２３）。すなわち、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５の日時生成部９０５ｂ（図４参照）より電圧低下検知フラグＦＯＳ_ＦＬＧの値を２回取得し、その２回取得した電圧低下検知フラグＦＯＳ_ＦＬＧのレベルが一致するか否かを確認した上で、図示しない内部レジスタ内に格納し、その電圧低下検知フラグＦＯＳ_ＦＬＧのレベルを確認する。これにより、電圧低下検知フラグＦＯＳ_ＦＬＧが「０」であれば（ステップＳ２３：＝０）、ステップＳ２４の計時日時チェック処理を行う。この計時日時チェック処理に関し、図７を参照して具体的に説明する。   Through the above processing, the effect control CPU 900 confirms the value of the voltage drop detection flag FOS_FLG (step S23). That is, the effect control CPU 900 acquires the value of the voltage drop detection flag FOS_FLG twice from the date / time generation unit 905b (see FIG. 4) of the RTC module unit 905, and the level of the voltage drop detection flag FOS_FLG acquired twice matches. Is stored in an internal register (not shown), and the level of the voltage drop detection flag FOS_FLG is confirmed. Thereby, if the voltage drop detection flag FOS_FLG is “0” (step S23: = 0), the time measurement date check process of step S24 is performed. This time / date check process will be described in detail with reference to FIG.

＜計時日時チェック処理＞
図７に示すように、まず、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５のシステムコントロール部９０５ｆ（図４参照）より計時日時操作フラグＴＣ_ＦＬＧの値を２回取得し、その２回取得した計時日時操作フラグＴＣ_ＦＬＧのレベルが一致するか否かを確認した上で、図示しない内部レジスタ内に格納し、その計時日時操作フラグＴＣ_ＦＬＧのレベルを確認する（ステップＳ５０）。これにより、計時日時操作フラグＴＣ_ＦＬＧが「１」であれば（ステップＳ５０：＝１）、チェック異常フラグＣＡ_ＦＬＧに「１」を設定し（ステップＳ５１）、ステップＳ２４（図６参照）の処理を終える。 <Timekeeping date and time check process>
As shown in FIG. 7, first, the production control CPU 900 acquires the value of the time / date operation flag TC_FLG twice from the system control unit 905f (see FIG. 4) of the RTC module unit 905, and the time / date operation obtained twice. After confirming whether or not the levels of the flags TC_FLG coincide with each other, they are stored in an internal register (not shown), and the level of the timekeeping date / time operation flag TC_FLG is confirmed (step S50). Thus, if the timekeeping date / time operation flag TC_FLG is “1” (step S50: = 1), the check abnormality flag CA_FLG is set to “1” (step S51), and the process of step S24 (see FIG. 6) is completed. .

一方、計時日時操作フラグＴＣ_ＦＬＧが「０」であれば（ステップＳ５０：＝０）、演出制御ＣＰＵ９００は、ステップＳ５２の計時日時データ読み込み処理に進む。このように、計時日時データ読み込み処理の前に、計時日時操作フラグＴＣ_ＦＬＧの確認処理を設けることにより、不正確な計時日時を取得してしまう事態を防止することができる。すなわち、ＲＴＣモジュール部９０５の日時生成部９０５ｂの計時日時を、設定ボタン１５を用いて再設定している最中に、電源遮断等が発生し、設定が正しく完了しなかった場合、不正確な計時日時を取得してしまう可能性がある。しかしながら、このように、計時日時データ読み込み処理の前に、計時日時操作フラグＴＣ_ＦＬＧの確認処理を設けておけば、不正確な計時日時を取得してしまう事態を防止することができる。また、計時日時操作フラグＴＣ_ＦＬＧは、上述したように、電源遮断等が発生しても、設定された値を維持しているため、不正確な計時日時を取得してしまう事態をより防止することができる。なお、特に必要なければ、ステップＳ５０の処理を設けなくとも良い。   On the other hand, if the time / date operation flag TC_FLG is “0” (step S50: = 0), the production control CPU 900 proceeds to the time / date data reading process in step S52. As described above, by providing the confirmation process of the time / date / time operation flag TC_FLG before the time / date / time data reading process, it is possible to prevent a situation where an incorrect time / date is acquired. In other words, if the setting is not completed correctly due to a power shutdown or the like while the time and date of the date / time generation unit 905b of the RTC module unit 905 is being reset using the setting button 15, an inaccurate There is a possibility of getting the time and date. However, if the timekeeping date / time operation flag TC_FLG is confirmed before the timekeeping date / time data reading process, an inaccurate timekeeping date / time can be prevented from being acquired. In addition, as described above, the timekeeping date / time operation flag TC_FLG maintains the set value even when the power is shut off or the like, so that it is possible to prevent a situation where an incorrect timekeeping date / time is acquired. Can do. If not particularly necessary, the process of step S50 may not be provided.

上記処理を経て、演出制御ＣＰＵ９００は、ステップＳ５２の計時日時データ読み込み処理を行う。この計時日時データ読み込み処理に関し、図８を参照して具体的に説明する。   Through the above processing, the effect control CPU 900 performs time measurement date / time data reading processing in step S52. This timing date / time data reading process will be specifically described with reference to FIG.

＜計時日時データ読み込み処理＞
図８に示すように、まず、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５のシステムコントロール部９０５ｆ（図４参照）よりアクセス禁止フラグＡＢ_ＦＬＧの値を２回取得し、その２回取得したアクセス禁止フラグＡＢ_ＦＬＧのレベルが一致するか否かを確認した上で、図示しない内部レジスタ内に格納し、そのアクセス禁止フラグＡＢ_ＦＬＧのレベルを確認する（ステップＳ６０）。これにより、アクセス禁止フラグＡＢ_ＦＬＧの値が「１」であれば（ステップＳ６０：＝１）、日時生成部９０５ｂにて計時している計時日時は更新中のため、演出制御ＣＰＵ９００は、所定時間（例えば、２４４μｓ）待機し（ステップＳ６１）、再度ステップＳ６０の処理を行う。 <Time data reading process>
As shown in FIG. 8, first, the effect control CPU 900 acquires the value of the access prohibition flag AB_FLG twice from the system control unit 905f (see FIG. 4) of the RTC module unit 905, and the access prohibition flag AB_FLG acquired twice. Are stored in an internal register (not shown), and the level of the access prohibition flag AB_FLG is confirmed (step S60). As a result, if the value of the access prohibition flag AB_FLG is “1” (step S60: = 1), since the time and date counted by the date and time generation unit 905b is being updated, the effect control CPU 900 determines the predetermined time ( For example, 244 μs) is waited (step S61), and the process of step S60 is performed again.

一方、アクセス禁止フラグＡＢ_ＦＬＧの値が「０」であれば（ステップＳ６０：＝０）、日時生成部９０５ｂにて計時している計時日時は更新中でないため、演出制御ＣＰＵ９００は、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、図示しない内部レジスタ内に格納し（ステップＳ６２）、ステップＳ５２（図７参照）の処理を終える。このようにすれば、日時生成部９０５ｂより正確な計時日時を読み出すことができる。なお、演出制御ＣＰＵ９００は、上記ステップＳ５２の処理を複数回行い、読み出した値が一致しているか否かを確認している。   On the other hand, if the value of the access prohibition flag AB_FLG is “0” (step S60: = 0), the timekeeping date / time counted by the date / time generation unit 905b is not being updated, and therefore the effect control CPU 900 performs the date / time generation unit 905b. Is read from the date and time generation unit 905b via the bus interface 905g and the system control unit 905f, stored in an internal register (not shown) (step S62), and the process of step S52 (see FIG. 7) is performed. Finish. In this way, an accurate time and date can be read from the date and time generation unit 905b. The effect control CPU 900 performs the process of step S52 a plurality of times and confirms whether the read values match.

＜計時日時チェック処理＞
次いで、演出制御ＣＰＵ９００は、上記ステップＳ５２（図７参照）の処理後、複数回読み出した値が不一致であれば（ステップＳ５３：ＮＯ）、ＲＴＣモジュール部９０５に何らかの異常が発生していると判断し、チェック異常フラグＣＡ_ＦＬＧに「１」を設定し（ステップＳ５１）、ステップＳ２４（図６参照）の処理を終える。 <Timekeeping date and time check process>
Next, the effect control CPU 900 determines that some abnormality has occurred in the RTC module unit 905 if the values read out a plurality of times do not match after the processing in step S52 (see FIG. 7) (step S53: NO). Then, “1” is set to the check abnormality flag CA_FLG (step S51), and the process of step S24 (see FIG. 6) is completed.

一方、複数回読み出した値が一致していれば（ステップＳ５３：ＹＥＳ）、演出制御ＣＰＵ９００は、１秒以上待機する（ステップＳ５４）。   On the other hand, if the values read a plurality of times match (step S53: YES), the production control CPU 900 waits for 1 second or longer (step S54).

次いで、演出制御ＣＰＵ９００は、上記ステップＳ５２と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、図示しない内部レジスタ内に格納する（ステップＳ５５）。   Next, the effect control CPU 900 performs the same processing as step S52 described above, reads the time and date counted by the date and time generation unit 905b from the date and time generation unit 905b via the bus interface 905g and the system control unit 905f, and is not shown. Store in the internal register (step S55).

次いで、演出制御ＣＰＵ９００は、上記ステップＳ５２にて読み出した計時日時と、上記ステップＳ５５にて読み出した計時日時との差分をとり、１秒以上の差が発生しているか否かを確認する（ステップＳ５６）。一秒以上の差が発生していなければ（ステップＳ５６：ＮＯ）、ＲＴＣモジュール部９０５に何らかの異常が発生していると判断し、チェック異常フラグＣＡ_ＦＬＧに「１」を設定し（ステップＳ５１）、ステップＳ２４（図６参照）の処理を終える。   Next, the effect control CPU 900 takes the difference between the time and date read in step S52 and the time and date read in step S55, and checks whether or not a difference of 1 second or more has occurred (step). S56). If a difference of one second or more has not occurred (step S56: NO), it is determined that some abnormality has occurred in the RTC module unit 905, and “1” is set to the check abnormality flag CA_FLG (step S51). The process of step S24 (see FIG. 6) is finished.

一方、一秒以上の差が発生していれば（ステップＳ５６：ＹＥＳ）、ＲＴＣモジュール部９０５に何ら異常が発生していないと判断し、チェック異常フラグＣＡ_ＦＬＧに「０」を設定し（ステップＳ５７）、ステップＳ２４（図６参照）の処理を終える。このように、ステップＳ５４〜ステップＳ５６の処理を設けることにより、不正確な計時日時を使用してしまう事態を防止することができる。なお、特に必要なければ、上記ステップＳ５４〜ステップＳ５６の処理を設けなくとも良い。   On the other hand, if a difference of one second or more has occurred (step S56: YES), it is determined that no abnormality has occurred in the RTC module unit 905, and “0” is set to the check abnormality flag CA_FLG (step S57). ), The process of step S24 (see FIG. 6) is completed. In this way, by providing the processing of step S54 to step S56, it is possible to prevent a situation in which an incorrect time and date is used. If there is no particular need, the steps S54 to S56 need not be provided.

＜ＲＴＣ確認処理＞
次いで、演出制御ＣＰＵ９００は、上記ステップＳ２４（図６参照）の処理を終えた後、図６に示すように、チェック異常フラグＣＡ_ＦＬＧの確認を行う（ステップＳ２５）。チェック異常フラグＣＡ_ＦＬＧの値が「１」であれば（ステップＳ２５：＝１）、演出制御ＣＰＵ９００は、コールドスタートか否かの確認を行う（ステップＳ２６）。具体的には、ホットスタートしたか否かの確認を行っている。すなわち、ホットスタートとは、ノイズ等によりサブ制御基板８０（演出制御基板９０）が瞬停した際、演出制御ＣＰＵ９００は、再度、図５に示すステップＳ１の処理から開始し、瞬停前に取得しておいたチェックサム値（例えば、後述するステップＳ１１〜ステップＳ１６のチェックサム値を毎回取得）を確認し、チェックサム値の値に異常がなければ、演出制御ＲＡＭ９０２内に格納されているデータを使用するというものである。このステップＳ２６では、演出制御ＲＡＭ９０２内に格納されている当該チェックサム値が存在するか否かを確認し、存在していれば、ホットスタートであると判断し（ステップＳ２６：ＮＯ）、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ２８）、ＲＴＣ演出が実行されないようにした上で、図５に示すステップＳ７の処理を終える。 <RTC confirmation processing>
Next, the effect control CPU 900 confirms the check abnormality flag CA_FLG as shown in FIG. 6 after finishing the process of step S24 (see FIG. 6) (step S25). If the value of the check abnormality flag CA_FLG is “1” (step S25: = 1), the effect control CPU 900 checks whether or not it is a cold start (step S26). Specifically, it is confirmed whether or not a hot start has been performed. In other words, the hot start means that when the sub control board 80 (effect control board 90) instantaneously stops due to noise or the like, the effect control CPU 900 starts again from the process of step S1 shown in FIG. The checksum value (for example, the checksum value obtained in step S11 to step S16 described later is obtained every time) is confirmed, and if the checksum value is normal, the data stored in the effect control RAM 902 Is to use. In this step S26, it is confirmed whether or not the checksum value stored in the effect control RAM 902 exists, and if it exists, it is determined that it is a hot start (step S26: NO), and the RTC effect is determined. The unused flag RD_FLG is set to “1” (step S28), the RTC effect is not executed, and the process of step S7 shown in FIG. 5 is ended.

一方、演出制御ＲＡＭ９０２内に格納されているチェックサム値が存在していなければ、ホットスタートではない、すなわち、コールドスタートであると判断し（ステップＳ２６：ＹＥＳ）、ＲＴＣモジュール部９０５に異常が発生したことを報知する液晶制御コマンドを演出制御ＲＡＭ９０２内に格納し（ステップＳ２７）、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ２８）、ＲＴＣ演出が実行されないようにした上で、図５に示すステップＳ７の処理を終える。なお、この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１にＲＴＣモジュール部９０５に異常が発生したことが表示されることとなる。なおまた、この表示は、所定時間（例えば、３０秒）表示されるものである。   On the other hand, if the checksum value stored in the effect control RAM 902 does not exist, it is determined that the start is not a hot start, that is, a cold start (step S26: YES), and an abnormality occurs in the RTC module unit 905. A liquid crystal control command for notifying the fact is stored in the effect control RAM 902 (step S27), the RTC effect non-use flag RD_FLG is set to “1” (step S28), and the RTC effect is not executed. The process of step S7 shown in FIG. This liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) during a timer interrupt process shown in FIG. 20 to be described later, and an indication that an abnormality has occurred in the RTC module unit 905 is displayed on the liquid crystal display device 41. Will be. In addition, this display is displayed for a predetermined time (for example, 30 seconds).

しかして、このように、コールドスタートか否かを確認する処理を設けておけば、遊技者の遊技を妨げる事態を防止することができる。すなわち、ホットスタートの際、液晶表示装置４１にＲＴＣモジュール部９０５に異常が発生したことが表示されるようにしていれば、遊技者の遊技を妨げることとなるが、コールドスタートか否かを確認する処理を設けておき、ホットスタートの際、液晶表示装置４１にＲＴＣモジュール部９０５に異常が発生したことが表示されないようにすれば、遊技者の遊技を妨げる事態を防止することができる。   Thus, if a process for confirming whether or not it is a cold start is provided, it is possible to prevent a situation in which a player's game is hindered. That is, if a display indicating that an abnormality has occurred in the RTC module unit 905 is displayed on the liquid crystal display device 41 during a hot start, the player's game will be hindered, but it is confirmed whether or not it is a cold start. By providing a process for performing this operation and preventing the liquid crystal display device 41 from displaying that the abnormality has occurred in the RTC module unit 905 at the time of hot start, it is possible to prevent a situation in which a player's game is hindered.

ところで、チェック異常フラグＣＡ_ＦＬＧの値が「０」であれば（ステップＳ２５：＝０）、演出制御ＣＰＵ９００は、ＲＴＣ用ＲＡＭ９０６（図３参照）に格納されているＲＴＣモジュール部９０５（図３参照）の機能を使用するか否かの設定を読み出し、確認を行う（ステップＳ２９）。ＲＴＣモジュール部９０５の機能を使用しなければ（ステップＳ２９：ＮＯ）、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ２８）、ＲＴＣ演出が実行されないようにした上で、図５に示すステップＳ７の処理を終える。   If the value of the check abnormality flag CA_FLG is “0” (step S25: = 0), the effect control CPU 900 has the RTC module unit 905 (see FIG. 3) stored in the RTC RAM 906 (see FIG. 3). The setting of whether or not to use the function is read and confirmed (step S29). If the function of the RTC module unit 905 is not used (step S29: NO), the RTC effect non-use flag RD_FLG is set to “1” (step S28), and the RTC effect is not executed, and FIG. The process of step S7 shown is finished.

一方、ＲＴＣモジュール部９０５の機能を使用する場合（ステップＳ２９：ＹＥＳ）は、ＲＴＣ演出を実行する際使用される内部カウンタＩＮ_ＣＮＴに上記ステップＳ２４にて読み出した計時日時（図７に示すステップＳ５５にて読み出した計時日時、又は、ステップＳ５４〜ステップ５６の処理を設けていない場合は、ステップＳ５２にて読み出した計時日時）をセットし、カウントアップ開始フラグＣＵＳ_ＦＬＧに「１」を設定する（ステップＳ３０）。なお、この内部カウンタＩＮ_ＣＮＴのカウントアップの方法については、後述することとする。   On the other hand, when the function of the RTC module unit 905 is used (step S29: YES), the time and date read in step S24 to the internal counter IN_CNT used when executing the RTC effect (in step S55 shown in FIG. 7). The time / date and time read out in this step, or the time / date and time read out in step S52 if the processing of steps S54 to 56 is not provided, and the count-up start flag CUS_FLG is set to “1” (step S30). ). A method for counting up the internal counter IN_CNT will be described later.

次いで、演出制御ＣＰＵ９００は、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「０」を設定し（ステップＳ３１）、ＲＴＣ演出が実行されるようにした上で、図５に示すステップＳ７の処理を終える。   Next, the effect control CPU 900 sets “0” to the RTC effect non-use flag RD_FLG (step S31), and after the RTC effect is executed, the process of step S7 shown in FIG. 5 ends.

しかして、図６に示すステップＳ２４の計時日時チェック処理にて示したように、電源投入時の処理において、日時生成部９０５ｂにて計時している計時日時を読み出すようにすれば、遊技者の遊技を妨げ、当該遊技者に不快感を与えてしまう事態を低減させることができる。   Thus, as shown in the timekeeping date and time check process of step S24 shown in FIG. 6, in the process when the power is turned on, if the time and date time measured by the datetime generation unit 905b is read, the player's It is possible to reduce a situation in which the game is disturbed and the player is uncomfortable.

＜メイン処理＞
かくして、上記ステップＳ７（図５参照）の処理を経て、演出制御ＣＰＵ９００は、その内部に設けられている一定周期のパルス出力を作成する機能や時間計測の機能等を有するＣＴＣ（Ｃｏｕｎｔｅｒ Ｔｉｍｅｒ Ｃｉｒｃｕｉｔ）の設定を行う。すなわち、演出制御ＣＰＵ９００は、１ｍｓ毎に定期的にタイマ割込みがかかるように上記ＣＴＣの時間定数レジスタを設定する（ステップＳ８）。 <Main processing>
Thus, through the processing of step S7 (see FIG. 5), the effect control CPU 900 has a CTC (Counter Timer Circuit) having a function of creating a pulse output with a constant period and a function of time measurement provided therein. Set up. That is, the effect control CPU 900 sets the CTC time constant register so that a timer interrupt is periodically generated every 1 ms (step S8).

上記処理を終えた後、演出制御ＣＰＵ９００は、メインループ更新周期か否かを確認する。具体的には、０〜３１までループ状にカウントするメインループカウンタＭＬ_ＣＮＴを１６分周（すなわち、１６で除算）した際の余りを確認し、その余りが０であれば（ステップＳ９：ＹＥＳ）、ステップＳ１１に進み、０以外であれば（ステップＳ９：ＮＯ）、予告抽選等に用いる乱数値を更新する処理を行う（ステップＳ１０）。なお、メインループカウンタＭＬ_ＣＮＴのインクリメント（＋１）方法については、後述することとする。   After finishing the above processing, the effect control CPU 900 confirms whether or not it is the main loop update period. Specifically, the remainder when the main loop counter ML_CNT that counts in a loop from 0 to 31 is divided by 16 (that is, divided by 16) is confirmed, and if the remainder is 0 (step S9: YES) Then, the process proceeds to step S11, and if it is other than 0 (step S9: NO), a process of updating the random number value used for the notice lottery or the like is performed (step S10). A method for incrementing (+1) the main loop counter ML_CNT will be described later.

次いで、演出制御ＣＰＵ９００は、後述するステップＳ１４にて生成された装飾ランプ基板１００に搭載されているＬＥＤランプ等の装飾ランプをそれぞれ点灯又は消灯させるのに必要な制御信号を演出制御ＲＡＭ９０２内のメモリ領域に書込みする処理を行う（ステップＳ１１）。   Next, the effect control CPU 900 sends a control signal necessary for turning on or off each of the decorative lamps such as LED lamps mounted on the decorative lamp substrate 100 generated in step S14 described later to the memory in the effect control RAM 902. A process of writing to the area is performed (step S11).

続いて、演出制御ＣＰＵ９００は、上記演出制御ＲＡＭ９０２内のメモリ領域に格納されている上記主制御基板６０（図３参照）から受信する演出制御コマンドを読み出し、その内容に応じた演出パターンを、演出制御ＲＯＭ９０１内に予め格納しておいた多数の演出パターンの中から抽選により決定する。そして、その決定された演出パターンに対応する液晶制御コマンドを上記演出制御ＲＡＭ９０２内のメモリ領域に格納する（ステップＳ１２）。   Subsequently, the effect control CPU 900 reads the effect control command received from the main control board 60 (see FIG. 3) stored in the memory area in the effect control RAM 902, and displays the effect pattern according to the content. It is determined by lottery from a number of performance patterns stored in advance in the control ROM 901. Then, the liquid crystal control command corresponding to the determined effect pattern is stored in the memory area in the effect control RAM 902 (step S12).

次いで、演出制御ＣＰＵ９００は、ＲＴＣ処理を行う（ステップＳ１３）。このＲＴＣ処理について図９を参照して具体的に説明する。   Next, the effect control CPU 900 performs RTC processing (step S13). The RTC process will be specifically described with reference to FIG.

＜ＲＴＣ処理＞
図９に示すように、まず、演出制御ＣＰＵ９００は、上記演出制御ＲＡＭ９０２内のメモリ領域に格納されている上記主制御基板６０（図３参照）から受信する演出制御コマンドを読み出し、変動や大当たり等を示す場合は、時間設定フラグＴＭ_ＦＬＧに「０」を設定し、後述する計時日時等設定画面（図１８参照）の表示を終了する液晶制御コマンドを演出制御ＲＡＭ９０２内のメモリ領域に格納し、後述するステータスフラグＳＴ_ＦＬＧに「００Ｈ」を設定する処理を行う（ステップＳ７０）。なお、この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１に設定画面が表示されない（キャンセルされる）こととなる。 <RTC processing>
As shown in FIG. 9, first, the effect control CPU 900 reads the effect control command received from the main control board 60 (see FIG. 3) stored in the memory area in the effect control RAM 902, and changes, jackpots, etc. , The time setting flag TM_FLG is set to “0”, and a liquid crystal control command for ending the display of the time / date setting screen (see FIG. 18) described later is stored in the memory area in the effect control RAM 902. The status flag ST_FLG to be set is set to “00H” (step S70). Note that this liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) during a timer interrupt process shown in FIG. 20 described later, and the setting screen is not displayed (cancelled) on the liquid crystal display device 41. Become.

次いで、演出制御ＣＰＵ９００は、時間設定フラグＴＭ_ＦＬＧを確認し（ステップＳ７１）、時間設定フラグＴＭ_ＦＬＧに「０」が設定されていれば（ステップＳ７１：＝０）、ＲＴＣモジュール部９０５に係る日時生成部９０５ｂの計時日時の設定をしていないと判断し、ステップＳ７２の処理に進む。そして、演出制御ＣＰＵ９００は、上記演出制御ＲＡＭ９０２内のメモリ領域に格納されている上記主制御基板６０（図３参照）から受信する演出制御コマンドを読み出し、デモ中であり（ステップＳ７２：ＹＥＳ）、扉開放センサ５０によりガラス扉枠５の開放が検知され（ステップＳ７３：ＹＥＳ）、遊技場の係員等により設定ボタン１５が長押しされていれば（ステップＳ７４：ＹＥＳ）、時間設定フラグＴＭ_ＦＬＧに「１」を設定する（ステップＳ７５）。   Next, the production control CPU 900 checks the time setting flag TM_FLG (step S71), and if the time setting flag TM_FLG is set to “0” (step S71: = 0), the date / time generation unit related to the RTC module unit 905 It is determined that the timing time 905b has not been set, and the process proceeds to step S72. Then, the effect control CPU 900 reads out the effect control command received from the main control board 60 (see FIG. 3) stored in the memory area in the effect control RAM 902, and is in the demonstration (step S72: YES). If the opening of the glass door frame 5 is detected by the door opening sensor 50 (step S73: YES) and the setting button 15 is pressed for a long time by an attendant of the game hall (step S74: YES), the time setting flag TM_FLG indicates “ 1 "is set (step S75).

一方、演出制御ＣＰＵ９００は、デモ中でないか（ステップＳ７２：ＮＯ）、又は、扉開放センサ５０よりガラス扉枠５の開放が検知されていないか（ステップＳ７３：ＮＯ）、あるいは、遊技場の係員等により設定ボタン１５が長押しされていなければ（ステップＳ７４：ＮＯ）、設定ボタンフラグＳＢ_ＦＬＧの確認を行う（ステップＳ７６）。設定ボタンフラグＳＢ_ＦＬＧに「０」が設定されていれば（ステップＳ７６：＝０）、図５に示すステップＳ１３の処理を終える。   On the other hand, the production control CPU 900 is not in the demonstration (step S72: NO), whether the opening of the glass door frame 5 is not detected by the door opening sensor 50 (step S73: NO), or an attendant of the game hall If the setting button 15 is not pressed for a long time (step S74: NO), the setting button flag SB_FLG is confirmed (step S76). If “0” is set in the setting button flag SB_FLG (step S76: = 0), the process of step S13 shown in FIG.

一方、設定ボタンフラグＳＢ_ＦＬＧに「１」が設定されていれば（ステップＳ７６：＝１）、設定ボタンフラグＳＢ_ＦＬＧに「０」を設定（ステップＳ７７）し、時間設定フラグＴＭ_ＦＬＧに「１」を設定する（ステップＳ７５）。   On the other hand, if “1” is set in the setting button flag SB_FLG (step S76: = 1), “0” is set in the setting button flag SB_FLG (step S77), and “1” is set in the time setting flag TM_FLG. (Step S75).

上記ステップＳ７５の処理を終えた後、演出制御ＣＰＵ９００は、ステータスフラグＳＴ_ＦＬＧに「００Ｈ」を設定すると共に、計時日時等設定画面（図１８参照）を表示する液晶制御コマンドを演出制御ＲＡＭ９０２内のメモリ領域に格納し（ステップＳ７８）、ステップＳ７９の処理に進む。なお、この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１に計時日時等設定画面（図１８参照）が表示されることとなる。   After finishing the process of step S75, the effect control CPU 900 sets a status flag ST_FLG to “00H” and displays a liquid crystal control command for displaying a time / date setting screen (see FIG. 18) in the memory in the effect control RAM 902. The area is stored (step S78), and the process proceeds to step S79. This liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) during a timer interruption process shown in FIG. 20 to be described later, and a time / date setting screen (see FIG. 18) is displayed on the liquid crystal display device 41. Will be.

他方、演出制御ＣＰＵ９００は、時間設定フラグＴＭ_ＦＬＧに「１」が設定されていれば（ステップＳ７１：＝１）、ＲＴＣモジュール部９０５に係る日時生成部９０５ｂの計時日時の設定をしていると判断し、ステップＳ７２〜ステップＳ７８の処理をせず、ステップＳ７９の処理に進む。   On the other hand, if the time setting flag TM_FLG is set to “1” (step S71: = 1), the effect control CPU 900 determines that the date / time generator 905b related to the RTC module 905 has set the time and date. Then, the process proceeds to step S79 without performing the processes in steps S72 to S78.

次いで、演出制御ＣＰＵ９００は、上記処理を経て、ステップＳ７９の時間設定処理を行う。この時間設定処理に関し、図１０〜図１８を参照して具体的に説明する。   Next, the effect control CPU 900 performs the time setting process in step S79 through the above process. This time setting process will be specifically described with reference to FIGS.

＜時間設定処理＞
図１０に示すように、まず、演出制御ＣＰＵ９００は、ステータスフラグＳＴ_ＦＬＧの値を確認する（ステップＳ９０）。ステータスフラグＳＴ_ＦＬＧの値が「００Ｈ」であれば、ＲＴＣ機能設定処理を行い（ステップＳ９１）、ステータスフラグＳＴ_ＦＬＧの値が「０１Ｈ」であれば、西暦設定処理を行い（ステップＳ９２）、ステータスフラグＳＴ_ＦＬＧの値が「０２Ｈ」であれば、月設定処理を行い（ステップＳ９３）、ステータスフラグＳＴ_ＦＬＧの値が「０３Ｈ」であれば、日設定処理を行い（ステップＳ９４）、ステータスフラグＳＴ_ＦＬＧの値が「０４Ｈ」であれば、時刻設定処理を行い（ステップＳ９５）、ステータスフラグＳＴ_ＦＬＧの値が「０５Ｈ」であれば、再設定確認処理を行い（ステップＳ９６）、ステータスフラグＳＴ_ＦＬＧの値が「０６Ｈ」であれば、全設定終了処理を行う（ステップＳ９７）。そして、何れかの処理を終えた後、演出制御ＣＰＵ９００は、図５に示すステップＳ１３の処理を終える。 <Time setting process>
As shown in FIG. 10, the effect control CPU 900 first checks the value of the status flag ST_FLG (step S90). If the value of the status flag ST_FLG is “00H”, the RTC function setting process is performed (step S91). If the value of the status flag ST_FLG is “01H”, the year setting process is performed (step S92), and the status flag ST_FLG If the value of the status flag ST_FLG is “02H”, the month setting process is performed (step S93). If the value of the status flag ST_FLG is “03H”, the day setting process is performed (step S94). If “04H”, the time setting process is performed (step S95). If the value of the status flag ST_FLG is “05H”, the resetting confirmation process is performed (step S96), and the value of the status flag ST_FLG is “06H”. If there is, all setting end processing is performed (step S97). And after finishing any process, presentation control CPU900 finishes the process of step S13 shown in FIG.

ここで、上記ステップＳ９１〜Ｓ９７の処理を、図１１〜図１８を参照して具体的に説明する。   Here, the process of the said step S91-S97 is demonstrated concretely with reference to FIGS.

＜ＲＴＣ機能設定処理＞
ステータスフラグＳＴ_ＦＬＧの値が「００Ｈ」のとき、図１１に示すように、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５の機能を使用するか否かの設定確認を行う（ステップＳ１００）。具体的には、遊技場の係員等が、液晶表示装置４１に表示されている図１８（ａ）に示す画面Ｐ１の内容に従い、設定ボタン１５の左ボタン１５ｃ又は右ボタン１５ｄ（図１参照）を押下し、ＲＴＣモジュール部９０５の機能の有効／無効の設定が行われたか否かの設定確認を行う。 <RTC function setting process>
When the value of the status flag ST_FLG is “00H”, as shown in FIG. 11, the effect control CPU 900 confirms whether or not to use the function of the RTC module unit 905 (step S100). Specifically, an attendant at the game hall or the like follows the content of the screen P1 shown in FIG. 18A displayed on the liquid crystal display device 41, and the left button 15c or the right button 15d of the setting button 15 (see FIG. 1). To confirm whether or not the function of the RTC module unit 905 has been enabled / disabled.

次いで、演出制御ＣＰＵ９００は、液晶表示装置４１に表示されている「設定終了」（図１８（ａ）に示す画面Ｐ１参照）が設定ボタン１５の上ボタン１５ｂ，左ボタン１５ｃ，下ボタン１５ｅ，右ボタン１５ｄ（図１参照）のいずれかを押下することによって選択され、中央ボタン１５ａが押下されたか否かを確認している（ステップＳ１０１）。「設定終了」が選択され、中央ボタン１５ａが押下された場合（ステップＳ１０１：ＹＥＳ）、演出制御ＣＰＵ９００は、計時日時等の設定が終了したと判断し、時間設定フラグＴＭ_ＦＬＧに「０」を設定すると共に、図１８に示す設定画面の表示を終了する液晶制御コマンドを演出制御ＲＡＭ９０２内のメモリ領域に格納し（ステップＳ１０２）、図１０に示すステップＳ９１の処理を終える。なお、この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１に図１８に示す設定画面が表示されない（キャンセルされる）こととなる。   Next, the effect control CPU 900 displays the “setting end” (see screen P1 shown in FIG. 18A) displayed on the liquid crystal display device 41 as an upper button 15b, a left button 15c, a lower button 15e, and a right button on the setting button 15. It is selected by pressing any of the buttons 15d (see FIG. 1), and it is confirmed whether or not the center button 15a has been pressed (step S101). When “end setting” is selected and the center button 15a is pressed (step S101: YES), the effect control CPU 900 determines that the setting of the time and date has been completed and sets “0” to the time setting flag TM_FLG. At the same time, the liquid crystal control command for ending the display of the setting screen shown in FIG. 18 is stored in the memory area in the effect control RAM 902 (step S102), and the process of step S91 shown in FIG. This liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) during the timer interrupt process shown in FIG. 20 described later, and the setting screen shown in FIG. 18 is not displayed on the liquid crystal display device 41 (cancelled). The Rukoto.

一方、「設定終了」（図１８（ａ）に示す画面Ｐ１参照）が選択されず（ステップＳ１０１：ＮＯ）、設定ボタン１５の中央ボタン１５ａが押下されていない場合（ステップＳ１０３：ＯＦＦ）、演出制御ＣＰＵ９００は、図１０に示すステップＳ９１の処理を終える。   On the other hand, if “end of setting” (see screen P1 shown in FIG. 18A) is not selected (step S101: NO) and the center button 15a of the setting button 15 is not pressed (step S103: OFF), the effect The control CPU 900 ends the process of step S91 shown in FIG.

他方、「設定終了」（図１８（ａ）に示す画面Ｐ１参照）が選択されず（ステップＳ１０１：ＮＯ）、設定ボタン１５の中央ボタン１５ａが押下された場合（ステップＳ１０３：ＯＮ）、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５の機能の有効／無効の設定のみ完了したと判断し、当該設定された内容をＲＴＣ用ＲＡＭ９０６（図３参照）内のメモリ領域に格納する。そして、ＲＴＣモジュール部９０５の機能を使用するように設定（有効設定）されていれば（ステップＳ１０４：ＹＥＳ）、ステータスフラグＳＴ_ＦＬＧに「０１Ｈ」の値を設定し（ステップＳ１０５）、図１０に示すステップＳ９１の処理を終える。   On the other hand, when “end of setting” (see screen P1 shown in FIG. 18A) is not selected (step S101: NO) and the center button 15a of the setting button 15 is pressed (step S103: ON), the effect control The CPU 900 determines that only the setting of valid / invalid of the function of the RTC module unit 905 has been completed, and stores the set contents in a memory area in the RTC RAM 906 (see FIG. 3). If the function of the RTC module unit 905 is set (validly set) (step S104: YES), the status flag ST_FLG is set to a value of “01H” (step S105), as shown in FIG. The process of step S91 ends.

一方、ＲＴＣモジュール部９０５の機能を使用しないように設定（無効設定）されていれば（ステップＳ１０４：ＮＯ）、上記説明したステップＳ１０２の処理を経て、図１０に示すステップＳ９１の処理を終える。   On the other hand, if it is set not to use the function of the RTC module unit 905 (invalid setting) (step S104: NO), the process of step S91 shown in FIG. 10 is completed through the process of step S102 described above.

＜西暦設定処理＞
ステータスフラグＳＴ_ＦＬＧの値が「０１Ｈ」のとき、図１２に示すように、演出制御ＣＰＵ９００は、西暦を変更するか否かの設定確認を行う（ステップＳ１１０）。具体的には、遊技場の係員等が、液晶表示装置４１に表示されている図１８（ｂ）に示す画面Ｐ２の内容に従い、設定ボタン１５の上ボタン１５ｂ，左ボタン１５ｃ，下ボタン１５ｅ，右ボタン１５ｄ（図１参照）のいずれかを押下することによって西暦の変更を行ったか否かの確認を行う。 <Year setting process>
When the value of the status flag ST_FLG is “01H”, as shown in FIG. 12, the effect control CPU 900 confirms whether or not to change the year (step S110). Specifically, an attendant of the game hall or the like follows the contents of the screen P2 shown in FIG. 18B displayed on the liquid crystal display device 41, and the upper button 15b, the left button 15c, the lower button 15e, It is confirmed whether or not the year has been changed by pressing any of the right buttons 15d (see FIG. 1).

次いで、演出制御ＣＰＵ９００は、設定ボタン１５の中央ボタン１５ａが押下されたか否かを確認する（ステップＳ１１１）。当該中央ボタン１５ａが押下されていなければ（ステップＳ１１１：ＯＦＦ）、演出制御ＣＰＵ９００は、図１０に示すステップＳ９２の処理を終える。   Next, the effect control CPU 900 checks whether or not the center button 15a of the setting button 15 has been pressed (step S111). If the center button 15a is not pressed (step S111: OFF), the effect control CPU 900 ends the process of step S92 shown in FIG.

一方、中央ボタン１５ａが押下されていれば（ステップＳ１１１：ＯＮ）、演出制御ＣＰＵ９００は、西暦の変更作業が終了したと判断し、ステータスフラグＳＴ_ＦＬＧに「０２Ｈ」の値を設定し（ステップＳ１１２）、図１０に示すステップＳ９２の処理を終える。   On the other hand, if the center button 15a is pressed (step S111: ON), the production control CPU 900 determines that the change work of the year has ended, and sets the value of “02H” in the status flag ST_FLG (step S112). Then, the process of step S92 shown in FIG.

＜月設定処理＞
ステータスフラグＳＴ_ＦＬＧの値が「０２Ｈ」のとき、図１３に示すように、演出制御ＣＰＵ９００は、月を変更するか否かの設定確認を行う（ステップＳ１２０）。具体的には、遊技場の係員等が、液晶表示装置４１に表示されている図１８（ｂ）に示す画面Ｐ２の内容に従い、設定ボタン１５の上ボタン１５ｂ，左ボタン１５ｃ，下ボタン１５ｅ，右ボタン１５ｄ（図１参照）のいずれかを押下することによって月の変更を行ったか否かの確認を行う。 <Month setting process>
When the value of the status flag ST_FLG is “02H”, as shown in FIG. 13, the effect control CPU 900 confirms whether or not to change the month (step S120). Specifically, an attendant of the game hall or the like follows the contents of the screen P2 shown in FIG. 18B displayed on the liquid crystal display device 41, and the upper button 15b, the left button 15c, the lower button 15e, It is confirmed whether or not the month has been changed by pressing any of the right buttons 15d (see FIG. 1).

次いで、演出制御ＣＰＵ９００は、設定ボタン１５の中央ボタン１５ａが押下されたか否かを確認する（ステップＳ１２１）。当該中央ボタン１５ａが押下されていなければ（ステップＳ１２１：ＯＦＦ）、演出制御ＣＰＵ９００は、図１０に示すステップＳ９３の処理を終える。   Next, the effect control CPU 900 confirms whether or not the center button 15a of the setting button 15 has been pressed (step S121). If the center button 15a is not pressed (step S121: OFF), the effect control CPU 900 ends the process of step S93 shown in FIG.

一方、中央ボタン１５ａが押下されていれば（ステップＳ１２１：ＯＮ）、演出制御ＣＰＵ９００は、月の変更作業が終了したと判断し、ステータスフラグＳＴ_ＦＬＧに「０３Ｈ」の値を設定し（ステップＳ１２２）、図１０に示すステップＳ９３の処理を終える。   On the other hand, if the center button 15a is pressed (step S121: ON), the effect control CPU 900 determines that the month change operation has been completed, and sets a value of “03H” in the status flag ST_FLG (step S122). Then, the process of step S93 shown in FIG.

＜日設定処理＞
ステータスフラグＳＴ_ＦＬＧの値が「０３Ｈ」のとき、図１４に示すように、演出制御ＣＰＵ９００は、日を変更するか否かの設定確認を行う（ステップＳ１３０）。具体的には、遊技場の係員等が、液晶表示装置４１に表示されている図１８（ｂ）に示す画面Ｐ２の内容に従い、設定ボタン１５の上ボタン１５ｂ，左ボタン１５ｃ，下ボタン１５ｅ，右ボタン１５ｄ（図１参照）のいずれかを押下することによって変更する日の変更を行ったか否かの確認を行う。 <Day setting process>
When the value of the status flag ST_FLG is “03H”, as shown in FIG. 14, the effect control CPU 900 performs setting confirmation as to whether or not to change the day (step S130). Specifically, an attendant of the game hall or the like follows the contents of the screen P2 shown in FIG. 18B displayed on the liquid crystal display device 41, and the upper button 15b, the left button 15c, the lower button 15e, By pressing any of the right buttons 15d (see FIG. 1), it is confirmed whether or not the date to be changed has been changed.

次いで、演出制御ＣＰＵ９００は、設定ボタン１５の中央ボタン１５ａが押下されたか否かを確認する（ステップＳ１３１）。当該中央ボタン１５ａが押下されていなければ（ステップＳ１３１：ＯＦＦ）、演出制御ＣＰＵ９００は、図１０に示すステップＳ９４の処理を終える。   Next, the effect control CPU 900 confirms whether or not the center button 15a of the setting button 15 has been pressed (step S131). If the center button 15a is not pressed (step S131: OFF), the effect control CPU 900 ends the process of step S94 shown in FIG.

一方、中央ボタン１５ａが押下されていれば（ステップＳ１３１：ＯＮ）、演出制御ＣＰＵ９００は、日の変更作業が終了したと判断し、ステータスフラグＳＴ_ＦＬＧに「０４Ｈ」の値を設定し（ステップＳ１３２）、図１０に示すステップＳ９４の処理を終える。   On the other hand, if the center button 15a has been pressed (step S131: ON), the effect control CPU 900 determines that the day change operation has been completed, and sets the value of “04H” in the status flag ST_FLG (step S132). Then, the process of step S94 shown in FIG.

＜時刻設定処理＞
ステータスフラグＳＴ_ＦＬＧの値が「０４Ｈ」のとき、図１５に示すように、演出制御ＣＰＵ９００は、時刻を変更するか否かの設定確認を行う（ステップＳ１４０）。具体的には、遊技場の係員等が、液晶表示装置４１に表示されている図１８（ｂ）に示す画面Ｐ２の内容に従い、設定ボタン１５の上ボタン１５ｂ，左ボタン１５ｃ，下ボタン１５ｅ，右ボタン１５ｄ（図１参照）のいずれかを押下することによって時刻の変更を行ったか否かの確認を行う。 <Time setting process>
When the value of the status flag ST_FLG is “04H”, as shown in FIG. 15, the effect control CPU 900 performs setting confirmation as to whether or not to change the time (step S140). Specifically, an attendant of the game hall or the like follows the contents of the screen P2 shown in FIG. 18B displayed on the liquid crystal display device 41, and the upper button 15b, the left button 15c, the lower button 15e, It is confirmed whether or not the time has been changed by pressing any of the right buttons 15d (see FIG. 1).

次いで、演出制御ＣＰＵ９００は、設定ボタン１５の中央ボタン１５ａが押下されたか否かを確認する（ステップＳ１４１）。当該中央ボタン１５ａが押下されていなければ（ステップＳ１４１：ＯＦＦ）、演出制御ＣＰＵ９００は、図１０に示すステップＳ９５の処理を終える。   Next, the effect control CPU 900 checks whether or not the center button 15a of the setting button 15 has been pressed (step S141). If the center button 15a is not pressed (step S141: OFF), the effect control CPU 900 ends the process of step S95 shown in FIG.

一方、中央ボタン１５ａが押下されていれば（ステップＳ１４１：ＯＮ）、演出制御ＣＰＵ９００は、時刻の変更作業が終了したと判断し、ステータスフラグＳＴ_ＦＬＧに「０５Ｈ」の値を設定し（ステップＳ１４２）、図１０に示すステップＳ９５の処理を終える。   On the other hand, if the center button 15a has been pressed (step S141: ON), the effect control CPU 900 determines that the time change operation has ended, and sets the value of “05H” in the status flag ST_FLG (step S142). Then, the process of step S95 shown in FIG.

＜再設定確認処理＞
ステータスフラグＳＴ_ＦＬＧの値が「０５Ｈ」のとき、図１６に示すように、演出制御ＣＰＵ９００は、液晶表示装置４１に表示されている図１８（ｂ）に示す画面Ｐ２の「確定」が設定ボタン１５の上ボタン１５ｂ，左ボタン１５ｃ，下ボタン１５ｅ，右ボタン１５ｄ（図１参照）のいずれかを押下することによって選択され、中央ボタン１５ａが押下されると、演出制御ＣＰＵ９００は、ステップＳ９２〜ステップＳ９５にて設定した内容を取得し、演出制御ＲＡＭ９０２内のメモリ領域に格納する（ステップＳ１５０）。なお、図１８（ｂ）に示す画面Ｐ２の「戻る」が選択された場合は、液晶表示装置４１に図１８（ａ）に示す画面Ｐ１が表示されることとなる。 <Re-setting confirmation process>
When the value of the status flag ST_FLG is “05H”, as shown in FIG. 16, the effect control CPU 900 displays “set” on the screen P2 shown in FIG. 18B displayed on the liquid crystal display device 41 as the setting button 15. When one of the upper button 15b, the left button 15c, the lower button 15e, and the right button 15d (see FIG. 1) is selected and the center button 15a is pressed, the effect control CPU 900 performs steps S92 to S92. The contents set in S95 are acquired and stored in the memory area in the effect control RAM 902 (step S150). When “Return” on the screen P2 shown in FIG. 18B is selected, the screen P1 shown in FIG. 18A is displayed on the liquid crystal display device 41.

次いで、演出制御ＣＰＵ９００は、さらに、設定ボタン１５の中央ボタン１５ａが押下されたか否かを確認する（ステップＳ１５１）。中央ボタン１５ａが押下されていなければ（ステップＳ１５１：ＯＦＦ）、図１０に示すステップＳ９６の処理を終える。   Next, the effect control CPU 900 further checks whether or not the center button 15a of the setting button 15 has been pressed (step S151). If the center button 15a has not been pressed (step S151: OFF), the process of step S96 shown in FIG. 10 ends.

一方、中央ボタン１５ａが押下されていれば（ステップＳ１５１：ＯＮ）、演出制御ＣＰＵ９００は、上記ステップＳ１５０にて演出制御ＲＡＭ９０２内のメモリ領域に格納した設定データを読み出し、内部カウンタＩＮ_ＣＮＴと比較し、西暦が極端に異なるか否か等を確認し、当該設定データが正常か否かを確認する（ステップＳ１５２）。設定データが正常でなければ（ステップＳ１５２：ＮＯ）、演出制御ＣＰＵ９００は、ステータスフラグＳＴ_ＦＬＧに「００Ｈ」を設定し（ステップＳ１５３）、図１０に示すステップＳ９６の処理を終える。この際、演出制御ＣＰＵ９００は、図１８（ｃ）に示す画面Ｐ３の内容が表示されるような液晶制御コマンドを演出制御ＲＡＭ９０２内のメモリ領域に格納する。この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１に表示されることとなる。なお、図１８（ｃ）に示す画面Ｐ３の「戻る」が選択された場合は、液晶表示装置４１に、画面Ｐ１が表示されることとなる。   On the other hand, if the center button 15a is pressed (step S151: ON), the effect control CPU 900 reads the setting data stored in the memory area in the effect control RAM 902 in step S150 and compares it with the internal counter IN_CNT. It is confirmed whether or not the year is extremely different, and it is confirmed whether or not the setting data is normal (step S152). If the setting data is not normal (step S152: NO), the effect control CPU 900 sets “00H” to the status flag ST_FLG (step S153), and ends the process of step S96 shown in FIG. At this time, the effect control CPU 900 stores in the memory area in the effect control RAM 902 a liquid crystal control command that displays the contents of the screen P3 shown in FIG. This liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) and displayed on the liquid crystal display device 41 in the timer interruption process shown in FIG. When “return” on the screen P3 shown in FIG. 18C is selected, the screen P1 is displayed on the liquid crystal display device 41.

一方、設定データが正常であれば（ステップＳ１５２：ＹＥＳ）、演出制御ＣＰＵ９００は、上記ステップＳ１５０にて演出制御ＲＡＭ９０２内のメモリ領域に格納した設定データを読み出し、内部カウンタＩＮ_ＣＮＴと比較し、差分があるか否かを確認する（ステップＳ１５４）。差分がある場合、演出制御ＣＰＵ９００は、現在時刻が変更されたと判断し（ステップＳ１５４：ＹＥＳ）、ステータスフラグＳＴ_ＦＬＧに「０６Ｈ」を設定し（ステップＳ１５５）、図１０に示すステップＳ９６の処理を終える。なお、本実施形態においては、図１８（ｂ）の画面Ｐ２に示すように「分」までしか設定できるようにしていないが、「秒」も設定できるようにした場合に、差分があるか否かを確認するにあたっては、秒桁以下の差分しかなかった場合は、変更がなかったものとして判断するのが好ましい。   On the other hand, if the setting data is normal (step S152: YES), the effect control CPU 900 reads the setting data stored in the memory area in the effect control RAM 902 in step S150 and compares it with the internal counter IN_CNT. It is confirmed whether or not there is (step S154). If there is a difference, the effect control CPU 900 determines that the current time has been changed (step S154: YES), sets “06H” to the status flag ST_FLG (step S155), and ends the process of step S96 shown in FIG. . In this embodiment, as shown on the screen P2 in FIG. 18B, only “minutes” can be set, but if “seconds” can also be set, there is a difference. In confirming whether or not there is a difference of less than a second digit, it is preferable to determine that there is no change.

一方、差分がない場合、演出制御ＣＰＵ９００は、現在時刻が変更されなかったと判断し（ステップＳ１５４：ＮＯ）、ステータスフラグＳＴ_ＦＬＧに「００Ｈ」を設定し（ステップＳ１５３）、図１０に示すステップＳ９６の処理を終える。   On the other hand, if there is no difference, the effect control CPU 900 determines that the current time has not been changed (step S154: NO), sets “00H” to the status flag ST_FLG (step S153), and performs step S96 shown in FIG. Finish the process.

＜全設定終了処理＞
ステータスフラグＳＴ_ＦＬＧの値が「０６Ｈ」のとき、図１７に示すように、演出制御ＣＰＵ９００は、後述するステップＳ１７０にて値がセットされる確認タイマＣＮ_ＴＩＭＥＲが「０」か否かを確認する（ステップＳ１６０）。確認タイマＣＮ_ＴＩＭＥＲの値が「０」であれば（ステップＳ１６０：ＹＥＳ）、演出制御ＣＰＵ９００は、システムコントロール部９０５ｆ（図４参照）が備えている計時日時操作フラグＴＣ_ＦＬＧに「１」を設定する（ステップＳ１６１）。これにより、日時生成部９０５ｂの計時動作は停止し、当該日時生成部９０５ｂ（図４参照）に計時日時を設定することができることとなる。 <End all settings>
When the value of the status flag ST_FLG is “06H”, as shown in FIG. 17, the effect control CPU 900 confirms whether or not a confirmation timer CN_TIMER whose value is set in step S170 described later is “0” (step S160). If the value of the confirmation timer CN_TIMER is “0” (step S160: YES), the effect control CPU 900 sets “1” to the timekeeping date / time operation flag TC_FLG provided in the system control unit 905f (see FIG. 4) ( Step S161). As a result, the timing operation of the date / time generation unit 905b is stopped, and the timing date / time can be set in the date / time generation unit 905b (see FIG. 4).

次いで、演出制御ＣＰＵ９００は、所定時間（例えば、１２２μｓ以上）待機した後（ステップＳ１６２）、ＲＴＣモジュール部９０５（図３参照）に、演出制御ＲＡＭ９０２内のメモリ領域に格納した設定データを送信する（ステップＳ１６３）。これにより、当該設定データが、ＲＴＣモジュール部９０５のバスインターフェース９０５ｇを介して、日時生成部９０５ｂが備えているレジスタ内にシステムコントロール部９０５ｆにより書き込まれる。この際、演出制御ＣＰＵ９００は、図１８（ｄ）に示す画面Ｐ４の内容が表示されるような液晶制御コマンドを演出制御ＲＡＭ９０２内のメモリ領域に格納する。この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１に表示されることとなる。なお、図１８（ｄ）に示す画面Ｐ４の「設定終了」が選択された場合は、液晶表示装置４１に図１８に示す設定画面が表示されない（キャンセルされる）こととなる。   Next, the effect control CPU 900 waits for a predetermined time (for example, 122 μs or longer) (step S162), and then transmits the setting data stored in the memory area in the effect control RAM 902 to the RTC module unit 905 (see FIG. 3) ( Step S163). Accordingly, the setting data is written by the system control unit 905f into the register provided in the date / time generation unit 905b via the bus interface 905g of the RTC module unit 905. At this time, the effect control CPU 900 stores in the memory area in the effect control RAM 902 a liquid crystal control command that displays the contents of the screen P4 shown in FIG. This liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) and displayed on the liquid crystal display device 41 in a timer interruption process shown in FIG. When “end setting” on the screen P4 shown in FIG. 18D is selected, the setting screen shown in FIG. 18 is not displayed (cancelled) on the liquid crystal display device 41.

次いで、演出制御ＣＰＵ９００は、上記計時日時操作フラグＴＣ_ＦＬＧに「０」を設定する（ステップＳ１６４）。これにより、日時生成部９０５ｂが備えているレジスタに書き込んだ上記設定データが反映され、当該日時生成部９０５ｂは、その設定データに基づく日時より日時を計時することとなる。   Next, the effect control CPU 900 sets “0” to the timekeeping date / time operation flag TC_FLG (step S164). As a result, the setting data written in the register provided in the date and time generation unit 905b is reflected, and the date and time generation unit 905b measures the date and time from the date and time based on the setting data.

次いで、演出制御ＣＰＵ９００は、日時生成部９０５ｂが備えている電圧低下検知フラグＦＯＳ_ＦＬＧに「０」を設定し（ステップＳ１６５）、図７に示すステップＳ５２と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、図示しない内部レジスタ内に格納する（ステップＳ１６６）。   Next, the effect control CPU 900 sets “0” to the voltage drop detection flag FOS_FLG provided in the date / time generation unit 905b (step S165), performs the same processing as step S52 shown in FIG. The measured time and date are read from the date and time generation unit 905b via the bus interface 905g and the system control unit 905f and stored in an internal register (not shown) (step S166).

次いで、演出制御ＣＰＵ９００は、上記複数回読み出した計時日時の値が不一致であれば（ステップＳ１６７：ＮＯ）、ＲＴＣモジュール部９０５に何らかの異常が発生していると判断し、ＲＴＣモジュール部９０５に異常が発生したことを報知する液晶制御コマンドを演出制御ＲＡＭ９０２内に格納し（ステップＳ１６８）、そして、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ１６９）、ＲＴＣ演出が実行されないようにした上で、ステップＳ１７７の処理に進む。なお、この液晶制御コマンドが、後述する図２０に示すタイマ割込み処理の際、液晶制御基板１２０（図３参照）に送信され、液晶表示装置４１にＲＴＣモジュール部９０５に異常が発生したことが表示されることとなる。なおまた、この表示は、所定時間（例えば、３０秒）表示されるものである。   Next, the effect control CPU 900 determines that an abnormality has occurred in the RTC module unit 905 if the value of the time and date read out a plurality of times does not match (step S167: NO), and the RTC module unit 905 has an abnormality. Is stored in the effect control RAM 902 (step S168), and the RTC effect non-use flag RD_FLG is set to “1” (step S169) so that the RTC effect is not executed. Then, the process proceeds to step S177. This liquid crystal control command is transmitted to the liquid crystal control board 120 (see FIG. 3) during a timer interrupt process shown in FIG. 20 to be described later, and an indication that an abnormality has occurred in the RTC module unit 905 is displayed on the liquid crystal display device 41. Will be. In addition, this display is displayed for a predetermined time (for example, 30 seconds).

一方、上記複数回読み出した計時日時の値が一致していれば（ステップＳ１６７：ＹＥＳ）、確認タイマＣＮ_ＴＩＭＥＲに１秒以上のカウントを行うカウント値を設定する（ステップＳ１７０）。   On the other hand, if the values of the time and date read out a plurality of times coincide with each other (step S167: YES), a count value for counting one second or more is set in the confirmation timer CN_TIMER (step S170).

演出制御ＣＰＵ９００は、上記ステップＳ１７０の処理を終えた後、又は、上記ステップＳ１６０にて確認タイマＣＮ_ＴＩＭＥＲの値が「０」でなければ（ステップＳ１６０：ＮＯ）、確認タイマＣＮ_ＴＩＭＥＲの値を減算する（ステップＳ１７１）。   The effect control CPU 900 subtracts the value of the confirmation timer CN_TIMER after completing the process of step S170 or if the value of the confirmation timer CN_TIMER is not “0” in step S160 (step S160: NO) (step S160: NO). Step S171).

次いで、演出制御ＣＰＵ９００は、確認タイマＣＮ_ＴＩＭＥＲの値を確認し、１秒以上経過していなければ（ステップＳ１７２：ＮＯ）、図１０に示すステップＳ９７の処理を終える。   Next, the effect control CPU 900 confirms the value of the confirmation timer CN_TIMER, and if one second or more has not elapsed (step S172: NO), the process of step S97 shown in FIG.

一方、演出制御ＣＰＵ９００は、確認タイマＣＮ_ＴＩＭＥＲの値を確認し、１秒以上経過していれば（ステップＳ１７２：ＹＥＳ）、図７に示すステップＳ５５と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、図示しない内部レジスタ内に格納する（ステップＳ１７３）。   On the other hand, the production control CPU 900 confirms the value of the confirmation timer CN_TIMER, and if one second or more has elapsed (step S172: YES), the production control CPU 900 performs the same processing as step S55 shown in FIG. The measured time and date are read from the date and time generation unit 905b via the bus interface 905g and the system control unit 905f and stored in an internal register (not shown) (step S173).

次いで、演出制御ＣＰＵ９００は、上記ステップＳ１６６にて読み出した計時日時と、上記ステップＳ１７３にて読み出した計時日時との差分をとり、１秒以上の差が発生しているか否かを確認する（ステップＳ１７４）。一秒以上の差が発生していなければ（ステップＳ１７４：ＮＯ）、ＲＴＣモジュール部９０５に何らかの異常が発生していると判断し、ＲＴＣモジュール部９０５に異常が発生したことを報知する液晶制御コマンドを演出制御ＲＡＭ９０２内に格納し（ステップＳ１６８）、そして、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ１６９）、ＲＴＣ演出が実行されないようにした上で、ステップＳ１７７の処理に進む。   Next, the effect control CPU 900 calculates the difference between the time and date read in step S166 and the time and date read in step S173, and checks whether a difference of 1 second or more has occurred (step). S174). If no difference of more than one second has occurred (step S174: NO), it is determined that some abnormality has occurred in the RTC module unit 905, and a liquid crystal control command for notifying that an abnormality has occurred in the RTC module unit 905 Is stored in the effect control RAM 902 (step S168), the RTC effect non-use flag RD_FLG is set to “1” (step S169), the RTC effect is not executed, and the process proceeds to step S177. .

一方、一秒以上の差が発生していれば（ステップＳ１７４：ＹＥＳ）、ＲＴＣモジュール部９０５に何ら異常が発生していないと判断し、ＲＴＣ演出を実行する際使用される内部カウンタＩＮ_ＣＮＴに上記ステップＳ１７３にて読み出した計時日時をセットし、カウントアップ開始フラグＣＵＳ_ＦＬＧに「１」を設定する（ステップＳ１７５）。なお、この内部カウンタＩＮ_ＣＮＴのカウントアップの方法については、後述することとする。   On the other hand, if a difference of 1 second or more has occurred (step S174: YES), it is determined that no abnormality has occurred in the RTC module unit 905, and the internal counter IN_CNT used when executing the RTC effect is described above. The time measurement date and time read in step S173 is set, and “1” is set to the count-up start flag CUS_FLG (step S175). A method for counting up the internal counter IN_CNT will be described later.

次いで、演出制御ＣＰＵ９００は、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「０」を設定し（ステップＳ１７６）、ＲＴＣ演出が実行されるようにした上で、ステップＳ１７７の処理に進む。このように、ステップＳ１６６〜ステップＳ１７４の処理を設けることにより、不正確な計時日時を使用してしまう事態を防止することができる。また、このように、計時日時が不正確な場合、ＲＴＣ演出を使用しないようにすれば、意図しないタイミングでＲＴＣ演出が実行されてしまう事態を防止することができる。   Next, the effect control CPU 900 sets “0” to the RTC effect non-use flag RD_FLG (step S176), and after the RTC effect is executed, the process proceeds to step S177. As described above, by providing the processing in steps S166 to S174, it is possible to prevent a situation in which an incorrect time and date is used. As described above, when the time and date are inaccurate, if the RTC effect is not used, it is possible to prevent the RTC effect from being executed at an unintended timing.

上記処理を経て、ステップＳ１７７の処理に進んだ演出制御ＣＰＵ９００は、時間設定フラグＴＭ_ＦＬＧに「０」を設定し（ステップＳ１７７）、図１０に示すステップＳ９７の処理を終える。   The presentation control CPU 900 that has proceeded to the process of step S177 through the above process sets “0” to the time setting flag TM_FLG (step S177), and ends the process of step S97 shown in FIG.

しかして、本実施形態によれば、計時日時操作フラグＴＣ_ＦＬＧに「１」を設定し、日時生成部９０５ｂの計時動作を停止させた上で、当該日時生成部９０５ｂに計時日時を設定し、その設定後、日時生成部９０５ｂの計時動作を再開させているため、不正確な日時を使用してしまう事態を防止することができる。また、図７のステップＳ５０の処理にて、計時日時操作フラグＴＣ_ＦＬＧの値が「１」だった場合、ステップＳ７９の処理を実行（すなわち、計時日時の再設定）しない限り、計時日時操作フラグＴＣ_ＦＬＧの値は「１」のままである。そのため、日時生成部９０５ｂの計時動作は停止した状態となる。それゆえ、計時日時を再設定しない限り、日時生成部９０５ｂの計時動作を停止させたままの状態にしておけば、日時生成部９０５ｂが、不正確な日時を計時してしまうという事態を防止することができる。   Thus, according to the present embodiment, the timekeeping date / time operation flag TC_FLG is set to “1”, the timekeeping operation of the datetime generation unit 905b is stopped, and the timekeeping date / time is set to the date / time generation unit 905b. Since the timekeeping operation of the date and time generation unit 905b is resumed after the setting, it is possible to prevent a situation in which an incorrect date and time is used. In addition, when the value of the time / date / time operation flag TC_FLG is “1” in the process of step S50 of FIG. 7, the time / date / time operation flag TC_FLG unless the process of step S79 is executed (that is, the time / date / time is reset). The value of “1” remains “1”. Therefore, the time measuring operation of the date / time generation unit 905b is stopped. Therefore, unless the timekeeping date / time is reset, if the timekeeping operation of the date / time generation unit 905b is kept stopped, the date / time generation unit 905b prevents a situation in which an incorrect date / time is counted. be able to.

＜メイン処理＞
かくして、上記のようなステップＳ１３（図５参照）の処理を経て、演出制御ＣＰＵ９００は、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「０」が設定されていれば、ＲＴＣ演出を実行すると判断し、内部カウンタＩＮ_ＣＮＴのカウント値（演出用日時データ）を取得し、その取得したカウント値（演出用日時データ）を用いたＲＴＣ演出に応じた制御信号並びに上記決定された演出パターンに応じた制御信号を生成する。すなわち、光に関する制御信号、音に関する制御信号を生成する。そして、演出ボタン装置１３を遊技者に押下させるような演出があるか否かも決定され、図示しない可動役物を動作させるモータ（図示せず）の動作内容及び大入賞口４３等のソレノイドの動作内容を決定する（ステップＳ１４）。なお、この決定された光に関する制御信号が、次回のステップＳ１１の処理の際、演出制御ＲＡＭ９０２内のメモリ領域に書き込まれることとなる。このように、ＲＴＣ演出を実行する際、内部カウンタＩＮ_ＣＮＴのカウント値（演出用日時データ）を取得し、使用ようにすれば、日時生成部９０５ｂにて計時している計時日時が更新中だとしてもアクセス可能となるまで待機せずとも良くなる。それゆえ、本実施形態によれば、計時日時取得時の処理遅延を防止することができる。 <Main processing>
Thus, after the processing of step S13 (see FIG. 5) as described above, the effect control CPU 900 determines that the RTC effect is to be executed if the RTC effect non-use flag RD_FLG is set to “0”, and the internal counter A count value (production date / time data) of IN_CNT is acquired, and a control signal corresponding to the RTC effect using the acquired count value (production date / time data) and a control signal corresponding to the determined production pattern are generated. . That is, a control signal related to light and a control signal related to sound are generated. It is also determined whether or not there is an effect that causes the player to press the effect button device 13, and the operation content of a motor (not shown) that operates a movable accessory (not shown) and the operation of a solenoid such as the big prize opening 43. The contents are determined (step S14). The control signal related to the determined light is written to the memory area in the effect control RAM 902 at the next processing of step S11. As described above, when the RTC effect is executed, the count value (effect date / time data) of the internal counter IN_CNT is acquired and used, so that the time / date counted by the date / time generation unit 905b is being updated. Will not have to wait until it becomes accessible. Therefore, according to the present embodiment, it is possible to prevent a processing delay at the time of obtaining the time and date.

次いで、演出制御ＣＰＵ９００は、上記決定された音に関する制御信号を音ＬＳＩ９０３に送信する。そして、音ＬＳＩ９０３は、その制御信号に応じたＢＧＭあるいは効果音を音ＲＯＭ９０４から読み出す。これにより、音ＬＳＩ９０３は、その読み出した音データに基づく処理を行い、音源データとしてスピーカ１７へ出力する処理を行う（ステップＳ１５）。   Next, the effect control CPU 900 transmits a control signal related to the determined sound to the sound LSI 903. Then, the sound LSI 903 reads BGM or sound effect according to the control signal from the sound ROM 904. Thereby, the sound LSI 903 performs a process based on the read sound data, and performs a process of outputting to the speaker 17 as sound source data (step S15).

次いで、演出制御ＣＰＵ９００は、ステップＳ１２にて決定されたソレノイドの作動内容に応じたソレノイドデータを生成し、その生成したソレノイドデータを演出制御ＲＡＭ９０２内に格納する（ステップＳ１６）。   Next, the effect control CPU 900 generates solenoid data corresponding to the solenoid operation content determined in step S12, and stores the generated solenoid data in the effect control RAM 902 (step S16).

次いで、演出制御ＣＰＵ９００は、上記ステップＳ１５の処理に関し、音ＬＳＩ９０３が音データ等をデコード処理する際、ノイズ等により何らかのエラーが発生していないかを、当該音ＬＳＩ９０３にアクセスし確認する（ステップＳ１７）。   Next, the effect control CPU 900 accesses the sound LSI 903 and confirms whether or not any error has occurred due to noise or the like when the sound LSI 903 decodes the sound data or the like regarding the processing of step S15 (step S17). ).

かくして、演出制御ＣＰＵ９００は、上記ステップＳ１７の処理を終えた後、再度ステップＳ９の処理に戻り、ステップＳ９〜Ｓ１７の処理を繰り返すこととなる。   Thus, after finishing the process of step S17, the effect control CPU 900 returns to the process of step S9 again and repeats the processes of steps S9 to S17.

＜コマンド受信割込み処理＞
続いて、図１９を参照して、このような演出制御メイン処理の実行中に、主制御基板６０より演出制御コマンド及び割込み信号が送信されてきた際の処理について説明する。 <Command reception interrupt processing>
Next, with reference to FIG. 19, a process when an effect control command and an interrupt signal are transmitted from the main control board 60 during execution of such an effect control main process will be described.

図１９に示すように、演出制御ＣＰＵ９００は、上記割込み信号を受信した際、各レジスタの内容を演出制御ＲＡＭ９０２内のスタック領域に退避させる退避処理を実行する（ステップＳ２００）。その後、演出制御ＣＰＵ９００は、演出制御コマンドを受信した入力ポートのレジスタを読み出し（ステップＳ２０１）、演出制御ＲＡＭ９０２内のコマンド送受信用メモリ領域のアドレス番地を示すポインタを算出する（ステップＳ２０２）。   As shown in FIG. 19, when the effect control CPU 900 receives the interrupt signal, the effect control CPU 900 executes a save process for saving the contents of each register to the stack area in the effect control RAM 902 (step S200). Thereafter, the effect control CPU 900 reads the register of the input port that has received the effect control command (step S201), and calculates a pointer indicating the address address of the command transmission / reception memory area in the effect control RAM 902 (step S202).

そしてその後、演出制御ＣＰＵ９００は、再度、演出制御コマンドを受信した入力ポートのレジスタを読み出し（ステップＳ２０３）、ステップＳ２０１にて読み出した値とステップＳ２０３にて読み出した値が一致しているか否かを確認する。一致していなければ（ステップＳ２０４：ＮＯ）、ステップＳ２０７に進み、一致していれば（ステップＳ２０４：ＹＥＳ）、上記算出したポインタに対応するアドレス番地に、主制御基板６０より受信した演出制御コマンドを格納する（ステップＳ２０５）。なお、この格納された演出制御コマンドが、図５に示すステップＳ１２の処理の際、演出制御ＣＰＵ９００に読み出されることとなる。   Then, the effect control CPU 900 again reads out the register of the input port that received the effect control command (step S203), and determines whether or not the value read in step S201 matches the value read in step S203. Check. If they do not match (step S204: NO), the process proceeds to step S207, and if they match (step S204: YES), the effect control command received from the main control board 60 at the address address corresponding to the calculated pointer. Is stored (step S205). The stored effect control command is read out by the effect control CPU 900 in the process of step S12 shown in FIG.

次いで、演出制御ＣＰＵ９００は、演出制御ＲＡＭ９０２内のコマンド送受信用メモリ領域のアドレス番地を示すポインタを更新し（ステップＳ２０６）、ステップＳ２００の処理で退避しておいたレジスタを復帰させる（ステップＳ２０７）。これにより、図５に示す演出制御メイン処理に戻ることとなる。   Next, the effect control CPU 900 updates the pointer indicating the address address of the command transmission / reception memory area in the effect control RAM 902 (step S206), and restores the register saved in the process of step S200 (step S207). As a result, the process returns to the effect control main process shown in FIG.

＜タイマ割込み処理＞
続いて、図２０を参照して、演出制御メイン処理のステップＳ８（図５参照）の処理にて設定した、１ｍｓ毎のタイマ割込みが発生した際の処理について説明する。 <Timer interrupt processing>
Next, with reference to FIG. 20, a process when a timer interrupt occurs every 1 ms set in the process of step S8 (see FIG. 5) of the effect control main process will be described.

図２０に示すように、演出制御ＣＰＵ９００は、１ｍｓ毎のタイマ割込みが発生した際、各レジスタの内容を演出制御ＲＡＭ９０２内のスタック領域に退避させる退避処理を実行する（ステップＳ３００）。その後、演出制御ＣＰＵ９００は、当該演出制御ＣＰＵ９００内に設けられている入出力ポートのレジスタをリフレッシュする（ステップＳ３０１）。   As shown in FIG. 20, when the timer interrupt occurs every 1 ms, the effect control CPU 900 executes a save process for saving the contents of each register to the stack area in the effect control RAM 902 (step S300). After that, the effect control CPU 900 refreshes the input / output port registers provided in the effect control CPU 900 (step S301).

続いて、演出制御ＣＰＵ９００は、図５に示すステップＳ１６にて処理した演出制御ＲＡＭ９０２内のメモリ領域に格納されているソレノイドデータを出力ポートよりシリアル転送で送信する。これにより、大入賞口４３等が開閉動作することとなる。またさらに、演出制御ＣＰＵ９００は、演出制御ＲＡＭ９０２内のメモリ領域に格納されているモータデータを出力ポートよりシリアル転送で送信する。これにより、図示しない可動役物が、そのモータデータに基づいた動作をすることとなる（ステップＳ３０２）。   Subsequently, the effect control CPU 900 transmits the solenoid data stored in the memory area in the effect control RAM 902 processed in step S16 shown in FIG. 5 by serial transfer from the output port. As a result, the special winning opening 43 and the like are opened and closed. Furthermore, the effect control CPU 900 transmits the motor data stored in the memory area in the effect control RAM 902 by serial transfer from the output port. As a result, a movable accessory (not shown) performs an operation based on the motor data (step S302).

次いで、演出制御ＣＰＵ９００は、演出ボタン装置１３からの信号を受信する（ステップＳ３０３）。なお、演出ボタン装置１３が遊技者によって押下されていた場合、演出制御ＣＰＵ９００は、図５に示すステップＳ１４の処理を行う際、演出ボタン装置１３が押下されたことを考慮した演出パターンを決定することとなる。   Next, the effect control CPU 900 receives a signal from the effect button device 13 (step S303). When the effect button device 13 has been pressed by the player, the effect control CPU 900 determines an effect pattern that takes into account that the effect button device 13 has been pressed when performing the process of step S14 shown in FIG. It will be.

次いで、演出制御ＣＰＵ９００は、図示しない可動役物のモータ（図示せず）の位置を検知するモータセンサから送信される検知データに基づきモータの位置を確認する（ステップＳ３０４）。   Next, the effect control CPU 900 confirms the position of the motor based on detection data transmitted from a motor sensor that detects the position of a motor (not shown) of a movable accessory (not shown) (step S304).

次いで、演出制御ＣＰＵ９００は、図５に示すステップＳ７，ステップＳ１１，ステップＳ１３の処理にて演出制御ＲＡＭ９０２内のメモリ領域に格納された液晶制御コマンドを液晶制御基板１２０（図３参照）に送信する（ステップＳ３０５）。   Next, the effect control CPU 900 transmits the liquid crystal control command stored in the memory area in the effect control RAM 902 to the liquid crystal control board 120 (see FIG. 3) in the processes of step S7, step S11, and step S13 shown in FIG. (Step S305).

次いで、演出制御ＣＰＵ９００は、上記ステップＳ３０４にて確認したモータの位置に基づき、図５に示すステップＳ１４にて決定された可動役物を動作させるモータの動作内容に応じたモータデータを生成した上で、演出制御ＲＡＭ９０２内のメモリ領域に格納する（ステップＳ３０６）。なお、この演出制御ＲＡＭ９０２内のメモリ領域に格納されたモータデータが、次の１ｍｓのタイマ割込みの際、ステップＳ３０２の処理にて出力ポートよりシリアル転送にて送信されることとなる。   Next, the production control CPU 900 generates motor data corresponding to the operation content of the motor that operates the movable accessory determined in step S14 shown in FIG. 5 based on the position of the motor confirmed in step S304. Thus, it is stored in the memory area in the effect control RAM 902 (step S306). Note that the motor data stored in the memory area in the effect control RAM 902 is transmitted by serial transfer from the output port in the process of step S302 at the time of the next 1 ms timer interruption.

次いで、演出制御ＣＰＵ９００は、内部カウンタＩＮ_ＣＮＴの処理を行う（ステップＳ３０７）。この内部カウンタ処理について、図２１を参照して具体的に説明する。   Next, the effect control CPU 900 performs processing of the internal counter IN_CNT (step S307). The internal counter process will be specifically described with reference to FIG.

＜内部カウンタ処理＞
図２１に示すように、演出制御ＣＰＵ９００は、まず、後述するエラーフラグＥＲＲ_ＦＬＧの値に「１」が設定されているかを確認する（ステップＳ４００）。エラーフラグＥＲＲ_ＦＬＧに「１」が設定されていれば、エラー発生中であると判断し（ステップＳ４００：ＹＥＳ）、図２０に示すステップＳ３０７の処理を終える。 <Internal counter processing>
As shown in FIG. 21, the effect control CPU 900 first confirms whether or not “1” is set to the value of an error flag ERR_FLG described later (step S400). If “1” is set in the error flag ERR_FLG, it is determined that an error has occurred (step S400: YES), and the process of step S307 shown in FIG.

一方、エラーフラグＥＲＲ_ＦＬＧに「０」が設定されていれば、エラーは発生中でないと判断し（ステップＳ４００：ＮＯ）、演出制御ＣＰＵ９００は、内部カウンタＩＮ_ＣＮＴの値が補正時刻（例えば、２４：００：００）に到達したか否かを確認する（ステップＳ４０１）。補正時刻に到達していなければ（ステップＳ４０１：ＹＥＳ）、演出制御ＣＰＵ９００は、後述するエラーカウンタＥＲＲ_ＣＮＴ及びアクセス禁止カウンタＡＢ_ＣＮＴの値をクリアする（ステップＳ４０２）。   On the other hand, if “0” is set in the error flag ERR_FLG, it is determined that no error has occurred (step S400: NO), and the presentation control CPU 900 sets the value of the internal counter IN_CNT to the correction time (for example, 24:00). : 00) is checked (step S401). If the correction time has not been reached (step S401: YES), the effect control CPU 900 clears values of an error counter ERR_CNT and an access prohibition counter AB_CNT, which will be described later (step S402).

次いで、演出制御ＣＰＵ９００は、カウントアップ開始フラグＣＵＳ_ＦＬＧに「１」が設定されていることを確認し、ＲＴＣ演出を実行する際使用される内部カウンタＩＮ_ＣＮＴのカウントアップを行い（ステップＳ４０３）、図２０に示すステップＳ３０７の処理を終える。このように、１ｍｓ毎のタイマ割込み内で、内部カウンタＩＮ_ＣＮＴのカウントアップを行うようにすれば、正確な日時をカウントすることができ、意図通りのＲＴＣ演出を実行させることができる。   Next, the effect control CPU 900 confirms that the count-up start flag CUS_FLG is set to “1”, counts up the internal counter IN_CNT used when executing the RTC effect (step S403), and FIG. The process of step S307 shown in FIG. As described above, if the internal counter IN_CNT is counted up within the timer interrupt every 1 ms, the accurate date and time can be counted and the intended RTC effect can be executed.

一方、補正時刻に到達していれば（ステップＳ４０１：ＮＯ）、ＲＴＣモジュール部９０５のシステムコントロール部９０５ｆ（図４参照）よりアクセス禁止フラグＡＢ_ＦＬＧの値を２回取得し、その２回取得したアクセス禁止フラグＡＢ_ＦＬＧのレベルが一致するか否かを確認した上で図示しない内部レジスタ内に格納し、そのアクセス禁止フラグＡＢ_ＦＬＧのレベルを確認する（ステップＳ４０４）。これにより、アクセス禁止フラグＡＢ_ＦＬＧの値が「１」であれば（ステップＳ４０４：＝１）、日時生成部９０５ｂにて計時している計時日時は、更新中であるため、日時生成部９０５ｂより計時日時を読み出さず、演出制御ＣＰＵ９００は、アクセス禁止カウンタＡＢ_ＣＮＴの値を＋１加算する（ステップＳ４０５）。   On the other hand, if the correction time has been reached (step S401: NO), the value of the access prohibition flag AB_FLG is acquired twice from the system control unit 905f (see FIG. 4) of the RTC module unit 905, and the access acquired twice. After confirming whether or not the level of the prohibition flag AB_FLG matches, it is stored in an internal register (not shown), and the level of the access prohibition flag AB_FLG is confirmed (step S404). As a result, if the value of the access prohibition flag AB_FLG is “1” (step S404: = 1), the time and date counted by the date and time generation unit 905b is being updated, so the time and date generation unit 905b counts the time. Without reading the date and time, the effect control CPU 900 adds +1 to the value of the access prohibition counter AB_CNT (step S405).

次いで、演出制御ＣＰＵ９００は、アクセス禁止カウンタＡＢ_ＣＮＴの値を確認し（ステップＳ４０６）、１０より小さければ（ステップＳ４０６：ＹＥＳ）、図２０に示すステップＳ３０７の処理を終える。   Next, the effect control CPU 900 checks the value of the access prohibition counter AB_CNT (step S406), and if it is smaller than 10 (step S406: YES), the process of step S307 shown in FIG.

一方、１０より大きければ（ステップＳ４０６：ＮＯ）、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５（図３参照）に何らかの異常が発生していると判断し、上記ステップＳ４００にて参照するエラーフラグＥＲＲ_ＦＬＧに「１」を設定し（ステップＳ４０７）、そして、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ４０８）、ＲＴＣ演出が実行されないようにした上で、図２０に示すステップＳ３０７の処理を終える。このようにすれば、意図しないＲＴＣ演出が実行されてしまう事態を防止することができる。   On the other hand, if it is greater than 10 (step S406: NO), the presentation control CPU 900 determines that some abnormality has occurred in the RTC module unit 905 (see FIG. 3), and sets the error flag ERR_FLG referred to in step S400. “1” is set (step S407), the RTC effect non-use flag RD_FLG is set to “1” (step S408), the RTC effect is not executed, and the process of step S307 shown in FIG. Finish. In this way, it is possible to prevent an unintended RTC effect from being executed.

他方、アクセス禁止フラグＡＢ_ＦＬＧの値が「０」であれば（ステップＳ４０４：＝０）、日時生成部９０５ｂにて計時している計時日時は、更新中でないため、演出制御ＣＰＵ９００は、図７に示すステップＳ５２と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、図示しない内部レジスタ内に格納する（ステップＳ４０９）。これにより、不正確な計時日時を日時生成部９０５ｂ（図４参照）より読み出してしまう事態を防止することができる。   On the other hand, if the value of the access prohibition flag AB_FLG is “0” (step S404: = 0), the timekeeping date / time counted by the date / time generation unit 905b is not being updated, and therefore the effect control CPU 900 performs the process shown in FIG. The same processing as step S52 shown is performed, and the time and date counted by the date and time generation unit 905b is read from the date and time generation unit 905b via the bus interface 905g and the system control unit 905f and stored in an internal register (not shown) ( Step S409). As a result, it is possible to prevent a situation in which an incorrect timing date and time is read from the date and time generation unit 905b (see FIG. 4).

次いで、演出制御ＣＰＵ９００は、上記複数回読み出した計時日時の値が一致していれば（ステップＳ４１０：ＹＥＳ）、ＲＴＣモジュール部９０５に何ら異常が発生していないと判断し、エラーカウンタＥＲＲ_ＣＮＴのカウント値をクリアする（ステップＳ４１１）。   Next, the effect control CPU 900 determines that no abnormality has occurred in the RTC module unit 905 if the time count values read out a plurality of times match (step S410: YES), and counts the error counter ERR_CNT. The value is cleared (step S411).

次いで、演出制御ＣＰＵ９００は、上記ステップ４０９にて、演出制御ＣＰＵ９００の内部レジスタ内に格納した計時日時を内部カウンタＩＮ_ＣＮＴにセットし、時刻補正を行い（ステップＳ４１２）、図２０に示すステップＳ３０７の処理を終える。   Next, the effect control CPU 900 sets the time and date stored in the internal register of the effect control CPU 900 to the internal counter IN_CNT in step 409, corrects the time (step S412), and performs the process of step S307 shown in FIG. Finish.

一方、計時日時の値が不一致であれば（ステップＳ４１０：ＮＯ）、エラーカウンタＥＲＲ_ＣＮＴの値を＋１加算する（ステップＳ４１３）。   On the other hand, if the timekeeping date and time values do not match (step S410: NO), +1 is added to the value of the error counter ERR_CNT (step S413).

次いで、演出制御ＣＰＵ９００は、エラーカウンタＥＲＲ_ＣＮＴの値を確認し（ステップＳ４１３）、１０より小さければ（ステップＳ４１４：ＹＥＳ）、図２０に示すステップＳ３０７の処理を終える。   Next, the effect control CPU 900 checks the value of the error counter ERR_CNT (step S413), and if it is smaller than 10 (step S414: YES), the process of step S307 shown in FIG.

一方、１０より大きければ（ステップＳ４１４：ＮＯ）、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５（図３参照）に何らかの異常が発生していると判断し、上記ステップＳ４００にて参照するエラーフラグＥＲＲ_ＦＬＧに「１」を設定し（ステップＳ４１５）、そして、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ４１６）、ＲＴＣ演出が実行されないようにした上で、図２０に示すステップＳ３０７の処理を終える。このようにすれば、意図しないＲＴＣ演出が実行されてしまう事態を防止することができる。   On the other hand, if it is larger than 10 (step S414: NO), the presentation control CPU 900 determines that some abnormality has occurred in the RTC module unit 905 (see FIG. 3), and sets the error flag ERR_FLG referred to in step S400. “1” is set (step S415), and the RTC effect non-use flag RD_FLG is set to “1” (step S416) so that the RTC effect is not executed, and the process of step S307 shown in FIG. Finish. In this way, it is possible to prevent an unintended RTC effect from being executed.

＜タイマ割込み処理＞
かくして、演出制御ＣＰＵ９００は、上記ステップＳ３０７（図２０参照）の処理を終えた後、図５に示すステップＳ９の処理にて用いる０〜３１までループ状にカウントするメインループカウンタＭＬ_ＣＮＴをインクリメント（＋１）し、そのインクリメントした値を１６分周（すなわち、１６で除算）する処理を行う（ステップＳ３０８）。そしてその後、演出制御ＣＰＵ９００は、ステップＳ３００の処理で退避しておいたレジスタを復帰させる（ステップＳ３０９）。これにより、図５に示す演出制御メイン処理に戻ることとなる。 <Timer interrupt processing>
Thus, after the process of step S307 (see FIG. 20) is finished, the effect control CPU 900 increments the main loop counter ML_CNT that counts in a loop from 0 to 31 used in the process of step S9 shown in FIG. The incremented value is divided by 16 (that is, divided by 16) (step S308). Then, the effect control CPU 900 restores the register saved in the process of step S300 (step S309). As a result, the process returns to the effect control main process shown in FIG.

しかして、以上説明した本実施形態によれば、不正確な計時日時を使用してしまう事態を防止することができる。   Therefore, according to this embodiment described above, it is possible to prevent a situation in which an incorrect time and date is used.

＜第２実施形態＞
次に、本発明に係る遊技機の第２実施形態を図２２〜図２５を参照して説明する。なお、第１実施形態と同一構成については、同一の符号を付し、説明は省略する。 Second Embodiment
Next, a second embodiment of the gaming machine according to the present invention will be described with reference to FIGS. In addition, about the same structure as 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted.

第２実施形態と第１実施形態の異なる点は、第１実施形態では、内部カウンタＩＮ_ＣＮＴのカウント値（演出用日時データ）を用いてＲＴＣ演出を実行したが、第２実施形態では、日時生成部９０５ｂにて計時している計時日時を取得し、ＲＴＣ演出を実行するものである。   The difference between the second embodiment and the first embodiment is that in the first embodiment, the RTC effect is executed using the count value of the internal counter IN_CNT (date data for effect), but in the second embodiment, the date and time is generated. The time and date measured by the unit 905b is acquired, and the RTC effect is executed.

そのため、第２実施形態は、演出制御基板９０の処理内容（プログラムの概要）のうち、図２２〜図２５に示す処理内容が第１実施形態と相違しており、それ以外の処理は、第１実施形態と同一である。それゆえ、以下では、処理内容が異なる部分のみ説明することとする。   Therefore, the second embodiment is different from the first embodiment in the processing contents shown in FIGS. 22 to 25 in the processing contents (outline of the program) of the effect control board 90, and the other processes are the first. Same as one embodiment. Therefore, in the following, only the parts with different processing contents will be described.

図２２に示すように、ステップＳ７（図５参照）のＲＴＣ確認処理の処理内容が相違する。すなわち、図２２に示すステップＳ７（図５参照）のＲＴＣ確認処理の詳細処理と、図６に示すステップＳ７（図５参照）のＲＴＣ確認処理の詳細処理とは、ステップＳ５００（図２２参照）の計時日時データ読み込み処理と、ステップＳ３０（図６参照）の内部カウンタの設定処理とが相違し、それ以外の処理は同一である。   As shown in FIG. 22, the processing contents of the RTC confirmation processing in step S7 (see FIG. 5) are different. That is, the detailed process of the RTC confirmation process in step S7 (see FIG. 5) shown in FIG. 22 and the detailed process of the RTC confirmation process in step S7 (see FIG. 5) shown in FIG. The time / date / time data reading process is different from the internal counter setting process in step S30 (see FIG. 6), and the other processes are the same.

このステップＳ５００に示す計時日時データ読み込み処理は、ステップＳ５２（図７参照）と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、演出制御ＣＰＵ９００の内部レジスタ（図示せず）内に格納するというものである（ステップＳ５００）。   The timed date / time data reading process shown in step S500 performs the same process as step S52 (see FIG. 7), and the timed date / time counted by the date / time generation unit 905b is obtained via the bus interface 905g and the system control unit 905f. It is read from the date and time generation unit 905b and stored in an internal register (not shown) of the effect control CPU 900 (step S500).

一方、図２３に示すように、ステップＳ１３（図５参照）のＲＴＣ処理の処理内容も相違する。すなわち、図２３に示す全設定終了処理は、ステップＳ１３（図５参照）のＲＴＣ処理の詳細処理（図９参照）のうち、ステップＳ７９の時間設定処理の詳細処理（図１０参照）のうち、ステップＳ９７の全設定終了処理の詳細処理を示すもので、図２３に示すステップＳ９７（図１０参照）の全設定処理と、図１７に示すステップＳ９７（図１０参照）の全設定処理とは、ステップＳ６００（図２２参照）の計時日時データ読み込み処理と、ステップＳ１７５（図１７参照）の内部カウンタの設定処理とが相違し、それ以外の処理は同一である。   On the other hand, as shown in FIG. 23, the processing contents of the RTC processing in step S13 (see FIG. 5) are also different. That is, the all setting end process shown in FIG. 23 includes the detailed process (see FIG. 9) of the RTC process in step S13 (see FIG. 5), the detailed process (see FIG. 10) in the time setting process in step S79 This is a detailed process of the all setting end process in step S97. The all setting process in step S97 (see FIG. 10) shown in FIG. 23 and the all setting process in step S97 (see FIG. 10) shown in FIG. The time / date data reading process in step S600 (see FIG. 22) is different from the internal counter setting process in step S175 (see FIG. 17), and the other processes are the same.

このステップＳ６００に示す計時日時データ読み込み処理は、ステップＳ５２（図７参照）と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、演出制御ＣＰＵ９００の内部レジスタ（図示せず）内に格納するというものである（ステップＳ６００）。なお、図１６に示す再設定確認処理のうち、第１実施形態と異なる部分があるため、その点について説明する。すなわち、第１実施形態において、演出制御ＣＰＵ９００は、ステップＳ１５２にて、演出制御ＲＡＭ９０２内のメモリ領域に格納した設定データ（ステップＳ１５０参照）を読み出し、内部カウンタＩＮ_ＣＮＴと比較し、西暦が極端に異なるか否か等を確認し、当該設定データが正常か否かを確認していたが、本実施形態においては、図２２に示すステップＳ５００にて、当該演出制御ＣＰＵ９００の内部レジスタ（図示せず）内に格納した計時日時と比較し、西暦が極端に異なるか否か等を確認している。そして、設定データが正常でなければ（ステップＳ１５２：ＮＯ）、演出制御ＣＰＵ９００は、ステータスフラグＳＴ_ＦＬＧに「００Ｈ」を設定し（ステップＳ１５３）、図１０に示すステップＳ９６の処理を終え、設定データが正常であれば（ステップＳ１５２：ＹＥＳ）、上記ステップＳ１５０にて演出制御ＲＡＭ９０２内のメモリ領域に格納した設定データを読み出し、当該演出制御ＣＰＵ９００の内部レジスタ（図示せず）内に格納した計時日時と比較し、差分があるか否かを確認する（ステップＳ１５４）。差分がある場合、演出制御ＣＰＵ９００は、現在時刻が変更されたと判断し（ステップＳ１５４：ＹＥＳ）、ステータスフラグＳＴ_ＦＬＧに「０６Ｈ」を設定し（ステップＳ１５５）、図１０に示すステップＳ９６の処理を終えることとなる。   The timed date / time data reading process shown in step S600 performs the same process as step S52 (see FIG. 7), and the timed date / time counted by the date / time generation unit 905b is obtained via the bus interface 905g and the system control unit 905f. It is read from the date and time generation unit 905b and stored in an internal register (not shown) of the effect control CPU 900 (step S600). In addition, since there exists a different part from 1st Embodiment among the reset confirmation processes shown in FIG. 16, the point is demonstrated. In other words, in the first embodiment, the effect control CPU 900 reads the setting data (see step S150) stored in the memory area in the effect control RAM 902 in step S152 and compares it with the internal counter IN_CNT, and the AD is extremely different. In this embodiment, in step S500 shown in FIG. 22, an internal register (not shown) of the effect control CPU 900 is checked. Compared with the time and date stored in the table, it is confirmed whether or not the year is extremely different. If the setting data is not normal (step S152: NO), the effect control CPU 900 sets “00H” to the status flag ST_FLG (step S153), finishes the process of step S96 shown in FIG. If normal (step S152: YES), the setting data stored in the memory area in the effect control RAM 902 is read in step S150, and the time and date stored in the internal register (not shown) of the effect control CPU 900 are stored. The comparison is performed to check whether there is a difference (step S154). If there is a difference, the effect control CPU 900 determines that the current time has been changed (step S154: YES), sets “06H” to the status flag ST_FLG (step S155), and ends the process of step S96 shown in FIG. It will be.

一方、図２４に示すように、タイマ割込み処理の処理内容も相違する。すなわち、図２４に示すタイマ割込み処理と、図２０に示すタイマ割込み処理とは、ステップＳ７００（図２４参照）の計時日時データ取得処理と、ステップＳ３０７の内部カウンタ処理とが相違し、それ以外の処理は同一である。この計時日時データ取得処理について、図２５を参照して具体的に説明する。   On the other hand, as shown in FIG. 24, the processing content of the timer interrupt processing is also different. That is, the timer interrupt process shown in FIG. 24 is different from the timer interrupt process shown in FIG. 20 in the time / date / time data acquisition process in step S700 (see FIG. 24) and the internal counter process in step S307. The process is the same. This time / date data acquisition processing will be specifically described with reference to FIG.

＜計時日時データ取得処理＞
図２５に示すように、演出制御ＣＰＵ９００は、まず、後述するエラーフラグＥＲＲ_ＦＬＧの値に「１」が設定されているかを確認する（ステップＳ８００）。エラーフラグＥＲＲ_ＦＬＧに「１」が設定されていれば、エラー発生中であると判断し（ステップＳ８００：ＹＥＳ）、図２４に示すステップＳ７００の処理を終える。 <Time data acquisition process>
As shown in FIG. 25, the effect control CPU 900 first checks whether or not “1” is set to the value of an error flag ERR_FLG described later (step S800). If “1” is set in the error flag ERR_FLG, it is determined that an error has occurred (step S800: YES), and the processing in step S700 shown in FIG. 24 is ended.

一方、エラーフラグＥＲＲ_ＦＬＧに「０」が設定されていれば、エラーは発生中でないと判断し（ステップＳ８００：ＮＯ）、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５のシステムコントロール部９０５ｆ（図４参照）よりアクセス禁止フラグＡＢ_ＦＬＧの値を２回取得し、その２回取得したアクセス禁止フラグＡＢ_ＦＬＧのレベルが一致するか否かを確認した上で図示しない内部レジスタ内に格納し、そのアクセス禁止フラグＡＢ_ＦＬＧのレベルを確認する（ステップＳ８０１）。これにより、アクセス禁止フラグＡＢ_ＦＬＧの値が「０」であれば（ステップＳ８０１：＝０）日時生成部９０５ｂにて計時している計時日時は、更新中でないため、演出制御ＣＰＵ９００は、アクセス禁止カウンタＡＢ_ＣＮＴの値をクリアする（ステップＳ８０２）。   On the other hand, if “0” is set in the error flag ERR_FLG, it is determined that no error has occurred (step S800: NO), and the presentation control CPU 900 determines the system control unit 905f of the RTC module unit 905 (see FIG. 4). Then, the value of the access prohibition flag AB_FLG is acquired twice, the level of the access prohibition flag AB_FLG acquired twice is confirmed and stored in an internal register (not shown), and the access prohibition flag AB_FLG The level is confirmed (step S801). As a result, if the value of the access prohibition flag AB_FLG is “0” (step S801: = 0), since the time and date counted by the date and time generation unit 905b is not being updated, the effect control CPU 900 causes the access prohibition counter The value of AB_CNT is cleared (step S802).

次いで、演出制御ＣＰＵ９００は、ステップＳ５２（図７参照）と同一の処理を行い、日時生成部９０５ｂにて計時している計時日時をバスインターフェース９０５ｇ及びシステムコントロール部９０５ｆを介して日時生成部９０５ｂより読み出し、図示しない内部レジスタ内に格納し（ステップＳ８０３）、図２４に示すステップＳ７００の処理を終える。なお、この処理にて格納された計時日時が、ステップＳ１４（図５参照）にて使用されることとなる。すなわち、ステップＳ１４にて、演出制御ＣＰＵ９００は、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「０」が設定されていれば、ＲＴＣ演出を実行すると判断し、当該計時日時を用いたＲＴＣ演出に応じた制御信号並びに上記決定された演出パターンに応じた制御信号を生成する。すなわち、光に関する制御信号、音に関する制御信号を生成するというものである。   Next, the effect control CPU 900 performs the same processing as step S52 (see FIG. 7), and the date and time counted by the date and time generation unit 905b is sent from the date and time generation unit 905b via the bus interface 905g and the system control unit 905f. The data is read and stored in an internal register (not shown) (step S803), and the process of step S700 shown in FIG. The time and date stored in this process is used in step S14 (see FIG. 5). In other words, in step S14, if the RTC effect non-use flag RD_FLG is set to “0”, the effect control CPU 900 determines that the RTC effect is to be executed, and a control signal corresponding to the RTC effect using the time and date. And the control signal according to the determined production pattern is generated. That is, a control signal related to light and a control signal related to sound are generated.

一方、アクセス禁止フラグＡＢ_ＦＬＧの値が「１」であれば（ステップＳ８０１：＝１）、日時生成部９０５ｂにて計時している計時日時は、更新中であるため、日時生成部９０５ｂより計時日時を読み出さず、アクセス禁止カウンタＡＢ_ＣＮＴの値を＋１加算する（ステップＳ８０４）。これにより、不正確な計時日時を日時生成部９０５ｂ（図４参照）より読み出してしまう事態を防止することができる。   On the other hand, if the value of the access prohibition flag AB_FLG is “1” (step S801: = 1), the timing date and time counted by the date and time generation unit 905b is being updated. Is not read, and the value of the access prohibition counter AB_CNT is incremented by +1 (step S804). As a result, it is possible to prevent a situation in which an incorrect timing date and time is read from the date and time generation unit 905b (see FIG. 4).

次いで、演出制御ＣＰＵ９００は、アクセス禁止カウンタＡＢ_ＣＮＴの値を確認する（ステップＳ８０５）。そして、１０より小さければ（ステップＳ８０５：ＹＥＳ）、図２４に示すステップＳ７００の処理を終える。   Next, the effect control CPU 900 checks the value of the access prohibition counter AB_CNT (step S805). If it is smaller than 10 (step S805: YES), the process of step S700 shown in FIG.

一方、１０より大きければ（ステップＳ８０５：ＮＯ）、演出制御ＣＰＵ９００は、ＲＴＣモジュール部９０５（図３参照）に何らかの異常が発生していると判断し、上記ステップＳ８００にて参照するエラーフラグＥＲＲ_ＦＬＧに「１」を設定し（ステップＳ８０６）、ＲＴＣ演出不使用フラグＲＤ_ＦＬＧに「１」を設定し（ステップＳ８０７）、ＲＴＣ演出が実行されないようにした上で、図２４に示すステップＳ７００の処理を終える。このようにすれば、意図しないＲＴＣ演出が実行されてしまう事態を防止することができる。   On the other hand, if it is larger than 10 (step S805: NO), the presentation control CPU 900 determines that some abnormality has occurred in the RTC module unit 905 (see FIG. 3), and sets the error flag ERR_FLG referred to in step S800. “1” is set (step S806), the RTC effect non-use flag RD_FLG is set to “1” (step S807), the RTC effect is not executed, and the process of step S700 shown in FIG. 24 is finished. . In this way, it is possible to prevent an unintended RTC effect from being executed.

しかして、以上説明した本実施形態においても、不正確な計時日時を使用してしまう事態を防止することができる。   Therefore, even in the present embodiment described above, it is possible to prevent a situation in which an incorrect time and date is used.

なお、第１実施形態及び第２実施形態において示すＲＴＣ演出とは、予告等の演出に限らず、時刻や日付を表示したり、特定の日時に達するまでの残日時をカウント方式で表示したりする等の幅広い演出態様のことをいう。   The RTC effects shown in the first embodiment and the second embodiment are not limited to effects such as notices, but display the time and date, or display the remaining date and time until a specific date and time is reached. It refers to a wide range of effects such as performing.

また、本実施形態においては、ＲＴＣ用ＲＡＭ９０６に、ＲＴＣモジュール部９０５の機能を使用するかしないかの設定信号を格納する例だけを示したが、それに限らず、主制御基板６０より送信される現在の遊技状態等を格納しても良い。   In the present embodiment, an example in which the setting signal indicating whether or not to use the function of the RTC module unit 905 is stored in the RTC RAM 906 is shown, but the present invention is not limited thereto, and is transmitted from the main control board 60. The current game state and the like may be stored.

１ パチンコ遊技機
９０ 演出制御基板
９００ 演出制御ＣＰＵ
９０１ 演出制御ＲＯＭ
９０２ 演出制御ＲＡＭ
９０５ ＲＴＣモジュール部（計時手段）
ＩＮ_ＣＮＴ 内部カウンタ（日時生成手段） 1 Pachinko machine 90 Production control board 900 Production control CPU
901 Production control ROM
902 Production control RAM
905 RTC module (time measuring means)
IN_CNT Internal counter (date and time generation means)

Claims (1)

日時を計時する計時手段と、
前記計時手段にて計時した日時を取得する第１計時取得手段と、
前記第１計時取得手段にて日時を取得してから所定時間経過後、前記計時手段にて計時した日時を再度取得する第２計時取得手段と、
前記第２計時取得手段にて取得した計時日時と、前記第１計時取得手段にて取得した計時日時との差分をとる差分取得手段と、
前記差分取得手段にて取得した差分が所定時間以上であるか否かを判定する判定手段と、
前記計時手段にて計時した日時とは別に設定時間毎にカウント値を更新するカウント更新手段とを有し、
前記カウント更新手段は、前記判定手段にて、前記差分が所定時間以上であると判定された場合、前記第２計時取得手段にて取得した計時日時に基づいて前記カウント値の更新を開始し、そのカウント値を前記計時手段にて計時した日時によらず設定時間毎に更新してなることを特徴とする遊技機。 A time measuring means for measuring the date and time;
First time acquisition means for acquiring the date and time measured by the time measurement means;
After a predetermined time after obtaining the time hand date the first timing acquisition means, a second timing acquisition means for acquiring the date and time clocked again by the clock means,
Difference acquisition means for taking a difference between the time and date acquired by the second time acquisition means and the time and date acquired by the first time acquisition means;
Determination means for determining whether or not the difference acquired by the difference acquisition means is a predetermined time or more ;
Count update means for updating the count value every set time separately from the date and time measured by the time measuring means ,
The count update means starts updating the count value based on the time and date acquired by the second time acquisition means when the determination means determines that the difference is not less than a predetermined time, A gaming machine , wherein the count value is updated every set time regardless of the date and time measured by the time measuring means .
JP2013024803A 2013-02-12 2013-02-12 Game machine Active JP5658775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013024803A JP5658775B2 (en) 2013-02-12 2013-02-12 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013024803A JP5658775B2 (en) 2013-02-12 2013-02-12 Game machine

Publications (2)

Publication Number Publication Date
JP2014151074A JP2014151074A (en) 2014-08-25
JP5658775B2 true JP5658775B2 (en) 2015-01-28

Family

ID=51573541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013024803A Active JP5658775B2 (en) 2013-02-12 2013-02-12 Game machine

Country Status (1)

Country Link
JP (1) JP5658775B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5645420B2 (en) * 2010-02-22 2014-12-24 株式会社三共 Game machine
JP6063618B2 (en) * 2011-09-06 2017-01-18 京楽産業．株式会社 Game machine

Also Published As

Publication number Publication date
JP2014151074A (en) 2014-08-25

Similar Documents

Publication Publication Date Title
JP4966357B2 (en) Game machine
JP4857315B2 (en) Bullet ball machine
JP2010259594A (en) Game machine
JP4869304B2 (en) Bullet ball machine
JP2014151073A (en) Game machine
JP5032420B2 (en) Bullet ball machine
JP2010259590A (en) Game machine
JP2011092659A (en) Game machine
JP2010227369A (en) Game machine
JP5661731B2 (en) Game machine
JP2014151071A (en) Game machine
JP5127801B2 (en) Game machine
JP5313376B2 (en) Game machine
JP2010259591A (en) Game machine
JP5658775B2 (en) Game machine
JP4866450B2 (en) Game machine
JP2015042359A (en) Game machine
JP6307113B2 (en) Game machine
JP2014151072A (en) Game machine
JP2018088960A (en) Game machine
JP5959226B2 (en) Game machine
JP5959227B2 (en) Game machine
JP6307112B2 (en) Game machine
JP6242971B2 (en) Game machine
JP5726228B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R150 Certificate of patent or registration of utility model

Ref document number: 5658775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250