JP5649710B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP5649710B2
JP5649710B2 JP2013230733A JP2013230733A JP5649710B2 JP 5649710 B2 JP5649710 B2 JP 5649710B2 JP 2013230733 A JP2013230733 A JP 2013230733A JP 2013230733 A JP2013230733 A JP 2013230733A JP 5649710 B2 JP5649710 B2 JP 5649710B2
Authority
JP
Japan
Prior art keywords
liquid crystal
light
light receiving
pixel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013230733A
Other languages
Japanese (ja)
Other versions
JP2014044433A (en
Inventor
正文 國井
正文 國井
伊藤　良一
良一 伊藤
池田　雅延
雅延 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2013230733A priority Critical patent/JP5649710B2/en
Publication of JP2014044433A publication Critical patent/JP2014044433A/en
Application granted granted Critical
Publication of JP5649710B2 publication Critical patent/JP5649710B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、液晶表示装置、および、その製造方法に関する。特に、本発明は、互いに対面する一対の基板と、その一対の基板が対面する間に設けられている液晶層とを有する液晶パネルを含み、一方の基板において他方の基板に対面する面の側に一対の電極が形成されており、当該一対の電極が液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、その一方の基板において他方の基板に対面する面に、他方の基板の側から一方の基板の側へ液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子が形成される液晶表示装置、および、その製造方法に関する。   The present invention relates to a liquid crystal display device and a manufacturing method thereof. In particular, the present invention includes a liquid crystal panel having a pair of substrates facing each other and a liquid crystal layer provided between the pair of substrates facing each other, and the side of the surface facing the other substrate in one substrate A pair of electrodes is formed, and the pair of electrodes applies a lateral electric field to the liquid crystal layer to display an image in the pixel region, and one substrate faces the other substrate. A liquid crystal display device in which a light receiving element that receives incident light incident on a surface of the other substrate from the side of the other substrate through the liquid crystal layer via the liquid crystal layer is received by the light receiving surface; and It relates to the manufacturing method.

液晶表示装置は、一対の基板の間に液晶層が封入された液晶パネルを、表示パネルとして有している。液晶パネルは、たとえば、透過型であり、液晶パネルの背面に設けられたバックライトなどの照明装置により出射された照明光を変調して透過させる。そして、その変調した照明光によって画像の表示が、液晶パネルの正面において実施される。   The liquid crystal display device includes a liquid crystal panel in which a liquid crystal layer is sealed between a pair of substrates as a display panel. The liquid crystal panel is, for example, a transmissive type, and modulates and transmits illumination light emitted by an illumination device such as a backlight provided on the back surface of the liquid crystal panel. The image is displayed on the front surface of the liquid crystal panel by the modulated illumination light.

この液晶パネルは、たとえば、アクティブマトリクス方式であり、画素スイッチング素子として機能する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が画素領域に複数形成されているＴＦＴアレイ基板と、そのＴＦＴアレイ基板に対面するように対向する対向基板と、ＴＦＴアレイ基板および対向基板の間に設けられた液晶層とを有する。   This liquid crystal panel is, for example, an active matrix system, and a TFT array substrate in which a plurality of thin film transistors (TFTs) functioning as pixel switching elements are formed in a pixel region, and so as to face the TFT array substrate It has a counter substrate facing each other, and a liquid crystal layer provided between the TFT array substrate and the counter substrate.

このアクティブマトリクス方式の液晶パネルにおいては、画素スイッチング素子が画素電極に電位を入力することによって、画素電極と共通電極との間において生ずる電界を液晶層に印加して、液晶層の液晶分子の配向を変化させる。そして、これにより、その画素を透過する光の透過率を制御し、その透過する光を変調させ、画像の表示を実施する。   In this active matrix type liquid crystal panel, when the pixel switching element inputs a potential to the pixel electrode, an electric field generated between the pixel electrode and the common electrode is applied to the liquid crystal layer, thereby aligning the liquid crystal molecules in the liquid crystal layer. To change. Thus, the transmittance of light transmitted through the pixel is controlled, the transmitted light is modulated, and an image is displayed.

このような液晶パネルにおいては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード，ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード，垂直配向モードなどの他、横電界を液晶層に印加するモードとして、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｃｈｉｎｇ）方式など、さまざまな表示モードが知られている。この液晶層に横電界を印加するモードにおいては、視線方向から見た液晶分子の誘電異方性をなく、好適な広視野角特性が実現できる（たとえば、特許文献１参照）。   In such a liquid crystal panel, in addition to a TN (Twisted Nematic) mode, an ECB (Electrically Controlled Birefringence) mode, a vertical alignment mode, and the like, modes for applying a horizontal electric field to the liquid crystal layer include an FFS (Fringe Field Switching) method, an IPS mode. Various display modes such as the (In-Plane-Switching) method are known. In this mode in which a lateral electric field is applied to the liquid crystal layer, there is no dielectric anisotropy of liquid crystal molecules viewed from the viewing direction, and a suitable wide viewing angle characteristic can be realized (see, for example, Patent Document 1).

また、上記のような液晶パネルにおいては、画素スイッチング素子として機能するＴＦＴなどの半導体素子の他に、光を受光して受光データを得る受光素子が画素領域に内蔵されたものが提案されている（たとえば、特許文献２，特許文献３参照）。たとえば、ＰＩＮ型のフォトダイオードが、受光素子として集積化されている。   In addition to the semiconductor elements such as TFTs that function as pixel switching elements, the liquid crystal panel as described above has been proposed in which a light receiving element that receives light and obtains light reception data is incorporated in the pixel region. (For example, see Patent Document 2 and Patent Document 3). For example, PIN type photodiodes are integrated as light receiving elements.

上記の液晶パネルは、その内蔵する受光素子を位置センサ素子として利用することで、ユーザーインターフェイスとしての機能が実現できる。このタイプの液晶パネルにおいては、液晶パネルの前面に、別途、抵抗膜方式や静電容量方式の外付けのタッチパネルを設置する必要がなくなる。したがって、装置の低コスト化が可能になると共に、小型化および薄型化を容易に実現できる。また、さらに、抵抗膜方式や静電容量方式のタッチパネルを設置した場合には、そのタッチパネルによって画素領域において透過する光が減少する場合や、その光が干渉される場合があるため、表示画像の品質が低下する場合があるが、上記のように位置センサ素子として液晶パネルに受光素子を内蔵することによって、この不具合の発生を防止できる。   The above-described liquid crystal panel can realize a function as a user interface by using a built-in light receiving element as a position sensor element. In this type of liquid crystal panel, there is no need to separately install an external touch panel of a resistive film type or a capacitance type on the front surface of the liquid crystal panel. Therefore, the cost of the apparatus can be reduced, and the size and thickness can be easily realized. Furthermore, when a resistive film type or capacitive type touch panel is installed, the light transmitted through the pixel region by the touch panel may decrease or the light may interfere with the display image. Although the quality may be lowered, the occurrence of this problem can be prevented by incorporating the light receiving element in the liquid crystal panel as the position sensor element as described above.

この液晶パネルにおいては、たとえば、バックライトから出射された照明光が液晶パネルを透過し、その液晶パネルの正面に触れられたユーザーの指やスタイラスペンなどの被検知体において反射された可視光線を、その内蔵された受光素子が受光する。その後、その受光素子によって得られた受光データに基づいて、液晶パネルの正面において被検知体が接触した座標位置を特定し、その特定された位置に対応する操作が、液晶表示装置自身や、その液晶表示装置を含む電子機器において実施される。   In this liquid crystal panel, for example, the illumination light emitted from the backlight is transmitted through the liquid crystal panel, and the visible light reflected by the detection object such as a user's finger or stylus pen touching the front of the liquid crystal panel is used. The built-in light receiving element receives light. After that, based on the light reception data obtained by the light receiving element, the coordinate position where the detection target body is in contact with the front surface of the liquid crystal panel is specified, and the operation corresponding to the specified position is performed by the liquid crystal display device itself, It is implemented in an electronic device including a liquid crystal display device.

上記のように、液晶パネルに内蔵された受光素子を用いて、被検知体の座標位置を検出する場合には、その受光素子によって得られる受光データは、外光に含まれる可視光線の影響によって、多くのノイズを含む場合がある。また、黒表示などのように、暗い画像を表示する場合には、被検知体によって反射された可視光線が受光素子の受光面に到達しにくいため、可視光線を受光することが困難である。このため、正確に、被検知体の位置について検出をすることが困難な場合がある。   As described above, when the coordinate position of the detected object is detected using the light receiving element built in the liquid crystal panel, the light reception data obtained by the light receiving element is influenced by the visible light included in the external light. May contain a lot of noise. Further, when displaying a dark image such as black display, it is difficult to receive visible light because the visible light reflected by the detection object hardly reaches the light receiving surface of the light receiving element. For this reason, it may be difficult to accurately detect the position of the detected object.

このような不具合を改善するために、赤外線など、可視光線以外の不可視光線を用いる技術が提案されている（たとえば、特許文献４，特許文献５参照）。   In order to improve such a problem, techniques using invisible light other than visible light such as infrared rays have been proposed (see, for example, Patent Document 4 and Patent Document 5).

ここでは、被検知体から出射される赤外線などの不可視光線を受光素子が受光することによって、受光データを取得し、その取得したデータに基づいて、被検知体の位置を特定している。特に、人間の指は、赤外光波長での表面反射率が高いため、赤外光を用いることが好適である。   Here, the light receiving element receives invisible light such as infrared rays emitted from the detected object, thereby acquiring received light data, and specifying the position of the detected object based on the acquired data. In particular, since a human finger has high surface reflectance at an infrared light wavelength, it is preferable to use infrared light.

特開２００７−２２６２００号公報JP 2007-226200 A 特開２００６−３８５７号公報JP 2006-3857 A 特開２００７−１２８４９７号公報JP 2007-128497 A 特開２００４−３１８８１９号公報JP 2004-318819 A 特開２００５−２７５６４４号公報JP 2005-275644 A

ＦＦＳ方式やＩＰＳ方式のように横電界を液晶層に印加する表示モードの場合においては、横電界を液晶層に印加する一対の電極の両者が、ＴＦＴアレイ基板に設けられる。ここでは、その一対の電極の両者は、画素スイッチング素子などの半導体素子を被覆するように形成された平坦化膜上において、互いの間に絶縁膜を介在して形成される。   In the case of a display mode in which a lateral electric field is applied to the liquid crystal layer as in the FFS mode or the IPS mode, both of the pair of electrodes for applying the lateral field to the liquid crystal layer are provided on the TFT array substrate. Here, both of the pair of electrodes are formed on a planarizing film formed so as to cover a semiconductor element such as a pixel switching element with an insulating film interposed therebetween.

図２９と図３０は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面
図である。図２９と図３０とにおいては、ＦＦＳ方式の液晶パネルを製造する際の製造工
程において、ＴＦＴアレイ基板２０１を製造する製造工程を、図２９（Ａ），図２９（Ｂ
），図３０（Ｃ），図３０（Ｄ）の順で示している。 29 and 30 are cross-sectional views showing the main part of the manufacturing process when manufacturing the FFS mode liquid crystal panel. 29 and 30, the manufacturing process for manufacturing the TFT array substrate 201 in the manufacturing process for manufacturing the FFS mode liquid crystal panel is shown in FIGS. 29A and 29B.
), FIG. 30 (C), and FIG. 30 (D) in this order.

まず、図２９（Ａ）に示すように、ガラス基板２０１ｇの表面に画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとの各半導体素子を形成する。   First, as shown in FIG. 29A, the semiconductor elements of the pixel switching element 31, the light receiving element 32, and the peripheral circuit element SK are formed on the surface of the glass substrate 201g.

ここでは、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のＴＦＴを、画素スイッチング素子３１および周辺回路素子ＳＫとして形成する。また、ＰＩＮ構造のフォトダイオードを、受光素子３２として形成する。   Here, for example, bottom-gate TFTs using polysilicon as a semiconductor thin film are formed as the pixel switching element 31 and the peripheral circuit element SK. In addition, a photodiode having a PIN structure is formed as the light receiving element 32.

そして、図２９（Ａ）に示すように、その各半導体素子を被覆するように、ガラス基板２０１ｇの表面に平坦化膜６０ａを形成する。   Then, as shown in FIG. 29A, a planarizing film 60a is formed on the surface of the glass substrate 201g so as to cover each semiconductor element.

たとえば、アクリル樹脂などの有機材料を用いて、この平坦化膜６０ａを形成する。   For example, the planarizing film 60a is formed using an organic material such as an acrylic resin.

つぎに、図２９（Ｂ）に示すように、第１の透明導電膜６２ａｔを形成する。   Next, as shown in FIG. 29B, a first transparent conductive film 62at is formed.

ここでは、ＩＴＯなどの透明な導電材料を用いて、平坦化膜６０ａを被覆するように、この第１の透明導電膜６２ａｔを形成する。   Here, the first transparent conductive film 62at is formed using a transparent conductive material such as ITO so as to cover the planarizing film 60a.

そして、図２９（Ｂ）に示すように、絶縁膜６０ｂを形成する。   Then, as shown in FIG. 29B, an insulating film 60b is formed.

ここでは、たとえば、シリコン窒化膜を、絶縁膜６０ｂとして、第１の透明導電膜６２ａｔを被覆するように形成する。   Here, for example, a silicon nitride film is formed as the insulating film 60b so as to cover the first transparent conductive film 62at.

そして、さらに、図２９（Ｂ）に示すように、第２の透明導電膜６２ｂｔを形成する。   Further, as shown in FIG. 29B, a second transparent conductive film 62bt is formed.

ここでは、ＩＴＯなどの透明な導電材料を用いて、絶縁膜６０ｂを被覆するように、第２の透明導電膜６２ｂｔを形成する。   Here, the second transparent conductive film 62bt is formed using a transparent conductive material such as ITO so as to cover the insulating film 60b.

つぎに、図３０（Ｃ）に示すように、画素電極６２ｂを形成する。   Next, as shown in FIG. 30C, the pixel electrode 62b is formed.

ここでは、第２の透明導電膜６２ｂｔをリソグラフィ技術によってパターン加工することで、画素電極６２ｂを形成する。具体的には、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された領域に対応するように、画素電極６２ｂを形成する。たとえば、平面構造が櫛歯状になるように、第２の透明導電膜６２ｂｔをウェットエッチング処理でパターン加工することによって、画素電極６２ｂを形成する。   Here, the pixel electrode 62b is formed by patterning the second transparent conductive film 62bt by a lithography technique. Specifically, the pixel electrode 62b is formed on the surface of the glass substrate 201g so as to correspond to the region where the pixel switching element 31 is formed. For example, the pixel electrode 62b is formed by patterning the second transparent conductive film 62bt by wet etching so that the planar structure has a comb shape.

つぎに、図３０（Ｄ）に示すように、絶縁膜６０ｂをパターン加工する。   Next, as shown in FIG. 30D, the insulating film 60b is patterned.

ここでは、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された領域に絶縁膜６０ｂを残し、他の受光素子３２と周辺回路素子ＳＫとが形成された領域に絶縁膜６０ｂを除去するように、リソグラフィ技術によって、絶縁膜６０ｂをパターン加工する。具体的には、ドライエッチング処理によって絶縁膜６０ｂをパターン加工する。たとえば、アルゴン（Ａｒ）で希釈した六フッ化硫黄（ＳＦ６）ガスを、０．５〜１５Ｐａの圧力の下、１５００〜５０００Ｗ、ステージ温度０〜３０℃、エッチング時間３０〜６０秒の条件において、絶縁膜６０ｂをパターン加工する。   Here, on the surface of the glass substrate 201g, the insulating film 60b is left in the region where the pixel switching element 31 is formed, and the insulating film 60b is removed in the region where the other light receiving element 32 and the peripheral circuit element SK are formed. Then, the insulating film 60b is patterned by a lithography technique. Specifically, the insulating film 60b is patterned by dry etching. For example, sulfur hexafluoride (SF6) gas diluted with argon (Ar) under conditions of 1500 to 5000 W, stage temperature 0 to 30 ° C., etching time 30 to 60 seconds under a pressure of 0.5 to 15 Pa, The insulating film 60b is patterned.

そして、図３０（Ｄ）に示すように、共通電極６２ａを形成する。   Then, as shown in FIG. 30D, the common electrode 62a is formed.

ここでは、第１の透明導電膜６２ａｔをパターン加工することで、共通電極６２ａを形成する。具体的には、ガラス基板２０１ｇの面において、絶縁膜６０ｂと同様な形状になるように、共通電極６２ａを形成する。たとえば、第１の透明導電膜６２ａｔをウェットエッチング処理し、パターン加工することによって、共通電極６２ａを形成する。   Here, the common electrode 62a is formed by patterning the first transparent conductive film 62at. Specifically, the common electrode 62a is formed on the surface of the glass substrate 201g so as to have the same shape as the insulating film 60b. For example, the common electrode 62a is formed by wet-etching and patterning the first transparent conductive film 62at.

そして、各部が形成されたＴＦＴアレイ基板と対向基板２０２とを貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板と対向基板とのそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。その後、そのＴＦＴアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。   Then, the TFT array substrate on which each part is formed and the counter substrate 202 are bonded together. Here, in bonding, after forming an alignment film with, for example, polyimide on each of the TFT array substrate and the counter substrate, the alignment film is rubbed. Then, the TFT array substrate and the counter substrate are bonded so as to face each other with a gap therebetween. Thereafter, liquid crystal is injected into the space between the TFT array substrate and the counter substrate, and the liquid crystal layer is aligned to form a liquid crystal panel. Then, peripheral devices such as a polarizing plate and a backlight are mounted to complete a liquid crystal display device.

上記のように、ＦＦＳ方式の液晶パネルにおいては、ＴＦＴアレイ基板に画素電極６２ｂと共通電極６２ａとの両者が設けられている。そして、その画素電極６２ｂと共通電極６２ａとの間には、絶縁膜６０ｂが介在している。   As described above, in the FFS mode liquid crystal panel, both the pixel electrode 62b and the common electrode 62a are provided on the TFT array substrate. An insulating film 60b is interposed between the pixel electrode 62b and the common electrode 62a.

上記の液晶パネルにて、受光素子３２が設けられたセンサ領域ＳＡにおいては、絶縁膜６０ｂがドライエッチング処理によって除去されている。このため、そのドライエッチング処理におけるプラズマによって、受光素子３２にダメージが与えられ、受光素子３２の光感度が劣化し、暗電流の発生が増加する不具合が生ずる場合がある。   In the above liquid crystal panel, in the sensor region SA where the light receiving element 32 is provided, the insulating film 60b is removed by a dry etching process. For this reason, the light-receiving element 32 may be damaged by the plasma in the dry etching process, the photosensitivity of the light-receiving element 32 may be deteriorated, and there may be a problem that the generation of dark current increases.

特に、絶縁膜６０ｂをシリコン窒化膜で形成した場合には、ウェットエッチング処理におけるエッチングレートが低いため、生産効率の低下が生ずる。また、平坦化膜６０ａ上に残渣が残り、受光素子の受光データのＳ／Ｎ比が低下する場合がある。このため、ウェットエッチング処理ではなく、ドライエッチング処理にて、このシリコン窒化膜の絶縁膜６０ｂをパターン加工する場合が多く、上記の不具合の発生が顕在化する場合がある。   In particular, when the insulating film 60b is formed of a silicon nitride film, the production rate is reduced because the etching rate in the wet etching process is low. Further, a residue may remain on the planarizing film 60a, and the S / N ratio of the light reception data of the light receiving element may be lowered. For this reason, the insulating film 60b of the silicon nitride film is often patterned by a dry etching process instead of a wet etching process, and the occurrence of the above-described problem may become obvious.

したがって、本発明は、受光素子の光感度が向上し、暗電流の発生を抑制可能な液晶表示装置、および、その製造方法を提供する。   Therefore, the present invention provides a liquid crystal display device in which the photosensitivity of the light receiving element is improved and generation of dark current can be suppressed, and a manufacturing method thereof.

本発明は、第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第１基板において前記第２基板に対面する面の側に第１および第２の電極が形成されており、当該第１および第２の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、前記画素領域において複数の画素に対応するように複数設けられる画素スイッチング素子と、前記第２基板に対面する面の側において前記受光素子及び画素スイッチング素子を被覆するように設けられた平坦化膜と、前記画素領域における前記平坦化膜上であって、前記第１および第２の電極の互いの間に設けられる絶縁膜と、前記第１の電極と同層であり、前記受光素子が設けられたセンサ領域に対応する領域に設けられる第１の透明導電膜と、前記第２の電極と同層であり、前記センサ領域に対応する領域に設けられた第２の透明導電膜と、を含み、前記絶縁膜は、前記平坦化膜の表面において、前記第１の透明導電膜を被覆するように、前記受光素子が設けられたセンサ領域に対応する領域にも設けられ、前記第２の透明導電膜は、前記絶縁膜を覆って設けられており、前記第１の透明導電膜には、前記画素領域において前記複数の画素に共通する共通電極と同じ電位が印加されており、前記第２の透明導電膜は、前記第２の電極と同じパターン加工がされていない、液晶表示装置。 The present invention includes a liquid crystal panel including a first substrate, a second substrate facing the first substrate, and a liquid crystal layer disposed between the first substrate and the second substrate, In one substrate, first and second electrodes are formed on the side of the surface facing the second substrate, and the first and second electrodes apply a lateral electric field to the liquid crystal layer to thereby form a pixel region. A liquid crystal display device for displaying an image in which a light receiving surface receives incident light incident on the liquid crystal layer from the second substrate side to the first substrate side, and generates light reception data An element, a plurality of pixel switching elements provided so as to correspond to a plurality of pixels in the pixel region, and a flat surface provided so as to cover the light receiving element and the pixel switching element on the side facing the second substrate A chemical membrane; and An insulating film provided between the first and second electrodes on the planarizing film in an elementary region, and a sensor provided in the same layer as the first electrode and provided with the light receiving element A first transparent conductive film provided in a region corresponding to the region, and a second transparent conductive film provided in a region corresponding to the sensor region and in the same layer as the second electrode , An insulating film is also provided in a region corresponding to the sensor region in which the light receiving element is provided so as to cover the first transparent conductive film on the surface of the planarizing film, and the second transparent conductive film , the insulating film is provided to cover, wherein the first transparent conductive film, before SL has the same potential as the common electrode that is common is applied to the plurality of pixels in the pixel region, the second The transparent conductive film has the same pattern processing as the second electrode. Not, a liquid crystal display device.

好適には、前記第２の電極と同層であり、前記センサ領域に対応する領域に設けられ、前記絶縁膜を覆う第２の透明電極膜をさらに含み、前記第２の透明電極膜は、前記第２の電極と同じパターン加工がされていない。 Preferably, the second transparent electrode film is the same layer as the second electrode, is provided in a region corresponding to the sensor region, and covers the insulating film, and the second transparent electrode film includes: The same pattern processing as the second electrode is not performed.

好適には、前記液晶パネルは、前記画素領域の周辺に位置する周辺領域において、前記画素スイッチング素子と前記受光素子とを駆動する周辺駆動回路が、前記第１基板に形成されており、前記第１および第２の電極は、前記周辺領域において形成されず、前記画素領域において形成されている。   Preferably, in the liquid crystal panel, a peripheral drive circuit for driving the pixel switching element and the light receiving element is formed on the first substrate in a peripheral region located around the pixel region, and the first substrate The first and second electrodes are not formed in the peripheral region, but are formed in the pixel region.

好適には、前記液晶パネルにおいて前記第２基板側の面に移動された被検知体の位置を検出する位置検出部を含み、前記受光素子は、前記画素領域において複数が配置されており、前記位置検出部は、前記複数の受光素子によって生成された受光データに基づいて、前記被検知体の位置を検出する。   Preferably, the liquid crystal panel includes a position detection unit that detects a position of the detection object moved to the surface on the second substrate side, and a plurality of the light receiving elements are arranged in the pixel region, The position detection unit detects the position of the detected object based on light reception data generated by the plurality of light receiving elements.

好適には、前記液晶パネルにおいて前記第１基板側の面に照明光を出射する照明部を含み、前記液晶パネルは、前記照明部によって出射された照明光が、前記第１基板側の面から前記第２基板側の面へ透過し、当該透過した光によって前記画素領域において画像を表示するように構成されており、前記受光素子は、前記照明部によって出射され、前記液晶パネルを透過した照明光が、前記被検知体によって反射された反射光を前記受光面において受光する。   Preferably, the liquid crystal panel includes an illumination unit that emits illumination light to the surface on the first substrate side, and the liquid crystal panel emits illumination light emitted from the illumination unit from the surface on the first substrate side. Light transmitted through the surface on the second substrate side and configured to display an image in the pixel region by the transmitted light, and the light receiving element is emitted by the illumination unit and transmitted through the liquid crystal panel The light receives the reflected light reflected by the detection object at the light receiving surface.

好適には、前記照明部は、可視光線と不可視光線とを前記照明光として出射するように構成されている。   Preferably, the illumination unit is configured to emit visible light and invisible light as the illumination light.

本発明によれば、受光素子の光感度が向上し、暗電流の発生を抑制可能な液晶表示装置、および、その製造方法を提供する。   ADVANTAGE OF THE INVENTION According to this invention, the photosensitivity of a light receiving element improves and the liquid crystal display device which can suppress generation | occurrence | production of dark current, and its manufacturing method are provided.

図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of a liquid crystal display device 100 according to Embodiment 1 of the present invention. 図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。FIG. 2 is a plan view showing the liquid crystal panel 200 in Embodiment 1 according to the present invention. 図３は、本発明にかかる実施形態１において、ＴＦＴアレイ基板２０１の要部を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a main part of the TFT array substrate 201 in the first embodiment according to the present invention. 図４は、本発明にかかる実施形態１において、画素スイッチング素子３１を示す断面図である。FIG. 4 is a cross-sectional view showing the pixel switching element 31 in the first embodiment according to the present invention. 図５は、本発明にかかる実施形態１において、受光素子３２を示す断面図である。FIG. 5 is a cross-sectional view showing the light receiving element 32 in the first embodiment according to the present invention. 図６は、本発明にかかる実施形態１において、画素電極６２ｂを示す平面図である。FIG. 6 is a plan view showing the pixel electrode 62b in the first embodiment of the present invention. 図７は、本発明にかかる実施形態１において、バックライト３００を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing the backlight 300 in the first embodiment according to the present invention. 図８は、本発明にかかる実施形態１において、バックライト３００の要部を模式的に示す斜視図である。FIG. 8 is a perspective view schematically showing a main part of the backlight 300 according to the first embodiment of the present invention. 図９は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。FIG. 9 is based on the light reception data obtained from the detected object F when the finger of the human body as the detected object F is in contact with or moved to the pixel area PA of the liquid crystal panel 200 in the first embodiment according to the present invention. FIG. 6 is a diagram schematically showing a state when the position of the detection object F is detected. 図１０は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。FIG. 10 is based on received light data obtained from the detected object F when the human finger as the detected object F is in contact with or moved to the pixel area PA of the liquid crystal panel 200 in the first embodiment of the present invention. FIG. 6 is a diagram schematically showing a state when the position of the detection object F is detected. 図１１は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。FIG. 11 is a cross-sectional view showing the main parts of the manufacturing process when manufacturing the liquid crystal panel 200 in Embodiment 1 of the present invention. 図１２は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。FIG. 12 is a cross-sectional view showing the main parts of the manufacturing process when manufacturing the liquid crystal panel 200 in Embodiment 1 according to the present invention. 図１３は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。FIG. 13: is sectional drawing which shows the principal part of the manufacturing process at the time of manufacturing the liquid crystal panel 200 in Embodiment 1 concerning this invention. 図１４は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。FIG. 14 is a diagram showing the photocurrent-bias voltage characteristics of the light receiving element in the embodiment according to the present invention. 図１５は、本発明にかかる実施形態と異なり、図２９および図３０において示したように、平坦化膜６０ａの表面に形成された絶縁膜６０ｂをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。FIG. 15 is different from the embodiment according to the present invention in that the light of the light receiving element when the insulating film 60b formed on the surface of the planarizing film 60a is removed by the dry etching process as shown in FIGS. It is a figure which shows an electric current-bias voltage characteristic. 図１６は、本発明にかかる実施形態２において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。FIG. 16 is a cross-sectional view showing the sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 2 according to the present invention. 図１７は、本発明にかかる実施形態３において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。FIG. 17 is a cross-sectional view showing the sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 3 according to the present invention. 図１８は、本発明にかかる実施形態４において、画素領域ＰＡにて画素スイッチング素子３１が設けられた表示領域ＴＡを示す断面図である。FIG. 18 is a cross-sectional view showing the display area TA in which the pixel switching element 31 is provided in the pixel area PA in Embodiment 4 according to the present invention. 図１９は、本発明にかかる実施形態４において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。FIG. 19 is a cross-sectional view showing a sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 4 according to the present invention. 図２０は、本発明にかかる実施形態４において、受光素子３２を示す平面図である。FIG. 20 is a plan view showing the light receiving element 32 in the fourth embodiment according to the present invention. 図２１は、本発明にかかる実施形態４において、周辺回路素子ＳＫが設けられた周辺領域ＣＡを示す断面図である。FIG. 21 is a cross-sectional view showing a peripheral area CA in which the peripheral circuit element SK is provided in the fourth embodiment according to the present invention. 図２２は、本発明にかかる実施形態５において、液晶表示装置１００の構成を示す断面図である。FIG. 22 is a cross-sectional view showing the configuration of the liquid crystal display device 100 in the fifth embodiment of the present invention. 図２３は、本発明にかかる実施形態５において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。FIG. 23 is a cross-sectional view showing a sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 5 according to the present invention. 図２４は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。FIG. 24 is a diagram showing an electronic apparatus to which the liquid crystal display device 100 according to the embodiment of the present invention is applied. 図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。FIG. 25 is a diagram showing an electronic apparatus to which the liquid crystal display device 100 according to the embodiment of the present invention is applied. 図２６は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。FIG. 26 is a diagram showing an electronic apparatus to which the liquid crystal display device 100 according to the embodiment of the present invention is applied. 図２７は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。FIG. 27 is a diagram showing an electronic apparatus to which the liquid crystal display device 100 according to the embodiment of the present invention is applied. 図２８は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。FIG. 28 is a diagram showing an electronic apparatus to which the liquid crystal display device 100 according to the embodiment of the present invention is applied. 図２９は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。FIG. 29 is a cross-sectional view showing the main parts of the manufacturing process when manufacturing the FFS mode liquid crystal panel. 図３０は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。FIG. 30 is a cross-sectional view showing a main part of a manufacturing process when manufacturing an FFS mode liquid crystal panel.

本発明にかかる実施形態の一例について説明する。   An example of an embodiment according to the present invention will be described.

＜実施形態１＞
（液晶表示装置の構成）
図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。 <Embodiment 1>
(Configuration of liquid crystal display device)
FIG. 1 is a cross-sectional view showing a configuration of a liquid crystal display device 100 according to Embodiment 1 of the present invention.

本実施形態の液晶表示装置１００は、図１に示すように、液晶パネル２００と、バックライト３００と、データ処理部４００とを有する。各部について順次説明する。   As shown in FIG. 1, the liquid crystal display device 100 according to the present embodiment includes a liquid crystal panel 200, a backlight 300, and a data processing unit 400. Each part will be described sequentially.

液晶パネル２００は、アクティブマトリクス方式であり、図１に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。   The liquid crystal panel 200 is an active matrix system, and includes a TFT array substrate 201, a counter substrate 202, and a liquid crystal layer 203 as shown in FIG.

この液晶パネル２００においては、ＴＦＴアレイ基板２０１と対向基板２０２とが、互いに間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。   In the liquid crystal panel 200, the TFT array substrate 201 and the counter substrate 202 face each other so as to be spaced apart from each other. A liquid crystal layer 203 is provided so as to be sandwiched between the TFT array substrate 201 and the counter substrate 202.

そして、液晶パネル２００は、図１に示すように、ＴＦＴアレイ基板２０１の側に位置するようにバックライト３００が配置されており、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、バックライト３００から出射された照明光Ｒが照射される。   In the liquid crystal panel 200, as shown in FIG. 1, a backlight 300 is disposed so as to be positioned on the TFT array substrate 201 side. What is the surface of the TFT array substrate 201 facing the counter substrate 202? The illumination light R emitted from the backlight 300 is irradiated on the opposite surface.

図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。   FIG. 2 is a plan view showing the liquid crystal panel 200 in Embodiment 1 according to the present invention.

液晶パネル２００は、図２に示すように、画素領域ＰＡと、周辺領域ＣＡとを有する。   As shown in FIG. 2, the liquid crystal panel 200 includes a pixel area PA and a peripheral area CA.

液晶パネル２００において画素領域ＰＡには、図２に示すように、複数の画素Ｐが面に沿って配置されている。具体的には、画素領域ＰＡにおいては、複数の画素Ｐが、ｘ方向と、ｘ方向に垂直なｙ方向とのそれぞれに、マトリクス状に並ぶように配置されている。   In the liquid crystal panel 200, as shown in FIG. 2, a plurality of pixels P are arranged along the surface in the pixel area PA. Specifically, in the pixel area PA, a plurality of pixels P are arranged in a matrix in each of the x direction and the y direction perpendicular to the x direction.

この画素領域ＰＡにおいては、液晶パネル２００の背面側に設置されたバックライト３００が出射した照明光Ｒを、第１の偏光板２０６を介して背面から受け、その背面から受けた照明光Ｒが透過する。そして、液晶パネル２００を透過した照明光Ｒが第２の偏光板２０７を透過し、画像表示が実行される。つまり、液晶パネル２００は、透過型である。   In the pixel area PA, the illumination light R emitted from the backlight 300 installed on the back side of the liquid crystal panel 200 is received from the back via the first polarizing plate 206, and the illumination light R received from the back is received. To Penetrate. And the illumination light R which permeate | transmitted the liquid crystal panel 200 permeate | transmits the 2nd polarizing plate 207, and an image display is performed. That is, the liquid crystal panel 200 is a transmissive type.

また、液晶表示装置１００は、たとえば、ノーマリ・ブラック方式であり、液晶パネル２００において液晶層２０３に電圧を加えない時に光透過率が低下して黒表示が実施され、一方で、液晶層２０３に電圧を加えた時に光透過率が上がり、白表示が実施されるように、第１の偏光板２０６と第２の偏光板２０７とが配置されている。たとえば、第１の偏光板２０６と第２の偏光板２０７とは、互いの透過軸がクロスニコルになるように、配置されている。   In addition, the liquid crystal display device 100 is, for example, a normally black method, and when the voltage is not applied to the liquid crystal layer 203 in the liquid crystal panel 200, the light transmittance is reduced and black display is performed. The first polarizing plate 206 and the second polarizing plate 207 are arranged so that the light transmittance increases when voltage is applied and white display is performed. For example, the first polarizing plate 206 and the second polarizing plate 207 are arranged so that their transmission axes are crossed Nicols.

また、詳細については後述するが、本実施形態の液晶パネル２００は、ＦＦＳ方式であり、ＴＦＴアレイ基板２０１において対向基板２０２に対面する面の側に、画素電極（図示無し）と共通電極（図示無し）が形成されており、液晶層２０３においては、液晶分子が水平配向されている。このため、画素領域ＰＡにおいては、画素電極（図示無し）と共通電極（図示無し）とが液晶層２０３に横電界を印加することによって、液晶層２０３の液晶分子の長尺方向の向きを変えて、画像が表示される。   Further, although details will be described later, the liquid crystal panel 200 of the present embodiment is an FFS method, and a pixel electrode (not shown) and a common electrode (not shown) are provided on the side of the TFT array substrate 201 facing the counter substrate 202. None), and in the liquid crystal layer 203, the liquid crystal molecules are horizontally aligned. For this reason, in the pixel area PA, the pixel electrode (not shown) and the common electrode (not shown) apply a lateral electric field to the liquid crystal layer 203 to change the direction of the liquid crystal molecules in the liquid crystal layer 203 in the longitudinal direction. The image is displayed.

具体的には、画素領域ＰＡにおいては、複数の画素Ｐに対応するように、複数の画像スイッチング素子（図示無し）がＴＦＴアレイ基板２０１に設けられている。そして、複数の画素Ｐに対応するように、カラーフィルタ層（図示無し）が対向基板２０２に設けられている。この画素領域ＰＡにおいては、画素スイッチング素子が画素Ｐをスイッチング制御することによって、第１の偏光板２０６を介して背面において入射する照明光Ｒを変調する。たとえば、ポリシリコンを半導体薄膜とするＴＦＴが、画素スイッチング素子として形成され、画素Ｐをスイッチング制御する。そして、その変調された照明光Ｒが、カラーフィルタ層によって着色され、第２の偏光板２０７を介して、正面側から出射し、画素領域ＰＡにおいてカラー画像が表示される。   Specifically, in the pixel area PA, a plurality of image switching elements (not shown) are provided on the TFT array substrate 201 so as to correspond to the plurality of pixels P. A color filter layer (not shown) is provided on the counter substrate 202 so as to correspond to the plurality of pixels P. In the pixel area PA, the pixel switching element controls the pixel P to modulate the illumination light R incident on the back surface through the first polarizing plate 206. For example, a TFT using polysilicon as a semiconductor thin film is formed as a pixel switching element, and controls switching of the pixel P. Then, the modulated illumination light R is colored by the color filter layer, is emitted from the front side through the second polarizing plate 207, and a color image is displayed in the pixel area PA.

また、本実施形態の画素領域ＰＡにおいては、複数の画素Ｐに対応するように、受光素子（図示無し）が形成されている。たとえば、フォトダイオード（図示無し）を含むように、受光素子が形成されている。そして、液晶パネル２００においてバックライト３００が設置された背面に対して反対側となる正面に、ユーザーの指やタッチペンなどの被検知体Ｆが接触または近接した際に、その被検知体Ｆによって反射される反射光Ｈを受光素子が受光し、受光データを生成するように構成されている。すなわち、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう反射光Ｈを受光素子が受光し、光電変換することによって、受光データを生成する。   In the pixel area PA of the present embodiment, light receiving elements (not shown) are formed so as to correspond to the plurality of pixels P. For example, the light receiving element is formed so as to include a photodiode (not shown). When the detected object F such as a user's finger or a touch pen comes into contact with or approaches the front surface opposite to the back surface on which the backlight 300 is installed in the liquid crystal panel 200, the reflected light is reflected by the detected object F. The reflected light H is received by the light receiving element, and received light data is generated. That is, the light receiving element receives the reflected light H directed from the counter substrate 202 side to the TFT array substrate 201 side, and photoelectrically converts the light to generate light reception data.

液晶パネル２００において周辺領域ＣＡは、図２に示すように、画素領域ＰＡの周辺を囲うように位置している。この周辺領域ＣＡにおいては、図２に示すように、表示用垂直駆動回路１１と、表示用水平駆動回路１２と、センサ用垂直駆動回路１３と、センサ用水平駆動回路１４とが、周辺回路として形成されている。たとえば、画素スイッチング素子３１と同様に、ポリシリコンを半導体薄膜とするＴＦＴが、この周辺回路を構成する周辺回路素子として形成されている。   In the liquid crystal panel 200, the peripheral area CA is positioned so as to surround the periphery of the pixel area PA, as shown in FIG. In this peripheral area CA, as shown in FIG. 2, the display vertical drive circuit 11, the display horizontal drive circuit 12, the sensor vertical drive circuit 13, and the sensor horizontal drive circuit 14 are used as peripheral circuits. Is formed. For example, like the pixel switching element 31, a TFT using polysilicon as a semiconductor thin film is formed as a peripheral circuit element constituting this peripheral circuit.

そして、画素領域ＰＡにおいて画素Ｐに対応するように設けられた複数の画素スイッチング素子を、表示用垂直駆動回路１１および表示用水平駆動回路１２が駆動し、画像表示を実行する。そして、これと共に、画素領域ＰＡにおいて画素Ｐに対応するように設けられた複数の受光素子（図示無し）を、センサ用垂直駆動回路１３とセンサ用水平駆動回路１４とが駆動し、受光データを収集する。   Then, the display vertical drive circuit 11 and the display horizontal drive circuit 12 drive a plurality of pixel switching elements provided so as to correspond to the pixels P in the pixel area PA, and execute image display. Along with this, a plurality of light receiving elements (not shown) provided so as to correspond to the pixels P in the pixel area PA are driven by the sensor vertical drive circuit 13 and the sensor horizontal drive circuit 14, and light reception data is obtained. collect.

具体的には、表示用垂直駆動回路１１は、ｙ方向において複数の画素Ｐに対応するように形成された画素スイッチング素子に、接続されている。そして、表示用垂直駆動回路１１は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の画素スイッチング素子に、走査信号を、順次、供給する。ここでは、ｘ方向に並ぶ複数の画素Ｐに対応して形成された複数の画素スイッチング素子のそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用垂直駆動回路１１は、その複数のゲート線を順次選択するように、走査信号を供給する。   Specifically, the display vertical drive circuit 11 is connected to a pixel switching element formed so as to correspond to a plurality of pixels P in the y direction. The display vertical drive circuit 11 sequentially supplies scanning signals to the plurality of pixel switching elements arranged in the y direction based on the supplied control signal. Here, a gate line (not shown) is connected to each of the plurality of pixel switching elements formed corresponding to the plurality of pixels P arranged in the x direction, and the gate lines are connected to the plurality of pixels P arranged in the vertical direction y. The display vertical drive circuit 11 supplies a scanning signal so as to sequentially select the plurality of gate lines.

表示用水平駆動回路１２は、ｘ方向において複数の画素Ｐに対応するように形成された
各画素スイッチング素子（図示無し）に接続されている。そして、表示用水平駆動回路１
２は、供給される制御信号に基づいて、そのｘ方向に並ぶ複数の画素スイッチング素子の
それぞれに、映像データ信号を順次供給する。ここでは、垂直方向ｙに並ぶ複数の画素Ｐ
に対応して形成された複数の画素スイッチング素子のそれぞれに信号線（図示無し）が接
続され、その信号線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されてお
り、表示用水平駆動回路１２は、その複数の信号線に、順次、映像データ信号を供給する
。そして、表示用垂直駆動回路１１によって走査信号が供給された画素スイッチング素子
を介して、その映像データ信号が液晶層２０３に印加され、画像表示が実行される。 The display horizontal drive circuit 12 is connected to each pixel switching element (not shown) formed so as to correspond to the plurality of pixels P in the x direction. The display horizontal drive circuit 1
2 sequentially supplies a video data signal to each of the plurality of pixel switching elements arranged in the x direction based on the supplied control signal. Here, a plurality of pixels P arranged in the vertical direction y
A signal line (not shown) is connected to each of the plurality of pixel switching elements formed to correspond to the plurality of pixel switching elements, and a plurality of the signal lines are formed so as to correspond to the plurality of pixels P arranged in the horizontal direction x. The horizontal driving circuit 12 supplies video data signals sequentially to the plurality of signal lines. Then, the video data signal is applied to the liquid crystal layer 203 through the pixel switching element to which the scanning signal is supplied by the display vertical drive circuit 11, and image display is executed.

センサ用垂直駆動回路１３は、ｙ方向において複数の画素Ｐに対応するように形成された複数の受光素子（図示無し）に接続されている。そして、センサ用垂直駆動回路１３は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の受光素子において、受光データを読み出す受光素子を選択するように走査信号を供給する。ここでは、ｘ方向に並ぶ複数の受光素子のそれぞれに対応するように、ゲート線（図示無し）が設けられ、そのゲート線がｙ方向に並ぶ複数の受光素子に対応するように複数形成されており、センサ用垂直駆動回路１３は、その複数のゲート線を順次選択するように走査信号を供給する。   The sensor vertical drive circuit 13 is connected to a plurality of light receiving elements (not shown) formed so as to correspond to the plurality of pixels P in the y direction. Based on the supplied control signal, the sensor vertical drive circuit 13 supplies a scanning signal so as to select a light receiving element from which the light reception data is read out among the plurality of light receiving elements arranged in the y direction. Here, gate lines (not shown) are provided so as to correspond to the plurality of light receiving elements arranged in the x direction, and a plurality of gate lines are formed so as to correspond to the plurality of light receiving elements arranged in the y direction. The sensor vertical drive circuit 13 supplies a scanning signal so as to sequentially select the plurality of gate lines.

センサ用水平駆動回路１４は、ｘ方向において複数の画素Ｐに対応するように形成された複数の受光素子（図示無し）に接続されている。そして、センサ用水平駆動回路１４は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の受光素子から受光データを、順次、読み出す。ここでは、ｙ方向に並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれに、信号線（図示無し）が接続され、その信号線がｘ方向に並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用水平駆動回路１４は、その複数の信号線を介して受光素子から、順次、受光データを読み出す。具体的には、センサ用垂直駆動回路１３によって走査信号が供給され、選択された受光素子から受光データを、順次、読み出す。   The sensor horizontal drive circuit 14 is connected to a plurality of light receiving elements (not shown) formed to correspond to the plurality of pixels P in the x direction. Then, the sensor horizontal drive circuit 14 sequentially reads the light reception data from the plurality of light receiving elements arranged in the y direction based on the supplied control signal. Here, a signal line (not shown) is connected to each of the plurality of light receiving elements formed corresponding to the plurality of pixels P arranged in the y direction, and the signal lines correspond to the plurality of pixels P arranged in the x direction. The sensor horizontal drive circuit 14 sequentially reads the received light data from the light receiving element via the plurality of signal lines. Specifically, a scanning signal is supplied by the sensor vertical drive circuit 13, and light reception data is sequentially read from the selected light receiving elements.

バックライト３００は、図１に示すように、液晶パネル２００の背面に対面しており、その液晶パネル２００の背面に照明光Ｒを出射する。   As shown in FIG. 1, the backlight 300 faces the back surface of the liquid crystal panel 200, and emits illumination light R to the back surface of the liquid crystal panel 200.

具体的には、バックライト３００は、液晶パネル２００を構成するＴＦＴアレイ基板２０１の側に配置されており、そのＴＦＴアレイ基板２０１において対向基板２０２に対面している面に対して反対側の面に、照明光Ｒを照射する。つまり、バックライト３００は、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ向かうように照明光Ｒを照明する。   Specifically, the backlight 300 is disposed on the side of the TFT array substrate 201 that constitutes the liquid crystal panel 200, and the surface of the TFT array substrate 201 opposite to the surface facing the counter substrate 202. Then, the illumination light R is irradiated. That is, the backlight 300 illuminates the illumination light R so as to go from the TFT array substrate 201 side to the counter substrate 202 side.

データ処理部４００は、図１に示すように、制御部４０１と、位置検出部４０２とを有する。データ処理部４００は、コンピュータを含み、プログラムによってコンピュータが各部として動作するように構成されている。   As illustrated in FIG. 1, the data processing unit 400 includes a control unit 401 and a position detection unit 402. The data processing unit 400 includes a computer, and is configured such that the computer operates as each unit according to a program.

データ処理部４００の制御部４０１は、液晶パネル２００とバックライト３００との動作を制御するように構成されている。制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に複数設けられた画素スイッチング素子（図示無し）の動作を制御する。たとえば、線順次駆動を実行させる。また、制御部４０１は、外部から供給される駆動信号に基づいて、バックライト３００に制御信号を供給することによって、バックライト３００の動作を制御し、バックライト３００から照明光Ｒを照射する。このように、制御部４０１は、液晶パネル２００とバックライト３００との動作を制御することによって、液晶パネル２００の画素領域ＰＡに画像を表示する。   The control unit 401 of the data processing unit 400 is configured to control the operation of the liquid crystal panel 200 and the backlight 300. The control unit 401 controls the operation of a plurality of pixel switching elements (not shown) provided in the liquid crystal panel 200 by supplying a control signal to the liquid crystal panel 200. For example, line sequential driving is executed. In addition, the control unit 401 controls the operation of the backlight 300 by supplying a control signal to the backlight 300 based on a drive signal supplied from the outside, and irradiates the illumination light R from the backlight 300. Thus, the control unit 401 displays an image on the pixel area PA of the liquid crystal panel 200 by controlling the operations of the liquid crystal panel 200 and the backlight 300.

このほかに、制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に位置センサ素子として複数設けられた受光素子（図示無し）の動作を制御し、その受光素子から受光データを収集する。たとえば、線順次駆動を実行させて、複数の受光素子から受光データを順次収集する。   In addition, the control unit 401 controls the operation of a plurality of light receiving elements (not shown) provided as position sensor elements in the liquid crystal panel 200 by supplying a control signal to the liquid crystal panel 200, and receives light from the light receiving elements. Collect data. For example, line-sequential driving is executed to sequentially collect received light data from a plurality of light receiving elements.

データ処理部４００の位置検出部４０２は、液晶パネル２００に複数設けられた受光素子（図示無し）から収集した受光データに基づいて、液晶パネル２００の正面側において、画素領域ＰＡにユーザーの指やタッチペンなどの被検知体が接触または近接した位置を検出する。たとえば、受光データの信号強度が基準値よりも大きい座標位置を、被検知体Ｆが画素領域ＰＡにおいて接触した座標位置として検出する。   The position detection unit 402 of the data processing unit 400 has a user's finger on the pixel area PA on the front side of the liquid crystal panel 200 based on light reception data collected from a plurality of light receiving elements (not shown) provided on the liquid crystal panel 200. Detects a position where an object to be detected such as a touch pen is in contact with or close to it. For example, the coordinate position where the signal intensity of the received light data is larger than the reference value is detected as the coordinate position where the detection object F is in contact with the pixel area PA.

（ＴＦＴアレイ基板の構成）
図３は、本発明にかかる実施形態１において、ＴＦＴアレイ基板２０１の要部を模式的に示す断面図である。 (Configuration of TFT array substrate)
FIG. 3 is a cross-sectional view schematically showing a main part of the TFT array substrate 201 in the first embodiment according to the present invention.

図３に示すように、ＴＦＴアレイ基板２０１は、ガラス基板２０１ｇを含む。ガラス基板２０１ｇは、光を透過する絶縁体の基板であり、ガラスにより形成されている。そして、このガラス基板２０１ｇにて対向基板２０２に対面する側の面には、図３に示すように、画素スイッチング素子３１と、受光素子３２と、周辺回路素子ＳＫと、平坦化膜６０ａと、絶縁膜６０ｂと、共通電極６２ａと、画素電極６２ｂとが形成されている。   As shown in FIG. 3, the TFT array substrate 201 includes a glass substrate 201g. The glass substrate 201g is an insulating substrate that transmits light, and is formed of glass. Then, on the surface of the glass substrate 201g facing the counter substrate 202, as shown in FIG. 3, a pixel switching element 31, a light receiving element 32, a peripheral circuit element SK, a planarizing film 60a, An insulating film 60b, a common electrode 62a, and a pixel electrode 62b are formed.

ＴＦＴアレイ基板２０１に設けられた各部について順次説明する。   Each part provided in the TFT array substrate 201 will be described sequentially.

画素スイッチング素子３１は、図３に示すように、画素領域ＰＡの表示領域ＴＡに形成されている。   As shown in FIG. 3, the pixel switching element 31 is formed in the display area TA of the pixel area PA.

図４は、本発明にかかる実施形態１において、画素スイッチング素子３１を示す断面図である。   FIG. 4 is a cross-sectional view showing the pixel switching element 31 in the first embodiment according to the present invention.

図４に示すように、画素スイッチング素子３１は、ゲート電極４５と、ゲート絶縁膜４６ｇと、半導体層４８とを含み、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のボトムゲート型ＴＦＴとして形成されている。たとえば、Ｎチャネル型のＴＦＴとして形成されている。   As shown in FIG. 4, the pixel switching element 31 includes a gate electrode 45, a gate insulating film 46g, and a semiconductor layer 48, and is formed as a bottom gate type TFT having an LDD (Lightly Doped Drain) structure. For example, it is formed as an N-channel TFT.

具体的には、画素スイッチング素子３１において、ゲート電極４５は、モリブデン（Ｍｏ），チタン（Ｔｉ）、タンタル（Ｔａ）などの金属材料を用いて、層厚が６０〜９０ｎｍになるように形成されている。ここでは、図４に示すように、ゲート電極４５は、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｇを介して、半導体層４８のチャネル領域４８Ｃに対面するように設けられている。   Specifically, in the pixel switching element 31, the gate electrode 45 is formed using a metal material such as molybdenum (Mo), titanium (Ti), or tantalum (Ta) so that the layer thickness is 60 to 90 nm. ing. Here, as shown in FIG. 4, the gate electrode 45 is provided on the surface of the glass substrate 201g so as to face the channel region 48C of the semiconductor layer 48 through the gate insulating film 46g.

また、画素スイッチング素子３１において、ゲート絶縁膜４６ｇは、図４に示すように、たとえば、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとを積層して、ゲート電極４５を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜４６ｇａを４０ｎｍ厚、シリコン酸化膜４６ｇｂを５０ｎｍ厚になるように形成する。   In the pixel switching element 31, the gate insulating film 46g is formed so as to cover the gate electrode 45 by stacking, for example, a silicon nitride film 46ga and a silicon oxide film 46gb as shown in FIG. . Here, for example, the silicon nitride film 46ga is formed to be 40 nm thick and the silicon oxide film 46gb is formed to be 50 nm thick.

また、画素スイッチング素子３１において、半導体層４８は、たとえば、ポリシリコンで形成されている。たとえば、２０〜１６０ｎｍ厚のポリシリコン薄膜を、半導体層４８として形成する。この半導体層４８においては、図４に示すように、ゲート電極４５に対応するようにチャネル領域４８Ｃが形成されると共に、そのチャネル領域４８Ｃを挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。この一対のソース・ドレイン領域４８Ａ，４８Ｂは、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８ＡＬ，４８ＢＬが形成され、さらに、その低濃度不純物領域４８ＡＬ，４８ＢＬよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨ，４８ＢＨが、その一対の低濃度不純物領域４８ＡＬ，４８ＢＬを挟むように形成されている。   In the pixel switching element 31, the semiconductor layer 48 is made of, for example, polysilicon. For example, a polysilicon thin film having a thickness of 20 to 160 nm is formed as the semiconductor layer 48. In this semiconductor layer 48, as shown in FIG. 4, a channel region 48C is formed so as to correspond to the gate electrode 45, and a pair of source / drain regions 48A, 48B are formed so as to sandwich the channel region 48C. Has been. In the pair of source / drain regions 48A and 48B, a pair of low-concentration impurity regions 48AL and 48BL are formed so as to sandwich the channel region 48C, and a pair of impurities having a higher impurity concentration than the low-concentration impurity regions 48AL and 48BL High-concentration impurity regions 48AH and 48BH are formed so as to sandwich the pair of low-concentration impurity regions 48AL and 48BL.

そして、画素スイッチング素子３１において、ソース電極５３とドレイン電極５４とのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。ここでは、図４に示すように、層間絶縁膜４９が半導体層４８を被覆するように設けられており、ソース電極５３は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、一方のソース・ドレイン領域４８Ａに電気的に接続するように設けられている。そして、同様に、ドレイン電極５４は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、他方のソース・ドレイン領域４８Ｂに電気的に接続するように設けられている。   In the pixel switching element 31, each of the source electrode 53 and the drain electrode 54 is formed using a conductive material such as aluminum. Here, as shown in FIG. 4, an interlayer insulating film 49 is provided so as to cover the semiconductor layer 48, and the source electrode 53 has a conductive material embedded in a contact hole that penetrates the interlayer insulating film 49, By pattern processing, it is provided so as to be electrically connected to one of the source / drain regions 48A. Similarly, the drain electrode 54 is provided so as to be electrically connected to the other source / drain region 48B by embedding a conductive material in a contact hole penetrating the interlayer insulating film 49 and patterning it. ing.

受光素子３２は、図３に示すように、画素領域ＰＡのセンサ領域ＳＡに形成されている。   As shown in FIG. 3, the light receiving element 32 is formed in the sensor area SA of the pixel area PA.

図５は、本発明にかかる実施形態１において、受光素子３２を示す断面図である。   FIG. 5 is a cross-sectional view showing the light receiving element 32 in the first embodiment according to the present invention.

図５に示すように、受光素子３２は、ＰＩＮ構造のフォトダイオードであり、ゲート電極４３と、そのゲート電極４３上に設けられたゲート絶縁膜４６ｓと、そのゲート絶縁膜４６ｓを介してゲート電極４３に対面する半導体層４７とを含む。   As shown in FIG. 5, the light receiving element 32 is a photodiode having a PIN structure, and includes a gate electrode 43, a gate insulating film 46s provided on the gate electrode 43, and a gate electrode via the gate insulating film 46s. 43, and a semiconductor layer 47 that faces 43.

この受光素子３２において、ゲート電極４３は、たとえば、モリブデンなどの金属材料を用いて形成されており、遮光層としての機能が付加されている。ここでは、図５に示すように、ゲート電極４３は、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｓを介して、半導体層４７のｉ層４７ｉに対面するように設けられている。   In the light receiving element 32, the gate electrode 43 is formed using a metal material such as molybdenum, for example, and has a function as a light shielding layer. Here, as shown in FIG. 5, the gate electrode 43 is provided on the surface of the glass substrate 201g so as to face the i layer 47i of the semiconductor layer 47 through the gate insulating film 46s.

また、受光素子３２において、ゲート絶縁膜４６ｓは、シリコン窒化膜４６ｓａとシリコン酸化膜４６ｓｂを積層して、ゲート電極４３を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜４６ｓａを４０ｎｍ厚、シリコン酸化膜４６ｓｂを５０ｎｍ厚になるように形成する。   In the light receiving element 32, the gate insulating film 46s is formed so as to cover the gate electrode 43 by laminating a silicon nitride film 46sa and a silicon oxide film 46sb. Here, for example, the silicon nitride film 46sa is formed to be 40 nm thick and the silicon oxide film 46sb is formed to be 50 nm thick.

また、受光素子３２において、半導体層４７は、たとえば、ポリシリコンで形成されている。たとえば、２０〜１６０ｎｍ厚のポリシリコン薄膜を、半導体層４７として形成する。そして、半導体層４７は、図５に示すように、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含む。ここでは、半導体層４７は、ｐ層４７ｐとｎ層４７ｎの間に、高抵抗のｉ層４７ｉが介在するように設けられている。ｐ層４７ｐは、たとえば、ホウ素イオンなどのｐ型不純物がドープされている。また、ｉ層４７ｉは、光電変換層であって、受光面ＪＳａを有し、その受光面ＪＳａにおいて光を受光し、光電変換が実施される。また、ｎ層４７ｎは、リンイオンなどのｎ型不純物がドープされている。ここでは、ｎ層４７ｎは、リーク電流の低減化のために、ｎ型不純物が高濃度にドープされた高濃度領域４７ｎｈと、高濃度領域４７ｎｈよりも低濃度にｎ型不純物がドープされた低濃度領域４７ｎｌとを有し、低濃度領域４７ｎｌが高濃度領域４７ｎｈとｉ層４７ｉとの間に介在するように形成されている。   In the light receiving element 32, the semiconductor layer 47 is made of, for example, polysilicon. For example, a polysilicon thin film having a thickness of 20 to 160 nm is formed as the semiconductor layer 47. As shown in FIG. 5, the semiconductor layer 47 includes a p layer 47p, an n layer 47n, and an i layer 47i. Here, the semiconductor layer 47 is provided such that a high-resistance i layer 47i is interposed between the p layer 47p and the n layer 47n. The p layer 47p is doped with a p-type impurity such as boron ion, for example. The i layer 47i is a photoelectric conversion layer and has a light receiving surface JSa. Light is received on the light receiving surface JSa, and photoelectric conversion is performed. The n layer 47n is doped with n-type impurities such as phosphorus ions. Here, the n layer 47n includes a high concentration region 47nh doped with an n-type impurity at a high concentration and a low concentration doped with an n-type impurity at a lower concentration than the high concentration region 47nh in order to reduce leakage current. The low concentration region 47nl is formed so as to be interposed between the high concentration region 47nh and the i layer 47i.

そして、受光素子３２において、アノード電極５１とカソード電極５２とのそれぞれは、アルミニウムを用いて形成されている。ここでは、図５に示すように、層間絶縁膜４９が半導体層４７を被覆するように設けられており、アノード電極５１は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｐ層４７ｐに電気的に接続するように設けられている。そして、同様に、カソード電極５２は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｎ層４７ｎに電気的に接続するように設けられている。   In the light receiving element 32, each of the anode electrode 51 and the cathode electrode 52 is formed using aluminum. Here, as shown in FIG. 5, an interlayer insulating film 49 is provided so as to cover the semiconductor layer 47, and the anode electrode 51 has a conductive material embedded in a contact hole that penetrates the interlayer insulating film 49, By pattern processing, it is provided so as to be electrically connected to the p layer 47p. Similarly, the cathode electrode 52 is provided so as to be electrically connected to the n layer 47n by embedding a conductive material in a contact hole penetrating the interlayer insulating film 49 and patterning it.

周辺回路素子ＳＫは、図３に示すように、周辺領域ＣＡに形成されている。   The peripheral circuit element SK is formed in the peripheral area CA as shown in FIG.

この周辺回路素子ＳＫは、画素スイッチング素子３１と同様に、ボトムゲート型ＴＦＴとして形成されている。たとえば、Ｐチャネル型のＴＦＴとして形成されている。   The peripheral circuit element SK is formed as a bottom gate type TFT, like the pixel switching element 31. For example, it is formed as a P-channel TFT.

平坦化膜６０ａは、図３に示すように、画素領域ＰＡおよび周辺領域ＣＡに形成されている。ここでは、平坦化膜６０ａは、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとを被覆するようにガラス基板２０１ｇの面に形成されており、そのガラス基板２０１ｇの面に表面が沿うように平坦化している。たとえば、アクリル系樹脂を１〜３μｍ厚になるように成膜することによって、この平坦化膜６０ａが形成される。   As shown in FIG. 3, the planarizing film 60a is formed in the pixel area PA and the peripheral area CA. Here, the flattening film 60a is formed on the surface of the glass substrate 201g so as to cover the pixel switching element 31, the light receiving element 32, and the peripheral circuit element SK, and the surface follows the surface of the glass substrate 201g. It is flattened. For example, the planarizing film 60a is formed by depositing an acrylic resin to a thickness of 1 to 3 μm.

絶縁膜６０ｂは、図３に示すように、画素領域ＰＡおよび周辺領域ＣＡに形成されている。つまり、絶縁膜６０ｂは、平坦化膜６０ａの表面において、受光素子３２が設けられたセンサ領域ＳＡに対応する領域に設けられている。また、絶縁膜６０ｂは、平坦化膜６０ａの表面において、画素スイッチング素子３１が形成された表示領域ＴＡに対応する領域にて、共通電極６２ａを被覆するように設けられている。この絶縁膜６０ｂは、たとえば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜（ＳｉＯｘＮｙ）を用いて形成されいている。   As shown in FIG. 3, the insulating film 60b is formed in the pixel area PA and the peripheral area CA. That is, the insulating film 60b is provided in a region corresponding to the sensor region SA in which the light receiving element 32 is provided on the surface of the planarizing film 60a. In addition, the insulating film 60b is provided on the surface of the planarizing film 60a so as to cover the common electrode 62a in a region corresponding to the display region TA where the pixel switching element 31 is formed. The insulating film 60b is formed using, for example, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy).

共通電極６２ａは、画素領域ＰＡにおいて複数の画素Ｐに共通する電極であり、図３に示すように、周辺領域ＣＡに形成されず、画素領域ＰＡの表示領域ＴＡにおいて、平坦化膜６０ａの上に設けられている。共通電極６２ａは、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。ここでは、共通電極６２ａは、絶縁膜６０ｃを介して画素電極６２ｂに対面している。本実施形態においては、共通電極６２ａは、画素領域ＰＡのセンサ領域ＳＡと、周辺領域ＣＡとに形成されず、画素領域ＰＡにおいて画像表示が実行される表示領域ＴＡに形成されている。   The common electrode 62a is an electrode common to a plurality of pixels P in the pixel area PA, and is not formed in the peripheral area CA as shown in FIG. 3, and is not formed on the planarizing film 60a in the display area TA of the pixel area PA. Is provided. The common electrode 62a is a so-called transparent electrode, and is formed using, for example, ITO. Here, the common electrode 62a faces the pixel electrode 62b through the insulating film 60c. In the present embodiment, the common electrode 62a is not formed in the sensor area SA of the pixel area PA and the peripheral area CA, but is formed in the display area TA in which image display is executed in the pixel area PA.

画素電極６２ｂは、画素スイッチング素子３１に電気的に接続された電極であって、複数の画素Ｐに対応するように、画素領域ＰＡにおいて、複数が設けられている。ここでは、画素電極６２ｂは、図３に示すように、周辺領域ＣＡに形成されず、画素領域ＰＡの表示領域ＴＡにおいて、共通電極６２ａを被覆するように形成された絶縁膜６０ｂの上に設けられている。画素電極６２ｂは、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されており、画素スイッチング素子３１のドレイン電極５４に電気的に接続されている。そして、画素電極６２ｂは、画素スイッチング素子３１から映像信号として供給される電位によって、共通電極６２ａとの間において、横電界を生じさせ、液晶層２０３に電圧を印加する。   The pixel electrode 62 b is an electrode electrically connected to the pixel switching element 31, and a plurality of pixel electrodes 62 b are provided in the pixel area PA so as to correspond to the plurality of pixels P. Here, as shown in FIG. 3, the pixel electrode 62b is not formed in the peripheral area CA, but is provided on the insulating film 60b formed so as to cover the common electrode 62a in the display area TA of the pixel area PA. It has been. The pixel electrode 62 b is a so-called transparent electrode, and is formed using, for example, ITO, and is electrically connected to the drain electrode 54 of the pixel switching element 31. The pixel electrode 62 b generates a lateral electric field between the pixel electrode 62 b and the common electrode 62 a by a potential supplied as a video signal from the pixel switching element 31, and applies a voltage to the liquid crystal layer 203.

図６は、本発明にかかる実施形態１において、画素電極６２ｂを示す平面図である。   FIG. 6 is a plan view showing the pixel electrode 62b in the first embodiment of the present invention.

本実施形態においては、液晶パネル２００がＦＦＳ方式であるので、画素電極６２ｂは、図６に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面するｘｙ面において、櫛歯形状に形成されている。   In the present embodiment, since the liquid crystal panel 200 is an FFS system, the pixel electrode 62b is formed in a comb-teeth shape on the xy plane facing the counter substrate 202 in the TFT array substrate 201 as shown in FIG. Yes.

具体的には、図６に示すように、画素電極６２ｂは、基幹部６２ｂｋと、枝部６２ｂｅとを有する。   Specifically, as illustrated in FIG. 6, the pixel electrode 62 b includes a basic portion 62 bk and a branch portion 62 be.

基幹部６２ｂｋは、図６に示すように、ｘ方向に延在している。そして、たとえば、基幹部６２ｂｋの中央部分において、コンタクト（図示無し）が設けられ、そのコントクトによって、画素スイッチング素子３１のドレイン電極に電気的に接続されている。   The backbone 62bk extends in the x direction as shown in FIG. For example, a contact (not shown) is provided in the central portion of the backbone 62bk, and is electrically connected to the drain electrode of the pixel switching element 31 by its control.

枝部６２ｂｅは、図６に示すように、ｙ方向に延在している。この枝部６２ｂｅは、図６に示すように、ｘ方向において、複数が間隔を隔てて並ぶように配置されており、その複数のそれぞれは、一端部が基幹部６２ｂｋに接続され、ｙ方向において互いに平行になるように延在している。   The branch portion 62be extends in the y direction as shown in FIG. As shown in FIG. 6, the branch portions 62be are arranged so that a plurality of the branch portions 62be are arranged at intervals in the x direction. Each of the plurality of branch portions 62be is connected to the trunk portion 62bk in the y direction. It extends so as to be parallel to each other.

（バックライトの構成）
図７は、本発明にかかる実施形態１において、バックライト３００を模式的に示す断面図である。図８は、本発明にかかる実施形態１において、バックライト３００の要部を模式的に示す斜視図である。 (Backlight configuration)
FIG. 7 is a cross-sectional view schematically showing the backlight 300 in the first embodiment according to the present invention. FIG. 8 is a perspective view schematically showing a main part of the backlight 300 according to the first embodiment of the present invention.

図７に示すように、バックライト３００は、光源３０１と、導光板３０２とを有しており、液晶パネル２００の画素領域ＰＡの全面を照明するように、照明光Ｒを出射する。   As shown in FIG. 7, the backlight 300 includes a light source 301 and a light guide plate 302, and emits illumination light R so as to illuminate the entire surface of the pixel area PA of the liquid crystal panel 200.

光源３０１は、図７に示すように、光を照射する照射面ＥＳを含み、この照射面ＥＳが、導光板３０２において光が入射される入射面ＩＳに対面するように配置されている。ここでは、導光板３０２の側面に設けられている入射面ＩＳに、光源３０１の照射面ＥＳが対面している。そして、光源３０１は、制御信号が制御部４０１から供給され、その制御信号に基づいて、発光動作を実施するように構成されている。   As illustrated in FIG. 7, the light source 301 includes an irradiation surface ES that irradiates light, and the irradiation surface ES is disposed so as to face an incident surface IS on which light is incident on the light guide plate 302. Here, the irradiation surface ES of the light source 301 faces the incident surface IS provided on the side surface of the light guide plate 302. The light source 301 is configured to perform a light emission operation based on the control signal supplied from the control unit 401.

本実施形態においては、光源３０１は、図８に示すように、可視光源３０１ａと、赤外光源３０１ｂとを有する。   In the present embodiment, the light source 301 includes a visible light source 301a and an infrared light source 301b as shown in FIG.

可視光源３０１ａは、たとえば、白色ＬＥＤであり、白色の可視光線を照射するように構成されている。この可視光源３０１ａは、図８に示すように、導光板３０２の入射面ＩＳに照射面ＥＳが対面するように配置されており、その導光板３０２の入射面ＩＳに照射面ＥＳから可視光線を照射する。ここでは、可視光源３０１ａは、複数であり、その複数が、導光板３０２の入射面ＩＳに沿うように並べられて配置されている。   The visible light source 301a is, for example, a white LED, and is configured to emit white visible light. As shown in FIG. 8, the visible light source 301 a is arranged so that the irradiation surface ES faces the incident surface IS of the light guide plate 302. Irradiate. Here, there are a plurality of visible light sources 301 a, and the plurality are arranged so as to be along the incident surface IS of the light guide plate 302.

赤外光源３０１ｂは、たとえば、赤外線ＬＥＤであり、赤外光線を照射するように構成
されている。この赤外光源３０１ｂは、図８に示すように、導光板３０２の入射面ＩＳに
照射面ＥＳが対面するように配置されており、その導光板３０２の入射面ＩＳに照射面Ｅ
Ｓから赤外光線を照射する。たとえば、中心波長が８５０ｎｍである赤外光線を照射する
。ここでは、赤外光源３０１ｂは、たとえば、単数であり、可視光源３０１ａが設けられ
た導光板３０２の入射面ＩＳにおいて、その可視光源３０１ａと並ぶように配置されてい
る。本実施形態においては、図８に示すように、赤外光源３０１ｂは、可視光源３０１ａ
が設けられた導光板３０２の入射面ＩＳにおいて、略中央部分になるように配置されてい
る。 The infrared light source 301b is, for example, an infrared LED, and is configured to emit infrared light. As shown in FIG. 8, the infrared light source 301 b is disposed so that the irradiation surface ES faces the incident surface IS of the light guide plate 302, and the irradiation surface E faces the incident surface IS of the light guide plate 302.
Irradiate infrared rays from S. For example, an infrared ray having a center wavelength of 850 nm is irradiated. Here, the infrared light source 301b is, for example, a single, and is arranged to be aligned with the visible light source 301a on the incident surface IS of the light guide plate 302 provided with the visible light source 301a. In the present embodiment, as shown in FIG. 8, the infrared light source 301b is a visible light source 301a.
In the light incident surface IS of the light guide plate 302 provided with the light guide plate 302, the light guide plate 302 is disposed so as to be substantially at the center.

導光板３０２は、図７に示すように、入射面ＩＳに光源３０１の照射面ＥＳが対面するように設けられており、その照射面ＥＳから照射された光が入射される。そして、導光板３０２は、その入射面ＩＳに入射された光を導光する。そして、その導光した光を、入射面ＩＳに対して直交するように設けられた出射面ＰＳ１から照明光Ｒとして出射する。導光板３０２は、液晶パネル２００の背面に対面するように配置され、その液晶パネル２００の背面に向かって、出射面ＰＳ１から照明光Ｒを出射する。この導光板３０２は、たとえば、アクリル樹脂など、光透過性が高い透明な材料を用いて、射出成型により形成される。   As shown in FIG. 7, the light guide plate 302 is provided so that the irradiation surface ES of the light source 301 faces the incident surface IS, and the light irradiated from the irradiation surface ES is incident thereon. The light guide plate 302 guides the light incident on the incident surface IS. Then, the guided light is emitted as illumination light R from the emission surface PS1 provided so as to be orthogonal to the incident surface IS. The light guide plate 302 is disposed so as to face the back surface of the liquid crystal panel 200, and emits the illumination light R from the emission surface PS1 toward the back surface of the liquid crystal panel 200. The light guide plate 302 is formed by injection molding using a transparent material having high light transmittance such as acrylic resin.

本実施形態においては、導光板３０２は、可視光源３０１ａから出射された可視光線と、赤外光源３０１ｂから出射された赤外光線との両者が、入射面ＩＳに入射され、その入射面ＩＳから入射された可視光線と赤外光線とを導光する。そして、その導光した可視光線と赤外光線とが、出射面ＰＳ１から照明光Ｒとして出射される。そして、上記のように、透過型の液晶パネル２００の画素領域ＰＡにおいて画像が表示される。   In the present embodiment, in the light guide plate 302, both the visible light emitted from the visible light source 301a and the infrared light emitted from the infrared light source 301b are incident on the incident surface IS, and from the incident surface IS. The incident visible ray and infrared ray are guided. Then, the guided visible light and infrared light are emitted as illumination light R from the emission surface PS1. As described above, an image is displayed in the pixel area PA of the transmissive liquid crystal panel 200.

導光板３０２は、図７に示すように、光学フィルム３０３と反射フィルム３０４とが設けられている。   As shown in FIG. 7, the light guide plate 302 is provided with an optical film 303 and a reflective film 304.

光学フィルム３０３は、図７に示すように、導光板３０２において出射面ＰＳ１に対面するように設けられている。光学フィルム３０３は、導光板３０２の出射面ＰＳ１から出射される照明光Ｒを受け、その光学特性を変調するように構成されている。   As shown in FIG. 7, the optical film 303 is provided so as to face the emission surface PS <b> 1 in the light guide plate 302. The optical film 303 is configured to receive the illumination light R emitted from the emission surface PS1 of the light guide plate 302 and modulate the optical characteristics thereof.

本実施形態においては、光学フィルム３０３は、拡散シート３０３ａとプリズムシート３０３ｂとを有しており、拡散シート３０３ａとプリズムシート３０３ｂとが導光板３０２の側から順次配置されている。そして、拡散シート３０３ａは、導光板３０２の出射面ＰＳから出射される光を拡散し、プリズムシート３０３ｂは、その拡散された光を導光板３０２の出射面ＰＳの法線方向ｚに沿うように集光する。このようにすることで、光学フィルム３０３は、導光板３０２から出射された光を、平面光の照明光Ｒとして液晶パネル２００の裏面へ出射する。   In the present embodiment, the optical film 303 includes a diffusion sheet 303a and a prism sheet 303b, and the diffusion sheet 303a and the prism sheet 303b are sequentially arranged from the light guide plate 302 side. The diffusion sheet 303 a diffuses the light emitted from the light exit surface PS of the light guide plate 302, and the prism sheet 303 b causes the diffused light to be along the normal direction z of the light exit surface PS of the light guide plate 302. Condensate. By doing in this way, the optical film 303 radiate | emits the light radiate | emitted from the light-guide plate 302 to the back surface of the liquid crystal panel 200 as the illumination light R of planar light.

反射フィルム３０４は、図７に示すように、導光板３０２において出射面ＰＳに対して反対側に位置する面に対面するように設けられている。反射フィルム３０４は、導光板３０２において出射面ＰＳ１に対して反対側に位置する面ＰＳ２から出射される光を受けて、導光板３０２の出射面ＰＳ１の側へ、その光を反射する。   As shown in FIG. 7, the reflective film 304 is provided so as to face a surface of the light guide plate 302 that is located on the opposite side to the emission surface PS. The reflective film 304 receives light emitted from the surface PS2 located on the opposite side of the light emission plate PS1 in the light guide plate 302, and reflects the light toward the light emission surface PS1 of the light guide plate 302.

（動作）
上記の液晶表示装置１００において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の動作について説明する。 (Operation)
In the liquid crystal display device 100 described above, when a human finger is touched or moved to the pixel area PA of the liquid crystal panel 200 as the detected object F, the detected object is based on the light reception data obtained from the detected object F. An operation for detecting the position of F will be described.

図９と図１０は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。ここで、図９は、液晶層２０３への電圧の印加がオフ状態である場合を示しており、一方で、図１０は、液晶層２０３への電圧の印加がオン状態である場合を示している。図９と図１０においては、要部を記載し、その他の部分については、記載を省略している。また、図９と図１０において、（ａ）は、断面図であり、（ｂ）は平面図である。   9 and 10 show the light reception obtained from the detected object F when the finger of the human body as the detected object F is in contact with or moved to the pixel area PA of the liquid crystal panel 200 in Embodiment 1 according to the present invention. It is a figure which shows typically the mode at the time of detecting the position of the to-be-detected body F based on data. Here, FIG. 9 shows a case where the application of voltage to the liquid crystal layer 203 is in an off state, while FIG. 10 shows a case where the application of voltage to the liquid crystal layer 203 is in an on state. Yes. 9 and 10, the main parts are described, and the other parts are not shown. 9 and 10, (a) is a cross-sectional view and (b) is a plan view.

液晶層２０３への電圧の印加がオフ状態である場合について説明する。   A case where application of a voltage to the liquid crystal layer 203 is in an off state will be described.

この場合には、図９（ａ），（ｂ）に示すように、液晶パネル２００の表示領域ＴＡにおいては、液晶層２０３は、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。本実施形態においては、表示方式がノーマリ・ブラック方式になるように、各部が構成されている。このため、液晶パネル２００の表示領域ＴＡにおいては、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、第２の偏光板２０７を透過しないで吸収され、黒表示が実施される。   In this case, as shown in FIGS. 9A and 9B, in the display area TA of the liquid crystal panel 200, the liquid crystal layer 203 has a longitudinal direction of horizontally aligned liquid crystal molecules, for example, the y direction. It is along. In the present embodiment, each unit is configured so that the display method is a normally black method. For this reason, in the display area TA of the liquid crystal panel 200, in the illumination light R illuminated from the backlight 300, the visible light VR is absorbed without passing through the second polarizing plate 207, and black display is performed.

一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、第２の偏光板２０７を透過する。   On the other hand, in the illumination light R illuminated from the backlight 300, the infrared ray IR passes through the second polarizing plate 207.

これに対して、液晶パネル２００のセンサ領域ＳＡにおいては、図９（ａ），（ｂ）に示すように、液晶層２０３は、表示領域ＴＡの場合と同様に、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。このため、バックライト３００から照明された照明光Ｒにおいても、可視光線ＶＲは、液晶パネル２００を透過しない。   On the other hand, in the sensor area SA of the liquid crystal panel 200, as shown in FIGS. 9A and 9B, the liquid crystal layer 203 is composed of horizontally aligned liquid crystal molecules as in the display area TA. The longitudinal direction is, for example, along the y direction. For this reason, even in the illumination light R illuminated from the backlight 300, the visible light VR does not pass through the liquid crystal panel 200.

一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、センサ領域ＳＡにて第２の偏光板２０７を透過する。このため、人体の指などの被検知体Ｆが画素領域ＰＡに接触もしくは移動された場合には、図９（ａ）に示すように、その透過した赤外光線ＩＲが、被検知体Ｆによって反射される。照明光Ｒの光路にある平坦化膜６０ａなどの各部材は、赤外光線ＩＲに対する吸収係数が小さく、ほぼゼロであるので、反射光Ｈは、赤外光線ＩＲを多く含んでいる。このため、その赤外光線ＩＲを多く含む反射光Ｈを、液晶パネル２００に設けられた受光素子３２が受光する。   On the other hand, in the illumination light R illuminated from the backlight 300, the infrared ray IR passes through the second polarizing plate 207 in the sensor region SA. For this reason, when the detected object F such as a human finger is brought into contact with or moved to the pixel area PA, the transmitted infrared ray IR is transmitted by the detected object F as shown in FIG. Reflected. Each member such as the flattening film 60a in the optical path of the illumination light R has a small absorption coefficient with respect to the infrared ray IR and is almost zero, so the reflected light H contains a lot of infrared ray IR. For this reason, the light receiving element 32 provided in the liquid crystal panel 200 receives the reflected light H containing a large amount of the infrared ray IR.

ここでは、受光面ＪＳａへ向かう反射光Ｈを受光素子３２が受光面ＪＳａで受光し、光電変換する。そして、その光電変換によって生じた電荷による受光データが、周辺回路によって読み出される。   Here, the light receiving element 32 receives the reflected light H toward the light receiving surface JSa on the light receiving surface JSa, and performs photoelectric conversion. Then, the light reception data due to the charges generated by the photoelectric conversion is read out by the peripheral circuit.

そして、上述したように、その読み出した受光データを用いて、位置検出部４０２が、液晶パネル２００の正面側において画素領域ＰＡに位置する被検知体Ｆの像をイメージングし、そのイメージングした画像から、被検知体Ｆの位置を検出する。   Then, as described above, using the read light reception data, the position detection unit 402 images an image of the detection object F located in the pixel area PA on the front side of the liquid crystal panel 200, and from the imaged image. The position of the detection object F is detected.

液晶層２０３への電圧の印加がオン状態である場合について説明する。   A case where voltage application to the liquid crystal layer 203 is in an on state will be described.

この場合には、図１０（ａ），（ｂ）に示すように、液晶パネル２００の表示領域ＴＡにおいては、液晶層２０３は、水平配向された液晶分子の長尺方向が、ｙ方向とは異なる方向に傾く。このため、液晶パネル２００の表示領域ＴＡにおいては、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、第２の偏光板２０７を透過し、白表示が実施される。また、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲについても、第２の偏光板２０７を透過する。   In this case, as shown in FIGS. 10A and 10B, in the display area TA of the liquid crystal panel 200, the liquid crystal layer 203 has a longitudinal direction of horizontally aligned liquid crystal molecules that is defined as the y direction. Tilt in different directions. Therefore, in the display area TA of the liquid crystal panel 200, in the illumination light R illuminated from the backlight 300, the visible light VR is transmitted through the second polarizing plate 207, and white display is performed. Further, in the illumination light R illuminated from the backlight 300, the infrared ray IR is also transmitted through the second polarizing plate 207.

これに対して、液晶パネル２００のセンサ領域ＳＡにおいては、画素電極６２ｂおよび共通電極６２ａが形成されておらず、液晶層２０３に電圧が印加されないため、液晶層２０３への電圧の印加がオフ状態である場合と同様に、液晶層２０３は、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。このため、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、液晶パネル２００を透過しない。   On the other hand, in the sensor area SA of the liquid crystal panel 200, the pixel electrode 62b and the common electrode 62a are not formed, and no voltage is applied to the liquid crystal layer 203. Therefore, the voltage application to the liquid crystal layer 203 is off. As in the case of the liquid crystal layer 203, the longitudinal direction of the horizontally aligned liquid crystal molecules is, for example, along the y direction. For this reason, in the illumination light R illuminated from the backlight 300, the visible light VR does not pass through the liquid crystal panel 200.

一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、上記と同様に、図１０に示すように、センサ領域ＳＡにて第２の偏光板２０７を透過する。このため、人体の指などの被検知体Ｆが画素領域ＰＡに接触もしくは移動された場合には、図１０に示すように、その透過した赤外光線ＩＲが、被検知体Ｆによって反射され、その反射光Ｈを、液晶パネル２００に設けられた受光素子３２が受光する。そして、受光面ＪＳａへ向かう反射光Ｈを受光素子３２が受光面ＪＳａで受光し、光電変換することによって生ずる受光データが、周辺回路によって読み出される。   On the other hand, in the illumination light R illuminated from the backlight 300, the infrared ray IR passes through the second polarizing plate 207 in the sensor region SA as shown in FIG. For this reason, when the detected object F such as a human finger is brought into contact with or moved to the pixel area PA, the transmitted infrared ray IR is reflected by the detected object F as shown in FIG. The light receiving element 32 provided in the liquid crystal panel 200 receives the reflected light H. The light receiving element 32 receives the reflected light H directed to the light receiving surface JSa on the light receiving surface JSa and photoelectrically converts the received light data to be read out by the peripheral circuit.

そして、上述したように、その受光素子３２から読み出した受光データを用いて、位置検出部４０２が、液晶パネル２００の正面側において画素領域ＰＡに位置する被検知体Ｆの像をイメージングし、そのイメージングした画像から、被検知体Ｆの位置を検出する。   Then, as described above, using the light reception data read from the light receiving element 32, the position detection unit 402 images the image of the detection object F positioned in the pixel area PA on the front side of the liquid crystal panel 200, and The position of the detection object F is detected from the imaged image.

（製造方法）
上記の液晶パネル２００について製造する製造方法を説明する。 (Production method)
A manufacturing method for manufacturing the liquid crystal panel 200 will be described.

図１１と図１２と図１３とのそれぞれは、本発明にかかる実施形態１において、液晶パ
ネル２００について製造する際の製造工程の要部を示す断面図である。図１１と図１２と
図１３とにおいては、本実施形態の液晶パネル２００を製造する際において、ＴＦＴアレ
イ基板２０１を製造する製造工程について、図１１（Ａ），図１１（Ｂ），図１２（Ｃ）
，図１２（Ｄ），図１３（Ｅ），図１３（Ｆ）の順で示している。 11, FIG. 12, and FIG. 13 are cross-sectional views showing the main parts of the manufacturing process when manufacturing the liquid crystal panel 200 in Embodiment 1 according to the present invention. 11, 12, and 13, the manufacturing process for manufacturing the TFT array substrate 201 when the liquid crystal panel 200 of this embodiment is manufactured is illustrated in FIGS. 11A, 11 </ b> B, and 12. (C)
FIG. 12D, FIG. 13E, and FIG. 13F are shown in this order.

まず、図１１（Ａ）に示すように、ガラス基板２０１ｇの表面に画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとの各半導体素子を形成する。   First, as shown in FIG. 11A, the semiconductor elements of the pixel switching element 31, the light receiving element 32, and the peripheral circuit element SK are formed on the surface of the glass substrate 201g.

ここでは、上述したように、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のＴＦＴを、画素スイッチング素子３１および周辺回路素子ＳＫとして形成する。また、同様に、たとえば、ポリシリコンを半導体薄膜としたＰＩＮ構造のフォトダイオードを、受光素子３２として形成する。本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造する。   Here, as described above, for example, bottom-gate TFTs using polysilicon as a semiconductor thin film are formed as the pixel switching element 31 and the peripheral circuit element SK. Similarly, for example, a photodiode having a PIN structure using polysilicon as a semiconductor thin film is formed as the light receiving element 32. In this embodiment, after forming a polysilicon film so as to cover a region for forming each semiconductor element, the polysilicon film is formed so as to correspond to the pattern shape of the semiconductor layer constituting each semiconductor element. Each semiconductor element is manufactured by pattern processing.

具体的には、画素領域ＰＡの表示領域ＴＡに画素スイッチング素子３１を形成する。また、画素領域ＰＡのセンサ領域ＳＡに受光素子３２を形成する。また、周辺領域ＣＡに周辺回路を構成する周辺回路素子ＳＫを形成する。   Specifically, the pixel switching element 31 is formed in the display area TA of the pixel area PA. Further, the light receiving element 32 is formed in the sensor area SA of the pixel area PA. In addition, the peripheral circuit element SK constituting the peripheral circuit is formed in the peripheral area CA.

そして、図１１（Ａ）に示すように、ガラス基板２０１ｇの表面に平坦化膜６０ａを形成する。   Then, as shown in FIG. 11A, a planarizing film 60a is formed on the surface of the glass substrate 201g.

ここでは、画素領域ＰＡおよび周辺領域ＣＡにおいて、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとを被覆するように、平坦化膜６０ａをガラス基板２０１ｇの面に形成し、そのガラス基板２０１ｇの面に沿うように表面を平坦化している。   Here, in the pixel area PA and the peripheral area CA, the planarizing film 60a is formed on the surface of the glass substrate 201g so as to cover the pixel switching element 31, the light receiving element 32, and the peripheral circuit element SK, and the glass substrate 201g. The surface is flattened along the surface.

たとえば、アクリル系樹脂を１〜３μｍ厚になるように成膜することによって、この平坦化膜６０ａを形成する。   For example, the planarizing film 60a is formed by forming an acrylic resin to a thickness of 1 to 3 μm.

つぎに、図１１（Ｂ）に示すように、第１の透明導電膜６２ａｔを形成する。   Next, as shown in FIG. 11B, a first transparent conductive film 62at is formed.

ここでは、ＩＴＯなどの透明な導電材料を用いて、平坦化膜６０ａを被覆するように、この第１の透明導電膜６２ａｔを形成する。   Here, the first transparent conductive film 62at is formed using a transparent conductive material such as ITO so as to cover the planarizing film 60a.

具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に形成された平坦化膜６０ａの表面に、第２の透明導電膜６２ｂｔを形成する。   Specifically, the glass substrate is covered so as to cover the display area TA in which the pixel switching element 31 is formed, the sensor area SA in which the light receiving element 32 is formed, and the peripheral area CA in which the peripheral circuit element SK is formed. A second transparent conductive film 62bt is formed on the surface of the planarizing film 60a formed on the surface of 201g.

つぎに、図１２（Ｃ）に示すように、共通電極６２ａを形成する。   Next, as shown in FIG. 12C, the common electrode 62a is formed.

ここでは、第１の透明導電膜６２ａｔをパターン加工することで、共通電極６２ａを形成する。   Here, the common electrode 62a is formed by patterning the first transparent conductive film 62at.

具体的には、画素スイッチング素子３１が形成された表示領域ＴＡにおいては、第１の透明導電膜６２ａｔを残し、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫとが形成された周辺領域ＣＡとにおいては、第１の透明導電膜６２ａｔを除去するように、第１の透明導電膜６２ａｔをリソグラフィ技術によってパターン加工し、ガラス基板２０１ｇの面に共通電極６２ａを形成する。たとえば、第１の透明導電膜６２ａｔをウェットエッチング処理し、パターン加工することによって、共通電極６２ａを形成する。   Specifically, in the display area TA in which the pixel switching element 31 is formed, the sensor area SA in which the light receiving element 32 is formed and the peripheral circuit element SK are formed, leaving the first transparent conductive film 62at. In the peripheral area CA, the first transparent conductive film 62at is patterned by a lithography technique so as to remove the first transparent conductive film 62at, and the common electrode 62a is formed on the surface of the glass substrate 201g. For example, the common electrode 62a is formed by wet-etching and patterning the first transparent conductive film 62at.

つぎに、図１２（Ｄ）に示すように、絶縁膜６０ｂを形成する。   Next, as shown in FIG. 12D, an insulating film 60b is formed.

ここでは、たとえば、シリコン窒化膜を、絶縁膜６０ｂとして、共通電極６２ａを被覆
するように形成する。 Here, for example, a silicon nitride film is formed as the insulating film 60b so as to cover the common electrode 62a.

具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に絶縁膜６０ｂを形成する。   Specifically, the glass substrate is covered so as to cover the display area TA in which the pixel switching element 31 is formed, the sensor area SA in which the light receiving element 32 is formed, and the peripheral area CA in which the peripheral circuit element SK is formed. An insulating film 60b is formed on the surface of 201g.

つぎに、図１３（Ｅ）に示すように、第２の透明導電膜６２ｂｔを形成する。   Next, as shown in FIG. 13E, a second transparent conductive film 62bt is formed.

ここでは、ＩＴＯなどの透明な導電材料を用いて、絶縁膜６０ｂを被覆するように、第２の透明導電膜６２ｂｔを形成する。   Here, the second transparent conductive film 62bt is formed using a transparent conductive material such as ITO so as to cover the insulating film 60b.

具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に第２の透明導電膜６２ｂｔを形成する。   Specifically, the glass substrate is covered so as to cover the display area TA in which the pixel switching element 31 is formed, the sensor area SA in which the light receiving element 32 is formed, and the peripheral area CA in which the peripheral circuit element SK is formed. A second transparent conductive film 62bt is formed on the surface of 201g.

つぎに、図１３（Ｆ）に示すように、画素電極６２ｂを形成する。   Next, as shown in FIG. 13F, the pixel electrode 62b is formed.

ここでは、第２の透明導電膜６２ｂｔをリソグラフィ技術によってパターン加工することで、画素電極６２ｂを形成する。   Here, the pixel electrode 62b is formed by patterning the second transparent conductive film 62bt by a lithography technique.

具体的には、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された表示領域ＴＡに対応するように、画素電極６２ｂを形成する。本実施形態においては、上述したように、平面構造が櫛歯状になるように、第２の透明導電膜６２ｂｔをウェットエッチング処理でパターン加工することによって、画素電極６２ｂを形成する。   Specifically, the pixel electrode 62b is formed on the surface of the glass substrate 201g so as to correspond to the display area TA in which the pixel switching element 31 is formed. In the present embodiment, as described above, the pixel electrode 62b is formed by patterning the second transparent conductive film 62bt by wet etching so that the planar structure has a comb shape.

そして、上記のように各部が形成されたＴＦＴアレイ基板を、別途形成した対向基板２０２に貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板と対向基板とにおいて対面させる面のそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。   Then, the TFT array substrate on which the respective parts are formed as described above is bonded to the separately formed counter substrate 202. Here, for bonding, after forming an alignment film with, for example, polyimide on each of the faces facing the TFT array substrate and the counter substrate, the alignment film is rubbed. Then, the TFT array substrate and the counter substrate are bonded so as to face each other with a gap therebetween.

その後、そのＴＦＴアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。   Thereafter, liquid crystal is injected into the space between the TFT array substrate and the counter substrate, and the liquid crystal layer is aligned to form a liquid crystal panel. Then, peripheral devices such as a polarizing plate and a backlight are mounted to complete a liquid crystal display device.

以上のように、本実施形態においては、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をしない。   As described above, in the present embodiment, the insulating film 60b is formed on the surface of the planarizing film 60a in the sensor area SA where the light receiving element 32 is provided in the pixel area PA. The dry etching process for removing the insulating film 60b formed on the surface of the film 60a is not performed.

このため、ドライエッチング処理の実施によって絶縁膜６０ｂを除去した場合には、前述したように、そのドライエッチング処理におけるプラズマによって、受光素子３２にダメージが与えられ、受光素子３２の光感度が劣化し、暗電流の発生が増加する不具合が発生する場合があるが、本実施形態においては、このドライエッチング処理について実施をしないため、この不具合の発生を防止できる。   For this reason, when the insulating film 60b is removed by performing the dry etching process, as described above, the light receiving element 32 is damaged by the plasma in the dry etching process, and the photosensitivity of the light receiving element 32 is deteriorated. In some cases, the problem of increasing the generation of dark current may occur. However, in the present embodiment, since this dry etching process is not performed, the problem can be prevented from occurring.

図１４は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。一方で、図１５は、本発明にかかる実施形態と異なり、図２９および図３０において示したように、平坦化膜６０ａの表面に形成された絶縁膜６０ｂをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。図１４と図１５とにおいて、横軸は、バイアス電圧Ｖｎｐ（Ｖ）を示し、縦軸は、電流Ｉｎｐ（Ａ）であり、光電流と暗電流とのそれぞれを示している。ここでは、一定の光量の照射下で、受光素子３２のｎ層４７ｎとゲート電極４３への電位を同電位にし、ｎ層４７ｎとｐ層４７ｐとの間に印加する逆方向バイアス電圧を変化させて、本特性を測定した。   FIG. 14 is a diagram showing the photocurrent-bias voltage characteristics of the light receiving element in the embodiment according to the present invention. On the other hand, FIG. 15 differs from the embodiment according to the present invention in that the light received when the insulating film 60b formed on the surface of the planarizing film 60a is removed by dry etching as shown in FIGS. It is a figure which shows the photocurrent-bias voltage characteristic of an element. 14 and 15, the horizontal axis indicates the bias voltage Vnp (V), and the vertical axis indicates the current Inp (A), which indicates each of the photocurrent and the dark current. Here, under the irradiation of a fixed amount of light, the potential to the n layer 47n and the gate electrode 43 of the light receiving element 32 is set to the same potential, and the reverse bias voltage applied between the n layer 47n and the p layer 47p is changed. This characteristic was measured.

図１４と図１５とに示すように、絶縁膜６０ｂをドライエッチング処理で除去しない場合と、絶縁膜６０ｂをドライエッチング処理で除去した場合とを比較すると、低バイアス電圧において得られる光電流が異なる。ここでは、本実施形態のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合は、絶縁膜６０ｂをドライエッチング処理で除去した場合と比較して、低バイアス電圧においても、高い値の光電流が得られる。本実施形態のように絶縁膜６０ｂをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子３２にダメージが与えられないために、ＰＩＮ接合部で欠陥準位が発生しない。よって、本実施形態においては、光照射時に欠陥準位において電子−正孔対がトラップされることがないので、上記のように好適な結果を得ることができる。   As shown in FIGS. 14 and 15, the photocurrent obtained at a low bias voltage is different between the case where the insulating film 60 b is not removed by the dry etching process and the case where the insulating film 60 b is removed by the dry etching process. . Here, as in this embodiment, when the insulating film 60b is not removed by the dry etching process, a higher value of photocurrent is obtained even at a low bias voltage than when the insulating film 60b is removed by the dry etching process. Is obtained. When the insulating film 60b is not removed by the dry etching process as in the present embodiment, the light receiving element 32 is not damaged by the plasma in the dry etching process, so that no defect level is generated at the PIN junction. Therefore, in the present embodiment, since electron-hole pairs are not trapped at the defect level during light irradiation, a preferable result can be obtained as described above.

また、図１４と図１５とに示すように、本実施形態のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合は、絶縁膜６０ｂをドライエッチング処理で除去した場合と比較して、暗電流の発生が少ない。上記のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子３２にダメージが与えられないために、ＰＩＮ接合部で欠陥準位が発生しない。よって、本実施形態においては、逆バイアス時に、その欠陥準位を介してリーク電流が増大することがないので、上記のような好適な結果を得ることができる。   Further, as shown in FIGS. 14 and 15, when the insulating film 60b is not removed by the dry etching process as in the present embodiment, the darkness is lower than when the insulating film 60b is removed by the dry etching process. There is little generation of current. As described above, when the insulating film 60b is not removed by the dry etching process, the light receiving element 32 is not damaged by the plasma in the dry etching process, so that no defect level is generated at the PIN junction. Therefore, in the present embodiment, since the leakage current does not increase through the defect level at the time of reverse bias, the above preferable result can be obtained.

したがって、本実施形態は、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。   Therefore, this embodiment can improve the photosensitivity of the light receiving element 32 and suppress the occurrence of dark current.

また、本実施形態においては、有機材料の平坦化膜６０ａ上に無機材料の絶縁膜６０ｂを積層しているので、外部環境から水分の浸入を阻止する能力が高いため、耐湿性を向上できる。受光素子３２に水分が浸入すると暗電流が増加する場合があるが、本実施形態においては、上記のように、耐湿性を向上させる効果があるので、良好な受光素子特性を実現することができる。   In this embodiment, since the insulating film 60b made of an inorganic material is stacked on the planarizing film 60a made of an organic material, the ability to prevent moisture from entering from the outside environment is high, so that the moisture resistance can be improved. When moisture enters the light receiving element 32, the dark current may increase. However, in the present embodiment, as described above, there is an effect of improving the moisture resistance, and therefore, favorable light receiving element characteristics can be realized. .

また、本実施形態においては、周辺回路を形成する周辺領域ＣＡにおいて、平坦化膜６０ａ上に、共通電極などの透明導電膜を形成していない。周辺回路上に透明導電膜が存在していると、回路の寄生容量が増大して負荷が重くなり、消費電力が増大する。しかし、上記のように、周辺領域ＣＡにおいては、平坦化膜６０ａ上に透明導電膜を形成していないので、この不具合の発生を防止することができる。   In the present embodiment, a transparent conductive film such as a common electrode is not formed on the planarization film 60a in the peripheral area CA where the peripheral circuit is formed. If the transparent conductive film is present on the peripheral circuit, the parasitic capacitance of the circuit increases, the load becomes heavy, and the power consumption increases. However, as described above, since the transparent conductive film is not formed on the planarizing film 60a in the peripheral area CA, the occurrence of this problem can be prevented.

また、本実施形態においては、バックライト３００が可視光線ＶＲの他に、赤外光線ＩＲを含むように、照明光Ｒを出射する。このため、暗い環境下、または、輝度の低い画像を表示する時においても、その赤外光線ＩＲを、指またはスタイラスの先端にて反射させた光を検知することにより、その指またはスタイラスの位置情報を、高いＳ／Ｎ比で検出できる。よって、夜景のような輝度が低い画面がバックグラウンドであっても誤検知の確率が低く、グラフィカルユーザーインターフェースのデザイン自由度が増すとともに、信頼性が高いタッチパネル内蔵表示装置を実現することが可能である。   In the present embodiment, the illumination light R is emitted so that the backlight 300 includes the infrared ray IR in addition to the visible ray VR. For this reason, even when displaying an image with low brightness in a dark environment, the position of the finger or stylus is detected by detecting the light reflected by the infrared ray IR at the tip of the finger or stylus. Information can be detected with a high S / N ratio. Therefore, even if a low-luminance screen such as a night view is in the background, the probability of false detection is low, the design freedom of the graphical user interface is increased, and a highly reliable display device with a built-in touch panel can be realized. is there.

＜実施形態２＞
以下より、本発明にかかる実施形態２について説明する。 <Embodiment 2>
Hereinafter, Embodiment 2 according to the present invention will be described.

図１６は、本発明にかかる実施形態２において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。   FIG. 16 is a cross-sectional view showing the sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 2 according to the present invention.

本実施形態は、図１６に示すように、センサ領域ＳＡに共通電極６２ａが形成されている。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。   In the present embodiment, as shown in FIG. 16, a common electrode 62a is formed in the sensor region SA. Except for this point, the present embodiment is the same as the first embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

本実施形態においては、共通電極６２ａは、画素領域ＰＡの表示領域ＴＡの他に、図１
６に示すように、センサ領域ＳＡにおいても形成されている。ここでは、センサ領域ＳＡ
においても、表示領域ＴＡと同様に、共通電極６２ａは、絶縁膜６０ｂと平坦化膜６０ａ
との間に介在するように形成されている。 In the present embodiment, the common electrode 62a is formed in addition to the display area TA of the pixel area PA, as shown in FIG.
As shown in FIG. 6, it is also formed in the sensor region SA. Here, the sensor area SA
As in the display area TA, the common electrode 62a includes the insulating film 60b and the planarizing film 60a.
Between the two.

以上のように、本実施形態は、実施形態１と異なり、センサ領域ＳＡに共通電極６２ａが形成されている。しかし、本実施形態は、実施形態１と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。   As described above, the present embodiment is different from the first embodiment in that the common electrode 62a is formed in the sensor region SA. However, in the present embodiment, as in the first embodiment, in the sensor area SA where the light receiving element 32 is provided in the pixel area PA, the insulating film 60b is formed on the surface of the planarizing film 60a. The dry etching process for removing the insulating film 60b formed on the surface of the planarizing film 60a is not performed, and the insulating film 60b is left on the surface of the planarizing film 60a.

したがって、本実施形態は、実施形態１と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。   Therefore, in the present embodiment, like the first embodiment, the light sensitivity of the light receiving element 32 is improved, and generation of dark current can be suppressed.

特に、ドライエッチング処理にて共通電極６２ａにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域ＳＡに共通電極６２ａを残すので、そのドライエッチング処理によるダメージが受光素子３２に与えらないため、好適である。   In particular, when patterning the common electrode 62a by the dry etching process, the same problem as described above may occur. However, in the present embodiment, the common electrode 62a is left in the sensor region SA, and thus the dry process is performed. This is preferable because the light receiving element 32 is not damaged by the etching process.

また、本実施形態においては、センサ領域ＳＡ上に共通電極６２ａを残しており、この
共通電極６２ａが電界シールドとして働くために、センサ上部領域に存在する配線等から
印加され得る、意図しない電界を遮蔽可能であるので、センサ性能への悪影響を防止する
ことができる。また、共通電極６２ａをセンサ毎に分離すれば、意図的に電界を印加させ
て光電変換層であるｉ層４７ｉの空乏層を変調し、光感度を増大させることも可能になる
。 In the present embodiment, the common electrode 62a is left on the sensor region SA, and the common electrode 62a serves as an electric field shield. Therefore, an unintended electric field that can be applied from a wiring or the like existing in the sensor upper region is generated. Since shielding is possible, adverse effects on sensor performance can be prevented. Further, if the common electrode 62a is separated for each sensor, it is possible to intentionally apply an electric field to modulate the depletion layer of the i layer 47i, which is a photoelectric conversion layer, and increase the photosensitivity.

＜実施形態３＞
以下より、本発明にかかる実施形態３について説明する。 <Embodiment 3>
Hereinafter, Embodiment 3 according to the present invention will be described.

図１７は、本発明にかかる実施形態３において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。   FIG. 17 is a cross-sectional view showing the sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 3 according to the present invention.

本実施形態は、図１７に示すように、センサ領域ＳＡに透明導電層６２Ｔが設けられている。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する個所については、説明を省略する。   In the present embodiment, as shown in FIG. 17, a transparent conductive layer 62T is provided in the sensor area SA. Except for this point, the present embodiment is the same as the second embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

本実施形態においては、透明導電層６２Ｔは、図１７に示すように、画素領域ＰＡの表センサ域ＲＡにおいて、共通電極６２ａを被覆するように形成された絶縁膜６０ｂの上に設けられている。透明導電層６２Ｔは、画素電極６２ｂと同様に、たとえば、ＩＴＯを用いて形成されている。   In the present embodiment, as shown in FIG. 17, the transparent conductive layer 62T is provided on the insulating film 60b formed so as to cover the common electrode 62a in the front sensor area RA of the pixel area PA. . The transparent conductive layer 62T is formed using, for example, ITO similarly to the pixel electrode 62b.

具体的には、実施形態１において図１３（Ｅ）に示すように形成された第２の透明導電膜６２ｂｔから画素電極６２ｂを形成する際に、センサ域ＲＡに設けられた第２の透明導電膜６２ｂｔを残すように、第２の透明導電膜６２ｂｔについてパターン加工をし、この透明導電層６２Ｔを形成する。   Specifically, in forming the pixel electrode 62b from the second transparent conductive film 62bt formed as shown in FIG. 13E in the first embodiment, the second transparent conductive provided in the sensor area RA. The second transparent conductive film 62bt is patterned so as to leave the film 62bt, and this transparent conductive layer 62T is formed.

以上のように、本実施形態は、実施形態２と異なり、センサ領域ＳＡに透明導電層６２Ｔが設けられている。しかし、本実施形態は、実施形態１および２と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。   As described above, unlike the second embodiment, the present embodiment is provided with the transparent conductive layer 62T in the sensor region SA. However, in the present embodiment, as in the first and second embodiments, the insulating film 60b is formed on the surface of the planarizing film 60a in the sensor area SA where the light receiving element 32 is provided in the pixel area PA. The dry etching process for removing the insulating film 60b formed on the surface of the planarizing film 60a in the region SA is not performed and the insulating film 60b is left on the surface of the planarizing film 60a.

したがって、本実施形態は、実施形態１および２と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。   Therefore, in the present embodiment, like the first and second embodiments, the photosensitivity of the light receiving element 32 is improved, and generation of dark current can be suppressed.

特に、ドライエッチング処理にて画素電極６２ｂにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域ＳＡに透明導電層６２Ｔを残すので、そのドライエッチング処理によるダメージが受光素子３２に与えらないため、好適である。   In particular, when patterning the pixel electrode 62b by dry etching, there may be a problem similar to the above. However, in the present embodiment, the transparent conductive layer 62T is left in the sensor region SA. This is suitable because the light receiving element 32 is not damaged by the dry etching process.

本実施形態では、共通電極６２ａ上に、更に透明導電層６２Ｔを形成しているので、共通電極６２ａと透明導電層６２Ｔとの間に静電容量が形成される。従って、実施形態２で記載した効果に加えて、例えば、センサの蓄積容量、または、画素電極の付加容量などのような、回路素子の一部として使用することも可能である。   In the present embodiment, since the transparent conductive layer 62T is further formed on the common electrode 62a, a capacitance is formed between the common electrode 62a and the transparent conductive layer 62T. Therefore, in addition to the effects described in the second embodiment, it can be used as a part of a circuit element such as a storage capacitor of a sensor or an additional capacitor of a pixel electrode.

＜実施形態４＞
以下より、本発明にかかる実施形態４について説明する。 <Embodiment 4>
Hereinafter, Embodiment 4 according to the present invention will be described.

図１８は、本発明にかかる実施形態４において、画素領域ＰＡにて画素スイッチング素子３１が設けられた表示領域ＴＡを示す断面図である。図１９は、本発明にかかる実施形態４において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。図２０は、本発明にかかる実施形態４において、受光素子３２を示す平面図である。図２１は、本発明にかかる実施形態４において、周辺回路素子ＳＫが設けられた周辺領域ＣＡを示す断面図である。   FIG. 18 is a cross-sectional view showing the display area TA in which the pixel switching element 31 is provided in the pixel area PA in Embodiment 4 according to the present invention. FIG. 19 is a cross-sectional view showing a sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 4 according to the present invention. FIG. 20 is a plan view showing the light receiving element 32 in the fourth embodiment according to the present invention. FIG. 21 is a cross-sectional view showing a peripheral area CA in which the peripheral circuit element SK is provided in the fourth embodiment according to the present invention.

本実施形態は、図１８に示すように、画素スイッチング素子３１の構成が実施形態１と異なる。また、本実施形態は、図１９および図２０に示すように、受光素子３２の構成が実施形態１と異なる。また、図２１に示すように、周辺回路素子ＳＫの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。   As shown in FIG. 18, the present embodiment is different from the first embodiment in the configuration of the pixel switching element 31. Further, in this embodiment, as shown in FIGS. 19 and 20, the configuration of the light receiving element 32 is different from that of the first embodiment. Further, as shown in FIG. 21, the configuration of the peripheral circuit element SK is different from that of the first embodiment. Except for this point, the present embodiment is the same as the first embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

画素スイッチング素子３１は、実施形態１と異なり、ダブルゲートＴＦＴであり、図１８に示すように、第１のＴＦＴ３１ａと、第２のＴＦＴ３１ｂとを有する。   Unlike the first embodiment, the pixel switching element 31 is a double-gate TFT, and includes a first TFT 31a and a second TFT 31b as shown in FIG.

画素スイッチング素子３１を構成する第１のＴＦＴ３１ａは、図１８に示すように、トップゲート構造であって、遮光層ＳＹａと、ゲート電極４５ａと、ゲート絶縁膜４６ｚａと、半導体層４８ａとを含む。   As shown in FIG. 18, the first TFT 31a constituting the pixel switching element 31 has a top gate structure, and includes a light shielding layer Sya, a gate electrode 45a, a gate insulating film 46za, and a semiconductor layer 48a.

第１のＴＦＴ３１ａにおいて、遮光層ＳＹａは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１８に示すように、遮光層ＳＹａは、絶縁膜４６を介して、半導体層４８ａのチャネル領域４８Ｃａに対面するように設けられている。   In the first TFT 31a, the light shielding layer SYa is formed on the glass substrate 201g using a metal material such as molybdenum, for example, and shields light incident from the back side of the liquid crystal panel 200. Here, as shown in FIG. 18, the light shielding layer Sya is provided so as to face the channel region 48Ca of the semiconductor layer 48a with the insulating film 46 interposed therebetween.

また、第１のＴＦＴ３１ａにおいて、ゲート電極４５ａは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１８に示すように、ゲート電極４５ａは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚａを介して、半導体層４８ａのチャネル領域４８Ｃａに対面するように設けられている。   In the first TFT 31a, the gate electrode 45a is formed using a metal material such as aluminum, for example. Here, as shown in FIG. 18, the gate electrode 45a is provided on the surface of the glass substrate 201g so as to face the channel region 48Ca of the semiconductor layer 48a through the gate insulating film 46za.

また、第１のＴＦＴ３１ａにおいて、ゲート絶縁膜４６ｚａは、図１８に示すように、たとえば、シリコン酸化膜であり、半導体層４８ａのチャネル領域４８Ｃａとゲート電極４５ａとの間に介在するように形成されている。   In the first TFT 31a, as shown in FIG. 18, the gate insulating film 46za is, for example, a silicon oxide film, and is formed between the channel region 48Ca of the semiconductor layer 48a and the gate electrode 45a. ing.

また、第１のＴＦＴ３１ａにおいて、半導体層４８ａは、たとえば、ポリシリコンで形成されている。この半導体層４８ａにおいては、図１８に示すように、ゲート電極４５ａに対応するようにチャネル領域４８Ｃａが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃａが遮光層ＳＹａに対面するように、形成されている。また、半導体層４８ａは、チャネル領域４８Ｃａを挟むように一対のソース・ドレイン領域４８Ａａ，４８Ｂａが形成されている。この一対のソース・ドレイン領域４８Ａａ，４８Ｂａは、チャネル領域４８Ｃａを挟むように一対の低濃度不純物領域４８ＡＬａ，４８ＢＬａが形成され、さらに、その低濃度不純物領域４８ＡＬａ，４８ＢＬａよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨａ，４８ＢＨａが、その一対の低濃度不純物領域４８ＡＬａ，４８ＢＬａを挟むように形成されている。   In the first TFT 31a, the semiconductor layer 48a is made of, for example, polysilicon. In the semiconductor layer 48a, as shown in FIG. 18, a channel region 48Ca is formed so as to correspond to the gate electrode 45a. Here, the channel region 48Ca is formed so as to face the light shielding layer Sya through the insulating film 46 formed by stacking the silicon nitride film 46ga and the silicon oxide film 46gb. In the semiconductor layer 48a, a pair of source / drain regions 48Aa and 48Ba are formed so as to sandwich the channel region 48Ca. In the pair of source / drain regions 48Aa and 48Ba, a pair of low-concentration impurity regions 48ALa and 48BLa are formed so as to sandwich the channel region 48Ca, and a pair of impurities having a higher impurity concentration than the low-concentration impurity regions 48ALa and 48BLa. High-concentration impurity regions 48AHa and 48BHa are formed so as to sandwich the pair of low-concentration impurity regions 48ALa and 48BLa.

そして、画素スイッチング素子３１を構成する第２のＴＦＴ３１ｂは、図１８に示すように、第１のＴＦＴ３１ａと同様に、トップゲート構造であって、遮光層ＳＹｂと、ゲート電極４５ｂと、ゲート絶縁膜４６ｚｂと、半導体層４８ｂとを含む。   As shown in FIG. 18, the second TFT 31b constituting the pixel switching element 31 has a top gate structure like the first TFT 31a, and includes a light shielding layer SYb, a gate electrode 45b, and a gate insulating film. 46zb and a semiconductor layer 48b.

第２のＴＦＴ３１ｂにおいて、遮光層ＳＹｂは、第１のＴＦＴ３１ａの遮光層ＳＹａと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１８に示すように、遮光層ＳＹｂは、絶縁膜４６を介して、半導体層４８ｂのチャネル領域４８Ｃｂに対面するように設けられている。   In the second TFT 31b, the light shielding layer SYb is formed on the glass substrate 201g using a metal material such as molybdenum, for example, like the light shielding layer SYa of the first TFT 31a. The light incident from is blocked. Here, as shown in FIG. 18, the light shielding layer SYb is provided so as to face the channel region 48Cb of the semiconductor layer 48b with the insulating film 46 interposed therebetween.

また、第２のＴＦＴ３１ｂにおいて、ゲート電極４５ｂは、第１のＴＦＴ３１ａのゲート電極４５ａと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１８に示すように、ゲート電極４５ｂは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｂを介して、半導体層４８ｂのチャネル領域４８Ｃｂに対面するように設けられている。   Further, in the second TFT 31b, the gate electrode 45b is formed using a metal material such as aluminum, for example, similarly to the gate electrode 45a of the first TFT 31a. Here, as shown in FIG. 18, the gate electrode 45b is provided on the surface of the glass substrate 201g so as to face the channel region 48Cb of the semiconductor layer 48b via the gate insulating film 46zb.

また、第２のＴＦＴ３１ｂにおいて、ゲート絶縁膜４６ｚｂは、第１のＴＦＴ３１ａのゲート絶縁膜４６ｚａと同様に、図１８に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｂのチャネル領域４８Ｃｂとゲート電極４５ｂとの間に介在するように形成されている。   Further, in the second TFT 31b, the gate insulating film 46zb is, for example, a silicon oxide film as shown in FIG. 18 like the gate insulating film 46za of the first TFT 31a, and the channel region 48Cb of the semiconductor layer 48b. It is formed so as to be interposed between the gate electrode 45b.

また、第２のＴＦＴ３１ｂにおいて、半導体層４８ｂは、第１のＴＦＴ３１ａの半導体層４８ａと同様に、たとえば、ポリシリコンで形成されている。この半導体層４８ｂにおいては、図１８に示すように、ゲート電極４５ｂに対応するようにチャネル領域４８Ｃｂが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｂが遮光層ＳＹｂに対面するように、形成されている。また、半導体層４８ｂは、そのチャネル領域４８Ｃｂを挟むように一対のソース・ドレイン領域４８Ａｂ，４８Ｂｂが形成されている。この一対のソース・ドレイン領域４８Ａｂ，４８Ｂｂは、チャネル領域４８Ｃｂを挟むように一対の低濃度不純物領域４８ＡＬｂ，４８ＢＬｂが形成され、さらに、その低濃度不純物領域４８ＡＬｂ，４８ＢＬｂよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｂ，４８ＢＨｂが、その一対の低濃度不純物領域４８ＡＬｂ，４８ＢＬｂを挟むように形成されている。   In the second TFT 31b, the semiconductor layer 48b is formed of, for example, polysilicon, like the semiconductor layer 48a of the first TFT 31a. In the semiconductor layer 48b, as shown in FIG. 18, a channel region 48Cb is formed so as to correspond to the gate electrode 45b. Here, the channel region 48Cb is formed so as to face the light shielding layer SYb through the insulating film 46 formed by stacking the silicon nitride film 46ga and the silicon oxide film 46gb. The semiconductor layer 48b is formed with a pair of source / drain regions 48Ab and 48Bb so as to sandwich the channel region 48Cb. In the pair of source / drain regions 48Ab and 48Bb, a pair of low-concentration impurity regions 48ALb and 48BLb are formed so as to sandwich the channel region 48Cb, and a pair of impurities having a higher impurity concentration than the low-concentration impurity regions 48ALb and 48BLb. The high-concentration impurity regions 48AHb and 48BHb are formed so as to sandwich the pair of low-concentration impurity regions 48ALb and 48BLb.

この画素スイッチング素子３１においては、図１８に示すように、第１のＴＦＴ３１ａの半導体層４８ａと、第２のＴＦＴ３１ｂの半導体層４８ｂとが、一体で形成されており、第１のＴＦＴ３１ａのソース・ドレイン領域４８Ｂａと、第２のＴＦＴ３１ｂのソース・ドレイン領域４８Ａｂとが隣接しており、互いに電気的に接続された状態になっている。   In this pixel switching element 31, as shown in FIG. 18, the semiconductor layer 48a of the first TFT 31a and the semiconductor layer 48b of the second TFT 31b are integrally formed. The drain region 48Ba and the source / drain region 48Ab of the second TFT 31b are adjacent to each other and are electrically connected to each other.

そして、この画素スイッチング素子３１においては、ソース電極５３は、第１のＴＦＴ３１ａにおいて、第２のＴＦＴ３１ｂに接続されたソース・ドレイン領域４８Ｂａとは異なるソース・ドレイン領域４８Ａａに電気的に接続するように設けられている。また、ドレイン電極５４は、第２のＴＦＴ３１ｂにおいて、第１のＴＦＴ３１ａに接続されたソース・ドレイン領域４８Ａｂとは異なるソース・ドレイン領域４８Ｂｂに電気的に接続するように設けられている。ここでは、ソース電極５３とドレイン電極５４とのそれぞれは、実施形態１と同様にして、アルミニウムなどの導電材料を用いて形成されている。   In the pixel switching element 31, the source electrode 53 is electrically connected to the source / drain region 48Aa different from the source / drain region 48Ba connected to the second TFT 31b in the first TFT 31a. Is provided. Further, the drain electrode 54 is provided in the second TFT 31b so as to be electrically connected to a source / drain region 48Bb different from the source / drain region 48Ab connected to the first TFT 31a. Here, each of the source electrode 53 and the drain electrode 54 is formed using a conductive material such as aluminum as in the first embodiment.

受光素子３２は、図１９と図２０に示すように、遮光層ＳＹと、ゲート電極４３と、ゲート絶縁膜４６ｏｘと、半導体層４７とを含み、実施形態１と異なり、トップゲート構造である。   As shown in FIGS. 19 and 20, the light receiving element 32 includes a light shielding layer SY, a gate electrode 43, a gate insulating film 46ox, and a semiconductor layer 47. Unlike the first embodiment, the light receiving element 32 has a top gate structure.

この受光素子３２において、遮光層ＳＹは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１９に示すように、遮光層ＳＹは、絶縁膜４６を介して、半導体層４７のｉ層４７ｉに対面するように設けられている。   In the light receiving element 32, the light shielding layer SY is formed on the glass substrate 201g using a metal material such as molybdenum, for example, and shields light incident from the back side of the liquid crystal panel 200. Here, as illustrated in FIG. 19, the light shielding layer SY is provided so as to face the i layer 47 i of the semiconductor layer 47 with the insulating film 46 interposed therebetween.

受光素子３２において、ゲート電極４３は、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１９に示すように、ゲート電極４３は、半導体層４７において遮光層ＳＹが形成されている面とは反対側において、ゲート絶縁膜４６ｏｘを介して、半導体層４７のｉ層４７ｉに対面するように設けられている。本実施形態においては、ゲート電極４３は、正面側から入射する光が遮光されずに半導体層４７のｉ層４７ｉの面に入射するように、半導体層４７のｉ層４７ｉに対面する面が、その半導体層４７のｉ層４７ｉの面よりも小さくなるように形成されている。つまり、ゲート電極４３は、半導体層４７のｉ層４７ｉの面の全体を被覆せずに、一部のみを被覆するように形成されている。   In the light receiving element 32, the gate electrode 43 is formed using a metal material such as aluminum, for example. Here, as shown in FIG. 19, the gate electrode 43 is formed on the i layer 47 i of the semiconductor layer 47 via the gate insulating film 46 ox on the side opposite to the surface where the light shielding layer SY is formed in the semiconductor layer 47. It is provided to face each other. In the present embodiment, the gate electrode 43 has a surface facing the i layer 47i of the semiconductor layer 47 so that light incident from the front side is not blocked and enters the surface of the i layer 47i of the semiconductor layer 47. The semiconductor layer 47 is formed to be smaller than the surface of the i layer 47i. That is, the gate electrode 43 is formed so as to cover only a part of the semiconductor layer 47 without covering the entire surface of the i layer 47i.

また、受光素子３２において、ゲート絶縁膜４６ｏｘは、たとえば、シリコン酸化膜であり、半導体層４７のｉ層４７ｉとゲート電極４３との間に介在するように形成されている。   In the light receiving element 32, the gate insulating film 46ox is, for example, a silicon oxide film, and is formed so as to be interposed between the i layer 47i of the semiconductor layer 47 and the gate electrode 43.

また、受光素子３２において、半導体層４７は、実施形態１と同様に、たとえば、ポリ
シリコンで形成されており、図１９に示すように、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉ
とを含む。ここでは、シリコン窒化膜４６ｓａとシリコン酸化膜４６ｓｂとが積層されて
形成された絶縁膜４６を介して、ｉ層４７ｉが遮光層ＳＹａに対面するように、半導体層
４７が、形成されている。 Further, in the light receiving element 32, the semiconductor layer 47 is formed of polysilicon, for example, as in the first embodiment. As shown in FIG. 19, the p layer 47p, the n layer 47n, and the i layer 47i are formed.
Including. Here, the semiconductor layer 47 is formed so that the i layer 47i faces the light shielding layer Sya through the insulating film 46 formed by stacking the silicon nitride film 46sa and the silicon oxide film 46sb.

そして、受光素子３２において、アノード電極５１とカソード電極５２とのそれぞれは、実施形態１と同様に、アルミニウムを用いて形成されている。ここでは、図１９に示すように、層間絶縁膜４９が半導体層４７を被覆するように設けられており、アノード電極５１は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｐ層４７ｐに電気的に接続するように設けられている。そして、同様に、カソード電極５２は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｎ層４７ｎに電気的に接続するように設けられている。   In the light receiving element 32, each of the anode electrode 51 and the cathode electrode 52 is formed using aluminum as in the first embodiment. Here, as shown in FIG. 19, an interlayer insulating film 49 is provided so as to cover the semiconductor layer 47, and the anode electrode 51 has a conductive material embedded in a contact hole that penetrates the interlayer insulating film 49, By pattern processing, it is provided so as to be electrically connected to the p layer 47p. Similarly, the cathode electrode 52 is provided so as to be electrically connected to the n layer 47n by embedding a conductive material in a contact hole penetrating the interlayer insulating film 49 and patterning it.

周辺回路素子ＳＫは、図２１に示すように、たとえば、第３のＴＦＴ３１ｃと、第４のＴＦＴ３１ｄとを有する。   As shown in FIG. 21, the peripheral circuit element SK has, for example, a third TFT 31c and a fourth TFT 31d.

周辺回路素子ＳＫを構成する第３のＴＦＴ３１ｃは、図２１に示すように、トップゲート構造であって、遮光層ＳＹｃと、ゲート電極４５ｃと、ゲート絶縁膜４６ｚｃと、半導体層４８ｃとを含み、Ｎチャネル型のＴＦＴとして形成されている。   As shown in FIG. 21, the third TFT 31c constituting the peripheral circuit element SK has a top gate structure, and includes a light shielding layer SYc, a gate electrode 45c, a gate insulating film 46zc, and a semiconductor layer 48c. It is formed as an N-channel TFT.

第３のＴＦＴ３１ｃにおいて、遮光層ＳＹｃは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇの上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図２１に示すように、遮光層ＳＹｃは、絶縁膜４６を介して、半導体層４８ｃのチャネル領域４８Ｃｃに対面するように設けられている。   In the third TFT 31c, the light shielding layer SYc is formed on the glass substrate 201g using a metal material such as molybdenum, and shields light incident from the back side of the liquid crystal panel 200. Here, as shown in FIG. 21, the light shielding layer SYc is provided so as to face the channel region 48Cc of the semiconductor layer 48c with the insulating film 46 interposed therebetween.

また、第３のＴＦＴ３１ｃにおいて、ゲート電極４５ｃは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図２１に示すように、ゲート電極４５ｃは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｃを介して、半導体層４８ｃのチャネル領域４８Ｃｃに対面するように設けられている。   In the third TFT 31c, the gate electrode 45c is formed using a metal material such as aluminum, for example. Here, as shown in FIG. 21, the gate electrode 45c is provided on the surface of the glass substrate 201g so as to face the channel region 48Cc of the semiconductor layer 48c via the gate insulating film 46zc.

また、第３のＴＦＴ３１ｃにおいて、ゲート絶縁膜４６ｚｃは、図２１に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｃのチャネル領域４８Ｃｃとゲート電極４５ｃとの間に介在するように形成されている。   In the third TFT 31c, the gate insulating film 46zc is, for example, a silicon oxide film as shown in FIG. 21, and is formed so as to be interposed between the channel region 48Cc of the semiconductor layer 48c and the gate electrode 45c. ing.

また、第３のＴＦＴ３１ｃにおいて、半導体層４８ｃは、たとえば、ポリシリコンで形成されている。この半導体層４８ｃにおいては、図２１に示すように、ゲート電極４５ｃに対応するようにチャネル領域４８Ｃｃが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｃが遮光層ＳＹｃに対面するように、形成されている。また、半導体層４８ｃは、チャネル領域４８Ｃｃを挟むように一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃが形成されている。この一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃは、チャネル領域４８Ｃｃを挟むように一対の低濃度不純物領域４８ＡＬｃ，４８ＢＬｃが形成され、さらに、その低濃度不純物領域４８ＡＬｃ，４８ＢＬｃよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｃ，４８ＢＨｃが、その一対の低濃度不純物領域４８ＡＬｃ，４８ＢＬｃを挟むように形成されている。ここでは、半導体層４８ｃにｎ型不純物をドープすることで一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃを形成することによって、ｎチャネル型のＴＦＴとして第３のＴＦＴ３１ｃが形成されている。   In the third TFT 31c, the semiconductor layer 48c is made of, for example, polysilicon. In the semiconductor layer 48c, as shown in FIG. 21, a channel region 48Cc is formed so as to correspond to the gate electrode 45c. Here, the channel region 48Cc is formed to face the light shielding layer SYc through the insulating film 46 formed by stacking the silicon nitride film 46ga and the silicon oxide film 46gb. In the semiconductor layer 48c, a pair of source / drain regions 48Ac and 48Bc are formed so as to sandwich the channel region 48Cc. In the pair of source / drain regions 48Ac and 48Bc, a pair of low-concentration impurity regions 48ALc and 48BLc are formed so as to sandwich the channel region 48Cc, and a pair of impurities having a higher impurity concentration than the low-concentration impurity regions 48ALc and 48BLc. High-concentration impurity regions 48AHc and 48BHc are formed so as to sandwich the pair of low-concentration impurity regions 48ALc and 48BLc. Here, the third TFT 31c is formed as an n-channel TFT by forming a pair of source / drain regions 48Ac and 48Bc by doping the semiconductor layer 48c with an n-type impurity.

そして、周辺回路素子ＳＫを構成する第４のＴＦＴ３１ｄは、図２１に示すように、第３のＴＦＴ３１ｃと同様に、トップゲート構造であって、遮光層ＳＹｄと、ゲート電極４５ｄと、ゲート絶縁膜４６ｚｄと、半導体層４８ｄとを含み、ｐチャネル型のＴＦＴとして形成されている。   As shown in FIG. 21, the fourth TFT 31d constituting the peripheral circuit element SK has a top gate structure, like the third TFT 31c, and includes a light shielding layer SYd, a gate electrode 45d, and a gate insulating film. 46zd and the semiconductor layer 48d are formed as a p-channel TFT.

第４のＴＦＴ３１ｄにおいて、遮光層ＳＹｄは、第３のＴＦＴ３１ｃの遮光層ＳＹｃと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図２１に示すように、遮光層ＳＹｄは、絶縁膜４６を介して、半導体層４８ｄのチャネル領域４８Ｃｄに対面するように設けられている。   In the fourth TFT 31d, the light shielding layer SYd is formed on the glass substrate 201g using a metal material such as molybdenum, for example, like the light shielding layer SYc of the third TFT 31c. The light incident from is blocked. Here, as shown in FIG. 21, the light shielding layer SYd is provided so as to face the channel region 48Cd of the semiconductor layer 48d with the insulating film 46 interposed therebetween.

また、第４のＴＦＴ３１ｄにおいて、ゲート電極４５ｄは、第３のＴＦＴ３１ｃのゲート電極４５ｃと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図２１に示すように、ゲート電極４５ｄは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｄを介して、半導体層４８ｄのチャネル領域４８Ｃｄに対面するように設けられている。   Further, in the fourth TFT 31d, the gate electrode 45d is formed using a metal material such as aluminum, for example, similarly to the gate electrode 45c of the third TFT 31c. Here, as shown in FIG. 21, the gate electrode 45d is provided on the surface of the glass substrate 201g so as to face the channel region 48Cd of the semiconductor layer 48d via the gate insulating film 46zd.

また、第４のＴＦＴ３１ｄにおいて、ゲート絶縁膜４６ｚｄは、第３のＴＦＴ３１ｃのゲート絶縁膜４６ｚｃと同様に、図２１に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｄのチャネル領域４８Ｃｄとゲート電極４５ｄとの間に介在するように形成されている。   In the fourth TFT 31d, the gate insulating film 46zd is a silicon oxide film, for example, as shown in FIG. 21, like the gate insulating film 46zc of the third TFT 31c, and the channel region 48Cd of the semiconductor layer 48d. It is formed so as to be interposed between the gate electrode 45d.

また、第４のＴＦＴ３１ｄにおいて、半導体層４８ｄは、第３のＴＦＴ３１ｃの半導体層４８ｃと同様に、たとえば、ポリシリコンで形成されている。この半導体層４８ｄにおいては、図２１に示すように、ゲート電極４５ｄに対応するようにチャネル領域４８Ｃｄが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｄが遮光層ＳＹｄに対面するように、形成されている。また、半導体層４８ｄは、そのチャネル領域４８Ｃｄを挟むように一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄが形成されている。この一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄは、チャネル領域４８Ｃｄを挟むように一対の低濃度不純物領域４８ＡＬｄ，４８ＢＬｄが形成され、さらに、その低濃度不純物領域４８ＡＬｄ，４８ＢＬｄよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｄ，４８ＢＨｄが、その一対の低濃度不純物領域４８ＡＬｄ，４８ＢＬｄを挟むように形成されている。ここでは、半導体層４８ｄにｐ型不純物をドープすることで一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄを形成することによって、ｐチャネル型のＴＦＴとして第４のＴＦＴ３１ｄが形成されている。   In the fourth TFT 31d, the semiconductor layer 48d is formed of, for example, polysilicon, like the semiconductor layer 48c of the third TFT 31c. In the semiconductor layer 48d, as shown in FIG. 21, a channel region 48Cd is formed so as to correspond to the gate electrode 45d. Here, the channel region 48Cd is formed to face the light shielding layer SYd through the insulating film 46 formed by stacking the silicon nitride film 46ga and the silicon oxide film 46gb. The semiconductor layer 48d is formed with a pair of source / drain regions 48Ad and 48Bd so as to sandwich the channel region 48Cd. In the pair of source / drain regions 48Ad and 48Bd, a pair of low-concentration impurity regions 48ALd and 48BLd are formed so as to sandwich the channel region 48Cd, and a pair of impurities having a higher impurity concentration than the low-concentration impurity regions 48ALd and 48BLd. The high-concentration impurity regions 48AHd and 48BHd are formed so as to sandwich the pair of low-concentration impurity regions 48ALd and 48BLd. Here, the fourth TFT 31d is formed as a p-channel TFT by forming a pair of source / drain regions 48Ad and 48Bd by doping the semiconductor layer 48d with a p-type impurity.

この周辺回路素子ＳＫにおいては、図２１に示すように、第３のＴＦＴ３１ｃの半導体層４８ｃと、第４のＴＦＴ３１ｄの半導体層４８ｄとが、一体で形成されており、第３のＴＦＴ３１ｃのソース・ドレイン領域４８Ｂｃと、第４のＴＦＴ３１ｄのソース・ドレイン領域４８Ａｄとが隣接しており、互いに電気的に接続された状態になっている。   In the peripheral circuit element SK, as shown in FIG. 21, the semiconductor layer 48c of the third TFT 31c and the semiconductor layer 48d of the fourth TFT 31d are integrally formed. The drain region 48Bc and the source / drain region 48Ad of the fourth TFT 31d are adjacent to each other and are electrically connected to each other.

そして、この周辺回路素子ＳＫにおいては、一対の電極５３ｃ，５４ｄのそれぞれが、第３のＴＦＴ３１ｃと、第４のＴＦＴ３１ｄとのそれぞれに設けられている。ここで、一方の電極５３ｃは、第３のＴＦＴ３１ｃにおいて、第４のＴＦＴ３１ｄに接続されたソース・ドレイン領域４８Ｂｃとは異なるソース・ドレイン領域４８Ａｃに電気的に接続するように設けられている。また、他方の電極５４ｄは、第４のＴＦＴ３１ｄにおいて、第３のＴＦＴ３１ｃに接続されたソース・ドレイン領域４８Ａｄとは異なるソース・ドレイン領域４８Ｂｄに電気的に接続するように設けられている。ここでは、一対の電極５３ｃ，５４ｄのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。   In the peripheral circuit element SK, each of the pair of electrodes 53c and 54d is provided in each of the third TFT 31c and the fourth TFT 31d. Here, one electrode 53c is provided in the third TFT 31c so as to be electrically connected to a source / drain region 48Ac different from the source / drain region 48Bc connected to the fourth TFT 31d. The other electrode 54d is provided in the fourth TFT 31d so as to be electrically connected to a source / drain region 48Bd different from the source / drain region 48Ad connected to the third TFT 31c. Here, each of the pair of electrodes 53c and 54d is formed using a conductive material such as aluminum.

以上のように、本実施形態は、実施形態１に対して、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとのそれぞれの構成が異なる。しかし、本実施形態は、実施形態１と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。   As described above, the present embodiment differs from the first embodiment in the configuration of the pixel switching element 31, the light receiving element 32, and the peripheral circuit element SK. However, in the present embodiment, as in the first embodiment, in the sensor area SA where the light receiving element 32 is provided in the pixel area PA, the insulating film 60b is formed on the surface of the planarizing film 60a. The dry etching process for removing the insulating film 60b formed on the surface of the planarizing film 60a is not performed, and the insulating film 60b is left on the surface of the planarizing film 60a.

したがって、本実施形態は、実施形態１と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。   Therefore, in the present embodiment, like the first embodiment, the light sensitivity of the light receiving element 32 is improved, and generation of dark current can be suppressed.

また、本実施形態においては、画素スイッチング素子３１としてダブルゲートＴＦＴを用いている。このため、本実施形態においては、画素スイッチング素子３１において発生するリーク電流を低減することができる。   In the present embodiment, a double gate TFT is used as the pixel switching element 31. For this reason, in the present embodiment, a leakage current generated in the pixel switching element 31 can be reduced.

本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造している。このため、受光素子３２において赤外光線ＩＲを受光する感度を向上させるために、その受光素子３２の半導体層４７の層厚を厚くした場合においては、その画素スイッチング素子３１の半導体層４８ａ，４８ｂも同様に層厚が厚くなるので、その画素スイッチング素子３１においては、リーク電流の発生が顕著になる場合がある。しかし、本実施形態においては、上記のように、画素スイッチング素子３１としてダブルゲートＴＦＴを用いているため、画素スイッチング素子３１において発生するリーク電流を低減できる効果を、好適に奏することができる。   In this embodiment, after forming a polysilicon film so as to cover a region for forming each semiconductor element, the polysilicon film is formed so as to correspond to the pattern shape of the semiconductor layer constituting each semiconductor element. Each semiconductor element is manufactured by pattern processing. For this reason, when the layer thickness of the semiconductor layer 47 of the light receiving element 32 is increased in order to improve the sensitivity of receiving the infrared ray IR in the light receiving element 32, the semiconductor layers 48a and 48b of the pixel switching element 31 are increased. Similarly, since the layer thickness is increased, in the pixel switching element 31, the occurrence of leakage current may be significant. However, in the present embodiment, since the double gate TFT is used as the pixel switching element 31 as described above, the effect of reducing the leakage current generated in the pixel switching element 31 can be suitably achieved.

＜実施形態５＞
以下より、本発明にかかる実施形態５について説明する。 <Embodiment 5>
The fifth embodiment according to the present invention will be described below.

図２２は、本発明にかかる実施形態５において、液晶表示装置１００の構成を示す断面図である。また、図２３は、本発明にかかる実施形態５において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。   FIG. 22 is a cross-sectional view showing the configuration of the liquid crystal display device 100 in the fifth embodiment of the present invention. FIG. 23 is a cross-sectional view showing the sensor area SA in which the light receiving element 32 is provided in the pixel area PA in Embodiment 5 according to the present invention.

本実施形態の液晶表示装置１００においては、図２２に示すように、バックライト３００に対する液晶パネル２００の配置が、実施形態４と異なる。また、図２３に示すように、センサ領域ＳＡに設けられた受光素子３２の構成が、実施形態４と異なる。この点を除き、本実施形態は、実施形態４と同様である。このため、重複する個所に関しては、説明を省略する。   In the liquid crystal display device 100 of the present embodiment, the arrangement of the liquid crystal panel 200 with respect to the backlight 300 is different from that of the fourth embodiment, as shown in FIG. Further, as shown in FIG. 23, the configuration of the light receiving element 32 provided in the sensor area SA is different from that of the fourth embodiment. Except for this point, the present embodiment is the same as the fourth embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

本実施形態の液晶表示装置１００において、液晶パネル２００は、図２２に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。   In the liquid crystal display device 100 of the present embodiment, the liquid crystal panel 200 includes a TFT array substrate 201, a counter substrate 202, and a liquid crystal layer 203, as shown in FIG.

この液晶パネル２００においては、実施形態４と同様に、ＴＦＴアレイ基板２０１と対向基板２０２とが、互いに間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。   In the liquid crystal panel 200, as in the fourth embodiment, the TFT array substrate 201 and the counter substrate 202 face each other so as to be spaced apart from each other. A liquid crystal layer 203 is provided so as to be sandwiched between the TFT array substrate 201 and the counter substrate 202.

しかし、本実施形態においては、液晶パネル２００は、図２２に示すように、実施形態４と異なり、対向基板２０２の側に位置するようにバックライト３００が配置されており、対向基板２０２においてＴＦＴアレイ基板２０１に対面している面とは反対側の面に、バックライト３００から出射された照明光Ｒが照射される。   However, in this embodiment, as shown in FIG. 22, the liquid crystal panel 200 is different from the fourth embodiment in that the backlight 300 is disposed so as to be located on the counter substrate 202 side. The illumination light R emitted from the backlight 300 is irradiated on the surface opposite to the surface facing the array substrate 201.

つまり、本実施形態においては、液晶パネル２００は、図２２に示すように、正面側にＴＦＴアレイ基板２０１が位置し、背面側に対向基板２０２が位置するように配置されている。   That is, in the present embodiment, as shown in FIG. 22, the liquid crystal panel 200 is arranged such that the TFT array substrate 201 is located on the front side and the counter substrate 202 is located on the back side.

受光素子３２は、図２３に示すように、トップゲート構造であって、ゲート電極４３と、ゲート絶縁膜４６ｏｘと、半導体層４７とを含む。本実施形態においては、受光素子３２は、実施形態４と異なり、遮光層ＳＹが設けられていない。そして、実施形態４と異なり、ゲート電極４３が半導体層４７のｉ層４７ｉの面の全体を被覆するように形成されている。ゲート絶縁膜４６ｏｘと、半導体層４７とについては、実施形態４と同様にして形成されている。そして、受光素子３２は、ガラス基板２０１ｇの側から入射した光を受光し、受光データを生成する。   As shown in FIG. 23, the light receiving element 32 has a top gate structure, and includes a gate electrode 43, a gate insulating film 46 ox, and a semiconductor layer 47. In the present embodiment, unlike the fourth embodiment, the light receiving element 32 is not provided with the light shielding layer SY. Unlike the fourth embodiment, the gate electrode 43 is formed so as to cover the entire surface of the i layer 47 i of the semiconductor layer 47. The gate insulating film 46ox and the semiconductor layer 47 are formed in the same manner as in the fourth embodiment. The light receiving element 32 receives light incident from the glass substrate 201g side and generates light reception data.

以上のように、本実施形態は、実施形態４に対して、バックライト３００に対する液晶パネル２００の配置と、受光素子３２の構成が異なる。しかし、本実施形態は、実施形態４と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。   As described above, the present embodiment differs from the fourth embodiment in the arrangement of the liquid crystal panel 200 with respect to the backlight 300 and the configuration of the light receiving element 32. However, in the present embodiment, as in the fourth embodiment, in the sensor area SA in which the light receiving element 32 is provided in the pixel area PA, the insulating film 60b is formed on the surface of the planarizing film 60a. The dry etching process for removing the insulating film 60b formed on the surface of the planarizing film 60a is not performed, and the insulating film 60b is left on the surface of the planarizing film 60a.

したがって、本実施形態は、実施形態４と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。   Therefore, in the present embodiment, as in the fourth embodiment, the photosensitivity of the light receiving element 32 is improved and generation of dark current can be suppressed.

本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。   In carrying out the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be employed.

たとえば、本実施形態においては、ＦＦＳ方式の液晶パネルに適用する場合について説明したが、これに限定されない。たとえば、ＩＰＳ方式であっても適用可能である。   For example, in the present embodiment, the case where the present invention is applied to an FFS liquid crystal panel has been described, but the present invention is not limited to this. For example, the IPS method can be applied.

また、本実施形態においては、画素スイッチング素子などの半導体素子を構成する半導体層を、ポリシリコンによって形成する場合について説明したが、これに限定されない。とえば、アモルファスシリコンなど、他の半導体材料を用いてもよい。   In the present embodiment, the case where the semiconductor layer forming the semiconductor element such as the pixel switching element is formed of polysilicon has been described, but the present invention is not limited to this. For example, other semiconductor materials such as amorphous silicon may be used.

また、本実施形態においては、受光素子３２について、ＰＩＮ型のフォトダイオードを設けた場合について説明したが、これに限定されない。たとえば、ｉ層に不純物がドーピングされたＰＤＮ構造のフォトダイオードを、受光素子３２として形成しても同様な効果を奏することができる。また、半導体層の両面にゲート電極を形成し、両面ゲート構造としても良い。   In the present embodiment, the case where a PIN photodiode is provided as the light receiving element 32 has been described. However, the present invention is not limited to this. For example, the same effect can be obtained even if a photodiode having a PDN structure in which impurities are doped in the i layer is formed as the light receiving element 32. Alternatively, gate electrodes may be formed on both sides of the semiconductor layer to form a double sided gate structure.

また、本実施形態においては、不可視光線として赤外光線を含むように照明光を照射する場合について説明したが、これに限定されない。たとえば、不可視光線として紫外光線を含むように照明光を照射してもよい。   Moreover, although this embodiment demonstrated the case where illumination light was irradiated so that an infrared ray may be included as an invisible light ray, it is not limited to this. For example, the illumination light may be irradiated so as to include ultraviolet light as invisible light.

また、本実施形態においては、複数の画素Ｐに対応するように複数の受光素子３２を設ける場合について示したが、これに限定されない。たとえば、複数の画素Ｐに対して１つの受光素子３２を設けてもよく、逆に、１つの画素Ｐに対して複数の受光素子３２を設けてもよい。   In the present embodiment, the case where the plurality of light receiving elements 32 are provided so as to correspond to the plurality of pixels P has been described, but the present invention is not limited to this. For example, one light receiving element 32 may be provided for a plurality of pixels P, and conversely, a plurality of light receiving elements 32 may be provided for one pixel P.

また、本実施形態の液晶表示装置１００は、さまざまな電子機器の部品として適用することができる。   In addition, the liquid crystal display device 100 of the present embodiment can be applied as a component of various electronic devices.

図２４から図２８は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。   24 to 28 are diagrams showing electronic apparatuses to which the liquid crystal display device 100 according to the embodiment of the present invention is applied.

図２４に示すように、テレビジョン放送を受信し表示するテレビにおいて、その受信した画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。   As shown in FIG. 24, in a television that receives and displays a television broadcast, the received image is displayed on a display screen, and the liquid crystal display device 100 is applied as a display device to which an operator's operation command is input. it can.

また、図２５に示すように、デジタルスチルカメラにおいて、その撮像画像などの画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。   In addition, as shown in FIG. 25, in a digital still camera, an image such as a captured image is displayed on a display screen, and the liquid crystal display device 100 can be applied as a display device to which an operator's operation command is input.

また、図２６に示すように、ノート型パーソナルコンピュータにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。   Further, as shown in FIG. 26, in a notebook personal computer, the liquid crystal display device 100 can be applied as a display device that displays an operation image or the like on a display screen and receives an operation command from an operator.

また、図２７に示すように、携帯電話端末において、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。   As shown in FIG. 27, in a mobile phone terminal, an operation image or the like is displayed on a display screen, and the liquid crystal display device 100 can be applied as a display device to which an operator's operation command is input.

また、図２８に示すように、ビデオカメラにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。   As shown in FIG. 28, in the video camera, the liquid crystal display device 100 can be applied as a display device that displays an operation image or the like on a display screen and receives an operator's operation command.

なお、上記の実施形態において、液晶表示装置１００は、本発明の表示装置に相当する。また、上記の実施形態において、液晶パネル２００は、本発明の表示パネルに相当する。また、上記の実施形態において、ＴＦＴアレイ基板２０１は、本発明の第１基板に相当する。また、上記の実施形態において、対向基板２０２は、本発明の第２基板に相当する。また、上記の実施形態において、液晶層２０３は、本発明の液晶層に相当する。また、上記の実施形態において、バックライト３００は、本発明の照明部に相当する。また、上記の実施形態において、位置検出部４０２は、本発明の位置検出部に相当する。また、上記の実施形態において、画素スイッチング素子３１は、本発明の画素スイッチング素子に相当する。また、上記の実施形態において、受光素子３２は、本発明の受光素子に相当する。また、上記の実施形態において、平坦化膜６０ａは、本発明の平坦化膜に相当する。また、上記の実施形態において、絶縁膜６０ｂは、本発明の絶縁膜に相当する。また、上記の実施形態において、共通電極６２ａは、本発明の共通電極，第１電極に相当する。また、上記の実施形態において、画素電極６２ｂは、本発明の画素電極，第２電極に相当する。また、上記の実施形態において、画素領域ＰＡは、本発明の画素領域に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、センサ領域ＳＡは、本発明のセンサ領域に相当する。   In the above embodiment, the liquid crystal display device 100 corresponds to the display device of the present invention. In the above embodiment, the liquid crystal panel 200 corresponds to the display panel of the present invention. In the above embodiment, the TFT array substrate 201 corresponds to the first substrate of the present invention. In the above embodiment, the counter substrate 202 corresponds to the second substrate of the present invention. In the above embodiment, the liquid crystal layer 203 corresponds to the liquid crystal layer of the present invention. Moreover, in said embodiment, the backlight 300 is corresponded to the illumination part of this invention. Moreover, in said embodiment, the position detection part 402 is corresponded to the position detection part of this invention. In the above embodiment, the pixel switching element 31 corresponds to the pixel switching element of the present invention. In the above embodiment, the light receiving element 32 corresponds to the light receiving element of the present invention. In the above embodiment, the planarizing film 60a corresponds to the planarizing film of the present invention. In the above embodiment, the insulating film 60b corresponds to the insulating film of the present invention. In the above embodiment, the common electrode 62a corresponds to the common electrode and the first electrode of the present invention. In the above embodiment, the pixel electrode 62b corresponds to the pixel electrode and the second electrode of the present invention. In the above embodiment, the pixel area PA corresponds to the pixel area of the present invention. In the above embodiment, the pixel P corresponds to the pixel of the present invention. In the above embodiment, the sensor area SA corresponds to the sensor area of the present invention.

１００：液晶表示装置（液晶表示装置）、２００：液晶パネル（液晶パネル）、２０１：ＴＦＴアレイ基板（第１基板）、２０２：対向基板（第２基板）、２０３：液晶層（液晶層）、３００：バックライト（照明部）、３０１：光源、３０１ａ：可視光源、３０１ｂ：赤外光源、３０２：導光板、３０３：光学フィルム、３０４：反射フィルム、３０３ａ：拡散シート、３０３ｂ：プリズムシート、４００：データ処理部、４０１：制御部、４０２：位置検出部（位置検出部）、１１：表示用垂直駆動回路、１２：表示用水平駆動回路、１３：センサ用垂直駆動回路、１４：センサ用水平駆動回路、３１：画素スイッチング素子、３２：受光素子、６０ａ：平坦化膜（平坦化膜）、６０ｂ：絶縁膜（絶縁膜）、６２ａ：共通電極（共通電極，第１電極）、６２ｂ：画素電極（画素電極，第２電極）、ＪＳａ：受光面（受光面）、ＰＡ：画素領域（画素領域）、Ｐ：画素（画素）、ＳＡ：センサ領域（センサ領域） 100: liquid crystal display device (liquid crystal display device), 200: liquid crystal panel (liquid crystal panel), 201: TFT array substrate (first substrate), 202: counter substrate (second substrate), 203: liquid crystal layer (liquid crystal layer), 300: Backlight (illumination unit), 301: Light source, 301a: Visible light source, 301b: Infrared light source, 302: Light guide plate, 303: Optical film, 304: Reflective film, 303a: Diffusion sheet, 303b: Prism sheet, 400 : Data processing unit, 401: control unit, 402: position detection unit (position detection unit), 11: vertical driving circuit for display, 12: horizontal driving circuit for display, 13: vertical driving circuit for sensor, 14: horizontal driving for sensor Drive circuit, 31: pixel switching element, 32: light receiving element, 60a: flattening film (flattening film), 60b: insulating film (insulating film), 62a: common electrode (common electrode) First electrode), 62b: Pixel electrode (pixel electrode, second electrode), JSa: Light receiving surface (light receiving surface), PA: Pixel region (pixel region), P: Pixel (pixel), SA: Sensor region (sensor region) )

Claims (5)

第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第１基板において前記第２基板に対面する面の側に第１および第２の電極が形成されており、当該第１および第２の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、
前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、
前記画素領域において複数の画素に対応するように複数設けられる画素スイッチング素子と、
前記第２基板に対面する面の側において前記受光素子及び画素スイッチング素子を被覆するように設けられた平坦化膜と、
前記画素領域における前記平坦化膜上であって、前記第１および第２の電極の互いの間に設けられる絶縁膜と、
前記第１の電極と同層であり、前記受光素子が設けられたセンサ領域に対応する領域に設けられる第１の透明導電膜と、
前記第２の電極と同層であり、前記センサ領域に対応する領域に設けられた第２の透明導電膜と、を含み、
前記絶縁膜は、前記平坦化膜の表面において、前記第１の透明導電膜を被覆するように、前記受光素子が設けられたセンサ領域に対応する領域にも設けられ、前記第２の透明導電膜は、前記絶縁膜を覆って設けられており、
前記第１の透明導電膜には、前記画素領域において前記複数の画素に共通する共通電極と同じ電位が印加されており、
前記第２の透明導電膜は、前記第２の電極と同じパターン加工がされていない、
液晶表示装置。 A liquid crystal panel having a first substrate, a second substrate facing the first substrate, and a liquid crystal layer disposed between the first substrate and the second substrate; First and second electrodes are formed on the side facing the second substrate, and the first and second electrodes apply a lateral electric field to the liquid crystal layer to display an image in the pixel region. A liquid crystal display device,
A light receiving element for receiving incident light incident on the light receiving surface from the second substrate side to the first substrate side through the liquid crystal layer;
A plurality of pixel switching elements provided to correspond to a plurality of pixels in the pixel region;
A planarization film provided to cover the light receiving element and the pixel switching element on the side of the surface facing the second substrate;
An insulating film on the planarizing film in the pixel region and provided between the first and second electrodes;
A first transparent conductive film that is in the same layer as the first electrode and is provided in a region corresponding to a sensor region in which the light receiving element is provided;
A second transparent conductive film that is in the same layer as the second electrode and is provided in a region corresponding to the sensor region ;
The insulating film is also provided in a region corresponding to the sensor region in which the light receiving element is provided so as to cover the first transparent conductive film on the surface of the planarizing film, and the second transparent conductive film The film is provided so as to cover the insulating film,
Wherein the first transparent conductive film, the same potential as the common electrode common to the plurality of pixels in the previous SL-pixel area are applied,
The second transparent conductive film is not subjected to the same pattern processing as the second electrode.
Liquid crystal display device. 前記液晶パネルは、前記画素領域の周辺に位置する周辺領域において、前記画素スイッチング素子と前記受光素子とを駆動する周辺駆動回路が、前記第１基板に形成されており、
前記第１および第２の電極は、前記周辺領域において形成されず、前記画素領域において形成されている、
請求項１に記載の液晶表示装置。 In the liquid crystal panel, a peripheral drive circuit for driving the pixel switching element and the light receiving element is formed on the first substrate in a peripheral region located around the pixel region,
The first and second electrodes are not formed in the peripheral region, but are formed in the pixel region.
The liquid crystal display device according to claim 1 . 前記液晶パネルにおいて前記第２基板側の面に移動された被検知体の位置を検出する位置検出部
を含み、
前記受光素子は、前記画素領域において複数が配置されており、
前記位置検出部は、前記複数の受光素子によって生成された受光データに基づいて、前記被検知体の位置を検出する、
請求項２に記載の液晶表示装置。 A position detection unit for detecting a position of the detected object moved to the surface on the second substrate side in the liquid crystal panel;
A plurality of the light receiving elements are arranged in the pixel region,
The position detection unit detects a position of the detected object based on light reception data generated by the plurality of light receiving elements;
The liquid crystal display device according to claim 2 . 前記液晶パネルにおいて前記第１基板側の面に照明光を出射する照明部
を含み、
前記液晶パネルは、前記照明部によって出射された照明光が、前記第１基板側の面から前記第２基板側の面へ透過し、当該透過した光によって前記画素領域において画像を表示するように構成されており、
前記受光素子は、前記照明部によって出射され、前記液晶パネルを透過した照明光が、前記被検知体によって反射された反射光を前記受光面において受光する、
請求項３に記載の液晶表示装置。 An illumination unit that emits illumination light to the surface on the first substrate side in the liquid crystal panel;
In the liquid crystal panel, the illumination light emitted by the illumination unit is transmitted from the surface on the first substrate side to the surface on the second substrate side, and an image is displayed in the pixel region by the transmitted light. Configured,
The light receiving element receives reflected light, which is emitted by the illuminating unit and transmitted through the liquid crystal panel, and is reflected by the detected body at the light receiving surface.
The liquid crystal display device according to claim 3 . 前記照明部は、可視光線と不可視光線とを前記照明光として出射するように構成されている、
請求項４に記載の液晶表示装置。 The illumination unit is configured to emit visible light and invisible light as the illumination light.
The liquid crystal display device according to claim 4 .
JP2013230733A 2013-11-06 2013-11-06 Liquid crystal display Expired - Fee Related JP5649710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013230733A JP5649710B2 (en) 2013-11-06 2013-11-06 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013230733A JP5649710B2 (en) 2013-11-06 2013-11-06 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008039013A Division JP2009198703A (en) 2008-02-20 2008-02-20 Liquid crystal display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2014044433A JP2014044433A (en) 2014-03-13
JP5649710B2 true JP5649710B2 (en) 2015-01-07

Family

ID=50395690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013230733A Expired - Fee Related JP5649710B2 (en) 2013-11-06 2013-11-06 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5649710B2 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016A (en) * 1849-01-09 Improvement in corn-planters
JP3453060B2 (en) * 1997-04-22 2003-10-06 松下電器産業株式会社 Liquid crystal display device with image reading function and image reading method
JPH11326954A (en) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd Semiconductor device
CN100449766C (en) * 2004-04-19 2009-01-07 株式会社日立制作所 Image pickup function solid type display device
KR100601324B1 (en) * 2004-07-27 2006-07-14 엘지전자 주식회사 Organic electroluminescent device
JP2006198268A (en) * 2005-01-21 2006-08-03 Aruze Corp Game machine
JP2006323199A (en) * 2005-05-19 2006-11-30 Mitsubishi Electric Corp Photosensor-integrated liquid crystal display device
JP4539547B2 (en) * 2005-12-08 2010-09-08 セイコーエプソン株式会社 LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2008039013A (en) * 2006-08-03 2008-02-21 Toyota Motor Corp Hydraulic control device of continuously variable transmission
JP4567028B2 (en) * 2006-09-26 2010-10-20 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display device having multi-touch sensing function and driving method thereof
JP2008233789A (en) * 2007-03-23 2008-10-02 Epson Imaging Devices Corp Liquid crystal display
JP5298461B2 (en) * 2007-05-29 2013-09-25 セイコーエプソン株式会社 Liquid crystal device and electronic device

Also Published As

Publication number Publication date
JP2014044433A (en) 2014-03-13

Similar Documents

Publication Publication Date Title
KR101598222B1 (en) Liquid crystal display device and a method of manufacturing the same
JP5137680B2 (en) Liquid crystal display
US8125580B2 (en) Liquid crystal display apparatus
TWI403800B (en) Display device
TWI404998B (en) Display device
JP5014971B2 (en) Display device
JP5283451B2 (en) Liquid crystal display
KR101543353B1 (en) display
JP2009139597A (en) Display apparatus
KR20080028208A (en) Liquid crystal display having multi-touch sensing function and driving method thereof
KR20090067075A (en) Display apparatus and illumination apparatus
JP2009222910A (en) Display device
JP2009229502A (en) Display device and manufacturing method thereof
JP5649710B2 (en) Liquid crystal display
JP2009134041A (en) Display device
JP2005010690A (en) Flat panel display device
JP5191226B2 (en) Display device and electronic device
JP2009151032A (en) Display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees