JP2005010690A - Flat panel display device - Google Patents

Flat panel display device Download PDF

Info

Publication number
JP2005010690A
JP2005010690A JP2003177346A JP2003177346A JP2005010690A JP 2005010690 A JP2005010690 A JP 2005010690A JP 2003177346 A JP2003177346 A JP 2003177346A JP 2003177346 A JP2003177346 A JP 2003177346A JP 2005010690 A JP2005010690 A JP 2005010690A
Authority
JP
Japan
Prior art keywords
region
electrode
light
substrate
translucent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003177346A
Other languages
Japanese (ja)
Other versions
JP4251622B2 (en
Inventor
Norio Tada
典生 多田
Satoru Ishida
知 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2003177346A priority Critical patent/JP4251622B2/en
Publication of JP2005010690A publication Critical patent/JP2005010690A/en
Application granted granted Critical
Publication of JP4251622B2 publication Critical patent/JP4251622B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device wherein light detecting sensitivity of an optical sensor can be enhanced. <P>SOLUTION: The flat panel display device is so constituted that thickness of a glass substrate 12 of an array substrate 11 is specified to be 70 to 100 μm. Thereby, multiple reflection light of light made incident from the surface side of the glass substrate 12 can be satisfactorily attenuated. The optical sensor 21 is formed on the surface of the glass substrate 12. Thereby, incidence of light made incident from the surface side of the glass substrate 12 into the optical sensor 21 can be prevented, generation of excessive photocurrent of the optical sensor 21 caused by light made incident from the surface side of the glass substrate 12 can be prevented and light detecting sensitivity of the optical sensor 21 can be enhanced. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、スイッチング素子および光電変換素子を備えた平面表示装置に関する。
【0002】
【従来の技術】
近年、液晶ディスプレイなどの平面表示装置は、薄型かつ軽量であり低消費電力であるという大きな利点を持ち、パーソナルコンピュータや携帯電話などのディスプレイとして広く用いられている。さらに、これら平面表示装置は、タッチパネルやペン入力などの入力機能を付加させることで、これら平面表示装置の用途の拡大が進んでいる。しかしながら、これら機能を平面表示装置に付加させるためには、これら機能を付加することに伴う部品を追加する必要があるから、これら平面表示装置を備えた装置のトータルコストが上がってしまう。
【0003】
一方、この種の平面表示装置としての液晶表示装置は、従来、外付け部品であった駆動回路を、スイッチング素子を集積した透光性基板としてのガラス基板の一主面である表面に取り込んで、この液晶表示装置のトータルコストを低減させる技術が開発されている。この技術により、ガラス基板の表面に入力機能を取り込むことが可能であれば、入力機能を備えた液晶表示装置のトータルコストを低下できると同時に、付加価値を向上できる。
【0004】
ところが、このような入力機能を有するデバイスを光電変換素子としての光センサで実現するためには、入射する光を受けることにより光電流を発生する光センサで検出物からの光を効率良く受けなければならない。
【0005】
そこで、この種の液晶表示装置としては、光センサが一主面に配設されて集積されたガラス基板を有するアレイ基板を備えている。このアレイ基板は、このアレイ基板のガラス基板の他主面側を、このアレイ基板の光センサにて検出する検出物側に向けて配置されている。また、このアレイ基板の一主面側には対向基板が対向して配設されており、この対向基板とアレイ基板との間には、液晶が介挿されて封止されている。さらに、この対向基板に対向してバックライトが配設された構成が知られている(例えば、特許文献1参照。)。
【0006】
【特許文献1】
特開平10−333605号公報(第3−5頁、図2)
【0007】
【発明が解決しようとする課題】
しかしながら、上記液晶表示装置の光センサは、検出物で反射した光のみではなく、バックライトから入射する光がアレイ基板のガラス基板の内部を多重に反射して入射する迷光を受ける。そして、この迷光は、検出物から反射した光とは関係なく光センサで光電流を発生させるので、検出物で反射した光の強度を検知する妨げとなるという問題を有している。
【0008】
本発明は、このような点に鑑みなされたもので、光電変換素子の光検出感度を向上できる平面表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、透光性基板と、この透光性基板の一主面に設けられたスイッチング素子および光電変換素子と、前記透光性基板の一主面に設けられ前記スイッチング素子により制御される画素電極とを具備し、前記透光性基板は、この透光性基板の一主面側から入射する光の多重反射による前記光電変換素子への入射を防止する厚さを有しているものである。
【0010】
そして、透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止する厚さを透光性基板が有する。この結果、この透光性基板の一主面側から入射する光による光電変換素子の余分な光電流の発生を防止できるから、この光電変換素子による光検出感度が向上する。
【0011】
また、本発明は、透光性基板と、この透光性基板の一主面に設けられたスイッチング素子および光電変換素子と、前記透光性基板の一主面に設けられ前記スイッチング素子により制御される画素電極と、前記透光性基板に取り付けられ、この透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止するフィルム体とを具備したものである。
【0012】
そして、透光性基板に取り付けたフィルム体によって、透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止できる。このため、この透光性基板の一主面側から入射する光による光電変換素子の余分な光電流の発生を防止できるから、この光電変換素子による光検出感度が向上する。
【0013】
さらに、本発明は、透光性基板と、この透光性基板の一主面に設けられたスイッチング素子および光電変換素子と、前記透光性基板の一主面に設けられ前記スイッチング素子により制御される画素電極とを具備し、前記透光性基板は、この透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止する屈折率を有しているものである。
【0014】
そして、透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止する屈折率を透光性基板が有する。この結果、この透光性基板の一主面側から入射する光による光電変換素子の余分な光電流の発生を防止できるから、この光電変換素子による光検出感度が向上する。
【0015】
【発明の実施の形態】
以下、本発明の平面表示装置の第1の実施の形態の構成を図1ないし図3を参照して説明する。
【0016】
図1ないし図3において、1は平面表示装置としての液晶表示装置で、この液晶表示装置1は、図2に示すように、画素部としての略矩形平板状の液晶セル2を備えている。この液晶セル2は、入力機能付きのアクティブマトリクス型である。そして、この液晶セル2の一主面である表面には、表示部としての画素部3が設けられている。この画素部3は、画像などを取り込む光入力機能を有するとともに、この取り込んだ画像を表示させる。さらに、この画素部3は、液晶セルよりも小さい矩形状である。また、この画素部3は、液晶セル2の表面の幅方向としてのX方向における一側縁と、この液晶セル2の長手方向としてのY方向における一端縁とのそれぞれに沿っている。
【0017】
そして、この液晶セル2の表面上におけるX方向に沿った他側には、駆動回路としての細長平板状のX方向ドライバ回路4がY方向に沿って取り付けられている。このX方向ドライバ回路4は、液晶セル2の画素部3の各画素をX方向に沿って駆動させる。また、この液晶セル2の表面上におけるY方向に沿った他端には、駆動回路としての細長平板状のY方向ドライバ回路5が取り付けられている。このY方向ドライバ回路5は、液晶セル2の画素部3の各画素をY方向に沿って駆動させる。
【0018】
一方、この液晶セル2は、図1および図3に示すように、略矩形平板状のアレイ基板11を備えている。このアレイ基板11は、透光性基板としてのガラス基板12を備えている。このガラス基板12は、厚さが70μm以上100μm以下である略透明な矩形平板状の絶縁基板である。すなわち、このガラス基板12は、このガラス基板12の表面側から入射する光が、このガラス基板12内において多重反射した後に十分減衰し、光センサ21に入射しない厚さを有している。
【0019】
さらに、このガラス基板12の一主面である表面上には、このガラス基板12の幅方向であるX方向に沿った複数本の走査線13が配設されている。これら走査線13のそれぞれは、ガラス基板12の長手方向であるY方向に向けて等間隔に離間されている。さらに、このガラス基板12の表面上には、このガラス基板12のY方向に沿った複数本の信号線14が配設されている。これら信号線14のそれぞれは、ガラス基板12のX方向に向けて等間隔に離間されている。また、これら信号線14のそれぞれは、各走査線13に対して直角に交差するように配設されている。
【0020】
そして、これら走査線13と信号線14とにより囲まれたガラス基板12上の領域内には、表示用電極として画素電極15が設けられている。さらに、これら走査線13と信号線14との交差部である交点部には、画素スイッチング用のスイッチング素子としての薄膜トランジスタである画素TFT(Thin Film Transistor)16が設けられている。これら画素TFT16は、各走査線13と信号線14との交点に対応したガラス基板12上に形成されている。また、これら画素TFT16は、これら画素TFT16に対応した走査線13および信号線14により囲まれた領域内の画素電極15を制御する。具体的に、これら画素TFT16は、走査線13から供給される走査信号によりオンオフが制御され、オンのときに信号線14に供給された映像データを画素電極15に書き込む。
【0021】
さらに、ガラス基板12の表面上には、このガラス基板12のX方向に沿って複数本の補助容量線17が配設されている。これら補助容量線17は、各走査線13に対して平行に配置されている。また、この補助容量線17は、この補助容量線17とこの補助容量線17に近接する画素TFT16との間に形成された補助容量18を形成するための金属である。この補助容量18は、画素電極15に電気的に接続されている。すなわち、この補助容量18は、補助容量線17により所定の電圧が供給されて、この補助容量線17と画素TFT16の半導体層32との間で形成される。
【0022】
また、走査線13と信号線14とにより囲まれたガラス基板12上の領域内には、光電変換素子としての光センサ21と電気信号変換回路22とのそれぞれが設けられている。ここで、この光センサ21は、受光のときに光電流を発生する光入力機能用である。また、電気信号変換回路22は、光センサ21で発生した光電流を電気信号として信号線へと出力する。
【0023】
そして、これら光センサ21および電気信号変換回路22は、これら光センサ21および電気信号変換回路22が形成された領域を囲む各信号線14に電気的に接続されている。さらに、これら光センサ21および電気信号変換回路22は、ガラス基板12のX方向に沿って配設された複数本の制御線23および電源線24のそれぞれを備えている。これら制御線23および電源線24のそれぞれは、走査線13に対して平行に配置されている。
【0024】
一方、図1に示すように、アレイ基板11のガラス基板12上には、酸化シリコン膜であるアンダーコート層31が積層されて成膜されている。さらに、このアンダーコート層31上には、画素TFT16、補助容量18、P型駆動回路TFT26、N型駆動回路TFT33および光センサ21のそれぞれが形成されている。これら画素TFT16、補助容量18、P型駆動回路TFT26、N型駆動回路TFT27および光センサ21のそれぞれは、アンダーコート層31上における同一層に並べられた状態でそれぞれが設けられている。
【0025】
ここで、画素TFT16は、アンダーコート層31上に積層されて形成された半導体層32を備えている。この半導体層32の両側には、LDD(Lightly Doped Drain)部33,34がそれぞれ形成されている。これらLDD部33,34は、半導体層32に接続されてアンダーコート層31上に積層されている。また、これらLDD部33,34の両側には、ソース領域35およびドレイン領域36のそれぞれが形成されている。これらソース領域35およびドレイン領域36は、各LDD部33,34に接続されてアンダーコート層31上に積層されている。
【0026】
さらに、これら半導体層32、LDD部33,34、ソース領域35およびドレイン領域36それぞれを含んだアンダーコート層31上には、酸化シリコン膜であるゲート絶縁膜37が積層されて成膜されている。このゲート絶縁膜37上には、ゲート電極38が積層されて形成されている。このゲート電極38は、半導体層32の下方に設けられており、この半導体層32の幅寸法に等しい幅寸法を有している。そして、このゲート電極38を含むゲート絶縁膜37上には、酸化シリコン膜である層間絶縁膜39が積層されて成膜されている。
【0027】
そして、この層間絶縁膜39およびゲート絶縁膜37には、ソース領域35およびドレイン領域36のそれぞれに連通したコンタクトホール41,42が形成されている。これらコンタクトホール41,42には、ソース電極43およびドレイン電極44が積層されて形成されている。ここで、このドレイン電極44は、コンタクトホール42を介してドレイン領域36に電気的に接続されている。また、このドレイン電極44は、補助容量線17に電気的に接続されている。さらに、ソース電極43は、コンタクトホール41を介してソース領域35に電気的に接続されている。また、このソース電極43は、信号線14に電気的に接続されている。
【0028】
さらに、これらソース電極43およびドレイン電極44を含んだ層間絶縁膜39上には、窒化シリコン膜である保護絶縁膜45が積層されて成膜されている。この保護絶縁膜45は、ソース電極43およびドレイン電極44を含んだ層間絶縁膜39上を覆っている。また、この保護絶縁膜45上には、透明有機絶縁膜46が積層されて成膜されて、この透明有機絶縁膜46により保護絶縁膜45上が覆われている。さらに、この透明有機絶縁膜46上には、配向膜47が積層されて成膜されて、この配向膜47により透明有機絶縁膜46上が覆われている。
【0029】
次いで、補助容量18は、アンダーコート層31上に形成された半導体層51を備えている。この半導体層51上には、ゲート絶縁膜37が積層されている。そして、このゲート絶縁膜37上には、一対の補助容量線17が形成されている。これら補助容量線17は、半導体層51の下方に位置し、この半導体層51との間で容量を形成する。また、これら補助容量線17は、互いに平行に離間された状態で配設されている。
【0030】
さらに、これら補助容量線17を含んだゲート絶縁膜37上には、層間絶縁膜39が積層されている。また、この層間絶縁膜39およびゲート絶縁膜37には、補助容量18の半導体層51に連通したコンタクトホール52が形成されている。このコンタクトホール52は、一対の補助容量線17間に設けられている。また、このコンタクトホール52には、ドレイン電極44が積層されている。このドレイン電極44は、コンタクトホール52を介して半導体層51に電気的に接続されている。
【0031】
また、このドレイン電極44を含んだ層間絶縁膜39上に形成された保護絶縁膜45および透明有機絶縁膜46には、このドレイン電極44に連通したコンタクトホール53が形成されている。そして、このコンタクトホール53を含む透明有機絶縁膜46上には、ITO(Indium Tin Oxide)により構成された画素電極15が設けられている。この画素電極15は、コンタクトホール53を介してドレイン電極44に電気的に接続されている。また、この画素電極15を含んだ透明有機絶縁膜46上には、配向膜47が積層されている。
【0032】
次いで、P型駆動回路TFT26は、アンダーコート層31上に積層されて設けられた半導体層61を備えている。この半導体層61の両側には、ドレイン領域62およびソース領域63が設けられている。これらドレイン領域62およびソース領域63は、アンダーコート層31上に積層されており、半導体層61に電気的に接続されている。
【0033】
そして、これら半導体層61、ドレイン領域62およびソース領域63のそれぞれを含んだアンダーコート層31上に積層されたゲート絶縁膜37上には、ゲート電極64が積層されている。このゲート電極64は、半導体層61の下方に位置し、この半導体層61の幅寸法に等しい幅寸法を有している。
【0034】
さらに、このゲート電極64を含んだゲート絶縁膜37上に積層された層間絶縁膜38およびゲート絶縁膜37には、ドレイン領域62およびソース領域63のそれぞれに連通したコンタクトホール65,66が形成されている。これらコンタクトホール65,66には、ドレイン電極67およびソース電極68が積層されて形成されている。ここで、このドレイン電極67は、コンタクトホール65を介してドレイン領域62に電気的に接続されている。さらに、ソース電極68は、コンタクトホール66を介してソース領域63に電気的に接続されている。
【0035】
次いで、N型駆動回路TFT27は、アンダーコート層31上に積層されて形成された半導体層71を備えている。この半導体層71の両側には、この半導体層71に電気的に接続されてアンダーコート層31上に積層されたLDD部72,73がそれぞれ形成されている。これらLDD部72,73の両側には、これらLDD部72,73に電気的に接続されてアンダーコート層31上に積層されたドレイン領域74およびソース領域75のそれぞれが形成されている。
【0036】
さらに、これら半導体層71、LDD部72,73、ドレイン領域74およびソース領域75のそれぞれを含んだアンダーコート層31上に積層されたゲート絶縁膜37上には、ゲート電極76が積層されている。このゲート電極76は、半導体層71の上方に位置し、この半導体層71の幅寸法に等しい幅寸法を有している。
【0037】
そして、このゲート電極76を含むゲート絶縁膜37上に積層された層間絶縁膜39およびゲート絶縁膜37には、ドレイン領域74およびソース領域75のそれぞれに連通したコンタクトホール77,78が形成されている。これらコンタクトホール77,78には、ドレイン電極79およびソース電極80が積層されて形成されている。ここで、このドレイン電極79は、コンタクトホール77を介してドレイン領域74に電気的に接続されている。さらに、ソース電極80は、コンタクトホール78を介してソース領域75に電気的に接続されている。また、これらドレイン電極79およびソース電極80を含んだ層間絶縁膜39上には、保護絶縁膜45が積層されている。
【0038】
次いで、光センサ21は、アンダーコート層31に積層された半導体層としての低濃度不純物注入領域であるP型のP領域81およびN型のN領域82を備えている。これらP領域81およびN領域82は、互いに電気的に接続されており、受光により光電流を発生する光電変換部である。また、これらP領域81およびN領域82の両側には、これらP領域81およびN領域82に接続されてアンダーコート層31上に積層されたP型のP領域83およびN型のN領域84が設けられている。ここで、このN領域84は、N領域82に電気的に接続されている。また、P領域83は、P領域81に電気的に接続されている。
【0039】
そして、これらP領域81、N領域82、P領域83およびN領域84のそれぞれを含んだアンダーコート層31上には、ゲート絶縁膜37が積層されている。また、このゲート絶縁膜37上におけるP領域81上には、電極として機能する電極部としてのゲート電極85が積層されている。このゲート電極85は、P領域81の幅寸法に等しい幅寸法を有している。
【0040】
さらに、このゲート電極85を含むゲート絶縁膜37上に積層された層間絶縁膜39およびゲート絶縁膜37には、P領域83およびN領域84のそれぞれに連通したコンタクトホール86,87が形成されている。これらコンタクトホール86,87には、電極として機能する電極部としてのP型領域電極88と、電極として機能する電極部としてのN型領域電極89とが積層されて形成されている。ここで、P型領域電極88は、コンタクトホール86を介してP領域83に電気的に接続されている。また、このP型領域電極88は、ゲート電極85の下方を覆うようにN型領域電極89側に向けて突出している。
【0041】
ここで、N型領域電極89は、コンタクトホール87を介してN領域84に電気的に接続されている。また、このN型領域電極89は、N領域82の下方を覆うようにP型領域電極88側に向けて突出している。さらに、このN型領域電極89は、N領域82およびP領域81の一部をも覆うようにP型領域電極88側に向けて突出している。よって、このN型領域電極89は、N領域82の下方である表面側から入射する光が遮光されるように配置されている。
【0042】
この結果、光センサ21のN領域82およびP領域81は、これらN領域82およびP領域81の表面側が、この光センサ21のゲート電極85、P型領域電極88およびN型領域電極89によって覆われている。
【0043】
一方、アレイ基板11に対向して矩形平板状の対向基板91が配設されている。この対向基板91は、透光性基板としてのガラス基板92を備えている。このガラス基板92は、厚さが70μm程度である略透明な矩形平板状の絶縁基板である。すなわち、対向基板91は、この対向基板91のガラス基板92の一主面である表面側をアレイ基板11のガラス基板12の表面側に平行に対向させた状態で配設されている。
【0044】
さらに、この対向基板91のガラス基板92の表面上には、顔料が分散された赤、緑、青の3色の着色層としてのカラーフィルタ93のそれぞれがストライプ状に積層されて形成されている。これらカラーフィルタ93の表面上には、ITO(Indium Tin Oxide)により構成された対向電極94が積層されて形成されている。この対向電極94上には、この対向電極94を覆う配向膜95が積層されて形成されている。そして、この対向基板91の配向膜95とアレイ基板11の配向膜47との間には、これら対向基板91の配向膜95とアレイ基板11の配向膜47とを平行に対向させてセル化した後に、液晶96が注入されて介挿されて封止されている。
【0045】
また、この対向基板の裏面側には、矩形平板状のバックライト98が対向して配設されている。このバックライト98は、対向基板91の裏面に対して平行に設置されており、この対向基板91およびアレイ基板11を介して、このアレイ基板11の裏面側に位置する被写体としての検出物Sへと光を照射させる。
【0046】
次に、上記第1の実施の形態の液晶表示装置の製造方法を説明する。
【0047】
まず、厚さが700μm程度のガラス基板12の表面上に、プラズマCVD(Chemical Vapor Deposition)法によって酸化シリコン膜のアンダーコート層31と、活性層となる非晶質半導体膜としての図示しないアモリファスシリコン膜とを50nm程度成膜する。
【0048】
このとき、イオンドーピング法によりB/Hをソースガスとし、加速電圧を10KeVおよびドーズ量を4×1011atoms/cmとしてアモリファスシリコン膜にボロン(B)を低濃度注入する。
【0049】
次いで、エキシマレーザアニール(ELA)法によってアモルファスシリコン膜を多結晶化させて多結晶半導体膜としての図示しないポリシリコン膜にする。
【0050】
この後、このポリシリコン膜をフォトリソグラフィ工程により島状にエッチング加工して、画素TFT16、P型駆動回路TFT26、N型駆動回路TFT27、光センサ21および補助容量18を構成する半導体層32,51,61,71、P領域81およびN領域82のそれぞれを形成する。
【0051】
さらに、これら半導体層32,51,61,71、P領域81およびN領域82のそれぞれを含むアンダーコート層31の表面上の全面に、プラズマCVD法により酸化シリコン膜のゲート絶縁膜37を80nm程度成膜する。
【0052】
次いで、このゲート絶縁膜37上にレジスト膜を形成した後、このレジスト膜を所定の形状にパターンニングする。
【0053】
この後、このレジスト膜をマスクとして補助容量18の半導体層51と、画素TFT16のソース領域35およびドレイン領域36と、N型駆動回路TFT27のドレイン領域74およびソース領域75と、光センサ21のN領域84とのそれぞれに、イオンドーピング法によりPH/Hをソースガスとし、加速電圧を50KeVおよびドーズ量を2×10 atoms/cmとしてリン(P)を高濃度注入する。
【0054】
この後、ゲート絶縁膜37上のレジスト膜を除去した後、このゲート絶縁膜37の表面上の全面に、スパッタ法によりモリブデン−タングステン(MoW)合金膜としての図示しない電極膜を300nm程度被着する。
【0055】
さらに、フォトリソグラフィ工程によりP型駆動回路TFT26および光センサ21それぞれの電極膜を所定の形状にパターンニングする。
【0056】
この後、この電極膜をマスクとして、イオンドーピング法によりB/Hをソースガスとし、加速電圧を44KeVおよびドーズ量を1×10 atoms/cmとしてボロン(B)を高濃度注入して、P型駆動回路TFT26のソース領域63およびドレイン領域62と、光センサ21のP領域83とのそれぞれを形成する。
【0057】
さらに、画素TFT16、N型駆動回路TFT27、光センサ21および補助容量18それぞれの電極膜を所定の形状にパターンニングして、画素TFT16のゲート電極38とN型駆動回路TFT27のゲート電極76と光センサ21のゲート電極85と補助容量線17とのそれぞれを形成する。
【0058】
この後、これら画素TFT16、N型駆動回路TFT27および光センサ21それぞれのゲート電極38,76,85をマスクとして、イオンドーピング法によりPH/Hをソースガスとし、加速電圧を50KeVおよびドーズ量を4×10 atoms/cmとしてリン(P)を低濃度度注入して、画素TFT16およびN型駆動回路TFT27のLDD部33,34,72,73と光センサ21のN領域82とのそれぞれを形成する。
【0059】
このとき、この光センサ21のゲート電極85によって、この光センサ21のP領域81が、下方からの光を遮光する構造となる。
【0060】
さらに、これら画素TFT16およびN型駆動回路TFT27のLDD部33,34,72,73と光センサ21のN領域82のそれぞれを600℃の温度で1時間程度アニールし、これらLDD部33,34,72,73およびN領域82に注入された不純物を活性化する。
【0061】
次いで、これら画素TFT16、補助容量18、P型駆動回路TFT26、N型駆動回路TFT27および光センサ21を含んだゲート絶縁膜37の表面上の全面に、プラズマCVD法により酸化シリコン膜の層間絶縁膜39を660nm程度成膜する。
【0062】
この後、この層間絶縁膜39およびゲート絶縁膜37に、画素TFT16のソース領域35およびドレイン領域36のそれぞれに連通するコンタクトホール41,42と、P型駆動回路TFT26のドレイン領域62およびソース領域63に連通するコンタクトホール65,66と、N型駆動回路TFT27のドレイン領域74およびソース領域75に連通するコンタクトホール77,78と、光センサ21のP領域83およびN領域84に連通するコンタクトホール86,87とのそれぞれをフォトエッチング法により形成する。
【0063】
さらに、層間絶縁膜39の表面上に、スパッタ法によりモリブデン(Mo)膜を15nm程度被着した後に、アルミニウム−ネオジム(AlNd)膜を600nm程度被着し、さらにモリブデン(Mo)膜を50nm程度被着して金属合金膜としての図示しない配線膜を形成する。
【0064】
この後、この配線膜をフォトエッチング法により所定の形状にパターニングして、信号線14を形成するとともに、この信号線14を画素TFT16のドレイン領域36に電気的に接続させる。
【0065】
同時に、画素TFT16のソース領域35を補助容量線17に電気的に接続させるとともに、光センサ21および電気信号変換回路22におけるP型領域電極88およびN型領域電極89などの各種配線を電気的に接続させ、さらにP型駆動回路TFT26およびN型駆動回路TFT27におけるドレイン領域62,74およびソース領域63,75などの各種配線を電気的に接続させる。
【0066】
このとき、光センサ21のN領域84に電気的に接続されたN型領域電極89は、この光センサ21のN領域82の下方である表面側からの入射する光を遮光するように構成されている。
【0067】
さらに、画素TFT16、P型駆動回路TFT26およびN型駆動回路TFT27ドレイン電極44,67,79およびソース電極43,68,80と、光センサ21のP型領域電極88およびN型領域電極89を含んだ層間絶縁膜39の表面上の全面に、プラズマCVD法により窒化シリコン膜の保護絶縁膜45を成膜した後、フォトエッチング法により画素TFT16のドレイン電極44に連通するコンタクトホール53を保護絶縁膜膜45に形成する。
【0068】
次いで、この保護絶縁膜45の表面上の全面に透明有機絶縁膜46を2μm程度塗布して成膜した後、この透明有機絶縁膜46に画素TFT16のドレイン電極44に連通するコンタクトホール53を再度形成する。
【0069】
この後、このコンタクトホール53を含む透明有機絶縁膜46の表面上に、スパッタ法によりITO(Indium Tin Oxide)を100nm程度成膜してから、フォトエッチング法により所定の形状にパターニングして画素電極15を形成する。
【0070】
さらに、この画素電極15を含む透明有機絶縁膜46の表面全面に、低温キュア型のポリイミドを印刷塗布してから、ラビング処理して配向膜47を形成してアレイ基板11とする。
【0071】
一方、対向基板91は、この対向基板91のガラス基板92の表面上の全面に顔料が分散された赤、緑、青の3色のカラーフィルタ93のそれぞれをストライプ状に形成する。
【0072】
この後、これらカラーフィルタ93の表面上の全面に、スパッタ法によりITO(Indium Tin Oxide)を100nm程度成膜して対向電極94を形成する。
【0073】
さらに、この対向電極94の表面上の全面に、ポリイミドを印刷塗布しから、ラビング処理して配向膜95を形成して対向基板91とする。
【0074】
次いで、この対向基板91の配向膜95側にアレイ基板11の配向膜47側を対向させてセル化する。この後、これらアレイ基板11の配向膜47と対向基板91の配向膜95との間に液晶96を注入して封止する。
【0075】
この後、アレイ基板11のガラス基板12の裏面を研磨して、このガラス基板12の厚さを70μm以上100μmにする。
【0076】
そして、これらアレイ基板11および対向基板91それぞれの裏面側に図示しない偏向板を貼り付けて、入力機能付きの液晶表示装置1とする。
【0077】
上述したように、上記第1の実施の形態によれば、アレイ基板11の光センサ21による光検出感度に対するガラス基板12の厚さの依存を評価したところ、図4に示すように、この光センサ21の光検出感度は、アレイ基板11のガラス基板12の厚さが薄くなるほど向上した。特に、この光センサ21の光検出感度の指標を、検出物Sが白の用紙である場合の光電流と黒の用紙である場合の光電流との比として、使用した用紙の反射率のコントラスト比が15であった場合には、このガラス基板12の厚さが100μmのときに、光センサ21の光検出感度がコントラスト比である15となり飽和となった。
【0078】
一方、このガラス基板12の厚さを機械研磨や化学研磨などの研磨によって薄くするときの機械強度の限界が70μmである。したがって、光センサ21の光検出感度を最大にするためには、ガラス基板12の厚さを70μm以上100μmとすればよい。
【0079】
すなわち、このガラス基板12の厚さを70μm以上100μm以下とすることにより、このガラス基板12の表面側である対向基板の裏面側に配設されたバックライト98からの光が、このガラス基板12の表面側から入射した際に、このガラス基板12の内部で多重反射を繰り返し、十分に減衰する。この結果、このガラス基板12による表面側から入射する光の多重反射による迷光の光センサ21への入射を簡単な構成で確実に防止できる。
【0080】
したがって、この光センサ21に入射する光をガラス基板12の裏面側から入射する光のみに制限できるから、このガラス基板12の裏面側に対向した検出物Sにより反射された光のみを光センサ21が検知する。この結果、このガラス基板12の裏面側から入射する光による光センサ21の余分な光電流の発生を防止できるので、この光センサ21による光検出感度を向上でき、この光センサ21による検出物Sに対する検出感度の向上を実現できる。よって、高感度な入力機能付きの液晶表示装置1を製造できる。
【0081】
また、この光センサ21のP領域81およびN領域82のそれぞれの表面側を、この光センサ21のゲート電極85、P型領域電極88およびN型領域電極89によって覆った。この結果、バックライト98から照射される光の光センサ21のP領域81およびN領域82への入射を、この光センサ21のゲート電極85、P型領域電極88およびN型領域電極89によって確実に防止できる。このため、この光センサ21の余分な光電流の発生を防止できるから、この光センサ21による光検出感度をより向上できる。
【0082】
なお、上記第1の実施の形態によれば、光センサ21のP領域81およびN領域82のそれぞれの表面側を、この光センサ21のゲート電極85、P型領域電極88およびN型領域電極89によって覆ったが、これらゲート電極85、P型領域電極88およびN型領域電極89の少なくともいずれかにより、光センサ21のP領域81およびN領域82のそれぞれの表面側が覆われていればよい。
【0083】
また、アレイ基板11のガラス基板12の厚さを制御して、このガラス基板12の表面側から入射する光の多重反射を防止する構成としたが、このガラス基板12の材質の変更などして、このガラス基板12による光の屈折率を制御したり、図5に示す第2の実施の形態のように、ガラス基板12の裏面にシート状のフィルム体としての反射防止フィルム99を貼り付けるなどして、このガラス基板12の表面側から入射する光の多重反射を防止する構成としても上記第1の実施の形態と同様の作用効果を奏することができる。
【0084】
さらに、アレイ基板11と対向基板91との間に液晶96を介挿させた液晶表示装置1について説明したが、液晶表示装置1以外の平面表示装置であっても対応させて用いることができる。
【0085】
【発明の効果】
本発明によれば、透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止する厚さを透光性基板が有する。この結果、この透光性基板の一主面側から入射する光による光電変換素子の余分な光電流の発生を防止できるから、この光電変換素子による光検出感度を向上できる。
【0086】
また、透光性基板に取り付けたフィルム体によって、透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止できる。このため、この透光性基板の一主面側から入射する光による光電変換素子の余分な光電流の発生を防止できるから、この光電変換素子による光検出感度を向上できる。
【0087】
さらに、透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止する屈折率を透光性基板が有する。この結果、この透光性基板の一主面側から入射する光による光電変換素子の余分な光電流の発生を防止できるから、この光電変換素子による光検出感度を向上できる。
【図面の簡単な説明】
【図1】本発明の平面表示装置の第1の実施の形態を示す説明断面図である。
【図2】同平面表示装置を示す説明平面図である。
【図3】同上平面表示装置の一部を示す説明平面図である。
【図4】同上平面表示装置の透光性基板の厚さと光電変換素子の光検出感度との関係を示す2次グラフである。
【図5】本発明の第2の実施の形態の平面表示装置を示す説明断面図である。
【符号の説明】
1 平面表示装置としての液晶表示装置
12 透光性基板としてのガラス基板
15 画素電極
16 スイッチング素子としての画素TFT
21 光電変換素子としての光センサ
81 半導体層としてのP領域
82 半導体層としてのN領域
85 電極部としてのゲート電極
88 電極部としてのP型領域電極
89 電極部としてのN型領域電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flat display device including a switching element and a photoelectric conversion element.
[0002]
[Prior art]
2. Description of the Related Art In recent years, flat display devices such as liquid crystal displays have the great advantage of being thin and light and have low power consumption, and are widely used as displays for personal computers and mobile phones. Furthermore, the application of these flat display devices has been expanded by adding input functions such as touch panel and pen input to these flat display devices. However, in order to add these functions to the flat display device, it is necessary to add parts accompanying the addition of these functions, so that the total cost of the device including these flat display devices increases.
[0003]
On the other hand, a liquid crystal display device as a flat display device of this type incorporates a driving circuit, which has conventionally been an external component, into a surface that is one main surface of a glass substrate as a light-transmitting substrate on which switching elements are integrated. A technique for reducing the total cost of the liquid crystal display device has been developed. If the input function can be taken into the surface of the glass substrate by this technique, the total cost of the liquid crystal display device having the input function can be reduced and the added value can be improved.
[0004]
However, in order to realize a device having such an input function with an optical sensor as a photoelectric conversion element, it is necessary to efficiently receive light from a detection object with an optical sensor that generates a photocurrent by receiving incident light. I must.
[0005]
Therefore, this type of liquid crystal display device includes an array substrate having a glass substrate on which optical sensors are arranged and integrated on one main surface. The array substrate is arranged with the other main surface side of the glass substrate of the array substrate facing the detection object side detected by the optical sensor of the array substrate. In addition, a counter substrate is disposed opposite to one main surface of the array substrate, and liquid crystal is interposed between the counter substrate and the array substrate and sealed. Furthermore, a configuration is known in which a backlight is disposed to face the counter substrate (see, for example, Patent Document 1).
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-333605 (page 3-5, FIG. 2)
[0007]
[Problems to be solved by the invention]
However, the optical sensor of the liquid crystal display device receives not only the light reflected by the detected object but also the stray light that is incident from the backlight by multiple reflections of the light incident on the glass substrate of the array substrate. The stray light causes a photocurrent to be generated by the optical sensor regardless of the light reflected from the detection object, and thus has a problem that it prevents the intensity of the light reflected by the detection object from being detected.
[0008]
This invention is made | formed in view of such a point, and it aims at providing the flat display apparatus which can improve the photodetection sensitivity of a photoelectric conversion element.
[0009]
[Means for Solving the Problems]
The present invention provides a light-transmitting substrate, a switching element and a photoelectric conversion element provided on one main surface of the light-transmitting substrate, and controlled by the switching element provided on one main surface of the light-transmitting substrate. A pixel electrode, and the translucent substrate has a thickness that prevents the light incident from one main surface side of the translucent substrate from being incident on the photoelectric conversion element due to multiple reflection. It is.
[0010]
The translucent substrate has a thickness that prevents light incident from one main surface side of the translucent substrate from being incident on the photoelectric conversion element due to multiple reflection. As a result, it is possible to prevent generation of an extra photocurrent of the photoelectric conversion element due to light incident from the one main surface side of the translucent substrate, and thus the light detection sensitivity of the photoelectric conversion element is improved.
[0011]
Further, the present invention provides a light-transmitting substrate, a switching element and a photoelectric conversion element provided on one main surface of the light-transmitting substrate, and controlled by the switching element provided on one main surface of the light-transmitting substrate. And a film body that is attached to the translucent substrate and prevents incident on the photoelectric conversion element due to multiple reflection of light incident from one main surface side of the translucent substrate. is there.
[0012]
And the film body attached to the translucent board | substrate can prevent the incident to the photoelectric conversion element by the multiple reflection of the light which injects from the one main surface side of the translucent board | substrate. For this reason, since generation of an excess photocurrent of the photoelectric conversion element due to light incident from one main surface side of the translucent substrate can be prevented, the light detection sensitivity of the photoelectric conversion element is improved.
[0013]
Furthermore, the present invention provides a translucent substrate, a switching element and a photoelectric conversion element provided on one main surface of the translucent substrate, and controlled by the switching element provided on one main surface of the translucent substrate. The translucent substrate has a refractive index that prevents light incident from one main surface side of the translucent substrate from being incident on the photoelectric conversion element due to multiple reflection. Is.
[0014]
The light-transmitting substrate has a refractive index that prevents light incident from one main surface side of the light-transmitting substrate from entering the photoelectric conversion element due to multiple reflection. As a result, it is possible to prevent generation of an extra photocurrent of the photoelectric conversion element due to light incident from the one main surface side of the translucent substrate, and thus the light detection sensitivity of the photoelectric conversion element is improved.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the configuration of the first embodiment of the flat display device of the present invention will be described with reference to FIGS.
[0016]
1 to 3, reference numeral 1 denotes a liquid crystal display device as a flat display device, and the liquid crystal display device 1 includes a substantially rectangular flat liquid crystal cell 2 as a pixel portion as shown in FIG. The liquid crystal cell 2 is an active matrix type with an input function. A pixel unit 3 as a display unit is provided on the surface that is one main surface of the liquid crystal cell 2. The pixel unit 3 has a light input function for capturing an image and the like, and displays the captured image. Further, the pixel portion 3 has a rectangular shape smaller than the liquid crystal cell. Further, the pixel portion 3 is along one side edge in the X direction as the width direction of the surface of the liquid crystal cell 2 and one end edge in the Y direction as the longitudinal direction of the liquid crystal cell 2.
[0017]
On the other side of the surface of the liquid crystal cell 2 along the X direction, an elongated flat plate X direction driver circuit 4 as a drive circuit is attached along the Y direction. The X direction driver circuit 4 drives each pixel of the pixel portion 3 of the liquid crystal cell 2 along the X direction. Further, an elongated flat plate-like Y direction driver circuit 5 as a drive circuit is attached to the other end along the Y direction on the surface of the liquid crystal cell 2. The Y direction driver circuit 5 drives each pixel of the pixel unit 3 of the liquid crystal cell 2 along the Y direction.
[0018]
On the other hand, the liquid crystal cell 2 includes an array substrate 11 having a substantially rectangular flat plate shape as shown in FIGS. The array substrate 11 includes a glass substrate 12 as a translucent substrate. The glass substrate 12 is a substantially transparent rectangular flat plate-shaped insulating substrate having a thickness of 70 μm or more and 100 μm or less. That is, the glass substrate 12 has such a thickness that light incident from the front surface side of the glass substrate 12 is sufficiently attenuated after multiple reflection in the glass substrate 12 and does not enter the optical sensor 21.
[0019]
Furthermore, a plurality of scanning lines 13 are arranged on the surface which is one main surface of the glass substrate 12 along the X direction which is the width direction of the glass substrate 12. Each of the scanning lines 13 is spaced at equal intervals in the Y direction, which is the longitudinal direction of the glass substrate 12. Further, on the surface of the glass substrate 12, a plurality of signal lines 14 are arranged along the Y direction of the glass substrate 12. Each of these signal lines 14 is spaced apart at equal intervals in the X direction of the glass substrate 12. Each of these signal lines 14 is arranged so as to intersect at right angles to each scanning line 13.
[0020]
A pixel electrode 15 is provided as a display electrode in a region on the glass substrate 12 surrounded by the scanning lines 13 and the signal lines 14. Further, a pixel TFT (Thin Film Transistor) 16 which is a thin film transistor as a switching element for pixel switching is provided at an intersection portion where these scanning lines 13 and signal lines 14 intersect. These pixel TFTs 16 are formed on the glass substrate 12 corresponding to the intersections of the scanning lines 13 and the signal lines 14. Further, the pixel TFTs 16 control the pixel electrodes 15 in a region surrounded by the scanning lines 13 and the signal lines 14 corresponding to the pixel TFTs 16. Specifically, these pixel TFTs 16 are controlled to be turned on / off by a scanning signal supplied from the scanning line 13, and the video data supplied to the signal line 14 is written to the pixel electrode 15 when turned on.
[0021]
Further, a plurality of auxiliary capacitance lines 17 are arranged on the surface of the glass substrate 12 along the X direction of the glass substrate 12. These auxiliary capacitance lines 17 are arranged in parallel to the scanning lines 13. The auxiliary capacitance line 17 is a metal for forming an auxiliary capacitance 18 formed between the auxiliary capacitance line 17 and the pixel TFT 16 adjacent to the auxiliary capacitance line 17. The auxiliary capacitor 18 is electrically connected to the pixel electrode 15. That is, the auxiliary capacitor 18 is formed between the auxiliary capacitor line 17 and the semiconductor layer 32 of the pixel TFT 16 by being supplied with a predetermined voltage from the auxiliary capacitor line 17.
[0022]
Further, in a region on the glass substrate 12 surrounded by the scanning lines 13 and the signal lines 14, an optical sensor 21 as a photoelectric conversion element and an electric signal conversion circuit 22 are provided. Here, the optical sensor 21 is for an optical input function that generates a photocurrent when receiving light. The electric signal conversion circuit 22 outputs the photocurrent generated by the optical sensor 21 to the signal line as an electric signal.
[0023]
The optical sensor 21 and the electrical signal conversion circuit 22 are electrically connected to the signal lines 14 surrounding the region where the optical sensor 21 and the electrical signal conversion circuit 22 are formed. Furthermore, the optical sensor 21 and the electric signal conversion circuit 22 each include a plurality of control lines 23 and power supply lines 24 arranged along the X direction of the glass substrate 12. Each of the control line 23 and the power supply line 24 is arranged in parallel to the scanning line 13.
[0024]
On the other hand, as shown in FIG. 1, an undercoat layer 31, which is a silicon oxide film, is laminated and formed on the glass substrate 12 of the array substrate 11. Further, the pixel TFT 16, the auxiliary capacitor 18, the P-type drive circuit TFT 26, the N-type drive circuit TFT 33, and the optical sensor 21 are formed on the undercoat layer 31. Each of the pixel TFT 16, the auxiliary capacitor 18, the P-type drive circuit TFT 26, the N-type drive circuit TFT 27, and the optical sensor 21 is provided in a state of being arranged in the same layer on the undercoat layer 31.
[0025]
Here, the pixel TFT 16 includes a semiconductor layer 32 formed by being stacked on the undercoat layer 31. On both sides of the semiconductor layer 32, LDD (Lightly Doped Drain) portions 33 and 34 are formed, respectively. These LDD portions 33 and 34 are connected to the semiconductor layer 32 and stacked on the undercoat layer 31. A source region 35 and a drain region 36 are formed on both sides of the LDD portions 33 and 34, respectively. The source region 35 and the drain region 36 are connected to the LDD portions 33 and 34 and stacked on the undercoat layer 31.
[0026]
Further, on the undercoat layer 31 including the semiconductor layer 32, the LDD portions 33 and 34, the source region 35, and the drain region 36, a gate insulating film 37 that is a silicon oxide film is laminated and formed. . On the gate insulating film 37, a gate electrode 38 is laminated. The gate electrode 38 is provided below the semiconductor layer 32 and has a width dimension equal to the width dimension of the semiconductor layer 32. An interlayer insulating film 39, which is a silicon oxide film, is laminated on the gate insulating film 37 including the gate electrode 38.
[0027]
Contact holes 41 and 42 communicating with the source region 35 and the drain region 36 are formed in the interlayer insulating film 39 and the gate insulating film 37. In these contact holes 41 and 42, a source electrode 43 and a drain electrode 44 are laminated. Here, the drain electrode 44 is electrically connected to the drain region 36 through the contact hole 42. The drain electrode 44 is electrically connected to the auxiliary capacitance line 17. Further, the source electrode 43 is electrically connected to the source region 35 through the contact hole 41. The source electrode 43 is electrically connected to the signal line 14.
[0028]
Further, on the interlayer insulating film 39 including the source electrode 43 and the drain electrode 44, a protective insulating film 45 that is a silicon nitride film is laminated and formed. The protective insulating film 45 covers the interlayer insulating film 39 including the source electrode 43 and the drain electrode 44. Further, a transparent organic insulating film 46 is laminated on the protective insulating film 45, and the protective organic film 45 is covered with the transparent organic insulating film 46. Further, an alignment film 47 is laminated on the transparent organic insulating film 46, and the transparent organic insulating film 46 is covered with the alignment film 47.
[0029]
Next, the auxiliary capacitor 18 includes a semiconductor layer 51 formed on the undercoat layer 31. A gate insulating film 37 is laminated on the semiconductor layer 51. A pair of auxiliary capacitance lines 17 is formed on the gate insulating film 37. These auxiliary capacitance lines 17 are located below the semiconductor layer 51 and form a capacitance with the semiconductor layer 51. The auxiliary capacitance lines 17 are arranged in a state of being spaced apart from each other in parallel.
[0030]
Further, an interlayer insulating film 39 is laminated on the gate insulating film 37 including these auxiliary capacitance lines 17. A contact hole 52 communicating with the semiconductor layer 51 of the auxiliary capacitor 18 is formed in the interlayer insulating film 39 and the gate insulating film 37. The contact hole 52 is provided between the pair of auxiliary capacitance lines 17. A drain electrode 44 is stacked in the contact hole 52. The drain electrode 44 is electrically connected to the semiconductor layer 51 through the contact hole 52.
[0031]
A contact hole 53 communicating with the drain electrode 44 is formed in the protective insulating film 45 and the transparent organic insulating film 46 formed on the interlayer insulating film 39 including the drain electrode 44. A pixel electrode 15 made of ITO (Indium Tin Oxide) is provided on the transparent organic insulating film 46 including the contact hole 53. The pixel electrode 15 is electrically connected to the drain electrode 44 through the contact hole 53. An alignment film 47 is laminated on the transparent organic insulating film 46 including the pixel electrode 15.
[0032]
Next, the P-type drive circuit TFT 26 includes a semiconductor layer 61 provided by being laminated on the undercoat layer 31. A drain region 62 and a source region 63 are provided on both sides of the semiconductor layer 61. The drain region 62 and the source region 63 are stacked on the undercoat layer 31 and are electrically connected to the semiconductor layer 61.
[0033]
A gate electrode 64 is stacked on the gate insulating film 37 stacked on the undercoat layer 31 including each of the semiconductor layer 61, the drain region 62, and the source region 63. The gate electrode 64 is located below the semiconductor layer 61 and has a width dimension equal to the width dimension of the semiconductor layer 61.
[0034]
Further, contact holes 65 and 66 communicating with the drain region 62 and the source region 63 are formed in the interlayer insulating film 38 and the gate insulating film 37 stacked on the gate insulating film 37 including the gate electrode 64. ing. In these contact holes 65 and 66, a drain electrode 67 and a source electrode 68 are laminated. Here, the drain electrode 67 is electrically connected to the drain region 62 through the contact hole 65. Further, the source electrode 68 is electrically connected to the source region 63 through the contact hole 66.
[0035]
Next, the N-type drive circuit TFT 27 includes a semiconductor layer 71 formed by being laminated on the undercoat layer 31. On both sides of the semiconductor layer 71, LDD portions 72 and 73 that are electrically connected to the semiconductor layer 71 and stacked on the undercoat layer 31 are formed. On both sides of the LDD portions 72 and 73, a drain region 74 and a source region 75, which are electrically connected to the LDD portions 72 and 73 and stacked on the undercoat layer 31, are formed.
[0036]
Further, a gate electrode 76 is stacked on the gate insulating film 37 stacked on the undercoat layer 31 including the semiconductor layer 71, the LDD portions 72 and 73, the drain region 74, and the source region 75. . The gate electrode 76 is located above the semiconductor layer 71 and has a width dimension equal to the width dimension of the semiconductor layer 71.
[0037]
Contact holes 77 and 78 communicating with the drain region 74 and the source region 75 are formed in the interlayer insulating film 39 and the gate insulating film 37 stacked on the gate insulating film 37 including the gate electrode 76. Yes. In these contact holes 77 and 78, a drain electrode 79 and a source electrode 80 are laminated. Here, the drain electrode 79 is electrically connected to the drain region 74 through the contact hole 77. Further, the source electrode 80 is electrically connected to the source region 75 through the contact hole 78. A protective insulating film 45 is laminated on the interlayer insulating film 39 including the drain electrode 79 and the source electrode 80.
[0038]
Next, the optical sensor 21 is a P-type P which is a low concentration impurity implantation region as a semiconductor layer laminated on the undercoat layer 31.Region 81 and N-type NAn area 82 is provided. These PRegion 81 and NThe region 82 is a photoelectric conversion unit that is electrically connected to each other and generates a photocurrent by receiving light. These PRegion 81 and NOn both sides of region 82, these PRegion 81 and NP-type P connected to the region 82 and stacked on the undercoat layer 31+Region 83 and N-type N+Region 84 is provided. Where this N+Region 84 is NIt is electrically connected to region 82. P+Region 83 is PIt is electrically connected to the region 81.
[0039]
And these PRegion 81, NRegion 82, P+Region 83 and N+A gate insulating film 37 is stacked on the undercoat layer 31 including each of the regions 84. In addition, P on the gate insulating film 37On the region 81, a gate electrode 85 is stacked as an electrode portion that functions as an electrode. This gate electrode 85 is formed of PThe width dimension is equal to the width dimension of the region 81.
[0040]
Further, the interlayer insulating film 39 and the gate insulating film 37 stacked on the gate insulating film 37 including the gate electrode 85 include P+Region 83 and N+Contact holes 86 and 87 communicating with each of the regions 84 are formed. These contact holes 86 and 87 are formed by laminating a P-type region electrode 88 as an electrode portion functioning as an electrode and an N-type region electrode 89 as an electrode portion functioning as an electrode. Here, the P-type region electrode 88 is connected to P through the contact hole 86.+The region 83 is electrically connected. The P-type region electrode 88 protrudes toward the N-type region electrode 89 so as to cover the lower side of the gate electrode 85.
[0041]
Here, the N-type region electrode 89 is connected to N through the contact hole 87.+It is electrically connected to region 84. Further, the N-type region electrode 89 is formed of NProjecting toward the P-type region electrode 88 side so as to cover the lower portion of the region 82. Further, the N-type region electrode 89 is formed of NRegion 82 and PIt protrudes toward the P-type region electrode 88 so as to cover part of the region 81. Therefore, the N-type region electrode 89 has NIt arrange | positions so that the light which injects from the surface side below the area | region 82 may be shielded.
[0042]
As a result, N of the optical sensor 21Region 82 and PThe region 81 has these NRegion 82 and PThe surface side of the region 81 is covered with the gate electrode 85, the P-type region electrode 88 and the N-type region electrode 89 of the photosensor 21.
[0043]
On the other hand, an opposing substrate 91 having a rectangular flat plate shape is disposed facing the array substrate 11. The counter substrate 91 includes a glass substrate 92 as a translucent substrate. The glass substrate 92 is a substantially transparent rectangular flat plate-like insulating substrate having a thickness of about 70 μm. That is, the counter substrate 91 is disposed in a state where the surface side, which is one main surface of the glass substrate 92 of the counter substrate 91, is opposed in parallel to the surface side of the glass substrate 12 of the array substrate 11.
[0044]
Further, on the surface of the glass substrate 92 of the counter substrate 91, each of the color filters 93 as the three colored layers of red, green, and blue in which pigments are dispersed is laminated in a stripe shape. . On the surface of these color filters 93, a counter electrode 94 made of ITO (Indium Tin Oxide) is laminated and formed. On the counter electrode 94, an alignment film 95 covering the counter electrode 94 is laminated. Between the alignment film 95 of the counter substrate 91 and the alignment film 47 of the array substrate 11, the alignment film 95 of the counter substrate 91 and the alignment film 47 of the array substrate 11 are opposed in parallel to form a cell. Later, a liquid crystal 96 is injected and inserted to be sealed.
[0045]
Also, a rectangular flat plate-like backlight 98 is disposed on the back side of the counter substrate. The backlight 98 is installed in parallel to the back surface of the counter substrate 91, and to the detection object S as a subject located on the back surface side of the array substrate 11 through the counter substrate 91 and the array substrate 11. And light.
[0046]
Next, a method for manufacturing the liquid crystal display device according to the first embodiment will be described.
[0047]
First, on the surface of a glass substrate 12 having a thickness of about 700 μm, an undercoat layer 31 of a silicon oxide film and an amorphous semiconductor film (not shown) as an amorphous semiconductor film serving as an active layer are formed by plasma CVD (Chemical Vapor Deposition). A silicon film is formed to a thickness of about 50 nm.
[0048]
At this time, B by ion doping method2H6/ H2Is the source gas, the acceleration voltage is 10 KeV, and the dose is 4 × 1011atoms / cm2As a result, boron (B) is implanted at a low concentration into the amorphous silicon film.
[0049]
Next, the amorphous silicon film is polycrystallized by excimer laser annealing (ELA) to form a polysilicon film (not shown) as a polycrystalline semiconductor film.
[0050]
Thereafter, the polysilicon film is etched into an island shape by a photolithography process, and semiconductor layers 32 and 51 constituting the pixel TFT 16, the P-type drive circuit TFT 26, the N-type drive circuit TFT 27, the photosensor 21, and the auxiliary capacitor 18. , 61, 71, PRegion 81 and NEach of the regions 82 is formed.
[0051]
Furthermore, these semiconductor layers 32, 51, 61, 71, PRegion 81 and NA silicon oxide gate insulating film 37 is formed to a thickness of about 80 nm on the entire surface of the undercoat layer 31 including each of the regions 82 by plasma CVD.
[0052]
Next, after forming a resist film on the gate insulating film 37, the resist film is patterned into a predetermined shape.
[0053]
Thereafter, using this resist film as a mask, the semiconductor layer 51 of the auxiliary capacitor 18, the source region 35 and the drain region 36 of the pixel TFT 16, the drain region 74 and the source region 75 of the N-type drive circuit TFT 27, and the N of the optical sensor 21.+Each of the regions 84 is subjected to PH by ion doping.3/ H2Is the source gas, the acceleration voltage is 50 KeV, and the dose is 2 × 101 5atoms / cm2As a result, phosphorus (P) is implanted at a high concentration.
[0054]
Thereafter, after the resist film on the gate insulating film 37 is removed, an electrode film (not shown) as a molybdenum-tungsten (MoW) alloy film is deposited on the entire surface of the gate insulating film 37 by sputtering to a thickness of about 300 nm. To do.
[0055]
Further, the electrode films of the P-type drive circuit TFT 26 and the optical sensor 21 are patterned into a predetermined shape by a photolithography process.
[0056]
Thereafter, using this electrode film as a mask, B is formed by ion doping.2H6/ H2Is the source gas, the acceleration voltage is 44 KeV, and the dose is 1 × 101 5atoms / cm2As a result, boron (B) is implanted at a high concentration so that the source region 63 and the drain region 62 of the P-type drive circuit TFT 26 and the P of the optical sensor 21+Each of the regions 83 is formed.
[0057]
Further, the electrode films of the pixel TFT 16, the N-type drive circuit TFT 27, the photosensor 21, and the auxiliary capacitor 18 are patterned into predetermined shapes, and the gate electrode 38 of the pixel TFT 16, the gate electrode 76 of the N-type drive circuit TFT 27, and the light Each of the gate electrode 85 and the auxiliary capacitance line 17 of the sensor 21 is formed.
[0058]
Thereafter, using the gate electrodes 38, 76, and 85 of the pixel TFT 16, the N-type drive circuit TFT 27, and the optical sensor 21 as a mask, PH is performed by ion doping.3/ H2Is the source gas, the acceleration voltage is 50 KeV, and the dose is 4 × 101 3atoms / cm2As a result, phosphorus (P) is injected at a low concentration, and the LDD portions 33, 34, 72, 73 of the pixel TFT 16 and the N-type drive circuit TFT 27 and the N of the optical sensor 21Each of the regions 82 is formed.
[0059]
At this time, the gate electrode 85 of the photosensor 21 causes the P of the photosensor 21 toThe region 81 has a structure that blocks light from below.
[0060]
Further, the LDD portions 33, 34, 72, 73 of the pixel TFT 16 and the N-type drive circuit TFT 27 and the N of the optical sensor 21Each of the regions 82 is annealed at a temperature of 600 ° C. for about 1 hour, and these LDD portions 33, 34, 72, 73 and NThe impurity implanted in the region 82 is activated.
[0061]
Next, an interlayer insulating film of a silicon oxide film is formed on the entire surface of the gate insulating film 37 including the pixel TFT 16, the auxiliary capacitor 18, the P-type driving circuit TFT 26, the N-type driving circuit TFT 27 and the optical sensor 21 by a plasma CVD method. 39 is deposited to about 660 nm.
[0062]
Thereafter, contact holes 41 and 42 communicating with the source region 35 and the drain region 36 of the pixel TFT 16 and the drain region 62 and the source region 63 of the P-type drive circuit TFT 26 are connected to the interlayer insulating film 39 and the gate insulating film 37, respectively. Contact holes 65 and 66 communicating with the drain region 74, contact holes 77 and 78 communicating with the drain region 74 and the source region 75 of the N-type drive circuit TFT 27, and P of the optical sensor 21.+Region 83 and N+Contact holes 86 and 87 communicating with the region 84 are formed by photoetching.
[0063]
Further, a molybdenum (Mo) film is deposited on the surface of the interlayer insulating film 39 by a sputtering method to a thickness of about 15 nm, an aluminum-neodymium (AlNd) film is then deposited to a thickness of about 600 nm, and a molybdenum (Mo) film is further deposited to a thickness of about 50 nm. A wiring film (not shown) as a metal alloy film is formed by deposition.
[0064]
Thereafter, the wiring film is patterned into a predetermined shape by a photoetching method to form the signal line 14 and the signal line 14 is electrically connected to the drain region 36 of the pixel TFT 16.
[0065]
At the same time, the source region 35 of the pixel TFT 16 is electrically connected to the auxiliary capacitance line 17 and various wirings such as the P-type region electrode 88 and the N-type region electrode 89 in the optical sensor 21 and the electric signal conversion circuit 22 are electrically connected. Further, various wirings such as drain regions 62 and 74 and source regions 63 and 75 in the P-type drive circuit TFT 26 and the N-type drive circuit TFT 27 are electrically connected.
[0066]
At this time, N of the optical sensor 21+An N-type region electrode 89 electrically connected to the region 84 is connected to the N of the optical sensor 21.Light incident from the surface side below the region 82 is shielded.
[0067]
Further, the pixel TFT 16, the P-type drive circuit TFT 26 and the N-type drive circuit TFT 27 include drain electrodes 44, 67, 79 and source electrodes 43, 68, 80, and a P-type region electrode 88 and an N-type region electrode 89 of the photosensor 21. A protective insulating film 45 made of a silicon nitride film is formed on the entire surface of the interlayer insulating film 39 by a plasma CVD method, and then a contact hole 53 communicating with the drain electrode 44 of the pixel TFT 16 is formed by a photoetching method. A film 45 is formed.
[0068]
Next, a transparent organic insulating film 46 is applied on the entire surface of the protective insulating film 45 to form a film having a thickness of about 2 μm, and a contact hole 53 communicating with the drain electrode 44 of the pixel TFT 16 is formed in the transparent organic insulating film 46 again. Form.
[0069]
Thereafter, an ITO (Indium Tin Oxide) film having a thickness of about 100 nm is formed on the surface of the transparent organic insulating film 46 including the contact hole 53 by a sputtering method, and then patterned into a predetermined shape by a photoetching method to form a pixel electrode. 15 is formed.
[0070]
Further, a low temperature cure type polyimide is printed and applied on the entire surface of the transparent organic insulating film 46 including the pixel electrode 15, and then an alignment film 47 is formed by rubbing to form the array substrate 11.
[0071]
On the other hand, the counter substrate 91 is formed with stripes of the three color filters 93 of red, green, and blue in which pigments are dispersed on the entire surface of the glass substrate 92 of the counter substrate 91.
[0072]
Thereafter, a counter electrode 94 is formed on the entire surface of the color filter 93 by depositing about 100 nm of ITO (Indium Tin Oxide) by sputtering.
[0073]
Further, polyimide is printed on the entire surface of the counter electrode 94 and then rubbed to form an alignment film 95 to form the counter substrate 91.
[0074]
Next, a cell is formed by making the alignment film 47 side of the array substrate 11 face the alignment film 95 side of the counter substrate 91. Thereafter, a liquid crystal 96 is injected between the alignment film 47 of the array substrate 11 and the alignment film 95 of the counter substrate 91 and sealed.
[0075]
Thereafter, the back surface of the glass substrate 12 of the array substrate 11 is polished so that the thickness of the glass substrate 12 is 70 μm or more and 100 μm.
[0076]
Then, a deflection plate (not shown) is attached to the back side of each of the array substrate 11 and the counter substrate 91 to obtain the liquid crystal display device 1 with an input function.
[0077]
As described above, according to the first embodiment, when the dependence of the thickness of the glass substrate 12 on the light detection sensitivity of the optical sensor 21 of the array substrate 11 is evaluated, as shown in FIG. The light detection sensitivity of the sensor 21 was improved as the glass substrate 12 of the array substrate 11 became thinner. In particular, the index of the light detection sensitivity of the optical sensor 21 is used as the ratio of the photocurrent when the detection object S is white paper to the photocurrent when the detection object S is black paper, and the contrast of the reflectance of the paper used. When the ratio was 15, when the thickness of the glass substrate 12 was 100 μm, the light detection sensitivity of the optical sensor 21 was 15 which was the contrast ratio, and became saturated.
[0078]
On the other hand, the mechanical strength limit when the thickness of the glass substrate 12 is thinned by polishing such as mechanical polishing or chemical polishing is 70 μm. Therefore, in order to maximize the light detection sensitivity of the optical sensor 21, the thickness of the glass substrate 12 may be set to 70 μm or more and 100 μm.
[0079]
That is, by setting the thickness of the glass substrate 12 to 70 μm or more and 100 μm or less, light from the backlight 98 disposed on the back surface side of the counter substrate, which is the front surface side of the glass substrate 12, is reflected on the glass substrate 12. When the light is incident from the surface side, multiple reflections are repeated inside the glass substrate 12 and sufficiently attenuated. As a result, it is possible to reliably prevent stray light from entering the optical sensor 21 due to multiple reflection of light incident from the surface side by the glass substrate 12 with a simple configuration.
[0080]
Therefore, since the light incident on the optical sensor 21 can be limited only to the light incident from the back side of the glass substrate 12, only the light reflected by the detection object S facing the back side of the glass substrate 12 can be used as the optical sensor 21. Is detected. As a result, generation of an extra photocurrent of the photosensor 21 due to light incident from the back side of the glass substrate 12 can be prevented, so that the photodetection sensitivity of the photosensor 21 can be improved. The detection sensitivity can be improved. Therefore, the liquid crystal display device 1 with a highly sensitive input function can be manufactured.
[0081]
In addition, P of this optical sensor 21Region 81 and NEach surface side of the region 82 was covered with the gate electrode 85, the P-type region electrode 88 and the N-type region electrode 89 of the photosensor 21. As a result, P of the optical sensor 21 for the light emitted from the backlight 98 is displayed.Region 81 and NIncidence to the region 82 can be reliably prevented by the gate electrode 85, the P-type region electrode 88 and the N-type region electrode 89 of the photosensor 21. For this reason, since generation | occurrence | production of the excess photocurrent of this photosensor 21 can be prevented, the photodetection sensitivity by this photosensor 21 can be improved more.
[0082]
According to the first embodiment, the P of the optical sensor 21Region 81 and NEach surface side of the region 82 is covered with the gate electrode 85, the P-type region electrode 88 and the N-type region electrode 89 of the photosensor 21. P of the optical sensor 21 by at least one ofRegion 81 and NIt is only necessary that each surface side of the region 82 is covered.
[0083]
Further, the thickness of the glass substrate 12 of the array substrate 11 is controlled to prevent multiple reflection of light incident from the surface side of the glass substrate 12, but the material of the glass substrate 12 is changed. The refractive index of light by the glass substrate 12 is controlled, or an antireflection film 99 as a sheet-like film body is attached to the back surface of the glass substrate 12 as in the second embodiment shown in FIG. And even if it is the structure which prevents the multiple reflection of the light which injects from the surface side of this glass substrate 12, there can exist an effect similar to the said 1st Embodiment.
[0084]
Furthermore, although the liquid crystal display device 1 in which the liquid crystal 96 is interposed between the array substrate 11 and the counter substrate 91 has been described, a flat display device other than the liquid crystal display device 1 can be used correspondingly.
[0085]
【The invention's effect】
According to the present invention, the translucent substrate has a thickness that prevents the light entering from one main surface side of the translucent substrate from being incident on the photoelectric conversion element due to multiple reflection of light. As a result, it is possible to prevent generation of an extra photocurrent of the photoelectric conversion element due to light incident from the one main surface side of the translucent substrate, and thus it is possible to improve the light detection sensitivity of the photoelectric conversion element.
[0086]
In addition, the film body attached to the light-transmitting substrate can prevent light incident from one main surface side of the light-transmitting substrate from entering the photoelectric conversion element due to multiple reflection. For this reason, since generation | occurrence | production of the excess photocurrent of the photoelectric conversion element by the light which injects from the one main surface side of this translucent board | substrate can be prevented, the photodetection sensitivity by this photoelectric conversion element can be improved.
[0087]
Further, the light-transmitting substrate has a refractive index that prevents the light incident from one main surface side of the light-transmitting substrate from entering the photoelectric conversion element due to multiple reflection. As a result, it is possible to prevent generation of an extra photocurrent of the photoelectric conversion element due to light incident from the one main surface side of the translucent substrate, and thus it is possible to improve the light detection sensitivity of the photoelectric conversion element.
[Brief description of the drawings]
FIG. 1 is an explanatory cross-sectional view showing a first embodiment of a flat display device of the present invention.
FIG. 2 is an explanatory plan view showing the flat display device.
FIG. 3 is an explanatory plan view showing a part of the flat display device.
FIG. 4 is a secondary graph showing the relationship between the thickness of the translucent substrate of the flat display device and the light detection sensitivity of the photoelectric conversion element.
FIG. 5 is an explanatory sectional view showing a flat display device according to a second embodiment of the present invention.
[Explanation of symbols]
1. Liquid crystal display device as a flat display device
12 Glass substrate as translucent substrate
15 Pixel electrode
16 Pixel TFT as switching element
21 Optical sensor as a photoelectric conversion element
81 P as a semiconductor layerregion
82 N as semiconductor layerregion
85 Gate electrode as electrode part
88 P-type region electrode as electrode part
89 N-type region electrode as electrode part

Claims (5)

透光性基板と、この透光性基板の一主面に設けられたスイッチング素子および光電変換素子と、前記透光性基板の一主面に設けられ前記スイッチング素子により制御される画素電極とを具備し、
前記透光性基板は、この透光性基板の一主面側から入射する光の多重反射による前記光電変換素子への入射を防止する厚さを有している
ことを特徴とした平面表示装置。
A translucent substrate, a switching element and a photoelectric conversion element provided on one main surface of the translucent substrate, and a pixel electrode provided on one main surface of the translucent substrate and controlled by the switching element Equipped,
The flat display device, wherein the translucent substrate has a thickness that prevents the light entering from one main surface side of the translucent substrate from being incident on the photoelectric conversion element due to multiple reflection of light. .
透光性基板の厚さは、70μm以上100μm以下である
ことを特徴とした請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein a thickness of the translucent substrate is 70 μm or more and 100 μm or less.
透光性基板と、この透光性基板の一主面に設けられたスイッチング素子および光電変換素子と、前記透光性基板の一主面に設けられ前記スイッチング素子により制御される画素電極と、
前記透光性基板に取り付けられ、この透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止するフィルム体と
を具備したことを特徴とした平面表示装置。
A translucent substrate, a switching element and a photoelectric conversion element provided on one main surface of the translucent substrate, a pixel electrode provided on one main surface of the translucent substrate and controlled by the switching element;
A flat display device comprising: a film body attached to the translucent substrate and preventing incidence to the photoelectric conversion element due to multiple reflection of light incident from one main surface side of the translucent substrate. .
透光性基板と、この透光性基板の一主面に設けられたスイッチング素子および光電変換素子と、前記透光性基板の一主面に設けられ前記スイッチング素子により制御される画素電極とを具備し、
前記透光性基板は、この透光性基板の一主面側から入射する光の多重反射による光電変換素子への入射を防止する屈折率を有している
ことを特徴とした平面表示装置。
A translucent substrate, a switching element and a photoelectric conversion element provided on one main surface of the translucent substrate, and a pixel electrode provided on one main surface of the translucent substrate and controlled by the switching element Equipped,
2. The flat display device according to claim 1, wherein the translucent substrate has a refractive index that prevents the light incident from one main surface side of the translucent substrate from entering the photoelectric conversion element due to multiple reflection.
光電変換素子は、受光により光電流を発生する半導体層と、この半導体層の電極となる電極部を具備し、
前記半導体層は、この半導体層の一主面側が前記電極部により覆われている
ことを特徴とした請求項1ないし4いずれか記載の平面表示装置。
The photoelectric conversion element includes a semiconductor layer that generates a photocurrent by receiving light, and an electrode portion that serves as an electrode of the semiconductor layer.
The flat display device according to claim 1, wherein one main surface side of the semiconductor layer is covered with the electrode portion.
JP2003177346A 2003-06-20 2003-06-20 Liquid crystal display Expired - Fee Related JP4251622B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003177346A JP4251622B2 (en) 2003-06-20 2003-06-20 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003177346A JP4251622B2 (en) 2003-06-20 2003-06-20 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2005010690A true JP2005010690A (en) 2005-01-13
JP4251622B2 JP4251622B2 (en) 2009-04-08

Family

ID=34099935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003177346A Expired - Fee Related JP4251622B2 (en) 2003-06-20 2003-06-20 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4251622B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052367A (en) * 2005-08-19 2007-03-01 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display apparatus and method for manufacturing the same
JP2008122903A (en) * 2006-11-15 2008-05-29 Samsung Electronics Co Ltd Display device and method for manufacturing same
KR20110020743A (en) 2009-08-24 2011-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Photodetector and display device
WO2012086311A1 (en) * 2010-12-24 2012-06-28 株式会社びにっと Multiple-structure liquid crystal optical element and process for production thereof
US8633051B2 (en) 2009-08-24 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8773622B2 (en) 2009-08-21 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photodetector, liquid crystal display device, and light emitting device
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103955082A (en) * 2014-03-07 2014-07-30 京东方科技集团股份有限公司 Liquid crystal panel and manufacturing method thereof, and display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052367A (en) * 2005-08-19 2007-03-01 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display apparatus and method for manufacturing the same
JP2008122903A (en) * 2006-11-15 2008-05-29 Samsung Electronics Co Ltd Display device and method for manufacturing same
KR101309174B1 (en) * 2006-11-15 2013-09-23 삼성디스플레이 주식회사 Display and method for manufacturing the same
US8773622B2 (en) 2009-08-21 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photodetector, liquid crystal display device, and light emitting device
US9287425B2 (en) 2009-08-21 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Photodetector, liquid crystal display device, and light-emitting device
KR20110020743A (en) 2009-08-24 2011-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Photodetector and display device
US8625058B2 (en) 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Photodetector and display device
US8633051B2 (en) 2009-08-24 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
WO2012086311A1 (en) * 2010-12-24 2012-06-28 株式会社びにっと Multiple-structure liquid crystal optical element and process for production thereof
JP2012137536A (en) * 2010-12-24 2012-07-19 Binit:Kk Multiple structure liquid crystal optical element and method for manufacturing the same

Also Published As

Publication number Publication date
JP4251622B2 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
KR101471221B1 (en) Display device and method for manufacturing display device
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
KR100669270B1 (en) Display device and photoelectric conversion device
KR101343293B1 (en) Circuit board and display device
JP4483235B2 (en) Transistor array substrate manufacturing method and transistor array substrate
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
US8686971B2 (en) Liquid crystal display device and a method of manufacturing the same
US7371624B2 (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
WO2011021477A1 (en) Optical sensor, semiconductor device, and liquid crystal panel
KR101790161B1 (en) Optical sensor, manufacturing method thereof, and liquid crystal display device comprising optical sensor
JP2006003857A (en) Display device and photoelectric conversion device
WO2008044368A1 (en) Liquid crystal display
WO2011021472A1 (en) Optical sensor, semiconductor device, and liquid crystal panel
JP2009075385A (en) Display device and method of manufacturing the same
KR20010051028A (en) Thin film transistor for use in liquid crystal display device and method for manufacturing the same
CN212461692U (en) Semiconductor device with a plurality of semiconductor chips
CN111584499B (en) Display device and semiconductor device
CN112859463A (en) Display panel and display device
US8581253B2 (en) Display substrate and method of manufacturing the same
JPH1090655A (en) Display device
KR20130027188A (en) Display device and manufacturing method thereof
JP4251622B2 (en) Liquid crystal display
US20120104530A1 (en) Substrate for display panel, and display device
JP2006030889A (en) Liquid crystal display device
WO2011077629A1 (en) Photosensor element, photosensor circuit, thin film transistor substrate, display panel, and method for manufacturing photosensor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

R150 Certificate of patent or registration of utility model

Ref document number: 4251622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees