JP5646021B2 - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- JP5646021B2 JP5646021B2 JP2013178336A JP2013178336A JP5646021B2 JP 5646021 B2 JP5646021 B2 JP 5646021B2 JP 2013178336 A JP2013178336 A JP 2013178336A JP 2013178336 A JP2013178336 A JP 2013178336A JP 5646021 B2 JP5646021 B2 JP 5646021B2
- Authority
- JP
- Japan
- Prior art keywords
- fillet
- semiconductor chip
- substrate
- semiconductor package
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、信頼性が高く、生産性に優れた半導体パッケージに関する。 The present invention relates to a semiconductor package having high reliability and excellent productivity.
近年、ますます進展する半導体装置の小型化、高集積化に対応するために、ハンダ等からなる接続端子（バンプ）を有する半導体チップを用いたフリップチップ実装が多用されている。 2. Description of the Related Art In recent years, flip-chip mounting using a semiconductor chip having connection terminals (bumps) made of solder or the like has been widely used in order to cope with the further miniaturization and higher integration of semiconductor devices.
フリップチップ実装においては、一般的に、複数のバンプを有する半導体チップを、バンプを介して基板に接続した後、アンダーフィルを充填する方法が用いられている。このようなアンダーフィルを充填する方法においては、アンダーフィルの硬化収縮時、又は、リフロー試験若しくは冷熱サイクル試験時、例えば半導体チップと基板との間の線膨張係数の差等に起因して、アンダーフィルの界面等に応力が集中し、クラックが発生することがある。 In flip-chip mounting, generally, a method is used in which a semiconductor chip having a plurality of bumps is connected to a substrate through the bumps and then filled with an underfill. In such a method of filling underfill, undercuring under shrinkage or under reflow test or thermal cycle test, for example, due to a difference in coefficient of linear expansion between the semiconductor chip and the substrate, Stress may concentrate on the interface of the fill and cracks may occur.
クラックの発生を抑制して信頼性を高めるために、例えば、特許文献１には、半導体素子と、該半導体素子を搭載する基板と、前記半導体素子に形成された回路形成面を封止する封止樹脂と、を具備する半導体装置において、半導体素子の外周側面を覆う側面被覆部を設けることが記載されている。このような半導体素子の外周側面を覆う側面被覆部は、一般にフィレットと呼ばれている。
また、特許文献２には、回路基板と半導体チップとの間に封止樹脂が注入されると共に、半導体チップの外周側部に封止樹脂が付与されてフィレット部が形成されてなる特定のフリップチップ半導体パッケージが記載されている。特許文献２に記載のフリップチップ半導体パッケージにおいて、フィレット部は、表面が半導体チップの外周側部の上縁から基板に向けて外方に延びる傾斜面をなす構造を有している。
In order to suppress the occurrence of cracks and improve reliability, for example, Patent Document 1 discloses a semiconductor element, a substrate on which the semiconductor element is mounted, and a seal that seals a circuit formation surface formed on the semiconductor element. In a semiconductor device having a stop resin, it is described that a side surface covering portion that covers an outer peripheral side surface of a semiconductor element is provided. Such a side surface covering portion covering the outer peripheral side surface of the semiconductor element is generally called a fillet.
Patent Document 2 discloses a specific flip in which a sealing resin is injected between a circuit board and a semiconductor chip, and a sealing resin is applied to an outer peripheral side portion of the semiconductor chip to form a fillet portion. A chip semiconductor package is described. In the flip chip semiconductor package described in Patent Document 2, the fillet portion has a structure in which the surface forms an inclined surface extending outward from the upper edge of the outer peripheral side portion of the semiconductor chip toward the substrate.
一方、近年、半導体チップの小型化が進行するとともにバンプ間のピッチもますます狭くなっており、また、これらに伴って半導体チップ同士又は半導体チップと基板との間のギャップもますます狭くなっている。このため、アンダーフィルが充填されなかったり、充填に長時間を要したり、充填時に空気が巻き込まれやすく、ボイドが発生しやすくなったりすることが問題となっている。
そこで、接着剤又は接着フィルムにより、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成した後、ウエハを接着剤層ごとダイシングして個々の半導体チップとし、この接着剤層付き半導体チップを、バンプを介して基板に接続する先塗布型の実装方法が提案されている。
On the other hand, in recent years, semiconductor chips have been miniaturized, and the pitch between bumps has become increasingly narrow. In addition, the gap between semiconductor chips or between a semiconductor chip and a substrate has also become narrower. Yes. For this reason, it is problematic that the underfill is not filled, a long time is required for filling, air is easily caught during filling, and voids are easily generated.
Therefore, after forming an adhesive layer on the surface of the wafer having a plurality of bumps formed with an adhesive or an adhesive film, the wafer is diced together with the adhesive layer to form individual semiconductor chips. There has been proposed a pre-coating type mounting method in which a semiconductor chip with a layer is connected to a substrate via bumps.
しかしながら、先塗布型の実装方法において、信頼性を高めるために接着剤層を厚くしてフィレットを大きくしようとすると、フィレットが半導体チップ上面に這い上がり、半導体チップを保持するアタッチメントに付着することが問題となっている。アタッチメントに付着したフィレットは、その状態でアタッチメントの熱により硬化してしまうため、半導体パッケージの生産性の低下を招いている。また、接着剤層を厚くしてフィレットを大きくしようとすると、フィレットが広がりすぎるため、複数の半導体チップを１つの基板上に実装した後でダイシングする場合には、隣接するフィレット同士が接触してダイシング不良が生じることも問題となっている。 However, in the pre-applied mounting method, if an attempt is made to increase the fillet by increasing the thickness of the adhesive layer in order to increase the reliability, the fillet may crawl up to the upper surface of the semiconductor chip and adhere to the attachment holding the semiconductor chip. It is a problem. Since the fillet attached to the attachment is cured by the heat of the attachment in that state, the productivity of the semiconductor package is reduced. In addition, when trying to enlarge the fillet by increasing the thickness of the adhesive layer, the fillet becomes too wide. Therefore, when dicing after mounting a plurality of semiconductor chips on one substrate, adjacent fillets contact each other. The occurrence of dicing failure is also a problem.
本発明は、信頼性が高く、生産性に優れた半導体パッケージを提供することを目的とする。 An object of the present invention is to provide a semiconductor package having high reliability and excellent productivity.
本発明は、半導体チップが接着剤層を介して基板上に実装されている半導体パッケージであって、前記半導体チップの側壁を覆うが上面は覆わないフィレットが形成されており、前記半導体チップの側壁からの前記フィレットの最大幅をａ、前記基板の表面からの前記フィレットの最大高さをｂとし、前記基板の表面から前記半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす半導体パッケージである。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２）
上記フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していないことが好ましい。
上記接着剤層は、常温〜１５０℃における最低溶融粘度が１２０００〜３００００Ｐａ・ｓであり、表面エネルギーが２０〜３４ｅｒｇ／ｃｍ２であることが好ましい。
以下、本発明を詳述する。
The present invention is a semiconductor package in which a semiconductor chip is mounted on a substrate through an adhesive layer, and a fillet that covers a side wall of the semiconductor chip but does not cover an upper surface is formed, and the side wall of the semiconductor chip When the maximum width of the fillet from the surface is a, the maximum height of the fillet from the surface of the substrate is b, and the distance from the surface of the substrate to the upper surface of the semiconductor chip is T, the following formula (1) And a semiconductor package satisfying (2).
T <b (1)
0.5b <a <1.5b (2)
The fillet preferably includes a curved surface that is convex upward or obliquely upward, and is not in contact with the substrate at a position a 1 that indicates the maximum width a of the fillet.
The adhesive layer preferably has a minimum melt viscosity of 12000 to 30000 Pa · s at room temperature to 150 ° C. and a surface energy of 20 to 34 erg / cm 2 .
The present invention is described in detail below.
本発明者は、半導体チップが接着剤層を介して基板上に実装されている半導体パッケージにおいて、半導体チップの側壁を覆うが上面は覆わない所定形状の分厚いフィレットを形成させることにより、フィレットの半導体チップ上面への這い上がり及び隣接するフィレット同士の接触を防止しつつフィレットを大きくすることができ、その結果、信頼性が高く、生産性に優れた半導体パッケージが得られることを見出し、本発明を完成させるに至った。 The present inventor forms a thick fillet of a predetermined shape in a semiconductor package in which a semiconductor chip is mounted on a substrate through an adhesive layer so as to cover a side wall of the semiconductor chip but not an upper surface. It has been found that a fillet can be enlarged while preventing creeping up to the upper surface of the chip and contact between adjacent fillets, and as a result, a semiconductor package having high reliability and excellent productivity can be obtained. It came to complete.
本発明の半導体パッケージは、半導体チップが接着剤層を介して基板上に実装されている半導体パッケージであって、上記半導体チップの側壁を覆うが上面は覆わないフィレットが形成されている。なお、フィレットとは、半導体チップからはみ出して基板上に広がった接着剤層の一部であり、フィレットが半導体チップの側壁を覆っているか否か、及び、フィレットが半導体チップの上面を覆っているか否かについては、光学顕微鏡にて半導体パッケージの断面を観察することにより判断することができる。
図１は、本発明の半導体パッケージの一例を模式的に示す断面図である。図１に示す本発明の半導体パッケージおいては、半導体チップ１が基板３上に実装されており、フィレット２は、半導体チップ１の上面Ｘは覆わず、側壁Ｙを覆うように形成されている。
The semiconductor package of the present invention is a semiconductor package in which a semiconductor chip is mounted on a substrate via an adhesive layer, and a fillet that covers the side wall of the semiconductor chip but does not cover the upper surface is formed. The fillet is a part of the adhesive layer that protrudes from the semiconductor chip and spreads on the substrate. Whether the fillet covers the side wall of the semiconductor chip and whether the fillet covers the upper surface of the semiconductor chip. It can be determined by observing the cross section of the semiconductor package with an optical microscope.
FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor package of the present invention. In the semiconductor package of the present invention shown in FIG. 1, the semiconductor chip 1 is mounted on the substrate 3, and the fillet 2 is formed so as to cover the side wall Y without covering the upper surface X of the semiconductor chip 1. .
本発明の半導体パッケージにおいては、上記半導体チップの側壁からの上記フィレットの最大幅をａ、上記基板の表面からの上記フィレットの最大高さをｂとし、上記基板の表面から上記半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす。なお、ａ、ｂ及びＴは、測長機能を備えた光学顕微鏡にて半導体パッケージの断面を観察することにより測定することができる。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２）
In the semiconductor package of the present invention, the maximum width of the fillet from the sidewall of the semiconductor chip is a, the maximum height of the fillet from the surface of the substrate is b, and from the surface of the substrate to the upper surface of the semiconductor chip. When the distance is T, the following formulas (1) and (2) are satisfied. In addition, a, b, and T can be measured by observing the cross section of a semiconductor package with the optical microscope provided with the length measurement function.
T <b (1)
0.5b <a <1.5b (2)
上記式（１）は、上記フィレットの最大高さｂが、上記基板の表面から上記半導体チップの上面までの距離Ｔよりも大きく、上記フィレットが分厚いことを示している。上記フィレットの最大高さｂが上記式（１）に示す範囲を外れると、上記フィレットが薄くなり、半導体パッケージの信頼性が低下してしまう。上記フィレットの最大高さｂは、上記基板の表面から上記半導体チップの上面までの距離Ｔの１．１倍よりも大きいことが好ましく、１．２倍よりも大きいことがより好ましく、１．５倍以上であることが更に好ましい。
また、上記フィレットの最大高さｂは、上記基板の表面から上記半導体チップの上面までの距離Ｔの３倍以下であることが好ましく、２．５倍以下であることが更に好ましい。上記フィレットの最大高さｂが、上記基板の表面から上記半導体チップの上面までの距離Ｔの３倍を超えると、半導体パッケージをモールド成型しようとしたときに、フィレットをモールドからはみ出さずにモールド成型することが難しくなることがある。また、複数のパッケージを重ねるＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造のパッケージに内蔵しようとしたときに、ＰｏＰ構造の下層のパッケージに内蔵された半導体チップのパッケージに形成されたフィレットが上層のパッケージと接触しやすくなるため、それぞれの半導体チップを配置する設計自由度が低下するおそれがある。
上記式（２）は、上記フィレットの最大幅ａが、上記フィレットの最大高さｂの０．５倍より大きく、かつ、１．５倍より小さく、上記フィレットが広がりすぎないことを示している。上記フィレットの最大幅ａが上記式（２）に示す範囲を外れると、上記フィレットが広がりすぎるため、隣接するフィレット同士の接触が生じてしまう。上記フィレットの最大幅ａは、上記フィレットの最大高さｂの０．６倍より大きく、かつ、１．４倍より小さいことが好ましく、０．８倍より大きく、かつ、１．２倍より小さいことがより好ましい。
The above formula (1) indicates that the maximum height b of the fillet is larger than the distance T from the surface of the substrate to the upper surface of the semiconductor chip, and the fillet is thick. If the maximum height b of the fillet is out of the range shown in the formula (1), the fillet becomes thin and the reliability of the semiconductor package is lowered. The maximum height b of the fillet is preferably larger than 1.1 times the distance T from the surface of the substrate to the upper surface of the semiconductor chip, more preferably larger than 1.2 times, More preferably, it is twice or more.
Further, the maximum height b of the fillet is preferably 3 times or less, more preferably 2.5 times or less of the distance T from the surface of the substrate to the upper surface of the semiconductor chip. If the maximum height b of the fillet exceeds three times the distance T from the surface of the substrate to the upper surface of the semiconductor chip, the mold is not protruded from the mold when trying to mold the semiconductor package. It may be difficult to mold. When an attempt is made to incorporate a plurality of packages in a PoP (Package on Package) structure package, the fillet formed in the semiconductor chip package incorporated in the lower package of the PoP structure comes into contact with the upper package. Since it becomes easy, there exists a possibility that the design freedom which arrange | positions each semiconductor chip may fall.
The above equation (2) indicates that the maximum width a of the fillet is larger than 0.5 times the maximum height b of the fillet and smaller than 1.5 times, and the fillet does not spread too much. . If the maximum width a of the fillet is out of the range shown in the above formula (2), the fillet is too widened, and contact between adjacent fillets occurs. The maximum width a of the fillet is larger than 0.6 times the maximum height b of the fillet and preferably smaller than 1.4 times, larger than 0.8 times and smaller than 1.2 times. It is more preferable.
図１に示す本発明の半導体パッケージおいては、フィレット２の最大高さｂが、基板３の表面から半導体チップ１の上面までの距離Ｔよりも大きく、フィレット２の最大幅ａが、フィレット２の最大高さｂの０．５倍より大きく、かつ、１．５倍より小さい。このような半導体チップの側壁を覆うが上面は覆わない分厚いフィレットを形成させることにより、フィレットの半導体チップ上面への這い上がり及び隣接するフィレット同士の接触を防止しつつフィレットを大きくすることができ、その結果、信頼性が高く、生産性に優れた半導体パッケージとすることができる。
ただし、本発明の半導体パッケージにおいて、このような半導体チップの側壁を覆うが上面は覆わない分厚いフィレットは、半導体チップの外周のうちの少なくとも一部において形成されていればよい。
In the semiconductor package of the present invention shown in FIG. 1, the maximum height b of the fillet 2 is larger than the distance T from the surface of the substrate 3 to the upper surface of the semiconductor chip 1, and the maximum width a of the fillet 2 is Is larger than 0.5 times the maximum height b and smaller than 1.5 times. By forming such a thick fillet that covers the side wall of the semiconductor chip but does not cover the upper surface, the fillet can be enlarged while preventing the fillet from creeping up to the upper surface of the semiconductor chip and contact between adjacent fillets, As a result, a semiconductor package with high reliability and excellent productivity can be obtained.
However, in the semiconductor package of the present invention, such a thick fillet that covers the side wall of the semiconductor chip but does not cover the upper surface may be formed in at least a part of the outer periphery of the semiconductor chip.
一方、図２は、従来の半導体パッケージの一例を模式的に示す断面図である。図２に示す従来の半導体パッケージにおいては、フィレット２’は、半導体チップ１’の側壁から基板３’に向かって傾斜面を形成する構造を有している。このような半導体パッケージにおいて、信頼性を高めるために接着剤層を厚くしてフィレットを大きくしようとすると、フィレットの半導体チップ上面への這い上がりが生じたり、隣接するフィレット同士の接触が生じたりしてしまう。 On the other hand, FIG. 2 is a cross-sectional view schematically showing an example of a conventional semiconductor package. In the conventional semiconductor package shown in FIG. 2, the fillet 2 'has a structure in which an inclined surface is formed from the side wall of the semiconductor chip 1' toward the substrate 3 '. In such a semiconductor package, if an attempt is made to increase the fillet by increasing the thickness of the adhesive layer in order to increase reliability, the fillet may crawl up to the upper surface of the semiconductor chip or contact between adjacent fillets may occur. End up.
また、上記フィレットは、図１に示すように、上方又は斜め上方に凸の曲面を含むことが好ましい。また、上記フィレットは、図１に示すように、上記フィレットの最大幅ａを示す位置ａ１において基板と接触していないことが好ましい。なお、半導体チップの側壁を示す位置をａ０、フィレットの最大幅ａを示す位置をａ１とし（図１参照）、フィレットが上方又は斜め上方に凸の曲面を含むか否か、及び、フィレットの最大幅ａを示す位置ａ１においてフィレットが基板と接触しているか否かついては、光学顕微鏡にて半導体パッケージの断面及び／又は外観を観察することにより判断することができる。フィレットが基板と接触していないとは、半導体チップの外周のうちの少なくとも一部においてフィレットが基板と接触していないことを意味する。
上記フィレットが自らの凝集力で、図１に示すような形状になることによって、上記フィレットの端が外側に向かって大きく広がらないので、隣接するフィレット同士の接触をより確実に防止できる。
Further, as shown in FIG. 1, the fillet preferably includes a curved surface that is convex upward or obliquely upward. Also, the fillet, as shown in FIG. 1, it is preferably not in contact with the substrate at the position a 1 indicating the maximum width a of the fillet. Note that the position indicating the sidewall of the semiconductor chip is a 0 , the position indicating the maximum width a of the fillet is a 1 (see FIG. 1), whether the fillet includes a convex curved surface upward or obliquely upward, and the fillet Whether or not the fillet is in contact with the substrate at the position a 1 indicating the maximum width a can be determined by observing the cross section and / or appearance of the semiconductor package with an optical microscope. That the fillet is not in contact with the substrate means that the fillet is not in contact with the substrate in at least a part of the outer periphery of the semiconductor chip.
Since the fillet has a shape as shown in FIG. 1 due to its own cohesive force, the end of the fillet does not widen outwardly, so that contact between adjacent fillets can be more reliably prevented.
上記半導体チップの側壁を覆うが上面は覆わない上記式（１）及び（２）を満たす分厚いフィレットを形成させる方法として、上記接着剤層を構成する接着剤組成物の最低溶融粘度、表面エネルギー等を制御する方法が好ましい。
上記接着剤組成物の常温〜１５０℃における最低溶融粘度は、好ましい下限が１２０００Ｐａ・ｓ、好ましい上限が４００００Ｐａ・ｓである。最低溶融粘度が１２０００Ｐａ・ｓ未満であると、上記フィレットが広がりすぎるため、隣接するフィレット同士の接触が生じることがある。最低溶融粘度が４００００Ｐａ・ｓを超えると、上記フィレットが充分に広がらず、半導体パッケージの信頼性が低下することがある。最低溶融粘度のより好ましい下限は１５０００Ｐａ・ｓ、より好ましい上限は３００００Ｐａ・ｓである。なお、最低溶融粘度は、レオメーターを用いて測定することができる。
As a method of forming a thick fillet that satisfies the above formulas (1) and (2) that covers the side wall of the semiconductor chip but does not cover the upper surface, the minimum melt viscosity, surface energy, etc. of the adhesive composition constituting the adhesive layer The method of controlling is preferable.
As for the minimum melt viscosity in the said normal temperature-150 degreeC of the said adhesive composition, a preferable minimum is 12000 Pa.s and a preferable upper limit is 40000 Pa.s. When the minimum melt viscosity is less than 12000 Pa · s, the fillet is excessively spread, and therefore contact between adjacent fillets may occur. If the minimum melt viscosity exceeds 40,000 Pa · s, the fillet may not spread sufficiently, and the reliability of the semiconductor package may be reduced. The minimum with more preferable minimum melt viscosity is 15000 Pa.s, and a more preferable upper limit is 30000 Pa.s. The minimum melt viscosity can be measured using a rheometer.
上記接着剤組成物の常温における表面エネルギーは、好ましい下限が２０ｅｒｇ／ｃｍ２、好ましい上限が３４ｅｒｇ／ｃｍ２である。表面エネルギーが２０ｅｒｇ／ｃｍ２未満であると、上記接着剤組成物と上記基板との密着性が低下し、半導体パッケージの信頼性が低下することがある。表面エネルギーが３４ｅｒｇ／ｃｍ２を超えると、上記接着剤組成物の上記基板に対する濡れ広がりが悪くなり、ボイドが生じることがある。表面エネルギーのより好ましい下限は２５ｅｒｇ／ｃｍ２である。なお、表面エネルギーは、接触角計を用いて、接着剤組成物からなるフィルムの表面（固体表面）に対する水及びジヨードメンタンの接触角を測定し、得られた接触角から、幾何学平均法を使って下記式（３）〜（５）により算出することができる。 Regarding the surface energy of the adhesive composition at normal temperature, a preferable lower limit is 20 erg / cm 2 and a preferable upper limit is 34 erg / cm 2 . When the surface energy is less than 20 erg / cm 2 , the adhesiveness between the adhesive composition and the substrate may be lowered, and the reliability of the semiconductor package may be lowered. When the surface energy exceeds 34 erg / cm 2 , wetting and spreading of the adhesive composition with respect to the substrate may worsen, and voids may occur. A more preferable lower limit of the surface energy is 25 erg / cm 2 . In addition, surface energy measured the contact angle of the water and diiodomenthane with respect to the surface (solid surface) of the film which consists of adhesive compositions using a contact angle meter, and calculated geometric average method from the obtained contact angle. Can be calculated by the following formulas (3) to (5).
上記接着剤組成物は、最低溶融粘度及び表面エネルギーを上記範囲内とするためには、熱硬化性樹脂、熱硬化剤及び高分子量化合物を含有することが好ましい。なかでも、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量が５重量％以下であることがより好ましい。なお、常温（２５℃）で液状の成分は、熱硬化性樹脂であっても、熱硬化剤であっても、高分子量化合物であってもよく、これら以外の成分（例えば、希釈剤、カップリング剤、密着性付与剤等の添加剤等）であってもよい。
上記接着剤組成物における上記常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量の下限は特に限定されないが、接着剤組成物の製膜性、可撓性等の観点から、好ましい下限は１重量％である。
The adhesive composition preferably contains a thermosetting resin, a thermosetting agent, and a high molecular weight compound so that the minimum melt viscosity and surface energy are within the above ranges. In particular, the combined content of the liquid component at room temperature (25 ° C.) and the high molecular weight compound having a glass transition temperature (Tg) of 0 ° C. or less is more preferably 5% by weight or less. The liquid component at room temperature (25 ° C.) may be a thermosetting resin, a thermosetting agent, or a high molecular weight compound, and other components (for example, a diluent, a cup Ring agents, additives such as adhesion promoters, etc.) may be used.
The lower limit of the combined content of the liquid component at the normal temperature (25 ° C.) and the high molecular weight compound having a glass transition temperature (Tg) of 0 ° C. or lower in the adhesive composition is not particularly limited. From the viewpoint of film forming property, flexibility, etc., the preferred lower limit is 1% by weight.
上記熱硬化性樹脂は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記熱硬化性樹脂として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等が挙げられる。なかでも、接着剤組成物の硬化物の強度及び接合信頼性を確保する観点から、エポキシ樹脂、アクリル樹脂が好ましい。 The said thermosetting resin is not specifically limited, For example, the compound hardened | cured by reaction, such as addition polymerization, polycondensation, polyaddition, addition condensation, ring-opening polymerization, is mentioned. Specific examples of the thermosetting resin include urea resin, melamine resin, phenol resin, resorcinol resin, epoxy resin, acrylic resin, polyester resin, polyamide resin, polybenzimidazole resin, diallyl phthalate resin, xylene resin, alkyl -A benzene resin, an epoxy acrylate resin, a silicon resin, a urethane resin, etc. are mentioned. Especially, an epoxy resin and an acrylic resin are preferable from a viewpoint of ensuring the intensity | strength and joining reliability of the hardened | cured material of adhesive composition.
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。これらのエポキシ樹脂は、単独で用いてもよく、２種以上を併用してもよい。 The epoxy resin is not particularly limited. For example, bisphenol type epoxy resins such as bisphenol A type, bisphenol F type, bisphenol AD type and bisphenol S type, novolac type epoxy resins such as phenol novolak type and cresol novolak type, resorcinol type epoxy Resin, aromatic epoxy resin such as trisphenolmethane triglycidyl ether, naphthalene type epoxy resin, fluorene type epoxy resin, dicyclopentadiene type epoxy resin, polyether modified epoxy resin, NBR modified epoxy resin, CTBN modified epoxy resin, and These hydrogenated products can be mentioned. These epoxy resins may be used independently and may use 2 or more types together.
上記エポキシ樹脂は、常温で液状のエポキシ樹脂であっても、常温で固体のエポキシ樹脂であってもよく、これらを適宜組み合わせて用いてもよい。
上記常温で液状のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８４０、８４０−Ｓ、８５０、８５０−Ｓ、ＥＸＡ−８５０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ８３０、８３０−Ｓ、ＥＸＡ−８３０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＦ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４０３２、ＨＰ−４０３２Ｄ（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−７０１５（ＤＩＣ社製）、ＥＸ−２５２（ナガセケムテックス社製）等の水添ビスフェノールＡ型エポキシ樹脂、ＥＸ−２０１（ナガセケムテックス社製）等のレゾルシノール型エポキシ樹脂等が挙げられる。
The epoxy resin may be an epoxy resin that is liquid at room temperature, or may be an epoxy resin that is solid at room temperature, or may be used in appropriate combination.
Among the epoxy resins that are liquid at room temperature, commercially available products include, for example, bisphenol A type epoxy resins such as EPICLON 840, 840-S, 850, 850-S, EXA-850CRP (manufactured by DIC), EPICLON 830, Bisphenol F type epoxy resin such as 830-S, EXA-830CRP (above, manufactured by DIC), naphthalene type epoxy resin such as EPICLON HP-4032, HP-4032D (above, manufactured by DIC), EPICLON EXA-7015 (DIC) And hydrogenated bisphenol A type epoxy resin such as EX-252 (manufactured by Nagase ChemteX), resorcinol type epoxy resin such as EX-201 (manufactured by Nagase ChemteX), and the like.
上記常温で固体のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８６０、１０５５０、１０５５（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−１５１４（ＤＩＣ社製）等のビスフェノールＳ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４７００、ＨＰ−４７１０、ＨＰ−４７７０（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−７２００シリーズ（ＤＩＣ社製）等のジシクロペンタジエン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−５０００、ＥＸＡ−９９００（以上、ＤＩＣ社製）等のクレゾールノボラック型エポキシ樹脂等が挙げられる。 Among the epoxy resins that are solid at room temperature, commercially available products include, for example, bisphenol A type epoxy resins such as EPICLON 860, 10550, and 1055 (manufactured by DIC), and bisphenol S such as EPICLON EXA-1514 (manufactured by DIC). Type epoxy resin, naphthalene type epoxy resin such as EPICLON HP-4700, HP-4710, HP-4770 (manufactured by DIC), dicyclopentadiene type epoxy resin such as EPICLON HP-7200 series (made by DIC), EPICLON Examples thereof include cresol novolak type epoxy resins such as HP-5000 and EXA-9900 (manufactured by DIC).
上記熱硬化剤は特に限定されず、従来公知の熱硬化剤を上記熱硬化性樹脂に合わせて適宜選択することができる。上記熱硬化性樹脂としてエポキシ樹脂を用いる場合、上記熱硬化剤として、例えば、酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの熱硬化剤は、単独で用いてもよく、２種以上を併用してもよい。なかでも、硬化速度、硬化物の物性等に優れることから、酸無水物系硬化剤が好ましい。 The said thermosetting agent is not specifically limited, A conventionally well-known thermosetting agent can be suitably selected according to the said thermosetting resin. When an epoxy resin is used as the thermosetting resin, the thermosetting agent may be, for example, an acid anhydride curing agent, a phenol curing agent, an amine curing agent, a latent curing agent such as dicyandiamide, or a cationic catalytic curing. Agents and the like. These thermosetting agents may be used independently and may use 2 or more types together. Of these, an acid anhydride curing agent is preferable because of excellent curing speed, physical properties of the cured product, and the like.
上記酸無水物系硬化剤のうち、市販品として、例えば、ＹＨ−３０６、ＹＨ−３０７（以上、三菱化学社製、常温（２５℃）で液状）、ＹＨ−３０９（三菱化学社製、常温（２５℃）で固体）等が挙げられる。 Among the acid anhydride curing agents, commercially available products include, for example, YH-306, YH-307 (above, manufactured by Mitsubishi Chemical Corporation, liquid at normal temperature (25 ° C.)), YH-309 (manufactured by Mitsubishi Chemical Corporation, normal temperature). (Solid at 25 ° C.)).
上記熱硬化剤の含有量は特に限定されず、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量を上記範囲内とすることが好ましい。上記熱硬化性樹脂としてエポキシ樹脂を用い、エポキシ基と等量反応する熱硬化剤を用いる場合、上記熱硬化剤の含有量は、接着剤組成物中に含まれるエポキシ基の総量に対する好ましい下限が６０当量、好ましい上限が１１０当量である。含有量が６０当量未満であると、接着剤組成物を充分に硬化させることができないことがある。含有量が１１０当量を超えても、特に接着剤組成物の硬化性には寄与せず、過剰な熱硬化剤が揮発することによってボイドの原因となることがある。含有量のより好ましい下限は７０当量、より好ましい上限は１００当量である。 Content of the said thermosetting agent is not specifically limited, The content which combined the liquid component and high molecular weight compound whose glass transition temperature (Tg) is 0 degrees C or less at normal temperature (25 degreeC) shall be in the said range. Is preferred. When using an epoxy resin as the thermosetting resin and using a thermosetting agent that reacts with an epoxy group in an equal amount, the content of the thermosetting agent has a preferable lower limit with respect to the total amount of epoxy groups contained in the adhesive composition. 60 equivalents and a preferred upper limit is 110 equivalents. If the content is less than 60 equivalents, the adhesive composition may not be sufficiently cured. Even if the content exceeds 110 equivalents, it does not particularly contribute to the curability of the adhesive composition, and may cause voids due to volatilization of an excessive thermosetting agent. The more preferable lower limit of the content is 70 equivalents, and the more preferable upper limit is 100 equivalents.
上記接着剤組成物は、硬化速度、硬化物の物性等を調整する目的で、更に、硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、３級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。
The adhesive composition may further contain a curing accelerator for the purpose of adjusting the curing speed, the physical properties of the cured product, and the like.
The said hardening accelerator is not specifically limited, For example, an imidazole series hardening accelerator, a tertiary amine type hardening accelerator, etc. are mentioned. Of these, an imidazole curing accelerator is preferred because it is easy to control the reaction system for adjusting the curing speed and the physical properties of the cured product.
上記イミダゾール系硬化促進剤は特に限定されず、例えば、フジキュア７０００（Ｔ＆Ｋ ＴＯＫＡ社製、常温（２５℃）で液状）、イミダゾールの１位をシアノエチル基で保護した１−シアノエチル−２−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤（商品名「２ＭＡ−ＯＫ」、四国化成工業社製、常温（２５℃）で固体）、２ＭＺ、２ＭＺ−Ｐ、２ＰＺ、２ＰＺ−ＰＷ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＳ、２ＰＺＣＮＳ−ＰＷ、２ＭＺ−Ａ、２ＭＺＡ−ＰＷ、Ｃ１１Ｚ−Ａ、２Ｅ４ＭＺ−Ａ、２ＭＡＯＫ−ＰＷ、２ＰＺ−ＯＫ、２ＭＺ−ＯＫ、２ＰＨＺ、２ＰＨＺ−ＰＷ、２Ｐ４ＭＨＺ、２Ｐ４ＭＨＺ−ＰＷ、２Ｅ４ＭＺ・ＢＩＳ、ＶＴ、ＶＴ−ＯＫ、ＭＡＶＴ、ＭＡＶＴ−ＯＫ（以上、四国化成工業社製）等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、２種以上を併用してもよい。 The imidazole curing accelerator is not particularly limited. For example, Fujicure 7000 (manufactured by T & K TOKA, liquid at room temperature (25 ° C.)), 1-cyanoethyl-2-phenylimidazole in which 1-position of imidazole is protected with a cyanoethyl group, Imidazole-based curing accelerator with basicity protected with isocyanuric acid (trade name “2MA-OK”, manufactured by Shikoku Kasei Kogyo Co., Ltd., solid at room temperature (25 ° C.)), 2MZ, 2MZ-P, 2PZ, 2PZ-PW, 2P4MZ , C11Z-CNS, 2PZ-CNS, 2PZCNS-PW, 2MZ-A, 2MZA-PW, C11Z-A, 2E4MZ-A, 2MAOK-PW, 2PZ-OK, 2MZ-OK, 2PHZ, 2PHZ-PW, 2P4MHZ, 2P4MHZ -PW, 2E4MZ ・ BIS, VT, VT-OK, MAVT, MAVT-OK Above, it includes the Shikoku Chemicals Co., Ltd.), and the like. These imidazole type hardening accelerators may be used independently and may use 2 or more types together.
上記硬化促進剤の含有量は特に限定されず、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量を上記範囲内とすることが好ましいが、熱硬化剤１００重量部に対する好ましい下限が５重量部、好ましい上限が５０重量部である。含有量が５重量部未満であると、接着剤組成物の熱硬化のために高温で長時間の加熱を必要とすることがある。含有量が５０重量部を超えると、接着剤組成物の貯蔵安定性が不充分となったり、過剰な硬化促進剤が揮発することによってボイドの原因となったりすることがある。含有量のより好ましい下限は１０重量部、より好ましい上限は３０重量部である。 Content of the said hardening accelerator is not specifically limited, Content which combined the liquid component and high molecular weight compound whose glass transition temperature (Tg) is 0 degrees C or less at normal temperature (25 degreeC) shall be in the said range. However, the preferable lower limit with respect to 100 parts by weight of the thermosetting agent is 5 parts by weight, and the preferable upper limit is 50 parts by weight. When the content is less than 5 parts by weight, heating at a high temperature for a long time may be required for the thermosetting of the adhesive composition. When the content exceeds 50 parts by weight, the storage stability of the adhesive composition may be insufficient, or voids may be caused by excessive volatilization of the curing accelerator. The more preferable lower limit of the content is 10 parts by weight, and the more preferable upper limit is 30 parts by weight.
上記高分子量化合物は、ガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物であっても、ガラス転移温度（Ｔｇ）が０℃を超える高分子量化合物であっても、これらの混合物であってもよい。上記高分子量化合物を用いることで、接着剤組成物に製膜性、可撓性等を付与するとともに、接着剤組成物の硬化物に強靭性を持たせ、高い接合信頼性を確保することができる。
上記高分子量化合物は特に限定されず、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の公知の高分子量化合物が挙げられる。なかでも、エポキシ基を有する高分子量化合物が好ましい。
The high molecular weight compound may be a high molecular weight compound having a glass transition temperature (Tg) of 0 ° C. or lower, or a high molecular weight compound having a glass transition temperature (Tg) exceeding 0 ° C., and a mixture thereof. Also good. By using the above high molecular weight compound, it is possible to provide the adhesive composition with film-forming properties, flexibility, etc., and toughen the cured product of the adhesive composition to ensure high bonding reliability. it can.
The high molecular weight compound is not particularly limited. For example, urea resin, melamine resin, phenol resin, resorcinol resin, epoxy resin, acrylic resin, polyester resin, polyamide resin, polybenzimidazole resin, diallyl phthalate resin, xylene resin, alkyl- Known high molecular weight compounds such as benzene resin, epoxy acrylate resin, silicon resin, and urethane resin can be used. Among these, a high molecular weight compound having an epoxy group is preferable.
上記エポキシ基を有する高分子量化合物を添加することで、接着剤組成物の硬化物は、優れた可撓性を発現する。即ち、上記接着剤組成物の硬化物は、上記熱硬化性樹脂としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子量化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接合信頼性及び高い導通信頼性を発現することとなる。 By adding the high molecular weight compound having the epoxy group, the cured product of the adhesive composition exhibits excellent flexibility. That is, the cured product of the adhesive composition is excellent in mechanical strength, heat resistance and moisture resistance derived from the epoxy resin as the thermosetting resin, and excellent in the high molecular weight compound having the epoxy group. Since it combines flexibility, it will be excellent in cold-heat cycle resistance, solder reflow resistance, dimensional stability, etc., and will exhibit high joint reliability and high conduction reliability.
上記エポキシ基を有する高分子量化合物は、末端及び／又は側鎖（ペンダント位）にエポキシ基を有する高分子量化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子化合物を得ることができ、硬化物の機械的強度及び耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子量化合物は、単独で用いてもよく、２種以上を併用してもよい。 The high molecular weight compound having an epoxy group is not particularly limited as long as it is a high molecular weight compound having an epoxy group at the terminal and / or side chain (pendant position). For example, an epoxy group-containing acrylic rubber, an epoxy group-containing butadiene rubber, Examples thereof include bisphenol type high molecular weight epoxy resin, epoxy group-containing phenoxy resin, epoxy group-containing acrylic resin, epoxy group-containing urethane resin, and epoxy group-containing polyester resin. Among them, an epoxy group-containing acrylic resin is preferable because a polymer compound containing a large amount of epoxy groups can be obtained and the cured product has better mechanical strength and heat resistance. These high molecular weight compounds having an epoxy group may be used alone or in combination of two or more.
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物の重量平均分子量の好ましい下限は１万、好ましい上限は１００万である。重量平均分子量が１万未満であると、接着剤組成物の製膜性が不充分となったり、接着剤組成物の硬化物の可撓性が充分に向上しなかったりすることがある。重量平均分子量が１００万を超えると、高分子量化合物は、溶媒への溶解性が低下して取扱い性が低下することがある。 When the high molecular weight compound having an epoxy group, particularly an epoxy group-containing acrylic resin is used as the high molecular weight compound, the preferred lower limit of the weight average molecular weight of the high molecular weight compound having the epoxy group is 10,000, and the preferred upper limit is 1,000,000. It is. When the weight average molecular weight is less than 10,000, the film forming property of the adhesive composition may be insufficient, or the flexibility of the cured product of the adhesive composition may not be sufficiently improved. When the weight average molecular weight exceeds 1,000,000, the high molecular weight compound may have a reduced solubility in a solvent and a handleability.
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物のエポキシ当量の好ましい下限が２００、好ましい上限が１０００である。エポキシ当量が２００未満であると、接着剤組成物の硬化物の可撓性が充分に向上しないことがある。エポキシ当量が１０００を超えると、接着剤組成物の硬化物の機械的強度又は耐熱性が不充分となることがある。 When the high molecular weight compound having an epoxy group, particularly an epoxy group-containing acrylic resin is used as the high molecular weight compound, the preferable lower limit of the epoxy equivalent of the high molecular weight compound having the epoxy group is 200, and the preferable upper limit is 1000. If the epoxy equivalent is less than 200, the flexibility of the cured product of the adhesive composition may not be sufficiently improved. When the epoxy equivalent exceeds 1000, the mechanical strength or heat resistance of the cured product of the adhesive composition may be insufficient.
上記接着剤組成物における上記高分子量化合物の含有量は特に限定されず、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量を上記範囲内とすることが好ましいが、上記接着剤組成物における好ましい下限は３重量％、好ましい上限は３０重量％である。含有量が３重量％未満であると、熱ひずみに対する充分な信頼性が得られないことがある。含有量が３０重量％を超えると、接着剤組成物の耐熱性が低下することがある。 Content of the said high molecular weight compound in the said adhesive composition is not specifically limited, Content which combined the liquid component and the high molecular weight compound whose glass transition temperature (Tg) is 0 degrees C or less at normal temperature (25 degreeC). Although it is preferable to be within the above range, the preferable lower limit in the adhesive composition is 3% by weight, and the preferable upper limit is 30% by weight. If the content is less than 3% by weight, sufficient reliability against thermal strain may not be obtained. When content exceeds 30 weight%, the heat resistance of an adhesive composition may fall.
上記接着剤組成物は、更に、無機フィラーを含有することが好ましい。なかでも、上記無機フィラーの含有量が６０重量％以下であることが好ましい。含有量が６０重量％を超えると、接着剤組成物の製膜性が不充分となったり、最低溶融粘度及び表面エネルギーを上記範囲内とすることが困難となったりすることがある。
上記接着剤組成物における上記無機フィラーの含有量の下限は特に限定されないが、接着剤組成物の硬化物の強度及び接合信頼性を確保する観点から、好ましい下限は１０重量％である。
It is preferable that the adhesive composition further contains an inorganic filler. Especially, it is preferable that content of the said inorganic filler is 60 weight% or less. When the content exceeds 60% by weight, the film forming property of the adhesive composition may be insufficient, and it may be difficult to make the minimum melt viscosity and surface energy within the above ranges.
Although the minimum of content of the said inorganic filler in the said adhesive composition is not specifically limited, From a viewpoint of ensuring the intensity | strength and joining reliability of the hardened | cured material of an adhesive composition, a preferable minimum is 10 weight%.
上記無機フィラーは特に限定されず、例えば、シリカ、アルミナ、窒化アルミニウム、窒化ホウ素、窒化珪素、炭化珪素、酸化マグネシウム、酸化亜鉛等が挙げられる。なかでも、流動性に優れることから球状シリカが好ましく、メチルシランカップリング剤、フェニルシランカップリング剤等で表面処理された球状シリカがより好ましい。表面処理された球状シリカを用いることで、接着剤組成物の製膜性を高めることができる。 The inorganic filler is not particularly limited, and examples thereof include silica, alumina, aluminum nitride, boron nitride, silicon nitride, silicon carbide, magnesium oxide, and zinc oxide. Of these, spherical silica is preferable because of excellent fluidity, and spherical silica surface-treated with a methylsilane coupling agent, a phenylsilane coupling agent, or the like is more preferable. By using the surface-treated spherical silica, the film forming property of the adhesive composition can be improved.
上記無機フィラーの平均粒子径は特に限定されないが、接着剤組成物の透明性、流動性、接合信頼性等の観点から、０．０１〜１μｍ程度が好ましい。 Although the average particle diameter of the said inorganic filler is not specifically limited, About 0.01-1 micrometer is preferable from viewpoints, such as transparency of an adhesive composition, fluidity | liquidity, joining reliability.
上記接着剤組成物は、必要に応じて、更に、希釈剤、チキソトロピー付与剤、溶媒、無機イオン交換体、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤、密着性付与剤、ゴム粒子等の応力緩和剤等のその他の添加剤を含有してもよい。 The adhesive composition may further include a diluent, a thixotropy imparting agent, a solvent, an inorganic ion exchanger, a bleed inhibitor, an imidazole silane coupling agent, and other adhesive imparting agents, an adhesion imparting agent, and a rubber as necessary. You may contain other additives, such as stress relaxation agents, such as particle | grains.
本発明の半導体パッケージを製造する方法は特に限定されないが、上述したような接着剤組成物からなる接着剤又は接着フィルムにより、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成した後、ウエハを接着剤層ごとダイシングして個々の半導体チップとし、この接着剤層付き半導体チップを、バンプを介して基板に接続する方法が好ましい。 The method for producing the semiconductor package of the present invention is not particularly limited, but the adhesive layer is formed on the surface on which the bumps on the wafer having a plurality of bumps are formed by the adhesive or the adhesive film made of the adhesive composition as described above. After forming, the wafer is diced together with the adhesive layer into individual semiconductor chips, and the semiconductor chip with the adhesive layer is preferably connected to the substrate via bumps.
複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成する方法は特に限定されず、例えば、常圧下でのラミネート、真空ラミネート等により、複数のバンプを有するウエハ上のバンプが形成された面に接着フィルムを貼り合せる方法等が挙げられる。常圧下でのラミネートでは空気が巻き込まれる場合があるが、貼り合わせの後、加圧キュアオーブン（例えば、ＰＣＯ−０８３ＴＡ（ＮＴＴアトバンステクノロジ社製））等を用いて接着剤層を加圧雰囲気下で加熱して、ボイドを除去してもよい。 The method for forming the adhesive layer on the surface of the wafer having a plurality of bumps on which the bump is formed is not particularly limited. For example, the bump on the wafer having a plurality of bumps by lamination under normal pressure, vacuum lamination, or the like. And a method of adhering an adhesive film to the surface on which is formed. Although air may be involved in lamination under normal pressure, after bonding, the adhesive layer is pressurized in a pressurized atmosphere using a pressure curing oven (for example, PCO-083TA (manufactured by NTT Atvans Technology)). The voids may be removed by heating under.
ウエハを接着剤層ごとダイシングして個々の半導体チップとする方法は特に限定されず、例えば、ウエハをダイシングテープにマウントした後、従来公知のブレードダイシング、レーザーダイシング等の方法を用いて個片化する方法等が挙げられる。 The method of dicing the wafer together with the adhesive layer into individual semiconductor chips is not particularly limited. For example, after mounting the wafer on a dicing tape, the wafer is singulated using a conventionally known method such as blade dicing or laser dicing. And the like.
なお、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成する前、又は、ウエハを接着剤層ごとダイシングして個々の半導体チップとする前に、ウエハの裏面を所定の厚さにまで研削してもよい。研削は、例えば、従来公知の研磨装置、研削装置等を用いて行うことができる。 Before forming the adhesive layer on the surface of the wafer having a plurality of bumps on which the bump is formed, or before dicing the wafer together with the adhesive layer into individual semiconductor chips, the back surface of the wafer is predetermined. You may grind to the thickness of. The grinding can be performed using, for example, a conventionally known polishing apparatus, grinding apparatus, or the like.
得られた接着剤層付き半導体チップを、例えば、従来公知のボンディング装置を用いて熱圧着することにより、バンプを介して基板に接続することができる。
熱圧着する際の温度の好ましい下限は２４０℃、好ましい上限は３００℃である。温度が２４０℃未満であると、半導体チップと基板との間の電極接合が形成されないことがある。温度が３００℃を超えると、接着剤層から揮発成分が発生してボイドを増加させることがある。熱圧着する際の時間（保持時間）は、好ましい下限が１秒、好ましい上限が３秒である。また、熱圧着する際には、接着剤層付き半導体チップに対して圧力をかけることが好ましい。圧力は、半導体チップと基板との間の電極接合が形成される圧力であれば特に限定されないが、０．３〜３ＭＰａが好ましい。
The obtained semiconductor chip with an adhesive layer can be connected to the substrate through bumps by, for example, thermocompression bonding using a conventionally known bonding apparatus.
The preferable lower limit of the temperature for thermocompression bonding is 240 ° C., and the preferable upper limit is 300 ° C. If the temperature is lower than 240 ° C., electrode bonding between the semiconductor chip and the substrate may not be formed. When temperature exceeds 300 degreeC, a volatile component may generate | occur | produce from an adhesive bond layer and a void may be increased. As for the time (holding time) for thermocompression bonding, a preferable lower limit is 1 second and a preferable upper limit is 3 seconds. Moreover, when thermocompression bonding, it is preferable to apply pressure to the semiconductor chip with an adhesive layer. Although a pressure will not be specifically limited if it is the pressure in which the electrode junction between a semiconductor chip and a board | substrate is formed, 0.3-3 Mpa is preferable.
本発明によれば、信頼性が高く、生産性に優れた半導体パッケージを提供することができる。 According to the present invention, a semiconductor package with high reliability and excellent productivity can be provided.
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。 Examples of the present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.
（実施例１）
（１）接着フィルムの製造
表１に記載の配合組成に従って、各材料を溶媒としてのメチルエチルケトン（ＭＥＫ）に添加し、ホモディスパーを用いて攪拌混合することにより接着剤溶液を製造した。得られた接着剤溶液を、アプリケーターを用いて離型ＰＥＴフィルム上に乾燥後の厚みが３０μｍとなるように塗工し、乾燥することにより、接着フィルムを製造した。使用時まで、得られた接着剤層の表面を離型ＰＥＴフィルム（保護フィルム）で保護した。得られた接着剤層の最低溶融粘度を、レオメーターを用いて測定した。また、接触角計を用いて、得られた接着剤層の表面（固体表面）に対する水及びジヨードメンタンの接触角を測定し、得られた接触角から、幾何学平均法を使って上記式（３）〜（５）により表面エネルギーを算出した。測定結果を表１に示した。
Example 1
(1) Manufacture of adhesive film According to the composition described in Table 1, each material was added to methyl ethyl ketone (MEK) as a solvent, and an adhesive solution was manufactured by stirring and mixing using a homodisper. The obtained adhesive solution was applied on a release PET film using an applicator so that the thickness after drying was 30 μm, and dried to produce an adhesive film. Until use, the surface of the obtained adhesive layer was protected with a release PET film (protective film). The minimum melt viscosity of the obtained adhesive layer was measured using a rheometer. Also, using a contact angle meter, measure the contact angle of water and diiodomenthane to the surface of the resulting adhesive layer (solid surface), and use the geometric mean method to calculate the above formula from the obtained contact angle. The surface energy was calculated from (3) to (5). The measurement results are shown in Table 1.
（２）半導体パッケージの製造
先端部が半田からなるバンプが５０μｍピッチでペリフェラル状に形成されたウエハ（ＷＡＬＴＳ−ＴＥＧ ＭＢ５０−０１０１ＪＹ、半田溶融点２３５℃、ウォルツ社製）を用意した。接着フィルムの片面の保護フィルムを剥がし、真空ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、ステージ温度８０℃、真空度８０Ｐａでウエハのバンプが形成された面に接着フィルムを貼り合わせた。
離型ＰＥＴフィルムを剥がし、露出した接着剤面に、通常の研削用保護テープ（エレップホルダーＢＴ３１００Ｐ、日東電工社製）をラミネートした。次いで、研削装置（ＤＦＧ８５６０、ディスコ社製）を用いて、厚みが１００μｍとなるまでウエハの裏面を研削した。ウエハの研削した面にダイシングテープを貼り付け、研削用保護テープを剥離した。その後、ダイシング装置（ＤＦＤ６５１、ディスコ社製）を用いて、送り速度２０ｍｍ／秒でウエハをダイシングして、厚みが３０μｍの接着剤層が付着した接着剤層付き半導体チップ（７．６ｍｍ×７．６ｍｍ）を得た。
Ｎｉ／Ａｕ電極を有する基板（ＷＡＬＴＳ−ＫＩＴ ＭＢ５０−０１０１ＪＹ、ウォルツ社製）を用意した。フリップチップボンダ（ＦＣ−３０００、東レエンジニアリング社製）を用いて、ボンディングステージ温度１２０℃の条件下で、１６０℃接触で２８０℃まで昇温し、０．８ＭＰａで２秒間荷重をかけ、得られた接着剤層付き半導体チップを基板上に熱圧着した。常圧１７０℃オーブンで３０分間保持することにより、接着剤層を完全に硬化させて、半導体パッケージを得た。
(2) Manufacture of semiconductor package A wafer (WALTS-TEG MB50-0101JY, solder melting point 235 ° C., manufactured by Waltz Co., Ltd.) in which bumps made of solder were formed in a peripheral shape at a pitch of 50 μm was prepared. The protective film on one side of the adhesive film was peeled off, and the adhesive film was bonded to the surface on which the bumps of the wafer were formed at a stage temperature of 80 ° C. and a vacuum degree of 80 Pa using a vacuum laminator (ATM-812M, manufactured by Takatori).
The release PET film was peeled off, and an ordinary protective tape for grinding (Elep holder BT3100P, manufactured by Nitto Denko Corporation) was laminated on the exposed adhesive surface. Next, the back surface of the wafer was ground using a grinding apparatus (DFG8560, manufactured by Disco Corporation) until the thickness reached 100 μm. A dicing tape was applied to the ground surface of the wafer, and the protective tape for grinding was peeled off. Thereafter, the wafer was diced using a dicing apparatus (DFD651, manufactured by Disco Corporation) at a feed rate of 20 mm / sec, and a semiconductor chip with an adhesive layer (7.6 mm × 7. 6 mm).
A substrate having a Ni / Au electrode (WALTS-KIT MB50-0101JY, manufactured by Waltz) was prepared. Using a flip chip bonder (FC-3000, manufactured by Toray Engineering Co., Ltd.), the temperature was raised to 280 ° C. at 160 ° C. under a bonding stage temperature of 120 ° C., and a load was applied at 0.8 MPa for 2 seconds. The semiconductor chip with the adhesive layer was thermocompression bonded onto the substrate. The adhesive layer was completely cured by holding it in an atmospheric pressure 170 ° C. oven for 30 minutes to obtain a semiconductor package.
（３）フィレットの観察
半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、半導体チップの側壁を覆うが上面は覆わないフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。また、フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していなかった。
なお、図３は、実施例１で得られた半導体パッケージの断面を光学顕微鏡で観察した写真である。
(3) Observation of fillet When the semiconductor package was subjected to cross-sectional polishing, and the fillet of the semiconductor package was observed with an optical microscope, a fillet that covered the side wall of the semiconductor chip but did not cover the upper surface was formed. Further, by observing with an optical microscope having a length measuring function, the maximum width a of the fillet from the side wall of the semiconductor chip, the maximum height b of the fillet from the surface of the substrate, and from the surface of the substrate to the upper surface of the semiconductor chip The distance T was measured. The measurement results are shown in Table 1. In addition, the fillet includes a curved surface that is convex upward or obliquely upward, and is not in contact with the substrate at a position a 1 that indicates the maximum width a of the fillet.
In addition, FIG. 3 is the photograph which observed the cross section of the semiconductor package obtained in Example 1 with the optical microscope.
（実施例２、３）
表１に記載のように配合組成を変更したこと以外は実施例１と同様にして、半導体パッケージを得た。
実施例１と同様に半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、半導体チップの側壁を覆うが上面は覆わないフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。
(Examples 2 and 3)
A semiconductor package was obtained in the same manner as in Example 1 except that the composition was changed as shown in Table 1.
Similar to Example 1, the semiconductor package was subjected to cross-sectional polishing, and the fillet of the semiconductor package was observed with an optical microscope. As a result, a fillet that covered the side wall of the semiconductor chip but did not cover the upper surface was formed. Further, by observing with an optical microscope having a length measuring function, the maximum width a of the fillet from the side wall of the semiconductor chip, the maximum height b of the fillet from the surface of the substrate, and from the surface of the substrate to the upper surface of the semiconductor chip The distance T was measured. The measurement results are shown in Table 1.
（比較例１、２）
表１に記載のように配合組成を変更したこと以外は実施例１と同様にして、半導体パッケージを得た。
実施例１と同様に半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、基板に向かって傾斜面を形成する構造を有するフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。
(Comparative Examples 1 and 2)
A semiconductor package was obtained in the same manner as in Example 1 except that the composition was changed as shown in Table 1.
As in Example 1, the semiconductor package was subjected to cross-sectional polishing, and the fillet of the semiconductor package was observed with an optical microscope. As a result, a fillet having a structure that formed an inclined surface toward the substrate was formed. Further, by observing with an optical microscope having a length measuring function, the maximum width a of the fillet from the side wall of the semiconductor chip, the maximum height b of the fillet from the surface of the substrate, and from the surface of the substrate to the upper surface of the semiconductor chip The distance T was measured. The measurement results are shown in Table 1.
＜評価＞
実施例及び比較例で得られた半導体パッケージについて、以下の評価を行った。結果を表１に示した。
<Evaluation>
The following evaluation was performed about the semiconductor package obtained by the Example and the comparative example. The results are shown in Table 1.
（１）生産性（歩留り）評価
半導体パッケージのフィレットの状態を上方から、光学顕微鏡にて観察した。半導体チップの側壁から１ｍｍ以上フィレットがはみ出ている（即ち、フィレットの最大幅ａが１ｍｍ以上である）ことが確認された場合を不良とし、確認されなかった場合を良品とした。５個の半導体パッケージを作製し、その良品率を求めた。
なお、本実施例及び比較例では基板は個片であったが、マトリクス状の基板の場合、半導体チップの側壁から１ｍｍ以上フィレットがはみ出ていると、隣接するフィレット又は半導体チップとの接触が生じることがある。
(1) Evaluation of productivity (yield) The state of the fillet of the semiconductor package was observed from above with an optical microscope. A case where it was confirmed that a fillet protruded from the side wall of the semiconductor chip by 1 mm or more (that is, the maximum width a of the fillet was 1 mm or more) was regarded as defective. Five semiconductor packages were produced and the yield rate was determined.
In this embodiment and the comparative example, the substrate is a single piece. However, in the case of a matrix-shaped substrate, if the fillet protrudes from the side wall of the semiconductor chip by 1 mm or more, contact with the adjacent fillet or the semiconductor chip occurs. Sometimes.
（２）信頼性評価（ＴＣＴ試験）
半導体パッケージについて−５５℃〜１２５℃（３０分／サイクル）の冷熱サイクル試験を行い、１００サイクルごとに導通抵抗値を測定した。導通抵抗値が、冷熱サイクル試験前の初期導通抵抗値に比べ５％以上変化した時点をＮＧ判定とし、５％未満の導通抵抗値が保たれていたサイクル数を評価した。サイクル数が１０００サイクル以上であった場合を○、３００サイクル以上１０００サイクル未満であった場合を△、３００サイクル未満であった場合を×とした。
(2) Reliability evaluation (TCT test)
The semiconductor package was subjected to a thermal cycle test of −55 ° C. to 125 ° C. (30 minutes / cycle), and the conduction resistance value was measured every 100 cycles. The time when the conduction resistance value changed by 5% or more compared to the initial conduction resistance value before the thermal cycle test was determined as NG, and the number of cycles in which the conduction resistance value of less than 5% was maintained was evaluated. The case where the number of cycles was 1000 cycles or more was evaluated as “◯”, the case where it was 300 cycles or more and less than 1000 cycles as “Δ”, and the case where it was less than 300 cycles as “×”.
本発明によれば、信頼性が高く、生産性に優れた半導体パッケージを提供することができる。 According to the present invention, a semiconductor package with high reliability and excellent productivity can be provided.
１ 半導体チップ
２ フィレット
３ 基板
４ 電極接合
１’ 半導体チップ
２’ フィレット
３’ 基板
４’ 電極接合
1 Semiconductor chip 2 Fillet 3 Substrate 4 Electrode bonding 1 'Semiconductor chip 2' Fillet 3 'Substrate 4' Electrode bonding
Claims (2)
前記半導体チップの側壁を覆うが上面は覆わないフィレットが形成されており、
前記フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ １ において基板と接触しておらず、
前記半導体チップの側壁からの前記フィレットの最大幅をａ、前記基板の表面からの前記フィレットの最大高さをｂとし、前記基板の表面から前記半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす
ことを特徴とする半導体パッケージ。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２） A semiconductor package in which a semiconductor chip is mounted on a substrate via an adhesive layer,
A fillet that covers the side wall of the semiconductor chip but does not cover the upper surface is formed,
The fillet includes a curved surface convex upward or obliquely upward, and is not in contact with the substrate at a position a 1 indicating the maximum width a of the fillet ;
When the maximum width of the fillet from the side wall of the semiconductor chip is a, the maximum height of the fillet from the surface of the substrate is b, and the distance from the surface of the substrate to the upper surface of the semiconductor chip is T, A semiconductor package characterized by satisfying the following formulas (1) and (2):
T <b (1)
0.5b <a <1.5b (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013178336A JP5646021B2 (en) | 2012-12-18 | 2013-08-29 | Semiconductor package |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275617 | 2012-12-18 | ||
| JP2012275617 | 2012-12-18 | ||
| JP2013178336A JP5646021B2 (en) | 2012-12-18 | 2013-08-29 | Semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014140006A JP2014140006A (en) | 2014-07-31 |
| JP5646021B2 true JP5646021B2 (en) | 2014-12-24 |
Family
ID=51416578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013178336A Expired - Fee Related JP5646021B2 (en) | 2012-12-18 | 2013-08-29 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5646021B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11201704434RA (en) | 2014-12-08 | 2017-07-28 | Toray Industries | Adhesive composition, semiconductor device containing cured product thereof, and method for manufacturing semiconductor device using same |
| CN107922798B (en) * | 2015-09-01 | 2022-01-04 | 琳得科株式会社 | Adhesive sheet |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152834B2 (en) * | 1993-06-24 | 2001-04-03 | 株式会社東芝 | Electronic circuit device |
| US5936846A (en) * | 1997-01-16 | 1999-08-10 | Ford Global Technologies | Optimized solder joints and lifter pads for improving the solder joint life of surface mount chips |
| JP3432749B2 (en) * | 1998-07-23 | 2003-08-04 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| JP2003031725A (en) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Ind Co Ltd | Production method for semiconductor device |
| JP2005129571A (en) * | 2003-10-21 | 2005-05-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
| JP2006147930A (en) * | 2004-11-22 | 2006-06-08 | Seiko Epson Corp | Semiconductor apparatus |
| US20080036097A1 (en) * | 2006-08-10 | 2008-02-14 | Teppei Ito | Semiconductor package, method of production thereof and encapsulation resin |
| JP2009004490A (en) * | 2007-06-20 | 2009-01-08 | Fdk Corp | Method for mounting electronic component by using lead-free solder |
-
2013
- 2013-08-29 JP JP2013178336A patent/JP5646021B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014140006A (en) | 2014-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552237B (en) | A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device | |
| US9748195B2 (en) | Adhesive for mounting flip chip for use in a method for producing a semiconductor device | |
| JP5860231B2 (en) | Adhesive for electronic parts | |
| JP5799180B1 (en) | Adhesive film for semiconductor bonding | |
| JP5788107B2 (en) | Adhesive for semiconductor | |
| JP6438340B2 (en) | Adhesive film for semiconductor bonding and method for manufacturing semiconductor device | |
| TWI614863B (en) | Adhesive film, fabricating method of semicondoctor device and semicondoctor device | |
| CN104212374A (en) | Thermosetting chip bonding film, chip bonding film with cutting disc, and manufacturing method of semiconductor device | |
| JP6460899B2 (en) | Adhesive for semiconductor bonding | |
| JP5646021B2 (en) | Semiconductor package | |
| JP2011192818A (en) | Adhesive film for semiconductor chip bonding | |
| JP5698940B2 (en) | Adhesive for electronic parts and method for manufacturing semiconductor device | |
| JP5914226B2 (en) | Manufacturing method of semiconductor device and adhesive for flip chip mounting | |
| JP5989397B2 (en) | Semiconductor device manufacturing method and semiconductor bonding adhesive | |
| JP2014107355A (en) | Method for manufacturing semiconductor device | |
| JP5592820B2 (en) | Semiconductor chip mounting method, laminated sheet, and semiconductor chip mounting body | |
| JP2014068004A (en) | Semiconductor device manufacturing method | |
| JP2014116503A (en) | Semiconductor device manufacturing method | |
| JP6109611B2 (en) | Thermosetting resin composition and method for manufacturing semiconductor device | |
| JP2014103313A (en) | Film-like adhesive for semiconductor junction, and manufacturing method of semiconductor device | |
| JP2016096305A (en) | Adhesive agent for bonding semiconductor and adhesive film for bonding semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140423 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140423 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141104 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5646021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |