JP5644797B2 - Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate - Google Patents

Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate Download PDF

Info

Publication number
JP5644797B2
JP5644797B2 JP2012062530A JP2012062530A JP5644797B2 JP 5644797 B2 JP5644797 B2 JP 5644797B2 JP 2012062530 A JP2012062530 A JP 2012062530A JP 2012062530 A JP2012062530 A JP 2012062530A JP 5644797 B2 JP5644797 B2 JP 5644797B2
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor single
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012062530A
Other languages
Japanese (ja)
Other versions
JP2013193922A (en
Inventor
尚平 久米川
尚平 久米川
実希 守山
実希 守山
永井 誠二
誠二 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2012062530A priority Critical patent/JP5644797B2/en
Priority to CN201310048487.6A priority patent/CN103243389B/en
Priority to US13/762,318 priority patent/US9567693B2/en
Publication of JP2013193922A publication Critical patent/JP2013193922A/en
Application granted granted Critical
Publication of JP5644797B2 publication Critical patent/JP5644797B2/en
Priority to US15/365,316 priority patent/US20170081780A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、III 族窒化物半導体単結晶の製造方法およびGaN基板の製造方法に関する。さらに詳細には、フラックス法を使用したIII 族窒化物半導体単結晶の製造方法およびGaN基板の製造方法に関するものである。   The present invention relates to a method for producing a group III nitride semiconductor single crystal and a method for producing a GaN substrate. More specifically, the present invention relates to a method for manufacturing a group III nitride semiconductor single crystal using a flux method and a method for manufacturing a GaN substrate.

半導体結晶を作成する方法として、有機金属気相成長法(MOCVD)やハイドライド気相エピタキシー法(HVPE)などの気相成長法や、分子線エピタキシー法(MBE)、そして、液相エピタキシー法などがある。液相エピタキシー法には、Naフラックスを使用するフラックス法がある。   Semiconductor crystal fabrication methods include vapor phase growth methods such as metal organic chemical vapor deposition (MOCVD) and hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), and liquid phase epitaxy. is there. The liquid phase epitaxy method includes a flux method using Na flux.

フラックス法では、GaN単結晶が成長する前に、フラックスの温度上昇中に種結晶となる下地層(GaNやAlN)の一部もしくは全部が消失する場合がある。この現象をメルトバックという。例えば、特許文献1には、フラックスの温度を、成長させる単結晶の成長温度よりも低い温度に保持することで、単結晶をやや成長させる技術が開示されている(特許文献1の段落[0010])。これにより、下地層の消失を抑制することとしている。   In the flux method, before the GaN single crystal grows, part or all of the underlying layer (GaN or AlN) that becomes a seed crystal may disappear during the temperature rise of the flux. This phenomenon is called meltback. For example, Patent Document 1 discloses a technique for slightly growing a single crystal by maintaining the flux temperature at a temperature lower than the growth temperature of the single crystal to be grown (paragraph [0010] of Patent Document 1). ]). As a result, disappearance of the underlying layer is suppressed.

特開2006−131454号公報JP 2006-131454 A

ところで、フラックス法により、下地層の上にGaN単結晶を成長させる場合には、GaN単結晶の結晶性は、下地層の結晶性を引き継いだものとなる。つまり、成長させる単結晶の転位密度は、下地層の転位密度も引き継ぐこととなる。特許文献1の場合にも同様の問題が生じる。この場合の転位密度はおよそ1×106 /cm2 程度である。 By the way, when a GaN single crystal is grown on the underlayer by the flux method, the crystallinity of the GaN single crystal is the same as the crystallinity of the underlayer. That is, the dislocation density of the single crystal to be grown also inherits the dislocation density of the underlayer. A similar problem occurs in the case of Patent Document 1. In this case, the dislocation density is about 1 × 10 6 / cm 2 .

このようなGaN単結晶の転位密度は小さいほどよい。例えば、転位密度が1×105 /cm2 以下であるとよい。このように、転位密度の値がより小さいGaN単結晶を得るためには、GaN単結晶の育成中に転位密度を大幅に低減させる必要がある。 The smaller the dislocation density of such a GaN single crystal, the better. For example, the dislocation density is preferably 1 × 10 5 / cm 2 or less. Thus, in order to obtain a GaN single crystal having a smaller dislocation density value, it is necessary to significantly reduce the dislocation density during the growth of the GaN single crystal.

一方、フラックス法を用いてGaN単結晶を成長させる場合には、下地層はメルトバックを受ける。メルトバックを受けた下地層は、平坦ではなく、凹凸が形成されることが多い。そして、この後の半導体単結晶の成長により、転位の一部は曲げられ、凹凸形状から延びる転位は減少する。このメルトバックにより、転位の一部は減少するものの、それでは十分ではない。このメルトバックは不均一に起こるため、ウエハ全体を低転位にすることは困難である。   On the other hand, when the GaN single crystal is grown using the flux method, the underlayer is subjected to meltback. The underlayer that has undergone meltback is often not flat and has irregularities. Then, due to the subsequent growth of the semiconductor single crystal, a part of the dislocation is bent and the dislocation extending from the uneven shape is reduced. Although this meltback reduces some of the dislocations, it is not sufficient. Since this meltback occurs non-uniformly, it is difficult to make the entire wafer low dislocation.

また、成長基板から、半導体単結晶を容易に取り外すこととできるとなおよい。例えば、半導体単結晶として転位密度の低いGaN単結晶を形成し、そのGaN単結晶をGaN基板として用いる場合に好適だからである。したがって、成長基板から剥離しやすい半導体単結晶を形成することが好ましい。   It is further preferable that the semiconductor single crystal can be easily removed from the growth substrate. For example, it is suitable when a GaN single crystal having a low dislocation density is formed as a semiconductor single crystal and the GaN single crystal is used as a GaN substrate. Therefore, it is preferable to form a semiconductor single crystal that easily peels from the growth substrate.

本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、成長基板の剥離が容易であるとともに結晶性に優れたIII 族窒化物半導体単結晶を製造することのできるIII 族窒化物半導体単結晶の製造方法およびGaN基板の製造方法を提供することである。   The present invention has been made to solve the above-described problems of the prior art. That is, the problem is that the growth substrate can be easily peeled and a Group III nitride semiconductor single crystal having excellent crystallinity can be produced, and a method for producing a Group III nitride semiconductor single crystal and a GaN substrate. Is to provide a method.

第1の態様におけるIII 族窒化物半導体単結晶の製造方法は、フラックスを使用してIII 族窒化物半導体単結晶を成長させるIII 族窒化物半導体単結晶の製造方法である。そして、下地層の上にAlを含有するAlX InY Ga(1-X-Y) N(0<X,0≦Y,X+Y≦1)から成るマスク層を形成するマスク層形成工程と、マスク層の厚みの全部および下地層の厚みの一部を除去することにより下地層の露出している凹部を複数箇所に形成する凹部形成工程と、III 族窒化物半導体単結晶が凹部の表面を覆わないようにIII 族窒化物半導体単結晶を成長させる半導体単結晶形成工程と、III 族窒化物半導体単結晶を下地層から剥離させる半導体単結晶分離工程と、を有する。そして、半導体単結晶形成工程では、フラックスにより凹部に露出している下地層をメルトバックさせて凹部を広げて斜面を露出させ、その凹部にフラックスの成分で満たされた非結晶部を形成するとともに、マスク層の表面からIII 族窒化物半導体単結晶を成長させてマスク層の表面および非結晶部の上にIII 族窒化物半導体単結晶を形成する。 The method for producing a group III nitride semiconductor single crystal according to the first aspect is a method for producing a group III nitride semiconductor single crystal in which a group III nitride semiconductor single crystal is grown using a flux. Then, a mask layer forming step of forming a mask layer made of Al x In Y Ga (1-XY) N (0 <X, 0 ≦ Y, X + Y ≦ 1) containing Al on the underlayer, and the mask layer Forming a recessed portion where the underlying layer is exposed at a plurality of locations by removing all of the thickness of the substrate and a part of the thickness of the underlying layer, and the group III nitride semiconductor single crystal does not cover the surface of the recessed portion As described above, the semiconductor single crystal forming step for growing the group III nitride semiconductor single crystal and the semiconductor single crystal separation step for peeling the group III nitride semiconductor single crystal from the underlayer are included. Then, in the semiconductor single crystal forming step, the ground layer exposed in the recess is melt-backed by the flux to widen the recess to expose the slope, and the amorphous portion filled with the flux component is formed in the recess. Then, a group III nitride semiconductor single crystal is grown from the surface of the mask layer to form a group III nitride semiconductor single crystal on the surface of the mask layer and on the amorphous portion.

このIII 族窒化物半導体単結晶の製造方法では、坩堝内の温度を上昇させるに伴って、形成した凹部から下地層がフラックス中に溶解する。これにより、凹部は、広がる。そして、マスク層の表面の種結晶を基点として、III 族窒化物半導体単結晶が形成される。一方、凹部であった箇所には、空洞ができる。ここでいう空洞とは、半導体の結晶が成長しない箇所(非結晶部)という意味であり、必ずしも内部に空気等の気体が入っていることを意味するわけではない。実際には、その空洞の内部にはフラックスが入っている。この非結晶部があるため、形成する半導体単結晶には、下地層からの転位が受け継がれない。そして、非結晶部と半導体単結晶との間の剥離強度が弱い。そのため、成長基板から半導体単結晶を分離することが容易である。   In this method for producing a group III nitride semiconductor single crystal, as the temperature in the crucible is raised, the underlying layer dissolves in the flux from the formed recess. Thereby, a recessed part spreads. Then, a group III nitride semiconductor single crystal is formed starting from the seed crystal on the surface of the mask layer. On the other hand, a cavity is formed at a location that was a recess. The term “cavity” as used herein means a portion where a semiconductor crystal does not grow (non-crystalline portion), and does not necessarily mean that a gas such as air is contained inside. Actually, flux is contained inside the cavity. Because of this non-crystalline portion, dislocation from the base layer is not inherited in the semiconductor single crystal to be formed. And the peeling strength between an amorphous part and a semiconductor single crystal is weak. Therefore, it is easy to separate the semiconductor single crystal from the growth substrate.

第2の態様におけるIII 族窒化物半導体単結晶の製造方法では、半導体単結晶形成工程では、メルトバックにより、下地層の(1,0,−1,1)面を露出させた後に、III 族窒化物半導体単結晶を成長させる。   In the method for producing a Group III nitride semiconductor single crystal according to the second aspect, in the semiconductor single crystal forming step, the (1,0, -1,1) plane of the underlayer is exposed by meltback, and then the Group III A nitride semiconductor single crystal is grown.

第3の態様におけるIII 族窒化物半導体単結晶の製造方法において、マスク層形成工程では、マスク層としてAlGaN層を形成する。AlGaN層は、フラックスにほとんど溶解しないばかりでなく、高品質な単結晶を成長させることができるからである。 In the Group III nitride semiconductor single crystal manufacturing method according to the third aspect, an AlGaN layer is formed as a mask layer in the mask layer forming step. This is because the AlGaN layer is not only hardly dissolved in the flux, but also a high-quality single crystal can be grown.

第4の態様におけるIII 族窒化物半導体単結晶の製造方法において、マスク層形成工程では、マスク層におけるAl組成比Xを0.02以上1.00以下の範囲内とする。この範囲内ときに、マスク層がフラックスに溶解しにくい。 In the method for producing a group III nitride semiconductor single crystal according to the fourth aspect, in the mask layer forming step, the Al composition ratio X in the mask layer is set in the range of 0.02 to 1.00. Within this range, the mask layer is difficult to dissolve in the flux.

第5の態様におけるIII 族窒化物半導体単結晶の製造方法において、マスク層形成工程では、マスク層におけるAl組成比Xを0.03以上0.50以下の範囲内とする。この範囲内ときに、その上に成長させる単結晶を高品質に形成することができる。 In the method for producing a group III nitride semiconductor single crystal according to the fifth aspect, in the mask layer forming step, the Al composition ratio X in the mask layer is set in the range of 0.03 to 0.50. When it is within this range, a single crystal grown thereon can be formed with high quality.

第6の態様におけるIII 族窒化物半導体単結晶の製造方法において、半導体単結晶形成工程では、メルトバックにより、下地層のc面を露出させない。このようにしても、半導体単結晶が凹部を覆わないようにすることができるからである。 In the method for producing a group III nitride semiconductor single crystal according to the sixth aspect , the c-plane of the underlayer is not exposed by meltback in the semiconductor single crystal formation step. This is also because the semiconductor single crystal can be prevented from covering the recess.

第7の態様におけるIII 族窒化物半導体単結晶の製造方法では、マスク層の厚みを、2nm以上2μm以下の範囲内とする。この範囲内ときに、マスク層がフラックスにさらに溶解しにくく、単結晶を高品質に成長させることができる。 In the method for producing a group III nitride semiconductor single crystal according to the seventh aspect , the thickness of the mask layer is set in the range of 2 nm to 2 μm. Within this range, the mask layer is more difficult to dissolve in the flux, and the single crystal can be grown with high quality.

第8の態様におけるIII 族窒化物半導体単結晶の製造方法では、フラックスとして、炭素(C)の濃度が0.01mol/l以上2mol/l以下の範囲内のものを用いる。この範囲内ときに、フラックス中の炭素の溶解度が増加するため、下地層の溶解を促進する。 In the method for producing a group III nitride semiconductor single crystal according to the eighth aspect , a flux having a carbon (C) concentration in the range of 0.01 mol / l or more and 2 mol / l or less is used. Within this range, the solubility of the carbon in the flux increases, so the dissolution of the underlayer is promoted.

第9の態様におけるIII 族窒化物半導体単結晶の製造方法において、凹部形成工程では、開口幅が1μm以上500μm以下の範囲内の凹部を形成する。このときに、適度な大きさの凹凸形状が下地層に形成されるからである。 In the method for manufacturing a group III nitride semiconductor single crystal according to the ninth aspect, in the recess forming step, a recess having an opening width in the range of 1 μm to 500 μm is formed. This is because a concavo-convex shape having an appropriate size is formed on the underlayer at this time.

第10の態様におけるIII 族窒化物半導体単結晶の製造方法では、複数の凹部は、マスク層の表面上に格子状に配置されている。そのため、メルトバックにより、格子状に配置された凹部から六角錘または六角錘の複合体から成る凹面が形成される。 In the method for producing a group III nitride semiconductor single crystal according to the tenth aspect , the plurality of recesses are arranged in a lattice pattern on the surface of the mask layer. Therefore, the concave surface which consists of a hexagonal pyramid or the complex of a hexagonal pyramid is formed from the recessed part arrange | positioned at a grid | lattice form by meltback.

第11の態様におけるIII 族窒化物半導体単結晶の製造方法では、複数の凹部は、ストライプ状に配置されている。a軸方向の成長速度が速いため、より多くの転位を曲げることができる。 In the method for producing a group III nitride semiconductor single crystal according to the eleventh aspect , the plurality of recesses are arranged in stripes. Since the growth rate in the a-axis direction is high, more dislocations can be bent.

第12の態様におけるIII 族窒化物半導体単結晶の製造方法では、マスク層形成工程の前に、下地層として、GaN層を形成する下地層形成工程を有する。メルトバックにより、下地層を溶解させることができる。 In the group III nitride semiconductor single crystal manufacturing method according to the twelfth aspect, the base layer forming step of forming a GaN layer as the base layer is provided before the mask layer forming step. The base layer can be dissolved by the melt back.

第13の態様におけるIII 族窒化物半導体単結晶の製造方法では、下地層が、GaN基板である。この場合には、メルトバックにより、GaN基板が溶解する。そして、凹部がGaN基板にまで侵食する。 In the method for producing a group III nitride semiconductor single crystal according to the thirteenth aspect , the underlayer is a GaN substrate. In this case, the GaN substrate is dissolved by meltback. Then, the recess erodes to the GaN substrate.

第14の態様におけるIII 族窒化物半導体単結晶の製造方法では、下地層が、サファイア基板に形成されたGaN層である。この場合には、サファイア基板に形成されたGaN層が溶解する。 In the group III nitride semiconductor single crystal manufacturing method according to the fourteenth aspect , the underlying layer is a GaN layer formed on a sapphire substrate. In this case, the GaN layer formed on the sapphire substrate is dissolved.

第15の態様におけるGaN基板の製造方法は、フラックスを使用して成長基板にGaN単結晶を成長させる方法である。そして、下地層の上にAlを含有するAlX InY Ga(1-X-Y) N(0<X,0≦Y,X+Y≦1)から成るマスク層を形成するマスク層形成工程と、マスク層の厚みの全部および下地層の厚みの一部を除去することにより下地層の露出している凹部を複数箇所に形成する凹部形成工程と、GaN単結晶が凹部の表面を覆わないようにGaN単結晶を成長させる半導体単結晶形成工程と、GaN単結晶を下地層から剥離させる半導体単結晶分離工程と、を有する。そして、半導体単結晶形成工程では、フラックスにより凹部に露出している下地層をメルトバックさせて凹部を広げて斜面を露出させ、その凹部にフラックスの成分で満たされた非結晶部を形成するとともに、マスク層の表面からGaN単結晶を成長させてマスク層の表面および非結晶部の上にGaN単結晶を形成する。 The method for producing a GaN substrate in the fifteenth aspect is a method for growing a GaN single crystal on a growth substrate using a flux. Then, a mask layer forming step of forming a mask layer made of Al x In Y Ga (1-XY) N (0 <X, 0 ≦ Y, X + Y ≦ 1) containing Al on the underlayer, and the mask layer Removing the entire thickness of the substrate and a part of the thickness of the underlying layer, forming a recessed portion where the underlying layer is exposed at a plurality of locations, and a GaN single crystal so that the GaN single crystal does not cover the surface of the recessed portion. A semiconductor single crystal forming step for growing a crystal, and a semiconductor single crystal separating step for peeling the GaN single crystal from the underlayer. Then, in the semiconductor single crystal forming step, the ground layer exposed in the recess is melt-backed by the flux to widen the recess to expose the slope, and the amorphous portion filled with the flux component is formed in the recess. Then, a GaN single crystal is grown from the surface of the mask layer to form a GaN single crystal on the surface of the mask layer and on the amorphous portion.

このGaN基板の製造方法では、坩堝内の温度を上昇させるに伴って、形成した凹部から下地層がフラックス中に溶解する。これにより、凹部は、広がる。そして、マスク層の表面の種結晶を基点として、GaN単結晶が形成される。一方、凹部であった箇所には、空洞ができる。ここでいう空洞とは、半導体の結晶が成長しない箇所(非結晶部)という意味であり、必ずしも内部に空気等の気体が入っていることを意味するわけではない。実際には、その空洞の内部にはフラックスが入っている。この非結晶部があるため、形成する半導体単結晶には、下地層からの転位が伝播しない。そして、非結晶部により、下地層と単結晶部の接触面積が小さくなり、応力がマスク層付近に集中する。そのため、成長基板から半導体単結晶を容易に分離することができる。   In this GaN substrate manufacturing method, as the temperature in the crucible is raised, the underlying layer dissolves in the flux from the formed recess. Thereby, a recessed part spreads. Then, a GaN single crystal is formed using the seed crystal on the surface of the mask layer as a base point. On the other hand, a cavity is formed at a location that was a recess. The term “cavity” as used herein means a portion where a semiconductor crystal does not grow (non-crystalline portion), and does not necessarily mean that a gas such as air is contained inside. Actually, flux is contained inside the cavity. Since there is this non-crystalline portion, dislocation from the base layer does not propagate to the semiconductor single crystal to be formed. The non-crystalline portion reduces the contact area between the base layer and the single crystal portion, and stress concentrates in the vicinity of the mask layer. Therefore, the semiconductor single crystal can be easily separated from the growth substrate.

本発明によれば、成長基板の剥離が容易であるとともに結晶性に優れたIII 族窒化物半導体単結晶を製造することのできるIII 族窒化物半導体単結晶の製造方法およびGaN基板の製造方法が提供されている。   According to the present invention, a method for producing a group III nitride semiconductor single crystal and a method for producing a GaN substrate capable of producing a group III nitride semiconductor single crystal that is easy to peel off a growth substrate and excellent in crystallinity are provided. Is provided.

第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その1)である。FIG. 6 is a view (No. 1) for describing the method for producing the group III nitride semiconductor single crystal according to the first embodiment. 第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その2)である。FIG. 6 is a view (No. 2) for explaining the method for producing the group III nitride semiconductor single crystal according to the first embodiment. 第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その3)である。FIG. 6 is a view (No. 3) for explaining the method for manufacturing the group III nitride semiconductor single crystal according to the first embodiment. 第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その4)である。FIG. 6 is a view (No. 4) for explaining the method for manufacturing the group III nitride semiconductor single crystal according to the first embodiment. 第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その5)である。FIG. 5 is a view (No. 5) for explaining the method for producing the group III nitride semiconductor single crystal according to the first embodiment. 第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その6)である。FIG. 6 is a view (No. 6) for explaining the method for manufacturing the group III nitride semiconductor single crystal according to the first embodiment. 第1の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その7)である。FIG. 7 is a view (No. 7) for explaining the method for producing the group III nitride semiconductor single crystal according to the first embodiment. 第2の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その1)である。It is FIG. (1) for demonstrating the manufacturing method of the group III nitride semiconductor single crystal which concerns on 2nd Embodiment. 第2の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その2)である。It is FIG. (2) for demonstrating the manufacturing method of the group III nitride semiconductor single crystal which concerns on 2nd Embodiment. 第2の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その3)である。It is FIG. (3) for demonstrating the manufacturing method of the group III nitride semiconductor single crystal which concerns on 2nd Embodiment. 第2の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図(その4)である。It is FIG. (4) for demonstrating the manufacturing method of the group III nitride semiconductor single crystal which concerns on 2nd Embodiment. 第3の実施形態に係るIII 族窒化物半導体単結晶の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the group III nitride semiconductor single crystal which concerns on 3rd Embodiment.

以下、具体的な実施形態について、図を参照しつつ説明する。しかし、これらは例示であり、これらの実施形態に限定されるものではない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。   Hereinafter, specific embodiments will be described with reference to the drawings. However, these are examples and are not limited to these embodiments. And the thickness of each layer in each figure is shown conceptually and does not indicate the actual thickness.

以下の実施形態では、メルトバックをほとんど起こさないマスク層と、主にメルトバックを起こす凹部を形成する。そして、凹部の露出箇所を溶解させるとともに、マスク層から横方向に半導体単結晶を成長させることにより、凹部を非結晶部とする。これにより、下地層からの転位を引き継がないようにするとともに、成長基板から分離を容易とする。   In the following embodiments, a mask layer that hardly causes meltback and a recess that mainly causes meltback are formed. And while exposing the exposed part of a recessed part, a recessed part is made into an amorphous part by growing a semiconductor single crystal from a mask layer to a horizontal direction. This prevents dislocation from the underlying layer from being taken over and facilitates separation from the growth substrate.

(第1の実施形態)
第1の実施形態について説明する。本実施の形態では、フラックス法を用いて、GaN基板の上にIII 族窒化物半導体単結晶を製造する方法である。
(First embodiment)
A first embodiment will be described. In the present embodiment, a group III nitride semiconductor single crystal is manufactured on a GaN substrate using a flux method.

1.III 族窒化物半導体単結晶の製造方法
本実施形態のIII 族窒化物半導体単結晶の製造方法は、次に示す工程を有する。
(C)マスク層形成工程
(D)凹部形成工程
(E)半導体単結晶形成工程
したがって、以下、これらの工程について順に説明する。
1. Method for Producing Group III Nitride Semiconductor Single Crystal The method for producing a group III nitride semiconductor single crystal of the present embodiment includes the following steps.
(C) Mask layer forming step (D) Recessed portion forming step (E) Semiconductor single crystal forming step Accordingly, these steps will be described below in order.

1−1.(C)マスク層形成工程
まず、GaN基板G10を用意する。GaN基板G10は、GaN自立基板である。その転位密度は、5×106 /cm2 程度である。また、GaN基板G10は、マスク層を形成するための下地層でもある。そして、GaN基板G10の上に、マスク層140を形成する。このマスク層140は、この後の半導体単結晶形成工程で供給されるフラックスにより、メルトバックをほとんど受けないか、または、下地層に比べ大幅にエッチング速度が遅い層である。これにより、図1に示すような積層体B11が得られる。
1-1. (C) Mask layer forming step First, a GaN substrate G10 is prepared. The GaN substrate G10 is a GaN free-standing substrate. The dislocation density is about 5 × 10 6 / cm 2 . The GaN substrate G10 is also a base layer for forming a mask layer. Then, a mask layer 140 is formed on the GaN substrate G10. This mask layer 140 is a layer that is hardly subjected to meltback due to the flux supplied in the subsequent semiconductor single crystal formation step, or has a much slower etching rate than the underlayer. Thereby, the laminated body B11 as shown in FIG. 1 is obtained.

ここで、マスク層140の組成は、AlX InY Ga(1-X-Y) N(0<X,0≦Y,X+Y≦1)である。そして、マスク層140は、AlGaN層であるとよい。マスク層140におけるAl組成比Xは、0.02以上1.0以下であるとよい。特に、マスク層140におけるAl組成比Xは、表1に示すように、0.03以上0.50以下の範囲内であればなおよい。Alの組成比Xが0.03未満であると、フラックスによるメルトバックの効果が大きい。Alの組成比Xが0.50より大きいと、後述する半導体単結晶形成工程で成長させるGaN結晶の結晶品質が悪いものとなる。 Here, the composition of the mask layer 140 is Al X In Y Ga (1-XY) N (0 <X, 0 ≦ Y, X + Y ≦ 1). The mask layer 140 is preferably an AlGaN layer. The Al composition ratio X in the mask layer 140 is preferably 0.02 or more and 1.0 or less. In particular, as shown in Table 1, the Al composition ratio X in the mask layer 140 is preferably in the range of 0.03 to 0.50. When the Al composition ratio X is less than 0.03, the effect of meltback by the flux is large. If the Al composition ratio X is greater than 0.50, the crystal quality of the GaN crystal grown in the semiconductor single crystal formation step described later will be poor.

そして、表1に示すように、マスク層140の厚みは、2nm以上2μm以下の範囲内であればよい。マスク層140の厚みが2nm未満であると、後述するメルトバックの効果が十分ではない。一方、マスク層140の厚みが2μmを超えると、後述する半導体単結晶形成工程で成長させるGaN結晶の結晶品質が悪いものとなる。   And as shown in Table 1, the thickness of the mask layer 140 should just be in the range of 2 nm or more and 2 micrometers or less. When the thickness of the mask layer 140 is less than 2 nm, the effect of meltback described later is not sufficient. On the other hand, when the thickness of the mask layer 140 exceeds 2 μm, the crystal quality of the GaN crystal grown in the semiconductor single crystal formation step described later becomes poor.

[表1]
マスク層のAl組成比 0.03以上 0.50以下
マスク層の厚み 2nm以上 2μm以下
[Table 1]
Al composition ratio of mask layer 0.03 or more and 0.50 or less Mask layer thickness 2 nm or more and 2 μm or less

1−2.(D)凹部形成工程
1−2−1.凹部を形成する手順
次に、積層体B11に複数の凹部を形成する。図2に示すように、マスク層140の厚みの全部およびGaN基板G10の厚みの一部を除去するとともに、GaN基板G10の露出している凹部X11を、複数箇所に形成するのである。これにより、図2に示すように、複数の凹部X11を形成された種結晶T10を製造する。この凹部X11の形成には、例えば、フォトリソグラフィーを用いればよい。まず、レジストのパターニングを行う。次に、ドライエッチングにより、マスク層140の厚みの全部およびGaN基板G10の厚みの一部を除去することにより、複数の凹部X11を形成する。このとき、凹部X11を形成後のマスク層140は、下地層を覆うマスク部である。そして、レジストマスクを除去する。これにより、図2に示す種結晶T10が得られる。その後、複数の凹部X11の形成された種結晶T10を洗浄する。
1-2. (D) Concave formation step 1-2-1. Procedure for forming recesses Next, a plurality of recesses are formed in the laminate B11. As shown in FIG. 2, the entire thickness of the mask layer 140 and a part of the thickness of the GaN substrate G10 are removed, and the exposed recesses X11 of the GaN substrate G10 are formed at a plurality of locations. Thereby, as shown in FIG. 2, the seed crystal T10 in which the plurality of concave portions X11 are formed is manufactured. For example, photolithography may be used to form the recess X11. First, resist patterning is performed. Next, a plurality of recesses X11 are formed by removing the entire thickness of the mask layer 140 and a part of the thickness of the GaN substrate G10 by dry etching. At this time, the mask layer 140 after forming the concave portion X11 is a mask portion that covers the base layer. Then, the resist mask is removed. Thereby, the seed crystal T10 shown in FIG. 2 is obtained. Thereafter, the seed crystal T10 in which the plurality of concave portions X11 are formed is washed.

1−2−2.凹部を形成された種結晶
図2に示すように、凹部X11は、マスク層140面上に格子状に等間隔で配置されている。ただし、必ずしも等間隔である必要は無い。図2では、種結晶T10をマスク層140の側から見た場合に、凹部X11の形状は正方形である。しかし、この凹部X11の平面形状は正方形に限らない。六角形等の多角形であってもよい。また、円形であってもよい。また、中心点に対称な形状に限らず、非対称な形状であってもよい。
1-2-2. Seed Crystal Formed with Recesses As shown in FIG. 2, the recesses X <b> 11 are arranged on the mask layer 140 surface at regular intervals in a lattice shape. However, it does not necessarily have to be equally spaced. In FIG. 2, when the seed crystal T10 is viewed from the mask layer 140 side, the shape of the recess X11 is a square. However, the planar shape of the recess X11 is not limited to a square. It may be a polygon such as a hexagon. Further, it may be circular. Further, the shape is not limited to a symmetric shape with respect to the center point, and may be an asymmetric shape.

図3は、図2のAA断面を示す断面図である。凹部X11は、マスク層140を貫通するとともに、GaN基板G10の厚みの一部を抉る非貫通孔である。マスク層140の厚みは、2nm以上2μm以下の範囲内であるが、凹部X11の深さD1は、マスク層140の厚みより大きい。凹部X11の深さD1は、1μm以上5μm以下の範囲内である。ただし、凹部X11の形成により、GaN層であるGaN基板G10の一部が凹部X11の底面に露出している必要がある。   FIG. 3 is a cross-sectional view showing the AA cross section of FIG. The recess X11 is a non-through hole that penetrates the mask layer 140 and covers a part of the thickness of the GaN substrate G10. The thickness of the mask layer 140 is in the range of 2 nm or more and 2 μm or less, but the depth D1 of the recess X11 is larger than the thickness of the mask layer 140. The depth D1 of the recess X11 is in the range of 1 μm to 5 μm. However, the formation of the recess X11 requires that a part of the GaN substrate G10, which is a GaN layer, is exposed on the bottom surface of the recess X11.

そして、凹部X11の開口部の幅(開口幅)W1は、1μm以上500μm以下の範囲内である。さらに、開口幅W1は、20μm以上100μm以下の範囲内であると、より好ましい。1μmより小さいと、メルトバックの深さが十分とはならない。メルトバックにより(1,0,−1,1)面が出ると、それ以上メルトバックは進行しにくくなるからである。500μmより大きいと、メルトバックの制御が困難となり、均一な界面をつくることができない。   And the width | variety (opening width) W1 of the opening part of the recessed part X11 exists in the range of 1 micrometer or more and 500 micrometers or less. Furthermore, the opening width W1 is more preferably in the range of 20 μm to 100 μm. If it is smaller than 1 μm, the depth of the meltback is not sufficient. This is because if the (1, 0, -1, 1) plane appears due to the meltback, the meltback does not proceed any further. If it is larger than 500 μm, it becomes difficult to control the meltback, and a uniform interface cannot be formed.

そして、凹部X11と、その隣り合う凹部X11との間の間隔W2は、2μm以上500μm以下の範囲内である。間隔W2は、20μm以上100μm以下の範囲内であると、より好ましい。間隔W2が2μm未満の場合には、サイドエッチングによりマスク層のメルトバックが起こる場合がある。その場合には、後述する半導体単結晶形成工程で成長させる半導体層の横方向の成長の基点となるべき表面142の面積が不均一となり、結晶性の高い半導体結晶が得られないこととなる。   And the space | interval W2 between the recessed part X11 and the adjacent recessed part X11 exists in the range of 2 micrometers or more and 500 micrometers or less. The interval W2 is more preferably in the range of 20 μm or more and 100 μm or less. When the interval W2 is less than 2 μm, the mask layer may be melted back by side etching. In that case, the area of the surface 142 to be the base point of the lateral growth of the semiconductor layer grown in the semiconductor single crystal formation step described later becomes non-uniform, and a semiconductor crystal with high crystallinity cannot be obtained.

また、凹部X11は、底面G12と、側面G11、141とを有している。底面G12は、GaN基板G10の一部である。側面G11、141は、マスク層140の表面142にほぼ垂直である。側面G11、141は、GaN基板G10およびマスク層140にわたって形成されている。   The recess X11 has a bottom surface G12 and side surfaces G11, 141. The bottom surface G12 is a part of the GaN substrate G10. The side surfaces G11 and 141 are substantially perpendicular to the surface 142 of the mask layer 140. The side surfaces G11 and 141 are formed over the GaN substrate G10 and the mask layer 140.

1−3.(E)半導体単結晶形成工程
次に、液相エピタキシー法の一種であるフラックス法を用いて、種結晶T10上に半導体単結晶の層を成長させる。ここで用いる原材料を表2に示す。ここで、Ga比は30%以下であるとよい。また、炭素比を、0mol%以上2.0mol%以下の範囲内で変えてもよい。つまり、フラックスは、炭素を含んでいてもよいし、含んでいなくてもよいが、より望ましくは、0.01mol%以上2.0mol%以下の範囲内である。なお、表2の値は、あくまで例示であり、これ以外の値であってもよい。
1-3. (E) Semiconductor Single Crystal Formation Step Next, a semiconductor single crystal layer is grown on the seed crystal T10 using a flux method which is a kind of liquid phase epitaxy method. The raw materials used here are shown in Table 2. Here, the Ga ratio is preferably 30% or less. Moreover, you may change carbon ratio within the range of 0 mol% or more and 2.0 mol% or less. That is, the flux may or may not contain carbon, but is more preferably in the range of 0.01 mol% or more and 2.0 mol% or less. The values in Table 2 are merely examples, and other values may be used.

この半導体単結晶は、もちろんIII 族窒化物半導体単結晶である。例えば、GaN、AlGaN、InGaN、AlInGaN等のいずれであってもよい。まず、種結晶T10と、表2に示す原材料とを、露点および酸素濃度の管理されたグローブボックス内で計量する。なお、これらは例示であり、これとは異なる値を用いてもよい。次に、種結晶T10および原材料を、アルミナ製の坩堝の内部に入れる。そして、その坩堝をSUS製の内容器の内部に入れる。そして、その内容器を圧力容器の内部のターンテーブル上に置く。そして、圧力容器を真空引きした後に昇圧および昇温する。   This semiconductor single crystal is, of course, a group III nitride semiconductor single crystal. For example, any of GaN, AlGaN, InGaN, AlInGaN, and the like may be used. First, the seed crystal T10 and the raw materials shown in Table 2 are weighed in a glove box in which the dew point and the oxygen concentration are controlled. Note that these are examples, and different values may be used. Next, the seed crystal T10 and the raw material are put into an alumina crucible. And the crucible is put in the inside of the inner container made from SUS. Then, the inner container is placed on the turntable inside the pressure container. Then, after the pressure vessel is evacuated, the pressure is increased and the temperature is increased.

[表2]
Ga 20g〜80g
Na 20g〜80g
C 0.1mol%〜2.0mol%(Naに対して)
[Table 2]
Ga 20g-80g
Na 20g-80g
C 0.1 mol% to 2.0 mol% (relative to Na)

ここで、この半導体単結晶形成工程で用いた坩堝内の条件を表3に示す。温度は、870℃である。圧力は3MPaである。攪拌条件は、20rpmで攪拌を行う。その際に、攪拌部材の回転方向の反転を適宜行う。育成時間は30時間である。   Here, Table 3 shows the conditions in the crucible used in the semiconductor single crystal formation step. The temperature is 870 ° C. The pressure is 3 MPa. Stirring is performed at 20 rpm. At that time, the rotation direction of the stirring member is appropriately reversed. The breeding time is 30 hours.

[表3]
温度 850℃〜900℃
圧力 3MPa〜10MPa
攪拌条件 0rpm〜100rpm
育成時間 20〜200時間
[Table 3]
Temperature 850 ° C-900 ° C
Pressure 3MPa-10MPa
Stirring conditions 0rpm ~ 100rpm
Training time 20-200 hours

この半導体単結晶形成工程では、メルトバックにより、凹部X11の内側面として露出しているGaN基板G10が溶解する。具体的には、底面G12および側面G11がフラックスに溶解する。一方、マスク層140は、フラックスに溶解しにくい。ただし、マスク層140の下地層であるGaN基板G10が溶けるため、マスク層140も横方向からゆっくり溶ける。これにより、凹部X11は、大きくなる。具体的には、縦方向に深くなるとともに、横方向にわずかに広がる。そして、図4に示すように、六角形の凹部X12が形成された種結晶T11が製造される。ここで、a軸は、BB断面に垂直である。m軸は、BB断面に平行である。   In this semiconductor single crystal formation step, the GaN substrate G10 exposed as the inner surface of the recess X11 is dissolved by meltback. Specifically, the bottom surface G12 and the side surface G11 are dissolved in the flux. On the other hand, the mask layer 140 is difficult to dissolve in the flux. However, since the GaN substrate G10 which is the base layer of the mask layer 140 is melted, the mask layer 140 is also slowly melted from the lateral direction. Thereby, the recessed part X11 becomes large. Specifically, it becomes deep in the vertical direction and slightly spreads in the horizontal direction. And as shown in FIG. 4, seed crystal T11 in which the hexagonal recessed part X12 was formed is manufactured. Here, the a-axis is perpendicular to the BB cross section. The m-axis is parallel to the BB cross section.

図5は、図4におけるBB断面を示す断面図である。凹部X12は、斜面G13および側面143と、を有している。凹部X12では、GaN基板G10のc面は露出していない。斜面G13は、表面144に近づくほど、開口幅W3が広がる向きに傾いている。斜面G13は、(1,0,−1,1)面に近い面である。側面143は、マスク層140の側面である。   FIG. 5 is a cross-sectional view showing a BB cross section in FIG. 4. The recess X12 has a slope G13 and a side surface 143. In the recess X12, the c-plane of the GaN substrate G10 is not exposed. The inclined surface G13 is inclined in such a direction that the opening width W3 increases as it approaches the surface 144. The slope G13 is a surface close to the (1, 0, -1, 1) surface. The side surface 143 is a side surface of the mask layer 140.

図6に示すように、メルトバックおよび加圧により、フラックスが飽和した後に、GaN層150が成長する。この成長は、斜面G13が露出した後に起こる。具体的には、マスク層140の表面144上の種結晶を基点として、GaN層150が成長する。ここで、マスク層140の表面144から、図6中の横方向および上方向にGaN層150が成長する。ここで、下地層の表面は、ほぼ(1,0,−1,1)面で形成される。そして、窒素(N)は下の方に供給されにくい。これらの理由により、凹部X12には単結晶が形成されることなく、凹部X12は空洞となる。このように、フラックスにより、凹部X11に露出しているGaN基板G10をメルトバックさせるとともに、凹部X12を覆わないようにGaN層150を成長させる。   As shown in FIG. 6, the GaN layer 150 grows after the flux is saturated by meltback and pressurization. This growth occurs after the slope G13 is exposed. Specifically, the GaN layer 150 grows using the seed crystal on the surface 144 of the mask layer 140 as a base point. Here, the GaN layer 150 grows from the surface 144 of the mask layer 140 in the lateral and upward directions in FIG. Here, the surface of the underlayer is formed with substantially (1, 0, -1, 1) plane. Nitrogen (N) is difficult to be supplied downward. For these reasons, no single crystal is formed in the recess X12, and the recess X12 becomes a cavity. Thus, the GaN layer 150 is grown by flux so that the GaN substrate G10 exposed in the recess X11 is melted back and the recess X12 is not covered.

2.製造されたIII 族窒化物半導体単結晶
2−1.GaN単結晶
以上詳細に説明したように、本実施形態のIII 族窒化物半導体単結晶の製造方法により、図6に示すように、GaN単結晶B12が得られる。GaN単結晶B12は、GaN基板G10と、マスク層140と、GaN層150と、非結晶部X13と、を有している。
2. 1. Group III nitride semiconductor single crystal produced 2-1. GaN Single Crystal As described in detail above, the GaN single crystal B12 is obtained as shown in FIG. 6 by the group III nitride semiconductor single crystal manufacturing method of the present embodiment. The GaN single crystal B12 has a GaN substrate G10, a mask layer 140, a GaN layer 150, and an amorphous part X13.

非結晶部X13は、半導体単結晶が形成されていない箇所である。そして、非結晶部X13は、空洞部となっている。ただし実際には、この空洞部にはフラックスの成分で満たされている。非結晶部X13は、GaN基板G10の斜面G13((1,0,−1,1)面)と、GaN層150の底面151の一部152により囲まれている。   The amorphous part X13 is a place where a semiconductor single crystal is not formed. And the non-crystal part X13 is a hollow part. In practice, however, the cavity is filled with a flux component. The amorphous portion X13 is surrounded by the slope G13 ((1, 0, -1, 1) plane) of the GaN substrate G10 and a part 152 of the bottom surface 151 of the GaN layer 150.

下地層であるGaN基板G10の断面は、凹面と凸面とが交互に繰り返す凹凸形状となっている。その凹凸の凹部には、斜面G13((1,0,−1,1)面)が露出している。斜面G13は、六角錘形状の凹面である。一方、凹凸の凸部にも、c面(凸面G15)が露出している。マスク層140は、下地層であるGaN基板G10の凸面G15の上に配置されている。   The cross section of the GaN substrate G10, which is the base layer, has a concavo-convex shape in which concave and convex surfaces are alternately repeated. The slope G13 ((1, 0, -1, 1) plane) is exposed in the concave and convex portions. The slope G13 is a hexagonal pyramid-shaped concave surface. On the other hand, the c-plane (convex surface G15) is also exposed at the uneven convex portion. The mask layer 140 is disposed on the convex surface G15 of the GaN substrate G10 that is the underlayer.

2−2.単結晶の形状
GaN層150は、底面151で、マスク層140もしくは非結晶部X13に接触している。GaN層150の底面151の一部152は、非結晶部X13に接触している。ここで、非結晶部X13に接している底面151の一部152の形状は、ほぼ六角形である。GaN層150の底面151の残部153は、マスク層140に接触している。なお、GaN層150の底面151は平坦である。なお、後述する実施例で説明するように、GaN層150の膜厚を1mm程度とすることができる。
2-2. Single Crystal Shape The GaN layer 150 is in contact with the mask layer 140 or the amorphous portion X13 at the bottom surface 151. A part 152 of the bottom surface 151 of the GaN layer 150 is in contact with the amorphous portion X13. Here, the shape of the part 152 of the bottom surface 151 in contact with the non-crystal part X13 is substantially hexagonal. The remaining part 153 of the bottom surface 151 of the GaN layer 150 is in contact with the mask layer 140. Note that the bottom surface 151 of the GaN layer 150 is flat. In addition, as will be described in an example described later, the film thickness of the GaN layer 150 can be set to about 1 mm.

2−3.単結晶の転位密度
本実施形態のGaN単結晶B12には、非結晶部X13がある。そのため、GaN基板G10からGaN層150を成長させる際に、GaN層150の底面151の一部152から転位が延びることはない。すなわち、下地層からの転位の一部は引き継がれない。ただし、マスク層140からの転位は、引き継がれることとなる。このように、下地層からの転位の一部を引き継がないため、GaN層150の結晶性はよい。具体的には、GaN層150の転位密度の値は、1×104 /cm2 以下である。さらに、このGaN層150では、転位密度が全面にわたって均一である。形成した複数の凹部X11が、規則的に配置されているからである。
2-3. Dislocation density of single crystal The GaN single crystal B12 of this embodiment has an amorphous part X13. Therefore, when the GaN layer 150 is grown from the GaN substrate G10, dislocations do not extend from a part 152 of the bottom surface 151 of the GaN layer 150. That is, some of the dislocations from the underlayer are not inherited. However, dislocations from the mask layer 140 are inherited. Thus, since part of dislocations from the underlayer is not inherited, the crystallinity of the GaN layer 150 is good. Specifically, the dislocation density value of the GaN layer 150 is 1 × 10 4 / cm 2 or less. Further, in this GaN layer 150, the dislocation density is uniform over the entire surface. This is because the plurality of formed recesses X11 are regularly arranged.

2−4.単結晶の分離性
本実施形態のGaN単結晶B12では、GaN層150を、GaN基板G10から容易に分離することができる。これは、種結晶の反り等に起因する応力が種結晶と単結晶との境界面に集中するからである。育成の降温時に自然剥離することもある。また、育成終了後、軽い衝撃を加えることで剥離させることもできる。分離後のGaN層150および種結晶T11を図7に示す。このように、GaN層150と、GaN基板G10とは、剥離しやすい。成長基板とGaN層150との間に、非結晶部X13があるためである。
2-4. Single Crystal Separation In the GaN single crystal B12 of the present embodiment, the GaN layer 150 can be easily separated from the GaN substrate G10. This is because the stress due to the warp of the seed crystal is concentrated on the boundary surface between the seed crystal and the single crystal. It may peel off naturally when the temperature drops during growth. Moreover, it can also be made to peel by applying a light impact after completion | finish of cultivation. FIG. 7 shows the GaN layer 150 and seed crystal T11 after separation. Thus, the GaN layer 150 and the GaN substrate G10 are easy to peel off. This is because there is an amorphous part X13 between the growth substrate and the GaN layer 150.

このように、転位の遮断を意図してメルトバックしやすい箇所とそうでない箇所を形成することにより、結晶性に優れるとともに、成長基板から剥離しやすいIII 族窒化物半導体単結晶を製造することができる。   In this way, by forming a portion that is easy to melt back and a portion that is not so intended to block dislocations, it is possible to produce a group III nitride semiconductor single crystal that has excellent crystallinity and is easy to peel from the growth substrate it can.

3.メルトバックのコントロール
メルトバックは、フラックス中の窒素濃度が飽和するまで、継続する。したがって、メルトバックの程度については、表4に示す条件を変えてやることにより制御することができる。これらの条件を変えることにより、凹部X12を覆わないようにGaN層150を形成することができる。なお、これらの条件は、後述する他の実施形態でも同様である。
3. Meltback control Meltback continues until the nitrogen concentration in the flux is saturated. Therefore, the degree of meltback can be controlled by changing the conditions shown in Table 4. By changing these conditions, the GaN layer 150 can be formed so as not to cover the recess X12. These conditions are the same in other embodiments described later.

[表4]
温度
溶液組成比(Ga/Na)
窒素圧力
時間
炭素濃度
[Table 4]
Temperature Solution composition ratio (Ga / Na)
Nitrogen pressure Time Carbon concentration

4.変形例
4−1.III 族窒化物半導体単結晶
本実施形態では、GaN層150を形成することとした。しかし、他のIII 族窒化物半導体単結晶を製造する際にも適用することができる。つまり、AlX InY Ga(1-X-Y) N(0≦X,0≦Y,X+Y≦1)を製造することができる。
4). Modified example 4-1. Group III nitride semiconductor single crystal In the present embodiment, the GaN layer 150 is formed. However, it can also be applied to the production of other Group III nitride semiconductor single crystals. That is, it is possible to manufacture the Al X In Y Ga (1- XY) N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1).

5.まとめ
以上詳細に説明したように、本実施形態のIII 族窒化物半導体単結晶の製造方法では、フラックス法に用いる種結晶T10として、凹部X11が形成されているものを用いることとした。このように、主にメルトバックを受けるGaN基板G10と、ほとんどメルトバックを受けないマスク層140とを形成する。そのため、凹部X12には単結晶が形成されず、凹部X12の箇所には非結晶部X13が形成される。非結晶部X13の上部のGaN層150には、転位は引き継がれない。つまり、形成されるGaN単結晶の転位密度は十分に低い。したがって、結晶性に優れたIII 族窒化物半導体単結晶を形成することができる。
5. Summary As described in detail above, in the method for producing a group III nitride semiconductor single crystal of the present embodiment, the seed crystal T10 used in the flux method is one in which the recess X11 is formed. In this way, the GaN substrate G10 that mainly receives meltback and the mask layer 140 that hardly receives meltback are formed. Therefore, no single crystal is formed in the recess X12, and an amorphous portion X13 is formed in the recess X12. Dislocations are not inherited in the GaN layer 150 above the amorphous part X13. That is, the dislocation density of the formed GaN single crystal is sufficiently low. Therefore, a group III nitride semiconductor single crystal having excellent crystallinity can be formed.

なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。種結晶に形成される凹部の数は、図に示したものに比べて実際にはもっと多い。   This embodiment is merely an example. Therefore, naturally, various improvements and modifications can be made without departing from the scope of the invention. The number of recesses formed in the seed crystal is actually larger than that shown in the figure.

(第2の実施形態)
第2の実施形態について説明する。本実施形態では、成長基板として、サファイア基板上に形成したGaNテンプレートを用いる。それ以外の点は、第1の実施形態と同じである。したがって、第1の実施形態と異なる点を説明する。
(Second Embodiment)
A second embodiment will be described. In this embodiment, a GaN template formed on a sapphire substrate is used as the growth substrate. The other points are the same as in the first embodiment. Therefore, differences from the first embodiment will be described.

1.III 族窒化物半導体単結晶の製造方法
本実施形態のIII 族窒化物半導体単結晶の製造方法は、次に示す工程を有する。
(A)低温バッファ層形成工程
(B)下地層形成工程
(C)マスク層形成工程
(D)凹部形成工程
(E)半導体単結晶形成工程
したがって、以下、これらの工程について順に説明する。
1. Method for Producing Group III Nitride Semiconductor Single Crystal The method for producing a group III nitride semiconductor single crystal of the present embodiment includes the following steps.
(A) Low-temperature buffer layer forming step (B) Underlayer forming step (C) Mask layer forming step (D) Recessed portion forming step (E) Semiconductor single crystal forming step Accordingly, these steps will be described below in order.

1−1.(A)低温バッファ層形成工程
まず、成長基板であるサファイア基板S30に、低温バッファ層320を形成する(図8参照)。サファイア基板S30は、c面サファイアである。そして、サファイア基板S30上に低温バッファ層320をエピタキシャル成長させる。エピタキシャル成長させる方法として、例えば、有機金属気相成長法(MOCVD法)と、ハイドライド気相エピタキシー法(HVPE法)と、分子線エピタキシー法(MBE)と、液相エピタキシー法等がある。これらのいずれを用いてもよい。低温バッファ層320は、GaNから成る層である。または、AlNから成る層であってもよい。
1-1. (A) Low temperature buffer layer formation process First, the low temperature buffer layer 320 is formed in the sapphire substrate S30 which is a growth substrate (refer FIG. 8). The sapphire substrate S30 is c-plane sapphire. Then, the low temperature buffer layer 320 is epitaxially grown on the sapphire substrate S30. Examples of epitaxial growth methods include metal organic vapor phase epitaxy (MOCVD), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), and liquid phase epitaxy. Any of these may be used. The low temperature buffer layer 320 is a layer made of GaN. Alternatively, it may be a layer made of AlN.

1−2.(B)下地層形成工程
次に、低温バッファ層320の上に、GaN層330を形成する(図8参照)。このGaN層330は、下地層である。ここで、GaN層330の厚みは、1.5μm以上20μm以下の範囲内であるとよい。なお、この下地層形成工程では、有機金属気相成長法(MOCVD法)と、ハイドライド気相エピタキシー法(HVPE法)と、分子線エピタキシー法(MBE)と、液相エピタキシー法とのうち、いずれを用いてもよい。
1-2. (B) Underlayer Formation Step Next, a GaN layer 330 is formed on the low temperature buffer layer 320 (see FIG. 8). The GaN layer 330 is a base layer. Here, the thickness of the GaN layer 330 is preferably in the range of 1.5 μm to 20 μm. In this underlayer forming step, any one of metal organic vapor phase epitaxy (MOCVD), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), and liquid phase epitaxy is used. May be used.

1−3.(C)マスク層形成工程
そして、GaN層330の上に、マスク層340を形成する(図8参照)。ここで形成するマスク層340のAl組成比および厚みは、表1に示したものと同じでよい。
1-3. (C) Mask Layer Formation Step Then, a mask layer 340 is formed on the GaN layer 330 (see FIG. 8). The Al composition ratio and thickness of the mask layer 340 formed here may be the same as those shown in Table 1.

1−4.(D)凹部形成工程
次に、フォトリソグラフィーにより、凹部X31を形成する。これにより、図8に示すような種結晶T30が製造される。凹部X31は、第1の実施形態の凹部X11と同様である(図3参照)。ここで、凹部X31は、マスク層340を貫通するとともに、GaN層330の厚みの一部を抉る非貫通孔である。この凹部X31の開口部の開口幅W7は、第1の実施形態の幅W1と同じである(図3参照)。凹部X31の深さD4は、第1の実施形態の深さD1と同じである(図3参照)。凹部X31と、それと隣り合う凹部X31との間の間隔W8は、第1の実施形態の間隔W2と同じである(図3参照)。もちろん、これらは、異なる値を用いてもよい。
1-4. (D) Concave formation step Next, the concavity X31 is formed by photolithography. Thereby, seed crystal T30 as shown in FIG. 8 is manufactured. The recess X31 is the same as the recess X11 of the first embodiment (see FIG. 3). Here, the recess X31 is a non-through hole that penetrates the mask layer 340 and covers a part of the thickness of the GaN layer 330. The opening width W7 of the opening of the recess X31 is the same as the width W1 of the first embodiment (see FIG. 3). The depth D4 of the recess X31 is the same as the depth D1 of the first embodiment (see FIG. 3). An interval W8 between the recess X31 and the adjacent recess X31 is the same as the interval W2 of the first embodiment (see FIG. 3). Of course, different values may be used.

1−5.(E)半導体単結晶形成工程
次に、液相エピタキシー法の一種であるフラックス法により、種結晶T30上に半導体単結晶の層を成長させる。ここで用いる原材料は、表2に示したものでよい。また、フラックス法で用いる条件は、表3に示したものでよい。
1-5. (E) Semiconductor Single Crystal Formation Step Next, a semiconductor single crystal layer is grown on the seed crystal T30 by a flux method which is a kind of liquid phase epitaxy method. The raw materials used here may be those shown in Table 2. The conditions used in the flux method may be those shown in Table 3.

メルトバックにより、GaN層330は露出箇所から溶解する。そのため、凹部X31は、深くなるとともに、やや横方向にわずかに広がる。したがって、凹部X31は広がり、図9に示すように、凹部X32が形成される。凹部X32は、底面S34と、斜面333と、側面343とで囲まれている。底面S34は、サファイア基板S30のc面である。つまり、サファイア基板S30のc面が露出している。ここで、斜面333は、(1,0,−1,1)面である。   The GaN layer 330 is dissolved from the exposed portion by the meltback. Therefore, the recess X31 becomes deep and slightly expands in the lateral direction. Therefore, the recessed part X31 spreads and the recessed part X32 is formed as shown in FIG. The recess X32 is surrounded by the bottom surface S34, the slope 333, and the side surface 343. The bottom surface S34 is the c-plane of the sapphire substrate S30. That is, the c-plane of the sapphire substrate S30 is exposed. Here, the slope 333 is a (1, 0, -1, 1) plane.

メルトバックにより、フラックスが飽和した後に、マスク層340の表面344上の種結晶を基点として、GaN層350が成長する。また、凹部X32の内部には、GaNが形成されない。そして、マスク層340の上部から、図10中の横方向および上方向にGaN層350が成長する。ここで、凹部X32を覆わないように、GaN層350が形成される。そのため、凹部X32の内部には、GaNが形成されない。そして、凹部X32は、非結晶部X33となる。 After the flux is saturated by the meltback, the GaN layer 350 is grown with the seed crystal on the surface 344 of the mask layer 340 as a base point. In addition, GaN is not formed inside the recess X32 . Then, the GaN layer 350 grows from the upper part of the mask layer 340 in the lateral direction and the upward direction in FIG. Here, the GaN layer 350 is formed so as not to cover the recess X32. Therefore, GaN is not formed inside the recess X32. And the recessed part X32 turns into the amorphous part X33.

2.製造されたIII 族窒化物半導体単結晶
2−1.GaN単結晶
以上詳細に説明したように、本実施形態のIII 族窒化物半導体単結晶の製造方法により、図10に示すように、GaN単結晶B32が得られる。GaN単結晶B32は、サファイア基板S30と、低温バッファ層320と、GaN層330と、マスク層340と、GaN層350と、非結晶部X33と、を有している。
2. 1. Group III nitride semiconductor single crystal produced 2-1. GaN Single Crystal As described in detail above, the GaN single crystal B32 is obtained as shown in FIG. 10 by the method for producing a group III nitride semiconductor single crystal of this embodiment. The GaN single crystal B32 includes a sapphire substrate S30, a low-temperature buffer layer 320, a GaN layer 330, a mask layer 340, a GaN layer 350, and an amorphous part X33.

非結晶部X33は、半導体単結晶が形成されていない箇所である。そして、非結晶部X33は、空洞部となっている。ただし実際には、この空洞部にはフラックスで満たされている。非結晶部X33は、GaN層330の斜面333((1,0,−1,1)面)と、底面S34と、側面343と、GaN層350の底面351の一部352により囲まれている。   The amorphous part X33 is a place where a semiconductor single crystal is not formed. And the non-crystal part X33 is a hollow part. In practice, however, the cavity is filled with flux. The amorphous portion X33 is surrounded by the slope 333 ((1, 0, -1, 1) plane) of the GaN layer 330, the bottom surface S34, the side surface 343, and a part 352 of the bottom surface 351 of the GaN layer 350. .

下地層であるGaN層330の断面は、凹面と凸面とが交互に繰り返す凹凸形状となっている。その凹凸の凹部には、斜面333((1,0,−1,1)面)が露出している。斜面333は、六角錘形状の凹面である。一方、凹凸の凸部にも、c面(凸面335)が露出している。マスク層340は、下地層であるGaN層330の凸面335の上に配置されている。   The cross section of the GaN layer 330 that is the base layer has an uneven shape in which concave and convex surfaces are alternately repeated. A slope 333 ((1, 0, -1, 1) plane) is exposed in the concave and convex portions. The slope 333 is a hexagonal pyramid-shaped concave surface. On the other hand, the c-plane (convex surface 335) is also exposed at the uneven convex portion. The mask layer 340 is disposed on the convex surface 335 of the GaN layer 330 that is a base layer.

2−2.単結晶の形状
GaN層350は、底面351で、マスク層340もしくは非結晶部X33に接触している。GaN層350の底面351の一部352は、非結晶部X33に接触している。ここで、非結晶部X33に接している底面351の一部352の形状は、六角形である。GaN層350の底面351の残部353は、マスク層340に接触している。なお、GaN層350の底面351は平坦である。なお、後述する実施例で説明するように、GaN層350の膜厚を1mm程度とすることができる。
2-2. Single Crystal Shape The GaN layer 350 is in contact with the mask layer 340 or the non-crystal part X33 at the bottom surface 351. A part 352 of the bottom surface 351 of the GaN layer 350 is in contact with the amorphous part X33. Here, the shape of the part 352 of the bottom surface 351 in contact with the non-crystal part X33 is a hexagon. The remaining part 353 of the bottom surface 351 of the GaN layer 350 is in contact with the mask layer 340. Note that the bottom surface 351 of the GaN layer 350 is flat. In addition, as will be described in an example described later, the film thickness of the GaN layer 350 can be set to about 1 mm.

2−3.単結晶の転位密度
本実施形態のGaN単結晶B32には、非結晶部X33がある。そのため、サファイア基板S30からGaN層350を成長させる際に、GaN層350の底面351の一部352から転位が延びることはない。すなわち、下地層からの転位の一部は引き継がれない。ただし、マスク層340からの転位は、引き継がれることとなる。このように、下地層からの転位の一部を引き継がないため、GaN層350の結晶性はよい。GaN層350の転位密度の値は、1×104 /cm2 以下である。さらに、このGaN層350では、転位密度が全面にわたって均一である。形成した複数の凹部X31が、規則的に配置されているからである。
2-3. Dislocation density of single crystal The GaN single crystal B32 of the present embodiment has an amorphous part X33. Therefore, when the GaN layer 350 is grown from the sapphire substrate S30, dislocations do not extend from a part 352 of the bottom surface 351 of the GaN layer 350. That is, some of the dislocations from the underlayer are not inherited. However, dislocations from the mask layer 340 are inherited. Thus, since part of dislocations from the underlayer is not inherited, the crystallinity of the GaN layer 350 is good. The value of the dislocation density of the GaN layer 350 is 1 × 10 4 / cm 2 or less. Further, in this GaN layer 350, the dislocation density is uniform over the entire surface. This is because the plurality of formed recesses X31 are regularly arranged.

2−4.単結晶の分離性
本実施形態のGaN単結晶B32では、GaN層350を、サファイア基板S30から容易に分離することができる。これは、種結晶の反り等に起因する応力が種結晶と単結晶との境界面に集中するからである。育成の降温時に自然剥離することもある。また、育成終了後、軽い衝撃を加えることで剥離させることもできる。分離後のGaN層350および種結晶T31を図11に示す。このように、GaN層350と、サファイア基板S30とは、剥離しやすい。成長基板とGaN層350との間に、非結晶部X33があるためである。
2-4. Single Crystal Separation In the GaN single crystal B32 of this embodiment, the GaN layer 350 can be easily separated from the sapphire substrate S30. This is because the stress due to the warp of the seed crystal is concentrated on the boundary surface between the seed crystal and the single crystal. It may peel off naturally when the temperature drops during growth. Moreover, it can also be made to peel by applying a light impact after completion | finish of cultivation. FIG. 11 shows the separated GaN layer 350 and seed crystal T31. Thus, the GaN layer 350 and the sapphire substrate S30 are easy to peel off. This is because there is an amorphous part X33 between the growth substrate and the GaN layer 350.

このように、転位の遮断を意図してメルトバックしやすい箇所とそうでない箇所を形成することにより、結晶性に優れるとともに、成長基板から剥離しやすいIII 族窒化物半導体単結晶を製造することができる。   In this way, by forming a portion that is easy to melt back and a portion that is not so intended to block dislocations, it is possible to produce a group III nitride semiconductor single crystal that has excellent crystallinity and is easy to peel from the growth substrate it can.

3.変形例
3−1.III 族窒化物半導体単結晶
本実施形態では、GaN層350を形成することとした。しかし、他のIII 族窒化物半導体単結晶を製造する際にも適用することができる。つまり、AlX InY Ga(1-X-Y) N(0≦X,0≦Y,X+Y≦1)を製造することができる。
3. Modification 3-1. Group III nitride semiconductor single crystal In the present embodiment, the GaN layer 350 is formed. However, it can also be applied to the production of other Group III nitride semiconductor single crystals. That is, it is possible to manufacture the Al X In Y Ga (1- XY) N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1).

4.まとめ
以上詳細に説明したように、本実施形態のIII 族窒化物半導体単結晶の製造方法では、フラックス法に用いる種結晶T30として、凹部X31が形成されているものを用いることとした。このように、主にメルトバックを受けるGaN層330と、ほとんどメルトバックを受けないマスク層340とを形成する。そのため、凹部X32には単結晶が形成されず、凹部X32の箇所には非結晶部X33が形成される。非結晶部X33の上部のGaN層350には、転位は引き継がれない。つまり、形成されるGaN単結晶の転位密度は十分に低い。したがって、結晶性に優れたIII 族窒化物半導体単結晶を形成することができる。
4). Summary As described in detail above, in the method for producing a group III nitride semiconductor single crystal of the present embodiment, the seed crystal T30 used in the flux method is one in which the recess X31 is formed. Thus, the GaN layer 330 that mainly receives meltback and the mask layer 340 that hardly receives meltback are formed. Therefore, no single crystal is formed in the recess X32, and an amorphous part X33 is formed at the location of the recess X32. Dislocations are not inherited in the GaN layer 350 above the amorphous part X33. That is, the dislocation density of the formed GaN single crystal is sufficiently low. Therefore, a group III nitride semiconductor single crystal having excellent crystallinity can be formed.

なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。種結晶に形成される凹部の数は、実際にはもっと多い。   This embodiment is merely an example. Therefore, naturally, various improvements and modifications can be made without departing from the scope of the invention. The number of recesses formed in the seed crystal is actually more.

(第3の実施形態)
第3の実施形態について説明する。第3の実施形態では、図12に示すように、凹部X41がストライプ状に配置されている。凹部X41の側面430は、GaN層のa面である。つまり、凹部X41の内側面には、GaN層のa面が露出している。この場合、a面のGaNの成長速度が速いため、容易に平坦化する。図12において開口幅をW9で示す。間隔をW10で示す。
(Third embodiment)
A third embodiment will be described. In 3rd Embodiment, as shown in FIG. 12, the recessed part X41 is arrange | positioned at stripe form. The side surface 430 of the recess X41 is the a-plane of the GaN layer. That is, the a-plane of the GaN layer is exposed on the inner side surface of the recess X41. In this case, since the growth rate of GaN on the a-plane is fast, it is easily flattened. In FIG. 12, the opening width is indicated by W9. The interval is indicated by W10.

このようにしても、非結晶部が形成されて、形成されるIII 族窒化物半導体単結晶の転位は減少する。つまり、結晶性に優れたIII 族窒化物半導体単結晶を形成することができる。   Even in this case, an amorphous part is formed, and the dislocations of the formed group III nitride semiconductor single crystal are reduced. That is, a group III nitride semiconductor single crystal having excellent crystallinity can be formed.

(第4の実施形態)
第4の実施形態について説明する。第4の実施形態では、上記の第1の実施形態から第3の実施形態までで説明したIII 族窒化物半導体単結晶の製造方法により製造されたGaN単結晶を成長基板から取り外してGaN基板とするGaN基板の製造方法に関するものである。
(Fourth embodiment)
A fourth embodiment will be described. In the fourth embodiment, the GaN single crystal manufactured by the Group III nitride semiconductor single crystal manufacturing method described in the first to third embodiments is removed from the growth substrate, and The present invention relates to a method for manufacturing a GaN substrate.

1.半導体単結晶分離工程
前述したように、非結晶部X13、X33の形成されたGaN単結晶では、GaN層150、350が成長基板から剥離しやすい。非結晶部X13、X33があるために、下地層との密着強度が低いからである。そこで、図7および図11で示したように、GaN単結晶と、成長基板とを分離する。また、膨張係数の差を利用して、加熱冷却を利用してもよい。
1. Semiconductor Single Crystal Separation Step As described above, in the GaN single crystal in which the amorphous portions X13 and X33 are formed, the GaN layers 150 and 350 are easily separated from the growth substrate. This is because the adhesion strength with the underlayer is low because of the non-crystal parts X13 and X33. Therefore, as shown in FIGS. 7 and 11, the GaN single crystal and the growth substrate are separated. Moreover, you may utilize heating cooling using the difference of an expansion coefficient.

なお、実際には、マスク層140、340や非結晶部X13、X33の一部がGaN単結晶に付着したままとなることも起こりうる。その場合であっても、底面151、351を削れば問題ない。   Actually, a part of the mask layers 140 and 340 and the non-crystal parts X13 and X33 may remain attached to the GaN single crystal. Even in that case, there is no problem if the bottom surfaces 151 and 351 are cut.

2.まとめ
以上詳細に説明したように、本実施形態のGaN基板の製造方法は、第1の実施形態から第3の実施形態までで形成されたGaN単結晶を成長基板から取り外してGaN自立基板とする方法である。
2. Summary As described above in detail, the method for manufacturing a GaN substrate according to the present embodiment removes the GaN single crystal formed in the first to third embodiments from the growth substrate to form a GaN free-standing substrate. Is the method.

実施例1について説明する。本実施例では、第2の実施形態のように、サファイア基板S30を用いた。このサファイア基板S30として、直径2インチ(50.8mm)のものを用いた。そして、種結晶T10を作成するために、MOCVD法を用いた。   Example 1 will be described. In this example, a sapphire substrate S30 was used as in the second embodiment. A sapphire substrate S30 having a diameter of 2 inches (50.8 mm) was used. Then, the MOCVD method was used to produce the seed crystal T10.

ここで用いたキャリアガスは、水素(H2 )もしくは窒素(N2 )もしくは水素と窒素との混合気体(H2 +N2 )である。窒素源として、アンモニアガス(NH3 )を用いた。Ga源として、トリメチルガリウム(Ga(CH3 3 :以下、「TMG」という。)を用いた。Al源として、トリメチルアルミニウム(Al(CH3 3 :以下、「TMA」という。)を用いた。 The carrier gas used here is hydrogen (H 2 ), nitrogen (N 2 ), or a mixed gas of hydrogen and nitrogen (H 2 + N 2 ). Ammonia gas (NH 3 ) was used as a nitrogen source. Trimethylgallium (Ga (CH 3 ) 3 : hereinafter referred to as “TMG”) was used as the Ga source. Trimethylaluminum (Al (CH 3 ) 3 : hereinafter referred to as “TMA”) was used as the Al source.

まず、低温バッファ層120として、GaNから成る層を形成した。次に、低温バッファ層120の上にGaN層130を形成した。このGaN層の厚みは、8μmである。次に、GaN層130の上にAlGaN層140を形成した。AlGaN層140におけるAlの組成比は、0.1であった。AlGaN層140の厚みは、100nmである。   First, a layer made of GaN was formed as the low temperature buffer layer 120. Next, a GaN layer 130 was formed on the low temperature buffer layer 120. The thickness of this GaN layer is 8 μm. Next, an AlGaN layer 140 was formed on the GaN layer 130. The Al composition ratio in the AlGaN layer 140 was 0.1. The thickness of the AlGaN layer 140 is 100 nm.

続いて、フォトリソグラフィーにより、凹部X11を形成した。凹部X11の深さD1を1μmとした。凹部X11の幅W1を20μmとした。隣り合う凹部X11間の間隔W2を20μmとした。これにより、種結晶T10を作成した。   Subsequently, the recess X11 was formed by photolithography. The depth D1 of the recess X11 was 1 μm. The width W1 of the recess X11 was 20 μm. The interval W2 between the adjacent recesses X11 was 20 μm. Thereby, seed crystal T10 was created.

次に、種結晶10を原材料とともに、坩堝の内部に入れた。材料は、Gaを30g、Nを30g、Cを80mgとした。このときのフラックスにおける炭素比を、0.5mol%とした。そして、坩堝内部の温度を、890℃とした。坩堝内部の圧力を3MPaとした。結晶を成長させるために、原材料を適宜反転しつつ、20rpmで攪拌部材を攪拌することとした。そして、育成時間を30時間とした。   Next, the seed crystal 10 was put together with the raw materials into the crucible. The material was 30 g of Ga, 30 g of N, and 80 mg of C. The carbon ratio in the flux at this time was 0.5 mol%. The temperature inside the crucible was set to 890 ° C. The pressure inside the crucible was 3 MPa. In order to grow crystals, the stirring member was stirred at 20 rpm while appropriately inverting the raw materials. The breeding time was 30 hours.

その結果、膜厚0.9mmのGaN結晶が得られた。空洞X13が形成されたことをSEMで確認した。育成後の降温時にサファイア基板S30とGaN結晶とを剥離した。得られた単結晶の転位密度は、1×104 /cm2 以下であった。 As a result, a GaN crystal having a thickness of 0.9 mm was obtained. It was confirmed by SEM that the cavity X13 was formed. The sapphire substrate S30 and the GaN crystal were separated when the temperature was lowered after the growth. The dislocation density of the obtained single crystal was 1 × 10 4 / cm 2 or less.

実施例2について説明する。実施例2で行った実験の条件は、実施例1の条件とほぼ同じである。実施例1と異なる点は、第1の実施形態のように、直径4インチ(101.6mm)のGaN基板を用いたことである。   Example 2 will be described. The conditions of the experiment performed in Example 2 are almost the same as the conditions of Example 1. The difference from Example 1 is that a GaN substrate having a diameter of 4 inches (101.6 mm) was used as in the first embodiment.

その結果、膜厚1.5mmのGaN結晶が得られた。なお、坩堝の内部の温度を、1℃/minの速さで冷却した。また、サファイア基板S30からGaN結晶が自然に剥離した。   As a result, a GaN crystal having a thickness of 1.5 mm was obtained. The temperature inside the crucible was cooled at a rate of 1 ° C./min. In addition, the GaN crystal naturally separated from the sapphire substrate S30.

320…低温バッファ層
330…GaN層(下地層)
140、340…AlGaN層
141、143、331、341、343…側面
142、144、342、344…表面
332…底面
333…斜面
150、350…GaN層
151…底面
152…一部
153…残部
G10…GaN基板
G11…側面
G12…底面
G13…斜面
S30…サファイア基板
S34…底面
T10、T11、T30、T31…種結晶
W1、W3、W7、W9…開口幅
W2、W4、W8、W10…間隔
D1、D2、D4…深さ
X11、X12、X31、X32、X41…凹部
X13、X33…非結晶部
320 ... low temperature buffer layer 330 ... GaN layer (underlayer)
140, 340 ... AlGaN layers 141, 143, 331, 341, 343 ... side surfaces 142, 144, 342, 344 ... surface 332 ... bottom surface 333 ... slope 150, 350 ... GaN layer 151 ... bottom surface 152 ... part 153 ... remaining G10 ... GaN substrate G11 ... side G12 ... bottom G13 ... slope S30 ... sapphire substrate S34 ... bottom T10, T11, T30, T31 ... seed crystals W1, W3, W7, W9 ... opening widths W2, W4, W8, W10 ... intervals D1, D2 , D4: Depth X11, X12, X31, X32, X41 ... Recess X13, X33 ... Non-crystalline part

Claims (15)

フラックスを使用してIII 族窒化物半導体単結晶を成長させるIII 族窒化物半導体単結晶の製造方法において、
下地層の上にAlを含有するAlX InY Ga(1-X-Y) N(0<X,0≦Y,X+Y≦1)から成るマスク層を形成するマスク層形成工程と、
前記マスク層の厚みの全部および前記下地層の厚みの一部を除去することにより前記下地層の露出している凹部を複数箇所に形成する凹部形成工程と、
III 族窒化物半導体単結晶が前記凹部の表面を覆わないように前記III 族窒化物半導体単結晶を成長させる半導体単結晶形成工程と、
前記III 族窒化物半導体単結晶を前記下地層から剥離させる半導体単結晶分離工程と、
を有し、
前記半導体単結晶形成工程では、
フラックスにより前記凹部に露出している前記下地層をメルトバックさせて前記凹部を広げて斜面を露出させ、その凹部にフラックスの成分で満たされた非結晶部を形成するとともに、前記マスク層の表面から前記III 族窒化物半導体単結晶を成長させて前記マスク層の表面および前記非結晶部の上に前記III 族窒化物半導体単結晶を形成すること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In a method for producing a group III nitride semiconductor single crystal using a flux to grow a group III nitride semiconductor single crystal,
A mask layer forming step of forming a mask layer made of Al X In Y Ga (1-XY) N (0 <X, 0 ≦ Y, X + Y ≦ 1) containing Al on the underlayer;
A recess forming step of forming the exposed recesses of the base layer at a plurality of locations by removing the entire thickness of the mask layer and a part of the thickness of the base layer;
A semiconductor single crystal forming step of the group III nitride semiconductor single crystal growing said Group III nitride semiconductor single crystal so as not to cover the surface of the recess,
A semiconductor single crystal separation step of peeling the group III nitride semiconductor single crystal from the underlayer;
Have
In the semiconductor single crystal forming step,
The underlayer exposed in the recess is melt-backed by flux to widen the recess to expose the slope, and in the recess, an amorphous portion filled with a flux component is formed, and the surface of the mask layer The group III nitride semiconductor single crystal is grown from the surface to form the group III nitride semiconductor single crystal on the surface of the mask layer and the amorphous portion . A method for producing a semiconductor single crystal.
請求項1に記載のIII 族窒化物半導体単結晶の製造方法において、
前記半導体単結晶形成工程では、
メルトバックにより、前記下地層の(1,0,−1,1)面を露出させた後に、前記III 族窒化物半導体単結晶を成長させること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of Claim 1,
In the semiconductor single crystal forming step,
The Group III nitride semiconductor single crystal is grown by exposing the (1, 0, -1, 1) plane of the underlayer by meltback, and then growing the Group III nitride semiconductor single crystal. Method.
請求項1または請求項2に記載のIII 族窒化物半導体単結晶の製造方法において、
前記マスク層形成工程では、
前記マスク層としてAlGaN層を形成すること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of Claim 1 or Claim 2 ,
In the mask layer forming step,
A method for producing a group III nitride semiconductor single crystal, comprising forming an AlGaN layer as the mask layer.
請求項1から請求項3までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記マスク層形成工程では、
前記マスク層におけるAl組成比Xを0.02以上1.00以下の範囲内とすること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 3 ,
In the mask layer forming step,
A method for producing a group III nitride semiconductor single crystal, wherein the Al composition ratio X in the mask layer is in the range of 0.02 to 1.00.
請求項4に記載のIII 族窒化物半導体単結晶の製造方法において、
前記マスク層形成工程では、
前記マスク層におけるAl組成比Xを0.03以上0.50以下の範囲内とすること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal according to claim 4 ,
In the mask layer forming step,
A method for producing a group III nitride semiconductor single crystal, wherein the Al composition ratio X in the mask layer is in the range of 0.03 to 0.50.
請求項1から請求項5までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記半導体単結晶形成工程では、
メルトバックにより、前記下地層のc面を露出させないこと
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 5 ,
In the semiconductor single crystal forming step,
A method for producing a group III nitride semiconductor single crystal, wherein the c-plane of the underlayer is not exposed by meltback.
請求項1から請求項6までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記マスク層の厚みを、2nm以上2μm以下の範囲内とすること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 6 ,
A method for producing a group III nitride semiconductor single crystal, wherein the thickness of the mask layer is in the range of 2 nm to 2 μm.
請求項1から請求項7までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記フラックスとして、炭素(C)の濃度が0.01mol/l以上2mol/l以下の範囲内のものを用いること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 7 ,
A method for producing a group III nitride semiconductor single crystal, wherein the flux has a carbon (C) concentration within a range of 0.01 mol / l to 2 mol / l.
請求項1から請求項8までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記凹部形成工程では、
開口幅が1μm以上500μm以下の範囲内の凹部を形成すること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 8 ,
In the recess forming step,
A method for producing a group III nitride semiconductor single crystal, wherein a recess having an opening width in a range of 1 μm to 500 μm is formed.
請求項1から請求項9までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
複数の前記凹部は、
前記マスク層の表面上に格子状に配置されていること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 9 ,
The plurality of recesses are
A method for producing a group III nitride semiconductor single crystal, which is arranged in a lattice pattern on the surface of the mask layer.
請求項1から請求項9までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
複数の前記凹部は、
ストライプ状に配置されていること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
In the manufacturing method of the group III nitride semiconductor single crystal of any one of Claim 1- Claim 9 ,
The plurality of recesses are
A method for producing a group III nitride semiconductor single crystal, wherein the group III nitride semiconductor single crystals are arranged in a stripe shape.
請求項1から請求項11までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記マスク層形成工程の前に、
前記下地層として、GaN層を形成する下地層形成工程を有すること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
The method for producing a group III nitride semiconductor single crystal according to any one of claims 1 to 11 ,
Before the mask layer forming step,
A method for producing a group III nitride semiconductor single crystal comprising a step of forming an underlayer for forming a GaN layer as the underlayer.
請求項1から請求項12までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記下地層が、
GaN基板であること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
The method for producing a group III nitride semiconductor single crystal according to any one of claims 1 to 12 ,
The underlayer is
A method for producing a group III nitride semiconductor single crystal, which is a GaN substrate.
請求項1から請求項12までのいずれか1項に記載のIII 族窒化物半導体単結晶の製造方法において、
前記下地層が、
サファイア基板に形成されたGaN層であること
を特徴とするIII 族窒化物半導体単結晶の製造方法。
The method for producing a group III nitride semiconductor single crystal according to any one of claims 1 to 12 ,
The underlayer is
A method for producing a group III nitride semiconductor single crystal, which is a GaN layer formed on a sapphire substrate.
フラックスを使用して成長基板にGaN単結晶を成長させるGaN基板の製造方法において、
下地層の上にAlを含有するAlX InY Ga(1-X-Y) N(0<X,0≦Y,X+Y≦1)から成るマスク層を形成するマスク層形成工程と、
前記マスク層の厚みの全部および前記下地層の厚みの一部を除去することにより前記下地層の露出している凹部を複数箇所に形成する凹部形成工程と、
GaN単結晶が前記凹部の表面を覆わないように前記GaN単結晶を成長させる半導体単結晶形成工程と、
前記GaN単結晶を前記下地層から剥離させる半導体単結晶分離工程と、
を有し、
前記半導体単結晶形成工程では、
フラックスにより前記凹部に露出している前記下地層をメルトバックさせて前記凹部を広げて斜面を露出させ、その凹部にフラックスの成分で満たされた非結晶部を形成するとともに、前記マスク層の表面から前記GaN単結晶を成長させて前記マスク層の表面および前記非結晶部の上に前記GaN単結晶を形成すること
を特徴とするGaN基板の製造方法。
In a method for manufacturing a GaN substrate, in which a GaN single crystal is grown on a growth substrate using a flux,
A mask layer forming step of forming a mask layer made of Al X In Y Ga (1-XY) N (0 <X, 0 ≦ Y, X + Y ≦ 1) containing Al on the underlayer;
A recess forming step of forming the exposed recesses of the base layer at a plurality of locations by removing the entire thickness of the mask layer and a part of the thickness of the base layer;
A semiconductor single crystal forming step of the GaN single crystal growing said GaN single crystal so as not to cover the surface of the recess,
A semiconductor single crystal separation step of peeling the GaN single crystal from the underlayer;
Have
In the semiconductor single crystal forming step,
The underlayer exposed in the recess is melt-backed by flux to widen the recess to expose the slope, and in the recess, an amorphous portion filled with a flux component is formed, and the surface of the mask layer The GaN single crystal is grown on the surface of the mask layer and the amorphous portion to form the GaN single crystal .
JP2012062530A 2012-02-08 2012-03-19 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate Expired - Fee Related JP5644797B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012062530A JP5644797B2 (en) 2012-03-19 2012-03-19 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate
CN201310048487.6A CN103243389B (en) 2012-02-08 2013-02-06 Manufacture the method for group III nitride semiconductor monocrystalline and manufacture the method for GaN substrate
US13/762,318 US9567693B2 (en) 2012-02-08 2013-02-07 Method for producing a group III nitride semiconductor single crystal and method for producing a GaN substrate
US15/365,316 US20170081780A1 (en) 2012-02-08 2016-11-30 METHOD FOR PRODUCING A GROUP III NITRIDE SEMICONDUCTOR SINGLE CRYSTAL AND METHOD FOR PRODUCING A GaN SUBSTRATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062530A JP5644797B2 (en) 2012-03-19 2012-03-19 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014220629A Division JP5811255B2 (en) 2014-10-29 2014-10-29 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate

Publications (2)

Publication Number Publication Date
JP2013193922A JP2013193922A (en) 2013-09-30
JP5644797B2 true JP5644797B2 (en) 2014-12-24

Family

ID=49393314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012062530A Expired - Fee Related JP5644797B2 (en) 2012-02-08 2012-03-19 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate

Country Status (1)

Country Link
JP (1) JP5644797B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183317B2 (en) * 2014-08-08 2017-08-23 豊田合成株式会社 Group III nitride semiconductor manufacturing method and group III nitride semiconductor wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4422473B2 (en) * 2003-01-20 2010-02-24 パナソニック株式会社 Method for manufacturing group III nitride substrate
JP4588340B2 (en) * 2003-03-20 2010-12-01 パナソニック株式会社 Method for manufacturing group III nitride substrate
JP4784922B2 (en) * 2004-12-14 2011-10-05 株式会社リコー Group III nitride crystal production method
JP5112983B2 (en) * 2008-08-06 2013-01-09 豊田合成株式会社 Group III nitride semiconductor manufacturing method and seed crystal for group III nitride semiconductor growth
WO2011001830A1 (en) * 2009-06-30 2011-01-06 日本碍子株式会社 Method for manufacturing iii metal nitride single crystal
JP5100919B2 (en) * 2011-03-22 2012-12-19 日本碍子株式会社 Method for producing gallium nitride layer and seed crystal substrate used therefor

Also Published As

Publication number Publication date
JP2013193922A (en) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5328931B2 (en) Low defect density free-standing gallium nitride substrate manufacturing method and device manufactured thereby
KR20120079393A (en) A method for manufacturing semiconductor light emitting device
JP2005343713A (en) Group iii-v nitride-based semiconductor self-standing substrate, its producing method, and group iii-v nitride-based semiconductor
JP6129784B2 (en) Method for manufacturing group III nitride substrate
CN102471920B (en) Method for producing group III metal nitride single crystal
JP2005350315A (en) Group iii-v nitride semiconductor self-standing substrate, its producing method, and group iii-v nitride semiconductor
KR20180061287A (en) Method for manufacturing a Group III nitride semiconductor substrate and method for manufacturing a Group III nitride semiconductor substrate
JP6212203B2 (en) Manufacturing method of nitride semiconductor single crystal substrate
JP2010208899A (en) Production method of group iii nitride semiconductor single crystal and production method of group iii nitride semiconductor single crystal substrate
JP2009167057A (en) Method for manufacturing nitride semiconductor substrate
JP5446945B2 (en) Nitride semiconductor single crystal and method for manufacturing nitride semiconductor substrate
JP5811255B2 (en) Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate
JP5233894B2 (en) Manufacturing method of nitride semiconductor free-standing substrate
JP2009208991A (en) Method for producing nitride semiconductor substrate
JP5644796B2 (en) Method for producing group III nitride semiconductor single crystal
JP2014240335A (en) METHOD OF ETCHING GROUP III NITRIDE SEMICONDUCTOR, METHOD OF PRODUCING GROUP III NITRIDE SEMICONDUCTOR CRYSTAL AND METHOD OF PRODUCING GaN SUBSTRATE
JP5999443B2 (en) Group III nitride semiconductor crystal manufacturing method and GaN substrate manufacturing method
JP5644797B2 (en) Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate
JP2009114061A (en) Method for manufacturing self-supporting substrate of group iii-v nitride-based semiconductor
JP5328682B2 (en) Method for producing group III nitride crystal and method for producing group III nitride semiconductor substrate
JP6083522B2 (en) Group III nitride semiconductor crystal manufacturing method and GaN substrate manufacturing method
JP2007197240A (en) Method for manufacturing gallium nitride single crystal substrate and gallium nitride single crystal substrate
JP2006306722A (en) MANUFACTURING METHOD OF GaN SINGLE CRYSTAL SUBSTRATE, AND GaN SINGLE CRYSTAL SUBSTRATE
JP5834952B2 (en) Manufacturing method of nitride semiconductor substrate
JP6083515B2 (en) Group III nitride semiconductor etching method, group III nitride semiconductor crystal manufacturing method, and GaN substrate manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees