JP5644670B2 - Manufacturing method of bonded SOI wafer - Google Patents

Manufacturing method of bonded SOI wafer Download PDF

Info

Publication number
JP5644670B2
JP5644670B2 JP2011112747A JP2011112747A JP5644670B2 JP 5644670 B2 JP5644670 B2 JP 5644670B2 JP 2011112747 A JP2011112747 A JP 2011112747A JP 2011112747 A JP2011112747 A JP 2011112747A JP 5644670 B2 JP5644670 B2 JP 5644670B2
Authority
JP
Japan
Prior art keywords
wafer
layer
soi
thin film
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011112747A
Other languages
Japanese (ja)
Other versions
JP2012243957A (en
Inventor
岡 哲史
哲史 岡
阿賀 浩司
浩司 阿賀
能登 宣彦
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011112747A priority Critical patent/JP5644670B2/en
Publication of JP2012243957A publication Critical patent/JP2012243957A/en
Application granted granted Critical
Publication of JP5644670B2 publication Critical patent/JP5644670B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、イオン注入剥離法を用いた貼り合わせSOIウェーハの製造方法に関し、特には、剥離後の薄膜SOI層の表面にエピタキシャル層を形成する工程を有する貼り合わせSOIウェーハの製造方法に関する。   The present invention relates to a method for manufacturing a bonded SOI wafer using an ion implantation separation method, and more particularly to a method for manufacturing a bonded SOI wafer having a step of forming an epitaxial layer on the surface of a thin film SOI layer after separation.

半導体素子用のウェーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層を形成したSOI(Silicon On Insulator)ウェーハがある。このSOIウェーハは、デバイス作製領域となる基板表層部のシリコン層(以下、SOI層と呼ぶことがある)が埋め込み酸化膜層(BOX層)により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。   As one of semiconductor device wafers, there is an SOI (Silicon On Insulator) wafer in which a silicon layer is formed on a silicon oxide film that is an insulating film. In this SOI wafer, a silicon layer (hereinafter sometimes referred to as an SOI layer) in the surface layer portion of the substrate serving as a device manufacturing region is electrically separated from the inside of the substrate by a buried oxide film layer (BOX layer). It has features such as small capacity and high radiation resistance. Therefore, effects such as high-speed and low-power consumption operation and prevention of soft errors are expected, and it is promising as a substrate for high-performance semiconductor elements.

このSOIウェーハを製造する代表的な方法として、ウェーハ貼り合わせ法やSIMOX法が挙げられる。
ウェーハ貼り合わせ法は、例えば2枚のシリコン単結晶ウェーハのうちの一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して2枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ(SOI層を形成するウェーハ(以下、ボンドウェーハ))を鏡面研磨等により薄膜化することによってSOIウェーハを製造する方法である。また、この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、予めボンドウェーハの内部に水素イオンまたは希ガスイオンの少なくとも1種類を注入してイオン注入層を形成しておき、貼り合わせ後にイオン注入層においてボンドウェーハを剥離するイオン注入剥離法と呼ばれる方法等がある。
Typical methods for manufacturing this SOI wafer include a wafer bonding method and a SIMOX method.
In the wafer bonding method, for example, after forming a thermal oxide film on one surface of two silicon single crystal wafers, the two wafers are brought into close contact with each other through the formed thermal oxide film, and a bonding heat treatment is performed. In this method, the bonding force is increased, and then one wafer (a wafer on which an SOI layer is formed (hereinafter referred to as a bond wafer)) is thinned by mirror polishing or the like to manufacture an SOI wafer. As a method for thinning, a bond wafer is ground and polished to a desired thickness, or at least one of hydrogen ions or rare gas ions is implanted into the bond wafer in advance to form an ion implantation layer. There is a method called an ion implantation separation method in which the bond wafer is separated from the ion implantation layer after bonding.

一方、SIMOX法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理(酸化膜形成熱処理)を行って注入した酸素とシリコンとを反応させてBOX層(埋め込み酸化膜層)を形成することによってSOI基板を製造する方法である。   On the other hand, in the SIMOX method, oxygen is ion-implanted into a single crystal silicon substrate, and then a high-temperature heat treatment (oxide film formation heat treatment) is performed to react the implanted oxygen and silicon to form a BOX layer (buried oxide film layer). This is a method for manufacturing an SOI substrate by forming a substrate.

上記の代表的な2つの手法のうち、ウェーハ貼り合わせ法は、作製されるSOI層やBOX層の厚さが自由に設定できるという優位性があるため、様々なデバイス用途に適用することが可能である。
特に、ウェーハ貼り合わせ法の一つであるイオン注入剥離法は、上記優位性に加え、さらに優れた膜厚均一性を有する特徴があり、ウェーハ全面で安定したデバイス特性を得ることが出来る。しかしながら、SOI層の厚さが数μmと厚くなると、イオン注入機の最大加速電圧の制限から、イオン注入剥離法だけでは対応することが出来なくなる。これを解決する方法として、イオン注入剥離法で作製した貼り合わせウェーハの表面にエピ成長を行う方法がある(特許文献1)。この方法を用いることで、SOI層の厚さを数μmと自由に厚く設定出来ると同時に、研削・研磨法による貼り合わせウェーハで得ることが出来ない、高いSOI層厚の均一性を得ることが出来る。
Of the two typical methods described above, the wafer bonding method has the advantage that the thickness of the SOI layer and BOX layer to be fabricated can be set freely, so it can be applied to various device applications. It is.
In particular, the ion implantation delamination method, which is one of the wafer bonding methods, has the characteristics of having excellent film thickness uniformity in addition to the above-described advantages, and can obtain stable device characteristics over the entire wafer surface. However, when the thickness of the SOI layer is as thick as several μm, it cannot be handled by the ion implantation separation method alone due to the limitation of the maximum acceleration voltage of the ion implanter. As a method for solving this, there is a method of performing epi-growth on the surface of a bonded wafer produced by an ion implantation separation method (Patent Document 1). By using this method, the thickness of the SOI layer can be freely set to several μm, and at the same time, it is possible to obtain a high uniformity of the SOI layer thickness that cannot be obtained with a bonded wafer by a grinding / polishing method. I can do it.

一方、イオン注入剥離法により作製された貼り合わせSOIウェーハにおいて、デバイス構造上の要求から、低抵抗率のSOI層をシード層としてその上に通常抵抗率(1〜20Ωcm程度)のエピタキシャル層を形成したSOIウェーハが必要とされる場合がある。   On the other hand, in a bonded SOI wafer manufactured by an ion implantation separation method, an epitaxial layer having a normal resistivity (about 1 to 20 Ωcm) is formed thereon using a low resistivity SOI layer as a seed layer due to demands on the device structure. In some cases, an SOI wafer is required.

ところで、貼り合わせSOIウェーハは、その断面構造に起因してSOI層側が凸形状に反ることが知られている。この反りは大きくなると、デバイス製造プロセスのフォトリソ工程等において不良の原因となる。そこで、この貼り合わせSOIウェーハの反りを抑制するため、特許文献2、特許文献3では、貼り合わせ前のベースウェーハに、貼り合わせ面側が凹形状となるような反りを予め形成しておくことが記載されている。また、特許文献4には、作製された貼り合わせSOIウェーハのベースウェーハの上下面(貼り合わせ面側と裏面側)の酸化膜厚を調整することによって、反りを低減できることが記載されている。   Incidentally, it is known that the bonded SOI wafer is warped in a convex shape on the SOI layer side due to its cross-sectional structure. When this warpage becomes large, it becomes a cause of defects in a photolithography process of the device manufacturing process. Therefore, in order to suppress the warping of the bonded SOI wafer, in Patent Documents 2 and 3, warping in which the bonding surface side has a concave shape is formed in advance on the base wafer before bonding. Have been described. Patent Document 4 describes that warpage can be reduced by adjusting the oxide film thickness on the upper and lower surfaces (bonding surface side and back surface side) of the base wafer of the manufactured bonded SOI wafer.

特開2000−30995号公報JP 2000-30995 A 特開平3−55822号公報Japanese Patent Laid-Open No. 3-55822 特開2009−302163号公報JP 2009-302163 A 特開平03−250615号公報Japanese Patent Laid-Open No. 03-250615

イオン注入剥離法で貼り合わせSOIウェーハを作製する場合においても、その断面構造に起因してSOI層側が凸形状に反るが、イオン注入剥離法でSOI層を形成する場合、形成されるSOI層は1μm以下(多くの場合、数100nm以下)の薄膜であるので、特許文献4に記載されている様に、ベースウェーハの上下面(貼り合わせ面側と裏面側)に同等の酸化膜を形成することによって反りを十分に低減することができる。
しかしながら、イオン注入剥離法で作製された貼り合わせSOIウェーハのSOI層の表面にエピタキシャル層を数μm程度形成すると、SOIウェーハが大きく反ってしまうという問題点があることが判明した。
Even when a bonded SOI wafer is manufactured by an ion implantation separation method, the SOI layer side warps in a convex shape due to the cross-sectional structure, but when an SOI layer is formed by an ion implantation separation method, the formed SOI layer Is a thin film of 1 μm or less (in many cases, several 100 nm or less), and as described in Patent Document 4, equivalent oxide films are formed on the upper and lower surfaces (bonded surface side and back surface side) of the base wafer. By doing so, warpage can be sufficiently reduced.
However, it has been found that when an epitaxial layer is formed on the surface of the SOI layer of a bonded SOI wafer manufactured by the ion implantation separation method, the SOI wafer is greatly warped.

本発明は、上記問題に鑑みてなされたものであって、イオン注入剥離法を用いた貼り合わせSOIウェーハの製造方法において、剥離後の薄膜SOI層の表面にエピタキシャル層を形成した場合に発生する反りを抑制する方法を提供することを目的とする。   The present invention has been made in view of the above problems, and occurs when an epitaxial layer is formed on the surface of a thin film SOI layer after peeling in a method for manufacturing a bonded SOI wafer using an ion implantation peeling method. It aims at providing the method of suppressing curvature.

上記課題を解決するため、本発明では、シリコン単結晶からなるボンドウェーハの表面から水素又は希ガスのうち少なくとも1種類のガスイオンをイオン注入して前記ボンドウェーハ内にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせ、前記イオン注入層でボンドウェーハを剥離することによって薄膜SOI層を形成した後、該薄膜SOI層の表面に、エピタキシャル層を堆積する貼り合わせSOIウェーハの製造方法において、
表面から少なくとも前記イオン注入層を形成する深さまでの領域がボロンをドーパントとする抵抗率が0.1Ωcm以下であるシリコン単結晶ウェーハを前記ボンドウェーハとして用いることによって前記薄膜SOI層をp型薄膜SOI層とし、該p型薄膜SOI層の表面に堆積する前記エピタキシャル層の抵抗率を0.1Ωcmより高い抵抗率とした場合に発生する反りを抑制するため、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を調整することを特徴とする貼り合わせSOIウェーハの製造方法を提供する。
In order to solve the above problems, in the present invention, an ion implantation layer is formed in the bond wafer by ion-implanting at least one gas ion of hydrogen or a rare gas from the surface of a bond wafer made of a silicon single crystal, After bonding the ion-implanted surface of the bond wafer and the surface of the base wafer through an insulating film, a thin-film SOI layer is formed by peeling the bond wafer with the ion-implanted layer, and then on the surface of the thin-film SOI layer. In the method of manufacturing a bonded SOI wafer for depositing an epitaxial layer,
The thin film SOI layer is formed as a p + type thin film by using, as the bond wafer, a silicon single crystal wafer having a resistivity of 0.1 Ωcm or less with boron as a dopant in a region from the surface to at least the depth at which the ion implantation layer is formed. In order to suppress warpage that occurs when the resistivity of the epitaxial layer deposited on the surface of the p + type thin film SOI layer is higher than 0.1 Ωcm, the p before formation of the epitaxial layer is formed. Provided is a method for manufacturing a bonded SOI wafer, wherein the shape of an SOI wafer having a + -type thin film SOI layer is adjusted.

上述したように、デバイス構造上の要求から、イオン注入剥離法により形成された低抵抗率のSOI層をシード層としてその上に通常抵抗率(1〜20Ωcm程度)のエピタキシャル層を形成したSOIウェーハが必要とされる場合がある。しかし、イオン注入剥離法により形成された、抵抗率が0.1Ωcm以下である低抵抗率のp型薄膜SOI層の表面に、これより高い抵抗率を有するエピタキシャル層を形成する場合に、反りが発生する場合がある。
本発明の貼り合わせSOIウェーハの製造方法であれば、エピタキシャル層形成前のp型薄膜SOI層を有するSOIウェーハの形状を調整することによって、イオン注入剥離法により形成された薄膜SOI層の表面にエピタキシャル層を形成した場合に発生する反りを抑制することができる。
As described above, an SOI wafer in which an epitaxial layer having a normal resistivity (about 1 to 20 Ωcm) is formed thereon using a low resistivity SOI layer formed by an ion implantation delamination method as a seed layer due to requirements on the device structure. May be required. However, when an epitaxial layer having a higher resistivity is formed on the surface of a p + type thin film SOI layer having a resistivity of 0.1 Ωcm or less and having a resistivity of 0.1 Ωcm or less formed by the ion implantation delamination method, warping is caused. May occur.
If it is the manufacturing method of the bonded SOI wafer of this invention, the surface of the thin film SOI layer formed by the ion implantation peeling method is adjusted by adjusting the shape of the SOI wafer which has the p + type thin film SOI layer before epitaxial layer formation It is possible to suppress warping that occurs when an epitaxial layer is formed.

またこのとき、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を、平坦又は凹形状に調整することが好ましい。 At this time, it is preferable that the shape of the SOI wafer having the p + type thin film SOI layer before the formation of the epitaxial layer is adjusted to a flat or concave shape.

抵抗率が0.1Ωcm以下である低抵抗率のp型薄膜SOI層の表面に、これより高い抵抗率を有するエピタキシャル層を形成する場合に発生する反りは、SOI層側が凸形状となるため、エピタキシャル層形成前のp型薄膜SOI層を有するSOIウェーハの形状を、平坦又は凹形状にすることで、凸形状の反りを確実に抑制することができるため好ましい。 Warpage that occurs when an epitaxial layer having a higher resistivity is formed on the surface of a low resistivity p + type thin film SOI layer having a resistivity of 0.1 Ωcm or less, because the SOI layer side has a convex shape. It is preferable to make the shape of the SOI wafer having the p + type thin film SOI layer before forming the epitaxial layer flat or concave, since the convex warpage can be surely suppressed.

またこのとき、前記ベースウェーハとして、貼り合わせ面側が凹形状を有するシリコン単結晶ウェーハを用いることによって、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を調整することが好ましい。
また、前記ベースウェーハの裏面にシリコン酸化膜を形成することによって、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を調整することが好ましい。
At this time, the shape of the SOI wafer having the p + type thin film SOI layer before the epitaxial layer formation can be adjusted by using a silicon single crystal wafer having a concave shape on the bonding surface side as the base wafer. preferable.
Further, it is preferable to adjust the shape of the SOI wafer having the p + type thin film SOI layer before forming the epitaxial layer by forming a silicon oxide film on the back surface of the base wafer.

このように、エピタキシャル層形成前のp型薄膜SOI層を有するSOIウェーハの形状を調整する方法として、ベースウェーハとして貼り合わせ面側が凹形状を有するウェーハを使用する方法、及び、ベースウェーハの裏面にシリコン酸化膜を形成する方法が挙げられる。 As described above, as a method for adjusting the shape of the SOI wafer having the p + type thin film SOI layer before forming the epitaxial layer, a method of using a wafer having a concave shape on the bonding surface side as a base wafer, and the back surface of the base wafer And a method of forming a silicon oxide film.

またこのとき、前記p型薄膜SOI層の抵抗率を0.01Ωcm以下とし、前記エピタキシャル層の抵抗率を1Ωcm以上とすることが好ましい。 At this time, it is preferable that the resistivity of the p + type thin film SOI layer is 0.01 Ωcm or less and the resistivity of the epitaxial layer is 1 Ωcm or more.

このように、p型薄膜SOI層の抵抗率が0.01Ωcm以下の場合に、抵抗率が1Ωcm以上のエピタキシャル層を形成すると、反りが著しく大きくなるため、本発明の貼り合わせSOIウェーハの製造方法を好適に利用することができる。 As described above, when the resistivity of the p + type thin film SOI layer is 0.01 Ωcm or less, if an epitaxial layer having a resistivity of 1 Ωcm or more is formed, the warpage is remarkably increased. Therefore, the bonded SOI wafer of the present invention is manufactured. The method can be suitably used.

以上説明したように、本発明の貼り合わせSOIウェーハの製造方法によれば、イオン注入剥離法を用いた貼り合わせSOIウェーハの製造方法において、剥離後の薄膜SOI層の表面にエピタキシャル層を堆積した場合に発生する反りを抑制することができる。   As described above, according to the bonded SOI wafer manufacturing method of the present invention, in the bonded SOI wafer manufacturing method using the ion implantation peeling method, the epitaxial layer is deposited on the surface of the thin film SOI layer after peeling. Warpage that occurs in some cases can be suppressed.

本発明の貼り合わせSOIウェーハの製造方法の一例を示した工程フロー図を示す。The process flowchart which showed an example of the manufacturing method of the bonding SOI wafer of this invention is shown. 本発明の貼り合わせSOIウェーハの製造方法の別の一例を示した工程フロー図を示す。The process flowchart which showed another example of the manufacturing method of the bonding SOI wafer of this invention is shown. 実験例において、抵抗率が異なるボンドウェーハを用いてイオン注入剥離法により形成した抵抗率が異なるSOI層(シード層)にエピタキシャル層を堆積した場合の反りの大きさを比較した図である。In an experimental example, it is the figure which compared the magnitude | size of the curvature at the time of depositing an epitaxial layer in the SOI layer (seed layer) from which the resistivity formed by the ion implantation peeling method using the bond wafer from which resistivity differs.

以下、本発明について、より詳細に説明する。
本発明者らは、イオン注入剥離法により抵抗率の異なるSOI層を有するSOIウェーハを製造し、抵抗率の異なるSOI層をシード層としてそれぞれエピタキシャル層を堆積した場合、エピタキシャル層を形成する前のSOIウェーハの反りはほぼ同等であるにも関わらず、エピタキシャル層形成後は抵抗率が低いSOI層をシード層としたSOIウェーハの方が反りが大きくなることを発見した。
そして、発明者らが更に詳細に調査した結果、エピタキシャル層を形成した場合にSOIウェーハが大きく反るという問題は、SOI層がボロンをドーパントとするp型(抵抗率0.1Ωcm以下、特には0.01Ωcm以下)SOI層であり、かつ、エピタキシャル層の抵抗率がシード層であるSOI層よりも高い抵抗率(0.1Ωcmより高い抵抗率、特には1Ωcm以上)の場合にSOI層側が凸形状となるように反ることを見出した。
Hereinafter, the present invention will be described in more detail.
The inventors of the present invention manufactured an SOI wafer having SOI layers with different resistivity by an ion implantation delamination method, and deposited an epitaxial layer using an SOI layer with a different resistivity as a seed layer, before forming the epitaxial layer. Although the warpage of the SOI wafer is almost the same, it has been found that the warpage of the SOI wafer using the SOI layer having a low resistivity as a seed layer becomes larger after the formation of the epitaxial layer.
As a result of detailed investigations by the inventors, the problem that the SOI wafer greatly warps when an epitaxial layer is formed is that the SOI layer is p + type (resistivity is 0.1 Ωcm or less, especially boron) as a dopant. Is 0.01 Ωcm or less) and the resistivity of the epitaxial layer is higher than that of the SOI layer as the seed layer (more than 0.1 Ωcm, particularly 1 Ωcm or more), the SOI layer side It has been found that it is warped to have a convex shape.

一般的に、SOIウェーハではない通常のシリコン単結晶ウェーハにエピタキシャル層を形成する場合、エピタキシャル成長用シリコンウェーハにおける抵抗値とエピタキシャル層における抵抗値とが異なると、反りが発生することについては従来から知られていた現象である(特許文献3等)。
しかしながら、イオン注入剥離法で作製された貼り合わせSOIウェーハの場合、p型のSOI層は数100nm程度の薄膜であり、その下部には同程度の厚さのシリコン酸化膜等の絶縁膜を介して、SOI層の1000倍以上の厚さを有するベースウェーハ(通常抵抗率)が存在するにもかかわらず、SOI層上に数μmのエピタキシャル層を形成しただけでSOI層側が凸形状となる方向に大きく反ってしまうことは、当業者と言えど予測していなかった現象であった。
In general, when an epitaxial layer is formed on a normal silicon single crystal wafer that is not an SOI wafer, warping occurs if the resistance value of the epitaxial growth silicon wafer is different from the resistance value of the epitaxial layer. This is a phenomenon that has been observed (Patent Document 3 etc.).
However, in the case of a bonded SOI wafer manufactured by an ion implantation separation method, the p + type SOI layer is a thin film of about several hundred nm, and an insulating film such as a silicon oxide film of the same thickness is formed below the p + type SOI layer. Thus, even if a base wafer (usually resistivity) having a thickness 1000 times or more that of the SOI layer exists, the SOI layer side has a convex shape only by forming an epitaxial layer of several μm on the SOI layer. It was a phenomenon that even those skilled in the art had not predicted that the direction would greatly warp.

イオン注入剥離法で作製したSOIウェーハのp型薄膜SOI層の表面に、エピタキシャル成長を行うことにより反りが大きくなってしまう現象は、格子定数の小さいp型薄膜SOI層(シード層)の上に、それよりも格子定数の大きいエピタキシャル層を成長させることに起因するものである。イオン注入剥離法で作製されたp型薄膜SOI層は100nm程度と薄いものの、p型薄膜SOI層/絶縁膜層/ベースウェーハの各界面は強く結合しているために、あたかもウェーハ全体がp型のシリコン単結晶ウェーハ(p型ウェーハ)と同等とみなせるようになり、SOI構造でない通常のシリコン単結晶ウェーハにエピタキシャル層を形成する場合と同様に、p型薄膜SOI層とエピタキシャル層の抵抗率とが異なると、反りが発生するものと考えられる。 The phenomenon that the warpage increases due to epitaxial growth on the surface of the p + type thin film SOI layer of the SOI wafer produced by the ion implantation delamination method is the phenomenon that occurs on the p + type thin film SOI layer (seed layer) having a small lattice constant. Further, this is caused by growing an epitaxial layer having a larger lattice constant than that. Although the p + type thin film SOI layer manufactured by the ion implantation delamination method is as thin as about 100 nm, each interface of the p + type thin film SOI layer / insulating film layer / base wafer is strongly bonded. It can be regarded as equivalent to a p + -type silicon single crystal wafer (p + -type wafer), and in the same manner as when an epitaxial layer is formed on a normal silicon single crystal wafer having no SOI structure, the p + -type thin film SOI layer and the epitaxial layer are epitaxially formed. If the resistivity of the layer is different, warping is considered to occur.

本発明は、このような、イオン注入剥離法で形成されたp型薄膜SOI層をシード層としてエピタキシャル層を堆積した後のSOIウェーハの反りを抑制するために、エピタキシャル層形成前のp型薄膜SOI層を有するSOIウェーハの形状を調整することを特徴とする。以下、本発明について更に詳述する。 In the present invention, in order to suppress warping of the SOI wafer after the epitaxial layer is deposited using the p + type thin film SOI layer formed by the ion implantation separation method as a seed layer, the p + before the epitaxial layer formation is suppressed. The shape of the SOI wafer having the mold thin film SOI layer is adjusted. The present invention will be described in detail below.

図1、図2に本発明の貼り合わせSOIウェーハの製造方法の一例を示した工程フロー図を示す。
本発明は、シリコン単結晶からなるボンドウェーハ1の表面から水素又は希ガスのうち少なくとも1種類のガスイオンをイオン注入して前記ボンドウェーハ1内にイオン注入層2を形成し(図1(a)、(b))、前記ボンドウェーハ1のイオン注入した表面とベースウェーハ3の表面とを絶縁膜4を介して貼り合わせ(図1(c))、前記イオン注入層2でボンドウェーハ1を剥離することによって薄膜SOI層5を形成した後(図1(d))、該薄膜SOI層5の表面に、エピタキシャル層6を堆積する(図1(e))貼り合わせSOIウェーハの製造方法において、表面から少なくとも前記イオン注入層を形成する深さまでの領域がボロンをドーパントとする抵抗率が0.1Ωcm以下であるシリコン単結晶ウェーハを前記ボンドウェーハ1として用いることによって前記薄膜SOI層5をp型薄膜SOI層5とし、該p型薄膜SOI層5の表面に堆積する前記エピタキシャル層6の抵抗率を0.1Ωcmより高い抵抗率とした場合に発生する反りを抑制するため、前記エピタキシャル層形成前の前記p型薄膜SOI層5を有するSOIウェーハ10の形状を調整することを特徴とする貼り合わせSOIウェーハの製造方法である。
1 and 2 are process flow diagrams showing an example of a method for manufacturing a bonded SOI wafer according to the present invention.
In the present invention, at least one gas ion of hydrogen or a rare gas is ion-implanted from the surface of a bond wafer 1 made of a silicon single crystal to form an ion-implanted layer 2 in the bond wafer 1 (FIG. 1A ), (B)), the ion-implanted surface of the bond wafer 1 and the surface of the base wafer 3 are bonded together via an insulating film 4 (FIG. 1C), and the bond wafer 1 is bonded with the ion-implanted layer 2. After forming the thin film SOI layer 5 by peeling (FIG. 1 (d)), an epitaxial layer 6 is deposited on the surface of the thin film SOI layer 5 (FIG. 1 (e)). A silicon single crystal wafer having a resistivity of 0.1 Ωcm or less with boron as a dopant in a region from the surface to at least the depth at which the ion-implanted layer is formed is bonded to the bond wafer. The thin film SOI layer 5 and p + -type thin film SOI layer 5 by using a C 1, a high resistivity resistivity than 0.1Ωcm of the epitaxial layer 6 is deposited on the surface of the p + -type thin film SOI layer 5 In order to suppress the warpage that occurs when the epitaxial layer is formed, the shape of the SOI wafer 10 having the p + type thin film SOI layer 5 before the formation of the epitaxial layer is adjusted.

まず、図1(a)では、シリコン単結晶からなるボンドウェーハ1及びベースウェーハ3を準備する。
ここで、本発明の貼り合わせSOIウェーハの製造方法では、後工程(図1(b))でボンドウェーハ1の内部にイオン注入層2を形成するが、この際に、表面から少なくとも前記イオン注入層2を形成する深さまでの領域がボロンをドーパントとする抵抗率が0.1Ωcm以下であるシリコン単結晶ウェーハをボンドウェーハ1として用いる。抵抗率が0.1Ωcm以下であるシリコン単結晶ウェーハをボンドウェーハ1として用い、後工程(図1(d))でボンドウェーハ1をイオン注入層2で剥離することによって、p型薄膜SOI層5を有するSOIウェーハ10が製造される。
このようなボンドウェーハ1としては、ウェーハ全体にボロンがドープされ抵抗率が0.1Ωcm以下とされた、CZシリコン単結晶ウェーハを用いることができるが、表面に所望厚さで0.1Ωcm以下でボロンドープされたエピタキシャル層を有するシリコンエピタキシャルウェーハを用いることもできる。抵抗率の下限値は特に限定されないが、結晶性を考慮すると、0.005Ωcm以上とすることができる。
First, in FIG. 1A, a bond wafer 1 and a base wafer 3 made of a silicon single crystal are prepared.
Here, in the method for manufacturing a bonded SOI wafer according to the present invention, the ion implantation layer 2 is formed in the bond wafer 1 in a later step (FIG. 1B). At this time, at least the ion implantation is performed from the surface. A silicon single crystal wafer having a resistivity with boron as a dopant in the region up to the depth at which the layer 2 is formed is 0.1 Ωcm or less is used as the bond wafer 1. A silicon single crystal wafer having a resistivity of 0.1 Ωcm or less is used as the bond wafer 1, and the bond wafer 1 is peeled off by the ion implantation layer 2 in a subsequent process (FIG. 1D), thereby forming a p + type thin film SOI layer. 5 is manufactured.
As such a bond wafer 1, a CZ silicon single crystal wafer in which the entire wafer is doped with boron and has a resistivity of 0.1 Ωcm or less can be used, but the surface has a desired thickness of 0.1 Ωcm or less. A silicon epitaxial wafer having a boron-doped epitaxial layer can also be used. The lower limit of the resistivity is not particularly limited, but can be 0.005 Ωcm or more in consideration of crystallinity.

本発明は、このようなp型薄膜SOI層5の表面に、0.1Ωcmより高い抵抗率を有するエピタキシャル層6を堆積する場合に発生する反りを抑制するため、エピタキシャル層形成前のp型薄膜SOI層5を有するSOIウェーハ10の形状を調整することを特徴とする。エピタキシャル層6の抵抗率の上限値は特に限定されないが、例えば、100Ωcm以下とすることができる。 The present invention suppresses the warpage that occurs when the epitaxial layer 6 having a resistivity higher than 0.1 Ωcm is deposited on the surface of the p + -type thin film SOI layer 5, so that the p + before the epitaxial layer formation is suppressed. The shape of the SOI wafer 10 having the mold thin film SOI layer 5 is adjusted. Although the upper limit of the resistivity of the epitaxial layer 6 is not specifically limited, For example, it can be set to 100 Ωcm or less.

このp型薄膜SOI層5を有するSOIウェーハ10の形状を調整する方法としては、図1(a)のように、ベースウェーハ3として、貼り合わせ面側が凹形状を有するシリコン単結晶ウェーハを用いる方法が挙げられる。また、図2(a)のように、ベースウェーハ3’の裏面にシリコン酸化膜7を形成することによって、エピタキシャル層形成前のp型薄膜SOI層5を有するSOIウェーハ10の形状を調整することもできる。
尚、シリコン酸化膜7は、CVD法等によってベースウェーハ3’の裏面に形成することができる。
As a method for adjusting the shape of the SOI wafer 10 having the p + type thin film SOI layer 5, as shown in FIG. 1A, a silicon single crystal wafer having a concave shape on the bonding surface side is used as the base wafer 3. A method is mentioned. Further, as shown in FIG. 2A, the shape of the SOI wafer 10 having the p + type thin film SOI layer 5 before the epitaxial layer formation is adjusted by forming the silicon oxide film 7 on the back surface of the base wafer 3 ′. You can also
The silicon oxide film 7 can be formed on the back surface of the base wafer 3 ′ by a CVD method or the like.

次いで、図1(b)、図2(b)のように、ボンドウェーハ1及びベースウェーハ3(3’)のうちの少なくとも一方のウェーハ、ここではボンドウェーハ1に絶縁膜4を形成する。絶縁膜4の厚さ等は仕様により決定されるべきもので特に限定されるものではないが、例えば、熱酸化により約0.01〜2.0μm程度の厚さの絶縁膜4(酸化膜)を形成させることができる。   Next, as shown in FIGS. 1B and 2B, an insulating film 4 is formed on at least one of the bond wafer 1 and the base wafer 3 (3 ′), here, the bond wafer 1. The thickness and the like of the insulating film 4 should be determined according to specifications and are not particularly limited. For example, the insulating film 4 (oxide film) having a thickness of about 0.01 to 2.0 μm by thermal oxidation. Can be formed.

次に、ボンドウェーハ1の表面から水素または希ガスのうち少なくとも1種類のガスイオンをイオン注入してボンドウェーハ1内にイオン注入層2を形成する。図1(b)、図2(b)のように、絶縁膜4を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。   Next, at least one gas ion of hydrogen or a rare gas is ion-implanted from the surface of the bond wafer 1 to form an ion-implanted layer 2 in the bond wafer 1. If ion implantation is performed through the insulating film 4 as shown in FIGS. 1B and 2B, an effect of suppressing channeling of implanted ions can be obtained.

次に、図1(c)、図2(c)では、ボンドウェーハ1のイオン注入した表面とベースウェーハ3(3’)の表面とを絶縁膜4を介して貼り合わせる。通常は、常温の清浄な雰囲気下でボンドウェーハ1とベースウェーハ3(3’)の表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。   Next, in FIG. 1C and FIG. 2C, the ion-implanted surface of the bond wafer 1 and the surface of the base wafer 3 (3 ′) are bonded together via the insulating film 4. Normally, the wafers are bonded to each other without using an adhesive or the like by bringing the surfaces of the bond wafer 1 and the base wafer 3 (3 ') into contact with each other in a clean atmosphere at room temperature.

次に、図1(d)、図2(d)では、イオン注入層2でボンドウェーハ1を剥離することによって薄膜SOI層5を形成する。本発明においては、表面から少なくともイオン注入層2を形成する深さまでの領域がボロンをドーパントとする抵抗率が0.1Ωcm以下であるシリコン単結晶ウェーハをボンドウェーハ1として用いることで、p型薄膜SOI層5を有するSOIウェーハ10となる。
この剥離方法としては特に限定されないが、貼り合わせられたウェーハに対して、例えば不活性ガス雰囲気で500〜600℃程度の熱処理を行うことでボンドウェーハ1の剥離を行うことができる。また、剥離面に平坦化処理を施し、p型薄膜SOI層5を有するSOIウェーハ10とすることもできる。平坦化処理としては、CMP(Chemical Mechanical Polishing)による平坦化、還元性ガスや不活性ガス雰囲気中での高温熱処理による平坦化あるいは塩化水素ガスを含む雰囲気中での平坦化熱処理が一般的に知られている。
Next, in FIGS. 1D and 2D, the thin film SOI layer 5 is formed by peeling the bond wafer 1 with the ion implantation layer 2. In the present invention, a silicon single crystal wafer having a resistivity of 0.1 Ωcm or less with boron as a dopant in the region from the surface to at least the depth at which the ion-implanted layer 2 is formed is used as a bond wafer 1, thereby forming a p + type. The SOI wafer 10 having the thin film SOI layer 5 is obtained.
Although it does not specifically limit as this peeling method, For example, the bond wafer 1 can be peeled by performing the heat processing at about 500-600 degreeC with respect to the bonded wafer, for example by inert gas atmosphere. Alternatively, the peeling surface may be planarized to obtain an SOI wafer 10 having the p + type thin film SOI layer 5. As the planarization treatment, there are generally known planarization by CMP (Chemical Mechanical Polishing), planarization by high-temperature heat treatment in a reducing gas or inert gas atmosphere, or planarization heat treatment in an atmosphere containing hydrogen chloride gas. It has been.

本発明では、前述の図1(a)や図2(a)のようにベースウェーハとして貼り合わせ面側が凹形状を有するシリコン単結晶ウェーハを用いる、あるいはベースウェーハの裏面にシリコン酸化膜7を形成する等の方法によって、このp型薄膜SOI層5を有するSOIウェーハ10の形状を調整するため、次工程で0.1Ωcmより高い抵抗率を有するエピタキシャル層6を堆積しても、反りを抑制することが可能である。尚、p型薄膜SOI層5を有するSOIウェーハ10の形状は、平坦又は凹形状に調整することが好ましい。 In the present invention, as shown in FIGS. 1A and 2A, a silicon single crystal wafer having a concave shape on the bonding surface side is used as the base wafer, or a silicon oxide film 7 is formed on the back surface of the base wafer. In order to adjust the shape of the SOI wafer 10 having the p + type thin film SOI layer 5 by such a method as described above, even if an epitaxial layer 6 having a resistivity higher than 0.1 Ωcm is deposited in the next step, warpage is suppressed. Is possible. Note that the shape of the SOI wafer 10 having the p + -type thin film SOI layer 5 is preferably adjusted to be flat or concave.

その後、上記のように得られたp型薄膜SOI層5の表面に、抵抗率を0.1Ωcmより高い抵抗率としたエピタキシャル層6を堆積する(図1(e))、図2(e))。本発明においては、エピタキシャル層形成前のp型薄膜SOI層5を有するSOIウェーハ10の形状を調整しているため、堆積後のSOIウェーハの反りを抑制することができる。 Thereafter, an epitaxial layer 6 having a resistivity higher than 0.1 Ωcm is deposited on the surface of the p + -type thin film SOI layer 5 obtained as described above (FIG. 1E), and FIG. )). In the present invention, since the shape of the SOI wafer 10 having the p + type thin film SOI layer 5 before the epitaxial layer formation is adjusted, the warpage of the SOI wafer after deposition can be suppressed.

以下に実験例、本発明の実施例及び比較例を挙げて、本発明をより詳細に説明するが、これらは本発明を限定するものではない。   EXAMPLES The present invention will be described in more detail below with reference to experimental examples, examples of the present invention, and comparative examples, but these do not limit the present invention.

(実験例)
イオン注入剥離法によりSOIウェーハを作製するためのボンドウェーハとして、直径300mm、導電型p型(ボロンドープ)の抵抗率が異なるpウェーハを用い、p型SOI層(シード層)の抵抗率が異なるSOIウェーハ(BOX層厚150nm、SOI層厚150nm、ベースウェーハ厚775μm、ベースウェーハの裏面酸化膜なし)を数種類作製し、そのSOI層の表面に抵抗率10Ωcmのエピタキシャル層を1080℃で3.5μm形成した後、KLA−Tencor社製AFS3220を用いてSOIウェーハの反りを測定した。
シード層が低抵抗率(0.1Ωcm以下)であり、かつ、エピタキシャル層の抵抗率がSOI層よりも高い抵抗率(0.1Ωcmより高い抵抗率)の場合に、SOI層側が凸形状に反った。また、図3により、シード層の抵抗率が低い(特に0.01Ωcm以下)ほどエピタキシャル成長後の反りが大きくなることがわかる。(尚、いずれのSOIウェーハもSOI層側が凸形状を有していた。)
(Experimental example)
As a bond wafer for producing an SOI wafer by an ion implantation separation method, a p + wafer having a diameter of 300 mm and a conductivity type p-type (boron doped) having different resistivity is used, and the resistivity of the p + type SOI layer (seed layer) is Several different SOI wafers (BOX layer thickness 150 nm, SOI layer thickness 150 nm, base wafer thickness 775 μm, no backside oxide film on the base wafer) are produced, and an epitaxial layer having a resistivity of 10 Ωcm is formed at 1080 ° C. on the surface of the SOI layer. After forming 5 μm, warpage of the SOI wafer was measured using AFS3220 manufactured by KLA-Tencor.
When the seed layer has a low resistivity (0.1 Ωcm or less) and the resistivity of the epitaxial layer is higher than that of the SOI layer (a resistivity higher than 0.1 Ωcm), the SOI layer side warps in a convex shape. It was. FIG. 3 also shows that the warp after epitaxial growth increases as the resistivity of the seed layer is lower (particularly 0.01 Ωcm or less). (All SOI wafers had a convex shape on the SOI layer side.)

(実施例1)ベースウェーハに貼り合わせ面側が凹形状を有するシリコン単結晶ウェーハを使用した場合
イオン注入剥離法によりSOIウェーハを作製するためのボンドウェーハとして、直径300mm、結晶方位<100>、導電型p型(ボロンドープ)、抵抗率8.5mΩcmの鏡面研磨されたシリコン単結晶ウェーハを用意し、熱酸化により150nmの酸化膜を形成した後、酸化膜表面から水素イオンを5×1016/cmのドーズ量でボンドウェーハの表層部に注入した。
一方、ベースウェーハとして、直径300mm、結晶方位<100>、導電型p型(ボロンドープ)、抵抗率10Ωcmの鏡面研磨されたシリコン単結晶ウェーハを用意した。このベースウェーハは、貼り合わせ面側が凹形状を有するものであり、シリコン単結晶棒からウェーハをスライスする際に意図的に50μmの反りを有する様に作製したものである。
(Example 1) When a silicon single crystal wafer having a concave shape on the bonding surface side is used as a base wafer As a bond wafer for producing an SOI wafer by an ion implantation delamination method, a diameter of 300 mm, a crystal orientation <100>, conductivity After preparing a p-type (boron doped), mirror-polished silicon single crystal wafer with a resistivity of 8.5 mΩcm, forming an oxide film with a thickness of 150 nm by thermal oxidation, 5 × 10 16 / cm of hydrogen ions are formed from the oxide film surface. A dose of 2 was injected into the surface layer of the bond wafer.
On the other hand, a mirror-polished silicon single crystal wafer having a diameter of 300 mm, a crystal orientation <100>, a conductivity type p-type (boron doped), and a resistivity of 10 Ωcm was prepared as a base wafer. This base wafer has a concave shape on the bonding surface side, and is produced so as to intentionally have a warp of 50 μm when the wafer is sliced from a silicon single crystal rod.

ボンドウェーハのイオン注入を行った表面と、ベースウェーハの凹側の表面とを酸化膜を介して貼り合わせた後、非酸化性雰囲気で熱処理することによりイオン注入層で剥離し、剥離面の平坦化処理を行い、150nmの薄膜SOI層を有するSOIウェーハを作製した。作製されたSOIウェーハは、SOI層側が凹で反りの大きさは10μmであった。
このSOI層の表面に、1080℃で3.5μmのエピタキシャル層(抵抗率10Ωcm)を形成し、反りを測定した結果、SOI層側が凸形状で反りの大きさは10μmと極めて小さい値となった。
After bonding the ion-implanted surface of the bond wafer and the concave-side surface of the base wafer via an oxide film, the surface is peeled off by the ion-implanted layer by heat treatment in a non-oxidizing atmosphere, and the release surface is flat. An SOI wafer having a thin film SOI layer with a thickness of 150 nm was manufactured. The manufactured SOI wafer was concave on the SOI layer side and the warpage was 10 μm.
A 3.5 μm epitaxial layer (resistivity 10 Ωcm) was formed on the surface of the SOI layer at 1080 ° C., and the warpage was measured. As a result, the SOI layer side was convex and the warpage was as small as 10 μm. .

(実施例2)ベースウェーハの裏面にCVD酸化膜を形成した場合
イオン注入剥離法によりSOIウェーハを作製するためのボンドウェーハとして、直径300mm、結晶方位<100>、導電型p型(ボロンドープ)、抵抗率8.5mΩcmの鏡面研磨されたシリコン単結晶ウェーハを用意し、熱酸化により150nmの酸化膜を形成した後、酸化膜表面から水素イオンを5×1016/cmのドーズ量でボンドウェーハの表層部に注入した。
一方、ベースウェーハとして、直径300mm、導電型p型(ボロンドープ)、結晶方位<100>、抵抗率10Ωcmの鏡面研磨されたシリコン単結晶ウェーハを用意し、裏面に1μmのCVD酸化膜を形成しておいた。
(Example 2) When a CVD oxide film is formed on the back surface of a base wafer As a bond wafer for producing an SOI wafer by an ion implantation delamination method, a diameter of 300 mm, a crystal orientation <100>, a conductivity type p-type (boron doped), A mirror-polished silicon single crystal wafer having a resistivity of 8.5 mΩcm is prepared, an oxide film having a thickness of 150 nm is formed by thermal oxidation, and then a bond wafer at a dose of 5 × 10 16 / cm 2 with hydrogen ions from the oxide film surface. It was injected into the surface layer part.
On the other hand, as a base wafer, a mirror-polished silicon single crystal wafer having a diameter of 300 mm, a conductivity type p-type (boron doped), a crystal orientation <100>, and a resistivity of 10 Ωcm is prepared, and a 1 μm CVD oxide film is formed on the back surface. Oita.

ボンドウェーハのイオン注入を行った表面と、ベースウェーハの表面(CVD酸化膜のない面)とを酸化膜を介して貼り合わせた後、非酸化性雰囲気で熱処理することによりイオン注入層で剥離し、剥離面の平坦化処理を行い、150nmのSOI層を有するSOIウェーハを作製した。作製されたSOIウェーハは、SOI層側が凹形状で反りの大きさは12μmであった。
このSOI層の表面に、1080℃で3.5μmのエピタキシャル層(抵抗率10Ωcm)を形成し、反りを測定した結果、SOI層側が凸形状で反りの大きさは11μmと極めて小さい値となった。
After bonding the ion-implanted surface of the bond wafer and the surface of the base wafer (surface without the CVD oxide film) through an oxide film, the surface is peeled off by an ion-implanted layer by heat treatment in a non-oxidizing atmosphere. Then, the peeled surface was planarized to produce an SOI wafer having a 150 nm SOI layer. The manufactured SOI wafer had a concave shape on the SOI layer side and a warp size of 12 μm.
A 3.5 μm epitaxial layer (resistivity 10 Ωcm) was formed on the surface of this SOI layer at 1080 ° C., and the warpage was measured. As a result, the SOI layer side had a convex shape and the warpage was an extremely small value of 11 μm. .

(比較例1)ベースウェーハとして通常の鏡面ウェーハを使用した場合
イオン注入剥離法によりSOIウェーハを作製するためのボンドウェーハとして、直径300mm、結晶方位<100>、導電型p型(ボロンドープ)、抵抗率8.5mΩcmの鏡面研磨されたシリコン単結晶ウェーハを用意し、熱酸化により150nmの酸化膜を形成した後、酸化膜表面から水素イオンを5×1016/cmのドーズ量でボンドウェーハの表層部に注入した。
(Comparative Example 1) When a normal mirror wafer is used as a base wafer As a bond wafer for producing an SOI wafer by an ion implantation delamination method, a diameter of 300 mm, a crystal orientation <100>, a conductive p-type (boron-doped), a resistance After preparing a mirror-polished silicon single crystal wafer with a rate of 8.5 mΩcm and forming an oxide film with a thickness of 150 nm by thermal oxidation, hydrogen ions are applied from the oxide film surface at a dose of 5 × 10 16 / cm 2 . It inject | poured into the surface layer part.

一方、ベースウェーハとして、直径300mm、導電型p型(ボロンドープ)、結晶方位<100>、抵抗率10Ωcmの鏡面研磨されたシリコン単結晶ウェーハを用意した。
ボンドウェーハのイオン注入を行った表面と、ベースウェーハの表面とを酸化膜を介して貼り合わせた後、非酸化性雰囲気で熱処理することによりイオン注入層で剥離し、剥離面の平坦化処理を行い、150nmの薄膜SOI層を有するSOIウェーハを作製した。作製されたSOIウェーハは、SOI層側が凸形状で反りの大きさは40μmであった。
このSOI層の表面に、1080℃で3.5μmのエピタキシャル層(抵抗率10Ωcm)を形成し、反りを測定した結果、SOI層側が凸形状で反りの大きさは63μmと反り量が大幅に悪化した。
On the other hand, a mirror-polished silicon single crystal wafer having a diameter of 300 mm, a conductive p-type (boron doped), a crystal orientation <100>, and a resistivity of 10 Ωcm was prepared as a base wafer.
After bonding the ion-implanted surface of the bond wafer and the surface of the base wafer via an oxide film, heat treatment is performed in a non-oxidizing atmosphere to peel off the ion-implanted layer, and the surface to be peeled is flattened. Then, an SOI wafer having a thin film SOI layer of 150 nm was manufactured. The produced SOI wafer had a convex shape on the SOI layer side and a warp size of 40 μm.
A 3.5 μm epitaxial layer (resistivity 10 Ωcm) was formed on the surface of this SOI layer at 1080 ° C., and the warpage was measured. As a result, the SOI layer side was convex and the warpage size was 63 μm, and the warpage amount was greatly deteriorated. did.

このように、実施例1のように、ベースウェーハとして、貼り合わせ面側が凹形状を有するシリコン単結晶ウェーハを用いたり、実施例2のように、ベースウェーハの裏面にシリコン酸化膜を形成する等して、エピタキシャル層形成前のp型薄膜SOI層を有するSOIウェーハの形状を調整することによって、イオン注入剥離法を用いて形成した薄膜SOI層の表面にエピタキシャル層を形成した場合に発生する反りを抑制することができる。 Thus, a silicon single crystal wafer having a concave shape on the bonding surface side is used as the base wafer as in the first embodiment, or a silicon oxide film is formed on the back surface of the base wafer as in the second embodiment. This occurs when the epitaxial layer is formed on the surface of the thin film SOI layer formed by using the ion implantation separation method by adjusting the shape of the SOI wafer having the p + type thin film SOI layer before the epitaxial layer formation. Warpage can be suppressed.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

1…ボンドウェーハ、 2…イオン注入層、 3、3’…ベースウェーハ、 4…絶縁膜、 5…p型薄膜SOI層(薄膜SOI層)、 6…エピタキシャル層、 7…シリコン酸化膜、 10…p型薄膜SOI層を有するSOIウェーハ。
DESCRIPTION OF SYMBOLS 1 ... Bond wafer, 2 ... Ion implantation layer 3, 3 '... Base wafer, 4 ... Insulating film, 5 ... P + type thin film SOI layer (thin film SOI layer), 6 ... Epitaxial layer, 7 ... Silicon oxide film, 10 ... SOI wafer having p + type thin film SOI layer.

Claims (4)

シリコン単結晶からなるボンドウェーハの表面から水素又は希ガスのうち少なくとも1種類のガスイオンをイオン注入して前記ボンドウェーハ内にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせ、前記イオン注入層でボンドウェーハを剥離することによって薄膜SOI層を形成した後、該薄膜SOI層の表面に、エピタキシャル層を堆積する貼り合わせSOIウェーハの製造方法において、
表面から少なくとも前記イオン注入層を形成する深さまでの領域がボロンをドーパントとする抵抗率が0.01Ωcm以下であるシリコン単結晶ウェーハを前記ボンドウェーハとして用いることによって前記薄膜SOI層をp型薄膜SOI層とし、該p型薄膜SOI層の表面に堆積する前記エピタキシャル層の抵抗率を1Ωcm以上として前記貼り合わせSOIウェーハを製造する方法であり、
このような、前記薄膜SOI層を、ボロンをドーパントとする抵抗率0.01Ωcm以下のp 型SOI層とし、かつ、前記エピタキシャル層の抵抗率を1Ωcm以上とした場合に発生する反りを抑制するため、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を調整することを特徴とする貼り合わせSOIウェーハの製造方法。
At least one gas ion of hydrogen or a rare gas is ion-implanted from the surface of a bond wafer made of silicon single crystal to form an ion-implanted layer in the bond wafer, and the ion-implanted surface of the bond wafer and the base wafer The thin film SOI layer is formed by peeling the bond wafer with the ion-implanted layer, and then depositing an epitaxial layer on the surface of the thin film SOI layer. In the manufacturing method,
The thin film SOI layer is formed as a p + type thin film by using, as the bond wafer, a silicon single crystal wafer having a resistivity of 0.01 Ωcm or less with boron as a dopant in a region from the surface to at least the depth at which the ion implantation layer is formed. A method for manufacturing the bonded SOI wafer by setting the resistivity of the epitaxial layer to be an SOI layer and the epitaxial layer deposited on the surface of the p + type thin film SOI layer is 1 Ωcm or more;
Such a thin-film SOI layer is a p + type SOI layer having a resistivity of 0.01 Ωcm or less using boron as a dopant , and suppresses warping that occurs when the resistivity of the epitaxial layer is 1 Ωcm or more. Therefore, method for producing a bonded SOI wafer and adjusting the shape of the SOI wafer having the p + -type thin film SOI layer before the epitaxial layer forming.
前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を、平坦又は凹形状に調整することを特徴とする請求項1に記載の貼り合わせSOIウェーハの製造方法。 2. The method for manufacturing a bonded SOI wafer according to claim 1, wherein the shape of the SOI wafer having the p + -type thin film SOI layer before the formation of the epitaxial layer is adjusted to a flat or concave shape. 前記ベースウェーハとして、貼り合わせ面側が凹形状を有するシリコン単結晶ウェーハを用いることによって、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を調整することを特徴とする請求項1又は請求項2に記載の貼り合わせSOIウェーハの製造方法。 The shape of the SOI wafer having the p + type thin film SOI layer before the formation of the epitaxial layer is adjusted by using a silicon single crystal wafer having a concave shape on the bonding surface side as the base wafer. The manufacturing method of the bonding SOI wafer of Claim 1 or Claim 2. 前記ベースウェーハの裏面にシリコン酸化膜を形成することによって、前記エピタキシャル層形成前の前記p型薄膜SOI層を有するSOIウェーハの形状を調整することを特徴とする請求項1又は請求項2に記載の貼り合わせSOIウェーハの製造方法。 The shape of the SOI wafer having the p + type thin film SOI layer before the epitaxial layer formation is adjusted by forming a silicon oxide film on the back surface of the base wafer. The manufacturing method of the bonding SOI wafer of description.
JP2011112747A 2011-05-19 2011-05-19 Manufacturing method of bonded SOI wafer Active JP5644670B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011112747A JP5644670B2 (en) 2011-05-19 2011-05-19 Manufacturing method of bonded SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011112747A JP5644670B2 (en) 2011-05-19 2011-05-19 Manufacturing method of bonded SOI wafer

Publications (2)

Publication Number Publication Date
JP2012243957A JP2012243957A (en) 2012-12-10
JP5644670B2 true JP5644670B2 (en) 2014-12-24

Family

ID=47465330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011112747A Active JP5644670B2 (en) 2011-05-19 2011-05-19 Manufacturing method of bonded SOI wafer

Country Status (1)

Country Link
JP (1) JP5644670B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383914B (en) * 2018-12-28 2021-03-19 中国科学院上海微系统与信息技术研究所 Adjustment method and post-processing method for warpage of heterogeneous bonding structure
CN111769041B (en) * 2020-07-14 2022-09-13 济南晶正电子科技有限公司 Ion implantation method
CN113053919B (en) * 2021-03-11 2024-01-26 厦门市敬微精密科技有限公司 Multilayer silicon-on-insulator wafer and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945882A (en) * 1995-07-28 1997-02-14 Toshiba Corp Semiconductor substrate and manufacture thereof
JP5233111B2 (en) * 2006-11-30 2013-07-10 株式会社Sumco Manufacturing method of bonded SOI wafer
JP5272329B2 (en) * 2007-05-22 2013-08-28 信越半導体株式会社 Manufacturing method of SOI wafer
JP5625239B2 (en) * 2008-12-25 2014-11-19 信越半導体株式会社 Manufacturing method of bonded wafer

Also Published As

Publication number Publication date
JP2012243957A (en) 2012-12-10

Similar Documents

Publication Publication Date Title
JP6626607B2 (en) Designed substrate structures for power and RF applications
TWI721223B (en) High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
US7985660B2 (en) Method for manufacturing soi wafer
KR20220058653A (en) Polycrystalline ceramic substrate and method of manufacture
US12009205B2 (en) Engineered substrate structures for power and RF applications
CN109314040B (en) Method for manufacturing bonded SOI wafer
WO2011151968A1 (en) Method for manufacturing bonded wafer
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP5644670B2 (en) Manufacturing method of bonded SOI wafer
JP5625239B2 (en) Manufacturing method of bonded wafer
WO2022054429A1 (en) Method for manufacturing soi wafer, and soi wafer
JP2022067962A (en) Manufacturing method for soi wafer, and soi wafer
JP2012064802A (en) Manufacturing method for bonded wafer
TW202429726A (en) Engineered substrate structure for power and rf applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250