JP5628404B2 - キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ - Google Patents
キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ Download PDFInfo
- Publication number
- JP5628404B2 JP5628404B2 JP2013243363A JP2013243363A JP5628404B2 JP 5628404 B2 JP5628404 B2 JP 5628404B2 JP 2013243363 A JP2013243363 A JP 2013243363A JP 2013243363 A JP2013243363 A JP 2013243363A JP 5628404 B2 JP5628404 B2 JP 5628404B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- memory
- data
- attribute
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Claims (22)
- ページ属性を検索するための処理システムであって、
複数のページにデータを記憶するように構成されたメモリと、
変換ルックアサイドバッファ(TLB)と、
前記TLBと通信する多層メモリキャッシュであって、
前記多層メモリキャッシュの各レベルは、
前記メモリに記憶された第1のデータを記憶し、
前記第1のデータに関連づけられた第1のページ属性を記憶し、ここで、前記第1のページ属性は、前記TLBに記憶されておらず、ここで、前記第1のページ属性は前記第1のデータを記憶する前記多層メモリキャッシュの第1のキャッシュラインにおいて付加的なビットとして記憶され、ここで、前記第1のページ属性は、前記第1のキャッシュラインの仮想アドレスに対応する物理アドレスに配置されたデータが、前記多層メモリキャッシュの別のレベルでキャッシュされることができるかを示すキャッシュ能力基準を具備する、
前記多層メモリキャッシュからの前記第1のページ属性および前記第1のデータの検索を可能にする
ように構成される、多層メモリキャッシュと
を備える処理システム。 - 前記多層メモリキャッシュの各キャッシュラインは、対応する仮想アドレスタグを記憶するように構成される請求項1に記載の処理システム。
- 前記第1のキャッシュラインは、仮想インデクスにより選択可能である請求項1に記載の処理システム。
- 前記第1のページ属性は、第1のデータのページに対する動作が許可可能かを示す許可基準を具備する請求項1に記載の処理システム。
- 前記動作は、読み取り動作、書き込み動作、または実行動作を具備する請求項4に記載の処理システム。
- 前記許可基準は、前記動作が、前記多層メモリキャッシュを使用して動作するプロセッサが特定の動作モードである場合に許可可能かを更に示す請求項4に記載の処理システム。
- 前記特定の動作モードは、特権付きモードまたは非特権付きモードである請求項6に記載の処理システム。
- 前記複数のページのうちの少なくとも1つに記憶された前記第1のデータは、1つまたは複数の指令を具備する請求項1に記載の処理システム。
- 前記メモリは、複数のページテーブルエントリを含むページテーブルを含み、各ページテーブルエントリは、前記複数のページのうちの対応するページの仮想アドレス及び物理アドレス間のマッピングを記憶するように構成される請求項1に記載の処理システム。
- メモリ属性を検索する方法であって、
変換ルックアサイドバッファ(TLB)と通信する多層メモリキャッシュから、前記多層メモリキャッシュに記憶された第1のデータに関連づけられた第1のメモリ属性を検索することと、ここで、前記第1のメモリ属性は前記第1のデータを記憶する前記多層メモリキャッシュの第1のキャッシュラインにおいて付加的なビットとして記憶され、ここで、前記第1のメモリ属性は、前記第1のキャッシュラインの仮想アドレスに対応する物理アドレスに配置されたデータが、前記多層メモリキャッシュの別のレベルでキャッシュされることができるかを示すキャッシュ能力基準を具備する、ここで、前記第1のメモリ属性は、前記TLBに記憶されておらず、
前記多層メモリキャッシュから前記第1のデータを検索することと
を備える方法。 - 前記第1のデータに関連づけられた仮想アドレスを使用して前記多層メモリキャッシュにアクセスすることをさらに備える請求項10に記載の方法。
- 前記多層メモリキャッシュは、仮想的にインデクス付けされたメモリキャッシュをさらに備える、請求項10に記載の方法。
- 前記多層メモリキャッシュは、仮想的にインデクス付けされ、仮想的にタグ付けされたメモリキャッシュを備える、請求項10に記載の方法。
- 前記第1のメモリ属性は、システムメモリと前記多層メモリキャッシュのレベルに関連づけられた書き込み割り当て方針に関連する情報を提供する、請求項10に記載の方法。
- 前記第1のメモリ属性は、前記第1のデータに対する動作を実行するための許可を備える、請求項10に記載の方法。
- 前記第1のキャッシュライン内に別のメモリ属性を記憶することをさらに備える、請求項10に記載の方法。
- 前記多層メモリキャッシュの複数のキャッシュラインから1つまたは複数のキャッシュラインを同定するために前記仮想アドレスの第1の部分を使用することと、ここで、前記複数のキャッシュラインは前記第1のキャッシュラインを含む、
前記仮想アドレスの第2の部分を、前記第1のキャッシュラインに含まれたアドレスタグと比較することにより、前記第1のキャッシュラインが前記仮想アドレスに対応するかを決定することと、
前記第1のキャッシュラインが前記仮想アドレスに対応する決定に応答して、前記第1のキャッシュラインから前記メモリ属性および前記第1のデータを検索することと
をさらに備える、請求項10に記載の方法。 - メモリ属性を検索するための装置であって、
多層メモリキャッシュに記憶された第1のデータの仮想アドレスを使用して前記多層メモリキャッシュにアクセスする手段と、ここで、前記多層メモリキャッシュはまた、前記第1のデータに関連づけられたメモリ属性をも記憶し、ここで、前記メモリ属性は前記第1のデータを記憶する前記多層メモリキャッシュの第1のキャッシュラインにおいて付加的なビットとして記憶され、ここで、前記メモリ属性は、前記第1のキャッシュラインの仮想アドレスに対応する物理アドレスに配置されたデータが、前記多層メモリキャッシュの別のレベルでキャッシュされることができるかを示すキャッシュ能力基準を具備する、
前記メモリ属性および前記第1のデータを前記多層メモリキャッシュから検索する手段と、ここで、前記多層メモリキャッシュは、変換ルックアサイドバッファ(TLB)と通信し、前記メモリ属性は、前記TLBに記憶されていない、
を備える装置。 - 前記メモリ属性は、読み取り許可、書き込み許可、またはこれらの任意の組み合わせを示す、請求項18に記載の装置。
- 前記メモリ属性は、前記多層メモリキャッシュとシステムメモリとに関連づけられた書き込み割り当て方針に関連する情報を提供する、請求項18に記載の装置。
- 前記メモリ属性は、実行許可を示す、請求項18に記載の装置。
- 前記実行許可は、乗算指令を実行するための許可を備える、請求項21に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/254,873 US7805588B2 (en) | 2005-10-20 | 2005-10-20 | Caching memory attribute indicators with cached memory data field |
US11/254,873 | 2005-10-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012118553A Division JP5475055B2 (ja) | 2005-10-20 | 2012-05-24 | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014078248A JP2014078248A (ja) | 2014-05-01 |
JP5628404B2 true JP5628404B2 (ja) | 2014-11-19 |
Family
ID=37727504
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008536651A Pending JP2009512944A (ja) | 2005-10-20 | 2006-10-20 | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ |
JP2012118553A Active JP5475055B2 (ja) | 2005-10-20 | 2012-05-24 | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ |
JP2013243363A Active JP5628404B2 (ja) | 2005-10-20 | 2013-11-25 | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008536651A Pending JP2009512944A (ja) | 2005-10-20 | 2006-10-20 | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ |
JP2012118553A Active JP5475055B2 (ja) | 2005-10-20 | 2012-05-24 | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7805588B2 (ja) |
EP (1) | EP1941375B1 (ja) |
JP (3) | JP2009512944A (ja) |
KR (1) | KR101009220B1 (ja) |
CN (1) | CN101331466B (ja) |
IL (1) | IL190977A0 (ja) |
WO (1) | WO2007048135A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7729359B1 (en) * | 2006-03-15 | 2010-06-01 | Manu Kumar | Methods and systems for providing address transparency |
US20080059753A1 (en) * | 2006-08-30 | 2008-03-06 | Sebastien Hily | Scheduling operations corresponding to store instructions |
US7603527B2 (en) * | 2006-09-29 | 2009-10-13 | Intel Corporation | Resolving false dependencies of speculative load instructions |
US8799620B2 (en) | 2007-06-01 | 2014-08-05 | Intel Corporation | Linear to physical address translation with support for page attributes |
JP5300407B2 (ja) * | 2008-10-20 | 2013-09-25 | 株式会社東芝 | 仮想アドレスキャッシュメモリ及び仮想アドレスキャッシュ方法 |
US9213665B2 (en) | 2008-10-28 | 2015-12-15 | Freescale Semiconductor, Inc. | Data processor for processing a decorated storage notify |
US8627471B2 (en) * | 2008-10-28 | 2014-01-07 | Freescale Semiconductor, Inc. | Permissions checking for data processing instructions |
KR101707927B1 (ko) * | 2010-11-25 | 2017-02-28 | 삼성전자주식회사 | 메모리 시스템 및 그 운용방법 |
KR101218684B1 (ko) * | 2011-01-07 | 2013-01-21 | 엘지전자 주식회사 | 이동 단말기 및 이동 단말기의 데이터 출력 방법 |
US8949551B2 (en) | 2011-02-23 | 2015-02-03 | Freescale Semiconductor, Inc. | Memory protection unit (MPU) having a shared portion and method of operation |
US9116845B2 (en) | 2011-02-23 | 2015-08-25 | Freescale Semiconductor, Inc. | Remote permissions provisioning for storage in a cache and device therefor |
US8639895B2 (en) | 2011-07-14 | 2014-01-28 | Freescale Semiconductor, Inc. | Systems and methods for memory region descriptor attribute override |
JP2013097671A (ja) * | 2011-11-02 | 2013-05-20 | Fujitsu Ltd | アドレス変換装置、アドレス変換装置の制御方法及び演算処理装置 |
US9715424B1 (en) * | 2013-08-23 | 2017-07-25 | Rambus Inc. | Memory device and repair method with column-based error code tracking |
TWI489279B (zh) * | 2013-11-27 | 2015-06-21 | Realtek Semiconductor Corp | 虛擬實體位址轉換系統以及虛擬實體位址轉換系統的管理方法 |
CN104699633B (zh) * | 2013-12-04 | 2019-04-23 | 瑞昱半导体股份有限公司 | 虚拟物理地址转换系统及其管理方法 |
US9280492B2 (en) * | 2013-12-28 | 2016-03-08 | Intel Corporation | System and method for a load instruction with code conversion having access permissions to indicate failure of load content from registers |
EP3029574B1 (en) * | 2014-12-02 | 2019-09-18 | ARM Limited | Memory management |
US20170255569A1 (en) * | 2016-03-01 | 2017-09-07 | Qualcomm Incorporated | Write-allocation for a cache based on execute permissions |
US11269640B2 (en) * | 2017-02-13 | 2022-03-08 | Qualcomm Incorporated | Speculative transitions among modes with different privilege levels in a block-based microarchitecture |
KR102366069B1 (ko) | 2017-06-26 | 2022-02-23 | 스티븐 타린 | 큰 데이터를 더 작은 표현으로 변환하고 더 작은 표현을 원래의 큰 데이터로 재변환하기 위한 시스템들 및 방법들 |
US11392496B2 (en) | 2018-02-28 | 2022-07-19 | Sony Corporation | Memory management system, memory management method, and information processing apparatus with reduced power consumption |
US11237970B2 (en) * | 2018-11-07 | 2022-02-01 | Micron Technology, Inc. | Reduce data traffic between cache and memory via data access of variable sizes |
US11526290B2 (en) * | 2019-06-29 | 2022-12-13 | Intel Corporation | System and method to track physical address accesses by a CPU or device |
US11809332B2 (en) | 2021-12-13 | 2023-11-07 | Micron Technology, Inc. | Prefetch data associated with TLB fill requests |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2260429B (en) * | 1991-10-11 | 1995-05-24 | Intel Corp | Versatile cache memory |
US5689679A (en) * | 1993-04-28 | 1997-11-18 | Digital Equipment Corporation | Memory system and method for selective multi-level caching using a cache level code |
US5561814A (en) * | 1993-12-22 | 1996-10-01 | Intel Corporation | Methods and apparatus for determining memory operating characteristics for given memory locations via assigned address ranges |
JP3740195B2 (ja) * | 1994-09-09 | 2006-02-01 | 株式会社ルネサステクノロジ | データ処理装置 |
JPH08147217A (ja) * | 1994-11-24 | 1996-06-07 | Hitachi Ltd | プロセッサ |
US6442666B1 (en) * | 1999-01-28 | 2002-08-27 | Infineon Technologies Ag | Techniques for improving memory access in a virtual memory system |
CN1168025C (zh) * | 1999-03-10 | 2004-09-22 | 国际商业机器公司 | 用于多线程处理机的指令高速缓存器 |
JP2001256108A (ja) * | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | メモリ内蔵マイクロプロセッサ |
US6711653B1 (en) * | 2000-03-30 | 2004-03-23 | Intel Corporation | Flexible mechanism for enforcing coherency among caching structures |
US6574708B2 (en) * | 2001-05-18 | 2003-06-03 | Broadcom Corporation | Source controlled cache allocation |
JP2003140966A (ja) * | 2001-11-01 | 2003-05-16 | Fujitsu Ltd | 計算機システムのキャッシュメモリ制御方式 |
JP2003196157A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | プロセッサ装置及びメモリ管理方法 |
JP4006445B2 (ja) * | 2002-11-21 | 2007-11-14 | 富士通株式会社 | キャッシュ制御方法及びプロセッサシステム |
US7089397B1 (en) * | 2003-07-03 | 2006-08-08 | Transmeta Corporation | Method and system for caching attribute data for matching attributes with physical addresses |
US7861095B2 (en) * | 2005-02-15 | 2010-12-28 | Arm Limited | Data processing apparatus security |
US7814292B2 (en) * | 2005-06-14 | 2010-10-12 | Intel Corporation | Memory attribute speculation |
-
2005
- 2005-10-20 US US11/254,873 patent/US7805588B2/en active Active
-
2006
- 2006-10-20 EP EP06846130.0A patent/EP1941375B1/en not_active Not-in-force
- 2006-10-20 JP JP2008536651A patent/JP2009512944A/ja active Pending
- 2006-10-20 KR KR1020087011915A patent/KR101009220B1/ko active IP Right Grant
- 2006-10-20 CN CN2006800469997A patent/CN101331466B/zh active Active
- 2006-10-20 WO PCT/US2006/060135 patent/WO2007048135A1/en active Application Filing
-
2008
- 2008-04-17 IL IL190977A patent/IL190977A0/en unknown
-
2012
- 2012-05-24 JP JP2012118553A patent/JP5475055B2/ja active Active
-
2013
- 2013-11-25 JP JP2013243363A patent/JP5628404B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN101331466A (zh) | 2008-12-24 |
JP2014078248A (ja) | 2014-05-01 |
EP1941375A1 (en) | 2008-07-09 |
US7805588B2 (en) | 2010-09-28 |
JP2012212440A (ja) | 2012-11-01 |
JP5475055B2 (ja) | 2014-04-16 |
US20070094475A1 (en) | 2007-04-26 |
KR101009220B1 (ko) | 2011-01-19 |
IL190977A0 (en) | 2008-12-29 |
CN101331466B (zh) | 2011-12-07 |
EP1941375B1 (en) | 2017-08-30 |
KR20080063514A (ko) | 2008-07-04 |
JP2009512944A (ja) | 2009-03-26 |
WO2007048135A1 (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5628404B2 (ja) | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ | |
EP1934753B1 (en) | Tlb lock indicator | |
CN107111455B (zh) | 电子处理器架构以及缓存数据的方法 | |
US7917725B2 (en) | Processing system implementing variable page size memory organization using a multiple page per entry translation lookaside buffer | |
US6189074B1 (en) | Mechanism for storing system level attributes in a translation lookaside buffer | |
US8966219B2 (en) | Address translation through an intermediate address space | |
US7783859B2 (en) | Processing system implementing variable page size memory organization | |
US7793070B2 (en) | Processing system implementing multiple page size memory organization with multiple translation lookaside buffers having differing characteristics | |
US7949834B2 (en) | Method and apparatus for setting cache policies in a processor | |
US10191853B2 (en) | Apparatus and method for maintaining address translation data within an address translation cache | |
US20160140042A1 (en) | Instruction cache translation management | |
JPH04352256A (ja) | メモリ空間を節約する方法および装置 | |
US20150339233A1 (en) | Facilitating efficient prefetching for scatter/gather operations | |
KR20080063512A (ko) | 변환 색인 버퍼들(tlbs) 필드의 다중 레벨 갱신 | |
US7900019B2 (en) | Data access target predictions in a data processing system | |
US6567907B1 (en) | Avoiding mapping conflicts in a translation look-aside buffer | |
Rao et al. | Implementation of Efficient Cache Architecture for Performance Improvement in Communication based Systems | |
MX2008005091A (en) | Caching memory attribute indicators with cached memory data | |
Park et al. | Analysis of memory access latency considering page faults and TLB misses in NVM storage | |
KUMAR | Performance improvement by Software controlled Cache Architecture | |
JPH02113355A (ja) | キャッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5628404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |