JP5609363B2 - 自己回復コンピュータシステムのためのアーキテクチャ - Google Patents
自己回復コンピュータシステムのためのアーキテクチャ Download PDFInfo
- Publication number
- JP5609363B2 JP5609363B2 JP2010164195A JP2010164195A JP5609363B2 JP 5609363 B2 JP5609363 B2 JP 5609363B2 JP 2010164195 A JP2010164195 A JP 2010164195A JP 2010164195 A JP2010164195 A JP 2010164195A JP 5609363 B2 JP5609363 B2 JP 5609363B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- code block
- module
- processor
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000116 mitigating effect Effects 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 94
- 230000003068 static effect Effects 0.000 claims description 55
- 238000004458 analytical method Methods 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 5
- 230000002085 persistent effect Effects 0.000 description 76
- 230000008569 process Effects 0.000 description 57
- 238000012544 monitoring process Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 25
- 238000005457 optimization Methods 0.000 description 21
- 238000004891 communication Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 10
- 239000000446 fuel Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 230000002688 persistence Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000007429 general method Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
含まれることを意味している。本明細書の随所に見られる「1つの実施形態では」という言い回しは、必ずしも全てが同じ実施形態に言及しているとは限らない。
図1Aは、自己回復システムの第1の実施形態100Aを示している。この実施形態のシステム100は、自己回復プロセッサ110を有する制御ユニット105と、センサ115と、アクチュエータ117とを含む。信号線120は、入力信号を送信するために、センサ115を制御ユニット105に結合する。信号線125は、出力信号を送信するた
めに、制御ユニット105をアクチュエータ117に結合する。一部の実施形態では、センサ115とアクチュエータ117との間において、信号線122上をフィードバック信号が送信される。図1では、説明を簡単に且つ明瞭にするために、センサ115、アクチュエータ117、信号線120、信号線125、及び信号線122が1つずつだけ示されているが、当業者ならば、制御ユニット105に任意の数のセンサ115及び/又はアクチュエータ117が結合されてよいことがわかる。
不図示)に引き渡される燃料の量を減少させることが望ましい。もしエンジン排気内に危険な量の酸素がある場合は、センサ115は、この情報をECUに中継する。例えば制御ユニット105などのECUは、この情報をプロセッサ110によって処理する。プロセッサ110は、酸素と燃料との安全な混合をエンジン内に実現するために必要とされる量だけエンジン内の燃料の量を減少させるように燃料噴射器に指示する出力信号を生成する。したがって、この例では、プロセッサ110は、エンジン内の酸素と燃料との混合を調整するという、命を救う潜在力を持つ機能を提供する。しかしながら、もしプロセッサ110がセンサ115からの入力を処理しているときにエラーを被ると、結果として、自動車に乗っている人間にとって致命的となる可能性がある。
どの、不揮発性のストレージ媒体である。光学デバイス140Bは、1本若しくは2本以上の光線(例えば赤外線通信)を介して情報を通信するように及び/又は1本若しくは2本以上の光線を介して受信された情報を不揮発性メモリに格納するように適応された任意のデバイスである。1つの実施形態では、プロセッサ110は、ログ情報をストレージデバイス140A及び/又は光学デバイス140Bにアップロードする。別の実施形態では、ストレージデバイス140A及び/又は光学デバイス140Bは、更新情報を格納し、プロセッサ110は、ストレージデバイス140A及び/又は光学デバイス140Bから更新情報を受信する。
次に、図2を参照にして、自己回復プロセッサ110の一実施形態について説明する。1つの実施形態では、自己回復プロセッサ110は、様々なエラー軽減コンポーネントを含むように変更された1つ又は2つ以上のマイクロプロセッサである。1つの実施形態では、これらのエラー軽減コンポーネントは、ハードウェアとソフトウェアとの組み合わせとして実装され、それぞれ、プロセッサ110に含まれるオンチップストレージ内に格納される。次に、エラー軽減コンポーネントについて説明する。
される構造を明瞭にするために、コードブロック224は、後に図3を参照にして更に詳しく説明される。
のコンポーネントは、プロセッサ110のオンチップストレージに格納される。エラー軽減システム215は、また、ログ情報を作成及び格納する。エラー軽減システム215は、信号線217を介して動的署名解析回路226から動的署名を受信する。エラー軽減システム215は、コードブロック224に関連付けられたプロセッサ110のデジタルロジックの特定の一部分にエラーが存在するかどうかを判定するために、動的署名を解析する。エラーの検出を受けて、エラー軽減システム215は、エラーを検出されたコードブロック224の実行を、信号線219を介して再試行する。コードブロック224の再試行は、コードブロック224のエラーフリー実行(エラー無し実行)を実現するための試みである。もし最初の再試行の試みがエラーフリー実行の実現に失敗した場合は、エラー軽減システム215は、不完全なそのコードブロック224の実行を所定回数(1回又は10回など)にわたって再試行し続ける。もしいずれかの再試行の試みによってエラーフリー実行が実現された場合は、プロセッサ110は、次のコードブロックに進む。もしコードブロック224のエラーフリー実行が所定回数の再試行の試みのうちに実現されなかった場合は、コードブロック224が持続的エラーを有するものと判定される。
図3は、コードブロック224の一実施形態を示している。各コードブロック224は、1つ又は2つ以上の手続き命令305と、分岐命令310とを含む。手続き命令305は、プロセッサ110の1つの動作を定めたコンピュータ実行可能コードである。図3では、4つの手続き命令が示されているが、実際は、各コードブロック224には、何百の又は何百万の手続き命令が含まれることが可能である。1つの実施形態では、各コードブロックに、1つの手続き命令が含まれる。分岐命令310は、プロセッサ110内における制御の流れの変化を定めたコンピュータ実行可能コードである。
図4Aは、エラー軽減システムの第1の実施形態215Aを示している。この実施形態では、エラー軽減システム215Aは、最初に適切に実行されなかったコードブロック224の実行を再試行することによって、プロセッサ110の機能ユニット内に検出された一時的エラーを軽減させるためのルーチンを実行するように構成される。
なるデータ構造である。1つの実施形態では、静的署名モジュール402は、プロセッサ110のオンチップストレージに格納される。静的署名モジュール402は、比較モジュール407に通信可能に結合される。静的署名は、コンパイル時に作成される。各静的署名は、特定のコードブロック224に関連付けられる。各静的署名は、自身に関連付けられたコードブロック224の既知のエラーフリー実行を表わす。静的署名モジュール402は、それぞれのコードブロック224についての動的署名がそのコードブロックについての静的署名と一致するかどうかを判定するために、比較モジュール407と連携しあう。もしコードブロック224についての動的署名が静的署名と一致する場合は、そのコードブロック224は、エラーを有さない。もし動的署名が静的署名と一致しない場合は、そのコードブロック224は、エラーを有する。
温度=華氏161度)であることを示す。したがって、ログモジュール437は、エラー検出よりも前のシステム温度履歴の記述を含むログ情報を格納する。
ル407に引き渡される。比較モジュール407は、上述のように、再試行実行についての動的署名を静的署名と比較する。もし再試行実行についての動的署名が静的署名と一致する場合は、この特定のコードブロック224のための一時的エラー再試行処理は終了する。もし署名どうしが一致しない場合は、再試行モジュール409は、コードブロック224の別の再試行を実行するために、ハードウェアコントローラ411に別のコマンドを発行する。この処理は、コードブロック224がエラーフリーで実行されるまで、又は所定回数の再試行の試みが成されたものと再試行モジュール409が判定するまで続く。もしエラーフリー実行を伴うことなく所定回数の再試行の試みが成された場合は、再試行モジュール409は、プロセッサ110のデジタルロジックが持続的エラーを有するものと判定する。図4A〜4Hの実施形態は、上述された一時的エラー再試行処理を遂行するように構成される。
成群である。代替構成415は、本来のプロセッサ110のハードウェア構成とは異なるプロセッサ110のデジタルロジック部分群に依存する。1つの実施形態では、代替構成415は、コンパイル時に作成される。例えば、プロセッサ110は、コンパイル時に、改良型Cコンパイラを使用して解析される。改良型コンパイラは、各コードブロック224の実行時にプロセッサ110のどのコンポーネントが使用されるかを記述したコンポーネント一覧表を生成する。コンポーネント一覧表は、次いで、プロセッサ110が1つ又は2つ以上の持続的エラーを伴って機能し続けることを可能にする様々な代替構成を決定するために、アルゴリズムを使用して処理される。したがって、留意されるべきは、代替構成は、プロセッサ110の完璧な動作を可能にするものもあるが、完璧に動作するプロセッサ110を作成することが必ずしも求められてはいないことである。むしろ、代替構成に求められているのは、単に、たとえプロセッサ110のデジタルロジック内に1つ又は2つ以上の持続的エラーが含まれる状態でもプロセッサ110が機能し続けることを可能にすることである。代替構成は、代替構成415群としてプロセッサ110のオンチップストレージに格納される。各コードブロック224のために、限られた数の代替構成415がある。
ット105の機能性を提供するアルゴリズムの実行に関わるプロセッサ110のパフォーマンスに再試行手順の遂行が影響を及ぼすことがないように、プロセッサ110によって調整される。また、一時的再試行処理と同様に、一部の実施形態では、プロセッサ110は、様々な再試行の試みを遂行するための様々な量のプロセッサ能力を提供する。
されたエミュレータソフトウェア422Bを使用した持続的エラー再試行手順を更に進行させるためのソフトウェア及びルーチンである。1つの実施形態では、最適化モジュール430は、プロセッサ110のオンチップストレージに格納される。最適化モジュール430は、戦略モジュール417に通信可能に結合される。具体的には、最適化モジュール430は、コードブロック224のエラーフリー実行を実現する代替構成415が上述の持続的エラー再試行処理によって成功裏に実装された後に、戦略モジュール417と通信する。最適化モジュール430は、戦略モジュール417に余剰計算能力を使用させ、特定のコードブロック224のための最適候補一覧表に含まれる残りの各代替構成415のエミュレーションを続けさせる。もしこの処理によって、プロセッサ110のエラーフリーハードウェアをより多く用いる構成が異なる代替構成415によって提供されることが示された場合は、エラー軽減システム215は、第1の成功した代替構成415を、この異なる代替構成415で置き換える。
ー軽減システム215の様々なモジュールに通信可能に結合される。更新モジュール434は、また、持続的エラーアセット422A、代替構成415群、ルックアップテーブル413、及び(結合219を介して)様々なコードブロック224にも通信可能に結合される。1つの実施形態では、外部システム137は、エラーを被っている様々なコードブロック224と、これらのエラーの結果とを記述したログ情報を、様々な制御ユニット105から受信している。外部システム137は、ログ情報を集め、これらのログ情報に基づいて更新情報群を作成する。外部システム137は、更新情報群をデータベースに格納する。更新情報は、エラー軽減システム215Hを再構成するように適応される。
図5は、プロセッサ110のデジタルロジック内のエラーを監視するための自己回復プロセッサ110の1つの実施形態のための一般的方法の流れ図である。方法は、プロセッサ110がコードブロック224を実行する(503)ことから開始する。動的署名解析回路226は、コードブロック224の実行についての動的署名を作成する(507)。動的署名解析回路226は、動的署名を監視モジュール403に転送する(514)。監視モジュール403は、結合217を介して動的署名回路226から動的署名を受信する。監視モジュール403は、動的署名を比較モジュール407に転送する(518)。比較モジュール407は、監視モジュール403から動的署名を受信する。比較モジュール407は、静的署名モジュール402にアクセスし、上記コードブロック224についての静的署名を読み出す(527)。比較モジュール407は、署名どうしが一致するかどうかを判定する(530)ために、動的署名を静的署名と比較する(527)。もし署名どうしが一致する(530)場合は、エラー軽減システム215は、エラーをチェックするために、次のコードブロック224に進む(535)。もし署名どうしが一致しない(530)場合は、エラー軽減システム215は、一時的エラー再試行処理を開始する(5
37)。ログモジュール437は、上記のイベントを記述したログ情報を格納する。
試行するときであることを示すために、再試行モジュール409と通信する(734)。再試行モジュール409は、再試行コマンドをハードウェアコントローラ411に通信する(740)。ハードウェアコントローラ411は、コードブロック224を再実行するために、再試行モジュール409からコマンドを受信する。ハードウェアコントローラ411は、そのコードブロック224の実行を再試行する(743)。動的署名解析回路226は、動的署名を作成する(747)。この署名は、監視モジュール403に通信される(752)。監視モジュール703は、動的署名を比較モジュール407に転送する(754)。比較モジュール407は、動的署名を静的署名と比較する(758)。もし動的署名が静的署名と一致する(764)場合は、エラー軽減ルーチンは、ステップ503に進み(772)、そこでは、次のコードブロック224のための処理が開始する。もし署名どうしが一致しない(764)場合は、再試行モジュール409は、ステップ704に進み、そこでは、戦略モジュール417は、次に使用可能な代替構成415を実装する処理を開始する。エラー軽減システム215は、コードブロック224のための代替構成415が全て試行されるまで、又はプロセッサ110が持続的エラーを伴って動作することを可能にする代替構成415が見いだされるまで、即ち、コードブロック224がエラーフリーで実行されるまで、この処理を続ける。
本発明は、いかなる特定のプログラミング言語での実装にも、又はいかなる特定のオペレーティングシステム若しくは環境のための実装にも、決して限定されない。したがって、本発明の開示内容は、添付の特許請求の範囲に定められた本発明の範囲を限定するのでなく、例示的であることを意図している。
Claims (21)
- コードブロックと、動的署名解析回路と、エラー軽減システムとを有するプロセッサを備え、
前記コードブロックは、デジタルロジックの一部分の動作及び前記動的署名解析回路に関連付けられ、前記プロセッサは、前記コードブロックを実行するために結合され、前記動的署名解析回路は、前記コードブロックに関連付けられた前記デジタルロジックの一部分の動作を表わす動的署名を作成するために結合され、
前記エラー軽減システムは、前記動的署名解析回路から前記動的署名を受信するために結合され、前記エラー軽減システムは、前記コードブロックのエラーフリー実行を表わす静的署名を有し、前記エラー軽減システムは、前記動的署名を前記静的署名と比較して、署名どうしが一致するかどうかに基づいて前記デジタルロジック内のエラーを検出し、前記エラー軽減システムは、署名どうしが一致しない場合に前記コードブロックの実行を再試行するために結合され、前記エラー軽減システムは、ログ情報を格納する、
自己回復システム。 - 前記ログ情報を外部システムにアップロードするために結合されたネットワークインターフェースを更に備える、請求項1に記載の自己回復システム。
- 前記コードブロック及び/又は前記デジタルロジックを再構成するための情報を含む更新情報を外部システムから受信するために結合されたネットワークインターフェースを更に備える、請求項1に記載の自己回復システム。
- 前記コードブロック及び/又は前記デジタルロジックを再構成するための情報を含む更新情報をストレージデバイスから受信するために結合されたインターフェースを更に備える、請求項1に記載の自己回復システム。
- 前記ログ情報は、検出されたエラーと、エラーを検出された前記コードブロックと、前記エラーが検出された時刻と、前記エラーが検出されたときの場所と、前記検出されたエラーのために試みられた再試行の回数と、の記述を含む、請求項1に記載の自己回復システム。
- 前記エラー軽減システムは、前記再試行された前記コードブロックの実行についての動
的署名を前記動的署名解析回路から受信するために結合され、前記エラー軽減システムは、署名どうしが一致するかどうかを判定するために、前記再試行された実行についての前記動的署名を前記静的署名と比較し、前記エラー軽減システムは、前記署名どうしが一致するまで、又は所定回数の再試行が実行されるまで、前記コードブロックの実行を再試行し続ける、請求項1に記載の自己回復システム。 - 前記エラー軽減システムは、前記コードブロックに関連付けられた前記デジタルロジックのための代替構成群を含み、前記エラー軽減システムは、前記代替構成群から前記代替構成の1つを実装するために結合され、前記エラー軽減システムは、前記コードブロックの実行を再試行し、この再試行実行についての動的署名を前記動的署名解析回路から受信し、署名どうしが一致するかどうかを判定するために前記動的署名を前記静的署名と比較する、請求項6に記載の自己回復システム。
- 前記エラー軽減システムは、ルックアップテーブルを含み、前記ルックアップテーブルは、前記代替構成群から前記代替構成を実装するべき順番を順位付けした一覧表を有し、前記エラー軽減システムは、前記代替構成群から前記代替構成のどれを実装するかを判定するために、前記ルックアップテーブルにアクセスする、請求項7に記載の自己回復システム。
- 前記代替構成は、エミュレーションソフトウェア、フィールドプログラマブルロジックアレイ、及び/又はソフトコアプロセッサを使用して実装される、請求項7に記載の自己回復システム。
- 前記エラー軽減システムは、前記署名どうしが一致するまで、又は前記コードブロックのための前記代替構成が全て実装されるまで、前記代替構成の実装及び前記コードブロックの再試行実行を続ける、請求項7に記載の自己回復システム。
- 前記ログ情報は、前記検出されたエラーと、前記エラーを検出された前記コードブロックと、前記エラーが検出された時刻と、前記エラーが検出されたときの場所と、前記検出されたエラーのために試みられた再試行の回数と、実装される前記代替構成と、前記代替構成についての結果と、記述を含む、請求項7に記載の自己回復システム。
- デジタルロジックの一部分の動作に関連付けられたコードブロックを実行することと、
前記デジタルロジックの一部分の動作を表わす動的署名を作成することと、
前記動的署名を、前記コードブロックのエラーフリー実行を表わす静的署名と比較して、署名どうしが一致するかどうかに基づいて前記デジタルロジック内のエラーを検出することと、
エラーの検出を受けて前記コードブロックの実行を再試行することと、
ログ情報を格納することと、
を含む、デジタルロジック内のエラーを検出及び軽減するための方法。 - 前記ログ情報を中央サーバにアップロードすることを更に含む、請求項12に記載の方法。
- 前記コードブロック及び/又は前記デジタルロジックを再構成するための情報を含む更新情報を中央サーバから受信することを更に含む、請求項12に記載の方法。
- 前記コードブロック及び/又は前記デジタルロジックを再構成するための情報を含む更新情報をストレージデバイスから受信することを更に含む、請求項12に記載の方法。
- 前記ログ情報は、前記検出されたエラーと、前記エラーを検出された前記コードブロックと、前記エラーが検出された時刻と、前記エラーが検出されたときの場所と、前記検出されたエラーのために試みられた再試行の回数と、の記述を含む、請求項12に記載の方法。
- デジタルロジックの一部分の動作に関連付けられたコードブロックを実行することと、
前記デジタルロジックの一部分の動作を表わす動的署名を作成することと、
前記動的署名を、前記コードブロックのエラーフリー実行を表わす静的署名と比較し、署名どうしが一致するかどうかに基づいて前記デジタルロジック内のエラーを検出することと、
前記コードブロックの実行を再試行することと、
前記再試行された前記コードブロックの実行についての動的署名を受信することと、
署名どうしが一致するかどうかを判定するために、前記再試行された実行についての前記動的署名を前記静的署名と比較することと、
前記署名どうしが一致するまで、又は所定回数の再試行が実行されるまで、前記コードブロックの実行を再試行し続けることと、
ログ情報を格納することと、
を含む、デジタルロジック内のエラーを検出及び軽減するための方法。 - 代替構成群から代替構成を実装することと、
前記実装された代替構成が前記コードブロックのエラーフリー動作をもたらすかどうかを判定するために、前記コードブロックの実行を再試行することと、
この再試行実行についての動的署名を動的署名解析回路から受信することと、
署名どうしが一致するかを判定するために、この動的署名を前記静的署名と比較することと、
を更に含む、請求項17に記載の方法。 - 前記代替構成群から前記代替構成のどれを実装するかを判定するために、前記代替構成群から前記代替構成が実装される順番を順位付けした一覧表を有するルックアップテーブルにアクセスすることを更に含む、請求項18に記載の方法。
- 前記代替構成は、エミュレーションソフトウェア、フィールドプログラマブルロジックアレイ、及び/又はソフトコアプロセッサを使用して実装される、請求項18に記載の方法。
- 前記ログ情報は、前記検出されたエラーと、前記エラーを検出された前記コードブロックと、前記エラーが検出された時刻と、前記エラーが検出されたときの場所と、前記検出されたエラーのために試みられる再試行の回数と、実装された前記代替構成と、前記代替構成についての結果と、の記述を含む、請求項18に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164195A JP5609363B2 (ja) | 2010-07-21 | 2010-07-21 | 自己回復コンピュータシステムのためのアーキテクチャ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164195A JP5609363B2 (ja) | 2010-07-21 | 2010-07-21 | 自己回復コンピュータシステムのためのアーキテクチャ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012027610A JP2012027610A (ja) | 2012-02-09 |
JP5609363B2 true JP5609363B2 (ja) | 2014-10-22 |
Family
ID=45780486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010164195A Expired - Fee Related JP5609363B2 (ja) | 2010-07-21 | 2010-07-21 | 自己回復コンピュータシステムのためのアーキテクチャ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5609363B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018230988A1 (ko) * | 2017-06-16 | 2018-12-20 | 주식회사 페스카로 | Can 통신 기반 해킹공격 탐지 방법 및 시스템 |
KR20180137306A (ko) * | 2017-06-16 | 2018-12-27 | 주식회사 페스카로 | Can 통신 기반 해킹공격 탐지 방법 및 시스템 |
KR20190003112A (ko) * | 2017-06-30 | 2019-01-09 | 주식회사 페스카로 | Can 통신 기반 우회 공격 탐지 방법 및 시스템 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016147334A1 (ja) * | 2015-03-18 | 2016-09-22 | 株式会社日立製作所 | プロセッサの診断装置及び診断方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981421A (ja) * | 1995-09-19 | 1997-03-28 | Nec Eng Ltd | 障害情報採取システム |
JP2003233512A (ja) * | 2002-02-13 | 2003-08-22 | Nec Corp | 保守機能付きクライアント監視システム及び監視サーバ及びプログラム並びにクライアント監視・保守方法 |
US8140912B2 (en) * | 2006-11-02 | 2012-03-20 | Nec Corporation | Semiconductor integrated circuits and method of detecting faults of processors |
JP5224038B2 (ja) * | 2008-02-27 | 2013-07-03 | 日本電気株式会社 | コンピュータ装置、コンピュータ装置の運用継続方法及びプログラム |
-
2010
- 2010-07-21 JP JP2010164195A patent/JP5609363B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018230988A1 (ko) * | 2017-06-16 | 2018-12-20 | 주식회사 페스카로 | Can 통신 기반 해킹공격 탐지 방법 및 시스템 |
KR20180137306A (ko) * | 2017-06-16 | 2018-12-27 | 주식회사 페스카로 | Can 통신 기반 해킹공격 탐지 방법 및 시스템 |
KR101972457B1 (ko) | 2017-06-16 | 2019-04-25 | 주식회사 페스카로 | Can 통신 기반 해킹공격 탐지 방법 및 시스템 |
US11522878B2 (en) | 2017-06-16 | 2022-12-06 | Fescaro Co., Ltd. | Can communication based hacking attack detection method and system |
KR20190003112A (ko) * | 2017-06-30 | 2019-01-09 | 주식회사 페스카로 | Can 통신 기반 우회 공격 탐지 방법 및 시스템 |
KR101966345B1 (ko) * | 2017-06-30 | 2019-04-08 | 주식회사 페스카로 | Can 통신 기반 우회 공격 탐지 방법 및 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP2012027610A (ja) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8775886B2 (en) | Architecture for a self-healing computer system | |
US7529653B2 (en) | Message packet logging in a distributed simulation system | |
US8898516B2 (en) | Fault-tolerant computer system | |
Abdi et al. | Application and system-level software fault tolerance through full system restarts | |
JP5609363B2 (ja) | 自己回復コンピュータシステムのためのアーキテクチャ | |
US20140208162A1 (en) | Generation of simulated errors for high-level system validation | |
Abad et al. | Reset-based recovery for real-time cyber-physical systems with temporal safety constraints | |
US9984193B1 (en) | System to combat design-time vulnerability | |
US20110296242A1 (en) | Energy-efficient failure detection and masking | |
US20130024850A1 (en) | Systems, methods and apparatus for fast file transfer | |
Potteiger et al. | Moving target defense for the security and resilience of mixed time and event triggered cyber–physical systems | |
Nasahl et al. | Attacking autosar using software and hardware attacks | |
EP3758326B1 (en) | Secure updating of computing system firmware | |
JP5975923B2 (ja) | 車両用制御装置 | |
Brewerton et al. | Demonstration of automotive steering column lock using multicore autosar® operating system | |
CN103473153B (zh) | 用于检测微控制器中的潜在故障的方法和系统 | |
Potteiger et al. | Security in mixed time and event triggered cyber-physical systems using moving target defense | |
US20050114735A1 (en) | Systems and methods for verifying core determinacy | |
US11321470B1 (en) | Integrated out-of-band security for high security embedded systems | |
Geier et al. | Compasec: a compiler-assisted security countermeasure to address instruction skip fault attacks on risc-v | |
Raje et al. | Development of on board computer for a nanosatellite | |
Völp et al. | Towards dependable CPS infrastructures: Architectural and operating-system challenges | |
US20050120278A1 (en) | Systems and methods for verifying lockstep operation | |
Schneider et al. | Basic single-microcontroller monitoring concept for safety critical systems | |
Axer | Performance of time-critical embedded systems under the influence of errors and error handling protocols |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5609363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |