JP5589283B2 - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5589283B2 JP5589283B2 JP2009019511A JP2009019511A JP5589283B2 JP 5589283 B2 JP5589283 B2 JP 5589283B2 JP 2009019511 A JP2009019511 A JP 2009019511A JP 2009019511 A JP2009019511 A JP 2009019511A JP 5589283 B2 JP5589283 B2 JP 5589283B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wiring
- resistance element
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、配線基板及びその製造方法に関し、特に抵抗素子を内蔵した多層配線基板及びその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a multilayer wiring board having a built-in resistance element and a manufacturing method thereof.
電子機器の高性能化、高機能化、小型化及び薄型化を実現するために、例えば、半導体デバイス搭載用の多層配線基板に対して、薄膜抵抗素子を半導体基板やガラス基板などの上に形成し、集積化する技術開発が進められている。しかしながら、薄膜抵抗素子を形成した多層配線基板を、特に電源供給回路のような大電流を流すような回路で使用する場合、薄膜抵抗素子で発生するジュール熱により抵抗値が変動する問題がある。そこで、薄膜抵抗素子で発生したジュール熱を放熱する方法が、例えば特許文献1及び特許文献2に開示されている。
In order to realize high performance, high functionality, miniaturization and thinning of electronic equipment, for example, a thin film resistor element is formed on a semiconductor substrate or glass substrate for a multilayer wiring substrate for mounting a semiconductor device. However, technology development for integration is underway. However, when the multilayer wiring board on which the thin film resistance element is formed is used in a circuit that allows a large current to flow, such as a power supply circuit, there is a problem that the resistance value fluctuates due to Joule heat generated in the thin film resistance element. Therefore, for example,
特許文献1に記載の半導体集積回路装置は、半導体基板上に、無機膜からなる絶縁膜を介して形成された多結晶シリコン膜からなる抵抗体を有し、抵抗体の両側に電極として金属配線が設けられ、かつ抵抗体上に絶縁膜を介して放熱用金属膜が設けられている。
A semiconductor integrated circuit device described in
特許文献2に記載の半導体集積回路装置は、半導体基板の表面上の絶縁膜上に抵抗層を形成してなり、半導体基板の表面上に選択的に形成された厚い絶縁膜と、半導体基板の表面上の厚い絶縁膜で挟まれた領域に形成された薄い絶縁膜とを備え、抵抗層は厚い絶縁膜及び薄い絶縁膜の各領域にわたって形成されている。 A semiconductor integrated circuit device described in Patent Document 2 is formed by forming a resistance layer on an insulating film on a surface of a semiconductor substrate, a thick insulating film selectively formed on the surface of the semiconductor substrate, and a semiconductor substrate And a thin insulating film formed in a region sandwiched between thick insulating films on the surface, and the resistance layer is formed over each region of the thick insulating film and the thin insulating film.
以下の分析は、本発明の観点から与えられる。 The following analysis is given from the perspective of the present invention.
薄膜抵抗素子を有する回路に流れる電流容量を大きくするには、放熱用配線体と同一層に形成する配線体のエレクトロマイグレーションによる断線不良を抑制するために、配線体の材料をエレクトロマイグレーションが起こりにくい材料にすること、及び配線体中を流れる電流の方向に垂直な配線体の断面積を大きくすること、のうちの少なくとも一方が必要となる。 In order to increase the capacity of current flowing in a circuit having a thin film resistor, electromigration is unlikely to occur in the material of the wiring body in order to suppress disconnection failure due to electromigration of the wiring body formed in the same layer as the heat dissipation wiring body. At least one of using a material and increasing the cross-sectional area of the wiring body perpendicular to the direction of the current flowing in the wiring body is required.
配線体の断面積を大きくする対策を講じる場合、配線体の厚みがせいぜい1μmであるため、配線体の幅を広げることになる。しかしながら、例えば、特許文献1に記載の半導体集積回路装置のように、絶縁膜を無機膜で形成する場合、その厚さはせいぜい1μmである。そのため、特許文献1に記載の半導体集積回路装置において、放熱用金属膜と同一層に形成する金属配線の幅を広げると、基板と金属配線との間の絶縁膜を介した寄生容量が増加し、高周波特性での損失が大きくなる問題が生じる。同様に、特許文献2に記載の半導体集積回路装置においても酸化膜の厚みの増大には制限があり、寄生容量を低減することは困難である。
When taking measures to increase the cross-sectional area of the wiring body, the thickness of the wiring body is at most 1 μm, so the width of the wiring body is widened. However, when the insulating film is formed of an inorganic film as in the semiconductor integrated circuit device described in
一方、絶縁膜として有機樹脂を使用する場合、無機膜より容易に厚く形成することができる。そのため、有機樹脂の前駆体溶液の粘度を調整することで数μmから数10μm程度まで膜厚を変えて形成できるので、放熱用配線体と同一層に形成する配線体の幅を広げることによる基板との寄生容量を増大させることがない。しかしながら、薄膜抵抗素子と放熱用配線体との間の厚みが厚くなってしまい、効果的に放熱ができなくなる問題が生じる。 On the other hand, when an organic resin is used as the insulating film, it can be easily formed thicker than the inorganic film. Therefore, by adjusting the viscosity of the precursor solution of the organic resin, the film thickness can be changed from several μm to several tens of μm, so the substrate by widening the width of the wiring body formed in the same layer as the heat dissipation wiring body And increase the parasitic capacitance. However, the thickness between the thin film resistor and the heat dissipating wiring body is increased, resulting in a problem that heat cannot be effectively dissipated.
本発明の目的は、抵抗素子において発生した熱を効率よく放熱する配線基板及びその製造方法を提供することである。 An object of the present invention is to provide a wiring board that efficiently dissipates heat generated in a resistance element, and a manufacturing method thereof.
本発明の第1視点によれば、抵抗膜、及び抵抗膜とは光の反射率が異なる導電性薄膜を有する抵抗素子と、抵抗素子と接して形成された絶縁層と、抵抗素子と電気的に接続された導電用配線層と、抵抗素子において発生した熱を放熱する放熱用配線層と、を備える配線基板が提供される。絶縁層は、抵抗素子が露出するように形成された貫通孔と、底部が抵抗素子と対向すると共に、抵抗素子が露出しないように形成された凹部と、を有する。絶縁層のうち少なくとも貫通孔及び凹部を形成する部分が、感光性の樹脂から形成されている。導電用配線層は、貫通孔に配される。放熱用配線層は、凹部に配される。導電性薄膜は、貫通孔又は凹部の底部と対向するように形成されている。 According to a first aspect of the present invention, a resistance film, a resistance element having a conductive thin film having a light reflectance different from that of the resistance film, an insulating layer formed in contact with the resistance element, and the resistance element and the electrical resistance There is provided a wiring board comprising: a conductive wiring layer connected to the conductive layer; and a heat radiating wiring layer that radiates heat generated in the resistance element. The insulating layer has a through-hole formed so that the resistance element is exposed, and a concave portion formed so that the bottom portion faces the resistance element and the resistance element is not exposed. The part which forms a through-hole and a recessed part at least among insulating layers is formed from photosensitive resin. The conductive wiring layer is disposed in the through hole. The heat dissipation wiring layer is disposed in the recess. The conductive thin film is formed so as to face the bottom of the through hole or the recess.
本発明の第2視点によれば、抵抗素子を形成する工程と、抵抗素子に接する絶縁層を感光性樹脂で形成する工程と、絶縁層に、抵抗素子を露出する貫通孔と、底部が抵抗素子に面し、抵抗素子を露出しない凹部とを、貫通孔を形成する領域と凹部を形成する領域の露光量を異ならせることにより同一処理で形成する工程と、貫通孔に、抵抗素子と電気的に接続する導電用配線層を形成する工程と、凹部に、放熱用配線層を形成する工程と、を含む配線基板の製造方法が提供される。 According to the second aspect of the present invention, a step of forming a resistance element, a step of forming an insulating layer in contact with the resistance element with a photosensitive resin, a through hole exposing the resistance element in the insulating layer, and a bottom portion having resistance Forming a recess facing the element and not exposing the resistance element in the same process by varying the exposure amount of the area where the through hole is formed and the area where the recess is formed; There is provided a method of manufacturing a wiring board including a step of forming a conductive wiring layer to be connected electrically and a step of forming a heat dissipation wiring layer in a recess.
本発明の第3視点によれば、放熱用配線層を形成する工程と、放熱用配線層を覆う第1絶縁層を形成する工程と、第1絶縁層上に、放熱用配線層との間に第1絶縁層を介して抵抗素子を形成する工程と、抵抗素子に接する第2絶縁層を形成する工程と、第2絶縁層に、抵抗素子を露出する貫通孔を形成する工程と、貫通孔に、抵抗素子と電気的に接続する導電用配線層を形成する工程と、を含む配線基板の製造方法が提供される。第1絶縁層を形成する工程において、放熱用配線層と、第1絶縁層の前駆層の一部とを反応させることにより、放熱用配線層上に第1絶縁層を残存させて、第1絶縁層を形成する。 According to the third aspect of the present invention, the step of forming the heat dissipation wiring layer, the step of forming the first insulating layer covering the heat dissipation wiring layer, and the heat dissipation wiring layer on the first insulating layer Forming a resistive element through the first insulating layer, forming a second insulating layer in contact with the resistive element, forming a through hole exposing the resistive element in the second insulating layer, And forming a conductive wiring layer electrically connected to the resistance element in the hole. In the step of forming the first insulating layer, the first insulating layer is left on the heat dissipating wiring layer by reacting the heat dissipating wiring layer with a part of the precursor layer of the first insulating layer. An insulating layer is formed.
本発明は、以下の効果のうち少なくとも1つを有する。 The present invention has at least one of the following effects.
本発明によれば、抵抗素子で発生した熱を効率よく放熱することができる。また、本発明によれば、放熱効果を低減させることなく、寄生容量の発生を抑制することができる。 According to the present invention, the heat generated in the resistance element can be efficiently radiated. Further, according to the present invention, it is possible to suppress the generation of parasitic capacitance without reducing the heat dissipation effect.
本発明によれば、凹部と貫通孔を同一処理で形成することができる。また、本発明によれば、放熱性及び寄生容量の抑制に優れた配線基板をより簡易に製造することができる。 According to the present invention, the recess and the through hole can be formed by the same process. Further, according to the present invention, a wiring board excellent in heat dissipation and suppression of parasitic capacitance can be manufactured more easily.
上記第1視点〜第3視点の好ましい形態を以下に記載する。 The preferable form of the said 1st viewpoint-the 3rd viewpoint is described below.
上記第1視点の好ましい形態によれば、絶縁層は、第1絶縁層と、第1絶縁層との間に抵抗素子を介在させるように形成された第2絶縁層と、を有する。貫通孔及び凹部は、第1絶縁層に形成されている。 According to the preferable form of the first aspect, the insulating layer includes the first insulating layer and the second insulating layer formed so that a resistance element is interposed between the first insulating layer and the first insulating layer. The through hole and the recess are formed in the first insulating layer .
上記第1視点の好ましい形態によれば、第1絶縁層の厚さは、1μm〜30μmである。 According to the preferable form of the first aspect, the thickness of the first insulating layer is 1 μm to 30 μm.
上記第1視点の好ましい形態によれば、配線基板は、第2絶縁層と接する基板をさらに備える。 According to a preferred form of the first aspect, the wiring board further includes a board in contact with the second insulating layer.
上記第1視点の好ましい形態によれば、凹部の底部は、抵抗素子の電流経路の中央部に面している。 According to the preferable form of the first aspect, the bottom of the recess faces the center of the current path of the resistance element.
上記第1視点の好ましい形態によれば、貫通孔は、導電性薄膜を露出するように形成されている。抵抗膜は、導電性薄膜間に接続されている。凹部の底部は、抵抗膜と対向している。 According to the preferred embodiment of the first aspect, the through hole is formed so as to expose the conductive thin film. The resistance film is connected between the conductive thin films. The bottom of the recess faces the resistance film .
上記第1視点の好ましい形態によれば、導電性薄膜は、抵抗膜上に形成されている。凹部の底部は、導電性薄膜と対向している。貫通孔は、抵抗膜を露出するように形成されている。 According to a preferred form of the first aspect, the conductive thin film is formed on the resistance film. The bottom of the recess faces the conductive thin film. The through hole is formed so as to expose the resistance film.
上記第1視点の好ましい形態によれば、凹部の側面と底面とで形成される角部は丸みを帯びている。 According to the preferred embodiment of the first aspect, the corner formed by the side surface and the bottom surface of the recess is rounded.
上記第1視点の好ましい形態によれば、抵抗素子の導電性薄膜は銅を含有する。絶縁層のうち少なくとも凹部を形成する部分の前駆体は、ポリアミック酸を含有する。 According to the preferable form of the first aspect, the conductive thin film of the resistance element contains copper. The precursor of the part which forms a recessed part at least among insulating layers contains a polyamic acid.
上記第1視点の好ましい形態によれば、放熱用配線層は銅を含有する。絶縁層のうち少なくとも凹部を形成する部分の前駆体は、ポリアミック酸を含有する。 According to a preferred embodiment of the first aspect, the heat dissipation wiring layer contains copper. The precursor of the part which forms a recessed part at least among insulating layers contains a polyamic acid.
上記第1視点の好ましい形態によれば、絶縁層のうち凹部の底部を形成する部分は、銅を含有する。 According to the preferable form of the first aspect, the portion of the insulating layer that forms the bottom of the recess contains copper.
上記第1視点の好ましい形態によれば、凹部は、その底部の少なくとも1つの凸部又は凹部を有する。 According to the preferable form of the first aspect, the concave portion has at least one convex portion or concave portion at the bottom thereof.
上記第2視点の好ましい形態によれば、導電用配線層及び放熱用配線層は同一処理で形成する。 According to the preferred embodiment of the second aspect, the conductive wiring layer and the heat dissipation wiring layer are formed by the same process.
上記第2視点の好ましい形態によれば、第1絶縁層の前駆層を露光する際、貫通孔を形成する領域を覆う第1マスクと、凹部を形成する領域を覆う第2マスクとの光透過率を異ならせる。 According to the preferable form of the second aspect, when the precursor layer of the first insulating layer is exposed, light is transmitted between the first mask that covers the region where the through hole is formed and the second mask that covers the region where the recess is formed. Different rates.
上記第2視点の好ましい形態によれば、貫通孔を形成する領域に面する領域に、抵抗素子の一部である導電性薄膜を形成する。凹部を形成する領域に面する領域に、抵抗素子の一部であり、導電性薄膜とは光反射率が異なる抵抗膜を形成する。抵抗素子上に第1絶縁層の前駆層を形成して、絶縁層の前駆層を露光することにより貫通孔及び凹部を形成する。 According to the preferable form of the second viewpoint, the conductive thin film that is a part of the resistance element is formed in the region facing the region where the through hole is formed. A resistance film which is a part of the resistance element and has a light reflectance different from that of the conductive thin film is formed in a region facing the region where the recess is formed. A precursor layer of the first insulating layer is formed on the resistance element, and the precursor layer of the insulating layer is exposed to form a through hole and a recess.
上記第2視点の好ましい形態によれば、凹部を形成する領域に面する抵抗素子の一部と、第1絶縁層の前駆層の一部とを反応させることにより、凹部と抵抗素子間に第1絶縁層を残存させて、凹部を形成する。 According to a preferred embodiment of the second aspect, the reaction between the part of the resistance element facing the region where the recess is formed and the part of the precursor layer of the first insulating layer causes the reaction between the recess and the resistance element. 1 The insulating layer is left to form a recess.
上記第2視点の好ましい形態によれば、絶縁層の前駆体はポリアミック酸を含有する感光性樹脂である。抵抗素子の少なくとも一部は銅を含有する。 According to a preferred form of the second aspect, the precursor of the insulating layer is a photosensitive resin containing polyamic acid. At least a part of the resistance element contains copper.
上記第3視点の好ましい形態によれば、第1絶縁層の前駆体はポリアミック酸を含有する感光性樹脂である。放熱用配線層は銅を含有する。
According to a preferred form of the third aspect, the precursor of the first insulating layer is a photosensitive resin containing polyamic acid. The heat dissipation wiring layer contains copper.
本発明の第1実施形態に係る配線基板について説明する。図1に、本発明の第1実施形態に係る配線基板の概略断面図を示す。本発明の配線基板は、多層配線基板として形成することもできるが、図1に示す本実施形態に係る配線基板100は、簡略化のため1層の配線層のみを示す。
A wiring board according to a first embodiment of the present invention will be described. FIG. 1 shows a schematic cross-sectional view of a wiring board according to the first embodiment of the present invention. Although the wiring board of the present invention can be formed as a multilayer wiring board, the
配線基板100は、基板101と、基板101上に形成された抵抗素子103と、抵抗素子103と電気的に接続された導電用配線層106と、抵抗素子103上方に形成された放熱用配線層107と、基板101上に形成された第1絶縁層104と、を備える。
The
基板101としては、例えば半導体基板、ガラス基板、セラミックス基板等を使用することができる。基板101の厚さは、例えば0.5mmにすることができる。
As the
基板101が低抵抗基板である場合には、抵抗素子103の抵抗値の変動を防止するため、基板101上に絶縁層を形成すると好ましい。本実施例においては、基板101上に第2絶縁層102を形成している。第2絶縁層102としては、無機絶縁膜及び樹脂絶縁膜のいずれでもよく、例えばシリコン酸化膜を使用することができる。
In the case where the
本実施形態においては、抵抗素子103は、抵抗膜の形態で第2絶縁層102上に形成されている。抵抗素子103としては、高抵抗の薄膜導電膜を使用することができ、例えば、窒化チタン、窒化タンタル、ニクロム(ニッケルとクロムの合金)等を使用することができる。抵抗素子103の厚さは、導電用配線層106の厚さ以下とすると好ましく、例えば1μm以下とすることができる。抵抗素子103の抵抗値は、電圧量及び電流量に応じて適宜設定すると好ましく、例えば100Ω以下になるように設定すると好ましい。抵抗素子103は、複数の薄膜から形成してもよく、例えば抵抗膜及び導電性薄膜を有するものでもよい。この場合、より発熱する抵抗膜で発生した熱を放熱できるように放熱用配線層107を配置すると好ましい。
In the present embodiment, the
第2絶縁層102及び抵抗素子103上には、第1絶縁層104が形成されている。第1絶縁層104としては、無機絶縁膜及び樹脂絶縁膜のいずれでもよいが、層厚を容易に調節できるように(特に寄生容量を低減するために厚く形成できるように)有機樹脂を用いて形成すると好ましい。第1絶縁層104としては、例えばポリイミド樹脂、エポキシ樹脂、BCB(ベンゾシクロブテン)樹脂、PBO(ポリベンゾオキサゾール)樹脂等を使用することができる。第1絶縁層104の厚さは、寄生容量による影響が出ないような厚さにすると好ましく、例えば1μm〜30μmにすると好ましい。
A first insulating
第1絶縁層104には、抵抗素子103が露出するように、導電用貫通孔104aが形成されている。導電用配線層106は、導電用貫通孔104aを充填するように形成され、抵抗素子103の両端とそれぞれ電気的に接続されている。導電用配線層106は、第1絶縁層104の上面より高くなるように形成すると好ましい。導電用配線層106としては、例えば銅を使用することができる。本実施例においては、導電用配線層106は、導電用配線層106を形成するためのシード層105を介して抵抗素子103と電気的に接続されている。導電用配線層106の層厚は、電流密度が高くならないようにすると好ましく、例えば数μm〜30μmにすることができる。
The first insulating
また、第1絶縁層104には、底部が抵抗素子103に対向すると共に、抵抗素子103が露出しないように、放熱用凹部ないし溝部(以下「放熱用凹部」という)104bが形成されている。放熱用配線層107は、放熱用凹部104bを充填するように形成されており、抵抗素子103とは電気的に接続されていない。放熱用配線層107は、第1絶縁層104の上面より高くなるように形成すると好ましい。放熱用配線層107としては、例えば銅を使用することができる。本実施例においては、放熱用配線層107は、放熱用配線層107を形成するためのシード層105を介して抵抗素子103と電気的に接続されている。図1に示すような断面においては、放熱用配線層107を1つ示しているが、放熱用配線層107は1つの抵抗素子103に対して複数形成してもよい。また、放熱用配線層107は、抵抗素子103が最も発熱する箇所に形成すると好ましく、例えば、抵抗素子103の電流流路の中央部に形成すると好ましい。放熱用配線層107は、より効率的に放熱できるように基板又は外部と熱的に接続してもよいし、フローティング状態であってもよい。
Further, the first insulating
第1絶縁層104の放熱用凹部104bの底面と抵抗素子103との間隔を定める第1絶縁層104の層厚tは、放熱性及び絶縁性の観点から設定すると好ましく、例えば0.05μm〜0.3μmとすることができる。放熱用凹部104bの底面と抵抗素子103が対向する面積は、放熱性の観点から、例えば50μm2〜10,000μm2とすることができる。
The layer thickness t of the first insulating
本発明によれば、放熱用配線層107と抵抗素子103間の第1絶縁層104の厚みを薄くして、抵抗素子103の熱を効率的に放熱できる。それに加えて、放熱用配線層107と抵抗素子103間の第1絶縁層104の厚みを薄くしながらも、基板101と第1配線層106間の第1絶縁層104の厚みを、放熱用配線層107と抵抗素子103間の第1絶縁層104の厚みより厚くすることができるので、基板101と導電用配線層106間の寄生容量の増大を抑制することができる。また、これにより、背景技術に比べて、抵抗素子に流すことができる耐電流容量を一桁程度大きくすることができる。
According to the present invention, the thickness of the first insulating
次に、本発明の第1実施形態に係る配線基板の製造方法の一例について説明する。図2〜図4に、本発明の第1実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。 Next, an example of the manufacturing method of the wiring board according to the first embodiment of the present invention will be described. 2 to 4 are schematic cross-sectional views for explaining a method of manufacturing a wiring board according to the first embodiment of the present invention.
まず、0.5mm厚の高抵抗シリコン基板101上に、第2絶縁層102としてシリコン酸化膜を形成した(図2(a))。次に、第2絶縁層102を洗浄後、DCスパッタ装置内に導入し、所望の真空度に達した後に、抵抗素子103の基となる抵抗素子前駆層103Aとして、膜厚100nmの窒化チタン層を基板101全面に成膜した(図2(b))。次に、マスク111としてフォトレジストを全面に形成した後に、フォトリソグラフィ法を用いてマスク111を所望のパターンに形成した(図2(c))。次に、乾式エッチングあるいは湿式エッチングにより、抵抗素子前駆層103Aの不要領域を除去し、有機溶剤及び酸素プラズマ処理によってマスク111を除去することで所望の抵抗素子103を形成した(図2(d))。次に、第1絶縁層104の基となる第1絶縁層前駆層104Aとして、ネガ型の感光性を有するポリイミド樹脂前駆体溶液を全面に塗布し、乾燥させた(図2(e))。次に、マスク112及びガラスマスク113を用いた露光、現像により、抵抗素子103上の第1絶縁層前駆層104Aに導電用貫通孔104aを形成した。現像後、窒素雰囲気中で加熱及び保持することで第1絶縁層前駆層104Aであるポリイミド樹脂を硬化させ、層厚10μmの第1絶縁層104を形成した(図2(f)及び図3(g))。なお、第1絶縁層104の樹脂は、ポジ型であってもよく、その場合はマスク112とガラスマスク113とを入れ替えればよい。
First, a silicon oxide film was formed as a second insulating
次に、第1絶縁層104及び抵抗素子103上全面に、マスク114としてフォトレジストを形成し、フォトリソグラフィ法により所望の形状のパターンを形成した(図3(h))。次に、乾式あるいは湿式エッチングにより第1絶縁層104に放熱用凹部104bを形成し(図3(i))、有機溶剤及び酸素プラズマ処理によってマスク114を除去した(図3(j))。放熱用凹部104bの底面と抵抗素子103との間隔は、0.1μmとなるようにした。次に、酸素プラズマ処理により第1絶縁層104及び抵抗素子103の各々の表面を清浄にした後に、DCスパッタ装置内に導入した。所望の真空度に達した後に、第1絶縁層104及び抵抗素子103の各々の表面全面に、チタン(Ti)及び銅(Cu)を順に積層してシード層105を形成した(図3(k))。シード層105において、各成分の膜厚はチタン50nm、銅300nmとした。ここで、銅は、後の電解めっきにおける給電層として作用する。また、チタンは、第1絶縁層104等と銅との密着を高めるための密着層として作用する。密着層としては、チタンに限定されることはなく、例えばタンタル(Ta)、クロム(Cr)、モリブデン(Mo)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、又はこれらのうち少なくとも1つを含む化合物を使用してもよい。
Next, a photoresist was formed as a
次に、シード層105上に、マスク115としてフォトレジストを全面に形成し、フォトリソグラフィ法により所望の形状のパターンを形成した(図4(l))。次に、シード層105を給電層とし、電解めっき法によりマスク115開口面に、放熱用配線層107及び導電用配線層106となる銅めっきを膜厚5μmとなるように形成した(図4(m))。なお、放熱用配線層107及び導電用配線層106の形成方法は、電解めっき法に限定されることなく、例えば、無電解めっき法と湿式エッチングによる形成方法、スクリーン印刷法による形成方法等を使用してもよい。次に、有機溶剤及び酸素プラズマ処理によってマスク115を除去した(図4(n))。次に、不要なシード層105を化学エッチング法により除去し、配線基板100を製造した(図4(o))。
Next, a photoresist was formed on the entire surface of the
多層配線基板を製造する場合には、上記の工程を繰り返すことにより絶縁層及び配線層を積層して、抵抗素子を内蔵する多層配線基板を形成する(不図示)。 In the case of manufacturing a multilayer wiring board, the above-described steps are repeated to laminate the insulating layer and the wiring layer to form a multilayer wiring board having a built-in resistance element (not shown).
本実施形態の製造方法によれば、所望のパターンの放熱用配線層107及び導電用配線層106を一括で形成することができる。
According to the manufacturing method of this embodiment, the heat
本発明の第2実施形態に係る配線基板について説明する。図5に、本発明の第2実施形態に係る配線基板の概略断面図を示す。図6に、第2実施形態に係る配線基板の放熱用凹部の概略部分断面図を示す。なお、図5に示す配線基板200は、簡略化のため1層の配線層のみを示す。また、図5及び図6において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
A wiring board according to a second embodiment of the present invention will be described. FIG. 5 is a schematic cross-sectional view of a wiring board according to the second embodiment of the present invention. FIG. 6 is a schematic partial cross-sectional view of the heat dissipation recess of the wiring board according to the second embodiment. Note that the
第2実施形態に係る配線基板200は、第1実施形態に係る配線基板と同様の構成を有するが、異なる点は、第1絶縁層204の放熱用凹部204aの底面が少なくとも1つの凸部(凹部、畝部、溝部又は波状部)204cを有する点である。好ましくは、第1絶縁層204の放熱用凹部204bの底面は、複数の凸部204cを有する。複数の凸部204cが形成するパターンは、例えば、グリッドパターン、スリットパターン、ドットパターン等の種々にパターンに形成することができる。図6に示す形態においては、放熱用凹部204bの底面は波形状となっている。
The
第1絶縁層204は、感光性樹脂から形成すると好ましい。
The first insulating
次に、本発明の第2実施形態に係る配線基板の製造方法の一例について説明する。図7に、本発明の第2実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。 Next, an example of a method for manufacturing a wiring board according to the second embodiment of the present invention will be described. FIG. 7 is a schematic cross-sectional view for explaining the method for manufacturing a wiring board according to the second embodiment of the present invention.
まず、第1絶縁層前駆層204Aまでは、第1実施形態の図2(a)〜(e)に示す工程と同様に形成した。次に、ガラスマスク214を用いて第1絶縁層前駆層204Aに導電用貫通孔204a及び放熱用凹部204bを形成した(図7(f)、(g))。第1実施形態の図2(f)に示すに工程おいては、露光・現像により導電用貫通孔のみを形成した後に、放熱用凹部をエッチングにより形成したが、本実施形態においては、導電用貫通孔204aと放熱用凹部204bとを同時に形成した。
First, the first insulating
導電用貫通孔204aを形成するための第1マスク212は第1実施形態におけるマスクと同様であるが、本実施形態においては放熱用凹部204bを形成するための第2マスク213がガラスマスク214に設けられている。放熱用凹部204bの深さを導電用貫通孔204aの深さよりも浅くするために、第2マスク213には、部分的に光透過率を調整するための貫通孔が形成されている。これにより、露光量を調整して、放熱用凹部204b底部に第1絶縁層204を残存させることができる。貫通孔は、露光機の解像度以下のサイズのパターンであると好ましく、例えば、第2マスク213には、グリッドパターン、スリットパターン、ドットパターン等の種々のパターンの貫通孔を形成することができる。第2マスク213を用いて放熱用凹部204bを形成することにより、放熱用凹部204bの底面には、貫通孔のパターンに応じた複数の凸部204cが形成された。
The
図7(g)以後の工程は、第1実施形態の図3(k)〜図4(o)に示す工程と同様であり、ここでの説明は省略する。 The processes after FIG. 7G are the same as the processes shown in FIGS. 3K to 4O of the first embodiment, and the description thereof is omitted here.
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。 Other aspects of the present embodiment are the same as those of the first embodiment, and a description thereof is omitted here.
本実施形態によれば、放熱用凹部204bの底面は、その凹凸により表面積が大きくなっており、抵抗素子103の熱をより効率的に放熱することができる。また、放熱用凹部204bと導電用貫通孔204aとを同じ工程で形成することができ、製造工程数を削減することができる。
According to this embodiment, the bottom surface of the
本発明の第3実施形態に係る配線基板について説明する。図8に、本発明の第3実施形態に係る配線基板の概略断面図を示す。図9に、第3実施形態に係る配線基板の放熱用凹部の概略部分断面図をしめす。なお、図8に示す配線基板300は、簡略化のため1層の配線層のみを示す。また、図8において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
A wiring board according to a third embodiment of the present invention will be described. FIG. 8 is a schematic sectional view of a wiring board according to the third embodiment of the present invention. FIG. 9 shows a schematic partial cross-sectional view of the heat dissipation recess of the wiring board according to the third embodiment. Note that the
第3実施形態に係る配線基板300においては、抵抗素子は、抵抗膜303及び導電性薄膜106を有する。導電性薄膜308は、導電用配線層106下に形成され、抵抗膜303は、導電性薄膜308間に接続されている。抵抗膜303は、導電用配線層106と電気的に接続されており、導電性薄膜308を介して導電用配線層106と電気的に接続されてもよい。図8に示す形態においては、抵抗膜303は、導電性薄膜308上の一部に掛かるように形成されている。
In the
第1絶縁層304は、感光性樹脂から形成すると好ましい。
The first insulating
抵抗膜303と導電性薄膜308とは、光の反射率を異ならせる。例えば、導電性薄膜308は、抵抗膜303とは光の反射率が異なる導電材料を選択する。第1絶縁層304をネガ型の感光性を有するポリイミド樹脂前駆体溶液から形成する場合、抵抗膜303の反射率を導電性薄膜308の反射率より小さくする。例えば、抵抗膜303が窒化チタンである場合、導電性薄膜308としてはルテニウムを使用することができる。窒化チタンを使用すると、光の一部が透過するので、抵抗膜303内で散乱した光によって放熱用凹部304bを形成することができる。反射率は、材料の選択、表面粗度等で適宜調整することができる。
The
放熱用凹部304bは、側面から底面にかけて傾斜304cを有している。傾斜304cは、放熱用凹部304bの側面と底面とで形成される角部が丸みを帯びるような形状となっている。あるいは、傾斜304cは、放熱用凹部304bの底面が、中央に向かって深くなるような形状となっている。
The
また、導電性薄膜308は、薄膜キャパシタの上部電極であってもよい。すなわち、導電用配線層106の下に薄膜キャパシタ内蔵させてもよい。
The conductive
次に、本発明の第3実施形態に係る配線基板の製造方法の一例について説明する。図10〜図11に、本発明の第3実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。 Next, an example of a method for manufacturing a wiring board according to the third embodiment of the present invention will be described. 10 to 11 are schematic cross-sectional views for explaining a method for manufacturing a wiring board according to the third embodiment of the present invention.
まず、第1実施形態の図2(a)に示す工程と同様にして、基板101上に、第2絶縁層102を形成した(図10(a))。次に、第2絶縁層102面を洗浄後、DCスパッタ装置内に導入した。所望の真空度に達した後に、マスク(例えばメタルマスク)311を用いて(図10(b))、第2絶縁層102上の所定の位置に、ルテニウム(Ru)からなる導電性薄膜308を膜厚50nmで形成した(図10(c))。導電性薄膜308は第2絶縁層102上全面に成膜した後に、フォトリソグラフィ法とエッチングによって所望のパターンに形成してもよい。次に、第1実施形態と同様にして、窒化チタンからなる抵抗膜前駆層403Aを形成し(図10(d))、マスク312を用いて所望の抵抗膜303を形成し、マスク312を除去した(図10(e))。なお、上記例では、導電性薄膜を形成した後に抵抗素子を形成したが、抵抗素子を形成した後に導電性薄膜を形成してもよい。
First, in the same manner as the process shown in FIG. 2A of the first embodiment, the second insulating
次に、第1実施形態と同様にして、ネガ型の感光性を有するポリイミド樹脂前駆体溶液を用いて、第1絶縁層前駆層304Aを形成した。次に、導電用貫通孔304aを形成するための第1マスク313及び放熱用凹部304bを形成するための第2マスク314を有するガラスマスク315を用いて、第1絶縁層前駆層304Aを露光した(図11(f))。ここで、ルテニウムからなる導電性薄膜308と窒化チタンからなる抵抗膜303とでは、光の反射率あるいは薄膜内への光の透過率が異なるため、導電性薄膜308上と抵抗膜303上とでは、第1絶縁層前駆層304Aの最適露光量が異なることになる。そこで、導電性薄膜308上の第1絶縁層前駆層304Aにとって最適な露光量で露光すると、抵抗膜303内部に透過した光や抵抗膜303内部において散乱した光によって、第2マスク314下の一部も露光され、抵抗膜303上の第1絶縁層前駆層304Aにとっては過剰露光となる。そのため、第2マスク314側面(横)方向からの光又は抵抗膜303で散乱された光によって、第2マスク314でマスクされた領域においても反応が進行する。これにより、第1マスク313下の第1絶縁層前駆層304Aの領域には、導電性薄膜308が露出した導電用貫通孔304aが形成され、第2マスク314下の第1絶縁層前駆層304Aの領域には、抵抗膜303が露出しない放熱用凹部304bが形成される(図11(g))。次に、第1実施形態と同様にして、シード層105、導電用配線層106及び放熱用配線層107を形成して、配線基板300を形成した。
Next, similarly to the first embodiment, a first insulating
ポジ型感光性樹脂を使用する場合には、抵抗膜303を例えばルテニウムとし、抵抗膜303と導電性薄膜308の位置を入れ替えることにより、導電用貫通孔304aと放熱用凹部304bを一括して形成することができる。
In the case of using a positive photosensitive resin, the
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。 Other aspects of the present embodiment are the same as those of the first embodiment, and a description thereof is omitted here.
本実施形態によれば、導電用貫通孔304aと放熱用凹部304bとを同一の工程で形成することができる。
According to the present embodiment, the conductive through
本発明の第4実施形態に係る配線基板について説明する。図12に、本発明の第4実施形態に係る配線基板の概略断面図を示す。なお、図12に示す配線基板400は、簡略化のため1層の配線層のみを示す。また、図12において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
A wiring board according to a fourth embodiment of the present invention will be described. FIG. 12 is a schematic sectional view of a wiring board according to the fourth embodiment of the present invention. Note that the
第4実施形態に係る配線基板400においては、抵抗素子は、抵抗膜403及び導電性薄膜408を有する。導電性薄膜408は、放熱用配線層107下の抵抗膜403上に形成されている。導電性薄膜408と放熱用配線層107(又はシード層105)とは接触しておらず、第1絶縁層404が介されている。導電性薄膜408は、第1絶縁層404の原料と反応し、放熱用凹部404bと導電性薄膜408との間に第1絶縁層404を残存させることができる材料を使用する。例えば、第1絶縁層404をポリアミック酸を含有するポリイミド樹脂前駆体溶液を用いて形成する場合、導電性薄膜408としては、銅(Cu)を含有する材料(例えば銅膜)を使用することができる。
In the
放熱用凹部404bの底部部分(すなわち、放熱用凹部404bの底面と導電性薄膜408間の第1絶縁層404部分)は、導電性薄膜408から拡散された銅を含有する。
The bottom portion of the
次に、本発明の第4実施形態に係る配線基板の製造方法の一例について説明する。図13〜図14に、本発明の第4実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。 Next, an example of a method for manufacturing a wiring board according to the fourth embodiment of the present invention will be described. 13 to 14 are schematic cross-sectional views for explaining a method of manufacturing a wiring board according to the fourth embodiment of the present invention.
まず、第1実施形態の図2(a)に示す工程と同様にして、基板101上に、第2絶縁層102を形成した(図13(a))。次に、第2絶縁層102面を洗浄後、DCスパッタ装置内に導入した。所望の真空度に達した後に、第2絶縁層102上に窒化チタンからなる層厚100nmの抵抗膜前駆層403Aを形成し、続いて抵抗膜前駆層403A上に銅からなる層厚10nmの導電性薄膜前駆層408Aを形成した(図13(b))。なお、導電性薄膜前駆層408Aの厚さは、抵抗膜403の抵抗値を大きく変動させることがなく、かつ導電性薄膜408上に溶解困難な第1絶縁層404を形成できる厚みとすればよく、例えば、1nm〜20nmとすると好ましい。次に、上記実施形態と同様にして、マスク411を用いて導電性薄膜408を形成し(図13(c)、(d))、マスク412を用いて抵抗膜403を形成した(図13(e)、図14(f))。なお、導電性薄膜408は、抵抗膜403上にメタルマスクを用いて成膜してもよい。またこの場合、導電性薄膜408の成膜は抵抗膜403のパターン形成前後のいずれであってもよい。
First, similarly to the process shown in FIG. 2A of the first embodiment, the second insulating
次に、第1絶縁層前駆層404Aとして、ポリアミック酸を含有するネガ型感光性のポリイミド樹脂前駆体溶液を全面に塗布し、乾燥させた。Cuからなる導電性薄膜408は、ポリアミック酸を含有する第1絶縁層前駆層404Aに拡散、反応し、導電性薄膜408上の第1絶縁層前駆層404Aを溶解困難にさせる。これにより、抵抗膜403を露出させた導電用貫通孔404aと、導電性薄膜408上の第1絶縁層前駆層404Aを残存させ、導電性薄膜408が露出させない放熱用凹部404bとを一括で形成することができる。次に、第1絶縁層前駆層404Aを窒素雰囲気中で加熱することでポリイミド樹脂を硬化させ、層厚10μm、放熱用凹部404b底部の厚さ0.05μmの第1絶縁層404を形成した(図14(g)、(h))。次に、第1実施形態と同様にして、シード層105、導電用配線層106及び放熱用配線層107を形成して、配線基板400を形成した(図14(i))。
Next, as the first insulating layer precursor layer 404A, a negative photosensitive polyimide resin precursor solution containing polyamic acid was applied on the entire surface and dried. The conductive
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。 Other aspects of the present embodiment are the same as those of the first embodiment, and a description thereof is omitted here.
本実施形態によれば、導電用貫通孔404aと放熱用凹部404bとを同一の工程で形成することができる。
According to the present embodiment, the conductive through
本発明の第5実施形態に係る配線基板について説明する。図15に、本発明の第5実施形態に係る配線基板の概略断面図を示す。なお、図12に示す配線基板500は、簡略化のため1層の配線層のみを示す。また、図12において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
A wiring board according to a fifth embodiment of the present invention will be described. FIG. 15 is a schematic cross-sectional view of a wiring board according to the fifth embodiment of the present invention. Note that the
第1実施形態〜第4実施形態においては、導電用配線層及び放熱用配線層は抵抗素子に対して同一側に形成されていたが、第5実施形態に係る配線基板500においては、導電用配線層106と放熱用配線層507とは抵抗素子103に対して反対側に形成されている。図15に示す形態においては、導電用配線層106は、第1実施形態〜第4実施形態と同様に抵抗素子103上に形成されているが、放熱用凹部502aは第2絶縁層502に形成され、放熱用配線層507は、第2絶縁層502を介して抵抗素子103の下方に形成されている。放熱用配線層507は、導電用配線層106間の少なくとも一部に配置されると好ましく、導電用配線層106間の抵抗素子103に沿って延在させるとより好ましい。また、放熱用配線層507下には、放熱用配線層507を電解めっきによって形成するためのシード層509が形成されている。
In the first embodiment to the fourth embodiment, the conductive wiring layer and the heat dissipation wiring layer are formed on the same side with respect to the resistance element. However, in the
次に、本発明の第5実施形態に係る配線基板の製造方法の一例について説明する。図16〜図17に、本発明の第5実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。 Next, an example of a method for manufacturing a wiring board according to the fifth embodiment of the present invention will be described. 16 to 17 are schematic cross-sectional views for explaining a method for manufacturing a wiring board according to a fifth embodiment of the present invention.
まず、第1実施形態における導電用配線層及び放熱用配線層の形成と同様にして、基板101上に放熱用配線層507を形成した。まず、基板101上にシード層509を形成した。次に、所定の位置にマスク511を形成し、電解めっきにより放熱用配線層507を形成した。次に、マスク511及び不要なシード層を除去した(図16(a)〜(d))。
First, similarly to the formation of the conductive wiring layer and the heat dissipation wiring layer in the first embodiment, the heat
次に、第2絶縁層502として、非感光性のポリイミド樹脂前駆体溶液を全面に塗布し、乾燥させ、窒素雰囲気中で加熱してポリイミド樹脂を硬化させた(図16(e))。第2絶縁層502の層厚は10μmとし、放熱用配線層507上の第2絶縁層502の厚さは0.1μmとなるようにした。放熱性を高めるために、第2絶縁層502を形成した後に、機械研磨又はエッチングによって放熱用配線層507上の第2絶縁層502を薄くしてもよい。
Next, as the second insulating
また、第4実施形態における第1絶縁層形成のように、銅を含む材料によって放熱用配線層507を形成し、ポリアミック酸を含有するネガ型感光性のポリイミド樹脂前駆体溶液を用いて第2絶縁層502を形成することにより、放熱用配線層507上の第2絶縁層502を残存させるように、第2絶縁層502を形成してもよい。
Further, like the first insulating layer formation in the fourth embodiment, the heat
その他の工程は、放熱用凹部及び放熱用配線層を形成しない以外は第1実施形態と同様であり、ここでの説明は省略する(図17(f)〜(h))。 The other steps are the same as those in the first embodiment except that the heat-radiating recess and the heat-dissipating wiring layer are not formed, and a description thereof is omitted here (FIGS. 17F to 17H).
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。 Other aspects of the present embodiment are the same as those of the first embodiment, and a description thereof is omitted here.
本実施形態によれば、放熱用配線層と抵抗素子との対向面積を変更することにより、放熱性を調節することができる。 According to the present embodiment, the heat dissipation can be adjusted by changing the facing area between the heat dissipation wiring layer and the resistance element.
本発明の第6実施形態に係る配線基板について説明する。図18に、本発明の第6実施形態に係る配線基板の概略断面図を示す。なお、図18に示す配線基板600は、簡略化のため1層の配線層のみを示す。また、図18において、図1〜図4に示す第1実施形態及び図15〜図17に示す第5実施形態と同じ要素には同じ符号を付してある。
A wiring board according to a sixth embodiment of the present invention will be described. FIG. 18 is a schematic cross-sectional view of a wiring board according to the sixth embodiment of the present invention. Note that the
第6実施形態に係る配線基板600は、第5実施形態に係る配線基板と同様であるが、異なる点は、放熱用配線層507と電気的に接続された貫通電極609が形成されている点である。貫通電極609は、基板601を貫通し、外部と熱的に接続されている。これにより、抵抗素子103から放熱用配線層507に伝達した熱をより効率的に放熱することができる。
The
本実施形態の上記以外の形態は、第1実施形態及び第5実施形態と同様であり、ここでの説明は省略する。 Other aspects of the present embodiment are the same as those of the first and fifth embodiments, and description thereof is omitted here.
本発明の配線基板及びその製造方法について第1実施形態〜第6実施形態を基に説明したが、複数の実施形態を組み合わせることも可能である。図19に、複数の実施形態を組み合わせた配線基板の例を示す。例えば、図19に示す配線基板700のように、第1実施形態、第5実施形態及び第6実施形態を組み合わせた配線基板を形成してもよい。
The wiring board and the manufacturing method thereof according to the present invention have been described based on the first to sixth embodiments, but a plurality of embodiments can be combined. FIG. 19 shows an example of a wiring board obtained by combining a plurality of embodiments. For example, a wiring board that combines the first embodiment, the fifth embodiment, and the sixth embodiment may be formed as a
上記実施形態においては、配線層を1層有する配線基板について説明したが、本発明は、配線層を複数有する多層配線基板についても適用することができる。 In the above embodiment, the wiring board having one wiring layer has been described. However, the present invention can also be applied to a multilayer wiring board having a plurality of wiring layers.
本発明の配線基板及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。 The wiring board and the manufacturing method thereof according to the present invention have been described based on the above embodiment, but are not limited to the above embodiment, and are within the scope of the present invention and based on the basic technical idea of the present invention. It goes without saying that various modifications, changes, and improvements can be included in the embodiment. Further, various combinations, substitutions, or selections of various disclosed elements are possible within the scope of the claims of the present invention.
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。 Further problems, objects, and developments of the present invention will become apparent from the entire disclosure of the present invention including the claims.
100,200,300,400,500,600,700 配線基板
101,601 基板
102,502 第2絶縁層
103 抵抗素子
303,403 抵抗膜
103A 抵抗素子前駆層
303A,403A 抵抗膜前駆層
104,204,304,404,504 第1絶縁層
104A,204A,304A,404A 第1絶縁層前駆層
104a,204a,304a,404a 導電用貫通孔
104b,204b,304b,404b 放熱用凹部
105 シード層
106 導電用配線層
107 放熱用配線層
111,312,412 マスク(フォトレジスト)
112 マスク
113,214,315,415 ガラスマスク
114,115,411 マスク
204c 凸部
212,313,413 第1マスク
213,314,414 第2マスク
304c 傾斜
308,408 導電性薄膜
311 マスク
408A 導電性薄膜前駆層
502a 放熱用凹部
507 放熱用配線層
509 シード層
609 貫通電極
100, 200, 300, 400, 500, 600, 700
112
Claims (20)
前記抵抗素子と接して形成された絶縁層と、
前記抵抗素子と電気的に接続された導電用配線層と、
前記抵抗素子において発生した熱を放熱する放熱用配線層と、を備え、
前記絶縁層は、前記抵抗素子が露出するように形成された貫通孔と、底部が前記抵抗素子と対向すると共に、前記抵抗素子が露出しないように形成された凹部と、を有し、
前記絶縁層のうち少なくとも前記貫通孔及び前記凹部を形成する部分が、感光性の樹脂から形成されており、
前記導電用配線層は、前記貫通孔に配され、
前記放熱用配線層は、前記凹部に配され、
前記導電性薄膜は、前記貫通孔又は前記凹部の底部と対向するように形成されていることを特徴とする配線基板。 A resistive element having a resistive thin film and a conductive thin film having a light reflectance different from that of the resistive film ;
An insulating layer formed in contact with the resistance element;
A conductive wiring layer electrically connected to the resistance element;
A heat dissipation wiring layer that dissipates heat generated in the resistance element, and
The insulating layer has a through hole formed so that the resistance element is exposed, and a recess formed so that the bottom portion faces the resistance element and the resistance element is not exposed,
Of the insulating layer, at least the part that forms the through hole and the recess is formed of a photosensitive resin,
The conductive wiring layer is disposed in the through hole,
The heat dissipation wiring layer is disposed in the recess ,
The wiring substrate, wherein the conductive thin film is formed so as to face the bottom of the through hole or the recess .
前記貫通孔及び前記凹部は、前記第1絶縁層に形成されていることを特徴とする請求項1に記載の配線基板。 The insulating layer has a first insulating layer and a second insulating layer formed so as to interpose the resistance element between the first insulating layer,
The wiring substrate according to claim 1, wherein the through hole and the recess are formed in the first insulating layer.
前記貫通孔は、前記導電性薄膜を露出するように形成され、
前記凹部の前記底部は、前記抵抗膜と対向していることを特徴とする請求項1〜5のいずれか一項に記載の配線基板。 The resistive film is connected between the conductive thin films,
The through hole is formed to expose the conductive thin film,
The bottom portion is the wiring board according to any one of claims 1 to 5, characterized in that opposite to the resistive film of said recess.
前記凹部の前記底部は、前記導電性薄膜と対向し、
前記貫通孔は、前記抵抗膜を露出するように形成されていることを特徴とする請求項1〜5のいずれか一項に記載の配線基板。 The conductive thin film is formed on the resistance film,
The bottom of the recess is opposed to the conductive thin film;
The through hole, the wiring substrate according to any one of claims 1 to 5, characterized in that it is formed so as to expose the resistive layer.
前記絶縁層のうち少なくとも前記凹部を形成する部分の前駆体は、ポリアミック酸を含有することを特徴とする請求項1〜8のいずれか一項に記載の配線基板。 The conductive thin film of the resistive element contains copper,
The wiring board according to any one of claims 1 to 8, wherein a precursor of at least a portion of the insulating layer that forms the concave portion contains polyamic acid.
前記絶縁層のうち少なくとも前記凹部を形成する部分の前駆体は、ポリアミック酸を含有することを特徴とする請求項1〜8のいずれか一項に記載の配線基板。 The heat dissipation wiring layer contains copper,
The wiring board according to any one of claims 1 to 8, wherein a precursor of at least a portion of the insulating layer that forms the concave portion contains polyamic acid.
The recess, the wiring board according to any one of claims 1 to 11, characterized in that at least one of the projections or recesses of the bottom part.
前記抵抗素子に接する絶縁層を感光性樹脂で形成する工程と、
前記絶縁層に、前記抵抗素子を露出する貫通孔と、底部が前記抵抗素子に面し、前記抵抗素子を露出しない凹部とを、前記貫通孔を形成する領域と前記凹部を形成する領域の露光量を異ならせることにより同一処理で形成する工程と、
前記貫通孔に、前記抵抗素子と電気的に接続する導電用配線層を形成する工程と、
前記凹部に、放熱用配線層を形成する工程と、を含むことを特徴とする配線基板の製造方法。 Forming a resistance element;
Forming an insulating layer in contact with the resistance element with a photosensitive resin ;
The insulating layer has a through hole that exposes the resistive element, a bottom portion that faces the resistive element, and a concave portion that does not expose the resistive element, and an exposure of a region that forms the through hole and a region that forms the concave portion. Forming the same process by varying the amount ; and
Forming a conductive wiring layer electrically connected to the resistance element in the through hole;
Forming a heat-dissipating wiring layer in the recess.
前記貫通孔を形成する領域を覆う第1マスクと、前記凹部を形成する領域を覆う第2マスクとの光透過率を異ならせることを特徴とする請求項13又は14に記載の配線基板の製造方法。 When exposing the precursor layer of the first insulating layer,
The manufacturing method of a wiring board according to claim 13 or 14 , wherein the light transmittance of the first mask covering the region for forming the through hole and the second mask covering the region for forming the recess are different. Method.
前記凹部を形成する領域に面する領域に、前記抵抗素子の一部であり、前記導電性薄膜とは光反射率が異なる抵抗膜を形成し、
前記抵抗素子上に前記第1絶縁層の前駆層を形成して、前記絶縁層の前駆層を露光することにより前記貫通孔及び前記凹部を形成することを特徴とする請求項13又は14に記載の配線基板の製造方法。 Forming a conductive thin film which is a part of the resistance element in a region facing the region where the through hole is formed;
Forming a resistive film that is part of the resistive element in a region facing the region where the concave portion is formed, and having a light reflectance different from that of the conductive thin film;
The said through-hole and the said recessed part are formed by forming the precursor layer of the said 1st insulating layer on the said resistive element, and exposing the precursor layer of the said insulating layer, The Claim 13 or 14 characterized by the above-mentioned. Wiring board manufacturing method.
前記抵抗素子の少なくとも一部は銅を含有することを特徴とする請求項17に記載の配線基板の製造方法。 The precursor of the insulating layer is a photosensitive resin containing polyamic acid,
The method for manufacturing a wiring board according to claim 17 , wherein at least a part of the resistance element contains copper.
放熱用配線層を覆う第1絶縁層を形成する工程と、
前記第1絶縁層上に、前記放熱用配線層との間に前記第1絶縁層を介して抵抗素子を形成する工程と、
前記抵抗素子に接する第2絶縁層を形成する工程と、
前記第2絶縁層に、前記抵抗素子を露出する貫通孔を形成する工程と、
前記貫通孔に、前記抵抗素子と電気的に接続する導電用配線層を形成する工程と、を含み、
前記第1絶縁層を形成する工程において、前記放熱用配線層と、前記第1絶縁層の前駆層の一部とを反応させることにより、前記放熱用配線層上に前記第1絶縁層を残存させて、前記第1絶縁層を形成することを特徴とする配線基板の製造方法。 Forming a heat dissipation wiring layer;
Forming a first insulating layer covering the heat dissipation wiring layer;
Forming a resistance element on the first insulating layer between the heat dissipation wiring layer and the first insulating layer;
Forming a second insulating layer in contact with the resistance element;
Forming a through hole exposing the resistance element in the second insulating layer;
Wherein the through hole, seen including a step of forming a conductive wiring layer connecting said resistive element electrically,
In the step of forming the first insulating layer, the heat insulating wiring layer and a part of the precursor layer of the first insulating layer are reacted to leave the first insulating layer on the heat dissipating wiring layer. And forming the first insulating layer . A method for manufacturing a wiring board, comprising:
前記放熱用配線層は銅を含有することを特徴とする請求項19に記載の配線基板の製造方法。 The precursor of the first insulating layer is a photosensitive resin containing polyamic acid,
The method for manufacturing a wiring board according to claim 19 , wherein the heat dissipation wiring layer contains copper.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019511A JP5589283B2 (en) | 2009-01-30 | 2009-01-30 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019511A JP5589283B2 (en) | 2009-01-30 | 2009-01-30 | Wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010177506A JP2010177506A (en) | 2010-08-12 |
JP5589283B2 true JP5589283B2 (en) | 2014-09-17 |
Family
ID=42708145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009019511A Expired - Fee Related JP5589283B2 (en) | 2009-01-30 | 2009-01-30 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5589283B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220491A (en) * | 2013-04-09 | 2014-11-20 | 富士電機株式会社 | Thin film resistor group and multilayer wiring board having the same built-in |
US9930769B2 (en) * | 2014-02-14 | 2018-03-27 | Qualcomm Incorporated | Thermal metal ground for integrated circuit resistors |
CN207425835U (en) * | 2015-02-12 | 2018-05-29 | 株式会社村田制作所 | Thin-film device |
JP6652443B2 (en) * | 2016-05-06 | 2020-02-26 | 株式会社日本マイクロニクス | Multilayer wiring board and probe card using the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62108567A (en) * | 1985-11-06 | 1987-05-19 | Nec Corp | Semiconductor integrated circuit device |
JPS62199047A (en) * | 1986-02-27 | 1987-09-02 | Nec Corp | Polycrystalline silicon resistor |
JPH0444260A (en) * | 1990-06-08 | 1992-02-14 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH07115175A (en) * | 1993-10-14 | 1995-05-02 | Nec Corp | Semiconductor device |
JP2000150780A (en) * | 1998-11-16 | 2000-05-30 | Hitachi Ltd | Semiconductor device, its manufacture, and light transmission device and movable body radio portable machine using semiconductor device |
JP2002270770A (en) * | 2001-03-08 | 2002-09-20 | Alps Electric Co Ltd | Thin-film element and integrated circuit using the same |
JP3873854B2 (en) * | 2002-09-19 | 2007-01-31 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP2006013300A (en) * | 2004-06-29 | 2006-01-12 | Seiko Instruments Inc | Semiconductor device |
JP2008172173A (en) * | 2007-01-15 | 2008-07-24 | Denso Corp | Semiconductor device |
JP5210559B2 (en) * | 2007-07-13 | 2013-06-12 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
-
2009
- 2009-01-30 JP JP2009019511A patent/JP5589283B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010177506A (en) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI646646B (en) | Semiconductor component and method of manufacturing same | |
JP4016039B2 (en) | Wiring board and method for manufacturing wiring board | |
TWI497617B (en) | Semiconductor device manufacturing method and semiconductor device | |
TWI440152B (en) | Built-in semiconductor substrate | |
JP5576334B2 (en) | Semiconductor device, wiring board and manufacturing method thereof | |
JP4950693B2 (en) | Electronic component built-in wiring board and its mounting parts | |
JP2011171567A (en) | Method of manufacturing substrate structure, and method of manufacturing semiconductor device | |
JP2017212376A (en) | Semiconductor device, and method of manufacturing the same | |
JP5589283B2 (en) | Wiring board and manufacturing method thereof | |
JP6737009B2 (en) | Semiconductor device and manufacturing method thereof | |
TW200945958A (en) | Printed circuit board and method of manufacturing the same | |
JP4983386B2 (en) | COF wiring board | |
JP6729046B2 (en) | Wiring board, manufacturing method thereof, and manufacturing method of semiconductor device | |
JP6994342B2 (en) | Board with built-in electronic components and its manufacturing method | |
TW200843085A (en) | Semiconductor device equipped with thin-film circuit elements | |
US20140000953A1 (en) | Circuit substrate | |
TWI392071B (en) | Package substrate and fabrication method thereof | |
WO2011148444A1 (en) | Semiconductor device and method for manufacturing same | |
JP2004022898A (en) | Semiconductor device and its manufacturing method | |
JP5101074B2 (en) | How to make electronic interconnects | |
JPWO2006061871A1 (en) | Semiconductor device | |
JP4201075B2 (en) | Planar coil structure manufacturing method | |
JP7435635B2 (en) | Through electrode board | |
JP2016225360A (en) | Through electrode substrate, and interposer and semiconductor device using the same | |
JP2016502758A (en) | Graphene interposer and method for producing the interposer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |