JP5573916B2

JP5573916B2 - Power supply

Info

Publication number: JP5573916B2
Application number: JP2012230082A
Authority: JP
Inventors: 一則大嶋; 宏信増岡; 幸治宮岡; 光幸辻坂; 旭中山
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2012-10-17
Filing date: 2012-10-17
Publication date: 2014-08-20
Anticipated expiration: 2032-10-17
Also published as: JP2014082884A

Description

本発明は、スイッチ素子をＰＷＭ制御（パルス幅変調制御）しつつ、ゼロボルトスイッチングさせる電源装置に関するものである。 The present invention relates to a power supply device that performs zero volt switching while performing PWM control (pulse width modulation control) of a switch element.

この種の電源装置として、下記の特許文献１において開示された電源装置（スイッチング電源）が知られている。この電源装置は、コンバータにおけるスイッチ素子の両端に印加される電圧の最低点を検出してスイッチ素子をターンオンするように構成された電圧共振型のスイッチング電源装置であって、トランスの２次側電流がゼロになっている状態においてトランスの１次巻線のインダクタンスとスイッチ素子に並列に接続されている共振用のコンデンサとによってトランスの１次側に発生する電圧共振に起因してスイッチ素子（ターンオフしている）の両端に印加される電圧の最低点を実質的に検出する手段と、スイッチ素子のターンオンと同時に起動されて所定の時間信号を出力する時間信号発生手段と、この時間信号発生手段から時間信号が出力されている間は最低点検出信号に基づくスイッチ素子のターンオンを禁止する手段とを備えている。 As this type of power supply device, a power supply device (switching power supply) disclosed in Patent Document 1 below is known. This power supply apparatus is a voltage resonance type switching power supply apparatus configured to detect the lowest point of the voltage applied to both ends of a switch element in a converter and to turn on the switch element, and is a secondary side current of the transformer. The switch element (turn-off) due to the voltage resonance generated on the primary side of the transformer by the inductance of the primary winding of the transformer and the resonance capacitor connected in parallel to the switch element in a state where the power is zero Means for substantially detecting the lowest point of the voltage applied to both ends of the device, time signal generating means which is activated simultaneously with the turn-on of the switch element and outputs a predetermined time signal, and this time signal generating means Means for prohibiting the turn-on of the switch element based on the lowest point detection signal while the time signal is output from

また、この特許文献１では、モノマルチ回路、カウンタ、およびアナログ的な時定数回路で時間信号を出力する時間信号発生手段を構成すると共に、スイッチ素子のターンオンを禁止する手段としてＤタイプフリップフロップを用いて、そのＤ入力端子に時間信号を入力する。また、スイッチ素子の両端に印加される電圧における共振時の波形についての交流成分（余弦波）のゼロクロスを、バイアス巻線とゼロクロス検出回路とを用いて検出して、ゼロクロスに同期したパルス信号を出力する。また、このパルス信号を遅延回路で上記の余弦波の周期（共振周期）の１／４に相当する期間だけ遅延させて、ターンオフ状態のスイッチ素子の両端に印加される共振時の波形の最低点に同期したパルス信号を生成し、このパルス信号をＤタイプフリップフロップのクロック端子にクロックとして入力する。これにより、Ｄタイプフリップフロップの出力パルスは、禁止期間中（時間信号がＬレベルの期間中）に加えられる最初のクロックの立ち上がりでＬレベルになり、禁止期間の終了後に加えられる最初のクロックの立ち上がりでＨレベルになる。制御回路は、この出力パルスの各立ち上がりに同期して、スイッチ素子をオンにするトリガをかける。 Further, in this Patent Document 1, a time signal generating means for outputting a time signal is constituted by a mono-multi circuit, a counter, and an analog time constant circuit, and a D-type flip-flop is used as a means for inhibiting turn-on of a switch element. The time signal is input to the D input terminal. In addition, the zero cross of the alternating current component (cosine wave) of the waveform at the time of resonance in the voltage applied to both ends of the switch element is detected using the bias winding and the zero cross detection circuit, and a pulse signal synchronized with the zero cross is generated. Output. Further, the pulse signal is delayed by a delay circuit by a period corresponding to 1/4 of the period of the cosine wave (resonance period), and the lowest point of the waveform at resonance applied to both ends of the switch element in the turn-off state. Is generated, and this pulse signal is input to the clock terminal of the D-type flip-flop as a clock. As a result, the output pulse of the D-type flip-flop becomes L level at the rising edge of the first clock applied during the inhibition period (during the time signal is at L level), and the output of the first clock applied after the inhibition period ends. It becomes H level at the rising edge. The control circuit applies a trigger for turning on the switch element in synchronization with each rising edge of the output pulse.

この構成により、この電源装置では、スイッチ素子のスイッチング周期は、禁止期間（時間信号がＬレベルの期間）と、禁止期間の終了時点から（時間信号がＨレベルとなった時点から）最初のクロックの立ち上がりまでの期間とを合計した長さとなるが、一般に後者の期間の長さはスイッチング周期の数分の１であり、この結果、スイッチング周期の変化率は数１０％程度に抑えることができ、かつスイッチ素子の両端に印加される電圧の最低点に同期してスイッチ素子をターンオンさせることができる。したがって、スイッチ素子を実質的にＰＷＭ制御（パルス幅変調制御）しつつ、ゼロボルトスイッチングさせることが可能となっている。 With this configuration, in this power supply device, the switching cycle of the switch element is the first period from the prohibition period (period in which the time signal is at L level) and from the end point of the prohibition period (from the time at which the time signal has become H level). The length of the latter period is generally a fraction of the switching period. As a result, the change rate of the switching period can be suppressed to about several tens of percent. In addition, the switch element can be turned on in synchronization with the lowest point of the voltage applied to both ends of the switch element. Therefore, it is possible to perform zero volt switching while substantially performing PWM control (pulse width modulation control) of the switch element.

特許第３１１６３３８号公報（第３−４頁、第１−２図）Japanese Patent No. 3116338 (page 3-4, Fig. 1-2)

しかしながら、上記の従来の電源装置には、以下のような改善すべき課題が存在している。すなわち、この電源装置では、トランスの２次側電流がゼロになっている状態においてトランスの１次側に発生する電圧共振に起因してスイッチ素子の両端に印加される電圧の最低点を検出すると共に、この最低点に同期してスイッチ素子をオンにするという電流不連続モードを前提とした構成となっている。しかしながら、この種の電源装置では、負荷に供給される出力電流が多いときには、コンバータが電流連続モードで動作し、一方、出力電流が少ないときには、電流不連続モードで動作するというように、動作モードが切り替わる場合があるため、この電源装置には、コンバータが電流連続モードで動作しているときには、ゼロボルトスイッチングを実行することができないという解決すべき課題が存在している。 However, the above-described conventional power supply apparatus has the following problems to be improved. That is, in this power supply device, the lowest point of the voltage applied to both ends of the switch element due to the voltage resonance generated on the primary side of the transformer when the secondary side current of the transformer is zero is detected. In addition, the current discontinuous mode in which the switch element is turned on in synchronization with the lowest point is assumed. However, in this type of power supply device, when the output current supplied to the load is large, the converter operates in the continuous current mode, whereas when the output current is small, the converter operates in the current discontinuous mode. This power supply apparatus has a problem to be solved that zero volt switching cannot be performed when the converter is operating in the continuous current mode.

本発明は、かかる課題を改善するためになされたものであり、コンバータのスイッチ素子をＰＷＭ制御しつつ、電流連続モードおよび電流不連続モードのいずれのモードにおいても確実にゼロボルトスイッチングさせ得る電源装置を提供することを主目的とする。 The present invention has been made in order to improve such a problem. A power supply apparatus capable of reliably performing zero-volt switching in both the current continuous mode and the current discontinuous mode while performing PWM control of the switching element of the converter. The main purpose is to provide.

上記目的を達成すべく、本発明に係る電源装置は、一方を低電位側として他方に直流入力電圧が入力される一対の入力端子、当該一対の入力端子間に接続された入力コンデンサ、前記一対の入力端子のうちの前記一方の入力端子に接続された一方を低電位側として他方から直流出力電圧を出力する一対の出力端子、当該一対の出力端子間に接続された出力コンデンサ、前記一対の入力端子のうちの前記他方の入力端子に一端が接続された第１インダクタ、アノード端子が前記第１インダクタの他端に接続されると共にカソード端子が前記一対の出力端子のうちの前記他方の出力端子に接続されたダイオード、互いに直列に接続された状態で前記第１インダクタと前記ダイオードとの接続点と前記一方の入力端子との間に接続されたスイッチ素子および第２インダクタ、並びに当該スイッチ素子に並列に接続された並列コンデンサを備え、前記スイッチ素子のオン・オフ動作によって前記直流入力電圧を前記直流出力電圧に昇圧するＬＣ共振型のコンバータと、前記直流出力電圧に基づいて一定周波数のパルス幅変調信号を生成する信号生成回路と、前記スイッチ素子の両端間電圧とゼロボルト検出用の閾値とを比較して当該両端間電圧が当該閾値以下のときにパルス信号を出力するゼロボルト検出回路と、前記パルス幅変調信号と前記パルス信号の論理積に基づいて前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備え、前記スイッチ素子のオン期間中に前記第１インダクタに蓄積されたエネルギーを当該スイッチ素子のオフ期間にオン状態の前記ダイオードを介して前記出力端子に放出しているときには、前記第２インダクタから、前記並列コンデンサ、前記出力コンデンサおよびオン状態の当該ダイオードを経由して当該第２インダクタに至る経路内において、主として当該第２インダクタおよび当該並列コンデンサによる前記両端間電圧の自由振動が当該スイッチ素子の前記オン・オフ動作の周波数に対して十分に高い周波数で継続して発生し、かつ前記エネルギーの放出の完了後において前記オフ期間が継続しているときには、当該第２インダクタから、当該並列コンデンサ、前記入力コンデンサおよび前記第１インダクタを経由して当該第２インダクタに至る経路内において、主として当該第１インダクタおよび当該並列コンデンサによる前記両端間電圧の自由振動が当該スイッチ素子の前記オン・オフ動作の周波数に対して十分に高い周波数で継続して発生するように、当該第２インダクタのインダクタンス値が当該第１インダクタのインダクタンス値よりも十分に小さな値に規定され、かつ当該並列コンデンサの容量値が当該入力コンデンサおよび当該出力コンデンサの容量値よりも十分に小さな容量値に規定されている。 In order to achieve the above object, a power supply device according to the present invention includes a pair of input terminals to which one side is a low potential side and a DC input voltage is input to the other side, an input capacitor connected between the pair of input terminals, A pair of output terminals that output a DC output voltage from the other of the input terminals connected to the one input terminal as a low potential side, an output capacitor connected between the pair of output terminals, A first inductor having one end connected to the other input terminal of the input terminals, an anode terminal connected to the other end of the first inductor, and a cathode terminal being the other output of the pair of output terminals a diode connected to the terminal, the switch element which is connected between the one input terminal and the connection point between the first inductor and the diode in a state of being connected in series with each other And a second inductor, and comprising a parallel capacitor connected in parallel to the switching element, a converter of the LC resonance for boosting the DC input voltage to the DC output voltage by on-off operation of the switching element, the DC A signal generation circuit that generates a pulse width modulation signal having a constant frequency based on the output voltage, and compares the voltage across the switch element with a threshold for detecting zero volts, and pulses when the voltage across the terminal is equal to or less than the threshold. A zero volt detection circuit that outputs a signal, and a drive signal generation circuit that generates a drive signal for turning on and off the switch element based on a logical product of the pulse width modulation signal and the pulse signal . The energy stored in the first inductor during the on period is transferred to the switch element before the on state during the off period. When discharging through the diode to the output terminal, the second inductor is mainly used in the path from the second inductor to the second inductor via the parallel capacitor, the output capacitor, and the diode in the on state. 2 The free oscillation of the voltage across the inductor by the inductor and the parallel capacitor continuously occurs at a frequency sufficiently higher than the frequency of the on / off operation of the switch element, and after the completion of the energy release, When the off-period continues, the first inductor and the parallel capacitor are mainly used in the path from the second inductor to the second inductor via the parallel capacitor, the input capacitor, and the first inductor. The free vibration of the voltage across the The inductance value of the second inductor is set to a value sufficiently smaller than the inductance value of the first inductor so that it continuously occurs at a sufficiently high frequency with respect to the frequency of the on / off operation of the switch element. In addition, the capacitance value of the parallel capacitor is set to a capacitance value sufficiently smaller than the capacitance values of the input capacitor and the output capacitor.

本発明の電源装置によれば、スイッチ素子に直列に第２インダクタを接続すると共にスイッチ素子に並列に並列コンデンサを接続することによって、第１インダクタが蓄積したエネルギーをスイッチ素子のオフ期間において出力端子に放出している状態のときにスイッチ素子の両端間電圧をオン・オフ動作の周波数（スイッチング周波数）に対して十分に高い周波数で自由振動（電圧共振）させ、かつ第１インダクタからのエネルギーの放出の完了後においてオフ期間が継続しているときにもスイッチ素子の両端間電圧をオン・オフ動作の周波数に対して十分に高い周波数で自由振動させると共に、ゼロボルト検出回路および駆動信号生成回路を備えたことにより、コンバータが電流連続モードおよび電流不連続モードのいずれの動作モードで動作していたとしても、コンバータのスイッチ素子を実質的に一定の周波数でＰＷＭ制御（パルス幅変調制御）しつつ、コンバータのスイッチ素子を確実にゼロボルトスイッチングさせることができる。したがって、この電源装置によれば、スイッチング損失を低減することができることから効率を十分に向上させることができると共に電界によるノイズ発生を十分に抑えることができる。 According to the power supply device of the present invention, by connecting the second inductor in series with the switch element and connecting the parallel capacitor in parallel with the switch element, the energy stored in the first inductor is output to the output terminal during the OFF period of the switch element. The voltage between both ends of the switch element is oscillated freely (voltage resonance) at a frequency sufficiently higher than the frequency of the on / off operation (switching frequency) and the energy from the first inductor is Even when the off period continues after completion of the discharge, the voltage across the switch element is oscillated freely at a frequency sufficiently higher than the frequency of the on / off operation, and the zero volt detection circuit and the drive signal generation circuit are The converter can operate in either continuous current mode or discontinuous mode. Even running, the converter of the switching element while substantially PWM control at a constant frequency (pulse width modulation control), it is possible to reliably zero volt switching converter of the switching element. Therefore, according to this power supply device, the switching loss can be reduced, so that the efficiency can be sufficiently improved and the generation of noise due to the electric field can be sufficiently suppressed.

電源装置１の構成を示す構成図である。1 is a configuration diagram showing a configuration of a power supply device 1. ゼロボルト検出回路５の回路図である。3 is a circuit diagram of a zero volt detection circuit 5. FIG. 電源装置１の電流連続モード時の動作を説明するための各部の波形図である。FIG. 4 is a waveform diagram of each part for explaining the operation of the power supply device 1 in the continuous current mode. 電源装置１の電流不連続モード時の動作を説明するための各部の波形図である。FIG. 4 is a waveform diagram of each part for explaining the operation of the power supply device 1 in a current discontinuous mode. 他のゼロボルト検出回路５Ａの回路図である。It is a circuit diagram of other zero volt detection circuit 5A. 電源装置１Ａの構成を示す構成図である。It is a block diagram which shows the structure of power supply device 1A.

以下、電源装置の実施の形態について、添付図面を参照して説明する。 Hereinafter, embodiments of a power supply device will be described with reference to the accompanying drawings.

最初に、電源装置１の構成について図面を参照して説明する。図１に示す電源装置１は、一例として、コンバータ２、誤差増幅回路３、信号生成回路４、ゼロボルト検出回路５および駆動信号生成回路６を備えている。 First, the configuration of the power supply device 1 will be described with reference to the drawings. The power supply device 1 illustrated in FIG. 1 includes, as an example, a converter 2, an error amplification circuit 3, a signal generation circuit 4, a zero volt detection circuit 5, and a drive signal generation circuit 6.

コンバータ２は、一対の入力端子１１ａ，１１ｂ（以下、特に区別しないときには「入力端子１１」ともいう）、入力コンデンサ１２、第１インダクタ１３、ダイオード１４、第２インダクタ１５、スイッチ素子１６、並列コンデンサ１７、出力コンデンサ１８および一対の出力端子１９ａ，１９ｂ（以下、特に区別しないときには「出力端子１９」ともいう）を備え、ＬＣ共振型の非絶縁型昇圧コンバータとして構成されている。 The converter 2 includes a pair of input terminals 11a and 11b (hereinafter also referred to as “input terminal 11” unless otherwise distinguished), an input capacitor 12, a first inductor 13, a diode 14, a second inductor 15, a switching element 16, and a parallel capacitor. 17, an output capacitor 18 and a pair of output terminals 19a and 19b (hereinafter also referred to as “output terminal 19” unless otherwise specified) are configured as an LC resonance type non-insulated boost converter.

具体的には、一対の入力端子１１ａ，１１ｂ間には、基準電位（グランドＧ）に接続された入力端子１１ｂを低電位側として、直流入力電圧Ｖｉｎが入力される。入力コンデンサ１２は、この入力端子１１ａ，１１ｂ間に接続されている。第１インダクタ１３は、一端が入力端子１１ａに接続され、他端がダイオード１４のアノード端子に接続されている。ダイオード１４は、カソード端子が出力端子１９ａに接続されている。第２インダクタ１５は、第１インダクタ１３のインダクタンス値（Ｌ１）よりも十分に小さなインダクタンス値（Ｌ２）に規定されると共に、一端が第１インダクタ１３とダイオード１４との接続点（第１インダクタ１３の他端）に接続されている。また、第２インダクタ１５は、「スイッチ素子に直列に接続されたインダクタ」の一例であって、並列コンデンサ１７と共に高い周波数での電圧共振（自由振動）を発生させる素子であるため、第２インダクタ１５を構成するコアには鉄損の少ないＮｉ−Ｚｎ系コアを使用するのが好ましい。 Specifically, the DC input voltage Vin is input between the pair of input terminals 11a and 11b with the input terminal 11b connected to the reference potential (ground G) as the low potential side. The input capacitor 12 is connected between the input terminals 11a and 11b. The first inductor 13 has one end connected to the input terminal 11 a and the other end connected to the anode terminal of the diode 14. The diode 14 has a cathode terminal connected to the output terminal 19a. The second inductor 15 is defined to have an inductance value (L2) sufficiently smaller than the inductance value (L1) of the first inductor 13, and one end is a connection point between the first inductor 13 and the diode 14 (first inductor 13). Is connected to the other end. The second inductor 15 is an example of an “inductor connected in series to a switch element”, and is an element that generates voltage resonance (free vibration) at a high frequency together with the parallel capacitor 17. It is preferable to use a Ni—Zn-based core with a small iron loss for the core constituting 15.

スイッチ素子１６は、本例では一例として、ＮチャネルのＭＯＳ型ＦＥＴで構成されているが、バイポーラトランジスタなどの他の制御端子付き半導体スイッチ素子を用いることもできる。また、スイッチ素子１６は、ドレイン端子が第２インダクタ１５の他端に接続され、ソース端子がグランドＧに接続されている。この構成により、スイッチ素子１６は第２インダクタ１５と直列に接続された状態で、第１インダクタ１３の他端（第１インダクタ１３とダイオード１４との接続点）と、グランドＧとの間に接続されている。 In this example, the switch element 16 is configured by an N-channel MOS FET as an example, but other semiconductor switch elements with a control terminal such as a bipolar transistor can also be used. The switch element 16 has a drain terminal connected to the other end of the second inductor 15 and a source terminal connected to the ground G. With this configuration, the switch element 16 is connected between the other end of the first inductor 13 (a connection point between the first inductor 13 and the diode 14) and the ground G while being connected in series with the second inductor 15. Has been.

並列コンデンサ１７は、入力コンデンサ１２および出力コンデンサ１８の容量値（Ｃ１）と比較して、十分に小さな容量値（Ｃ２）に規定されると共に、スイッチ素子１６に並列に接続されている。本例では、並列コンデンサ１７は、一端がスイッチ素子１６のドレイン端子に接続され、他端がスイッチ素子１６のソース端子に接続されて、スイッチ素子１６に並列接続されている。なお、本例のように、スイッチ素子１６がＭＯＳ型ＦＥＴで構成されているときには、このＦＥＴのドレイン端子とソース端子との間に形成されている寄生容量で代用することもできる。出力コンデンサ１８は、一対の出力端子１９ａ，１９ｂ間に接続されている。 The parallel capacitor 17 is defined to have a sufficiently small capacitance value (C2) compared to the capacitance values (C1) of the input capacitor 12 and the output capacitor 18, and is connected in parallel to the switch element 16. In this example, the parallel capacitor 17 has one end connected to the drain terminal of the switch element 16 and the other end connected to the source terminal of the switch element 16 and is connected in parallel to the switch element 16. As in this example, when the switch element 16 is composed of a MOS FET, a parasitic capacitance formed between the drain terminal and the source terminal of the FET can be substituted. The output capacitor 18 is connected between the pair of output terminals 19a and 19b.

以上の構成により、コンバータ２は、スイッチ素子１６がオン・オフ動作することにより、入力端子１１に入力されている直流入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに昇圧して、出力端子１９ｂを低電位側として出力端子１９から出力する。 With the above configuration, the converter 2 boosts the DC input voltage Vin input to the input terminal 11 to the DC output voltage Vout by turning the switch element 16 on and off, and sets the output terminal 19b to the low potential side. As output from the output terminal 19.

誤差増幅回路３は、一例として、コンバータ２の直流出力電圧Ｖｏｕｔを一定の分圧比で分圧すると共に、分圧によって生成された電圧（以下、「比較電圧」ともいう）と予め規定された基準電圧（直流出力電圧Ｖｏｕｔの目標電圧を上記の分圧比で分圧して得られるる電圧）とを比較して、比較電圧と基準電圧の電位差に応じた（つまり、直流出力電圧Ｖｏｕｔと目標電圧の電位差に応じた）電圧の誤差信号Ｓ１を出力する。本例では一例として、誤差増幅回路３は、比較電圧と基準電圧の電位差がゼロのとき（直流出力電圧Ｖｏｕｔが目標電圧のとき）には予め規定された直流電圧になり、比較電圧が基準電圧を下回っているとき（直流出力電圧Ｖｏｕｔが目標電圧を下回っているとき）には、両者の電位差に比例した電圧だけ上記の直流電圧から上昇し、逆に、比較電圧が基準電圧を上回っているとき（直流出力電圧Ｖｏｕｔが目標電圧を上回っているとき）には、両者の電位差に比例した電圧だけ上記の直流電圧から低下する誤差信号Ｓ１を出力する。 For example, the error amplifying circuit 3 divides the DC output voltage Vout of the converter 2 at a constant voltage dividing ratio, and a voltage generated by the voltage division (hereinafter also referred to as “comparison voltage”) and a predetermined reference voltage. (Voltage obtained by dividing the target voltage of the DC output voltage Vout by the above-mentioned voltage dividing ratio) and comparing with the potential difference between the comparison voltage and the reference voltage (that is, the potential difference between the DC output voltage Vout and the target voltage) A voltage error signal S1 is output. In this example, as an example, the error amplifying circuit 3 has a predetermined DC voltage when the potential difference between the comparison voltage and the reference voltage is zero (when the DC output voltage Vout is the target voltage), and the comparison voltage is the reference voltage. When the voltage is lower than (when the DC output voltage Vout is lower than the target voltage), the voltage rises from the DC voltage by a voltage proportional to the potential difference between the two, and the comparison voltage is higher than the reference voltage. When the DC output voltage Vout exceeds the target voltage, an error signal S1 that decreases from the DC voltage by a voltage proportional to the potential difference between the two is output.

信号生成回路４は、内部において一定周波数（例えば、１００ｋＨｚ。スイッチ素子１６のスイッチング周波数ｆｓでもある）の三角波信号（図示せず）を生成すると共に、この三角波信号と誤差信号Ｓ１とを比較して、パルス幅変調信号Ｓ２（三角波信号と同じ周波数のＰＷＭ信号）を生成して出力する。本例では一例として、信号生成回路４は、論理ゲートの入力電圧範囲に適合する電圧レベルで、スイッチ素子１６をオン状態に移行させるための期間（本例では、誤差信号Ｓ１が三角波信号以上となる期間）においてはＨレベルとなり、スイッチ素子１６をオフ状態に移行させるための期間（本例では、誤差信号Ｓ１が三角波信号未満となる期間）においてはＬレベルとなるようにパルス幅変調信号Ｓ２を生成して出力する。この構成により、信号生成回路４は、パルス幅変調信号Ｓ２のＨレベルの期間（パルス幅の期間）について、直流出力電圧Ｖｏｕｔが目標電圧と同じときには変化させずに、直流出力電圧Ｖｏｕｔが目標電圧を下回っているときには伸長（増加）させ、直流出力電圧Ｖｏｕｔが基準電圧を上回っているときには短縮（減少）させるようにパルス幅を変調する。すなわち、信号生成回路４は、直流出力電圧Ｖｏｕｔに基づいて一定周波数のパルス幅変調信号Ｓ２を生成する。 The signal generation circuit 4 internally generates a triangular wave signal (not shown) having a constant frequency (for example, 100 kHz, which is also the switching frequency fs of the switch element 16), and compares the triangular wave signal with the error signal S1. The pulse width modulation signal S2 (PWM signal having the same frequency as the triangular wave signal) is generated and output. In this example, as an example, the signal generation circuit 4 has a voltage level suitable for the input voltage range of the logic gate and a period for shifting the switch element 16 to the ON state (in this example, the error signal S1 is equal to or higher than the triangular wave signal). The pulse width modulation signal S2 so as to be at the H level during the period (in this example) and at the L level during the period for shifting the switch element 16 to the OFF state (in this example, the period during which the error signal S1 is less than the triangular wave signal). Is generated and output. With this configuration, the signal generation circuit 4 does not change the DC output voltage Vout during the H level period (pulse width period) of the pulse width modulation signal S2 when the DC output voltage Vout is the same as the target voltage. The pulse width is modulated so as to be expanded (increased) when the voltage is lower than, and shortened (decreased) when the DC output voltage Vout is higher than the reference voltage. That is, the signal generation circuit 4 generates a pulse width modulation signal S2 having a constant frequency based on the DC output voltage Vout.

ゼロボルト検出回路５は、一例として、図２に示すように、スイッチ素子１６の両端間電圧Ｖ１についてのゼロボルト検出用の閾値である閾値電圧Ｖｔｈを生成する基準電源２１と、コンパレータ２２とを備えている。この場合、閾値電圧Ｖｔｈは、基準電位（グランドＧの電位）近傍、つまり、ゼロボルト近傍の正電位（例えば、０．５Ｖなどの１Ｖ未満の電圧）に規定されている。また、コンパレータ２２の非反転入力端子には、この閾値電圧Ｖｔｈが入力され、反転入力端子には、スイッチ素子１６の両端間電圧Ｖ１が入力されている。これにより、コンパレータ２２は、両端間電圧Ｖ１が閾値電圧Ｖｔｈを超えているときには、論理ゲートにおけるＬレベルの電圧を出力し、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下のときには、論理ゲートにおけるＨレベルの電圧を出力する。この構成により、ゼロボルト検出回路５は、両端間電圧Ｖ１と閾値電圧Ｖｔｈとを比較して、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下のときにはＨレベルとなり、両端間電圧Ｖ１が閾値電圧Ｖｔｈを超えるときにはＬレベルとなるパルス信号Ｓ３を生成して出力する。 As an example, the zero volt detection circuit 5 includes a reference power supply 21 that generates a threshold voltage Vth that is a threshold for detecting zero volt for the voltage V1 across the switch element 16 and a comparator 22, as shown in FIG. Yes. In this case, the threshold voltage Vth is defined in the vicinity of the reference potential (the potential of the ground G), that is, a positive potential in the vicinity of zero volts (for example, a voltage of less than 1 V such as 0.5 V). The threshold voltage Vth is input to the non-inverting input terminal of the comparator 22, and the voltage V1 across the switch element 16 is input to the inverting input terminal. Thus, the comparator 22 outputs an L level voltage at the logic gate when the voltage V1 between both ends exceeds the threshold voltage Vth, and the H level at the logic gate when the voltage V1 between both ends is equal to or lower than the threshold voltage Vth. Output voltage. With this configuration, the zero volt detection circuit 5 compares the voltage V1 between both ends with the threshold voltage Vth and becomes H level when the voltage V1 between both ends is equal to or lower than the threshold voltage Vth, and when the voltage V1 between both ends exceeds the threshold voltage Vth. It generates and outputs a pulse signal S3 that is L level.

駆動信号生成回路６は、本例では一例として、図１に示すように、１つのＡＮＤ論理ゲートで構成されている。また、このようにＡＮＤ論理ゲートで構成された駆動信号生成回路６の２つの入力端子のうちの一方にはパルス幅変調信号Ｓ２が入力され、他方にはパルス信号Ｓ３が入力されている。このように構成された駆動信号生成回路６は、パルス幅変調信号Ｓ２およびパルス信号Ｓ３の論理積を演算して、スイッチ素子１６をオン・オフ動作させる駆動信号Ｓ４を生成して出力する。なお、図示はしないが、駆動信号生成回路６に駆動回路をさらに配設して、ＡＮＤ論理ゲートから出力される信号をこの駆動回路で増幅して、駆動信号Ｓ４としてスイッチ素子１６に出力する構成を採用することもできる。また、本例では、最も簡易な構成である１つのＡＮＤ論理ゲートで駆動信号生成回路６を構成しているが、パルス幅変調信号Ｓ２およびパルス信号Ｓ３に基づいて、同じ論理で駆動信号Ｓ４を生成し得る構成の回路であれば、公知の種々の回路（組み合わせ論理回路や順序回路）を採用することもできる。 As an example in this example, the drive signal generation circuit 6 is composed of one AND logic gate as shown in FIG. In addition, the pulse width modulation signal S2 is input to one of the two input terminals of the drive signal generation circuit 6 thus configured with the AND logic gate, and the pulse signal S3 is input to the other. The drive signal generation circuit 6 configured as described above calculates a logical product of the pulse width modulation signal S2 and the pulse signal S3, and generates and outputs a drive signal S4 for turning the switch element 16 on and off. Although not shown, a drive circuit is further provided in the drive signal generation circuit 6, and a signal output from the AND logic gate is amplified by this drive circuit and output to the switch element 16 as the drive signal S4. Can also be adopted. In this example, the drive signal generation circuit 6 is configured by one AND logic gate having the simplest configuration. However, the drive signal S4 is generated by the same logic based on the pulse width modulation signal S2 and the pulse signal S3. Any known circuit (combinatorial logic circuit or sequential circuit) may be employed as long as the circuit can be generated.

次いで、電源装置１の動作について図面を参照して説明する。 Next, the operation of the power supply device 1 will be described with reference to the drawings.

最初に、図３に示すように、出力端子１９から不図示の負荷への供給電流（出力電流Ｉｏｕｔ）が多いため、第１インダクタ１３に流れる電流ＩＬがゼロにならずに連続して変化しているときのコンバータ２の動作（電流連続モードでの動作）について説明する。この場合、コンバータ２のスイッチ素子１６のオフ期間Ｔｏｆｆでの直流出力電圧Ｖｏｕｔは、図示はしないが、大きな電圧勾配で低下し続けて、目標電圧を下回る状態に短時間に移行し、次のオン期間Ｔｏｎの始期（ターンオン時）では、目標電圧との電位差が大きな状態になっている。したがって、誤差増幅回路３は、上記のようにして、誤差信号Ｓ１の電圧を上記の直流電圧から上昇させ、また信号生成回路４は、この誤差信号Ｓ１と三角波信号を比較することにより、パルス幅変調信号Ｓ２のＨレベルの期間（パルス幅）を伸長させる。このようにして、スイッチ素子１６を駆動する駆動信号Ｓ４の元になるパルス幅変調信号Ｓ２のパルス幅が広い状態になるため、駆動信号Ｓ４のデューティ比も大きな状態になっている。 First, as shown in FIG. 3, since the supply current (output current Iout) from the output terminal 19 to the load (not shown) is large, the current IL flowing through the first inductor 13 changes continuously without becoming zero. The operation of the converter 2 during operation (operation in the continuous current mode) will be described. In this case, the DC output voltage Vout in the OFF period Toff of the switching element 16 of the converter 2 is not shown in the figure, but continues to decrease with a large voltage gradient and shifts to a state below the target voltage in a short time. At the beginning of the period Ton (turn-on time), the potential difference from the target voltage is large. Therefore, the error amplifying circuit 3 increases the voltage of the error signal S1 from the DC voltage as described above, and the signal generation circuit 4 compares the error signal S1 with the triangular wave signal to obtain a pulse width. The H level period (pulse width) of the modulation signal S2 is extended. In this manner, the pulse width of the pulse width modulation signal S2 that is the source of the drive signal S4 that drives the switch element 16 becomes wide, so the duty ratio of the drive signal S4 is also large.

この電流連続モードでの各構成要素についての動作について、電源装置１の特徴点であるスイッチ素子１６のオフ期間Ｔｏｆｆでの動作を主として説明する。 Regarding the operation of each component in the current continuous mode, the operation in the off period Toff of the switch element 16 that is a characteristic point of the power supply device 1 will be mainly described.

オン期間Ｔｏｎでは、スイッチ素子１６がオン状態に移行しているため、両端間電圧Ｖ１はゼロボルト（またはゼロボルトに近い電圧）になっており、入力端子１１ａからコンバータ２に流入する電流は、第１インダクタ１３、第２インダクタ１５、スイッチ素子１６および入力端子１１ｂの経路で流れる。 In the on period Ton, since the switch element 16 is in the on state, the voltage V1 between both ends is zero volts (or a voltage close to zero volts), and the current flowing into the converter 2 from the input terminal 11a is the first The current flows through the path of the inductor 13, the second inductor 15, the switch element 16, and the input terminal 11b.

この状態では、図３に示すように、入力端子１１ａから流入する電流、つまり第１インダクタ１３に流れる電流ＩＬは、主として第１インダクタ１３のインダクタンス値と、直流入力電圧Ｖｉｎとで規定されるほぼ一定の電圧勾配で上昇する。また、ゼロボルト検出回路５は、両端間電圧Ｖ１と閾値電圧Ｖｔｈとを比較して、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下（ゼロボルトまたはゼロボルトに近い電圧）のときに、Ｈレベルのパルス信号Ｓ３を出力している。また、信号生成回路４は、Ｈレベルのパルス幅変調信号Ｓ２を出力している。したがって、駆動信号生成回路６がＨレベルの駆動信号Ｓ４を出力しているため、スイッチ素子１６のオン状態が維持されている。 In this state, as shown in FIG. 3, the current flowing from the input terminal 11a, that is, the current IL flowing through the first inductor 13 is substantially defined by the inductance value of the first inductor 13 and the DC input voltage Vin. Rise with a constant voltage gradient. Further, the zero volt detection circuit 5 compares the voltage V1 between both ends with the threshold voltage Vth, and when the voltage V1 between both ends is equal to or lower than the threshold voltage Vth (zero volt or a voltage close to zero volt), the zero volt detection circuit 5 Output. The signal generation circuit 4 outputs an H level pulse width modulation signal S2. Therefore, since the drive signal generation circuit 6 outputs the drive signal S4 at the H level, the on state of the switch element 16 is maintained.

次いで、この状態において、信号生成回路４がパルス幅変調信号Ｓ２の電圧レベルをＨレベルからＬレベルに切り替えたときには、駆動信号生成回路６がＬレベルの駆動信号Ｓ４の出力を開始する。このため、スイッチ素子１６はオフ状態（ターンオフ状態）に移行する。 Next, in this state, when the signal generation circuit 4 switches the voltage level of the pulse width modulation signal S2 from H level to L level, the drive signal generation circuit 6 starts outputting the L level drive signal S4. For this reason, the switch element 16 shifts to an off state (turn-off state).

この電流連続モードでのスイッチ素子１６のオフ期間Ｔｏｆｆでは、第１インダクタ１３が、オン期間Ｔｏｎ中に蓄積されていたエネルギーをダイオード１４を介して出力端子１９側に放出する動作をオフ期間Ｔｏｆｆ全体に亘って継続する。第１インダクタ１３は、このエネルギーの放出が完了するまでは誘導電圧ＶＬ１を発生させる電圧源として機能して、図３に示すように、ほぼ一定の電圧勾配で低下する電流ＩＬを出力端子１９側に供給する。これにより、このオフ期間Ｔｏｆｆでは、オフ期間Ｔｏｆｆ全体に亘って、入力端子１１ａから流入する電流と電流ＩＬとが出力電流Ｉｏｕｔとして出力される。 In the off-period Toff of the switch element 16 in the continuous current mode, the first inductor 13 performs an operation of releasing the energy accumulated during the on-period Ton to the output terminal 19 side through the diode 14 over the entire off-period Toff. To continue. The first inductor 13 functions as a voltage source for generating the induced voltage VL1 until the release of this energy is completed, and as shown in FIG. 3, a current IL that decreases with a substantially constant voltage gradient is output to the output terminal 19 side. To supply. Thereby, in the off period Toff, the current flowing from the input terminal 11a and the current IL are output as the output current Iout over the entire off period Toff.

一方、第１インダクタ１３が蓄積したエネルギーをオフ期間Ｔｏｆｆ全体に亘って継続して出力しているため、オフ状態になったスイッチ素子１６および並列コンデンサ１７には、直流入力電圧Ｖｉｎに上記の誘導電圧ＶＬ１が加算された電圧（Ｖｉｎ＋ＶＬ１）が第１インダクタ１３から継続して印加される。これにより、第２インダクタ１５から、並列コンデンサ１７、出力コンデンサ１８およびオン状態のダイオード１４を経由して第２インダクタ１５に至る経路（第１の共振経路）内において、印加された電圧（Ｖｉｎ＋ＶＬ１）をエネルギー源として、第２インダクタ１５と並列コンデンサ１７とによる電圧共振（両端間電圧Ｖ１の自由振動）がオフ期間Ｔｏｆｆ全体に亘って継続して発生する。 On the other hand, since the energy accumulated in the first inductor 13 is continuously output over the entire off period Toff, the switch element 16 and the parallel capacitor 17 that are in the off state have the above induction in the DC input voltage Vin. A voltage (Vin + VL1) obtained by adding the voltage VL1 is continuously applied from the first inductor 13. As a result, the applied voltage (Vin + VL1) in the path (first resonance path) from the second inductor 15 to the second inductor 15 via the parallel capacitor 17, the output capacitor 18 and the diode 14 in the ON state. Is used as an energy source, and voltage resonance (free vibration of the voltage V1 between both ends) by the second inductor 15 and the parallel capacitor 17 continuously occurs over the entire off period Toff.

この場合、この経路内に含まれる抵抗成分Ｒ（配線抵抗など）が十分に小さいときには、第２インダクタ１５のインダクタンス値Ｌ２をある程度大きくすることで、共振回路のＱ値（＝１／Ｒ×√（Ｌ２／Ｃ２））を高くできるため、図３に示すように、オフ期間Ｔｏｆｆにおいて、減衰の少ない状態で電圧共振が発生する。例えば、上記の抵抗成分Ｒが０．１Ωであり、インダクタンス値Ｌ２を２．２μＨとし、容量値Ｃ２を１０００ｐＦとしたときには、Ｑ値を４６９という高い値に規定できるため、減衰の少ない状態で電圧共振を発生させることが可能となる。このときの共振周波数ｆｒｅ１（＝１／（２π√（Ｌ２×Ｃ２））は、約３ＭＨｚとなり、スイッチ素子１６の上記したスイッチング周波数ｆｓ（１００ｋＨｚ）と比較して十分に高い周波数になる。また、発生する電圧（つまり、両端間電圧Ｖ１）の波形は、図３に示すように、直流出力電圧Ｖｏｕｔを中心とした振幅が直流出力電圧Ｖｏｕｔの２倍の電圧波形になる。 In this case, when the resistance component R (wiring resistance or the like) included in the path is sufficiently small, the inductance value L2 of the second inductor 15 is increased to some extent, whereby the Q value (= 1 / R × √ of the resonance circuit). (L2 / C2)) can be increased, and voltage resonance occurs in the off period Toff with little attenuation, as shown in FIG. For example, when the resistance component R is 0.1Ω, the inductance value L2 is 2.2 μH, and the capacitance value C2 is 1000 pF, the Q value can be defined as high as 469. Resonance can be generated. At this time, the resonance frequency fre1 (= 1 / (2π√ (L2 × C2)) is about 3 MHz, which is sufficiently higher than the switching frequency fs (100 kHz) of the switch element 16 described above. As shown in FIG. 3, the waveform of the generated voltage (that is, the voltage V1 between both ends) is a voltage waveform whose amplitude centering on the DC output voltage Vout is twice that of the DC output voltage Vout.

このため、ゼロボルト検出回路５は、オフ期間Ｔｏｆｆにおいて、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下になる状態を一定の周期Ｔ１（＝１／ｆｒｅ１）で検出して、図３に示すように、この周期Ｔ１でパルス信号Ｓ３を出力する。一方、信号生成回路４は、Ｌレベルのパルス幅変調信号Ｓ２を出力している。このため、駆動信号生成回路６は、信号生成回路４からＬレベルのパルス幅変調信号Ｓ２が出力されている期間では、駆動信号Ｓ４をＬレベルで出力している。これにより、スイッチ素子１６のオフ状態が維持されている。 For this reason, the zero volt detection circuit 5 detects a state in which the voltage V1 between both ends is equal to or lower than the threshold voltage Vth in the off period Toff at a constant cycle T1 (= 1 / fre1), and as shown in FIG. The pulse signal S3 is output at the period T1. On the other hand, the signal generation circuit 4 outputs an L-level pulse width modulation signal S2. Therefore, the drive signal generation circuit 6 outputs the drive signal S4 at the L level during the period in which the L level pulse width modulation signal S2 is output from the signal generation circuit 4. Thereby, the OFF state of the switch element 16 is maintained.

その後、信号生成回路４は、オン期間Ｔｏｎの開始時点から一定の時間（１／ｆｓ）が経過したときに、Ｈレベルのパルス幅変調信号Ｓ２の出力を開始する。この場合、駆動信号生成回路６は、図３に示すように、パルス幅変調信号Ｓ２のＨレベルへの移行後において、パルス信号Ｓ３が最初にＨレベルに移行した時点で、Ｈレベルの駆動信号Ｓ４の出力を開始する。 Thereafter, the signal generation circuit 4 starts outputting the H-level pulse width modulation signal S2 when a certain time (1 / fs) has elapsed from the start of the on-period Ton. In this case, as shown in FIG. 3, the drive signal generation circuit 6 has the H level drive signal when the pulse signal S3 first shifts to the H level after the pulse width modulation signal S2 shifts to the H level. The output of S4 is started.

この構成により、スイッチ素子１６は、パルス幅変調信号Ｓ２のＨレベルへの移行のタイミングに拘わらず、常に、オン期間Ｔｏｎの開始時点から一定の時間（１／ｆｓ）が経過した後であってパルス信号Ｓ３が最初にＨレベルに移行した時点、すなわち、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下（ゼロボルトまたはゼロボルトに近い電圧）のときにオン状態にスイッチング（ゼロボルトスイッチング）させられる。このため、スイッチ素子１６でのオン時のスイッチングロス（スイッチング損失）が十分に低減されている。また、パルス幅変調信号Ｓ２のＨレベルへの移行時点から、駆動信号Ｓ４のＨレベルへの移行までの遅延時間Ｔｄは、１周期Ｔ１未満の時間であって、上記のように、共振周波数ｆｒｅ１がスイッチング周波数ｆｓに対して十分に高い構成（つまり、周期Ｔ１がスイッチング周期１／ｆｓに対して十分に短い構成）のため、スイッチング周期１／ｆｓに対して十分に短い時間になっている。このため、スイッチ素子１６は、そのオン状態への移行がパルス信号Ｓ３によって制御されていたとしても、実質的に一定のスイッチング周波数ｆｓでＰＷＭ制御されて、オン・オフ動作する。 With this configuration, the switch element 16 is always after a certain time (1 / fs) has elapsed since the start of the ON period Ton, regardless of the timing of the transition of the pulse width modulation signal S2 to the H level. When the pulse signal S3 first shifts to the H level, that is, when the voltage V1 between both ends is equal to or lower than the threshold voltage Vth (zero volt or a voltage close to zero volt), switching to the on state (zero volt switching) is performed. For this reason, the switching loss (switching loss) at the time of ON in the switch element 16 is fully reduced. Further, the delay time Td from the time when the pulse width modulation signal S2 shifts to H level to the time when the drive signal S4 shifts to H level is less than one cycle T1, and as described above, the resonance frequency fre1. Is sufficiently high with respect to the switching frequency fs (that is, a configuration in which the cycle T1 is sufficiently short with respect to the switching cycle 1 / fs), the time is sufficiently short with respect to the switching cycle 1 / fs. For this reason, even if the switch to the ON state is controlled by the pulse signal S3, the switch element 16 is PWM controlled at a substantially constant switching frequency fs and is turned on / off.

次に、図４に示すように、出力端子１９から負荷への供給電流（出力電流Ｉｏｕｔ）が少ないため、第１インダクタ１３に流れる電流ＩＬがオフ期間Ｔｏｆｆにおいてゼロになるときのコンバータ２の動作（電流不連続モードでの動作）について説明する。この場合、コンバータ２のスイッチ素子１６のオフ期間Ｔｏｆｆでの直流出力電圧Ｖｏｕｔは、図示はしないが、目標電圧から大きくは低下しないため、次のオン期間Ｔｏｎの始期では、目標電圧との電位差が小さい状態になっている。したがって、誤差増幅回路３は、上記のようにして、誤差信号Ｓ１の電圧を上記の直流電圧から低下させ、また信号生成回路４は、この誤差信号Ｓ１と三角波信号を比較することにより、パルス幅変調信号Ｓ２のＨレベルの期間（パルス幅）を短縮させる。このようにして、スイッチ素子１６を駆動する駆動信号Ｓ４の元になるパルス幅変調信号Ｓ２のパルス幅が短い状態になるため、駆動信号Ｓ４のデューティ比も小さな状態になっている。 Next, as shown in FIG. 4, since the supply current (output current Iout) from the output terminal 19 to the load is small, the operation of the converter 2 when the current IL flowing through the first inductor 13 becomes zero in the off period Toff. (Operation in the current discontinuous mode) will be described. In this case, the DC output voltage Vout in the off period Toff of the switch element 16 of the converter 2 is not greatly reduced from the target voltage (not shown). Therefore, at the beginning of the next on period Ton, the potential difference from the target voltage is It is in a small state. Therefore, the error amplifying circuit 3 reduces the voltage of the error signal S1 from the DC voltage as described above, and the signal generation circuit 4 compares the error signal S1 with the triangular wave signal to thereby reduce the pulse width. The H level period (pulse width) of the modulation signal S2 is shortened. In this way, the pulse width of the pulse width modulation signal S2 that is the source of the drive signal S4 that drives the switch element 16 is in a short state, so the duty ratio of the drive signal S4 is also small.

この電流不連続モードでの各構成要素についての動作について説明する。 The operation of each component in the current discontinuous mode will be described.

オン期間Ｔｏｎでは、各構成要素は、上記した電流連続モードと同様にして動作して、駆動信号生成回路６がＨレベルの駆動信号Ｓ４を出力している。このため、スイッチ素子１６のオン状態が維持されている。 In the on period Ton, each component operates in the same manner as in the current continuous mode, and the drive signal generation circuit 6 outputs the drive signal S4 of H level. For this reason, the ON state of the switch element 16 is maintained.

次いで、この状態から、信号生成回路４がパルス幅変調信号Ｓ２の電圧レベルをＨレベルからＬレベルに切り替えたときには、駆動信号生成回路６がＬレベルの駆動信号Ｓ４の出力を開始する。このため、スイッチ素子１６はオフ状態に移行する。この電流不連続モードでのスイッチ素子１６のオフ期間Ｔｏｆｆでは、両端間電圧Ｖ１は後述するように、異なる２種類の共振周波数で電圧共振する。 Next, when the signal generation circuit 4 switches the voltage level of the pulse width modulation signal S2 from the H level to the L level from this state, the drive signal generation circuit 6 starts outputting the L level drive signal S4. For this reason, the switch element 16 shifts to an off state. In the off-period Toff of the switch element 16 in the current discontinuous mode, the voltage V1 between both ends undergoes voltage resonance at two different resonance frequencies as will be described later.

まず、オン期間Ｔｏｎ中に第１インダクタ１３に蓄積されていたエネルギーをダイオード１４を介して出力端子１９側に放出している期間Ｔａでは、各構成要素は、上記した電流連続モードでのオフ期間Ｔｏｆｆのときと同様にして動作する。このため、第２インダクタ１５から、並列コンデンサ１７、出力コンデンサ１８およびオン状態のダイオード１４を経由して第２インダクタ１５に至る経路（第１の共振経路）内において、印加された電圧（Ｖｉｎ＋ＶＬ１）をエネルギー源として、主として第２インダクタ１５と並列コンデンサ１７とによる電圧共振（共振周波数ｆｒｅ１での電圧共振（両端間電圧Ｖ１の自由振動））が期間Ｔａ全体に亘って継続して発生する。 First, in the period Ta in which the energy accumulated in the first inductor 13 during the on period Ton is released to the output terminal 19 side through the diode 14, each component is in the off period in the current continuous mode described above. The operation is the same as in the case of Toff. For this reason, an applied voltage (Vin + VL1) in a path (first resonance path) from the second inductor 15 to the second inductor 15 via the parallel capacitor 17, the output capacitor 18 and the diode 14 in the ON state. Is used as an energy source, and voltage resonance (voltage resonance at the resonance frequency fre1 (free vibration of the voltage V1 between both ends)) mainly by the second inductor 15 and the parallel capacitor 17 is continuously generated over the entire period Ta.

これにより、図４に示すように、期間Ｔａでは、ゼロボルト検出回路５は、パルス信号Ｓ３を周期Ｔ１で出力する。一方、信号生成回路４は、Ｌレベルのパルス幅変調信号Ｓ２を出力しているため、駆動信号生成回路６は、Ｌレベルの駆動信号Ｓ４を出力する。これにより、スイッチ素子１６のオフ状態が維持されている。 Thereby, as shown in FIG. 4, in the period Ta, the zero volt detection circuit 5 outputs the pulse signal S3 in the cycle T1. On the other hand, since the signal generation circuit 4 outputs the L-level pulse width modulation signal S2, the drive signal generation circuit 6 outputs the L-level drive signal S4. Thereby, the OFF state of the switch element 16 is maintained.

次いで、第１インダクタ１３によるダイオード１４を介しての出力端子１９側へのエネルギーの放出が完了した後の期間Ｔｂでは、ダイオード１４がオフ状態になる。このため、第２インダクタ１５に残存しているエネルギーが、第２インダクタ１５から、並列コンデンサ１７、入力コンデンサ１２および第１インダクタ１３を経由して第２インダクタ１５に至る経路内に送り込まれて、この経路（第２の共振経路）内において、主として第１インダクタ１３と並列コンデンサ１７とによる電圧共振（共振周波数ｆｒｅ２での両端間電圧Ｖ１の自由振動）が発生する。 Next, the diode 14 is turned off in a period Tb after the release of energy to the output terminal 19 side via the diode 14 by the first inductor 13 is completed. For this reason, the energy remaining in the second inductor 15 is sent into the path from the second inductor 15 to the second inductor 15 via the parallel capacitor 17, the input capacitor 12, and the first inductor 13, In this path (second resonance path), voltage resonance (free vibration of the voltage V1 between both ends at the resonance frequency fre2) mainly occurs due to the first inductor 13 and the parallel capacitor 17.

この場合の共振周波数ｆｒｅ２（＝１／（２π√（Ｌ１×Ｃ２））は、第１インダクタ１３のインダクタンス値Ｌ１を２２μＨとしたときには約１ＭＨｚとなり、共振周波数ｆｒｅ１よりは低くなるものの、スイッチ素子１６の上記したスイッチング周波数ｆｓ（１００ｋＨｚ）と比較して十分に高い周波数になる。また、発生する電圧（つまり、両端間電圧Ｖ１）の波形は、図４に示すように、直流出力電圧Ｖｏｕｔの半分の電圧を中心とした振幅が直流出力電圧Ｖｏｕｔの電圧波形になる。 The resonance frequency fre2 (= 1 / (2π√ (L1 × C2)) in this case is about 1 MHz when the inductance value L1 of the first inductor 13 is 22 μH, and is lower than the resonance frequency fre1, but the switching element 16 The frequency of the generated voltage (that is, the voltage V1 between both ends) is half of the DC output voltage Vout as shown in FIG. The amplitude centering on the voltage is the voltage waveform of the DC output voltage Vout.

このため、ゼロボルト検出回路５は、期間Ｔｂにおいて、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下になる状態を一定の周期Ｔ２（＝１／ｆｒｅ２）で検出して、図４に示すように、この周期Ｔ２でパルス信号Ｓ３を出力する。一方、信号生成回路４は、Ｌレベルのパルス幅変調信号Ｓ２を出力しているため、駆動信号生成回路６は、Ｌレベルの駆動信号Ｓ４をする。これにより、スイッチ素子１６のオフ状態が維持されている。 For this reason, the zero volt detection circuit 5 detects a state in which the voltage V1 between both ends is equal to or lower than the threshold voltage Vth in the period Tb with a constant period T2 (= 1 / fre2), and as shown in FIG. The pulse signal S3 is output at T2. On the other hand, since the signal generation circuit 4 outputs the pulse width modulation signal S2 of L level, the drive signal generation circuit 6 outputs the drive signal S4 of L level. Thereby, the OFF state of the switch element 16 is maintained.

その後、信号生成回路４は、オン期間Ｔｏｎの開始時点から一定の時間（１／ｆｓ）が経過したときに、Ｈレベルのパルス幅変調信号Ｓ２の出力を開始する。この場合、駆動信号生成回路６は、図４に示すように、パルス幅変調信号Ｓ２のＨレベルへの移行後において、パルス信号Ｓ３が最初にＨレベルに移行した時点で、Ｈレベルの駆動信号Ｓ４の出力を開始する。 Thereafter, the signal generation circuit 4 starts outputting the H-level pulse width modulation signal S2 when a certain time (1 / fs) has elapsed from the start of the on-period Ton. In this case, as shown in FIG. 4, the drive signal generation circuit 6 has the H level drive signal when the pulse signal S3 first shifts to the H level after the pulse width modulation signal S2 shifts to the H level. The output of S4 is started.

この構成により、スイッチ素子１６は、パルス幅変調信号Ｓ２のＨレベルへの移行のタイミングに拘わらず、常に、オン期間Ｔｏｎの開始時点から一定の時間（１／ｆｓ）が経過した後であってパルス信号Ｓ３が最初にＨレベルに移行した時点、すなわち、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下（ゼロボルトまたはゼロボルトに近い電圧）のときにオン状態にスイッチング（ゼロボルトスイッチング）させられる。このため、スイッチ素子１６でのオン時のスイッチングロス（スイッチング損失）が十分に低減されている。また、パルス幅変調信号Ｓ２のＨレベルへの移行時点から、駆動信号Ｓ４のＨレベルへの移行までの遅延時間Ｔｄは、１周期Ｔ２未満の時間であって、上記のように、共振周波数ｆｒｅ２がスイッチング周波数ｆｓに対して十分に高い構成（つまり、周期Ｔ２がスイッチング周期１／ｆｓに対して十分に短い構成）のため、スイッチング周期１／ｆｓに対して十分に短い時間になっている。このため、スイッチ素子１６は、そのオン状態への移行がパルス信号Ｓ３によって制御されていたとしても、実質的に一定の周波数ｆｓでＰＷＭ制御されて、オン・オフ動作する。 With this configuration, the switch element 16 is always after a certain time (1 / fs) has elapsed since the start of the ON period Ton, regardless of the timing of the transition of the pulse width modulation signal S2 to the H level. When the pulse signal S3 first shifts to the H level, that is, when the voltage V1 between both ends is equal to or lower than the threshold voltage Vth (zero volt or a voltage close to zero volt), switching to the on state (zero volt switching) is performed. For this reason, the switching loss (switching loss) at the time of ON in the switch element 16 is fully reduced. Further, the delay time Td from the transition time of the pulse width modulation signal S2 to the H level to the transition of the drive signal S4 to the H level is less than one cycle T2, and as described above, the resonance frequency fre2 Is sufficiently high with respect to the switching frequency fs (that is, a configuration in which the period T2 is sufficiently short with respect to the switching period 1 / fs), and therefore the time is sufficiently short with respect to the switching period 1 / fs. For this reason, even if the switching to the ON state is controlled by the pulse signal S3, the switching element 16 is PWM-controlled at a substantially constant frequency fs and is turned on / off.

このように、この電源装置１によれば、スイッチ素子１６に直列に第２インダクタ１５を接続すると共にスイッチ素子１６に並列に並列コンデンサ１７を接続することによって、第１インダクタ１３が蓄積したエネルギーをスイッチ素子１６のオフ期間Ｔｏｆｆにおいて出力端子１９側に放出している状態のときにスイッチ素子１６の両端間電圧Ｖ１をスイッチング周波数ｆｓに対して十分に高い共振周波数ｆｒｅ１で電圧共振（自由振動）させ、かつ第１インダクタ１３からのエネルギーの放出の完了後においてオフ期間Ｔｏｆｆが継続しているときにもスイッチ素子１６の両端間電圧Ｖ１をスイッチング周波数ｆｓに対して十分に高い共振周波数ｆｒｅ２で電圧共振（自由振動）させると共に、上記のゼロボルト検出回路５および駆動信号生成回路６を備えたことにより、コンバータ２の動作モードの如何に拘わらず（電流連続モードおよび電流不連続モードのいずれの動作モードで動作していたとしても）、コンバータ２を実質的にＰＷＭ制御しつつ、コンバータ２のスイッチ素子１６を確実にゼロボルトスイッチングさせることができるため、スイッチング損失を低減することができることから効率を十分に向上させることができると共に、スイッチング時におけるｄｖ／ｄｔを低減できる（電圧の急峻な変化を低減することができる）ことから電界によるノイズ発生を十分に抑えることができる。 Thus, according to the power supply device 1, the second inductor 15 is connected in series to the switch element 16 and the parallel capacitor 17 is connected in parallel to the switch element 16, whereby the energy accumulated in the first inductor 13 is obtained. When the switch element 16 is discharged to the output terminal 19 side during the off period Toff, the voltage V1 across the switch element 16 is voltage-resonated (free vibration) at a resonance frequency fre1 sufficiently higher than the switching frequency fs. In addition, even when the off period Toff continues after the completion of the energy release from the first inductor 13, the voltage V1 across the switch element 16 is voltage-resonated at a resonance frequency fre2 that is sufficiently higher than the switching frequency fs. (free vibration) is Rutotomoni, above zero volts detection circuit 5 and the driving signal Since the generation circuit 6 is provided, the converter 2 is substantially PWM-controlled regardless of the operation mode of the converter 2 (whether the operation mode is the continuous current mode or the discontinuous current mode). However, since the switching element 16 of the converter 2 can be reliably zero-volt switched, the switching loss can be reduced, so that the efficiency can be sufficiently improved and the dv / dt at the time of switching can be reduced ( Therefore, it is possible to sufficiently suppress noise generation due to an electric field.

なお、上記のゼロボルト検出回路５に代えて、図５に示す構成のゼロボルト検出回路５Ａを用いることもできる。このゼロボルト検出回路５Ａは、同図に示すように、コンデンサ３１、抵抗３２，３３およびトランジスタ（一例として、ｎｐｎ型のバイポーラトランジスタ）３４を備えている。この場合、コンデンサ３１は、一端に両端間電圧Ｖ１が入力され、他端が抵抗３２の一端に接続されている。また、抵抗３２は、他端がトランジスタ３４のベース端子に接続されている。また、トランジスタ３４は、エミッタ端子がグランドＧに接続され、コレクタ端子が抵抗３３を介して電源（パルス信号Ｓ３のＨレベルと同じ電圧Ｖｃｃを供給する電源）に接続されている。 Instead of the zero volt detection circuit 5 described above, a zero volt detection circuit 5A having the configuration shown in FIG. 5 may be used. This zero volt detection circuit 5A includes a capacitor 31, resistors 32 and 33, and a transistor (for example, an npn bipolar transistor) 34, as shown in FIG. In this case, the capacitor 31 has a voltage V <b> 1 between both ends input to one end and the other end connected to one end of the resistor 32. The other end of the resistor 32 is connected to the base terminal of the transistor 34. The transistor 34 has an emitter terminal connected to the ground G and a collector terminal connected to a power source (a power source that supplies the same voltage Vcc as the H level of the pulse signal S3) via the resistor 33.

このゼロボルト検出回路５Ａも、上記の構成により、両端間電圧Ｖ１がゼロボルトまたはゼロボルトに近い電圧になったときに、トランジスタ３４がオフ状態に移行して、Ｈレベルのパルス信号Ｓ３を出力し、両端間電圧Ｖ１がゼロボルトまたはゼロボルトに近い電圧以外のときには、トランジスタ３４がオン状態に移行して、Ｌレベル（電圧Ｖｃｃ）のパルス信号Ｓ３を出力する。したがって、ゼロボルト検出回路５Ａもゼロボルト検出回路５と同じタイミングでパルス信号Ｓ３を出力するため、このゼロボルト検出回路５Ａを用いる電源装置１においても、コンバータ２の動作モードの如何に拘わらず（電流連続モードおよび電流不連続モードのいずれの動作モードで動作していたとしても）、コンバータ２を実質的にＰＷＭ制御しつつ、コンバータ２のスイッチ素子１６を確実にゼロボルトスイッチングさせて、スイッチング損失を低減することができるため、効率を十分に向上させることができる。 Also in the zero volt detection circuit 5A, when the voltage V1 between both ends becomes zero volt or a voltage close to zero volt, the transistor 34 shifts to an off state and outputs an H level pulse signal S3. When the inter-voltage V1 is other than zero volts or a voltage close to zero volts, the transistor 34 is turned on and outputs an L level (voltage Vcc) pulse signal S3. Therefore, since the zero volt detection circuit 5A also outputs the pulse signal S3 at the same timing as the zero volt detection circuit 5, the power supply device 1 using the zero volt detection circuit 5A also has a current continuous mode (regardless of the operation mode of the converter 2). And the switching element 16 of the converter 2 is surely zero-volt switched while the PWM of the converter 2 is substantially PWM controlled to reduce the switching loss. Therefore, the efficiency can be sufficiently improved.

また、上記の電源装置１では、ＬＣ共振型の非絶縁型昇圧コンバータであるコンバータ２を用いる構成を採用しているが、図６に示す電源装置１Ａのように、ＬＣ共振型の非絶縁型降圧コンバータであるコンバータ２Ａを用いる構成を採用することができる。以下、電源装置１Ａについて説明する。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。 In addition, the power supply device 1 employs a configuration using the converter 2 that is an LC resonance type non-insulated boost converter. However, as in the power supply device 1A shown in FIG. 6, the LC resonance type non-insulation type is used. A configuration using converter 2A which is a step-down converter can be employed. Hereinafter, the power supply device 1A will be described. In addition, about the structure same as the power supply device 1, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.

コンバータ２Ａは、同図に示すように、入力コンデンサ１２が、入力端子１１ａ，１１ｂ間に接続されている。第２インダクタ１５は、一端が入力端子１１ａに接続され、他端がスイッチ素子１６のドレイン端子に接続されている。また、スイッチ素子１６は、ソース端子が第１インダクタ１３の一端に接続されると共に、ダイオード１４のカソード端子に接続されている。また、第１インダクタ１３は、他端が出力端子１９ａに接続されている。また、ダイオード１４は、アノード端子がグランドＧに接続されている。また、並列コンデンサ１７は、スイッチ素子１６に並列接続され、出力コンデンサ１８は、出力端子１９ａ，１９ｂ間に接続されている。 As shown in the figure, the converter 2A has an input capacitor 12 connected between the input terminals 11a and 11b. The second inductor 15 has one end connected to the input terminal 11 a and the other end connected to the drain terminal of the switch element 16. The switch element 16 has a source terminal connected to one end of the first inductor 13 and a cathode terminal of the diode 14. The first inductor 13 has the other end connected to the output terminal 19a. The anode of the diode 14 is connected to the ground G. The parallel capacitor 17 is connected in parallel to the switch element 16, and the output capacitor 18 is connected between the output terminals 19a and 19b.

この電源装置１Ａにおいても、上記の電源装置１と同様にして、スイッチ素子１６に直列に第２インダクタ１５を接続することによって、第１インダクタ１３が蓄積したエネルギーをスイッチ素子１６のオフ期間Ｔｏｆｆにおいて出力端子１９側に放出している状態のときにスイッチ素子１６の両端間電圧Ｖ１を電圧共振（自由振動）させると共に、ゼロボルト検出回路５（または５Ａ）および駆動信号生成回路６を備えたことにより、コンバータ２Ａの動作モードの如何に拘わらず（電流連続モードおよび電流不連続モードのいずれの動作モードで動作していたとしても）、コンバータ２Ａを実質的にＰＷＭ制御しつつ、コンバータ２Ａのスイッチ素子１６を確実にゼロボルトスイッチングさせることができるため、スイッチング損失を低減することができることから効率を十分に向上させることができると共に電界によるノイズ発生を十分に抑えることができる。 Also in the power supply device 1A, in the same manner as the power supply device 1 described above, by connecting the second inductor 15 in series with the switch element 16, the energy stored in the first inductor 13 is reduced in the off period Toff of the switch element 16. The voltage V1 between both ends of the switch element 16 is voltage-resonated (free vibration) in the state of being discharged to the output terminal 19 side, and the zero volt detection circuit 5 (or 5A) and the drive signal generation circuit 6 are provided. Regardless of the operation mode of converter 2A (whether it is operating in either the current continuous mode or the current discontinuous mode), the switching element of converter 2A is substantially PWM-controlled while converter 2A is substantially PWM-controlled. 16 can be reliably switched to zero volts, reducing switching loss. The noise generated by the electric field it is possible to sufficiently improve the efficiency because it can be can be sufficiently suppressed.

また、上記の電源装置１，１Ａでは、負荷の軽重の如何に拘わらず、一定のスイッチング周波数ｆｓでスイッチ素子１６をオン・オフ動作させる構成を採用しているが、図示はしないが、信号生成回路４が生成する三角波信号の周波数を、負荷の重いときには高い周波数（例えば、１００ｋＨｚ）に設定し、負荷の軽いときには低い周波数（例えば、３０ｋＨｚ）に設定することを可能にして、負荷の軽重に応じてスイッチング周波数ｆｓを変更し得る構成を採用することもできる。 In addition, the power supply devices 1 and 1A employ a configuration in which the switch element 16 is turned on and off at a constant switching frequency fs regardless of whether the load is light or heavy. The frequency of the triangular wave signal generated by the circuit 4 can be set to a high frequency (for example, 100 kHz) when the load is heavy, and can be set to a low frequency (for example, 30 kHz) when the load is light. A configuration in which the switching frequency fs can be changed accordingly can also be adopted.

この構成を採用した電源装置においても、電源装置１，１Ａと同様にして、スイッチ素子１６に直列に第２インダクタ１５を接続することによって、第１インダクタ１３が蓄積したエネルギーをスイッチ素子１６のオフ期間Ｔｏｆｆにおいて出力端子１９側に放出している状態のときにスイッチ素子１６の両端間電圧Ｖ１を電圧共振（自由振動）させると共に、ゼロボルト検出回路５（５Ａ）および駆動信号生成回路６を備えて構成することにより、パルス幅変調信号Ｓ２のＨレベルへの移行のタイミングに拘わらず、パルス幅変調信号Ｓ２がＨレベルに移行した後に、パルス信号Ｓ３が最初にＨレベルに移行した時点、すなわち、両端間電圧Ｖ１が閾値電圧Ｖｔｈ以下（ゼロボルトまたはゼロボルトに近い電圧）のときに、スイッチ素子１６を常にオン状態にスイッチング（ゼロボルトスイッチング）させることができる。 Also in the power supply device adopting this configuration, the energy stored in the first inductor 13 is turned off by connecting the second inductor 15 in series with the switch element 16 in the same manner as the power supply devices 1 and 1A. The voltage V1 between both ends of the switch element 16 is voltage-resonated (free vibration) in a state where it is discharged to the output terminal 19 side in the period Toff, and a zero volt detection circuit 5 (5A) and a drive signal generation circuit 6 are provided. By configuring, regardless of the timing of the transition of the pulse width modulation signal S2 to the H level, after the pulse width modulation signal S2 transitions to the H level, the time point when the pulse signal S3 first transitions to the H level, When the voltage V1 between both ends is equal to or lower than the threshold voltage Vth (zero voltage or a voltage close to zero volts), the switch element 1 It can be switched to always on (zero voltage switching).

したがって、この構成の電源装置によれば、スイッチング周波数ｆｓが高い状態のとき、および低い状態のときのいずれのときであっても、またコンバータ２（または２Ａ）の動作モードの如何に拘わらず（電流連続モードおよび電流不連続モードのいずれの動作モードで動作していたとしても）、コンバータ２（または２Ａ）を実質的にＰＷＭ制御しつつ、コンバータ２（または２Ａ）のスイッチ素子１６を確実にゼロボルトスイッチングさせることができるため、スイッチング損失を低減することができることから効率を十分に向上させることができると共に電界によるノイズ発生を十分に抑えることができる。 Therefore, according to the power supply device having this configuration, regardless of the operation mode of converter 2 (or 2A) regardless of whether the switching frequency fs is high or low, and regardless of the operation mode of converter 2 (or 2A) ( Whether the operation mode is the continuous current mode or the discontinuous current mode), the switching element 16 of the converter 2 (or 2A) is surely controlled while the converter 2 (or 2A) is substantially PWM-controlled. Since zero-volt switching can be performed, switching loss can be reduced, so that efficiency can be sufficiently improved and generation of noise due to an electric field can be sufficiently suppressed.

１，１Ａ電源装置
２，２Ａコンバータ
４信号生成回路
５，５Ａゼロボルト検出回路
６駆動信号生成回路
１５第２インダクタ
１６スイッチ素子
１７並列コンデンサ
Ｓ２パルス幅変調信号
Ｓ３パルス信号
Ｓ４駆動信号
Ｖ１両端間電圧
Ｖｏｕｔ直流出力電圧
Ｖｔｈ閾値電圧 DESCRIPTION OF SYMBOLS 1,1A Power supply device 2,2A Converter 4 Signal generation circuit 5,5A Zero volt detection circuit 6 Drive signal generation circuit 15 2nd inductor 16 Switch element 17 Parallel capacitor S2 Pulse width modulation signal S3 Pulse signal S4 Drive signal V1 Voltage between both ends Vout DC output voltage Vth threshold voltage

Claims

A pair of input terminals to which one side is a low potential side and a DC input voltage is input to the other side, an input capacitor connected between the pair of input terminals, and the one input terminal of the pair of input terminals One end is connected to the other input terminal of the pair of output terminals, the output capacitor connected between the pair of output terminals, and one output terminal that outputs a DC output voltage from the other with one side being a low potential side The first inductor and the anode terminal are connected to the other end of the first inductor and the cathode terminal is connected to the other output terminal of the pair of output terminals. said first inductor and connected to the switch element and the second inductor between the one input terminal and the connection point between the diode and the switching element With the connected parallel capacitor in parallel, and the converter of the LC resonance for boosting the DC input voltage to the DC output voltage by on-off operation of the switching element,
A signal generation circuit for generating a pulse width modulation signal having a constant frequency based on the DC output voltage;
A zero volt detection circuit that compares a voltage between both ends of the switch element with a threshold for zero volt detection and outputs a pulse signal when the voltage across the both ends is equal to or lower than the threshold;
A drive signal generation circuit that generates a drive signal for turning on and off the switch element based on a logical product of the pulse width modulation signal and the pulse signal ;
When the energy stored in the first inductor during the ON period of the switch element is discharged to the output terminal via the diode in the ON state during the OFF period of the switch element, the second inductor, In the path from the parallel capacitor, the output capacitor, and the diode in the on state to the second inductor, the free oscillation of the voltage across the terminals mainly due to the second inductor and the parallel capacitor is the on-state of the switch element. When the off-period continues to occur at a sufficiently high frequency with respect to the off-operation frequency and the off-period continues after the completion of the energy release, from the second inductor, the parallel capacitor, the input The second inductor via the capacitor and the first inductor. So that the free oscillation of the voltage across the terminals mainly by the first inductor and the parallel capacitor continuously occurs at a frequency sufficiently higher than the frequency of the on / off operation of the switch element. The inductance value of the second inductor is defined to be sufficiently smaller than the inductance value of the first inductor, and the capacitance value of the parallel capacitor is sufficiently smaller than the capacitance values of the input capacitor and the output capacitor. The power supply specified in the value .