JP5573527B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5573527B2
JP5573527B2 JP2010204571A JP2010204571A JP5573527B2 JP 5573527 B2 JP5573527 B2 JP 5573527B2 JP 2010204571 A JP2010204571 A JP 2010204571A JP 2010204571 A JP2010204571 A JP 2010204571A JP 5573527 B2 JP5573527 B2 JP 5573527B2
Authority
JP
Japan
Prior art keywords
sense
current
main
cell portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010204571A
Other languages
Japanese (ja)
Other versions
JP2012060069A (en
Inventor
友視 大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010204571A priority Critical patent/JP5573527B2/en
Publication of JP2012060069A publication Critical patent/JP2012060069A/en
Application granted granted Critical
Publication of JP5573527B2 publication Critical patent/JP5573527B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、絶縁ゲートバイポーラトランジスタ(以下、単にIGBTという)が形成されたメインセル部およびセンスセル部を有し、センスセル部のエミッタ電極に電流検出抵抗を備えた半導体装置に関するものである。   The present invention relates to a semiconductor device having a main cell portion and a sense cell portion in which an insulated gate bipolar transistor (hereinafter simply referred to as IGBT) is formed, and having a current detection resistor in an emitter electrode of the sense cell portion.

従来より、IGBTが形成されたメインセル部に流れるメイン電流を検出するために、メイン電流よりも小さいセンス電流を流し、電流検出抵抗と接続されると共にIGBTが形成されたセンスセル部をメインセル部と共に形成した半導体装置が知られている。具体的には、このような半導体装置は、次のように構成されている。すなわち、メインセル部およびセンスセル部それぞれは、コレクタ層としてのp型基板の主表面上にn型のバッファ層が形成され、バッファ層上にn型のドリフト層が形成され、このドリフト層の表層部にp型のベース領域が形成されている。そして、ベース領域の表層部に、ドリフト層から所定距離離間するようにn型のエミッタ領域が形成されており、ベース領域の表面のうちエミッタ領域とドリフト層との間に配置された部分にチャネル領域が構成されている。そして、チャネル領域となるベース領域の表面にゲート絶縁膜を介してゲート電極が形成され、当該ゲート電極を覆うように形成された層間絶縁膜を介してエミッタ電極が形成されている。このエミッタ電極は、層間絶縁膜に形成されたコンタクトホールを通じてエミッタ領域およびベース領域と電気的に接続されていると共に、電流検出抵抗と電気的に接続されている。また、p型基板の裏面には、メインセル部およびセンスセル部に対して共通の裏面電極が備えられている。 Conventionally, in order to detect a main current flowing in a main cell portion in which an IGBT is formed, a sense current smaller than the main current is supplied and connected to a current detection resistor and the sense cell portion in which the IGBT is formed is connected to the main cell portion. A semiconductor device formed therewith is known. Specifically, such a semiconductor device is configured as follows. That is, in each of the main cell portion and the sense cell portion, an n + type buffer layer is formed on the main surface of a p + type substrate as a collector layer, and an n type drift layer is formed on the buffer layer. A p-type base region is formed in the surface layer portion of the layer. An n + -type emitter region is formed on the surface layer portion of the base region so as to be separated from the drift layer by a predetermined distance, and a portion of the surface of the base region disposed between the emitter region and the drift layer is formed. A channel region is configured. A gate electrode is formed on the surface of the base region serving as the channel region via a gate insulating film, and an emitter electrode is formed via an interlayer insulating film formed so as to cover the gate electrode. The emitter electrode is electrically connected to the emitter region and the base region through a contact hole formed in the interlayer insulating film, and is also electrically connected to a current detection resistor. Further, a back electrode common to the main cell portion and the sense cell portion is provided on the back surface of the p + type substrate.

このような半導体装置では、メインセル部に流れるメイン電流に比例するセンス電流がセンスセル部および電流検出抵抗に流れるため、電流検出抵抗の両端電圧を検出することによりメイン電流の電流値が検出される。   In such a semiconductor device, a sense current proportional to the main current flowing in the main cell portion flows in the sense cell portion and the current detection resistor. Therefore, the current value of the main current is detected by detecting the voltage across the current detection resistor. .

しかしながら、このような半導体装置では、半導体装置を製造する際に避けることのできない、例えば、裏面電極からp型基板に拡散する重金属が含まれており、半導体装置を使用することにより当該重金属が拡散して半導体装置の特性が経時変化してしまうという問題がある。 However, such a semiconductor device includes a heavy metal that cannot be avoided when manufacturing the semiconductor device, for example, a heavy metal that diffuses from the back electrode to the p + type substrate. There is a problem that the characteristics of the semiconductor device change over time due to diffusion.

この問題を解決するため、p型基板内に結晶欠陥を多く含むゲッタリング層を形成し、重金属をゲッタリング層にて捕獲することにより重金属が拡散することを防止し、半導体装置の特性が経時変化することを抑制することが知られている(例えば、特許文献1参照)。 In order to solve this problem, a gettering layer containing a large number of crystal defects is formed in a p + type substrate, and the heavy metal is captured by the gettering layer to prevent the heavy metal from diffusing. It is known to suppress changes with time (for example, see Patent Document 1).

特開2008−41836号公報JP 2008-41836 A

しかしながら、このようなゲッタリング層を有する半導体装置においても、重金属の拡散を完全に防止することはできず、半導体装置が経時変化してしまうことになる。そして、重金属が拡散した場合、メインセル部に流れるメイン電流とセンスセル部に流れるセンス電流の経時変化率が異なるため、電流検出抵抗の両端電圧から検出されたメイン電流と、実際にメインセル部に流れるメイン電流との間に誤差が生じ、検出精度が低下するという問題がある。   However, even in a semiconductor device having such a gettering layer, diffusion of heavy metal cannot be completely prevented, and the semiconductor device changes over time. When heavy metal diffuses, the main current flowing through the main cell section and the sense current flowing through the sense cell section change with time, so the main current detected from the voltage across the current detection resistor and the main cell section actually There is a problem that an error occurs between the flowing main current and detection accuracy is lowered.

図3は、メインセル部およびセンスセル部を有し、センスセル部のエミッタ電極に電流検出抵抗を備えた半導体装置の回路構成を示す図である。図3に示されるように、このような半導体装置では、センスセル部10bのエミッタ電極に電流検出抵抗9が備えられているため、メインセル部10aのゲート−エミッタ間バイアスと比較して、センスセル部10bのゲート−エミッタ間バイアスが小さくなり、センスセル部10bではメインセル部10aと比較して電子電流が流れにくくなる。言い換えると、センスセル部10bでは、メインセル部10aと比較して、全体の電流値に対するホール電流の比率が高くなる。   FIG. 3 is a diagram showing a circuit configuration of a semiconductor device having a main cell portion and a sense cell portion and having a current detection resistor in the emitter electrode of the sense cell portion. As shown in FIG. 3, in such a semiconductor device, since the current detection resistor 9 is provided in the emitter electrode of the sense cell unit 10b, the sense cell unit is compared with the gate-emitter bias of the main cell unit 10a. The gate-emitter bias of 10b is reduced, and the electron current is less likely to flow in the sense cell unit 10b than in the main cell unit 10a. In other words, in the sense cell unit 10b, the ratio of the hole current to the entire current value is higher than that in the main cell unit 10a.

また、重金属が拡散したとき、重金属の影響を受けやすいのはホール電流であるため、ホール電流比が高いセンス電流の方がメイン電流より経時変化しやすくなる。すなわち、このような半導体装置では、重金属が拡散してしまうと、メイン電流とセンス電流とが異なる経時変化をすることになる。このため、電流検出抵抗9の両端電圧から検出されたメイン電流と、実際にメインセル部10aに流れるメイン電流との間に誤差が生じ、検出精度が低下する。   In addition, when heavy metal diffuses, it is the hole current that is easily affected by the heavy metal. Therefore, the sense current having a high hole current ratio is more likely to change with time than the main current. That is, in such a semiconductor device, when heavy metal diffuses, the main current and the sense current change with time. For this reason, an error occurs between the main current detected from the voltage across the current detection resistor 9 and the main current that actually flows through the main cell portion 10a, and the detection accuracy decreases.

本発明は上記点に鑑みて、検出精度が低下することを抑制することができる半導体装置を提供することを目的とする。   An object of this invention is to provide the semiconductor device which can suppress that detection accuracy falls in view of the said point.

本発明者らは、上記課題を解決するために、ゲッタリング層を有するIGBTが形成されたメインセル部およびセンスセル部を有し、センスセル部のエミッタ電極に電流検出抵抗が接続された半導体装置において、まず、ドリフト層の抵抗率に着目して検討を行い、以下の知見を得た。   In order to solve the above problems, the present inventors have provided a semiconductor device having a main cell portion and a sense cell portion in which an IGBT having a gettering layer is formed, and a current detection resistor connected to the emitter electrode of the sense cell portion. First, investigation was conducted focusing on the resistivity of the drift layer, and the following knowledge was obtained.

すなわち、メインセル部およびセンスセル部のドリフト層の抵抗率を下げると、エミッタ領域からドリフト層に電子電流が注入されやすくなるため、全体の電流値に対する電子電流の比率を高くすることができる。言い換えると、全体の電流値に対するホール電流の比率を小さくすることができる。そして、上記のように、重金属が拡散したときに、重金属の影響を受けやすいのはホール電流である。   That is, when the resistivity of the drift layer in the main cell portion and the sense cell portion is lowered, an electron current is easily injected from the emitter region into the drift layer, so that the ratio of the electron current to the entire current value can be increased. In other words, the ratio of the hole current to the entire current value can be reduced. As described above, it is the hole current that is easily affected by the heavy metal when the heavy metal diffuses.

このため、本発明者らは、ドリフト層の抵抗率を下げて全体の電流値に対するホール電流比を小さくすることにより、メイン電流およびセンス電流の経時変化率をそれぞれ小さくすることができると共に、センス電流とメイン電流との経時変化率の差を小さくすることができ、半導体装置の検出精度が低下することを抑制することができることを見出した。   For this reason, the inventors can reduce the main current and the sense current over time by decreasing the resistivity of the drift layer and reducing the ratio of the Hall current to the entire current value, respectively, It has been found that the difference in the rate of change with time of the current and the main current can be reduced, and that the detection accuracy of the semiconductor device can be suppressed from decreasing.

しかしながら、このような半導体装置では、ドリフト層の抵抗率を下げることにより、メイン電流とセンス電流との経時変化率の差を小さくすることができるものの、半導体装置としての耐圧が低くなるという新たな問題が発生してしまうことになる。   However, in such a semiconductor device, by reducing the resistivity of the drift layer, the difference in the rate of change with time of the main current and the sense current can be reduced, but the new withstand voltage as a semiconductor device is lowered. A problem will occur.

このため、本発明者らは、次に、上記のように、センス電流の方が全体の電流値に対するホール電流比が高く、センス電流がメイン電流より経時変化しやすいということに着目した。この特性は、言い換えると、メインセル部の動作抵抗の経時変化率と、センスセル部の動作抵抗と電流検出抵抗との合成抵抗の経時変化率と、が異なるということである。   For this reason, the inventors next focused on the fact that the sense current has a higher Hall current ratio with respect to the entire current value, and the sense current is more likely to change with time than the main current, as described above. In other words, this characteristic is that the rate of change with time of the operating resistance of the main cell unit is different from the rate of change with time of the combined resistance of the operating resistance of the sense cell unit and the current detection resistor.

すなわち、このような半導体装置では、図3に示されるように、メイン電流とセンス電流とは、メインセル部の動作抵抗と、センスセル部の動作抵抗と電流検出抵抗との合成抵抗との比に応じて流れる。このため、メイン電流とセンス電流との経時変化率の差を抑制するためには、メインセル部の動作抵抗の経時変化率と、センスセル部の動作抵抗と電流検出抵抗との合成抵抗の経時変化率との差を抑制すればよいことになる。   That is, in such a semiconductor device, as shown in FIG. 3, the main current and the sense current have a ratio of the operating resistance of the main cell unit and the combined resistance of the operating resistance of the sense cell unit and the current detection resistor. Flow in response. For this reason, in order to suppress the difference in the change rate with time of the main current and the sense current, the change rate with time of the operating resistance of the main cell unit and the combined resistance of the operation resistance of the sense cell unit and the current detection resistor It is only necessary to suppress the difference from the rate.

そして、このような半導体装置では、電流検出抵抗の抵抗率は経時変化しないため、メインセル部の動作抵抗と、センスセル部の動作抵抗とを調節すればよいことになる。例えば、重金属が拡散したときのメインセル部の動作抵抗の経時変化率が1.1倍であり、センスセル部の初期動作抵抗が40Ωであると共に電流検出抵抗が10Ωである場合と、センスセル部の初期動作抵抗が5Ωであると共に電流検出抵抗が10Ωである場合とを考える。つまり、経時変化前の合成抵抗が50Ωである場合と、15Ωである場合とを考える。   In such a semiconductor device, since the resistivity of the current detection resistor does not change with time, the operation resistance of the main cell unit and the operation resistance of the sense cell unit may be adjusted. For example, when the heavy metal diffuses, the change rate with time of the operating resistance of the main cell unit is 1.1 times, the initial operating resistance of the sense cell unit is 40Ω, and the current detection resistance is 10Ω, Consider a case where the initial operating resistance is 5Ω and the current detection resistance is 10Ω. That is, consider the case where the combined resistance before the change with time is 50Ω and the case where it is 15Ω.

この場合、センスセル部の経時変化率が1.3倍であるとすると、センスセル部の初期動作抵抗が40Ωの場合には、経時変化後のセンスセル部の動作抵抗が52Ωとなり、センスセル部の動作抵抗と電流検出抵抗との合成抵抗が62Ωとなる。すなわち、合成抵抗の経時変化率は、1.24倍となる。また、センスセル部の初期動作抵抗が5Ωの場合には、経時変化後のセンスセル部の動作抵抗が6.5Ωとなり、センスセル部の動作抵抗と電流検出抵抗との合成抵抗が16.5Ωとなる。すなわち、合成抵抗の経時変化率は、1.1倍となる。   In this case, assuming that the change rate with time of the sense cell unit is 1.3 times, when the initial operation resistance of the sense cell unit is 40Ω, the operation resistance of the sense cell unit after change with time is 52Ω, and the operation resistance of the sense cell unit is And the combined resistance of the current detection resistor is 62Ω. That is, the rate of change of the combined resistance with time is 1.24 times. When the initial operating resistance of the sense cell portion is 5Ω, the operating resistance of the sense cell portion after the change with time is 6.5Ω, and the combined resistance of the operating resistance of the sense cell portion and the current detection resistor is 16.5Ω. That is, the rate of change with time of the combined resistance is 1.1 times.

つまり、このような半導体装置では、メインセル部の動作抵抗の経時変化率と、センスセル部の動作抵抗の経時変化率とは異なるものの、メインセル部とセンスセル部の初期動作抵抗を所定の値にすることにより、メインセル部の動作抵抗の経時変化率と、センスセル部の動作抵抗と電流検出抵抗との合成抵抗との経時変化率との差を抑制することができる。そして、メインセル部の動作抵抗とセンスセル部の動作抵抗とは、メインセル部とセンスセル部のセル数比、すなわち電流の流れる面積比であるセル比に応じて決定される。   In other words, in such a semiconductor device, the initial change resistance of the main cell portion and the sense cell portion is set to a predetermined value although the change rate with time of the operation resistance of the main cell portion is different from the change rate with time of the operation resistance of the sense cell portion. By doing so, it is possible to suppress the difference between the rate of change over time of the operating resistance of the main cell unit and the rate of change over time of the combined resistance of the operating resistance of the sense cell unit and the current detection resistor. The operating resistance of the main cell unit and the operating resistance of the sense cell unit are determined according to the cell number ratio between the main cell unit and the sense cell unit, that is, the cell ratio that is the area ratio of current flow.

以上より、本発明者らは、メインセル部とセンスセル部のセル比と、電流検出抵抗の両端電圧の経時変化率との差について実験検討を行った。なお、電流検出抵抗の両端電圧の経時変化率は、メイン電流とセンス電流との経時変化率の差と同じことである。図4は、メインセル部とセンスセル部のセル比と、2000時間後の電流検出抵抗の両端電圧の経時変化率との関係を示す図である。2000時間後とは、重金属が十分に拡散して飽和状態に達したと考えられる状態のことである。また、図4中、実線はドリフト層の抵抗率が30Ω・cmであり、点線はドリフト層の抵抗率が70Ω・cmであり、一点鎖線はドリフト層の抵抗率が100Ω・cmである半導体装置を示している。   From the above, the present inventors conducted an experimental study on the difference between the cell ratio of the main cell portion and the sense cell portion and the rate of change with time of the voltage across the current detection resistor. Note that the rate of change with time of the voltage across the current detection resistor is the same as the difference in rate of change with time of the main current and the sense current. FIG. 4 is a diagram showing the relationship between the cell ratio between the main cell portion and the sense cell portion and the rate of change with time of the voltage across the current detection resistor after 2000 hours. After 2000 hours is a state in which the heavy metal is sufficiently diffused to reach a saturated state. In FIG. 4, the solid line represents a drift layer resistivity of 30 Ω · cm, the dotted line represents a drift layer resistivity of 70 Ω · cm, and the alternate long and short dash line represents a drift layer resistivity of 100 Ω · cm. Is shown.

図4に示されるように、メインセル部とセンスセル部とのセル比を変更することにより、電流検出抵抗の両端電圧の経時変化率が変化することが確認され、メインセル部とセンスセル部のセル比が所定の値のときに、電流検出抵抗の両端電圧の経時変化率がほぼ0%になることが確認される。すなわち、メインセル部とセンスセル部のセル比を所定の値にすることにより、メイン電流とセンス電流の経時変化率を抑制することができ、半導体装置の検出精度が低下することを抑制することができることになる。   As shown in FIG. 4, by changing the cell ratio between the main cell portion and the sense cell portion, it is confirmed that the rate of change with time of the voltage across the current detection resistor changes, and the cells of the main cell portion and the sense cell portion are changed. When the ratio is a predetermined value, it is confirmed that the rate of change with time of the voltage across the current detection resistor is almost 0%. That is, by setting the cell ratio between the main cell portion and the sense cell portion to a predetermined value, it is possible to suppress the rate of change with time of the main current and the sense current, and to suppress a decrease in detection accuracy of the semiconductor device. It will be possible.

このため、本発明者らは、図4に基づいて多変量解析を用いて重回帰分析を行い、ドリフト層の抵抗率をρとし、2000時間後の電流検出抵抗の両端電圧の経時変化率をxとしたとき、メインセル部とセンスセル部のセル比が以下の式で導き出されることを見出した。

Figure 0005573527
ところで、従来の半導体装置では、一般的に、ドリフト層の抵抗率が30Ω・cmとされ、(センスセル部/メインセル部)1/2が約0・05とされていたため、2000時間後の電流検出抵抗の両端電圧の経時変化率が約−8%であった。このため、本発明では、ドリフト層の抵抗率が30Ω・cm以上であり、電流検出抵抗の両端電圧の経時変化率が−5〜5%の範囲を満たすセル比とされていることを特徴としている。 For this reason, the present inventors perform a multiple regression analysis using multivariate analysis based on FIG. 4, where the resistivity of the drift layer is ρ, and the change rate with time of the voltage across the current detection resistor after 2000 hours is calculated. It has been found that the cell ratio between the main cell portion and the sense cell portion is derived by the following equation, where x is x.
Figure 0005573527
By the way, in the conventional semiconductor device, since the resistivity of the drift layer is generally 30 Ω · cm and (sense cell portion / main cell portion) 1/2 is about 0.05, the current after 2000 hours The rate of change with time of the voltage across the detection resistor was about -8%. For this reason, in the present invention, the resistivity of the drift layer is 30 Ω · cm or more, and the cell ratio in which the time-dependent change rate of the voltage across the current detection resistor satisfies the range of −5 to 5%. Yes.

すなわち、本願請求項1に記載の発明では、メインセル部(10a)とセンスセル部(10b)とのセル数の比をセル比とし、ドリフト層(3)の抵抗率をρとし、電流検出抵抗(9)の両端電圧の経時変化率をxとしたとき、{センスセル部(10b)/メインセル部(10a)}のセル比が、{(x+0.22ρ+10.08)/224.38}で導き出される値とされ、ドリフト層(3)の抵抗率ρが30Ω・cm以上であって、かつ電流検出抵抗(9)の両端電圧の経時変化率xが+5〜−5%であることを特徴としている。 That is, in the invention described in claim 1, the ratio of the number of cells of the main cell portion (10a) and the sense cell portion (10b) is defined as the cell ratio, the resistivity of the drift layer (3) is defined as ρ, and the current detection resistance When the change rate with time of the voltage at both ends in (9) is x, the cell ratio of {sense cell portion (10b) / main cell portion (10a)} is {(x + 0.22ρ + 10.08) /224.38} 2 . It is a derived value, and the resistivity ρ of the drift layer (3) is 30 Ω · cm or more, and the time-dependent rate x of the voltage across the current detection resistor (9) is +5 to −5%. It is said.

このような半導体装置では、メインセル部(10a)とセンスセル部(10b)のセル比を、ドリフト層(3)の抵抗率と電流検出抵抗(9)の両端電圧の経時変化率より導き出される値とし、ドリフト層(3)の抵抗率が30Ω・cm以上であり、経時変化率が−5〜5%となるセル比としている。   In such a semiconductor device, the cell ratio between the main cell portion (10a) and the sense cell portion (10b) is derived from the rate of change with time of the resistivity of the drift layer (3) and the voltage across the current detection resistor (9). The cell ratio is such that the resistivity of the drift layer (3) is 30 Ω · cm or more and the change rate with time is −5 to 5%.

このため、従来の半導体装置と比較して、電流検出抵抗(9)の両端電圧の経時変化率を小さくすることができ、つまり、メインセル部(10a)の動作抵抗と、センスセル部(10b)の動作抵抗と電流検出抵抗(9)との合成抵抗との経時変化率の差を小さくすることができる。したがって、メイン電流とセンス電流との経時変化率の差を小さくすることができ、検出精度が低下することを抑制することができる。また、ドリフト層(3)の抵抗率を30Ω・cm以上としているため、従来の半導体装置と比較して、半導体装置の耐圧を向上させることもできる。   Therefore, the rate of change with time of the voltage across the current detection resistor (9) can be reduced as compared with the conventional semiconductor device, that is, the operating resistance of the main cell portion (10a) and the sense cell portion (10b). The difference in the rate of change with time of the combined resistance of the operating resistance and the current detection resistance (9) can be reduced. Therefore, the difference in the rate of change with time of the main current and the sense current can be reduced, and a decrease in detection accuracy can be suppressed. Moreover, since the resistivity of the drift layer (3) is 30 Ω · cm or more, the breakdown voltage of the semiconductor device can be improved as compared with the conventional semiconductor device.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第1実施形態における半導体装置の上面レイアウトである。1 is a top surface layout of a semiconductor device according to a first embodiment of the present invention. 図1に示す半導体装置の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the semiconductor device shown in FIG. 図1に示す半導体装置の回路構成を示す図である。It is a figure which shows the circuit structure of the semiconductor device shown in FIG. メインセル部とセンスセル部のセル比と、2000時間後の電流検出抵抗の両端電圧の経時変化率との関係を示す図である。It is a figure which shows the relationship between the cell ratio of a main cell part and a sense cell part, and the time-dependent change rate of the both-ends voltage of the current detection resistance after 2000 hours.

(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態における半導体装置の上面レイアウト、図2は図1に示す半導体装置の断面構成を示す図である。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a top surface layout of the semiconductor device according to the present embodiment, and FIG. 2 is a diagram showing a cross-sectional configuration of the semiconductor device shown in FIG.

図1に示されるように、本実施形態の半導体装置は、メインセル部10aと、電流検出抵抗(図示せず)と電気的に接続されるセンスセル部10bとを有しており、これらメインセル部10aおよびセンスセル部10bにそれぞれ基本構造が同じIGBTが形成されている。   As shown in FIG. 1, the semiconductor device of the present embodiment includes a main cell unit 10a and a sense cell unit 10b electrically connected to a current detection resistor (not shown). IGBTs having the same basic structure are formed in the portion 10a and the sense cell portion 10b.

具体的には、図2に示されるように、メインセル部10aおよびセンスセル部10bは、コレクタ層としてのp型基板1を用いてIGBTが形成されている。そして、p型基板1には、結晶欠陥を多く含むゲッタリング層1aが形成されている。このゲッタリング層1aは、本実施形態では、酵素を析出させてなるイントリンシックゲッタリング層とされている。そして、ゲッタリング層1a上には、ゲッタリング層1aを構成することにより形成された無欠陥層1bが形成されている。また、特に限定されるものではないが、p型基板1は、抵抗率が0.01〜0.03Ω・cmとされており、厚さが500〜580μmとされている。 Specifically, as shown in FIG. 2, the main cell portion 10a and the sense cell portion 10b are formed with IGBTs using a p + type substrate 1 as a collector layer. The p + -type substrate 1 is formed with a gettering layer 1a containing many crystal defects. In this embodiment, the gettering layer 1a is an intrinsic gettering layer formed by depositing an enzyme. On the gettering layer 1a, a defect-free layer 1b formed by forming the gettering layer 1a is formed. Although not particularly limited, the p + type substrate 1 has a resistivity of 0.01 to 0.03 Ω · cm and a thickness of 500 to 580 μm.

そして、p型基板1の主表面上には高不純物濃度層とされたn型バッファ層2が形成され、n型バッファ層2上に低不純物濃度とされたn型ドリフト層3が形成されている。特に限定されるものではないが、n型バッファ層2は、抵抗率が0.04〜0.06Ω・cmとされており、厚さが14〜16μmとされている。また、n型ドリフト層3は、抵抗率が30Ω・cm以上とされており、厚さが65〜100μmとされている。 Then, an n + type buffer layer 2 having a high impurity concentration layer is formed on the main surface of the p + type substrate 1, and an n type drift layer 3 having a low impurity concentration is formed on the n + type buffer layer 2. Is formed. Although not particularly limited, the n + -type buffer layer 2 has a resistivity of 0.04 to 0.06 Ω · cm and a thickness of 14 to 16 μm. The n type drift layer 3 has a resistivity of 30 Ω · cm or more and a thickness of 65 to 100 μm.

そして、n型ドリフト層3の表層部にはp型ベース領域4が形成されている。さらに、p型ベース領域4の表層部には、n型ドリフト層3から所定距離離間するようにn型ドリフト層3よりも高不純物濃度とされたn型エミッタ領域5が形成されており、p型ベース領域4の表面のうちn型エミッタ領域5とn型ドリフト層3との間に配置された部分にチャネル領域が構成されている。 A p-type base region 4 is formed in the surface layer portion of the n -type drift layer 3. Further, an n + -type emitter region 5 having a higher impurity concentration than that of the n -type drift layer 3 is formed in the surface layer portion of the p-type base region 4 so as to be separated from the n -type drift layer 3 by a predetermined distance. In the surface of the p-type base region 4, a channel region is formed at a portion disposed between the n + -type emitter region 5 and the n -type drift layer 3.

また、チャネル領域となるp型ベース領域4の表面およびn型ドリフト層3のうちp型ベース領域4が形成されていない部分の表面に、熱酸化等による図示しないゲート絶縁膜が形成されていると共に、このゲート絶縁膜を介してポリシリコン等で構成されたゲート電極6が形成されている。ゲート電極6は層間絶縁膜7によって覆われており、この層間絶縁膜7上に図示しないエミッタ電極が形成されている。エミッタ電極は、層間絶縁膜7に形成されたコンタクトホールを通じてn型エミッタ領域5およびp型ベース領域4に電気的に接続された構造とされている。 Further, a gate insulating film (not shown) is formed by thermal oxidation or the like on the surface of the p-type base region 4 serving as the channel region and the surface of the n -type drift layer 3 where the p-type base region 4 is not formed. In addition, a gate electrode 6 made of polysilicon or the like is formed through this gate insulating film. The gate electrode 6 is covered with an interlayer insulating film 7, and an emitter electrode (not shown) is formed on the interlayer insulating film 7. The emitter electrode is configured to be electrically connected to the n + -type emitter region 5 and the p + -type base region 4 through a contact hole formed in the interlayer insulating film 7.

さらに、メインセル部10aのエミッタ電極とセンスセル部10bのエミッタ電極とは互いに分離された構成とされており、センスセル部10bのエミッタ電極が電流検出抵抗と電気的に接続されている。なお、この電流検出抵抗は、ゲート電極6と同様に、ポリシリコンを用いて構成されている。   Further, the emitter electrode of the main cell unit 10a and the emitter electrode of the sense cell unit 10b are separated from each other, and the emitter electrode of the sense cell unit 10b is electrically connected to the current detection resistor. The current detection resistor is made of polysilicon, like the gate electrode 6.

また、p型基板1の裏面には、メインセル部10aおよびセンスセル部10bに対して、本発明の裏面電極に相当する共通のコレクタ電極8が備えられている。 Further, a common collector electrode 8 corresponding to the back surface electrode of the present invention is provided on the back surface of the p + type substrate 1 with respect to the main cell portion 10a and the sense cell portion 10b.

図3は、上記半導体装置の回路構成を示す図である。図3に示されるように、このような半導体装置では、センスセル部10bに流れるセンス電流を検出することで、メインセル部10aに流れるメイン電流を検出できるようになっている。すなわち、電流検出抵抗9の両端電圧を検出することでメインセル部10aに流れる電流値を検出できるようになっている。   FIG. 3 is a diagram illustrating a circuit configuration of the semiconductor device. As shown in FIG. 3, in such a semiconductor device, the main current flowing through the main cell unit 10a can be detected by detecting the sense current flowing through the sense cell unit 10b. That is, the current value flowing through the main cell portion 10a can be detected by detecting the voltage across the current detection resistor 9.

また、本実施形態では、メインセル部10aとセンスセル部10bのセル比が以下の(数2)に基づいた値とされている。上記のように、メインセル部10aの初期動作抵抗とセンスセル部10bの初期動作抵抗とを所定の値にすることにより、つまりメインセル部10aとセンスセル部10bのセル比を所定の値にすることにより、メインセル部10aの動作抵抗の経時変化率と、センスセル部10bの動作抵抗と電流検出抵抗9との合成抵抗の経時変化率との差を抑制できるためである。言い換えると、メイン電流とセンス電流の経時変化率の差を抑制できるためである。   In the present embodiment, the cell ratio between the main cell portion 10a and the sense cell portion 10b is a value based on the following (Equation 2). As described above, the initial operating resistance of the main cell unit 10a and the initial operating resistance of the sense cell unit 10b are set to a predetermined value, that is, the cell ratio between the main cell unit 10a and the sense cell unit 10b is set to a predetermined value. This is because the difference between the temporal change rate of the operating resistance of the main cell unit 10a and the temporal change rate of the combined resistance of the operating resistance of the sense cell unit 10b and the current detection resistor 9 can be suppressed. In other words, it is possible to suppress the difference in the rate of change with time of the main current and the sense current.

図4は、上記のように、メインセル部10aとセンスセル部10bのセル比と、2000時間後の電流検出抵抗9の両端電圧の経時変化率との関係を示す図である。図4および上記のように、メインセル部10aとセンスセル部10bとのセル比を所定の値にすることにより、電流検出抵抗9の両端電圧の経時変化率を抑制することができる。そして、図4に基づいて、多変量解析を用いて重回帰分析を行うと、ドリフト層3の抵抗率をρとすると、2000時間後の電流検出抵抗9の両端電圧の経時変化率xが次式で表される。   FIG. 4 is a diagram showing the relationship between the cell ratio of the main cell portion 10a and the sense cell portion 10b and the change rate with time of the voltage across the current detection resistor 9 after 2000 hours, as described above. As shown in FIG. 4 and as described above, by setting the cell ratio between the main cell portion 10a and the sense cell portion 10b to a predetermined value, the rate of change of the voltage across the current detection resistor 9 with time can be suppressed. Then, when multiple regression analysis is performed using multivariate analysis based on FIG. 4, if the resistivity of the drift layer 3 is ρ, the rate of change x with time of the voltage across the current detection resistor 9 after 2000 hours is It is expressed by a formula.

Figure 0005573527
すなわち、上記式より、(センスセル部/メインセル部)は次式で表される。
Figure 0005573527
そして、本実施形態では、メインセル部10aとセンスセル部10bとのセル比が、ドリフト層3の抵抗率ρが30Ω・cm以上であり、電流検出抵抗9の両端電圧の経時変化率xが−5〜5%である数値を代入した値とされている。例えば、ドリフト層3の抵抗率を70Ω・cmとし、電流検出抵抗9の両端電圧の経時変化率を約0となる半導体装置とする場合には、メインセル部10aとセンスセル部10bとのセル比が約78とされる。
Figure 0005573527
That is, from the above equation, (sense cell portion / main cell portion) is expressed by the following equation.
Figure 0005573527
In the present embodiment, the cell ratio between the main cell portion 10a and the sense cell portion 10b is such that the resistivity ρ of the drift layer 3 is 30 Ω · cm or more and the rate of change x with time of the voltage across the current detection resistor 9 is − It is a value obtained by substituting a numerical value of 5 to 5%. For example, in the case of a semiconductor device in which the resistivity of the drift layer 3 is 70 Ω · cm and the time-dependent change rate of the voltage across the current detection resistor 9 is about 0, the cell ratio between the main cell portion 10a and the sense cell portion 10b. Is about 78.

以上説明したように、本実施形態の半導体装置では、メインセル部10aとセンスセル部10bとのセル比を、ドリフト層3の抵抗率と電流検出抵抗9の両端電圧の経時変化率より導き出される値とし、ドリフト層3の抵抗率を30Ω・cm以上とし、かつ経時変化率が−5〜5%となるセル比としている。   As described above, in the semiconductor device of the present embodiment, the cell ratio between the main cell portion 10a and the sense cell portion 10b is a value derived from the change rate with time of the resistivity of the drift layer 3 and the voltage across the current detection resistor 9. The cell ratio is such that the resistivity of the drift layer 3 is 30 Ω · cm or more and the rate of change with time is −5 to 5%.

このため、電流検出抵抗9の両端電圧の経時変化率を小さくすることができ、つまり、メインセル部10aの動作抵抗と、センスセル部10bの動作抵抗と電流検出抵抗9との合成抵抗との経時変化率の差を小さくすることができる。したがって、メイン電流とセンス電流との経時変化率の差を小さくすることができ、検出精度が低下することを抑制することができる。また、ドリフト層3の抵抗率を30Ω・cm以上としているため、半導体装置の耐圧を向上させることもできる。   Therefore, the rate of change with time of the voltage across the current detection resistor 9 can be reduced, that is, the operation resistance of the main cell unit 10a and the combined resistance of the operation resistance of the sense cell unit 10b and the current detection resistor 9 with time. The difference in change rate can be reduced. Therefore, the difference in the rate of change with time of the main current and the sense current can be reduced, and a decrease in detection accuracy can be suppressed. Moreover, since the resistivity of the drift layer 3 is 30 Ω · cm or more, the breakdown voltage of the semiconductor device can be improved.

(他の実施形態)
上記第1実施形態では、第1導電型領域をp型とし、第2導電型領域をn型として説明したが、第1導電型領域をn型とし、第2導電型領域p型とすることも可能である。この場合も、メインセル部10aとセンスセル部10bとのセル比を適宜調整することにより、メイン電流とセンス電流との経時変化率の差を抑制することができる。
(Other embodiments)
In the first embodiment, the first conductivity type region is assumed to be p-type and the second conductivity type region is assumed to be n-type. However, the first conductivity type region is assumed to be n-type and the second conductivity type region is assumed to be p-type. Is also possible. Also in this case, the difference in the rate of change with time of the main current and the sense current can be suppressed by appropriately adjusting the cell ratio between the main cell portion 10a and the sense cell portion 10b.

1 p型基板
1a ゲッタリング層
2 バッファ層
3 ドリフト層
4 ベース領域
5 エミッタ領域
6 ゲート電極
7 層間絶縁膜
8 コレクタ電極
9 電流検出抵抗
10a メインセル部
10b センスセル部
1 p + type substrate 1a gettering layer 2 buffer layer 3 drift layer 4 base region 5 emitter region 6 gate electrode 7 interlayer insulating film 8 collector electrode 9 current detection resistor 10a main cell unit 10b sense cell unit

Claims (2)

メイン電流を流すメインセル部(10a)と、前記メイン電流よりも小さいセンス電流を流すセンスセル部(10b)とを有してなる半導体装置であって、
前記メインセル部(10a)と前記センスセル部(10b)とは共に、
第1導電型の半導体基板(1)と、
前記半導体基板(1)に形成されたゲッタリング層(1a)と、
前記半導体基板(1)上に形成された第2導電型のバッファ層(2)と、
前記バッファ層(2)上に形成された第2導電型のドリフト層(3)と、
前記ドリフト層(3)の表層部に形成された第1導電型のベース領域(4)と、
前記ベース領域(4)の表層部に形成された第2導電型のエミッタ領域(5)と、
前記ベース領域(4)のうち、前記エミッタ領域(5)と前記ドリフト層(3)との間に挟まれた部分の表面をチャネル領域としたとき、前記チャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極(7)と、
前記エミッタ領域(5)に電気的に接続されるエミッタ電極と、
前記半導体基板(1)の裏面に形成された裏面電極(8)と、を備えた絶縁ゲートバイポーラトランジスタを有し、
前記センスセル部(10b)のエミッタ電極には、前記センス電流を流す電流検出抵抗(9)が接続されており、
前記メインセル部(10a)と前記センスセル部(10b)とのセル数の比をセル比とし、前記ドリフト層(3)の抵抗率をρとし、前記電流検出抵抗(9)の両端電圧の経時変化率をxとしたとき、{前記センスセル部(10b)/前記メインセル部(10a)}のセル比が、{(x+0.22ρ+10.08)/224.38}で導き出される値とされ、前記ドリフト層(3)の抵抗率ρが30Ω・cm以上であって、かつ前記経時変化率xが+5〜−5%であることを特徴とする半導体装置。
A semiconductor device having a main cell portion (10a) for flowing a main current and a sense cell portion (10b) for flowing a sense current smaller than the main current,
Both the main cell portion (10a) and the sense cell portion (10b)
A first conductivity type semiconductor substrate (1);
A gettering layer (1a) formed on the semiconductor substrate (1);
A second conductivity type buffer layer (2) formed on the semiconductor substrate (1);
A drift layer (3) of a second conductivity type formed on the buffer layer (2);
A first conductivity type base region (4) formed in a surface layer of the drift layer (3);
A second conductivity type emitter region (5) formed in a surface layer portion of the base region (4);
A gate insulating film formed on the channel region when a surface of a portion of the base region (4) sandwiched between the emitter region (5) and the drift layer (3) is a channel region When,
A gate electrode (7) formed on the gate insulating film;
An emitter electrode electrically connected to the emitter region (5);
A backside electrode (8) formed on the backside of the semiconductor substrate (1), and an insulated gate bipolar transistor comprising:
The emitter electrode of the sense cell portion (10b) is connected to a current detection resistor (9) for flowing the sense current,
The ratio of the number of cells between the main cell part (10a) and the sense cell part (10b) is the cell ratio, the resistivity of the drift layer (3) is ρ, and the voltage of both ends of the current detection resistor (9) is timed. When the rate of change is x, the cell ratio of {the sense cell portion (10b) / the main cell portion (10a)} is a value derived from {(x + 0.22ρ + 10.08) /224.38} 2 . The semiconductor device, wherein the drift layer (3) has a resistivity ρ of 30 Ω · cm or more and the temporal change rate x is +5 to −5%.
前記電流検出抵抗(9)は、ポリシリコンで構成されていることを特徴とする請求項1に記載の半導体装置。
The semiconductor device according to claim 1, wherein the current detection resistor is made of polysilicon.
JP2010204571A 2010-09-13 2010-09-13 Semiconductor device Expired - Fee Related JP5573527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010204571A JP5573527B2 (en) 2010-09-13 2010-09-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010204571A JP5573527B2 (en) 2010-09-13 2010-09-13 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2012060069A JP2012060069A (en) 2012-03-22
JP5573527B2 true JP5573527B2 (en) 2014-08-20

Family

ID=46056763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010204571A Expired - Fee Related JP5573527B2 (en) 2010-09-13 2010-09-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5573527B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700046614A1 (en) 2017-04-28 2018-10-28 St Microelectronics Srl MOS POWER DEVICE WITH INTEGRATED CURRENT SENSOR AND ITS MANUFACTURING PROCESS

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223387B2 (en) * 1992-10-08 2001-10-29 株式会社豊田自動織機 Field effect transistor with current detection function
JP3929557B2 (en) * 1997-07-30 2007-06-13 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP3929643B2 (en) * 1999-05-07 2007-06-13 株式会社ルネサステクノロジ Semiconductor device
JP4867518B2 (en) * 2006-08-03 2012-02-01 株式会社デンソー Manufacturing method of semiconductor device
JP4506808B2 (en) * 2007-10-15 2010-07-21 株式会社デンソー Semiconductor device
US8018213B2 (en) * 2008-09-29 2011-09-13 Infineon Technologies Ag Measuring the current through a load transistor

Also Published As

Publication number Publication date
JP2012060069A (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP4929304B2 (en) Semiconductor device
JP6126150B2 (en) Semiconductor device
JP2012129503A (en) Semiconductor device
JP2016530490A (en) Integrated sensor device for charge detection
JP2013251296A (en) Semiconductor device
JP6471508B2 (en) Semiconductor device
JP2015176927A (en) Semiconductor device and insulated-gate bipolar transistor
JP6324914B2 (en) Silicon carbide semiconductor device
JP2008235856A (en) Semiconductor device
JP2013201357A (en) Silicon carbide semiconductor device and manufacturing method of the same
JPH10132871A (en) Semiconductor device
JP7127389B2 (en) Silicon carbide semiconductor device
JP2012099695A (en) Semiconductor device
JP5573527B2 (en) Semiconductor device
JP2012195339A (en) Semiconductor device
JP2005026279A (en) Semiconductor device
JP2010199279A (en) Semiconductor device and method of measuring current of semiconductor device
JP4762663B2 (en) Semiconductor device
JP2018006360A (en) Semiconductor device
JP2018101737A (en) Semiconductor device
JP2010199149A (en) Semiconductor device
JP2011023527A (en) Semiconductor device
JP2002162303A (en) Pressure sensor
JP2007242873A (en) Semiconductor device
JP5579013B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R151 Written notification of patent or utility model registration

Ref document number: 5573527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees