JP5571928B2 - 集積回路設計方法及びプログラム - Google Patents
集積回路設計方法及びプログラム Download PDFInfo
- Publication number
- JP5571928B2 JP5571928B2 JP2009214876A JP2009214876A JP5571928B2 JP 5571928 B2 JP5571928 B2 JP 5571928B2 JP 2009214876 A JP2009214876 A JP 2009214876A JP 2009214876 A JP2009214876 A JP 2009214876A JP 5571928 B2 JP5571928 B2 JP 5571928B2
- Authority
- JP
- Japan
- Prior art keywords
- description
- overload
- procedure
- creating
- created
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(1)演算子を細分化した演算記述を作成する第1工程と、前記第1工程で作成した細分化演算記述を使用して演算子のオーバロード用ライブラリを作成する第2工程と、動作記述を使用してオーバロード用ライブラリインクルード済み動作記述を作成する第3工程と、前記第3工程で作成したオーバロード用ライブラリインクルード済み動作記述と前記第2工程で作成したオーバロード用ライブラリとを使用して高位合成を行いレジスタ転送レベル記述を作成する第4工程と、前記第4工程で作成したレジスタ転送レベル記述を使用して論理合成を行いゲートレベル記述を作成する第5工程とを備えたことを特徴とする集積回路設計方法。
(2)前記動作記述とは別の動作記述に対して前記第3工程〜第5工程を繰り返し行うことを特徴とする上記(1)記載の集積回路設計方法。
(3)コンピュータに、演算子を細分化した演算記述を作成する第1手順、前記第1手順で作成した細分化演算記述を使用して演算子のオーバロード用ライブラリを作成する第2手順、動作記述を使用してオーバロード用ライブラリインクルード済み動作記述を作成する第3手順、前記第3手順で作成したオーバロード用ライブラリインクルード済み動作記述と前記第2手順で作成したオーバロード用ライブラリとを使用して高位合成を行いレジスタ転送レベル記述を作成する第4手順、前記第4手順で作成したレジスタ転送レベル記述を使用して論理合成を行いゲートレベル記述を作成する第5手順、を実行させるためのプログラム。
(4)前記動作記述とは別の動作記述に対して前記第3手順〜第5手順を繰り返し実行させるための上記(3)記載のプログラム。
2002 細分化演算記述作成
2003 細分化演算記述
2004 オーバロード用ライブラリ作成
2005 オーバロード用ライブラリ
2006 ゲートレベル記述作成処理
2007 動作記述
2009 オーバロード用ライブラリインクルード
2010 オーバロード用ライブラリインクルード済み動作記述
2011 高位合成
2012 レジスタ転送レベル記述
2013 論理合成
2014 ゲートレベル記述
Claims (4)
- コンピュータにより実行される、算術演算子を細分化した演算記述を作成する第1工程と、前記第1工程で作成した細分化演算記述と等価な記述である演算動作細分化記述部に算術演算子のオーバロード宣言部を追記することでオーバロード用ライブラリを作成する第2工程と、動作記述と演算記述に変更のない等価な記述である演算記述部にオーバロード用ライブラリインクルード部を追記することで動作記述インプリメントファイルを作成する第3工程と、前記第3工程で作成した動作記述インプリメントファイル内の算術演算子を前記第2工程で作成したオーバロード用ライブラリの演算動作細分化記述部に置き換えて高位合成を行いレジスタ転送レベル記述を作成する第4工程と、前記第4工程で作成したレジスタ転送レベル記述を使用して論理合成を行いゲートレベル記述を作成する第5工程とを備えたことを特徴とする集積回路設計方法。
- 前記動作記述とは別の動作記述に対して前記第3工程〜第5工程を繰り返し行うことを特徴とする請求項1記載の集積回路設計方法。
- コンピュータに、算術演算子を細分化した演算記述を作成する第1手順、前記第1手順で作成した細分化演算記述と等価な記述である演算動作細分化記述部に算術演算子のオーバロード宣言部を追記することでオーバロード用ライブラリを作成する第2手順、動作記述と演算記述に変更のない等価な記述である演算記述部にオーバロード用ライブラリインクルード部を追記することで動作記述インプリメントファイルを作成する第3手順、前記第3手順で作成した動作記述インプリメントファイル内の算術演算子を前記第2手順で作成したオーバロード用ライブラリの演算動作細分化記述部に置き換えて高位合成を行いレジスタ転送レベル記述を作成する第4手順、前記第4手順で作成したレジスタ転送レベル記述を使用して論理合成を行いゲートレベル記述を作成する第5手順、を実行させるためのプログラム。
- 前記動作記述とは別の動作記述に対して前記第3手順〜第5手順を繰り返し実行させるための請求項3記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009214876A JP5571928B2 (ja) | 2009-09-16 | 2009-09-16 | 集積回路設計方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009214876A JP5571928B2 (ja) | 2009-09-16 | 2009-09-16 | 集積回路設計方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011065376A JP2011065376A (ja) | 2011-03-31 |
JP5571928B2 true JP5571928B2 (ja) | 2014-08-13 |
Family
ID=43951559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009214876A Active JP5571928B2 (ja) | 2009-09-16 | 2009-09-16 | 集積回路設計方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5571928B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9075945B1 (en) * | 2014-06-27 | 2015-07-07 | Google Inc. | Method for implementing efficient entropy decoder by using high level synthesis |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005284577A (ja) * | 2004-03-29 | 2005-10-13 | Matsushita Electric Ind Co Ltd | コンパイラ |
JP2007316731A (ja) * | 2006-05-23 | 2007-12-06 | Nec Electronics Corp | Lsi設計支援装置 |
-
2009
- 2009-09-16 JP JP2009214876A patent/JP5571928B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011065376A (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8141011B1 (en) | Hardware description language code generation from a state diagram | |
US6637013B1 (en) | Method and system for automating design rule check error correction in a CAD environment | |
WO2011148891A1 (ja) | システムモデルからの静的なフォルトツリー解析のシステムと方法 | |
US9026978B1 (en) | Reverse interface logic model for optimizing physical hierarchy under full chip constraint | |
Ghiasi et al. | An optimal algorithm for minimizing run-time reconfiguration delay | |
US20070168902A1 (en) | Method for high-level synthesis of semiconductor integrated circuit | |
US20090164193A1 (en) | Method and System for Verifying Electronic Designs Having Software Components | |
JP2013152620A (ja) | 高位合成装置,高位合成方法,高位合成プログラム,集積回路の設計方法 | |
Barbosa et al. | Flexible proof production in an industrial-strength SMT solver | |
US20080208554A1 (en) | Simulator development system and simulator development method | |
US20110231178A1 (en) | Modeling and generating computer software product line variants | |
JP2009157440A (ja) | 高位合成装置、高位合成システム、及び高位合成方法 | |
JP5571928B2 (ja) | 集積回路設計方法及びプログラム | |
JPH05101141A (ja) | 高位合成装置 | |
JP2022536648A (ja) | 平坦化されたネットリストからの挙動設計回復 | |
Stürmer et al. | Experiences with model and autocode reviews in model-based software development | |
JP4870956B2 (ja) | 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 | |
Hyde | The fallacy of premature optimization | |
JPH1031693A (ja) | 専用アプリケーション・サブシステムの合成方法 | |
JP2006202330A (ja) | システムlsiの設計方法及びこれを記憶した記録媒体 | |
JP2018041301A (ja) | Rtl最適化システム及びrtl最適化プログラム | |
US20070277142A1 (en) | LSI design supporting apparatus and LSI design supporting program used for designing and manufacturing LSI | |
Rabozzi | Caos: Cad as an adaptive open-platform service for high performance reconfigurable systems | |
US10929177B2 (en) | Managing resources for multiple trial distributed processing tasks | |
Wille et al. | Generating and checking control logic in the hdl-based design of reversible circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131031 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5571928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |