JP5567452B2 - Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device - Google Patents

Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device Download PDF

Info

Publication number
JP5567452B2
JP5567452B2 JP2010247856A JP2010247856A JP5567452B2 JP 5567452 B2 JP5567452 B2 JP 5567452B2 JP 2010247856 A JP2010247856 A JP 2010247856A JP 2010247856 A JP2010247856 A JP 2010247856A JP 5567452 B2 JP5567452 B2 JP 5567452B2
Authority
JP
Japan
Prior art keywords
wiring
chip
semiconductor device
rewiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010247856A
Other languages
Japanese (ja)
Other versions
JP2012099740A (en
Inventor
博光 高下
剛 武田
優子 今野
弘明 藤原
愼悟 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010247856A priority Critical patent/JP5567452B2/en
Publication of JP2012099740A publication Critical patent/JP2012099740A/en
Application granted granted Critical
Publication of JP5567452B2 publication Critical patent/JP5567452B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、マルチチップ半導体装置の１つであるスタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置に関する。   The present invention relates to a manufacturing method of a stack chip semiconductor device which is one of multichip semiconductor devices, a mounting method of the stack chip semiconductor device, and a stack chip semiconductor device.

従来、半導体装置の小型化、高集積化のため、パッケージ基板上に複数の半導体チップが搭載されたマルチチップ半導体装置が知られている。マルチチップ半導体装置の１つとして、複数の半導体チップが多段に積み重ねられたスタックチップ半導体装置がある。   2. Description of the Related Art Conventionally, a multichip semiconductor device in which a plurality of semiconductor chips are mounted on a package substrate is known for downsizing and high integration of the semiconductor device. As one of the multichip semiconductor devices, there is a stacked chip semiconductor device in which a plurality of semiconductor chips are stacked in multiple stages.

特許文献１には、スタックチップ半導体装置において、チップ間の電気的接続を行うための貫通シリコンビア（ＴＳＶ：Through Silicon Via）を設けることが記載されている。また、ＴＳＶは、各チップにホールを形成し、ホール内に導電膜を埋め込むことにより形成されることも記載されている。   Patent Document 1 describes that in a stacked chip semiconductor device, a through silicon via (TSV) for electrical connection between chips is provided. It is also described that the TSV is formed by forming a hole in each chip and embedding a conductive film in the hole.

特許文献２には、ＴＳＶがチップにホールを形成することを要求するので、その分チップの有効面積が減少するという問題に対処する技術が記載されている。それによれば、スタックチップが絶縁性樹脂で被覆され、絶縁性樹脂の表面に、一端がチップに接続された再配線の他端が露出している。そして、絶縁性樹脂の表面に外部配線が形成され、この外部配線がこれらの再配線の他端同士を接続している。   Japanese Patent Application Laid-Open No. H10-228561 describes a technique for coping with the problem that the effective area of the chip is reduced correspondingly because the TSV requires that a hole be formed in the chip. According to this, the stack chip is covered with the insulating resin, and the other end of the rewiring having one end connected to the chip is exposed on the surface of the insulating resin. Then, external wiring is formed on the surface of the insulating resin, and this external wiring connects the other ends of these rewirings.

特開２００９−００４７２３号公報（段落０００７、００２９〜００３７、図４、図５）JP 2009-004723 A (paragraphs 0007, 0029 to 0037, FIGS. 4 and 5) 国際公開ＷＯ２０１０／０８７３３６号公報（段落０１３６〜０１４４、図１９）International Publication WO 2010/087336 (paragraphs 0136 to 0144, FIG. 19)

特許文献２には、半導体チップから横方向へ延びる再配線を予め設けておくことが記載されている（段落０１４３）。しかし、具体的な方法は示されていない。   Patent Document 2 describes that rewiring extending in the lateral direction from the semiconductor chip is provided in advance (paragraph 0143). However, no specific method is shown.

そこで、本発明は、スタックチップ半導体装置において、一端がチップに接続され、他端がチップを被覆する絶縁性樹脂の表面に露出する再配線を良好に設けることを目的とする。   Therefore, an object of the present invention is to satisfactorily provide a rewiring in which one end is connected to a chip and the other end is exposed on the surface of an insulating resin covering the chip in a stacked chip semiconductor device.

本発明は、スタックチップ半導体装置の製造方法であって、
半導体チップをチップの配線面が露出するように絶縁性樹脂により封止する封止工程、
得られた封止体の半導体チップの配線面側に次のような再配線を形成する再配線形成工程、
・再配線の一端は半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
複数の封止体を半導体チップの位置が積層方向に重なり合うように積層する積層工程、及び、
得られた積層体を半導体チップの外縁の位置と再配線の他端の位置と間の位置で切断する切断工程、
を有することを特徴とする。 The present invention is a method of manufacturing a stacked chip semiconductor device,
A sealing step of sealing the semiconductor chip with an insulating resin so that the wiring surface of the chip is exposed;
Rewiring forming step for forming the following rewiring on the wiring surface side of the semiconductor chip of the obtained sealing body,
-One end of the rewiring is connected to the wiring surface of the semiconductor chip.
The other end of the rewiring extends to a position outside the outer edge of the semiconductor chip.
A laminating step of laminating a plurality of sealing bodies so that the positions of the semiconductor chips overlap in the laminating direction; and
A cutting step of cutting the obtained laminate at a position between the position of the outer edge of the semiconductor chip and the position of the other end of the rewiring,
It is characterized by having.

封止工程では、複数の半導体チップを並べた状態で各チップの配線面が露出するように絶縁性樹脂により一体に封止することが好ましい。   In the sealing step, it is preferable that the sealing is performed integrally with an insulating resin so that the wiring surface of each chip is exposed in a state where a plurality of semiconductor chips are arranged.

封止工程の後、再配線形成工程の前に、封止体の半導体チップの配線面側に絶縁層を形成する絶縁層形成工程を有し、
再配線形成工程では、この絶縁層の表面に次のような再配線を形成することが好ましい。
・再配線の一端は絶縁層を厚み方向に貫通して半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。 After the sealing step, before the rewiring forming step, it has an insulating layer forming step of forming an insulating layer on the wiring surface side of the semiconductor chip of the sealing body,
In the rewiring forming step, it is preferable to form the following rewiring on the surface of the insulating layer.
One end of the rewiring penetrates the insulating layer in the thickness direction and is connected to the wiring surface of the semiconductor chip.
The other end of the rewiring extends to a position outside the outer edge of the semiconductor chip.

積層工程では、絶縁性の接着層を間に挟んで複数の封止体を積層することが好ましい。   In the stacking step, it is preferable to stack a plurality of sealing bodies with an insulating adhesive layer interposed therebetween.

切断工程では、積層体を積層方向に斜めに切断することが好ましい。   In the cutting step, the laminate is preferably cut obliquely in the stacking direction.

切断工程の後、切断面に露出する再配線の端部同士を接続する外部配線を切断面に形成する外部配線形成工程を有することが好ましい。   After the cutting step, it is preferable to have an external wiring forming step of forming external wiring on the cut surface that connects the ends of the rewiring exposed on the cut surface.

切断工程の後、外部配線形成工程の前に、切断面に絶縁層を形成する切断面絶縁層形成工程を有し、
外部配線形成工程では、この絶縁層の表面に次のような外部配線を形成することが好ましい。
・外部配線は絶縁層を厚み方向に貫通して再配線の端部同士を接続する分岐配線を有している。 After the cutting step, before the external wiring forming step, it has a cut surface insulating layer forming step of forming an insulating layer on the cut surface,
In the external wiring formation step, it is preferable to form the following external wiring on the surface of the insulating layer.
The external wiring has a branch wiring that penetrates the insulating layer in the thickness direction and connects the ends of the rewiring.

また、本発明は、スタックチップ半導体装置の実装方法であって、
前記製造方法で製造されたスタックチップ半導体装置を基板に実装する実装工程、及び、
実装されたスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する外部配線を側面に形成すると共に、この外部配線と基板の接続部位とを接続する接続配線を基板に形成する連続配線形成工程、
を有することを特徴とする。 Further, the present invention is a method for mounting a stack chip semiconductor device,
A mounting step of mounting the stack chip semiconductor device manufactured by the manufacturing method on a substrate; and
The external wiring that connects the ends of the rewiring exposed on the side surface of the mounted stack chip semiconductor device is formed on the side surface, and the connection wiring that connects the external wiring and the connection portion of the substrate is formed on the substrate. Wiring formation process,
It is characterized by having.

また、本発明は、スタックチップ半導体装置の実装方法であって、
前記製造方法で製造されたスタックチップ半導体装置を金属板に実装する実装工程、
実装されたスタックチップ半導体装置の側面及び金属板の露出面に絶縁層を形成する連続絶縁層形成工程、及び、
この連続絶縁層の表面に次のような連続配線を形成する連続配線形成工程、
を有することを特徴とする。
・連続配線は外部配線と接続配線とを有している。
・外部配線はスタックチップ半導体装置の側面側に配置され、連続絶縁層を厚み方向に貫通してスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する分岐配線を有している。
・接続配線は金属板の露出面側に配置され、外部配線と金属板側の接続部位とを接続している。 Further, the present invention is a method for mounting a stack chip semiconductor device,
A mounting step of mounting the stack chip semiconductor device manufactured by the manufacturing method on a metal plate;
A continuous insulating layer forming step of forming an insulating layer on the side surface of the mounted stack chip semiconductor device and the exposed surface of the metal plate; and
A continuous wiring forming process for forming the following continuous wiring on the surface of the continuous insulating layer,
It is characterized by having.
・ Continuous wiring has external wiring and connection wiring.
The external wiring is arranged on the side surface side of the stack chip semiconductor device and has branch wiring that connects the end portions of the rewiring that penetrates the continuous insulating layer in the thickness direction and is exposed on the side surface of the stack chip semiconductor device. .
The connection wiring is arranged on the exposed surface side of the metal plate and connects the external wiring and the connection part on the metal plate side.

また、本発明は、前記製造方法で製造されたことを特徴とするスタックチップ半導体装置である。   The present invention also provides a stack chip semiconductor device manufactured by the manufacturing method.

また、本発明は、半導体チップの配線面が露出するように半導体チップが絶縁性樹脂により封止された構成の複数の封止体が、半導体チップの位置が積層方向に重なり合うように積層され、各封止体において、半導体チップの配線面側に、一端が半導体チップの配線面に接続し、他端が積層体の側面に露出する再配線が形成されていることを特徴とするスタックチップ半導体装置である。   Further, in the present invention, a plurality of sealing bodies having a configuration in which the semiconductor chip is sealed with an insulating resin so that the wiring surface of the semiconductor chip is exposed are stacked such that the positions of the semiconductor chips overlap in the stacking direction, In each encapsulant, a stack chip semiconductor is characterized in that rewiring is formed on the wiring surface side of the semiconductor chip, with one end connected to the wiring surface of the semiconductor chip and the other end exposed on the side surface of the multilayer body. Device.

本発明によれば、スタックチップ半導体装置において、一端がチップに接続され、他端がチップを被覆する絶縁性樹脂の表面に露出する再配線が良好に設けられる。   According to the present invention, in the stacked chip semiconductor device, one end is connected to the chip and the other end is well provided with the rewiring exposed on the surface of the insulating resin covering the chip.

図１は、本発明の第１の実施形態に係るスタックチップ半導体装置の製造方法の工程説明図である。FIG. 1 is a process explanatory diagram of the manufacturing method of the stack chip semiconductor device according to the first embodiment of the present invention. 図２は、再配線の形成方法の１例の工程説明図である。FIG. 2 is a process explanatory diagram of an example of a rewiring forming method. 図３は、本発明の第２の実施形態に係るスタックチップ半導体装置の製造方法の工程説明図である。FIG. 3 is a process explanatory diagram of the manufacturing method of the stacked chip semiconductor device according to the second embodiment of the present invention. 図４は、本発明の第３の実施形態に係るスタックチップ半導体装置の製造方法の工程説明図である。FIG. 4 is a process explanatory diagram of the manufacturing method of the stack chip semiconductor device according to the third embodiment of the present invention. 図５は、本発明の第４の実施形態に係るスタックチップ半導体装置の実装方法の工程説明図である。FIG. 5 is a process explanatory diagram of a stack chip semiconductor device mounting method according to the fourth embodiment of the present invention. 図６は、本発明の第５の実施形態に係るスタックチップ半導体装置の実装方法の工程説明図である。FIG. 6 is a process explanatory diagram of the stack chip semiconductor device mounting method according to the fifth embodiment of the present invention.

本明細書で「接続部位」とは、特に断りのない限り、設けられている部材に応じて、電気接続用の電極、パッド、バンプ、ポスト、信号入力端子、信号出力端子、信号入出力端子、取り出し電極、あるいは回路の一部分等を意味するものとする。   In this specification, unless otherwise specified, “connection part” means an electrode for electrical connection, a pad, a bump, a post, a signal input terminal, a signal output terminal, a signal input / output terminal, depending on the provided member. , An extraction electrode, or a part of a circuit.

＜第１の実施形態＞
図１を参照し、本発明の第１の実施形態に係るスタックチップ半導体装置３０の製造方法を説明する。なお、図１（ａ）〜（ｅ）は断面図であり、図１（ｅ’）は側面図である。 <First Embodiment>
With reference to FIG. 1, the manufacturing method of the stack chip semiconductor device 30 according to the first embodiment of the present invention will be described. 1A to 1E are cross-sectional views, and FIG. 1E 'is a side view.

（ａ）封止工程
まず、半導体チップ１１をチップの配線面１１ａが露出するように絶縁性樹脂１２により封止する。得られた構造物を封止体１０と称する。 (A) Sealing Step First, the semiconductor chip 11 is sealed with the insulating resin 12 so that the wiring surface 11a of the chip is exposed. The obtained structure is referred to as a sealing body 10.

本実施形態では、複数の半導体チップ１１を並べた状態で各チップの配線面１１ａが露出するように絶縁性樹脂１２により一体に封止している。   In this embodiment, in a state where a plurality of semiconductor chips 11 are arranged, they are integrally sealed with an insulating resin 12 so that the wiring surface 11a of each chip is exposed.

なお、半導体チップ１１を絶縁性樹脂１２により封止した後に、チップの配線面１１ａを露出させることができるように、予め、配線面１１ａに保護フィルム（図示せず）を貼って保護しておき、封止時に絶縁性樹脂１２が配線面１１ａに浸入したり周り込んだりしないようにしておき、封止後に保護フィルムを剥離して配線面１１ａを露出させるようにすることができる。この方法は一例に過ぎず、これに限定されないことはいうまでもない。   In addition, after sealing the semiconductor chip 11 with the insulating resin 12, a protective film (not shown) is pasted and protected on the wiring surface 11a in advance so that the wiring surface 11a of the chip can be exposed. It is possible to prevent the insulating resin 12 from entering or surrounding the wiring surface 11a at the time of sealing, and to peel the protective film after sealing to expose the wiring surface 11a. It goes without saying that this method is merely an example, and the present invention is not limited to this.

（ｂ）絶縁層形成工程
次に、封止体１０の半導体チップの配線面１１ａ側に絶縁層１４を形成する。 (B) Insulating layer formation process Next, the insulating layer 14 is formed in the wiring surface 11a side of the semiconductor chip of the sealing body 10.

（ｃ）再配線形成工程
次に、絶縁層１４の表面に次のような再配線１５を形成する。
・再配線１５の一端は絶縁層１４を厚み方向に貫通して半導体チップの配線面１１ａに接続している。
・再配線１５の他端は半導体チップ１１の外縁よりも外方の位置まで延びている。 (C) Rewiring Formation Step Next, the following rewiring 15 is formed on the surface of the insulating layer 14.
One end of the rewiring 15 penetrates the insulating layer 14 in the thickness direction and is connected to the wiring surface 11a of the semiconductor chip.
The other end of the rewiring 15 extends to a position outside the outer edge of the semiconductor chip 11.

本実施形態では、再配線１５の一端は半導体チップの接続部位１３に接続している。なお、図例では、接続部位１３が半導体チップ１１に埋設されているが、これに限定されるものではなく、半導体チップ１１の上に配置されていてもよい。   In the present embodiment, one end of the rewiring 15 is connected to the connection part 13 of the semiconductor chip. In the illustrated example, the connection site 13 is embedded in the semiconductor chip 11, but the present invention is not limited to this, and the connection site 13 may be disposed on the semiconductor chip 11.

（ｄ）積層工程〜切断工程
次に、複数の封止体１０を半導体チップ１１の位置が積層方向に重なり合うように積層する。得られた構造物を積層体２０と称する。 (D) Lamination process-cutting process Next, the several sealing body 10 is laminated | stacked so that the position of the semiconductor chip 11 may overlap in the lamination direction. The obtained structure is referred to as a laminate 20.

本実施形態では、絶縁性の接着層１６を間に挟んで複数の封止体１０を積層している。   In the present embodiment, a plurality of sealing bodies 10 are stacked with an insulating adhesive layer 16 interposed therebetween.

次に、積層体２０を半導体チップ１１の外縁の位置と再配線１５の他端の位置と間の位置で切断する（破線参照）。   Next, the stacked body 20 is cut at a position between the position of the outer edge of the semiconductor chip 11 and the position of the other end of the rewiring 15 (see the broken line).

本実施形態では、積層体２０を積層方向に斜めに切断している。   In the present embodiment, the stacked body 20 is cut obliquely in the stacking direction.

（ｅ）
以上により、切断された積層体である、スタックチップ半導体装置３０が得られる。 (E)
As described above, the stacked chip semiconductor device 30 which is a cut laminate is obtained.

（ｅ’）
得られたスタックチップ半導体装置３０を側面からみると、一端がチップ１１に接続された再配線１５の他端がスタックチップ半導体装置３０の側面２０ａに露出している。スタックチップ半導体装置３０の側面２０ａは、積層体２０の切断面である。半導体チップ１１は絶縁性樹脂１２で被覆されている。 (E ')
When the obtained stack chip semiconductor device 30 is viewed from the side, the other end of the rewiring 15 having one end connected to the chip 11 is exposed on the side 20 a of the stack chip semiconductor device 30. The side surface 20 a of the stack chip semiconductor device 30 is a cut surface of the stacked body 20. The semiconductor chip 11 is covered with an insulating resin 12.

得られたスタックチップ半導体装置３０は、次のような構成である。すなわち、半導体チップの配線面１１ａが露出するように半導体チップ１１が絶縁性樹脂１２により封止された構成の複数の封止体１０が、半導体チップ１１の位置が積層方向に重なり合うように積層されている。各封止体１０において、半導体チップの配線面１１ａ側に、一端が半導体チップの配線面１１ａに接続し、他端が積層体３０の側面２０ａに露出する再配線１５が形成されている。   The obtained stack chip semiconductor device 30 has the following configuration. That is, a plurality of sealing bodies 10 having a configuration in which the semiconductor chip 11 is sealed with the insulating resin 12 so that the wiring surface 11a of the semiconductor chip is exposed are stacked such that the positions of the semiconductor chips 11 overlap in the stacking direction. ing. In each sealing body 10, a rewiring 15 having one end connected to the wiring surface 11 a of the semiconductor chip and the other end exposed to the side surface 20 a of the stacked body 30 is formed on the wiring surface 11 a side of the semiconductor chip.

図２を参照し、再配線１５の形成方法の１例を説明する。なお、この方法は、後述する外部配線１７、分岐配線１７ａ、連続配線１７ｂ、接続配線１９の形成にも適用し得る。したがって、図２で再配線１５の形成方法の場合を示しているが、これはあくまでも例示に過ぎず、再配線１５に限定的に適用されるものではない。   An example of a method for forming the rewiring 15 will be described with reference to FIG. This method can also be applied to the formation of external wiring 17, branch wiring 17a, continuous wiring 17b, and connection wiring 19 which will be described later. Therefore, although the case of the method of forming the rewiring 15 is shown in FIG. 2, this is merely an example, and is not limited to the rewiring 15.

（ａ）樹脂皮膜形成工程
絶縁層１４の上に樹脂皮膜６０を形成する。 (A) Resin film formation process The resin film 60 is formed on the insulating layer 14.

（ｂ）配線溝形成工程
樹脂被膜６０の外表面側から、例えばレーザー加工により、樹脂皮膜６０の厚み以上の深さの配線溝７０を形成する。 (B) Wiring groove formation process From the outer surface side of the resin film 60, the wiring groove 70 of the depth more than the thickness of the resin film 60 is formed by laser processing, for example.

（ｃ）メッキ触媒被着工程
配線溝７０及び樹脂被膜６０の表面にメッキ触媒８０を被着させる。 (C) Plating catalyst deposition step A plating catalyst 80 is deposited on the surface of the wiring groove 70 and the resin coating 60.

（ｄ）樹脂皮膜除去工程
樹脂皮膜６０を溶解又は膨潤させることにより除去する。 (D) Resin film removal step The resin film 60 is removed by dissolving or swelling.

（ｅ）無電解メッキ工程
配線溝７０に残存するメッキ触媒８０を核として無電解メッキによりメッキ膜を配線溝７０に形成させる。形成されたメッキ膜は再配線１５を構成する。 (E) Electroless plating step A plating film is formed in the wiring groove 70 by electroless plating using the plating catalyst 80 remaining in the wiring groove 70 as a nucleus. The formed plating film constitutes the rewiring 15.

＜第２の実施形態＞
図３を参照し、本発明の第２の実施形態に係るスタックチップ半導体装置３０の製造方法を説明する。なお、図３（ｆ）は断面図であり、図３（ｆ’）は側面図である。また、この第２の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。 <Second Embodiment>
With reference to FIG. 3, a manufacturing method of the stack chip semiconductor device 30 according to the second embodiment of the present invention will be described. 3F is a cross-sectional view, and FIG. 3F ′ is a side view. Moreover, this 2nd Embodiment is performed following the (d) cutting process of 1st Embodiment.

（ｆ），（ｆ’）外部配線形成工程
図１（ｄ）の切断工程の後、切断面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を切断面２０ａに形成する。この外部配線１７によって、ＴＳＶと同様、チップ間の電気的接続が行われる。 (F), (f ′) External Wiring Formation Step After the cutting step of FIG. 1D, external wiring 17 that connects the ends of the rewiring 15 exposed on the cutting surface 20a is formed on the cutting surface 20a. The external wiring 17 makes electrical connection between chips in the same way as TSV.

＜第３の実施形態＞
図４を参照し、本発明の第３の実施形態に係るスタックチップ半導体装置３０の製造方法を説明する。なお、図４（ｇ）は断面図であり、図４（ｇ’）は側面図である。また、この第３の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。 <Third Embodiment>
With reference to FIG. 4, the manufacturing method of the stack chip semiconductor device 30 which concerns on the 3rd Embodiment of this invention is demonstrated. 4 (g) is a cross-sectional view, and FIG. 4 (g ′) is a side view. Moreover, this 3rd Embodiment is performed following the (d) cutting process of 1st Embodiment.

（ｇ），（ｇ’）切断面絶縁層形成工程〜外部配線形成工程
図１（ｄ）の切断工程の後、切断面２０ａに絶縁層、つまり切断面絶縁層１８を形成する。 (G), (g ′) Cut Surface Insulating Layer Forming Step to External Wiring Forming Step After the cutting step of FIG. 1D, an insulating layer, that is, a cut surface insulating layer 18 is formed on the cut surface 20a.

次に、切断面絶縁層１８の表面に次のような外部配線１７を形成する。この外部配線１７によって、ＴＳＶと同様、チップ間の電気的接続が行われる。
・外部配線１７は切断面絶縁層１８を厚み方向に貫通して切断面２０ａに露出する再配線１５の端部同士を接続する分岐配線１７ａを有している。 Next, the following external wiring 17 is formed on the surface of the cut surface insulating layer 18. The external wiring 17 makes electrical connection between chips in the same way as TSV.
The external wiring 17 has a branch wiring 17a that connects the ends of the rewiring 15 that penetrates the cut surface insulating layer 18 in the thickness direction and is exposed to the cut surface 20a.

＜第４の実施形態＞
図５を参照し、本発明の第４の実施形態に係るスタックチップ半導体装置３０の実装方法を説明する。なお、図５（ｈ）は断面図である。また、この第４の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。 <Fourth Embodiment>
With reference to FIG. 5, a mounting method of the stack chip semiconductor device 30 according to the fourth embodiment of the present invention will be described. FIG. 5H is a cross-sectional view. Moreover, this 4th Embodiment is performed following the (d) cutting process of 1st Embodiment.

（ｈ）実装工程〜連続配線形成工程
図１（ｄ）の切断工程の後、得られたスタックチップ半導体装置３０を基板４０に実装する。実装には、例えば接着層（図示せず）を介して行うことができる。 (H) Mounting Step to Continuous Wiring Formation Step After the cutting step shown in FIG. 1D, the obtained stack chip semiconductor device 30 is mounted on the substrate 40. The mounting can be performed through an adhesive layer (not shown), for example.

次に、実装されたスタックチップ半導体装置３０の側面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を側面２０ａに形成すると共に、この外部配線１７と基板４０の接続部位４０ａとを接続する接続配線１９を基板４０に形成する。外部配線１７と接続配線１９とを総じて連続配線１７ｂと称する。   Next, the external wiring 17 that connects the ends of the rewiring 15 exposed on the side surface 20a of the mounted stack chip semiconductor device 30 is formed on the side surface 20a, and the connection portion 40a between the external wiring 17 and the substrate 40 is formed. Are formed on the substrate 40. The external wiring 17 and the connection wiring 19 are collectively referred to as a continuous wiring 17b.

なお、図５では、基板４０の接続部位４０ａは、基板４０の上に突出して配置されているが、これに限定されるものではなく、基板４０内に埋設されたものでもよい。また、基板４０は、多層回路基板、金属基板（金属体に絶縁層が形成され、回路が形成された基板）等を用いることができ、特に限定されない。   In FIG. 5, the connection portion 40 a of the substrate 40 is disposed so as to protrude above the substrate 40, but is not limited to this, and may be embedded in the substrate 40. The substrate 40 may be a multilayer circuit board, a metal substrate (a substrate on which an insulating layer is formed on a metal body and a circuit), or the like, and is not particularly limited.

＜第５の実施形態＞
図６を参照し、本発明の第５の実施形態に係るスタックチップ半導体装置３０の実装方法を説明する。なお、図６（ｉ）は断面図である。また、この第５の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。 <Fifth Embodiment>
With reference to FIG. 6, a mounting method of the stack chip semiconductor device 30 according to the fifth embodiment of the present invention will be described. FIG. 6 (i) is a cross-sectional view. Moreover, this 5th Embodiment is performed following the (d) cutting process of 1st Embodiment.

（ｉ）実装工程〜連続絶縁層形成工程〜連続配線形成工程
図１（ｄ）の切断工程の後、得られたスタックチップ半導体装置３０を金属板５０に実装する。実装には、例えば接着層（図示せず）を介して行うことができる。金属板５０は、例えば放熱用である。 (I) Mounting Step—Continuous Insulating Layer Forming Step—Continuous Wiring Forming Step After the cutting step shown in FIG. 1 (d), the obtained stack chip semiconductor device 30 is mounted on the metal plate 50. The mounting can be performed through an adhesive layer (not shown), for example. The metal plate 50 is for heat dissipation, for example.

次に、実装されたスタックチップ半導体装置３０の側面２０ａ及び金属板５０の露出面に絶縁層、つまり連続絶縁層１８ａを形成する。   Next, an insulating layer, that is, a continuous insulating layer 18 a is formed on the side surface 20 a of the mounted stack chip semiconductor device 30 and the exposed surface of the metal plate 50.

次に、連続絶縁層１８ａの表面に次のような連続配線１７ｂを形成する。
・連続配線１７ｂは外部配線１７と接続配線１９とを有している。
・外部配線１７はスタックチップ半導体装置３０の側面２０ａ側に配置され、連続絶縁層１８ａを厚み方向に貫通してスタックチップ半導体装置３０の側面２０ａに露出する再配線１５の端部同士を接続する分岐配線１７ａを有している。
・接続配線１９は金属板５０の露出面側に配置され、外部配線１７と金属板５０側の接続部位５０ａとを接続している。 Next, the following continuous wiring 17b is formed on the surface of the continuous insulating layer 18a.
The continuous wiring 17 b has an external wiring 17 and a connection wiring 19.
The external wiring 17 is disposed on the side surface 20 a side of the stack chip semiconductor device 30, and connects the ends of the rewiring 15 that penetrates the continuous insulating layer 18 a in the thickness direction and is exposed on the side surface 20 a of the stack chip semiconductor device 30. A branch wiring 17a is provided.
The connection wiring 19 is disposed on the exposed surface side of the metal plate 50, and connects the external wiring 17 and the connection portion 50a on the metal plate 50 side.

＜本実施形態の作用効果＞
図１に示す第１実施形態では、スタックチップ半導体装置３０の製造方法は、半導体チップ１１をチップの配線面１１ａが露出するように絶縁性樹脂１２により封止する封止工程、得られた封止体１０の半導体チップの配線面１１ａ側に、一端が半導体チップの配線面１１ａに接続し、他端が半導体チップ１１の外縁よりも外方の位置まで延びている再配線１５を形成する再配線形成工程、複数の封止体１０を半導体チップ１１の位置が積層方向に重なり合うように積層する積層工程、及び、得られた積層体２０を半導体チップ１１の外縁の位置と再配線１５の他端の位置と間の位置で切断する切断工程、を有していた。これにより、一端がチップ１１に接続され、他端がチップ１１を被覆する絶縁性樹脂（ここでいう絶縁性樹脂とは、封止体１０の作製に用いられる絶縁性樹脂１２の他、絶縁層１４及び接着層１６を含めた総称である。）の表面に露出する再配線１５が良好に設けられる。 <Operational effects of this embodiment>
In the first embodiment shown in FIG. 1, the manufacturing method of the stack chip semiconductor device 30 includes a sealing step of sealing the semiconductor chip 11 with the insulating resin 12 so that the wiring surface 11a of the chip is exposed, and the obtained sealing A rewiring 15 having one end connected to the wiring surface 11a of the semiconductor chip and the other end extending to an outer position than the outer edge of the semiconductor chip 11 is formed on the wiring surface 11a side of the semiconductor chip of the stopper 10. A wiring forming process, a stacking process in which a plurality of sealing bodies 10 are stacked such that the positions of the semiconductor chips 11 overlap in the stacking direction, and the obtained stacked body 20 is positioned on the outer edge of the semiconductor chip 11 and the rewiring 15 And a cutting step of cutting at a position between the end positions. Thereby, an insulating resin whose one end is connected to the chip 11 and the other end covers the chip 11 (the insulating resin here is an insulating layer other than the insulating resin 12 used for manufacturing the sealing body 10) 14 and the adhesive layer 16)), the rewiring 15 exposed on the surface is satisfactorily provided.

封止工程では、複数の半導体チップ１１を並べた状態で各チップの配線面１１ａが露出するように絶縁性樹脂１２により一体に封止した。これにより、スタックチップ半導体装置３０が同時に複数得られる。   In the sealing step, the plurality of semiconductor chips 11 are lined up and are integrally sealed with the insulating resin 12 so that the wiring surface 11a of each chip is exposed. As a result, a plurality of stacked chip semiconductor devices 30 can be obtained simultaneously.

封止工程の後、再配線形成工程の前に、封止体１０の半導体チップの配線面１１ａ側に絶縁層１４を形成する絶縁層形成工程をさらに有し、再配線形成工程では、この絶縁層１４の表面に、一端が絶縁層１４を厚み方向に貫通して半導体チップの配線面１１ａに接続し、他端が半導体チップ１１の外縁よりも外方の位置まで延びている再配線１５を形成した。これにより、再配線１５がより一層良好に設けられる。   After the sealing process, before the rewiring forming process, the semiconductor chip further includes an insulating layer forming process for forming the insulating layer 14 on the wiring surface 11a side of the semiconductor chip. On the surface of the layer 14, a rewiring 15 having one end penetrating the insulating layer 14 in the thickness direction and connected to the wiring surface 11 a of the semiconductor chip and the other end extending to a position outside the outer edge of the semiconductor chip 11. Formed. Thereby, the rewiring 15 is provided more satisfactorily.

積層工程では、絶縁性の接着層１６を間に挟んで複数の封止体１０を積層した。これにより、積層した封止体の固定が図られる。   In the stacking step, the plurality of sealing bodies 10 were stacked with the insulating adhesive layer 16 interposed therebetween. Thereby, fixation of the laminated sealing body is achieved.

切断工程では、積層体を積層方向に斜めに切断した。これにより、スタックチップ半導体装置３０の側面が傾斜面となる。そのため、上方から垂直にレーザーを照射しても、スタックチップ半導体装置３０の側面に配線溝７０が形成される。   In the cutting step, the stacked body was cut obliquely in the stacking direction. Thereby, the side surface of the stack chip semiconductor device 30 becomes an inclined surface. Therefore, the wiring groove 70 is formed on the side surface of the stack chip semiconductor device 30 even if the laser is irradiated vertically from above.

図３に示す第２実施形態では、スタックチップ半導体装置３０の製造方法は、切断工程の後、切断面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を切断面２０ａに形成する外部配線形成工程をさらに有してした。これにより、外部配線１７によって、ＴＳＶと同様、チップ１１間の電気的接続が行われる。そのため、チップ１１の有効面積が減少するという問題が解消される。   In the second embodiment shown in FIG. 3, in the manufacturing method of the stack chip semiconductor device 30, after the cutting step, the external wiring 17 that connects the ends of the rewiring 15 exposed on the cutting surface 20a is formed on the cutting surface 20a. It further had an external wiring forming step. Thereby, the electrical connection between the chips 11 is performed by the external wiring 17 like the TSV. Therefore, the problem that the effective area of the chip 11 is reduced is solved.

図４に示す第３実施形態では、スタックチップ半導体装置３０の製造方法は、切断工程の後、外部配線形成工程の前に、切断面２０ａに絶縁層１８を形成する切断面絶縁層形成工程をさらに有し、外部配線形成工程では、この切断面絶縁層１８の表面に、切断面絶縁層１８を厚み方向に貫通して再配線１５の端部同士を接続する分岐配線１７ａを有する外部配線１７を形成した。これにより、外部配線１７は、接続しない再配線１５の上を通過することができる。   In the third embodiment shown in FIG. 4, the manufacturing method of the stacked chip semiconductor device 30 includes a cut surface insulating layer forming step of forming the insulating layer 18 on the cut surface 20a after the cutting step and before the external wiring forming step. Further, in the external wiring forming step, the external wiring 17 having a branch wiring 17 a that penetrates the cut surface insulating layer 18 in the thickness direction and connects the ends of the rewiring 15 to the surface of the cut surface insulating layer 18. Formed. As a result, the external wiring 17 can pass over the rewiring 15 that is not connected.

図５に示す第４実施形態では、スタックチップ半導体装置３０の実装方法は、前記製造方法で製造されたスタックチップ半導体装置３０を基板４０に実装する実装工程、及び、実装されたスタックチップ半導体装置３０の側面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を側面２０ａに形成すると共に、この外部配線１７と基板４０の接続部位４０ａとを接続する接続配線１９を基板４０に形成する連続配線形成工程、をさらに有していた。これにより、スタックチップ半導体装置３０と基板４０との電気的接続が行われる。   In the fourth embodiment shown in FIG. 5, the mounting method of the stack chip semiconductor device 30 includes a mounting step of mounting the stack chip semiconductor device 30 manufactured by the manufacturing method on the substrate 40, and the mounted stack chip semiconductor device. The external wiring 17 that connects the ends of the rewiring 15 exposed on the side surface 20a of the 30 is formed on the side surface 20a, and the connection wiring 19 that connects the external wiring 17 and the connection portion 40a of the substrate 40 is formed on the substrate 40. And a continuous wiring forming step to be formed. As a result, the stack chip semiconductor device 30 and the substrate 40 are electrically connected.

図６に示す第５実施形態では、スタックチップ半導体装置３０の実装方法は、前記製造方法で製造されたスタックチップ半導体装置３０を金属板５０に実装する実装工程、実装されたスタックチップ半導体装置３０の側面２０ａ及び金属板５０の露出面に絶縁層１８ａを形成する連続絶縁層形成工程、及び、この連続絶縁層１８の表面に、外部配線１７（側面２０ａ側に配置され、連続絶縁層１８を厚み方向に貫通して側面２０ａに露出する再配線１５の端部同士を接続する分岐配線１７ａを有している）と、接続配線１９（金属板５０の露出面側に配置され、外部配線１７と金属板５０側の接続部位５０ａとを接続している）とを有する連続配線１７ｂを形成する連続配線形成工程、をさらに有していた。これにより、スタックチップ半導体装置３０と金属板５０との電気的接続が行われる。   In the fifth embodiment shown in FIG. 6, the mounting method of the stack chip semiconductor device 30 includes a mounting step of mounting the stack chip semiconductor device 30 manufactured by the manufacturing method on the metal plate 50, and the mounted stack chip semiconductor device 30. A continuous insulating layer forming step of forming an insulating layer 18a on the side surface 20a of the metal plate 50 and the exposed surface of the metal plate 50, and an external wiring 17 (disposed on the side surface 20a side on the surface of the continuous insulating layer 18; A branch wiring 17a that connects the ends of the rewiring 15 that penetrates in the thickness direction and is exposed on the side surface 20a) and a connection wiring 19 (arranged on the exposed surface side of the metal plate 50). And a continuous wiring forming step for forming a continuous wiring 17b having a connection portion 50a on the metal plate 50 side). As a result, the stack chip semiconductor device 30 and the metal plate 50 are electrically connected.

図１（ｅ），（ｅ’）に示すスタックチップ半導体装置３０は、半導体チップの配線面１１ａが露出するように半導体チップ１１が絶縁性樹脂１２により封止された構成の複数の封止体１０が、半導体チップ１１の位置が積層方向に重なり合うように積層され、各封止体１０において、半導体チップの配線面１１ａ側に、一端が半導体チップの配線面１１ａに接続し、他端が積層体３０の側面２０ａに露出する再配線１５が形成されていた。これにより、このスタックチップ半導体装置３０は、前記製造方法で製造されたことが明らかである。そのため、一端がチップ１１に接続され、他端がチップ１１を被覆する絶縁性樹脂（ここでいう絶縁性樹脂とは、封止体１０の作製に用いられる絶縁性樹脂１２の他、絶縁層１４及び接着層１６を含めた総称である。）の表面に露出する再配線１５が良好に設けられている。   A stack chip semiconductor device 30 shown in FIGS. 1E and 1E ′ has a plurality of sealing bodies in which the semiconductor chip 11 is sealed with an insulating resin 12 so that the wiring surface 11a of the semiconductor chip is exposed. 10 are stacked so that the positions of the semiconductor chips 11 overlap in the stacking direction. In each sealing body 10, one end is connected to the wiring surface 11a side of the semiconductor chip and the other end is stacked. The rewiring 15 exposed on the side surface 20a of the body 30 was formed. Thus, it is apparent that the stack chip semiconductor device 30 is manufactured by the manufacturing method. Therefore, an insulating resin in which one end is connected to the chip 11 and the other end covers the chip 11 (the insulating resin referred to here is the insulating resin 12 used for manufacturing the sealing body 10 as well as the insulating layer 14. And the rewiring 15 exposed on the surface is well provided.

１０ 封止体
１１ 半導体チップ
１１ａ 配線面
１２ 絶縁性樹脂
１３ 接続部位
１４ 絶縁層
１５ 再配線
１６ 接着層
１７ 外部配線
１７ａ 分岐配線
１７ｂ 連続配線
１８ 切断面絶縁層
１８ａ 連続絶縁層
１９ 接続配線
２０ 積層体
２０ａ 切断面（側面）
３０ スタックチップ半導体装置（切断された積層体）
４０ 基板
４０ａ 接続部位
５０ 金属板
５０ａ 接続部位
６０ 樹脂皮膜
７０ 配線溝
８０ メッキ触媒 DESCRIPTION OF SYMBOLS 10 Sealing body 11 Semiconductor chip 11a Wiring surface 12 Insulating resin 13 Connection part 14 Insulating layer 15 Rewiring 16 Adhesive layer 17 External wiring 17a Branch wiring 17b Continuous wiring 18 Cut surface insulating layer 18a Continuous insulating layer 19 Connecting wiring 20 Laminate 20a Cut surface (side surface)
30 Stack chip semiconductor device (cut laminated body)
40 substrate 40a connection part 50 metal plate 50a connection part 60 resin film 70 wiring groove 80 plating catalyst

Claims (10)

スタックチップ半導体装置の製造方法であって、
半導体チップをチップの配線面が露出するように絶縁性樹脂により封止する封止工程、
得られた封止体の半導体チップの配線面側に次のような再配線を形成する再配線形成工程、
・再配線の一端は半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
複数の封止体を半導体チップの位置が積層方向に重なり合うように積層する積層工程、及び、
得られた積層体を半導体チップの外縁の位置と再配線の他端の位置と間の位置で切断する切断工程、
を有し、
切断工程では、積層体を積層方向に斜めに切断することを特徴とするスタックチップ半導体装置の製造方法。 A method of manufacturing a stack chip semiconductor device, comprising:
A sealing step of sealing the semiconductor chip with an insulating resin so that the wiring surface of the chip is exposed;
Rewiring forming step for forming the following rewiring on the wiring surface side of the semiconductor chip of the obtained sealing body,
-One end of the rewiring is connected to the wiring surface of the semiconductor chip.
The other end of the rewiring extends to a position outside the outer edge of the semiconductor chip.
A laminating step of laminating a plurality of sealing bodies so that the positions of the semiconductor chips overlap in the laminating direction; and
A cutting step of cutting the obtained laminate at a position between the position of the outer edge of the semiconductor chip and the position of the other end of the rewiring,
I have a,
In the cutting step, the stacked body is cut obliquely in the stacking direction . 封止工程では、複数の半導体チップを並べた状態で各チップの配線面が露出するように絶縁性樹脂により一体に封止することを特徴とする請求項１に記載のスタックチップ半導体装置の製造方法。   2. The manufacturing of a stack chip semiconductor device according to claim 1, wherein in the sealing step, the semiconductor chip is integrally sealed with an insulating resin so that a wiring surface of each chip is exposed in a state where a plurality of semiconductor chips are arranged. Method. 封止工程の後、再配線形成工程の前に、封止体の半導体チップの配線面側に絶縁層を形成する絶縁層形成工程を有し、
再配線形成工程では、この絶縁層の表面に次のような再配線を形成することを特徴とする請求項１又は２に記載のスタックチップ半導体装置の製造方法。
・再配線の一端は絶縁層を厚み方向に貫通して半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。 After the sealing step, before the rewiring forming step, it has an insulating layer forming step of forming an insulating layer on the wiring surface side of the semiconductor chip of the sealing body,
3. The method of manufacturing a stacked chip semiconductor device according to claim 1, wherein in the rewiring forming step, the following rewiring is formed on the surface of the insulating layer.
One end of the rewiring penetrates the insulating layer in the thickness direction and is connected to the wiring surface of the semiconductor chip.
The other end of the rewiring extends to a position outside the outer edge of the semiconductor chip. 積層工程では、絶縁性の接着層を間に挟んで複数の封止体を積層することを特徴とする請求項１から３のいずれか１項に記載のスタックチップ半導体装置の製造方法。   4. The method of manufacturing a stacked chip semiconductor device according to claim 1, wherein in the stacking step, a plurality of sealing bodies are stacked with an insulating adhesive layer interposed therebetween. 5. 切断工程の後、切断面に露出する再配線の端部同士を接続する外部配線を切断面に形成する外部配線形成工程を有することを特徴とする請求項１から４のいずれか１項に記載のスタックチップ半導体装置の製造方法。 After the cutting step, according to any one of claims 1, characterized in that it comprises an external wiring forming step of forming on the cut surface of the external wiring connecting the ends of the rewiring exposed on the cut surface 4 Of manufacturing a stacked chip semiconductor device. 切断工程の後、外部配線形成工程の前に、切断面に絶縁層を形成する切断面絶縁層形成工程を有し、
外部配線形成工程では、この絶縁層の表面に次のような外部配線を形成することを特徴とする請求項５に記載のスタックチップ半導体装置の製造方法。
・外部配線は絶縁層を厚み方向に貫通して再配線の端部同士を接続する分岐配線を有している。 After the cutting step, before the external wiring forming step, it has a cut surface insulating layer forming step of forming an insulating layer on the cut surface,
6. The method of manufacturing a stacked chip semiconductor device according to claim 5 , wherein in the external wiring forming step, the following external wiring is formed on the surface of the insulating layer.
The external wiring has a branch wiring that penetrates the insulating layer in the thickness direction and connects the ends of the rewiring. スタックチップ半導体装置の実装方法であって、
請求項１〜４のいずれか１項に記載の製造方法で製造されたスタックチップ半導体装置を基板に実装する実装工程、及び、
実装されたスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する外部配線を側面に形成すると共に、この外部配線と基板の接続部位とを接続する接続配線を基板に形成する連続配線形成工程、
を有することを特徴とするスタックチップ半導体装置の実装方法。 A stack chip semiconductor device mounting method,
A mounting step of mounting the stack chip semiconductor device manufactured by the manufacturing method according to any one of claims 1 to 4 on a substrate, and
The external wiring that connects the ends of the rewiring exposed on the side surface of the mounted stack chip semiconductor device is formed on the side surface, and the connection wiring that connects the external wiring and the connection portion of the substrate is formed on the substrate. Wiring formation process,
A method for mounting a stacked chip semiconductor device, comprising: スタックチップ半導体装置の実装方法であって、
半導体チップをチップの配線面が露出するように絶縁性樹脂により封止する封止工程、
得られた封止体の半導体チップの配線面側に次のような再配線を形成する再配線形成工程、
・再配線の一端は半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
複数の封止体を半導体チップの位置が積層方向に重なり合うように積層する積層工程、及び、
得られた積層体を半導体チップの外縁の位置と再配線の他端の位置と間の位置で切断する切断工程、
を有するスタックチップ半導体装置の製造方法で製造されたスタックチップ半導体装置を金属板に実装する実装工程、
実装されたスタックチップ半導体装置の側面及び金属板の露出面に絶縁層を形成する連続絶縁層形成工程、及び、
この連続絶縁層の表面に次のような連続配線を形成する連続配線形成工程、
を有することを特徴とするスタックチップ半導体装置の実装方法。
・連続配線は外部配線と接続配線とを有している。
・外部配線はスタックチップ半導体装置の側面側に配置され、連続絶縁層を厚み方向に貫通してスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する分岐配線を有している。
・接続配線は金属板の露出面側に配置され、外部配線と金属板側の接続部位とを接続している。 A stack chip semiconductor device mounting method,
A sealing step of sealing the semiconductor chip with an insulating resin so that the wiring surface of the chip is exposed;
Rewiring forming step for forming the following rewiring on the wiring surface side of the semiconductor chip of the obtained sealing body,
-One end of the rewiring is connected to the wiring surface of the semiconductor chip.
The other end of the rewiring extends to a position outside the outer edge of the semiconductor chip.
A laminating step of laminating a plurality of sealing bodies so that the positions of the semiconductor chips overlap in the laminating direction; and
A cutting step of cutting the obtained laminate at a position between the position of the outer edge of the semiconductor chip and the position of the other end of the rewiring,
Mounting step of mounting the metal plate stack chip semiconductor device manufactured by the manufacturing method of the stacked-chip semiconductor device having,
A continuous insulating layer forming step of forming an insulating layer on the side surface of the mounted stack chip semiconductor device and the exposed surface of the metal plate; and
A continuous wiring forming process for forming the following continuous wiring on the surface of the continuous insulating layer,
A method for mounting a stacked chip semiconductor device, comprising:
・ Continuous wiring has external wiring and connection wiring.
The external wiring is arranged on the side surface side of the stack chip semiconductor device and has branch wiring that connects the end portions of the rewiring that penetrates the continuous insulating layer in the thickness direction and is exposed on the side surface of the stack chip semiconductor device. .
The connection wiring is arranged on the exposed surface side of the metal plate and connects the external wiring and the connection part on the metal plate side. 請求項１〜６のいずれか１項に記載の製造方法で製造されたことを特徴とするスタックチップ半導体装置。 Stack-chip semiconductor device, characterized in that it is manufactured by the manufacturing method according to any one of claims 1-6. 半導体チップの配線面が露出するように半導体チップが絶縁性樹脂により封止された構成の複数の封止体が、半導体チップの位置が積層方向に重なり合うように積層され、各封止体において、半導体チップの配線面側に、一端が半導体チップの配線面に接続し、他端が積層体の側面に露出する再配線が形成され、側面が傾斜面であることを特徴とするスタックチップ半導体装置。
A plurality of sealing bodies having a configuration in which the semiconductor chip is sealed with an insulating resin so that the wiring surface of the semiconductor chip is exposed are stacked such that the positions of the semiconductor chips overlap in the stacking direction. A stack chip semiconductor device characterized in that a rewiring is formed on the wiring surface side of the semiconductor chip, one end is connected to the wiring surface of the semiconductor chip, the other end is exposed on the side surface of the stacked body, and the side surface is an inclined surface. .
JP2010247856A 2010-11-04 2010-11-04 Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device Active JP5567452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010247856A JP5567452B2 (en) 2010-11-04 2010-11-04 Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010247856A JP5567452B2 (en) 2010-11-04 2010-11-04 Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device

Publications (2)

Publication Number Publication Date
JP2012099740A JP2012099740A (en) 2012-05-24
JP5567452B2 true JP5567452B2 (en) 2014-08-06

Family

ID=46391290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247856A Active JP5567452B2 (en) 2010-11-04 2010-11-04 Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device

Country Status (1)

Country Link
JP (1) JP5567452B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424172B2 (en) 2020-06-01 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190390B2 (en) * 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
JP7086528B2 (en) * 2017-04-17 2022-06-20 株式会社アムコー・テクノロジー・ジャパン Semiconductor devices and semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361670B2 (en) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 Semiconductor element stack, semiconductor element stack manufacturing method, and semiconductor device
US7676912B2 (en) * 2007-09-05 2010-03-16 Headway Technologies, Inc. Method of manufacturing electronic component package
FR2923081B1 (en) * 2007-10-26 2009-12-11 3D Plus PROCESS FOR VERTICAL INTERCONNECTION OF 3D ELECTRONIC MODULES BY VIAS.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424172B2 (en) 2020-06-01 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor package
US11869821B2 (en) 2020-06-01 2024-01-09 Samsung Electronics Co., Ltd. Semiconductor package having molding layer with inclined side wall

Also Published As

Publication number Publication date
JP2012099740A (en) 2012-05-24

Similar Documents

Publication Publication Date Title
US9978720B2 (en) Insulated die
US9368474B2 (en) Manufacturing method for semiconductor device
JP4937842B2 (en) Semiconductor device and manufacturing method thereof
US8110910B2 (en) Stack package
US9064862B2 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
KR102143653B1 (en) Semiconductor package with EMI shielding and fabricating method for the same
JP5367523B2 (en) Wiring board and method of manufacturing wiring board
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP2006222164A (en) Semiconductor device and its manufacturing method
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TW201222721A (en) Method of manufacturing semiconductor device
US20180130727A1 (en) Fabrication method of electronic package
JP5358089B2 (en) Semiconductor device
JP2008210912A (en) Semiconductor device and its manufacturing method
JP5567452B2 (en) Stack chip semiconductor device manufacturing method, stack chip semiconductor device mounting method, and stack chip semiconductor device
JP2015228480A (en) Package substrate, package, lamination package, and method of manufacturing package substrate
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
JP2008211254A (en) Multi-layer circuit board with built-in components
JP2008135553A (en) Substrate laminating method and semiconductor device in which substrates are laminated
JP2013021085A (en) Interposer, method for manufacturing the same, semiconductor device, and method for manufacturing the same
JP2006339277A (en) Substrate for connection and manufacturing method thereof
JP5181626B2 (en) Multilayer printed circuit board and inverter device
JP2008235299A (en) Semiconductor device and manufacturing method thereof
KR101494411B1 (en) Semiconductor package, and method of manufacturing the same
JP6142800B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R151 Written notification of patent or utility model registration

Ref document number: 5567452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151