JP5546529B2 - 待機状態にあるプロセッサ実行リソースの共有 - Google Patents
待機状態にあるプロセッサ実行リソースの共有 Download PDFInfo
- Publication number
- JP5546529B2 JP5546529B2 JP2011288768A JP2011288768A JP5546529B2 JP 5546529 B2 JP5546529 B2 JP 5546529B2 JP 2011288768 A JP2011288768 A JP 2011288768A JP 2011288768 A JP2011288768 A JP 2011288768A JP 5546529 B2 JP5546529 B2 JP 5546529B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- thread
- processor execution
- logical
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000013519 translation Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims 4
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/3009—Thread control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
Claims (16)
- オペレーティングシステムのスレッドスケジューラにおいて、プロセッサにより実行されるスレッドにページフォールトが発生したことを検出する段階と、
ページフォールトの検出に応じてプロセッサを実行するスレッドからスイッチアウトする段階と、
前記プロセッサに対して他のスレッドがスケジュールされているかを判断する段階と、
スケジュールされていない場合において、前記プロセッサが予めリザーブしたプロセッサ実行リソースを解放して待機することを、前記プロセッサに命令する段階と
を備え、
前記プロセッサに命令する段階は、前記プロセッサにより前記プロセッサを待機状態に移行させるように要求するプロセッサ命令を実行させ、解放した前記プロセッサ実行リソースを他のプロセッサに動的に割り当てる段階を更に備え、
前記プロセッサがウェイクアップ信号を受信することに応じて、前記プロセッサ実行リソースを前記プロセッサに割り当て、新規スレッドまたはレジュームするスレッドを実行する段階を更に備える方法。 - 前記プロセッサに命令する段階において、前記プロセッサ実行リソースを他のプロセッサからアクセス可能な動的に割り当てられるプロセッサ実行リソースの共通プールに解放する、請求項1に記載の方法。
- 前記プロセッサが、スケジュールされたスレッドにページフォールトが発生したために、実行するスレッドからスイッチアウトされて前記スレッドスケジューラの実行に戻る段階を更に備える請求項1または2に記載の方法。
- 前記プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放する段階は、前記プロセッサ実行リソースを解放して前記プロセッサ実行リソースを他のプロセッサに対して動的に割り当て可能にする段階を更に備える請求項2に記載の方法。
- 前記プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記プロセッサによって予めロックされた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放する段階は、前記プロセッサが前記プロセッサ実行リソースをアンロックする段階を更に備える請求項2または4に記載の方法。
- 複数のプロセッサ実行リソースを共有する複数の論理プロセッサと、
論理プロセッサにより実行されるスレッドにページフォールトが発生したことを検出するスケジューラを含むファームウェアと
前記ファームウェアと前記論理プロセッサとを相互接続するバスと
を備えるシステムであって、
前記論理プロセッサは、前記スケジューラによりスレッドにページフォールトが検出されたことに応じて実行するスレッドからスイッチアウトし、
前記スケジューラは、前記論理プロセッサに対して他のスレッドがスケジュールされているかを判断し、前記論理プロセッサに対して他のスレッドがスケジュールされていない場合に、前記プロセッサが予めリザーブしたプロセッサ実行リソースを解放して、前記論理プロセッサが待機状態に移行ようにスケジュールして、
前記論理プロセッサが待機状態に移行するようにスケジュールされることは、前記論理プロセッサに前記論理プロセッサを待機状態に移行させるように要求するプロセッサ命令を実行させて、解放した前記プロセッサ実行リソースを他のプロセッサに動的に割り当てさせる段階を更に含み、前記論理プロセッサは、ウェイクアップ信号を受信することに応じて、前記プロセッサ実行リソースを再取得して、新規スレッドまたはレジュームするスレッドを実行するシステム。 - 前記スケジューラは、前記論理プロセッサに対して他のスレッドがスケジュールされていない場合に、前記プロセッサ実行リソースを他のプロセッサからアクセス可能な動的に割り当てられるプロセッサ実行リソースの共通プールに解放する、請求項6に記載のシステム。
- 前記プロセッサ実行リソースの共通プールは、トランスレーション・ルックアサイド・バッファであり、前記プロセッサ実行リソースは、前記トランスレーション・ルックアサイド・バッファ内のトランスレーション・キャッシュ・エントリである、
請求項7に記載のシステム。 - 前記論理プロセッサが、スケジュールされたスレッドにページフォールトが発生したために、実行するスレッドからスイッチアウトされて前記スケジューラの実行に戻る請求項7または8に記載のシステム。
- 前記論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放して前記プロセッサ実行リソースを他のプロセッサに対して動的に割り当て可能にすることを更に備える請求項7から9のいずれか1項に記載のシステム。
- 前記論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記論理プロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項7から10のいずれか1項に記載のシステム。
- 複数のプロセッサが複数のプロセッサ実行リソースを共有するプロセッサ・ベースのシステムに、
オペレーティングシステムのスレッドスケジューラにおいて、プロセッサにより実行されるスレッドにページフォールトが発生したことを検出する段階と、
ページフォールトの検出に応じてプロセッサを実行するスレッドからスイッチアウトする段階と、
前記プロセッサに対して他のスレッドがスケジュールされているかを判断する段階と、
スケジュールされていない場合において、前記プロセッサが予めリザーブしたプロセッサ実行リソースを解放して待機することを、前記プロセッサに命令する段階と
を実行させ、
前記プロセッサに命令する段階は、前記プロセッサを待機状態に移行させるように命令して、解放した前記プロセッサ実行リソースを他のプロセッサに動的に割り当てる段階を更に備え、
前記プロセッサがウェイクアップ信号を受信することに応じて、前記プロセッサ実行リソースを前記プロセッサに割り当て、新規スレッドまたはレジュームするスレッドを前記システムに実行させる段階を更に備えるプログラム。 - 前記プロセッサに命令する段階において、前記プロセッサ実行リソースを他のプロセッサからアクセス可能な動的に割り当てられるプロセッサ実行リソースの共通プールに解放する、請求項12に記載のプログラム。
- スケジュールされたスレッドにページフォールトが発生したために、実行するスレッドからスイッチアウトされて前記スレッドスケジューラの実行に戻る段階を更に前記システムに実行させる請求項12または13に記載のプログラム。
- 前記プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放する段階は、前記プロセッサ実行リソースを解放して前記プロセッサ実行リソースを他のプロセッサに対して動的に割り当て可能にする段階を更に前記システムに実行させる請求項13に記載のプログラム。
- 前記プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記プロセッサによって予めロックされた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放する段階は、前記プロセッサが前記プロセッサ実行リソースをアンロックする段階を更に前記システムに実行させる請求項13または15に記載のプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/772,750 US8984517B2 (en) | 2004-02-04 | 2004-02-04 | Sharing idled processor execution resources |
US10/772,750 | 2004-02-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552130A Division JP2007520825A (ja) | 2004-02-04 | 2005-01-14 | 待機状態にあるプロセッサ実行リソースの共有 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104140A JP2012104140A (ja) | 2012-05-31 |
JP5546529B2 true JP5546529B2 (ja) | 2014-07-09 |
Family
ID=34808624
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552130A Abandoned JP2007520825A (ja) | 2004-02-04 | 2005-01-14 | 待機状態にあるプロセッサ実行リソースの共有 |
JP2011288768A Active JP5546529B2 (ja) | 2004-02-04 | 2011-12-28 | 待機状態にあるプロセッサ実行リソースの共有 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552130A Abandoned JP2007520825A (ja) | 2004-02-04 | 2005-01-14 | 待機状態にあるプロセッサ実行リソースの共有 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8984517B2 (ja) |
EP (2) | EP1716482A2 (ja) |
JP (2) | JP2007520825A (ja) |
CN (2) | CN101968751B (ja) |
WO (1) | WO2005078575A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8984517B2 (en) | 2004-02-04 | 2015-03-17 | Intel Corporation | Sharing idled processor execution resources |
US7421575B2 (en) * | 2004-07-16 | 2008-09-02 | Hewlett-Packard Development Company, L.P. | Configuring a physical platform in a reconfigurable data center |
US20060015589A1 (en) * | 2004-07-16 | 2006-01-19 | Ang Boon S | Generating a service configuration |
US9003421B2 (en) * | 2005-11-28 | 2015-04-07 | Intel Corporation | Acceleration threads on idle OS-visible thread execution units |
US7461241B2 (en) * | 2006-07-31 | 2008-12-02 | International Business Machines Corporation | Concurrent physical processor reassignment method |
JP5195408B2 (ja) * | 2008-12-25 | 2013-05-08 | 富士通セミコンダクター株式会社 | マルチコアシステム |
JP5469940B2 (ja) * | 2009-07-13 | 2014-04-16 | 株式会社日立製作所 | 計算機システム、仮想計算機モニタ及び仮想計算機モニタのスケジューリング方法 |
US8621185B1 (en) * | 2010-02-24 | 2013-12-31 | Marvell International Ltd. | Processor load determination and speed control |
KR20120083801A (ko) * | 2011-01-18 | 2012-07-26 | 삼성전자주식회사 | 가상머신을 위한 멀티미디어 데이터 선행처리장치 및 방법 |
US9310875B2 (en) | 2011-12-22 | 2016-04-12 | Intel Corporation | Instruction that specifies an application thread performance state |
US9396020B2 (en) | 2012-03-30 | 2016-07-19 | Intel Corporation | Context switching mechanism for a processing core having a general purpose CPU core and a tightly coupled accelerator |
WO2013147882A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | Efficient locking of memory pages |
US9582287B2 (en) * | 2012-09-27 | 2017-02-28 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US20170052866A1 (en) * | 2015-08-21 | 2017-02-23 | International Business Machines Corporation | Managing a shared pool of configurable computing resources which uses a set of dynamically-assigned resources |
US20180341482A1 (en) * | 2015-12-18 | 2018-11-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for utilization of a processing arrangement |
CN106126336B (zh) * | 2016-06-17 | 2019-06-04 | 上海兆芯集成电路有限公司 | 处理器以及调度方法 |
US11094032B2 (en) * | 2020-01-03 | 2021-08-17 | Qualcomm Incorporated | Out of order wave slot release for a terminated wave |
CN112000019B (zh) * | 2020-07-24 | 2024-04-26 | 青岛海尔空调器有限总公司 | 用于共享设备指令控制的方法、装置及设备 |
CN116737347B (zh) * | 2023-08-14 | 2023-10-13 | 南京翼辉信息技术有限公司 | 一种任务调度控制方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2253420A5 (ja) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
JPH0348938A (ja) | 1989-07-17 | 1991-03-01 | Nec Corp | 仮想計算機方式 |
JPH0659981A (ja) * | 1992-08-06 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP3186244B2 (ja) | 1992-09-18 | 2001-07-11 | 株式会社日立製作所 | 仮想計算機システム |
US6633897B1 (en) * | 1995-06-30 | 2003-10-14 | International Business Machines Corporation | Method and system for scheduling threads within a multiprocessor data processing system using an affinity scheduler |
US6128713A (en) * | 1997-09-24 | 2000-10-03 | Microsoft Corporation | Application programming interface enabling application programs to control allocation of physical memory in a virtual memory system |
US6260068B1 (en) * | 1998-06-10 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for migrating resources in a multi-processor computer system |
US6430593B1 (en) * | 1998-03-10 | 2002-08-06 | Motorola Inc. | Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system |
US6092175A (en) * | 1998-04-02 | 2000-07-18 | University Of Washington | Shared register storage mechanisms for multithreaded computer systems with out-of-order execution |
US6389449B1 (en) * | 1998-12-16 | 2002-05-14 | Clearwater Networks, Inc. | Interstream control and communications for multi-streaming digital processors |
ATE265521T1 (de) | 1999-03-29 | 2004-05-15 | Unilever Nv | Toilettenreinigungszusammensetzungen |
US6496925B1 (en) * | 1999-12-09 | 2002-12-17 | Intel Corporation | Method and apparatus for processing an event occurrence within a multithreaded processor |
US6728858B2 (en) * | 2001-03-30 | 2004-04-27 | Intel Corporation | Method and apparatus including heuristic for sharing TLB entries |
US20020184290A1 (en) * | 2001-05-31 | 2002-12-05 | International Business Machines Corporation | Run queue optimization with hardware multithreading for affinity |
US7428732B2 (en) * | 2001-12-05 | 2008-09-23 | Intel Corporation | Method and apparatus for controlling access to shared resources in an environment with multiple logical processors |
US7363474B2 (en) * | 2001-12-31 | 2008-04-22 | Intel Corporation | Method and apparatus for suspending execution of a thread until a specified memory access occurs |
US20030126416A1 (en) * | 2001-12-31 | 2003-07-03 | Marr Deborah T. | Suspending execution of a thread in a multi-threaded processor |
US8984517B2 (en) | 2004-02-04 | 2015-03-17 | Intel Corporation | Sharing idled processor execution resources |
-
2004
- 2004-02-04 US US10/772,750 patent/US8984517B2/en active Active
-
2005
- 2005-01-14 EP EP05705735A patent/EP1716482A2/en not_active Ceased
- 2005-01-14 WO PCT/US2005/001281 patent/WO2005078575A2/en not_active Application Discontinuation
- 2005-01-14 EP EP15020261.2A patent/EP3048527B1/en active Active
- 2005-01-14 CN CN2010105224674A patent/CN101968751B/zh active Active
- 2005-01-14 CN CN2005800039091A patent/CN1914593B/zh not_active Expired - Fee Related
- 2005-01-14 JP JP2006552130A patent/JP2007520825A/ja not_active Abandoned
-
2011
- 2011-12-28 JP JP2011288768A patent/JP5546529B2/ja active Active
-
2015
- 2015-03-16 US US14/659,541 patent/US20150268956A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US8984517B2 (en) | 2015-03-17 |
WO2005078575A2 (en) | 2005-08-25 |
US20150268956A1 (en) | 2015-09-24 |
WO2005078575A3 (en) | 2006-06-15 |
CN1914593A (zh) | 2007-02-14 |
US20050172292A1 (en) | 2005-08-04 |
EP3048527B1 (en) | 2020-07-15 |
EP1716482A2 (en) | 2006-11-02 |
JP2007520825A (ja) | 2007-07-26 |
CN101968751A (zh) | 2011-02-09 |
CN1914593B (zh) | 2011-01-19 |
JP2012104140A (ja) | 2012-05-31 |
CN101968751B (zh) | 2013-01-02 |
EP3048527A1 (en) | 2016-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5546529B2 (ja) | 待機状態にあるプロセッサ実行リソースの共有 | |
TW432327B (en) | Altering thread priorities in a multithreaded processor | |
JP5661934B2 (ja) | アトミック領域の条件コミットのための決定メカニズムを提供する装置、方法、およびシステム | |
CN108920267B (zh) | 任务处理装置 | |
US8131894B2 (en) | Method and system for a sharing buffer | |
JP5054665B2 (ja) | スリープ‐起動機構を用いた比較および交換動作 | |
KR100880470B1 (ko) | 스레드 라이브록 유닛 | |
CN100422940C (zh) | 在数据处理系统中仲裁线程访问共享资源的系统和方法 | |
US10552212B2 (en) | Data processing | |
US20040216120A1 (en) | Method and logical apparatus for rename register reallocation in a simultaneous multi-threaded (SMT) processor | |
US20100125717A1 (en) | Synchronization Controller For Multiple Multi-Threaded Processors | |
US9378069B2 (en) | Lock spin wait operation for multi-threaded applications in a multi-core computing environment | |
US7661115B2 (en) | Method, apparatus and program storage device for preserving locked pages in memory when in user mode | |
US8321874B2 (en) | Intelligent context migration for user mode scheduling | |
JP2013541094A5 (ja) | ||
JP2008084009A (ja) | マルチプロセッサシステム | |
JP2003030050A (ja) | マルチスレッド実行方法及び並列プロセッサシステム | |
JP2013537334A (ja) | ハードウェア制限に基づく調整可能なトランザクション・サイズを利用してコードを動的に最適化する装置、方法およびシステム | |
JP2005284749A (ja) | 並列処理コンピュータ | |
JP6296678B2 (ja) | ソフトリアルタイムオペレーティングシステムの実時間性を確保する方法及び装置 | |
WO2009122694A1 (ja) | キャッシュメモリ装置、キャッシュメモリシステム、プロセッサシステム | |
JPWO2011096163A1 (ja) | 情報処理システム、排他制御方法および排他制御用プログラム | |
US20110113221A1 (en) | Data Sharing in Chip Multi-Processor Systems | |
US6631452B1 (en) | Register stack engine having speculative load/store modes | |
US20130290644A1 (en) | Method and System Method and System For Exception-Less System Calls For Event Driven Programs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5546529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |