JP5546363B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5546363B2
JP5546363B2 JP2010133961A JP2010133961A JP5546363B2 JP 5546363 B2 JP5546363 B2 JP 5546363B2 JP 2010133961 A JP2010133961 A JP 2010133961A JP 2010133961 A JP2010133961 A JP 2010133961A JP 5546363 B2 JP5546363 B2 JP 5546363B2
Authority
JP
Japan
Prior art keywords
electrode terminals
semiconductor device
resin layer
resin
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010133961A
Other languages
Japanese (ja)
Other versions
JP2011258870A (en
Inventor
和則 富士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010133961A priority Critical patent/JP5546363B2/en
Publication of JP2011258870A publication Critical patent/JP2011258870A/en
Application granted granted Critical
Publication of JP5546363B2 publication Critical patent/JP5546363B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

近年、基材上に半導体装置における半導体素子を搭載した後エリア毎に一括封止を行い(MAP(Mold Area Package)方式)、その後、切断して個々の電子部品を製造することが増えてきている。特許文献1に、このような技術に関連する情報が記載されている。   In recent years, after mounting semiconductor elements in a semiconductor device on a base material, batch sealing is performed for each area (MAP (Mold Area Package) method), and then cutting is performed to manufacture individual electronic components. Yes. Patent Document 1 describes information related to such a technique.

従来の半導体装置の製造方法では、まず、複数の電極端子および複数の導電板を基材に形成する。次に、各導電板に複数の半導体素子を配置する。次に、半導体素子および電極端子をワイヤで接続する。次に、半導体素子および複数の電極端子などを樹脂層にて一括して覆う。次に、ダイシングブレードを用いて樹脂層を切断することにより、半導体素子ごとに樹脂で覆われた個片を、個々の半導体装置として取り出す。   In a conventional method for manufacturing a semiconductor device, first, a plurality of electrode terminals and a plurality of conductive plates are formed on a base material. Next, a plurality of semiconductor elements are arranged on each conductive plate. Next, the semiconductor element and the electrode terminal are connected by a wire. Next, the semiconductor element and the plurality of electrode terminals are collectively covered with a resin layer. Next, the resin layer is cut using a dicing blade, whereby individual pieces covered with resin for each semiconductor element are taken out as individual semiconductor devices.

ダイシングブレードを用いて樹脂層を切断する場合には水を使用する。この場合には、樹脂層を切断後に水を乾燥させる手間を要するため、半導体装置の生産性を向上させることのできる方法の開発が望まれている。   Water is used when the resin layer is cut using a dicing blade. In this case, since it takes time to dry the water after cutting the resin layer, development of a method capable of improving the productivity of the semiconductor device is desired.

特開2008−218469号公報JP 2008-218469 A

本発明は、上記した事情のもとで考え出されたものであって、半導体装置の生産性の向上を図ることができる半導体装置の製造方法を提供することをその主たる課題とする。   The present invention has been conceived under the circumstances described above, and its main object is to provide a semiconductor device manufacturing method capable of improving the productivity of a semiconductor device.

本発明の第1の側面によって提供される半導体装置の製造方法は、互いに離間する複数の電極端子を基材に形成する工程と、上記基材に複数の半導体素子を配置する工程と、上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備える。   The method for manufacturing a semiconductor device provided by the first aspect of the present invention includes a step of forming a plurality of electrode terminals spaced from each other on a base material, a step of arranging a plurality of semiconductor elements on the base material, A step of forming a resin layer on the substrate having a portion disposed in a gap sandwiched between two adjacent electrode terminals, and covering the plurality of semiconductor elements, and irradiating a laser Forming a groove passing through the gap in the resin layer, and separating the resin layer into a plurality of resin portions each covering any of the plurality of semiconductor elements.

本発明の好ましい実施の形態においては、上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成する。   In a preferred embodiment of the present invention, in the separating step, the groove is formed so as to extend in a second direction intersecting a first direction which is a direction in which the two electrode terminals are separated from each other.

本発明の好ましい実施の形態においては、上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きい。   In a preferred embodiment of the present invention, the dimension of the groove in the first direction is larger than the separation distance of the two electrode terminals in the first direction.

本発明の好ましい実施の形態においては、上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射する。   In a preferred embodiment of the present invention, in the separation step, the laser is irradiated with a wavelength that removes the resin layer and does not remove the plurality of electrode terminals.

本発明の好ましい実施の形態においては、上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる。   In a preferred embodiment of the present invention, in the separating step, the two electrode terminals are each exposed from one of the plurality of resin portions.

本発明の好ましい実施の形態においては、上記分離する工程においては、上記複数の電極端子のいずれをも上記複数の樹脂部のいずれかから露出させる。   In a preferred embodiment of the present invention, in the separating step, any of the plurality of electrode terminals is exposed from any of the plurality of resin portions.

本発明の好ましい実施の形態においては、上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させる。   In a preferred embodiment of the present invention, in the step of forming the plurality of electrode terminals on the substrate, the plurality of electrode terminals are brought into contact with the substrate.

本発明の好ましい実施の形態においては、上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記樹脂層から上記複数の電極端子に向かう方向に、上記レーザを照射する。   In a preferred embodiment of the present invention, in the separating step, the direction from the resin layer toward the plurality of electrode terminals in the thickness direction of the resin layer intersecting the first direction and the second direction. Then, the laser is irradiated.

本発明の好ましい実施の形態においては、上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記複数の電極端子から上記樹脂層に向かう方向に、上記レーザを照射する。   In a preferred embodiment of the present invention, in the separating step, a direction from the plurality of electrode terminals toward the resin layer in a thickness direction of the resin layer intersecting the first direction and the second direction. Then, the laser is irradiated.

本発明の好ましい実施の形態においては、上記複数の半導体素子を配置する工程の前に、上記基材に複数の導電板を形成する工程を更に備え、上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに配置する。   In a preferred embodiment of the present invention, the method further includes the step of forming a plurality of conductive plates on the base material before the step of disposing the plurality of semiconductor elements, and the step of disposing the plurality of semiconductor elements. Each semiconductor element is disposed on one of the plurality of conductive plates.

本発明の好ましい実施の形態においては、上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに導通させる。   In a preferred embodiment of the present invention, in the step of arranging the plurality of semiconductor elements, each semiconductor element is electrically connected to one of the plurality of conductive plates.

本発明の好ましい実施の形態においては、上記分離する工程の前に、上記樹脂層から上記基材を取り除く工程を更に備える。   In preferable embodiment of this invention, the process of removing the said base material from the said resin layer is further provided before the said process to isolate | separate.

本発明の好ましい実施の形態においては、上記取り除く工程においては、上記複数の電極端子を上記樹脂層から露出させる。   In a preferred embodiment of the present invention, in the removing step, the plurality of electrode terminals are exposed from the resin layer.

本発明の好ましい実施の形態においては、上記分離する工程においては、レーザ退避溝を有する真空吸引ステージに上記樹脂層を配置し、且つ、上記樹脂層のうち上記2つの電極端子に挟まれた部位を、上記レーザ退避溝に対向させる。   In a preferred embodiment of the present invention, in the separating step, the resin layer is disposed on a vacuum suction stage having a laser retracting groove, and the portion of the resin layer sandwiched between the two electrode terminals. Is opposed to the laser escape groove.

本発明の第2の側面によって提供される半導体装置は、半導体素子と、上記半導体素子に導通する複数の電極端子と、上記半導体素子および上記複数の電極端子を覆い、且つ、上記半導体素子を囲む側面および上記側面につながる底面を有する樹脂部と、を備え、上記複数の電極端子の各々は、上記底面に沿って広がる平板状であり、且つ、上記底面から露出する第1露出面を有し、上記側面は全体にわたって、上記底面の高低差より大きい高低差を有する粗面である。   A semiconductor device provided by the second aspect of the present invention covers a semiconductor element, a plurality of electrode terminals conducting to the semiconductor element, the semiconductor element and the plurality of electrode terminals, and surrounds the semiconductor element. A resin portion having a side surface and a bottom surface connected to the side surface, and each of the plurality of electrode terminals has a flat plate shape extending along the bottom surface, and has a first exposed surface exposed from the bottom surface. The entire side surface is a rough surface having a height difference larger than the height difference of the bottom surface.

本発明の好ましい実施の形態においては、上記樹脂部は、上記側面の全体にわたって上記側面にて露出する球状のシリカを複数含む。   In preferable embodiment of this invention, the said resin part contains multiple spherical silica exposed by the said side surface over the said whole side surface.

本発明の好ましい実施の形態においては、上記複数の電極端子はそれぞれ、上記側面から露出する第2露出面を有する。   In a preferred embodiment of the present invention, each of the plurality of electrode terminals has a second exposed surface exposed from the side surface.

本発明の好ましい実施の形態においては、上記複数の電極端子のいずれかは、上記側面から突出する突出部を含む。   In a preferred embodiment of the present invention, any of the plurality of electrode terminals includes a protruding portion protruding from the side surface.

本発明の好ましい実施の形態においては、上記側面は、上記底面と鋭角をなすように上記底面と垂直である方向に対し傾斜し、上記樹脂部は、上記側面になだらかにつながり且つ上記底面と反対側を向く主面を有する。   In a preferred embodiment of the present invention, the side surface is inclined with respect to a direction perpendicular to the bottom surface so as to form an acute angle with the bottom surface, and the resin portion is smoothly connected to the side surface and opposite to the bottom surface. It has a main surface facing side.

本発明の好ましい実施の形態においては、上記側面は、上記底面と鈍角をなすように上記底面と垂直である方向に対し傾斜し、且つ、上記底面となだらかにつながる。   In a preferred embodiment of the present invention, the side surface is inclined with respect to a direction perpendicular to the bottom surface so as to form an obtuse angle with the bottom surface, and is gently connected to the bottom surface.

本発明の好ましい実施の形態においては、上記樹脂部は、上記側面とつながり且つ上記底面と反対側を向く主面を有し、上記樹脂部は、上記側面にて上記突出部から上記主面に向かって、上記突出部が突出する方向に隆起する帯状の隆起部を含む。   In a preferred embodiment of the present invention, the resin portion has a main surface that is connected to the side surface and faces away from the bottom surface, and the resin portion extends from the protruding portion to the main surface on the side surface. A band-shaped raised portion that rises in the direction in which the protruding portion protrudes is included.

本発明の好ましい実施の形態においては、上記複数の電極端子はいずれも、上記第1露出面を底面とする錐台状である。   In a preferred embodiment of the present invention, each of the plurality of electrode terminals has a frustum shape having the first exposed surface as a bottom surface.

本発明の好ましい実施の形態においては、上記複数の電極端子は、上記第1露出面を構成する第1メッキ層と、上記第1メッキ層と異なる導体よりなり且つ上記第1メッキ層に積層された中間層と、上記中間層と異なる導体よりなり且つ上記中間層に積層された第2メッキ層と、を含む。   In a preferred embodiment of the present invention, the plurality of electrode terminals are composed of a first plating layer constituting the first exposed surface and a conductor different from the first plating layer, and are laminated on the first plating layer. And a second plating layer made of a conductor different from the intermediate layer and laminated on the intermediate layer.

本発明の好ましい実施の形態においては、上記半導体素子が配置され且つ上記樹脂部に覆われた導電板を更に備え、上記導電板は、上記底面に沿って延びる平板状であり、且つ、上記底面から露出している。   In a preferred embodiment of the present invention, the semiconductor device further includes a conductive plate disposed and covered with the resin portion, the conductive plate having a flat plate shape extending along the bottom surface, and the bottom surface. Is exposed from.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第1実施形態にかかる半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態にかかる半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態にかかる半導体装置の正面図である。1 is a front view of a semiconductor device according to a first embodiment of the present invention. 図3に示した半導体装置の底面図である。FIG. 4 is a bottom view of the semiconductor device shown in FIG. 3. 図3に示した半導体装置の左側面図である。FIG. 4 is a left side view of the semiconductor device shown in FIG. 3. 図3に示した半導体装置の平面図(一部透視化)である。FIG. 4 is a plan view (partially see through) of the semiconductor device shown in FIG. 3. 図6のVII−VII線に沿う断面図である。It is sectional drawing which follows the VII-VII line of FIG. 図6のVIII−VIII線に沿う断面図である。It is sectional drawing which follows the VIII-VIII line of FIG. 図7に示した半導体装置の部分拡大断面図である。FIG. 8 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG. 7. 本発明の第1実施形態にかかる半導体装置の製造工程における電極端子および導電板を形成する工程を示す要部平面図である。It is a principal part top view which shows the process of forming the electrode terminal and conductive plate in the manufacturing process of the semiconductor device concerning 1st Embodiment of this invention. 図10AのB−B線に沿う要部断面図である。It is principal part sectional drawing which follows the BB line of FIG. 10A. 図10AのC−C線に沿う要部断面図である。It is principal part sectional drawing in alignment with CC line of FIG. 10A. 図10Aに続く半導体素子およびワイヤを形成する工程を示す要部平面図である。It is a principal part top view which shows the process of forming the semiconductor element and wire following FIG. 10A. 図11AのB−B線に沿う要部断面図である。It is principal part sectional drawing which follows the BB line of FIG. 11A. 図11AのC−C線に沿う要部断面図である。It is principal part sectional drawing in alignment with CC line of FIG. 11A. 図11Aに続く樹脂層を形成する工程を示す要部平面図(一部透視化)である。It is a principal part top view (partially see through) which shows the process of forming the resin layer following FIG. 11A. 図12AのB−B線に沿う要部断面図である。It is principal part sectional drawing in alignment with the BB line of FIG. 12A. 図12AのC−C線に沿う要部断面図である。It is principal part sectional drawing in alignment with CC line of FIG. 12A. 図12Aに続く基材を除去する工程を示す要部平面図(一部透視化)である。It is a principal part top view (partial transparency) which shows the process of removing the base material following FIG. 12A. 図13AのB−B線に沿う要部断面図である。It is principal part sectional drawing which follows the BB line of FIG. 13A. 図13AのC−C線に沿う要部断面図である。It is principal part sectional drawing in alignment with CC line of FIG. 13A. 図12Aに続く基材を除去する工程を示す要部底面図である。It is a principal part bottom view which shows the process of removing the base material following FIG. 12A. 図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部平面図(一部透視化)である。It is a principal part top view (partially see through) which shows the process of isolate | separating the resin layer following FIG. 13A into a resin part. 図14AのB−B線に沿う要部断面図である。It is principal part sectional drawing which follows the BB line of FIG. 14A. 図14AのC−C線に沿う要部断面図である。It is principal part sectional drawing in alignment with CC line of FIG. 14A. 図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部底面図である。It is a principal part bottom view which shows the process of isolate | separating the resin layer following FIG. 13A into a resin part. 樹脂層と同一材料からなる物をダイシングブレードで切断したときの切断面と、樹脂層と同一材料からなる物をレーザを照射することにより切断したときの切断面とを示す写真である。It is a photograph which shows the cut surface when the thing which consists of the same material as a resin layer is cut | disconnected with a dicing blade, and the cut surface when the thing which consists of the same material as a resin layer is cut | disconnected by irradiating a laser. 電極端子および導電板の変形例を示すための半導体装置の断面図である。It is sectional drawing of the semiconductor device for showing the modification of an electrode terminal and a conductive plate. 電極端子および導電板の変形例を示すための半導体装置の断面図である。It is sectional drawing of the semiconductor device for showing the modification of an electrode terminal and a conductive plate. 電極端子および導電板の変形例を示すための半導体装置の断面図である。It is sectional drawing of the semiconductor device for showing the modification of an electrode terminal and a conductive plate. 第2露出面と樹脂部の側面とが面一である半導体装置の断面図である。It is sectional drawing of the semiconductor device with which the 2nd exposed surface and the side surface of the resin part are flush. 本発明の第1実施形態の変形例にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device concerning the modification of 1st Embodiment of this invention. 本発明の第1実施形態の変形例にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device concerning the modification of 1st Embodiment of this invention. 本発明の第1実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。It is a top view (partially see through) of the semiconductor device concerning the modification of 1st Embodiment of this invention. 本発明の第2実施形態にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第2実施形態にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第2実施形態にかかる半導体装置の正面図である。It is a front view of the semiconductor device concerning a 2nd embodiment of the present invention. 図25に示した半導体装置の底面図である。FIG. 26 is a bottom view of the semiconductor device shown in FIG. 25. 図25に示した半導体装置の左側面図である。FIG. 26 is a left side view of the semiconductor device shown in FIG. 25. 図25に示した半導体装置の平面図(一部透視化)である。FIG. 26 is a plan view (partially see through) of the semiconductor device shown in FIG. 25; 図28のXXIX−XXIX線に沿う断面図である。It is sectional drawing which follows the XXIX-XXIX line | wire of FIG. 図28のXXX−XXX線に沿う断面図である。It is sectional drawing which follows the XXX-XXX line of FIG. 本発明の第2実施形態にかかる半導体装置の製造工程における、樹脂層を樹脂部32分離する工程を示す要部平面図である。It is a principal part top view which shows the process of isolate | separating the resin part 32 in the resin layer in the manufacturing process of the semiconductor device concerning 2nd Embodiment of this invention. 図31AのB−B線に沿う要部断面図である。It is principal part sectional drawing which follows the BB line of FIG. 31A. 図31AのC−C線に沿う要部断面図である。It is principal part sectional drawing in alignment with CC line of FIG. 31A. 本発明の第2実施形態にかかる半導体装置の製造工程における、樹脂層を樹脂部へ分離する工程を示す要部底面図(一部透視化)である。It is a principal part bottom view (partially see-through | perspective view) which shows the process of isolate | separating the resin layer into the resin part in the manufacturing process of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第2実施形態の変形例にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device concerning the modification of 2nd Embodiment of this invention. 本発明の第2実施形態の変形例にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device concerning the modification of 2nd Embodiment of this invention. 本発明の第2実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。It is a top view (partially see through) of the semiconductor device concerning the modification of 2nd Embodiment of this invention.

以下、本発明の実施の形態につき、図面を参照して具体的に説明する。   Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.

図1〜図15を用いて本発明の第1実施形態について説明する。図1、図2は、本実施形態にかかる半導体装置の斜視図である。図3は、本実施形態にかかる半導体装置の正面図である。図4は、図3に示した半導体装置の底面図である。図5は、図3に示した半導体装置の左側面図である。図6は、図3に示した半導体装置の平面図(一部透視化)である。図7は、図6のVII−VII線に沿う断面図である。図8は、図6のVIII−VIII線に沿う断面図である。図9は、図7の領域88の部分拡大断面図である。   1st Embodiment of this invention is described using FIGS. 1 and 2 are perspective views of the semiconductor device according to the present embodiment. FIG. 3 is a front view of the semiconductor device according to the present embodiment. 4 is a bottom view of the semiconductor device shown in FIG. FIG. 5 is a left side view of the semiconductor device shown in FIG. 6 is a plan view (partially see through) of the semiconductor device shown in FIG. 7 is a cross-sectional view taken along line VII-VII in FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. FIG. 9 is a partially enlarged cross-sectional view of region 88 of FIG.

これらの図に示す半導体装置A1は、樹脂部1と、半導体素子2と、4つの電極端子3と、導電板4と、4本のワイヤ5と、を備える。半導体装置A1は、たとえばMAP(Mold Area Package)タイプの構造を有する。半導体装置A1の方向xにおける寸法は、数mm(たとえば1mm〜2mm)程度である。半導体装置A1の方向yにおける寸法は、数mm(たとえば1mm〜2mm)程度である。半導体装置A1の方向zにおける寸法は、たとえば、0.5〜0.85mm程度である。   The semiconductor device A1 shown in these drawings includes a resin portion 1, a semiconductor element 2, four electrode terminals 3, a conductive plate 4, and four wires 5. The semiconductor device A1 has, for example, a MAP (Mold Area Package) type structure. The dimension in the direction x of the semiconductor device A1 is about several mm (for example, 1 mm to 2 mm). The dimension in the direction y of the semiconductor device A1 is about several mm (for example, 1 mm to 2 mm). The dimension in the direction z of the semiconductor device A1 is, for example, about 0.5 to 0.85 mm.

図7に示すように、樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを覆っている。樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを保護するためのものである。樹脂部1は、たとえば、エポキシ樹脂よりなる。図9に示すように、本実施形態では、樹脂部1は、球状のシリカ11を複数含む。図7に示すように、樹脂部1は、主面13と、側面14と、底面15とを有する。   As shown in FIG. 7, the resin portion 1 covers the semiconductor element 2, the electrode terminal 3, the conductive plate 4, and the wire 5. The resin portion 1 is for protecting the semiconductor element 2, the electrode terminal 3, the conductive plate 4, and the wire 5. The resin part 1 consists of an epoxy resin, for example. As shown in FIG. 9, in the present embodiment, the resin portion 1 includes a plurality of spherical silica 11. As shown in FIG. 7, the resin portion 1 has a main surface 13, a side surface 14, and a bottom surface 15.

主面13および底面15はいずれも平面状であり、互いに反対側を向く。図6によく表れているように、側面14は、方向z視において、半導体素子2を囲んでいる。図7に示すように、側面14は、主面13および底面15につながる。本実施形態において、側面14は、主面13となめらかにつながる。側面14は、底面15と鋭角をなすように方向zに対しわずかに傾斜するテーパ状である。側面14のうち底面15から主面13に至る部位の方向xにおける寸法L1は、たとえば、10μm〜20μmである。側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面である。本実施形態においてはさらに、側面14では全体にわたって、球状のシリカ11が複数露出している(図9参照)。各シリカ11の直径は、たとえば、5μm〜40μmである。側面14において、たとえば、縦が0.5mm、横が0.5mm(0.5mm角)の領域当たり、40〜80個のシリカ11が露出している。   The main surface 13 and the bottom surface 15 are both planar and face opposite sides. As clearly shown in FIG. 6, the side surface 14 surrounds the semiconductor element 2 in the direction z. As shown in FIG. 7, the side surface 14 is connected to the main surface 13 and the bottom surface 15. In the present embodiment, the side surface 14 is smoothly connected to the main surface 13. The side surface 14 has a tapered shape that is slightly inclined with respect to the direction z so as to form an acute angle with the bottom surface 15. The dimension L1 in the direction x of the part from the bottom surface 15 to the main surface 13 in the side surface 14 is, for example, 10 μm to 20 μm. The side surface 14 is a rough surface having a height difference larger than the height difference of the bottom surface 15 throughout. In the present embodiment, a plurality of spherical silicas 11 are exposed on the entire side surface 14 (see FIG. 9). The diameter of each silica 11 is, for example, 5 μm to 40 μm. In the side surface 14, for example, 40 to 80 silica 11 are exposed per region of 0.5 mm in length and 0.5 mm (0.5 mm square) in width.

半導体素子2は、レギュレータICなどのICチップである。半導体素子2には、図示しない複数の電極が形成されている。半導体素子2の方向x,方向yにおける寸法はそれぞれ、たとえば、0.55mm程度である。半導体素子2の方向zにおける寸法は、たとえば、0.23mm程度である。   The semiconductor element 2 is an IC chip such as a regulator IC. A plurality of electrodes (not shown) are formed on the semiconductor element 2. Each dimension of the semiconductor element 2 in the direction x and the direction y is, for example, about 0.55 mm. The dimension in the direction z of the semiconductor element 2 is, for example, about 0.23 mm.

図7によく表れているように、各電極端子3は、半導体装置A1を回路基板81に実装する際の実装電極として機能する。各電極端子3は、底面15に沿って広がる平板状である。各電極端子の方向x,方向y,方向zにおける寸法は、それぞれ、たとえば、200μm,200μm,30〜200μmである。   As clearly shown in FIG. 7, each electrode terminal 3 functions as a mounting electrode when the semiconductor device A <b> 1 is mounted on the circuit board 81. Each electrode terminal 3 has a flat plate shape extending along the bottom surface 15. The dimensions of each electrode terminal in the direction x, the direction y, and the direction z are, for example, 200 μm, 200 μm, and 30 to 200 μm, respectively.

各電極端子3は、第1露出面31と第2露出面32とを有する。第1露出面31は、底面15から露出している。第1露出面31は底面15と面一となっている。各電極端子3は、第1露出面31を底面とする錐台状となっている。なお、各電極端子3の形状は、錐台状である必要は必ずしもなく、直方体状(図16参照)、逆錐台状(図17参照)、もしくは、くさび状(図18参照)であってもよい。第2露出面32は、側面14から露出している。第2露出面32は、側面14から露出していれば側面14と面一(図19参照)であってもかまわない。本実施形態において各電極端子3は、側面14から突出する突出部34を含む。電極端子3の側面14からの突出寸法、すなわち、突出部34の方向xにおける寸法L2は、たとえば、10μm〜30μmである。   Each electrode terminal 3 has a first exposed surface 31 and a second exposed surface 32. The first exposed surface 31 is exposed from the bottom surface 15. The first exposed surface 31 is flush with the bottom surface 15. Each electrode terminal 3 has a frustum shape with the first exposed surface 31 as a bottom surface. The shape of each electrode terminal 3 is not necessarily a frustum shape, but is a rectangular parallelepiped shape (see FIG. 16), an inverted frustum shape (see FIG. 17), or a wedge shape (see FIG. 18). Also good. The second exposed surface 32 is exposed from the side surface 14. The second exposed surface 32 may be flush with the side surface 14 as long as it is exposed from the side surface 14 (see FIG. 19). In the present embodiment, each electrode terminal 3 includes a protruding portion 34 protruding from the side surface 14. The projecting dimension from the side surface 14 of the electrode terminal 3, that is, the dimension L2 in the direction x of the projecting portion 34 is, for example, 10 μm to 30 μm.

各電極端子3は、第1メッキ層36と、中間層37と、第2メッキ層38とを含む。各電極端子3は、第1メッキ層36、中間層37、および第2メッキ層38が積層された積層構造を有する。第1メッキ層36、中間層37、および第2メッキ層38はいずれも、導電性材料よりなる。第1メッキ層36は、第1露出面31を構成している。第1メッキ層36は、後述の半導体装置A1を製造する工程において、中間層37が取り除かれるのを防止するために形成されている。第2メッキ層38は、中間層37が酸化されるのを防止するために形成されている。第2メッキ層38はさらに、ワイヤ5がボンディングされる際にワイヤ5との接合性を向上させるために、形成されている。第1メッキ層36を構成する材料と、中間層37を構成する材料とは、互いに異なる。また、第2メッキ層38を構成する材料と、中間層37を構成する材料とは、互いに異なる。第1メッキ層36、中間層37、第2メッキ層38を構成する材料の一例としては、それぞれ、Ag、Cu、Agが挙げられる。もしくは、第1メッキ層36、中間層37、および、第2メッキ層38を構成する材料の一例としては、それぞれ、Ni/Ag、Cu、Ni/Auが挙げられる。   Each electrode terminal 3 includes a first plating layer 36, an intermediate layer 37, and a second plating layer 38. Each electrode terminal 3 has a laminated structure in which a first plating layer 36, an intermediate layer 37, and a second plating layer 38 are laminated. The first plating layer 36, the intermediate layer 37, and the second plating layer 38 are all made of a conductive material. The first plating layer 36 constitutes the first exposed surface 31. The first plating layer 36 is formed in order to prevent the intermediate layer 37 from being removed in the process of manufacturing the semiconductor device A1 described later. The second plating layer 38 is formed to prevent the intermediate layer 37 from being oxidized. The second plating layer 38 is further formed in order to improve the bondability with the wire 5 when the wire 5 is bonded. The material constituting the first plating layer 36 and the material constituting the intermediate layer 37 are different from each other. The material constituting the second plating layer 38 and the material constituting the intermediate layer 37 are different from each other. Examples of materials constituting the first plating layer 36, the intermediate layer 37, and the second plating layer 38 include Ag, Cu, and Ag, respectively. Alternatively, examples of materials constituting the first plating layer 36, the intermediate layer 37, and the second plating layer 38 include Ni / Ag, Cu, and Ni / Au, respectively.

なお、各図において、複数の電極端子3の各々を、電極端子3a,3b,3c,3dとしている。   In each figure, each of the plurality of electrode terminals 3 is designated as electrode terminals 3a, 3b, 3c, 3d.

図7によく表れているように、導電板4は、底面15に沿って広がる平板状である。導電板4の方向x,方向y,方向zにおける寸法は、それぞれ、たとえば、600μm,600μm,30〜200μmである。同図にて方向z視における導電板4の大きさは半導体素子2の大きさとほぼ同程度であるが、方向z視における導電板4は、半導体素子2より小さくても、もしくは、大きくてもよい。   As clearly shown in FIG. 7, the conductive plate 4 has a flat plate shape extending along the bottom surface 15. The dimensions of the conductive plate 4 in the direction x, the direction y, and the direction z are, for example, 600 μm, 600 μm, and 30 to 200 μm, respectively. In the figure, the size of the conductive plate 4 as viewed in the direction z is substantially the same as the size of the semiconductor element 2, but the conductive plate 4 as viewed in the direction z may be smaller or larger than the semiconductor element 2. Good.

図7によく表れているように、導電板4は、露出面41を有する。露出面41は底面15から露出している。露出面41は底面15と面一となっている。導電板4は、露出面41を底面とする錐台状となっている。なお、導電板4の形状は、錐台状である必要は必ずしもなく、直方体状(図16参照)、逆錐台状(図17参照)、もしくは、くさび状であってもよい。導電板4には半導体素子2が配置されている。半導体素子2にて発生した熱は、導電板4に伝わる。導電板4と半導体素子2との間には、導電性の接着層(図示略)が介在していてもよい。   As clearly shown in FIG. 7, the conductive plate 4 has an exposed surface 41. The exposed surface 41 is exposed from the bottom surface 15. The exposed surface 41 is flush with the bottom surface 15. The conductive plate 4 has a frustum shape with the exposed surface 41 as a bottom surface. The shape of the conductive plate 4 is not necessarily a frustum shape, and may be a rectangular parallelepiped shape (see FIG. 16), an inverted frustum shape (see FIG. 17), or a wedge shape. A semiconductor element 2 is disposed on the conductive plate 4. Heat generated in the semiconductor element 2 is transmitted to the conductive plate 4. A conductive adhesive layer (not shown) may be interposed between the conductive plate 4 and the semiconductor element 2.

導電板4は、各電極端子3と同様の積層構造を有する。すなわち、導電板4は、第1メッキ層46、中間層47、および第2メッキ層48とが積層された積層構造を有する。第1メッキ層46は第1メッキ層36と、中間層47は中間層37と、第2メッキ層48は第2メッキ層38と同様であるから、第1メッキ層46、中間層47、および第2メッキ層48の説明を省略する。   The conductive plate 4 has the same laminated structure as each electrode terminal 3. That is, the conductive plate 4 has a laminated structure in which the first plating layer 46, the intermediate layer 47, and the second plating layer 48 are laminated. Since the first plating layer 46 is the same as the first plating layer 36, the intermediate layer 47 is the intermediate layer 37, and the second plating layer 48 is the same as the second plating layer 38, the first plating layer 46, the intermediate layer 47, and Description of the second plating layer 48 is omitted.

複数のワイヤ5はそれぞれ、半導体素子2に形成された図示しない電極と、電極端子3とにボンディングされている。これにより、ワイヤ5は、半導体素子2と各電極端子3とを導通させている。ワイヤ5は、たとえば、Au、Cu、Alよりなる。   Each of the plurality of wires 5 is bonded to an electrode (not shown) formed on the semiconductor element 2 and the electrode terminal 3. Thereby, the wire 5 has electrically connected the semiconductor element 2 and each electrode terminal 3. The wire 5 is made of, for example, Au, Cu, or Al.

図7に示すように、半導体装置A1は、ハンダ82を用いて、回路基板81に実装される。ハンダ82は第1露出面31のみならず第2露出面32にも付着する。そのため、ハンダ82には、同図上側から視認されやすいフィレット821が形成されている。また、導電板4と回路基板81との間にハンダ82を形成してもよい。このようにすることで、半導体素子2にて発生した熱が導電板4とハンダ82とを通り回路基板81に伝わる。そのため、半導体素子2にて発生した熱を、速やかに半導体装置A1の外部に放出できる。さらに、半導体素子2が裏面導通をとる場合、回路基板81と電気的接続も可能となる。   As shown in FIG. 7, the semiconductor device A <b> 1 is mounted on the circuit board 81 using the solder 82. The solder 82 adheres not only to the first exposed surface 31 but also to the second exposed surface 32. Therefore, the solder 82 is formed with a fillet 821 that is easily visible from the upper side of the figure. Further, solder 82 may be formed between the conductive plate 4 and the circuit board 81. By doing so, heat generated in the semiconductor element 2 is transmitted to the circuit board 81 through the conductive plate 4 and the solder 82. Therefore, the heat generated in the semiconductor element 2 can be quickly released to the outside of the semiconductor device A1. Furthermore, when the semiconductor element 2 has back surface conduction, electrical connection to the circuit board 81 is also possible.

次に、半導体装置A1の製造方法について、図10A〜図14Dを参照しつつ説明する。   Next, a method for manufacturing the semiconductor device A1 will be described with reference to FIGS. 10A to 14D.

<電極端子および導電板の形成>
図10Aは、電極端子および導電板を形成する工程を示す要部平面図である。図10Bは、図10AのB−B線に沿う要部断面図である。図10Cは、図10AのC−C線に沿う要部断面図である。
<Formation of electrode terminal and conductive plate>
FIG. 10A is a plan view of relevant parts showing a step of forming electrode terminals and a conductive plate. FIG. 10B is a cross-sectional view of main parts along the line BB in FIG. 10A. FIG. 10C is a cross-sectional view of main parts along the line CC in FIG. 10A.

まず、これらの図に示す基材71を用意する。基材71は、たとえば、Cuもしくはステンレスよりなる。次に、基材71に、複数の電極端子3および複数の導電板4を形成する。基材71上にて、複数の電極端子3および複数の導電板4は、互いに離間している。より具体的には、基材71上にて、電極端子3a,3bは、互いに離間しつつ、方向xに沿って交互に配列される。基材71上にて、電極端子3c,3dは、互いに離間しつつ、方向xに沿って交互に配列される。一方、基材71上にて、電極端子3a,3cは、互いに離間しつつ、方向yに沿って交互に配列される。基材71上にて、電極端子3b,3dは、互いに離間しつつ、方向yに沿って交互に配列される。さらに、基材71上にて、各導電板4は、電極端子3a,3b,3c,3dに囲まれるように、配置される。電極端子3a,3b,3c,3dおよび導電板4はいずれも、基材71に当接している。   First, the base material 71 shown in these drawings is prepared. The base material 71 is made of, for example, Cu or stainless steel. Next, a plurality of electrode terminals 3 and a plurality of conductive plates 4 are formed on the base material 71. On the base material 71, the plurality of electrode terminals 3 and the plurality of conductive plates 4 are separated from each other. More specifically, on the base material 71, the electrode terminals 3a and 3b are alternately arranged along the direction x while being separated from each other. On the base material 71, the electrode terminals 3c and 3d are alternately arranged along the direction x while being separated from each other. On the other hand, on the base material 71, the electrode terminals 3a and 3c are alternately arranged along the direction y while being separated from each other. On the base material 71, the electrode terminals 3b and 3d are alternately arranged along the direction y while being separated from each other. Furthermore, on the base material 71, each conductive plate 4 is arrange | positioned so that it may be enclosed by electrode terminal 3a, 3b, 3c, 3d. The electrode terminals 3a, 3b, 3c, 3d and the conductive plate 4 are all in contact with the base material 71.

図10A、図10Bに示すように、基材71上にて、方向xに離間する電極端子3a,3bに挟まれた隙間721が形成されている。隙間721を挟む電極端子3a,3bは、距離w1だけ離間している。同様に、基材71上にて、方向xに離間する電極端子3c,3dに挟まれた同図に示す隙間722が形成されている。隙間722を挟む電極端子3c,3dは、距離w1だけ離間している。距離w1は、たとえば、20μm〜40μmである。図10A、図10Cに示すように、基材71上にて、方向yに離間する電極端子3a,3cに挟まれた同図に示す隙間723が形成されている。隙間723を挟む電極端子3a,3cは、距離w2だけ離間している。基材71上にて、方向yに離間する電極端子3b,3dに挟まれた同図に示す隙間724が形成されている。隙間724を挟む電極端子3b,3dは、距離w2だけ離間している。距離w2は、たとえば、120μm〜160μmである。   As shown in FIGS. 10A and 10B, a gap 721 is formed on the base material 71 so as to be sandwiched between the electrode terminals 3 a and 3 b that are separated in the direction x. The electrode terminals 3a and 3b sandwiching the gap 721 are separated by a distance w1. Similarly, a gap 722 shown in the figure is formed on the base 71 between the electrode terminals 3c and 3d spaced apart in the direction x. The electrode terminals 3c and 3d sandwiching the gap 722 are separated by a distance w1. The distance w1 is, for example, 20 μm to 40 μm. As shown in FIGS. 10A and 10C, a gap 723 shown in the figure is formed on the base 71 between the electrode terminals 3 a and 3 c that are separated in the direction y. The electrode terminals 3a and 3c sandwiching the gap 723 are separated by a distance w2. On the base material 71, a gap 724 shown in the figure is formed between the electrode terminals 3b and 3d separated in the direction y. The electrode terminals 3b and 3d sandwiching the gap 724 are separated by a distance w2. The distance w2 is, for example, 120 μm to 160 μm.

複数の電極端子3および複数の導電板4の基材71への形成は、電鋳法を用いる。電鋳法を用いる際、基材71は、電流を流すための導体として機能する。複数の電極端子3および複数の導電板4は電鋳法を用いて形成されるため、いずれも、基材71の側の面を底面とする錐台状となるのが一般的であるが、種々の断面形状となりうる。上述のように、各電極端子3は、第1メッキ層36と、中間層37と、第2メッキ層38が互いに積層された積層構造を有する。同様に、各導電板4は、第1メッキ層46と、中間層47と、第2メッキ層48が互いに積層された積層構造を有する。第1メッキ層36と第1メッキ層46、中間層37と中間層47、第2メッキ層38と第2メッキ層48は、それぞれ、同一の材料よりなる。第1メッキ層36および第1メッキ層46は、同時に形成される。中間層37および中間層47は同時に形成される。第2メッキ層38および第2メッキ層48は同時に形成される。   Formation of the plurality of electrode terminals 3 and the plurality of conductive plates 4 on the base material 71 uses an electroforming method. When the electroforming method is used, the base material 71 functions as a conductor for passing a current. Since the plurality of electrode terminals 3 and the plurality of conductive plates 4 are formed using an electroforming method, both of them are generally in the shape of a frustum having the base 71 side surface as a bottom surface. Various cross-sectional shapes are possible. As described above, each electrode terminal 3 has a laminated structure in which the first plating layer 36, the intermediate layer 37, and the second plating layer 38 are laminated with each other. Similarly, each conductive plate 4 has a laminated structure in which a first plating layer 46, an intermediate layer 47, and a second plating layer 48 are laminated with each other. The first plating layer 36 and the first plating layer 46, the intermediate layer 37 and the intermediate layer 47, the second plating layer 38 and the second plating layer 48 are made of the same material. The first plating layer 36 and the first plating layer 46 are formed simultaneously. The intermediate layer 37 and the intermediate layer 47 are formed simultaneously. The second plating layer 38 and the second plating layer 48 are formed simultaneously.

<半導体素子およびワイヤの形成>
図11Aは、図10Aに続く半導体素子およびワイヤを形成する工程を示す要部平面図である。図11Bは、図11AのB−B線に沿う要部断面図である。図11Cは、図11AのC−C線に沿う要部断面図である。
<Formation of semiconductor elements and wires>
FIG. 11A is a plan view of a principal part showing a step of forming a semiconductor element and a wire following FIG. 10A. FIG. 11B is a cross-sectional view of main parts along the line BB in FIG. 11A. FIG. 11C is a cross-sectional view of main parts along the line CC in FIG. 11A.

次に、図11A〜図11Cに示すように、基材71に複数の半導体素子2を配置する。より具体的には、各導電板4に複数の半導体素子2を一つずつ接合する。半導体素子2を導電板4に接合するには、たとえば導電性の接着剤を用いることができる。次に、半導体素子2に形成された図示しない電極と、隣接する電極端子3とに、ワイヤ5をボンディングする。   Next, as shown in FIGS. 11A to 11C, a plurality of semiconductor elements 2 are arranged on the base material 71. More specifically, a plurality of semiconductor elements 2 are bonded to each conductive plate 4 one by one. In order to join the semiconductor element 2 to the conductive plate 4, for example, a conductive adhesive can be used. Next, the wire 5 is bonded to the electrode (not shown) formed on the semiconductor element 2 and the adjacent electrode terminal 3.

<樹脂層の形成>
図12Aは、図11Aに続く樹脂層を形成する工程を示す要部平面図(一部透視化)である。図12Bは、図12AのB−B線に沿う要部断面図である。図12Cは、図12AのC−C線に沿う要部断面図である。
<Formation of resin layer>
FIG. 12A is a plan view (partially see through) of relevant parts showing a step of forming a resin layer subsequent to FIG. 11A. 12B is a cross-sectional view of main parts along the line BB in FIG. 12A. FIG. 12C is a cross-sectional view of a principal part taken along line CC in FIG. 12A.

次に、図12A〜図12Cに示すように、基材71に樹脂層74を形成する。樹脂層74は、半導体素子2と、複数の電極端子3と、複数の導電板4とを覆っている。また、樹脂層74は、隙間721〜724に配置された部位を有する。樹脂層74は、xy平面視において、たとえば数百〜数千個の半導体素子2を覆う程度の大きさである。   Next, as illustrated in FIGS. 12A to 12C, a resin layer 74 is formed on the base material 71. The resin layer 74 covers the semiconductor element 2, the plurality of electrode terminals 3, and the plurality of conductive plates 4. Further, the resin layer 74 has portions disposed in the gaps 721 to 724. The resin layer 74 is large enough to cover, for example, several hundred to several thousand semiconductor elements 2 in the xy plan view.

<基材の除去>
図13Aは、図12Aに続く基材を除去する工程を示す要部平面図(一部透視化)である。図13Bは、図13AのB−B線に沿う要部断面図である。図13Cは、図13AのC−C線に沿う要部断面図である。図13Dは、基材を除去する工程を示す要部底面図である。
<Removal of base material>
FIG. 13A is a plan view (partially see through) of the principal part showing the step of removing the base material following FIG. 12A. FIG. 13B is a cross-sectional view of the main part along the line BB in FIG. 13A. FIG. 13C is a cross-sectional view of main parts along the line CC in FIG. 13A. FIG. 13D is a bottom view of relevant parts showing a step of removing the base material.

次に、図13A〜図13Dに示すように、樹脂層74から基材71を取り除く。基材71を取り除くには、基材71を構成する材料のみを選択的に取り除くエッチング処理を行う。図13Bに示すように、基材71と中間層37との間には、それぞれ、第1メッキ層36が介在している。そのため、基材71および中間層37を構成する材料が同一であっても、第1メッキ層36がエッチングに対するバリアとなり、中間層37が除去されない。同様に、基材71および中間層47を構成する材料が同一であっても、第1メッキ層46がエッチングに対するバリアとなり、中間層47が除去されない。基材71を取り除くことにより、複数の電極端子3および複数の導電板4が樹脂層から露出する。このようにして、複数の電極端子3および複数の導電板4が樹脂層74から露出した中間体76を得ることができる。   Next, as shown in FIGS. 13A to 13D, the base material 71 is removed from the resin layer 74. In order to remove the base material 71, an etching process for selectively removing only the material constituting the base material 71 is performed. As shown in FIG. 13B, the first plating layer 36 is interposed between the base material 71 and the intermediate layer 37, respectively. Therefore, even if the materials constituting the base material 71 and the intermediate layer 37 are the same, the first plating layer 36 serves as a barrier against etching, and the intermediate layer 37 is not removed. Similarly, even if the materials constituting the base material 71 and the intermediate layer 47 are the same, the first plating layer 46 serves as a barrier against etching, and the intermediate layer 47 is not removed. By removing the base material 71, the plurality of electrode terminals 3 and the plurality of conductive plates 4 are exposed from the resin layer. In this way, an intermediate body 76 in which the plurality of electrode terminals 3 and the plurality of conductive plates 4 are exposed from the resin layer 74 can be obtained.

<樹脂部への分離>
図14Aは、図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部平面図(一部透視化)である。図14Bは、図14AのB−B線に沿う要部断面図である。図14Cは、図14AのC−C線に沿う要部断面図である。図14Dは、樹脂層を樹脂部へ分離する工程を示す要部底面図である。
<Separation into resin part>
FIG. 14A is a principal part plan view (partially see through) showing a process of separating the resin layer subsequent to FIG. 13A into a resin part. FIG. 14B is a cross-sectional view of the main part along the line BB in FIG. 14A. FIG. 14C is a cross-sectional view of main parts along the line CC in FIG. 14A. FIG. 14D is a main part bottom view showing a step of separating the resin layer into resin parts.

次に、図14A〜図14Dに示すように、樹脂層74を、複数の樹脂部1に分離する。樹脂層74を複数の樹脂部1に分離するには、レーザ77を樹脂層74に照射する。レーザ77を樹脂層74に照射する際、図13A〜図13Dに示した中間体76を、真空吸引ステージ78(図14A、図14Dでは省略)に保持させる。中間体76は、複数の電極端子3が露出している側を真空吸引ステージ78に向けて配置される。真空吸引ステージ78には、複数のレーザ退避溝781と、図示しない複数の吸引孔とが形成されている。中間体76が真空吸引ステージ78に保持された状態では、レーザ退避溝781は、方向z視において隙間721〜724と重なる。レーザ退避溝781は、レーザ77が真空吸引ステージ78に照射されても、真空吸引ステージ78の表面が損傷しないようにするためのものである。   Next, as illustrated in FIGS. 14A to 14D, the resin layer 74 is separated into a plurality of resin portions 1. In order to separate the resin layer 74 into the plurality of resin portions 1, the laser layer 77 is irradiated with a laser 77. When irradiating the resin layer 74 with the laser 77, the intermediate body 76 shown in FIGS. 13A to 13D is held on a vacuum suction stage 78 (not shown in FIGS. 14A and 14D). The intermediate body 76 is arranged with the side where the plurality of electrode terminals 3 are exposed facing the vacuum suction stage 78. The vacuum suction stage 78 has a plurality of laser retracting grooves 781 and a plurality of suction holes (not shown). In a state where the intermediate body 76 is held by the vacuum suction stage 78, the laser retracting groove 781 overlaps the gaps 721 to 724 in the direction z. The laser retracting groove 781 is for preventing the surface of the vacuum suction stage 78 from being damaged even when the laser 77 is irradiated on the vacuum suction stage 78.

本実施形態において、レーザ77を照射する方向は、図14B、図14Cの上側から下側に向かう方向、すなわち、方向zのうち樹脂層74から複数の電極端子3に向かう方向である。レーザ77の波長は、樹脂層74を除去し且つ電極端子3を除去させない範囲に属する。当該範囲は、たとえば、532〜1064nmである。このような波長のレーザ77としては、YAGレーザや半波長のグリーンレーザが挙げられる。レーザ77のスポット径は、たとえば、20μm〜30μmである。   In the present embodiment, the direction of irradiating the laser 77 is the direction from the upper side to the lower side of FIGS. 14B and 14C, that is, the direction from the resin layer 74 to the plurality of electrode terminals 3 in the direction z. The wavelength of the laser 77 belongs to a range in which the resin layer 74 is removed and the electrode terminal 3 is not removed. The range is, for example, 532 to 1064 nm. Examples of the laser 77 having such a wavelength include a YAG laser and a half wavelength green laser. The spot diameter of the laser 77 is, for example, 20 μm to 30 μm.

レーザ77を樹脂層74に照射することにより、樹脂層74に、複数の第1の溝741と複数の第2の溝742とが形成される。各第1の溝741は、方向yに沿って延び、且つ、隙間721,722を通る。一方、各第2の溝742は、方向xに沿って延び、且つ、隙間723,724を通る。レーザ77を1回ないし複数回(たとえば4、5回)ほど走査させると、第1の溝741および第2の溝742が樹脂層74を貫通する。複数の第1の溝741および複数の第2の溝742が樹脂層74を貫通することにより、樹脂層74が複数の樹脂部1に分離される。   By irradiating the resin layer 74 with the laser 77, a plurality of first grooves 741 and a plurality of second grooves 742 are formed in the resin layer 74. Each first groove 741 extends along the direction y and passes through the gaps 721 and 722. On the other hand, each second groove 742 extends along the direction x and passes through the gaps 723 and 724. When the laser 77 is scanned once or a plurality of times (for example, 4 or 5 times), the first groove 741 and the second groove 742 penetrate the resin layer 74. The plurality of first grooves 741 and the plurality of second grooves 742 penetrate the resin layer 74, whereby the resin layer 74 is separated into the plurality of resin portions 1.

各第1の溝741の方向xにおける最小の寸法W1は、距離w1より大きいことが好ましい。寸法W1は、たとえば、40μm〜70μmである。寸法W1を距離w1より大きくすることで、複数の電極端子3はいずれも、側面14から露出することとなる。また、電極端子3には、樹脂部1の側面14から突出する突出部34が形成される。一方、各第2の溝742の方向yにおける最小の寸法W2は、距離w2より小さい。   The minimum dimension W1 in the direction x of each first groove 741 is preferably larger than the distance w1. The dimension W1 is, for example, 40 μm to 70 μm. By making the dimension W1 larger than the distance w1, the plurality of electrode terminals 3 are all exposed from the side surface 14. Further, the electrode terminal 3 is formed with a protruding portion 34 protruding from the side surface 14 of the resin portion 1. On the other hand, the minimum dimension W2 in the direction y of each second groove 742 is smaller than the distance w2.

樹脂部1の側面14は、レーザ77が照射され樹脂層74の一部が除去されることにより形成されたものである。そのため、上述のように(図9参照)、側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面となりやすい。本実施形態では、樹脂層74を構成する材料には、シリカが含まれている。レーザ77が照射されることにより、樹脂層74を構成する材料に含まれるシリカが溶融し、複数の球状のシリカ11として側面14にて露出する。図15の91は、樹脂層74と同一材料からなる物をダイシングブレードで切断したときの切断面、図15の92は、樹脂層74と同一材料からなる物をレーザを照射することにより切断したときの切断面を示す。同図に示すように、92に示す切断面は、91に示す切断面に比べ、凹凸を有する。   The side surface 14 of the resin part 1 is formed by irradiating a laser 77 and removing a part of the resin layer 74. Therefore, as described above (see FIG. 9), the side surface 14 tends to be a rough surface having a height difference larger than the height difference of the bottom surface 15 over the entire surface. In the present embodiment, the material constituting the resin layer 74 includes silica. By irradiating the laser 77, silica contained in the material constituting the resin layer 74 is melted and exposed as a plurality of spherical silica 11 on the side surface 14. 15 in FIG. 15 is a cut surface when an object made of the same material as the resin layer 74 is cut with a dicing blade, and 92 in FIG. 15 is cut by irradiating the object made of the same material as the resin layer 74 with a laser. The cut surface is shown. As shown in the figure, the cut surface shown by 92 has irregularities as compared to the cut surface shown by 91.

本実施形態においては、レーザ77を照射する方向は、図14B、図14Cの上側から下側に向かう方向である。そのため、上述のように(図7参照)、側面14は、主面13となめらかにつながりやすい。また、側面14は、底面15と鋭角をなすように方向zに対しわずかに傾斜するテーパ状となりやすい。   In the present embodiment, the direction of irradiating the laser 77 is the direction from the upper side to the lower side of FIGS. 14B and 14C. Therefore, as described above (see FIG. 7), the side surface 14 is easily connected to the main surface 13 smoothly. Further, the side surface 14 tends to be tapered with a slight inclination with respect to the direction z so as to form an acute angle with the bottom surface 15.

以上のように、半導体装置A1を製造する。   As described above, the semiconductor device A1 is manufactured.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

本実施形態においては、図14B、図14Cに示したように、レーザ77を照射し第1の溝741および第2の溝742を形成することにより、樹脂層74を複数の樹脂部1に分離している。本実施形態では、樹脂層74を複数の樹脂部1に分離するために、ダイシングブレードを用いていない。ダイシングブレードを用いた場合には、水を使用するため、水を乾燥させる手間を要する。また、水流圧や乾燥時の遠心力、空気の吹きつけ力で、樹脂部1が飛散しないように、強固に保持する必要がある。一方、本実施形態によると、樹脂層74を複数の樹脂部1に分離するのにレーザ77を照射するため、水を必要としない。そのため、樹脂層74を複数の樹脂部1に分離した後に水分を乾燥させる手間を省け、分離させる際の外力がほとんど加わらないので保持力が少なくて済む。したがって本実施形態にかかる方法は、半導体装置A1の生産性の向上を図ることができ、かつ、樹脂部1に対する保持力が確保困難な非常に小さい製品に対して有効性が高い。   In this embodiment, as shown in FIGS. 14B and 14C, the resin layer 74 is separated into a plurality of resin portions 1 by irradiating a laser 77 to form the first groove 741 and the second groove 742. doing. In the present embodiment, no dicing blade is used to separate the resin layer 74 into a plurality of resin portions 1. When a dicing blade is used, since water is used, it takes time to dry the water. Moreover, it is necessary to hold | maintain firmly so that the resin part 1 may not be scattered by water flow pressure, the centrifugal force at the time of drying, and the blowing force of air. On the other hand, according to the present embodiment, since the laser 77 is irradiated to separate the resin layer 74 into the plurality of resin portions 1, no water is required. Therefore, the labor of drying the moisture after separating the resin layer 74 into the plurality of resin portions 1 can be saved, and the external force at the time of separation is hardly applied, so that the holding force is small. Therefore, the method according to the present embodiment can improve the productivity of the semiconductor device A1, and is highly effective for a very small product in which it is difficult to secure the holding force for the resin portion 1.

本実施形態かかる製造方法は、電極端子3にバリが発生するのを防止しつつ、且つ、実装状態を容易に把握できる半導体装置を製造するのに適する。その理由はつぎのとおりである。   The manufacturing method according to the present embodiment is suitable for manufacturing a semiconductor device that can prevent a burr from being generated in the electrode terminal 3 and can easily grasp the mounting state. The reason is as follows.

本実施形態においては、電極端子3は電鋳法を用いて形成されているため、もともとバリが発生していない。また、レーザ77を用いて樹脂層74を複数の樹脂部1に分離しており、ダイシングブレードを用いていない。そのため、電極端子3にバリが発生しない。   In this embodiment, since the electrode terminal 3 is formed using an electroforming method, no burr is originally generated. Further, the resin layer 74 is separated into a plurality of resin portions 1 using a laser 77, and a dicing blade is not used. Therefore, no burr is generated in the electrode terminal 3.

レーザ77を樹脂層74に照射することにより第1の溝741を形成すると、樹脂層74にて形成される第1の溝741の位置が、所望の位置からわずかにずれることがある。また、レーザ77を樹脂層74に照射することにより第1の溝741を形成すると、第1の溝741の方向xにおける幅が、所望の幅からずれることがある。そのため、本実施形態では、これらのずれを考慮して、第1の溝741の方向xにおける幅が距離w1より大きい値となるように、各第1の溝741を形成している。これにより、第1の溝741の位置が所望の位置からずれても、もしくは、第1の溝741の方向xにおける幅が所望の幅からずれても、第1の溝741の方向xにおける幅が距離w1より大きくすることが可能となっている。実際、図14Aに示すように、第1の溝741の方向xにおける幅は、距離w1より大きい寸法W1となっている。その結果、より確実に電極端子3を側面14から露出させることが可能となる。電極端子3が側面14から露出していると、図7に示すように、ハンダ82には同図上側から視認されやすいフィレット821を形成できる。したがって、本実施形態にかかる製造方法は、実装状態を容易に把握できる半導体装置を製造するのに適する。   When the first groove 741 is formed by irradiating the resin layer 74 with the laser 77, the position of the first groove 741 formed in the resin layer 74 may slightly shift from a desired position. In addition, when the first groove 741 is formed by irradiating the resin layer 74 with the laser 77, the width in the direction x of the first groove 741 may deviate from a desired width. Therefore, in the present embodiment, in consideration of these deviations, each first groove 741 is formed so that the width in the direction x of the first groove 741 is larger than the distance w1. As a result, even if the position of the first groove 741 is deviated from the desired position or the width of the first groove 741 in the direction x is deviated from the desired width, the width of the first groove 741 in the direction x. Can be larger than the distance w1. Actually, as shown in FIG. 14A, the width in the direction x of the first groove 741 is a dimension W1 larger than the distance w1. As a result, the electrode terminal 3 can be more reliably exposed from the side surface 14. When the electrode terminal 3 is exposed from the side surface 14, as shown in FIG. 7, a fillet 821 that can be easily seen from the upper side of the figure can be formed on the solder 82. Therefore, the manufacturing method according to the present embodiment is suitable for manufacturing a semiconductor device that can easily grasp the mounting state.

以上より、本実施形態かかる製造方法は、電極端子3にバリが発生するのを防止しつつ、且つ、実装状態を容易に把握できる半導体装置を製造するのに適する。   As described above, the manufacturing method according to the present embodiment is suitable for manufacturing a semiconductor device that can prevent a burr from being generated in the electrode terminal 3 and can easily grasp the mounting state.

従来のように、ダイシングブレードを用いて樹脂層74をダイシングする場合には、電極端子3にバリが発生するのを抑制するため、樹脂層74の方向yに沿う切断速度が制限される。そのため、従来では、バリがほとんど発生しない程度の遅い切断速度で、樹脂層74をダイシングしていた。しかしながら、本実施形態では、樹脂層74を複数の樹脂部1に分離するためにはレーザ77を照射するため、そもそもバリが発生しない。よって、樹脂層74の方向yに沿う切断速度は、電極端子3に生じうるバリの発生の有無に関係なく、決定することができる。そのため、本実施形態にかかる方法は、方向yに沿う樹脂層74の切断速度を向上させるのに適する。したがって、本実施形態にかかる方法は、半導体装置の生産性の向上を図るのに適する。   When the resin layer 74 is diced using a dicing blade as in the past, the cutting speed along the direction y of the resin layer 74 is limited in order to suppress the generation of burrs at the electrode terminals 3. For this reason, conventionally, the resin layer 74 is diced at a slow cutting speed such that almost no burrs are generated. However, in the present embodiment, in order to separate the resin layer 74 into the plurality of resin portions 1, since the laser 77 is irradiated, no burrs are generated in the first place. Therefore, the cutting speed along the direction y of the resin layer 74 can be determined regardless of the presence or absence of burrs that may occur in the electrode terminals 3. Therefore, the method according to the present embodiment is suitable for improving the cutting speed of the resin layer 74 along the direction y. Therefore, the method according to the present embodiment is suitable for improving the productivity of the semiconductor device.

本実施形態では、レーザ77を照射する方向は、方向zのうち樹脂層74から複数の電極端子3に向かう方向である。このようにレーザ77を照射する場合、図7に示した寸法L1の値の変動幅は大きいが、寸法W1(電極端子3に近接する部位の第1の溝741の寸法)の変動幅はさほど大きくない。そのため、寸法L1の値より寸法W1の値の方がコントロールしやすい。したがって、本実施形態にかかる方法によれば、電極端子3が側面14から露出している半導体装置A1を製造しやすい。   In the present embodiment, the direction in which the laser 77 is irradiated is the direction from the resin layer 74 toward the plurality of electrode terminals 3 in the direction z. When irradiating the laser 77 in this way, the variation width of the value of the dimension L1 shown in FIG. 7 is large, but the variation width of the dimension W1 (the dimension of the first groove 741 in the part close to the electrode terminal 3) is so much. not big. Therefore, the value of the dimension W1 is easier to control than the value of the dimension L1. Therefore, according to the method according to the present embodiment, it is easy to manufacture the semiconductor device A1 in which the electrode terminal 3 is exposed from the side surface 14.

本実施形態においては、各電極端子3は第1露出面31を底面とする錐台状である。ハンダ82は各電極端子3の第2露出面32にも付着するため、図7の上側からハンダフィレット821が見えやすい。   In the present embodiment, each electrode terminal 3 has a frustum shape having the first exposed surface 31 as a bottom surface. Since the solder 82 also adheres to the second exposed surface 32 of each electrode terminal 3, the solder fillet 821 can be easily seen from the upper side of FIG.

次に、図20〜図22を用いて、本実施形態の変形例について説明する。図20、図21は、本実施形態の変形例にかかる半導体装置の斜視図である。図22は、本実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。   Next, a modified example of the present embodiment will be described with reference to FIGS. 20 and 21 are perspective views of a semiconductor device according to a modification of the present embodiment. FIG. 22 is a plan view (partially see through) of a semiconductor device according to a modification of the present embodiment.

これらの図に示す半導体装置A11は、4つの電極端子3a,3b,3c,3dに加え、さらに4つの電極端子3を備える点において、上述の半導体装置A1と異なる。側面14のうち方向xを向く面のみでなく、側面14のうち方向yを向く面からも電極端子3が突出している。半導体装置A11は、第1実施形態にて述べた製造方法と同様の方法により製造できる。半導体装置A11によっても、半導体装置A1に関して述べたのと同様に、視認性の高いハンダフィレットを各電極端子3に付着させることができる。   The semiconductor device A11 shown in these drawings differs from the above-described semiconductor device A1 in that it further includes four electrode terminals 3 in addition to the four electrode terminals 3a, 3b, 3c, and 3d. The electrode terminal 3 protrudes not only from the side surface 14 facing the direction x but also from the side surface 14 facing the direction y. The semiconductor device A11 can be manufactured by a method similar to the manufacturing method described in the first embodiment. Also with the semiconductor device A11, a solder fillet with high visibility can be attached to each electrode terminal 3 in the same manner as described regarding the semiconductor device A1.

次に、図23〜図31Dを用いて、本発明の第2実施形態について説明する。これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。   Next, a second embodiment of the present invention will be described with reference to FIGS. 23 to 31D. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.

図23は、本発明の第2実施形態にかかる半導体装置の斜視図である。図24は、本発明の第2実施形態にかかる半導体装置の斜視図である。図25は、本発明の第2実施形態にかかる半導体装置の正面図である。図26は、図25に示した半導体装置の底面図である。図27は、図25に示した半導体装置の左側面図である。図28は、図25に示した半導体装置の平面図(一部透視化)である。図29は、図28のXXIX−XXIX線に沿う断面図である。図30は、図28のXXX−XXX線に沿う断面図である。   FIG. 23 is a perspective view of a semiconductor device according to the second embodiment of the present invention. FIG. 24 is a perspective view of a semiconductor device according to the second embodiment of the present invention. FIG. 25 is a front view of a semiconductor device according to the second embodiment of the present invention. 26 is a bottom view of the semiconductor device shown in FIG. 27 is a left side view of the semiconductor device shown in FIG. 28 is a plan view (partially see through) of the semiconductor device shown in FIG. 29 is a cross-sectional view taken along line XXIX-XXIX in FIG. 30 is a cross-sectional view taken along line XXX-XXX in FIG.

本実施形態は、樹脂層74を複数の樹脂部1に分離する工程における、樹脂層74に対しレーザ77を照射する方向が、第1実施形態と反対となっている。   In the present embodiment, the direction in which the laser 77 is applied to the resin layer 74 in the step of separating the resin layer 74 into the plurality of resin portions 1 is opposite to that in the first embodiment.

本実施形態にかかる半導体装置A2は、樹脂部1と、半導体素子2と、4つの電極端子3と、導電板4と、4本のワイヤ5と、を備える。半導体素子2、電極端子3、導電板4、ワイヤ5の各構成は、第1実施形態における構成と同様であるから、説明を省略する。   The semiconductor device A2 according to the present embodiment includes a resin portion 1, a semiconductor element 2, four electrode terminals 3, a conductive plate 4, and four wires 5. Since each structure of the semiconductor element 2, the electrode terminal 3, the conductive plate 4, and the wire 5 is the same as that in the first embodiment, the description thereof is omitted.

図29に示すように、樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを覆っている。樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを保護するためのものである。樹脂部1は、たとえば、エポキシ樹脂よりなる。本実施形態では、樹脂部1は、球状のシリカ11を複数含む(図9参照、本実施形態では図示略)。樹脂部1は、主面13と、側面14と、底面15とを有する。   As shown in FIG. 29, the resin portion 1 covers the semiconductor element 2, the electrode terminal 3, the conductive plate 4, and the wire 5. The resin portion 1 is for protecting the semiconductor element 2, the electrode terminal 3, the conductive plate 4, and the wire 5. The resin part 1 consists of an epoxy resin, for example. In the present embodiment, the resin portion 1 includes a plurality of spherical silicas 11 (see FIG. 9, not shown in the present embodiment). The resin part 1 has a main surface 13, a side surface 14, and a bottom surface 15.

主面13および底面15はいずれも平面状であり、互いに反対側を向く。図28によく表れているように、側面14は、方向z視において、半導体素子2を囲んでいる。図29に示すように、側面14は、主面13および底面15につながる。本実施形態において、側面14は、底面15となめらかにつながる。側面14は、底面15と鈍角をなすように方向zに対しわずかに傾斜するテーパ状である。側面14のうち主面13から底面15に至る部位の方向xにおける寸法L4(図25参照)は、たとえば、10μm〜20μmである。側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面である。本実施形態においてもさらに、側面14では全体にわたって、球状のシリカ11が複数露出している(図9参照、本実施形態では図示略)。   The main surface 13 and the bottom surface 15 are both planar and face opposite sides. As clearly shown in FIG. 28, the side surface 14 surrounds the semiconductor element 2 in the direction z. As shown in FIG. 29, the side surface 14 is connected to the main surface 13 and the bottom surface 15. In the present embodiment, the side surface 14 is smoothly connected to the bottom surface 15. The side surface 14 has a tapered shape that is slightly inclined with respect to the direction z so as to form an obtuse angle with the bottom surface 15. A dimension L4 (see FIG. 25) in the direction x of the portion from the main surface 13 to the bottom surface 15 of the side surface 14 is, for example, 10 μm to 20 μm. The side surface 14 is a rough surface having a height difference larger than the height difference of the bottom surface 15 throughout. Also in the present embodiment, a plurality of spherical silicas 11 are exposed over the entire side surface 14 (see FIG. 9, not shown in the present embodiment).

本実施形態において樹脂部1は、帯状の複数の隆起部16a,16b,16c,16dを含む。図25に示すように、隆起部16aは、側面14にて電極端子3aの突出部34から主面13にわたって、電極端子3aの突出部34が突出する方向に隆起する形状である。同様に、隆起部16bは、側面14にて電極端子3bの突出部34から主面13にわたって、電極端子3bの突出部34が突出する方向に隆起する形状である。同様に、隆起部16cは、側面14にて電極端子3cの突出部34から主面13にわたって、電極端子3cの突出部34が突出する方向に隆起する形状である。同様に、隆起部16dは、側面14にて電極端子3dの突出部34から主面13にわたって、電極端子3dの突出部34が突出する方向に隆起する形状である。なお、図では隆起部16a,16b,16c,16dを模式的に示している。隆起部16a,16b,16c,16dの角は図示したように尖っておらず、曲面状であってもよい。   In the present embodiment, the resin portion 1 includes a plurality of belt-like raised portions 16a, 16b, 16c, and 16d. As shown in FIG. 25, the protruding portion 16 a has a shape that protrudes from the protruding portion 34 of the electrode terminal 3 a to the main surface 13 in the side surface 14 in the direction in which the protruding portion 34 of the electrode terminal 3 a protrudes. Similarly, the protruding portion 16b has a shape that protrudes from the protruding portion 34 of the electrode terminal 3b to the main surface 13 on the side surface 14 in the protruding direction of the protruding portion 34 of the electrode terminal 3b. Similarly, the protruding portion 16 c has a shape that protrudes in the direction in which the protruding portion 34 of the electrode terminal 3 c protrudes from the protruding portion 34 of the electrode terminal 3 c to the main surface 13 on the side surface 14. Similarly, the protruding portion 16d has a shape protruding on the side surface 14 from the protruding portion 34 of the electrode terminal 3d to the main surface 13 in a direction in which the protruding portion 34 of the electrode terminal 3d protrudes. In the figure, the raised portions 16a, 16b, 16c, and 16d are schematically shown. The corners of the raised portions 16a, 16b, 16c, and 16d are not sharp as illustrated, and may be curved.

次に、半導体装置A2の製造方法について、図31A〜図31Dを参照しつつ説明する。本実施形態では、第1実施形態と同様に基材71を取り除く工程まで行い、図13A〜図13Dに示した中間体76を製造する。   Next, a method for manufacturing the semiconductor device A2 will be described with reference to FIGS. 31A to 31D. In the present embodiment, similarly to the first embodiment, the process of removing the base material 71 is performed, and the intermediate body 76 shown in FIGS. 13A to 13D is manufactured.

<樹脂部への分離>
図31Aは、樹脂層を樹脂部へ分離する工程を示す要部平面図である。図31Bは、図31AのB−B線に沿う要部断面図である。図31Cは、図31AのC−C線に沿う要部断面図である。図31Dは、樹脂層を樹脂部へ分離する工程を示す要部底面図(一部透視化)である。
<Separation into resin part>
FIG. 31A is a plan view of relevant parts showing a step of separating the resin layer into resin parts. FIG. 31B is a cross-sectional view of main parts along the line BB in FIG. 31A. FIG. 31C is a main-portion cross-sectional view along the line CC in FIG. 31A. FIG. 31D is an essential part bottom view (partially see through) showing the step of separating the resin layer into resin parts.

次に、図31A〜図31Dに示すように、樹脂層74を、複数の樹脂部1に分離する。樹脂層74を複数の樹脂部1に分離するには、レーザ77を樹脂層74に照射する。レーザ77を樹脂層74に照射する際、中間体76を、真空吸引ステージ78に保持させる。中間体76は、複数の電極端子3が露出している側の反対側を真空吸引ステージ78に向けて配置される。真空吸引ステージ78には、複数のレーザ退避溝781と、図示しない複数の吸引孔とが形成されている。中間体76が真空吸引ステージ78に保持された状態では、レーザ退避溝781は、方向z視において隙間721〜724と重なる。   Next, as shown in FIGS. 31A to 31D, the resin layer 74 is separated into a plurality of resin portions 1. In order to separate the resin layer 74 into the plurality of resin portions 1, the laser layer 77 is irradiated with a laser 77. When the resin layer 74 is irradiated with the laser 77, the intermediate body 76 is held on the vacuum suction stage 78. The intermediate body 76 is arranged with the side opposite to the side where the plurality of electrode terminals 3 are exposed facing the vacuum suction stage 78. The vacuum suction stage 78 has a plurality of laser retracting grooves 781 and a plurality of suction holes (not shown). In a state where the intermediate body 76 is held by the vacuum suction stage 78, the laser retracting groove 781 overlaps the gaps 721 to 724 in the direction z.

本実施形態において、レーザ77を照射する方向は、図31B、図31Cの上側から下側に向かう方向、すなわち、方向zのうち複数の電極端子3から樹脂層74に向かう方向である。レーザ77の波長は、樹脂層74を除去し且つ電極端子3を除去させない範囲に属する。当該範囲は、たとえば、532〜1064nmである。このような波長のレーザ77としては、YAGレーザや半波長のグリーンレーザが挙げられる。レーザ77のスポット径は、たとえば、20μm〜30μmである。   In the present embodiment, the direction of irradiating the laser 77 is the direction from the upper side to the lower side of FIGS. 31B and 31C, that is, the direction from the plurality of electrode terminals 3 to the resin layer 74 in the direction z. The wavelength of the laser 77 belongs to a range in which the resin layer 74 is removed and the electrode terminal 3 is not removed. The range is, for example, 532 to 1064 nm. Examples of the laser 77 having such a wavelength include a YAG laser and a half wavelength green laser. The spot diameter of the laser 77 is, for example, 20 μm to 30 μm.

レーザ77を樹脂層74に照射することにより、樹脂層74に、複数の第3の溝743と複数の第4の溝744とが形成される。各第3の溝743は、方向yに沿って延び、且つ、隙間721,722を通る。一方、各第4の溝744は、方向xに沿って延び、且つ、隙間723,724を通る。レーザ77を1回ないし複数回(たとえば4、5回)ほど走査させると、第3の溝743および第4の溝744が樹脂層74を貫通する。複数の第3の溝743および複数の第4の溝744が樹脂層74を貫通することにより、樹脂層74が複数の樹脂部1に分離される。   By irradiating the resin layer 74 with the laser 77, a plurality of third grooves 743 and a plurality of fourth grooves 744 are formed in the resin layer 74. Each third groove 743 extends along the direction y and passes through the gaps 721 and 722. On the other hand, each fourth groove 744 extends along the direction x and passes through the gaps 723 and 724. When the laser 77 is scanned once or a plurality of times (for example, 4, 5 times), the third groove 743 and the fourth groove 744 penetrate the resin layer 74. The plurality of third grooves 743 and the plurality of fourth grooves 744 penetrate the resin layer 74, whereby the resin layer 74 is separated into the plurality of resin portions 1.

各第3の溝743の方向xにおける最小の寸法W3は、距離w1より大きいことが好ましい。寸法W3は、たとえば、40μm〜70μmである。寸法W3を距離w1より大きくすることで、複数の電極端子3はいずれも、側面14から露出することとなる。また、電極端子3には、樹脂部1の側面14から突出する突出部34が形成される。一方、各第4の溝744の方向yにおける最小の寸法W4は、距離w2より小さい。   The minimum dimension W3 in the direction x of each third groove 743 is preferably larger than the distance w1. The dimension W3 is, for example, 40 μm to 70 μm. By making the dimension W3 larger than the distance w1, the plurality of electrode terminals 3 are all exposed from the side surface 14. Further, the electrode terminal 3 is formed with a protruding portion 34 protruding from the side surface 14 of the resin portion 1. On the other hand, the minimum dimension W4 in the direction y of each fourth groove 744 is smaller than the distance w2.

樹脂部1の側面14は、レーザ77が照射され樹脂層74の一部が除去されることにより形成されたものである。そのため、上述のように、側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面となりやすい。また、本実施形態においては、レーザ77を照射する方向は、方向zのうち複数の電極端子3から樹脂層74に向かう方向である。そのため、図29に示すように、側面14は、底面15となめらかにつながりやすい。また、側面14は、底面15と鈍角をなすように方向zに対しわずかに傾斜するテーパ状となりやすい。本実施形態では、レーザ77が突出部34に遮断され樹脂層74の一部が除去されず、樹脂部1には帯状の複数の隆起部16a,16b,16c,16dが形成される。本実施形態ではさらに、樹脂層74を構成する材料には、シリカが含まれている。レーザ77が照射されることにより、樹脂層74を構成する材料に含まれるシリカが溶融し、複数の球状のシリカ11として側面14にて露出する(図9参照、本実施形態では図示略)。   The side surface 14 of the resin part 1 is formed by irradiating a laser 77 and removing a part of the resin layer 74. Therefore, as described above, the side surface 14 tends to be a rough surface having a height difference larger than the height difference of the bottom surface 15 throughout. In the present embodiment, the direction of irradiation with the laser 77 is a direction from the plurality of electrode terminals 3 toward the resin layer 74 in the direction z. Therefore, as shown in FIG. 29, the side surface 14 is easily connected to the bottom surface 15 smoothly. Further, the side surface 14 tends to be tapered with a slight inclination with respect to the direction z so as to form an obtuse angle with the bottom surface 15. In the present embodiment, the laser 77 is blocked by the projecting portion 34 and a part of the resin layer 74 is not removed, and a plurality of belt-like raised portions 16 a, 16 b, 16 c, and 16 d are formed on the resin portion 1. In the present embodiment, the material constituting the resin layer 74 further includes silica. By irradiating the laser 77, the silica contained in the material constituting the resin layer 74 is melted and exposed as a plurality of spherical silica 11 on the side surface 14 (see FIG. 9, not shown in the present embodiment).

以上のように、半導体装置A2を製造する。   As described above, the semiconductor device A2 is manufactured.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

本実施形態においては、図31B、図31Cに示したように、レーザ77を照射し第3の溝743および第4の溝744を形成することにより、樹脂層74を複数の樹脂部1に分離している。本実施形態では、樹脂層74を複数の樹脂部1に分離するために、ダイシングブレードを用いていない。ダイシングブレードを用いた場合には、水を使用するため、水を乾燥させる手間を要する。また、水流圧や乾燥時の遠心力、空気の吹きつけ力で、樹脂部1が飛散しないように、強固に保持する必要がある。一方、本実施形態によると、樹脂層74を複数の樹脂部1に分離するのにレーザ77を照射するため、水を必要としない。そのため、樹脂層74を複数の樹脂部1に分離した後に水分を乾燥させる手間を省け、分離させる際の外力がほとんど加わらないので保持力が少なくて済む。したがって本実施形態にかかる方法は、半導体装置A2の生産性の向上を図ることができ、かつ、樹脂部1に対する保持力が確保困難な非常に小さい製品に対して有効性が高い。   In this embodiment, as shown in FIGS. 31B and 31C, the resin layer 74 is separated into a plurality of resin portions 1 by irradiating the laser 77 to form the third groove 743 and the fourth groove 744. doing. In the present embodiment, no dicing blade is used to separate the resin layer 74 into a plurality of resin portions 1. When a dicing blade is used, since water is used, it takes time to dry the water. Moreover, it is necessary to hold | maintain firmly so that the resin part 1 may not be scattered by water flow pressure, the centrifugal force at the time of drying, and the blowing force of air. On the other hand, according to the present embodiment, since the laser 77 is irradiated to separate the resin layer 74 into the plurality of resin portions 1, no water is required. Therefore, the labor of drying the moisture after separating the resin layer 74 into the plurality of resin portions 1 can be saved, and the external force at the time of separation is hardly applied, so that the holding force is small. Therefore, the method according to the present embodiment can improve the productivity of the semiconductor device A2, and is highly effective for a very small product in which it is difficult to secure the holding force for the resin portion 1.

第1実施形態において上述したのと同様の理由により、本実施形態かかる製造方法は、電極端子3にバリが発生するのを防止しつつ、且つ、実装状態を容易に把握できる半導体装置を製造するのに適する。   For the same reason as described above in the first embodiment, the manufacturing method according to this embodiment manufactures a semiconductor device that can prevent a burr from being generated in the electrode terminal 3 and can easily grasp the mounting state. Suitable for

第1実施形態において上述したのと同様の理由により、本実施形態によると、樹脂層74の方向yに沿う切断速度を向上させることができる。したがって、本実施形態にかかる方法は、半導体装置の生産性の向上を図るのに適する。   For the same reason as described above in the first embodiment, according to this embodiment, the cutting speed along the direction y of the resin layer 74 can be improved. Therefore, the method according to the present embodiment is suitable for improving the productivity of the semiconductor device.

次に、図32〜図34を用いて、本実施形態の変形例について説明する。図32、図33は、本実施形態の変形例にかかる半導体装置の斜視図である。図34は、本実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。   Next, a modified example of the present embodiment will be described with reference to FIGS. 32 and 33 are perspective views of a semiconductor device according to a modification of the present embodiment. FIG. 34 is a plan view (partially see through) of a semiconductor device according to a modification of the present embodiment.

これらの図に示す半導体装置A21は、4つの電極端子3a,3b,3c,3dに加え、さらに4つの電極端子3を備える点において、上述の半導体装置A2と異なる。側面14のうち方向xを向く面のみでなく、側面14のうち方向yを向く面からも電極端子3が突出している。また、半導体装置A21において樹脂部1は、側面14のうち方向yを向く面にて隆起する複数の隆起部16を含む。半導体装置A21は、第2実施形態にて述べた製造方法と同様の方法により製造できる。半導体装置A21によっても、半導体装置A2に関して述べたのと同様に、視認性の高いハンダフィレットを各電極端子3に付着させることができる。   The semiconductor device A21 shown in these drawings is different from the above-described semiconductor device A2 in that it further includes four electrode terminals 3 in addition to the four electrode terminals 3a, 3b, 3c, and 3d. The electrode terminal 3 protrudes not only from the side surface 14 facing the direction x but also from the side surface 14 facing the direction y. Further, in the semiconductor device A <b> 21, the resin portion 1 includes a plurality of raised portions 16 that are raised on the side 14 facing the direction y. The semiconductor device A21 can be manufactured by a method similar to the manufacturing method described in the second embodiment. Also with the semiconductor device A21, a solder fillet with high visibility can be attached to each electrode terminal 3 in the same manner as described for the semiconductor device A2.

本発明の範囲は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。   The scope of the present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways.

基材に各電極端子を形成するのに、電鋳法を用いなくてもよい。たとえば、金属箔積層法や、金属ナノペースト印刷や、描画法を用いて、各電極端子を基材に形成してもよい。この場合、電極端子は、錐台状、直方体状、逆錐台状、あるいは、くさび状のような形状になる。   Electroforming may not be used to form each electrode terminal on the substrate. For example, each electrode terminal may be formed on the substrate using a metal foil lamination method, metal nanopaste printing, or a drawing method. In this case, the electrode terminal has a frustum shape, a rectangular parallelepiped shape, an inverted frustum shape, or a wedge shape.

A1,A11,A2,A21 半導体装置
1 樹脂部
11 シリカ
13 主面
14 側面
15 底面
16,16a,16b,16c,16d 隆起部
2 半導体素子
3,3a,3b,3c,3d 電極端子
31 第1露出面
32 第2露出面
34 突出部
36 第1メッキ層
37 中間層
38 第2メッキ層
4 導電板
41 露出面
46 第1メッキ層
47 中間層
48 第2メッキ層
5 ワイヤ
71 基材
721〜724 隙間
74 樹脂層
741 第1の溝
742 第2の溝
743 第3の溝
744 第4の溝
76 中間体
77 レーザ
78 真空吸引ステージ
781 レーザ退避溝
81 回路基板
82 ハンダ
821 フィレット
L1,L2,L4 寸法
W1,W2,W3,W4 寸法
w1,w2 距離
A1, A11, A2, A21 Semiconductor device 1 Resin portion 11 Silica 13 Main surface 14 Side surface 15 Bottom surface 16, 16a, 16b, 16c, 16d Raised portion 2 Semiconductor element 3, 3a, 3b, 3c, 3d Electrode terminal 31 First exposure Surface 32 Second exposed surface 34 Projection 36 First plating layer 37 Intermediate layer 38 Second plating layer 4 Conductive plate 41 Exposed surface 46 First plating layer 47 Intermediate layer 48 Second plating layer 5 Wire 71 Base materials 721 to 724 74 Resin layer 741 1st groove 742 2nd groove 743 3rd groove 744 4th groove 76 Intermediate body 77 Laser 78 Vacuum suction stage 781 Laser retracting groove 81 Circuit board 82 Solder 821 Fillet L1, L2, L4 Dimensions W1 , W2, W3, W4 Dimensions w1, w2 Distance

Claims (24)

互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え
上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成し、
上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きく、
上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射し、
上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる、半導体装置の製造方法。
Forming a plurality of electrode terminals spaced apart from each other on a substrate;
Arranging a plurality of semiconductor elements on the substrate;
Forming a resin layer on the substrate having a portion disposed in a gap sandwiched between two adjacent electrode terminals among the plurality of electrode terminals, and covering the plurality of semiconductor elements;
Separating the resin layer into a plurality of resin portions each covering any of the plurality of semiconductor elements by irradiating a laser and forming a groove passing through the gap in the resin layer ,
In the separation step, the groove is formed to extend in a second direction intersecting a first direction that is a direction in which the two electrode terminals are separated from each other,
The dimension of the groove in the first direction is larger than the separation distance of the two electrode terminals in the first direction,
In the separating step, the laser is irradiated at a wavelength that removes the resin layer and does not remove the plurality of electrode terminals,
In the above-described separation to step, the two electrode terminals, respectively, Ru is exposed from one of the plurality of the resin portion, a method of manufacturing a semiconductor device.
互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え
上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成し、
上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きく、
上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射し、
上記分離する工程においては、上記複数の電極端子のいずれをも上記複数の樹脂部のいずれかから露出させる、半導体装置の製造方法。
Forming a plurality of electrode terminals spaced apart from each other on a substrate;
Arranging a plurality of semiconductor elements on the substrate;
Forming a resin layer on the substrate having a portion disposed in a gap sandwiched between two adjacent electrode terminals among the plurality of electrode terminals, and covering the plurality of semiconductor elements;
Separating the resin layer into a plurality of resin portions each covering any of the plurality of semiconductor elements by irradiating a laser and forming a groove passing through the gap in the resin layer ,
In the separation step, the groove is formed to extend in a second direction intersecting a first direction that is a direction in which the two electrode terminals are separated from each other,
The dimension of the groove in the first direction is larger than the separation distance of the two electrode terminals in the first direction,
In the separating step, the laser is irradiated at a wavelength that removes the resin layer and does not remove the plurality of electrode terminals,
In the above-described separation to process, any of the plurality of electrode terminals Ru also exposed from one of the plurality of the resin portion, a method of manufacturing a semiconductor device.
上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させる、請求項1または2に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein in the step of forming the plurality of electrode terminals on the base material, the plurality of electrode terminals are brought into contact with the base material. 互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え、
上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させ、
上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記樹脂層から上記複数の電極端子に向かう方向に、上記レーザを照射する、半導体装置の製造方法。
Forming a plurality of electrode terminals spaced apart from each other on a substrate;
Arranging a plurality of semiconductor elements on the substrate;
Forming a resin layer on the substrate having a portion disposed in a gap sandwiched between two adjacent electrode terminals among the plurality of electrode terminals, and covering the plurality of semiconductor elements;
Separating the resin layer into a plurality of resin portions each covering any of the plurality of semiconductor elements by irradiating a laser and forming a groove passing through the gap in the resin layer,
In the step of forming the plurality of electrode terminals on the substrate, the plurality of electrode terminals are brought into contact with the substrate,
A semiconductor device that irradiates the laser in a direction from the resin layer toward the plurality of electrode terminals in a thickness direction of the resin layer intersecting the first direction and the second direction in the separating step; Manufacturing method.
互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え、
上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させ、
上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記複数の電極端子から上記樹脂層に向かう方向に、上記レーザを照射する、半導体装置の製造方法。
Forming a plurality of electrode terminals spaced apart from each other on a substrate;
Arranging a plurality of semiconductor elements on the substrate;
Forming a resin layer on the substrate having a portion disposed in a gap sandwiched between two adjacent electrode terminals among the plurality of electrode terminals, and covering the plurality of semiconductor elements;
Separating the resin layer into a plurality of resin portions each covering any of the plurality of semiconductor elements by irradiating a laser and forming a groove passing through the gap in the resin layer,
In the step of forming the plurality of electrode terminals on the substrate, the plurality of electrode terminals are brought into contact with the substrate,
A semiconductor device that irradiates the laser in a direction from the plurality of electrode terminals toward the resin layer in a thickness direction of the resin layer intersecting the first direction and the second direction in the separating step; Manufacturing method.
上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成する、請求項4または5に記載の半導体装置の製造方法。 6. The manufacturing of a semiconductor device according to claim 4 , wherein, in the separating step, the groove is formed to extend in a second direction intersecting a first direction that is a direction in which the two electrode terminals are separated from each other. Method. 上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きい、請求項に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6 , wherein a dimension of the groove in the first direction is larger than a separation distance of the two electrode terminals in the first direction. 上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射する、請求項に記載の半導体装置の製造方法。 8. The method of manufacturing a semiconductor device according to claim 7 , wherein, in the separating step, the laser is irradiated with a wavelength that removes the resin layer and does not remove the plurality of electrode terminals. 上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる、請求項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8 , wherein in the separating step, the two electrode terminals are exposed from any one of the plurality of resin portions. 上記複数の半導体素子を配置する工程の前に、上記基材に複数の導電板を形成する工程を更に備え、
上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに配置する、請求項1ないし9のいずれかに記載の半導体装置の製造方法。
Before the step of arranging the plurality of semiconductor elements, further comprising a step of forming a plurality of conductive plates on the substrate,
The method for manufacturing a semiconductor device according to claim 1, wherein, in the step of arranging the plurality of semiconductor elements, each semiconductor element is arranged on any of the plurality of conductive plates.
上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに導通させる、請求項10に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 10, wherein, in the step of arranging the plurality of semiconductor elements, each semiconductor element is electrically connected to one of the plurality of conductive plates. 上記分離する工程の前に、上記樹脂層から上記基材を取り除く工程を更に備える、請求項1ないし11のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, further comprising a step of removing the base material from the resin layer before the step of separating. 上記取り除く工程においては、上記複数の電極端子を上記樹脂層から露出させる、請求項12に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 12, wherein in the removing step, the plurality of electrode terminals are exposed from the resin layer. 上記分離する工程においては、レーザ退避溝を有する真空吸引ステージに上記樹脂層を配置し、且つ、上記樹脂層のうち上記2つの電極端子に挟まれた部位を、上記レーザ退避溝に対向させる、請求項1ないし13のいずれかに記載の半導体装置の製造方法。   In the separating step, the resin layer is disposed on a vacuum suction stage having a laser retracting groove, and a portion of the resin layer sandwiched between the two electrode terminals is opposed to the laser retracting groove. A method for manufacturing a semiconductor device according to claim 1. 半導体素子と、
上記半導体素子に導通する複数の電極端子と、
上記半導体素子および上記複数の電極端子を覆い、且つ、上記半導体素子を囲む側面および上記側面につながる底面を有する樹脂部と、を備え、
上記複数の電極端子の各々は、上記底面に沿って広がる平板状であり、且つ、上記底面から露出する第1露出面を有し、
上記側面は全体にわたって、上記底面の高低差より大きい高低差を有する粗面である、半導体装置。
A semiconductor element;
A plurality of electrode terminals electrically connected to the semiconductor element;
A resin portion that covers the semiconductor element and the plurality of electrode terminals and has a side surface that surrounds the semiconductor element and a bottom surface that is connected to the side surface;
Each of the plurality of electrode terminals is a flat plate extending along the bottom surface, and has a first exposed surface exposed from the bottom surface,
The semiconductor device, wherein the side surface is a rough surface having a height difference larger than a height difference of the bottom surface.
上記樹脂部は、上記側面の全体にわたって上記側面にて露出する球状のシリカを複数含む、請求項15に記載の半導体装置。   The semiconductor device according to claim 15, wherein the resin portion includes a plurality of spherical silica exposed on the side surface over the entire side surface. 上記複数の電極端子はそれぞれ、上記側面から露出する第2露出面を有する、請求項15または16に記載の半導体装置。   The semiconductor device according to claim 15, wherein each of the plurality of electrode terminals has a second exposed surface exposed from the side surface. 上記複数の電極端子のいずれかは、上記側面から突出する突出部を含む、請求項17に記載の半導体装置。   18. The semiconductor device according to claim 17, wherein any one of the plurality of electrode terminals includes a protruding portion protruding from the side surface. 上記側面は、上記底面と鋭角をなすように上記底面と垂直である方向に対し傾斜し、
上記樹脂部は、上記側面になだらかにつながり且つ上記底面と反対側を向く主面を有する、請求項18に記載の半導体装置。
The side surface is inclined with respect to a direction perpendicular to the bottom surface so as to form an acute angle with the bottom surface,
The semiconductor device according to claim 18, wherein the resin portion has a main surface that is gently connected to the side surface and faces away from the bottom surface.
上記側面は、上記底面と鈍角をなすように上記底面と垂直である方向に対し傾斜し、且つ、上記底面となだらかにつながる、請求項18に記載の半導体装置。   The semiconductor device according to claim 18, wherein the side surface is inclined with respect to a direction perpendicular to the bottom surface so as to form an obtuse angle with the bottom surface, and is smoothly connected to the bottom surface. 上記樹脂部は、上記側面とつながり且つ上記底面と反対側を向く主面を有し、
上記樹脂部は、上記側面にて上記突出部から上記主面に向かって、上記突出部が突出する方向に隆起する帯状の隆起部を含む、請求項20に記載の半導体装置。
The resin part has a main surface that is connected to the side surface and faces away from the bottom surface,
21. The semiconductor device according to claim 20, wherein the resin portion includes a belt-like raised portion that protrudes in a direction in which the protruding portion protrudes from the protruding portion toward the main surface on the side surface.
上記複数の電極端子はいずれも、上記第1露出面を底面とする錐台状である、請求項15ないし21のいずれかに記載の半導体装置。   The semiconductor device according to claim 15, wherein each of the plurality of electrode terminals has a frustum shape with the first exposed surface as a bottom surface. 上記複数の電極端子は、上記第1露出面を構成する第1メッキ層と、上記第1メッキ層と異なる導体よりなり且つ上記第1メッキ層に積層された中間層と、上記中間層と異なる導体よりなり且つ上記中間層に積層された第2メッキ層と、を含む、請求項15ないし22のいずれかに記載の半導体装置。   The plurality of electrode terminals are different from the first plating layer constituting the first exposed surface, an intermediate layer made of a conductor different from the first plating layer and laminated on the first plating layer, and the intermediate layer The semiconductor device according to claim 15, further comprising: a second plating layer made of a conductor and laminated on the intermediate layer. 上記半導体素子が配置され且つ上記樹脂部に覆われた導電板を更に備え、
上記導電板は、上記底面に沿って延びる平板状であり、且つ、上記底面から露出している、請求項15ないし23のいずれかに記載の半導体装置。
A conductive plate on which the semiconductor element is disposed and covered with the resin portion;
The semiconductor device according to any one of claims 15 to 23, wherein the conductive plate has a flat plate shape extending along the bottom surface and is exposed from the bottom surface.
JP2010133961A 2010-06-11 2010-06-11 Semiconductor device and manufacturing method of semiconductor device Active JP5546363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010133961A JP5546363B2 (en) 2010-06-11 2010-06-11 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133961A JP5546363B2 (en) 2010-06-11 2010-06-11 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011258870A JP2011258870A (en) 2011-12-22
JP5546363B2 true JP5546363B2 (en) 2014-07-09

Family

ID=45474693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133961A Active JP5546363B2 (en) 2010-06-11 2010-06-11 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5546363B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225595A (en) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd Lead frame, semiconductor package, and manufacturing methods of lead frame and semiconductor package
JP7388911B2 (en) 2019-12-23 2023-11-29 ローム株式会社 Semiconductor device and its manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129473A (en) * 1991-11-06 1993-05-25 Sony Corp Resin-sealed surface-mounting semiconductor device
JP3786339B2 (en) * 2000-03-23 2006-06-14 株式会社三井ハイテック Manufacturing method of semiconductor device
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2004214265A (en) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd Semiconductor device and its manufacturing method
JP5034913B2 (en) * 2007-12-07 2012-09-26 住友金属鉱山株式会社 Semiconductor device manufacturing substrate and manufacturing method thereof
US8375577B2 (en) * 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package

Also Published As

Publication number Publication date
JP2011258870A (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5297139B2 (en) Wiring board and manufacturing method thereof
US20070226996A1 (en) Hybrid integrated circuit device and method of manufacturing the same
JP4495916B2 (en) Manufacturing method of semiconductor chip
JP2013161903A (en) Semiconductor device and method of manufacturing the same
TWI567894B (en) Chip package
TW201737430A (en) Lead frame and semiconductor device
JP5546363B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4308266B2 (en) Semiconductor device and manufacturing method thereof
JP2012028511A (en) Circuit board and its manufacturing method, circuit device and its manufacturing method, and conductive foil with insulation layer
JP7144157B2 (en) Semiconductor device and its manufacturing method
JP5389752B2 (en) Manufacturing method of electronic component package
TWI412113B (en) Ic package sacrificial structures for crack propagation confinement
KR20140081544A (en) semiconductor chip having protrusion, stacked package of the same and method of fabricating stacked package
US9196590B2 (en) Perforated electronic package and method of fabrication
KR20150046117A (en) Device and method of manufacturing the same
TWI792193B (en) Manufacturing method of semiconductor device and semiconductor device
JP2010021194A (en) Multilayer type semiconductor device and method of manufacturing the same
JP2010283204A (en) Method of manufacturing semiconductor device
JP2010135565A (en) Semiconductor device and production process of the same
JP2014090117A (en) Semiconductor device, semiconductor device mounting structure and semiconductor device manufacturing method
JP2004228142A (en) Semiconductor element and multi-chip package
TWI544582B (en) Verfahren zur herstellung von halbleiter-chips, montageverfahren und halbleiter-chip fuer senkrechte montage auf schaltungstraeger
JP2013055244A (en) Electronic component and manufacturing method therefor
JP2004228479A (en) Semiconductor device and manufacturing method for the semiconductor device
JP2010010653A (en) Circuit board, lead frame, semiconductor device, and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250