JP5543022B2 - データ処理装置内のローカル・キャッシュ構造に対して行われるアクセス動作を取り扱うための装置及び方法 - Google Patents
データ処理装置内のローカル・キャッシュ構造に対して行われるアクセス動作を取り扱うための装置及び方法 Download PDFInfo
- Publication number
- JP5543022B2 JP5543022B2 JP2013514780A JP2013514780A JP5543022B2 JP 5543022 B2 JP5543022 B2 JP 5543022B2 JP 2013514780 A JP2013514780 A JP 2013514780A JP 2013514780 A JP2013514780 A JP 2013514780A JP 5543022 B2 JP5543022 B2 JP 5543022B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- local
- access operation
- data
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
以下に、添付図面に図示されている実施形態を参照して、例示のみを目的として本発明をさらに詳しく説明する。
20 コア、プロセッサ・コア
22 メインテナンス回路
24 キャッシュ、データ・キャッシュ
26 メモリ管理装置(MMU)
30 設定状況レジスタ
40 プロセッサ、処理装置
50 コア
52 メインテナンス回路
54 キャッシュ、データ・キャッシュ
60 設定状況レジスタ
70 コヒーレント相互接続
75 共有メモリ、メモリ
80 ハイパーバイザ・ソフトウエア、ハイパーバイザ
90 仮想記憶装置
92 オペレーティング・システム
94 アプリケーション・プログラム
96 アプリケーション・プログラム
100 仮想記憶装置
102 オペレーティング・システム
104、106 アプリケーション・プログラム
300 処理装置、キャッシュ処理装置
305 メインテナンス回路
307 アクセス動作拡張ビット
310 ローカル・キャッシュ構造
325 メインテナンス回路
330 ローカル・キャッシュ構造
345 メインテナンス回路
350 ローカル・キャッシュ構造
360 コヒーレント相互接続
370 調整回路
380 割り当て履歴
Claims (19)
- データ処理装置であって、
共有メモリ内のデータへのアクセスを必要とするデータ処理動作を実行するための複数の処理装置を備える処理回路であって、複数の階層レベルのソフトウエアから成るソフトウエアを実行するように構成された処理回路と
アクセス動作拡張値を記憶保存するための設定状況記憶装置であって、前記アクセス動作拡張値が所定の階層レベルで実行されるソフトウエアによって設定及び設定解除される設定状況記憶装置と、
前記複数の処理装置による共有アクセス動作の取り扱いを調整するための共有アクセス調整回路と、を備え、
それぞれの前記処理装置は、その処理装置によるアクセスのために前記データのサブセットを記憶保存するための、それと関連付けられたローカル・キャッシュ構造と、前記ローカル・キャッシュ構造に対して行われるアクセス動作を取り扱うためのアクセス制御回路とを有し、
前記アクセス動作の少なくとも1つのタイプは、ローカル・アクセス動作又は前記共有アクセス動作として行われ、
前記共有アクセス動作を受けると、前記アクセス制御回路が前記関連付けられたローカル・キャッシュ構造へのローカル・アクセス動作を行うのに加えて前記共有アクセス調整回路に共有アクセス信号を送り、
前記ローカル・アクセス動作を受けると、前記ローカル・アクセス動作が前記所定の階層レベルよりも低い階層レベルにおいてソフトウエアにより実行されている場合、前記アクセス制御回路が、前記アクセス動作拡張値が設定されていなければ前記共有アクセス調整回路に共有アクセス信号を送ることなく前記関連付けられたローカル・キャッシュ構造に対してローカル・アクセス動作を行い、前記アクセス動作拡張値が設定されていれば前記ローカル・アクセス動作を共有アクセス動作として対処するように構成されるデータ処理装置。 - 前記少なくとも1つのタイプのアクセス動作が、前記ローカル・キャッシュ構造の少なくとも1つのエントリー内に保存されているデータの状態を更新するために行われるメインテナンス・アクセス動作を備えていることを特徴とする、請求項1記載のデータ処理装置。
- 前記メインテナンス・アクセス動作が、前記ローカル・キャッシュ構造の前記少なくとも1つのエントリーに関して、除去動作と無効化動作のうちの少なくとも1つを実行することを特徴とする、請求項2記載のデータ処理装置。
- 前記処理回路がその処理回路上での少なくとも1つの仮想記憶装置の作動実行をサポートするためにハイパーバイザ・ソフトウエアを作動させ、その仮想記憶装置が少なくとも1つのタイプのアクセス動作を行うことを特徴とする、請求項1から3のいずれか1項に記載のデータ処理装置。
- 前記少なくとも1つの仮想記憶装置のそれぞれが1つ以上のアプリケーション・プログラムを実行させるオペレーティング・システムを備えていることを特徴とする、請求項4記載のデータ処理装置。
- 前記ハイパーバイザ・ソフトウエアが前記オペレーティング・システムを前記複数の処理装置のうちの第1の処理装置から前記複数の処理装置のうちの第2の処理装置に移行させた場合に、前記ハイパーバイザ・ソフトウエアが前記アクセス動作拡張値を設定させることを特徴とする、請求項5記載のデータ処理装置。
- 前記アクセス動作拡張値の設定に続いて、前記アクセス制御回路が前記少なくとも1つの仮想記憶装置によって行われたすべてのローカル・アクセス動作を前記共有アクセス動作として対処するが、引き続き、前記ハイパーバイザ・ソフトウエアによって行われたローカル・アクセス動作をローカル・アクセス動作として取り扱うことを特徴とする、請求項6記載のデータ処理装置。
- 前記ローカル・キャッシュ構造が、前記データ処理動作のためのオペランド・データとして用いられたデータをキャッシュ化するためのデータ・キャッシュであることを特徴とする、請求項1から7のいずれか1項に記載のデータ処理装置。
- 前記ローカル・キャッシュ構造が、前記共有メモリ内のページ・テーブルから得られ、前記関連付けられた処理装置内で仮想アドレスから物理アドレスへの変換を行う際に用いられるページ・テーブル・データをキャッシュ化するための変換ルックアサイド・バッファを備えていることを特徴とする、請求項1から7のいずれか1項に記載のデータ処理装置。
- 前記ローカル・キャッシュ構造が、前記データ処理動作を定義するために用いられる命令をキャッシュ化するための命令キャッシュであることを特徴とする、請求項1から7のいずれか1項に記載のデータ処理装置。
- 前記共有アクセス調整回路が、前記共有アクセス信号に応答して、そのアクセス制御回路が前記共有アクセス信号を発行した処理装置以外の各処理装置に対してローカル・アクセス動作要求を一斉に送り、それによってそのローカル・アクセス動作がそれら各処理装置上で実行されることを特徴とする、請求項1から10のいずれか1項に記載のデータ処理装置。
- 前記共有アクセス調整回路が前記共有アクセス信号に応答して、そのローカル・キャッシュ構造が前記共有アクセス動作で識別されたデータを含んでいる可能性のある前記複数の処理装置のうちの処理装置のサブセットを判定して、そのサブセット内の処理装置のそれぞれにローカル・アクセス動作要求を送ることを特徴とする、請求項1から10のいずれか1項に記載の処理装置。
- 前記処理装置のうちの第1の処理装置によってメモリ・バリア動作が実行されると、前記処理装置のうちの前記第1の処理装置が、前記アクセス動作拡張値が設定されていれば、メモリ・バリア信号を送って前記メモリ・バリア動作を前記処理装置のうちの少なくとも1つの他の処理装置で実行させるようにすることを特徴とする、請求項1から12のいずれか1項記載のデータ処理装置。
- 前記処理装置のうちの前記第1の処理装置が前記メモリ・バリア信号を前記共有アクセス調整回路に送って、前記メモリ・バリア動作を前記処理装置のうちの前記少なくとも1つの処理装置上で実行させることを特徴とする、請求項13記載のデータ処理装置。
- 前記共有アクセス調整回路がキャッシュ・コヒーレンス・プロトコルを用いるキャッシュ・コヒーレンス回路を備えており、各処理装置によってアクセスされた前記データが確実に最新の状態に更新されていることを特徴とする、請求項1から14のいずれか1項に記載のデータ装置。
- 前記設定状況記憶装置が前記複数の処理装置のそれぞれに対して個別のアクセス動作拡張値を記憶保存しており、ローカル・アクセス動作を取り扱う際に前記アクセス制御回路がその関連付けられたアクセス動作拡張値を参照することを特徴とする、請求項1から15のいずれか1項に記載のデータ装置。
- 前記複数の処理装置が対称型マルチプロセッシング(SMP)処理回路の複数のプロセッサを形成していることを特徴とする、請求項1から16のいずれか1項に記載のデータ装置。
- 複数の階層レベルのソフトウエアから成るソフトウエアを実行するように構成され、共有メモリ内のデータへのアクセスを必要とするデータ処理動作を行うための複数の処理装置を有しているデータ処理装置であって、各処理装置がその処理装置によるアクセスのための前記データのサブセット保存用に関連付けられたローカル・キャッシュ構造を有しているデータ処理装置、の内の前記ローカル・キャッシュ構造に対して行われるアクセス動作を取り扱うための方法であって、
前記複数の処理装置による共有アクセス動作の取り扱いを調整する共有アクセス調整回路を設けるステップと、
アクセス動作拡張値を記憶保存し、前記アクセス動作拡張値が所定の階層レベルで実行されるソフトウエアによって設定及び設定解除されるステップと、
前記ローカル・キャッシュ構造の1つに対して行われる前記共有アクセス動作を取り扱う際に、その1つのローカル・キャッシュ構造に対するローカル・アクセス動作を実行するのに加えて、前記共有アクセス調整回路に共有アクセス信号を送るステップと、
前記ローカル・キャッシュ構造の1つに対して行われるローカル・アクセス動作を取り扱う際に、前記ローカル・アクセス動作が前記所定の階層レベルよりも低い階層レベルにおいてソフトウエアにより実行されている場合、
(i) 前記アクセス動作拡張値が設定されていなければ、前記共有アクセス調整回路に共有アクセス信号を送らずに、前記ローカル・キャッシュ構造の前記1つに対してローカル・アクセス動作を行い、
(ii) 前記アクセス動作拡張値が設定されていれば、そのローカル・アクセス動作を共有アクセス動作として対処するステップ、とを備えるアクセス動作を取り扱う方法。 - データ処理装置であって、
共有メモリ内のデータに対するデータ処理動作を行うための複数の処理装置手段を備え、複数の階層レベルのソフトウエアから成るソフトウエアを実行するための処理手段回路であって、各処理装置手段が、その処理装置手段によるアクセス用の前記データのサブセットを記憶保存するための、それと関連付けられたローカル・キャッシュ構造手段と、そのローカル・キャッシュ構造手段に対して行われるアクセス動作を取り扱い、そのローカル・キャッシュ構造に対して行われる少なくとも1つのタイプのアクセス動作がローカル・アクセス動作か共有アクセス動作として行われるアクセス制御手段と、を有する処理手段回路と、
アクセス動作拡張値を記憶保存するための設定状況記憶保存手段であって、前記アクセス動作拡張値が所定の階層レベルで実行されるソフトウエアによって設定及び設定解除される設定状況記憶保存手段と、
前記複数の処理装置手段による前記共有アクセス動作を調整するための共有アクセス調整手段と、を備え、
前記共有アクセス動作を受けると、前記アクセス制御手段が、関連付けられたローカル・キャッシュ構造に対してローカル・アクセス動作を実行するに加えて前記共有アクセス調整手段に対して共有アクセス信号を送り、
前記ローカル・アクセス動作を受けると、前記ローカル・アクセス動作が前記所定の階層レベルよりも低い階層レベルにおいてソフトウエアにより実行されている場合、前記アクセス制御手段が、アクセス動作拡張値が設定されていなければ共有アクセス調整手段に対して共有アクセス信号を送らずにその関連付けられたローカル・キャッシュ構造手段にローカル・アクセス動作を行い、アクセス動作拡張値が設定されていればそのローカル・アクセス動作を前記共有アクセス動作として対処するデータ処理装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1010114.5 | 2010-06-16 | ||
GB1010114.5A GB2481232A (en) | 2010-06-16 | 2010-06-16 | Cache for a multiprocessor system which can treat a local access operation as a shared access operation |
PCT/GB2011/050902 WO2011158012A1 (en) | 2010-06-16 | 2011-05-11 | Apparatus and method for handling access operations issued to local cache structures within a data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013528879A JP2013528879A (ja) | 2013-07-11 |
JP5543022B2 true JP5543022B2 (ja) | 2014-07-09 |
Family
ID=42471761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013514780A Active JP5543022B2 (ja) | 2010-06-16 | 2011-05-11 | データ処理装置内のローカル・キャッシュ構造に対して行われるアクセス動作を取り扱うための装置及び方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US8706965B2 (ja) |
EP (1) | EP2583182B1 (ja) |
JP (1) | JP5543022B2 (ja) |
KR (1) | KR101677900B1 (ja) |
CN (1) | CN102971718B (ja) |
GB (1) | GB2481232A (ja) |
IL (1) | IL222671A (ja) |
MY (1) | MY162612A (ja) |
TW (1) | TWI493349B (ja) |
WO (1) | WO2011158012A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102291455B (zh) * | 2011-08-10 | 2014-02-19 | 华为技术有限公司 | 分布式集群处理系统及其报文处理方法 |
US20130117744A1 (en) * | 2011-11-03 | 2013-05-09 | Ocz Technology Group, Inc. | Methods and apparatus for providing hypervisor-level acceleration and virtualization services |
US9141529B2 (en) * | 2012-08-14 | 2015-09-22 | OCZ Storage Solutions Inc. | Methods and apparatus for providing acceleration of virtual machines in virtual environments |
WO2015046552A1 (ja) * | 2013-09-30 | 2015-04-02 | 日本電気株式会社 | ストレージシステムとノード装置とキャッシュ制御方法並びにプログラム |
JP6369069B2 (ja) * | 2014-03-17 | 2018-08-08 | 日本電気株式会社 | 情報処理装置、情報処理方法、及び情報処理プログラム |
GB2539429B (en) | 2015-06-16 | 2017-09-06 | Advanced Risc Mach Ltd | Address translation |
GB2539433B8 (en) | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Protected exception handling |
GB2539435B8 (en) * | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Data processing memory access control, in which an owning process for a region of memory is specified independently of privilege level |
GB2539428B (en) * | 2015-06-16 | 2020-09-09 | Advanced Risc Mach Ltd | Data processing apparatus and method with ownership table |
KR102428563B1 (ko) | 2015-09-30 | 2022-08-03 | 삼성전자주식회사 | 수눕 작동을 관리하는 코히런트 인터커넥트와 이를 포함하는 데이터 처리 장치들 |
US10241913B2 (en) * | 2016-01-20 | 2019-03-26 | International Business Machines Corporation | Operating local caches for a shared storage device |
US10157139B2 (en) * | 2016-09-19 | 2018-12-18 | Qualcomm Incorporated | Asynchronous cache operations |
US10339058B2 (en) * | 2017-05-16 | 2019-07-02 | Qualcomm Incorporated | Automatic cache coherency for page table data |
US10353826B2 (en) * | 2017-07-14 | 2019-07-16 | Arm Limited | Method and apparatus for fast context cloning in a data processing system |
US11210222B2 (en) * | 2018-01-23 | 2021-12-28 | Vmware, Inc. | Non-unified cache coherency maintenance for virtual machines |
EP3924832A4 (en) * | 2019-02-14 | 2022-11-23 | Telefonaktiebolaget Lm Ericsson (Publ) | MEMORY MANAGEMENT CONTROL METHODS AND DEVICES |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04215168A (ja) * | 1990-12-13 | 1992-08-05 | Nec Corp | コンピュータシステム |
JPH0816470A (ja) * | 1994-07-04 | 1996-01-19 | Hitachi Ltd | 並列計算機 |
US6088771A (en) * | 1997-10-24 | 2000-07-11 | Digital Equipment Corporation | Mechanism for reducing latency of memory barrier operations on a multiprocessor system |
US6636950B1 (en) * | 1998-12-17 | 2003-10-21 | Massachusetts Institute Of Technology | Computer architecture for shared memory access |
US6766424B1 (en) * | 1999-02-09 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Computer architecture with dynamic sub-page placement |
US6996812B2 (en) * | 2001-06-18 | 2006-02-07 | International Business Machines Corporation | Software implementation of synchronous memory barriers |
US6615322B2 (en) * | 2001-06-21 | 2003-09-02 | International Business Machines Corporation | Two-stage request protocol for accessing remote memory data in a NUMA data processing system |
US7469321B2 (en) * | 2003-06-25 | 2008-12-23 | International Business Machines Corporation | Software process migration between coherency regions without cache purges |
US7437581B2 (en) * | 2004-09-28 | 2008-10-14 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
US7653789B2 (en) * | 2006-02-01 | 2010-01-26 | Sun Microsystems, Inc. | Multiprocessor system that supports both coherent and non-coherent memory accesses |
US20080263324A1 (en) * | 2006-08-10 | 2008-10-23 | Sehat Sutardja | Dynamic core switching |
GB2442984B (en) * | 2006-10-17 | 2011-04-06 | Advanced Risc Mach Ltd | Handling of write access requests to shared memory in a data processing apparatus |
US8407451B2 (en) * | 2007-02-06 | 2013-03-26 | International Business Machines Corporation | Method and apparatus for enabling resource allocation identification at the instruction level in a processor system |
TWI435213B (zh) * | 2007-03-28 | 2014-04-21 | Ibm | 於虛擬資料處理環境中多個邏輯分割間平衡存取各實體系統資源及動態調諧一判定調度排程之排程器的方法、系統及電腦可讀媒體 |
US7769957B2 (en) * | 2007-06-22 | 2010-08-03 | Mips Technologies, Inc. | Preventing writeback race in multiple core processors |
JP5104588B2 (ja) * | 2007-10-18 | 2012-12-19 | 富士通株式会社 | マイグレーションプログラム、および仮想マシン管理装置 |
JP2009193385A (ja) * | 2008-02-15 | 2009-08-27 | Nec Corp | コンピュータシステム |
US8429353B2 (en) * | 2008-05-20 | 2013-04-23 | Oracle America, Inc. | Distributed home-node hub |
EP2343655A4 (en) * | 2008-10-02 | 2012-08-22 | Fujitsu Ltd | MEMORY ACCESS PROCEDURE AND INFORMATION PROCESSING DEVICE |
US20100161922A1 (en) * | 2008-12-19 | 2010-06-24 | Richard William Sharp | Systems and methods for facilitating migration of virtual machines among a plurality of physical machines |
US8458688B2 (en) * | 2009-12-28 | 2013-06-04 | International Business Machines Corporation | Virtual machine maintenance with mapped snapshots |
-
2010
- 2010-06-16 GB GB1010114.5A patent/GB2481232A/en not_active Withdrawn
-
2011
- 2011-05-11 EP EP11720842.1A patent/EP2583182B1/en active Active
- 2011-05-11 KR KR1020127034220A patent/KR101677900B1/ko active IP Right Grant
- 2011-05-11 WO PCT/GB2011/050902 patent/WO2011158012A1/en active Application Filing
- 2011-05-11 CN CN201180029501.7A patent/CN102971718B/zh active Active
- 2011-05-11 JP JP2013514780A patent/JP5543022B2/ja active Active
- 2011-05-11 MY MYPI2012700814A patent/MY162612A/en unknown
- 2011-05-13 TW TW100116884A patent/TWI493349B/zh active
- 2011-06-03 US US13/067,491 patent/US8706965B2/en active Active
-
2012
- 2012-10-24 IL IL222671A patent/IL222671A/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI493349B (zh) | 2015-07-21 |
GB2481232A (en) | 2011-12-21 |
WO2011158012A1 (en) | 2011-12-22 |
US8706965B2 (en) | 2014-04-22 |
JP2013528879A (ja) | 2013-07-11 |
TW201211777A (en) | 2012-03-16 |
EP2583182A1 (en) | 2013-04-24 |
MY162612A (en) | 2017-06-30 |
GB201010114D0 (en) | 2010-07-21 |
KR20130114606A (ko) | 2013-10-17 |
US20110314224A1 (en) | 2011-12-22 |
CN102971718B (zh) | 2015-12-16 |
IL222671A (en) | 2015-11-30 |
CN102971718A (zh) | 2013-03-13 |
EP2583182B1 (en) | 2014-11-19 |
IL222671A0 (en) | 2012-12-31 |
KR101677900B1 (ko) | 2016-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543022B2 (ja) | データ処理装置内のローカル・キャッシュ構造に対して行われるアクセス動作を取り扱うための装置及び方法 | |
US8180981B2 (en) | Cache coherent support for flash in a memory hierarchy | |
US9513904B2 (en) | Computer processor employing cache memory with per-byte valid bits | |
EP3441886B1 (en) | Method and processor for processing data | |
US7925840B2 (en) | Data processing apparatus and method for managing snoop operations | |
JP2022534892A (ja) | 書き込みミスエントリのドレインをサポートする犠牲キャッシュ | |
US7305523B2 (en) | Cache memory direct intervention | |
JP5414912B2 (ja) | キャッシュコヒーレンシ制御の方法、システムおよびプログラム | |
US7225299B1 (en) | Supporting speculative modification in a data cache | |
US9471494B2 (en) | Method and apparatus for cache line write back operation | |
US7707361B2 (en) | Data cache block zero implementation | |
JP7221979B2 (ja) | 上位層キャッシュ内のエントリに基づいて下位層キャッシュへの流入をログすることによるトレース記録 | |
JP2010507160A (ja) | データ処理装置の共有メモリへの書込みアクセス要求の処理 | |
US20070239940A1 (en) | Adaptive prefetching | |
US20090106498A1 (en) | Coherent dram prefetcher | |
JP2007011580A (ja) | 情報処理装置 | |
US11231931B1 (en) | Mechanism for mitigating information leak via cache side channels during speculative execution | |
US20110314227A1 (en) | Horizontal Cache Persistence In A Multi-Compute Node, Symmetric Multiprocessing Computer | |
JP4577729B2 (ja) | ライトバックキャッシュにおいてスヌーププッシュ処理やスヌープキル処理が同時発生しているときのライトバック処理をキャンセルするためのシステムおよび方法 | |
TW202139014A (zh) | 具混和回寫及完全寫入資料快取 | |
WO2017105685A1 (en) | Apparatus and method for shared least recently used (lru) policy between multiple cache levels | |
US11899607B2 (en) | Sending a request to agents coupled to an interconnect | |
JP2011100390A (ja) | データ処理装置 | |
KR20120072952A (ko) | 멀티코어 시스템 및 멀티코어 시스템의 메모리 관리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |