JP5541772B2 - Electrode structure - Google Patents
Electrode structure Download PDFInfo
- Publication number
- JP5541772B2 JP5541772B2 JP2009234186A JP2009234186A JP5541772B2 JP 5541772 B2 JP5541772 B2 JP 5541772B2 JP 2009234186 A JP2009234186 A JP 2009234186A JP 2009234186 A JP2009234186 A JP 2009234186A JP 5541772 B2 JP5541772 B2 JP 5541772B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- hole
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
本発明は、半導体加工技術を用いて形成される電極構造に関する。 The present invention relates to an electrode structure formed using semiconductor processing technology.
図17は、従来の電極構造を示す断面図であり、電極構造に含まれる薄膜構造体101が示されている。薄膜構造体101は、支持部103と、支持部103によって支持される浮遊部105とを備え、導電材料を用いて基板107上に形成されている。浮遊部105は、基板107と所定間隔をあけて配置され、支持部103の上部から外方に張り出している。
FIG. 17 is a cross-sectional view showing a conventional electrode structure, and shows a
基板107は、基板本体111と、第1絶縁膜113と、配線115と、第2絶縁膜117とを備えている。第1絶縁膜113は基板本体111上に形成される。第1絶縁膜113の表面には配線115が設けられ、第1絶縁膜113の表面と配線115の表面はほぼ段差無く平坦化されている。第2絶縁膜117は配線115及び第1絶縁膜113の表面及び側面を覆う。但し第2絶縁膜117は配線115の表面において開口する孔部117aを有しており、ここにおいて配線115の表面を選択的に露出させている。配線115上には、孔部117aを介して支持部103が形成されている。
The
図14乃至図16は、従来の薄膜構造体の製造工程を順に示す断面図である。まず図14に示すように基板107上の全面に犠牲膜121が形成される。但し、この段階では基板107において第2絶縁膜117は孔部117aを有していない。
14 to 16 are cross-sectional views sequentially showing a manufacturing process of a conventional thin film structure. First, as shown in FIG. 14, a
次に犠牲膜121の表面側からドライエッチングを行い、犠牲膜121に開口121aを、第2絶縁膜117に孔部117aを、それぞれ開けてアンカーホール122を形成し、配線115の表面を選択的に露出させる。これにより図15に示される構造が得られる。
Next, dry etching is performed from the surface side of the
続いて図16に示すように、犠牲膜121上、アンカーホール122を介して露出した基板107上に、導電材料を用いて薄膜層123を形成する。
Subsequently, as illustrated in FIG. 16, a
その後、薄膜層123を選択的に除去し、これによってパターニングされた薄膜層123の残留部分が薄膜構造体101を形成する。続いて犠牲膜121が除去されて図17に示す構造が得られる。薄膜層123の残留部分のうち、アンカーホール122内に嵌まり込んでいる部分が支持部103となり、犠牲膜121上に位置していた部分が浮遊部105となる。
Thereafter, the
このような従来の製造方法において、犠牲膜121はエッチングによって除去され易い材料で形成することが望ましく、例えばシリコン酸化膜が採用される。一方、基板本体111には、微細加工が容易な半導体加工技術を用いるべく、シリコン基板が採用される。そしてシリコン基板上に第1絶縁膜113を容易に形成するため、第1絶縁膜113にも犠牲膜121と同様にシリコン酸化膜が採用される。
In such a conventional manufacturing method, it is desirable to form the
犠牲膜121をエッチングによって除去する際に、第1絶縁膜113もエッチングされてしまわないように、第2絶縁膜117にはシリコン酸化膜のエッチングに対してエッチングされにくく、かつ加工が容易な材料、例えばシリコン窒化膜が採用される。
In order to prevent the first
しかしながら、第2絶縁膜117が配線115の表面を完全に露出させてしまうと、犠牲膜121のエッチングに採用されるエッチャントは、配線115の側面と第2絶縁膜117との間に滲入し、第1絶縁膜113に到達してしまう可能性が高くなる。
However, if the second
図18は、図15で示された構造を、アンカーホール122の開口側から見た平面図である。このようにアンカーホール122の平面視上の形状が矩形や正方形など、急峻な角を有する場合には、この角に応力が集中し易い。このため、この角から犠牲膜121や第1絶縁膜113、第2絶縁膜117にクラックが生じてしまい易い。特に第2絶縁膜117をシリコン窒化膜を用いて形成した場合には、その残留応力が引っ張り方向である一方、シリコン酸化膜である犠牲膜121、第1絶縁膜113の残留応力が圧縮方向であり、クラックがより発生し易いと考えられる。そしてかかるクラックの発生は、それ自体が強度上の問題となるばかりでなく、上述のような、犠牲膜121のエッチングに採用されるエッチャントが第1絶縁膜113へと到達する可能性を高める点でも問題となる。
FIG. 18 is a plan view of the structure shown in FIG. 15 viewed from the opening side of the
本発明は、クラックの発生を抑制する電極構造を提供することを目的とする。 An object of this invention is to provide the electrode structure which suppresses generation | occurrence | production of a crack.
本発明にかかる電極構造の第1の態様は、第1絶縁膜(33)上に選択的に配置された配線(45)と、前記第1絶縁膜を覆い、前記配線の表面の縁部(45a)から第1の所定距離(d1)だけ前記配線の内方に入り込んで前記配線の表面を選択的に露出させる孔部(47c)を有して前記配線を選択的に覆い、前記第1絶縁膜とは残留応力の方向が異なる第2絶縁膜(47)と、前記孔部を介して選択的に露出した前記配線の表面、および前記孔部から第2の所定距離(d2)で拡がる前記第2絶縁膜の表面に接続された支持部(23b)と、前記支持部によって支持されて前記第2絶縁膜と所定間隔離れた浮遊部(23a)とを有する導電性の薄膜構造体とを備える。
そして前記支持部は前記第2絶縁膜の前記表面と接続される領域において、平面視上、角(51r)が丸められた多角形若しくは楕円を呈する。
A first aspect of the electrode structure according to the present invention includes a wiring (45) selectively disposed on the first insulating film (33), an edge (on the surface of the wiring, covering the first insulating film). 45a) has a hole (47c) that enters the inside of the wiring by a first predetermined distance (d1) and selectively exposes the surface of the wiring, and selectively covers the wiring. The second insulating film (47) having a different direction of residual stress from the insulating film, the surface of the wiring selectively exposed through the hole , and the second predetermined distance (d2) from the hole. supporting portion connected to a surface of the second insulating film and (23b), supported by said support portion and the second insulating film and a floating portion spaced a predetermined distance (23a) and a conductive thin film structure to have a With.
The support portion exhibits a polygon or an ellipse with rounded corners (51r) in plan view in a region connected to the surface of the second insulating film.
本発明にかかる電極構造の第2の態様は、電極構造の第1の態様であって、前記支持部(23b)は前記孔部(47c)を覆う。 The 2nd aspect of the electrode structure concerning this invention is a 1st aspect of an electrode structure, Comprising: The said support part (23b) covers the said hole (47c).
電極構造の第2の構造において、例えば前記第1絶縁膜(33)の残留応力は圧縮応力であり、前記第2絶縁膜の残留応力は引っ張り応力である。更に、例えば前記第1絶縁膜(33)は酸化膜であり、前記第2絶縁膜は窒化膜である。 In the second structure of the electrode structure, for example, the residual stress of the first insulating film (33) is a compressive stress, and the residual stress of the second insulating film is a tensile stress. Further, for example, the first insulating film (33) is an oxide film, and the second insulating film is a nitride film.
本発明にかかる電極構造の第3の態様は、電極構造の第1の態様であって、前記孔部(47c)は、平面視上、角(47r)が丸められた多角形若しくは楕円を呈する。 A third aspect of the electrode structure according to the present invention is the first aspect of the electrode structure, wherein the hole (47c) has a polygon or an ellipse with rounded corners (47r) in plan view. .
本発明の電極構造において、望ましくは前記第1絶縁膜の表面と前記配線の表面とは同一平面上にある。 In the electrode structure of the present invention, preferably, the surface of the first insulating film and the surface of the wiring are on the same plane.
電極構造の第1の態様によれば、残留応力の方向が第1絶縁膜と異なる第2絶縁膜の孔部が、配線の表面の縁部と第1の所定距離だけ離れているので、両者の間に働く剪断応力を低減する。しかも前記支持部の前記第2絶縁膜の前記表面と接続される領域は平面形状に角がないので、残留応力の集中を避けることができ、クラックの発生を抑制する。 According to a first aspect of the electrode structure, the direction of residual stress hole of the second insulating film different from the first insulating film are separated by the edge portion and the first predetermined distance of the surface of the wiring, both The shear stress acting during In addition, since the region connected to the surface of the second insulating film of the support portion has no corners in the planar shape, concentration of residual stress can be avoided and the occurrence of cracks is suppressed.
電極構造の第2の態様によれば、支持部が第2絶縁膜と、第1絶縁膜上に形成された配線との双方に接続するので、第1絶縁膜と第2絶縁膜との両者の剥離の可能性を低下する。 According to the second aspect of the electrode structure, since the support portion is connected to both the second insulating film and the wiring formed on the first insulating film, both the first insulating film and the second insulating film are used. Reduce the possibility of peeling.
電極構造の第3の態様によれば、孔部における平面形状に角がないので、残留応力の集中を避けることができ、クラックの発生を抑制する。 According to the third aspect of the electrode structure, since there is no corner in the planar shape in the hole, concentration of residual stress can be avoided, and the occurrence of cracks is suppressed.
この発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。 The objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description and the accompanying drawings.
A.実施の形態1.
図1は、本発明にかかる薄膜構造体の製造方法が適用可能な、半導体加速度センサ100の要部の構成を示す平面図である。また図2は、図1のA−A断面図である。半導体加速度センサ100は、センサ基板である基板1と、その基板1の上方(図1において紙面手前側)に形成され、加速度を検出する機能を有するセンサ部3とを備えている。
FIG. 1 is a plan view showing a configuration of a main part of a
センサ部3は可動の質量体21と、複数の固定構造23と、複数の梁25とを備えており、薄膜構造体として形成されている。当該薄膜構造体は、導電材料、例えばポリシリコンに不純物、例えばリンがドープされてなるドープドポリシリコンを用いて形成されている。
The
質量体21は、検出すべき加速度の方向Bに対して垂直な方向Cに沿って延びる複数の可動電極部21aを有している。固定構造23は方向Cに沿って延設される固定電極部23aと、固定電極部23aを支持する支持部23bとを備えている。固定電極部23aは方向Bに沿って互いに所定間隔をあけて設けられている。複数の固定構造23はその支持部23bによって配線43,45のいずれかに接続される。しかし本発明の適用は、固定構造23が配線43,45のいずれに接続されるかに依存しない。
The
図2に示されるように、固定電極部23aは基板1から所定間隔をあけて配置されて浮遊する。支持部23bは基板1に、より具体的には位置A−Aでは配線45に接続されている。可動電極部21aも固定電極部23aと同様にして、基板1と所定間隔をあけて配置される。
As shown in FIG. 2, the fixed
梁25は質量体21と一体に形成され、基板1の上方に質量体21を懸架する。各梁25は、基板1から上方へ突出する支持部25aと、質量体21の方向Bに関する端縁に設けられたバネ部25cと、支持部25aとバネ部25cとを結合する結合部25bとを備えている。バネ部25cは少なくとも方向Bに沿って弾性的に撓み変形する。これにより、質量体21は方向Bに沿って復元力を有しつつ移動することができる。支持部25aの一方は、その下方において配線41と接続されている。
The
固定電極部23aと可動電極部21aとは、方向Bに関して間隔をあけて交互に配置される。加速度センサ100に方向Bに沿った加速度が印加されると、質量体21が移動し、可動電極部21aと固定電極部23aとの距離が変化する。従って可動電極部21aと固定電極部23aとが作る静電容量を、配線41,43,45を用いて外部から測定することにより、印加された加速度を検出することができる。
The fixed
基板1は、図2に示されるように、基板本体31と、酸化膜33と、配線43,45と、窒化膜47とを備えている。また図1に示されるように配線41をも備えている。酸化膜33は基板本体31上に設けられる。酸化膜33の表面は平坦であり、配線41,43,45は酸化膜33上に形成される。例えば酸化膜33の表面と配線41,43,45の表面とは同一平面上に設定される。
As shown in FIG. 2, the
窒化膜47は配線41,43,45及び酸化膜33のそれぞれの表面及び側面を覆う。但し窒化膜47は孔部47a,47b,47cを有しており、それぞれにおいて配線41,43,45の表面を選択的に露出させている。図2には孔部47cを介して支持部23bが配線45に接続されている様子が図示されている。
The
配線45の表面の縁部45aは、配線45が延設される方向(図2では紙面に垂直な方向)の表面での幅を規定する。孔部47cは、縁部45aから所定距離d2だけ配線45の内方に入り込んでいる。同様にして孔部47a,47bを介して支持部25a、支持部23bが配線41,45にそれぞれ接続されている。なお、配線41はセンサ部3の下方においては広く露出して形成されている。
The
上述のように、酸化膜33と窒化膜47とはその残留応力の方向が異なるため、両者の間には剪断応力が働く。しかしながら窒化膜47の端部は孔部47cを形成しており、所定距離d1で配線45と隣接している。よって剥離の発生を抑制することができる。
As described above, since the direction of the residual stress differs between the
また、図2に示されるように、支持部23bは孔部47cを覆う事が望ましい。より具体的には支持部23bは孔部47cよりも所定距離d2だけ広がって設けられている。支持部23bを窒化膜47と、配線45との双方に接続させることにより、配線45が設けられた酸化膜33と、窒化膜47との剥離の可能性が低下する。また支持部23bが太いことは、固定構造23の強度を高めることにもなる。
Further, as shown in FIG. 2, it is desirable that the
図3乃至図9は半導体加速度センサ101を製造する方法を工程順に示す断面図であり、図1の位置A−Aに相当する位置の断面を示している。
3 to 9 are cross-sectional views showing a method of manufacturing the
まず、基板本体31を準備し、その上に酸化膜33を形成する。例えば基板本体31は半導体たるシリコンを用いて形成され、酸化膜33は基板本体31の熱酸化によって形成される。配線41,43,45は、例えば以下の工程によって形成することができる。まず配線41,43,45を形成すべき領域において酸化膜33に凹部を設ける。当該凹部の深さ程度の厚さの導電材料、例えばドープドポリシリコンを成膜し、凹部の幅よりも狭くパターニングする。これらの処理により、残置するドープドポリシリコンが配線41,43,45となり、これらが選択的に酸化膜33上に形成される。次に酸化膜33及び配線41,43,45上に窒化膜47を形成し、図3に示された構造を得る。但し位置A−Aには配線41が存在しないので、配線41は図3乃至図8には現れていない。犠牲膜51は、例えば酸化膜、PSG(phospho silicate glass)膜またはBPSG(boro-phospho silicate glass)膜を用いて形成される。
First, a
次に窒化膜47をエッチングにて選択的に除去し、窒化膜47に孔部47cを形成し、図4に示された構造を得る。孔部47cは配線45の表面の縁部45aを所定距離d1で覆う。孔部47a,47bも同様にして形成することができる。
Next, the
続いて、孔部47cを介して露出する配線45の表面上、及び窒化膜47上に犠牲膜51を形成し、図5に示された構造を得る。犠牲膜51は、例えば酸化膜、PSG(phospho silicate glass)膜またはBPSG(boro-phospho silicate glass)膜を用いて形成される。
Subsequently, a
続いて、支持部25a,23bを形成すべき位置において、犠牲膜51に対してエッチングを施し、これを選択的に除去して配線41,43,45の表面を露出させる開口51aを形成する(図6)。位置A−Aでは配線45に接続されるべき支持部23bが形成されるので、図6においては配線43の上方ではなく、配線45の上方において開口51aが形成される。開口51aは、孔部47cよりも所定距離d2だけ退いて開口する。開口51aは孔部47cと共に、配線45が露出するアンカーホール52を形成する。孔部47a,47bにおいても同様にしてアンカーホールが形成される。
Subsequently, the
犠牲膜51のエッチングにはドライエッチングを採用することができる。その場合、等方性エッチングをも併用することが望ましい。図7に示されるように、開口51aの開口側の角張りをなくすことができるからである。この処理による利点は後述する。
Dry etching can be employed for the etching of the
図10は図7に示されたアンカーホール52の近傍を、アンカーホール52の開口側から見た平面図である。
FIG. 10 is a plan view of the vicinity of the
続いて、図8に示すように、残存する犠牲膜51上、アンカーホール52を介して露出した基板1上に薄膜層53を形成する。例えば薄膜層53の膜厚は、犠牲膜51の膜厚よりも厚い。この場合、アンカーホール52は薄膜層53で充填されている。
Subsequently, as shown in FIG. 8, a
続いて、図9に示されるように薄膜層53が選択的に除去されてパターニングされる。この工程によって、薄膜層53の残留している部分が質量体21、梁25及び固定電極23を形成する。かかる目的のため、薄膜層53は導電材料、例えばドープドポリシリコンを用いて形成される。図8に則して言えば、アンカーホール52内に嵌まり込んでいる部分の薄膜層53が支持部23bとなり、犠牲膜51上に位置している部分の薄膜層53が固定電極部23aとなる。支持部25a、質量体21、バネ部25c、結合部25bも同様にして薄膜層53から形成される。
Subsequently, as shown in FIG. 9, the
その後、犠牲膜51が除去されて、図1及び図2に示される構造が得られる。犠牲膜51が図6に示された形状のまま、薄膜層53が形成されると、薄膜層53の膜厚は開口51a近傍で薄い個所が生じる。かかる薄い個所は固定構造23の強度不足を招来する可能性があるので、望ましくない。そこで、図7に示されるように、開口51aの開口側の角張りをなくし、薄膜層53を形成しても、その膜厚が薄い個所が生じないようにすることが望ましい。
Thereafter, the
図9に示された電極構造では、孔部47cが縁部45aから所定距離d1で配線45を覆っているので、この後に行われる犠牲膜51のエッチングに用いられるエッチャントが、酸化膜33へと滲入する経路を長く採ることができる。よって当該エッチャントが酸化膜33に到達する可能性が低くなる。つまり酸化膜33と犠牲膜51とが同じシリコン酸化膜から構成されていても、犠牲膜51のエッチングにおいて酸化膜33がエッチングされる可能性が低い。
In the electrode structure shown in FIG. 9, since the
薄膜層53は孔部47cを充填する。よって犠牲膜51のエッチングに用いられるエッチャントが酸化膜33へと滲入することは、より効果的に阻まれる。
The
開口51aは孔部47cから所定距離d2だけ退いて開口し、薄膜層53は開口51aをも充填する。このようにアンカーホール52を薄膜層53が充填することにより、犠牲膜51のエッチングに用いられるエッチャントが酸化膜33へと滲入する経路がより長く採られる。また支持部23bが太くなり、固定構造23の強度が高められる。
The
B.実施の形態2.
本実施の形態では孔部47cや開口51aの平面視上の望ましい形状について説明する。図11はその一例を示す平面図である。実施の形態1の図10で示された構造と同様にして、所定距離d1だけ縁部45aから入り込んで孔部47cが設けられ、孔部47cよりも所定距離d2だけ後退して開口51aが設けられている。
B. Embodiment 2. FIG.
In the present embodiment, a desirable shape in plan view of the
本実施の形態において特徴的なことには、孔部47cは平面視上、ほぼ正方形を呈するものの、その角47rが丸められている。酸化膜33の残留応力と窒化膜47の残留応力とが形成する剪断応力は、窒化膜47において開口した孔部47cの角において集中し易い。しかし本実施の形態のように、孔部47cの平面視上の形状が、角が丸められた多角形を呈することにより、応力の集中を緩和することができる。
What is characteristic in the present embodiment is that the
孔部47cの平面視上の形状は、角が丸められた正方形のみならず、角が丸められた多角形でもよい。丸められた角の数が多いほど、応力の集中は緩和され易い。あるいは図12に示されるように孔部47cの平面視上の形状は楕円(円を含む)であってもよい。この場合、縁部45aと最も近い孔部47cの輪郭が所定距離d1だけ離れていればよい。
The shape of the
図13は他の例を示す平面図である。実施の形態1の図10で示された構造と同様にして、所定距離d1だけ縁部45aから入り込んで孔部47cが設けられ、孔部47cよりも所定距離d2だけ後退して開口51aが設けられている。
FIG. 13 is a plan view showing another example. Similarly to the structure shown in FIG. 10 of the first embodiment, a
しかし図13で示された構成では、開口51aは平面視上、ほぼ正方形を呈するものの、その角51rが丸められている。よってこの場合も応力の集中を緩和することができる。図13では開口51aのみならず、孔部47cの角47rも丸められている様子が示されているが、開口51aの角51rのみが丸められていてもよい。また開口51aも孔部47cと同様に、その平面視上の形状は、角が丸められた正方形のみならず、角が丸められた多角形でもよいし、楕円(円を含む)であってもよい。
However, in the configuration shown in FIG. 13, the
上記第1及び第2の実施の形態において、所定距離d2は所定距離d1よりも大きい場合が図示されているが、0<d2<d1の関係があっても本発明の効果が得られることは明白である。 In the first and second embodiments, the case where the predetermined distance d2 is larger than the predetermined distance d1 is illustrated, but the effect of the present invention can be obtained even if there is a relationship of 0 <d2 <d1. It is obvious.
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。 Although the present invention has been described in detail, the above description is illustrative in all aspects, and the present invention is not limited thereto. It is understood that countless variations that are not illustrated can be envisaged without departing from the scope of the present invention.
Claims (6)
前記第1絶縁膜を覆い、前記配線の表面の縁部(45a)から第1の所定距離(d1)だけ前記配線の内方に入り込んで前記配線の表面を選択的に露出させる孔部(47c)を有して前記配線を選択的に覆い、前記第1絶縁膜とは残留応力の方向が異なる第2絶縁膜(47)と、
前記孔部を介して選択的に露出した前記配線の表面、および前記孔部から第2の所定距離(d2)で拡がる前記第2絶縁膜の表面に接続された支持部(23b)と、前記支持部によって支持されて前記第2絶縁膜と所定間隔離れた浮遊部(23a)とを有する導電性の薄膜構造体と
を備え、
前記支持部は前記第2絶縁膜の前記表面と接続される領域において、平面視上、角(51r)が丸められた多角形若しくは楕円を呈する、電極構造。 Wiring (45) selectively disposed on the first insulating film (33);
A hole (47c) that covers the first insulating film and enters the inside of the wiring by a first predetermined distance (d1) from an edge (45a) of the surface of the wiring to selectively expose the surface of the wiring. And a second insulating film (47) that selectively covers the wiring and has a direction of residual stress different from that of the first insulating film,
A support portion (23b) connected to a surface of the wiring selectively exposed through the hole portion and a surface of the second insulating film extending from the hole portion by a second predetermined distance (d2) ; Bei example a conductive thin film structure to have a said second insulating film and a floating portion spaced a predetermined distance and is supported (23a) by the support unit,
In the electrode connection structure, the support portion exhibits a polygon or an ellipse with rounded corners (51r) in plan view in a region connected to the surface of the second insulating film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009234186A JP5541772B2 (en) | 2009-10-08 | 2009-10-08 | Electrode structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009234186A JP5541772B2 (en) | 2009-10-08 | 2009-10-08 | Electrode structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003517936A Division JP4540983B2 (en) | 2001-07-30 | 2001-07-30 | Method for manufacturing electrode structure and thin film structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074173A JP2010074173A (en) | 2010-04-02 |
JP5541772B2 true JP5541772B2 (en) | 2014-07-09 |
Family
ID=42205612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009234186A Expired - Fee Related JP5541772B2 (en) | 2009-10-08 | 2009-10-08 | Electrode structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5541772B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033335A (en) | 2012-08-03 | 2014-02-20 | Seiko Epson Corp | Mems device, electronic apparatus, and method of manufacturing mems device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63161648A (en) * | 1986-12-25 | 1988-07-05 | Nec Corp | Semiconductor device |
JPH02224336A (en) * | 1989-02-27 | 1990-09-06 | Nec Corp | Manufacture of semiconductor device |
JPH0689893A (en) * | 1991-11-11 | 1994-03-29 | Nec Corp | Semiconductor device |
JPH07283314A (en) * | 1994-04-15 | 1995-10-27 | Rohm Co Ltd | Semiconductor circuit and its manufacture |
JPH07297371A (en) * | 1994-04-26 | 1995-11-10 | Nippon Precision Circuits Kk | Contact hole of semiconductor integrated circuit device |
US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
US5550090A (en) * | 1995-09-05 | 1996-08-27 | Motorola Inc. | Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures |
JPH09304207A (en) * | 1996-05-21 | 1997-11-28 | Matsushita Electric Works Ltd | Pressure sensor |
JPH10209210A (en) * | 1997-01-20 | 1998-08-07 | Sharp Corp | Semiconductor device, its manufacture, and its inspection method |
JP3310216B2 (en) * | 1998-03-31 | 2002-08-05 | 株式会社日立製作所 | Semiconductor pressure sensor |
JP3355143B2 (en) * | 1998-12-22 | 2002-12-09 | 松下電器産業株式会社 | Liquid crystal display device and method of manufacturing the same |
JP2000332108A (en) * | 1999-05-20 | 2000-11-30 | Nec Corp | Semiconductor device and its manufacture |
-
2009
- 2009-10-08 JP JP2009234186A patent/JP5541772B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010074173A (en) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8497557B2 (en) | Semiconductor device | |
US7786541B2 (en) | Semiconductor pressure sensor and its fabrication method | |
TWI423450B (en) | Semiconductor sensor and method for manufacturing the same | |
JP4272115B2 (en) | Acceleration sensor and manufacturing method thereof | |
US10800649B2 (en) | Planar processing of suspended microelectromechanical systems (MEMS) devices | |
US20100162823A1 (en) | Mems sensor and mems sensor manufacture method | |
US20090116675A1 (en) | Mems diaphragm structure and method for forming the same | |
JP4540983B2 (en) | Method for manufacturing electrode structure and thin film structure | |
US8067812B2 (en) | Acceleration sensor and method of producing the same | |
JP5083256B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5541772B2 (en) | Electrode structure | |
KR101198288B1 (en) | Element wafer and method for manufacturing the same | |
CN111684252B (en) | Capacitive pressure sensor and other devices with suspended membrane and rounded corners at anchor edges | |
KR100598653B1 (en) | Method for manufacturing thin-film structure | |
JP4650843B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4089124B2 (en) | Semiconductor etching monitor and manufacturing method of semiconductor dynamic quantity sensor using the same | |
EP3653567B1 (en) | Method for manufacturing an integrated mems transducer device and integrated mems transducer device | |
JP2005337956A (en) | Physical quantity sensor and manufacturing method therefor | |
JP4558315B2 (en) | Method for manufacturing thin film structure | |
JP3129284B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP5929645B2 (en) | Physical quantity sensor | |
US11293821B2 (en) | Pressure sensor module | |
JP2009074891A (en) | Physical quantity sensor and its manufacturing method | |
JP2006145547A (en) | Acceleration sensor and its manufacturing method | |
JP2008026240A (en) | Semiconductor acceleration sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5541772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |