JP5530830B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5530830B2 JP5530830B2 JP2010146234A JP2010146234A JP5530830B2 JP 5530830 B2 JP5530830 B2 JP 5530830B2 JP 2010146234 A JP2010146234 A JP 2010146234A JP 2010146234 A JP2010146234 A JP 2010146234A JP 5530830 B2 JP5530830 B2 JP 5530830B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- shield layer
- semiconductor device
- view
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来の半導体装置には、基板上に実装された電子部品を封止する封止樹脂と、封止樹脂上に電子部品を電磁波から保護するシールド層とを備えたものがある(例えば、特許文献1,2参照)。 Some conventional semiconductor devices include a sealing resin that seals an electronic component mounted on a substrate, and a shield layer that protects the electronic component from electromagnetic waves on the sealing resin (for example, Patent Documents). 1 and 2).
ここで、図13は、従来の半導体装置を示す概略斜視図である。
図13に示すように、半導体装置は、基板31と、電子部品(図示略)と、封止樹脂32と、シールド層33とを有する。
Here, FIG. 13 is a schematic perspective view showing a conventional semiconductor device.
As shown in FIG. 13, the semiconductor device includes a
封止樹脂32は、基板31上に実装された電子部品を封止するように基板31上に形成されている。この封止樹脂32は、外部からの衝撃等から電子部品を保護するための部材である。
The
シールド層33は、封止樹脂32の上面全面を覆うように形成されている。このようなシールド層33を設けることで、外部からの電磁波が遮断され、電子部品を電磁波から保護することができる。
The
ところで、封止樹脂32はその表面が平滑であるため、シールド層33がスパッタ法等により形成された導電膜であるときには、そのシールド層33と封止樹脂32との密着性が悪くなる場合がある。このような場合には、例えばはんだのリフロー加熱時に封止樹脂32から発生するアウトガスや吸湿による水蒸気などによって封止樹脂32が膨らんだり、シールド層33が封止樹脂32から剥がれたりするといった問題が発生する。
By the way, since the
本発明は上記問題点を解決するためになされたものであって、その目的は、封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device capable of suppressing the occurrence of problems due to outgas generated from a sealing resin, and a method for manufacturing the same. There is to do.
本発明の一観点によれば、基板と、前記基板に実装される電子部品と、前記電子部品を封止して前記基板上に形成される封止樹脂と、前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、を有し、前記封止樹脂は、一面に平面視において第2の所定パターンの凹部を有し、前記凹部は、前記第2の所定パターンとして平面視において網目状又は格子状に形成され、前記シールド層は、前記凹部内に形成され、平面視において網目状又は格子状に形成されている。 According to one aspect of the present invention, a substrate, an electronic component mounted on the substrate, a sealing resin formed on the substrate by sealing the electronic component, and a part of the sealing resin to cover includes a shield layer having an opening of a first predetermined pattern in a plan view, wherein the sealing resin has a recess in the second predetermined pattern in a plan view on one side, the recess the formed in a mesh shape or a lattice shape in the second viewed as a predetermined pattern, wherein the shield layer is formed in the recess, that is formed in a mesh shape or a lattice shape in a plan view.
この構成によれば、シールド層の開口部では、封止樹脂の一部が露出されることになる。このように封止樹脂の一部が露出されるため、仮にはんだのリフロー加熱時などに封止樹脂からアウトガスや吸湿による水蒸気が発生しても、上記露出された部分からそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。 According to this configuration, part of the sealing resin is exposed at the opening of the shield layer. Since part of the sealing resin is exposed in this manner, even if outgas or moisture is generated from the sealing resin during solder reflow heating, the outgas or water vapor is released from the exposed part. be able to. Thereby, generation | occurrence | production of the problem resulting from outgas and water vapor | steam can be suppressed suitably.
本発明の一観点によれば、基板と、前記基板に実装された電子部品と、前記電子部品を封止する封止樹脂とを含む半導体装置の製造方法であって、前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含み、前記シールド層形成工程は、前記封止樹脂の一面に前記第1の所定パターンの凸部と第2の所定パターンの凹部を形成する工程と、前記凹部内に前記シールド層を形成する工程と、を含み、前記凹部内に前記シールド層を形成する工程は、前記凸部と前記凹部が形成された前記封止樹脂の一面側を金属層で被覆する工程と、前記金属層を研磨して前記封止樹脂の凸部を露出させる工程と、を含む。 According to one aspect of the present invention, there is provided a semiconductor device manufacturing method including a substrate, an electronic component mounted on the substrate, and a sealing resin that seals the electronic component. A shield layer forming step of forming a shield layer having an opening of a first predetermined pattern in plan view so as to cover the portion, and the shield layer forming step includes the first predetermined surface on one surface of the sealing resin. forming a recess in the convex portion and the second predetermined pattern of the pattern, and forming the shielding layer in the recess, only including the step of forming the shield layer in the recess, the projection a step of the one side of the sealing resin section and the recess is formed is coated with a metal layer, to expose the convex portion of the sealing resin and polishing the metal layer, the including.
この方法によれば、封止樹脂の一部を覆うように形成されたシールド層の開口部では、封止樹脂の一部が露出されることになる。このように封止樹脂の一部が露出されるため、仮にはんだのリフロー加熱時などに封止樹脂からアウトガスや吸湿による水蒸気が発生しても、上記露出された部分からそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。 According to this method, a part of the sealing resin is exposed at the opening of the shield layer formed so as to cover a part of the sealing resin. Since part of the sealing resin is exposed in this manner, even if outgas or moisture is generated from the sealing resin during solder reflow heating, the outgas or water vapor is released from the exposed part. be able to. Thereby, generation | occurrence | production of the problem resulting from outgas and water vapor | steam can be suppressed suitably.
本発明の一観点によれば、封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供することができる。 According to one aspect of the present invention, it is possible to provide a semiconductor device and a method for manufacturing the semiconductor device that can suppress the occurrence of problems caused by outgas or the like generated from a sealing resin.
以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。
(第1実施形態)
以下、第1実施形態を図1〜図5に従って説明する。なお、図1(a)は、本実施形態の半導体装置10の概略平面図であり、図1(b)は、図1(a)に示す半導体装置10のA−A概略断面図であり、図1(c)は、図1(a)に示す半導体装置10のB−B線概略断面図である。また、図2は、半導体装置10の一部を示す概略斜視図である。
Hereinafter, each embodiment will be described with reference to the accompanying drawings. Note that the attached drawings are for explaining the outline of the structure and do not represent the actual size.
(First embodiment)
Hereinafter, a first embodiment will be described with reference to FIGS. 1A is a schematic plan view of the
図1(b),(c)に示すように、半導体装置10は、基板11と、電子部品12と、封止樹脂13と、シールド層14とを有する。
基板11は、電子部品12とマザーボート等の他の基板(図示せず)との間を電気的に接続するためのものである。基板11としては、例えばプリント配線板を用いることができる。
As shown in FIGS. 1B and 1C, the
The
電子部品12は、基板11上に実装されている。電子部品12としては、例えば半導体チップ、チップ抵抗、チップコンデンサ、水晶振動子等を用いることができる。
封止樹脂13は、電子部品12を封止するように基板11上に設けられている。この封止樹脂13の上面は、凹凸状に形成されている。具体的には、封止樹脂13の上面には、平面視において網目状(第2の所定パターン)の凹部13aが形成されている。換言すると、封止樹脂13の上面には、平面視においてマトリクス状(第1の所定パターン)の凸部13bが形成されている。なお、この封止樹脂13としては、例えばモールド樹脂を用いることができる。モールド樹脂としては、例えばトランスファーモールド法により形成されたエポキシ系モールド樹脂を用いることができる。
The
The
シールド層14は、図1(b),(c)及び図2に示すように、封止樹脂13の凹部13a内に形成されている。具体的には、シールド層14は、封止樹脂13の凹部13aの内壁を覆うように形成されている。このため、シールド層14は、図1(a)に示すように、平面視において格子状に形成されている。また、このようなシールド層14は、平面視において所定パターンの開口部、つまり上記凸部13bのパターンと同パターンの開口部(ここでは、マトリクス状の開口部)14aを有する、とも言える。すなわち、封止樹脂13の凸部13bにはシールド層14が形成されず、その凸部13bにおいて封止樹脂13の上面が露出されている。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を外部に逃がすことができる。
The
ここで、図3は、本実施形態の半導体装置10が多数形成される多数個取り配線基板30の平面図である。
図3に示すように、多数個取り配線基板30は、半導体装置10が形成される領域である半導体装置形成領域Cを多数有している。この半導体装置形成領域Cには、上記基板11が形成されている。また、多数個取り配線基板30は、半導体装置10に対応する構造体が形成された後、ダイシング位置Dに沿ってダイシングブレードによって切断される。これにより、半導体装置10に対応する構造体が個片化され、多数の半導体装置10が製造される。なお、多数個取り配線基板30の材質としては、例えばガラスエポキシを用いることができる。
Here, FIG. 3 is a plan view of a
As shown in FIG. 3, the
次に、半導体装置10の製造方法を図4及び図5に従って説明する。
図4(a)に示すように、半導体装置形成領域Cに形成された基板11上に電子部品12を実装する。次に、図4(b)に示すように、電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。
Next, a method for manufacturing the
As shown in FIG. 4A, the
続いて、図4(c)に示すように、封止樹脂13の上面に、平面視において格子状の凹部13aを形成する。この凹部13aは、例えばダイシングブレード、レーザ、ドリル等により形成することができる。なお、凹部13aの深さW1は例えば50μm〜100μm、凹部13aの幅W2は例えば100μm、隣接する凹部13aのピッチW3は例えば200μmとすることができる。また、上記凹部13aが形成されることにより、封止樹脂13の上面にはマトリクス状の凸部13bが形成されることになる。
Subsequently, as illustrated in FIG. 4C, a lattice-shaped
次に、図5(a)に示すように、凹部13aの内壁を含む封止樹脂13の上面側全面に導電層15を形成する。この導電層15は、例えばスパッタ法、真空蒸着法、めっき法により形成することができる。なお、スパッタ法や真空蒸着法を用いる場合には、導電層15の材料としては、例えばアルミニウム(Al)を用いることができる。また、めっき法を用いる場合には、導電層15の材料としては、例えば銅(Cu)を用いることができる。
Next, as shown in FIG. 5A, a
続いて、図5(b)に示すように、封止樹脂13の上面側を研磨又は研削する。具体的には、凸部13b上面に形成された導電層15を研磨又は研削して除去することにより、凸部13b(封止樹脂13)の上面を露出させる。すなわち、本工程では、凸部13bの上面が露出されるまで封止樹脂13の上面側を研磨又は研削する。これにより、封止樹脂13の凹部13aの内壁を覆う、平面視において格子状のシールド層14、つまり平面視においてマトリクス状の開口部14aを有するシールド層14が形成される。なお、上記研磨としては、例えばバフ研磨などを用いることができる。また、この研磨工程(研削工程)において、凸部13b上面に形成された導電層15に加えて、シールド層14の一部と封止樹脂13の一部とを同時に研磨又は研削するようにしてもよい。
Subsequently, as shown in FIG. 5B, the upper surface side of the sealing
そして、以上の製造工程により、多数の半導体装置形成領域Cに、半導体装置10に相当する構造体が形成される。なお、本実施形態では、図4(c)及び図5(a),(b)に示した工程がシールド層形成工程となる。
Then, a structure corresponding to the
次に、図5(c)に示すように、図5(b)に示した構造体をダイシング位置Dに沿って切断する。これにより、半導体装置10が個片化され、多数の半導体装置10が製造される。
Next, the structure shown in FIG. 5B is cut along the dicing position D as shown in FIG. As a result, the
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)封止樹脂13の上面に、所定パターンの開口部14aを有するシールド層14を形成するようにした。このシールド層14の開口部14aでは、封止樹脂13の凸部13bの上面が露出されることになる。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。
According to this embodiment described above, the following effects can be obtained.
(1) The
(2)シールド層14を封止樹脂13の凹部13aに形成するようにした。これにより、例えば従来のように封止樹脂32の上面にシールド層33を形成する場合に比べて、シールド層14の形成に伴う半導体装置10全体の高さの増大を抑えることができる。
(2) The
(3)また、従来のようにシールド層33と封止樹脂32との密着性が悪く、封止樹脂32の上面にシールド層33を形成する場合には、シールド層33に機械的な外力が加わると容易にシールド層33が剥がれ、金属異物(浮遊物)の原因になるという問題がある。これに対し、本実施形態では、封止樹脂13の凹部13aにシールド層14が形成されるため、そのシールド層14を機械的な外力から好適に保護することができる。
(3) Further, when the
(第2実施形態)
以下、第2実施形態を図6〜図7に従って説明する。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to FIGS. The same members as those shown in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description of these elements is omitted.
図6に示すように、半導体装置10aは、基板11と、電子部品12と、封止樹脂13と、シールド層14と、接地端子16とを有する。
接地端子16は、グランド電位とされた導体であり、基板11上に設けられている。この接地端子16は、平面視において格子状に形成されたシールド層14と電気的に接続されている。この接地端子16には、例えば角柱状や円柱状の金属ポストやはんだボール等を用いることができる。
As shown in FIG. 6, the
The
封止樹脂13は、電子部品12及び接地端子16を封止するように基板11上に設けられている。この封止樹脂13の上面には、平面視において格子状の凹部13aと、平面視においてマトリクス状の凸部13bとが形成されている。ここで、上記接地端子16と対向する凹部13a(図6において最も左側に位置する凹部13c及び最も右側に位置する凹部13d)は、接地端子16の上面を露出するように形成されている。
The sealing
シールド層14は、封止樹脂13の凹部13aの内壁を覆うように形成されている。このため、上記接地端子16と対向する凹部13c,13d内に形成されたシールド層14は、接地端子16の上面と電気的に接続されている。これにより、平面視において格子状に形成されたシールド層14と接地端子16とが電気的に接続され、シールド層14がグランド電位とされる。したがって、シールド層14は、電子部品12が放出する電磁波を遮断すると共に、半導体装置10の外部に存在する他の装置から放出された電磁波を遮断し、その電磁波により電子部品12が悪影響を受けることを抑制することができる。
The
次に、半導体装置10aの製造方法を図7及び図8に従って説明する。
図7(a)に示すように、半導体装置形成領域Cに形成された基板11上に接地端子16を形成する。続いて、基板11上に電子部品12を実装する。次に、接地端子16及び電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。また、接地端子16上の封止樹脂13の厚さW4は、例えば100μmとすることができる。
Next, a method for manufacturing the
As shown in FIG. 7A, the
続いて、図7(b)に示すように、封止樹脂13の上面に、平面視において格子状の凹部13aを形成する。このとき、接地端子16と対向する位置に形成される凹部13c,13dは、接地端子16の上面を露出する開口部として形成される。
Subsequently, as illustrated in FIG. 7B, a lattice-shaped
次に、図8(a)に示すように、凹部13aの内壁を含む封止樹脂13の上面側全面に導電層15を形成する。これにより、上記凹部13c,13dに形成された導電層15が接地端子16の上面と電気的に接続される。なお、この導電層15の形成前に、導電層15と接地端子16との導通不良を防ぐために、図7(b)に示した構造体にデスミア処理を施すようにしてもよい。
Next, as shown in FIG. 8A, a
続いて、図8(b)に示すように、封止樹脂13の凸部13b上面に形成された導電層15を研磨又は研削して除去することにより、凸部13bの上面を露出させる。これにより、封止樹脂13の凹部13aの内壁を覆うシールド層14が形成される。なお、本実施形態では、図7(b)及び図8(a)、(b)に示した工程がシールド層形成工程となる。
Subsequently, as shown in FIG. 8B, the
次に、図8(c)に示すように、図8(b)に示した構造体をダイシング位置Dに沿って切断する。これにより、半導体装置10aが個片化され、多数の半導体装置10aが製造される。
Next, as illustrated in FIG. 8C, the structure illustrated in FIG. 8B is cut along the dicing position D. Thereby, the
以上説明した実施形態によれば、第1実施形態の(1)〜(3)の効果に加えて以下の効果を奏する。
(4)基板11上に接地端子16を形成し、その接地端子16とシールド層14とを凹部13c,13dを介して電気的に接続するようにした。これにより、例えば接地端子16を設けずに、基板11の接地用配線の一部に直接シールド層14を電気的に接続する場合よりも、シールド層14を容易にグランド電位に設定することができる。すなわち、凹部13c,13dを深く掘ることなく、シールド層14と接地端子16とを接続することができる。
According to the embodiment described above, the following effects are obtained in addition to the effects (1) to (3) of the first embodiment.
(4) The
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、封止樹脂13の上面全面を覆うように導電層15を形成した後に、凸部13b上に形成された導電層15を除去することにより、凹部13a内のみにシールド層14を形成するようにした。これに限らず、封止樹脂13に凹部13aを形成した後に、必要な部分(ここでは、凹部13a)のみにシールド層14を形成するようにしてもよい。例えば印刷法により、凹部13aのみに導電ペースト(例えば、Cuペーストや銀(Ag)ペーストなど)を充填することで、凹部13a内のみにシールド層14を形成することができる。また、例えばセミアディティブ法により、封止樹脂13の凸部13b上にめっきレジストを形成させた状態でCuめっき膜を析出成長させることで、凹部13a内のみにシールド層14を形成することができる。
(Other embodiments)
In addition, the said embodiment can also be implemented in the following aspects which changed this suitably.
In each of the above embodiments, after the
なお、このような場合には、封止樹脂13の凸部13b上面の一部にシールド層14が形成されていてもよい。すなわち、凸部13bの上面の一部が露出され、平面視において所定パターンの開口部を有するシールド層14が形成されれば、上記第1実施形態の(1)と同様の効果を奏することができる。
In such a case, the
・上記各実施形態では、封止樹脂13の凹部13aの内壁を覆うようにシールド層14を形成するようにした。これに限らず、例えば図9に示されるように、封止樹脂13の凹部13a内を充填するようにシールド層17を形成してもよい。
In each of the above embodiments, the
・上記各実施形態では、封止樹脂13の上面にダイシングブレード等で凹部13aを形成することによって、封止樹脂13の上面を凹凸状に形成するようにした。これに限らず、例えば図10に示されるように、封止樹脂18の表面を粗化させることにより、封止樹脂18の上面を凹凸状に形成するようにしてもよい。この封止樹脂18の粗化としては、例えばデスミア処理を用いることができる。なお、封止樹脂18が粗化することの困難な樹脂である場合には、例えば封止樹脂18上に粗化可能な封止樹脂を形成し、その粗化可能な封止樹脂の上面を粗化するようにしてもよい。また、封止樹脂18内にシリカのフィラーが含有されている場合であれば、そのシリカのフィラーをフッ化水素水溶液で溶解することにより、封止樹脂18の表面を粗化するようにしてもよい。
In each of the above embodiments, the
このように封止樹脂18の上面を粗化した場合には、図10(b)〜(d)に示す製造方法により、上記粗化した面(粗化面)18aにシールド層を形成することができる。なお、図10(b)〜(d)は、図10(a)の破線領域Rを拡大した拡大断面図である。
When the upper surface of the sealing
図10(b)は、封止樹脂18の上面に粗化面18aを形成した状態を示す。このとき、粗化面18aは、凹部18bと凸部18cとを有する。また、図示は省略するが、凹部18bは、平面視において網目状に形成されている。次に、図10(c)に示すように、その粗化面18aを覆うように薄く導電層19aを形成する。続いて、図10(d)に示すように、封止樹脂18の上面側を薄く研磨することにより、凸部18cの上面を露出させる。これにより、凹部18bの内壁を覆うように平面視において網目状のシールド層19を形成することができる。
FIG. 10B shows a state in which the roughened
・上記各実施形態では、一側面(上面)が平滑な面である封止樹脂13を形成するようにした。これに限らず、例えば封止樹脂13としてトランスファーモールド法により形成したモールド樹脂を用いる場合には、金型の形に樹脂を成型する際に、一側面(上面)に凹部と凸部を有する封止樹脂を形成するようにしてもよい。すなわち、金型の形によって、上面に凹部と凸部を有する封止樹脂を形成するようにしてもよい。
In each of the above embodiments, the sealing
・図11(a)、(b)に示されるように、封止樹脂13の側面を覆うシールド層20を形成するようにしてもよい。このシールド層20は、図11(a)に示すように、平面視において格子状に形成されたシールド層14と電気的に接続されている。また、このシールド層20は、図11(b)に示すように、基板11上に形成されグランド電位とされた接地端子21と電気的に接続されている。これにより、封止樹脂13の側面から侵入する電磁波を遮断することが可能となり、外部からの電磁波を精度良く遮断することができる。
-You may make it form the
・上記各実施形態では、平面視において格子状の(平面視においてマトリクス状の開口部14aを有する)シールド層14を形成するようにしたが、このシールド層14の形状は特に制限されない。すなわち、平面視において所定パターンの開口部を有する形状であれば、シールド層14の形状は特に制限されない。例えば図12(a)に示されるように、シールド層22を、平面視において十字状に形成するようにしてもよい。この場合のシールド層22は、封止樹脂13の四隅にそれぞれ封止樹脂13を露出する開口部22aを有する。また、図12(b)に示されるように、平面視において中央部の封止樹脂13を露出する開口部24aを有し、環状及び帯状に形成されたシールド層24を形成するようにしてもよい。
In each of the above embodiments, the
・上記各実施形態では、封止樹脂13の凹部13a内にシールド層14を形成するようにした。これに限らず、例えば平滑な上面を有する封止樹脂の上面に、平面視において所定パターンの開口部を有するシールド層を形成するようにしてもよい。このような構成であっても、上記第1実施形態の(1)と同様の効果を奏することができる。
In each embodiment described above, the
10,10a 半導体装置
11 基板
12 電子部品
13,18 封止樹脂
13a,13c,13d,18b 凹部
13b,18c 凸部
14,17,19,22,24 シールド層
14a,22a,24a 開口部
16 接地端子
DESCRIPTION OF
Claims (5)
前記基板に実装される電子部品と、
前記電子部品を封止して前記基板上に形成される封止樹脂と、
前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、
を含み、
前記封止樹脂は、一面に平面視において第2の所定パターンの凹部を有し、
前記凹部は、前記第2の所定パターンとして平面視において網目状又は格子状に形成され、
前記シールド層は、前記凹部内に形成され、平面視において網目状又は格子状に形成されていることを特徴とする半導体装置。 A substrate,
Electronic components mounted on the substrate;
Sealing resin formed on the substrate by sealing the electronic component;
A shield layer having openings of a first predetermined pattern in plan view so as to cover a part of the sealing resin;
Including
The sealing resin has a concave portion of a second predetermined pattern in a plan view on one surface,
The concave portion is formed in a mesh shape or a lattice shape in plan view as the second predetermined pattern,
The shield layer is formed in the recess, the semiconductor device characterized that you have been formed in a mesh shape or a lattice shape in a plan view.
前記封止樹脂は、前記電子部品及び前記接地端子を封止するように形成され、
前記凹部の少なくとも一部は、前記接地端子の一側面を露出するように形成されていることを特徴とする請求項1又は2に記載の半導体装置。 Including a ground terminal formed on the substrate;
The sealing resin is formed to seal the electronic component and the ground terminal,
The semiconductor device according to claim 1, wherein at least a part of the recess is formed so as to expose one side surface of the ground terminal.
前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含み、
前記シールド層形成工程は、
前記封止樹脂の一面に前記第1の所定パターンの凸部と第2の所定パターンの凹部を形成する工程と、
前記凹部内に前記シールド層を形成する工程と、
を含み、
前記凹部内に前記シールド層を形成する工程は、
前記凸部と前記凹部が形成された前記封止樹脂の一面側を金属層で被覆する工程と、
前記金属層を研磨して前記封止樹脂の凸部を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device comprising a substrate, an electronic component mounted on the substrate, and a sealing resin for sealing the electronic component,
Including a shield layer forming step of forming a shield layer having openings of a first predetermined pattern in plan view so as to cover a part of the sealing resin;
The shield layer forming step includes
Forming a convex portion of the first predetermined pattern and a concave portion of the second predetermined pattern on one surface of the sealing resin;
Forming the shield layer in the recess,
Only including,
Forming the shield layer in the recess,
Coating one surface side of the sealing resin in which the convex portion and the concave portion are formed with a metal layer;
Polishing the metal layer to expose the convex portions of the sealing resin;
The method of manufacturing a semiconductor device according to claim containing Mukoto a.
前記凹部は、少なくとも一部が前記接地端子の一側面を露出するように形成されることを特徴とする請求項4に記載の半導体装置の製造方法。 Before the step of forming the sealing resin , including a step of forming a ground terminal on the substrate,
5. The method of manufacturing a semiconductor device according to claim 4 , wherein the recess is formed so that at least a part thereof exposes one side surface of the ground terminal .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146234A JP5530830B2 (en) | 2010-06-28 | 2010-06-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146234A JP5530830B2 (en) | 2010-06-28 | 2010-06-28 | Semiconductor device and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012009745A JP2012009745A (en) | 2012-01-12 |
JP2012009745A5 JP2012009745A5 (en) | 2013-06-06 |
JP5530830B2 true JP5530830B2 (en) | 2014-06-25 |
Family
ID=45539931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010146234A Active JP5530830B2 (en) | 2010-06-28 | 2010-06-28 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5530830B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5751079B2 (en) * | 2011-08-05 | 2015-07-22 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
JP2014146624A (en) * | 2013-01-25 | 2014-08-14 | Murata Mfg Co Ltd | Module and manufacturing method of the same |
KR102060307B1 (en) | 2018-01-30 | 2019-12-30 | 공주대학교 산학협력단 | Semiconductor package |
WO2021006141A1 (en) | 2019-07-08 | 2021-01-14 | 株式会社村田製作所 | Module and method for manufacturing same |
WO2021131774A1 (en) * | 2019-12-27 | 2021-07-01 | 株式会社村田製作所 | Module |
JPWO2021220373A1 (en) * | 2020-04-27 | 2021-11-04 | ||
US11610847B2 (en) * | 2021-05-07 | 2023-03-21 | STATS ChipPAC Pte. Ltd. | Laser-based redistribution and multi-stacked packages |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5552821B2 (en) * | 2010-01-28 | 2014-07-16 | Tdk株式会社 | Circuit module |
-
2010
- 2010-06-28 JP JP2010146234A patent/JP5530830B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012009745A (en) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5530830B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4589170B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI502733B (en) | Electronic package module and method of manufacturing the same | |
US8093690B2 (en) | Chip package and manufacturing method thereof | |
US10271432B2 (en) | Encapsulated circuit module, and production method therefor | |
US8296938B2 (en) | Method for forming an electronic module having backside seal | |
CN102111968B (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
JP2006294701A (en) | Semiconductor device and its manufacturing method | |
TWI691260B (en) | Molded circuit module and manufacturing method thereof | |
JP5547594B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
JP5193809B2 (en) | Wiring board and manufacturing method thereof | |
US20060038245A1 (en) | Semiconductor device and method of producing the same | |
US11219144B2 (en) | Electromagnetic shields for sub-modules | |
CN109788666B (en) | Circuit substrate and manufacturing method thereof | |
JP7354594B2 (en) | Electronic element module and its manufacturing method | |
CN103794573A (en) | Electronic packaging module and preparation method thereof | |
JP2014060200A (en) | Printed circuit board and manufacturing method of the same | |
US20230075555A1 (en) | Electromagnetic shields with bonding wires for sub-modules | |
KR102634389B1 (en) | Semiconductor package and method of fabricating the same | |
TWI532424B (en) | Cover structure and manufacturing method thereof | |
US20160240464A1 (en) | Hybrid circuit board and method for making the same, and semiconductor package structure | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
KR102159547B1 (en) | The package board and the method for manufacturing the same | |
US10477703B2 (en) | Wiring board | |
JP2011159761A (en) | Surface mounting diode and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5530830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |