JP5530830B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5530830B2
JP5530830B2 JP2010146234A JP2010146234A JP5530830B2 JP 5530830 B2 JP5530830 B2 JP 5530830B2 JP 2010146234 A JP2010146234 A JP 2010146234A JP 2010146234 A JP2010146234 A JP 2010146234A JP 5530830 B2 JP5530830 B2 JP 5530830B2
Authority
JP
Japan
Prior art keywords
sealing resin
shield layer
semiconductor device
view
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010146234A
Other languages
Japanese (ja)
Other versions
JP2012009745A (en
JP2012009745A5 (en
Inventor
貞和 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010146234A priority Critical patent/JP5530830B2/en
Publication of JP2012009745A publication Critical patent/JP2012009745A/en
Publication of JP2012009745A5 publication Critical patent/JP2012009745A5/ja
Application granted granted Critical
Publication of JP5530830B2 publication Critical patent/JP5530830B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関するものである。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来の半導体装置には、基板上に実装された電子部品を封止する封止樹脂と、封止樹脂上に電子部品を電磁波から保護するシールド層とを備えたものがある(例えば、特許文献1,2参照)。   Some conventional semiconductor devices include a sealing resin that seals an electronic component mounted on a substrate, and a shield layer that protects the electronic component from electromagnetic waves on the sealing resin (for example, Patent Documents). 1 and 2).

ここで、図13は、従来の半導体装置を示す概略斜視図である。
図13に示すように、半導体装置は、基板31と、電子部品(図示略)と、封止樹脂32と、シールド層33とを有する。
Here, FIG. 13 is a schematic perspective view showing a conventional semiconductor device.
As shown in FIG. 13, the semiconductor device includes a substrate 31, an electronic component (not shown), a sealing resin 32, and a shield layer 33.

封止樹脂32は、基板31上に実装された電子部品を封止するように基板31上に形成されている。この封止樹脂32は、外部からの衝撃等から電子部品を保護するための部材である。   The sealing resin 32 is formed on the substrate 31 so as to seal the electronic component mounted on the substrate 31. The sealing resin 32 is a member for protecting the electronic component from an external impact or the like.

シールド層33は、封止樹脂32の上面全面を覆うように形成されている。このようなシールド層33を設けることで、外部からの電磁波が遮断され、電子部品を電磁波から保護することができる。   The shield layer 33 is formed so as to cover the entire upper surface of the sealing resin 32. By providing such a shield layer 33, electromagnetic waves from the outside are blocked, and the electronic component can be protected from the electromagnetic waves.

特開2001−24312号公報Japanese Patent Laid-Open No. 2001-24312 特許第3842229号公報Japanese Patent No. 3842229

ところで、封止樹脂32はその表面が平滑であるため、シールド層33がスパッタ法等により形成された導電膜であるときには、そのシールド層33と封止樹脂32との密着性が悪くなる場合がある。このような場合には、例えばはんだのリフロー加熱時に封止樹脂32から発生するアウトガスや吸湿による水蒸気などによって封止樹脂32が膨らんだり、シールド層33が封止樹脂32から剥がれたりするといった問題が発生する。   By the way, since the sealing resin 32 has a smooth surface, when the shield layer 33 is a conductive film formed by a sputtering method or the like, the adhesion between the shield layer 33 and the sealing resin 32 may be deteriorated. is there. In such a case, there is a problem that the sealing resin 32 swells due to, for example, outgas generated from the sealing resin 32 during reflow heating of the solder or water vapor due to moisture absorption, or the shield layer 33 is peeled off from the sealing resin 32. Occur.

本発明は上記問題点を解決するためになされたものであって、その目的は、封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供することにある。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device capable of suppressing the occurrence of problems due to outgas generated from a sealing resin, and a method for manufacturing the same. There is to do.

本発明の一観点によれば、基板と、前記基板に実装される電子部品と、前記電子部品を封止して前記基板上に形成される封止樹脂と、前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、を有し、前記封止樹脂は、一面に平面視において第2の所定パターンの凹部を有し、前記凹部は、前記第2の所定パターンとして平面視において網目状又は格子状に形成され、前記シールド層は、前記凹部内に形成され、平面視において網目状又は格子状に形成されている。 According to one aspect of the present invention, a substrate, an electronic component mounted on the substrate, a sealing resin formed on the substrate by sealing the electronic component, and a part of the sealing resin to cover includes a shield layer having an opening of a first predetermined pattern in a plan view, wherein the sealing resin has a recess in the second predetermined pattern in a plan view on one side, the recess the formed in a mesh shape or a lattice shape in the second viewed as a predetermined pattern, wherein the shield layer is formed in the recess, that is formed in a mesh shape or a lattice shape in a plan view.

この構成によれば、シールド層の開口部では、封止樹脂の一部が露出されることになる。このように封止樹脂の一部が露出されるため、仮にはんだのリフロー加熱時などに封止樹脂からアウトガスや吸湿による水蒸気が発生しても、上記露出された部分からそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。   According to this configuration, part of the sealing resin is exposed at the opening of the shield layer. Since part of the sealing resin is exposed in this manner, even if outgas or moisture is generated from the sealing resin during solder reflow heating, the outgas or water vapor is released from the exposed part. be able to. Thereby, generation | occurrence | production of the problem resulting from outgas and water vapor | steam can be suppressed suitably.

本発明の一観点によれば、基板と、前記基板に実装された電子部品と、前記電子部品を封止する封止樹脂とを含む半導体装置の製造方法であって、前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含み、前記シールド層形成工程は、前記封止樹脂の一面に前記第1の所定パターンの凸部と第2の所定パターンの凹部を形成する工程と、前記凹部内に前記シールド層を形成する工程と、を含み、前記凹部内に前記シールド層を形成する工程は、前記凸部と前記凹部が形成された前記封止樹脂の一面側を金属層で被覆する工程と、前記金属層を研磨して前記封止樹脂の凸部を露出させる工程と、を含む。 According to one aspect of the present invention, there is provided a semiconductor device manufacturing method including a substrate, an electronic component mounted on the substrate, and a sealing resin that seals the electronic component. A shield layer forming step of forming a shield layer having an opening of a first predetermined pattern in plan view so as to cover the portion, and the shield layer forming step includes the first predetermined surface on one surface of the sealing resin. forming a recess in the convex portion and the second predetermined pattern of the pattern, and forming the shielding layer in the recess, only including the step of forming the shield layer in the recess, the projection a step of the one side of the sealing resin section and the recess is formed is coated with a metal layer, to expose the convex portion of the sealing resin and polishing the metal layer, the including.

この方法によれば、封止樹脂の一部を覆うように形成されたシールド層の開口部では、封止樹脂の一部が露出されることになる。このように封止樹脂の一部が露出されるため、仮にはんだのリフロー加熱時などに封止樹脂からアウトガスや吸湿による水蒸気が発生しても、上記露出された部分からそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。   According to this method, a part of the sealing resin is exposed at the opening of the shield layer formed so as to cover a part of the sealing resin. Since part of the sealing resin is exposed in this manner, even if outgas or moisture is generated from the sealing resin during solder reflow heating, the outgas or water vapor is released from the exposed part. be able to. Thereby, generation | occurrence | production of the problem resulting from outgas and water vapor | steam can be suppressed suitably.

本発明の一観点によれば、封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供することができる。   According to one aspect of the present invention, it is possible to provide a semiconductor device and a method for manufacturing the semiconductor device that can suppress the occurrence of problems caused by outgas or the like generated from a sealing resin.

(a)は第1実施形態の半導体装置を示す概略平面図、(b),(c)は第1実施形態の半導体装置を示す概略断面図。(A) is a schematic plan view which shows the semiconductor device of 1st Embodiment, (b), (c) is a schematic sectional drawing which shows the semiconductor device of 1st Embodiment. 第1実施形態の半導体装置の一部を示す概略斜視図。1 is a schematic perspective view showing a part of a semiconductor device according to a first embodiment. 多数個取り配線基板を示す概略平面図。The schematic plan view which shows a multi-piece wiring board. (a)〜(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。(A)-(c) is a schematic sectional drawing which shows the manufacturing method of the semiconductor device of 1st Embodiment. (a)〜(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。(A)-(c) is a schematic sectional drawing which shows the manufacturing method of the semiconductor device of 1st Embodiment. 第2実施形態の半導体装置を示す概略断面図。FIG. 6 is a schematic cross-sectional view showing a semiconductor device according to a second embodiment. (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。(A), (b) is a schematic sectional drawing which shows the manufacturing method of the semiconductor device of 2nd Embodiment. (a)〜(c)は、第2実施形態の半導体装置の製造方法を示す概略断面図。(A)-(c) is a schematic sectional drawing which shows the manufacturing method of the semiconductor device of 2nd Embodiment. 変形例の半導体装置を示す概略断面図。FIG. 6 is a schematic cross-sectional view showing a modified semiconductor device. (a)は変形例の半導体装置の製造方法を示す概略断面図、(b)〜(d)は変形例の半導体装置の製造方法を示す拡大断面図。(A) is a schematic sectional drawing which shows the manufacturing method of the semiconductor device of a modification, (b)-(d) is an expanded sectional view which shows the manufacturing method of the semiconductor device of a modification. (a)は変形例の半導体装置を示す概略平面図、(b)は変形例の半導体装置を示す概略断面図。(A) is a schematic plan view showing a semiconductor device of a modification, and (b) is a schematic cross-sectional view showing a semiconductor device of a modification. (a),(b)は、変形例の半導体装置を示す概略平面図。(A), (b) is a schematic plan view which shows the semiconductor device of a modification. 従来の半導体装置を示す概略斜視図。The schematic perspective view which shows the conventional semiconductor device.

以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。
(第1実施形態)
以下、第1実施形態を図1〜図5に従って説明する。なお、図1(a)は、本実施形態の半導体装置10の概略平面図であり、図1(b)は、図1(a)に示す半導体装置10のA−A概略断面図であり、図1(c)は、図1(a)に示す半導体装置10のB−B線概略断面図である。また、図2は、半導体装置10の一部を示す概略斜視図である。
Hereinafter, each embodiment will be described with reference to the accompanying drawings. Note that the attached drawings are for explaining the outline of the structure and do not represent the actual size.
(First embodiment)
Hereinafter, a first embodiment will be described with reference to FIGS. 1A is a schematic plan view of the semiconductor device 10 of the present embodiment, and FIG. 1B is a schematic cross-sectional view taken along line AA of the semiconductor device 10 shown in FIG. FIG. 1C is a schematic cross-sectional view taken along line BB of the semiconductor device 10 shown in FIG. FIG. 2 is a schematic perspective view showing a part of the semiconductor device 10.

図1(b),(c)に示すように、半導体装置10は、基板11と、電子部品12と、封止樹脂13と、シールド層14とを有する。
基板11は、電子部品12とマザーボート等の他の基板(図示せず)との間を電気的に接続するためのものである。基板11としては、例えばプリント配線板を用いることができる。
As shown in FIGS. 1B and 1C, the semiconductor device 10 includes a substrate 11, an electronic component 12, a sealing resin 13, and a shield layer 14.
The board 11 is for electrically connecting the electronic component 12 and another board (not shown) such as a mother boat. As the substrate 11, for example, a printed wiring board can be used.

電子部品12は、基板11上に実装されている。電子部品12としては、例えば半導体チップ、チップ抵抗、チップコンデンサ、水晶振動子等を用いることができる。
封止樹脂13は、電子部品12を封止するように基板11上に設けられている。この封止樹脂13の上面は、凹凸状に形成されている。具体的には、封止樹脂13の上面には、平面視において網目状(第2の所定パターン)の凹部13aが形成されている。換言すると、封止樹脂13の上面には、平面視においてマトリクス状(第1の所定パターン)の凸部13bが形成されている。なお、この封止樹脂13としては、例えばモールド樹脂を用いることができる。モールド樹脂としては、例えばトランスファーモールド法により形成されたエポキシ系モールド樹脂を用いることができる。
The electronic component 12 is mounted on the substrate 11. As the electronic component 12, for example, a semiconductor chip, a chip resistor, a chip capacitor, a crystal resonator, or the like can be used.
The sealing resin 13 is provided on the substrate 11 so as to seal the electronic component 12. The upper surface of the sealing resin 13 is formed in an uneven shape. Specifically, a mesh-shaped (second predetermined pattern) recess 13 a is formed on the upper surface of the sealing resin 13 in plan view. In other words, the upper surface of the sealing resin 13 is formed with convex portions 13b in a matrix (first predetermined pattern) in plan view. In addition, as this sealing resin 13, a mold resin can be used, for example. As the mold resin, for example, an epoxy mold resin formed by a transfer mold method can be used.

シールド層14は、図1(b),(c)及び図2に示すように、封止樹脂13の凹部13a内に形成されている。具体的には、シールド層14は、封止樹脂13の凹部13aの内壁を覆うように形成されている。このため、シールド層14は、図1(a)に示すように、平面視において格子状に形成されている。また、このようなシールド層14は、平面視において所定パターンの開口部、つまり上記凸部13bのパターンと同パターンの開口部(ここでは、マトリクス状の開口部)14aを有する、とも言える。すなわち、封止樹脂13の凸部13bにはシールド層14が形成されず、その凸部13bにおいて封止樹脂13の上面が露出されている。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を外部に逃がすことができる。   The shield layer 14 is formed in the recess 13a of the sealing resin 13 as shown in FIGS. 1 (b), 1 (c) and FIG. Specifically, the shield layer 14 is formed so as to cover the inner wall of the recess 13 a of the sealing resin 13. For this reason, as shown in FIG. 1A, the shield layer 14 is formed in a lattice shape in plan view. Further, it can be said that such a shield layer 14 has openings of a predetermined pattern in a plan view, that is, openings (here, matrix-like openings) 14a having the same pattern as the pattern of the protrusions 13b. That is, the shield layer 14 is not formed on the convex portion 13b of the sealing resin 13, and the upper surface of the sealing resin 13 is exposed at the convex portion 13b. As described above, since the upper surface is exposed at a part of the sealing resin 13 (the convex portion 13b), even if water vapor is generated from the sealing resin 13 due to outgas or moisture absorption during solder reflow heating, The outgas and water vapor can be released to the outside from the exposed convex portion 13b.

ここで、図3は、本実施形態の半導体装置10が多数形成される多数個取り配線基板30の平面図である。
図3に示すように、多数個取り配線基板30は、半導体装置10が形成される領域である半導体装置形成領域Cを多数有している。この半導体装置形成領域Cには、上記基板11が形成されている。また、多数個取り配線基板30は、半導体装置10に対応する構造体が形成された後、ダイシング位置Dに沿ってダイシングブレードによって切断される。これにより、半導体装置10に対応する構造体が個片化され、多数の半導体装置10が製造される。なお、多数個取り配線基板30の材質としては、例えばガラスエポキシを用いることができる。
Here, FIG. 3 is a plan view of a multi-piece wiring board 30 on which a large number of semiconductor devices 10 of this embodiment are formed.
As shown in FIG. 3, the multi-cavity wiring board 30 has a large number of semiconductor device formation regions C that are regions where the semiconductor device 10 is formed. In the semiconductor device formation region C, the substrate 11 is formed. Further, the multi-piece wiring board 30 is cut by a dicing blade along the dicing position D after the structure corresponding to the semiconductor device 10 is formed. As a result, the structure corresponding to the semiconductor device 10 is singulated and a large number of semiconductor devices 10 are manufactured. For example, glass epoxy can be used as the material of the multi-cavity wiring board 30.

次に、半導体装置10の製造方法を図4及び図5に従って説明する。
図4(a)に示すように、半導体装置形成領域Cに形成された基板11上に電子部品12を実装する。次に、図4(b)に示すように、電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。
Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIGS.
As shown in FIG. 4A, the electronic component 12 is mounted on the substrate 11 formed in the semiconductor device formation region C. Next, as illustrated in FIG. 4B, a sealing resin 13 is formed on the substrate 11 so as to cover the electronic component 12. The thickness of the sealing resin 13 can be set to 1 mm, for example.

続いて、図4(c)に示すように、封止樹脂13の上面に、平面視において格子状の凹部13aを形成する。この凹部13aは、例えばダイシングブレード、レーザ、ドリル等により形成することができる。なお、凹部13aの深さW1は例えば50μm〜100μm、凹部13aの幅W2は例えば100μm、隣接する凹部13aのピッチW3は例えば200μmとすることができる。また、上記凹部13aが形成されることにより、封止樹脂13の上面にはマトリクス状の凸部13bが形成されることになる。   Subsequently, as illustrated in FIG. 4C, a lattice-shaped recess 13 a is formed on the upper surface of the sealing resin 13 in plan view. The recess 13a can be formed by, for example, a dicing blade, a laser, a drill, or the like. In addition, the depth W1 of the recessed part 13a can be 50 micrometers-100 micrometers, for example, the width W2 of the recessed part 13a can be 100 micrometers, and the pitch W3 of the adjacent recessed part 13a can be 200 micrometers, for example. Further, by forming the concave portion 13 a, a matrix-shaped convex portion 13 b is formed on the upper surface of the sealing resin 13.

次に、図5(a)に示すように、凹部13aの内壁を含む封止樹脂13の上面側全面に導電層15を形成する。この導電層15は、例えばスパッタ法、真空蒸着法、めっき法により形成することができる。なお、スパッタ法や真空蒸着法を用いる場合には、導電層15の材料としては、例えばアルミニウム(Al)を用いることができる。また、めっき法を用いる場合には、導電層15の材料としては、例えば銅(Cu)を用いることができる。   Next, as shown in FIG. 5A, a conductive layer 15 is formed on the entire upper surface side of the sealing resin 13 including the inner wall of the recess 13a. The conductive layer 15 can be formed by, for example, sputtering, vacuum deposition, or plating. In addition, when using a sputtering method or a vacuum evaporation method, as a material of the conductive layer 15, for example, aluminum (Al) can be used. Moreover, when using a plating method, as a material of the conductive layer 15, for example, copper (Cu) can be used.

続いて、図5(b)に示すように、封止樹脂13の上面側を研磨又は研削する。具体的には、凸部13b上面に形成された導電層15を研磨又は研削して除去することにより、凸部13b(封止樹脂13)の上面を露出させる。すなわち、本工程では、凸部13bの上面が露出されるまで封止樹脂13の上面側を研磨又は研削する。これにより、封止樹脂13の凹部13aの内壁を覆う、平面視において格子状のシールド層14、つまり平面視においてマトリクス状の開口部14aを有するシールド層14が形成される。なお、上記研磨としては、例えばバフ研磨などを用いることができる。また、この研磨工程(研削工程)において、凸部13b上面に形成された導電層15に加えて、シールド層14の一部と封止樹脂13の一部とを同時に研磨又は研削するようにしてもよい。   Subsequently, as shown in FIG. 5B, the upper surface side of the sealing resin 13 is polished or ground. Specifically, the conductive layer 15 formed on the upper surface of the convex portion 13b is removed by polishing or grinding, thereby exposing the upper surface of the convex portion 13b (sealing resin 13). That is, in this step, the upper surface side of the sealing resin 13 is polished or ground until the upper surface of the convex portion 13b is exposed. As a result, a grid-like shield layer 14 in a plan view covering the inner wall of the recess 13a of the sealing resin 13, that is, a shield layer 14 having a matrix-like opening 14a in a plan view is formed. In addition, as said grinding | polishing, buffing etc. can be used, for example. In this polishing step (grinding step), in addition to the conductive layer 15 formed on the upper surface of the convex portion 13b, a part of the shield layer 14 and a part of the sealing resin 13 are simultaneously polished or ground. Also good.

そして、以上の製造工程により、多数の半導体装置形成領域Cに、半導体装置10に相当する構造体が形成される。なお、本実施形態では、図4(c)及び図5(a),(b)に示した工程がシールド層形成工程となる。   Then, a structure corresponding to the semiconductor device 10 is formed in a large number of semiconductor device formation regions C by the above manufacturing process. In the present embodiment, the process shown in FIGS. 4C, 5A, and 5B is a shield layer forming process.

次に、図5(c)に示すように、図5(b)に示した構造体をダイシング位置Dに沿って切断する。これにより、半導体装置10が個片化され、多数の半導体装置10が製造される。   Next, the structure shown in FIG. 5B is cut along the dicing position D as shown in FIG. As a result, the semiconductor device 10 is singulated and a large number of semiconductor devices 10 are manufactured.

以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)封止樹脂13の上面に、所定パターンの開口部14aを有するシールド層14を形成するようにした。このシールド層14の開口部14aでは、封止樹脂13の凸部13bの上面が露出されることになる。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。
According to this embodiment described above, the following effects can be obtained.
(1) The shield layer 14 having a predetermined pattern of openings 14a is formed on the upper surface of the sealing resin 13. In the opening portion 14a of the shield layer 14, the upper surface of the convex portion 13b of the sealing resin 13 is exposed. As described above, since the upper surface is exposed at a part of the sealing resin 13 (the convex portion 13b), even if water vapor is generated from the sealing resin 13 due to outgas or moisture absorption during solder reflow heating, Outgas and water vapor can be released from the exposed convex portion 13b. Thereby, generation | occurrence | production of the problem resulting from outgas and water vapor | steam can be suppressed suitably.

(2)シールド層14を封止樹脂13の凹部13aに形成するようにした。これにより、例えば従来のように封止樹脂32の上面にシールド層33を形成する場合に比べて、シールド層14の形成に伴う半導体装置10全体の高さの増大を抑えることができる。   (2) The shield layer 14 is formed in the recess 13 a of the sealing resin 13. Thereby, for example, compared with the conventional case where the shield layer 33 is formed on the upper surface of the sealing resin 32, an increase in the height of the entire semiconductor device 10 due to the formation of the shield layer 14 can be suppressed.

(3)また、従来のようにシールド層33と封止樹脂32との密着性が悪く、封止樹脂32の上面にシールド層33を形成する場合には、シールド層33に機械的な外力が加わると容易にシールド層33が剥がれ、金属異物(浮遊物)の原因になるという問題がある。これに対し、本実施形態では、封止樹脂13の凹部13aにシールド層14が形成されるため、そのシールド層14を機械的な外力から好適に保護することができる。   (3) Further, when the shield layer 33 is formed on the upper surface of the sealing resin 32 because the adhesion between the shield layer 33 and the sealing resin 32 is poor as in the prior art, mechanical external force is applied to the shield layer 33. When added, the shield layer 33 is easily peeled off, which causes a problem of metallic foreign matter (floating matter). On the other hand, in this embodiment, since the shield layer 14 is formed in the recessed part 13a of the sealing resin 13, the shield layer 14 can be suitably protected from mechanical external force.

(第2実施形態)
以下、第2実施形態を図6〜図7に従って説明する。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to FIGS. The same members as those shown in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description of these elements is omitted.

図6に示すように、半導体装置10aは、基板11と、電子部品12と、封止樹脂13と、シールド層14と、接地端子16とを有する。
接地端子16は、グランド電位とされた導体であり、基板11上に設けられている。この接地端子16は、平面視において格子状に形成されたシールド層14と電気的に接続されている。この接地端子16には、例えば角柱状や円柱状の金属ポストやはんだボール等を用いることができる。
As shown in FIG. 6, the semiconductor device 10 a includes a substrate 11, an electronic component 12, a sealing resin 13, a shield layer 14, and a ground terminal 16.
The ground terminal 16 is a conductor having a ground potential, and is provided on the substrate 11. The ground terminal 16 is electrically connected to the shield layer 14 formed in a lattice shape in plan view. For example, a prismatic or cylindrical metal post or a solder ball can be used for the ground terminal 16.

封止樹脂13は、電子部品12及び接地端子16を封止するように基板11上に設けられている。この封止樹脂13の上面には、平面視において格子状の凹部13aと、平面視においてマトリクス状の凸部13bとが形成されている。ここで、上記接地端子16と対向する凹部13a(図6において最も左側に位置する凹部13c及び最も右側に位置する凹部13d)は、接地端子16の上面を露出するように形成されている。   The sealing resin 13 is provided on the substrate 11 so as to seal the electronic component 12 and the ground terminal 16. On the upper surface of the sealing resin 13, a lattice-shaped concave portion 13 a in a plan view and a matrix-shaped convex portion 13 b in a plan view are formed. Here, the concave portion 13a (the concave portion 13c located on the leftmost side and the concave portion 13d located on the rightmost side in FIG. 6) facing the ground terminal 16 is formed so as to expose the upper surface of the ground terminal 16.

シールド層14は、封止樹脂13の凹部13aの内壁を覆うように形成されている。このため、上記接地端子16と対向する凹部13c,13d内に形成されたシールド層14は、接地端子16の上面と電気的に接続されている。これにより、平面視において格子状に形成されたシールド層14と接地端子16とが電気的に接続され、シールド層14がグランド電位とされる。したがって、シールド層14は、電子部品12が放出する電磁波を遮断すると共に、半導体装置10の外部に存在する他の装置から放出された電磁波を遮断し、その電磁波により電子部品12が悪影響を受けることを抑制することができる。   The shield layer 14 is formed so as to cover the inner wall of the recess 13 a of the sealing resin 13. For this reason, the shield layer 14 formed in the recesses 13 c and 13 d facing the ground terminal 16 is electrically connected to the upper surface of the ground terminal 16. As a result, the shield layer 14 formed in a lattice shape in plan view and the ground terminal 16 are electrically connected, and the shield layer 14 is set to the ground potential. Therefore, the shield layer 14 blocks electromagnetic waves emitted from the electronic component 12 and also blocks electromagnetic waves emitted from other devices existing outside the semiconductor device 10, and the electronic component 12 is adversely affected by the electromagnetic waves. Can be suppressed.

次に、半導体装置10aの製造方法を図7及び図8に従って説明する。
図7(a)に示すように、半導体装置形成領域Cに形成された基板11上に接地端子16を形成する。続いて、基板11上に電子部品12を実装する。次に、接地端子16及び電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。また、接地端子16上の封止樹脂13の厚さW4は、例えば100μmとすることができる。
Next, a method for manufacturing the semiconductor device 10a will be described with reference to FIGS.
As shown in FIG. 7A, the ground terminal 16 is formed on the substrate 11 formed in the semiconductor device formation region C. Subsequently, the electronic component 12 is mounted on the substrate 11. Next, a sealing resin 13 is formed on the substrate 11 so as to cover the ground terminal 16 and the electronic component 12. The thickness of the sealing resin 13 can be set to 1 mm, for example. The thickness W4 of the sealing resin 13 on the ground terminal 16 can be set to 100 μm, for example.

続いて、図7(b)に示すように、封止樹脂13の上面に、平面視において格子状の凹部13aを形成する。このとき、接地端子16と対向する位置に形成される凹部13c,13dは、接地端子16の上面を露出する開口部として形成される。   Subsequently, as illustrated in FIG. 7B, a lattice-shaped recess 13 a is formed on the upper surface of the sealing resin 13 in a plan view. At this time, the recesses 13 c and 13 d formed at positions facing the ground terminal 16 are formed as openings that expose the upper surface of the ground terminal 16.

次に、図8(a)に示すように、凹部13aの内壁を含む封止樹脂13の上面側全面に導電層15を形成する。これにより、上記凹部13c,13dに形成された導電層15が接地端子16の上面と電気的に接続される。なお、この導電層15の形成前に、導電層15と接地端子16との導通不良を防ぐために、図7(b)に示した構造体にデスミア処理を施すようにしてもよい。   Next, as shown in FIG. 8A, a conductive layer 15 is formed on the entire upper surface side of the sealing resin 13 including the inner wall of the recess 13a. As a result, the conductive layer 15 formed in the recesses 13 c and 13 d is electrically connected to the upper surface of the ground terminal 16. Before the formation of the conductive layer 15, desmear treatment may be performed on the structure shown in FIG. 7B in order to prevent poor conduction between the conductive layer 15 and the ground terminal 16.

続いて、図8(b)に示すように、封止樹脂13の凸部13b上面に形成された導電層15を研磨又は研削して除去することにより、凸部13bの上面を露出させる。これにより、封止樹脂13の凹部13aの内壁を覆うシールド層14が形成される。なお、本実施形態では、図7(b)及び図8(a)、(b)に示した工程がシールド層形成工程となる。   Subsequently, as shown in FIG. 8B, the conductive layer 15 formed on the upper surface of the convex portion 13b of the sealing resin 13 is removed by polishing or grinding, thereby exposing the upper surface of the convex portion 13b. Thereby, the shield layer 14 which covers the inner wall of the recessed part 13a of the sealing resin 13 is formed. In the present embodiment, the process shown in FIGS. 7B, 8A, and 8B is the shield layer forming process.

次に、図8(c)に示すように、図8(b)に示した構造体をダイシング位置Dに沿って切断する。これにより、半導体装置10aが個片化され、多数の半導体装置10aが製造される。   Next, as illustrated in FIG. 8C, the structure illustrated in FIG. 8B is cut along the dicing position D. Thereby, the semiconductor device 10a is singulated and a large number of semiconductor devices 10a are manufactured.

以上説明した実施形態によれば、第1実施形態の(1)〜(3)の効果に加えて以下の効果を奏する。
(4)基板11上に接地端子16を形成し、その接地端子16とシールド層14とを凹部13c,13dを介して電気的に接続するようにした。これにより、例えば接地端子16を設けずに、基板11の接地用配線の一部に直接シールド層14を電気的に接続する場合よりも、シールド層14を容易にグランド電位に設定することができる。すなわち、凹部13c,13dを深く掘ることなく、シールド層14と接地端子16とを接続することができる。
According to the embodiment described above, the following effects are obtained in addition to the effects (1) to (3) of the first embodiment.
(4) The ground terminal 16 is formed on the substrate 11, and the ground terminal 16 and the shield layer 14 are electrically connected through the recesses 13c and 13d. Thereby, for example, the shield layer 14 can be set to the ground potential more easily than the case where the shield layer 14 is electrically connected directly to a part of the grounding wiring of the substrate 11 without providing the ground terminal 16. . That is, the shield layer 14 and the ground terminal 16 can be connected without digging deeply into the recesses 13c and 13d.

(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、封止樹脂13の上面全面を覆うように導電層15を形成した後に、凸部13b上に形成された導電層15を除去することにより、凹部13a内のみにシールド層14を形成するようにした。これに限らず、封止樹脂13に凹部13aを形成した後に、必要な部分(ここでは、凹部13a)のみにシールド層14を形成するようにしてもよい。例えば印刷法により、凹部13aのみに導電ペースト(例えば、Cuペーストや銀(Ag)ペーストなど)を充填することで、凹部13a内のみにシールド層14を形成することができる。また、例えばセミアディティブ法により、封止樹脂13の凸部13b上にめっきレジストを形成させた状態でCuめっき膜を析出成長させることで、凹部13a内のみにシールド層14を形成することができる。
(Other embodiments)
In addition, the said embodiment can also be implemented in the following aspects which changed this suitably.
In each of the above embodiments, after the conductive layer 15 is formed so as to cover the entire upper surface of the sealing resin 13, the conductive layer 15 formed on the convex portion 13b is removed, so that the shield layer is formed only in the concave portion 13a. 14 was formed. Not only this but after forming the recessed part 13a in the sealing resin 13, you may make it form the shield layer 14 only in a required part (here recessed part 13a). For example, the shield layer 14 can be formed only in the concave portion 13a by filling only the concave portion 13a with a conductive paste (for example, Cu paste or silver (Ag) paste) by a printing method. In addition, the shield layer 14 can be formed only in the recess 13a by depositing and growing a Cu plating film with a plating resist formed on the projection 13b of the sealing resin 13 by, for example, a semi-additive method. .

なお、このような場合には、封止樹脂13の凸部13b上面の一部にシールド層14が形成されていてもよい。すなわち、凸部13bの上面の一部が露出され、平面視において所定パターンの開口部を有するシールド層14が形成されれば、上記第1実施形態の(1)と同様の効果を奏することができる。   In such a case, the shield layer 14 may be formed on a part of the upper surface of the convex portion 13 b of the sealing resin 13. That is, if a part of the upper surface of the convex portion 13b is exposed and the shield layer 14 having openings of a predetermined pattern is formed in a plan view, the same effect as (1) of the first embodiment can be obtained. it can.

・上記各実施形態では、封止樹脂13の凹部13aの内壁を覆うようにシールド層14を形成するようにした。これに限らず、例えば図9に示されるように、封止樹脂13の凹部13a内を充填するようにシールド層17を形成してもよい。   In each of the above embodiments, the shield layer 14 is formed so as to cover the inner wall of the recess 13 a of the sealing resin 13. For example, as shown in FIG. 9, the shield layer 17 may be formed so as to fill the recess 13 a of the sealing resin 13.

・上記各実施形態では、封止樹脂13の上面にダイシングブレード等で凹部13aを形成することによって、封止樹脂13の上面を凹凸状に形成するようにした。これに限らず、例えば図10に示されるように、封止樹脂18の表面を粗化させることにより、封止樹脂18の上面を凹凸状に形成するようにしてもよい。この封止樹脂18の粗化としては、例えばデスミア処理を用いることができる。なお、封止樹脂18が粗化することの困難な樹脂である場合には、例えば封止樹脂18上に粗化可能な封止樹脂を形成し、その粗化可能な封止樹脂の上面を粗化するようにしてもよい。また、封止樹脂18内にシリカのフィラーが含有されている場合であれば、そのシリカのフィラーをフッ化水素水溶液で溶解することにより、封止樹脂18の表面を粗化するようにしてもよい。   In each of the above embodiments, the concave surface 13a is formed on the upper surface of the sealing resin 13 with a dicing blade or the like, so that the upper surface of the sealing resin 13 is formed in an uneven shape. For example, as shown in FIG. 10, the surface of the sealing resin 18 may be roughened to form the upper surface of the sealing resin 18 in an uneven shape. As the roughening of the sealing resin 18, for example, a desmear process can be used. When the sealing resin 18 is a resin that is difficult to roughen, for example, a sealing resin that can be roughened is formed on the sealing resin 18, and the top surface of the roughening sealing resin is formed. It may be roughened. If the silica resin is contained in the sealing resin 18, the surface of the sealing resin 18 may be roughened by dissolving the silica filler in an aqueous hydrogen fluoride solution. Good.

このように封止樹脂18の上面を粗化した場合には、図10(b)〜(d)に示す製造方法により、上記粗化した面(粗化面)18aにシールド層を形成することができる。なお、図10(b)〜(d)は、図10(a)の破線領域Rを拡大した拡大断面図である。   When the upper surface of the sealing resin 18 is thus roughened, a shield layer is formed on the roughened surface (roughened surface) 18a by the manufacturing method shown in FIGS. 10 (b) to 10 (d). Can do. In addition, FIG.10 (b)-(d) is an expanded sectional view which expanded the broken-line area | region R of Fig.10 (a).

図10(b)は、封止樹脂18の上面に粗化面18aを形成した状態を示す。このとき、粗化面18aは、凹部18bと凸部18cとを有する。また、図示は省略するが、凹部18bは、平面視において網目状に形成されている。次に、図10(c)に示すように、その粗化面18aを覆うように薄く導電層19aを形成する。続いて、図10(d)に示すように、封止樹脂18の上面側を薄く研磨することにより、凸部18cの上面を露出させる。これにより、凹部18bの内壁を覆うように平面視において網目状のシールド層19を形成することができる。   FIG. 10B shows a state in which the roughened surface 18 a is formed on the upper surface of the sealing resin 18. At this time, the roughened surface 18a has a concave portion 18b and a convex portion 18c. Although not shown, the recess 18b is formed in a mesh shape in plan view. Next, as shown in FIG. 10C, a thin conductive layer 19a is formed so as to cover the roughened surface 18a. Subsequently, as shown in FIG. 10D, the upper surface side of the sealing resin 18 is thinly polished to expose the upper surface of the convex portion 18c. Thereby, the mesh-like shield layer 19 can be formed in a plan view so as to cover the inner wall of the recess 18b.

・上記各実施形態では、一側面(上面)が平滑な面である封止樹脂13を形成するようにした。これに限らず、例えば封止樹脂13としてトランスファーモールド法により形成したモールド樹脂を用いる場合には、金型の形に樹脂を成型する際に、一側面(上面)に凹部と凸部を有する封止樹脂を形成するようにしてもよい。すなわち、金型の形によって、上面に凹部と凸部を有する封止樹脂を形成するようにしてもよい。   In each of the above embodiments, the sealing resin 13 whose one side surface (upper surface) is a smooth surface is formed. For example, when a molding resin formed by a transfer molding method is used as the sealing resin 13, when the resin is molded into a mold shape, a seal having a concave portion and a convex portion on one side surface (upper surface) is used. A stop resin may be formed. That is, a sealing resin having a concave portion and a convex portion on the upper surface may be formed depending on the shape of the mold.

・図11(a)、(b)に示されるように、封止樹脂13の側面を覆うシールド層20を形成するようにしてもよい。このシールド層20は、図11(a)に示すように、平面視において格子状に形成されたシールド層14と電気的に接続されている。また、このシールド層20は、図11(b)に示すように、基板11上に形成されグランド電位とされた接地端子21と電気的に接続されている。これにより、封止樹脂13の側面から侵入する電磁波を遮断することが可能となり、外部からの電磁波を精度良く遮断することができる。   -You may make it form the shield layer 20 which covers the side surface of the sealing resin 13 as FIG. 11 (a), (b) shows. As shown in FIG. 11A, the shield layer 20 is electrically connected to the shield layer 14 formed in a lattice shape in plan view. Further, as shown in FIG. 11B, the shield layer 20 is electrically connected to a ground terminal 21 formed on the substrate 11 and having a ground potential. Thereby, it is possible to block electromagnetic waves entering from the side surface of the sealing resin 13, and it is possible to block electromagnetic waves from the outside with high accuracy.

・上記各実施形態では、平面視において格子状の(平面視においてマトリクス状の開口部14aを有する)シールド層14を形成するようにしたが、このシールド層14の形状は特に制限されない。すなわち、平面視において所定パターンの開口部を有する形状であれば、シールド層14の形状は特に制限されない。例えば図12(a)に示されるように、シールド層22を、平面視において十字状に形成するようにしてもよい。この場合のシールド層22は、封止樹脂13の四隅にそれぞれ封止樹脂13を露出する開口部22aを有する。また、図12(b)に示されるように、平面視において中央部の封止樹脂13を露出する開口部24aを有し、環状及び帯状に形成されたシールド層24を形成するようにしてもよい。   In each of the above embodiments, the shield layer 14 having a lattice shape (having a matrix-like opening 14a in plan view) is formed in plan view, but the shape of the shield layer 14 is not particularly limited. That is, the shape of the shield layer 14 is not particularly limited as long as it has a shape having a predetermined pattern of openings in plan view. For example, as shown in FIG. 12A, the shield layer 22 may be formed in a cross shape in a plan view. The shield layer 22 in this case has openings 22 a that expose the sealing resin 13 at the four corners of the sealing resin 13. Further, as shown in FIG. 12B, the shield layer 24 having an opening 24 a that exposes the sealing resin 13 at the center in a plan view and having an annular shape and a belt shape may be formed. Good.

・上記各実施形態では、封止樹脂13の凹部13a内にシールド層14を形成するようにした。これに限らず、例えば平滑な上面を有する封止樹脂の上面に、平面視において所定パターンの開口部を有するシールド層を形成するようにしてもよい。このような構成であっても、上記第1実施形態の(1)と同様の効果を奏することができる。   In each embodiment described above, the shield layer 14 is formed in the recess 13 a of the sealing resin 13. For example, a shield layer having openings of a predetermined pattern in a plan view may be formed on the upper surface of the sealing resin having a smooth upper surface. Even with such a configuration, it is possible to achieve the same effect as (1) of the first embodiment.

10,10a 半導体装置
11 基板
12 電子部品
13,18 封止樹脂
13a,13c,13d,18b 凹部
13b,18c 凸部
14,17,19,22,24 シールド層
14a,22a,24a 開口部
16 接地端子
DESCRIPTION OF SYMBOLS 10, 10a Semiconductor device 11 Board | substrate 12 Electronic component 13, 18 Sealing resin 13a, 13c, 13d, 18b Concave part 13b, 18c Convex part 14, 17, 19, 22, 24 Shield layer 14a, 22a, 24a Opening part 16 Ground terminal

Claims (5)

基板と、
前記基板に実装される電子部品と、
前記電子部品を封止して前記基板上に形成される封止樹脂と、
前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、
を含み、
前記封止樹脂は、一面に平面視において第2の所定パターンの凹部を有し、
前記凹部は、前記第2の所定パターンとして平面視において網目状又は格子状に形成され、
前記シールド層は、前記凹部内に形成され、平面視において網目状又は格子状に形成されていることを特徴とする半導体装置。
A substrate,
Electronic components mounted on the substrate;
Sealing resin formed on the substrate by sealing the electronic component;
A shield layer having openings of a first predetermined pattern in plan view so as to cover a part of the sealing resin;
Including
The sealing resin has a concave portion of a second predetermined pattern in a plan view on one surface,
The concave portion is formed in a mesh shape or a lattice shape in plan view as the second predetermined pattern,
The shield layer is formed in the recess, the semiconductor device characterized that you have been formed in a mesh shape or a lattice shape in a plan view.
前記シールド層は、前記凹部の内壁面を被覆するように形成されていることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the shield layer is formed so as to cover an inner wall surface of the recess. 前記基板上に形成された接地端子を含み、
前記封止樹脂は、前記電子部品及び前記接地端子を封止するように形成され、
前記凹部の少なくとも一部は、前記接地端子の一側面を露出するように形成されていることを特徴とする請求項1又は2に記載の半導体装置。
Including a ground terminal formed on the substrate;
The sealing resin is formed to seal the electronic component and the ground terminal,
The semiconductor device according to claim 1, wherein at least a part of the recess is formed so as to expose one side surface of the ground terminal.
基板と、前記基板に実装された電子部品と、前記電子部品を封止する封止樹脂とを含む半導体装置の製造方法であって、
前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含み、
前記シールド層形成工程は、
前記封止樹脂の一面に前記第1の所定パターンの凸部と第2の所定パターンの凹部を形成する工程と、
前記凹部内に前記シールド層を形成する工程と、
を含み、
前記凹部内に前記シールド層を形成する工程は、
前記凸部と前記凹部が形成された前記封止樹脂の一面側を金属層で被覆する工程と、
前記金属層を研磨して前記封止樹脂の凸部を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a substrate, an electronic component mounted on the substrate, and a sealing resin for sealing the electronic component,
Including a shield layer forming step of forming a shield layer having openings of a first predetermined pattern in plan view so as to cover a part of the sealing resin;
The shield layer forming step includes
Forming a convex portion of the first predetermined pattern and a concave portion of the second predetermined pattern on one surface of the sealing resin;
Forming the shield layer in the recess,
Only including,
Forming the shield layer in the recess,
Coating one surface side of the sealing resin in which the convex portion and the concave portion are formed with a metal layer;
Polishing the metal layer to expose the convex portions of the sealing resin;
The method of manufacturing a semiconductor device according to claim containing Mukoto a.
前記封止樹脂を形成する工程の前に、前記基板上に接地端子を形成する工程を含み、
前記凹部は、少なくとも一部が前記接地端子の一側面を露出するように形成されることを特徴とする請求項に記載の半導体装置の製造方法。
Before the step of forming the sealing resin , including a step of forming a ground terminal on the substrate,
5. The method of manufacturing a semiconductor device according to claim 4 , wherein the recess is formed so that at least a part thereof exposes one side surface of the ground terminal .
JP2010146234A 2010-06-28 2010-06-28 Semiconductor device and manufacturing method thereof Active JP5530830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010146234A JP5530830B2 (en) 2010-06-28 2010-06-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010146234A JP5530830B2 (en) 2010-06-28 2010-06-28 Semiconductor device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2012009745A JP2012009745A (en) 2012-01-12
JP2012009745A5 JP2012009745A5 (en) 2013-06-06
JP5530830B2 true JP5530830B2 (en) 2014-06-25

Family

ID=45539931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146234A Active JP5530830B2 (en) 2010-06-28 2010-06-28 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5530830B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751079B2 (en) * 2011-08-05 2015-07-22 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
JP2014146624A (en) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd Module and manufacturing method of the same
KR102060307B1 (en) 2018-01-30 2019-12-30 공주대학교 산학협력단 Semiconductor package
WO2021006141A1 (en) 2019-07-08 2021-01-14 株式会社村田製作所 Module and method for manufacturing same
WO2021131774A1 (en) * 2019-12-27 2021-07-01 株式会社村田製作所 Module
JPWO2021220373A1 (en) * 2020-04-27 2021-11-04
US11610847B2 (en) * 2021-05-07 2023-03-21 STATS ChipPAC Pte. Ltd. Laser-based redistribution and multi-stacked packages

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552821B2 (en) * 2010-01-28 2014-07-16 Tdk株式会社 Circuit module

Also Published As

Publication number Publication date
JP2012009745A (en) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5530830B2 (en) Semiconductor device and manufacturing method thereof
JP4589170B2 (en) Semiconductor device and manufacturing method thereof
TWI502733B (en) Electronic package module and method of manufacturing the same
US8093690B2 (en) Chip package and manufacturing method thereof
US10271432B2 (en) Encapsulated circuit module, and production method therefor
US8296938B2 (en) Method for forming an electronic module having backside seal
CN102111968B (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2006294701A (en) Semiconductor device and its manufacturing method
TWI691260B (en) Molded circuit module and manufacturing method thereof
JP5547594B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
JP5193809B2 (en) Wiring board and manufacturing method thereof
US20060038245A1 (en) Semiconductor device and method of producing the same
US11219144B2 (en) Electromagnetic shields for sub-modules
CN109788666B (en) Circuit substrate and manufacturing method thereof
JP7354594B2 (en) Electronic element module and its manufacturing method
CN103794573A (en) Electronic packaging module and preparation method thereof
JP2014060200A (en) Printed circuit board and manufacturing method of the same
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
KR102634389B1 (en) Semiconductor package and method of fabricating the same
TWI532424B (en) Cover structure and manufacturing method thereof
US20160240464A1 (en) Hybrid circuit board and method for making the same, and semiconductor package structure
US9288902B2 (en) Printed circuit board and method of manufacturing the same
KR102159547B1 (en) The package board and the method for manufacturing the same
US10477703B2 (en) Wiring board
JP2011159761A (en) Surface mounting diode and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5530830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150