JP5523546B2

JP5523546B2 - リレー回路

Info

Publication number: JP5523546B2
Application number: JP2012276391A
Authority: JP
Inventors: 敬太藤丸
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-12-19
Filing date: 2012-12-19
Publication date: 2014-06-18
Anticipated expiration: 2028-11-13
Also published as: JP2013077573A

Description

この発明は、例えば有接点シーケンス等に用いられている電磁リレーを備えたリレー回路に関するものである。

電磁リレーは、電磁石である動作コイルへの電圧印加の有無によって、機械的な開閉接点を開閉動作させる有接点の部品である。電磁リレーの動作速度は、機械的な開閉動作を伴わないトランジスタ等の半導体デバイスからなる無接点のスイッチング素子に比べて遅く、また、接点動作に伴うエネルギー損失も大きい（例えば特許文献１）。

特開平６−３０２２６２号公報

この発明は、上記に鑑みてなされたものであり、開閉動作が速くエネルギー損失の少ない電磁リレーを備えたリレー回路を得ることを目的とする。

本発明のリレー回路は、制御ＩＣによって制御されるリレー回路であって、動作コイルと開閉接点を有し、前記動作コイルの一端が電源に接続される電磁リレーと、前記動作コイルの他端に接続される分圧用抵抗器と、前記分圧用抵抗器に並列に接続されるスイッチング素子とを備え、前記制御ＩＣには、前記スイッチング素子の導通を制御する第１および第２の制御用ポートが設けられており、前記スイッチング素子は、前記第１の制御用ポートの出力電圧がローレベルからハイレベルに制御され、且つ、前記第２の制御用ポートの出力電圧がハイレベルからローレベルに制御されることにより導通すると共に、前記第２の制御用ポートの出力電圧はそのままで前記第１の制御用ポートの出力電圧がハイレベルからローレベルに制御されることにより非導通になることを特徴とする。

この発明によれば、電磁リレーの動作コイルの両端に所定時間の間だけ高い電圧を印加できるため、前記動作コイルに流れる電流の立ち上がり速度を速め、すなわち開閉接点の開閉動作に必要な電磁力を動作コイルに速く発生させることができ、その結果、開閉接点の開閉動作を速くしたエネルギー損失の少ないリレー回路を得ることができるという効果を奏する。

図１は、この発明の実施の形態１のリレー回路の構成を示す回路図である。図２は、実施の形態１のリレー回路の各部の通電状態を示すタイムチャートである。図３は、実施の形態１のリレー回路の動作コイルに流れる電流の過渡特性図である。図４は、この発明の実施の形態２のリレー回路の構成を示す回路図である。図５は、実施の形態２のリレー回路の各部の通電状態を示すタイムチャートである。図６は、この発明の実施の形態３のリレー回路の構成を示す回路図である。図７は、実施の形態３のリレー回路の各部の通電状態を示すタイムチャートである。

実施の形態１．
以下、図面に基づき本発明の実施の形態１について詳細に説明する。図１は、この発明の実施の形態１のリレー回路の構成を示す回路図である。図２は実施の形態１のリレー回路の各部の通電状態を示すタイムチャートである。図３は実施の形態１のリレー回路の動作コイルに流れる電流の過渡特性図である。

図１の電磁リレー１は常開型の電磁リレーである。電磁リレー１は動作コイル２と開閉接点３から構成されている。なお、ここでの動作コイル２はインダクタンス２ａと抵抗２ｂからなる等価回路で表現されている。また、電磁リレー１と並列に保護用のダイオード９が設けられている。動作コイル２の一端には、電圧５Ｖの電源８が接続されている。動作コイル２の他端には、分圧用抵抗器６が接続されている。

スイッチング素子５は、前記分圧用抵抗器６と並列に接続されている。なお、ここで用いたスイッチング素子５はｎｐｎ型バイポーラトランジスタであって、以降、トランジスタ５と記す。トランジスタ５のコレクタ端子は動作コイル２の他端側に、エミッタ端子は制御ＩＣ（集積回路）４の制御用ポート４ｂに、ベース端子は抵抗器７を介して制御ＩＣ４の制御用ポート４ａにそれぞれ接続されている。上記の制御ＩＣ４は、いわゆるマイコンを搭載するＦＰＧＡ（Field Programmable Gate Array）やＣＰＬＤ（Complex Programmable Logic Device）などのプログラマブル・デバイスを備えたＩＣであるが、プログラマブルでない制御回路を備えたＩＣであってもよい。制御ＩＣ４には、図示しない回路電源から電圧５Ｖの動作電圧が供給されている。制御ＩＣ４は、制御用ポート４ａ，４ｂに出力する電圧およびその出力時間を正確に定め（動作信号に相当）、トランジスタ５のベース端子に印加する。なお、制御ＩＣ４のＧＮＤポート４ｃはアースされている。

次に、図２を参照して実施の形態１のリレー回路の動作について説明する。電磁リレー１を動作させる前において、制御用ポート４ｂおよび電源８の出力電圧は共に５Ｖであり、これらの間の電位差は０Ｖである。従って、動作コイル２には電流は流れず、電磁リレー１の開閉接点３は開状態に維持され続ける。

電磁リレー１の開閉接点３を閉状態にする場合、制御用ポート４ａの出力電圧は０Ｖから５Ｖに上げられ、同時に制御用ポート４ｂの出力電圧は５Ｖから０Ｖに下げられる。これにより、制御用ポート４ａ，４ｂ間には５Ｖの電位差が発生し、抵抗器７を介して動作信号に相当する動作電流がトランジスタ５のベース端子に供給される。これに伴ってトランジスタ５のコレクタ側からみたエミッタ側の抵抗値が著しく小さな値となり、トランジスタ５は導通する。このときの電源８と制御用ポート４ｂの電位差は５Ｖであり、動作コイル２に電流が流れ始め、時間の経過とともに増加する。やがて電磁石である動作コイル２に流れる電流（過渡電流）は、開閉接点３の開閉動作に必要な電磁力を発生させる最低動作電流値１１に達し、開閉接点３をその電磁力で閉状態にする。なお、分圧用抵抗器６に流れる電流はトランジスタ５が導通しているのでほぼ０Ａである。

動作コイル２に流れる過渡電流は、開閉接点３が閉状態になった後も増加し続ける。この閉状態後も増加する電流の増加分は、開閉接点３を閉じるのに必要なエネルギー以上のエネルギーを動作コイル２に与え、無用なエネルギー損失になっている。このような増加する無用な電流の増加分を無くすため、本発明の実施の形態１のリレー回路では、ベース端子に電流を供給し始めてから所定時間Ｔ後に、制御用ポート４ａの出力電圧を５Ｖから０Ｖに下げて動作電流の供給停止をしている。なお、動作電流を停止するタイミングを決める所定時間Ｔは、動作電流を印加してから上記最低動作電流値１１に達するまでの所要時間よりも長く設定している。以下、その動作について説明する。

ベース端子に動作電流を供給し始めてから所定時間Ｔ後に制御用ポート４ａの出力電圧を５Ｖから０Ｖに下げた結果、制御用ポート４ａ，４ｂ間の電位差は０Ｖとなり、ベース端子への動作電流の供給は停止する。これに伴い、トランジスタ５のコレクタ側からみたエミッタ側の抵抗値は著しく増加し、トランジスタ５は非導通となり、代わりに並列に接続された分圧用抵抗器６に電流が流れ出す。このときの動作コイル２に流れる電流は、電源８と制御用ポート４ｂとの間の抵抗値が分圧用抵抗器６の抵抗値分だけ高くなるため、電源８の電圧５Ｖを動作コイル２の抵抗２ｂと分圧用抵抗器６の持つ抵抗値の合計で割った電流値１２に向けて過渡的に減少していく。すなわち動作コイル２に流れてエネルギーロスとなる余分な電流分は減少に転じ、電流値１２へと収束する。なお、このときの電流値１２は、開閉接点３を閉状態に維持できる電磁力を発生させる最低維持電流値１３以上の値である維持電流値１２（第２の所定の値）になるよう、分圧用抵抗器６のもつ抵抗値の調整（選択）によって予め設定されている。そのため、動作電流の供給を停止した後も開閉接点３は閉状態を維持し続ける。なお、第１の所定の値については後述する。

電磁リレー１の開閉接点３を開状態にする場合、制御用ポート４ｂの出力電圧が約０Ｖから５Ｖに上げられ、これによって制御用ポート４ｂと電源８との電位差は０Ｖとなる。動作コイル２に流れる電流は０Ａに向けて一気に減少し始め、動作コイル２の電磁力も減少し、開閉接点３は開状態になる。

図３を参照して、実施の形態１のリレー回路の高速動作について説明する。すでに説明した通り実施の形態１のリレー回路では、電磁リレー１の開閉接点３を開状態から閉状態にする場合、制御ＩＣ４で発生させた動作電流（動作信号）をトランジスタ５のベース端子に供給することでトランジスタ５を導通させ、それに伴って動作コイル２に流れる電流で電磁力を発生させ、開閉接点３を閉状態にしている。図３は、トランジスタ５が導通してからの動作コイル２に流れる電流の変化を示す。動作コイル２に流れる電流の増加速度は、動作コイル２に印加する電圧を３Ｖより高い５Ｖにしたときに速く、また、開閉接点３の開閉動作に必要な最低動作電流値１１に達する時間はｔだけ短くなっている。要するに動作コイル２に印加する電圧を高くすればするほど開閉接点３の開閉動作を速くできることがわかる。本発明の実施の形態１のリレー回路は、動作コイル２に高い電圧を加えることにより、その開閉接点３の開閉動作を速くしたものである。そういう意味で、実施の形態１で用いた電源８の電圧は５Ｖであったが、より高い電圧を加えてより速い動作速度を得ることも可能である。

以上のように、実施の形態１によれば、開閉動作が速くエネルギー損失の少ないリレー回路を得ることができる。

実施の形態２．
実施の形態１のリレー回路では、動作コイル２において、開閉接点３が閉状態になった後も増加する電流を減らすため、トランジスタ５のベース端子に供給する動作電流（動作信号）を前記予め定めた所定時間Ｔの経過するタイミングで停止させていた。本実施の形態２のリレー回路では、トランジスタ５のベース端子に供給する動作電流（動作信号）の停止のタイミングを、動作コイル２に流れる電流値の把握によって実施するものであって、その動作コイル２に流れる電流値が後述する予め決められた所定の電流値（第１の所定の値）を超えた時点で動作電流を停止するものである。すなわち、実施の形態１と実施の形態２のリレー回路の異なりは、トランジスタ５のベース端子に供給する動作電流の停止のタイミングの決定手段において異なる。以下、図面に基づいて本発明の実施の形態２について詳細に説明する。図４は、この発明の実施の形態２のリレー回路の構成を示す回路図である。図５は実施の形態２のリレー回路の各部の通電状態を示すタイムチャートである。なお、図４、図５中、図１ないし図３と同一部分ないしは相当部分には同一符号を付与している。

図４の実施の形態２のリレー回路は、実施の形態１で用いたリレー回路の電磁リレー１と分圧用抵抗器６との間に電流計１０を取り付け、また、その測定値を制御ＩＣ４に取り込むための制御用ポート４ｄを設けたもので、それ以外は全く同じである。従って、図５に示す実施の形態２の各部の通電状態は、電磁リレー１を動作させる前の期間、動作電流のベース端子への供給から電磁リレー１の開閉接点３を閉状態にするまでの期間、ならびに動作電流のベース端子への供給停止から電磁リレー１の開閉接点３を開状態にするまでの期間において実施の形態１と全く同じ変化をする。

動作電流の供給停止のタイミングを計るため、図４のリレー回路では、ベース端子に電流を供給し始めてから動作コイル２に流れる電流値を電流計１０で測定し、制御用ポート４ｄを介して制御ＩＣ４にその電流値を取り込む。そして制御ＩＣ４は前記取り込んだ電流値と所定の電流値１４（図５参照）とを比較し、動作コイル２に流れる電流値が所定の電流値１４を超えた時点Ｓ（図５参照）で制御用ポート４ａの出力電圧を５Ｖから０Ｖに下げ、動作電流の供給を停止する。これによって、動作コイル２に流れる無用な電流分は減少に転じ、維持電流値１２へと収束する。なお、前記所定の電流値１４は、開閉接点３が閉状態になった後も過渡的に増加する動作コイル２の無用な電流分を減らすため、最低動作電流値１１（開閉接点３が閉状態になる最低電流値）以上の値に予め定められている。

以上のように、実施の形態２によれば、開閉速度が速くエネルギー損失の少ないリレー回路を得ることができる。なお、上記の実施の形態２においては、動作コイル２に流れる電流の把握に電流計１０を用いたが、制御用ポート４ｄに流入する電流値を確認する手段を制御ＩＣ４に設ける等で同様に把握できるため、本発明のリレー回路は必ずしも電流計を必要とするものではない。

実施の形態３．
実施の形態１または実施の形態２のリレー回路では、開閉接点３が閉状態になった後も過渡的に増加する動作コイル２の無用な電流分を減らすため、トランジスタ５のベース端子に供給する動作電流（動作信号）の停止のタイミングを、予め定めた所定期間Ｔや、動作コイル２に流れる電流値によって特定するものであった。実施の形態３では、動作コイル２に流れる無用な電流分を減らすため、動作電流の停止のタイミングを開閉接点３の開閉動作の確認によって実施するものである。要するに実施の形態１，２に対する実施の形態３のリレー回路の異なりは、トランジスタ５のベース端子に供給する動作電流（動作信号）の停止のタイミングの決定手段において異なる。以下、図面に基づいて本発明の実施の形態３について詳細に説明する。図６は、この発明の実施の形態３のリレー回路の構成を示す回路図である。図７は実施の形態３のリレー回路の各部の通電状態を示すタイムチャートである。なお、図６、図７中、図１ないし図５と同一部分ないしは相当部分には同一符号を付与している。

図６を用いて本発明の実施の形態３のリレー回路の構成とその動作について説明する。本発明の実施の形態３のリレー回路は、実施の形態１で用いたリレー回路の開閉接点３に電流計１０とその測定値を制御ＩＣ４に取り込むための制御ポート４ｄを設けたもので、それ以外は全く同じである。従って、図７の実施の形態３の各部の通電状態は、電磁リレー１を動作させる前の期間、動作電流のベース端子への供給から電磁リレー１の開閉接点３を閉状態にするまでの期間、ならびに動作電流のベース端子への供給停止から電磁リレー１の開閉接点３を開状態にするまでの期間において実施の形態１または実施の形態２と全く同じ変化をする。

図６のリレー回路では、開閉接点３の開閉動作の確認を開閉接点３に取り付けた電流計１０の電流値の変化から実施している。すなわち開閉接点３に取り付けた電流計１０に流れる電流値は、開閉接点３が閉じると増加を開始し、開くと一気に減少するという現象を用いたものである。開閉接点３に流れる電流値の変化は電流計１０で検出され制御用ポート４ｄを介して制御ＩＣ４に取り込まれる。制御ＩＣ４は前記取り込んだ電流値が増加し、開閉接点３が閉になったと確認できる電流値Ｐに到達（図７参照）すると（ただし、確認にＴｐ時間要している）、直ちに制御用ポート４ａの出力電圧を５Ｖから０Ｖに下げ、動作電流の供給を停止する。これによって、動作コイル２に流れる無用な電流分は減少に転じ、維持電流値１２へと収束する。

以上のように、実施の形態３によれば、開閉速度が速くエネルギー損失の少ないリレー回路を得ることができる。なお、上記本発明の実施の形態１ないし３においては、スイッチング素子としてトランジスタを用いたが、トランジスタの代わりにサイリスターを用いることも可能である。その場合、例えば制御ＩＣから発生される動作信号をパルス信号（動作信号）とし、それをサイリスターのゲートに加えることで、サイリスターを導通状態にすることができる。また、その導通状態のサイリスターのアノード、カソード間に対して、逆バイアス（逆電圧）とする回路、例えば逆電圧ないしは逆バイアスのパルス信号等を別途アノード、カソード間に与える回路を設けることによって、再びサイリスターを非導通にすることも容易にできる。

以上のように、この発明にかかるリレー回路は、開閉速度が速くエネルギー損失の少ないリレー回路として有用である。

１電磁リレー、２動作コイル、３開閉接点、５スイッチング素子（トランジスタ）、６分圧用抵抗器、８電源、１０電流計。

Claims

制御ＩＣによって制御されるリレー回路であって、
動作コイルと開閉接点を有し、前記動作コイルの一端が電源に接続される電磁リレーと、
前記動作コイルの他端に接続される分圧用抵抗器と、
前記分圧用抵抗器に並列に接続されるスイッチング素子と
を備え、
前記制御ＩＣには、前記スイッチング素子の導通を制御する第１および第２の制御用ポートが設けられており、
前記スイッチング素子は、前記第１の制御用ポートの出力電圧がローレベルからハイレベルに制御され、且つ、前記第２の制御用ポートの出力電圧がハイレベルからローレベルに制御されることにより導通すると共に、前記第２の制御用ポートの出力電圧はそのままで前記第１の制御用ポートの出力電圧がハイレベルからローレベルに制御されることにより非導通になる
ことを特徴とするリレー回路。
請求項１に記載のリレー回路であって、
前記動作コイルに流れる電流が第１の所定値を超えると、前記スイッチング素子が非導通に制御されることを特徴とするリレー回路。
請求項１に記載のリレー回路であって、
前記開閉接点の閉動作が確認されると、前記スイッチング素子が非導通に制御されることを特徴とするリレー回路。
請求項１ないし請求項３のいずれか１項に記載のリレー回路であって、
前記スイッチング素子の状態が導通から非導通になったときに、
前記動作コイルに流れる電流が前記第１の所定値よりも小さな第２の所定値以上になるようにした
ことを特徴とするリレー回路。
請求項４に記載のリレー回路であって、
前記リレー回路に備えられた分圧用抵抗器が、
前記スイッチング素子の状態が導通から非導通になったときに、
前記動作コイルに流れる電流を前記第２の所定値以上にする抵抗値を有している
ことを特徴とするリレー回路。