JP5522688B2 - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5522688B2
JP5522688B2 JP2010208052A JP2010208052A JP5522688B2 JP 5522688 B2 JP5522688 B2 JP 5522688B2 JP 2010208052 A JP2010208052 A JP 2010208052A JP 2010208052 A JP2010208052 A JP 2010208052A JP 5522688 B2 JP5522688 B2 JP 5522688B2
Authority
JP
Japan
Prior art keywords
single crystal
parylene
crystal substrate
field effect
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010208052A
Other languages
English (en)
Other versions
JP2012064775A (ja
Inventor
公 井上
久 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2010208052A priority Critical patent/JP5522688B2/ja
Publication of JP2012064775A publication Critical patent/JP2012064775A/ja
Application granted granted Critical
Publication of JP5522688B2 publication Critical patent/JP5522688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、電界効果トランジスタ及びその製造方法に関するものである。
現在の電界効果トランジスタ(FET)の大多数は、シリコンなどの半導体をチャンネル層に用いており、そのチャンネル層には、化学置換によって、ボロン等のドーパントが埋め込まれている。ドーパントから供給されるキャリアの数は、電場を印加することによって制御できる。この電場制御こそがFETの動作原理である。この電場は、チャンネル層の上部に形成したゲート絶縁体と呼ばれる無機酸化物常誘電体層を介して印加される。このような原理と構造をもつ従来のFETを用いた電子回路においては、性能向上のためにチャンネル長を短くする等の微細化を行って集積度を高くすると、それに伴ってチャンネル内のドーパントの数も減少する。例えば、チャンネルとして寄与する半導体の体積が20nm×20nm×5nm程度に減少すると、その中には平均して約10個のドーパント(つまり約10個のキャリア)しか含まれない。キャリアの数がこれほどまでに少なくなると、素子ごとの特性のばらつきが深刻になり、信頼性を揺るがす大きな問題となってしまう。
最近、このような従来型の半導体FETの問題を解決するために、強相関電子材料の示す「モット金属‐絶縁体転移」(以下、モット転移と呼ぶ)といった現象を利用したFET(モットFET)の開発が試みられているが(特許文献1〜8参照)、実用化にはまだほど遠い現状である。実用化への大きな障壁のひとつは「どのようなゲート絶縁体を用いればモットFETを動作させられるのか」という未解決の問題であり、これまでのいかなる特許文献及び非特許文献においても明解な方法は与えられていない。本発明は、それにひとつの解決策を与えるものである。
強相関電子材料と呼ばれる物質は、半導体物理学に置いては既に十分に確立された局所密度近似法などの理論的手法を用いてエネルギー状態を計算(いわゆるバンド計算)すると金属になると予想されるのに、実際には絶縁体であるという物質のことである。金や銅のような金属と同じように、本来動き回れるはずのキャリアが大量に存在するのだが、キャリアどうしに働く非常に強いクーロン反発力のために、キャリアがお互いに牽制し合って全く動けなくなっているのである。つまり、キャリアどうしが接近する際に生じるクーロンエネルギーの上昇が、キャリアが動き回ることによる運動エネルギーの利得を上回ってしまうので、キャリアは動く必要が無くなり、完全に局在してしまうのだ。このような系は、光や磁場や電場(電界効果)や圧力などの外場をわずかに印加するだけで、劇的な相転移を起こして金属に転移する。これをモット転移と呼ぶ。
電界効果により、この強相関電子材料にモット転移を引き起こし、その際の劇的な導電率の変化をトランジスタ動作に利用しようというのがモットFETである。原理的には、モットFETは書き換え速度も読み込み速度も1ns以下の超高速不揮発スイッチング素子になると考えられている。
モット転移の舞台である強相関電子材料として、現在最も広汎に研究の対象とされているものはAxByOzで表される複合酸化物である。ここでA、Bのそれぞれは、ひとつの種類のカチオン又は複数の種類のカチオンを組み合わせたものであり、Oは酸素である。特にBが3d、4d又は5d電子を持った遷移金属であるものがよく研究されている。また、x対y対zはA対B対Oの化学組成比を与える。例えばx=y=1、z=3のペロブスカイト型複合酸化物(ABO3)をチャンネル層に用いた場合、微細化によって20nm×20nm×5nm程度までチャンネル層の体積が減少したとしても、その中に伝導に関与できるキャリアはまだ数万〜数十万個も存在する。したがって、モット転移を利用したFETにおいては、上述の従来の半導体のFETで生じている微細化に伴う問題はもはや存在しない。
しかし、複合酸化物は本質的に化学組成からのずれを生じやすい物質である。このことが実用化を阻む最も大きな障壁になっている。例えばペロブスカイト型複合酸化物(ABO3)の場合は、Aサイトのカチオンの欠損や過剰、あるいはOサイトの酸素欠損が容易に起こりうる。したがって、複合酸化物をチャンネル層に用いてモットFETを作製する場合に、従来の半導体FETを作製する手法がそのまま適用出来ない。例えば、複合酸化物の上部に無機酸化物常誘電体のゲート絶縁膜を形成しようとすると、無機酸化物常誘電体の材料を構成する元素が複合酸化物表面の欠損を介して複合酸化物中に混入・拡散したり、あるいは無機酸化物常誘電体と複合酸化物の結晶構造の違いに起因して両者の界面に酸素やカチオンが混入するために、別の副次的酸化物層が生じたりする。このような副次的酸化物層は非常に多くのトラップ準位を形成する原因となる上に、その特性を制御することが非常に困難であるため、応用に用いる際には大きな障壁となる。またこのような副次的な酸化物はモット転移を引き起こす強相関酸化物とは異なる通常の酸化物半導体であることが多く、チャンネルの導電率を劇的に変化させるというモットFETに期待されている特性を発揮することも出来なくなる。
そこで、ゲート絶縁膜の材料として、従来用いられている酸化シリコンのような無機酸化物常誘電体を用いるのではなく、有機絶縁材料のジクロロジパラキシリレン(CAS: 28804-46-8:パリレンC)を使用することが提案された(特許文献9参照)。
パラキシリレン(パリレン)は、ベンゼン環がCH2を介してつながる(重合する)ことによって分子量が50万にもおよぶ非常に安定した結晶性ポリマーとなる。パリレンCは各ベンゼン環の水素ひとつを塩素で置き換えた構造をもったパラキシリレン(パリレン)のことである。置換基の種類によって、パリレンにはパリレンC、パリレンN、パリレンD、パリレンAF-4、パリレンSF、パリレンHT、パリレンA、パリレンAM、パリレンVT-4、パリレンCF、パリレンXなどの種類があるが、不活性な性質と均一性及び絶縁性に関しては大差はない。パラキシリレンを複合酸化物の上部に積層させるためには、まず原料であるジパラキシリレンを熱してモノマー化し、その反応性の高いモノマーのガスを真空チャンバーに導入する。モノマーガスは真空チェンバー中で複合酸化物の表面に接すると急速に重合を起こし、パラキシリレンの膜が形成される。この方法によって得られるパラキシリレンの膜は均一でピンホールがないため絶縁性に非常に優れている。またパラキシリレンは化学的には顕著に安定した物質でありほとんどの溶剤や薬品に対して不活性であるため、無機酸化物との界面に新たな酸化物層を形成するようなことはない。
代表的なペロブスカイト型の複合酸化物のSrTiO3単結晶表面上にジクロロジパラキシリレン(パリレンC)をゲート絶縁体に用いてFETを作製した場合、アルミナなどの無機酸化物をゲート絶縁体に用いたときには得られなかった2次元電子ガスの特性が観測されている(非特許文献1、2参照)。これは、パリレンCとSrTiO3単結晶の界面が理想的な状態になっていることを示している。
しかし、パリレンCの比誘電率はおよそ3.2と小さい値であるので、パリレンCをゲート絶縁体に用いて印加出来る電界では、モット転移を生じさせるのに必要であると考えられている1013cm-2ものキャリアを、電界効果のみによってチャンネルに誘起するのは不可能である。
特許第3664785号公報 特許第3030285号公報 特許第3513805号公報 特許第3534394号公報 特表2007−515055号公報 WO2004/023563号明細書 特許第3994444号公報 特許第3917025号公報 特許第4398511号公報
Applied Physics Letters 89巻 113504頁 2006年 Journal of the Physical Society of Japan 78巻 083713頁 2009年
本発明は「モットFETの材料として有望な候補であるペロブスカイト型の複合酸化物との間に良好な界面を得ることができて、さらに比誘電率がモット転移を引き起こせるほど十分に大きいゲート絶縁膜」が必要とされている困難な現状に解決策を与えるものであり、複合酸化物の単結晶をチャンネルに用いたFETに電界効果のみで1013cm-2以上の高濃度のキャリアを注入することと、キャリアの移動度が室温でも10cm2/Vsに達するほどに理想的なチャンネルとの界面を得ることを共に可能にするゲート絶縁膜を有する電界効果トランジスタ及びその製造方法を提供することを目的とする。
上記の課題は、以下の電界効果トランジスタ及びその製造方法によって解決される。
(1)チャンネル層を構成するペロブスカイト構造の複合酸化物単結晶基板と、該複合酸化物単結晶基板上にパラキシリレンのポリマー膜及び酸化タンタルのアモルファス薄膜がこの順に積層された積層構造からなるゲート絶縁膜とを有することを特徴とする電界効果トランジスタ。
(2)前記複合酸化物単結晶基板は、ストロンチウムチタン酸化物単結晶基板であることを特徴とする(1)に記載の電界効果トランジスタ。
(3)前記パラキシリレンのポリマー膜は、パリレンC膜であることを特徴とする(1)又は(2)に記載の電界効果トランジスタ。
(4)チャンネル層を構成するストロンチウムチタン酸化物単結晶基板を用意する工程と、ジパラキシリレンを熱してモノマー化し、そのモノマーのガスを真空チャンバー中で該ストロンチウムチタン酸化物単結晶基板上で重合させて、該ストロンチウムチタン酸化物単結晶基板上にパラキシリレンのポリマー膜を形成する工程と、前記ポリマー膜上に、酸化タンタルのアモルファス薄膜を形成する工程とを含み、前記ポリマー膜及び前記酸化タンタルのアモルファス薄膜の積層構造をゲート絶縁膜として備えることを特徴とする電界効果トランジスタの製造方法。
本発明にかかるFETによれば、上記積層型ゲート絶縁膜を用いることにより、パラキシリレンをゲート絶縁膜に用いた場合の良質なチャンネル界面の形成という利点を保ったまま、上記複合酸化物からなるチャンネル層へ1.5×1013cm-2ものキャリアを注入することができて、さらに、キャリアの移動度が室温で10cm2/Vsにまで達する。
本発明を、ペロブスカイト構造を有する複合酸化物の強相関電子材料に適用することによって、モット転移を利用したモットFETを実現化することが可能になる。
本発明のひとつの実施形態に係るFET素子の平面構造を示す光学顕微鏡写真。 図1のA−B線による断面の走査型電子顕微鏡写真。 図1のFET素子のゲート−ソース(G−S)間にゲート電圧を印加し、その際にG−S間に流れるリーク電流を縦軸、ゲート電圧の値とゲート絶縁膜の静電容量から導かれる面電荷密度を横軸にしてプロットしたもの。 図1のFET素子のG−S間にゲート電圧(=0,10,20,30,40V)を印加し、ゲート電圧は一定のままでソース−ドレイン(S−D)間の電圧のみを変化させた際におけるS−D間の電流を縦軸、電圧端子V1とV2間に生じる電位差を横軸にしてプロットしたグラフ。 (a)図1のFET素子のG−S間にゲート電圧を印加し、その際にS−D間に流れる電流のゲート電圧に対する微分係数から導かれる量であるキャリアの移動度を縦軸、ゲート電圧の値とゲート絶縁膜の静電容量から導かれる面電荷密度を横軸にしてプロットしたもの。(b)図1のFET素子のG−S間にゲート電圧を印加し、その際にG−S間に流れるリーク電流を縦軸、ゲート電圧の値とゲート絶縁膜の静電容量から導かれる面電荷密度を横軸にしてプロットしたもの。
以下に本発明のFETの製造方法を説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこの実施形態に限定されるものではない。
まず、SrTiO3単結晶基板の表面に、メタルマスクを介して厚さ20nmのAl層を真空蒸着法により形成し、ソース及びドレイン電極、及び金属配線とした。なお、SrTiO3単結晶の場合は、導電チャンネルを形成するキャリアはn型であり、仕事関数は約4.1eVであるので、これより仕事関数が小さい金属であれば上記Al層を代替することが可能である。
次に、パリレンCの原料であるジクロロジパラキシリレンを熱してモノマー化し、その反応性の高いモノマーのガスを真空チャンバーに導入する。モノマーガスは真空チェンバー中でSrTiO3単結晶基板の表面に接すると急速に重合を起こし、パリレンCの膜が形成される。
次に、高周波(RF)マグネトロンスパッタリング法によって、メタルマスクを介して、酸化タンタル(Ta2O5)のアモルファス薄膜を形成した。なお、本発明に用いる成膜法としては、他に、レーザーアブレーション、化学気相蒸着(CVD)などの方法が利用できる。この実施例のRFマグネトロンスパッタリング法では、酸化タンタルのターゲットを使用し、RF出力200W、5%のO2ガスを含むAr雰囲気下(ガス圧0.5Pa、ガス流量10sccm)で、基板温度を室温に保って行った。
上述の堆積条件で成膜した酸化タンタル薄膜の厚さは、250nmであった。膜厚の測定には、ケーエルエー・テンコール社の触針式段差計を用いた。
最後に、メタルマスクを介して厚さ5nmのTi層と200nmのAu層を真空蒸着法により形成し、ゲート電極とした。ここで、Ti層は、電極としてのAu層の基板への接着性を向上させるためのいわゆる糊の役割を果たすものである。
(実施例)
本発明の効果を確認するために、上記の方法を用いて製造されたFET素子の実施例について、その電気的特性を下記のように調査した。
FET素子は、図1に示される構造を備える。チャンネル層となるのは透明な絶縁体であるSrTiO3単結晶の(110)面である。積層型ゲート絶縁膜は図2の走査型電子顕微鏡写真に示されているように、SrTiO3単結晶の(110)面に接する下部のゲート絶縁膜がパリレンCで、その上部に酸化タンタル薄膜がある。
図1のFET素子のゲート−ソース(G−S)間にゲート電圧を印加し、その際にG−S間に流れるリーク電流を縦軸、ゲート電圧の値VGとゲート絶縁膜の静電容量Cから導かれる面電荷密度を横軸にしてプロットしたものが図3である。面電荷密度n2Dはn2D=CVG/qSで与えられる。ここでqは電荷素量、Sはチャンネルの面積である。ゲート絶縁膜にパリレンのみを用いたときに比べると、パリレンと酸化タンタルの積層型ゲート絶縁膜を用いた場合は一桁以上も大きな面電荷密度に到達出来ることがわかる。さらに同じ面電荷密度でのリーク電流の値を比べると、積層型ゲート絶縁膜を用いた場合の方が2桁以上も小さい。積層型ゲート絶縁膜が、大きな誘電率を示しながら非常に優れた絶縁特性も保っていることがわかる。
図1のFET素子のソース−ドレイン(S−D)間の電圧を変化させた際におけるS−D間の電流IDを縦軸、電圧端子V1とV2間に生じる電位差DVを横軸にしてプロットしたグラフが図4である。チャンネル層内の電荷分布に濃度差があるとその変化に応じてグラフはS字型あるいはN字型の曲線を描く場合がある。
図4のグラフはほぼ直線であり、チャンネル層に一様に電荷が分布していることがわかる。G−S間には一定値のゲート電圧VGを印加してある。VGを0Vから40Vまで10Vおきに増大させると、ほぼ直線であるグラフの傾きも大きくなる。これはゲート電圧の制御によってチャンネルの電荷密度を系統的に変化させたときに、チャンネルの伝導度も同じく系統的に変化していることの証明である。つまり大きな誘電率と優れた絶縁特性をもつ本発明の積層型ゲート絶縁膜を用いた電界効果で、実際にチャンネル層内のキャリア濃度と導電率を制御出来ることがわかった。
さらにこのチャンネル層がその上部に積層型ゲート絶縁膜を形成したことによって劣化していないことも証明された。図5(a)は図1のFET素子のG−S間にゲート電圧VGを印加し、チャンネル層内のキャリアの移動度を縦軸、チャンネル層内の面電荷密度n2Dを横軸にしてプロットしたものである。また、このときのリーク電流を図5(b)にプロットしてあるが、非常に小さい値であり、チャンネル層の伝導度つまり移動度への影響は無視出来ることがわかる。
チャンネル層内のキャリアの移動度は、パリレンCの膜厚が異なる4種類の素子について測定を行ったがどの素子についても面電荷密度は0.5×1013cm-2に達しており、そのとき移動度はすでに0.01cm2/Vsに達している。特筆すべきは、ゲート電圧を増加させて面電荷密度を1.5×1013cm-2にまで上げて行く過程で移動度が急激な増大を示し、最終的には10cm2/Vsもの大きな値に到達しているということである。これはまさにチャンネル層内に乱れが少なく、キャリアが動きやすくなっていることを示している。大きな誘電率と優れた絶縁特性をもつ本発明の積層型ゲート絶縁膜は、酸化物単結晶の上部に形成されるプロセスの際に酸化物との界面に乱れを与えず、理想的な界面を形成することも証明された。
実施例ではジクロロジパラキシリレン(パリレンC)のポリマー膜を例示して説明したが、本発明はこれに限定されず、パラキシリレンの置換基が異なるパリレンN、パリレンD、パリレンAF-4、パリレンSF、パリレンHT、パリレンA、パリレンAM、パリレンVT-4、パリレンCF、パリレンXなどのパラキシリレンのポリマー膜であってもよい。

Claims (4)

  1. チャンネル層を構成するペロブスカイト構造の複合酸化物単結晶基板と、該複合酸化物単結晶基板上にパラキシリレンのポリマー膜及び酸化タンタルのアモルファス薄膜がこの順に積層された積層構造からなるゲート絶縁膜とを有することを特徴とする電界効果トランジスタ。
  2. 前記複合酸化物単結晶基板は、ストロンチウムチタン酸化物単結晶基板であることを特徴とする請求項1に記載の電界効果トランジスタ。
  3. 前記パラキシリレンのポリマー膜は、パリレンC膜であることを特徴とする請求項1又は2に記載の電界効果トランジスタ。
  4. チャンネル層を構成するストロンチウムチタン酸化物単結晶基板を用意する工程と、
    ジパラキシリレンを熱してモノマー化し、そのモノマーのガスを真空チャンバー中で該ストロンチウムチタン酸化物単結晶基板上で重合させて、該ストロンチウムチタン酸化物単結晶基板上にパラキシリレンのポリマー膜を形成する工程と、
    前記ポリマー膜上に、酸化タンタルのアモルファス薄膜を形成する工程と
    を含み、前記ポリマー膜及び前記酸化タンタルのアモルファス薄膜の積層構造をゲート絶縁膜として備えることを特徴とする電界効果トランジスタの製造方法。
JP2010208052A 2010-09-16 2010-09-16 電界効果トランジスタ及びその製造方法 Active JP5522688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010208052A JP5522688B2 (ja) 2010-09-16 2010-09-16 電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010208052A JP5522688B2 (ja) 2010-09-16 2010-09-16 電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012064775A JP2012064775A (ja) 2012-03-29
JP5522688B2 true JP5522688B2 (ja) 2014-06-18

Family

ID=46060175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010208052A Active JP5522688B2 (ja) 2010-09-16 2010-09-16 電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5522688B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190035906A1 (en) * 2016-01-27 2019-01-31 National Institute Of Advanced Industrial Science And Technology Field Effect Transistor and Method for Manufacturing Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308513B2 (ja) * 1990-11-10 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JPH10178170A (ja) * 1996-12-19 1998-06-30 Fujitsu Ltd 半導体装置及びその製造方法
AU2652797A (en) * 1997-05-13 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Dielectric thin film element and method for manufacturing the same
JP2001217415A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006310500A (ja) * 2005-04-27 2006-11-09 Konica Minolta Holdings Inc 配線基板、圧電性セラミック素子及びそれらの製造方法

Also Published As

Publication number Publication date
JP2012064775A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
Yang et al. Temperature-dependent leakage mechanisms of Pt∕ BiFeO3∕ SrRuO3 thin film capacitors
Xu et al. Organic field-effect transistors with cross-linked high-k cyanoethylated pullulan polymer as a gate insulator
Woo et al. Low‐power nonvolatile charge storage memory based on MoS2 and an ultrathin polymer tunneling dielectric
Gao et al. All-inorganic flexible Ba0. 67Sr0. 33TiO3 thin films with excellent dielectric properties over a wide range of frequencies
Maffei et al. Electrical characteristics of excimer laser ablated bismuth titanate films on silicon
Ye et al. Electrical and Energy Storage Performance of Eu‐Doped PbZrO 3 Thin Films with Different Gradient Sequences
KR20120090380A (ko) 다층 봉지막의 제조방법 및 이를 이용한 플렉시블 유기 반도체 소자의 제조방법
Choi et al. Heavily crosslinked, high‐k ultrathin polymer dielectrics for flexible, low‐power organic thin‐film transistors (OTFTs)
Pak et al. Low‐power, flexible nonvolatile organic transistor memory based on an ultrathin bilayer dielectric stack
Zhang et al. Low-voltage pentacene organic field-effect transistors with high-κ HfO2 gate dielectrics and high stability under bias stress
Han et al. Origin of abnormal dielectric behavior and chemical states in amorphous CaCu3Ti4O12 thin films on a flexible polymer substrate
Chang et al. Polymeric gate dielectric interlayer of cross-linkable poly (styrene-r-methylmethacrylate) copolymer for ferroelectric PVDF-TrFE field effect transistor memory
Zhu et al. Achieving a record-high capacitive energy density on Si with columnar nanograined ferroelectric films
Kim et al. Defect-free copolymer gate dielectrics for gating MoS2 transistors
Lee et al. Long‐term retention of low‐power, nonvolatile organic transistor memory based on ultrathin, trilayered dielectric containing charge trapping functionality
Nejm et al. Electrical characteristics of hybrid-organic memory devices based on Au nanoparticles
Cristea et al. Structure dependent resistivity and dielectric characteristics of tantalum oxynitride thin films produced by magnetron sputtering
Yang et al. Effects of epitaxial strains on spontaneous polarizations and band gaps of alkaline-earth-metal oxides MO (M= Mg, Ca, Sr, Ba)
Xu et al. Quasi-ordering in spontaneously associated surface dipoles: an intrinsic interfacial factor for high-k polymer insulated organic field-effect transistors
JP5522688B2 (ja) 電界効果トランジスタ及びその製造方法
Kim et al. Thin ferroelectric poly (vinylidene fluoride-chlorotrifluoro ethylene) films for thermal history independent non-volatile polymer memory
Ding et al. Atomic-layer-deposited Al2O3-HfO2 laminated and sandwiched dielectrics for metal–insulator–metal capacitors
Verrelli et al. Nickel nanoparticle deposition at room temperature for memory applications
Park et al. Memory characteristics of Al nanocrystals embedded in Al2O3 layers
Ghosh et al. Experimental and theoretical study of capacitive memory of metal-oxide-semiconductor devices based on Er-doped In2O3 nano-column arrays

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5522688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250