JP5519348B2 - Manufacturing method of semiconductor light emitting device - Google Patents
Manufacturing method of semiconductor light emitting device Download PDFInfo
- Publication number
- JP5519348B2 JP5519348B2 JP2010059610A JP2010059610A JP5519348B2 JP 5519348 B2 JP5519348 B2 JP 5519348B2 JP 2010059610 A JP2010059610 A JP 2010059610A JP 2010059610 A JP2010059610 A JP 2010059610A JP 5519348 B2 JP5519348 B2 JP 5519348B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- support substrate
- light emitting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、半導体発光装置の製造方法に関し、特に、半田層による成長用基板と支持基板とを接合する技術を用いた半導体発光装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly, to a method for manufacturing a semiconductor light emitting device using a technique for bonding a growth substrate and a support substrate using a solder layer.
従来から、成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合する(貼り合わせる)技術を用いて、半導体発光装置を製造する方法が知られている。このような積層構造体と支持基板とを貼り合わせる技術を利用した半導体発光装置の製造方法は、例えば、特許文献1に開示されている。 Conventionally, a technique of bonding (bonding) a stacked structure in which a plurality of semiconductor layers are stacked on a growth substrate and a support substrate made of a material different from the growth substrate via a bonding material such as solder. A method of manufacturing a semiconductor light emitting device using the same is known. A method for manufacturing a semiconductor light emitting device using a technique for bonding such a laminated structure and a support substrate is disclosed in, for example, Patent Document 1.
以下に、従来の半導体発光装置の製造方法について説明する。先ず、n型シリコン(Si)からなる支持基板の表面上及び裏面上のそれぞれに表面金属層及び裏面金属層を形成する。更に、表面金属層の上に金錫(AuSn)層を積層し、支持体部の形成が完了する。次に、ガリウム砒素(GaAs)からなる成長用基板の表面上に、複数の半導体層を積層する。更に、積層された半導体層上に反射電極層及び拡散防止層及び金(Au)を順次積層し、加熱処理を施すことによって発光体部の形成が完了する。なお、支持体部及び発光体部の形成時の加熱温度は、例えば、約摂氏500度(500℃)である。 Below, the manufacturing method of the conventional semiconductor light-emitting device is demonstrated. First, a front surface metal layer and a back surface metal layer are formed on the front surface and the back surface of a support substrate made of n-type silicon (Si), respectively. Furthermore, a gold tin (AuSn) layer is laminated on the surface metal layer, and the formation of the support portion is completed. Next, a plurality of semiconductor layers are stacked on the surface of the growth substrate made of gallium arsenide (GaAs). Further, the reflective electrode layer, the diffusion prevention layer, and gold (Au) are sequentially stacked on the stacked semiconductor layers, and the heat treatment is performed, thereby completing the formation of the light emitter. In addition, the heating temperature at the time of formation of a support body part and a light-emitting body part is about 500 degreeC (500 degreeC), for example.
次に、AuSn層とAu層とを密着し、支持体部及び発光体部に加熱処理を施すことより、支持体部及び発光体部が接合され、接合体が形成される。続いて、エッチングによって接合体から支持基板を除去する。当該除去によって露出した半導体層上に金属を形成し、当該金属に加熱処理を施すことによって表面電極が形成される。なお、支持体部及び発光体部を接合する工程の加熱温度は、例えば、約340℃であり、表面電極を形成する工程の加熱温度は、例えば、約400℃である。 Next, the AuSn layer and the Au layer are brought into close contact with each other, and the support body portion and the light emitting body portion are subjected to heat treatment, whereby the support body portion and the light emitting body portion are joined to form a joined body. Subsequently, the support substrate is removed from the joined body by etching. A metal is formed on the semiconductor layer exposed by the removal, and the surface electrode is formed by performing heat treatment on the metal. In addition, the heating temperature of the process of joining a support body part and a light-emitting body part is about 340 degreeC, for example, and the heating temperature of the process of forming a surface electrode is about 400 degreeC, for example.
しかしながら、上述する製造方法においては、成長用基板の除去工程時及びチップへの加工工程後の素子抜き取り工程時に、表面金属層及び裏面金属層が支持基板から剥がれてしまう問題があった。 However, the above-described manufacturing method has a problem in that the front surface metal layer and the back surface metal layer are peeled off from the support substrate during the growth substrate removal step and the element extraction step after the processing step into the chip.
本発明は、以上の如き事情に鑑みてなされたものであり、支持基板から表面金属層及び裏面金属層が剥がれることがない半導体発光装置を製造することができる製造方法を提供する。 The present invention has been made in view of the circumstances as described above, and provides a manufacturing method capable of manufacturing a semiconductor light emitting device in which a front surface metal layer and a back surface metal layer are not peeled off from a support substrate.
上述した課題を解決するために、本発明の半導体発光装置の製造方法は、シリコンからなる支持基板の表面上及び裏面上のそれぞれに、面方位(111)の配向率が0.98以上の表面白金層及び裏面白金層を形成する工程と、前記表面白金層の上に第1の接合金属層を積層して支持体部を形成する工程と、成長用基板の上に発光動作層、電極層及び第2の接合金属層を順次積層して発光体部を形成する工程と、前記第1の接合金属層と前記第2の接合金属層とを圧着するとともに加熱し、前記第1の接合金属層及び前記第2の接合金属層を溶融させて前記支持体部及び前記発光体部を接合して接合体を形成する工程と、前記表面白金層及び前記裏面白金層の全体をシリサイド化する加熱処理工程と、を有することを特徴とする。 In order to solve the above-described problems, a method for manufacturing a semiconductor light emitting device according to the present invention includes a surface having a surface orientation (111) orientation ratio of 0.98 or more on each of a front surface and a back surface of a support substrate made of silicon. A step of forming a platinum layer and a backside platinum layer, a step of laminating a first bonding metal layer on the front surface platinum layer to form a support portion, and a light emitting operation layer and an electrode layer on the growth substrate And a step of sequentially laminating a second bonding metal layer to form a light emitter portion, and pressing and heating the first bonding metal layer and the second bonding metal layer, and heating the first bonding metal A step of melting the layer and the second bonding metal layer to bond the support body and the light emitting body to form a bonded body, and heating for silicidizing the entire front surface platinum layer and the back surface platinum layer. And a processing step.
成長用基板上に複数の半導体層を積層して形成された発光体部と、シリコンからなる支持基板を含む支持体部と、を半田等の接合材料を介して接合することによって半導体発光装置を形成する製造方法において、支持基板の表面上及び裏面上のそれぞれにおいて、表面白金層及び裏面白金層の全体を加熱処理によってシリサイド化する。 A semiconductor light emitting device is manufactured by bonding a light emitter formed by laminating a plurality of semiconductor layers on a growth substrate and a support including a support substrate made of silicon via a bonding material such as solder. In the manufacturing method to be formed, the entire surface platinum layer and the back surface platinum layer are silicided by heat treatment on the front surface and the back surface of the support substrate, respectively.
このような表面白金層及び裏面白金層の全体をシリサイド化することにより、支持基板の表面上及び裏面上にシリサイド化した層と白金のみからなる層とで形成される剥離しやすい界面がなくなり、支持基板の表面及び裏面上における表面白金層及び裏面白金層の剥離を防止することができる。 By siliciding the entire front surface platinum layer and back surface platinum layer, there is no easily peeled interface formed between the silicified layer and the platinum-only layer on the front and back surfaces of the support substrate. Peeling of the front surface platinum layer and the rear surface platinum layer on the front surface and the back surface of the support substrate can be prevented.
また、本発明においては、支持基板の表裏面に形成される表面白金層及び裏面白金層の面方位(111)の配向率を0.98以上にしているため、加熱処理で表面白金層及び裏面白金層を完全にシリサイド化することができる。 In the present invention, since the orientation ratio of the surface orientation (111) of the front surface platinum layer and the back surface platinum layer formed on the front and back surfaces of the support substrate is 0.98 or more, the front surface platinum layer and the back surface are subjected to heat treatment. The platinum layer can be fully silicided.
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
(半導体発光装置の製造方法及びその構造)
先ず、図1乃至8を参照しつつ、本発明の実施例である半導体発光装置の構造及びその製造方法について説明する。
(Manufacturing method and structure of semiconductor light emitting device)
First, the structure of a semiconductor light emitting device that is an embodiment of the present invention and a method for manufacturing the same will be described with reference to FIGS.
ホウ素(B)が添加されたシリコン(Si)からなる支持基板11を準備する(図1(a))。次に、所定の条件の真空蒸着法又はスパッタ法によって支持基板11の両面に、金属層として第1の白金(Pt)層(表面白金層)12及び第2のPt層(裏面白金層)13をそれぞれ形成する(図1(b))。第1及び第2のPt層の膜厚は、約200ナノメートル(nm)である。当該所定の条件については後述する。
A
次に、電子線加熱蒸着法によって第2のPt層13の上に、チタン(Ti)層14を形成する。更に、電子線加熱蒸着法によってTi層14の上に、第1のNi層15を形成する(図1(c))。Ti層14の膜厚は、例えば、約150nmである。また、第1のNi層15の膜厚は、例えば、約100nmである。本実施例においては、後述する金錫(AuSn)半田層に対して濡れ性が高い第1のNi層15がTi層14の上に形成されているが、例えば、パラジウム(Pd)からなる層をTi層14の上に形成してもよい。
Next, a titanium (Ti)
次に、電子線加熱蒸着法によって第1のNi層15の上にAuSn半田層16を形成する(図1(d))。AuSn半田層16のAuとSnとの組成比は、重量比で約8:2、原子数比で約7:3である。また、AuSn半田層16の膜厚は、例えば、約300nmである。本実施例においては、第1のNi層15とAuSn半田層16とから第1の接合金属層が形成されている。本工程の終了により、支持体部20の形成が完了する。
Next, an AuSn
なお、Ti層14、第1のNi層15及びAuSn半田層16は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成してもよい。
The
次に、成長用基板としてn型のガリウム砒素(GaAs)基板21を準備する(図2(a))。続いて、GaAs基板21の上に有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)により、AlGaInP系の化合物半導体からなり、且つ、複数の半導体層を積層することによって発光動作層として機能する発光動作層22が形成される(図2(b))。成長条件は、例えば、成長温度が約摂氏700度(700℃)、成長圧力が約10キロパスカル(kPa)である。また、有機金属(MO)ガス用の原料としては、例えば、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)が用いられる。V族ガスとしては、例えば、アルシン(AsH3)及びフォスフィン(PH3)が用いられる。不純物添加用の原料としては、例えば、n型不純物としてシラン(SiH4)が用いられ、p型不純物としてジメチルジンク(DMZn)が用いられる。
Next, an n-type gallium arsenide (GaAs)
具体的な発光動作層22の構造は、図3に示されているように、n型クラッド層22a、活性層22b及びp型クラッド層22cから構成されている。具体的な製造工程は、以下の通りである。
As shown in FIG. 3, a specific structure of the light emitting
先ず、組成が(AlxGa1−x)yIn1−yP(0≦x≦1、0<y≦1)で、Siの濃度が約3.0×1017cm−3のn型クラッド層22aを、GaAs基板21の上に形成する。例えば、n型クラッド層22aの組成は、(Al0.7Ga0.3)0.5In0.5Pである。なお、n型クラッド層22aの膜厚は、例えば、約1000nmである。
First, an n-type having a composition of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 <y ≦ 1) and a Si concentration of about 3.0 × 10 17 cm −3 . The
次に、組成が(AlxGa1−x)yIn1−yP(0≦x≦1、0<y<1)の活性層22bを、n型クラッド層22aの上に形成する。ここで、x及びyの値は、活性層22bのバンドギャップがn型クラッド層22a及びp型クラッド層22cのバンドギャップよりも小さくなるように設定される。例えば、活性層22bは、井戸層が(Al0.15Ga0.85)0.5In0.5P又は(Al0.1Ga0.9)0.5In0.5Pであり、障壁層が(Al0.5Ga0.5)0.5In0.5Pである量子井戸を有する構造である。なお、活性層22bは、単一構造(バルク構造)であってもよい。また、活性層22bの膜厚は、例えば、約200〜500nmである。活性層22bは、本実施例の組成に限定されるものではなく、例えば、アルミニウムを含まないInGaP系の結晶からなる層(すなわち、x=0)であってもよい。例えば、InGaP系の結晶からなる活性層としては、In0.5Ga0.5Pがある。
Next, composition of the
次に、組成が(AlxGa1−x)yIn1−yP(0≦x≦1、0<y≦1)で、亜鉛(Zn)の濃度が約5.0×1017cm−3のp型クラッド層22cを、活性層22bの上に形成する。例えば、p型クラッド層22cの組成は、(Al0.7Ga0.3)0.5In0.5Pである。なお、p型クラッド層22cの膜厚は、例えば約1000nmである。かかる工程を経て、発光動作層22の形成が完了する。なお、発光動作層22は、単純なpn接合からなる層や、シングルへテロ構造又はダブルへテロ構造であってもよい。
Next, the composition is (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 <y ≦ 1), and the concentration of zinc (Zn) is about 5.0 × 10 17 cm −. The third p-
また、GaAs基板21とn型クラッド層22aとの間に、n型GaAsバッファ層(図示せず)を下地として形成してもよい。n型GaAsバッファ層の膜厚は、例えば、約200nmである。
Further, an n-type GaAs buffer layer (not shown) may be formed as a base between the
次に、スパッタリングにより、発光動作層22の上に反射電極層として金−亜鉛(AuZn)層23を堆積する(図2(c))。AuZn層23は、発光動作層22において発生した光を光取り出し面側に反射する。これにより、半導体発光素子の光取り出し効率を向上させることができる。
Next, a gold-zinc (AuZn)
次に、反応性スパッタリングにより、AuZn層23の上に第1の窒化タンタル(TaN)層24を形成する。続いて、反応性スパッタリングにより、第1のTaN層24の上にチタン−タングステン(TiW)層25を形成する。更に、反応性スパッタリングにより、TiW層25の上に第2のTaN層26を形成する(図2(d))。例えば、第1のTaN層24の膜厚は約200nmであり、TiW層25の膜厚は約100nmであり、第2のTaN層26の膜厚は約100nmである。第1のTaN層24、TiW層25及び、第2のTaN層26は、後述する接合部材(共晶材料)が拡散によってAuZn層23に侵入することを防止する。第2のTaN層26の形成後、発光動作層22とAuZn層23とのオーミック接合を得るために、窒素雰囲気下で約500℃の加熱処理を施す。
Next, a first tantalum nitride (TaN)
次に、電子線加熱蒸着法によって第2のTaN層26の上に、第2のNi層27を形成する。更に、電子線加熱蒸着法によって第2のNi層27の上に、Au層28を形成する(図2(e))。例えば、第2のNi層27の膜厚は約100nmであり、Au層28の膜厚は約30nmである。なお、第2のNi層27及びAu層28は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成されてもよい。本実施例においては、第2のNi層27とAu層28とから第2の接合金属層が形成されている。本工程の終了により、発光体部30の形成が完了する。
Next, a
次に、支持体部20のAuSn半田層16と、発光体部30のAu層28と、が対向した状態で、支持体部20及び発光体部30を密着する。その後、密着した支持体部20及び発光体部30が窒素雰囲気下で熱圧着する(図4)。熱圧着の条件は、例えば、圧力が約1メガパスカル(MPa)、温度が約320℃、圧着時間が約10分間である。この熱圧着によって、AuSn半田層16が溶融し、第2のNi層27及びAu層28が、溶融しているAuSn半田層16に溶解する。更に、AuSn半田層16のAu及びSn及びAu層28のAuが、第1のNi層15及び第2のNi層27に拡散して吸収される。更に、溶融したAuSn半田層16が固化することにより、AuSnNiからなる接合層51が形成される。これにより支持体部20と発光体部30とが接合され、接合体60が形成される(図5)。なお、接合材料(第1のNi層15、AuSn層16、第2のNi層27及びAu層28)、接合時の雰囲気、接合温度及び接合時間は、上述した条件に限られることはなく、酸化等により接合強度を劣化させなければ、支持体部20と発光体部30とを接合することができる他の条件であってもよい。例えば、接合温度は、AuSn半田層16が溶融する温度(280℃以上)を適宜選択することができる。
Next, with the
次に、アンモニア水と過酸化水素水との混合液を用いたウエットエッチングにより、接合体60からGaAs基板21を除去する。GaAs基板21が除去されることにより、発光動作層22の表面が露出する(図6)。なお、GaAs基板21の除去は、ドライエッチング、化学機械研磨(CMP:Chemical Mechanical Polishing)、機械的研削など、又はこれらを組み合わせた方法によって行われてもよい。
Next, the
次に、発光動作層22の上にレジストを塗布する。塗布したレジストが所望の電極パターンになるように、パターニングを施す。パターニングされたレジストの開口部分に、電子線加熱蒸着法によって金・ゲルマニウム・ ニッケル(AuGeNi)を蒸着する。その後に、レジストを除去すること(リフトオフ法)によって、所望の形状のAuGeNiが形成される。更に、AuGeNi及び接合体60に対して、窒素雰囲気下で約400℃の加熱処理を施す。これによってAuGeNiと発光動作層22との合金化が図られ、発光動作層22と良好なオーミック接合した外部接続電極71が形成される。更に、本工程を経ることにより、第1のPt層12及び第2のPt層13の全体が支持基板11とシリサイド化(合金化)し、第1の合金層(裏面合金層)72及び第2の合金層(表面合金層)73が形成される。つまり、第1のPt層12及び第2のPt層13は、膜厚方向において完全にシリサイド化され、表面合金層73及び裏面合金層72が形成される。本工程の終了により、半導体発光装置100が完成する(図7)。半導体発光装置100は、シリコンからなる支持基板11の上方に形成された接合層51と、接合層51の上に形成されたAuZn層23と、AuZn層23の上に形成された発光動作層22と、発光動作層22の上に形成された外部接続電極71と、を備える。また、半導体発光装置100は、支持基板11の表面上及び裏面上のそれぞれに形成された、白金とシリコンとの合金からなる、表面白金シリサイド層(表面合金層73)及び裏面白金シリサイド層(裏面合金層72)を備え、表面合金層73及び裏面合金層72に対して隣接する白金のみからなる層は存在しない。
Next, a resist is applied on the light emitting
外部接続電極71の形状は、例えば、図8に示されているような格子状の線状電極71aと、線状電極の中心部に位置する円状のボンディングパッド71bと、から構成される。なお、電子線加熱蒸着法によって蒸着される外部接続電極71の材料はAuGeNiに限られず、例えば、AuSnNi、AuSn、AuGe等であってもよい。
The shape of the
なお、上述した製造方法は一例にすぎず、例えば、第1のPt層12及び第2のPt層13を形成した後に、第1のPt層12及び第2のPt層13の全体を支持基板と合金化(シリサイド化)するための加熱処理を施してもよい。また、貼り合わせ工程は280〜350℃で5分〜15分、電極合金化工程は360〜450℃で1〜5分で行われることが、製造時間の増大及び半導体発光装置へのダメージ(特に、接合層へのダメージ)を避ける点で好ましい。
The above-described manufacturing method is merely an example. For example, after the
以下に、第1のPt層12及び第2のPt層13の全体を支持基板と合金化することにより、支持基板の表裏面上における剥離が防止されることを説明する。更に、Pt層を支持基板とシリサイド化するためだけの加熱処理を行わずに、その後の製造上の加熱処理によってPt層全体を支持基板とシリサイド化することができる理由も説明する。
(引き剥がしによるPt層の膜厚の評価)
次に、図9乃至図17を参照しつつ、上述した製造方法によって形成された半導体発光装置100の第1及び第2のPt層と支持基板11との間に良好な密着性が得られ、第1及び第2のPt層が支持基板11から剥がれることがないことを説明する。
Hereinafter, it will be described that the
(Evaluation of film thickness of Pt layer by peeling)
Next, referring to FIGS. 9 to 17, good adhesion is obtained between the first and second Pt layers of the semiconductor
支持基板(BがドープされたSi基板)上からのPt層の剥がれを確認するために、支持基板の表面に200nm膜厚を有するPt層を6種類の成膜条件によって形成し、全ての支持基板に対して320℃で10分間の加熱処理を実施し(第1の加熱処理)、更に全ての支持基板に対して400℃の加熱温度で、各180秒間の加熱処理を実施(第2の加熱処理)した(図9参照)。 In order to confirm the peeling of the Pt layer from the support substrate (Si substrate doped with B), a Pt layer having a thickness of 200 nm was formed on the surface of the support substrate under six types of film formation conditions, The substrate is subjected to heat treatment at 320 ° C. for 10 minutes (first heat treatment), and all the support substrates are heated at 400 ° C. for 180 seconds each (second heat treatment) (second heat treatment) (See FIG. 9).
ここで、6種類の成膜条件とは、支持基板の温度(以下、単に基板温度と称する)を25℃にした状態における電子ビーム蒸着法(以下、EB蒸着法と称する)、基板温度を100℃にした状態におけるEB蒸着法、基板温度を30℃にした状態におけるスパッタ法、基板温度を50℃にした状態におけるスパッタ法、基板温度を70℃にした状態におけるスパッタ法、基板温度を300℃にした状態におけるスパッタ法である。 Here, the six types of film forming conditions include an electron beam evaporation method (hereinafter referred to as EB evaporation method) in a state where the temperature of the support substrate (hereinafter simply referred to as substrate temperature) is 25 ° C., and a substrate temperature of 100. EB deposition method at a temperature of 30 ° C., sputtering method at a substrate temperature of 30 ° C., sputtering method at a substrate temperature of 50 ° C., sputtering method at a substrate temperature of 70 ° C., substrate temperature of 300 ° C. It is a sputtering method in the state made into.
EB蒸着は、蒸着材料に電子ビームを当てて加熱し、材料を蒸発させて成膜する方法である。このため、支持基板を保持するステージを冷却しなければ、輻射熱により支持基板の温度が約100℃まで上昇する。以上のことから、ステージを冷却することによって基板温度を25℃にしたEB蒸着を実施し、また、当該ステージを冷却しないことによって基板温度を100℃にしたEB蒸着を実施した。 EB vapor deposition is a method of forming a film by applying an electron beam to a vapor deposition material and heating it to evaporate the material. For this reason, unless the stage holding the support substrate is cooled, the temperature of the support substrate rises to about 100 ° C. due to radiant heat. From the above, EB deposition was performed at a substrate temperature of 25 ° C. by cooling the stage, and EB deposition was performed at a substrate temperature of 100 ° C. by not cooling the stage.
一方、スパッタ法は、プラズマ放電によりエネルギーを持ったAr粒子をターゲット(堆積材料)に当てることによって、堆積材料を叩き出して成膜する方法である。このため、Pt原子が運動エネルギーをもっていることから、Ar粒子が支持基板に入射することによって多少の温度上昇はあるものの、支持基板がプラズマにさらされていなければ、基板温度の大幅な上昇は生じない。すなわち、スパッタ法では、ステージを冷却しなくても、支持基板の温度は約30℃である。以上のことから、ステージを冷却及び加熱しないことによって基板温度を30℃にしたスパッタを実施し、ステージを加熱することによって基板温度を50℃、70℃又は300℃にしたスパッタを実施した。 On the other hand, the sputtering method is a method in which a deposited material is knocked out to form a film by applying Ar particles having energy by plasma discharge to a target (deposited material). For this reason, since the Pt atoms have kinetic energy, there is a slight increase in temperature due to the Ar particles entering the support substrate. However, if the support substrate is not exposed to plasma, a significant increase in the substrate temperature occurs. Absent. That is, in the sputtering method, the temperature of the support substrate is about 30 ° C. without cooling the stage. From the above, sputtering was performed at a substrate temperature of 30 ° C. by not cooling and heating the stage, and sputtering was performed at a substrate temperature of 50 ° C., 70 ° C. or 300 ° C. by heating the stage.
また、第1の加熱処理においては、上述した製造方法における支持体部20と発光体部30とを貼り合わせる工程(図4)の加熱条件が想定されている。更に、第2の加熱処理においては、上述した製造方法における外部接続電極71と発光動作層22とのオーミック接合のための加熱条件が想定されている。なお、Pt層が形成される支持基板の表面は、鏡面研磨が施されている。また、支持基板は、面方位が(100)であるSi基板を使用した。
Further, in the first heat treatment, the heating conditions of the step of bonding the
次に、具体的な評価手順について図10を参照しつつ詳細に説明する。先ず、3インチのウエハを1/4に分割したサイズの支持基板を6枚準備した。続いて、準備した支持基板の自然酸化膜を除去した。その後に、上述した成膜条件を用いて、6枚の支持基板のそれぞれにPt層を形成した。すなわち、各成膜条件によって形成されたPt層を有する評価用のサンプルが、6つ形成される。以下において、基板温度が25℃のEB蒸着法によって形成されるサンプルをサンプルA、基板温度が100℃のEB蒸着法によって形成されるサンプルをサンプルB、基板温度が30℃のスパッタ法によって形成されるサンプルをサンプルC、基板温度が50℃のスパッタ法によって形成されるサンプルをサンプルD、基板温度が70℃のスパッタ法によって形成されるサンプルをサンプルE、基板温度が300℃のスパッタ法によって形成されるサンプルをサンプルFとする。 Next, a specific evaluation procedure will be described in detail with reference to FIG. First, six support substrates having a size obtained by dividing a 3 inch wafer into 1/4 were prepared. Subsequently, the natural oxide film of the prepared support substrate was removed. Thereafter, a Pt layer was formed on each of the six support substrates using the film formation conditions described above. That is, six evaluation samples having Pt layers formed according to each film forming condition are formed. In the following, a sample formed by EB vapor deposition with a substrate temperature of 25 ° C. is sample A, a sample formed by EB vapor deposition with a substrate temperature of 100 ° C. is sample B, and formed by a sputtering method with a substrate temperature of 30 ° C. Sample C, sample D formed by sputtering with a substrate temperature of 50 ° C. sample D, sample formed by sputtering with a substrate temperature of 70 ° C. sample E, formed by sputtering with a substrate temperature of 300 ° C. The sample to be processed is designated as sample F.
Pt層形成後に、各サンプルに対して、第1の加熱処理(320℃、10分間)及び第2の加熱処理(400℃、180秒間)を施した。続いて、Pt層が粘着シートに接するように、各サンプルを粘着シートに貼り付けた。すなわち、Pt層が形成されていない面が上側に位置する。各サンプルが粘着シートに貼り付けられた後に、各サンプルを0.35mm角でダンシングした。 After the Pt layer was formed, each sample was subjected to a first heat treatment (320 ° C., 10 minutes) and a second heat treatment (400 ° C., 180 seconds). Then, each sample was affixed on the adhesive sheet so that Pt layer might contact | connect an adhesive sheet. That is, the surface where the Pt layer is not formed is located on the upper side. After each sample was attached to the adhesive sheet, each sample was danced at 0.35 mm square.
当該ダイシング後に、Pt層が上面に位置するように、各サンプルを他の粘着シートに転写した(すなわち、当該他の粘着シートとPt層が形成されていない面とが貼り合わされる)。ここで、当該転写よってシリサイド化の不十分なPt層が粘着シートに残り、シリサイド化が十分なPt層は支持基板とともに他の粘着シートに転写される。すなわち、当該転写によってPt層の剥離評価を実施した。 After the dicing, each sample was transferred to another pressure-sensitive adhesive sheet so that the Pt layer was positioned on the upper surface (that is, the other pressure-sensitive adhesive sheet and the surface on which the Pt layer was not formed were bonded). Here, the Pt layer with insufficient silicidation remains on the pressure-sensitive adhesive sheet by the transfer, and the Pt layer with sufficient silicidation is transferred to another pressure-sensitive adhesive sheet together with the support substrate. That is, peeling evaluation of the Pt layer was performed by the transfer.
図11は、上述したPt層の剥離評価の結果を示した表である。図11から判るように、基板温度が70℃以下の場合には、Pt層が支持基板から剥がれることがなかった。これは、Pt層が支持基板と十分にシリサイド化し、Pt層と支持基板との間において良好な密着性が得られていることを示している。基板温度が100℃以上の場合には、Pt層が支持基板から剥がれてしまった。これは、Pt層が十分にシリサイド化せず、Pt層と支持基板との間において良好な密着性が得られなかったことが考えられる。なお、図11における剥離あり(×)とは、4分の1のサイズの支持基板内において、0.35mm角の素子の1つでもPt層(Pt層の変化した層も含む)が剥離している状態のことである。 FIG. 11 is a table showing the results of the Pt layer peeling evaluation described above. As can be seen from FIG. 11, when the substrate temperature was 70 ° C. or lower, the Pt layer was not peeled off from the support substrate. This indicates that the Pt layer is fully silicided with the support substrate, and good adhesion is obtained between the Pt layer and the support substrate. When the substrate temperature was 100 ° C. or higher, the Pt layer was peeled off from the support substrate. This is probably because the Pt layer was not fully silicided and good adhesion was not obtained between the Pt layer and the support substrate. In FIG. 11, “with peeling (×)” means that a Pt layer (including a layer having a changed Pt layer) peels even in one of 0.35 mm square elements within a quarter-sized support substrate. It is a state of being.
次に、図12乃至図17を参照しつつ、第1及び第2の加熱処理前後におけるPt層のX線回折(XRD:X-ray diffraction)法による評価結果を説明する。図12は上述したサンプルA、図13はサンプルB、図14はサンプルC、図15はサンプルD、図16はサンプルE、図17はサンプルFのXRDスペクトルを示す。また、各図の(a)は加熱処理前、(b)は加熱処理後のXRDスペクトルを示す。各グラフの縦軸はX線の強度である位時間あたりのX線光子の数(cps:counts per second)あり、横軸はX線の回折角度(2θ度)である。なお、図13の縦軸だけがリニアスケールであり、その他の図の縦軸はログスケールである。 Next, with reference to FIGS. 12 to 17, the evaluation results of the Pt layer before and after the first and second heat treatments by the X-ray diffraction (XRD) method will be described. 12 shows the sample A, FIG. 13 shows the sample B, FIG. 14 shows the sample C, FIG. 15 shows the sample D, FIG. 16 shows the sample E, and FIG. In each figure, (a) shows the XRD spectrum before the heat treatment, and (b) shows the XRD spectrum after the heat treatment. The vertical axis of each graph is the number of X-ray photons per unit time (cps: counts per second), which is the intensity of X-rays, and the horizontal axis is the diffraction angle of X-rays (2θ degrees). In addition, only the vertical axis | shaft of FIG. 13 is a linear scale, and the vertical axis | shaft of another figure is a log scale.
サンプルAにおいては、図12(a)に示されているように、加熱処理前の状態において、面方位が(111)、(200)、(220)のPtのピーク、及び面方位が(400)のSiのピークが検出された。ここで、サンプルに用いられた支持基板の面方位(Siの面方位)は(100)であるが、回折現象を測定しているため、XRDスペクトルにおいては面方位が(400)のピークとして観測された。かかる点については、図13乃至図17についても同じである。加熱処理後においては、図12(b)に示されているように、Pt単独のピークは消失し、その代わりに複数のPtSi及びPt2Siのピークが検出された。このことから、サンプルAにおいては、支持基板上に形成されたPt層の全体が加熱処理によってシリサイド化したことが判った。すなわち、サンプルAにおいて、支持基板上のシリサイド層には、Ptのみからなる層が隣接して存在しないことが示された。 In sample A, as shown in FIG. 12A, in the state before the heat treatment, the Pt peaks of (111), (200), (220) and the plane orientation are (400) in the state before the heat treatment. ) Si peak was detected. Here, the plane orientation (Si plane orientation) of the support substrate used for the sample is (100), but since the diffraction phenomenon is measured, the surface orientation is observed as a peak of (400) in the XRD spectrum. It was done. This also applies to FIGS. 13 to 17. After the heat treatment, as shown in FIG. 12B, the peak of Pt alone disappeared, and a plurality of peaks of PtSi and Pt 2 Si were detected instead. From this, it was found that in Sample A, the entire Pt layer formed on the support substrate was silicided by the heat treatment. That is, in sample A, it was shown that the silicide layer on the support substrate does not have an adjacent layer made of only Pt.
サンプルBにおいては、図13(a)に示されているように、加熱処理前の状態において、面方位が(111)、(200)、(220)のPtのピーク、及び面方位が(400)のSiのピークが検出された。加熱処理後においては、図13(b)に示されているように、(200)、(220)のPtのピークは消失し、(111)のPtのピークは小さくなり、新たにPtSi及びPt2Siのピークが検出された。しかしながら、図12(b)とは異なり、(111)のPtのピークは完全に消失しなかった。このことから、サンプルBにおいては、支持基板上に形成されたPt層のシリサイド化は加熱処理によって進行したものの、Pt層全域がシリサイド化するほど完全には進んでいないことが判った。すなわち、サンプルBにおいて、支持基板上のシリサイド層には、Ptのみからなる層が隣接していることが示された。 In sample B, as shown in FIG. 13 (a), in the state before the heat treatment, the Pt peaks of (111), (200), (220) and the plane orientation are (400) in the state before the heat treatment. ) Si peak was detected. After the heat treatment, as shown in FIG. 13B, the Pt peaks of (200) and (220) disappear, the Pt peak of (111) becomes smaller, and new PtSi and Pt A 2 Si peak was detected. However, unlike FIG. 12B, the Pt peak of (111) did not disappear completely. From this, it was found that in the sample B, silicidation of the Pt layer formed on the support substrate proceeded by the heat treatment, but it did not progress completely enough to silicidize the entire Pt layer. That is, in sample B, it was shown that a layer made of only Pt is adjacent to the silicide layer on the support substrate.
サンプルCにおいては、図14(a)に示されているように、加熱処理前の状態において、面方位が(111)のPtのピーク、及び面方位が(400)のSiのピークが検出された。加熱処理後においては、図14(b)に示されているように、面方位が(111)のPtのピークは消失し、その代わりに複数のPtSi及びPt2Siのピークが検出された。このことから、サンプルCについてもサンプルAと同様に、支持基板上に形成されたPt層の全域が加熱処理によってシリサイド化したことが判った。 In sample C, as shown in FIG. 14 (a), in the state before the heat treatment, a peak of Pt having a plane orientation of (111) and a peak of Si having a plane orientation of (400) were detected. It was. After the heat treatment, as shown in FIG. 14B, the Pt peak with the plane orientation of (111) disappeared, and a plurality of PtSi and Pt 2 Si peaks were detected instead. From this, it was found that also in Sample C, the entire Pt layer formed on the support substrate was silicided by the heat treatment as in Sample A.
サンプルDにおいては、図15(a)に示されているように、加熱処理前の状態において、面方位が(111)のPtのピーク、及び面方位が(400)のSiのピークが検出された。加熱処理後においては、図15(b)に示されているように、面方位が(111)のPtのピークは消失し、その代わりに複数のPtSi及びPt2Siのピークが検出された。このことから、サンプルDについてもサンプルAと同様に、支持基板上に形成されたPt層の全域が加熱処理によってシリサイド化したことが判った。 In sample D, as shown in FIG. 15 (a), in the state before the heat treatment, a peak of Pt having a plane orientation of (111) and a peak of Si having a plane orientation of (400) were detected. It was. After the heat treatment, as shown in FIG. 15B, the Pt peak with the (111) plane orientation disappeared, and a plurality of PtSi and Pt 2 Si peaks were detected instead. From this, it was found that also in Sample D, the entire Pt layer formed on the support substrate was silicided by the heat treatment as in Sample A.
サンプルEにおいては、図16(a)に示されているように、加熱処理前の状態において、面方位が(111)のPtのピーク、面方位が(400)のSiのピーク、及びPtSiのピークが検出された。PtSiのピークが検出されたことにより、サンプルEにおいては、成膜時においてすでに、Pt層と支持基板との界面においてシリサイド層が形成されていることが判った。加熱処理後においては、図16(b)に示されているように、面方位が(111)のPtのピークは消失し、その代わりに複数のPtSi及びPt2Siのピークが検出された。このことから、サンプルEについてもサンプルAと同様に、支持基板上に形成されたPt層の全域が加熱処理によってシリサイド化したことが判った。 In the sample E, as shown in FIG. 16A, in the state before the heat treatment, the peak of Pt with the plane orientation of (111), the peak of Si with the plane orientation of (400), and the PtSi A peak was detected. By detecting the peak of PtSi, it was found that in sample E, a silicide layer was already formed at the interface between the Pt layer and the support substrate at the time of film formation. After the heat treatment, as shown in FIG. 16 (b), the Pt peak with the plane orientation of (111) disappeared, and a plurality of PtSi and Pt 2 Si peaks were detected instead. From this, it was found that, similarly to the sample A, the entire region of the Pt layer formed on the support substrate was also silicided in the sample E by the heat treatment.
サンプルFにおいては、図17(a)に示されているように、加熱処理前の状態において、面方位が(111)、(200)、(220)のPtのピーク、面方位が(400)のSiのピーク、及びPtSiのピークが検出された。PtSiのピークが検出されたことにより、サンプルFにおいてもサンプルEと同様に、成膜時においてすでに、Pt層と支持基板との界面においてシリサイド層が形成されていることが判った。加熱処理後においては、図17(b)に示されているように、面方位が(200)、(220)のPtのピークは小さくなり、新たにPtSi及びPt2Siのピークが検出されているものの、面方位が(111)のPtのピークは殆ど変化しなかった。このことから、サンプルFにおいては、支持基板上に形成されたPt層のシリサイド化は、加熱処理によって殆ど進行していないことが判った。 In the sample F, as shown in FIG. 17A, in the state before the heat treatment, the Pt peaks and the plane orientations of (111), (200), and (220) are (400) in the state before the heat treatment. A Si peak and a PtSi peak were detected. Since the peak of PtSi was detected, it was found that a silicide layer was already formed at the interface between the Pt layer and the support substrate in Sample F as in Sample E. After the heat treatment, as shown in FIG. 17B, the Pt peaks with the plane orientations of (200) and (220) become smaller, and new peaks of PtSi and Pt 2 Si are detected. However, the Pt peak with (111) plane orientation hardly changed. From this, it was found that in sample F, silicidation of the Pt layer formed on the support substrate hardly progressed by the heat treatment.
図11の結果、及び図12乃至図17のXRDスペクトルから、剥離のないサンプルA、C、D、EはPt層の全体が支持基板とシリサイド化していることが判った。更に、剥離があったサンプルB、Fにおいて、支持基板から剥離した部分は、Ptのみからなる層であることが判った。以上のことから、支持基板の表裏面に形成したPt層の全体を支持基板とシリサイド化することにより、支持基板の表裏面で発生する剥離を防止することができると考えられる。 From the results of FIG. 11 and the XRD spectra of FIGS. 12 to 17, it was found that the samples P, A, C, D, and E without peeling were silicided with the support substrate as a whole. Furthermore, in the samples B and F where peeling occurred, it was found that the portion peeled from the support substrate was a layer made of only Pt. In view of the above, it is considered that peeling occurring on the front and back surfaces of the support substrate can be prevented by siliciding the entire Pt layer formed on the front and back surfaces of the support substrate with the support substrate.
ここで、剥離がないサンプルと剥離があるサンプルとの差異は、図12に示されているように、Pt層を形成するときの基板温度であった。より具体的には、基板温度を70℃以下に保持した状態でEB蒸着法又はスパッタ法によってPt層を形成すれば、加熱処理によって完全にシリサイド化するPt層を形成できることが判った。 Here, the difference between the sample without peeling and the sample with peeling was the substrate temperature when the Pt layer was formed, as shown in FIG. More specifically, it has been found that if a Pt layer is formed by EB vapor deposition or sputtering while the substrate temperature is maintained at 70 ° C. or lower, a Pt layer that is completely silicided by heat treatment can be formed.
更に、加熱処理前のXRDスペクトルを用いてPt層の配向性を評価することによって、Pt層が加熱処理後において完全にシリサイド化するための条件を導き出すことができた。このことを以下に説明する。 Furthermore, by evaluating the orientation of the Pt layer using the XRD spectrum before the heat treatment, it was possible to derive conditions for the Pt layer to be fully silicided after the heat treatment. This will be described below.
先ず、Pt層の配向性を評価するために、各面方位からのX線回折強度の合計に対する、面方位が(111)のPtのピーク強度の比(すなわち、Pt(111)の配向率)を算出した。すなわち、Pt(111)の配向率をOrPt(111)とした場合に、以下のように定義した。 First, in order to evaluate the orientation of the Pt layer, the ratio of the peak intensity of Pt whose plane orientation is (111) to the total X-ray diffraction intensity from each plane orientation (that is, the orientation ratio of Pt (111)) Was calculated. That is, when the orientation ratio of Pt (111) is Or Pt (111) , the definition is as follows.
本実施例においては、面方位が(111)、(200)、(220)のPtのピークのみが検出されていることから、数式(1)は以下のような数式(2)になる。 In this embodiment, since only the Pt peaks with the plane orientations of (111), (200), and (220) are detected, the formula (1) becomes the following formula (2).
数式(2)を用いることによって、各サンプルのPt(111)の配向率は、サンプルAにおいて0.98、サンプルBにおいて0.76、サンプルC、D、Eにおいて1.00、サンプルFにおいて0.78であることが判った。すなわち、加熱処理後に完全にシリサイド化しないサンプルB、Fは、成膜直後においてPt層の配向性が(111)面から他の面方位にずれていることが判った。 By using Equation (2), the orientation ratio of Pt (111) of each sample is 0.98 in sample A, 0.76 in sample B, 1.00 in samples C, D, and E, and 0 in sample F. It was found to be .78. That is, it was found that Samples B and F that were not completely silicided after the heat treatment were shifted in orientation of the Pt layer from the (111) plane to another plane orientation immediately after film formation.
上述した成膜時の基板温度とPt層の配向性との関係から、成膜時の基板温度を70℃以下にすることによって、Pt層を(111)面に配向可能であることが判った。これは、成膜時の基板温度が70℃よりも高くなると、支持基板表面においてPtが反応を起こし、Ptの配向性が(111)面からずれるためと考えられる。更に、Pt層が(111)面に配向することによって、支持基板を構成するSiが拡散しやすくなり、Pt層が全域にわたってシリサイド化すると考えられる。 From the above-described relationship between the substrate temperature during film formation and the orientation of the Pt layer, it was found that the Pt layer can be oriented in the (111) plane by setting the substrate temperature during film formation to 70 ° C. or lower. . This is presumably because when the substrate temperature during film formation is higher than 70 ° C., Pt reacts on the surface of the support substrate, and the orientation of Pt deviates from the (111) plane. Furthermore, it is considered that when the Pt layer is oriented in the (111) plane, Si constituting the support substrate is easily diffused, and the Pt layer is silicided over the entire area.
以上のことから、支持基板の表裏面で発生する剥離を防止するためには、成膜時の基板温度を制御し、加熱処理前のPt層の配向性を制御することが重要であると考えられる。本実施例では、特に、成膜時の基板温度を70℃以下にすることによってPt層を(111)面に配向させ、これにより、加熱処理時におけるSiの拡散を高めることによってPt層を完全にシリサイド化し、当該剥離を防止できることが判った。 From the above, in order to prevent delamination that occurs on the front and back surfaces of the support substrate, it is important to control the substrate temperature during film formation and to control the orientation of the Pt layer before heat treatment. It is done. In this embodiment, in particular, the Pt layer is oriented to the (111) plane by setting the substrate temperature at the time of film formation to 70 ° C. or less, thereby increasing the diffusion of Si during the heat treatment, thereby making the Pt layer completely It was found that the film can be silicided to prevent the peeling.
また、上記の結果から第1の加熱処理及び第2の加熱処理が施されれば、Pt層の全体を支持基板とシリサイド化するための加熱処理が不要になることがいえる。すなわち、上述した成膜時の基板温度を70℃以下にすれば、接合時の加熱処理及び外部接続電極71の形成時の加熱処理より、Pt層の全体を支持基板とシリサイド化することができる。従って、Pt層を支持基板とシリサイド化するためだけの加熱処理が不要になり、半導体発光装置自体の製造時間の短縮化を図ることができるメリットがある。
From the above results, it can be said that if the first heat treatment and the second heat treatment are performed, the heat treatment for siliciding the entire Pt layer with the supporting substrate is not necessary. That is, if the substrate temperature at the time of film formation is set to 70 ° C. or less, the entire Pt layer can be silicided with the support substrate by the heat treatment at the time of bonding and the heat treatment at the time of forming the
また、本実施例のPt層の層厚を200nmとした結果により、本発明によれば、少なくとも200nm以下のPt層の完全シリサイド化を達成することができる。なお、本発明の製造方法により製造した半導体発光装置において、Pt層の層厚を100nmとした場合においても、支持基板の表裏面における剥離の発生がないことを確認している。 Further, as a result of setting the thickness of the Pt layer of this example to 200 nm, according to the present invention, it is possible to achieve complete silicidation of the Pt layer of at least 200 nm or less. In the semiconductor light emitting device manufactured by the manufacturing method of the present invention, it has been confirmed that no peeling occurs on the front and back surfaces of the support substrate even when the thickness of the Pt layer is 100 nm.
なお、支持基板の面方位(すなわち、Siの面方位)は(100)以外であってもよく、例えば、(111)でもよい。 The plane orientation of the support substrate (that is, the plane orientation of Si) may be other than (100), for example, (111).
以上のように、本発明は、GaAs基板21の上に複数の半導体層を積層して形成された発光体部20と、シリコンからなる支持基板11を含む支持体部20と、を半田等の接合材料を介して接合することによって半導体発光装置を形成する製造方法であって、支持基板11の表面上及び裏面上のそれぞれにおいて、第1のPt層12及び第2のPt層13の全体を加熱処理によってシリサイド化する。
As described above, in the present invention, the
このような第1のPt層12及び第2のPt層13の全体をシリサイド化することにより、支持基板11の表面上及び裏面上にシリサイド化した層と白金のみからなる層とで形成される剥離しやすい界面がなくなり、支持基板11の表面及び裏面上における第1のPt層12及び第2のPt層13の剥離を防止することができる。
By siliciding the entire
また、本発明においては、支持基板の表裏面に形成される第1のPt層12及び第2のPt層13の面方位(111)の配向率を0.98以上に制御しているため、その後の接合体形成及び外部電極形成工程における加熱処理のみによって、第1のPt層12及び第2のPt層13を完全にシリサイド化することができる。更に、第1のPt層12及び第2のPt層13の全体をシリサイド化するためだけに行われる加熱処理を削減できるため、半導体発光装置の製造時間の短縮及び製造コストの削減を容易に図ることがでる。
In the present invention, since the orientation ratio of the plane orientation (111) of the
11 支持基板
12 第1のPt層(表面白金層)
13 第2のPt層(裏面白金層)
16 AuSn層
20 支持体部
21 GaAs基板
22 発光動作層
23 AuZn層
28 Au層
20 発光体部
60 接合体
71 外部接続電極
72 第1の合金層(裏面合金層)
73 第2の合金層(表面合金層)
100 半導体発光装置
11
13 Second Pt layer (backside platinum layer)
16
73 Second alloy layer (surface alloy layer)
100 Semiconductor light emitting device
Claims (5)
前記表面白金層の上に第1の接合金属層を積層して支持体部を形成する工程と、
成長用基板の上に発光動作層、電極層及び第2の接合金属層を順次積層して発光体部を形成する工程と、
前記第1の接合金属層と前記第2の接合金属層とを圧着するとともに加熱し、前記第1の接合金属層及び前記第2の接合金属層を溶融させて前記支持体部及び前記発光体部を接合して接合体を形成する工程と、
前記表面白金層及び前記裏面白金層の全体をシリサイド化する加熱処理工程と、を有することを特徴とする半導体発光装置の製造方法。 Forming a front surface platinum layer and a back surface platinum layer having an orientation ratio of the plane orientation (111) of 0.98 or more on each of the front surface and the back surface of the support substrate made of silicon;
Laminating a first bonding metal layer on the surface platinum layer to form a support portion;
A step of sequentially laminating a light emitting operation layer, an electrode layer, and a second bonding metal layer on a growth substrate to form a light emitter portion;
The first bonding metal layer and the second bonding metal layer are pressure-bonded and heated to melt the first bonding metal layer and the second bonding metal layer, thereby the support body portion and the light emitting body. Joining the parts to form a joined body,
And a heat treatment step of siliciding the entire front surface platinum layer and the back surface platinum layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059610A JP5519348B2 (en) | 2010-03-16 | 2010-03-16 | Manufacturing method of semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059610A JP5519348B2 (en) | 2010-03-16 | 2010-03-16 | Manufacturing method of semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192920A JP2011192920A (en) | 2011-09-29 |
JP5519348B2 true JP5519348B2 (en) | 2014-06-11 |
Family
ID=44797511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010059610A Expired - Fee Related JP5519348B2 (en) | 2010-03-16 | 2010-03-16 | Manufacturing method of semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5519348B2 (en) |
-
2010
- 2010-03-16 JP JP2010059610A patent/JP5519348B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011192920A (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6787435B2 (en) | GaN LED with solderable backside metal | |
US7800126B2 (en) | III-V group compound semiconductor light emitting device and manufacturing method thereof | |
EP2183793B1 (en) | Nickel tin bonding system with barrier layer for semiconductor wafers and devices | |
JP5676396B2 (en) | Substrate removal method for high light extraction LED | |
US7193247B2 (en) | Gallium nitride compound semiconductor device | |
US7429754B2 (en) | Semiconductor device, its manufacture method and electronic component unit | |
US8384100B2 (en) | InGaAIN light-emitting device and manufacturing method thereof | |
JP5779642B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2006005369A (en) | Light-emitting device with transparent submount having reverse-side via | |
JP2002134822A (en) | Semiconductor light emitting device and method of manufacturing the same | |
US20120070958A1 (en) | Method of manufacturing semiconductor device | |
US7892873B2 (en) | Fabrication method of nitride-based semiconductor device | |
JP2010067890A (en) | Light-emitting element | |
US8597969B2 (en) | Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion | |
US20110037092A1 (en) | Light-emitting element | |
US8916396B2 (en) | Method of manufacturing semiconductor element | |
JP2010067889A (en) | Light-emitting element | |
JP5519348B2 (en) | Manufacturing method of semiconductor light emitting device | |
TW200541114A (en) | Transparent positive electrode | |
KR20070039195A (en) | Semiconductor device having advanced thermal stability and preparation method thereof | |
JP2010205838A (en) | Method of manufacturing semiconductor light-emitting device and semiconductor light-emitting device | |
JP2005347714A (en) | Light emitting device and its manufacturing method | |
TW201220382A (en) | Process for producing light emitting diode, process for cutting light emitting diode and light emitting diode | |
JP2005056957A (en) | Method of manufacturing light emitting element and temporary supporting laminated body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5519348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |