JP5512140B2 - Capacitor structure and semiconductor device - Google Patents
Capacitor structure and semiconductor device Download PDFInfo
- Publication number
- JP5512140B2 JP5512140B2 JP2009020578A JP2009020578A JP5512140B2 JP 5512140 B2 JP5512140 B2 JP 5512140B2 JP 2009020578 A JP2009020578 A JP 2009020578A JP 2009020578 A JP2009020578 A JP 2009020578A JP 5512140 B2 JP5512140 B2 JP 5512140B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- electrodes
- capacitor structure
- respect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、キャリア特性を利用したキャパシタ構造の技術に関する。 The present invention relates to a technology of a capacitor structure using carrier characteristics.
現在、結晶Ｓｉ（シリコン）を伝導領域に用いた電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ）が世界中で広く利用され、その性能向上についての研究が継続的に行われている。性能向上は基本的にはその各種サイズの微細化によって実現される。ゲート電極とチャネルとなるＳｉ層とで絶縁層（Ｓｉ酸化膜等）を挟んで形成されるキャパシタ構造において、絶縁層の厚さを薄くすることはゲート容量増大等性能向上に寄与する重要な微細化の一つであることがよく知られている（例えば、非特許文献１参照）。 At present, field effect transistors (Si-MOSFETs) using crystalline Si (silicon) as a conduction region are widely used all over the world, and research on performance improvement is continuously performed. The performance improvement is basically realized by miniaturization of various sizes. In a capacitor structure in which an insulating layer (Si oxide film, etc.) is sandwiched between a gate electrode and a Si layer serving as a channel, reducing the thickness of the insulating layer is an important feature that contributes to improved performance such as increased gate capacity. It is well known that this is one of the following (for example, see Non-Patent Document 1).
しかしながら、従来のキャパシタ構造のまま単純に絶縁層を薄層化すると、絶縁層を通して流れるトンネル電流（直接トンネル電流）が増大するため、素子としての実用性が無くなる。このように、単純に絶縁層膜厚を薄層化することは困難であり、薄層化（ゲート容量増大）のために種々の材料、手法が世界中で研究されている。 However, if the insulating layer is simply thinned with the conventional capacitor structure, the tunnel current (direct tunnel current) flowing through the insulating layer increases, and the practicality as an element is lost. As described above, it is difficult to simply reduce the thickness of the insulating layer, and various materials and techniques have been studied all over the world for the purpose of reducing the thickness (increasing the gate capacity).
本発明は、上記に鑑みてなされたものであり、電極間を流れる電流を抑制しつつキャパシタ構造の絶縁層を極限まで薄層化、究極的には不要とすることを課題とする。 The present invention has been made in view of the above, and an object of the present invention is to reduce the thickness of the insulating layer of the capacitor structure to the limit while suppressing the current flowing between the electrodes, and ultimately to make it unnecessary.
第１の本発明に係るキャパシタ構造は、対向して配置した第１、第２の電極を備えたキャパシタ構造であって、第１、第２の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲でかつ両電極物質ともにエネルギーバンドの存在するエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、キャリア供給側の電極物質の該当エネルギーバンドの少なくとも一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極物質の同一エネルギーのエネルギーバンドに存在しないことを特徴とする。 A capacitor structure according to a first aspect of the present invention is a capacitor structure including first and second electrodes arranged to face each other, and when a desired voltage is applied between the first and second electrodes, for the total energy band of the electrodes material present in the energy range in the presence of an energy band at least and both electrode material in either energy range carrier may exist in one electrode material, the relevant energy band of the carrier supplying-side electrode material For at least a part of the electrode material , the energy band having the same momentum in the surface direction of the oppositely arranged surfaces does not exist in the energy band of the same energy of the other electrode material .
上記キャパシタ構造において、第１、第２の電極の間に絶縁層を備えることを特徴とする。 In the capacitor structure, an insulating layer is provided between the first and second electrodes.
上記キャパシタ構造において、第１、第２の電極は結晶シリコンにより形成されることを特徴とする。 In the capacitor structure, the first and second electrodes are formed of crystalline silicon.
上記キャパシタ構造において、第１、第２の電極は（１００）面と（１１０）面とを対向して配置したものであって、対向した面に垂直な軸に対する相対的な回転の自由度に関して、第１、第２の電極の対向面に平行方向の＜１００＞方向がお互いに４５度ずれるように配置することを特徴とする。 In the above capacitor structure, the first and second electrodes are arranged so that the (100) plane and the (110) plane are opposed to each other, and the degree of freedom of rotation relative to an axis perpendicular to the opposed plane. The <100> directions parallel to the opposing surfaces of the first and second electrodes are arranged so as to be shifted from each other by 45 degrees.
上記キャパシタ構造において、第１、第２の電極は（１１０）面同士を対向して配置したものであって、第１、第２の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した位置関係であることを特徴とする。 In the capacitor structure, the first and second electrodes are arranged so that the (110) faces are opposed to each other, and the first and second electrodes are relative to an axis perpendicular to the face arranged to face each other. With regard to the degree of freedom of rotation, it is characterized in that it is a positional relationship rotated 45 degrees with reference to a positional relationship in which the crystal lattices can be overlapped by parallel movement.
第２の本発明に係る半導体素子は、上記キャパシタ構造の第１の電極と第２の電極のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする。 A semiconductor device according to a second aspect of the present invention is characterized in that either the first electrode or the second electrode of the capacitor structure is provided as a gate electrode and the other as a channel layer.
第３の本発明に係るキャパシタ構造は、対向して配置した第１、第２の電極を備えたキャパシタ構造であって、第２の電極を第１の電極とで挟むように第２の電極に面接合された物質層を備え、第２の電極は、電極物質が通常の結晶のバンド構造において、そのキャリアが存在しうるエネルギー範囲に存在し、物質層との接合面方向の運動量が互いに異なる少なくとも２つのエネルギーバンド、第１エネルギーバンド及び第２エネルギーバンドを有し、物質層は、第１エネルギーバンドと同じエネルギーの領域にあり、第２の電極との接合面方向の運動量に関して第１のエネルギーバンドと同じ運動量を持つ第３のエネルギーバンドを有し、且つ、第２のエネルギーバンドにおける当該接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、第１の電極は、第１エネルギーバンドにおける該当接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、第２の電極の層厚を、第２のエネルギーバンドのキャリアに対して量子力学的閉じ込め効果を呈する範囲で薄くしたことを特徴とする。
A capacitor structure according to a third aspect of the present invention is a capacitor structure including first and second electrodes arranged to face each other, and the second electrode is sandwiched between the first electrode and the second electrode. The second electrode has an electrode material in an ordinary crystal band structure in an energy range in which carriers can exist, and the momentum in the bonding surface direction with the material layer is mutually The material layer has at least two different energy bands, a first energy band and a second energy band, the material layer is in the same energy region as the first energy band, and the first momentum in the direction of the interface with the second electrode. of a third energy band with the same momentum as the energy band, and the energy with the same momentum with respect to the momentum of those the joint plane direction that put the second energy band Be those having no band, the first electrode is related to the momentum of the corresponding joining surface direction in the first energy band be one which does not have an energy band having the same momentum, the layer of the second electrode The thickness is reduced within a range in which a quantum mechanical confinement effect is exhibited with respect to carriers in the second energy band.
上記キャパシタ構造において、第１、第２の電極の間に絶縁層を備えることを特徴とする。 In the capacitor structure, an insulating layer is provided between the first and second electrodes.
上記キャパシタ構造において、第１、第２の電極及び物質層は結晶シリコンにより形成され、第１の電極の第２の電極に対向する面の面方位は（１１０）面あるいは（１１１）面であり、第２の電極の第１の電極に対向する面及び物質層との接合面の面方位は（１００）面であって、物質層の第２の電極との接合面の面方位は（１００）面であって、第２の電極と物質層とについて、それらの接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した配置であることを特徴とする。 In the capacitor structure, the first and second electrodes and the material layer are formed of crystalline silicon, and the plane orientation of the surface of the first electrode facing the second electrode is the (110) plane or the (111) plane. The surface orientation of the surface of the second electrode facing the first electrode and the bonding surface with the material layer is the (100) surface, and the surface orientation of the bonding surface of the material layer with the second electrode is (100). ) With respect to the degree of freedom of rotation of the second electrode and the material layer with respect to the axis perpendicular to the bonding surface, and 45 degrees with respect to the positional relationship in which the crystal lattices can be superimposed on each other by translation. It is characterized by a rotated arrangement.
第４の本発明に係る半導体素子は、上記キャパシタ構造の第１の電極、第２の電極と物質層のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする。 According to a fourth aspect of the present invention, there is provided a semiconductor element including the first electrode, the second electrode, and the material layer of the capacitor structure as a gate electrode, and the other as a channel layer.
本発明にあっては、対向して配置した第１、第２の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、少なくとも片方の電極の該当エネルギーバンドの一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極の同一エネルギーのエネルギーバンドに存在しないように電極物質、接合面及び接合面に垂直な軸に関する相対的回転角度を選択することで、電極間のキャリアの透過を抑制する。キャリアが一方の電極から他方の電極に透過するためにはそのエネルギーと接合面の面方向の運動量（結晶運動量）が保存される必要があるが、本発明のキャパシタ構造では、面方向の運動量が一致しないエネルギーバンドが存在するため、このエネルギーバンドが関与するキャリアの透過による電流を抑制することができる。 In the present invention, when a desired voltage is applied between the first and second electrodes arranged to face each other, both electrodes exist in an energy range in which carriers can exist in at least one of the electrode materials. For all the energy bands of a substance, for at least part of the corresponding energy band of one electrode, there is no energy band having the same momentum in the surface direction of the oppositely arranged surface in the energy band of the same energy of the other electrode. Thus, the permeation | transmission of the carrier between electrodes is suppressed by selecting the relative rotation angle regarding an axis | shaft perpendicular | vertical to an electrode substance, a joint surface, and a joint surface. In order for the carrier to pass from one electrode to the other electrode, its energy and the momentum in the surface direction of the bonding surface (crystal momentum) must be preserved. In the capacitor structure of the present invention, the momentum in the surface direction is Since there is an energy band that does not match, current due to transmission of carriers involving this energy band can be suppressed.
このように、本発明によれば、電極間を流れる電流を抑制しつつキャパシタ構造の絶縁層を極限まで薄層化、究極的には不要とすることができる。 As described above, according to the present invention, it is possible to reduce the thickness of the insulating layer of the capacitor structure to the limit while suppressing the current flowing between the electrodes, and ultimately to make it unnecessary.
以下、本発明の実施の形態について図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
［第１の実施の形態］
図１は、第１の実施の形態に係るキャパシタ構造を備えたｎチャネルＭＯＳＦＥＴ半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Ｓｉ層を用いたゲート電極Ｓｉ層１０と、その下側に面接合された絶縁層２０と、絶縁層２０の下側の表面に面接合されたチャネルＳｉ層３０とで構成される。同図には、チャネルＳｉ層３０の一方の側面に接合配置されたソース電極４０と、他方の側面に接合配置されたドレイン電極５０とが合わせて記載されている。
[First Embodiment]
FIG. 1 is a configuration diagram showing a configuration of an n-channel MOSFET semiconductor device including a capacitor structure according to the first embodiment. The semiconductor element shown in FIG. 1 includes a gate electrode Si layer 10 using a crystalline Si layer, an insulating layer 20 surface-bonded to the lower side thereof, and a channel Si layer surface-bonded to the lower surface of the insulating layer 20. 30. In the figure, a source electrode 40 bonded to one side surface of the channel Si layer 30 and a drain electrode 50 bonded to the other side surface are shown together.
ゲート電極Ｓｉ層１０は、結晶Ｓｉで形成されるものであって、（１１０）面で絶縁層２０に面接合している。 The gate electrode Si layer 10 is formed of crystalline Si and is surface-bonded to the insulating layer 20 at the (110) plane.
絶縁層２０は、電気的に絶縁性を有する材料で形成されているので、絶縁層２０と上下のゲート電極Ｓｉ層１０、チャネルＳｉ層３０との間は連続性の無い結晶の積層状態となり、各Ｓｉ層におけるキャリアに対して絶縁的に作用する。このような絶縁層の一例として、ＳｉＯ２を挙げることができる。 Since the insulating layer 20 is formed of an electrically insulating material, the insulating layer 20 and the upper and lower gate electrode Si layers 10 and the channel Si layer 30 are in a non-continuous crystal lamination state. Insulates the carriers in each Si layer. An example of such an insulating layer is SiO 2 .
チャネルＳｉ層３０は、結晶Ｓｉで形成されるものであって、（１００）面で絶縁層２０に面接合している。 The channel Si layer 30 is formed of crystalline Si, and is surface-bonded to the insulating layer 20 at the (100) plane.
図２は、運動量空間（ｋ空間）におけるゲート電極Ｓｉ層１０及びチャネルＳｉ層３０の結晶Ｓｉの伝導エネルギーバンド端の等エネルギー面を示した図である。同図の上側には、ゲート電極Ｓｉ層１０における各バレーの等エネルギー面が示されており、同図の下側には、チャネルＳｉ層３０における各バレーの等エネルギー面が示されている。通常、結晶Ｓｉとしての電子的特性を担うＳｉの伝導エネルギーバンドの電子は、運動量空間において、それぞれ図示されているような合計６個のバレー端付近の等エネルギー面で囲まれる領域に存在している（厳密には、等エネルギー面は電極間に印加される電圧に依存して変化する）。 FIG. 2 is a diagram showing an isoenergy surface at the conduction energy band edge of the crystalline Si of the gate electrode Si layer 10 and the channel Si layer 30 in the momentum space (k space). On the upper side of the figure, the isoenergy surface of each valley in the gate electrode Si layer 10 is shown, and on the lower side of the figure, the isoenergy surface of each valley in the channel Si layer 30 is shown. In general, electrons in the conduction energy band of Si, which has electronic characteristics as crystalline Si, exist in a region surrounded by an isoenergetic surface near a total of six valley ends as shown in the momentum space. (Strictly speaking, the isoenergetic surface changes depending on the voltage applied between the electrodes).
図３は、図２の各バレーの等エネルギー面をｋｘ−ｋｙ平面に投影した図である。図３に示すように、チャネルＳｉ層３０の接合面の面方向の運動量成分（波数成分）を表す波数軸ｋｘ，ｋｙに対して、ゲート電極Ｓｉ層１０の接合面に平行な方向の波数軸ｋｘ’は４５度傾いている。実空間において、２つの結晶Ｓｉの接合面（それぞれ（１００）面と（１１０）面）に垂直な軸に関する相対的な回転の自由度については、運動量空間でこのような位置関係を満たすように（ゲート電極Ｓｉ層１０とチャネルＳｉ層３０は界面（対向面）に平行方向の＜１００＞方向をお互いに４５度回転して）接合される。
FIG. 3 is a diagram in which the isoenergy surface of each valley in FIG. 2 is projected onto the kx-ky plane. As shown in FIG. 3, the wave number axis in the direction parallel to the bonding surface of the gate electrode Si layer 10 with respect to the wave number axis kx, ky representing the momentum component (wave number component) in the surface direction of the bonding surface of the channel Si layer 30. kx 'is inclined 45 degrees. In the real space, the relative degree of freedom of rotation about the axis perpendicular to the joint surfaces (the (100) plane and the (110) plane, respectively) of the two crystal Si so as to satisfy such a positional relationship in the momentum space. (The gate electrode Si layer 10 and the channel Si layer 30 are joined to the interface (opposing surface) by rotating the <100> direction parallel to the
図２、図３で示すように、本実施の形態に係るキャパシタ構造は、ゲート電極Ｓｉ層１０とチャネルＳｉ層３０とで、伝導エネルギーバンド端の電子について接合面に平行な方向の運動量が互いに一致しなくなる。電子が一方のＳｉ層から他方のＳｉ層に透過するためには、一般にはそのエネルギーと接合面の面方向の運動量が一致する状態が両者のＳｉ層に必要である。本実施の形態に係るキャパシタ構造では、伝導エネルギーバンド端の電子について面方向の運動量が一致するエネルギーバンドがお互いに存在しないため、基本的には伝導エネルギーバンド端の電子が透過できなくなる。即ち、それぞれのＳｉ層の伝導エネルギーバンド端の電子にとって相手のＳｉ層は絶縁層的な性質をもつことになり、この効果によって両Ｓｉ層の間に挟まれた絶縁層２０の膜厚をきわめて薄くし、究極的には膜厚０として両Ｓｉ層を直接接合した場合でも、両Ｓｉ層間に流れるトンネル電流が抑制されることとなる。 As shown in FIGS. 2 and 3, the capacitor structure according to the present embodiment has the gate electrode Si layer 10 and the channel Si layer 30 that have the momentum in the direction parallel to the junction surface with respect to the electrons at the conduction energy band edge. It will not match. In order for electrons to pass from one Si layer to the other Si layer, it is generally necessary for both Si layers that their energy and the momentum in the surface direction of the bonding surface match. In the capacitor structure according to the present embodiment, there are no energy bands having the same momentum in the plane direction with respect to the electrons at the conduction energy band edge, so basically the electrons at the conduction energy band edge cannot be transmitted. That is, for the electrons at the conduction energy band edge of each Si layer, the counterpart Si layer has the properties of an insulating layer, and this effect makes the insulating layer 20 sandwiched between both Si layers extremely thin. Even when both Si layers are directly bonded with a reduced thickness and ultimately a film thickness of 0, the tunnel current flowing between both Si layers is suppressed.
以上説明したように、本実施の形態によれば、トンネル電流を抑制しつつ絶縁層を従来と比べて極度に薄層化することができ、高性能な半導体素子を提供することができる。 As described above, according to the present embodiment, the insulating layer can be extremely thinned as compared with the conventional one while suppressing the tunnel current, and a high-performance semiconductor element can be provided.
なお、上記では、接合面が（１００）面と（１１０）面の場合について説明したが、これに限るものではない。例えば、（１１０）面同士を対向して配置し、対向して配置した面に垂直な軸に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した位置関係であってもよい。また、各層が必ずしも結晶Ｓｉである必要はない。各層が互いに異なる結晶であってもよく、半導体に限らず金属を用いるものでもよい。 In the above description, the case where the joint surfaces are the (100) surface and the (110) surface has been described, but the present invention is not limited to this. For example, the (110) planes are arranged opposite to each other, and with respect to an axis perpendicular to the oppositely arranged planes, the positional relationship is rotated by 45 degrees with respect to the positional relationship in which the crystal lattices can be superimposed by translation. There may be. Each layer is not necessarily made of crystalline Si. Each layer may be a crystal different from each other, and not only a semiconductor but also a metal may be used.
［第２の実施の形態］
図４は、第２の実施の形態に係るキャパシタ構造を備えたｎチャネルＭＯＳＦＥＴ半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Ｓｉ層を用いたゲート電極Ｓｉ層１０と、ゲート電極Ｓｉ層１０の下側に面接合された絶縁層２０と、絶縁層２０の下側の表面に面接合されたＳｉ層３１（以下、「上層Ｓｉ」と称する場合もある）と、Ｓｉ層３１の下側に面接合されたＳｉ層３２（以下、「下層Ｓｉ」と称する場合もある）とで構成される。同図には、Ｓｉ層３１及びＳｉ層３２の一方の側面に接合配置されたソース電極４０と、他方の側面に接合配置されたドレイン電極５０とが合わせて記載されている。
[Second Embodiment]
FIG. 4 is a configuration diagram showing a configuration of an n-channel MOSFET semiconductor device having a capacitor structure according to the second embodiment. The semiconductor element shown in FIG. 1 includes a gate electrode Si layer 10 using a crystalline Si layer, an insulating layer 20 surface-bonded to the lower side of the gate electrode Si layer 10, and a surface bond to the lower surface of the insulating layer 20. Si layer 31 (hereinafter also referred to as “upper layer Si”) and Si layer 32 (hereinafter also referred to as “lower layer Si”) surface-bonded to the lower side of the Si layer 31. Is done. In the figure, a source electrode 40 bonded to one side surface of the Si layer 31 and the Si layer 32 and a drain electrode 50 bonded to the other side surface are shown together.
ゲート電極Ｓｉ層１０は、結晶Ｓｉで形成されるものであって、（１１１）面で下側の絶縁層２０に面接合している。 The gate electrode Si layer 10 is formed of crystalline Si, and is surface-bonded to the lower insulating layer 20 at the (111) plane.
絶縁層２０は、電気的に絶縁性を有する材料で形成されているので、絶縁層２０と上下のゲート電極Ｓｉ層１０、Ｓｉ層３１との間は連続性の無い結晶の積層状態となり、各Ｓｉ層におけるキャリアに対して絶縁的に作用する。このような絶縁層の一例として、ＳｉＯ２を挙げることができる。 Since the insulating layer 20 is formed of an electrically insulating material, the insulating layer 20 and the upper and lower gate electrode Si layers 10 and the Si layer 31 are in a non-continuous crystal lamination state. Insulates the carriers in the Si layer. An example of such an insulating layer is SiO 2 .
Ｓｉ層３１（上層Ｓｉ）は、結晶Ｓｉで形成されるものであって、（１００）面で絶縁層２０及び下層Ｓｉに面接合しており、反転層等を形成した場合、その２次元電子の存在するエネルギーバンドは、２重縮退バレー及び４重縮退バレーで構成される。 The Si layer 31 (upper layer Si) is formed of crystalline Si, and is bonded to the insulating layer 20 and the lower layer Si at the (100) plane. When an inversion layer or the like is formed, the two-dimensional electrons are formed. The energy band in which is present is composed of a double degenerate valley and a four degenerate valley.
Ｓｉ層３２（下層Ｓｉ）は、上層Ｓｉと同様に結晶Ｓｉで形成されるものであって、（１００）面で上層Ｓｉに面接合しており、反転層等を形成した場合、その２次元電子の存在するエネルギーバンドは、２重縮退バレー及び４重縮退バレーで構成される。また、下層Ｓｉは、上層Ｓｉとの接合面に垂直な軸に対する回転の自由度に関して４５度回転した位置関係となっている。なお、この回転角度が０度の場合には、上層Ｓｉと下層Ｓｉとは等価な位置関係、即ち、結晶格子が平行移動によってお互いに重ね合わすことができる位置関係となっているものとする。 The Si layer 32 (lower layer Si) is formed of crystalline Si in the same manner as the upper layer Si, and is surface-bonded to the upper layer Si at the (100) plane. The energy band in which electrons exist is composed of a double degenerate valley and a four degenerate valley. The lower layer Si has a positional relationship of 45 degrees with respect to the degree of freedom of rotation with respect to an axis perpendicular to the joint surface with the upper layer Si. When the rotation angle is 0 degree, it is assumed that the upper Si layer and the lower Si layer have an equivalent positional relationship, that is, a positional relationship that allows the crystal lattices to overlap each other by translation.
図５は、運動量空間（ｋ空間）におけるゲート電極Ｓｉ層１０、上層Ｓｉ及び下層Ｓｉの結晶Ｓｉの伝導エネルギーバンド端の等エネルギー面を示した図である。通常、結晶Ｓｉとしての電子的特性を担うＳｉの伝導エネルギーバンドの電子は、この運動量空間において、それぞれ図示されているような合計６個のバレー端付近の等エネルギー面に囲まれた領域に存在している。 FIG. 5 is a diagram showing an isoenergy surface at the conduction energy band edge of the gate electrode Si layer 10, the upper Si layer, and the lower Si crystal Si in the momentum space (k space). Usually, electrons in the conduction energy band of Si, which has electronic characteristics as crystalline Si, exist in this momentum space in a region surrounded by an isoenergetic surface in the vicinity of a total of six valley ends as shown in the figure. doing.
同図によれば、第２の実施の形態における半導体素子は、上層Ｓｉと下層Ｓｉを実空間で接合面に垂直な軸に関して相対的に回転した場合であっても互いの接合面に垂直な方向の運動量を表すｋｚ軸方向にある２重縮退バレーについては、その相対的な位置関係の変化は無く、上層Ｓｉ及び下層Ｓｉの２重縮退バレーは、互いの運動量空間で同一の等価な位置に存在することになる。言い換えると、各バレーの等エネルギー面をｋｘ−ｋｙ平面に投影した場合、上層Ｓｉ及び下層Ｓｉにおける全ての２重縮退バレーが、図６に示すように同じ位置に配置される。これによって、上層Ｓｉの２重縮退バレーの電子は、同一のＳｉ層が下層Ｓｉ位置に連続して存在しているように振る舞うこととなる。 According to the figure, the semiconductor element according to the second embodiment is perpendicular to each other's bonding surface even when the upper layer Si and the lower layer Si are rotated relative to each other in the real space with respect to an axis perpendicular to the bonding surface. There is no change in the relative positional relationship between the double degenerate valleys in the kz-axis direction representing the momentum in the direction, and the double degenerate valleys of the upper layer Si and the lower layer Si have the same equivalent position in each other's momentum space. Will exist. In other words, when the equal energy plane of each valley is projected onto the kx-ky plane, all the double degenerate valleys in the upper layer Si and the lower layer Si are arranged at the same position as shown in FIG. As a result, the electrons in the double degenerate valley of the upper Si behave as if the same Si layer is continuously present at the lower Si position.
一方、上層Ｓｉ及び下層Ｓｉの４重縮退バレーの電子は、下層Ｓｉが上層Ｓｉに対して４５度回転した位置関係にあるため、より具体的には、結晶の実空間の回転によって運動量空間における４重縮退バレーの位置関係が相対的に４５度ずれるため、接合面方向に関してお互いに異なる運動量を持つことになる。これによって、上層Ｓｉの４重縮退バレーの電子にとっては、下層Ｓｉが絶縁体として作用することになる。なお、上層Ｓｉにおける上側の表面には絶縁層２０が面接合されているので、上層Ｓｉの４重縮退バレーの電子にとっては、上下を絶縁体で挟まれた構造となっている。 On the other hand, the electrons in the quadruple degenerate valleys of the upper layer Si and the lower layer Si are in a positional relationship in which the lower layer Si is rotated 45 degrees with respect to the upper layer Si, and more specifically, in the momentum space due to the rotation of the real space of the crystal. Since the positional relationship of the quadruple degenerate valleys is relatively shifted by 45 degrees, the momentums differ from each other with respect to the joint surface direction. As a result, for the electrons in the four-fold degenerate valley of the upper layer Si, the lower layer Si acts as an insulator. In addition, since the insulating layer 20 is surface-bonded to the upper surface of the upper layer Si, for the electrons in the four-fold degenerate valley of the upper layer Si, the structure is sandwiched between the upper and lower sides.
さらに、上層Ｓｉの層厚を、上層Ｓｉの４重縮退バレーの電子に対して量子力学的閉じ込め効果を呈する範囲で薄くした際には、この４重縮退バレーの電子にとって層厚方向の自由度に関して取り得るエネルギーが離散化し、最低状態のエネルギーが上昇することになる。一方、上層Ｓｉの２重縮退バレーの電子については、この閉じ込め効果が生じることはない。したがって、上層Ｓｉの層厚を十分に薄くすれば、上層Ｓｉに存在する４重縮退バレーの電子の割合を十分に低くあるいは０とすることができる。なお、上下共にＳｉＯ２で挟まれた構造における上層Ｓｉの（１００）面の反転層において、４重縮退バレーの電子における最低状態のエネルギーが上昇するような層厚方向の厚さは、約５ｎｍ以下であることが非特許文献２に開示されているので、本実施の形態における上層Ｓｉの層厚方向の厚さについても約５ｎｍ以下にすることで、上記の効果を得ることができる。 Furthermore, when the layer thickness of the upper layer Si is reduced within a range that exhibits a quantum mechanical confinement effect on the electrons of the quadruple degenerate valleys of the upper layer Si, the degree of freedom in the layer thickness direction for the electrons of the quadruple degenerate valleys. The energy that can be taken with respect to is discretized, and the energy in the lowest state increases. On the other hand, this confinement effect does not occur for the electrons in the double degenerate valley of the upper Si layer. Therefore, if the thickness of the upper layer Si is made sufficiently thin, the proportion of electrons in the quadruple degenerate valleys existing in the upper layer Si can be made sufficiently low or zero. In the inversion layer on the (100) plane of the upper Si in the structure sandwiched between both upper and lower SiO 2 layers, the thickness in the layer thickness direction in which the energy of the lowest state in the electrons of the four-fold degenerate valley rises is about 5 nm. Since the following is disclosed in Non-Patent Document 2, the above effect can be obtained by setting the thickness in the thickness direction of the upper layer Si in the present embodiment to about 5 nm or less.
図７は、図５において、ゲート電極Ｓｉ層１０の伝導エネルギーバンド端電子の等エネルギー面と上層Ｓｉの２重縮退バレー電子の等エネルギー面をｋｘ−ｋｙ平面に投影した図である（上層Si層の４重縮退バレーについては、Si層厚を十分薄くして電子の存在できる状態密度が十分に低い場合を想定して描いていない）。同図より、お互いのＳｉ層にあるバレー端電子にとって、もう一方のＳｉ層には、エネルギーが一致する状態には接合面に平行な方向の運動量が一致するエネルギーバンドが存在しないことが分かる。つまり、この構造では、上層Ｓｉと下層Ｓｉの反転層の電子（２重縮退バレーの電子）とゲート電極Ｓｉ層１０の電子にとって、お互いに相手のＳｉ層は絶縁的性質を持つこととなる。したがって、絶縁層２０をきわめて薄くし、究極的には層厚０として、ゲート電極Ｓｉ層１０と上層Ｓｉを直接接合した場合でも両Ｓｉ間に流れる電流が抑制されることとなる。 FIG. 7 is a diagram in which the isoenergetic surface of the conduction energy band edge electrons of the gate electrode Si layer 10 and the isoenergetic surface of the double degenerate valley electrons of the upper Si are projected onto the kx-ky plane in FIG. The quadruple degenerate valley of the layer is not drawn assuming that the Si layer thickness is sufficiently thin and the density of states where electrons can exist is sufficiently low). From the figure, it can be seen that for the valley edge electrons in each Si layer, in the other Si layer, there is no energy band in which the momentum in the direction parallel to the bonding surface is in the same energy state. That is, in this structure, the opposite Si layers have insulating properties for the electrons in the inversion layer (double degenerate valley electrons) of the upper Si layer and the lower Si layer and the electrons in the gate electrode Si layer 10. Therefore, even when the insulating layer 20 is extremely thin and ultimately has a layer thickness of 0, and the gate electrode Si layer 10 and the upper layer Si are directly joined, the current flowing between both Si is suppressed.
上記では、各層が結晶Ｓｉ、接合面が（１１１）面、（１００）面の場合について一例として説明したが、これに限るものではなく、各接合面がこれらの面である必要はないし、各層が必ずしも結晶Ｓｉである必要もなく、上層と下層とが異なる結晶であっても良い。 In the above description, the case where each layer is crystalline Si and the bonding surfaces are (111) planes and (100) planes has been described as an example. However, the present invention is not limited to this. Is not necessarily crystalline Si, and the upper layer and the lower layer may be different crystals.
［第３の実施の形態］
図８は、第３の実施の形態に係るキャパシタ構造を備えたｎチャネルＭＯＳＦＥＴ半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Ｓｉ層を用いたゲート電極Ｓｉ層１０と、ゲート電極Ｓｉ層１０の下側に面接合された絶縁層２０と、絶縁層２０の下側の表面に面接合されたひずみＳｉ層３３と、ひずみＳｉ層３３の下側に面接合されたＳｉ１−ｘＧｅｘ層３４と、Ｓｉ基板６０とで構成される。同図には、ひずみＳｉ層３３及びＳｉ１−ｘＧｅｘ層３４の一方の側面に接合配置されたソース電極４０と、他方の側面に接合配置されたドレイン電極５０とが合わせて記載されている。
[Third Embodiment]
FIG. 8 is a configuration diagram showing a configuration of an n-channel MOSFET semiconductor device provided with a capacitor structure according to the third embodiment. The semiconductor element shown in FIG. 1 includes a gate electrode Si layer 10 using a crystalline Si layer, an insulating layer 20 surface-bonded to the lower side of the gate electrode Si layer 10, and a surface bond to the lower surface of the insulating layer 20. The strained Si layer 33, the Si 1-x Ge x layer 34 surface-bonded to the lower side of the strained Si layer 33, and the Si substrate 60. In the figure, a source electrode 40 bonded to one side of the strained Si layer 33 and the Si 1-x Ge x layer 34 and a drain electrode 50 bonded to the other side are described together. Yes.
ゲート電極Ｓｉ層１０は、結晶Ｓｉで形成されるものであって、（１１０）面で下側の絶縁層２０に面接合している。 The gate electrode Si layer 10 is formed of crystalline Si, and is surface-bonded to the lower insulating layer 20 at the (110) plane.
絶縁層２０は、電気的に絶縁性を有する材料で形成されているので、絶縁層２０と上下のゲート電極Ｓｉ層１０、ひずみＳｉ層３３との間は連続性の無い結晶の積層状態となり、上下各Ｓｉ層におけるキャリアに対して絶縁的に作用する。このような絶縁層の一例として、ＳｉＯ２を挙げることができる。 Since the insulating layer 20 is formed of an electrically insulating material, the insulating layer 20 and the upper and lower gate electrode Si layers 10 and the strained Si layer 33 are in a non-continuous crystal lamination state, Insulates the carriers in the upper and lower Si layers. An example of such an insulating layer is SiO 2 .
ひずみＳｉ層３３は、結晶Ｓｉで形成されるものでＳｉ（１００）面で絶縁層２０に面接合するが、Ｓｉ１−ｘＧｅｘ層３４によって、界面に平行な方向には引っ張りひずみ、界面に垂直な方向には圧縮ひずみが存在し、そのバンド構造も通常の結晶Ｓｉとは異なる。（１００）面Ｓｉ層をチャネル層として用いた場合、反転層の２次元電子の存在するエネルギーバンドは、２重縮退バレー及び４重縮退バレーの２種類あることが知られているが、ひずみＳｉ層３３の場合は、ひずみの無い場合と比較して２重縮退バレーに存在する電子の割合が増大することが知られている。 The strained Si layer 33 is formed of crystalline Si and is surface-bonded to the insulating layer 20 at the Si (100) plane. However, the Si 1-x Ge x layer 34 causes tensile strain in the direction parallel to the interface. There is a compressive strain in the direction perpendicular to, and the band structure is also different from that of normal crystalline Si. When the (100) plane Si layer is used as the channel layer, it is known that there are two types of energy bands in which the two-dimensional electrons of the inversion layer exist, a double degenerate valley and a quadruple degenerate valley. In the case of the layer 33, it is known that the proportion of electrons existing in the double degenerate valley increases compared to the case without strain.
Ｓｉ１−ｘＧｅｘ層３４は、前述のように、その上部のＳｉ層にひずみを与えるために形成されるものである。一般には、緩和層、傾斜組成層など複数種類の層構造を持つが、本発明と直接の関係は無いため図では省略している。 As described above, the Si 1-x Ge x layer 34 is formed to give strain to the upper Si layer. In general, it has a plurality of types of layer structures such as a relaxation layer and a gradient composition layer, but is omitted from the figure because it has no direct relationship with the present invention.
図９は、運動量空間（ｋ空間）におけるゲート電極Ｓｉ層１０及びひずみＳｉ層３３の結晶Ｓｉの伝導エネルギーバンド端の等エネルギー面を示した図である。同図の上側には、ゲート電極Ｓｉ層１０における各バレーの等エネルギー面が示されており、同図の下側には、ひずみＳｉ層３３における各バレーの等エネルギー面が示されている。ひずみＳｉ層３３においては、ひずみの存在によるバンド構造の変調により、２重縮退バレーのバレー端のエネルギーが４重縮退バレーのそれに比べて低くなるため等エネルギー面が相対的に大きくなっている。通常、結晶Ｓｉ、ひずみＳｉ層についてその電子的特性を担うＳｉの伝導エネルギーバンドの電子は、運動量空間において、それぞれ図示されているような合計６個のバレー端付近の等エネルギー面で囲まれる領域に存在している（厳密には、等エネルギー面は電極間に印加される電圧に依存して変化する）。 FIG. 9 is a diagram showing an isoenergy surface at the conduction energy band edge of the crystalline Si of the gate electrode Si layer 10 and the strained Si layer 33 in the momentum space (k space). On the upper side of the figure, the isoenergy surface of each valley in the gate electrode Si layer 10 is shown, and on the lower side of the figure, the isoenergy surface of each valley in the strained Si layer 33 is shown. In the strained Si layer 33, due to the modulation of the band structure due to the presence of strain, the energy at the valley end of the double degenerate valley is lower than that of the four degenerate valley, so that the equal energy surface is relatively large. Usually, electrons in the conduction energy band of Si, which is responsible for the electronic characteristics of crystalline Si and strained Si layers, are regions surrounded by isoenergetic surfaces in the vicinity of a total of six valley ends as shown in the momentum space. (Strictly speaking, the isoenergetic surface changes depending on the voltage applied between the electrodes).
図１０は、図９の各バレーの等エネルギー面をｋｘ−ｋｙ平面に投影した図である。同図にあるように、ひずみＳｉ層３３の接合面の面方向の運動量を表す波数軸ｋｘに対して、ゲート電極Ｓｉ層１０の接合面に平行な方向の波数軸ｋｘ’は４５度傾いている。実空間において、２つの結晶の接合面（それぞれ（１００）面と（１１０）面）に垂直な軸に関する回転の自由度については、運動量空間でこのような位置関係を満たすように選択されている。 FIG. 10 is a diagram obtained by projecting the equal energy surface of each valley of FIG. 9 onto the kx-ky plane. As shown in the figure, the wave number axis kx ′ in the direction parallel to the bonding surface of the gate electrode Si layer 10 is inclined by 45 degrees with respect to the wave number axis kx representing the momentum in the surface direction of the bonding surface of the strained Si layer 33. Yes. In the real space, the degree of freedom of rotation about the axis perpendicular to the joint surfaces of the two crystals (respectively (100) plane and (110) plane) is selected so as to satisfy such a positional relationship in the momentum space. .
図９，図１０に示すように、本実施の形態に係るキャパシタ構造は、ゲート電極Ｓｉ層１０とひずみＳｉ層３３とで、伝導エネルギーバンド端の電子について、接合面に平行な方向の運動量が互いに一致しなくなる。加えて、ひずみＳｉ層３３の反転層においては、ひずみの無い場合と比較して、反転層２重縮退バレーに存在する電子の割合が増大し、４重縮退バレーに存在する電子の割合が減少するため、４重縮退バレーからゲート電極Ｓｉ層１０に透過する電子はきわめて抑制されることとなる。 As shown in FIGS. 9 and 10, in the capacitor structure according to the present embodiment, the gate electrode Si layer 10 and the strained Si layer 33 have a momentum in a direction parallel to the bonding surface for electrons at the conduction energy band edge. They will not match each other. In addition, in the inversion layer of the strained Si layer 33, the ratio of electrons existing in the inversion layer double degenerate valley increases and the ratio of electrons in the quadruple degeneration valley decreases compared to the case of no strain. Therefore, electrons transmitted from the quadruple degenerate valley to the gate electrode Si layer 10 are extremely suppressed.
最後に、上記では、Ｓｉ ＭＯＳＦＥＴ半導体素子を例に取って説明したが、本発明に係るキャパシタ構造は、広く半導体装置や電子素子あるいは光エレクトロニクス素子などの各分野で応用可能であることを付言しておく。 Finally, in the above description, the Si MOSFET semiconductor element has been described as an example. However, it is added that the capacitor structure according to the present invention can be widely applied in various fields such as semiconductor devices, electronic elements, and optoelectronic elements. Keep it.
１０…ゲート電極Ｓｉ層
２０…絶縁層
３０…チャネルＳｉ層
３１…Ｓｉ層（上層Ｓｉ）
３２…Ｓｉ層（下層Ｓｉ）
３３…ひずみＳｉ層
３４…Ｓｉ１−ｘＧｅｘ層
４０…ソース電極
５０…ドレイン電極
６０…Ｓｉ基板
DESCRIPTION OF SYMBOLS 10 ... Gate electrode Si layer 20 ... Insulating layer 30 ... Channel Si layer 31 ... Si layer (upper layer Si)
32 ... Si layer (lower layer Si)
33 ... strained Si layer 34 ... Si 1-x Ge x layer 40 ... Source electrode 50 ... drain electrode 60 ... Si substrate
Claims (14)
前記第１、第２の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲でかつ両電極物質ともにエネルギーバンドの存在するエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、キャリア供給側の電極物質の該当エネルギーバンドの少なくとも一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極物質の同一エネルギーのエネルギーバンドに存在しないことを特徴とするキャパシタ構造。 A capacitor structure having first and second electrodes disposed opposite to each other,
When a desired voltage is applied between the first and second electrodes, at least one of the electrode materials has an energy range in which carriers can exist , and both electrode materials exist in an energy range in which an energy band exists. Regarding the total energy band of both electrode materials, the energy band having the same momentum in the surface direction of the oppositely arranged surface is the same energy of the other electrode material with respect to at least a part of the corresponding energy band of the electrode material on the carrier supply side. Capacitor structure that does not exist in the energy band of
対向した面に垂直な軸に対する相対的な回転の自由度に関して、前記第１、第２の電極の対向面に平行方向の＜１００＞方向がお互いに４５度ずれるように配置することを特徴とする請求項３記載のキャパシタ構造。 The first and second electrodes have (100) plane and (110) plane facing each other,
With respect to the degree of freedom of relative rotation with respect to an axis perpendicular to the opposed surface, the <100> directions parallel to the opposed surfaces of the first and second electrodes are arranged to be shifted from each other by 45 degrees. The capacitor structure according to claim 3.
前記第１、第２の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した位置関係であることを特徴とする請求項３記載のキャパシタ構造。 The first and second electrodes are arranged with the (110) faces facing each other,
The first and second electrodes rotate 45 degrees with respect to the relative degree of freedom of rotation with respect to an axis perpendicular to the face arranged opposite to each other, based on the positional relationship in which the crystal lattices can be overlapped by translation. The capacitor structure according to claim 3, wherein the positional relationship is the same.
前記第１、第２の電極は、結晶シリコンにより形成され、（１００）面と（１１０）面とを対向して配置したものであって、The first and second electrodes are made of crystalline silicon and have a (100) plane and a (110) plane facing each other,
対向した面に垂直な軸に対する相対的な回転の自由度に関して、前記第１、第２の電極の対向面に平行方向の＜１００＞方向がお互いに４５度ずれるように配置することを特徴とするキャパシタ構造。With respect to the degree of freedom of relative rotation with respect to an axis perpendicular to the opposed surface, the <100> directions parallel to the opposed surfaces of the first and second electrodes are arranged to be shifted from each other by 45 degrees. Capacitor structure.
前記第１、第２の電極は、結晶シリコンにより形成され、（１１０）面同士を対向して配置したものであって、The first and second electrodes are made of crystalline silicon and have (110) planes facing each other,
前記第１、第２の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した位置関係であることを特徴とするキャパシタ構造。The first and second electrodes rotate 45 degrees with respect to the relative degree of freedom of rotation with respect to an axis perpendicular to the face arranged opposite to each other, based on the positional relationship in which the crystal lattices can be overlapped by translation. Capacitor structure characterized by having a positional relationship.
前記第２の電極は、電極物質が通常の結晶のバンド構造において、そのキャリアが存在しうるエネルギー範囲に存在し、前記物質層との接合面方向の運動量が互いに異なる少なくとも２つのエネルギーバンド、第１エネルギーバンド及び第２エネルギーバンドを有し、
前記物質層は、前記第１エネルギーバンドと同じエネルギーの領域にあり、前記第２の電極との接合面方向の運動量に関して前記第１エネルギーバンドと同じ運動量を持つ第３のエネルギーバンドを有し、且つ、前記第２エネルギーバンドにおける当該接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、
前記第１の電極は、前記第１エネルギーバンドにおける該当接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、
前記第２の電極の層厚を、前記第２エネルギーバンドのキャリアに対して量子力学的閉じ込め効果を呈する範囲で薄くしたことを特徴とするキャパシタ構造。 A capacitor structure having first and second electrodes arranged opposite to each other, wherein a material layer surface-bonded to the second electrode so as to sandwich the second electrode with the first electrode is provided. Prepared,
The second electrode has at least two energy bands, each having an electrode material in an ordinary crystal band structure, in an energy range in which carriers can exist, and having different momentum in the direction of a joint surface with the material layer. Having one energy band and a second energy band;
The material layer has a third energy band that is in the same energy region as the first energy band and has the same momentum as the first energy band with respect to the momentum in the direction of the interface with the second electrode; and, there is not having an energy band having the same momentum with respect to the momentum of the second that put the energy band those the bonding surface direction,
It said first electrode is a those having no energy band with the same momentum regarding the momentum of the corresponding joining surface direction of the first energy band,
A capacitor structure characterized in that the layer thickness of the second electrode is reduced within a range that exhibits a quantum mechanical confinement effect with respect to carriers in the second energy band.
前記第２の電極と前記物質層は、前記接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した位置関係であることを特徴とする請求項１０記載のキャパシタ構造。 The first and second electrodes and the material layer are formed of crystalline silicon, and the plane orientation of the surface of the first electrode facing the second electrode is a (110) plane or a (111) plane, The surface orientation of the surface of the second electrode facing the first electrode and the bonding surface with the material layer is a (100) surface, and the surface of the bonding surface of the material layer with the second electrode The direction is the (100) plane,
The second electrode and the material layer have a positional relationship of 45 degrees with respect to the degree of freedom of rotation with respect to an axis perpendicular to the bonding surface, with reference to a positional relationship in which the crystal lattices can be overlapped by translation. The capacitor structure according to claim 10 .
前記第１、第２の電極及び前記物質層は結晶シリコンにより形成され、前記第１の電極の前記第２の電極に対向する面の面方位は（１１０）面あるいは（１１１）面であり、前記第２の電極の前記第１の電極に対向する面及び前記物質層との接合面の面方位は（１００）面であって、前記物質層の前記第２の電極との接合面の面方位は（１００）面であって、The first and second electrodes and the material layer are formed of crystalline silicon, and the plane orientation of the surface of the first electrode facing the second electrode is a (110) plane or a (111) plane, The surface orientation of the surface of the second electrode facing the first electrode and the bonding surface with the material layer is a (100) surface, and the surface of the bonding surface of the material layer with the second electrode The direction is the (100) plane,
前記第２の電極と前記物質層は、前記接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として４５度回転した位置関係であることを特徴とするキャパシタ構造。The second electrode and the material layer have a positional relationship of 45 degrees with respect to the degree of freedom of rotation with respect to an axis perpendicular to the bonding surface, with reference to a positional relationship in which the crystal lattices can be overlapped by translation. A capacitor structure characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009020578A JP5512140B2 (en) | 2009-01-30 | 2009-01-30 | Capacitor structure and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009020578A JP5512140B2 (en) | 2009-01-30 | 2009-01-30 | Capacitor structure and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010177570A JP2010177570A (en) | 2010-08-12 |
| JP5512140B2 true JP5512140B2 (en) | 2014-06-04 |
Family
ID=42708191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009020578A Expired - Fee Related JP5512140B2 (en) | 2009-01-30 | 2009-01-30 | Capacitor structure and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5512140B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032877A (en) * | 1984-07-02 | 1991-07-16 | Texas Instruments Incorporated | Quantum-coupled ROM |
| JPH0626252B2 (en) * | 1985-12-06 | 1994-04-06 | 株式会社日立製作所 | Semiconductor device |
| JP3695515B2 (en) * | 1999-09-24 | 2005-09-14 | 株式会社日立製作所 | Tunnel magnetoresistive element, magnetic head, magnetic memory and manufacturing method thereof |
| JP2002100763A (en) * | 2000-09-22 | 2002-04-05 | Nec Corp | Semiconductor device and manufacturing method therefor |
| JP4738194B2 (en) * | 2006-02-09 | 2011-08-03 | 芝浦メカトロニクス株式会社 | Etching method and semiconductor device manufacturing method |
-
2009
- 2009-01-30 JP JP2009020578A patent/JP5512140B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010177570A (en) | 2010-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Guo et al. | Large piezoelectric coefficients combined with high electron mobilities in Janus monolayer XTeI (X= Sb and Bi): A first-principles study | |
| Sun et al. | Electronic, transport, and optical properties of bulk and mono-layer PdSe2 | |
| Doganov et al. | Transport properties of ultrathin black phosphorus on hexagonal boron nitride | |
| Wei et al. | Superior mechanical flexibility of phosphorene and few-layer black phosphorus | |
| Moriya et al. | Large current modulation in exfoliated-graphene/MoS2/metal vertical heterostructures | |
| Guo et al. | High pressure effect on structure, electronic structure, and thermoelectric properties of MoS2 | |
| Belashchenko et al. | Magnetoelectric domain wall dynamics and its implications for magnetoelectric memory | |
| Tanabe et al. | Band structure characterization of WS2 grown by chemical vapor deposition | |
| Arai et al. | Construction of van der Waals magnetic tunnel junction using ferromagnetic layered dichalcogenide | |
| Dusch et al. | Stress-mediated magnetoelectric memory effect with uni-axial TbCo2/FeCo multilayer on 011-cut PMN-PT ferroelectric relaxor | |
| TW201104867A (en) | A vertical fin structure for a semiconductor transistor and method for fabricating the same | |
| Wang et al. | Ultralow lattice thermal conductivity and electronic properties of monolayer 1T phase semimetal SiTe2 and SnTe2 | |
| JP2009277803A (en) | Semiconductor device, method for manufacturing the semiconductor device and transistor | |
| US8754393B2 (en) | Double contacts for carbon nanotubes thin film devices | |
| Pandey et al. | First principle study of temperature-dependent magnetoresistance and spin filtration effect in WS2 nanoribbon | |
| Reiche et al. | Strained silicon devices | |
| Huang et al. | Strain-tunable electronic structure, optical response, and high electron mobility of Bi2O2Se crystals | |
| Ghazaryan et al. | Twisted monolayer and bilayer graphene for vertical tunneling transistors | |
| JP2018198312A (en) | Semiconductor element and semiconductor component | |
| Nagashio | Understanding interface properties in 2D heterostructure FETs | |
| Strikha et al. | Limits for the graphene on ferroelectric domain wall pn-junction rectifier for different regimes of current | |
| JP5512140B2 (en) | Capacitor structure and semiconductor device | |
| Cho et al. | Modulation doping of single-layer semiconductors for improved contact at metal interfaces | |
| WO2013027712A1 (en) | Rectifying device, transistor, and rectifying method | |
| Meena et al. | Tuning the tunneling magnetoresistance by using fluorinated graphene in graphene based magnetic junctions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120509 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5512140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |