JP2002100763A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method thereforInfo
- Publication number
- JP2002100763A JP2002100763A JP2000288521A JP2000288521A JP2002100763A JP 2002100763 A JP2002100763 A JP 2002100763A JP 2000288521 A JP2000288521 A JP 2000288521A JP 2000288521 A JP2000288521 A JP 2000288521A JP 2002100763 A JP2002100763 A JP 2002100763A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に高誘電率金属酸化膜をゲート絶
縁膜に用いるＭＯＳトランジスタ素子およびその製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a MOS transistor device using a high dielectric constant metal oxide film as a gate insulating film and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、ゲート電極と半導体活性層との間
に絶縁膜を挟んだ構造を持つこの種の半導体装置におい
ては、ゲート絶縁膜に高誘電率の金属酸化膜材料を用い
ることにより、直接トンネル電流を回避して、シリコン
酸化膜に換算したときの実効的な膜厚を厚くして実際の
膜厚を下げ、必要なデバイス特性を得ることができる。2. Description of the Related Art Conventionally, in this type of semiconductor device having a structure in which an insulating film is sandwiched between a gate electrode and a semiconductor active layer, a metal oxide film material having a high dielectric constant is used for the gate insulating film. By avoiding a direct tunnel current and increasing the effective film thickness when converted to a silicon oxide film, the actual film thickness can be reduced, and required device characteristics can be obtained.
【０００３】しかしながら、Ｓｉとの反応が起こりやす
いＴａ2Ｏ5や（Ｂａ，Ｓｒ）ＴｉＯ 3等をゲート絶縁膜
に用いると、Ｓｉとゲート絶縁膜との間に低誘電率の界
面層が形成され実効的な誘電率が下がってしまう。この
ため、Ｓｉとの反応が起こりにくいＺｒＯ2やＨｆＯ2
（ジャーナル・オブ・マテリアル・リサーチ第１１巻２
７５７ページ、１９９６年）、或いは、より安定なアモ
ルファスのＺｒxＳｉyＯ、ＨｆxＳｉyＯなどのシリケー
ト（ジャーナル・オブ・アプライド・フィジクス第８７
巻４８４ページ、２０００年）を用いることが提案され
ている。さらに、ＳｒＴｉＯ3や（Ｂａ，Ｓｒ）ＴｉＯ3
のエピタキシャル成長膜を用いる試み（フィジカル・レ
ビュー・レターズ第８１巻３０１４ページ、１９９８
年）もなされている。However, the reaction with Si is likely to occur.
TaTwoOFiveAnd (Ba, Sr) TiO ThreeEtc. for the gate insulating film
When used for Si, a low dielectric constant
A surface layer is formed, and the effective dielectric constant decreases. this
Therefore, the reaction with Si hardly occurs in ZrOTwoAnd HfOTwo
(Journal of Material Research Vol. 11 2
757, 1996) or more stable ammo
Rufus ZrxSiyO, HfxSiySilicate such as O
G (Journal of Applied Physics No. 87
Vol. 484, 2000).
ing. Furthermore, SrTiOThreeAnd (Ba, Sr) TiOThree
Attempt to use epitaxially grown films (Physical Review)
View Letters, Vol. 81, page 3014, 1998
Year).
【０００４】また、従来、超伝導体をゲート電極に用い
る電界効果トランジスタにおいて，ペロブスカイト構造
を基本とする絶縁膜を、Ｓｉ基板上または酸化物基板上
にエピタキシャル成長させる提案がなされている（特開
平２−２９２８７６号公報、特開平３−１４９８８２号
公報）。これは、ペロブスカイト構造を基本とする酸化
物超伝導体ゲートと格子整合させる必要があるため，上
記超伝導ゲートと基板の双方の格子定数に近く、かつ、
酸化物超伝導体と同様のペロブスカイト構造を有する材
料が選択された。Conventionally, in a field effect transistor using a superconductor as a gate electrode, a proposal has been made to epitaxially grow an insulating film based on a perovskite structure on a Si substrate or an oxide substrate (Japanese Patent Laid-Open No. Hei 2 (1994)). -292876, JP-A-3-149882). This requires lattice matching with an oxide superconductor gate based on a perovskite structure, so that it is close to the lattice constant of both the superconducting gate and the substrate, and
A material having a perovskite structure similar to that of the oxide superconductor was selected.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、ＺｒＯ
2やＨｆＯ2は、Ｓｉとの界面が熱力学的に安定であると
されるが、酸素を通しやすいために、半導体装置の製造
過程における高温熱処理においてその界面でＳｉが酸化
され、低誘電率相が形成される。また、多結晶であるた
め、界面に欠陥が多くデバイス特性に悪影響を与える。SUMMARY OF THE INVENTION However, ZrO
2 and HfO 2 are said to be thermodynamically stable at the interface with Si. However, since oxygen easily passes through the interface, Si is oxidized at the interface during high-temperature heat treatment in the process of manufacturing a semiconductor device, resulting in a low dielectric constant. A phase is formed. In addition, since it is polycrystalline, the interface has many defects and adversely affects device characteristics.
【０００６】これに対し、ＺｒやＨｆのシリケートをア
モルファス状態で用いる提案がなされている。しかし、
これらのシリケート膜は、やや誘電率が低いことが第一
の課題である。これらのシリケート膜の第二の課題は、
ストイキオメトリックなアモルファスではないために、
高温で結晶化や相分離が起こること、組成比を安定して
製造するのが難しいことである。そこで、単結晶の高誘
電率材料をエピタキシャル成長できれば，界面や膜の組
成が安定で、界面欠陥の少ないゲート絶縁膜を形成でき
る。しかし、提案されているＳｒＴｉＯ3や（Ｂａ，Ｓ
ｒ）ＴｉＯ3のエピ膜は、Ｓｉとの格子定数が完全に一
致しないので、界面に特殊な成膜技術を必要とし，界面
制御が課題である。また、元素数が多いため組成の制御
が困難である。On the other hand, it has been proposed to use a silicate of Zr or Hf in an amorphous state. But,
The first problem is that these silicate films have a somewhat low dielectric constant. The second challenge of these silicate films is that
Because it is not stoichiometric amorphous,
Crystallization and phase separation occur at high temperatures, and it is difficult to stably produce the composition ratio. Therefore, if a single crystal high dielectric constant material can be epitaxially grown, a gate insulating film with stable interface and film composition and few interface defects can be formed. However, the proposed SrTiO 3 and (Ba, S
r) Since the TiO 3 epi film does not completely match the lattice constant with Si, a special film forming technique is required at the interface, and interface control is a problem. In addition, since the number of elements is large, it is difficult to control the composition.
【０００７】また、超伝導トランジスタで提案されたペ
ロブスカイト構造を有する絶縁膜も、３元、４元系であ
り、組成制御が困難であることと，超伝導ゲート電極と
の整合性が最重要視されていることが課題である。シリ
コンのＭＯＳトランジスタでは，基板とゲート電極の双
方に使用されるＳｉ結晶との整合性を第一に考慮された
単結晶エピタキシャル絶縁膜が必要である。Also, the insulating film having a perovskite structure proposed for a superconducting transistor is a ternary or quaternary system, and it is most important that the composition is difficult to control and that the matching with the superconducting gate electrode is the most important. That is the task. A silicon MOS transistor requires a single-crystal epitaxial insulating film in which compatibility with a Si crystal used for both a substrate and a gate electrode is first considered.
【０００８】本発明の目的は、Ｓｉ基板と格子定数が一
致する単結晶エピタキシャル膜からなるゲート絶縁膜を
有する半導体装置を提供し、Ｓｉ基板の上に高誘電率の
ゲート絶縁膜を有するＭＯＳトランジスタを得ることに
ある。さらに、高温熱処理による相転移のない、界
面が熱的に安定な、界面欠陥の少ない、高誘電率
の、低リークな、ゲート絶縁膜を有する半導体装置の
製造方法を提供することにある。An object of the present invention is to provide a semiconductor device having a gate insulating film made of a single crystal epitaxial film having a lattice constant matching that of a Si substrate, and a MOS transistor having a high dielectric constant gate insulating film on a Si substrate. Is to get It is still another object of the present invention to provide a method for manufacturing a semiconductor device having a gate insulating film, which has no phase transition due to high-temperature heat treatment, has a thermally stable interface, has few interface defects, has a high dielectric constant, and has a low leak.
【０００９】[0009]
【課題を解決するための手段】本発明の半導体装置は、
Ｃ−希土構造をもつＬｎ2Ｏ3薄膜（Ｌｎはランタニド元
素のうちの少なくともひとつ、以下同様）をゲート絶縁
膜として用いる構成を基本構造とし、その具体的な適用
形態として、Ｃ−希土構造をもつＬｎ2Ｏ3薄膜をＳｉ
（００１）基板上にエピタキシャル成長させたゲート絶
縁膜を用い、さらには、ゲート絶縁膜の上にエピタキシ
ャル成長させたシリコン単結晶をゲートとすることを特
徴とする。According to the present invention, there is provided a semiconductor device comprising:
As a basic structure, a Ln 2 O 3 thin film having a C-rare earth structure (Ln is at least one of lanthanide elements, the same applies hereinafter) is used as a gate insulating film. Ln 2 O 3 thin film with structure
It is characterized in that a gate insulating film epitaxially grown on a (001) substrate is used, and a silicon single crystal epitaxially grown on the gate insulating film is used as a gate.
【００１０】次に、本発明の半導体装置の製造方法は、
Ｓｉ（００１）の格子定数の２倍の格子定数と５％以内
で一致する格子定数を持つＣ−希土構造のＬｎ2Ｏ3薄膜
をＳｉ基板上にエピタキシャル成長させることを基本構
成とし、その具体的な適用形態として、Ｃ−希土構造の
Ｌｎ2Ｏ3の中で特に、Ｓｉ（００１）の格子定数の２倍
の格子定数と完全に一致する格子定数を持つＥｕ2Ｏ3薄
膜をＳｉ基板上にエピタキシャル成長させることを特徴
とし、さらには、ゲート絶縁膜の上にシリコン単結晶を
エピタキシャル成長させることを特徴とする。Next, a method of manufacturing a semiconductor device according to the present invention
The basic configuration is that an Ln 2 O 3 thin film having a C-rare-earth structure having a lattice constant that is within 5% of the lattice constant of Si (001) is equal to twice the lattice constant of Si (001), and is epitaxially grown on a Si substrate. As a typical application form, among the C-rare earth structure Ln 2 O 3 , an Eu 2 O 3 thin film having a lattice constant completely coincident with a lattice constant twice as large as that of Si (001) is used. The present invention is characterized in that epitaxial growth is performed on a substrate, and further, silicon single crystal is epitaxially grown on a gate insulating film.
【００１１】本発明の半導体装置及びその製造方法を用
いることにより、以下のような効果を発揮する半導体装
置を形成することが可能となる。By using the semiconductor device and the method of manufacturing the same according to the present invention, it is possible to form a semiconductor device having the following effects.
【００１２】まず、Ｃ−希土構造のＬｎ2Ｏ3の中で特
に、Ｅｕ2Ｏ3の格子定数は１．０８６ｎｍであり、Ｓｉ
の格子定数の２倍（１．０８６ｎｍ）と完全に一致す
る。このため、Ｅｕ2Ｏ3をＳｉ上に成膜すると、界面の
Ｓｉ原子間に挿入される酸素間距離がＥｕ2Ｏ3の酸素位
置と一致するので、歪みのない自然なエピタキシャル膜
が形成可能であり、界面の欠陥も制御可能である。この
ように形成されたエピタキシャル膜は、多結晶でなく単
結晶であるために、粒界を介したリーク電流も押さえら
れる。First, among Ln 2 O 3 having a C-rare earth structure, Eu 2 O 3 has a lattice constant of 1.086 nm and Si has a lattice constant of 1.086 nm.
Is completely equal to twice the lattice constant (1.086 nm). Therefore, when Eu 2 O 3 is deposited on Si, the distance between oxygen inserted between Si atoms at the interface matches the oxygen position of Eu 2 O 3 , so that a natural epitaxial film without distortion can be formed. And the interface defects can also be controlled. Since the epitaxial film thus formed is a single crystal instead of a polycrystal, a leak current via a grain boundary is also suppressed.
【００１３】また、希土類金属酸化物の格子定数は、ラ
ンタニド元素の原子番号の増加に伴い連続的に減少する
ので、Ｅｕの前後、すなわち、Ｓｍ2Ｏ3（格子定数１．
０９３ｎｍ）やＧｄ2Ｏ3（同１．０８１ｎｍ）も有力な
候補である。Further, since the lattice constant of the rare earth metal oxide continuously decreases with an increase in the atomic number of the lanthanide element, the lattice constant before and after Eu, ie, Sm 2 O 3 (lattice constant 1.
093 nm) and Gd 2 O 3 (1.081 nm) are also promising candidates.
【００１４】さらに、これらの希土類金属酸化物は、高
誘電率の金属酸化膜であり、Ｓｉとの反応がきわめて起
こりにくい材料でもある。また、希土類酸化物の融点は
２０００℃を越えるので、極めて安定である。Further, these rare earth metal oxides are metal oxide films having a high dielectric constant, and are materials which are unlikely to react with Si. Further, since the melting point of the rare earth oxide exceeds 2000 ° C., it is extremely stable.
【００１５】[0015]
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図１を参照して詳細に説明する。第１の実施形態
は、本発明によるＭＯＳトランジスタ素子の基本構造を
示すものであり、図１はその模式断面図である。Next, a first embodiment of the present invention will be described in detail with reference to FIG. The first embodiment shows a basic structure of a MOS transistor element according to the present invention, and FIG. 1 is a schematic sectional view thereof.
【００１６】図１において、Ｓｉ基板１５の上にはＣ−
希土構造を有する希土類金属酸化物の単結晶エピタキシ
ャル膜１２がゲート絶縁膜として形成されており，さら
にその上に、Ｓｉの単結晶エピタキシャル膜１１がゲー
ト電極として形成される。In FIG. 1, a C-
A single crystal epitaxial film 12 of a rare earth metal oxide having a rare earth structure is formed as a gate insulating film, and a single crystal epitaxial film 11 of Si is formed thereon as a gate electrode.
【００１７】このような構造を形成するためには，ゲー
ト絶縁膜の格子定数がＳｉの格子定数と完全に一致する
ことが重要である。さらに、このようなゲート絶縁膜の
性質として，絶縁性で高誘電率を有すること、Ｓｉとの
接触界面が熱力学的に安定であることが必要である。ま
た、組成制御の観点から元素数の少ない化合物（出来れ
ば２元系）であることが望ましい。希土類金属酸化物Ｌ
ｎ2Ｏ3は、高融点で、Ｓｉとの反応性が低く、Ｓｉの格
子定数の約２倍の格子定数を持つＣ−希土構造を有す
る。ランタニド元素は、原子番号５７のＬａから７１の
Ｌｕまで１５の元素があり、イオン半径などの物性値が
原子番号とともにほぼ連続的に変化するので、ゲート絶
縁膜として用いる場合のプロセス設計が容易である。In order to form such a structure, it is important that the lattice constant of the gate insulating film completely matches the lattice constant of Si. Further, as properties of such a gate insulating film, it is necessary that the gate insulating film has an insulating property and a high dielectric constant, and that a contact interface with Si is thermodynamically stable. From the viewpoint of composition control, a compound having a small number of elements (preferably a binary system) is desirable. Rare earth metal oxide L
n 2 O 3 has a high melting point, low reactivity with Si, and a C-rare earth structure having a lattice constant about twice as large as that of Si. There are 15 lanthanide elements from La of atomic number 57 to Lu of 71, and physical properties such as ionic radius change almost continuously with atomic number, so that process design when used as a gate insulating film is easy. is there.
【００１８】次に、本発明の基本構造である第１の実施
形態の具体的な適用形態を本発明の第２の実施形態とし
て、図２を用いて説明する。Next, a specific application of the first embodiment, which is the basic structure of the present invention, will be described as a second embodiment of the present invention with reference to FIG.
【００１９】Ｃ−希土構造の単位格子は、陰イオンが欠
けた８個のホタル石構造の単位格子を組み合わせた構造
である。個々のホタル石構造（オクタント）は、金属原
子がそれぞれの稜の中央と単位格子の中心にあり、６個
の酸素原子と２個の酸素空孔とを持つ。The unit cell of the C-rare earth structure is a combination of eight fluorite unit cells lacking anions. Each fluorite structure (octant) has six oxygen atoms and two oxygen vacancies with metal atoms at the center of each ridge and at the center of the unit cell.
【００２０】Ｓｉの（００１）面に格子整合させるに
は、単に格子定数が一致または整数倍になっているだけ
でなく、酸素原子の間隔がＳｉの周期構造と一致する必
要がある。In order to lattice match with the (001) plane of Si, it is necessary not only that the lattice constant is equal to or a multiple of an integer, but also that the interval between oxygen atoms is equal to the periodic structure of Si.
【００２１】図２（ａ）はＣ−希土構造、図２（ｂ）は
Ｓｉ結晶構造における、それぞれの原子位置の（００
１）面投影図である。Ｃ−希土構造のランタニド原子２
１の格子定数（ａ0）はＳｉの格子定数（ａSi）の約２
倍であり、Ｃ−希土構造の＜１１０＞方向の酸素原子間
隔はＳｉの＜１１０＞方向の周期構造と一致する。図２
（ｂ）のＳｉ表面において、酸素はＳｉ原子２３とＳｉ
原子２４の間の格子間位置に入るが、すべてのサイトを
埋めると大きな歪が生ずる。しかし、図２（ａ）のＣ−
希土構造では、酸素原子２２は完全に詰まっているので
はなく、適当な酸素空孔を有する。このことにより、Ｓ
ｉとの界面を酸化することによる歪を適度に緩和するこ
とができるのがＣ−希土構造の特徴である。FIG. 2A shows the C-rare earth structure, and FIG. 2B shows the (00) of each atomic position in the Si crystal structure.
1) It is a plane projection view. Lanthanide atom of C-rare earth structure 2
The lattice constant (a 0 ) of 1 is about 2 times the lattice constant (a Si ) of Si.
The interval between oxygen atoms in the <110> direction of the C-rare earth structure matches the periodic structure of Si in the <110> direction. FIG.
On the Si surface of (b), oxygen is converted to Si atoms 23 and Si
Although it enters the interstitial position between the atoms 24, filling all the sites causes a large distortion. However, C- in FIG.
In the rare earth structure, the oxygen atoms 22 are not completely packed but have appropriate oxygen vacancies. This allows S
It is a feature of the C-rare earth structure that the strain caused by oxidizing the interface with i can be moderately reduced.
【００２２】表１は、Ｃ−希土構造をとる希土類金属酸
化物の一覧である。ランタニド元素のうち、ＣｅとＰｍ
を除いている。その理由は、ＣｅはＣｅＯ2が安定でＬ
ｎ2Ｏ 3のＣ−希土構造をとらないこと、Ｐｍは放射性元
素であることによる。Table 1 shows a rare earth metal acid having a C-rare earth structure.
It is a list of monsters. Ce and Pm among lanthanide elements
Is excluded. The reason is that Ce is CeOTwoIs stable and L
nTwoO ThreeNot have a C-rare earth structure, Pm is a radioactive element
By being elementary.
【００２３】また、Ｌａ2Ｏ3，Ｐｒ2Ｏ3，Ｎｄ2Ｏ3，Ｇ
ｄ2Ｏ3は、Ａ−希土構造をとりやすいので、結晶性の制
御が難しい可能性がある。Also, La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , G
Since d 2 O 3 easily has an A-rare earth structure, it may be difficult to control the crystallinity.
【００２４】Ｅｕ2Ｏ3の格子定数は、Ｓｉの格子定数の
２倍と完全に一致する。すぐ隣のＳｍ2Ｏ3とＧｄ2Ｏ3も
格子不整合率は１％未満なので、ほとんど歪のないエピ
タキシャル膜が形成できる可能性が高い。その他のＬｎ
2Ｏ3も５％以内の不整合率であるため、エピタキシャル
成長の可能性がある。The lattice constant of Eu 2 O 3 is completely equal to twice the lattice constant of Si. Since the adjacent Sm 2 O 3 and Gd 2 O 3 also have a lattice mismatch ratio of less than 1%, there is a high possibility that an epitaxial film having almost no distortion can be formed. Other Ln
Since 2 O 3 also has a mismatch rate of 5% or less, there is a possibility of epitaxial growth.
【００２５】従って、本発明の第２の実施形態は、図１
に示すＳｉ基板１５の上の単結晶エピタキシャル膜１２
（ゲート絶縁膜）として、Ｅｕ2Ｏ3、Ｓｍ2Ｏ3、Ｇｄ2
Ｏ3が用いられる。その他に、上述したＣｅＯ2、Ｌａ2
Ｏ3，Ｐｒ2Ｏ3，Ｎｄ2Ｏ3，Ｇｄ2Ｏ3以外のＬｎ2Ｏ3も
用いることが可能である。Therefore, the second embodiment of the present invention is similar to that of FIG.
Single crystal epitaxial film 12 on Si substrate 15 shown in FIG.
Eu 2 O 3 , Sm 2 O 3 , Gd 2
O 3 is used. In addition, CeO 2 , La 2
Ln 2 O 3 other than O 3 , Pr 2 O 3 , Nd 2 O 3 , and Gd 2 O 3 can also be used.
【００２６】[0026]
【表１】 [Table 1]
【００２７】次に、本発明の基本構造である第１の実施
形態の具体的な適用形態を本発明の第３の実施形態とし
て、図３を用いて説明する。Next, a specific application of the first embodiment, which is the basic structure of the present invention, will be described as a third embodiment of the present invention with reference to FIG.
【００２８】第３の実施形態は、図３（ａ）に示すよう
に、本発明の特徴のひとつである単結晶膜３２を絶縁膜
として使用したものである。In the third embodiment, as shown in FIG. 3A, a single crystal film 32 which is one of the features of the present invention is used as an insulating film.
【００２９】図３（ｂ）は、多結晶を絶縁膜として用い
た多結晶ゲート絶縁膜３３構造の従来例を示すものであ
り、結晶粒３４と結晶粒３４の間には粒界３６が存在す
る。粒界には結合に与らない電子状態が存在しており、
これがトラップとなってリーク電流を発生させてしま
う。FIG. 3B shows a conventional example of the structure of a polycrystalline gate insulating film 33 using polycrystal as an insulating film. A grain boundary 36 exists between crystal grains 34. I do. There are electronic states at the grain boundaries that do not contribute to bonding,
This acts as a trap and generates a leak current.
【００３０】これに対し、本実施形態の単結晶膜３２で
は粒界が存在しないので、原子と原子の結合状態は完全
であり、リークの原因となるようなトラップが膜内に存
在しない。On the other hand, since there is no grain boundary in the single crystal film 32 of the present embodiment, the bonding state between atoms is perfect, and no trap that causes leakage exists in the film.
【００３１】次に、本発明の第４の実施形態として、図
４を用いて説明する。図４（ａ）は、第４の実施形態を
示す模式断面図であり、本発明の特徴のひとつであるエ
ピタキシャル膜４２を絶縁膜として使用したものであ
る。Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 4A is a schematic sectional view showing the fourth embodiment, in which the epitaxial film 42, which is one of the features of the present invention, is used as an insulating film.
【００３２】ゲート絶縁膜とＳｉ界面に形成される界面
欠陥がデバイス特性に重大な影響を与えることが知られ
る。It is known that interface defects formed at the interface between the gate insulating film and Si have a significant effect on device characteristics.
【００３３】図４（ｂ）の模式断面図は従来例を示すも
のであり、Ｓｉ基板４５と格子整合しない結晶膜４３を
用いた場合、界面４４には結合に寄与しない電子状態が
存在しており、これがトラップとなって絶縁破壊や長期
信頼性の低下をもたらす。また、基板４５のチャネル領
域のキャリアの移動度低下の原因ともなる。FIG. 4B is a schematic cross-sectional view showing a conventional example. When a crystal film 43 that does not lattice match with the Si substrate 45 is used, an electronic state that does not contribute to bonding exists at the interface 44. This serves as a trap, resulting in dielectric breakdown and a decrease in long-term reliability. In addition, this may cause the mobility of carriers in the channel region of the substrate 45 to decrease.
【００３４】これに対し、本実施形態のエピタキシャル
膜４２では界面４６の結合状態は完全であり、従来例の
ような界面欠陥が存在しない。On the other hand, in the epitaxial film 42 of this embodiment, the bonding state of the interface 46 is perfect, and there is no interface defect as in the conventional example.
【００３５】次に、本発明の第５の実施形態として、ス
トイキオメトリな二元系化合物結晶を絶縁膜として使用
する場合を示す。Next, as a fifth embodiment of the present invention, a case will be described in which a stoichiometric binary compound crystal is used as an insulating film.
【００３６】成膜時におけるエピタキシャル膜の組成の
制御においても、後熱処理工程におけるエピタキシャル
膜の組成の安定性制御においても、三元系以上の多元素
を用いる場合に比べ、元素数が少ないことは格段に有利
である。In controlling the composition of the epitaxial film at the time of film formation and in controlling the stability of the composition of the epitaxial film in the post-heat treatment step, the number of elements is smaller than in the case where a ternary or higher element is used. This is particularly advantageous.
【００３７】また、ストイキオメトリからはずれたシリ
ケートなどを用いた場合、高温での後熱処理工程におい
て組成の変動が懸念されるのに対し、エピタキシャル膜
材料の組成がストイキオメトリであれば、膜質が熱力学
的に安定であることを意味する。When silicate or the like deviated from stoichiometry is used, the composition may be fluctuated in the post heat treatment step at a high temperature. On the other hand, if the composition of the epitaxial film material is stoichiometry, Is thermodynamically stable.
【００３８】さらに、従来のようにアモルファスを絶縁
膜として用いた場合、多結晶に比べると均一性に優れて
はいるが、高温での後熱処理工程において結晶化が起こ
り、特性の急激な変化が起こる可能性がある。これに対
し、本実施形態では、このような相転移の起こることが
ない。Further, when amorphous is used as an insulating film as in the conventional case, although the uniformity is superior to that of polycrystal, crystallization occurs in a post-heat treatment step at a high temperature, and a sharp change in characteristics occurs. Can happen. On the other hand, in the present embodiment, such a phase transition does not occur.
【００３９】次に、本発明の第６の実施形態として、Ｓ
ｉ基板上に、上記実施形態２〜５に示した単結晶エピタ
キシャル膜をゲート絶縁膜として形成し、さらにその上
にＳｉ単結晶エピタキシャル膜をゲートとして形成した
ものを、図５の模式断面図を参照して説明する。Next, as a sixth embodiment of the present invention, S
FIG. 5 is a schematic cross-sectional view of an i-substrate in which the single-crystal epitaxial films described in Embodiments 2 to 5 are formed as a gate insulating film, and a Si single-crystal epitaxial film is further formed thereon as a gate. It will be described with reference to FIG.
【００４０】図５（ａ）は、Ｓｉ基板５５の上に、Ｓｉ
と格子整合する本実施形態の絶縁膜５２を形成し、さら
にその上にシリコン単結晶のゲート５１を形成した図で
ある。FIG. 5A shows that a Si substrate 55 is
FIG. 5 is a diagram in which an insulating film 52 of the present embodiment is lattice-matched with the above, and a silicon single crystal gate 51 is further formed thereon.
【００４１】図５（ｂ）は従来例を示すものであり、Ｓ
ｉ結晶と格子整合しない結晶または非晶質の絶縁膜５３
を用いた場合、その上に単結晶Ｓｉをエピタキシャル成
長することはできず、多結晶Ｓｉゲート５９となる。こ
の場合には、ゲート５９とゲート絶縁膜５３との界面５
７には、結合に寄与しない電子状態が存在し、これがト
ラップとなって絶縁破壊や長期信頼性の低下をもたら
す。ゲート絶縁膜５３とＳｉ基板５５との界面５４にお
いても同様なトラップが存在することは自明である。FIG. 5B shows a conventional example.
Crystal or amorphous insulating film 53 not lattice-matched with i-crystal
Is used, monocrystalline Si cannot be epitaxially grown thereon, and the polycrystalline Si gate 59 is formed. In this case, the interface 5 between the gate 59 and the gate insulating film 53
7 has an electronic state that does not contribute to the bonding, which serves as a trap, which results in dielectric breakdown and a decrease in long-term reliability. It is obvious that a similar trap exists also at the interface 54 between the gate insulating film 53 and the Si substrate 55.
【００４２】これに対し、本実施形態の構造では、Ｓｉ
基板５５に格子整合する単結晶エピ膜５２を用いている
ので、その上に格子整合するＳｉの単結晶５１をエピ成
長することが容易である。絶縁膜５２とゲート５１との
界面５８の結合状態は完全であり、従来例のような界面
欠陥が存在しない。絶縁膜５２とＳｉ基板５５との界面
５６においても結合状態が完全であり、従来例のような
界面欠陥が存在しないことは自明である。On the other hand, in the structure of this embodiment,
Since the single crystal epi film 52 lattice-matched to the substrate 55 is used, it is easy to epitaxially grow the Si single crystal 51 lattice-matched thereon. The bonding state of the interface 58 between the insulating film 52 and the gate 51 is perfect, and there is no interface defect as in the conventional example. It is obvious that the bonding state is also complete at the interface 56 between the insulating film 52 and the Si substrate 55 and that there is no interface defect as in the conventional example.
【００４３】[0043]
【発明の効果】本発明の半導体装置及びその製造方法に
よれば、Ｓｉ基板と格子定数が一致する希土類金属酸化
物の単結晶エピタキシャル膜をゲート絶縁膜として用い
るので、高温熱処理による相転移のない、界面が熱
的に安定な、界面欠陥の少ない、高誘電率の、低
リークな、ゲート絶縁膜を有する半導体装置を製造する
ことができる。According to the semiconductor device and the method of manufacturing the same of the present invention, since a single-crystal epitaxial film of a rare earth metal oxide having a lattice constant matching that of a Si substrate is used as a gate insulating film, there is no phase transition due to high-temperature heat treatment. In addition, it is possible to manufacture a semiconductor device having a gate insulating film, which has a thermally stable interface, few interface defects, high dielectric constant, and low leakage.
【００４４】その理由は、第一に、単結晶を用いるの
で、粒界等の膜内欠陥が無いためである。第二に、Ｓｉ
基板と格子整合するエピタキシャル膜を用いるので、デ
バイスの活性層に影響を及ぼす界面欠陥が無いためであ
る。第三に、ストイキオメトリな二元系化合物を用いる
ので、膜質が安定で組成制御が容易であるためである。
さらに、ゲート電極もＳｉ単結晶のエピ膜を形成するこ
とが可能になり、高性能のＭＯＳトランジスタ素子の製
造を実現することができる。The first reason is that, since a single crystal is used, there is no in-film defect such as a grain boundary. Second, Si
This is because there is no interface defect that affects the active layer of the device because the epitaxial film lattice-matched to the substrate is used. Third, since a stoichiometric binary compound is used, the film quality is stable and composition control is easy.
Further, it becomes possible to form an epitaxial film of Si single crystal also for the gate electrode, and it is possible to realize the manufacture of a high-performance MOS transistor element.
【図１】本発明の第１の実施形態を示す模式断面図であ
る。FIG. 1 is a schematic sectional view showing a first embodiment of the present invention.
【図２】本発明の第２の実施形態を説明するための結晶
構造図である。FIG. 2 is a crystal structure diagram for explaining a second embodiment of the present invention.
【図３】本発明の第３の実施形態を説明するための模式
断面図である。FIG. 3 is a schematic cross-sectional view for explaining a third embodiment of the present invention.
【図４】本発明の第４の実施形態を説明するための模式
断面図である。FIG. 4 is a schematic cross-sectional view for explaining a fourth embodiment of the present invention.
【図５】本発明の第６の実施形態を説明するための模式
断面図である。FIG. 5 is a schematic sectional view for explaining a sixth embodiment of the present invention.
１１，５１ 単結晶Ｓｉゲート １２，３２，４２，５２ 単結晶エピタキシャル成長
したＬｎ2Ｏ3ゲート絶縁膜 １３，１４ ソース、ドレイン電極 １５，３５，４５，５５ Ｓｉ基板 ２１ ランタニド（Ｌｎ）原子 ２２ 酸素原子 ２３，２４，２５ Ｓｉ原子 ３１，４１ ゲート ３３ 多結晶ゲート絶縁膜 ３４ 結晶粒 ３６ 粒界 ４３，５３ ゲート絶縁膜 ４４，４６，５４，５６ 絶縁膜とＳｉ基板との界面 ５７，５８ 絶縁膜とゲートとの界面 ５９ 多結晶Ｓｉゲート11,51 Single-crystal Si gate 12,32,42,52 Ln 2 O 3 gate insulating film grown by single-crystal epitaxial 13,14 Source and drain electrodes 15,35,45,55 Si substrate 21 Lanthanide (Ln) atom 22 Oxygen atom 23, 24, 25 Si atoms 31, 41 Gate 33 Polycrystalline gate insulating film 34 Crystal grain 36 Grain boundary 43, 53 Gate insulating film 44, 46, 54, 56 Interface between insulating film and Si substrate 57, 58 Interface with gate 59 Polycrystalline Si gate
Claims (6)
はランタニド元素のうちの少なくともひとつ、以下同
様）をゲート絶縁膜として用いることを特徴とする半導
体装置。1. An Ln 2 O 3 thin film having a C-rare earth structure (Ln
Wherein at least one of lanthanide elements is used as a gate insulating film.
（００１）基板上にエピタキシャル成長させたゲート絶
縁膜を用いることを特徴とする半導体装置。2. An Ln 2 O 3 thin film having a C-rare earth structure is
(001) A semiconductor device using a gate insulating film epitaxially grown on a substrate.
もつＬｎ2Ｏ3薄膜をエピタキシャル成長させ、これをゲ
ート絶縁膜とし、その上にエピタキシャル成長させたシ
リコン単結晶をゲートとすることを特徴とする半導体装
置。3. An Ln 2 O 3 thin film having a C-rare earth structure is epitaxially grown on a Si (001) substrate, this is used as a gate insulating film, and a silicon single crystal epitaxially grown thereon is used as a gate. Characteristic semiconductor device.
定数と５％以内で一致する格子定数を持つＣ−希土構造
のＬｎ2Ｏ3薄膜をＳｉ基板上にエピタキシャル成長させ
ることを特徴とする半導体装置の製造方法。4. An Ln 2 O 3 thin film having a C-rare earth structure having a lattice constant that is equal to or less than 5% of a lattice constant of Si (001) within 5% is epitaxially grown on a Si substrate. Manufacturing method of a semiconductor device.
ｉ（００１）の格子定数の２倍の格子定数と完全に一致
する格子定数を持つＥｕ2Ｏ3薄膜をＳｉ基板上にエピタ
キシャル成長させることを特徴とする半導体装置の製造
方法。5. Among Ln 2 O 3 having a C-rare earth structure,
A method of manufacturing a semiconductor device, comprising: epitaxially growing an Eu 2 O 3 thin film having a lattice constant completely equal to twice the lattice constant of i (001) on a Si substrate.
ト絶縁膜とし、その上にシリコン単結晶をエピタキシャ
ル成長させることを特徴とする請求項４又は請求項５記
載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 4, wherein a Ln 2 O 3 thin film having a C-rare earth structure is used as a gate insulating film, and a silicon single crystal is epitaxially grown thereon. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288521A JP2002100763A (en) | 2000-09-22 | 2000-09-22 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288521A JP2002100763A (en) | 2000-09-22 | 2000-09-22 | Semiconductor device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100763A true JP2002100763A (en) | 2002-04-05 |
Family
ID=18772098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000288521A Withdrawn JP2002100763A (en) | 2000-09-22 | 2000-09-22 | Semiconductor device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100763A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662693B2 (en) | 2007-09-26 | 2010-02-16 | Micron Technology, Inc. | Lanthanide dielectric with controlled interfaces |
| JP2010177570A (en) * | 2009-01-30 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Capacitor structure and semiconductor device |
-
2000
- 2000-09-22 JP JP2000288521A patent/JP2002100763A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662693B2 (en) | 2007-09-26 | 2010-02-16 | Micron Technology, Inc. | Lanthanide dielectric with controlled interfaces |
| US7956426B2 (en) | 2007-09-26 | 2011-06-07 | Micron Technology, Inc. | Lanthanide dielectric with controlled interfaces |
| US8153497B2 (en) | 2007-09-26 | 2012-04-10 | Micron Technology, Inc. | Lanthanide dielectric with controlled interfaces |
| US8399332B2 (en) | 2007-09-26 | 2013-03-19 | Micron Technology, Inc. | Lanthanide dielectric with controlled interfaces |
| JP2010177570A (en) * | 2009-01-30 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Capacitor structure and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5919515A (en) | Ferroelectric thin film, electric device and method for preparing ferroelectric thin film | |
| Leskelä et al. | Rare-earth oxide thin films for gate dielectrics in microelectronics | |
| US6852575B2 (en) | Method of forming lattice-matched structure on silicon and structure formed thereby | |
| US5828080A (en) | Oxide thin film, electronic device substrate and electronic device | |
| US5753934A (en) | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film | |
| CN1140917C (en) | Method of making semiconductor structure containing metal oxide interface of silicone | |
| US6270568B1 (en) | Method for fabricating a semiconductor structure with reduced leakage current density | |
| TWI313060B (en) | Feild effect transisitor and fabricating method thereof | |
| JP3310881B2 (en) | Laminated thin film, substrate for electronic device, electronic device, and method of manufacturing laminated thin film | |
| JP4177857B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050213282A1 (en) | Method of producing perovskite film having (001) orientation and device including the film | |
| JP4120938B2 (en) | Semiconductor device having high dielectric constant insulating film and manufacturing method thereof | |
| CN101084581A (en) | Semiconductor device with a superparaelectric gate insulator | |
| JP2000256098A (en) | Multilayer thin film | |
| CN100365741C (en) | Metal base plate for oxide superconductive wire rod, oxide superconductive wire rod and process for producing the same | |
| JP2003034527A (en) | Thick film of tape-like oxide superconductor and method for manufacturing it | |
| JP2002100763A (en) | Semiconductor device and manufacturing method therefor | |
| JP2007019504A (en) | Insulating film and electronic element | |
| JP4357224B2 (en) | Semiconductor device | |
| US20220293766A1 (en) | Semiconducting Ferroelectric Device | |
| EP4203038A1 (en) | Ferroelectric device | |
| CN108172613A (en) | A kind of zirconium base gate dielectric material with high-k crystalline phase with and preparation method thereof | |
| TW507317B (en) | Semiconductor structure having high dielectric constant material | |
| JP2002270828A (en) | Semiconductor device and method of manufacturing the same | |
| JP2003168647A (en) | Method of manufacturing semiconductor device and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |