JP5486068B2 - Ｒｆ電力伝送、変調および増幅のシステムおよび方法 - Google Patents

Ｒｆ電力伝送、変調および増幅のシステムおよび方法 Download PDF

Info

Publication number
JP5486068B2
JP5486068B2 JP2012238218A JP2012238218A JP5486068B2 JP 5486068 B2 JP5486068 B2 JP 5486068B2 JP 2012238218 A JP2012238218 A JP 2012238218A JP 2012238218 A JP2012238218 A JP 2012238218A JP 5486068 B2 JP5486068 B2 JP 5486068B2
Authority
JP
Japan
Prior art keywords
signal
phase
signals
output
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012238218A
Other languages
English (en)
Other versions
JP2013059079A (ja
Inventor
エフ．ソレルス ディヴィッド
エス．ローリンズ グレゴリー
ダブリュ．ローリンズ マイケル
Original Assignee
パーカーヴィジョン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/508,970 external-priority patent/US7937106B2/en
Priority claimed from US11/508,989 external-priority patent/US7355470B2/en
Priority claimed from US11/509,031 external-priority patent/US8031804B2/en
Application filed by パーカーヴィジョン インコーポレイテッド filed Critical パーカーヴィジョン インコーポレイテッド
Publication of JP2013059079A publication Critical patent/JP2013059079A/ja
Application granted granted Critical
Publication of JP5486068B2 publication Critical patent/JP5486068B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21157—A filter circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21196—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the supply voltage of a power amplifier being switchable controlled

Description

本発明は一般に、ＲＦ電力伝送、変調および増幅に関する。より詳細には、本発明は、ベクトル結合（ｖｅｃｔｏｒ ｃｏｍｂｉｎｉｎｇ）電力増幅のための方法およびシステムに関する。
電力増幅器では、典型的には線形性と電力効率の間に複雑なトレードオフが存在する。
線形性は、その入力を出力変数に関係付ける特性曲線における電力増幅器の動作範囲によって決定され、動作範囲がより線形であるほど、電力増幅器はより線形であると言われる。線形性は、電力増幅器の望ましい特性である。一態様では、例えば、電力増幅器は、変化する振幅、および／または位相、および／または周波数の信号を均一に増幅することが望ましい。したがって、線形性は、電力増幅器の出力信号品質を決定する重要なものである。
電力効率を、増幅器に供給された総電力によって除算された、負荷に送達された総電力の関係を用いて計算することができる。理想的な増幅器では、電力効率は１００％である。典型的には、電力増幅器は、増幅器の理論最大電力効率を決定するクラスに分割される。電力効率は、特に、電力増幅器が電力消費を大きく占める無線通信方式では、明らかに電力増幅器の望ましい特性である。
残念ながら、電力増幅器における従来の線形性と効率の間のトレードオフは、電力増幅器がより線形であるほど、その電力効率が低いというものである。例えば、最も線形な増幅器は、増幅器の最も効率の低いクラスであるクラスＡ動作のためにバイアスされる。一方、クラスＢ、Ｃ、Ｄ、Ｅ、その他など、より高いクラスの増幅器はより電力効率がよいが、かなり非線形であり、スペクトル的に歪んだ出力信号の結果となる可能性がある。
上述のトレードオフはさらに、典型的な無線通信信号によって強調される。例えば、ＯＦＤＭ、ＣＤＭＡおよびＷ−ＣＤＭＡなど、無線通信信号は一般に、それらのピーク対平均電力比によって特性化される。非線形な増幅器が採用されるとき、信号のピーク対平均比が大きいほど、より非線形な歪みが生じるようになる。
アウトフェージング（Ｏｕｔｐｈａｓｉｎｇ）増幅技術が、ＲＦ増幅器設計のために提案されている。いくつかの態様では、しかし、既存のアウトフェージング技術は、特に、例えば無線通信規格によって定義されるような、複素信号増幅要件を満たすことにおいて不十分である。
一態様では、既存のアウトフェージング技術は、所望の出力信号の定包絡線成分（ｃｏｎｓｔａｎｔ ｅｎｖｅｌｏｐｅ ｃｏｎｓｔｉｔｕｅｎｔｓ）を結合するとき、絶縁および／または結合素子を採用する。例えば、成分信号を結合するために電力結合器が使用されることは、一般的なことである。しかし、この結合手法は典型的には、挿入損失およびバンド幅の制限による出力信号電力の低下、および、したがって電力効率の低減の結果となる。
別の態様では、典型的に大きいサイズの結合素子は、モノリシックな増幅器設計に入れることが不可能である。
したがって、必要とされるものは、既存の電力増幅技術の欠陥を解決しながら、電力効率を最大にし、非線形歪みを最小にする、電力増幅方法およびシステムである。さらに、従来の電力結合回路および技術の制限なしに実装することができる、電力増幅方法およびシステムが必要とされる。
ベクトル結合電力増幅のための実施形態が、本明細書で開示される。
一実施形態では、複数のほぼ一定の包絡線信号は個別に増幅され、次いで結合されて、所望の時変複素包絡線信号（ｔｉｍｅ−ｖａｒｙｉｎｇ ｃｏｍｐｌｅｘ ｅｎｖｅｌｏｐｅ ｓｉｇｎａｌ）が形成される。１つまたは複数のこれらの信号の位相および／または周波数特性は、所望の時変複素包絡線信号の所望の位相、周波数、および／または振幅特性を提供するように制御される。
別の実施形態では、時変複素包絡線信号は、複数のほぼ一定の包絡線成分信号（ｓｕｂｓｔａｎｔｉａｌｌｙ ｃｏｎｓｔａｎｔ ｅｎｖｅｌｏｐｅ ｃｏｎｓｔｉｔｕｅｎｔ ｓｉｇｎａｌｓ）に分解される。これらの成分信号は増幅され、次いで再結合されて、元の時変包絡線信号の増幅されたバージョンが構成される。
本発明の実施形態を、変調されたキャリア信号により、かつ、ベースバンド情報およびクロック信号により、実施することができる。本発明の実施形態はまた、周波数アップコンバージョンをも達成する。したがって、本発明の実施形態は、周波数アップコンバージョン、増幅および変調のための統合された解決法を表す。
本発明の実施形態を、アナログおよび／またはデジタル制御により実装することができる。本発明を、アナログコンポーネントにより、あるいは、アナログコンポーネントおよびデジタルコンポーネントの組み合わせにより、実装することができる。後者の実施形態では、デジタル信号処理を、さらなるコスト節約のために、既存のベースバンドプロセッサにおいて実装することができる。
本発明の追加の特徴および利点を、以下に続く説明において述べる。さらなる特徴および利点は、本明細書で述べる説明に基づいて、当業者には明らかになり、あるいは、本発明の実施により知ることができる。本発明の利点は、明細書およびこれの特許請求の範囲、ならびに添付の図面において特に指摘された構造および方法によって実現かつ達成されるであろう。
前述の概要および以下の詳細な説明はいずれも例示的かつ説明のためのものであり、特許請求の範囲に記載された本発明の実施形態のさらなる説明を提供することを意図するものであることを理解されたい。
本発明の実施形態を、添付の図面を参照して説明し、図面においては全体的に、類似の参照番号は、等しいかあるいは機能的に類似の要素を示す。また、全体的に、参照番号の一番左の数字は、関連する要素が最初に導入される図面を識別する。
本発明を、添付の図面を参照して説明する。要素が最初に現れる図面は典型的には、対応する参照番号の一番左の数字によって示される。
信号のフェーザ表現を例示する図である。 例示的時変複素包絡線信号の生成を例示する一実施例の図である。 例示的時変複素包絡線信号の生成を例示する別の実施例の図である。 ２つ以上の定包絡線信号の和からの、例示的時変複素包絡線信号の生成を例示する一実施例の図である。 本発明の一実施形態による一実施例の時変複素包絡線信号の電力増幅を例示する図である。 本発明のベクトル電力増幅の実施形態を例示するブロック図である。 時変複素包絡線信号のフェーザ表現を例示する図である。 時変複素包絡線信号を生成するための一実施例の変調を例示する図である。 時変複素包絡線信号を生成するための一実施例の変調を例示する図である。 時変複素包絡線信号を生成するための一実施例の変調を例示する図である。 時変包絡線信号の定包絡線分解を例示する一実施例の図である。 本発明の一実施形態のデカルト４分岐ベクトル電力増幅（ＶＰＡ）方法を例示するフェーザ図である。 デカルト４分岐ＶＰＡ方法の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法による電力増幅のためのプロセス流れ図の実施形態の図である。 デカルト４分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法によるベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法によるベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法によるベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法によるベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 本発明の一実施形態のデカルトポーラデカルトポーラ（ＣＰＣＰ）２分岐ベクトル電力増幅（ＶＰＡ）方法を例示するフェーザ図である。 本発明の一実施形態のデカルトポーラデカルトポーラ（ＣＰＣＰ）２分岐ベクトル電力増幅（ＶＰＡ）方法を例示するフェーザ図である。 ＣＰＣＰ２分岐ＶＰＡ方法の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法の別の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法による電力増幅のためのプロセス流れ図の実施形態の図である。 ＣＰＣＰ２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 本発明の一実施形態の直接デカルト２分岐ベクトル電力増幅（ＶＰＡ）方法を例示するフェーザ図である。 直接デカルト２分岐ＶＰＡ方法の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法の別の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法による電力増幅のためのプロセス流れ図の実施形態の図である。 直接デカルト２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的実施形態を例示するブロック図である。 デカルト４分岐ＶＰＡ方法によるＩおよびＱ伝達関数の実施形態を例示するプロセス流れ図である。 デカルト４分岐ＶＰＡ方法によるＩおよびＱ伝達関数の例示的実施形態を例示するブロック図である。 ＣＰＣＰ２分岐ＶＰＡ方法によるＩおよびＱ伝達関数の実施形態を例示するプロセス流れ図である。 ＣＰＣＰ２分岐ＶＰＡ方法によるＩおよびＱ伝達関数の例示的実施形態を例示するブロック図である。 直接デカルト２分岐ＶＰＡ方法によるＩおよびＱ伝達関数の実施形態を例示するプロセス流れ図である。 直接デカルト２分岐ＶＰＡ方法によるＩおよびＱ伝達関数の例示的実施形態を例示するブロック図である。 信号フェーザの表現における波形歪みの影響を例示するフェーザ図である。 本発明の一実施形態による大きさ−位相変換関数を例示する図である。 本発明の実施形態によるバイアス回路の例示的実施形態を例示する図である。 本発明の一実施形態による定包絡線信号を結合する方法を例示する図である。 本発明によるベクトル電力増幅器出力ステージの実施形態を例示する図である。 電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 本発明の一実施形態による一実施例の出力信号を例示する図である。 例示的ＰＡの実施形態を例示する図である。 一実施例の時変複素包絡線ＰＡ出力信号および対応する包絡線信号を例示する図である。 ＰＡ出力ステージ電流の実施例のタイミング図を例示する図である。 例示的出力ステージ電流制御関数を例示する図である。 別の電力増幅器（ＰＡ）出力ステージの実施形態のブロック図である。 例示的ＰＡステージの実施形態を例示する図である。 例示的波形整形ＰＡ出力信号を例示する図である。 電力制御方法を例示する図である。 別の電力制御方法を例示する図である。 例示的ベクトル電力増幅器の実施形態を例示する図である。 本発明の一実施形態による出力ステージ電流整形を実装するためのプロセス流れ図である。 本発明の一実施形態による高調波制御を実装するためのプロセス流れ図である。 本発明の一実施形態による電力増幅のためのプロセス流れ図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的多入力１出力（ＭＩＳＯ）出力ステージの実施形態を例示する図である。 例示的ＭＩＳＯ増幅器の実施形態を例示する図である。 様々な通信規格のための、下側および上側スペクトルバンドにおける周波数バンド割り当てを例示する図である。 誤差を補償するためのフィードフォワード技術を例示する図である。 誤差を補償するためのフィードフォワード技術を例示する図である。 受信器ベースのフィードバック誤差訂正技術を例示する図である。 デジタル制御モジュールの実施形態を例示する図である。 別のデジタル制御モジュールの実施形態を例示する図である。 別のデジタル制御モジュールの実施形態を例示する図である。 ＶＰＡアナログコアの実施形態を例示する図である。 ＶＰＡアナログコアの実施形態を例示する図である。 ＶＰＡアナログコアの実施形態を例示する図である。 ＶＰＡアナログコアの実施形態を例示する図である。 図５９のＶＰＡアナログコアの実施形態による出力ステージの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 図６１のＶＰＡアナログコアの実施形態による出力ステージの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 別のＶＰＡアナログコアの実施形態を例示する図である。 図６３のＶＰＡアナログコアの実施形態による出力ステージの実施形態を例示する図である。 本発明の一実施形態による、例示的波形を使用したリアルタイム増幅器クラス制御を例示する図である。 出力電力対アウトフェージング角度の一実施例のプロットの図である。 本発明の一実施形態による、例示的ＱＰＳＫ波形を使用した例示的電力制御機構を例示する図である。 本発明の一実施形態による、例示的波形を使用したリアルタイム増幅器クラス制御を例示する図である。 本発明の一実施形態による、例示的波形を使用したリアルタイム増幅器クラス制御を例示する図である。 本発明の一実施形態による、ＶＰＡ出力ステージ理論効率対ＶＰＡ出力ステージ電流の例示的プロットを例示する図である。 本発明の一実施形態による例示的ＶＰＡを例示する図である。 本発明の一実施形態による、電力増幅器におけるリアルタイム増幅器クラス制御のための方法を例示するプロセス流れ図である。 一実施例のＶＰＡ出力ステージを例示する図である。 図７３のＶＰＡ出力ステージの増幅器クラスＳ動作のための等価回路を例示する図である。 図７３のＶＰＡ出力ステージの増幅器クラスＡ動作のための等価回路を例示する図である。 図７３のＶＰＡ出力ステージの増幅器クラスＡおよびクラスＳ動作のための例示的大きさ−位相シフト変換関数を例示するプロットの図である。 図７３のＶＰＡ出力ステージの増幅器動作クラスの範囲に対応する大きさ−位相シフト変換関数のスペクトルを例示するプロットの図である。 分岐位相および振幅誤差の存在下の大きさ−位相シフト変換の数学的導出を例示する図である。
目次
１．序文
１．１．時変複素包絡線入力信号の生成の実施例
１．２．定包絡線信号からの時変複素包絡線信号の生成の実施例
１．３．ベクトル電力増幅（Ｖｅｃｔｏｒ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｃａｔｉｏｎ）概観
２．全体の数学的概観
２．１．フェーザ信号表現
２．２．時変複素包絡線信号
２．３．時変包絡線信号の定包絡線分解
３．ベクトル電力増幅（ＶＰＡ）方法およびシステム
３．１．デカルト４分岐（Ｃａｒｔｅｓｉａｎ ４−Ｂｒａｎｃｈ）ベクトル電力増幅器
３．２．デカルトポーラデカルトポーラ（Ｃａｒｔｅｓｉａｎ−Ｐｏｌａｒ−Ｃａｒｔｅｓｉａｎ−Ｐｏｌａｒ）（ＣＰＣＰ）２分岐ベクトル電力増幅器
３．３．直接デカルト（Ｄｉｒｅｃｔ Ｃａｒｔｅｓｉａｎ）２分岐ベクトル電力増幅器
３．４．ＩおよびＱデータ−ベクトル変調器伝達関数
３．４．１．デカルト４分岐ＶＰＡ伝達関数
３．４．２．ＣＰＣＰ２分岐ＶＰＡ伝達関数
３．４．３．直接デカルト２分岐ＶＰＡ伝達関数
３．４．４．大きさ−位相シフト変換
３．４．４．１．正弦波信号のための大きさ−位相シフト変換
３．４．４．２．方形波信号のための大きさ−位相シフト変換
３．４．５．波形歪み補償
３．５．出力ステージ
３．５．１．出力ステージの実施形態
３．５．２．出力ステージ電流整形
３．５．３．出力ステージ保護
３．６．高調波制御（Ｈａｒｍｏｎｉｃ Ｃｏｎｔｒｏｌ）
３．７．電力制御
３．８．例示的ベクトル電力増幅器の実施形態
４．追加の例示的実施形態および実装
４．１．概観
４．１．１．出力電力および電力効率の制御
４．１．２．誤差補償および／または訂正
４．１．３．マルチバンドマルチモード動作
４．２．デジタル制御モジュール
４．３．ＶＰＡアナログコア
４．３．１．ＶＰＡアナログコア実装Ａ
４．３．２．ＶＰＡアナログコア実装Ｂ
４．３．３．ＶＰＡアナログコア実装Ｃ
５．ＶＰＡ出力ステージのリアルタイム増幅器クラス制御
６．概要
７．結論
序文
ベクトル結合電力増幅のための方法、装置およびシステムが、本明細書で開示される。
ベクトル結合電力増幅は、線形性および電力効率を同時に最適化するための手法である。一般的に言えば、また、図５０の流れ図５０２を参照すると、ステップ５０４で、変化する振幅および位相を有する時変複素包絡線入力信号が、定包絡線成分信号に分解される。ステップ５０６で、定包絡線成分信号が増幅され、次いでステップ５０８で加算されて、入力複素包絡線信号の増幅されたバージョンが生成される。ほぼ一定の包絡線信号は、最小限の非線形歪みの懸念で増幅される可能性があるので、定包絡線信号を加算した結果は、最小の非線形歪みを受ける一方で、最適な効率をもたらす。
したがって、ベクトル結合電力増幅は、最小の非線形歪みレベルを維持しながら、複素信号を効率的に増幅するために、非線形電力増幅器を使用することを可能にする。
便宜上、限定ではなく、本発明の方法およびシステムは時として、本明細書で、ベクトル電力増幅（ＶＰＡ）方法およびシステムと呼ばれる。
本発明の実施形態によるＶＰＡ方法およびシステムの概要を、これから提供する。明確にするために、ある用語を最初に以下で定義する。このセクションで説明するこれらの定義は便宜上でのみ提供され、限定するものではない。これらの用語の意味は、本明細書で提供される教示の全体に基づいて、当業者には明らかになるであろう。これらの用語を、明細書全体でさらに詳細に論じる場合がある。
信号包絡線という用語は、本明細書で使用されるとき、信号が時間領域において変動するときに、信号がその中に含まれる振幅境界を指す。直交変調信号を、ｒ（ｔ）＝ｉ（ｔ）・ｃｏｓ（ωｃ・ｔ）＋ｑ（ｔ）・ｓｉｎ（ωｃ・ｔ）によって記述することができ、ただし、ｉ（ｔ）およびｑ（ｔ）は同相および直交信号を表し、信号包絡線ｅ（ｔ）は
Figure 0005486068
に等しく、ｒ（ｔ）に関連付けられた位相角は逆正接（ｑ（ｔ）／ｉ（ｔ）に関係する。
定包絡線信号という用語は、本明細書で使用されるとき、同相および直交信号を指し、ただし、
Figure 0005486068
であり、ｅ（ｔ）は相対的にあるいはほぼ一定の値を有する。
時変包絡線信号という用語は、本明細書で使用されるとき、時変信号包絡線を有する信号を指す。時変包絡線信号を、同相および直交信号に関して、
Figure 0005486068
と記述することができ、ｅ（ｔ）は時変値を有する。
位相シフトという用語は、本明細書で使用されるとき、基準位相に対して時変または定包絡線信号の位相成分を後退あるいは前進させることを指す。
１．１）複素包絡線時変入力信号の生成の実施例
図１Ａおよび１Ｂは、時変包絡線および位相複素入力信号の生成を例示する実施例である。図１Ａで、時変包絡線キャリア信号１０４および１０６は、位相制御器１１０に入力される。位相制御器１１０は、信号１０４および１０６の位相成分を操作する。すなわち、位相制御器１１０は、信号１０４および１０６を位相シフトしてもよい。結果として生じる信号１０８および１１２を、したがって、信号１０４および１０６に対して位相シフトしてもよい。図１Ａの実施例では、位相制御器１１０は、信号１０８および１１２を見ると分かるように、時刻ｔ0で、信号１０４および１０６において位相の反転（１８０度位相シフト）を引き起こす。信号１０８および１１２は、時変複素キャリア信号を表す。信号１０８および１１２は、時変包絡線および位相成分を共に有する。加算されるとき、信号１０８および１１２は信号１１４の結果となる。信号１１４もまた、時変複素信号を表す。信号１１４は、本発明のＶＰＡの実施形態に対する一実施例の入力信号であってもよい（例えば、図５０のステップ５０４への一実施例の入力）。
時変複素信号をまた、図１Ｂに例示するように生成してもよい。図１Ｂで、信号１１６および１１８はベースバンド信号を表す。例えば、信号１１６および１１８は、信号の同相（Ｉ）および直交（Ｑ）ベースバンド成分である場合がある。図１Ｂの実施例では、信号１１６および１１８は、＋１から−１へ移行するときにゼロ交差を受ける。信号１１６および１１８は、信号１２０、または、９０度位相シフトされた信号１２０で乗算される。信号１１６は、信号１２０の０度シフトされたバージョンで乗算される。信号１１８は、信号１２０の９０度シフトされたバージョンで乗算される。結果として生じる信号１２２および１２４は、時変複素キャリア信号を表す。信号１２２および１２４は、信号１１６および１１８の時変振幅に従って変化する包絡線を有することに留意されたい。さらに、信号１２２および１２４は共に、信号１１６および１１８のゼロ交差で位相の反転を受ける。信号１２２および１２４は加算されて、信号１２６の結果となる。信号１２６は時変複素信号を表す。信号１２６は、本発明のＶＰＡの実施形態に対する一実施例の入力信号を表す場合がある。加えて、信号１１６および１１８は、本発明のＶＰＡの実施形態に対する実施例の入力信号を表す場合がある。
１．２）定包絡線信号からの時変複素包絡線信号の生成の実施例
このセクションの説明は、全体的に図５０のステップ５０８の動作に関係する。図１Ｃは、２つ以上のほぼ一定の包絡線信号の和からの時変複素信号の生成についての３つの実施例を例示する。しかし、本明細書で提供された教示に基づいて、図１Ｃの実施例において例示された概念を２つ以上の定包絡線信号の場合に同様に拡張することができることは、当業者には理解されよう。
図１Ｃの実施例１では、定包絡線信号１３２および１３４が位相制御器１３０に入力される。位相制御器１３０は、信号１３２および１３４の位相成分を操作して、信号１３６および１３８をそれぞれ生成する。信号１３６および１３８は、ほぼ一定の包絡線信号を表し、加算されて、信号１４０が生成される。実施例１に関連付けられた図１Ｃのフェーザ表現は、信号１３６および１３８をそれぞれフェーザＰ136およびＰ138として例示する。信号１４０は、フェーザＰ140として例示される。実施例１では、Ｐ136およびＰ138は、フェーザ表現の実軸に整合されると仮定される基準信号に対して角度Φ1だけ対称的に位相シフトされる。対応して、時間領域信号１３６および１３８は、同量であるが、基準信号に対して逆方向に位相シフトされる。したがって、Ｐ136およびＰ138の和であるＰ140は、基準信号と同相である。
図１Ｃの実施例２では、ほぼ一定の包絡線信号１３２および１３４が位相制御器１３０に入力される。位相制御器１３０は、信号１３２および１３４の位相成分を操作して、信号１４２および１４４をそれぞれ生成する。信号１４２および１４４は、ほぼ一定の包絡線信号であり、加算されて信号１５０が生成される。実施例２に関連付けられたフェーザ表現は、信号１４２および１４４をそれぞれフェーザＰ142およびＰ144として例示する。信号１５０は、フェーザＰ150として例示される。実施例２では、Ｐ142およびＰ144は、基準信号に対して対称的に位相シフトされる。したがって、Ｐ140と同様に、Ｐ150もまた基準信号と同相である。Ｐ142およびＰ144は、しかし、基準信号に対して、それによりΦ2≠Φ1となる角度だけ位相シフトされる。Ｐ150は、結果として、実施例１のＰ140とは異なる大きさを有する。時間領域表現では、信号１４０および１５０は同相であるが、互いに対して異なる振幅を有することに留意されたい。
図１Ｃの実施例３では、ほぼ一定の包絡線信号１３２および１３４が位相制御器１３０に入力される。位相制御器１３０は、信号１３２および１３４の位相成分を操作して、信号１４６および１４８をそれぞれ生成する。信号１４６および１４８は、ほぼ一定の包絡線信号であり、加算されて信号１６０が生成される。実施例３に関連付けられたフェーザ表現は、信号１４６および１４８をそれぞれフェーザＰ146およびＰ148として例示する。信号１６０は、フェーザＰ160として例示される。実施例３では、Ｐ146は、基準信号に対して角度Φ3だけ位相シフトされる。Ｐ148は、基準信号に対して角度Φ4だけ位相シフトされる。Φ3およびΦ4は、等しくても等しくなくてもよい。したがって、Ｐ146およびＰ148の和であるＰ160は、もはや基準信号と同相ではない。Ｐ160は、基準信号に対して角度Θだけ位相シフトされる。同様に、Ｐ160は、実施例１および２のＰ140およびＰ150に対してΘだけ位相シフトされる。Ｐ160はまた、実施例３で例示するように、Ｐ140に対して振幅において変化する場合もある。
要約すると、図１Ｃの実施例は、時変振幅信号を、２つ以上のほぼ一定の包絡線信号の和によって得ることができることを実証する（実施例１）。さらに、時変信号は、２つ以上のほぼ一定の包絡線信号を逆方向に等しくシフトすることによって、振幅変化を有することができるが、それに与えられた位相変化を有することはできない（実施例２）。信号の２つ以上の定包絡線成分を同じ方向に等しくシフトすると、時変信号に位相変化を与えることはできるが、振幅変化を与えることはできない。いかなる時変振幅および位相信号も、２つ以上のほぼ一定の包絡線信号を使用して生成することができる（実施例３）。
図１Ｃの実施例における信号は、例示のためにのみ正弦波形として図示されることに留意されたい。本明細書の教示に基づいて、他のタイプの波形もまた使用されている場合があることは、当業者には理解されよう。また、図１Ｃの実施例は、例示のためにのみ本明細書で提供され、本発明の特定の実施形態に対応する場合も対応しない場合もあることにも留意されたい。
１．３）ベクトル電力増幅概観
ベクトル電力増幅の大まかな概観をこれから提供する。図１Ｄは、例示的時変複素入力信号１７２の電力増幅を例示する。図１Ａおよび１Ｂに例示するような信号１１４および１２６は、信号１７２の実施例である場合がある。さらに、信号１７２は、１０４および１０６（図１Ａ）、１０８および１１２（図１Ａ）、１１６および１１８（図１Ｂ）、ならびに、１２２および１２４（図１Ｂ）など、２つ以上の成分信号によって生成されるか、あるいはこれらからなる場合がある。
図１Ｄの実施例では、ＶＰＡ１７０は、本発明によるＶＰＡシステムの実施形態を表す。ＶＰＡ１７０は、信号１７２を増幅して、増幅された出力信号１７８を生成する。出力信号１７８は、最小の歪みを有して効率的に増幅される。
図１Ｄの実施例では、信号１７２および１７８は、電圧信号Ｖin（ｔ）およびＶout（ｔ）をそれぞれ表す。いかなる時刻でも、図１Ｄの実施例では、Ｖin（ｔ）およびＶout（ｔ）はＶout（ｔ）＝ＫｅVin（ｔａｔ’）となるように関係し、ただし、Ｋは倍率であり、ｔ’は、ＶＰＡシステムにおいて存在する場合のある時間遅延を表す。電力の意味合いでは、
Figure 0005486068
であり、ただし、出力信号１７８は、入力信号１７２の電力増幅されたバージョンである。
図１Ｄに例示するような、時変複素信号の線形（または、ほぼ線形）の電力増幅は、図１Ｅに示すような現在の実施形態によって達成される。
図１Ｅは、本発明の実施形態によるベクトル電力増幅の実施形態を概念的に例示する、一実施例のブロック図である。図１Ｅでは、入力信号１７２は時変複素信号を表す。例えば、入力信号１７２は、図１Ａおよび１Ｂに例示するように生成されてもよい。実施形態では、信号１７２は、デジタル信号であってもアナログ信号であってもよい。さらに、信号１７２は、ベースバンド信号であってもキャリアベースの信号であってもよい。
図１Ｅを参照すると、本発明の実施形態によれば、入力信号１７２またはその均等物がＶＰＡ１８２に入力される。図１Ｅの実施形態では、ＶＰＡ１８２は、状態マシン１８４およびアナログ回路１８６を含む。状態マシン１８４は、デジタルおよび／またはアナログコンポーネントを含む場合がある。アナログ回路１８６は、アナログコンポーネントを含む。ＶＰＡ１８２は、入力信号１７２を処理して、図１Ｅに例示するように、２つ以上の信号１８８−｛１，．．．，ｎ｝を生成する。図１Ｃにおける信号１３６、１３８、１４２、１４４および１４６、１４８に関して記載したように、信号１８８−｛１，．．．，ｎ｝は、異なる期間にわたって互いに対して位相シフトされてもそうでなくてもよい。さらに、ＶＰＡ１８２は、信号１８８−｛１，．．．，ｎ｝の和が、ある実施形態では、信号１７２の増幅されたバージョンである可能性のある信号１９４の結果となるように、信号１８８−｛１，．．．，ｎ｝を生成する。
なお、図１Ｅを参照すると、信号１８８−｛１，．．．，ｎ｝は、ほぼ一定の包絡線信号である。したがって、前の段落の説明は、図５０のステップ５０４に対応する。
全体的に図５０のステップ５０６に対応する図１Ｅの実施例では、定包絡線信号１８８−｛１，．．．，ｎ｝はそれぞれ、対応する電力増幅器（ＰＡ）１９０−｛１，．．．，ｎ｝によって独立して増幅されて、増幅された信号１９２−｛１，．．．，ｎ｝が生成される。実施形態では、ＰＡ１９０−｛１，．．．，ｎ｝は、各定包絡線信号１８８−｛１，．．．，ｎ｝をほぼ等しく増幅する。増幅された信号１９２−｛１，．．．，ｎ｝は、ほぼ一定の包絡線信号であり、ステップ５０８で加算されて、出力信号１９４が生成される。出力信号１９４は、入力信号１７２の線形的に（あるいは、ほぼ線形的に）増幅されたバージョンである可能性があることに留意されたい。出力信号１９４はまた、本明細書に記載するように、入力信号１７２の周波数アップコンバートされたバージョンである場合もある。
全体の数学的概観
２．１）フェーザ信号表現
図１は、信号ｒ（ｔ）のフェーザ表現信号
Figure 0005486068
１０２を例示する。信号のフェーザ表現は、信号の包絡線の大きさ、および、基準信号に対する信号の位相シフトを明示的に表す。本書では、便宜上、限定ではなく、基準信号は、フェーザ表現の直交空間の実（Ｒｅ）軸に整合されるものとして定義される。本発明は、しかし、この実施形態に限定されない。信号の周波数情報は、この表現において暗示的であり、基準信号の周波数によって与えられる。例えば、図１を参照すると、また、実軸がｃｏｓ（ωｔ）基準信号に対応すると仮定すると、フェーザ
Figure 0005486068
は、関数ｒ（ｔ）＝Ｒ（ｔ）ｃｏｓ（ωｔ＋Φ（ｔ））に変換されるようになり、ただし、Ｒは、
Figure 0005486068
の大きさである。
なお、図１を参照すると、フェーザ
Figure 0005486068
を、実部フェーザ
Figure 0005486068
および虚部フェーザ
Figure 0005486068
に分解することができることに留意されたい。
Figure 0005486068
および
Figure 0005486068
は、基準信号に対して
Figure 0005486068
の同相および直交フェーザ成分であると言われる。さらに、
Figure 0005486068
および
Figure 0005486068
に対応する信号は、それぞれ、Ｉ（ｔ）＝Ｒ（ｔ）・ｃｏｓ（Φ（ｔ））およびＱ（ｔ）＝Ｒ（ｔ）・ｓｉｎ（Φ（ｔ））として、ｒ（ｔ）に関係することに留意されたい。時間領域では、信号ｒ（ｔ）をまた、その同相および直交成分に関して、以下のように書くこともできる。
ｒ（ｔ）＝Ｉ（ｔ）・ｃｏｓ（ωｔ）＋Ｑ（ｔ）・ｓｉｎ（ωｔ）＝
Ｒ（ｔ）・ｃｏｓ（Φ（ｔ））・ｃｏｓ（ωｔ）＋Ｒ（ｔ）・ｓｉｎ（Φ（ｔ））・ｓｉｎ（ωｔ） （１）
図１の実施例では、Ｒ（ｔ）が特定の時刻で例示されることに留意されたい。
２．２）時変複素包絡線信号
図２は、２つの異なる時刻ｔ１およびｔ２での信号ｒ（ｔ）のフェーザ表現を例示する。信号の包絡線の大きさを表す、フェーザの大きさ、ならびにその相対的な位相シフトは、共に時間ｔ１からｔ２へと変化することに留意されたい。図２では、これは、フェーザ
Figure 0005486068
および
Figure 0005486068
の変化する大きさ、および、それらの対応する位相シフト角φ1およびφ2によって例示される。信号ｒ（ｔ）は、したがって、時変複素包絡線信号である。
さらに、図２から、信号ｒ（ｔ）の実および虚フェーザ成分もまた、振幅において時変であることに留意されたい。したがって、それらの対応する時間領域信号もまた、時変包絡線を有する。
図３Ａ〜３Ｃは、時変複素包絡線信号を生成するための一実施例の変調を例示する。図３Ａは、信号ｍ（ｔ）の図を例示する。図３Ｂは、キャリア信号ｃ（ｔ）の一部の図を例示する。図３Ｃは、信号ｍ（ｔ）およびｃ（ｔ）の乗算の結果生じる信号ｒ（ｔ）を例示する。
図３Ａの実施例では、信号ｍ（ｔ）は、時変の大きさの信号である。ｍ（ｔ）はさらに、ゼロ交差を受ける。キャリア信号ｃ（ｔ）は、図３Ｂの実施例では、典型的には信号ｍ（ｔ）のものよりも高い、あるキャリア周波数で振動する。
図３Ｃから、結果として生じる信号ｒ（ｔ）は時変包絡線を有することに留意されたい。さらに、図３Ｃから、ｒ（ｔ）は、変調信号ｍ（ｔ）がゼロに交差する瞬間に、位相の反転を受けることに留意されたい。一定でない包絡線および位相を共に有するので、ｒ（ｔ）は時変複素包絡線信号であると言われる。
２．３）時変包絡線信号の定包絡線分解
時変の大きさおよび位相のいかなるフェーザも、基準フェーザに対して適切に指定された位相シフトを有する２つ以上の一定の大きさのフェーザの和によって得ることができる。
図３Ｄは、一実施例の時変包絡線および位相信号Ｓ（ｔ）の図を例示する。例示を容易にするため、信号Ｓ（ｔ）を、最大の包絡線の大きさＡを有する正弦波信号であると仮定する。図３Ｄはさらに、いずれかの時刻に、２つの定包絡線信号Ｓ1（ｔ）およびＳ2（ｔ）の和によって、どのように信号Ｓ（ｔ）を得ることができるかの一実施例を示す。一般に、Ｓ1（ｔ）＝Ａ1ｓｉｎ（ωｔ＋Φ1（ｔ））およびＳ1（ｔ）＝Ａ2ｓｉｎ（ωｔ＋Φ2（ｔ））である。
例示のため、図３Ｄにおいて、Ｓ（ｔ）に対して信号Ｓ1（ｔ）およびＳ2（ｔ）を適切に位相整合することによって、どのように信号Ｓ1（ｔ）およびＳ2（ｔ）を加算して、Ｓ（ｔ）＝Ｋ（Ｓ1（ｔ）＋Ｓ2（ｔ））、ただしＫは定数となるようにすることができるかを例示する、３つの図が提供される。すなわち、信号Ｓ（ｔ）を、いかなる時刻にも２つ以上の信号に分解することができる。図３Ｄから、期間Ｔ1に渡って、Ｓ1（ｔ）およびＳ2（ｔ）は共に信号Ｓ（ｔ）に対して同相であり、よって、和は信号Ｓ（ｔ）の最大の包絡線の大きさＡとなる。しかし、期間Ｔ3に渡って、信号Ｓ1（ｔ）およびＳ2（ｔ）は、互いに対して１８０度異相であり、よって、和は信号Ｓ（ｔ）の最小の包絡線の大きさとなる。
図３Ｄの実施例は、正弦波信号の場合を例示する。しかし、フーリエ級数またはフーリエ変換によって表すことができるキャリア信号を変調する、いかなる時変包絡線も、２つ以上のほぼ一定の包絡線信号に同様に分解することができることは、当業者には理解されよう。よって、複数のほぼ一定の包絡線信号の位相を制御することによって、いかなる時変複素包絡線信号を生成することもできる。
ベクトル電力増幅方法およびシステム
本発明の実施形態によるベクトル電力増幅方法およびシステムは、いかなる時変包絡線信号をも２つ以上のほぼ一定の包絡線成分信号に分解するため、または、このような成分信号を受信あるいは生成し、それらの成分信号を増幅し、次いで、増幅された信号を加算して、時変複素包絡線信号の増幅されたバージョンを生成するための、能力に依拠する。
セクション３．１〜３．３では、本発明のベクトル電力増幅（ＶＰＡ）の実施形態が提供され、４分岐および２分岐の実施形態が含まれる。この説明では、各ＶＰＡの実施形態が最初に、実施形態の基本的概念の数学的導出を用いて概念的に提示される。ＶＰＡの実施形態の動作の方法の一実施形態が次いで提示され、その後に、ＶＰＡの実施形態の様々なシステムレベルの実施形態が続く。
セクション３．４は、本発明の実施形態による制御モジュールの様々な実施形態を提示する。本発明の実施形態による制御モジュールは、本発明のあるＶＰＡの実施形態を可能にするために使用される場合がある。いくつかの実施形態では、制御モジュールは、ＶＰＡの実施形態の入力ステージとＶＰＡの実施形態の後続のベクトル変調ステージの間の中間物である。
セクション３．５は、本発明の実施形態によるＶＰＡ出力ステージの実施形態を説明する。出力ステージの実施形態は、ＶＰＡの実施形態の出力信号を生成することを対象とする。
セクション３．６は、本発明の実施形態による高調波制御を対象とする。本発明のある実施形態で高調波制御を実装して、ＶＰＡの実施形態の高調波における実および虚電力を操作し、よって、出力での基本周波数において存在する電力を増大させてもよい。
セクション３．７は、本発明の実施形態による電力制御を対象とする。本発明のＶＰＡの実施形態が採用される場合のある応用例の電力レベル要件を満たすために、本発明のある実施形態で電力制御を実装してもよい。
３．１）デカルト４分岐ベクトル電力増幅器
本明細書で、例示を容易にするため、限定ではなく、デカルト４分岐ＶＰＡの実施形態と呼ばれる本発明の一実施形態によれば、時変複素包絡線信号は、４つのほぼ一定の包絡線成分信号に分解される。これらの成分信号は、等しくあるいはほぼ等しく、個別に増幅され、次いで加算されて、元の時変複素包絡線信号の増幅されたバージョンが構成される。
この実施形態では、例示のため、限定ではなく、４つの分岐が採用されることに留意されたい。本発明の範囲は、他の数の分岐の使用を包含し、このような変形形態の実装は、本明細書に含まれた教示に基づいて、当業者には明らかになるであろう。
一実施形態では、時変複素包絡線信号は最初に、その同相および直交ベクトル成分に分解される。フェーザ表現では、同相および直交ベクトル成分は、信号の実部および虚部フェーザにそれぞれに対応する。
上述のように、信号の同相および直交ベクトル成分の大きさは、信号の大きさに比例して変化し、よって、信号が時変包絡線信号であるとき、定包絡線ではない。したがって、４分岐ＶＰＡの実施形態はさらに、信号の同相および直交ベクトル成分の各々を４つのほぼ一定の包絡線成分に分解し、２つは同相信号成分、２つは直交信号成分である。この概念を、フェーザ信号表現を用いて図４に例示する。
図４の実施例では、フェーザ
Figure 0005486068
および
Figure 0005486068
は、２つの時刻ｔ１およびｔ２での例示的時変複素包絡線信号の実部フェーザにそれぞれ対応する。フェーザ
Figure 0005486068
および
Figure 0005486068
は、異なる大きさを有することに留意されたい。
なお、図４を参照すると、瞬時ｔ１で、フェーザ
Figure 0005486068
を、上側および下側フェーザ
Figure 0005486068
および
Figure 0005486068
の和によって得ることができる。同様に瞬時ｔ２で、フェーザ
Figure 0005486068
を、上側および下側フェーザ
Figure 0005486068
および
Figure 0005486068
の和によって得ることができる。フェーザ
Figure 0005486068
および
Figure 0005486068
は、等しいかあるいはほぼ等しい大きさを有することに留意されたい。同様に、フェーザ
Figure 0005486068
および
Figure 0005486068
は、ほぼ等しい大きさを有する。したがって、時変包絡線信号の実部フェーザを、いずれかの時刻に、少なくとも２つのほぼ一定の包絡線成分の和によって得ることができる。
フェーザ
Figure 0005486068
および
Figure 0005486068
の、
Figure 0005486068
に対する位相シフト、ならびに、フェーザ
Figure 0005486068
および
Figure 0005486068
の、
Figure 0005486068
に対する位相シフトはそれぞれ、フェーザ
Figure 0005486068
および
Figure 0005486068
の所望の大きさに従って設定される。ある場合には、上側および下側フェーザが等しい大きさを有するように選択されるとき、上側および下側フェーザは、そのフェーザに対して位相において対称的にシフトされる。これは図４の実施例において例示され、すべて等しい大きさを有する、
Figure 0005486068
および
Figure 0005486068
に対応する。第２の場合、上側および下側フェーザの位相シフトは、そのフェーザに対して位相においてほぼ対称的にシフトされる。本明細書の説明に基づいて、上側および下側フェーザの大きさおよび位相シフトの値は全く等しいものである必要はないことは、当業者には理解されよう。
一実施例として、さらに、図４に例示した場合では、図４の
Figure 0005486068
および
Figure 0005486068
として例示された相対位相シフトは、以下のように、正規化されたフェーザ
Figure 0005486068
 および
Figure 0005486068
の大きさに関係することを検証することができる。
Figure 0005486068
ただし、Ｉ1およびＩ2はそれぞれ、フェーザ
Figure 0005486068
Figure 0005486068
の正規化された大きさを表し、Ｉ1およびＩ2の領域は、方程式（２）および（３）が有効である領域に従って適切に制限される。方程式（２）および（３）は、相対位相シフトを正規化された大きさに関係付けるための１つの表現であることに留意されたい。また、方程式（２）および（３）の他の、解法、等価表現および／または簡約表現を採用してもよい。また、相対位相シフトを正規化された大きさに関係付けるルックアップテーブルを使用してもよい。
上述の概念を、図４に例示するように、信号ｒ（ｔ）の虚フェーザまたは直交成分部に同様に適用することができる。したがって、いずれかの時刻ｔで、信号ｒ（ｔ）の虚フェーザ部
Figure 0005486068
を、ほぼ等しくかつ一定の大きさの上側および下側フェーザ成分
Figure 0005486068
および
Figure 0005486068
を加算することによって、得ることができる。この実施例では、
Figure 0005486068
および
Figure 0005486068
 は、
Figure 0005486068
に対して、時間ｔでの
Figure 0005486068
の大きさに従って設定された角度だけ、位相において対称的にシフトされる。
Figure 0005486068
および
Figure 0005486068
の、所望のフェーザ
Figure 0005486068
に対する関係は、Ｑ1およびＱ2をそれぞれＩ1およびＩ2の代わりに用いることによって、方程式２および３に定義されたように関係付けられる。
上記の考察から、フェーザ表現では、可変の大きさおよび位相のいずれかのフェーザ
Figure 0005486068
を、４つのほぼ一定の大きさのフェーザ成分の和によって構成することができるということになる。
Figure 0005486068
ただし、ＩU、ＩL、ＱUおよびＱLはそれぞれ、フェーザ
Figure 0005486068
および
Figure 0005486068
の大きさを表す。
対応して、時間領域では、時変複素包絡線正弦波信号ｒ（ｔ）＝Ｒ（ｔ）ｃｏｓ（ωｔ＋Φ）は、以下のように、４つの定包絡線信号の和によって構成される。
Figure 0005486068
ただし、
Figure 0005486068
であり、
Figure 0005486068
が正の実軸と同相であるか、１８０度異相であるかによって決まる。同様に、
Figure 0005486068
 であり、
Figure 0005486068
が虚軸と同相であるか、１８０度異相であるかによって決まる。
Figure 0005486068
は、実軸に対する
Figure 0005486068
 および
Figure 0005486068
の位相シフトに対応する。同様に、
Figure 0005486068
は、虚軸に対する
Figure 0005486068
および
Figure 0005486068
の位相シフトに対応する。
Figure 0005486068
および
Figure 0005486068
を、（２）および（３）で与えられた方程式を用いて計算することができる。
方程式（５）を、さらに以下のように簡約することができる。
Figure 0005486068
ただし、
Figure 0005486068
方程式（５）および（６）における時間領域表現は正弦波形の場合について提供されたが、等価表現を非正弦波形について、適切な基底関数を用いて展開することができることは、当業者には理解できよう。さらに、当業者には本明細書の教示に基づいて理解されるように、ほぼ一定の包絡線信号への上述の２次元分解を、適切に多次元分解に拡張することができる。
図５は、デカルト４分岐ＶＰＡの実施形態の一実施例のブロック図である。所望の電力レベルおよび周波数特性の出力信号ｒ（ｔ）５７８は、デカルト４分岐ＶＰＡの実施形態によるベースバンド同相および直交成分から生成される。
図５の実施例では、合成器５１０など、周波数発生器は、出力信号ｒ（ｔ）５７８と同じ周波数を有する基準信号Ａ＊ｃｏｓ（ωｔ）５１１を生成する。基準信号の選択が所望の出力信号に従って行われることは、当業者には理解できよう。例えば、所望の出力信号の所望の周波数が２．４ＧＨｚである場合、基準信号の周波数は２．４ＧＨｚに設定される。このように、本発明の実施形態は、周波数アップコンバージョンを達成する。
図５を参照すると、１つまたは複数の分相器が、信号５２１、５３１、５４１および５５１を基準信号５１１に基づいて生成するために使用される。図５の実施例では、これは、分相器５１２、５１４および５１６を使用して、０度位相シフトを分相器の各々で適用することによって行われる。しかし、基準信号５１１の信号５２１、５３１、５４１および５５１を生成するために、様々な技術を使用してもよいことは、当業者には理解されよう。例えば、１：４分相器を、単一のステップで、あるいは図５の実施例の実施形態において、４つのレプリカ５２１、５３１、５４１および５５１を生成するために使用してもよく、信号５１１を、信号５２１、５３１、５４１、５５１に直結することができる。実施形態に応じて、様々な位相シフトを適用して、所望の信号５２１、５３１、５４１および５５１の結果となるようにしてもよい。
なお、図５を参照すると、信号５２１、５３１、５４１および５５１がそれぞれ、対応するベクトル変調器５２０、５３０、５４０および５５０に、それぞれ提供される。ベクトル変調器５２０、５３０、５４０および５５０は、それらの適切な入力信号と共に、（６）で提供された方程式に従って、信号ｒ（ｔ）の４つの定包絡線成分を生成する。図５の実施例の実施形態では、ベクトル変調器５２０および５３０は、信号ｒ（ｔ）のＩU（ｔ）およびＩL（ｔ）成分をそれぞれ生成する。同様に、ベクトル変調器５４０および５５０は、信号ｒ（ｔ）のＱU（ｔ）およびＱL（ｔ）成分をそれぞれ生成する。
ベクトル変調器５２０、５３０、５４０および５５０の各々の実際の実装は、変わる場合がある。例えば、（６）における方程式に従って定包絡線成分を生成するために様々な技術が存在することは、当業者には理解されよう。
図５の実施例の実施形態では、ベクトル変調器５２０、５３０、５４０、５５０の各々は、信号５２２、５３１、５４１、５５１を位相整合するための入力分相器（ｉｎｐｕｔ ｐｈａｓｅ ｓｐｌｉｔｔｅｒ）５２２、５３２、５４２、５５２を含む。したがって、入力分相器５２２、５３２、５４２、５５２は、同相および直交成分またはそれらの各入力信号を生成するために使用される。
各ベクトル変調器５２０、５３０、５４０、５５０では、同相および直交成分が振幅情報で乗算される。図５では、例えば、乗算器５２４は、信号５２１の直交成分をＩU（ｔ）の直交振幅情報ＩUYで乗算する。並行して、乗算器５２６は、同相レプリカ信号をＩU（ｔ）の同相振幅情報ｓｇｎ（Ｉ）×ＩUXで乗算する。
ＩU（ｔ）を生成するために、定包絡線成分信号５２５および５２７が、分相器５２８または代替加算技術を用いて加算される。結果として生じる信号５２９は、信号ｒ（ｔ）のＩＵ（ｔ）成分に対応する。
上述と類似の方法で、ベクトル変調器５３０、５４０および５５０は、信号ｒ（ｔ）のＩL（ｔ）、ＱU（ｔ）およびＱL（ｔ）成分をそれぞれ生成する。ＩL（ｔ）、ＱU（ｔ）およびＱL（ｔ）は、図５の信号５３９、５４９および５５９にそれぞれ対応する。
さらに、上述のように、信号５２９、５３９、５４９および５５９は、ほぼ等しくかつ一定の大きさの包絡線を有することによって特性化される。したがって、信号５２９、５３９、５４９および５５９が対応する電力増幅器（ＰＡ）５６２、５６４、５６６および５６８に入力されるとき、対応する増幅された信号５６３、５６５、５６７および５６９は、ほぼ一定の包絡線信号である。
電力増幅器５６２、５６４、５６６および５６８は、信号５２９、５３９、５４９、５５９の各々をそれぞれ増幅する。一実施形態では、ほぼ等しい電力増幅が信号５２９、５３９、５４９および５５９の各々に適用される。一実施形態では、ＰＡ５６２、５６４、５６６および５６８の電力増幅レベルは、出力信号ｒ（ｔ）の所望の電力レベルに従って設定される。
なお、図５を参照すると、増幅された信号５６３および５６５が、加算器５７２を使用して加算されて、信号ｒ（ｔ）の同相成分
Figure 0005486068
の増幅されたバージョン５７３が生成される。同様に、増幅された信号５６７および５６９が、加算器５７４を使用して加算されて、信号ｒ（ｔ）の直交成分
Figure 0005486068
の増幅されたバージョン５７５が生成される。
信号５７３および５７５が、図５に示すように、加算器５７６を使用して加算され、結果として生じる信号は所望の出力信号ｒ（ｔ）に対応する。
図５の実施例では、加算器５７２、５７４および５７６は例示のためにのみ使用されていることに留意されたい。様々な技術を、増幅された信号５６３、５６５、５６７および５６９を加算するために使用してもよい。例えば、増幅された信号５６３、５６５、５６７および５６９をすべて１つのステップで加算して、信号５７８の結果としてもよい。実際には、本発明の様々なＶＰＡの実施形態によれば、加算が増幅後に行われれば、十分である。本発明のあるＶＰＡの実施形態は、以下でさらに説明するように、ワイヤを介した直結など、損失が最低限の加算技術を使用する。別法として、あるＶＰＡの実施形態は、従来の電力結合技術を使用する。他の実施形態では、以下でさらに説明するように、電力増幅器５６２、５６４、５６６および５６８を、多入力１出力の電力増幅器として実装することができる。
デカルト４分岐ＶＰＡの実施形態の動作を、図６のプロセス流れ図を参照してこれからさらに説明するものとする。このプロセスは、所望の出力信号のベースバンド表現を受信することを含む、ステップ６１０で開始する。一実施形態では、これは、所望の出力信号の同相（Ｉ）および直交（Ｑ）成分を受信することを含む。別の実施形態では、これは、所望の出力信号の大きさおよび位相を受信することを含む。デカルト４分岐ＶＰＡの実施形態の一実施形態では、ＩおよびＱはベースバンド成分である。別の実施形態では、ＩおよびＱはＲＦ成分であり、ベースバンドへダウンコンバートされる。
ステップ６２０は、所望の出力信号の所望の出力信号周波数に従って設定されたクロック信号を受信することを含む。図５の実施例では、ステップ６２０は、基準信号５１１を受信することによって達成される。
ステップ６３０は、Ｉ成分を処理して、出力信号周波数を有する第１および第２の信号を生成することを含む。第１および第２の信号は、ほぼ一定かつ等しい大きさの包絡線、および、Ｉ成分に等しい和を有する。第１および第２の信号は、上述のＩU（ｔ）およびＩL（ｔ）定包絡線成分に対応する。図５の実施例では、ステップ６３０は、ベクトル変調器５２０および５３０によって、それらの適切な入力信号と共に、達成される。
ステップ６４０は、Ｑ成分を処理して、出力信号周波数を有する第３および第４の信号を生成することを含む。第３および第４の信号は、ほぼ一定かつ等しい大きさの包絡線、および、Ｑ成分に等しい和を有する。第３および第４の信号は、上述のＱU（ｔ）およびＱL（ｔ）定包絡線成分に対応する。図５の実施例では、ステップ６３０は、ベクトル変調器５４０および５５０によって、それらの適切な入力信号と共に、達成される。
ステップ６５０は、第１、第２、第３および第４の信号の各々を個別に増幅し、増幅された信号を加算して、所望の出力信号を生成することを含む。一実施形態では、第１、第２、第３および第４の信号の増幅はほぼ等しく、所望の出力信号の所望の電力レベルによるものである。図５の実施例では、ステップ６５０は、電力増幅器５６２、５６４、５６６および５６８が各信号５２９、５３９、５４９および５５９を増幅することによって、かつ、加算器５７２、５７４および５７６が、増幅された信号５６３、５６５、５６７および５６９を加算して、出力信号５７８を生成することによって達成される。
図７Ａは、図６のプロセス流れ図６００を実装するベクトル電力増幅器７００の例示的実施形態を例示するブロック図である。図７Ａの実施例では、任意選択のコンポーネントが破線で例示される。他の実施形態では、追加のコンポーネントが任意選択であってもよい。
ベクトル電力増幅器７００は、同相（Ｉ）分岐７０３および直交（Ｑ）分岐７０５を含む。ＩおよびＱ分岐の各々はさらに、第１の分岐および第２の分岐を備える。
同相（Ｉ）情報信号７０２は、Ｉデータ伝達関数モジュール７１０によって受信される。一実施形態では、Ｉ情報信号７０２は、デジタルベースバンド信号を含む。一実施形態では、Ｉデータ伝達関数モジュール７１０は、Ｉ情報信号７０２をサンプルクロック７０６に従ってサンプルする。別の実施形態では、Ｉ情報信号７０２はアナログベースバンド信号を含み、これがＩデータ伝達関数モジュール７１０に入力される前に、アナログ−デジタル変換器（ＡＤＣ）（図７Ａに図示せず）を使用してデジタルに変換される。別の実施形態では、Ｉ情報信号７０２は、Ｉデータ伝達関数モジュール７１０にアナログ形式で入力するアナログベースバンド信号を含み、Ｉデータ伝達関数モジュール７１０もまたアナログ回路を含む。別の実施形態では、Ｉ情報信号７０２は、上述の実施形態のいずれかを使用して、Ｉデータ伝達関数モジュール７１０に入力される前にベースバンドにダウンコンバートされる、ＲＦ信号を含む。
Ｉデータ伝達関数モジュール７１０は、Ｉ情報信号７０２を処理し、Ｉ情報信号７０２の少なくとも２つの定包絡線成分信号の同相および直交振幅情報を決定する。図５を参照して上述したように、同相および直交ベクトル変調器入力振幅情報は、ｓｇｎ（Ｉ）×ＩUXおよびＩUYにそれぞれ対応する。Ｉデータ伝達関数モジュール７１０の動作を、さらに以下でセクション３．４において説明する。
Ｉデータ伝達関数モジュール７１０は、ベクトル変調器７６０および７６２の同相および直交振幅成分を制御するために使用される、情報信号７０２および７２４を出力する。一実施形態では、信号７２２および７２４はデジタル信号である。したがって、信号７２２および７２４の各々は、対応するデジタル−アナログ変換器（ＤＡＣ）７３０および７３２にそれぞれ供給される。ＤＡＣ７３０および７３２の分解能およびサンプルレートが、出力信号７８２の所望のＩ成分を達成するために選択される。ＤＡＣ７３０および７３２は、ＤＡＣクロック信号７２３および７２５によってそれぞれ制御される。ＤＡＣクロック信号７２３および７２５は、同じクロック信号から導出されてもよいし、独立であってもよい。
別の実施形態では、信号７２２および７２４はアナログ信号であり、ＤＡＣ７３０および７３２は必要とされない。
図７Ａの例示的実施形態では、ＤＡＣ７３０および７３２は、デジタル情報信号７２２および７２４を対応するアナログ信号に変換し、これらのアナログ信号を任意選択の補間フィルタ７３１および７３３にそれぞれ入力する。アンチエイリアスフィルタとしての機能も果たす補間フィルタ７３１および７３３は、ＤＡＣ出力を整形して、所望の出力波形を生成する。補間フィルタ７３１および７３３は、信号７４０および７４２をそれぞれ生成する。信号７４１は、信号７４０の逆を表す。信号７４０〜７４２は、ベクトル変調器７６０および７６２に入力される。
ベクトル変調器７６０および７６２は、信号７４０〜７４２を、適切に位相整合されたクロック信号で乗算して、Ｉ情報信号７０２の定包絡線成分を生成する。これらのクロック信号は、所望の出力信号周波数によるレートを有するチャネルクロック信号７０８から導出される。例えば、７５０および７５２など、複数の分相器、および、ベクトル変調器乗算器に関連付けられたフェーザを、適切に位相整合されたクロック信号を生成するために使用してもよい。
図７Ａの実施形態では、例えば、ベクトル変調器７６０は、直交振幅情報信号７４０により、９０度シフトされたチャネルクロック信号を変調する。並行して、ベクトル変調器７６０は、同相振幅情報信号７４２により、同相チャネルクロック信号を変調する。ベクトル変調器７６０は、２つの変調された信号を結合して、Ｉ情報信号７０２の第１の変調された定包絡線成分７６１を生成する。同様に、ベクトル変調器７６２は、Ｉ情報信号７０２の第２の変調された定包絡線成分７６３を、信号７４１および７４２を使用して生成する。信号７６１および７６３はそれぞれ、図５を参照して説明したＩU（ｔ）およびＩL（ｔ）定包絡線成分に対応する。
並行して、かつ類似の方法で、ベクトル電力増幅器７００のＱ分岐は、直交（Ｑ）情報信号７０４の少なくとも２つの定包絡線成分信号を生成する。
図７Ａの実施形態では、例えば、ベクトル変調器７６４は、Ｑ情報信号７０４の第１の定包絡線成分７６５を、信号７４４および７４６を使用して生成する。同様に、ベクトル変調器７６６は、Ｑ情報信号７０４の第２の定包絡線成分７６７を、信号７４５および７４６を使用して生成する。
図５に関して上述したように、成分信号７６１、７６３、７６５および７６７は、ほぼ等しくかつ一定の大きさの包絡線を有する。図７Ａの例示的実施形態では、信号７６１、７６３、７６５および７６７は、対応する電力増幅器（ＰＡ）７７０、７７２、７７４および７７６にそれぞれ入力される。ＰＡ７７０、７７２、７７４および７７６を、線形または非線形電力増幅器にすることができる。一実施形態では、ＰＡ７７０、７７２、７７４および７７６はスイッチング電力増幅器を含む。
回路７１４および７１６（本明細書で、参照を容易にするため、限定ではなく「自己バイアス回路」と称する）、および、この実施形態では、ＰＡ７７０、７７２、７７４および７７６のバイアスを、ＩおよびＱ情報信号７０２および７０４に従って制御する。図７Ａの実施形態では、自己バイアス回路７１４および７１６は、バイアス信号７１５および７１７をそれぞれＰＡ７７０、７７２およびＰＡ７７４、７７６に提供する。自己バイアス回路７１４および７１６を、さらに以下でセクション３．５において説明する。ＰＡ７７０、７７２、７７４および７７６の実施形態もまた、以下でセクション３．５において論じる。
一実施形態では、ＰＡ７７０、７７２、７７４および７７６は、ほぼ等しい電力増幅をそれぞれのほぼ一定の包絡線信号７６１、７６３、７６５および７６７に適用する。他の実施形態では、ＰＡドライバが追加で採用されて、追加の電力増幅が提供される。図７Ａの実施形態では、ＰＡドライバ７９４、７９５、７９６および７９７が、ベクトル電力増幅器７００の各分岐において、各ベクトル変調器７６０、７６２、７６４、７６６と各ＰＡ７７０、７７２、７７４および７７６の間に、任意選択で追加される。
ＰＡ７７０、７７２、７７４および７７６の出力が共に結合されて、ベクトル電力増幅器７００の出力信号７８２が生成される。一実施形態では、ワイヤを使用して、ＰＡ７７０、７７２、７７４および７７６の出力が共に直結される。このような直結は、ＰＡ７７０、７７２、７７４および７７６の出力の間に抵抗性、誘導性または容量性の最小の絶縁があるか、あるいはないことを意味する。すなわち、ＰＡ７７０、７７２、７７４および７７６の出力は、介在するコンポーネントなしに共に結合される。別法として、一実施形態では、ＰＡ７７０、７７２、７７４および７７６の出力は、低または最小インピーダンス接続の結果となるインダクタンスおよび／またはキャパシタンス、および／または、最小の絶縁および最小の電力損失の結果となる接続を通じて、間接的に共に結合される。別法として、ＰＡ７７０、７７２、７７４および７７６の出力は、ウィルキンソン、ハイブリッド、変圧器、または既知のアクティブ結合器など、周知の結合技術を使用して結合される。一実施形態では、ＰＡ７７０、７７２、７７４および７７６は、統合された増幅および電力結合を単一の動作において提供する。一実施形態では、本明細書に記載した電力増幅器および／またはドライバの１つまたは複数は、多入力１出力の電力増幅技術を使用して実装され、その実施例を図７Ｂおよび５１Ａ〜Ｈに図示する。
出力信号７８２は、ＩおよびＱ情報信号７０２および７０４のＩおよびＱ特性を含む。さらに、出力信号７８２は、その成分と同じ周波数、および、よって所望のアップコンバートされた出力周波数のものである。ベクトル電力増幅器７００の実施形態では、プルアップインピーダンス（ｐｕｌｌ−ｕｐ ｉｍｐｅｄａｎｃｅ）７８０が、ベクトル増幅器７００の出力と電源の間に結合される。本発明の電力増幅方法およびシステムによる出力ステージの実施形態を、さらに以下でセクション３．５において説明する。
ベクトル電力増幅器７００の他の実施形態では、プロセス検出器が採用されて、増幅器の回路におけるいかなるプロセス変動もが補償される。図７Ａの実施形態では、例えば、プロセス検出器７９１〜７９３が任意選択で追加されて、ＰＡドライバ７９４〜７９７および分相器７５０における変動が監視される。さらなる実施形態では、周波数補償回路７９９を採用して、周波数変動を補償してもよい。
図７Ｂは、ベクトル電力増幅器７００の別の例示的実施形態を例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。
この実施形態は、図７Ａの増幅器の多入力１出力（ＭＩＳＯ）実装を例示する。図７Ｂの実施形態では、ベクトル変調器７６０、７６２、７６４および７６６から出力された、定包絡線信号７６１、７６３、７６５および７６７が、ＭＩＳＯ ＰＡ７８４および７８６に入力される。ＭＩＳＯ ＰＡ７８４および７８６は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ７８４および７８６は、図７Ａの実施形態に示すような素子７７０、７７２、７７４、７７６、７９４〜７９７、またはその機能的均等物を含む。別の実施形態では、ＭＩＳＯ ＰＡ７８４および７８６は、任意選択のプレドライバおよび任意選択のプロセス検出回路など、他の素子を含んでもよい。さらに、ＭＩＳＯ ＰＡ７８４および７８６は、図７Ｂに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ７８４および７８６は、いかなる数の入力および出力を有することもできる。
図８Ａは、図６に示したデカルト４分岐ＶＰＡ方法によるベクトル電力増幅器の別の例示的実施形態８００Ａを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。
図８Ａの実施形態では、十分な分解能およびサンプルレートのＤＡＣ８３０が、図７Ａの実施形態のＤＡＣ７３０、７３２、７３４および７３６に取って代わる。ＤＡＣ８３０のサンプルレートは、ＤＡＣクロック信号８２６によって制御される。
ＤＡＣ８３０は、同相および直交情報信号８１０および８２０を、Ｉデータ伝達関数モジュール７１０およびＱデータ伝達関数モジュール７１２からそれぞれ上述のように受信する。一実施形態では、入力セレクタ８２２は、信号８１０および８２０がＤＡＣ８３０に入力される順序を選択する。
ＤＡＣ８３０は、一度に単一のアナログ信号を出力してもよい。一実施形態では、図８Ａに示すように、サンプルホールドアーキテクチャを使用して、増幅器の４つの分岐に対する適切な信号タイミングを保証してもよい。
ＤＡＣ８３０は、アナログ信号８３２、８３４、８３６、８３８を、第１のセットのサンプルホールド回路８４２、８４４、８４６および８４８へ、順次出力する。一実施形態では、ＤＡＣ８３０は、図７Ａの実施形態のＤＡＣ７３０、７３２、７３４および７３６の動作をエミュレートするために、十分なレートでクロックされる。出力セレクタ８２４は、出力信号８３２、８３４、８３６および８３８のうち、どれが出力のために選択されるべきであるかを決定する。
ＤＡＣ８３０のＤＡＣクロック信号８２６、出力セレクタ信号８２４、入力セレクタ８２２、および、サンプルホールドクロック８４０Ａ〜Ｄおよび８５０は、独立にするか、あるいは伝達関数モジュール７１０および／または７１２に統合することができる、制御モジュールによって制御される。
一実施形態では、サンプルホールド回路（Ｓ／Ｈ）８４２、８４４、８４６および８４８は、クロック信号８４０Ａ〜Ｄに従って、ＤＡＣ８３０から、受信されたアナログ値をサンプルホールドする。サンプルホールド回路８５２、８５４、８５６および８５８は、サンプルホールド回路８４２、８４４、８４６および８４８からのアナログ値を、それぞれサンプルホールドする。同様に、サンプルホールド回路８５２、８５４、８５６および８５８は、受信されたアナログ値をホールドし、同時にこれらの値をベクトル変調器７６０、７６２、７６４および７６６へ、共通クロック信号８５０に従ってリリースする。別の実施形態では、サンプルホールド回路８５２、８５４、８５６および８５８は、これらの値を、同じくアンチエイリアスフィルタである任意選択の補間フィルタ７３１、７３３、７３５および７３７へリリースする。一実施形態では、共通クロック信号８５０は、Ｓ／Ｈ８５２、８５４、８５６および８５８の出力が時間的に整合されることを保証するために使用される。
ベクトル電力増幅器８００Ａの他の態様は、実質的には、ベクトル電力増幅器７００に関して上述したものに対応する。
図８Ｂは、図６に示したデカルト４分岐ＶＰＡ方法によるベクトル電力増幅器の別の例示的実施形態８００Ｂを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。
実施形態８００Ｂは、ベクトル電力増幅器の別の単一ＤＡＣ実装を例示する。しかし、図８Ａの実施形態とは対照的に、サンプルホールドアーキテクチャは単一のセットのサンプルホールド（Ｓ／Ｈ）回路を含む。図８Ｂに示すように、Ｓ／Ｈ８４２、８４４、８４６および８４８は、信号８３２、８３４、８３６および８３８として例示した、ＤＡＣ８３０からのアナログ値を受信する。Ｓ／Ｈ回路８４２、８４４、８４６および８４８の各々は、図示のように異なるクロック８４０Ａ〜Ｄに従って、その受信された値をリリースする。信号７４０、７４１、７４２、７４４、７４５および７４６を生成するために使用されるアナログサンプルの間の時間差を、伝達関数７１０および７１２において補償することができる。図８Ｂの実施形態によれば、図８Ａの実施形態と比較してＳ／Ｈ回路の１レベルを除去し、それにより、増幅器のサイズおよび複雑性を低減することができる。
ベクトル電力増幅器８００Ｂの他の態様は、実質的には、ベクトル電力増幅器７００および８００Ａに関して上述したものに対応する。
図８Ｃは、ベクトル電力増幅器７００の別の例示的実施形態８００Ｃを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。図８Ｃの実施形態は、図８Ａの増幅器の多入力１出力（ＭＩＳＯ）実装を例示する。図８Ｃの実施形態では、ベクトル変調器７６０、７６２、７６４および７６６から出力された、定包絡線信号７６１、７６３、７６５および７６７が、ＭＩＳＯ ＰＡ８６０および８６２に入力される。ＭＩＳＯ ＰＡ８６０および８６２は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ８６０および８６２は、図７Ａの実施形態に示すような素子７７０、７７２、７７４、７７６、７９４〜７９７、またはその機能的均等物を含む。別の実施形態では、ＭＩＳＯ ＰＡ８６０および８６２は、任意選択のプレドライバおよび任意選択のプロセス検出回路など、他の素子を含んでもよい。別の実施形態では、ＭＩＳＯ ＰＡ８６０および８６２は、図７Ａの実施形態に図示されない、プレドライバなど、他の素子を含んでもよい。さらに、ＭＩＳＯ ＰＡ８６０および８６２は、図８Ｃに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ８６０および８６２は、いかなる数の入力および出力を有することもできる。
ベクトル電力増幅器８００Ｃの他の態様は、実質的には、ベクトル電力増幅器７００および８００Ａに関して上述したものに対応する。
図８Ｄは、ベクトル電力増幅器７００の別の例示的実施形態８００Ｄを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。図８Ｄの実施形態は、図８Ｂの増幅器の多入力１出力（ＭＩＳＯ）実装を例示する。図８Ｄの実施形態では、ベクトル変調器７６０、７６２、７６４および７６６から出力された、定包絡線信号７６１、７６３、７６５および７６７が、ＭＩＳＯ ＰＡ８７０および８７２に入力される。ＭＩＳＯ ＰＡ８７０および８７２は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ８７０および８７２は、図７Ａの実施形態に示すような素子７７０、７７２、７７４、７７６、７９４〜７９７、またはその機能的均等物を含む。別の実施形態では、ＭＩＳＯ ＰＡ８７０および８７２は、任意選択のプレドライバおよび任意選択のプロセス検出回路など、他の素子を含んでもよい。別の実施形態では、ＭＩＳＯ ＰＡ８７０および８７２は、図７Ａの実施形態に図示されない、プレドライバなど、他の素子を含んでもよい。さらに、ＭＩＳＯ ＰＡ８７０および８７２は、図８Ｄに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ８７０および８７２は、いかなる数の入力および出力を有することもできる。
ベクトル電力増幅器８００Ｄの他の態様は、実質的には、ベクトル電力増幅器７００および８００Ｂに関して上述したものに対応する。
３．２）デカルトポーラデカルトポーラ２分岐ベクトル電力増幅器
デカルトポーラデカルトポーラ（ＣＰＣＰ）２分岐ＶＰＡの実施形態をこれから説明するものとする（この実施形態の名称は、参照を容易にするために提供され、限定していない）。
デカルトポーラデカルトポーラ（ＣＰＣＰ）２分岐ＶＰＡ方法によれば、時変複素包絡線信号は、２つのほぼ一定の包絡線成分信号に分解される。これらの成分信号は個別に増幅され、次いで加算されて、元の時変複素包絡線信号の増幅されたバージョンが構成される。加えて、時変複素包絡線信号の位相角が決定され、結果として生じる成分信号の加算が、適切な角度だけ位相シフトされる。
ＣＰＣＰ２分岐ＶＰＡ方法の一実施形態では、時変複素包絡線信号の大きさおよび位相角が、信号の同相および直交成分から計算される。大きさ情報が与えられると、２つのほぼ一定の包絡線成分が、所望の時変包絡線信号の正規化されたバージョンから計算され、この正規化は、実装特有の位相および／または振幅の操作を含む。２つのほぼ一定の包絡線成分は次いで、所望の時変包絡線信号の位相シフトに関係する適切な角度だけ位相シフトされる。ほぼ一定の包絡線成分は次いで、個別にほぼ等しく増幅され、加算されて、元の所望の時変包絡線信号の増幅されたバージョンが生成される。
図９Ａおよび９Ｂは、フェーザ信号表現を使用したＣＰＣＰ２分岐ＶＰＡの実施形態を概念的に例示する。図９Ａでは、フェーザ
Figure 0005486068
は、時変複素包絡線入力信号ｒ（ｔ）を表す。いずれかの時刻に
Figure 0005486068
は、信号ｒ（ｔ）の大きさおよび位相シフト角を反映する。図９Ａに示す実施例では、
Figure 0005486068
は、大きさＲおよび位相シフト角θによって特性化される。上述のように、位相シフト角は基準信号に対して測定される。
図９Ａを参照すると、
Figure 0005486068
は、
Figure 0005486068
および
Figure 0005486068
によって生成された
Figure 0005486068
の相対振幅成分を表す。
なお、図９Ａを参照すると、いずれかの時刻に、
Figure 0005486068
を、上側フェーザ
Figure 0005486068
および下側フェーザ
Figure 0005486068
の和によって得ることができることに留意されたい。さらに、
Figure 0005486068
 および
Figure 0005486068
を、ほぼ一定の大きさを有するように維持することができる。フェーザ
Figure 0005486068
 および
Figure 0005486068
は、したがって、２つのほぼ一定の包絡線信号を表す。ｒ’（ｔ）を、よって、いずれかの時刻に、フェーザ
Figure 0005486068
 および
Figure 0005486068
に対応する２つのほぼ一定の包絡線信号の和によって得ることができる。
Figure 0005486068
に対するフェーザ
Figure 0005486068
および
Figure 0005486068
の位相シフトは、
Figure 0005486068
の所望の大きさＲに従って設定される。最も簡単な場合、上側および下側フェーザ
Figure 0005486068
および
Figure 0005486068
が等しい大きさを有するように選択されるとき、上側および下側フェーザ
Figure 0005486068
および
Figure 0005486068
 は、
Figure 0005486068
に対して、位相においてほぼ対称的にシフトされる。これは図９Ａの実施例に例示される。それに限定されないが、「上側および下側」など、向きを指示あるいは示唆する用語および句は、参照を容易にするため、本明細書で使用され、機能的あるいは構造的に限定しないことに留意されたい。
図９Ａに例示した場合では、
Figure 0005486068
に対する
Figure 0005486068
 および
Figure 0005486068
の位相シフトは、図９Ａでは角度
Figure 0005486068
として例示され、以下のように
Figure 0005486068
の大きさに関係することを検証することができる。
Figure 0005486068
ただし、Ｒは、フェーザ
Figure 0005486068
の正規化された大きさを表す。
方程式（７）を、さらに以下に約分することができる。
Figure 0005486068
ただし、Ｒは、フェーザ
Figure 0005486068
の正規化された大きさを表す。
別法として、いかなるほぼ等価な数学的方程式、または、ルックアップテーブルなど、他のほぼ等価な数学的技術も使用することができる。
上記の考察から、フェーザ表現では、可変の大きさおよび位相のいかなるフェーザ
Figure 0005486068
も、２つの一定の大きさのフェーザ成分の和によって構成することができるということになる。
Figure 0005486068
対応して、時間領域では、時変包絡線正弦波信号ｒ’（ｔ）＝Ｒ（ｔ）×ｃｏｓ（ωｔ）は、以下のように、２つの定包絡線信号の和によって構成される。
Figure 0005486068
ただし、Ａは定数であり、
Figure 0005486068
は方程式（７）に示す通りである。
図９Ａから、さらに、方程式（９）を以下のように書き換えることができることを検証することができる。
ｒ’（ｔ）＝Ｕ’（ｔ）＋Ｌ’（ｔ）、
Ｕ’（ｔ）＝Ｃｃｏｓ（ωｔ）＋αｓｉｎ（ωｔ）、 （１０）
Ｌ’（ｔ）＝Ｃｃｏｓ（ωｔ）−βｓｉｎ（ωｔ）、
ただし、Ｃは、フェーザ
Figure 0005486068
 および
Figure 0005486068
の実部成分を示し、
Figure 0005486068
に等しい。Ｃは、
Figure 0005486068
および
Figure 0005486068
の共通成分であることに留意されたい。αおよびβは、フェーザ
Figure 0005486068
および
Figure 0005486068
の虚部成分をそれぞれ示す。
Figure 0005486068
である。したがって、方程式（１２）から、
Figure 0005486068
である。当業者には本明細書の教示に基づいて理解されるように、量Ａ、ＢおよびＣの上記表現の他の等価および／または簡約表現もまた使用してもよく、これには、例えば、ルックアップテーブルが含まれる。
Figure 0005486068
は、
Figure 0005486068
に対してθ度だけシフトされることに留意されたい。したがって、方程式（８）を使用して、以下を推論することができる。
Figure 0005486068
方程式（１１）は、
Figure 0005486068
の表現を、θ度だけシフトされた上記のフェーザ
Figure 0005486068
 および
Figure 0005486068
を加算することによって、得ることができることを示唆する。さらに、
Figure 0005486068
の増幅された出力バージョン
Figure 0005486068
を、フェーザ
Figure 0005486068
 および
Figure 0005486068
のθ度シフトされたバージョンの各々を別々にほぼ等しく増幅すること、および、それらを加算することによって、得ることができる。図９Ｂは、この概念を例示する。図９Ｂでは、フェーザ
Figure 0005486068
 および
Figure 0005486068
は、フェーザ
Figure 0005486068
 および
Figure 0005486068
の、θ度シフトされ、増幅されたバージョンを表す。
Figure 0005486068
および
Figure 0005486068
は一定の大きさのフェーザであるため、
Figure 0005486068
および
Figure 0005486068
もまた一定の大きさのフェーザであることに留意されたい。フェーザ
Figure 0005486068
および
Figure 0005486068
の和は、図９Ｂに示すように、フェーザ
Figure 0005486068
となり、これは、入力信号
Figure 0005486068
の電力増幅されたバージョンである。
等価的に、時間領域では、以下であることが分かる。
ｒout（ｔ）＝Ｕ（ｔ）＋Ｌ（ｔ）、
Ｕ（ｔ）＝Ｋ［Ｃｃｏｓ（ωｔ＋θ）＋αｓｉｎ（ωｔ＋θ）］、 （１２）
Ｌ（ｔ）＝Ｋ［Ｃｃｏｓ（ωｔ＋θ）−βｓｉｎ（ωｔ＋θ）］。
ただし、ｒout（ｔ）は、フェーザ
Figure 0005486068
によって表現された時間領域信号に対応し、Ｕ（ｔ）およびＬ（ｔ）は、フェーザ
Figure 0005486068
および
Figure 0005486068
によって表現された時間領域信号に対応し、Ｋは電力増幅係数である。
方程式（９）および（１０）における時間領域表現は正弦波形の場合について提供されたが、等価表現を非正弦波形について、適切な基底関数を用いて展開することができることは、当業者には理解されよう。
図１０は、ＣＰＣＰ２分岐ＶＰＡの実施形態の例示的実施形態１０００を概念的に例示するブロック図である。所望の電力レベルおよび周波数特性の出力信号ｒ（ｔ）は、ＣＰＣＰ２分岐ＶＰＡの実施形態によれば、同相および直交成分から生成される。
図１０の実施例では、クロック信号１０１０は、出力信号ｒ（ｔ）を生成するための基準信号を表す。クロック信号１０１０は、所望の出力信号ｒ（ｔ）と同じ周波数のものである。
図１０を参照すると、Ｉｃｌｋ＿ｐｈａｓｅ信号１０１２およびＱｃｌｋ＿ｐｈａｓｅ信号１０１４は、Ｃｌｋ信号１０１０の同相および直交成分によって乗算され、ベースバンドＩおよびＱ信号から計算される、振幅アナログ値を表す。
なお、図１０を参照すると、クロック信号１０１０はＩｃｌｋ＿ｐｈａｓｅ信号１０１２で乗算される。並行して、クロック信号１０１０の９０度シフトされたバージョンは、Ｑｃｌｋ＿ｐｈａｓｅ信号１０１４で乗算される。この２つの乗算された信号が結合されて、Ｒｃｌｋ信号１０１６が生成される。Ｒｃｌｋ信号１０１６は、クロック信号１０１０と同じ周波数のものである。さらに、Ｒｃｌｋ信号１０１６は、Ｑ（ｔ）およびＩ（ｔ）の比による位相シフト角によって特性化される。Ｒｃｌｋ信号１０１６の大きさは、Ｒ2ｃｌｋ＝Ｉ2ｃｌｋ＿ｐｈａｓｅ＋Ｑ2ｃｌｋ＿ｐｈａｓｅのようになる。したがって、Ｒｃｌｋ信号１０１６は、所望の出力信号ｒ（ｔ）の位相特性を有するほぼ一定の包絡線信号を表す。
なお、図１０を参照すると、Ｒｃｌｋ信号１０１６は並行して、２つのベクトル変調器１０６０および１０６２に入力される。ベクトル変調器１０６０および１０６２は、（１２）に記載したように、所望の出力信号のｒ（ｔ）の、Ｕ（ｔ）およびＬ（ｔ）ほぼ一定の包絡線成分をそれぞれ生成する。ベクトル変調器１０６０では、共通信号１０２８で乗算された同相Ｒｃｌｋ信号１０２０は、第１の信号１０２６で乗算されたＲｃｌｋ信号の９０度シフトされたバージョン１０１８と結合される。並行して、ベクトル変調器１０６２では、共通信号１０２８で乗算された同相Ｒｃｌｋ信号１０２２は、第２の信号１０３０で乗算されたＲｃｌｋ信号の９０度シフトされたバージョン１０２４と結合される。共通信号１０２８、第１の信号１０２６および第２の信号１０３０は、方程式（１２）に記載された実部Ｃ、ならびに虚部αおよびβにそれぞれ対応する。
各ベクトル変調器１０６０および１０６２の出力信号１０４０および１０４２は、入力信号ｒ（ｔ）のＵ（ｔ）およびＬ（ｔ）定包絡線成分にそれぞれ対応する。
上述のように、信号１０４０および１０４２は、ほぼ等しくかつ一定の大きさの包絡線を有することによって特性化される。したがって、信号１０４０および１０４２が対応する電力増幅器（ＰＡ）１０４４および１０４６に入力されるとき、対応する増幅された信号１０４８および１０５０は、ほぼ一定の包絡線信号である。
電力増幅器１０４４および１０４６は、ほぼ等しい電力増幅を信号１０４０および１０４２にそれぞれ適用する。一実施形態では、ＰＡ１０４４および１０４６の電力増幅レベルは、出力信号ｒ（ｔ）の所望の電力レベルに従って設定される。さらに、増幅された信号１０４８および１０５０は、互いに対して同相である。したがって、共に加算されるとき、図１０に示すように、結果として生じる信号１０５２は、所望の出力信号ｒ（ｔ）に対応する。
図１０Ａは、ＣＰＣＰ２分岐ＶＰＡの実施形態の別の例示的実施形態１０００Ａである。実施形態１０００Ａは、図１０の実施形態１０００の多入力１出力（ＭＩＳＯ）実装を表す。
実施形態１０００Ａでは、ベクトル変調器１０６０および１０６２から出力された、定包絡線信号１０４０および１０４２は、ＭＩＳＯ ＰＡ１０５４に入力される。ＭＩＳＯ ＰＡ１０５４は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ１０５４は、例えば、プレドライバ、ドライバ、電力増幅器およびプロセス検出器（図１０Ａに図示せず）など、様々な素子を含んでよい。さらに、ＭＩＳＯ ＰＡ１０５４は、図１０Ａに示すように、２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ１０５４は、いかなる数の入力を有することもできる。
ＣＰＣＰ２分岐ＶＰＡの実施形態の動作を、図１１のプロセス流れ図１１００に示す。
このプロセスは、所望の出力信号のベースバンド表現を受信することを含む、ステップ１１１０で開始する。一実施形態では、これは、所望の出力信号の同相（Ｉ）および直交（Ｑ）成分を受信することを含む。別の実施形態では、これは、所望の出力信号の大きさおよび位相を受信することを含む。
ステップ１１２０は、所望の出力信号の所望の出力信号周波数に従って設定されたクロック信号を受信することを含む。図１０の実施例では、ステップ１１２０は、クロック信号１０１０を受信することによって達成される。
ステップ１１３０は、クロック信号を処理して、受信されたＩおよびＱ成分による位相シフト角を有する正規化されたクロック信号を生成することを含む。一実施形態では、正規化されたクロック信号は、ＩおよびＱ成分の比による位相シフト角を有する定包絡線信号である。正規化されたクロックの位相シフト角は、元のクロック信号と相対的である。図１０の実施例では、ステップ１１３０は、クロック信号１０１０の同相および直交成分をＩｃｌｋ＿ｐｈａｓｅ１０１２およびＱｃｌｋ＿ｐｈａｓｅ１０１４信号で乗算し、次いで、乗算された信号を加算して、Ｒｃｌｋ信号１０１６を生成することによって達成される。
ステップ１１４０は、ＩおよびＱ成分を処理して、第１および第２のほぼ一定の包絡線成分信号を生成するために必要とされる振幅情報を生成することを含む。
ステップ１１５０は、ステップ１１４０の振幅情報および正規化されたクロック信号Ｒｃｌｋを処理して、所望の出力信号の第１および第２の定包絡線成分を生成することを含む。一実施形態では、ステップ１１５０は、所望の出力信号の第１および第２の定包絡線成分を、正規化されたクロック信号の位相シフト角だけ位相シフトすることを含む。図１０の実施例では、ステップ１１５０は、ベクトル変調器１０６０および１０６２がＲｃｌｋ信号１０１６を第１の信号１０２６、第２の信号１０３０および共通信号１０２８で変調して、信号１０４０および１０４２を生成することによって達成される。
ステップ１１６０は、第１および第２の定包絡線成分を個別に増幅し、増幅された信号を加算して、所望の出力信号を生成することを含む。一実施形態では、第１および第２の定包絡線成分の増幅はほぼ等しく、所望の出力信号の所望の電力レベルによるものである。図１０の実施例では、ステップ１１６０は、ＰＡ１０４４および１０４６が信号１０４０および１０４２を増幅して、増幅された信号１０４８および１０５０を生成することによって達成される。
図１２は、プロセス流れ図１１００を実装するベクトル電力増幅器１２００の例示的実施形態を例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態では、より多くのあるいはより少ないコンポーネントが任意選択であってもよい。
図１２を参照すると、同相（Ｉ）および直交（Ｑ）情報信号１２１０は、ＩおよびＱデータ伝達関数モジュール１２１６によって受信される。一実施形態では、ＩおよびＱデータ伝達関数１２１６は、信号１２１０をサンプルクロック１２１２に従ってサンプルする。ＩおよびＱ情報信号１２１０は、所望の出力信号ｒ（ｔ）のベースバンドＩおよびＱ情報を含む。
一実施形態では、ＩおよびＱデータ伝達関数モジュール１２１６は、情報信号１２１０を処理して、情報信号１２２０、１２２２、１２２４および１２２６を生成する。ＩおよびＱデータ伝達関数モジュール１２１６の動作を、さらに以下でセクション３．４において説明する。
図１２を参照すると、情報信号１２２０は、所望の出力信号ｒ（ｔ）のベースバンドバージョンの第１および第２の定包絡線成分の直交振幅情報を含む。図９Ａを参照すると、例えば、情報信号１２２０は、αおよびβ直交成分を含む。再度、図１２を参照すると、情報信号１２２６は、信号ｒ（ｔ）のベースバンドバージョンの第１および第２の定包絡線成分の同相振幅情報を含む。図９Ａを参照すると、例えば、情報信号１２２６は、共通Ｃ同相成分を含む。
なお、図１２を参照すると、情報信号１２２２および１２２４は、正規化された同相Ｉｃｌｋ＿ｐｈａｓｅおよび直交Ｑｃｌｋ＿ｐｈａｓｅ信号をそれぞれ含む。Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅは、信号１２１０に含まれたＩおよびＱ情報信号の正規化されたバージョンである。一実施形態では、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅは、（Ｉ2ｃｌｋ＿ｐｈａｓｅ＋Ｑ2ｃｌｋ＿ｐｈａｓｅ＝定数）であるように正規化される。信号１２５０の位相は、所望の出力信号の位相に対応し、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅから作成されることに留意されたい。図９Ｂを参照すると、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅは、以下のようにＩおよびＱに関係する。
Figure 0005486068
ただし、θは、所望の出力信号の位相を表し、図９Ｂにおいてｂフェーザ
Figure 0005486068
を表した。ベースバンドＩおよびＱ情報の符号情報は、４つの象限すべてについてのθを計算するために考慮されなければならない。
図１２の例示的実施形態では、情報信号１２２０、１２２２、１２２４および１２２６はデジタル信号である。したがって、信号１２２０、１２２２、１２２４および１２２６の各々は、対応するデジタル−アナログ変換器（ＤＡＣ）１２３０、１２３２、１２３４および１２３６に供給される。ＤＡＣ１２３０、１２３２、１２３４および１２３６の分解能およびサンプルレートは、特定の信号方式に従って選択される。ＤＡＣ１２３０、１２３２、１２３４および１２３６は、ＤＡＣクロック信号１２２１、１２２３、１２２５および１２２７によって、それぞれ制御される。ＤＡＣクロック信号１２２１、１２２３、１２２５および１２２７は、同じクロック信号から導出されてもよいし、独立であってもよい。
他の実施形態では、情報信号１２２０、１２２２、１２２４および１２２６はアナログ形式で生成され、ＤＡＣは必要とされない。
図１２を参照すると、ＤＡＣ１２３０、１２３２、１２３４および１２３６は、デジタル情報信号１２２０、１２２２、１２２４および１２２６を対応するアナログ信号に変換し、これらのアナログ信号を任意選択の補間フィルタ１２３１、１２３３、１２３５および１２３７にそれぞれ入力する。アンチエイリアスフィルタとしての機能も果たす補間フィルタ１２３１、１２３３、１２３５および１２３７は、ＤＡＣ出力信号を整形して、所望の出力波形を生成する。補間フィルタ１２３１、１２３３、１２３５および１２３７は、信号１２４０、１２４４、１２４６および１２４８をそれぞれ生成する。信号１２４２は、信号１２４０の逆を表す。
なお、図１２を参照すると、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅ情報を含む、信号１２４４および１２４６は、ベクトル変調器１２３８に入力される。ベクトル変調器１２３８は、信号１２４４をチャネルクロック信号１２１４で乗算する。チャネルクロック信号１２１４は、所望の出力信号周波数に従って選択される。並行して、ベクトル変調器１２３８は、信号１２４６を、チャネルクロック信号１２１４の９０度シフトされたバージョンで乗算する。すなわち、ベクトル変調器１２３８は、Ｉｃｌｋ＿ｐｈａｓｅの振幅を有する同相成分、および、Ｑｃｌｋ＿ｐｈａｓｅの振幅を有する直交成分を生成する。
ベクトル変調器１２３８は、２つの変調された信号を結合して、Ｒｃｌｋ信号１２５０を生成する。Ｒｃｌｋ信号１２５０は、所望の出力周波数、および、信号１２１０に含まれたＩおよびＱデータによる位相シフト角を有する、ほぼ一定の包絡線信号である。
なお、図１２を参照すると、信号１２４０、１２４２および１２４８は、信号ｒ（ｔ）の複素包絡線のＵ、Ｌおよび共通Ｃ振幅成分をそれぞれ含む。信号１２４０、１２４２および１２４８は、Ｒｃｌｋ信号１２５０と共に、ベクトル変調器１２６０および１２６２に入力される。
ベクトル変調器１２６０は、Ｒｃｌｋ信号１２５０の９０度シフトされたバージョンで乗算された信号１２４０、および、Ｒｃｌｋ信号１２５０の０度シフトされたバージョンで乗算された信号１２４８を結合して、出力信号１２６４を生成する。並行して、ベクトル変調器１２６２は、Ｒｃｌｋ信号１２５０の９０度シフトされたバージョンで乗算された信号１２４２、および、Ｒｃｌｋ信号１２５０の０度シフトされたバージョンで変調された信号１２４８を結合して、出力信号１２６６を生成する。
出力信号１２６４および１２６６は、ほぼ一定の包絡線信号を表す。さらに、Ｒｃｌｋ信号１２５０に対する出力信号１２６４および１２６６の位相シフトは、α／Ｃおよびβ／Ｃの比にそれぞれ関連付けられた角度関係によって決定される。一実施形態では、α＝−βであり、したがって、出力信号１２６４および１２６６は、Ｒｃｌｋ信号１２５０に対して対称的に位相整合される。図９Ｂを参照すると、例えば、出力信号１２６４および１２６６は、一定の大きさのフェーザ
Figure 0005486068
および
Figure 0005486068
にそれぞれ対応する。
出力信号１２６４および１２６６の和は、ベースバンド信号ｒ（ｔ）のＩおよびＱ特性を有する、チャネルクロック変調された信号の結果となる。ベクトル電力増幅器１２００の出力で所望の電力レベルを達成するために、しかし、信号１２６４および１２６６が増幅されて、増幅された出力信号が生成される。図１２の実施形態では、信号１２６４および１２６６はそれぞれ電力増幅器（ＰＡ）１２７０および１２７２に入力され、増幅される。一実施形態では、ＰＡ１２７０および１２７２はスイッチング電力増幅器を含む。自己バイアス回路１２１８は、以下でセクション３．５．２においてさらに説明するように、ＰＡ１２７０および１２７２のバイアスを制御する。図１２の実施形態では、例えば、自己バイアス回路１２１８は、バイアス電圧１２２８をＰＡ１２７０および１２７２へ提供する。
一実施形態では、ＰＡ１２７０および１２７２は、ほぼ等しい電力増幅を各定包絡線信号１２６４〜１２６６に適用する。一実施形態では、この電力増幅は、所望の出力電力レベルに従って設定される。ベクトル電力増幅器１２００の他の実施形態では、ＰＡドライバおよび／またはプレドライバが追加で採用されて、追加の電力増幅能力が増幅器に提供される。図１２の実施形態では、例えば、ＰＡドライバ１２８４および１２８６がそれぞれ、ベクトル変調器１２６０および１２６２と後続のＰＡ１２７０および１２７２の間に、任意選択で追加される。
ＰＡ１２７０および１２７２の各出力信号１２７４および１２７６は、ほぼ一定の包絡線信号である。さらに、出力信号１２７４および１２７６が加算されるとき、結果として生じる信号は最小の非線形歪みを有する。図１２の実施形態では、出力信号１２７４および１２７６が共に結合されて、ベクトル電力増幅器１２００の出力信号１２８０が生成される。一実施形態では、ＰＡ１２７０および１２７２の出力の結合において絶縁が使用されない。したがって、結合によって最小の電力損失を受ける。一実施形態では、ワイヤを使用して、ＰＡ１２７０および１２７２の出力が共に直結される。このような直結は、ＰＡ１２７０および１２７２の出力の間に抵抗性、誘導性または容量性の最小の絶縁があるか、あるいはないことを意味する。すなわち、ＰＡ１２７０および１２７２の出力は、介在するコンポーネントなしに共に結合される。別法として、一実施形態では、ＰＡ１２７０および１２７２の出力は、低または最小インピーダンス接続の結果となるインダクタンスおよび／またはキャパシタンス、および／または、最小の絶縁および最小の電力損失の結果となる接続を通じて、間接的に共に結合される。別法として、ＰＡ１２７０および１２７２の出力は、ウィルキンソン、ハイブリッド結合器、変圧器、または既知のアクティブ結合器など、周知の結合技術を使用して結合される。一実施形態では、ＰＡ１２７０および１２７２は、統合された増幅および電力結合を単一の動作において提供する。一実施形態では、本明細書に記載した電力増幅器および／またはドライバの１つまたは複数は、多入力１出力の電力増幅技術を使用して実装され、その実施例を図１２Ａ、１２Ｂおよび５１Ａ〜Ｈに図示する。
出力信号１２８０は、ベースバンド信号ｒ（ｔ）のＩおよびＱ特性、ならびに、所望の出力電力レベルおよび周波数を有する信号を表す。ベクトル電力増幅器１２００の実施形態では、プルアップインピーダンス１２８８が、ベクトル電力増幅器１２００の出力と電源の間に結合される。他の実施形態では、インピーダンス整合ネットワーク１２９０が、ベクトル電力増幅器１２００の出力で結合される。本発明の電力増幅方法およびシステムによる出力ステージの実施形態を、さらに以下でセクション３．５において説明する。
ベクトル電力増幅器１２００の他の実施形態では、プロセス検出器が採用されて、増幅器の回路におけるいかなるプロセス変動もが補償される。図１２の例示的実施形態では、例えば、プロセス検出器１２８２が任意選択で追加されて、ＰＡドライバ１２８４および１２８６における変動が監視される。
図１２Ａは、プロセス流れ図１１００を実装するベクトル電力増幅器１２００Ａの別の例示的実施形態を例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態では、より多くのあるいはより少ないコンポーネントが任意選択であってもよい。
実施形態１２００Ａは、実施形態１２００の多入力１出力（ＭＩＳＯ）実装を例示する。実施形態１２００Ａでは、ベクトル変調器１２６０および１２６２から出力された、定包絡線信号１２６１および１２６３が、ＭＩＳＯ ＰＡ１２９２に入力される。ＭＩＳＯ ＰＡ１２９２は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ１２９２は、図１２の実施形態に示すような素子１２７０、１２７２、１２８２、１２８４および１２８６を含む。別の実施形態では、ＭＩＳＯ ＰＡ１２９２は、図１２の実施形態に図示されない、プレドライバなど、他の素子を含んでもよい。さらに、ＭＩＳＯ ＰＡ１２９２は、図１２Ａに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ１２９２は、いかなる数の入力および出力を有することもできる。
なお、図１２Ａを参照すると、実施形態１２００Ａは、自己バイアス信号をＭＩＳＯ ＰＡ１２９２へ送達するための一実装を例示する。図１２Ａの実施形態では、自己バイアス回路１２１８によって生成された自己バイアス信号１２２８は、ＭＩＳＯ ＰＡ１２９２の異なるステージをバイアスするために、そこから送達された１つまたは複数の信号を有する。図１２Ａの実施例に示すように、３つのバイアス制御信号、バイアスＡ、バイアスＢおよびバイアスＣが自己バイアス信号１２２８から導出され、次いで、ＭＩＳＯ ＰＡ１２９２の異なるステージに入力される。例えば、バイアスＣは、ＭＩＳＯ ＰＡ１２９２のプレドライバステージへのバイアス信号であってもよい。同様に、バイアスＢおよびバイアスＡは、ＭＩＳＯ ＰＡ１２９２のドライバおよびＰＡステージへのバイアス信号であってもよい。
図１２Ｂの実施形態１２００Ｂに示す別の実装では、自己バイアス回路１２１８は、バイアスＡ、バイアスＢおよびバイアスＣにそれぞれ対応する、別々の自己バイアス信号１２９５、１２９６および１２９７を生成する。信号１２９５、１２９６および１２９７は、自己バイアス回路１２１８内で別々に生成されてもそうでなくてもよいが、図示のように別々に出力される。さらに、信号１２９５、１２９６および１２９７は、ＭＩＳＯ ＰＡ１２９２の異なるステージのバイアシングによって決定されるように関係付けられてもそうでなくてもよい。
ベクトル電力増幅器１２００Ａおよび１２００Ｂの他の態様は、実質的には、ベクトル電力増幅器１２００に関して上述したものに対応する。
図１３は、ＣＰＣＰ２分岐ＶＰＡの実施形態によるベクトル電力増幅器の別の例示的実施形態１３００を例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態では、より多くのあるいはより少ないコンポーネントが任意選択であってもよい。
図１３の例示的実施形態では、十分な分解能およびサンプルレートのＤＡＣ１３２０が、図１２の実施形態のＤＡＣ１２３０、１２３２、１２３４および１２３６に取って代わる。ＤＡＣ１３２０は、ＤＡＣクロック１３２４によって制御される。
ＤＡＣ１３２０は、情報信号１３１０をＩおよびＱデータ伝達関数モジュール１２１６から受信する。情報信号１３１０は、図１２の実施形態における信号１２２０、１２２２、１２２４および１２２６と等しい情報内容を含む。
ＤＡＣ１３２０は、一度に単一のアナログ信号を出力してもよい。したがって、図１３に示すように、サンプルホールドアーキテクチャを使用してもよい。
ＤＡＣ１３２０は、アナログ信号１３３２、１３３４、１３３６、１３３８を、第１のセットのサンプルホールド回路１３４２、１３４４、１３４６および１３４８へ、順次出力する。一実施形態では、ＤＡＣ１３２０は、図１２の実施形態のＤＡＣ１２３０、１２３２、１２３４および１２３６に取って代わるために、十分なレートでクロックされる。出力セレクタ１３２２は、出力信号１３３２、１３３４、１３３６および１３３８のうち、どれが出力のために選択されるべきであるかを決定する。
ＤＡＣ１３２０のＤＡＣクロック信号１３２４、出力セレクタ信号１３２２、およびサンプルホールドクロック１３４０Ａ〜Ｄおよび１３５０は、独立にするか、あるいは伝達関数モジュール１２１６に統合することができる、制御モジュールによって制御される。
一実施形態では、サンプルホールド回路（Ｓ／Ｈ）１３４２、１３４４、１３４６および１３４８は、受信されたアナログ値をホールドし、クロック信号１３４０Ａ〜Ｄに従って、これらの値を第２のセットのサンプルホールド回路１３５２、１３５４、１３５６および１３５８へリリースする。例えば、Ｓ／Ｈ１３４２はその値をＳ／Ｈ１３５２へ、受信されたクロック信号１３４０Ａに従ってリリースする。同様に、サンプルホールド回路１３５２、１３５４、１３５６および１３５８は、受信されたアナログ値をホールドし、同時にこれらの値を補間フィルタ１２３１、１２３３、１２３５および１２３７へ、共通クロック信号１３５０に従ってリリースする。共通クロック信号１３５０は、Ｓ／Ｈ１３５２、１３５４、１３５６および１３５８の出力が時間的に整合されることを保証するために使用される。
別の実施形態では、Ｓ／Ｈ１３４２、１３４４、１３４６および１３４８を含む、単層のＳ／Ｈ回路を採用することができる。したがって、Ｓ／Ｈ回路１３４２、１３４４、１３４６および１３４８は、アナログ値をＤＡＣ１３２０から受信し、それぞれがその受信された値を、他のものから独立したクロックに従ってリリースする。例えば、Ｓ／Ｈ１３４２は、クロック１３４０Ａによって制御され、クロック１３４０Ａは、Ｓ／Ｈ１３４４を制御するクロック１３４０Ｂと同期化されていなくてもよい。Ｓ／Ｈ回路１３４２、１３４４、１３４６および１３４８の出力が時間的に整合されることを保証するために、クロック１３４０Ａ〜Ｄの間の遅延が、増幅器の以前のステージにおいて事前補償される。例えば、クロック１３４０Ａ〜Ｄの間の時間差を補償するために、ＤＡＣ１３２０は、信号１３３２、１３３４、１３３６および１３３８を、適切に選択された遅延を有して、Ｓ／Ｈ回路１３４２、１３４４、１３４６および１３４８へ出力する。
ベクトル電力増幅器１３００の他の態様は、実質的には、ベクトル電力増幅器１２００に関して上述したものに相当する。
図１３Ａは、ＣＰＣＰ２分岐ＶＰＡの実施形態によるベクトル電力増幅器の別の例示的実施形態１３００Ａを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態では、より多くのあるいはより少ないコンポーネントが任意選択であってもよい。実施形態１３００Ａは、図１３の実施形態１３００のＭＩＳＯ実装である。
図１３Ａの実施形態では、ベクトル変調器１２６０および１２６２から出力された、定包絡線信号１２６１および１２６３が、ＭＩＳＯ ＰＡ１３６０に入力される。ＭＩＳＯ ＰＡ１３６０は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ１３６０は、図１３の実施形態に示すような素子１２７０、１２７２、１２８２、１２８４および１２８６を含む。別の実施形態では、ＭＩＳＯ ＰＡ１３６０は、図１３の実施形態において図示されない、プレドライバなど、他の素子、またはその機能的均等物を含んでもよい。さらに、ＭＩＳＯ ＰＡ１３６０は、図１３Ａに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ１３６０はいかなる数の入力を有することもできる。
図１３Ａの実施形態はさらに、図示のような単一または２つのレベルのＳ／Ｈ回路を有する、２つの異なるサンプルホールドアーキテクチャを例示する。この２つの実装は、図１３に関して上述したものである。
実施形態１３００Ａはまた、任意選択のバイアス制御回路１２１８、および、関連付けられたバイアス制御信号１３２５、１３２６および１３２７をも例示する。信号１３２５、１３２６および１３２７を、ある実施形態においてＭＩＳＯ ＰＡ１３６０の異なるステージをバイアスするために使用してもよい。
ベクトル電力増幅器１３００Ａの他の態様は、ベクトル電力増幅器１２００および１３００に関して上述したものに相当する。
３．３）直接デカルト２分岐ベクトル電力増幅器
直接デカルト２分岐ＶＰＡの実施形態を、これから説明するものとする。この名称は参照のために本明細書で使用され、機能的あるいは構造的に限定しない。
直接デカルト２分岐ＶＰＡの実施形態によれば、時変包絡線信号は２つの定包絡線成分信号に分解される。これらの成分信号は、個別に等しくあるいはほぼ等しく増幅され、次いで加算されて、元の時変包絡線信号の増幅されたバージョンが構成される。
直接デカルト２分岐ＶＰＡの実施形態の一実施形態では、時変包絡線信号の大きさおよび位相角は、入力信号の同相および直交成分から計算される。大きさおよび位相情報を使用して、同相および直交振幅成分が、時変包絡線信号の２つの定包絡線成分について計算される。２つの定包絡線成分が次いで生成され、等しくあるいはほぼ等しく増幅され、加算されて、元の時変包絡線信号Ｒinの増幅されたバージョンが生成される。
直接デカルト２分岐ＶＰＡの概念を、これから図９Ａおよび１４を参照して説明する。
図９Ａに関して上記で説明し、検証したように、フェーザ
Figure 0005486068
を、
Figure 0005486068
を生成するために適切に位相整合された上側フェーザ
Figure 0005486068
および下側フェーザ
Figure 0005486068
の和によって、得ることができる。
Figure 0005486068
は、大きさＲinに比例するように計算される。さらに、
Figure 0005486068
および
Figure 0005486068
を、ほぼ一定の大きさを有するように維持することができる。時間領域では、
Figure 0005486068
および
Figure 0005486068
は、２つのほぼ一定の包絡線信号を表す。
Figure 0005486068
の時間領域等価物ｒ’（ｔ）を、よって、いずれかの時刻に、２つのほぼ一定の包絡線信号の和によって得ることができる。
図９Ａに例示した場合では、
Figure 0005486068
 に対する
Figure 0005486068
および
Figure 0005486068
の位相シフトは、図９Ａにおいて角度
Figure 0005486068
として例示され、以下のように
Figure 0005486068
の大きさに関係する。
Figure 0005486068
ただし、Ｒは、フェーザ
Figure 0005486068
の正規化された大きさを表す。
時間領域では、時変包絡線信号、例えば、ｒ’（ｔ）＝Ｒ（ｔ）ｃｏｓ（ωｔ）を、２つの定包絡線信号の和によって、以下のように構成することができることが分かる。
ｒ’（ｔ）＝Ｕ’（ｔ）＋Ｌ’（ｔ）、
Ｕ’（ｔ）＝Ｃ×ｃｏｓ（ωｔ）＋α×ｓｉｎ（ωｔ）、 （１４）
Ｌ’（ｔ）＝Ｃ×ｃｏｓ（ωｔ）−β×ｓｉｎ（ωｔ）。
ただし、Ｃは、フェーザ
Figure 0005486068
および
Figure 0005486068
の同相振幅成分を示し、
Figure 0005486068
に等しいかあるいはほぼ等しい（Ａは定数である）。αおよびβは、フェーザ
Figure 0005486068
および
Figure 0005486068
の直交振幅成分をそれぞれ示す。
Figure 0005486068
である。基底関数を正弦から所望の関数に変更することによって、方程式（１４）を非正弦波信号について修正することができることに留意されたい。
図１４は、フェーザ
Figure 0005486068
、ならびに、その２つの一定の大きさの成分フェーザ
Figure 0005486068
および
Figure 0005486068
を例示する。
Figure 0005486068
は、図９Ａにおける
Figure 0005486068
に対してθ度だけシフトされる。したがって、以下であることを検証することができる。
Figure 0005486068
方程式（１５）から、さらに以下であることが分かる。
Figure 0005486068
同様に、以下であることが分かる。
Figure 0005486068
方程式（１６）および（１７）を、以下のように書き換えることができる。
Figure 0005486068
等価的に、時間領域では、以下の通りである。
Ｕ（ｔ）＝Ｕxφ1（ｔ）＋Ｕyφ2（ｔ）、
Ｌ（ｔ）＝Ｌxφ1（ｔ）＋Ｌyφ2（ｔ）、 （１９）
ただし、φ1（ｔ）およびφ2（ｔ）は、適切に選択された直交基底関数を表す。
方程式（１８）および（１９）から、時変包絡線信号ｒ（ｔ）の２つの定包絡線成分を決定するために、α、β、Ｃ、ならびにｓｉｎ（Θ）およびｃｏｓ（Θ）の値を計算することは十分であることに留意されたい。さらに、α、βおよびＣを、信号ｒ（ｔ）の大きさおよび位相情報、等価的にはＩおよびＱ成分から、完全に決定することができる。
図１５は、直接デカルト２分岐ＶＰＡの実施形態の例示的実施形態１５００を概念的に例示するブロック図である。所望の電力レベルおよび周波数特性の出力信号ｒ（ｔ）は、直接デカルト２分岐ＶＰＡの実施形態によれば、同相および直交成分から生成される。
図１５の実施例では、クロック信号１５１０は、出力信号ｒ（ｔ）を生成するための基準信号を表す。クロック信号１５１０は、所望の出力信号ｒ（ｔ）と同じ周波数のものである。
図１５を参照すると、例示的実施形態１５００は、第１の分岐１５７２および第２の分岐１５７４を含む。第１の分岐１５７２は、ベクトル変調器１５２０および電力増幅器（ＰＡ）１５５０を含む。同様に、第２の分岐１５７４は、ベクトル変調器１５３０および電力増幅器（ＰＡ）１５６０を含む。
なお、図１５を参照すると、クロック信号１５１０は、並行して、ベクトル変調器１５２０および１５３０に入力される。ベクトル変調器１５２０では、Ｕx信号１５２６で乗算されたクロック信号１５１０の同相バージョン１５２２が、Ｕy信号１５２８で乗算されたクロック信号１５１０の９０度シフトされたバージョン１５２４と加算される。並行して、ベクトル変調器１５３０では、Ｌｘ信号１５３６で乗算されたクロック信号１５１０の同相バージョン１５３２が、Ｌｙ信号１５３８で乗算されたクロック信号１５１０の９０度シフトされたバージョン１５３４と加算される。Ｕx信号１５２６およびＵy信号１５２８はそれぞれ、方程式（１９）で提供された信号ｒ（ｔ）のＵ（ｔ）定包絡線成分の同相および直交振幅成分に対応する。同様に、Ｌx信号１５３６およびＬy信号１５３８はそれぞれ、方程式（１９）で提供された信号ｒ（ｔ）のＬ（ｔ）定包絡線成分の同相および直交振幅成分に対応する。
したがって、ベクトル変調器１５２０および１５３０の各出力信号１５４０および１５４２はそれぞれ、方程式（１９）で上述したように、信号ｒ（ｔ）のＵ（ｔ）およびＬ（ｔ）定包絡線成分に対応する。上述のように、信号１５４０および１５４２は、等しくかつ一定の、あるいは、ほぼ等しくかつ一定の、大きさの包絡線を有することによって、特性化される。
図１５を参照すると、出力信号ｒ（ｔ）の所望の電力レベルを生成するため、信号１５４０および１５４２が対応する電力増幅器１５５０および１５６０に入力される。
一実施形態では、電力増幅器１５５０および１５６０は、等しいかあるいはほぼ等しい電力増幅を、信号１５４０および１５４２にそれぞれ適用する。一実施形態では、ＰＡ１５５０および１５６０の電力増幅レベルは、出力信号ｒ（ｔ）の所望の電力レベルに従って設定される。
増幅された出力信号１５６２および１５６４は、ほぼ一定の包絡線信号である。したがって、共に加算されるとき、図１５に示すように、結果として生じる信号１０７０は、所望の出力信号ｒ（ｔ）に対応する。
図１５Ａは、直接デカルト２分岐ＶＰＡの実施形態の別の例示的実施形態１５００Ａである。実施形態１５００Ａは、図１５の実施形態１５００の多入力単一出力（ＭＩＳＯ）実装を表す。
実施形態１５００Ａでは、ベクトル変調器１５２０および１５３０から出力された、定包絡線信号１５４０および１５４２は、ＭＩＳＯ ＰＡ１５８０に入力される。ＭＩＳＯ ＰＡ１５８０は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ１５８０は、例えば、プレドライバ、ドライバ、電力増幅器およびプロセス検出器（図１５Ａに図示せず）など、様々な素子を含んでよい。さらに、ＭＩＳＯ ＰＡ１５８０は、図１５Ａに示すように、２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ１５８０はいかなる数の入力を有することもできる。
直接デカルト２分岐ＶＰＡの実施形態の動作を、図１６のプロセス流れ図１６００に示す。このプロセスは、所望の出力信号のベースバンド表現を受信することを含む、ステップ１６１０で開始する。一実施形態では、このベースバンド表現はＩおよびＱ成分を含む。別の実施形態では、ＩおよびＱ成分は、ベースバンドにダウンコンバートされるＲＦ成分である。
ステップ１６２０は、所望の出力信号の所望の出力信号周波数に従って設定されたクロック信号を受信することを含む。図１５の実施例では、ステップ１６２０は、クロック信号１５１０を受信することによって達成される。
ステップ１６３０は、ＩおよびＱ成分を処理して、所望の出力信号の第１および第２の定包絡線成分信号の同相および直交振幅情報を生成することを含む。図１５の実施例では、同相および直交振幅情報は、Ｕx、Ｕy、ＬxおよびＬyによって例示される。
ステップ１６４０は、振幅情報およびクロック信号を処理して、所望の出力信号の第１および第２の定包絡線成分信号を生成することを含む。一実施形態では、第１および第２の定包絡線成分信号は、所望の出力信号周波数によって変調される。図１５の実施例では、ステップ１６４０は、ベクトル変調器１５２０および１５３０、クロック信号１５１０、および、振幅情報信号１５２６、１５２８、１５３６および１５３８によって、信号１５４０および１５４２を生成するために達成される。
ステップ１６５０は、第１および第２の定包絡線成分を増幅し、増幅された信号を加算して、所望の出力信号を生成することを含む。一実施形態では、第１および第２の定包絡線成分の増幅は、所望の出力信号の所望の電力レベルによるものである。図１５の実施例では、ステップ１６５０は、ＰＡ１５５０および１５６０が各信号１５４０および１５４２を増幅することによって、続いて、増幅された信号１５６２および１５６４を加算して、出力信号１０７０を生成することによって達成される。
図１７は、プロセス流れ図１６００を実装するベクトル電力増幅器１７００の例示的実施形態を例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。
図１７を参照すると、同相（Ｉ）および直交（Ｑ）情報信号１７１０は、ＩおよびＱデータ伝達関数モジュール１７１６によって受信される。一実施形態では、ＩおよびＱデータ伝達関数モジュール１７１６は、信号１７１０をサンプルクロック１７１２に従ってサンプルする。ＩおよびＱ情報信号１７１０は、ベースバンドＩおよびＱ情報を含む。
一実施形態では、ＩおよびＱデータ伝達関数モジュール１７１６は、情報信号１７１０を処理して、情報信号１７２０、１７２２、１７２４および１７２６を生成する。ＩおよびＱデータ伝達関数モジュール１７１６の動作を、さらに以下でセクション３．４において説明する。
図１７を参照すると、情報信号１７２０は、信号１７４０を生成するために、ＤＡＣ１７３０を通じて処理される、ベクトル変調器１７５０直交振幅情報を含む。情報信号１７２２は、信号１７４２を生成するために、ＤＡＣ１７３２を通じて処理される、ベクトル変調器１７５０同相振幅情報を含む。信号１７４０および１７４２が計算されて、ほぼ一定の包絡線信号１７５４が生成される。図１７を参照すると、例えば、情報信号１７２０および１７２２はそれぞれ、上側直交および同相成分ＵyおよびＵxを含む。
なお、図１７を参照すると、情報信号１７２６は、信号１７４６を生成するために、ＤＡＣ１７３６を通じて処理される、ベクトル変調器１７５２直交振幅情報を含む。情報信号１７２４は、信号１７４４を生成するために、ＤＡＣ１７３４を通じて処理される、ベクトル変調器１７５２同相振幅情報を含む。信号１７４４および１７４６が計算されて、ほぼ一定の包絡線信号１７５６が生成される。図１７を参照すると、例えば、情報信号１７２４および１７２６はそれぞれ、下側同相および直交成分ＬxおよびＬyを含む。
図１７の例示的実施形態では、情報信号１７２０、１７２２、１７２４および１７２６はデジタル信号である。したがって、信号１７２０、１７２２、１７２４および１７２６の各々は、対応するデジタル−アナログ変換器（ＤＡＣ）１７３０、１７３２、１７３４および１７３６に供給される。ＤＡＣ１７３０、１７３２、１７３４および１７３６の分解能およびサンプルレートは、特定の所望の信号方式に従って選択される。ＤＡＣ１７３０、１７３２、１７３４および１７３６は、ＤＡＣクロック信号１７２１、１７２３、１７２５および１７２７によって、それぞれ制御される。ＤＡＣクロック信号１７２１、１７２３、１７２５および１７２７は、同じクロックから導出されてもよいし、互いから独立していてもよい。
他の実施形態では、情報信号１７２０、１７２２、１７２４および１７２６はアナログ形式で生成され、ＤＡＣは必要とされない。
図１７を参照すると、ＤＡＣ１７３０、１７３２、１７３４および１７３６は、デジタル情報信号１７２０、１７２２、１７２４および１７２６を対応するアナログ信号に変換し、これらのアナログ信号を任意選択の補間フィルタ１７３１、１７３３、１７３５および１７３７にそれぞれ入力する。アンチエイリアスフィルタとしての機能も果たす補間フィルタ１７３１、１７３３、１７３５および１７３７は、ＤＡＣ出力信号を整形して、所望の出力波形を生成する。補間フィルタ１７３１、１７３３、１７３５および１７３７は、信号１７４０、１７４２、１７４４および１７４６をそれぞれ生成する。
なお、図１７を参照すると、信号１７４０、１７４２、１７４４および１７４６は、ベクトル変調器１７５０および１７５２に入力される。ベクトル変調器１７５０および１７５２は、第１および第２の定包絡線成分を生成する。図１７の実施形態では、チャネルクロック１７１４が所望の出力信号周波数に従って設定され、それにより出力信号１７７０の周波数が確立される。
図１７を参照すると、ベクトル変調器１７５０は、チャネルクロック信号１７１４の９０度シフトされたバージョンで乗算された信号１７４０、および、チャネルクロック信号１７１４の０度シフトされたバージョンで乗算された信号１７４２を結合して、出力信号１７５４を生成する。並行して、ベクトル変調器１７５２は、チャネルクロック信号１７１４の９０度シフトされたバージョンで乗算された信号１７４６、および、チャネルクロック信号１７１４の０度シフトされたバージョンで乗算された信号１７４４を結合して、出力信号１７５６を生成する。
出力信号１７５４および１７５６は、定包絡線信号を表す。出力信号１７５４および１７５６の和は、元のベースバンド信号のＩおよびＱ特性を有するキャリア信号の結果となる。実施形態では、ベクトル電力増幅器１７００の出力で所望の電力レベルを生成するために、信号１７５４および１７５６が増幅され、次いで加算される。図１７の実施形態では、例えば、信号１７５４および１７５６は、それぞれ対応する電力増幅器（ＰＡ）１７６０および１７６２に入力される。一実施形態では、ＰＡ１７６０および１７６２はスイッチング電力増幅器を含む。自己バイアス回路１７１８は、ＰＡ１７６０および１７６２のバイアスを制御する。図１７の実施形態では、例えば、自己バイアス回路１７１８は、バイアス電圧１７２８をＰＡ１７６０および１７６２へ提供する。
一実施形態では、ＰＡ１７６０および１７６２は、等しいかあるいはほぼ等しい電力増幅を各定包絡線信号１７５４および１７５６に適用する。一実施形態では、この電力増幅は、所望の出力電力レベルに従って設定される。ベクトル電力増幅器１７００の他の実施形態では、ＰＡドライバが追加で採用されて、追加の電力増幅能力が増幅器に提供される。図１７の実施形態では、例えば、ＰＡドライバ１７７４および１７７６がそれぞれ、ベクトル変調器１７５０および１７５２と後続のＰＡ１７６０および１７６２の間に、任意選択で追加される。
ＰＡ１７６０および１７６２の各出力信号１７６４および１７６６は、ほぼ一定の包絡線信号である。図１７の実施形態では、出力信号１７６４および１７６６が共に結合されて、ベクトル電力増幅器１７００の出力信号１７７０が生成される。実施形態では、ＰＡ１７６０および１７６２の出力が直結されることに留意されたい。このような直結は、ＰＡ１７６０および１７６２の出力の間に抵抗性、誘導性または容量性の最小の絶縁があるか、あるいはないことを意味する。すなわち、ＰＡ１７６０および１７６２の出力は、介在するコンポーネントなしに共に結合される。別法として、一実施形態では、ＰＡ１７６０および１７６２の出力は、低または最小インピーダンス接続の結果となるインダクタンスおよび／またはキャパシタンス、および／または、最小の絶縁および最小の電力損失の結果となる接続を通じて、間接的に共に結合される。別法として、ＰＡ１７６０および１７６２の出力は、ウィルキンソン、ハイブリッド結合器、変圧器、または既知のアクティブ結合器など、周知の結合技術を使用して結合される。一実施形態では、ＰＡ１７６０および１７６２は、統合された増幅および電力結合を単一の動作において提供する。一実施形態では、本明細書に記載した電力増幅器および／またはドライバの１つまたは複数は、多入力１出力（ＭＩＳＯ）電力増幅技術を使用して実装され、その実施例を図１７Ａ、１７Ｂおよび５１Ａ〜Ｈに図示する。
出力信号１７７０は、ベースバンド信号の所望のＩおよびＱ特性、ならびに、所望の出力電力レベルおよび周波数を有する信号を表す。ベクトル電力増幅器１７００の実施形態では、プルアップインピーダンス１７７８が、ベクトル電力増幅器１７００の出力と電源の間に結合される。他の実施形態では、インピーダンス整合ネットワーク１７８０が、ベクトル電力増幅器１７００の出力で結合される。本発明の電力増幅方法およびシステムによる出力ステージの実施形態を、さらに以下でセクション３．５において説明する。
ベクトル電力増幅器１７００の他の実施形態では、プロセス検出器が採用されて、増幅器の回路におけるいかなるプロセスおよび／または温度変動もが補償される。図１７の例示的実施形態では、例えば、プロセス検出器１７７２が任意選択により追加されて、ＰＡドライバ１７７４および１７７６における変動が監視される。
図１７Ａは、プロセス流れ図１６００を実装するベクトル電力増幅器の別の例示的実施形態１７００Ａを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。実施形態１７００Ａは、図１７の増幅器の多入力１出力（ＭＩＳＯ）実装を例示する。図１７Ａの実施形態では、ベクトル変調器１７５０および１７５２から出力された、定包絡線信号１７５４および１７５６が、ＭＩＳＯ ＰＡ１７９０に入力される。ＭＩＳＯ ＰＡ１７９０は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ１７９０は、図１７の実施形態に示すような素子１７６０、１７６２、１７７２、１７７４および１７７６、またはその機能的均等物を含む。別の実施形態では、ＭＩＳＯ ＰＡ１７９０は、図１７の実施形態に図示されない、プレドライバなど、他の素子を含んでもよい。さらに、ＭＩＳＯ ＰＡ１７９０は、図１７Ａに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ１７９０はいかなる数の入力を有することもできる。
図１７Ｂの実施形態１７００Ｂとして示す、実施形態１７００の別の実施形態では、任意選択の自己バイアス回路１７１８は、バイアスＡ、バイアスＢおよびバイアスＣにそれぞれ対応する、別々のバイアス制御信号１７１５、１７１７および１７１９を生成する。信号１７１５、１７１７および１７１９は、自己バイアス回路１７１８内で別々に生成されてもそうでなくてもよいが、図示のように別々に出力される。さらに、信号１７１５、１７１７および１７１９は、ＭＩＳＯ ＰＡ１７９０の異なるステージのために必要とされたバイアシングによって決定されるように関係付けられてもそうでなくてもよい。
図１８は、図１７の直接デカルト２分岐ＶＰＡの実施形態によるベクトル電力増幅器の別の例示的実施形態１８００を例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態は、より多くのあるいはより少ない任意選択のコンポーネントを有してもよい。
図１８の例示的実施形態では、十分な分解能およびサンプルレートのＤＡＣ１８２０が、図１７の実施形態のＤＡＣ１７３０、１７３２、１７３４および１７３６に取って代わる。ＤＡＣ１８２０は、ＤＡＣクロック１８１４によって制御される。
ＤＡＣ１８２０は、情報信号１８１０をＩおよびＱデータ伝達関数モジュール１７１６から受信する。情報信号１８１０は、図１７の実施形態における信号１７２０、１７２２、１７２４および１７２６と等しい情報内容を含む。
ＤＡＣ１８２０は、一度に単一のアナログ信号を出力してもよい。したがって、図１８に示すように、サンプルホールドアーキテクチャを使用してもよい。
図１８の実施形態では、ＤＡＣ１８２０は、アナログ信号１８２２、１８２４、１８２６および１８２８を、それぞれサンプルホールド回路１８３２、１８３４、１８３６および１８３８へ順次出力する。一実施形態では、ＤＡＣ１８２０は、図１７の実施形態のＤＡＣ１７３０、１７３２、１７３４および１７３６に取って代わるために、十分な分解能およびサンプルレートのものである。出力セレクタ１８１２は、出力信号１８２２、１８２４、１８２６および１８２８のうち、どれが出力のために選択されるかを決定する。
ＤＡＣ１８２０のＤＡＣクロック信号１８１４、出力セレクタ信号１８１２、およびサンプルホールドクロック１８３０Ａ〜Ｄおよび１８４０は、独立にするか、あるいは伝達関数モジュール１７１６に統合することができる、制御モジュールによって制御される。
一実施形態では、サンプルホールド回路１８３２、１８３４、１８３６および１８３８は、それらの各値をサンプルホールドし、クロック信号１８３０Ａ〜Ｄに従って、これらの値を第２のセットのサンプルホールド回路１８４２、１８４４、１８４６および１８４８へリリースする。例えば、Ｓ／Ｈ１８３２はその値をＳ／Ｈ１８４２へ、受信されたクロック信号１８３０Ａに従ってリリースする。同様に、サンプルホールド回路１８４２、１８４４、１８４６および１８４８は、受信されたアナログ値をホールドし、同時にこれらの値を補間フィルタ１８５２、１８５４、１８５６および１８５８へ、共通クロック信号１８４０に従ってリリースする。
別の実施形態では、Ｓ／Ｈ１８３２、１８３４、１８３６および１８３８を含む、単一のセットのＳ／Ｈ回路を採用することができる。したがって、Ｓ／Ｈ回路１８３２、１８３４、１８３６および１８３８は、アナログ値をＤＡＣ１８２０から受信し、それぞれがその受信された値を、独立したクロック１８３０Ａ〜Ｄに従ってサンプルホールドする。例えば、Ｓ／Ｈ１８３２は、クロック１８３０Ａによって制御され、クロック１８３０Ａは、Ｓ／Ｈ１８３４を制御するクロック１８３０Ｂと同期化されていなくてもよい。例えば、クロック１８３０Ａ〜Ｄの間の時間差を補償するために、ＤＡＣ１８２０は、信号１８２２、１８２４、１８２６および１８２８を、伝達関数モジュール１７１６によって計算された、適切に選択されたアナログ値と共に、Ｓ／Ｈ回路１８３２、１８３４、１８３６および１８３８へ出力する。
ベクトル電力増幅器１８００の他の態様は、実質的には、ベクトル電力増幅器１７００に関して上述したものに対応する。
図１８Ａは、直接デカルト２分岐ＶＰＡの実施形態によるベクトル電力増幅器の別の例示的実施形態１８００Ａを例示するブロック図である。任意選択のコンポーネントが破線で例示されるが、他の実施形態では、より多くのあるいはより少ないコンポーネントが任意選択であってもよい。実施形態１８００Ａは、図１８の実施形態１８００の多入力１出力（ＭＩＳＯ）実装である。
図１８Ａの実施形態では、ベクトル変調器１７５０および１７５２から出力された、定包絡線信号１７５４および１７５６が、ＭＩＳＯ ＰＡ１８６０に入力される。ＭＩＳＯ ＰＡ１８６０は、２入力１出力の電力増幅器である。一実施形態では、ＭＩＳＯ ＰＡ１８６０は、図１８の実施形態に示すような素子１７４４、１７４６、１７６０、１７６２および１７７２、またはその機能的均等物を含む。別の実施形態では、ＭＩＳＯ ＰＡ１８６０は、図１８の実施形態において図示されない、プレドライバなど、他の素子を含んでもよい。さらに、ＭＩＳＯ ＰＡ１８６０は、図１８Ａに示すような２入力ＰＡであることに限定されない。他の実施形態では、以下で図５１Ａ〜Ｈを参照してさらに説明するように、ＰＡ１８６０はいかなる数の入力を有することもできる。
図１８Ａの実施形態はさらに、図示のような単一または２つのレベルのＳ／Ｈ回路を有する、２つの異なるサンプルホールドアーキテクチャを例示する。この２つの実装は、図１８に関して上述したものである。
ベクトル電力増幅器１８００Ａの他の態様は、実質的には、ベクトル電力増幅器１７００および１８００に関して上述したものに相当する。
３．４）ＩおよびＱデータ−ベクトル変調器伝達関数
上述の実施形態のいくつかでは、ＩおよびＱデータ伝達関数が提供されて、受信されたＩおよびＱデータが、ベクトル変調および増幅の後続のステージのための振幅情報入力に変換される。例えば、図１７の実施形態では、ＩおよびＱデータ伝達関数モジュール１７１６は、ＩおよびＱ情報信号１７１０を処理して、信号ｒ（ｔ）の第１および第２の定包絡線成分１７５４および１７５６の同相および直交振幅情報信号１７２０、１７２２、１７２４および１７２６を生成する。続いて、ベクトル変調器１７５０および１７５２は、生成された振幅情報信号１７２０、１７２２、１７２４および１７２６を利用して、第１および第２の定包絡線成分信号１７５４および１７５６を作成する。他の実施例は、図７、８、１２および１３におけるモジュール７１０、７１２および１２１６を含む。これらのモジュールは、Ｉおよび／またはＱデータを、ベクトル変調および増幅の後続のステージのための振幅情報入力に変換するために、伝達関数を実装する。
本発明によれば、ＩおよびＱデータ伝達関数モジュールを、デジタル回路、アナログ回路、ソフトウェア、ファームウェア、またはそれらのいかなる組み合わせを使用して実装してもよい。
いくつかの要因は、本発明による伝達関数の実際の実装に影響を及ぼし、実施形態によって異なる。一態様では、選択されたＶＰＡの実施形態は、伝達関数および関連モジュールの振幅情報出力を左右する。例えば、ＣＰＣＰ２分岐ＶＰＡの実施形態１２００のＩおよびＱデータ伝達関数モジュール１２１６は、直接デカルト２分岐ＶＰＡの実施形態１７００のＩおよびＱデータ伝達関数モジュール１７１６とは、出力が異なることは明らかである。
別の態様では、伝達関数の複雑性は、ＶＰＡ実装によってサポートされる必要のある所望の変調方式によって異なる。例えば、サンプルクロック、ＤＡＣサンプルレートおよびＤＡＣ分解能は、所望の出力波形を構成するために、適切な伝達関数に従って選択される。
本発明によれば、伝達関数の実施形態を、サポートされた実施形態の間で望むようにスイッチする能力により、１つまたは複数のＶＰＡの実施形態をサポートするように設計してもよい。さらに、伝達関数の実施形態および関連モジュールを、複数の変調方式に対応するように設計することができる。例えば、本発明の実施形態を、複数の変調方式を（個別に、あるいは組み合わせて）サポートするように設計してもよく、これには、それに限定されないが、ＢＰＳＫ、ＱＰＳＫ、ＯＱＰＳＫ、ＤＰＳＫ、ＣＤＭＡ、ＷＣＤＭＡ、Ｗ−ＣＤＭＡ、ＧＳＭ、ＥＤＧＥ、ＭＰＳＫ、ＭＱＡＭ、ＭＳＫ、ＣＰＳＫ、ＰＭ、ＦＭ、ＯＦＤＭおよびマルチトーン信号が含まれることは、当業者には理解されよう。一実施形態では、変調方式は、伝達関数モジュールを介して構成可能および／またはプログラマブルであってもよい。
３．４．１）デカルト４分岐ＶＰＡ伝達関数
図１９は、デカルト４分岐ＶＰＡの実施形態による一実施例のＩおよびＱ伝達関数の実施形態を例示するプロセス流れ図１９００である。このプロセスは、同相データ成分および直交データ成分を受信することを含む、ステップ１９１０で開始する。図７Ａのデカルト４分岐ＶＰＡの実施形態では、例えば、これは、Ｉデータ伝達関数モジュール７１０がＩ情報信号７０２を受信すること、および、Ｑデータ伝達関数モジュール７１２がＱ情報信号７０４を受信することによって例示される。図７Ａの実施形態では、ＩおよびＱデータ伝達関数モジュール７１０および７１２は別々のコンポーネントとして例示されることに留意されたい。実装では、しかし、ＩおよびＱデータ伝達関数モジュール７１０および７１２は、別々であっても、単一のモジュールに結合されてもよい。
ステップ１９２０は、Ｉ成分の第１および第２のほぼ等しくかつ一定の包絡線成分の間の位相シフト角を計算することを含む。並行して、ステップ１９２０はまた、Ｑ成分の第１および第２のほぼ等しくかつ一定の包絡線成分の間の位相シフト角を計算することをも含む。上述のように、Ｉ成分の第１および第２の定包絡線成分は、Ｉ成分に対して適切に位相整合される。同様に、Ｑ成分の第１および第２の定包絡線成分は、Ｑ成分に対して適切に位相整合される。図７Ａの実施形態では、例えば、ステップ１９２０は、ＩおよびＱデータ伝達関数モジュール７１０および７１２によって行われる。
ステップ１９３０は、Ｉ成分の第１および第２の定包絡線成分に関連付けられた同相および直交振幅情報を計算することを含む。並行して、ステップ１９３０は、Ｑ成分の第１および第２の定包絡線成分に関連付けられた同相および直交振幅情報を計算することを含む。図７Ａの実施形態では、例えば、ステップ１９３０は、ＩおよびＱデータ伝達関数モジュール７１０および７１２によって行われる。
ステップ１９４０は、計算された振幅情報を後続のベクトル変調ステージへ出力することを含む。図７Ａの実施形態では、例えば、ＩおよびＱ伝達関数モジュール７１０および７１２は、振幅情報信号７２２、７２４、７２６および７２８を、ベクトル変調器７６０、７６２、７６４および７６６へ、ＤＡＣ７３０、７３２、７３４および７３６を通じて出力する。
図２０は、プロセス流れ図１９００を実装する、図７Ａの伝達関数モジュール７１０および７１２など、伝達関数モジュールの例示的実施形態２０００を例示するブロック図である。図２０の実施例では、伝達関数モジュール２０００は、ＩおよびＱデータ信号２０１０および２０１２を受信する。一実施形態では、ＩおよびＱデータ信号２０１０および２０１２は、図７Ａにおける信号７０２および７０４など、ベースバンド信号のＩおよびＱデータ成分を表す。
図２０を参照すると、一実施形態では、伝達関数モジュール２０００は、サンプリングクロック２０１４に従って、ＩおよびＱデータ信号２０１０および２０１２をサンプルする。サンプルされたＩおよびＱデータ信号は、伝達関数モジュール２０００のコンポーネント２０２０および２０２２によって、それぞれ受信される。コンポーネント２０２０および２０２２は、サンプルされたＩおよびＱデータ信号の大きさをそれぞれ測定する。一実施形態では、コンポーネント２０２０および２０２２は大きさ検出器である。
コンポーネント２０２０および２０２２は、測定されたＩおよびＱ大きさ情報を、伝達関数モジュール２０００のコンポーネント２０３０および２０３２へ、それぞれ出力する。一実施形態では、測定されたＩおよびＱ大きさ情報は、デジタル信号の形式である。Ｉ大きさ情報に基づいて、コンポーネント２０３０は、サンプルされたＩ信号の第１および第２の等しくかつ一定、あるいは、ほぼ等しくかつ一定の包絡線成分の間の位相シフト角φIを計算する。同様に、Ｑ大きさ情報に基づいて、コンポーネント２０３２は、サンプルされたＱ信号の第１および第２の等しくかつ一定、あるいは、ほぼ等しくかつ一定の包絡線成分の間の位相シフト角φQを計算する。この動作を、これからさらに説明するものとする。
図２０の実施形態では、φIおよびφQは、ＩおよびＱ大きさ信号の関数
Figure 0005486068
および
Figure 0005486068
として例示される。実施形態では、関数
Figure 0005486068
および
Figure 0005486068
は、それぞれベースバンドＩおよびＱ信号の相対的大きさに従って設定される。本発明の実施形態による
Figure 0005486068
および
Figure 0005486068
を、以下でさらにセクション３．４．４において説明する。
図２０を参照すると、コンポーネント２０３０および２０３２は、計算された位相シフト情報をコンポーネント２０４０および２０４２にそれぞれ出力する。位相シフト角φIに基づいて、コンポーネント２０４０は、サンプルされたＩ信号の第１および第２の定包絡線成分の同相および直交振幅情報を計算する。同様に、位相シフト角φQに基づいて、コンポーネント２０４２は、サンプルされたＱ信号の第１および第２の定包絡線成分の同相および直交振幅情報を計算する。対称性のため、本発明の実施形態では、計算は４つの値のみのために必要とされる。図２０の実施例では、これらの値は、図５において提供されたように、ｓｇｎ（Ｉ）×ＩUX、ＩUY、ＱUX、および、ｓｇｎ（Ｑ）×ＱUYとして例示される。
コンポーネント２０４０および２０４２は、計算された振幅情報を、ベクトル電力増幅器の後続のステージへ出力する。実施形態では、４つの計算された値の各々が、デジタル−アナログ変換器へ別々に出力される。図７Ａの実施形態に示すように、例えば、信号７２２、７２４、７２６および７２８は、それぞれＤＡＣ７３０、７３２、７３４および７３６へ別々に出力される。他の実施形態では、図８Ａおよび８Ｂに示すように、信号７２２、７２４、７２６および７２８は、単一のＤＡＣへ出力される。
３．４．２）ＣＰＣＰ２分岐ＶＰＡ伝達関数
図２１は、ＣＰＣＰ２分岐ＶＰＡの実施形態による一実施例のＩおよびＱ伝達関数の実施形態を例示するプロセス流れ図２１００である。このプロセスは、ベースバンド信号の同相（Ｉ）および直交（Ｑ）データ成分を受信することを含む、ステップ２１１０で開始する。図１２のＣＰＣＰ２分岐ＶＰＡの実施形態では、例えば、これは、ＩおよびＱデータ伝達関数モジュール１２１６がＩおよびＱ情報信号１２１０を受信することによって例示される。
ステップ２１２０は、受信されたＩおよびＱデータ成分の大きさ｜Ｉ｜および｜Ｑ｜を決定することを含む。
ステップ２１３０は、測定された｜Ｉ｜および｜Ｑ｜大きさに基づいて、ベースバンド信号の大きさ｜Ｒ｜を計算することを含む。一実施形態では、｜Ｒ｜は、｜Ｒ｜2＝｜Ｉ｜2＋｜Ｑ｜2となる。図１２の実施形態では、例えば、ステップ２１２０および２１３０は、受信された情報信号１２１０に基づいて、ＩおよびＱデータ伝達関数モジュール１２１６によって行われる。
ステップ２１４０は、測定された｜Ｉ｜および｜Ｑ｜大きさを正規化することを含む。一実施形態では、｜Ｉ｜および｜Ｑ｜が正規化されて、（図１０に示すような）Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅ信号が、｜Ｉclk_phase｜2＋｜Ｑclk_phase｜2＝定数となるように生成される。図１２の実施形態では、例えば、ステップ２１４０は、受信された情報信号１２１０に基づいて、ＩおよびＱデータ伝達関数モジュール１２１６によって行われる。
ステップ２１５０は、第１および第２の定包絡線成分に関連付けられた同相および直交振幅情報を計算することを含む。図１２の実施形態では、例えば、ステップ２１５０は、包絡線の大きさ｜Ｒ｜に基づいて、ＩおよびＱデータ伝達関数モジュール１２１６によって行われる。
ステップ２１６０は、生成されたＩｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅを（ステップ２１４０から）、かつ、計算された振幅情報を（ステップ２１５０から）、適切なベクトル変調器へ出力することを含む。図１２の実施形態では、例えば、ＩおよびＱデータ伝達関数モジュール１２１６は、情報信号１２２０、１２２２、１２２４および１２２６を、ベクトル変調器１２３８、１２６０および１２６２へ、ＤＡＣ１２３０、１２３２、１２３４および１２３６を通じて出力する。
図２２は、プロセス流れ図２１００を実装する、伝達関数モジュール（図１２のモジュール１２１６など）の例示的実施形態２２００を例示するブロック図である。図２２の実施例では、伝達関数モジュール２２００は、ＩおよびＱデータ信号２２１０を受信する。一実施形態では、ＩおよびＱデータ信号２２１０は、例えば、図１２の実施形態における信号１２１０など、ベースバンド信号のＩおよびＱ成分を含む。
一実施形態では、伝達関数モジュール２２００は、サンプリングクロック２２１２に従って、ＩおよびＱデータ信号２２１０をサンプルする。サンプルされたＩおよびＱデータ信号は、伝達関数モジュール２２００のコンポーネント２２２０によって受信される。コンポーネント２２２０は、サンプルされたＩおよびＱデータ信号の大きさ
Figure 0005486068
および
Figure 0005486068
を測定する。
測定された
Figure 0005486068
および
Figure 0005486068
大きさに基づいて、コンポーネント２２３０は、ベースバンド信号の大きさ｜Ｒ｜を計算する。一実施形態では、
Figure 0005486068
は、
Figure 0005486068
となる。
並行して、コンポーネント２２４０は、測定された
Figure 0005486068
および
Figure 0005486068
大きさを正規化する。一実施形態では、
Figure 0005486068
および
Figure 0005486068
が正規化されて、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅ信号が、｜Ｉｃｌｋ＿ｐｈａｓｅ｜2＋｜Ｑｃｌｋ＿ｐｈａｓｅ｜2＝定数となるように生成され、ただし、｜Ｉｃｌｋ＿ｐｈａｓｅ｜および｜Ｑｃｌｋ＿ｐｈａｓｅ｜は、
Figure 0005486068
および
Figure 0005486068
の正規化された大きさを表す。典型的には、定数が値Ａを有するならば、測定された
Figure 0005486068
および
Figure 0005486068
大きさは共に量
Figure 0005486068
によって除算される。
コンポーネント２２５０は、計算された
Figure 0005486068
大きさをコンポーネント２２３０から受信し、それに基づいて、第１および第２の定包絡線成分の間の位相シフト角Φを計算する。計算された位相シフト角Φを使用して、コンポーネント２２５０は次いで、第１および第２の定包絡線成分に関連付けられた同相および直交振幅情報を計算する。
図２２の実施形態では、位相シフト角φは、計算された大きさ
Figure 0005486068
の関数
Figure 0005486068
として例示される。
図２２を参照すると、コンポーネント２２４０および２２５０は、正規化された｜Ｉｃｌｋ＿ｐｈａｓｅ｜および｜Ｑｃｌｋ＿ｐｈａｓｅ｜大きさ情報、および、計算された振幅情報を、適切なベクトル変調器への入力のために、ＤＡＣへ出力する。実施形態では、出力値は別々にデジタル−アナログ変換器へ出力される。図１２の実施形態に示すように、例えば、信号１２２０、１２２２、１２２４および１２２６は別々に、ＤＡＣ１２３０、１２３２、１２３４および１２３６へそれぞれ出力される。他の実施形態では、図１３および１３Ａに示すように、信号１２２０、１２２２、１２２４および１２２６は単一のＤＡＣへ出力される。
３．４．３）直接デカルト２分岐伝達関数
図２３は、直接デカルト２分岐ＶＰＡの実施形態による一実施例のＩおよびＱ伝達関数の実施形態を例示するプロセス流れ図２３００である。このプロセスは、ベースバンド信号の同相（Ｉ）および直交（Ｑ）データ成分を受信することを含む、ステップ２３１０で開始する。図１７の直接デカルト２分岐ＶＰＡの実施形態では、例えば、これは、ＩおよびＱデータ伝達関数モジュール１７１６がＩおよびＱ情報信号１７１０を受信することによって例示される。
ステップ２３２０は、受信されたＩおよびＱデータ成分の大きさ｜Ｉ｜および｜Ｑ｜を決定することを含む。
ステップ２３３０は、測定された｜Ｉ｜および｜Ｑ｜大きさに基づいて、ベースバンド信号の大きさ｜Ｒ｜を計算することを含む。一実施形態では、｜Ｒ｜は、｜Ｒ｜2＝｜Ｉ｜2＋｜Ｑ｜2となる。図１７の実施形態では、例えば、ステップ２３２０および２３３０は、受信された情報信号１７１０に基づいて、ＩおよびＱデータ伝達関数モジュール１７１６によって行われる。
ステップ２３４０は、測定された｜Ｉ｜および｜Ｑ｜大きさに基づいて、ベースバンド信号の位相シフト角θを計算することを含む。一実施形態では、θは、
Figure 0005486068
となり、ＩおよびＱの符号がθの象限を決定する。図１７の実施形態では、例えば、ステップ２３４０は、情報信号１７１０において受信されたＩおよびＱデータ成分に基づいて、ＩおよびＱデータ伝達関数モジュール１７１６によって行われる。
ステップ２３５０は、ベースバンド信号の第１および第２の定包絡線成分に関連付けられた同相および直交振幅情報を計算することを含む。図１７の実施形態では、例えば、ステップ２３５０は、以前に計算された大きさ｜Ｒ｜および位相シフト角θに基づいて、ＩおよびＱデータ伝達関数モジュール１７１６によって行われる。
ステップ２３６０は、計算された振幅情報を、適切なベクトル変調器への入力のために、ＤＡＣへ出力することを含む。図１７の実施形態では、例えば、ＩおよびＱデータ伝達関数モジュール１７１６は、情報信号１７２０、１７２２、１７２４および１７２６を、ベクトル変調器１７５０および１７５２へ、ＤＡＣ１７３０、１７３２、１７３４および１７３６を通じて出力する。他の実施形態では、信号１７２０、１７２２、１７２４および１７２６は、図１８および１８Ａに示すように、単一のＤＡＣへ出力される。
図２４は、プロセス流れ図２３００を実装する伝達関数モジュールの例示的実施形態２４００を例示するブロック図である。図２４の実施例では、伝達関数モジュール２４００（伝達関数モジュール１７１６など）は、図１７における信号１７１０など、ＩおよびＱデータ信号２４１０を受信する。一実施形態では、ＩおよびＱデータ信号２４１０は、ベースバンド信号のＩおよびＱデータ成分を含む。
一実施形態では、伝達関数モジュール２４００は、サンプリングクロック２４１２に従って、ＩおよびＱデータ信号２４１０をサンプルする。サンプルされたＩおよびＱデータ信号は、伝達関数モジュール２４００のコンポーネント２４２０によって受信される。コンポーネント２４２０は、サンプルされたＩおよびＱデータ信号の大きさ
Figure 0005486068
および
Figure 0005486068
を測定する。
測定された
Figure 0005486068
および
Figure 0005486068
大きさに基づいて、コンポーネント２４３０は、大きさ
Figure 0005486068
を計算する。一実施形態では、
Figure 0005486068
は、
Figure 0005486068
となる。
並行して、コンポーネント２４４０は、ベースバンド信号の位相シフト角θを計算する。一実施形態では、θは、
Figure 0005486068
となり、ただし、ＩおよびＱの符号がθの象限を決定する。
コンポーネント２４５０は、計算された
Figure 0005486068
大きさをコンポーネント２４３０から受信し、それに基づいて、第１および第２の定包絡線成分信号の間の位相シフト角Φを計算する。図２４の実施形態では、位相シフト角φは、計算された大きさ
Figure 0005486068
の関数
Figure 0005486068
として例示される。これを、さらにセクション３．４．４において説明する。
並行して、コンポーネント２４５０は、計算された位相シフト角θをコンポーネント２４４０から受信する。Φおよびθの関数として、コンポーネント２４５０は次いで、第１および第２の定包絡線成分を生成するベクトル変調器入力について、同相および直交振幅情報を計算する。一実施形態では、ベクトル変調器に供給された同相および直交振幅情報は、（１８）において提供された方程式によるものである。
コンポーネント２４５０は、計算された振幅情報を、ベクトル電力増幅器の後続のステージへ出力する。実施形態では、これらの出力値は、デジタル−アナログ変換器へ別々に出力される。図１７の実施形態に示すように、例えば、信号１７２０、１７２２、１７２４および１７２６は、それぞれＤＡＣ１７３０、１７３２、１７３４および１７３６へ、別々に出力される。他の実施形態では、図１８および１８Ａに示すように、信号１７２０、１７２２、１７２４および１７２６は単一のＤＡＣへ出力される。
３．４．４）大きさ−位相シフト変換
図２０のｆ（｜Ｉ｜）、ｆ（｜Ｑ｜）、ならびに、図２２および２４のｆ（｜Ｒ｜）の実施形態を、これからさらに説明するものとする。
本発明によれば、フーリエ級数およびフーリエ変換によって表すことができるいかなる周期波形も、２つ以上の定包絡線信号に分解することができる。
以下に、正弦および方形波形についての２つの実施例が提供される。
３．４．４．１）正弦波信号のための大きさ−位相シフト変換
時変複素包絡線正弦波信号ｒ（ｔ）を考察する。時間領域では、これを以下のように表すことができる。
ｒ（ｔ）＝Ｒ（ｔ）ｓｉｎ（ωｔ＋δ（ｔ）） （２０）
ただし、Ｒ（ｔ）は、時間ｔでの信号の包絡線の大きさを表し、δ（ｔ）は、時間ｔでの信号の位相シフト角を表し、ωは、ラジアン／秒による信号の周波数を表す。
いずれかの時刻ｔに、信号ｒ（ｔ）を、２つの適切に位相整合された、等しくかつ一定、あるいは、ほぼ等しくかつ一定の包絡線信号の和によって得ることができることを検証することができる。すなわち、２つの定包絡線信号の間で適切に選択された位相シフト角Φ（ｔ）について、以下であることが分かる。
Ｒ（ｔ）ｓｉｎ（ωｔ＋δ（ｔ））＝Ａｓｉｎ（ωｔ）＋Ａｓｉｎ（ωｔ＋φ（ｔ）） （２１）
位相シフト角Φ（ｔ）は、以下の説明において、Ｒ（ｔ）の関数として導出される。これは、正弦波信号のための大きさ−位相シフト変換に相当する。
正弦三角恒等式（ｓｉｎｅ ｔｒｉｇｏｎｏｍｅｔｒｉｃ ｉｄｅｎｔｉｔｙ）を用いて、方程式（２１）を、以下のように書き換えることができる。
Ｒ（ｔ）ｓｉｎ（ωｔ＋δ（ｔ））＝Ａｓｉｎ（ωｔ）＋Ａｓｉｎ（ωｔ）ｃｏｓφ（ｔ）＋Ａｓｉｎ（φ（ｔ））ｃｏｓωｔ、 （２２）
⇒Ｒ（ｔ）ｓｉｎ（ωｔ＋δ（ｔ））＝Ａｓｉｎ（φ（ｔ））ｃｏｓωｔ＋Ａ（１＋ｃｏｓφ（ｔ））ｓｉｎωｔ。
方程式（２２）から、信号ｒ（ｔ）が同相成分および直交成分の和として書かれることに留意されたい。したがって、包絡線の大きさＲ（ｔ）を以下のように書くことができる。
Figure 0005486068
方程式（２３）は、信号ｒ（ｔ）の包絡線の大きさＲ（ｔ）を、信号ｒ（ｔ）の２つの定包絡線成分の間の位相シフト角Φ（ｔ）に関係付ける。これらの定包絡線成分は、等しいかあるいはほぼ等しい包絡線の大きさＡを有し、これは典型的には１に正規化される。
逆に、方程式（２３）から、位相シフト角Φ（ｔ）をＲ（ｔ）の関数として以下のように書くことができる。
Figure 0005486068
方程式（２４）は、正弦波信号の場合の大きさ−位相シフト変換を表し、図２６に例示される。
３．４．４．２）方形波信号のための大きさ−位相シフト変換
図２８は、本発明の実施形態による２つの定包絡線方形波信号の結合を例示する。図２８では、信号２８１０および２８２０は、周期Ｔ、デューティサイクルγＴ（０＜γ＜１）、および、包絡線の大きさＡ１およびＡ２をそれぞれ有する、定包絡線信号である。
信号２８３０は、信号２８１０および２８２０を結合した結果、生じる。本発明の実施形態によれば、信号２８３０は、信号２８１０および２８２０の積に等しいかあるいはほぼ等しい大きさを有するようになる。すなわち、信号２８３０は、信号２８１０または２８２０のいずれかがゼロの大きさを有するときは常にゼロの大きさを有するようになり、信号２８１０および２８２０の両方がゼロでない大きさを有するとき、ゼロでない大きさを有するようになる。
さらに、信号２８３０は、パルス幅変調された信号を表す。すなわち、信号２８３０の包絡線の大きさは、信号の１周期の間の信号２８３０のパルス幅によって決定される。より具体的には、信号２８３０の包絡線の大きさは、信号２８３０の曲線の下の領域に等しいかあるいは実質的にそうである。
図２８を参照すると、信号２８１０および２８２０は、互いに対して時間シフトｔ’だけ時間シフトされるように図示される。等価的には、信号２８１０および２８２０は、互いに対して位相シフト角
Figure 0005486068
ラジアンだけ位相シフトされる。
なお、図２８を参照すると、図２８における信号２８３０の包絡線の大きさＲは、以下によって与えられることに留意されたい。
Ｒ＝Ａ1×Ａ2×（γＴ−ｔ’） （２５）
したがって、以下によって、ΦがＲに関係付けられることを推論することができる。
Figure 0005486068
方程式（２６）から、Φ＝０であるとき、ＲはγＡ１Ａ２という最大値であることに留意されたい。すなわち、２つの定包絡線信号が互いに同相であるとき、包絡線の大きさは最大である。
典型的な実装では、信号２８１０および２８２０は正規化され、等しいかあるいはほぼ等しい包絡線の大きさ１を有する。さらに、信号２８１０および２８２０は典型的には、０．５のデューティサイクルを有する。したがって、方程式（２６）は以下のように約分される。
Figure 0005486068
方程式（２７）は、正規化され、等しいかあるいはほぼ等しい包絡線の大きさの方形波信号の場合の大きさ−位相シフト変換を例示する。方程式（２７）を図２６に例示する。
３．４．５）波形歪み補償
ある実施形態では、大きさ−位相シフト変換は、理論的あるいは実際的に望むように厳密に実装されない場合がある。実際に、導出された大きさを、最適（または、少なくとも改善された）動作のための位相シフト変換に合わせて調整あるいは調節することを必要とする、いくつかの要因が存在する場合がある。実際のところ、位相および振幅誤差がベクトル変調回路において存在する場合があり、ゲインおよび位相アンバランスがベクトル電力増幅器分岐において起こる可能性があり、歪みがＭＩＳＯ増幅器自体において存在する場合があり、これには、それに限定されないが、本明細書に記載したＭＩＳＯ増幅器内の単一回路ノードでトランジスタ出力を直結することによって導入された誤差が含まれる。これらの要因の各々は、単独で、あるいは組み合わせで、所望の出力信号ｒ（ｔ）からの偏差の結果となる出力波形歪みの一因となる。出力波形歪みがシステム設計要件を超えるとき、波形歪み補償が必要となる場合がある。
図２５は、フェーザ信号表現を用いて、信号への波形歪みの影響を例示する。図２５では、
Figure 0005486068
は、所望の信号ｒ（ｔ）のフェーザ表現を表す。図２５の実施例では、波形歪みは、実際の出力フェーザを、ｒ（ｔ）からフェーザ誤差領域内のいかなるところにも変化させる可能性がある。例示的フェーザ誤差領域を図２５に例示し、これは最大誤差ベクトルの大きさに等しいかあるいはほぼ等しい。フェーザ
Figure 0005486068
および
Figure 0005486068
は、所望のｒ（ｔ）から偏差する潜在的出力フェーザの例を表す。
本発明の実施形態によれば、波形歪みを、システムの製造中、および／または、リアルタイムまたは非リアルタイムの動作において、測定、計算あるいは推定することができる。図５４Ａおよび図５５は、フェーザ誤差測定および訂正のために使用することができる方法の実施例である。これらの波形歪みを、システムにおける様々なポイントで補償あるいは低減することができる。例えば、分岐増幅器の間の位相誤差を、伝達関数内で、アナログ電圧オフセットをベクトル変調回路に印加すること、および／または、図５８、５９および６０に例示した実施例のシステムに図示するような、リアルタイムまたは非リアルタイムのフィードバック技術を使用することによって、調整することができる。同様に、分岐増幅アンバランスを、伝達関数内で、アナログ電圧オフセットをベクトル変調回路に印加すること、および／または、図５８、５９および６０に図示したような、リアルタイムまたは非リアルタイムのフィードバック技術を使用することによって、調整することができる。図５８、５９および６０に例示したシステムでは、例えば、波形歪み調整は、図６０に例示するように、差動分岐振幅測定回路６０２４および差動分岐位相測定回路６０２６を使用して行われ、これらは、差動分岐振幅信号５９５０および差動分岐位相信号５９４８をそれぞれ提供する。これらの信号はＡ／Ｄ変換器５７３２へ、入力信号セレクタ５９４６によって入力され、Ａ／Ｄ変換器５７３２によって生成された値は、デジタル制御モジュール５６００に入力される。デジタル制御モジュール５６０２は、Ａ／Ｄ変換器５７３２によって生成された値を使用し、調整あるいはオフセットされた値を計算して、位相調整のための制御電圧をベクトル変調回路５９２２、５９２４、５９２６および５９２８へ、かつ、振幅調整のための制御電圧をゲインバランス制御回路６０１６へ提供する。図５８では、これらの制御電圧は、ゲインバランス制御信号５７４９および位相バランス制御信号５７５１を使用して例示される。上述のフィードバック手法はまた、システム振幅および位相誤差が指定された許容度内にとどまることを保証することによって、プロセス変動、温度変動、ＩＣパッケージの変動、および回路基板の変動を補償する。追加の実施例のフィードバックおよびフィードフォワード誤差測定および補償技術を、さらにセクション４．１．２において説明する。
他の実施形態では、測定、計算、あるいは推定された波形歪みは、電力増幅器の伝達関数ステージで補償される。この手法では、伝達関数が、測定、計算、かつ／または推定された波形歪みを考慮に入れ、訂正するように設計される。図７８は、ＶＰＡの分岐における振幅および位相誤差の存在下の大きさ−位相シフト変換の数学的導出を例示する。図７８の方程式（２８）は、例示的実施形態において位相および振幅誤差の両方を考慮に入れる。図７８の
Figure 0005486068
は、例えば、図２５の
Figure 0005486068
または
Figure 0005486068
のいずれかを表すことができることに留意されたい。方程式（２８）は、ＶＰＡ分岐の振幅Ａ１およびＡ２が異なる可能性があること、および、各分岐が各位相誤差φｅ１（ｔ）およびφｅ２（ｔ）を含む可能性があることを仮定する。参照のため、論理的に完全なシステムでは、Ａ１＝Ａ２かつφｅ１（ｔ）＝φｅ２（ｔ）＝０である。δ（ｔ）は、入力ベクトルＩ（ｔ）およびＱ（ｔ）の符号値に基づいて、象限によって調整される。したがって、振幅または位相誤差がなければ、
Figure 0005486068
に対応するフェーザは、図２５の所望のフェーザ
Figure 0005486068
に整合される。
いくつかの実施形態では、実際のところは、
Figure 0005486068
に対応するフェーザの振幅および位相成分が、所望のフェーザ
Figure 0005486068
と比較されて、システム振幅および位相誤差偏差が生成される。所望のフェーザ
Figure 0005486068
からのこれらの振幅および位相誤差偏差を、図２５に示すように、システム伝達関数において補償することができる。一実施形態では、Ａ１およびＡ２を実質的に等しくすることができ、ベクトル変調回路への制御入力を適切に調整することによって、φｅ１（ｔ）およびφｅ２（ｔ）を最小にすることができる。一実施形態では、図５７に例示するように、これはデジタル制御モジュールによって行われ、デジタル制御モジュールは、デジタル−アナログ変換器ＤＡＣ＿０１、ＤＡＣ＿０２、ＤＡＣ＿０３およびＤＡＣ＿０４を使用して、制御入力をベクトル変調回路に提供する。
したがって、方程式（２８）など、方程式を使用して、いずれかの時刻に、Ａ１およびＡ２ならびにφｅ１（ｔ）およびφｅ２（ｔ）の値に基づいて、結果として生じるフェーザを計算することができるという事実を踏まえると、伝達関数修正を行って、システム誤差を補償することができ、このような伝達関数修正は、本明細書に含まれた教示に基づいて、当業者には明らかになるであろう。システム誤差を補償するために誤差テーブルおよび／または数学関数を生成するための例示的方法を、セクション４．１．２において説明する。これらの波形歪み訂正および補償技術を、デジタルまたはアナログ領域のいずれかにおいて実装することができることは、当業者には明らかになり、このような技術の実装は、本明細書に含まれた教示に基づいて、当業者には明らかになるであろう。
３．５）出力ステージ
本発明の実施形態の一態様は、ベクトル電力増幅器（ＶＰＡ）の出力ステージでの成分信号の加算にある。これは例えば図７において示され、図７では、ＰＡ７７０、７７２、７７４および７７６の出力が加算される。これは同様に、例えば、図８、１２、１３、１７および１８において示される。ＶＰＡの出力を結合するための様々な実施形態を、本明細書で説明する。以下はＶＰＡとの関連で説明されるが、以下の教示は一般にいかなる応用例におけるいかなるアクティブデバイスの出力の結合または加算にも適用されることを理解されたい。
図２９は、本発明の一実施形態によるベクトル電力増幅器出力ステージの実施形態２９００を例示する。出力ステージ２９００は、複数のベクトル変調器信号２９１０−｛１，．．．，ｎ｝が複数の対応する電力増幅器（ＰＡ）２９２０−｛１，．．．，ｎ｝に入力されることを含む。上述のように、信号２９１０−｛１，．．．，ｎ｝は、ベクトル電力増幅器の所望の出力信号の成分信号を表す。
図２９の実施例では、ＰＡ２９２０−｛１，．．．，ｎ｝は、入力信号２９１０−｛１，．．．，ｎ｝を等しく増幅するか、あるいはほぼ等しく増幅して、増幅された出力信号２９３０−｛１，．．．，ｎ｝を生成する。増幅された出力信号２９３０−｛１，．．．，ｎ｝は、加算ノード２９４０で共に直結される。本発明のこの実施例の実施形態によれば、加算ノード２９４０は、例えば、電力結合器など、結合または絶縁素子を含まない。図２９の実施形態では、加算ノード２９４０は、ゼロインピーダンス（または、ほぼゼロインピーダンス）の導線である。したがって、結合素子を採用する従来のシステムとは異なり、本発明のこの実施形態による出力信号の結合は、最小の電力損失を受ける。
別の態様では、本発明の出力ステージの実施形態を、多入力１出力（ＭＩＳＯ）電力増幅器を使用して実装することができる。
別の態様では、所望の出力電力レベルに従って出力ステージ電流を制御することによって、増幅器の電力効率を増大させるように、本発明の出力ステージの実施形態を制御することができる。
以下においては、本発明のＶＰＡの実施形態による様々な出力ステージの実施形態が、セクション３．５．１において提供される。セクション３．５．２では、本発明のあるＶＰＡの実施形態の電力効率を増大させるための、出力ステージ電流整形関数の実施形態が提示される。セクション３．５．３では、本発明のある出力ステージの実施形態のために利用される場合のある、出力ステージ保護技術の実施形態を説明する。
３．５．１）出力ステージの実施形態
図３０は、本発明の一実施形態による電力増幅器（ＰＡ）出力ステージの実施形態３０００を例示するブロック図である。出力ステージの実施形態３０００は、複数のＰＡ分岐３００５−｛１，．．．，ｎ｝を含む。各ベクトル変調器から入ってくる信号３０１０−｛１，．．．，ｎ｝は、出力ステージ３０００のための入力を表す。本発明のこの実施形態によれば、信号３０１０−｛１，．．．，ｎ｝は、電力増幅器の所望の出力信号の等しくかつ一定、あるいは、ほぼ等しくかつ一定の包絡線成分信号を表す。
ＰＡ分岐３００５−｛１，．．．，ｎ｝は、等しいかあるいはほぼ等しい電力増幅を各信号３０１０−｛１，．．．，ｎ｝に適用する。一実施形態では、ＰＡ分岐３００５−｛１，．．．，ｎ｝を通じた電力増幅レベルは、所望の出力信号の電力レベル要件に従って設定される。
図３０の実施形態では、ＰＡ分岐３００５−｛１，．．．，ｎ｝はそれぞれ、電力増幅器３０４０−｛１，．．．，ｎ｝を含む。他の実施形態では、図３０に例示するような、ドライバ３０３０−｛１，．．．，ｎ｝およびプレドライバ３０２０−｛１，．．．，ｎ｝もまた、ＰＡ分岐において電力増幅器素子より前に追加されてもよい。実施形態では、ドライバおよびプレドライバは、必要とされた出力電力レベルが単一の増幅ステージにおいて達成されない場合があるときは常に採用される。
所望の出力信号を生成するため、ＰＡ分岐３００５−｛１，．．．，ｎ｝の出力が加算ノード３０５０で直結される。加算ノード３０５０は、結合された出力の間に絶縁をわずかにもたらすか、あるいはもたらさない。さらに、加算ノード３０５０は、比較的無損失の加算ノードを表す。したがって、ＰＡ３０４０−｛１，．．．，ｎ｝の出力の加算において、最小の電力損失を受ける。
出力信号３０６０は、出力ステージ３０００の所望の出力信号を表す。図３０の実施形態では、出力信号３０６０は、負荷インピーダンス３０７０を介して測定される。
図３１は、本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態３１００を例示するブロック図である。図３０の実施形態と同様に、出力ステージ３１００は、複数のＰＡ分岐３１０５−｛１，．．．，ｎ｝を含む。ＰＡ分岐３１０５−｛１，．．．，ｎ｝の各々は、プレドライバ３０２０−｛１，．．．，ｎ｝、ドライバ３０３０−｛１，．．．，ｎ｝、および電力増幅器３０４０−｛１，．．．，ｎ｝によって表される、複数の電力増幅ステージを含む場合がある。出力ステージの実施形態３１００はさらに、各電力増幅ステージの出力で結合されたプルアップインピーダンスを含んで、そのステージのバイアシングを提供する。例えば、プルアップインピーダンス３１２５−｛１，．．．，ｎ｝および３１３５−｛１，．．．，ｎ｝はそれぞれ、プレドライバおよびドライバステージ出力を、電源または独立したバイアス電源に結合する。同様に、プルアップインピーダンス３１４５は、ＰＡステージ出力を電源または独立したバイアス電源に結合する。本発明のこの実施形態によれば、プルアップインピーダンスは、この出力ステージの実施形態の効率には影響を及ぼす場合があるが、動作には必ずしも影響を及ぼすとは限らない場合のある、任意選択のコンポーネントを表す。
図３２は、本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態３２００を例示するブロック図である。図３０の実施形態と同様に、出力ステージ３２００は、複数のＰＡ分岐３２０５−｛１，．．．，ｎ｝を含む。ＰＡ分岐３２０５−｛１，．．．，ｎ｝の各々は、プレドライバ３０２０−｛１，．．．，ｎ｝、ドライバ３０３０−｛１，．．．，ｎ｝、および電力増幅器３０４０−｛１，．．．，ｎ｝によって表される、複数の電力増幅ステージを含む場合がある。出力ステージの実施形態３２００はまた、各電力増幅ステージの出力で結合されたプルアップインピーダンスを含んで、そのステージの適切なバイアシングを達成する。さらに、出力ステージの実施形態３２００は、各電力増幅ステージの出力で結合された整合インピーダンスを含んで、そのステージからの電力伝達を最大にする。例えば、整合インピーダンス３２１０−｛１，．．．，ｎ｝および３２２０−｛１，．．．，ｎ｝はそれぞれ、プレドライバおよびドライバステージ出力に結合される。同様に、整合インピーダンス３２４０は、ＰＡステージ出力で結合される。整合インピーダンス３２４０は、加算ノード３２５０の後に続くＰＡ出力ステージに結合されることに留意されたい。
図３０〜３２の上述の実施形態では、ＰＡステージ出力は加算ノードでの直結によって結合される。例えば、図３０の実施形態では、ＰＡ分岐３００５−｛１，．．．，ｎ｝の出力は、加算ノード３０５０で共に結合される。加算ノード３０５０は、結合された出力の間に最小の絶縁をもたらす、ほぼゼロインピーダンスの導線である。類似の出力ステージ結合を、図３１および３２に示す。本発明のある実施形態では、図３０〜３２の実施形態、または、後に以下で説明する実施形態に示すような出力結合は、ある出力ステージ保護手段を利用する場合があることに留意されたい。これらの保護手段を、ＰＡ分岐の異なるステージで実装してもよい。さらに、必要とされる保護手段のタイプは、ＰＡ実装特有のものであってもよい。本発明の一実施形態による出力ステージ保護のさらなる考察を、セクション３．５．３において提供する。
図３３は、本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態３３００を例示するブロック図である。図３０の実施形態と同様に、出力ステージ３３００は、複数のＰＡ分岐３３０５−｛１，．．．，ｎ｝を含む。ＰＡ分岐３３０５−｛１，．．．，ｎ｝の各々は、プレドライバ３０２０−｛１，．．．，ｎ｝、ドライバ３０３０−｛１，．．．，ｎ｝、および電力増幅器３０４０−｛１，．．．，ｎ｝によって表される、複数の電力増幅ステージを含む場合がある。出力ステージの実施形態３３００はまた、各電力増幅ステージの出力で結合されたプルアップインピーダンス３１２５−｛１，．．．，ｎ｝、３１３５−｛１，．．．，ｎ｝、および３１４５を含んで、そのステージの適切なバイアシングを達成してもよい。加えて、出力ステージの実施形態３３００は、各電力増幅ステージの出力で結合された整合インピーダンス３２１０−｛１，．．．，ｎ｝、３２２０−｛１，．．．，ｎ｝、および３２４０を含んで、そのステージからの電力伝達を最大にしてもよい。さらに、出力ステージの実施形態３３００は、自己バイアス信号３３１０を、各ＰＡ分岐３３０５−｛１，．．．，ｎ｝のＰＡステージ入力で結合された、自己バイアスモジュール３３４０から受信する。自己バイアスモジュール３３１０は、ＰＡ３０４０−｛１，．．．，ｎ｝のバイアスを制御する。一実施形態では、自己バイアス信号３３４０は、所望の出力電力レベルおよび出力波形の信号包絡線に従って、ＰＡステージを通じて、電流フローの量を制御する。自己バイアス信号の動作および自己バイアスモジュールのさらなる説明を、以下でセクション３．５．２において提供する。
図３４は、本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態３４００を例示するブロック図である。図３０の実施形態と同様に、出力ステージ３４００は、複数のＰＡ分岐３４０５−｛１，．．．，ｎ｝を含む。ＰＡ分岐３４０５−｛１，．．．，ｎ｝の各々は、プレドライバ３０２０−｛１，．．．，ｎ｝、ドライバ３０３０−｛１，．．．，ｎ｝、および電力増幅器３０４０−｛１，．．．，ｎ｝によって表される、複数の電力増幅ステージを含む場合がある。出力ステージの実施形態３４００はまた、各電力増幅ステージの出力で結合されたプルインピーダンス３１２５−｛１，．．．，ｎ｝、３１３５−｛１，．．．，ｎ｝、および３１４５を含んで、そのステージの所望のバイアシングを達成してもよい。加えて、出力ステージの実施形態３４００は、各電力増幅ステージの出力で結合された整合インピーダンス３２１０−｛１，．．．，ｎ｝、３２２０−｛１，．．．，ｎ｝、および３２４０を含んで、そのステージからの電力伝達を最大にしてもよい。さらに、出力ステージの実施形態３４００は、各ＰＡ分岐｛１，．．．，ｎ｝のＰＡステージ入力で結合された複数の高調波制御回路ネットワーク３４１０−｛１，．．．，ｎ｝を含む。高調波制御回路ネットワーク３４１０−｛１，．．．，ｎ｝は、直列または並列で結合された、複数の抵抗、キャパシタンス、および／または誘導素子、および／またはアクティブデバイスを含む場合がある。本発明の一実施形態によれば、高調波制御回路ネットワーク３４１０−｛１，．．．，ｎ｝は、電力増幅器の出力周波数スペクトルを制御するための高調波制御機能を提供する。一実施形態では、高調波制御回路ネットワーク３４１０−｛１，．．．，ｎ｝は、加算された出力スペクトルにおける基本波へのエネルギー伝達が増大されるが、出力波形の高調波部分（ｈａｒｍｏｎｉｃ ｃｏｎｔｅｎｔ）が低減されるように、選択される。本発明の実施形態による高調波制御のさらなる説明を、以下でセクション３．６において提供する。
図３５は、本発明による別の電力増幅器（ＰＡ）出力ステージの実施形態３５００を例示するブロック図である。出力ステージの実施形態３５００は、図３２の出力ステージの実施形態３２００に相当する差動出力を表す。実施形態３５００では、ＰＡステージ出力３５１０−｛１，．．．，ｎ｝は連続的に結合されて、２つの集合信号（ａｇｇｒｅｇａｔｅ ｓｉｇｎａｌｓ）の結果となる。この２つの集合信号は次いで、負荷インピーダンスを介して結合され、それにより、電力増幅器の出力に、２つの集合信号の間の差を表すようにさせる。図３５を参照すると、集合信号３５１０および３５２０は負荷インピーダンス３５３０を介して結合される。電力増幅器の出力は、負荷インピーダンス３５３０を介して、ノード３５４０および３５５０の間の電圧差として測定される。実施形態３５００によれば、２つの集合信号が互いに対して１８０度異相であるとき、電力増幅器の最大出力が得られる。逆に、２つの集合信号が互いに対して同相であるとき、最小出力電力の結果となる。
図３６は、本発明による別の出力ステージの実施形態３６００を例示するブロック図である。図３０の実施形態と同様に、出力ステージ３６００は、複数のＰＡ分岐３６０５−｛１，．．．，ｎ｝を含む。ＰＡ分岐｛１，．．．，ｎ｝の各々は、プレドライバ３０２０−｛１，．．．，ｎ｝、ドライバ３０３０−｛１，．．．，ｎ｝、および電力増幅器（ＰＡ）３６２０−｛１，．．．，ｎ｝によって表される、複数の電力増幅ステージを含む場合がある。
実施形態３６００によれば、ＰＡ３６２０−｛１，．．，ｎ｝はスイッチング電力増幅器を含む。図３６の実施例では、電力増幅器３６２０−｛１，．．．，ｎ｝は、ｎｐｎバイポーラ接合トランジスタ（ＢＪＴ）素子Ｑ１、．．．、Ｑｎを含む。ＢＪＴ素子Ｑ１、．．．、Ｑｎは、共通のコレクタノードを有する。図３６を参照すると、ＢＪＴ素子Ｑ１、．．．、Ｑｎのコレクタ端子が共に結合されて、加算ノード３６４０が提供される。ＢＪＴ素子Ｑ１、．．．、Ｑｎのエミッタ端子は接地ノードに結合されるが、ＢＪＴ素子Ｑ１、．．．、Ｑｎのベース端子は、ＰＡステージへの入力端子を提供する。
図３７は、方形波入力信号に応答した、実施形態３６００のＰＡステージの出力信号を例示する（図３６に関係する）一実施例である。例示を容易にするため、２分岐ＰＡステージを考察する。図３７の実施例では、方形波信号３７３０および３７４０がそれぞれＢＪＴ素子３７１０および３７２０に入力される。ＢＪＴ素子３７１０または３７２０のいずれかがオンになるとき、加算ノード３７５０が接地に短絡されることに留意されたい。したがって、入力信号３７３０または３７４０のいずれかが高いとき、出力信号３７８０はゼロとなる。さらに、出力信号３７８０は、入力信号３７３０および３７４０の両方がゼロであるときにのみ、高くなる。この配置によれば、ＰＡステージ３７００はパルス幅変調を行い、それにより、出力信号の大きさは、入力信号の間の位相シフト角の関数である。
実施形態は、本明細書に記載するようなｎｐｎ ＢＪＴ実装に限定されない。例えば、本発明の実施形態を、ｐｎｐ ＢＪＴ、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳまたは他のタイプのトランジスタを使用して実装してもよいことは、当業者には理解されよう。さらに、所望のトランジスタスイッチング速度を、考察すべき要因として、ＧａＡｓおよび／またはＳｉＧｅトランジスタを使用して、実施形態を実装することができる。
図３６に戻って参照すると、ＰＡ３６２０−｛１，．．．，ｎ｝はそれぞれ単一のＢＪＴ表記を使用して例示されるが、各ＰＡ３６２０−｛１，．．．，ｎ｝は複数の直列結合されたトランジスタを含んでもよいことに留意されたい。実施形態では、各ＰＡ内に含まれるトランジスタの数は、電力増幅器の必要とされた最大出力電力レベルに従って設定される。他の実施形態では、ＰＡにおけるトランジスタの数は、プレドライバ、ドライバおよびＰＡステージにおけるトランジスタの数が等比数列（ｇｅｏｍｅｔｒｉｃ ｐｒｏｇｒｅｓｓｉｏｎ）に適合するようになる。
図３８は、本発明の一実施形態による例示的ＰＡの実施形態３８００を例示する。ＰＡの実施形態３８００は、ＢＪＴ素子３８７０、ＬＣネットワーク３８６０、およびバイアスインピーダンス３８５０を含む。ＢＪＴ素子３８７０は、直列に結合された複数のＢＪＴトランジスタＱ１、．．．、Ｑ８を含む。図３８に例示するように、ＢＪＴトランジスタＱ１、．．．、Ｑ８は、それらのベース、コレクタおよびエミッタ端子で共に結合される。ＢＪＴ素子３８７０のコレクタ端子３８８０は、ＰＡ３８００のための出力端子を提供する。ＢＪＴ素子３８７０のエミッタ端子３８９０は、基板に結合されても、先行する増幅器ステージのエミッタ端子に結合されてもよい。例えば、エミッタ端子３８９０は、先行するドライバステージのエミッタ端子に結合される。
図３８を参照すると、ＬＣネットワーク３８６０は、ＰＡ入力端子３８１０と、ＢＪＴ素子３８７０の入力端子３８２０の間に結合される。ＬＣネットワーク３８６０は、複数の容量性および誘導素子を含む。任意選択により、高調波制御回路ネットワーク３８３０もまた、ＢＪＴ素子３８７０の入力端子３８２０で結合される。上述のように、ＨＣＣネットワーク３８３０は、電力増幅器の出力周波数スペクトルを制御するための高調波制御機能を提供する。
なお、図３８を参照すると、バイアスインピーダンス３８５０は、Ｉｒｅｆ信号３８４０をＢＪＴ素子３８７０の入力端子３８２０へ結合する。Ｉｒｅｆ信号３８４０は、所望の出力電力レベルおよび信号包絡線特性に従って、ＢＪＴ素子３８７０のバイアスを制御する、自己バイアス信号を表す。
図３８の実施形態では、ＢＪＴ素子３８７０は８つのトランジスタを含むように例示されることに留意されたい。しかし、ＢＪＴ素子３８７０が、電力増幅器の所望の出力電力レベルを達成するために必要とされるようないかなる数のトランジスタを含んでもよいことは、当業者には理解できよう。
別の態様では、出力ステージの実施形態を、多入力１出力（ＭＩＳＯ）電力増幅器を使用して実装することができる。図５１Ａは、例示的ＭＩＳＯ出力ステージの実施形態５１００Ａを例示するブロック図である。出力ステージの実施形態５１００Ａは、ＭＩＳＯ電力増幅器（ＰＡ）５１２０に入力される複数のベクトル変調器信号５１１０−｛１，．．．，ｎ｝を含む。上述のように、信号５１１０−｛１，．．．，ｎ｝は、電力増幅器の出力信号５１３０の定包絡線成分を表す。ＭＩＳＯ ＰＡ５１２０は、多入力１出力の電力増幅器である。ＭＩＳＯ ＰＡ５１２０は、信号５１１０−｛１，．．．，ｎ｝を受信かつ増幅し、出力信号５１３０を生成するために分散マルチ信号増幅プロセス（ｄｉｓｔｒｉｂｕｔｅｄ ｍｕｌｔｉ ｓｉｇｎａｌ ａｍｐｌｉｆｉｃａｔｉｏｎ ｐｒｏｃｅｓｓ）を提供する。
図５１Ａに示したものと同様のＭＩＳＯ実装は、上述の出力ステージの実施形態のいずれにも同様に拡張することができることに留意されたい。より具体的には、図２９〜３７の出力ステージの実施形態のいずれも、ＭＩＳＯ手法を使用して実装することができる。追加のＭＩＳＯ実施形態を、これから図５１Ｂ〜Ｉを参照して提供する。上述の実施形態のいずれも、これから提供されるＭＩＳＯ実施形態のいずれかを使用して実装することができることに留意されたい。
図５１Ａを参照すると、ＭＩＳＯ ＰＡ５１２０は、複素包絡線入力信号のほぼ一定の包絡線分解によって必要とされるようないかなる数の入力をも有することができる。例えば、２次元分解では、２入力の電力増幅器を使用することができる。本発明の実施形態によれば、いかなる数の入力のためのＭＩＳＯ ＰＡをも作成するための構成単位が提供される。図５１Ｂは、本発明の一実施形態によるいくつかのＭＩＳＯ構成単位を例示する。ＭＩＳＯ ＰＡ５１１０Ｂは、２入力１出力のＰＡブロックを表す。一実施形態では、ＭＩＳＯ ＰＡ５１１０Ｂは、２つのＰＡ分岐を含む。ＭＩＳＯ ＰＡ５１１０ＢのＰＡ分岐は、例えば、図２９〜３７を参照して上述したいずれかのＰＡ分岐に相当する場合がある。ＭＩＳＯ ＰＡ５１２０Ｂは、３入力１出力のＰＡブロックを表す。一実施形態では、ＭＩＳＯ ＰＡ５１２０Ｂは、３つのＰＡ分岐を含む。ＭＩＳＯ ＰＡ５１２０ＢのＰＡ分岐は、例えば、図２９〜３７を参照して上述したいずれかのＰＡ分岐に相当する場合がある。
なお、図５１Ｂを参照すると、ＭＩＳＯ ＰＡ５１１０Ｂおよび５１２０Ｂは、本発明の実施形態によるいずれかの多入力１出力の電力増幅器のための基本構成単位を表す。例えば、ＭＩＳＯ ＰＡ５１３０Ｂは、４入力１出力のＰＡであり、これは、例えば、ＭＩＳＯ ＰＡ５１１０Ｂなど、２つの２入力１出力のＰＡブロックの出力を共に結合することによって作成することができる。これを図５１Ｃに例示する。同様に、ＭＩＳＯ ＰＡ５１４０Ｂ、ｎ入力１出力のＰＡを、基本構成単位５１１０Ｂおよび５１２０Ｂから作成することができることを検証することができる。
図５１Ｄは、本発明の実施形態による２入力１出力のＰＡ構成単位の様々な実施形態を例示する。
実施形態５１１０Ｄは、２入力１出力のＰＡ構成単位のｎｐｎ実装を表す。実施形態５１１０Ｄは、ＰＡの出力を提供する共通コレクタノードを使用して共に結合された、２つのｎｐｎトランジスタを含む。プルアップインピーダンス（図示せず）を、共通コレクタノードと供給ノード（図示せず）の間で結合することができる。
実施形態５１３０Ｄは、実施形態５１１０Ｄのｐｎｐ相当物を表す。実施形態５１３０Ｄは、ＰＡの出力を提供する共通コレクタノードで結合された、２つのｐｎｐトランジスタを含む。プルダウンインピーダンス（ｐｕｌｌ−ｄｏｗｎ ｉｍｐｅｄａｎｃｅ）（図示せず）を、共通コレクタノードと接地ノード（図示せず）の間で結合することができる。
実施形態５１４０Ｄは、２入力１出力のＰＡ構成単位の相補的ｎｐｎ／ｐｎｐ実装を表す。実施形態５１４０Ｄは、ＰＡの出力を提供する共通コレクタノードで結合された、ｎｐｎトランジスタおよびｐｎｐトランジスタを含む。
なお、図５１Ｄを参照すると、実施形態５１２０Ｄは、２入力１出力のＰＡ構成単位のＮＭＯＳ実装を表す。実施形態５１２０Ｄは、ＰＡの出力を提供する共通ドレインノードで結合された、２つのＮＭＯＳトランジスタを含む。
実施形態５１６０Ｄは、実施形態５１２０ＤのＰＭＯＳ相当物を表す。実施形態５１６０Ｄは、ＰＡの出力を提供する共通ドレインノードで結合された、２つのＰＭＯＳトランジスタを含む。
実施形態５１５０Ｄは、２入力１出力のＰＡ構成単位の相補的ＭＯＳ実装を表す。実施形態５１５０Ｄは、ＰＡの出力を提供する共通ドレインノードで結合された、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含む。
図５１Ｄの２入力１出力の実施形態をさらに拡張して、多入力１出力のＰＡの実施形態を作成することができる。図５１Ｅは、本発明の実施形態による多入力１出力のＰＡの様々な実施形態を例示する。
実施形態５１５０Ｅは、多入力１出力のＰＡのｎｐｎ実装を表す。実施形態５１５０Ｅは、ＰＡの出力を提供する共通コレクタノードを使用して共に結合された、複数のｎｐｎトランジスタを含む。プルアップインピーダンス（図示せず）を、共通コレクタノードと電源電圧（図示せず）の間で結合することができる。実施形態５１５０Ｅによるｎ入力１出力のＰＡを、追加のｎｐｎトランジスタを２入力１出力のＰＡ構成単位の実施形態５１１０Ｄに結合することによって、得ることができることに留意されたい。
実施形態５１７０Ｅは、実施形態５１５０Ｅのｐｎｐ相当物を表す。実施形態５１７０Ｅは、ＰＡの出力を提供する共通コレクタノードを使用して共に結合された、複数のｐｎｐトランジスタを含む。プルダウンインピーダンス（図示せず）を、共通コレクタノードと接地ノード（図示せず）の間で結合してもよい。実施形態５１７０Ｅによるｎ入力１出力のＰＡを、追加のｐｎｐトランジスタを２入力１出力のＰＡ構成単位の実施形態５１３０Ｄに結合することによって、得ることができることに留意されたい。
実施形態５１１０Ｅおよび５１３０Ｅは、多入力１出力のＰＡの相補的ｎｐｎ／ｐｎｐ実装を表す。実施形態５１１０Ｅおよび５１３０Ｅは、ＰＡの出力を提供する共通コレクタノードを使用して共に結合された、複数のｎｐｎおよび／またはｐｎｐトランジスタを含んでもよい。実施形態５１１０Ｅによるｎ入力１出力のＰＡを、追加のｎｐｎおよび／またはｐｎｐトランジスタを２入力１出力のＰＡ構成単位の実施形態５１４０Ｄに結合することによって、得ることができることに留意されたい。同様に、実施形態５１３０Ｅによるｎ入力１出力のＰＡを、追加のｎｐｎおよび／またはｐｎｐトランジスタを２入力１出力のＰＡ構成単位の実施形態５１３０Ｄに結合することによって、得ることができる。
実施形態５１８０Ｅは、多入力１出力のＰＡのＰＭＯＳ実装を表す。実施形態５１８０Ｅは、ＰＡの出力を提供する共通ドレインノードを使用して共に結合された、複数のＰＭＯＳトランジスタを含む。実施形態５１８０Ｅによるｎ入力１出力のＰＡを、追加のＮＭＯＳトランジスタを２入力１出力のＰＡ構成単位の実施形態５１６０Ｄに結合することによって、得ることができることに留意されたい。
実施形態５１６０Ｅは、多入力１出力のＰＡのＮＭＯＳ実装を表す。実施形態５１６０Ｅは、ＰＡの出力を提供する共通ドレインノードを使用して共に結合された、複数のＮＭＯＳトランジスタを含む。実施形態５１６０Ｅによるｎ入力１出力のＰＡを、追加のＰＭＯＳトランジスタを２入力１出力のＰＡ構成単位の実施形態５１２０Ｄに結合することによって、得ることができることに留意されたい。
実施形態５１２０Ｅおよび５１４０Ｅは、多入力１出力のＰＡの相補的ＭＯＳ実装を表す。実施形態５１２０Ｅおよび５１４０Ｅは、ＰＡの出力を提供する共通ドレインノードを使用して共に結合された、複数のｎｐｎおよびｐｎｐトランジスタを含む。実施形態５１２０Ｅによるｎ入力１出力のＰＡを、追加のＮＭＯＳおよび／またはＰＭＯＳトランジスタを２入力１出力のＰＡ構成単位５１５０Ｄに結合することによって、得ることができることに留意されたい。同様に、実施形態５１４０Ｅによるｎ入力１出力のＰＡを、追加のＮＭＯＳおよび／またはＰＭＯＳトランジスタを２入力１出力のＰＡ構成単位５１６０Ｄに結合することによって、得ることができる。
図５１Ｆは、本発明の実施形態による、さらなる多入力１出力のＰＡの実施形態を例示する。実施形態５１１０Ｆは、多入力１出力のＰＡの相補的ｎｐｎ／ｐｎｐ実装を表す。実施形態５１１０Ｆを、ＰＡ構成単位５１４０Ｄの実施形態を繰り返して共に結合することによって、得ることができる。同様に、実施形態５１２０Ｆは、多入力１出力のＰＡのＮＭＯＳ／ＰＭＯＳ相補的実装に相当するものを表す。実施形態５１２０Ｆを、ＰＡ構成単位５１５０Ｄの実施形態を繰り返して共に結合することによって、得ることができる。
上述の多入力１出力の実施形態はそれぞれ、ＰＡの単一または複数の分岐に対応する場合があることに留意されたい。例えば、図２９を参照すると、多入力１出力の実施形態のいずれかを使用して、単一または複数のＰＡ２９２０−｛１，．．．，ｎ｝を置き換えてもよい。すなわち、ＰＡ２９２０−｛１，．．．，ｎ｝の各々を、上述の多入力１出力のＰＡの実施形態のいずれかを使用して実装してもよいし、図２９に示すような１入力１出力のＰＡにより実装してもよい。
さらに、図５１Ｄ、５１Ｅおよび５１Ｆの実施形態に示したトランジスタをそれぞれ、例えば、図３８の例示的実施形態に示すような一連のトランジスタを使用して実装してもよいことに留意されたい。
図５１Ｇは、多入力１出力のＰＡ構成単位のさらなる実施形態を例示する。実施形態５１１０Ｇは、２入力１出力のＰＡ構成単位の一実施形態を例示する。実施形態５１１０Ｇは、上述のような１入力１出力または多入力１出力のＰＡの実施形態によってそれぞれ実装することができる、２つのＰＡ分岐を含む。さらに、実施形態５１１０Ｇは、ＰＡの実施形態の２つの分岐に結合される、任意選択のバイアス制御信号５１１２Ｇを例示する。バイアス制御信号５１１２Ｇは、ＰＡ分岐の特定の実装に基づいて、実施形態５１１０Ｇにおいて任意選択で採用される。ある実装では、バイアス制御がＰＡの適切な動作のために必要となる。他の実装では、バイアス制御はＰＡの適切な動作のために必要とされないが、改善されたＰＡ電力効率、出力回路保護、または電源オン時の電流の保護をもたらす場合がある。
なお、図５１Ｇを参照すると、実施形態５１２０Ｇは、３入力１出力のＰＡ構成単位の一実施形態を例示する。実施形態５１２０Ｇは、上述のような１入力１出力または多入力１出力のＰＡの実施形態によってそれぞれ実装することができる、３つのＰＡ分岐を含む。さらに、実施形態５１２０Ｇは、ＰＡの実施形態の分岐に結合される、任意選択のバイアス制御信号５１１４Ｇを例示する。バイアス制御信号５１１４Ｇは、ＰＡ分岐の特定の実装に基づいて、実施形態５１２０Ｇにおいて任意選択で採用される。ある実装では、バイアス制御がＰＡの適切な動作のために必要となる。他の実装では、バイアス制御はＰＡの適切な動作のために必要とされないが、改善されたＰＡ電力効率をもたらす場合がある。
図５１Ｈは、２入力１出力のＰＡ構成単位のさらなる例示的実施形態５１００Ｈを例示する。実施形態５１００Ｈは、上述のような１入力１出力または多入力１出力のＰＡの実施形態によってそれぞれ実装することができる、２つのＰＡ分岐を含む。実施形態５１００Ｈはさらに、実施形態５１００Ｈの実施形態において追加で採用することができる、図５１Ｈにおいて破線を用いて例示された任意選択の素子を含む。一実施形態では、ＰＡ構成単位５１００Ｈは、図５１Ｈに示すように、ドライバステージおよび／またはプレドライバステージをＰＡ分岐の各々において含んでもよい。プロセス検出器をまた任意選択で採用して、ＰＡのドライバおよび／またはプレドライバステージにおけるプロセスおよび温度変動を検出してもよい。さらに、任意選択のバイアス制御を、ＰＡの実施形態の各分岐のプレドライバ、ドライバ、および／またはＰＡステージの各々に提供してもよい。バイアス制御を、１つまたは複数のステージに、そのステージの特定の実装に基づいて提供してもよい。さらに、バイアス制御はある実装のために必要とされる場合があるが、他のものにおいては任意選択で採用することができる。
図５１Ｉは、多入力１出力のＰＡのさらなる例示的実施形態５１００Ｉを例示する。実施形態５１００Ｉは、上述のような１入力１出力または多入力１出力のＰＡの実施形態によってそれぞれ実装することができる、少なくとも２つのＰＡ分岐を含む。実施形態５１００Ｉはさらに、実施形態５１００Ｉの実施形態において追加で採用することができる、任意選択の素子を含む。一実施形態では、ＰＡは、図５１Ｉに示すように、ドライバおよび／またはプレドライバステージをＰＡ分岐の各々において含んでもよい。プロセス検出器をまた任意選択で採用して、ＰＡのドライバおよび／またはプレドライバステージにおけるプロセスおよび温度変動を検出してもよい。さらに、任意選択のバイアス制御を、ＰＡの実施形態の各分岐のプレドライバ、ドライバ、および／またはＰＡステージの各々に提供してもよい。バイアス制御を、１つまたは複数のステージに、そのステージの特定の実装に基づいて提供してもよい。さらに、バイアス制御はある実装のために必要とされる場合があるが、他のものにおいては任意選択で採用することができる。
３．５．２）出力ステージ電流制御−自己バイアスモジュール
本発明の実施形態による、出力ステージおよび任意選択のプレドライバおよびドライバステージのバイアスおよび電流制御技術の実施形態を、以下で説明する。ある実施形態では、出力ステージ電流制御関数が採用されて、ベクトル電力増幅器（ＶＰＡ）の実施形態の出力ステージ効率が増大される。他の実施形態では、出力ステージ電流制御が使用されて、過剰電圧および電流からの出力ステージ保護が提供され、これをさらにセクション３．５．３で説明する。実施形態では、出力ステージ電流制御関数は、図３３を参照して上述した自己バイアスモジュールを使用して行われる。これらの電流制御関数を行うことにおける自己バイアスモジュールの動作の説明もまた、以下で本発明の一実施形態によって提示される。
本発明の実施形態によれば、ＶＰＡの出力ステージ電流を、出力電力および出力波形の包絡線の関数として制御することによって、ＶＰＡの出力ステージの電力効率を増大させることができる。
図３７は、入力信号Ｓ１およびＳ２を有する２つのＮＰＮトランジスタからなる多入力１出力の増幅器の部分概略図を例示する。Ｓ１およびＳ２がほぼ類似の波形およびほぼ一定の包絡線信号となるように設計されるとき、Ｓ１およびＳ２の位相関係を変更することによって、いかなる時変複素包絡線出力信号も回路ノード３７５０で作成することができる。
図３９は、一実施例の時変複素包絡線出力信号３９１０、および、その対応する包絡線信号３９２０を例示する。信号３９１０は、時刻ｔ0で位相の反転を受けることに留意されたい。対応して、包絡線信号３９２０は、時間ｔ0でゼロ交差を受ける。出力信号３９１０は、例えば、Ｗ−ＣＤＭＡ、ＱＰＳＫおよびＯＦＤＭなど、典型的な無線信号方式による出力信号を例示する。
図４０は、出力信号３９１０に応答した、実施例の図、図３７の出力ステージ電流を例示する。Ｉout信号４０１０は、自己バイアス制御のない出力ステージ電流を表し、Ｉout信号４０２０は、自己バイアス制御のある出力ステージ電流を表す。自己バイアス制御がなければ、Ｓ１とＳ２の間の位相シフトが０から１８０度まで変化するので、出力電流Ｉoutが増大する。自己バイアス制御があれば、出力電流Ｉoutは低減され、図３９のｔ0か、あるいはそれに近いとき、最小にすることができる。
Ｉout信号４０２０は、包絡線信号３９２０に応じて変化することに留意されたい。したがって、Ｉout信号４０２０は、最大出力電力が必要とされるとき、最大であるが、必要とされる出力電力が低下するにつれて、低減される。特に、Ｉout信号４０２０は、関連付けられた出力電力がゼロになるにつれて、ゼロに近付く。したがって、本発明の実施形態による出力ステージ電流制御は、大幅な節電の結果となり、電力増幅器の電力効率を増大させることは、当業者には理解されよう。
本発明の実施形態によれば、出力ステージ電流制御を様々な関数に従って実装してもよい。一実施形態では、出力ステージ電流を、増幅器の所望の出力電力に対応するように整形することができる。このような実施形態では、出力ステージ電流は、所望の出力信号の包絡線から導出される関数であり、電力効率は増大する。
図４１は、本発明の実施形態による例示的自己バイアス出力ステージ電流制御関数４１１０および４１２０を例示する。関数４１１０は、上述のような出力電力および信号包絡線の関数を表す場合がある。一方、関数４１２０は、出力電力がしきい値より低いとき、所定の時間の量に渡って最小値になる、単純な整形関数を表す場合がある。したがって、関数４１１０および４１２０は、自己バイアス出力ステージ電流制御関数の２つの場合を表し、自己バイアス制御信号４１１０はＩout応答４１３０の結果となり、自己バイアス制御信号４１２０はＩout応答４１４０の結果となる。本発明は、しかし、これらの２つの例示的実施形態に限定されない。本発明の実施形態によれば、出力ステージ自己バイアス電流制御関数を、特定のベクトル電力増幅器設計の効率および電流消費要件に対応するように設計かつ実装してもよい。
実装では、出力ステージ電流制御を実行するためのいくつかの手法が存在する。いくつかの実施形態では、出力ステージ電流整形が、自己バイアスモジュールを使用して行われる。自己バイアスモジュールは、図７および８の実施形態において自己バイアス回路７１４および７１６として例示される。同様に、自己バイアスモジュールは、図１２および１３の実施形態において自己バイアス回路１２１８として、また、図１７および１８の実施形態において自己バイアス回路１７１８として例示される。
自己バイアスを使用した出力ステージ電流制御を、図４８の実施形態のプロセス流れ図４８００に示す。このプロセスは、ベクトル電力増幅器（ＶＰＡ）の所望の出力信号の出力電力および出力信号包絡線情報を受信することを含む、ステップ４８１０で開始する。いくつかの実施形態では、自己バイアスを使用した出力ステージ電流制御の実装には、増幅器の所望の出力電力の先験的知識が必要となる。出力電力情報は、包絡線および位相情報の形式であってもよい。例えば、図７、８、１２、１３、１７および１８の実施形態では、出力電力情報は、ＶＰＡの実施形態によって受信されたＩおよびＱデータ成分に含まれる。他の実施形態では、出力電力情報を、他の手段を使用して受信あるいは計算してもよい。
ステップ４８２０は、出力電力および出力包絡線信号情報に従って信号を計算することを含む。実施形態では、自己バイアス信号は、所望の出力電力のある測度の関数として計算される。例えば、自己バイアス信号を、所望の出力信号の包絡線の大きさの関数として計算してもよい。図７、８、１２、１３、１７および１８の実施形態を参照すると、例えば、自己バイアス信号（図７および８における信号７１５および７１７、図１２および１３における信号１２２８、ならびに、図１７および１８における信号１７２８）は、所望の出力信号の受信されたＩおよびＱデータ成分に従って計算されることに留意されたい。図７、８、１２、１３、１７および１８において説明したものなど、ある実施形態では、自己バイアス信号は、自己バイアスモジュールが出力電力情報を提供されることによって計算される。他の実施形態では、自己バイアス信号は、ＶＰＡのＩおよびＱデータ伝達関数モジュールによって計算されてもよい。このような実施形態では、自己バイアスモジュールは実装において必要とされない場合がある。実施形態では、ＩおよびＱデータ伝達関数モジュールは信号を計算し、その信号をＤＡＣに出力し、その出力信号は自己バイアス信号を表す。
ステップ４８３０は、計算された信号をＶＰＡの出力ステージで適用し、それにより、所望の出力信号の出力電力に従って、出力ステージの電流を制御することを含む。実施形態では、ステップ４８３０は、ＶＰＡのＰＡステージ入力で自己バイアス信号を結合することを含む。これを、例えば、自己バイアス信号３３１０がＶＰＡの実施形態のＰＡステージ入力で結合される、図３３および４２の実施形態に例示する。これらの実施形態では、自己バイアス信号３３１０は、ＶＰＡの実施形態の所望の出力信号の出力電力に従って、ＰＡステージトランジスタのバイアスを制御する。例えば、自己バイアス信号３３１０は、所望の出力電力が最小またはほぼゼロであるとき、ＰＡステージトランジスタを遮断状態で動作させ、それにより、出力ステージ電流をほとんどあるいは全く引き出さないようにしてもよい。同様に、最大出力電力が望まれるとき、自己バイアス信号３３１０は、クラスＣ、Ｄ、Ｅなど、スイッチングモードにおいて動作するために、ＰＡステージトランジスタをバイアスしてもよい。自己バイアス信号３３１０はまた、所望の出力電力および信号包絡線特性に従って、ＰＡステージトランジスタまたはＦＥＴを、順方向または逆方向バイアス状態において動作させてもよい。
他の実施形態では、ステップ４８３０は、プルアップインピーダンスを使用して、ＰＡステージ入力、および、任意選択でＶＰＡのドライバおよびプレドライバステージの入力で、自己バイアス信号を結合することを含む。図３８および４３は、このような実施形態を例示する。例えば、図３８の実施形態では、バイアスインピーダンス３８５０は、自己バイアスＩｒｅｆ信号３８４０を、ＢＪＴ素子３８７０の入力端子３８２０に結合する。ＢＪＴ素子３８７０は、例示的ＶＰＡの実施形態の１つのＰＡ分岐のＰＡステージを表す。同様に、図４３の実施形態では、自己バイアス信号４３１０は、トランジスタＱ１、．．．、Ｑ８に、対応するバイアスインピーダンスＺ１、．．．、Ｚ８を通じて結合される。トランジスタＱ１、．．．、Ｑ８は、例示的ＶＰＡの実施形態の１つの分岐のＰＡステージを表す。
上述の自己バイアス回路を実装するための実施形態を、これから提供する。図２７は、自己バイアス回路を実装するための３つの実施形態２７００Ａ、２７００Ｂおよび２７００Ｃを例示する。これらの実施形態は例示のために提供され、限定するものではない。他の実施形態は、本明細書に含まれた教示に基づいて、当業者には明らかになるであろう。
実施形態２７００Ａでは、自己バイアス回路２７００Ａは、自己バイアス伝達関数モジュール２７１２、ＤＡＣ２７１４、および任意選択の補間フィルタ２７１８を含む。自己バイアス回路２７００Ａは、ＩおよびＱデータ信号２７１０を受信する。自己バイアス伝達関数モジュール２７１２は、受信されたＩおよびＱデータ信号２７１０を処理して、適切なバイアス信号２７１３を生成する。自己バイアス伝達関数モジュール２７１２は、バイアス信号２７１３をＤＡＣ２７１４へ出力する。ＤＡＣ２７１４は、自己バイアス伝達モジュール２７１２において生成される場合のある、ＤＡＣクロック２７１６によって制御される。ＤＡＣ２７１４は、バイアス信号２７１３をアナログ信号に変換し、アナログ信号を補間フィルタ２７１８に出力する。アンチエイリアスフィルタとしての機能も果たす補間フィルタ２７１８は、ＤＡＣの出力を整形して、実施形態５１１２ＧにおけるバイアスＡとして例示された、自己バイアス信号２７２０を生成する。自己バイアス信号２７２０を使用して、増幅器のＰＡステージ、および／またはドライバステージ、および／またはプレドライバステージをバイアスしてもよい。一実施形態では、自己バイアス信号２７２０は、ＰＡステージ内の異なるステージをバイアスするために、そこから導出されたいくつかの他の自己バイアス信号を有してもよい。これを、実施形態２７００Ａに含まれない追加の回路を使用して行うことができる。
対照的に、実施形態２７００Ｂは、複数の自己バイアス信号が自己バイアス回路内で導出される、自己バイアス回路の実施形態を例示する。実施形態２７００Ｂに示すように、実施形態２７００Ｂにおいて回路ネットワークＡ、ＢおよびＣとして例示された、回路ネットワーク２７２２、２７２６および２７３０は、自己バイアス信号２７２４および２７２８を自己バイアス信号２７２０から導出するために使用される。自己バイアス信号２７２０、２７２４および２７２８は、異なる増幅ステージをバイアスするために使用される。
実施形態２７００Ｃは、複数の自己バイアス信号が自己バイアス伝達関数モジュール２７１２内で独立して生成される、別の自己バイアス回路の実施形態を例示する。実施形態２７００Ｃでは、自己バイアス伝達関数モジュール２７１２は、複数のバイアス信号を、受信されたＩおよびＱデータ信号２７１０に従って生成する。これらのバイアス信号は、関係付けられても関係付けられなくてもよい。自己バイアス伝達関数モジュール２７１２は、生成されたバイアス信号を後続のＤＡＣ２７３２、２７３４および２７３６に出力する。ＤＡＣ２７３２、２７３４および２７３６は、ＤＡＣクロック信号２７３３、２７３５および２７３７によって、それぞれ制御される。ＤＡＣ２７３２、２７３４および２７３６は、受信されたバイアス信号をアナログ信号に変換し、これらのアナログ信号を任意選択の補間フィルタ２７４２、２７４４および２７４６に出力する。アンチエイリアスフィルタとしての機能も果たす補間フィルタ２７４２、２７４４および２７４６は、ＤＡＣ出力を整形して、自己バイアス信号２７２０、２７２４および２７２８を生成する。実施形態２７００Ｂと同様に、自己バイアス信号２７２０、２７２４および２７２８が使用されて、プレドライバ、ドライバおよびＰＡなど、異なる増幅ステージがバイアスされる。
上述のように、本発明による自己バイアス回路の実施形態は、実施形態２７００Ａ、２７００Ｂおよび２７００Ｃで説明したものに限定されない。例えば、自己バイアス回路を拡張して、例えば、実施形態２７００Ｂおよび２７００Ｃに示すような３つのみでなく、増幅の様々なステージのバイアスを制御するために必要とされるような、いかなる数のバイアス制御信号を生成することもできることは、当業者には理解されよう。
３．５．３）出力ステージ保護
上述のように、本発明の実施形態による出力ステージの実施形態は、結合または絶縁素子を使用せずにＰＡステージで出力を直結することができる結果として、極めて電力効率がよい。ある状況および／または応用例におけるある出力ステージの実施形態では、しかし、このような直結手法に耐えるために、追加の特別な出力ステージ保護手段が必要となる場合がある。これは、例えば、図５１Ｄおよび５１Ｅに例示した５１１０Ｄ、５１２０Ｄ、５１３０Ｄ、５１６０Ｄ、５１５０Ｅ、５１６０Ｅ、５１７０Ｅおよび５１８０Ｅなど、出力ステージの実施形態についての場合である可能性がある。本明細書でこのセクションにおいて説明するように、一般に、図５１Ｄおよび５１Ｅの実施形態５１４０Ｄ、５１５０Ｄ、５１１０Ｅ、５１２０Ｅ、５１３０Ｅおよび５１４０Ｅなど、相補的な出力ステージの実施形態は、同じ出力ステージ保護手段を必要としない（が、任意選択で使用してもよい）ことに留意されたい。このような手段をサポートするための出力ステージ保護手段および実施形態を、これから提供する。
一態様では、ＰＡステージの別個の分岐のトランジスタは、一般に、長期間にわたって同時に反対の動作状態になるべきではない。入力が最後のＰＡステージに供給されない再起動または電源オンの後、ＰＡ分岐内の過渡電流がこのモードを発生させ、ＰＡステージトランジスタが潜在的に互いを、あるいは出力に接続された回路素子を損なう結果となる場合がある。したがって、本発明の実施形態はさらに、ＰＡステージにおける出力電流を制限するために、自己バイアスモジュールを制約する。
別の態様では、自己バイアスモジュールが出力電圧をＰＡステージトランジスタの絶縁破壊電圧仕様より低く制限することを保証することが望ましい場合がある。したがって、例えば、図４２に例示したものなど、本発明の実施形態では、フィードバック素子４２１０がＰＡステージの共通コレクタノードと自己バイアスモジュールの間に結合される。フィードバック素子４２１０は、コレクタを監視して、ＰＡステージトランジスタの電圧の基礎を形成し、トランジスタおよび／または回路素子を保護するために、必要に応じて自己バイアス信号を制約してもよい。
他の出力ステージ保護技術もまた実装してもよいことは、当業者には理解されよう。さらに、出力ステージ保護技術は実装特有のものである場合がある。例えば、ＰＡステージトランジスタのタイプ（ｎｐｎ、ｐｎｐ、ＮＭＯＳ、ＰＭＯＳ、ｎｐｎ／ｐｎｐ、ＮＭＯＳ／ＰＭＯＳ）に応じて、異なる保護機能が必要となる場合がある。
３．６）高調波制御
本発明の実施形態によれば、各分岐ＰＡについての基本原理は、出力スペクトルの基本波への電力の伝達を最大にすることである。典型的には、各分岐ＰＡは、高調波的に豊富な出力スペクトルを生じる、マルチステージである場合がある。一態様では、実電力の伝達は、基本波について最大化される。別の態様では、非基本波では、実電力伝達は最小化されるが、虚電力伝達は許容される場合がある。高調波制御は、本発明の実施形態によれば、様々な方法で行われる場合がある。
一実施形態では、基本波上への実電力伝達は、ＰＡステージ入力信号の波形整形を用いて最大化される。実際のところは、いくつかの要因が、基本波上への最大実電力伝達の結果となる最適波形の決定における役割を果たす。上述の本発明の実施形態３４００は、ＰＡステージ入力信号の波形整形を採用する一実施形態を表す。実施形態３４００では、複数の高調波制御回路（ＨＣＣ）ネットワーク３４１０−｛１，．．．，ｎ｝が、各ＰＡ分岐｛１，．．．，ｎ｝のＰＡステージ入力で結合される。ＨＣＣネットワーク３４１０−｛１，．．．，ｎ｝は、ＰＡステージ入力を波形整形する効果を有し、典型的には、加算された出力スペクトルの基本波への実電力伝達を最大化するように選択される。本発明の実施形態によれば、波形整形を使用して、高調波的に多様な波形の変形物を生成することができる。他の実施形態では、当業者には明らかとなるように、波形整形をプレドライバおよび／またはドライバステージで行うことができる。
別の実施形態では、高調波制御は、ＰＡステージ出力の波形整形を用いて達成される。図４３は、本発明の例示的ＰＡステージの実施形態４３００を例示する。実施形態４３００では、自己バイアス信号４３１０は、トランジスタＱ１、．．．、Ｑ８へ、対応するバイアスインピーダンスＺ１、．．．、Ｚ８を通じて結合される。インピーダンスＺ１、．．．、Ｚ８が異なる値を有するとき、トランジスタＱ１、．．．、Ｑ８は異なるバイアス点を有し、異なる時間にオンにすることができることに留意されたい。トランジスタＱ１、．．．、Ｑ８をバイアスするこの手法は、スタガードバイアス（ｓｔａｇｇｅｒｅｄ ｂｉａｓ）と呼ばれる。スタガードバイアスを使用して、バイアスインピーダンスＺ１、．．．、Ｚ８に割り当てられた値に応じて、ＰＡ出力波形を様々な方法で整形することができることに留意されたい。
スタガードバイアスを使用した高調波制御を、図４９の実施形態のプロセス流れ図４９００に示す。このプロセスは、電力増幅器（ＰＡ）スイッチングステージの複数のトランジスタの第１のポートで入力信号を結合すること含む、ステップ４９１０で開始する。図４３の実施例の実施形態では、例えば、ステップ４９１０は、複数のトランジスタＱ１、．．．、Ｑ８のベース端子でＰＡ＿ＩＮ信号４３１０を結合することに対応する。
ステップ４９２０は、複数のトランジスタの第１のポートとバイアス信号の間で複数のインピーダンスを結合することを含む。図４３の実施例の実施形態では、例えば、ステップ４９２０は、各トランジスタＱ１、．．．、Ｑ８のベース端子とＩｒｅｆ信号の間でインピーダンスＺ１、．．．、Ｚ８を結合することによって達成される。一実施形態では、複数のインピーダンスの値は、入力信号の時間スタガード（ｔｉｍｅ−ｓｔａｇｇｅｒｅｄ）スイッチングを引き起こし、それにより、ＰＡステージの出力信号を高調波的に整形するように、選択される。実施形態では、マルチステージスタガード出力（ｓｔａｇｇｅｒｅｄ ｏｕｔｐｕｔ）は、複数のインピーダンスの複数の別個の値を選択することによって生成される場合がある。他の実施形態では、スイッチングは、等しいかあるいはほぼ等しい値を有するように複数のインピーダンスを選択することによって達成される。
図４４は、２ステージスタガードバイアス手法を使用した、例示的波形整形ＰＡ出力を例示する。２ステージスタガードバイアス手法では、第１のセットのＰＡトランジスタが、第２のセットがオンにされる前に、最初にオンにされる。すなわち、バイアスインピーダンスは２つの異なる値を取る。波形４４１０は、ＰＡステージへの入力波形を表す。波形４４２０は、２ステージスタガードバイアスによる波形整形ＰＡ出力を表す。出力波形４４２０は、それが１から０へ移行するにつれて二度傾斜し、これは、第１および第２のセットのトランジスタが連続的にオンになることに対応することに留意されたい。
本発明の実施形態によれば、様々なマルチステージスタガードバイアス手法を設計してもよい。バイアスインピーダンス値は固定でも可変でもよい。さらに、バイアスインピーダンス値は、等しいかあるいはほぼ等しく、別個であってもよく、様々な順列に従って設定されてもよい。例えば、図４３の実施例を参照すると、１つの例示的順列は、２ステージスタガードバイアスの結果となる、Ｚ１＝Ｚ２＝Ｚ３＝Ｚ４およびＺ５＝Ｚ６＝Ｚ７＝Ｚ８を設定する場合がある。
３．７）電力制御
本発明のベクトル電力増幅の実施形態は本質的に、出力電力制御を行うための機構を提供する。
図４５は、本発明の一実施形態による電力制御を行うための一手法を例示する。図４５では、フェーザ
Figure 0005486068
および
Figure 0005486068
は、第１のフェーザ
Figure 0005486068
の上側および下側成分を表す。
Figure 0005486068
および
Figure 0005486068
は一定の大きさであり、
Figure 0005486068
に対して、位相シフト角
Figure 0005486068
だけ、位相において対称的にシフトされる。フェーザ
Figure 0005486068
および
Figure 0005486068
は、第２のフェーザ
Figure 0005486068
の上側および下側成分を表す。
Figure 0005486068
および
Figure 0005486068
は一定の大きさであり、
Figure 0005486068
に対して、位相シフト角
Figure 0005486068
だけ、位相において対称的にシフトされる。
図４５から、
Figure 0005486068
および
Figure 0005486068
は、互いに対して同相であるが、大きさのみが異なることに留意されたい。さらに、
Figure 0005486068
および
Figure 0005486068
 はそれぞれ、
Figure 0005486068
および
Figure 0005486068
に対して、等しくあるいはほぼ等しく位相シフトされる。したがって、本発明によれば、その成分信号を等しくあるいはほぼ等しく対称的にシフトすることによって、その位相シフト角を変更することなく、信号の大きさを操作することができることを推測することができる。
上記の意見によれば、所望の出力信号の成分信号の位相シフト角に制約を課すことによって、出力電力制御を行うことができる。図４５を参照すると、例えば、位相シフト角
Figure 0005486068
が取ることができる値の範囲を制約することによって、大きさの制約をフェーザ
Figure 0005486068
に課すことができる。
本発明の実施形態によれば、最小位相シフト角条件を課すことによって、最大出力電力レベルを達成することができる。例えば、図４５を参照すると、
Figure 0005486068
であるような条件を設定することによって、フェーザ
Figure 0005486068
の大きさが、ある最大レベルを超えないように制約される。同様に、最大位相シフト角条件は、最小大きさレベル要件を課す。
電力制御の別の態様では、出力電力分解能は、最低電力増分または減分ステップサイズに関して定義される。本発明の一実施形態によれば、出力電力分解能を、最小位相シフト角ステップサイズを定義することによって実装してもよい。したがって、位相シフト角値は、所定のステップサイズを有する離散値範囲に従って設定される。図４６は、例示的位相シフト角スペクトルを例示し、それにより、位相シフト角
Figure 0005486068
は、最小ステップ
Figure 0005486068
を有する所定の値範囲に従って設定される。
様々な電力制御方式を、上述の技術に類似の方法で実装してもよいことは、当業者には理解されよう。すなわち、本発明によれば、位相シフト角値において対応する制約を設定することによって、様々な電力制御アルゴリズムを設計することができる。データ伝達関数の上記の説明に基づいて、電力制御方式を当然、伝達関数実装に組み込むことができることも明らかである。
３．８）例示的ベクトル電力増幅器の実施形態
図４７は、本発明によるベクトル電力増幅器の例示的実施形態４７００を例示する。実施形態４７００は、直接デカルト２分岐ＶＰＡ方法に従って実装される。
図４７を参照すると、信号４７１０および４７１２は、伝達関数ステージから入ってくる信号を表す。この伝達関数ステージは、図４７に図示されない。ブロック４７２０は、本発明の一実施形態によって任意選択で実装されてもよい直交生成器を表す。直交生成器４７２０は、ベクトル変調器４７４０および４７４２によってそれぞれ使用されるクロック信号４７３０および４７３２を生成する。同様に、信号４７１０および４７１２は、ベクトル変調器４７４０および４７４２に入力される。上述のように、ベクトル変調器４７４０および４７４２は、続いてＰＡステージによって処理される定包絡線成分を生成する。実施形態４７００では、ＰＡステージはマルチステージであり、それにより、各ＰＡ分岐は、プレドライバステージ４７５０〜４７５２、ドライバステージ４７６０〜４７６２、および電力増幅器ステージ４７７０〜４７７２を含む。
図４７にさらに例示されるものは、自己バイアス信号４７７４および４７７６、ならびに、高調波制御回路およびネットワークを結合するための端子４７８０および４７８２である。端子ノード４７８０は、ベクトル電力増幅器の出力端子を表し、２つのＰＡ分岐の出力の直結によって得られる。
追加の例示的実施形態および実装
４．１）概観
本発明の実施形態による例示的ＶＰＡ実装を、このセクションで提供する。これらのＶＰＡ実装の利点は、本明細書の教示に基づいて、当業者には明らかになるであろう。我々は、例示的ＶＰＡ実装をより詳細に提示する前に、これらの利点のいくつかを以下に簡単に説明する。
４．１．１）出力電力および電力効率の制御
例示的ＶＰＡの実装は、ＶＰＡ内の回路を使用して、電力制御を行うため、および／または電力効率を制御するための、数層の機能性を可能にする。図５２は、ＭＩＳＯ ＶＰＡの実施形態５２００を使用して、この機能性を大まかに例示する。ＭＩＳＯ ＶＰＡの実施形態５２００は、任意選択のドライバおよびプレドライバステージをＶＰＡの各分岐において有する、２入力１出力のＶＰＡである。前述の実施形態のように、ＶＰＡの各増幅ステージ（例えば、プレドライバステージ、ドライバステージなど）への入力バイアス電圧または電流は、バイアス信号（他の実施形態では、自己バイアスとも呼ばれる）を使用して制御される。実施形態５２００では、別々のバイアス信号であるバイアスＣ、バイアスＢおよびバイアスＡが、ＶＰＡのプレドライバ、ドライバおよびＰＡステージにそれぞれ結合される。加えて、ＶＰＡの実施形態５２００は、ＶＰＡの各ステージに電力供給するために使用される、電源信号（プレドライバＶＳＵＰＰＬＹ、ドライバＶＳＵＰＰＬＹ、および出力ステージＶＳＵＰＰＬＹ）を含む。実施形態では、これらの電源信号は、電圧制御された電源を使用して生成され、さらに、それらの各増幅ステージをバイアスするために使用することができ、それにより、ＶＰＡの全体の電力効率を制御するため、および、電力制御を行うための追加の機能性、ならびにＶＰＡの他の機能がもたらされる。例えば、独立して制御されるとき、電源信号およびバイアス信号を使用して、異なる電源電圧およびバイアス点で、ＶＰＡの異なる増幅ステージを操作し、ＶＰＡのための幅広い出力電力ダイナミックレンジを可能にすることができる。実施形態では、電圧制御された電源を、可変電圧源を適切な増幅ステージに提供する電圧制御されたスイッチング電源など、連続的に変化する電力源として実装することができる。他の実施形態では、電圧制御された電源を、スイッチを使用して異なる電源電圧を提供することによって実装することができる。例えば、ＶＰＡ出力ステージ、および／または任意選択のドライバステージ、および／または任意選択のプレドライバステージ電源を、所望の動作パラメータに応じて、３．３Ｖ、１．８Ｖおよび０Ｖの間でスイッチすることができる。
４．１．２）誤差補償および／または訂正
例示的ＶＰＡの実装は、ＶＰＡにおける誤差を監視かつ／または補償するための異なる手法を提供する。これらの誤差は、他の要因の中でも特に、ＶＰＡにおけるプロセスおよび／または温度変動、ベクトル変調回路における位相および振幅誤差、ＶＰＡの分岐におけるゲインおよび位相アンバランス、ならびに、ＭＩＳＯ増幅器における歪み（例えば、上記のセクション３．４．５を参照）による場合がある。前述のＶＰＡの実施形態では、この機能性の一部は、プロセス検出器回路（例えば、図７Ａのプロセス検出器７９２、図１２のプロセス検出器１２８２、図１７のプロセス検出器１７７２）において実施された。これらの手法を、フィードフォワード、フィードバック、および、ハイブリッドフィードフォワード／フィードバック技術として分類することができ、例示的ＶＰＡ実装を説明する以下のセクションでさらに論じるように、様々な方法で実装することができる。これらの誤差監視および補償手法の概念的説明を、これから提供する。
図５４Ａおよび５４Ｂは、ＶＰＡにおける誤差を補償するためのフィードフォワード技術を大まかに例示するブロック図である。フィードフォワード技術は、ＶＰＡ内のこれらの誤差を事前補償するために、ＶＰＡにおける期待誤差の先験的知識に依拠する。よって、フィードフォワード技術は、誤差測定フェーズ（典型的には、テストおよび特性化プロセスで行われる）、および、誤差測定結果を使用した事前補償フェーズを含む。
図５４Ａは、ＶＰＡの出力でのＩデータおよびＱデータにおける期待誤差を記述する、誤差テーブルまたは関数を生成するためのプロセス５４００Ａを例示する（誤差測定フェーズ）。このような誤差は典型的には、ＶＰＡにおける不完全性によるものである。プロセス５４００Ａは典型的には、ＶＰＡ設計を完成させるより前にテスト室において行われ、受信器の出力で、ＶＰＡの入力でのＩおよびＱ値の範囲に対応するＩおよびＱ値を測定することを含む。典型的には、入力ＩおよびＱ値は、３６０度極空間（ｐｏｌａｒ ｓｐａｃｅ）の代表的範囲を生成するように、選択される（例えば、ＩおよびＱ値を、３０度の均一の間隔で選択してもよい）。続いて、入力ＩおよびＱ値と出力ＩおよびＱ値の間の誤差の差が計算される。例えば、特定のセットのＩおよびＱ入力値について、ＩおよびＱを受信器の出力で測定した後、比較回路は、ＩerrorおよびＱerrorとして、入力ＩおよびＱ値と受信器出力ＩおよびＱ値の間のＩデータおよびＱデータにおける差を計算する。ＩerrorおよびＱerrorは、特定のセットのＩおよびＱ入力値についての、ＶＰＡの出力でのＩおよびＱにおける期待誤差を表す。
一実施形態では、受信器はＶＰＡに統合されるか、あるいは、外部の較正および／またはテストデバイスによって提供される。別法として、受信器は、ＶＰＡを採用するデバイスにおける受信器モジュール（例えば、携帯電話における受信器）である。この代替実施形態では、ＶＰＡ誤差テーブルおよび／またはフィードバック情報を、デバイスにおけるこの受信器モジュールによって生成することができる。
計算されたＩerrorおよびＱerror値は、期待ＩおよびＱ誤差を表す誤差テーブルまたは関数を様々なＩおよびＱ入力値について生成するために使用される。実施形態では、計算されたＩerrorおよびＱerror値がさらに補間されて、ＩおよびＱ入力値の拡張範囲についての誤差値が生成され、それに基づいて誤差テーブルまたは関数が生成される。
図５４Ｂは、本発明の一実施形態によるフィードフォワード誤差事前補償（事前補償フェーズ）を例示する。例示のように、ＩおよびＱ入力値は、ＶＰＡによる増幅より前に、誤差テーブルまたは関数によって決定されるようないずれかの期待ＩerrorおよびＱerror値に対して訂正される。ＩおよびＱ誤差事前補償をＶＰＡ内で、異なるステージで、かつ／または異なる温度で、かつ／または異なる動作パラメータで行ってもよい。図５４Ｂの実施形態では、誤差訂正はＶＰＡの増幅ステージより前に起こる。例えば、ＩおよびＱ誤差訂正を、例えば、図１２および１７の伝達関数モジュール１２１６および１７１６など、ＶＰＡの伝達関数モジュールによって行ってもよい。ＩおよびＱ誤差訂正をＶＰＡの伝達関数モジュールにおいて実装するためのいくつかの方法が存在し、これには、ルックアップテーブルおよび／またはデジタル論理を使用して誤差関数を実装することが含まれる。典型的には、フィードフォワード技術は、例えば、測定フェーズにおいて生成されたデータを格納するために、ＲＡＭまたはＮＶＲＡＭなど、データストレージを必要とする。
フィードフォワード技術とは対照的に、フィードバック技術は誤差を事前補償しないが、リアルタイム測定をＶＰＡの出力内または出力で行い、例えば、プロセスまたは温度変動によるいかなる誤差または偏差をも検出する。図５５は、本発明の実施形態による例示的デカルトフィードバック誤差訂正技術を概念的に例示するブロック図である。以下でさらに説明するように、図５５は、受信器ベースのフィードバック技術を例示し、これにおいて、ＶＰＡの出力は、ＶＰＡにフィードバックされる前に、受信器によって受信される。本発明の実施形態による他のフィードバック技術を、さらに以下で説明する。フィードバック技術は、ＶＰＡ内の異なるステージで行われる場合のあるこれらのリアルタイム測定を行うために、追加の回路を必要とする場合があるが、最小のデータストレージを必要とするか、あるいはデータストレージを必要としない。以下の例示的ＶＰＡ実装の説明においてさらに説明するように、フィードバック誤差訂正のためのいくつかの実装が存在する。
ハイブリッドフィードフォワード／フィードバック技術は、フィードフォワードおよびフィードバック誤差事前補償および／または訂正コンポーネントを共に含む。例えば、ハイブリッドフィードフォワード／フィードバック技術は、誤差を事前補償してもよいが、低レートの周期的フィードバック機構を使用して、フィードフォワード事前補償を補ってもよい。
４．１．３）マルチバンドマルチモードＶＰＡ動作
例示的ＶＰＡの実装は、データ伝送のための複数の周波数バンド（例えば、クワッドバンド）、および／または、複数の技術モード（例えば、トライモード）を同時にサポートするための、いくつかのＶＰＡアーキテクチャを提供する。これらのＶＰＡアーキテクチャの利点は、本明細書に提供される教示に基づいて、当業者には明らかになるであろう。実施形態では、ＶＰＡアーキテクチャは、ＴＤＤ（時分割多重）およびＦＤＤ（周波数分割多重）ベースの規格を共にサポートするために、単一のＰＡ分岐を使用することを可能にする。他の実施形態では、ＶＰＡアーキテクチャは、典型的にはＦＤＤベースの規格のために必要とされる、出力ステージ（例えば、断路器）での費用のかかる、電力が不十分なコンポーネントの除去を可能にする。例示のため、限定ではなく、様々な通信規格のための、下側および上側スペクトルバンドにおける周波数バンド割り当てが、図５３において提供される。ＤＣＳ１８００（デジタルセルラーシステム１８００）およびＰＣＳ１９００（パーソナル通信サービス１９００）バンドは、ＧＳＭ−１８００およびＧＳＭ−１９００としても知られる、異なるＧＳＭベースの実装をサポートすることができることに留意されたい。３Ｇ ＴＤＤバンドは、例えば、ＵＭＴＳ ＴＤＤ（ユニバーサル移動電話システム）およびＴＤ−ＳＣＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ−Ｓｙｎｃｈｒｏｎｏｕｓ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）（時分割同期符号分割多重アクセス）など、第三世代の時分割多重規格のために割り当てられる。３Ｇ ＦＤＤバンドは、例えば、ＷＣＤＭＡ（広帯域ＣＤＭＡ）など、第三世代の周波数分割多重規格のために割り当てられる。
本明細書の教示に基づいて、当業者には明らかになるように、例示的ＶＰＡ実装によって可能にされる利点は、上述のものに加えて、様々な態様において存在する。以下では、例示的ＶＰＡ実装のより詳細な説明を提供する。これには、ＶＰＡのデジタル制御回路の異なる実装の説明と、その後に続くＶＰＡのアナログコアの異なる実装の説明が含まれる。本発明の実施形態は、本明細書に記載した特定の実装に限定されない。本明細書の教示に基づいて、当業者には理解されるように、例示的ＶＰＡ実装において提供された特徴を結びつけることによって、いくつかの他のＶＰＡ実装が得られる場合がある。したがって、以下で説明する例示的ＶＰＡ実装は、本発明の実施形態によるＶＰＡ実装の網羅的なリストを表すものではなく、本明細書に含まれた教示に基づく他の実装もまた本発明の範囲内である。例えば、あるデジタル制御回路を、ベースバンドプロセッサと共に統合あるいは結合することができる。加えて、直交生成器およびベクトル変調器など、あるアナログ制御回路を、デジタル制御回路を使用して実装することができる。一実施形態では、ＶＰＡシステムを、デジタル回路を使用して全体として実装することができ、ベースバンドプロセッサと完全に統合することができる。
４．２）デジタル制御モジュール
ＶＰＡのデジタル制御モジュールは、他の機能の中でも特に、信号生成、性能監視およびＶＰＡ動作制御のために使用される、デジタル回路を含む。セクション３では、デジタル制御モジュールの信号生成機能（すなわち、定包絡線信号の生成）を、例えば、実施形態７００、１２００および１７００において、デジタル制御モジュールの伝達関数モジュール（状態マシン）を参照して、詳細に説明した。デジタル制御モジュールの性能監視機能には、ＶＰＡの動作における誤差を監視かつ訂正するための機能、および／または、ＶＰＡの異なるステージのバイアスを制御するための機能が含まれる。デジタル制御モジュールのＶＰＡ動作制御機能には、ＶＰＡの動作に関係する様々な制御機能（例えば、ＶＰＡモジュールの電源投入またはプログラミング）が含まれる。ある実施形態では、これらの制御機能は任意選択であってもよい。他の実施形態では、これらの制御機能は、デジタル制御モジュールを通じて、ＶＰＡに接続された外部プロセッサにとってアクセス可能である。他の実施形態では、これらの機能はベースバンドプロセッサまたは他のデジタル回路に統合される。上述のものに加えて、他の機能もまた、デジタル制御モジュールによって行われる。デジタル制御モジュールの機能および実装を、これからより詳細に提供する。
図５６は、本発明の一実施形態によるデジタル制御モジュールの実施形態５６００の大まかな例示である。デジタル制御モジュールの実施形態５６００は、入力インタフェース５６０２、出力インタフェース５６０４、状態マシン５６０６、ＲＡＭ（ランダムアクセスメモリ）５６０８、およびＮＶＲＡＭ（不揮発性ＲＡＭ）５６１０を含む。実施形態では、Ｒａｍ５６０８および／またはＮＶＲＡＭ５６１０は任意選択であってもよい。
入力インタフェース５６０２は、信号をデジタル制御モジュール５６００に入力するための複数のバスおよび／またはポートを提供する。これらのバスおよび／またはポートには、例えば、ＩおよびＱデータ信号、外部プロセッサによって提供された制御信号、および／またはクロック信号を入力するためのバスおよび／またはポートが含まれる。一実施形態では、入力インタフェース５６０２はＩ／Ｏバスを含む。別の実施形態では、入力インタフェース５６０２は、フィードバック信号をＶＰＡのアナログコアから受信するためのデータバスを含む。別の実施形態では、入力インタフェース５６０２は、デジタル制御モジュール５６００から値を読み出すためのポートを含む。一実施形態では、デジタル制御モジュール５６００に接続された外部プロセッサ（例えば、ベースバンドプロセッサ）によって、値がデジタル制御モジュール５６００から読み出される。
出力インタフェース５６０４は、信号をデジタル制御モジュール５６００から出力するための複数の出力バスおよび／またはポートを提供する。これらの出力バスおよび／またはポートには、例えば、振幅情報信号（定包絡線信号を生成するために使用される）、バイアス制御信号（自己バイアス信号）、電圧制御信号（電源信号）、および出力選択信号を出力するためのバスおよび／またはポートが含まれる。
状態マシン５６０６は、デジタル制御モジュール５６００の信号生成および／または性能監視機能に関係する様々な機能を行う。一実施形態では、状態マシン５６０６は、信号生成機能を行うために、セクション３で述べたような伝達関数モジュールを含む。別の実施形態では、状態マシン５６０６は、他のタイプの信号の中でも特に、バイアス制御信号、電力制御信号、ゲイン制御信号および位相制御信号を生成するためのモジュールを含む。別の実施形態では、状態マシン５６０６は、フィードフォワード誤差訂正システムにおいて誤差事前補償を行うためのモジュールを含む。
ＲＡＭ５６０８および／またはＮＶＲＡＭ５６１０は、デジタル制御モジュール５６００の任意選択のコンポーネントである。実施形態では、ＲＡＭ５６０８およびＮＶＲＡＭ５６１０は、デジタル制御モジュール５６００の外部に存在し、例えば、入力インタフェース５６０２を介してデジタル制御モジュール５６００に接続されたデータバスを通じて、デジタル制御モジュール５６００にとってアクセス可能である場合がある。ＲＡＭ５６０８および／またはＮＶＲＡＭ５６１０は、特定のＶＰＡ実装に応じて、必要とされる場合も必要とされない場合もある。例えば、誤差事前補償のためにフィードフォワード技術を採用するＶＰＡ実装は、誤差テーブルまたは関数を格納するために、ＲＡＭ５６０８またはＮＶＲＡＭ５６１０を必要とする場合がある。一方、誤差訂正のためのフィードバック技術は、状態マシンにおけるデジタル論理モジュールにのみ依拠する場合があり、ＲＡＭ５６０８またはＮＶＲＡＭ５６１０ストレージを必要としない場合がある。同様に、ＲＡＭ５６０８およびＮＶＲＡＭ５６１０ストレージの量は、特定のＶＰＡ実装によって決まる場合がある。典型的には、使用されるとき、ＮＶＲＡＭ５６１０は、リアルタイムで生成されない、かつ／または、電源がオフにされるときに保持されなければならない、データを格納するために使用される。これには、例えば、ＶＰＡシステムのテストおよび特性化フェーズにおいて生成されたスカラ値および角度値など、誤差テーブルおよび／または誤差値、および／または、伝達関数モジュールによって使用されたルックアップテーブルが含まれる。
図５７は、本発明の一実施形態による例示的デジタル制御モジュール実装５７００を例示する。デジタル制御モジュール実装５７００は特に、例示的ＶＰＡデジタル制御モジュール５７００の例示的入力インタフェース５６０２および例示的出力インタフェース５６０４を例示する。以下でさらに説明するように、ＶＰＡデジタル制御モジュール５７００の入力および出力インタフェース５６０２および５６０４の信号は、ＶＰＡのアナログコアからの信号、および／または、ＶＰＡに接続された１つまたは複数の外部プロセッサ／制御器へ／からの信号と、直接相関する。上記のセクションで説明した実施例の実施形態では、ＶＰＡのアナログコアは、例えば、図１ＥにおいてＰＡステージ１９０−｛１，．．．，ｎ｝と共にアナログ回路１８６によって表された。図５７における入力および出力インタフェースのデータバスおよび／または信号のビット幅は、例示のためにのみ提供され、限定するものではないことに留意されたい。
例示的デジタル制御モジュール５７００の入力インタフェース５６０２は、Ａ／Ｄ ＩＮバス５７０２、デジタルＩ／Ｏバス５７０４、および複数の制御信号５７０６〜５７３０を含む。他のデジタル制御モジュール実装では、入力インタフェース５６０２は、より多くのあるいはより少ないデータバス、プログラミングバス、および／または制御信号を含んでもよい。
Ａ／Ｄ ＩＮバス５７０２は、フィードバック情報をＶＰＡのアナログコアからデジタル制御モジュール５７００へ搬送する。フィードバック情報は、他の機能の中でも特に、ＶＰＡの出力電力、および／または、ＶＰＡの分岐における振幅および／または位相変動を監視するために使用することができる。図５７に例示するように、Ａ／Ｄ変換器５７３２は、ＶＰＡのアナログコアから受信されたフィードバック情報を、Ａ／Ｄ ＩＮバス５７０２上でデジタル制御モジュール５７００へ送信する前に、（Ａ／Ｄ ＩＮ信号５７３６を使用して）アナログからデジタルへ変換する。一実施形態では、デジタル制御モジュール５７００は、Ａ／Ｄ変換器５７３２のクロック信号Ａ／Ｄ ＣＬＫ５７３４を制御する。別の実施形態では、デジタル制御モジュール５７００は、Ａ／Ｄ変換器５７３２への入力セレクタを制御して、Ａ／Ｄ変換器５７３２の入力で複数のフィードバック信号の間で選択する。一実施形態では、これは、Ａ／Ｄ入力セレクタ信号５７３８〜５７４６を使用して行われる。
デジタルＩ／Ｏバス５７０４は、デジタル制御モジュール５７００へ、あるいはそこからのデータおよび制御信号を、ＶＰＡに接続される場合のある１つまたは複数のプロセッサまたは制御器から、あるいはそこへ搬送する。一実施形態では、制御信号５７０６〜５７３０のいくつかは、デジタル制御モジュール５７００に、デジタルＩ／Ｏバス５７０４上で期待する（あるいは、その上で存在する）情報のタイプを通知するために使用される。例えば、ＰＣ／（Ｉ／Ｑ）ｎ信号５７２４は、デジタル制御モジュール５７００に対して、デジタルＩ／Ｏバス５７０４を介して電力制御情報を送信中であるか、Ｉ／Ｑデータを送信中であるかを指示する。同様に、Ｉ／Ｑｎ信号５７２０は、デジタル制御モジュール５７００に対して、デジタルＩ／Ｏバス５７０４を介してＩデータを送信中であるか、Ｑデータを送信中であるかを指示する。
ＶＰＡデジタル制御モジュール５７００の入力インタフェース５６０２の他の制御信号には、デジタルＥｎａｂｌｅ／Ｄｉｓａｂｌｅｎ５７０６、ＰＲＧＭ／ＲＵＮｎ５７０８、ＲＥＡＤ／ＷＲＩＴＥｎ５７１０、ＣＬＫ ＯＵＴ５７１２、ＣＬＫ＿ＩＮ×２ Ｅｎａｂｌｅ／Ｄｉｓａｂｌｅｎ５７１４、ＣＬＫ＿ＩＮ×４ Ｅｎａｂｌｅ／Ｄｉｓａｂｌｅｎ５７１６、ＣＬＫ＿ＩＮ５７１８、ＴＸ／ＲＸｎ５７２６、ＳＹＮＴＨ ＰＲＧＭ／ＳＹＮＴＨ ＲＵＮｎ５７２８、および、出力ＳＥＬ／ＬＡＴＣＨｎ５７３０が含まれる。
デジタルＥｎａｂｌｅ／Ｄｉｓａｂｌｅｎ信号５７０６は、ＶＰＡの電源投入、リセットおよびシャットダウンを制御する。ＶＰＡを電源投入、リセットまたはシャットダウンするための信号は典型的には、ＶＰＡに接続されたプロセッサから来る。例えば、携帯電話で使用されるとき、携帯電話のベースバンドプロセッサまたは制御器は、ＶＰＡを受信モードでシャットダウンし、送信モードで使用可能にしてもよい。
ＰＲＧＭ／ＲＵＮｎ信号５７０８は、デジタル制御モジュール５７００に対して、それがプログラミング中であるか、実行モードであるかを指示する。プログラミングモードでは、デジタル制御モジュール５７００を、ＶＰＡの所望の動作を使用可能にするようにプログラムすることができる。例えば、デジタル制御モジュール５７００のメモリ（ＲＡＭ５６０８、ＮＶＲＡＭ５６１０）ビットを、通信用に使用されるべき規格（例えば、ＷＣＤＭＡ、ＥＤＧＥ、ＧＳＭなど）を指示するように、プログラムすることができる。デジタル制御モジュール５７００のプログラミングは、デジタルＩ／Ｏバス５７０４を使用して行われる。
一実施形態では、ＶＰＡは、ＶＰＡを採用する最終製品またはデバイスにインストール（あるいは統合）された後、（部分的に、あるいは完全に）プログラムかつ／または再プログラムされる。例えば、携帯電話で使用されるとき、携帯電話が製造された後、（１）サポートされた波形、（２）電力制御、（３）高められた効率、および／または（４）電源投入およびパワーダウンプロファイルに関係する特徴など、新しい、追加の、修正された、あるいは異なる特徴を携帯電話に提供するために、ＶＰＡをプログラムすることができる。ＶＰＡをまた、ネットワークプロバイダによって望まれるように、波形または他の特徴を除去するようにプログラムすることもできる。
ＶＰＡのプログラミングは、支払いに基づくものにしてもよい。例えば、ＶＰＡを、エンドユーザによって選択かつ購入された特徴および機能拡張を含むようにプログラムしてもよい。
一実施形態では、ＶＰＡは、デバイスが製造された後、いずれかの周知の方法または技術を使用してプログラムされ、これには、それに限定されないが、（１）ＶＰＡを採用するデバイスのプログラミングインタフェースを使用した、ＶＰＡのプログラミング、（２）デバイスによって可読なメモリカード（例えば、携帯電話の場合、ＳＩＭカード）上にプログラミングデータを格納することによる、ＶＰＡのプログラミング、および／または（３）ネットワークプロバイダまたは他のソースによって無線でプログラミングデータをＶＰＡへ転送することによる、ＶＰＡのプログラミングが含まれる。
ＲＥＡＤ／ＷＲＩＴＥｎ信号５７１０は、デジタル制御モジュール５７００に対して、デジタルＩ／Ｏバス５７０４を介して、データがデジタル制御モジュールストレージ（ＲＡＭ５６０８またはＮＶＲＡＭ５６１０）から読まれるか、そこに書き込まれるかを指示する。データがデジタル制御モジュール５７００から読み出されているとき、ＣＬＫ ＯＵＴ信号５７１２は、デジタルＩ／Ｏバス５７０４から読み取るためのタイミング情報を指示する。
ＣＬＫ＿ＩＮ信号５７１８は、基準クロック信号をデジタル制御モジュール５７００へ提供する。典型的には、基準クロック信号は、ＶＰＡによってサポートされた通信規格に従って選択される。例えば、デュアルモードＷＣＤＭＡ／ＧＳＭシステムでは、基準クロック信号がＷＣＤＭＡチップレート（３．８４ＭＨｚ）およびＧＳＭチャネルラスタ（ｃｈａｎｎｅｌ ｒａｓｔｅｒ）（２００ＫＨｚ）の倍数であることが望ましく、１９．２ＭＨｚは両方の最小公倍数としてよく知られているレートである。さらに、ＣＬＫ＿ＩＮ信号５７１８を、基準クロック信号の倍数にすることができる。一実施形態では、ＣＬＫ＿ＩＮ×２ Ｅｎａｂｌｅ／Ｄｉｓａｂｌｅｎ５７１４、ＣＬＫ＿ＩＮ×４ Ｅｎａｂｌｅ／Ｄｉｓａｂｌｅｎ５７１６を使用して、ＶＰＡデジタル制御モジュール５７００に対して、基準クロックの倍数が提供されていることを指示することができる。
ＴＸ／ＲＸｎ信号５７２６は、デジタル制御モジュール５７００に対して、ＶＰＡを採用するシステム（例えば、携帯電話）がいつ送信または受信モードになりつつあるかを指示する。一実施形態では、デジタル制御モジュール５７００は、システムがＶＰＡの電源を投入するために送信モードになる直前に、通知を受ける。別の実施形態では、デジタル制御モジュール５７００は、システムがスリープモードに入るため、あるいはＶＰＡをシャットダウンするために受信モードになりつつあるとき、通知を受ける。
ＳＹＮＴＨ ＰＲＧＭ／ＳＹＮＴＨ ＲＵＮｎ信号５７２８は、基準周波数をＶＰＡに提供する合成器（図５９に示す合成器５９１８および５９２０など）をプログラムするために使用される。ＳＹＮＴＨ ＰＲＧＭ５７２８が高いとき、ＶＰＡデジタル制御モジュール５７００は、デジタルＩ／Ｏバス５７０４上で、合成器をプログラムするためのデータを受信することを期待することができる。典型的には、合成器のプログラミングは、ＶＰＡ伝送周波数を選択するとき、必要とされる。ＳＹＮＴＨ ＲＵＮ５７２８が高くなるとき、合成器は実行するように命令される。合成器はＶＰＡシステムと統合されてもよいし、外部コンポーネントまたはサブシステムとして提供されてもよい。
出力ＳＥＬ／ＬＡＴＣＨｎ信号５７３０は、伝送のために使用されるＶＰＡ出力を選択するために使用される。これは、ＶＰＡの出力の数に応じて、必要とされる場合も必要とされない場合もある。出力ＳＥＬ５７３０が高くなるとき、デジタル制御モジュール５７００は、デジタルＩ／Ｏバス５７０４上で出力を選択するためのデータを受信することを期待する。ＬＡＴＣＨ５７３０が高くなるとき、デジタル制御モジュール５７００は、伝送のために使用されたＶＰＡ出力が、現行の送信シーケンスの期間中に保持される（変更することができない）ことを保証する。
例示的デジタル制御モジュール５７００の出力インタフェース５６０４は、複数のデータバス（５７４８、５７５０、５７５２、５７５４、５７５６、５７５８、５７６０、５７６２、５７６４および５７６６）、プログラミングバス５７９９、および、複数の制御信号（５７６８、５７７０、５７７２、５７７４、５７７６、５７７８、５７８０、５７８２、５７８４、５７８６、５７８８、５７９０、５７９２、５７９４、５７９６および５７９８）を含む。デジタル制御モジュール５７００の他の実施形態では、出力インタフェース５６０４は、より多くのあるいはより少ないデータバス、プログラミングバス、および／または制御信号を有してもよい。
データバス５７５２、５７５４、５７５６および５７５８は、ＶＰＡのアナログコアにおいてほぼ一定の包絡線信号を生成するために使用される、デジタル制御モジュール５７００からのデジタル情報を搬送する。例示的デジタル制御モジュール５７００は、４分岐ＶＰＡの実施形態（セクション３．１を参照）または２分岐ＶＰＡの実施形態（セクション３．３を参照）において使用される場合があることに留意されたい。例えば、データバス５７５２、５７５４、５７５６および５７５８によって搬送されたデジタル情報は、図７Ａの実施形態における信号７２２、７２４、７２６および７２８、または、図１７の実施形態における信号１７２０、１７２２、１７２４および１７２６に対応し、デジタル制御モジュール５７００によって、（４分岐ＶＰＡの実施形態では）方程式（５）および（２分岐ＶＰＡの実施形態では）（１８）に従って、生成される場合がある。データバス５７５２、５７５４、５７５６および５７５８によって搬送されたデジタル情報は、各デジタル−アナログコンバータ（ＤＡＣ０１〜０４）を使用してデジタルからアナログへ変換されて、アナログ信号５７５３、５７５５、５７５７および５７５９がそれぞれ生成される。アナログ信号５７５３、５７５５、５７５７および５７５９は、以下でＶＰＡアナログコア実装を参照してさらに説明するように、ＶＰＡのアナログコアにおけるベクトル変調器に入力される。一実施形態では、ＤＡＣ０１〜０４は、デジタル制御モジュールによって提供されたベクトルＭＯＤ ＤＡＣ ＣＬＫ信号５７７０によって、制御かつ同期化される。さらに、ＤＡＣ０１〜０４には、同じ中央基準電圧ＶＲＥＦ＿Ｄ信号５７４３が提供される。
データバス５７６０および５７６２は、ＶＰＡのＰＡ増幅ステージおよびドライバ増幅ステージ（ＶＰＡの異なる増幅ステージの例示については、図５２を参照）のための、バイアス電圧信号を生成するために使用される、デジタル制御モジュール５７００からのデジタル情報を搬送する。別の実施形態では、プレドライバステージバイアス制御など、追加の制御機能が使用される。データバス５７６０によって搬送されたデジタル情報は、ＤＡＣ＿０５を使用してデジタルからアナログへ変換されて、出力ステージバイアス信号５７６１が生成される。同様に、データバス５７６２によって搬送されたデジタル情報は、ＤＡＣ＿０６を使用してデジタルからアナログへ変換されて、ドライバステージバイアス信号５７６３が生成される。出力ステージバイアス信号５７６１およびドライバステージバイアス信号５７６３は、例えば、実施形態５１００Ｈに例示されたバイアス信号ＡおよびＢに対応する。一実施形態では、ＤＡＣ０５および０６は、自己バイアスＤＡＣ ＣＬＫ信号５７７２を使用して制御かつ同期化され、同じ中央基準電圧ＶＲＥＦ＿Ｅ信号５７４５が提供される。
データバス５７６４および５７６６は、ＶＰＡの出力ステージおよびドライバステージのための電圧制御信号を生成するために使用される、デジタル制御モジュール５７００からのデジタル情報を搬送する。データバス５７６４によって搬送されたデジタル情報は、ＤＡＣ＿０７を使用してデジタルからアナログへ変換されて、出力ステージ電圧制御信号５７６５が生成される。同様に、データバス５７６６によって搬送されたデジタル情報は、ＤＡＣ＿０８を使用してデジタルからアナログへ変換されて、ドライバステージ電圧制御信号５７６７が生成される。出力ステージ電圧制御信号５７６５およびドライバステージ電圧制御５７６７は、出力ステージおよびドライバステージのための電源電圧を生成するために使用され、ＶＰＡの出力ステージおよびドライバステージの電圧を制御するためのさらなる方法を提供する。一実施形態では、ＤＡＣ０７および０８は、電圧制御ＤＡＣ ＣＬＫ信号５７７４を使用して制御かつ同期化され、同じ中央基準電圧ＶＲＥＦ＿Ｆ信号５７４７が提供される。
データバス５７４８および５７５０は、ゲインおよび位相バランス制御信号を生成するために使用される、デジタル制御モジュール５７００からのデジタル情報を搬送する。一実施形態では、ゲインおよび位相バランス制御信号は、Ａ／Ｄ ＩＮバス５７０２上でＶＰＡのアナログコアから受信されたフィードバックゲインおよび位相情報に応答して生成される。データバス５７４８によって搬送されたデジタル情報は、ＤＡＣ＿０９を使用してデジタルからアナログへ変換されて、アナログゲインバランス制御信号５７４９が生成される。同様に、データバス５７５０によって搬送されたデジタル情報は、ＤＡＣ＿１０を使用してデジタルからアナログへ変換されて、アナログ位相バランス制御５７５１が生成される。ゲインおよび位相バランス制御信号５７４９および５７５１は、ＶＰＡのアナログコアにおけるゲインおよび位相を調節するための１つの機構を提供する。一実施形態では、ＤＡＣ０９および１０は、バランスＤＡＣ ＣＬＫ信号５７６８を使用して制御かつ同期化され、同じ中央基準電圧ＶＲＥＦ＿Ｂ５７３９が提供される。
プログラミングバス５７９９は、ＶＰＡのアナログコアにおいて１つまたは複数の周波数合成器をプログラムするために使用される、デジタル制御モジュール５７００からのデジタル命令を搬送する。一実施形態では、プログラミングバス５７９９によって搬送されるデジタル命令は、ＳＹＮＴＨ ＰＲＧＭ信号５７２８が高いとき、デジタルＩ／Ｏバス５７０４上で受信されたデータに従って生成される。周波数合成器をプログラムするためのデジタル命令には、選択された通信規格に従って周波数を生成するために適切な合成器（高バンドまたは低バンド）を設定するための命令が含まれる。一実施形態では、プログラミングバス５７９９は、３ワイヤプログラミングバスである。
上述のデータおよびプログラミングバスに加えて、出力インタフェース５６０４は複数の制御信号を含む。
アナログＶＰＡコアの周波数合成器をプログラムするために使用される、プログラミングバス５７９９と共に、高バンドＥｎａｂｌｅ／Ｄｉｓａｂｌｅｎおよび低バンドＥｎａｂｌｅ／Ｄｉｓａｂｌｅｎ制御信号５７９６および５７９８が、アナログＶＰＡコアの高バンド周波数合成器および低バンド周波数合成器のうちどちらが使用可能／使用不可にされるかを制御するために、生成される。
制御信号５７３８、５７４０、５７４２、５７４４および５７４６は、ＶＰＡのアナログコアからのフィードバック信号を、Ａ／Ｄ変換器５７３２のＡ／Ｄ ＩＮ入力信号５７３６上へ多重化するための、入力セレクタを制御する。一実施形態では、制御信号５７３８、５７４０、５７４４および５７４６は、Ａ／Ｄ ＩＮ信号５７３６上での電力出力フィードバック信号、差動分岐振幅フィードバック信号、および差動分岐位相フィードバック信号の多重化を制御する。他のフィードバック信号は、他の実施形態において使用可能である場合がある。一実施形態では、フィードバック信号は、所定の多重化サイクルに従って多重化される。別の実施形態では、あるフィードバック信号はＡ／Ｄ ＩＮ信号５７３６によって周期的に搬送されるが、他のものはデジタル制御モジュールによってオンデマンドで要求される。
出力選択制御信号５７７６、５７７８、５７８０、５７８２および５７８４は、特定のＶＰＡ実装が異なる周波数バンドおよび／または技術モードについて複数の出力をサポートするとき、ＶＰＡ出力を選択するために、デジタル制御モジュール５７００によって生成される。一実施形態では、出力選択制御信号５７７６、５７７８、５７８０、５７８２および５７８４は、デジタル制御モジュール入力信号５７３０に従って生成される。図５７の実施例の実装では、デジタル制御モジュール５７００は、５つの異なるＶＰＡ出力のうち１つを選択するための５つの出力選択制御信号を提供する。一実施形態では、出力選択制御信号５７７６、５７７８、５７８０、５７８２および５７８４は、選択されたＶＰＡ出力に対応する回路の電源を投入し、残された選択されていないＶＰＡ出力に対応する回路の電源をオフにするために、ＶＰＡのアナログコア内の回路を制御する。実施形態では、いかなるときにも、出力選択制御信号５７７６、５７７８、５７８０、５７８２および５７８４は、ＶＰＡが送信モードであるとき、単一のＶＰＡ出力に対応する回路の電源が投入されることを保証する。異なるデジタル制御モジュールの実施形態は、特定のアナログコア実装によってサポートされたＶＰＡ出力の特定の数に応じて、より多くのあるいはより少ない出力選択制御信号を有してもよい。
ベクトルＭＯＤ高バンド／ベクトルＭＯＤ低バンドｎ制御信号５７８６は、ＶＰＡのアナログコアにおいてベクトル変調器の高バンド周波数変調セットが使用されるか、低バンド周波数変調セットが使用されるかを指示するために、デジタル制御モジュール５７００によって生成される。一実施形態では、高バンドおよび低バンドベクトル変調器は異なる特性を有し、各セットが変調周波数の範囲により適切になることが可能となる。制御信号５７８６は、ＶＰＡの選択された出力に従って生成される。一実施形態では、制御信号５７８６は、選択されたセットのベクトル変調器の電源が投入されること、および、他のセットのベクトル変調器の電源がオフにされることを保証するために、ＶＰＡのアナログコア内の回路を制御する。別の実施形態では、制御信号５７８６は、補間フィルタのセットを、選択されたセットのベクトル変調器に結合するために、ＶＰＡのアナログコア内の回路を制御する。
３Ｇ高バンド／標準ｎ制御信号５７８８は、ＶＰＡが幅広い範囲の高周波数バンドをサポートすることを可能にするために、必要であれば使用される場合のある任意選択の制御信号である。一実施形態では、制御信号５７８８は、アナログコアの出力ステージ回路を通じてより多くの電流を強制すること、および／または、ＶＰＡの出力インピーダンス特性を修正することを行ってもよい。
フィルタ応答１／フィルタ応答２ｎ制御信号５７９０は、ＶＰＡのアナログコアにおいて補間フィルタの応答を動的に変更するために使用される場合のある、任意選択の制御信号である。これは、補間フィルタが異なる通信規格について異なる最適応答を有するとき、必要となる場合がある。例えば、最適フィルタ応答は、ＷＣＤＭＡまたはＥＤＧＥでは約５ＭＨｚの３ｄＢコーナー周波数を有するが、この周波数はＧＳＭでは約４００ＫＨｚである。したがって、制御信号５７９０は、使用された通信規格に従って補間フィルタを最適化することを可能にする。
減衰器制御信号５７９２および５７９４は、追加の出力電力制御の特徴および機能を提供するために、必要であれば使用される場合のある任意選択の制御信号である。例えば、減衰器制御信号５７９２および５７９４を、ＶＰＡの出力上でＲＦ減衰器を使用可能／使用不可にするように構成することができる。これらの減衰器は、シリコン、ＧａＡｓまたはＣＭＯＳプロセスを使用して製造することができる、特定のＶＰＡ実装に基づいて必要とされる場合がある。
図５８は、本発明の一実施形態による別の例示的デジタル制御モジュール５８００を例示する。例示的デジタル制御モジュール５８００は、多くの点でデジタル制御モジュール５７００に類似している。特に、両実施形態５７００、５８００は、同じ入力インタフェース５６０２、および、出力インタフェースのかなりの部分を有する（図５８の出力インタフェースには、参照番号５６０４’というラベルが付けられる）。例示的実施形態５７００および５８００の間の違いは、フィードバック情報のタイプがデジタル制御モジュールに提供されることに関係する。具体的には、これら２つの実施形態５７００および５８００は、誤差訂正のための極めて異なるフィードバック機構により動作するように設計される。これらの機構をさらに以下でセクション４．３において、例示的アナログコア実装を参照して説明する。
例示的実装５８００は、例示的実装５７００に比較して、異なる入力選択制御信号５８０８、５８１０および５８１２を含む。入力選択制御信号５８１０および５８１２は、フィードバック情報がＶＰＡの高バンドアナログ回路から受信されるか、低バンドアナログ回路から受信されるかを、どのバンドが使用中であるかに応じて制御する。入力選択制御信号Ｉ／Ｑｎ５８０８は、ＶＰＡのアナログコアからのＩおよびＱフィードバックデータの多重化を制御する。一実施形態では、制御信号５８１２は、Ａ／Ｄ ＩＮ信号５７３６においてＩデータとＱデータの間の順次スイッチングを可能にする。
さらに例示的実施形態５７００と区別して、例示的実施形態５８００は追加のデータバス５８０２を含み、これは、自動ゲイン制御信号５８０６を生成するために使用されるデジタル制御モジュール５８００からのデジタル情報を搬送する。自動ゲイン制御信号５８０６は、ＶＰＡのアナログコアにおけるフィードバック機構において使用された増幅器回路のゲインを制御するために使用される。フィードバック機構のこのコンポーネントのさらなる説明を、以下で提供する。一実施形態では、データバス５８０２によって搬送されたデジタル情報は、ＤＡＣ＿１１によってデジタルからアナログへ変換されて、アナログ信号５８０６が生成される。ＤＡＣ＿１１は、デジタル制御モジュールによって提供されたクロック信号５８０４によって制御され、ＶＲＥＦ Ｂ信号５７３９が中央基準電圧として提供される。
例示的デジタル制御モジュール５７００および５８００は、デジタル制御モジュール実装において使用される場合のある典型的な入力および出力デジタル制御モジュール信号のいくつかを例示することに留意されたい。本明細書の教示に基づいて、当業者には理解されるように、ＶＰＡが使用されているシステム、および／または、デジタル制御モジュールと共に使用される特定のＶＰＡアナログコアに応じて、より多くのあるいはより少ない入力および出力信号を使用してもよい。一実施形態では、例示的デジタル制御モジュール実装５７００および５８００を、フィードバックのみ、フィードフォワードのみ、または、フィードバックおよびフィードフォワードの両方の誤差訂正を使用するＶＰＡアナログコアと共に使用してもよい。フィードフォワードのみの手法で使用されるとき、フィードバック素子および／または信号（例えば、Ａ／Ｄ ＩＮ５７０２、制御信号５７３８、５７４０、５７４２、５７４４、５７４６、ゲインおよび位相バランス制御信号５７４９および５７５１）を、使用不可にしても取り除いてもよい。したがって、例示的デジタル制御モジュール実装５７００および５８００の変形形態は、本発明の実施形態の範囲内である。
４．３）ＶＰＡアナログコア
このセクションでは、ＶＰＡアナログコアの様々な例示的実装を提供する。以下で説明するように、様々な例示的実装は、多数のコンポーネント、回路、および／または信号を共有し、主な違いは、出力ステージアーキテクチャ、採用された誤差訂正フィードバック機構、および／または、チップ製造において使用される実際の半導体素材に関係する。本明細書の教示に基づいて、当業者には理解されるように、以下で説明する様々な例示的実装の間で特徴を交換、追加、かつ／または除去することによって、他のＶＰＡアナログコア実装もまた考えられる。したがって、本発明の実施形態は、本明細書に記載した例示的実装に限定されない。
４．３．１）ＶＰＡアナログコア実装Ａ
図５９は、本発明の一実施形態によるＶＰＡアナログコア実装５９００を例示する。一実施形態では、アナログコア５９００の入力信号は、直接的あるいは間接的に（ＤＡＣを通じて）、デジタル制御モジュール５６００の出力インタフェース５６０４からの出力信号に接続する。同様に、アナログコア５９００からのフィードバック信号は、直接的あるいは間接的に（ＤＡＣを通じて）、デジタル制御モジュール５６００の入力インタフェースに接続する。例示のため、アナログコア５９００は、図５７および図５９の両方において同じ番号の信号によって示されるように、デジタル制御モジュール５７００に接続されるものとして図５９に図示される。
アナログコア実装５９００は、２分岐ＶＰＡの実施形態である。この実装５９００は、しかし、本明細書の教示に基づいて当業者には明らかになるように、４分岐またはＣＰＣＰのＶＰＡの実施形態へと容易に修正することができる。
大まかには、アナログコア５９００は、データ信号をデジタル制御モジュール５７００から受信するための入力ステージ、ほぼ一定の包絡線信号を生成するためのベクトル変調ステージ、および、所望のＶＰＡ出力信号を増幅かつ出力するための増幅出力ステージを含む。加えて、アナログコア５９００は、アナログコアの異なるステージへの電力を制御かつ送達するための電源回路、任意選択の出力ステージ保護回路、および、ＶＰＡのデジタル制御モジュールへのフィードバック情報を生成かつ提供するための任意選択の回路を含む。
ＶＰＡアナログコア５９００の入力ステージは、任意選択の補間フィルタバンク（５９１０、５９１２、５９１４および５９１６）、および、複数のスイッチ５９６４、５９６６、５９６８および５９７０を含む。アンチエイリアスフィルタとしての機能も果たす場合のある補間フィルタ５９１０、５９１２、５９１４および５９１６は、ＤＡＣ０１〜０４のアナログ出力５７５３、５７５５、５７５７および５７５９を整形して、所望の出力波形を生成する。一実施形態では、補間フィルタ５９１０、５９１２、５９１４および５９１６の応答は、デジタル制御モジュール５７００からの制御信号５７９０を使用して、動的に変更される。デジタル制御モジュール信号５７９０は、例えば、補間フィルタ５９１０、５９１２、５９１４および５９１６内のスイッチを制御して、フィルタ５９１０、５９１２、５９１４および５９１６内のアクティブ回路において変化を引き起こす（ＲＣ回路を使用可能／使用不可にする）場合がある。これは、補間フィルタ５９１０、５９１２、５９１４および５９１６が異なる通信規格について異なる最適応答を有するとき、必要となる場合がある。補間フィルタ５９１０、５９１２、５９１４および５９１６を、ＦＩＲフィルタまたはプログラマブルＦＩＲフィルタなど、デジタル回路を使用して実装することができることに留意されたい。デジタルで実装されるとき、これらのフィルタをＶＰＡシステム内に含めるか、あるいは、ベースバンドプロセッサと統合することができる。
続いて、スイッチ５９６４、５９６６、５９６８および５９７０を使用して、補間フィルタ５９１０、５９１２、５９１４および５９１６の出力が、ＶＰＡアナログコア５９００の上側バンドパス５９６４または下側バンドパス５９６６のいずれかに接続するようにスイッチされる。上側および下側バンドパスの間のこの決定は通常、デジタル制御モジュール５７００によって、ＶＰＡによる伝送のために選択された周波数範囲に基づいて行われる。例えば、下側バンドパス５９６６はＧＳＭ−９００用に使用されるが、上側バンドパス５９６４はＷＣＤＭＡ用に使用される。一実施形態では、スイッチ５９６４、５９６６、５９６８および５９７０は、デジタル制御モジュール５７００によって提供された、ベクトルＭＯＤ高バンド／ベクトルＭＯＤ低バンドｎ信号５７８６によって制御される。信号５７８６は、スイッチ５９６４、５９６６、５９６８および５９７０の各々を各第１または第２の入力に結合することを制御し、それにより、補間フィルタ５９１０、５９１２、５９１４および５９１６の出力をＶＰＡアナログコア５９００の上側パス５９６４または下側パス５９６６のいずれかに結合することを制御する。
ＶＰＡアナログコア５９００のベクトル変調ステージは、アナログコア５９００の上側バンドパス５９６４と下側バンドパス５９６６の間で分割された、複数のベクトル変調器５９２２、５９２４、５９２６および５９２８を含む。選択された動作のバンドに基づいて、上側バンドパスベクトル変調器（５９２２、５９２４）または下側バンドパスベクトル変調器（５９２６、５９２８）のいずれかがアクティブである。
一実施形態では、ベクトル変調器５９２２、５９２４または５９２６、５９２８の動作は、例えば、図１７の実施形態におけるベクトル変調器１７５０および１７５２の動作に類似している。ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）は、入力信号５９１９、５９２１、５９２３および５９２５（５９２７、５９２９、５９３１および５９３３）を、任意選択の補間フィルタ５９１０、５９１２、５９１４および５９１６からそれぞれ受信する。入力信号５９１９、５９２１、５９２３および５９２５（または、５９２７、５９２９、５９３１および５９３３）は、ベクトル変調器によって定包絡線信号を生成するために使用される振幅情報を含む。さらに、ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）は、高バンドＲＦ＿ＣＬＫ信号５９３５（低バンドＲＦ＿ＣＬＫ信号５９３７）を、高バンド周波数合成器５９１８（低バンド周波数合成器５９２０）から受信する。高バンド周波数合成器５９１８（低バンド周波数合成器５９２０）は、任意選択でＶＰＡアナログコアの外部あるいは内部に位置する。一実施形態では、高バンド周波数合成器５９１８（低バンド周波数合成器５９２０）は、ＲＦ周波数を１．７〜１．９８ＧＨｚの上側バンド範囲（８２４〜９１５ＭＨｚの下側バンド範囲）で生成する。別の実施形態では、高バンド周波数合成器５９１８および低バンド周波数合成器５９２０は、デジタル制御モジュール信号５７９６および５７９８によってそれぞれ制御される。信号５７９６および５７９８は、例えば、選択された伝送周波数バンドに従って適切な周波数合成器の電源を投入し、選択された合成器に、選択された伝送周波数に従ってＲＦ周波数クロックを生成するように命令する。
ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）は、入力信号５９１９、５９２１、５９２３および５９２５（５９２７、５９２９、５９３１および５９３３）を、高バンドＲＦ＿ＣＬＫ信号５９３５（低バンドＲＦ＿ＣＬＫ信号５９３７）により変調する。一実施形態では、ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）は、入力信号を、適切に導出かつ／または位相シフトされたバージョンの高バンドＲＦ＿ＣＬＫ信号５９３５（低バンドＲＦ＿ＣＬＫ信号５９３７）により変調し、生成された変調信号を結合して、ほぼ一定の包絡線信号５９３９および５９４１（５９４３および５９４５）を生成する。
別の実施形態では、ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）はさらに、位相バランス制御信号５７５１をＶＰＡデジタル制御モジュールから受信する。位相バランス制御信号５７５１は、ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）を制御して、アナログコアからの位相フィードバック情報に応答して、定包絡線信号５９３９および５９４１（または、５９４３および５９４５）における位相において変化を引き起こす。振幅および位相フィードバック機構を、さらに以下で論じる。任意選択により、上側バンドパスベクトル変調器５９２２および５９２４はまた、３Ｇ高バンド／標準ｎ信号５７８８をもデジタル制御モジュールから受信する。信号５７８８を、必要であれば、ベクトル変調器を上側バンドの最高周波数で駆動することをさらにサポートするために、使用することができる。
ＶＰＡアナログコア５９００の出力ステージは、アナログコア５９００の上側バンドパス５９６４と下側バンドパス５９６６の間で分割された、複数のＭＩＳＯ増幅器５９３０および５９３２を含む。選択された動作のバンドに基づいて、上側バンドパスＭＩＳＯ増幅器５９３０または下側バンドパスＭＩＳＯ増幅器５９３２のいずれかがアクティブである。
一実施形態では、ＭＩＳＯ増幅器５９３０（または、５９３２）は、ほぼ一定の包絡線信号５９３９および５９４１（または、５９４３および５９４５）を、ベクトル変調器５９２２および５９２４（または、５９２６および５９２８）から受信する。ＭＩＳＯ増幅器５９３０（または、５９３２）は、信号５９３９および５９４１（または、５９４３および５９４５）を個別に増幅して、増幅された信号を生成し、増幅された信号を結合して、出力信号５９４７（または、５９４９）を生成する。一実施形態では、ＭＩＳＯ増幅器５９３０（または、５９３２）は、本明細書に記載するように、増幅された信号を、直結を介して結合する。本発明の実施形態による、増幅された信号を結合する他のモードは、セクション３において上述したものである。
ＶＰＡアナログコア５９００の出力ステージは、マルチバンドマルチモードＶＰＡ動作をサポートすることができる。図５９に示すように、出力ステージは、それぞれ上側バンドおよび下側バンド動作のための２つのＭＩＳＯ増幅器５９３０および５９３２を含む。加えて、上側バンド５９６４および下側バンド５９６６の各々の出力はさらに、選択された伝送モード（例えば、ＧＳＭ、ＷＣＤＭＡなど）に従って、１つまたは複数の出力パスの間でスイッチされる。典型的には、異なる伝送モードについて別々の出力パスが必要とされ、これは、ＦＤＤベースのモード（例えば、ＷＣＤＭＡ）は出力でデュプレクサの存在を必要とするが、ＴＤＤベースのモード（例えば、ＧＳＭ、ＥＤＧＥ）はＴ／Ｒスイッチされた出力を有するからである。
アナログコア５９００では、ＭＩＳＯ増幅器５９３０の出力５９４７を、３つの出力パス５９５４、５９５６および５９５８のうち１つに結合することができ、各出力パス５９５４、５９５６、５９５８は、特定の伝送のモードのために、アンテナ（図示せず）またはコネクタ（図示せず）に結合されるものである。同様に、ＭＩＳＯ増幅器５９３２の出力５９４９を、２つの出力パス５９６０および５９６２のうち１つに結合することができる。一実施形態では、デジタル制御モジュールによって提供された出力選択信号５７７６、５７７８、５７８０、５７８２および５７８４は、選択された伝送モードに基づいて、スイッチ５９４２および５９４４を制御して、アクティブＭＩＳＯ増幅器の出力を適切な出力パスに結合する。より多くのあるいはより少ない出力パス５９５４、５９５６、５９５８、５９６０および５９６２を使用してもよいことに留意されたい。
したがって、２つのＭＩＳＯ増幅器５９３０および５９３２のみにより、アナログコア５９００は複数の異なる伝送モードをサポートする。一実施形態では、アナログコア５９００は、単一のＭＩＳＯ増幅器を使用して、ＧＳＭ、ＥＤＧＥ、ＷＣＤＭＡおよびＣＤＭＡ２０００をサポートすることを可能にする。したがって、実装５９００によるこの例示的ＶＰＡアナログコアの利点の１つが、サポートされた出力パスごとのＰＡの数の低減にあることは、明らかである。これは、ＶＰＡアナログコア５９００のために必要とされるチップ面積の低減に直接対応する。
一実施形態では、アナログコア５９００の出力ステージは、任意選択の出力ステージ自己バイアス信号５７６１、ドライバステージ自己バイアス信号５７６３、およびゲインバランス制御信号５７４９を、デジタル制御モジュールから受信する。出力ステージ自己バイアス信号５７６１およびドライバステージ自己バイアス信号５７６３は、実際のＭＩＳＯ実装において使用されたトランジスタの特定のタイプに従って、必要とされる場合も必要とされない場合もある。一実施形態では、出力ステージ自己バイアス信号５７６１およびドライバステージ自己バイアス信号５７６３は、ＭＩＳＯ増幅ステージのバイアスを制御して、ＶＰＡの電力出力および／または電力効率において変化を引き起こす。同様に、ゲインバランス制御信号５７４９は、デジタル制御モジュールによってアナログコアから受信された電力出力フィードバック情報に応答して、異なるＭＩＳＯ増幅ステージのゲインレベルにおいて変化を引き起こす場合がある。これらの任意選択の出力ステージ入力信号のさらなる考察を、以下で提供する。
一実施形態では、アナログコア５９００の出力ステージは、任意選択のフィードバック信号をＶＰＡのデジタル制御モジュール５７００に提供する。典型的には、これらのフィードバック信号は、デジタル制御モジュール５７００によって、ＶＰＡの分岐における振幅および位相変動を訂正するため、かつ／または、ＶＰＡの出力電力を制御するために使用される。アナログコア５９００の特定の実装では、差動フィードバック手法は、出力ステージによって提供された差動分岐振幅信号５９５０および差動分岐位相信号５９４８を使用して、振幅および位相変動を監視するために採用される。さらに、出力電力監視は、ＭＩＳＯ増幅器５９３０および５９３２の出力電力をそれぞれ測定する、信号ＰＷＲ検出Ａ５９３８およびＰＷＲ検出Ｂ５９４０を使用して提供される。いかなるときにもＭＩＳＯ増幅器５９３０および５９３２のうち１つのみをアクティブにすることができるので、一実施形態では、加算器５９５２を使用して、ＰＷＲ検出Ａ５９３８およびＰＷＲ検出Ｂ５９４０が共に加算されて、ＶＰＡの出力電力に対応する信号が生成される。
一実施形態では、出力ステージからのフィードバック信号は、デジタル制御モジュール５７００によって制御された入力セレクタ５９４６を使用して多重化される。別の実施形態では、デジタル制御モジュール５７００は、Ａ／Ｄ入力セレクタ信号５７３８、５７４０、５７４２、５７４４および５７４６を使用して、入力セレクタ５９４６を制御し、受信されるフィードバック信号を選択する。フィードバック信号の監視は、リアルタイムのレートで起こる必要はない場合があり、周期的に低レートで行われることのみが必要である場合があることに留意されたい。例えば、分岐振幅および位相誤差訂正のために、フィードバック監視が行われるレートは、デジタル制御モジュールにおいて行われているフィードフォワード訂正の度合い、温度によるプロセス変動、または、変化するバッテリまたは電源電圧などの動作変化など、いくつかの要因によって決まる。
上記で、フィードフォワードおよびフィードバック誤差補償および／または訂正技術の間のトレードオフを説明した。したがって、フィードバック監視が行われるレートを左右するパラメータは、典型的にはＶＰＡの実際の設計者によって選択される、設計上の選択である。結果として、アナログコア実装５９００を、デジタル制御モジュールにおけるいかなるフィードフォワード訂正をも使用不可にすることによる純粋なフィードバック実装として、フィードバック信号の監視を使用不可にすることによる純粋なフィードフォワード実装、あるいは、可変フィードフォワード／フィードバック利用を有するハイブリッドフィードフォワード／フィードバック実装として、動作するようにプログラムすることができる。
一実施形態では、アナログコア５９００の出力ステージは、任意選択の出力ステージ保護回路を含む。図５９では、これは、ＭＩＳＯ増幅器５９３０および５９３２にそれぞれ結合された、ＶＳＷＲ（電圧定在波比）保護回路５９３４および５９３６を使用して例示される。ＶＳＷＲ保護回路５９３４、５９３６は、実際のＭＩＳＯ増幅器の実装に応じて、必要とされる場合も必要とされない場合もある。一実施形態では、ＶＳＷＲ保護回路５９３４および５９３６は、出力電圧レベルが出力ステージ絶縁破壊電圧を超えさせる可能性があるとき、出力ステージＰＡ（例えば、図６０のＰＡ６０３０および６０３２を参照）を、熱シャットダウンまたはデバイス絶縁破壊になることから保護する。従来のシステムでは、これは、ＲＦ断路器をＰＡの出力で使用することによって達成され、費用もかかり、損失も多い（典型的には、約１．５ｄＢの電力損失を引き起こす）。したがって、ＶＳＷＲ保護回路５９３４、５９３６は、出力ステージでの断路器の必要性をなくし、さらに、ＶＰＡのコスト、サイズおよび電力損失を低減する。一実施形態では、ＶＳＷＲ保護回路５９３４、５９３６は、ＷＣＤＭＡをサポート可能な、断路器なしの出力ステージを使用可能にする。ＶＳＷＲ保護回路５９３４および５９３６はまた、ＶＰＡを損なうことなく、ＶＰＡがいかなるＶＳＷＲレベルにも動作できるようにする。ＶＳＷＲ保護回路を、ＶＰＡの特定の実装の最大出力電力をいかなるＶＳＷＲレベルにも送達するように、設計することができる。
上述のように、アナログコア５９００は、アナログコア５９００の異なるステージへの電力を制御かつ送達するための電源回路を含む。一態様では、電源回路は、ＶＰＡアナログコア５９００のアクティブ部分の電源を投入するための手段を提供する。別の態様では、電源回路は、ＶＰＡの電力効率および／または出力電力を制御するための手段を提供する。
アナログコア実装５９００では、電源回路は、ＭＡ電源５９０２、ドライバステージ電源５９０４、出力ステージ電源５９０６、およびベクトルＭｏｄｓ電源５９０８を含む。一実施形態では、電源回路は、デジタル制御モジュール５７００によって提供された出力選択信号５７７６、５７７８、５７８０、５７８２および５７８４によって制御される。
ＭＡ電源５９０２は、ＶＰＡアナログコア５９００のアクティブ部分の電源投入を制御するための回路を提供する。アナログコア５９００では、ＭＡ電源５９０２は、２つの出力、ＭＡ１ ＶＳＵＰＰＬＹ５９０３およびＭＡ２ ＶＳＵＰＰＬＹ５９０５を有する。いかなるときにも、ＭＡ１ ＶＳＵＰＰＬＹ５９０３またはＭＡ２ ＶＳＵＰＰＬＹ５９０５のうち１つのみがアクティブであり、ＶＰＡアナログコア５９００の上側バンド５９６４または下側バンド５９６６部分のみの電源が投入されることを保証する。一実施形態では、ＭＡ電源５９０２のアクティブ出力が、後述のような固有の電源信号を有する回路を除いて、ＶＰＡアナログコア５９００のすべてのアクティブ回路に結合される。ＭＡ電源５９０２は、出力選択信号をデジタル制御モジュールから受信し、これは、出力信号ＭＡ１ ＶＳＵＰＰＬＹ５９０３またはＭＡ２ ＶＳＵＰＰＬＹ５９０５の一方または他方を、ＶＰＡの選択された出力に基づいて使用可能にする。
ドライバステージ電源５９０４は、電力をＭＩＳＯ増幅器５９３０、５９３２のドライバステージ回路へ提供するための回路を含む。ＭＡ電源５９０２と同様に、ドライバステージ電源５９０４は、２つの出力、ＭＡ１ドライバＶＳＵＰＰＬＹ５９０７およびＭＡ２ドライバＶＳＵＰＰＬＹ５９０９を有し、いかなるときにも２つの出力のうち１つのみがアクティブである。ドライバステージ電源５９０４もまた、ＶＰＡの選択された出力に従って、出力選択信号５７７６、５７７８、５７８０、５７８２および５７８４によって制御される。加えて、ドライバステージ電源５９０４は、ドライバステージ電圧制御信号５７６７をデジタル制御モジュール５７００から受信する。一実施形態では、これらの出力、ＭＡ１ドライバＶＳＵＰＰＬＹ５９０７およびＭＡ２ドライバＶＳＵＰＰＬＹ５９０９は、受信されたドライバステージ電圧制御信号５７６７に従って生成される。別の実施形態では、ドライバステージ電圧制御信号５７６７は、ドライバステージ電源５９０４に、ＭＡ１ドライバＶＳＵＰＰＬＹ５９０７またはＭＡ２ドライバＶＳＵＰＰＬＹ５９０９を増減させて、ドライバステージ電力増幅レベルを制御する。別の実施形態では、ドライバステージ電圧制御信号５７６７は、デジタル制御モジュール５７００によって使用されて、アクティブＭＩＳＯ増幅器５９３０または５９３２のドライバステージの電源電圧において、ドライバステージ電源５９０４を使用して、変化に影響を及ぼし、それによりＶＰＡの電力効率を制御する。
出力ステージ電源５９０６は、電力をＭＩＳＯ増幅器５９３０、５９３２のＰＡステージ回路へ提供するための回路を含む。ＭＡ電源５９０２と同様に、出力ステージ電源５９０６は、２つの出力、ＭＡ１出力ステージＶＳＵＰＰＬＹ５９１１およびＭＡ２出力ステージＶＳＵＰＰＬＹ５９１３を有し、いかなるときにも２つの出力のうち１つのみがアクティブである。出力ステージ電源５９０６もまた、ＶＰＡの選択された出力に従って、出力選択信号５７７６、５７７８、５７８０、５７８２および５７８４によって制御される。加えて、出力ステージ電源５９０６は、出力ステージ電圧制御信号５７６５をデジタル制御モジュール５７００から受信する。一実施形態では、これらの出力、ＭＡ１出力ステージＶＳＵＰＰＬＹ５９１１およびＭＡ２出力ステージＶＳＵＰＰＬＹ５９１３は、受信された出力ステージ電圧制御信号５７６５に従って生成される。別の実施形態では、出力ステージ電圧制御信号５７６５は、出力ステージ電源５９０６に、ＭＡ１出力ステージＶＳＵＰＰＬＹ５９１１またはＭＡ２出力ステージＶＳＵＰＰＬＹ５９１３を増減させて、ＰＡステージ電力増幅レベルを制御する。別の実施形態では、出力ステージ電圧制御信号５７６５は、デジタル制御モジュール５７００によって使用されて、アクティブＭＩＳＯ増幅器５９３０または５９３２のＰＡステージの電源電圧において、出力ステージ電源５９０６を使用して、変化に影響を及ぼし、それによりＶＰＡの電力効率を制御する。
ベクトルＭｏｄｓ電源５９０８は、アナログコア５９００のベクトル変調器５９２２、５９２４、５９２６および５９２８へ電力を提供するための回路を含む。アナログコア５９００では、ベクトルＭｏｄｓ電源５９０８は、上側バンドベクトル変調器５９２２および５９２４、ならびに、下側バンドベクトル変調器５９２６および５９２８の電源をそれぞれ投入するための、２つの出力５９１５および５９１７を有する。いかなるときにも、出力５９１５または５９１７のうち１つのみがアクティブであり、アナログコア５９００の上側バンドまたは下側ベクトル変調器のみの電源が投入されることを保証する。ベクトルＭｏｄｓ電源５９０８は、ベクトルｍｏｄ選択信号５７８６をデジタル制御モジュール５７００から受信し、これは、選択された伝送周波数要件に従って、その２つの出力５９１５および５９１７のうちどちらがアクティブであるかを制御する。
上述の電源回路に加えて、アナログコア５９００は任意選択で電圧基準生成器回路を含んでもよい。電圧基準生成器回路は、ＶＰＡアナログコア５９００の外部に存在しても内部に存在してもよい。電圧基準生成器回路は、ＶＰＡ内の異なる回路のための基準電圧を生成する。一実施形態では、図５７に例示するように、電圧基準生成器回路は基準電圧を、デジタル制御モジュールのデータ出力に結合されたＤＡＣ０１〜１０に提供する。別の実施形態では、図５９に例示するように、電圧基準生成器回路は基準電圧を、ＶＰＡアナログコアにおける補間フィルタおよび／またはベクトル変調器に提供する。一実施形態では、ＶＰＡの同じ分岐の回路には、同じ基準電圧が提供される。例えば、ＶＰＡ分岐またはデータパスを表す、ＤＡＣ０１および０２、補間フィルタ５９１０および５９１２、ならびに、ベクトル変調器５９２２および５９２４はすべて、同じ基準電圧ＶＲＥＦ＿Ｃ５７４１を共有することに留意されたい。異なる実装およびシステム性能要件では、電圧基準信号を、単一の基準電圧または複数の基準電圧として提供することができる。
図６０は、ＶＰＡアナログコア実装５９００による出力ステージの実施形態６０００を例示する。出力ステージの実施形態６０００は、ＭＩＳＯ増幅器ステージ６０５８、任意選択の出力スイッチングステージ（スイッチ６０４４によって実施される）、ならびに、任意選択の出力ステージ保護および電力検出回路を含む。
一実施形態では、ＭＩＳＯ増幅器ステージ６０５８は、アナログコア５９００におけるＭＩＳＯ増幅器５９３０に対応する。したがって、ＭＡ ＶＳＵＰＰＬＹ信号６００６、ＭＡドライバＶＳＵＰＰＬＹ信号６００４、およびＭＡ出力ステージＶＳＵＰＰＬＹ信号６００２は、図５９の信号５９０３、５９０７および５９１１にそれぞれ対応する。同様に、ＭＡ ＩＮ１およびＭＡ ＩＮ２入力信号６００８および６０１０、ならびに、ＭＡ出力信号６０４６、６０４８および６０５０は、図５９のＭＩＳＯ入力信号５９３９および５９４１、ならびに、出力信号５９５４、５９５６および５９５８にそれぞれ対応する。ＰＷＲ検出信号６０２３は、図５９のＰＷＲ検出Ａ信号５９３８に対応する。（一般に、ＭＩＳＯ増幅器５９３２の実装もまた、図６０のＭＩＳＯ増幅器ステージ６０５８に基づくようにすることができる。）
実施形態６０００におけるＭＩＳＯ増幅器ステージ６０５８は、プレドライバ６０１２および６０１４によって実施されたプレドライバ増幅ステージ、ドライバ６０１８および６０２０によって実施されたドライバ増幅ステージ、ならびに、出力ステージＰＡ６０３０および６０３２によって実施されたＰＡ増幅ステージを含む。一実施形態では、ほぼ一定の包絡線入力信号ＭＡ ＩＮ１ ６００８およびＭＡ ＩＮ２ ６０１０は、ＰＡステージの出力で加算される前に、ＭＩＳＯ増幅器６０５８の各ステージで増幅される。
一実施形態では、ＭＩＳＯ増幅器ステージ６０５８は、電圧制御された電源回路によって提供された電源信号によって電力供給される。図５９を参照して上述したように、電源信号は、ＶＰＡアナログコア５９００の電源回路によって生成される。一実施形態では、電源信号は、ＭＩＳＯ増幅器ステージ６０５８の異なる増幅ステージの電源電圧を制御し、それにより、様々な動作条件下でＶＰＡの電力効率に影響を及ぼすために使用される。別の実施形態では、電源信号は、ＭＩＳＯ増幅器ステージ６０５８の異なる増幅ステージの各々のゲインを制御し、それにより、電力制御機構を可能にするために使用される。さらに、電源信号を互いに独立して制御し、ＭＩＳＯ増幅器ステージ６０５８の異なる増幅ステージの各々のための電力および／または効率の独立制御を可能にすることができる。この独立制御は、例えば、ＶＰＡの所望の出力電力に従って、ＭＩＳＯ増幅器６０５８の１つまたは複数の増幅ステージを遮断することを可能にする。図６０では、電源信号は、信号６００２、６００４および６００６を使用して例示される。
一実施形態では、ＭＩＳＯ増幅器ステージ６０５８はバイアス制御回路を含む。バイアス制御回路は、特定のＭＩＳＯ増幅器の実装によって、任意選択であってもよい。一実施形態では、バイアス制御回路は、ＭＩＳＯ増幅器６０５８の各増幅ステージの効率および／または電力を制御するための機構を提供する。この機構は、電源信号を参照して上述した機構から独立している。さらに、この機構は、各増幅ステージを独立して、かつ個別に制御することを提供する。図６０では、バイアス制御回路は、ゲインバランス制御回路６０１６、ドライバステージ自己バイアス回路６０２２、および出力ステージ自己バイアス回路６０２８を使用して例示される。
一実施形態では、ゲインバランス制御回路６０１６は、図６０に例示するように、プレドライバ増幅ステージの入力に結合される。ゲインバランス制御回路６０１６は、ゲインバランス制御信号５７４９をデジタル制御モジュール５７００から（ＤＡＣを通じて）受信し、入力バイアス制御信号６０１３および６０１５を出力する。ドライバステージ自己バイアス回路６０２２は、図６０に例示するように、ドライバ増幅ステージの入力に結合される。ドライバステージ自己バイアス回路６０２２は、ドライバステージ自己バイアス信号５７６３をデジタル制御モジュール５７００から（ＤＡＣを通じて）受信し、入力バイアス制御信号６０１７および６０１９を出力する。同様に、出力ステージ自己バイアス回路６０２８は、図６０に例示するように、ＰＡ増幅ステージの入力に結合される。出力ステージ自己バイアス回路６０２８は、出力ステージ自己バイアス信号５７６１をデジタル制御モジュール５７００から（ＤＡＣを通じて）受信し、入力バイアス制御信号６０２９および６０３１を出力する。
一実施形態では、デジタル制御モジュール５７００は、ＭＩＳＯ増幅器６０５８のプレドライバステージ、ドライバステージおよびＰＡステージのバイアスを、ゲインバランス制御信号５７４９、ドライバステージ自己バイアス信号５７６３、および出力ステージ自己バイアス信号５７６１をそれぞれ使用して、独立制御する。別の実施形態では、デジタル制御モジュール５７００は、ゲインバランス制御信号５７４９のみを使用して、ＭＩＳＯ増幅器６０５８のプレドライバステージ、ドライバステージおよび／またはＰＡステージのバイアスにおける変化に影響を及ぼす場合がある。図６０に例示するように、ゲインバランス制御回路６０１６は、ドライバステージ自己バイアス回路６０２２および出力ステージ自己バイアス回路６０２８に結合される。一実施形態では、ＶＰＡの全体のゲインにおける変化は、デジタル制御モジュール５７００によって、最初にプレドライバステージでバイアスを制御することによって、影響を受ける。さらなるゲイン変化が必要とされる場合、バイアス制御はドライバステージで、続いてＰＡステージで行われる。
一実施形態では、ＭＩＳＯ増幅器ステージ６０５８は、誤差訂正および／または補償フィードバック機構を可能にするための回路を含む。出力ステージの実施形態６０００では、差動フィードバック機構が採用され、それにより、差動分岐振幅測定回路６０２４および差動分岐位相測定回路６０２６はそれぞれ、ＭＩＳＯ増幅器６０５８の分岐の間の振幅および位相における差を測定する。一実施形態では、差動分岐振幅測定回路６０２４および差動分岐位相測定回路６０２６は、ＭＩＳＯ増幅器６０５８のＰＡステージ（ＰＡ６０３０および６０３２）の入力で結合される。他の実施形態では、回路６０２４および６０２６は、ＭＩＳＯ増幅器６０５８の以前のステージの入力で結合されてもよい。一実施形態では、差動分岐振幅測定回路６０２４および差動分岐位相測定回路６０２６は、差動分岐振幅信号５９５０および差動分岐位相信号５９４８をそれぞれ出力し、これらがデジタル制御モジュール５７００へ（Ａ／Ｄ変換器を通じて）フィードバックされる。デジタル制御モジュール５７００は、いずれかの特定のときに、ＭＩＳＯ増幅器６０５８の分岐の間の振幅および／または位相における正しい差を知っているので、差動分岐振幅信号５９５０および差動分岐位相信号５９４８に基づいて、振幅および／または位相におけるいかなる誤差をも決定することができる。
出力ステージの実施形態６０００は、任意選択の出力ステージ保護回路を含む。出力ステージ保護回路は、特定のＭＩＳＯ増幅器の実装によって、必要とされる場合も必要とされない場合もある。図６０では、出力ステージ保護回路は、ＶＳＷＲ保護回路６０３４を使用して例示される。一実施形態では、ＶＳＷＲ保護回路６０３４は、ＰＡステージの出力を監視し、ＭＩＳＯ増幅器６０５８のゲインを制御して、ＰＡ６０３０および６０３２を保護する。実施形態６０００では、ＶＳＷＲ保護回路６０３４は信号６０３６を受信し、これはＰＡステージの出力へ、直接的あるいは間接的に結合される。一実施形態では、ＶＳＷＲ保護回路６０３４は、ＰＡステージの出力での電圧レベルがあるレベルより低いままであることを保証して、ＰＡ６０３０および６０３２が熱シャットダウンになること、または、デバイス絶縁破壊を経験することを防止する。一実施形態では、ＶＳＷＲ保護回路６０３４は、ＰＡ６０３０および６０３２の絶縁破壊電圧が超えられないことを保証する。したがって、ＰＡ６０３０および６０３２の出力での電圧レベルが所定のしきい値より上であるかどうかにかかわらず、ＶＳＷＲ保護回路６０３４は、ＭＩＳＯ増幅ステージのゲインの低減を引き起こす場合がある。一実施形態では、ＶＳＷＲ保護回路６０３４はバランスゲイン制御回路６０１６に結合され、これはドライバステージ自己バイアス回路６０２２および出力ステージ自己バイアス回路６０２８の両方に結合される。一実施形態では、ＶＳＷＲ保護回路６０３４は、最初にプレドライバステージで、次いでドライバステージで、最後にＰＡステージで、ゲインを低減することによって、出力ステージＰＡでの所定の電圧レベルに対応する。上述のように、ＶＳＷＲ保護回路６０３４は、特定のＭＩＳＯ増幅器の実装によって、必要とされる場合も必要とされない場合もある。例えば、ＧａＡｓ（ガリウムヒ素）ＭＩＳＯ増幅器の実装はＶＳＷＲ保護回路を必要とせず、これは、ＧａＡｓトランジスタの典型的な絶縁破壊電圧が大きすぎて、多数のＲＦシナリオにおいて超えられないためである。
出力ステージの実施形態６０００は、任意選択の電力検出回路を含む。一実施形態では、電力検出回路は、電力レベルフィードバックをデジタル制御モジュールへ提供するための手段としての機能を果たす。図６０では、電力検出回路は、電力検出回路６０３８を使用して例示される。一実施形態では、電力検出回路６０３８は、ＭＩＳＯ増幅器６０５８のＰＡステージの出力で結合される。電力検出回路６０３８は、図６０において信号６０４０によって例示したように、ＰＡステージの出力へ直接的に結合されても間接的に結合されもよい。一実施形態では、電力検出回路６０３８はＰＷＲ検出信号６０２３を出力する。ＰＷＲ検出信号６０２３は、図５９に示したＰＷＲ検出Ａ信号５９３８またはＰＷＲ検出Ｂ信号５９４０に相当する場合があり、これらは（Ａ／Ｄ変換器を通じて）ＶＰＡのデジタル制御モジュールにフィードバックされる。デジタル制御モジュールは、ＰＷＲ検出信号６０２３を使用して、ＶＰＡの出力電力を望むように調節する。
出力ステージの実施形態６０００の任意選択の出力スイッチングステージは、図６０のスイッチ６０４４によって実施される。一実施形態では、スイッチ６０４４は、ＶＰＡの３つの出力６０４６、６０４８または６０５０のうち１つに結合される。前述のように、このスイッチは、デジタル制御モジュールによって提供された出力選択信号５７７６、５７７８および５７８０のセットによって制御される。スイッチ６０４４は、選択伝送モードおよび／または所望の出力周波数要件（例えば、ＧＳＭ、ＷＣＤＭＡなど）に従って、適切な出力に結合される。
したがって、ＶＰＡの出力でのプルアップインピーダンス結合を、様々な方法で行うことができる。一実施形態では、図６０に示すように、プルアップインピーダンス６０５２、６０５４および６０５６は、出力６０４６、６０４８および６０５０とＭＡ出力ステージＶＳＵＰＰＬＹ６００２の間に、それぞれ結合される。別の実施形態では、単一のプルアップインピーダンスが使用され、ＰＡステージの出力６０４２とＭＡ出力ステージＶＳＵＰＰＬＹ６００２の間に結合される。第１の手法の利点は、プルアップインピーダンスをスイッチ６０４４の後に配置することによって、インピーダンス６０５２、６０５４および／または６０５６のための値を選択するとき、スイッチ６０４４のインピーダンス特性を考慮に入れることができ、ＶＰＡ設計者がＶＰＡの効率を増大させるためのさらなる態様を開発することが可能となることにある。一方、第２の手法は、より少数のプルアップインピーダンスを必要とする。
特定のＭＩＳＯ増幅器の実装によって、出力ステージの実施形態６０００は、図６０に例示されるものより多くのあるいはより少ない回路を含んでもよい。
本発明の実施形態によれば、ＭＩＳＯ増幅器ステージ６０５８、任意選択の出力スイッチングステージ（スイッチ６０４４）、ならびに任意選択の出力保護および電力検出回路を含む、出力ステージの実施形態６０００を、ＳｉＧｅ（シリコンゲルマニウム）材料を使用して製造してもよい。別の実施形態では、ＭＩＳＯ増幅器ステージ６０５８は、ＳｉＧｅを使用して製造され、出力スイッチングステージは、ＧａＡｓを使用して製造される。別の実施形態では、ＰＡステージ（ＰＡ６０３０および６０３２）および出力スイッチングステージは、ＧａＡｓを使用して製造されるが、ＭＩＳＯ増幅器ステージ６０５８の他の回路および出力ステージの任意選択の回路は、ＳｉＧｅを使用して製造される。別の実施形態では、ＰＡステージ、ドライバステージ、および出力スイッチングステージは、ＧａＡｓを使用して製造されるが、ＭＩＳＯ増幅器ステージ６０５８の他の回路および出力ステージの任意選択の回路は、ＳｉＧｅを使用して製造される。別の実施形態では、ＰＡステージ、ドライバステージ、プレドライバステージ、および出力スイッチングステージは、ＧａＡｓを使用して製造される。別の実施形態では、ＶＰＡシステムは、ＳｉＧｅまたはＧａＡｓ材料において実装することができる出力ステージ（６０３０または６０３２）を除いて、すべての回路について、ＣＭＯＳを使用して実装されてもよい。別の実施形態では、ＶＰＡシステムは、全体としてＣＭＯＳにおいて実装されてもよい。当業者には理解できるように、出力ステージの回路のために使用される製造材料の他の変形形態および／または組み合わせも可能であり、したがって、これも本発明の実施形態の範囲内である。
したがって、異なる半導体材料は異なるコストおよび性能を有するので、本発明の実施形態は、幅広い範囲のコストおよび性能オプションを包含する、様々なＶＰＡ設計を提供する。
４．３．２）ＶＰＡアナログコア実装Ｂ
図６１は、本発明の一実施形態による代替ＶＰＡアナログコア実装６１００を例示する。例示のため、ＶＰＡアナログコア６１００を図６１において、デジタル制御モジュール５７００に接続されるものとして図示するが、別法として、他のデジタル制御モジュールを使用することができる。アナログコア６１００とデジタル制御モジュール実装５７００の間の物理的接続は、図５７および６１の両方において同じ番号の信号によって示されるように、図６１に例示される。
アナログコア実装６１００は、２分岐ＶＰＡの実施形態に対応する。この実装は、しかし、本明細書の教示に基づいて当業者には明らかになるように、４分岐またはＣＰＣＰのＶＰＡの実施形態へと容易に修正することができる。
アナログコア実装６１００は、上述のアナログコア実装５９００と同じ入力ステージおよびベクトル変調ステージを有する。したがって、アナログコア実装５９００と同様に、アナログコア６１００は、ＶＰＡの上側バンドおよび下側バンド動作のための上側バンドパス５９６４および下側バンドパス５９６６をそれぞれ含む。
アナログコア５９００とアナログコア６１００の間の違いの１つは、ＶＰＡの出力ステージにある。２つのＭＩＳＯ増幅器５９３０および５９３２を含むアナログコア５９００の出力ステージとは対照的に、アナログコア６１００の出力ステージは、アナログコアの上側バンドパス５９６４と下側バンドパス５９６６の間で分割された、５つのＭＩＳＯ増幅器６１２６、６１２８、６１３０、６１３２および６１３４を含む。一実施形態では、出力ステージは、ＳｉＧｅおよびＧａＡｓのＭＩＳＯ増幅器の組み合わせを含む。一実施形態では、上側バンドパス５９６４は、３つのＭＩＳＯ増幅器６１２６、６１２８および６１３０を含み、下側バンドパス５９６６は、２つのＭＩＳＯ増幅器６１３２および６１３４を含む。選択された動作のバンドに基づいて、上側バンドパス５９６４または下側バンドパス５９６６のいずれかにおいて、単一のＭＩＳＯ増幅器がアクティブである。一実施形態では、ＭＩＳＯ増幅器６１２６、６１２８、６１３０、６１３２および６１３４の各々を、ＶＰＡの単一の伝送モード（例えば、ＷＣＤＭＡ、ＧＳＭ、ＥＤＧＥなど）専用にすることができる。これは、ＭＩＳＯ増幅器５９３０および５９３２の各々が複数の伝送モードをサポートするアナログコア５９００とは対照的である。各アーキテクチャの利点および欠点を、さらに以下で論じる。
パスごとの複数のＭＩＳＯ増幅器を有する結果として、アナログコア６１００において、ベクトル変調ステージをＭＩＳＯ増幅器に結合するために、スイッチングステージが必要となる。図６１では、これは、スイッチ６１１８、６１２０、６１２２および６１２４を使用して例示される。一実施形態では、選択された伝送モードに従って、スイッチ６１１８および６１２０は、ベクトル変調器５９２２および５９２４の出力５９３９および５９４１を、ＭＩＳＯ増幅器６１２６、６１２８および６１３０のうち１つに結合する。同様に、スイッチ６１２２および６１２４は、選択された伝送モードおよび／または周波数要件に従って、出力５９４３および５９４５を、ＭＩＳＯ増幅器６１３２および６１３４のうち１つに結合する。
一実施形態では、ＭＩＳＯ増幅器６１２６（または、６１２８、６１３０、６１３２、６１３４）は、定包絡線信号６１１９および６１２１（または、６１２３および６１２５、６１２７および６１２９、６１３１および６１３３、６１３５および６１３７）を受信する。ＭＩＳＯ増幅器６１２６（または、６１２８、６１３０、６１３２、６１３４）は、信号６１１９および６１２１（または、６１２３および６１２５、６１２７および６１２９、６１３１および６１３３、６１３５および６１３７）を個別に増幅して、増幅された信号を生成し、増幅された信号を結合して、出力信号６１４２（６１４４、６１４６、６１４８、６１５０）を生成する。一実施形態では、ＭＩＳＯ増幅器６１２６（または、６１２８、６１３０、６１３２、６１３４）は、本明細書に記載するように、増幅された信号を、直結を介して結合する。本発明の実施形態による、増幅された信号を結合する他のモードは、セクション３において上述したものである。
ＶＰＡアナログコア６１００の出力ステージは、マルチバンドマルチモードＶＰＡ動作をサポートすることができる。さらに、アナログコア６１００の出力ステージは、サポートされた各伝送モード用の１つのＭＩＳＯ増幅器の専用となることができるので、出力スイッチングステージ（アナログコア５９００においてスイッチ５９４２および５９４４によって実施された）を取り除くことができる。これは、より効率的な出力ステージ（スイッチングステージによる電力損失がない）の結果となるが、より大きいチップ面積を犠牲にする。これは、アナログコア５９００のアーキテクチャとアナログコア６１００のアーキテクチャの間の主なトレードオフを要約するものである。
一実施形態では、アナログコア６１００の出力ステージは、任意選択のバイアス制御信号をデジタル制御モジュール５７００から受信する。これらは、出力ステージ自己バイアス信号５７６１、ドライバステージ自己バイアス信号５７６３、およびゲインバランス制御信号５７４９であり、アナログコア５９００を参照して上述したものである。
一実施形態では、アナログコア６１００の出力ステージは、任意選択のフィードバック信号をＶＰＡのデジタル制御モジュール５７００に提供する。これらのフィードバック信号には、アナログコア５９００を参照して上述した、差動分岐振幅信号５９５０および差動分岐位相信号５９４８が含まれて、差動フィードバック手法がＶＰＡの分岐における振幅および位相変動を監視できるようにする。また、アナログコア５９００と同様に、出力電力監視は、ＰＷＲ検出信号６１５２、６１５４、６１５６、６１５８および６１６０を使用して提供され、その各々は、ＶＰＡの出力６１４２、６１４４、６１４６、６１４８および６１５０のうち１つを測定する。いかなるときにもＶＰＡ出力のうち１つのみをアクティブにすることができるので、一実施形態では、加算器５９５２を使用して、ＰＷＲ検出信号６１５２、６１５４、６１５６、６１５８および６１６０が共に加算されて、ＶＰＡの現行出力電力に対応する信号が生成される。
アナログコア５９００と同様に、出力ステージからのフィードバック信号は、デジタル制御モジュールによって制御された入力セレクタ５９４６を使用して多重化される。フィードバック信号の多重化の他の態様は、アナログコア５９００を参照して上述されている。
アナログコア５９００と同様に、アナログコア６１００を、デジタル制御モジュールにおけるいかなるフィードフォワード訂正をも使用不可にすることによる純粋なフィードバック実装として、フィードバック信号の監視を使用不可にすることによる純粋なフィードフォワード実装、あるいは、可変フィードフォワード／フィードバック利用を有するハイブリッドフィードフォワード／フィードバック実装として、動作するように設計することができる。
一実施形態では、アナログコア６１００の出力ステージは、任意選択の出力ステージ保護回路を含む。図６１では、これは、ＭＩＳＯ増幅器６１２８、６１３０および６１３４にそれぞれ結合された、ＶＳＷＲ（電圧定在波比）保護回路６１３６、６１３８および６１４０を使用して例示される。ＶＳＷＲ保護回路は、実際のＭＩＳＯ増幅器の実装に応じて、必要とされる場合も必要とされない場合もある。例えば、ＧａＡｓ増幅器であるＭＩＳＯ増幅器６１２６および６１３２は、多数の応用例についてＶＳＷＲ保護回路を必要としないことに留意されたい。本発明の実施形態によるＶＳＷＲ保護回路の機能および利点は、アナログコア５９００を参照して上述されている。
アナログコア６１００は、そのアナログコアの異なるステージへの電力を制御かつ送達するための電源回路を含む。一態様では、電源回路は、ＶＰＡアナログコアのアクティブ部分の電源を投入するための手段を提供する。別の態様では、電源回路は、ＶＰＡの電力効率および／または出力電力を制御するための手段を提供する。
アナログコア６１００の電源回路は、アナログコア５９００の電源回路とほぼ類似であり、違いは、アナログコア５９００では２つのであるのに対して、アナログコア６１００は５つのＭＩＳＯ増幅器を含むことである。図６１では、電源回路は、ＧＭＡおよびＭＡ電源回路６１０２、ドライバステージ電源回路５９０４、出力ステージ電源回路５９０８およびベクトルＭｏｄｓ電源回路５９０８において実施される。回路６１０２、５９０４および５９０６の各々は、５つの出力電源信号を有し、ＶＰＡのアクティブＭＩＳＯ増幅器によって、これらの５つの出力信号のうち単一のものがいかなるときにもアクティブである。アナログコア６１００の電源回路の機能および動作は、上述のアナログコア５９００の電源回路のものとほぼ類似である。
図６２は、ＶＰＡアナログコア実装６１００による出力ステージの実施形態６２００を例示する。出力ステージの実施形態６２００は、ＭＩＳＯ増幅器ステージ６２２０、ならびに、任意選択の出力ステージ保護および電力検出回路を含む。
図６１に示したＭＩＳＯ増幅器６１２６、６１２８、６１３０、６１３２および／または６１３４を、ＭＩＳＯ増幅器ステージ６２２０など、増幅器を使用して実装することができる。
出力ステージの実施形態６２００は、図６０に例示した出力ステージの実施形態６０００とほぼ類似であり、主な違いは、実施形態６２００における出力スイッチングステージ（図６０のスイッチ６０４４によって実施された）の除去にある。
実施形態６０００と同様に、実施形態６２００におけるＭＩＳＯ増幅器ステージ６２２０は、プレドライバ６２０６および６２０８によって実施されたプレドライバ増幅ステージ、ドライバ６２１０および６２１２によって実施されたドライバ増幅ステージ、ならびに、出力ステージＰＡ６２１４および６２１６によって実施されたＰＡ増幅ステージを含む。一実施形態では、ほぼ一定の包絡線入力信号ＭＡ ＩＮ１ ６２０２およびＭＡ ＩＮ２ ６２０４は、ＰＡステージの出力で加算される前に、ＭＩＳＯ増幅器６２２０の各ステージで増幅される。入力信号ＭＡ ＩＮ１ ６２０２およびＭＡ ＩＮ ６２０４は、例えば、図６１の信号６１２３および６１２５に対応する。
一実施形態では、出力ステージの実施形態６２００のＭＩＳＯ増幅器ステージ６２２０は、電圧制御された電源回路によって提供された電源信号によって電力供給される。別の実施形態では、ＭＩＳＯ増幅器ステージ６２２０は、デジタル制御モジュールによって制御可能な任意選択のバイアス制御回路を含む。別の実施形態では、ＭＩＳＯ増幅器ステージ６２２０は、誤差訂正および／または補償フィードバック機構を可能にするための回路を含む。別の実施形態では、出力ステージの実施形態６２００は、任意選択の出力ステージ保護回路および電力検出回路を含む。出力ステージの実施形態６２００のこれらの態様（電源、バイアス制御、誤差訂正、出力保護および電力検出）は、出力ステージの実施形態６０００に関して上述したものにほぼ類似である。
本発明の実施形態によれば、出力ステージの実施形態６２００を、ＭＩＳＯ増幅器ステージ６２２０、ならびに任意選択の出力保護および電力検出回路を含めて、ＳｉＧｅ（シリコンゲルマニウム）材料を使用して製造してもよい。別の実施形態では、ＭＩＳＯ増幅器ステージ６２２０は、全体としてＳｉＧｅを使用して製造される。別の実施形態では、ＭＩＳＯ増幅器ステージ６２２０のＰＡステージ（ＰＡ６２１４および６２１６）は、ＧａＡｓを使用して製造されるが、ＭＩＳＯ増幅器ステージ６２２０の他の回路および出力ステージの任意選択の回路は、ＳｉＧｅを使用して製造される。別の実施形態では、ＭＩＳＯ増幅器ステージ６２２０のＰＡステージおよびドライバステージ（ドライバ６２１０および６２１２）は、ＧａＡｓを使用して製造されるが、ＭＩＳＯ増幅器ステージ６２２０の他の回路および出力ステージの任意選択の回路は、ＳｉＧｅを使用して製造される。別の実施形態では、ＰＡステージ、ドライバステージ、プレドライバステージ（プレドライバ６２０６および６２０８）は、ＧａＡｓを使用して製造される。別の実施形態では、ＶＰＡシステムは、ＳｉＧｅまたはＧａＡｓ材料において実装することができる出力ステージ（６２１４または６２１６）を除いて、すべての回路について、ＣＭＯＳを使用して実装されてもよい。別の実施形態では、ＶＰＡシステムは、全体としてＣＭＯＳにおいて実装されてもよい。当業者には理解できるように、出力ステージの回路のために使用される製造材料の他の変形形態および／または組み合わせも可能であり、したがって、これも本発明の実施形態の範囲内である。さらに、例えば、ＭＩＳＯ増幅器６１２８、６１３０および６１３４がＳｉＧｅ増幅器であり、ＭＩＳＯ増幅器６１２６および６１３２がＧａＡｓ増幅器である（それらの出力ステージの１つまたは複数のステージがＧａＡｓである）、図６１に例示するように、同じＶＰＡ内の出力ステージを、異なる材料を使用して製造してもよい。
４．３．３）ＶＰＡアナログコア実装Ｃ
図６３は、本発明の一実施形態による別のＶＰＡアナログコア実装６３００を例示する。例示のため、実施例のアナログコア６３００を図６３において、デジタル制御モジュール５８００に接続されるものとして図示するが、別法として、他のデジタル制御モジュールを使用することができる。アナログコア６３００とデジタル制御モジュール５８００の間の物理的接続は、図５８および図６３の両方において同じ番号の信号によって示される。
アナログコア実装６３００は、２分岐ＶＰＡの実施形態に対応する。この実装は、しかし、本明細書の教示に基づいて当業者には明らかになるように、４分岐またはＣＰＣＰのＶＰＡの実施形態へと容易に修正することができる。
アナログコア実装６３００は、図５９のアナログコア５９００と同様の入力ステージ、ベクトル変調ステージおよび増幅出力ステージを含む。これらのステージの機能、動作および制御は、図５９を参照して上述されている。
アナログコア５９００と同様に、アナログコア６３００は、フィードバック誤差訂正および／または補償機構を含む。しかし、アナログコア５９００とは対照的に、アナログコア６３００は、アナログコア５９００における差動フィードバック機構とは対照的に、受信器ベースのフィードバック機構を採用する。受信器ベースのフィードバック機構は、ＶＰＡのアクティブ出力を受信し、受信された出力からＩデータおよびＱデータを生成し、生成されたＩおよびＱデータをデジタル制御モジュールへフィードバックする、受信器を有することに基づくものである。ＶＰＡの入力と出力の間の遅延を推定することによって、フィードバックＩおよびＱ信号を、それらの対応する入力ＩおよびＱ信号に適切に整合することができる。別の実施形態では、受信器フィードバックは、デカルトＩおよびＱデータ信号ではなく、複素出力信号（大きさ、および、位相ポーラ（ｐｈａｓｅ ｐｏｌａｒ）情報）を含む。
一実施形態では、これは、受信器（図示せず）をＶＰＡのアクティブ出力（５９４７または５９４９）で結合することによって行われる。図６３では、信号６３０２および６３０４は、受信器への上側バンドおよび下側バンドＲＦ入力をそれぞれ表す。アナログコア６３００の上側バンドパス５９６４が使用されているか、下側バンドパス５９６６が使用されているかに応じて、いかなるときにも信号６３０２および６３０４のうち１つのみがアクティブであることが可能である。同様に、受信器ベースのフィードバック機構は、上側バンドパスおよび下側バンドパスを含む。一実施形態では、上側バンドおよび下側バンドフィードバックパスの各々は、自動ゲイン制御器（ＡＧＣ）（６３０６および６３０８）、Ｉ／Ｑサンプルホールド（Ｓ／Ｈ）回路（６３１４、６３１６、および、６３１８、６３２０）、スイッチング回路（６３２２および６３２４）、および、任意選択の補間フィルタ（６３２６および６３２８）を含む。一実施形態では、デジタル制御モジュールによって、入力選択信号５８１０および５８１２を用いて制御されたスイッチ６３３０は、上側バンドまたは下側バンドフィードバックパスのいずれかをデジタル制御モジュールに結合する。さらに、結合されたフィードバックパスに基づいて、デジタル制御モジュールＩ／Ｑｎ選択信号５８０８は、スイッチング回路６３２２または６３２４を制御して、デジタル制御モジュールへのＩデータおよびＱデータの結合を交互に行う。本明細書の教示に基づいて当業者には理解できるように、他の実装もまた可能である。
一実施形態では、ＡＧＣ回路は、受信器が有用なＩおよびＱ情報を、ＶＰＡ出力電力のワイドダイナミックレンジを介してフィードバックすることを可能にするために、使用される。例えば、出力信号５９５４、５９５６、５９５８、５９６０および５９６２は、ある携帯電話の応用例において、＋３５ｄＢｍから−６０ｄＢｍまで変化する可能性がある。ＩおよびＱデータが正確なフィードバック情報を含むために、受信器のＩおよびＱ出力は、出力信号電力とは無関係に、Ａ／Ｄｉｎ信号５７３６の入力電圧範囲の大部分を利用するようにスケーリングされる必要がある。デジタル制御モジュール５８００は、必要とされた出力電力までＶＰＡを制御するように設計され、これにより、デジタル制御モジュール５８００が、Ａ／Ｄ５７３２を通じてデジタル化される適切なＡ／Ｄ入力電圧を達成するために適切な受信器ゲインを決定することが可能となる。
受信器ベースのフィードバック機構を有するＶＰＡアナログコアを、純粋なフィードバック、フィードフォワード、またはハイブリッドフィードバック／フィードフォワードシステムとして実装することができる。上述のように、純粋なフィードバック実装は、デジタル制御モジュールにおいて最小量のメモリ（ＲＡＭ５６０８、ＮＶＲＡＭ５６１０）を必要とするか、あるいはメモリを必要としない。これは、アナログコアからの差動フィードバック測定回路の除去に加えて、アナログコア６３００によるアナログコア実装の１つの利点を表す場合がある。それにもかかわらず、アナログコア６３００を、デジタル制御モジュール５８００におけるいかなるフィードフォワード訂正をも使用不可にすることによる純粋なフィードバック実装として、フィードバック信号の監視を使用不可にすることによる純粋なフィードフォワード実装、あるいは、可変フィードフォワード／フィードバック利用を有するハイブリッドフィードフォワード／フィードバック実装として、動作するようにプログラムすることができる。
一実施形態では、アナログコア６３００の出力ステージは、任意選択の出力ステージ保護回路を含む。これは図６３に図示されないが、アナログコア実装５９００および６１００を参照して上述されたものである。アナログコア６３００の他の態様（バイアス制御、電源など）は、アナログコア５９００とほぼ類似であり、図５９を参照して上述されている。
図６４は、ＶＰＡアナログコア実装６３００による出力ステージの実施形態６４００を例示する。出力ステージの実施形態６４００は、ＭＩＳＯ増幅器ステージ６４３４および出力スイッチングステージを含む。一実施形態では、ＭＩＳＯ増幅器ステージ６４３４は、図６３に示したＭＩＳＯ増幅器５９３０および／または５９３２に対応する（すなわち、ＭＩＳＯ増幅器５９３０、５９３２のいずれかまたは両方を、ＭＩＳＯ増幅器ステージ６４３４など、増幅器を使用して実装することができる）。
出力ステージの実施形態６４００は、図６０に例示した出力ステージの実施形態６０００とほぼ類似であり、主な違いは、受信器ベースのフィードバック機構の使用による差動分岐測定回路（６０２４および６０２６）の除去にある。
実施形態６０００と同様に、実施形態６４００におけるＭＩＳＯ増幅器ステージ６４３４は、プレドライバ６４０６および６４０８によって実施されたプレドライバ増幅ステージ、ドライバ６４１０および６４１２によって実施されたドライバ増幅ステージ、ならびに、出力ステージＰＡ６４１４および６４１６によって実施されたＰＡ増幅ステージを含む。一実施形態では、定包絡線入力信号ＭＡ ＩＮ１ ６４０２およびＭＡ ＩＮ２ ６４０４は、ＭＩＳＯ増幅器ステージ６４３４のＰＡステージの出力で加算される前に、ＭＩＳＯ増幅器ステージ６４３４の各ステージで増幅される。
一実施形態では、出力ステージの実施形態６４００のＭＩＳＯ増幅器ステージ６４３４は、電圧制御された電源回路によって提供された電源信号によって電力供給される。別の実施形態では、ＭＩＳＯ増幅器ステージ６４３４は、デジタル制御モジュールによって制御可能な任意選択のバイアス制御回路を含む。別の実施形態では、出力ステージの実施形態６４００は、任意選択の出力ステージ保護回路（図６４に図示せず）を含む。出力ステージの実施形態６４００のこれらの態様（電源、バイアス制御、および出力保護）は、出力ステージの実施形態６０００に関して上述したものにほぼ類似である。
本発明の実施形態によれば、出力ステージの実施形態６４００を、ＭＩＳＯ増幅器ステージ６４３４、出力スイッチングステージ６４２０、および任意選択の出力保護回路を含めて、ＳｉＧｅ（シリコンゲルマニウム）材料を使用して製造してもよい。別の実施形態では、ＭＩＳＯ増幅器ステージ６４３４は、ＳｉＧｅを使用して製造され、出力スイッチングステージ６４２０は、ＧａＡｓを使用して製造される。別の実施形態では、ＭＩＳＯ増幅器ステージ６４３４のＰＡステージ（ＰＡ６４１４および６４１６）および出力スイッチングステージ６４２０は、ＧａＡｓを使用して製造されるが、ＭＩＳＯ増幅器ステージ６４３４の他の回路および出力ステージの任意選択の回路は、ＳｉＧｅを使用して製造される。別の実施形態では、ＰＡステージ、ドライバステージ（ドライバ６４１０および６４１２）、および出力スイッチングステージ６４２０は、ＧａＡｓを使用して製造されるが、ＭＩＳＯ増幅器ステージ６４３４の他の回路および出力ステージの任意選択の回路は、ＳｉＧｅを使用して製造される。別の実施形態では、ＰＡステージ、ドライバステージ、プレドライバステージ（プレドライバ６４０６および６４０８）、および出力スイッチングステージ６４２０は、ＧａＡｓを使用して製造される。別の実施形態では、ＶＰＡシステムは、ＳｉＧｅまたはＧａＡｓ材料において実装することができる出力ステージ（６２１４または６２１６）を除いて、すべての回路について、ＣＭＯＳを使用して実装されてもよい。別の実施形態では、ＶＰＡシステムは、全体としてＣＭＯＳにおいて実装されてもよい。当業者には理解できるように、出力ステージの回路のために使用される製造材料の他の変形形態および／または組み合わせも可能であり、したがって、これも本発明の実施形態の範囲内である。さらに、例えば、ＭＩＳＯ増幅器６１２８、６１３０および６１３４がＳｉＧｅ増幅器であり、ＭＩＳＯ増幅器６１２６および６１３２がＧａＡｓ増幅器である（それらの出力ステージの１つまたは複数のステージがＧａＡｓである）、図６１に例示するように、同じＶＰＡ内の出力ステージを、異なる材料を使用して製造してもよい。
ＶＰＡ出力ステージのリアルタイム増幅器クラス制御
本発明の実施形態によれば、ＶＰＡ出力ステージを、その出力波形軌道における変化に従ってその増幅器動作クラスを変更するように、制御することができる。この概念を、図６５において、例示的ＷＣＤＭＡ波形を参照して例示する。図６５におけるグラフは、ＶＰＡ出力ステージの動作クラスに対するＷＣＤＭＡ出力波形包絡線のタイミング図を例示する。出力波形包絡線は、ＶＰＡ出力ステージの出力電力に正比例することに留意されたい。
ＶＰＡ出力ステージ増幅器クラスは、出力波形包絡線がその最大値からゼロに向かって低減するにつれて、クラスＳ増幅器からクラスＡ増幅器へトラバースすることに留意されたい。ゼロ交差で、ＶＰＡ出力ステージは、出力波形包絡線が増大するにつれて、より高いクラスの増幅器動作へスイッチングする前に、クラスＡ増幅器として動作する。
ＶＰＡ出力ステージ増幅器動作クラスを制御するためのこのリアルタイム能力によって克服される１つの重要な問題は、位相精度制御の問題である。図６５に示した実施例に関して、位相精度制御の問題は、いずれかの所与の電力レベルで高品質の波形を生成するために、４０ｄＢの出力電力ダイナミックレンジが望ましいという事実にある。しかし、４０ｄＢの出力電力ダイナミックレンジ（約１．１４度または１．５ピコ秒）を生成するために必要とされる位相精度は、高容量の応用例における実用的な回路の許容度をはるかに超える。理解されるように、この段落および本明細書の他の箇所で引用された特定の電力範囲は、例示のためにのみ提供され、限定するものではない。
本発明による実施形態は、複数の動作クラスを波形軌道に基づいて移行して、すべての波形について、実用的な制御精度に対する効率の最高のバランスを維持するようにすることによって、位相精度制御の問題を解決する。実施形態では、ＶＰＡ出力ステージの出力電力ダイナミックレンジは９０ｄＢを超える。
一実施形態では、より高い瞬時信号電力レベルで、動作における増幅器クラス（クラスＳ）は効率が高く、位相精度は、位相制御を使用して容易に達成される。より低い瞬時信号電力レベルでは、しかし、位相制御は、必要とされた波形線形性を達成するために十分でない場合がある。これを図６６に例示し、これは、ＶＰＡの分岐の間のＶＰＡ出力電力（ｄＢｍ単位）対アウトフェージング角度のプロットを示す。高い電力レベルでは、アウトフェージング角度における変化が、より低い電力レベルよりも小さい出力電力変化の結果となることが分かる。したがって、位相制御は、より低い電力レベルよりも、より高い電力レベルで、より高い分解能の電力制御を提供する。
したがって、高分解能の電力制御をより低い電力レベルでサポートするため、位相制御に加えて、他の制御の機構が必要とされる。図６７は、例示的ＱＰＳＫ波形を使用した、本発明の実施形態による例示的電力制御機構を例示する。ＱＰＳＫコンステレーションが、ｃｏｓ（ｗｔ）およびｓｉｎ（ｗｔ）によって定義された複素領域における単位円に課せられる。コンステレーション空間は、３つの同心および非交差領域、すなわち、最外の「位相制御のみ」の領域、中心の「位相制御、バイアス制御、および振幅制御」の領域、および、最内の「バイアス制御および振幅制御」の領域の間で分割される。本発明の実施形態によれば、最外、中心および最内領域は、出力波形の電力レベルに従って適用される電力制御のタイプを定義する。例えば、図６７を参照すると、より低い電力レベル（最内領域に入る点）では、バイアス制御および振幅制御が、必要とされた波形線形性を提供するために使用される。一方、より高い電力レベル（最外領域に入る点）では、位相制御（アウトフェージング角度を制御することによる）のみで十分である。
当業者には理解できるように、図６７に例示された制御領域は、例示のためにのみ提供され、限定するものではない。他の制御領域を、本発明の実施形態によって定義することができる。典型的には、排他的ではないが、制御領域の境界は、所望の出力波形の相補累積密度関数（ＣＣＤＦ）およびサイドバンド性能基準に基づくものである。したがって、制御領域の境界は、ＶＰＡの所望の出力波形に従って変化する。
実施形態では、異なる制御領域によって定義された電力制御機構は、異なるクラスの増幅器の間のＶＰＡ出力ステージの移行を可能にする。これを図６８に示し、これは、出力波形包絡線に対する出力ステージ増幅器クラス動作、および、単位円に課せられた制御領域を、並べて例示する。図６９はさらに、出力波形包絡線に応じた出力ステージ電流を示す。出力ステージ電流は、出力波形包絡線に密接に従うことに留意されたい。特に、出力波形包絡線がゼロ交差を受けるとき、出力ステージ電流は完全にゼロになることに留意されたい。
図７０は、出力ステージ電流に対するＶＰＡ出力ステージ理論効率を例示する。図７０の出力ステージ電流波形は、図６９に示したものに対応することに留意されたい。一実施形態では、ＶＰＡ出力ステージは、９８％（以上）の時間に渡って１００％の理論効率で動作する。図７０から、出力ステージ電流における変化による、異なる増幅器動作クラスの間の出力ステージの移行にも留意されたい。
図７１は、本発明の一実施形態による例示的ＶＰＡを例示する。例示のため、限定のためではなく、異なる増幅器動作クラスの間のＶＰＡ出力ステージ（図７１においてＭＩＳＯ増幅器として例示された）の移行を引き起こすために使用することができる、様々な制御機構をさらに説明するために、図７１の例示的実施形態を本明細書で使用する。
図７１のＶＰＡの実施形態は、伝達関数モジュール、周波数基準合成器によって制御された１対のベクトル変調器、および、ＭＩＳＯ増幅器出力ステージを含む。伝達関数モジュールは、ＩおよびＱデータを受信し、ベクトル変調器によって使用される振幅情報を生成して、ほぼ一定の包絡線信号を生成する。ほぼ一定の包絡線信号は、ＭＩＳＯ増幅器出力ステージを使用して単一の動作において増幅かつ加算される。
本発明の実施形態によれば、ＭＩＳＯ増幅器出力ステージを、出力波形軌道における変化に従って、異なる増幅器動作クラスの間でリアルタイムに移行させることができる。一実施形態では、これは、ベクトル変調器によって生成された定包絡線信号の位相を制御することによって達成される。別の実施形態では、ＭＩＳＯ増幅器入力信号の振幅は、伝達関数を使用して制御される。別の実施形態では、ＭＩＳＯ増幅器入力が、伝達関数を使用してバイアスされて（ＭＩＳＯ入力のバイアシングを、ＭＩＳＯ増幅器内のいずれかの増幅ステージで行うことができる）、ＭＩＳＯ増幅器動作クラスが制御される。他の実施形態では、ＭＩＳＯ増幅器ステージが異なる増幅器動作クラスの間で移行できるようにするために、これらの制御機構（位相、入力バイアスおよび／または入力振幅）の組み合わせが使用される。
図７２は、本発明の一実施形態による、出力波形軌道における変化による、電力増幅器におけるリアルタイム増幅器クラス制御のための方法を例示するプロセス流れ図１００である。プロセス流れ図１００は、所望の出力波形の瞬時電力レベルを決定することを含む、ステップ１１０で開始する。一実施形態では、瞬時電力レベルは、所望の出力波形包絡線の関数として決定される。
決定された瞬時電力レベルに基づいて、プロセス流れ図１００のステップ１２０は、所望の増幅器動作クラスを決定することを含み、前記増幅器動作クラスは、電力増幅器の電力効率および線形性を最適化する。一実施形態では、増幅器動作クラスを決定することは、所望の出力波形の特定のタイプ（例えば、ＣＤＭＡ、ＧＳＭ、ＥＤＧＥ）によって決まる。
ステップ１３０は、電力増幅器を、決定された増幅器動作クラスに従って動作するように制御することを含む。一実施形態では、電力増幅器は、本明細書に記載するように、位相制御、バイアス制御、および／または振幅制御方法を使用して制御される。
プロセス流れ図１００によれば、電力増幅器は、所望の出力波形の瞬時電力レベルに従って、異なる増幅器動作クラスの間で移行するように制御される。他の実施形態では、電力増幅器は、所望の出力波形の平均出力電力に従って、異なる増幅器動作クラスの間で移行するように制御される。さらなる実施形態では、電力増幅器は、所望の出力波形の瞬時電力レベルおよび平均出力電力の両方に従って、異なる増幅器動作クラスの間で移行するように制御される。
本発明の実施形態によれば、電力増幅器を、中間増幅器クラス（ＡＢ、Ｂ、ＣおよびＤ）を通過しながら、クラスＡ増幅器からクラスＳ増幅器まで移行するように制御することができる。
本発明の実施形態は、電力増幅器の、異なる増幅器クラスへの移行を、以下のように制御する。
クラスＡ増幅器を達成するため、電力増幅器の駆動レベルおよびバイアスは、出力電流導通角が３６０度に等しくなるように制御される。導通角は、出力電流が増幅器中を流れている駆動周期の角度部分として定義される。
クラスＡＢ増幅器を達成するため、電力増幅器の駆動レベルおよびバイアスは、出力電流導通角が１８０度より大きく、３６０度より小さくなるように制御される。
クラスＢ増幅器を達成するため、電力増幅器の駆動レベルおよびバイアスは、出力電流導通角が１８０度にほぼ等しくなるように制御される。
クラスＣ増幅器を達成するため、電力増幅器の駆動レベルおよびバイアスは、出力電流導通角が１８０度より小さくなるように制御される。
クラスＤ増幅器を達成するため、電力増幅器の駆動レベルおよびバイアスは、増幅器がスイッチモード（オン／オフ）において動作されるように制御される。
クラスＳ増幅器を達成するため、増幅器は、パルス幅変調された（ＰＷＭ）出力信号を生成するように制御される。
一実施形態では、上述のＶＰＡ出力ステージのリアルタイム増幅器クラス制御は、伝達関数における動的変化がＶＰＡのデジタル制御モジュールにおいて実装されることを伴う。これをさらに以下で、図７３〜７７を参照して説明する。
図７３は、２つの分岐を有するｎｐｎ実装による、一実施例のＶＰＡ出力ステージを例示する。ＶＰＡ出力ステージの各分岐は、それぞれのほぼ一定の包絡線信号を受信する。ほぼ一定の包絡線信号は、図７３においてＩＮ１およびＩＮ２として例示される。ＶＰＡ出力ステージのトランジスタがそれらのエミッタノードによって共に結合されて、ＶＰＡの出力ノードが形成される。
ＶＰＡ出力ステージがクラスＳ増幅器として動作するとき、これは、パルス幅変調（ＰＷＭ）を、受信されたほぼ一定の包絡線信号ＩＮ１およびＩＮ２上で達成する。この増幅器動作クラスにおけるＶＰＡ出力ステージの理論等価回路を、図７４に例示する。ＶＰＡ出力ステージのトランジスタは、この動作クラスにおけるスイッチング増幅器に相当することに留意されたい。ほぼ一定の包絡線信号ＩＮ１およびＩＮ２の間のアウトフェージング角度θの関数としてのＶＰＡの出力は、（ＩＮ１およびＩＮ２がほぼ等しい振幅の値Ａを有すると仮定して）
Figure 0005486068
によって与えられる。大きさ−位相シフト変換として上述した、この関数のプロットを、図７６に例示する。
一方、ＶＰＡ出力ステージがクラスＡ増幅器として動作するとき、これは完全加算ノードをエミュレートする。この増幅器動作クラスにおけるＶＰＡ出力ステージの理論等価回路を、図７５に例示する。ＶＰＡ出力ステージのトランジスタは、この動作クラスにおける電流源に相当することに留意されたい。ほぼ一定の包絡線信号ＩＮ１およびＩＮ２の間のアウトフェージング角度θの関数としてのＶＰＡの出力は、（ＩＮ１およびＩＮ２がほぼ等しい振幅の値Ａを有すると仮定して）
Figure 0005486068
によって与えられる。大きさ−位相シフト変換として上述した、この関数のプロットを、図７６に例示する。
本発明の一実施形態によれば、増幅器動作クラスＡおよびＳは、ＶＰＡ出力ステージの増幅器動作範囲の２つの両極端を表す。しかし、上述のように、ＶＰＡ出力ステージは、例えば、クラスＡＢ、Ｂ、ＣおよびＤを含む、複数の他の増幅器動作クラスを移行してもよい。したがって、ＶＰＡのデジタル制御モジュールによって実装された伝達関数は、大きさ−位相シフト変換関数のスペクトル内で変化し、図７６に例示した変換関数は、このスペクトルの境界を表す。これを図７７に図示し、これは、ＶＰＡ出力ステージの増幅器動作クラスの範囲に対応する、大きさ−位相シフト変換関数のスペクトルを例示する。図７７は、Ａ、ＡＢ、Ｂ、Ｃ、ＤおよびＳの６つの増幅器動作クラスに対応する、６つの関数を例示する。一般に、しかし、無数の関数を、２つの極端な動作クラスＡおよびＳに対応する関数を使用して生成することができる。一実施形態では、これは、この２つの関数の加重和を使用して行われ、（１−Ｋ）×Ｒ（θ）＋Ｋ×ＳＱ（θ）によって与えられ、ただし、０≦Ｋ≦１である。
概要
電力増幅およびアップコンバージョンを提供するために信号を処理することに関係する、新しい概念のための数学的基礎が、本明細書で提供される。これらの新しい概念は、任意の波形が、実際にはほぼ一定の包絡線である波形の和から構成されることを可能にする。所望の出力信号および波形は、所望の出力信号の複素包絡線の知識から作成することができる、ほぼ一定の包絡線成分信号から構成されてもよい。成分信号は、市販されておらず、文献または関連技術において教示あるいは発見されていない、新しく、固有で新規の技術を使用して、加算される。さらに、本開示で提供された様々な技術および回路の混合は、現在提供されているものと比較するとき、優れた線形性、電力付加効率、モノリシックな実装および低コストを可能にする、本発明の固有の態様を提供する。加えて、本発明の実施形態は、本質的に、プロセスおよび温度変動にそれほど敏感ではない。ある実施形態は、本明細書に記載された多入力１出力増幅器の使用を含む。
本発明の実施形態を、ハードウェア、ソフトウェアおよびファームウェアの混合によって実装することができる。デジタル技術もアナログ技術も、マイクロプロセッサおよびＤＳＰの有無にかかわらず、使用することができる。
本発明の実施形態を、一般に、通信システムおよびエレクトロニクスについて実装することができる。加えて、限定なしに、機械工、電気機械工、電気光学および流体機械工は、信号を効率的に増幅かつ変換するために同じ原理を使用することができる。
結論
本発明を、特定の機能およびそれらの関係の実行を例示する、機能的構成単位を用いて上述した。これらの機能的構成単位の境界は、本明細書で、説明の便宜上、任意に定義された。特定の機能およびそれらの関係が適切に行われる限り、代替境界を定義することができる。このようないかなる代替境界も、よって、特許請求の範囲に記載された発明の範囲および精神内のものである。これらの機能的構成単位を、個別のコンポーネント、特定用途向け集積回路、適切なソフトウェアなどを実行するプロセッサ、および、それらの組み合わせによって実装することができることは、当業者には理解されよう。
本発明の様々な実施形態を上述したが、これらは例としてのみ、限定ではなく、提示されたことを理解されたい。よって、本発明の幅および範囲は、上述の例示的実施形態のいずれによっても限定されるべきではないが、以下の特許請求の範囲およびそれらの均等物に従ってのみ、定義されるべきである。

Claims (38)

  1. 出力波形歪み補償を含む電力伝送、変調および増幅の少なくとも１つの方法であって、
    周波数基準信号を受信するステップと、
    入力信号を受信するステップと、
    複数の制御信号を前記受信された入力信号から生成するステップと、
    前記周波数基準信号および前記制御信号を使用して、複数の一定の包絡線信号を生成するステップと、
    出力信号を生成するために、前記一定の包絡線信号を増幅かつ結合するステップと、
    所望の出力信号に対する前記出力信号における位相および振幅誤差を低減するステップとを含み、
    前記位相および振幅誤差を低減するステップは、
    前記受信された入力信号から複数の制御信号を生成するために使用される伝達関数を調整するステップであって、前記伝達関数は、前記受信された入力信号を前記複数の制御信号に変換するステップと、
    前記複数の一定の包絡線信号を生成するために使用されるベクトル変調回路に提供されるオフセット電圧を調整するステップとの少なくとも１つを含む
    ことを特徴とする方法。
  2. 前記位相および振幅誤差を低減するステップは、
    前記所望の出力信号に対する前記出力信号における位相および振幅誤差値を生成するステップを含むことを特徴とする請求項１に記載の方法。
  3. 前記位相および振幅誤差値を生成するステップは、
    前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差値を測定するステップと、
    前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差値を計算するステップと、
    前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差値を推定するステップのうち、１つまたは複数を備えることを特徴とする請求項２に記載の方法。
  4. 前記位相および振幅誤差を低減するステップは、前記出力信号における推定された前記位相および振幅誤差値を事前補償するステップを含むことを特徴とする請求項３に記載の方法。
  5. 前記位相および振幅誤差を低減するステップは、前記出力信号における測定され、及び、計算された前記位相および振幅誤差値を修正するステップをさらに含むことを特徴とする請求項３に記載の方法。
  6. 前記位相および振幅誤差を低減するステップは、前記出力信号における推定された前記位相および振幅誤差値を事前補償するステップおよび前記出力信号における測定され、及び、計算された前記位相および振幅誤差値を修正するステップのうち少なくとも１つを含むことを特徴とする請求項３に記載の方法。
  7. 前記位相および振幅誤差を低減するステップは、
    （ａ）回路プロセス変動、
    （ｂ）回路温度変動、
    （ｃ）ＩＣパッケージの変動、
    （ｄ）回路基板の変動、
    （ｅ）前記複数の制御信号を生成するステップ、
    （ｆ）前記複数の一定の包絡線信号を生成するステップ、
    （ｇ）前記一定の包絡線信号を増幅するステップ、および
    （ｈ）前記増幅された一定の包絡線信号を単一の電力増幅器ノードで結合するステップのうち、１つまたは複数による、前記出力信号における位相および振幅誤差を低減するステップを含むことを特徴とする請求項１に記載の方法。
  8. （ａ）−（ｈ）の１つまたは複数による位相および振幅誤差は、システム製造時に推定されることを特徴とする請求項７に記載の方法。
  9. （ａ）−（ｈ）の１つまたは複数による位相および振幅誤差は、リアルタイムのシステム動作中に測定されること、計算されること、および推定されることのうち、少なくとも１つが行われることを特徴とする請求項７に記載の方法。
  10. （ｆ）による位相および振幅誤差は、複数の一定の包絡線信号を生成するステップを実行するベクトル変調回路によることを特徴とする請求項７に記載の方法。
  11. （ｇ）による位相および振幅誤差は、前記電力増幅器の分岐の間のゲインおよび位相アンバランスによることを特徴とする請求項７に記載の方法。
  12. 前記位相および振幅誤差を低減するステップは、前記出力信号の出力波形歪がシステム設計要件を超えたときに、行われることを特徴とする請求項１に記載の方法。
  13. 前記位相および振幅誤差を低減するステップは、前記出力信号における位相および振幅誤差が、指定されたシステム許容誤差内にとどまることを保証するために、行われることを特徴とする請求項１に記載の方法。
  14. 前記位相および振幅誤差を低減するステップは、前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差を事前補償するステップを含むことを特徴とする請求項１に記載の方法。
  15. 前記伝達関数は、デジタル制御モジュールにおいて実施されることを特徴とする請求項１に記載の方法。
  16. 前記オフセット電圧は、ゲインバランス制御信号及び位相バランス制御信号を含むことを特徴とする請求項１に記載の方法。
  17. 前記位相および振幅誤差を低減するステップは、誤差事前補償を前記受信された入力信号に適用するステップを含むことを特徴とする請求項１に記載の方法。
  18. 前記出力信号における期待位相および振幅誤差値を生成するステップと、
    前記受信された入力信号を調整して、前記期待位相および振幅誤差値を修正するステップとを備えることを特徴とする請求項１７に記載の方法。
  19. 誤差テーブルまたは関数を生成するステップであって、前記誤差テーブルまたは関数は、前記受信された入力信号の代表的範囲について、期待位相および振幅誤差を定義する生成するステップをさらに備えることを特徴とする請求項１８に記載の方法。
  20. 前記期待位相および振幅誤差値を生成するステップは、システムテスト及び特性化プロセス中に行われることを特徴とする請求項１７に記載の方法。
  21. 電力伝送、変調および増幅のための装置であって、
    入力信号を受信し、複数の制御信号を前記受信された入力信号から生成する入力回路と、
    前記入力回路に結合され、前記制御信号および周波数基準信号を受信し、前記周波数基準信号および前記制御信号を使用して、複数の一定の包絡線信号を生成するベクトル変調回路と、
    前記一定の包絡線信号を受信し、前記一定の包絡線信号を増幅かつ結合して、出力信号を生成する電力増幅器と、
    所望の出力信号に対する前記出力信号における位相および振幅誤差を低減する手段とを備え、
    前記位相および振幅誤差を低減する手段は、
    前記入力回路のデジタル制御モジュールの伝達関数を調整する手段と、
    前記ベクトル変調回路に提供されるオフセット電圧を調整する手段との少なくとも１つを含むことを特徴とする装置。
  22. 前記位相および振幅誤差を低減する手段は、
    前記所望の出力信号に対する前記出力信号における位相および振幅誤差値を生成する手段を備えることを特徴とする請求項２１に記載の装置。
  23. 前記位相および振幅誤差値を生成する手段は、
    前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差値を測定する手段、
    前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差値を計算する手段、および
    前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差値を推定する手段のうち、１つまたは複数を備えることを特徴とする請求項２２に記載の装置。
  24. 前記出力信号における前記推定された位相および振幅誤差値を事前補償するように構成された、フィードフォワード誤差補償モジュールをさらに備えることを特徴とする請求項２３に記載の装置。
  25. 前記出力信号における前記測定／計算された位相および振幅誤差値を修正するように構成された、フィードバック誤差補償モジュールをさらに備えることを特徴とする請求項２３に記載の装置。
  26. 前記推定された位相および振幅誤差値を補償すること、および、前記測定／計算された位相および振幅誤差値を修正することを行うように構成された、ハイブリッドフィードフォワード／フィードバック誤差補償モジュールをさらに備えることを特徴とする請求項２３に記載の装置。
  27. 前記位相および振幅誤差を低減する手段は、
    （ａ）回路プロセス変動、
    （ｂ）回路温度変動、
    （ｃ）ＩＣパッケージの変動、
    （ｄ）回路基板の変動、
    （ｅ）前記入力回路、
    （ｆ）前記ベクトル変調回路、
    （ｇ）前記電力増幅器、
    （ｈ）前記電力増幅器を使用して、前記一定の包絡線信号を増幅すること、および
    （ｉ）前記電力増幅器の出力を前記電力増幅器の単一の回路ノードで結合することのうち、１つまたは複数による、前記出力信号における位相および振幅誤差を低減する手段を備えることを特徴とする請求項２１に記載の装置。
  28. （ａ）−（ｉ）の１つまたは複数による位相および振幅誤差をシステム製造時に推定する手段をさらに備えることを特徴とする請求項２７に記載の装置。
  29. （ａ）−（ｉ）の１つまたは複数による位相および振幅誤差をリアルタイムのシステム動作中に測定されること、計算されること、および推定されることのうち、少なくとも１つを行うための手段をさらに備えることを特徴とする請求項２７に記載の装置。
  30. 前記電力増幅器の分岐の間のゲインおよび位相アンバランスを減少する手段をさらに備えることを特徴とする請求項２７に記載の装置。
  31. 前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差を監視する手段と、
    前記位相および振幅誤差がシステム設計要件を超えたとき、前記位相および振幅誤差を低減する手段をトリガする手段をさらに備えることを特徴とする請求項２１に記載の装置。
  32. 前記位相および振幅誤差を監視する手段は、作動分岐位相および作動分岐振幅測定回路を備えることを特徴とする請求項３１に記載の装置。
  33. 前記位相および振幅誤差を低減する手段は、さらに、前記所望の出力信号に対する前記出力信号における前記位相および振幅誤差を事前補償する手段を備えることを特徴とする請求項２１に記載の装置。
  34. 前記位相および振幅誤差を低減する手段は、さらに、前記制御信号を、前記位相および振幅誤差に従って調整する手段を備えることを特徴とする請求項２１に記載の装置。
  35. 前記ベクトル変調回路に提供されるオフセット電圧を調整する手段は、ゲインバランス制御信号及び位相バランス制御信号を前記ベクトル変調回路に適用する手段を備えることを特徴とする請求項２１に記載の装置。
  36. 前記位相および振幅誤差を低減する手段は、さらに、前記位相および振幅誤差について前記受信された入力信号を事前補償する手段を備えることを特徴とする請求項２１に記載の装置。
  37. 前記受信された入力信号を事前補償する手段は、前記出力信号において期待位相および振幅誤差値を生成する手段と、前記期待位相および振幅誤差値を修正する前記受信された入力信号を調整する手段とを備えることを特徴とする請求項３６に記載の装置。
  38. 前記受信された入力信号を事前補償する手段は、誤差テーブルまたは関数を備え、前記誤差テーブルまたは関数は、前記受信された入力信号の代表的範囲について、期待位相および振幅誤差を定義することを特徴とする請求項３７に記載の装置。
JP2012238218A 2006-04-24 2012-10-29 Ｒｆ電力伝送、変調および増幅のシステムおよび方法 Expired - Fee Related JP5486068B2 (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US79412106P 2006-04-24 2006-04-24
US60/794,121 2006-04-24
US79765306P 2006-05-05 2006-05-05
US60/797,653 2006-05-05
US79870506P 2006-05-09 2006-05-09
US60/798,705 2006-05-09
US11/508,970 2006-08-24
US11/508,970 US7937106B2 (en) 2006-04-24 2006-08-24 Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US11/508,989 US7355470B2 (en) 2006-04-24 2006-08-24 Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US11/509,031 US8031804B2 (en) 2006-04-24 2006-08-24 Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US11/509,031 2006-08-24
US11/508,989 2006-08-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009507684A Division JP5232773B2 (ja) 2006-04-24 2007-03-12 Ｒｆ電力伝送、変調および増幅のシステムおよび方法

Publications (2)

Publication Number Publication Date
JP2013059079A JP2013059079A (ja) 2013-03-28
JP5486068B2 true JP5486068B2 (ja) 2014-05-07

Family

ID=38694368

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009507684A Expired - Fee Related JP5232773B2 (ja) 2006-04-24 2007-03-12 Ｒｆ電力伝送、変調および増幅のシステムおよび方法
JP2012238218A Expired - Fee Related JP5486068B2 (ja) 2006-04-24 2012-10-29 Ｒｆ電力伝送、変調および増幅のシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009507684A Expired - Fee Related JP5232773B2 (ja) 2006-04-24 2007-03-12 Ｒｆ電力伝送、変調および増幅のシステムおよび方法

Country Status (6)

Country Link
EP (2) EP2013630A4 (ja)
JP (2) JP5232773B2 (ja)
KR (3) KR101411050B1 (ja)
CA (1) CA2650532C (ja)
ES (1) ES2492680T3 (ja)
WO (1) WO2007133323A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992331B1 (ko) * 2008-08-12 2010-11-05 삼성전기주식회사 고주파 변조기용 부스터 증폭회로 및 고주파 변조기
CN104508975B (zh) 2012-06-14 2018-02-16 天工方案公司 工艺补偿的hbt功率放大器偏置电路和方法
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
JP2016127577A (ja) 2015-01-08 2016-07-11 富士通株式会社 歪補償装置及び歪補償方法
US10128803B2 (en) * 2016-04-22 2018-11-13 Cirrus Logic, Inc. Systems and methods for predictive switching in audio amplifiers
DE112017007378T5 (de) * 2017-03-30 2019-12-12 Intel Corporation Verteiltes Feed-Forward-Hüllkurvenverfolgungssystem
CN111505474B (zh) * 2020-04-24 2021-11-02 中国科学院长春光学精密机械与物理研究所 Co2激光放大器的上能级寿命测试装置及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287069A (en) * 1990-02-07 1994-02-15 Fujitsu Limited Constant-amplitude wave combination type amplifier
JP2758682B2 (ja) * 1990-02-07 1998-05-28 富士通株式会社 定振幅波合成形増幅器
JPH0495409A (ja) * 1990-08-13 1992-03-27 Fujitsu Ltd 増幅器
JPH0537263A (ja) * 1991-07-30 1993-02-12 Fujitsu Ltd 定振幅波合成形増幅器
US5365187A (en) * 1993-10-29 1994-11-15 Hewlett-Packard Company Power amplifier utilizing the vector addition of two constant envelope carriers
JPH08163189A (ja) * 1994-12-06 1996-06-21 Nec Corp 送信回路
US5541554A (en) * 1995-03-06 1996-07-30 Motorola, Inc. Multi-mode power amplifier
US5990734A (en) * 1998-06-19 1999-11-23 Datum Telegraphic Inc. System and methods for stimulating and training a power amplifier during non-transmission events
US6043707A (en) * 1999-01-07 2000-03-28 Motorola, Inc. Method and apparatus for operating a radio-frequency power amplifier as a variable-class linear amplifier
US6559722B1 (en) * 1999-08-10 2003-05-06 Anadigics, Inc. Low bias current/temperature compensation current mirror for linear power amplifier
JP2003298361A (ja) * 2002-03-29 2003-10-17 Shimada Phys & Chem Ind Co Ltd 電力増幅方法および電力増幅器
KR100473811B1 (ko) * 2003-02-21 2005-03-10 학교법인 포항공과대학교 링크 전력 송신기
JP4111003B2 (ja) * 2003-02-27 2008-07-02 住友電気工業株式会社 Ｌｉｎｃ方式線形増幅器
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
JP3910167B2 (ja) * 2003-09-25 2007-04-25 松下電器産業株式会社 増幅回路
US6970040B1 (en) * 2003-11-13 2005-11-29 Rf Micro Devices, Inc. Multi-mode/multi-band power amplifier

Also Published As

Publication number Publication date
KR101383480B1 (ko) 2014-04-14
WO2007133323A2 (en) 2007-11-22
EP2013630A4 (en) 2009-08-12
JP2009534988A (ja) 2009-09-24
KR20130102127A (ko) 2013-09-16
JP5232773B2 (ja) 2013-07-10
KR20090013803A (ko) 2009-02-05
KR101411170B1 (ko) 2014-06-23
EP2013630A2 (en) 2009-01-14
WO2007133323A3 (en) 2008-05-22
EP2405277A2 (en) 2012-01-11
EP2405277B1 (en) 2014-05-14
KR101411050B1 (ko) 2014-06-25
ES2492680T3 (es) 2014-09-10
EP2405277A3 (en) 2012-04-18
KR20130102128A (ko) 2013-09-16
CA2650532A1 (en) 2007-11-22
CA2650532C (en) 2014-06-17
JP2013059079A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
US7378902B2 (en) Systems and methods of RF power transmission, modulation, and amplification, including embodiments for gain and phase control
US7885682B2 (en) Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US8884694B2 (en) Systems and methods of RF power transmission, modulation, and amplification
US20150117565A1 (en) Controlling output power of multiple-input single-output (miso) device
JP5486068B2 (ja) Ｒｆ電力伝送、変調および増幅のシステムおよび方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140220

R150 Certificate of patent or registration of utility model

Ref document number: 5486068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees