JP5475850B1 - Charge / discharge MSM-PD circuit - Google Patents

Charge / discharge MSM-PD circuit Download PDF

Info

Publication number
JP5475850B1
JP5475850B1 JP2012223267A JP2012223267A JP5475850B1 JP 5475850 B1 JP5475850 B1 JP 5475850B1 JP 2012223267 A JP2012223267 A JP 2012223267A JP 2012223267 A JP2012223267 A JP 2012223267A JP 5475850 B1 JP5475850 B1 JP 5475850B1
Authority
JP
Japan
Prior art keywords
msm
charge
circuit
hemt
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012223267A
Other languages
Japanese (ja)
Other versions
JP2014075746A (en
Inventor
イブラヒム サラ
達志 中原
泰正 須崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012223267A priority Critical patent/JP5475850B1/en
Application granted granted Critical
Publication of JP5475850B1 publication Critical patent/JP5475850B1/en
Publication of JP2014075746A publication Critical patent/JP2014075746A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】高速に繰り返し電気パルスを発生することが可能な充放電型MSM−PD回路を提供すること。
【解決手段】MSM−PD110は、バイアス電圧(Vin)が印加された入力抵抗120、充電用キャパシタ130、可変電流源150と並列接続され、他端に並列抵抗140が接続されている。可変電流源150は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMT151、HEMT151のソース端子と充電用キャパシタ130との間に配置されたMSM−PD152からなる。HEMT151は、ゲート端子とドレイン端子にチャージ電圧(Vcharge)が印加されており、定電流源として機能する。MSM−PD152は、照射される光トリガパルスに従って、正確なタイミングでHEMT151から出力される電流のオン/オフを行うバルブとして機能する。
【選択図】図1
A charge / discharge type MSM-PD circuit capable of repeatedly generating electric pulses at high speed is provided.
An MSM-PD 1 110 is connected in parallel to an input resistor 120 to which a bias voltage (V in ) is applied, a charging capacitor 130, and a variable current source 150, and a parallel resistor 140 is connected to the other end. . The variable current source 150 includes a gate terminal and a drain terminal connected to each other and the HEMT 151 operating in a saturation mode, and the MSM-PD 2 152 disposed between the source terminal of the HEMT 151 and the charging capacitor 130. The HEMT 151 has a charge voltage (V charge ) applied to its gate terminal and drain terminal, and functions as a constant current source. The MSM-PD 2 152 functions as a valve that turns on and off the current output from the HEMT 151 at an accurate timing in accordance with the irradiated light trigger pulse.
[Selection] Figure 1

Description

本発明は、光トリガパルスで制御する充放電型MSM−PD回路に関する。   The present invention relates to a charge / discharge MSM-PD circuit controlled by an optical trigger pulse.

近年、インターネットに代表されるデータ通信の爆発的増加に伴い、光通信の高速化と大容量化の要求が高まっている。さらに、今後の光通信ネットワークは、様々なネットワークサービスに対応可能な柔軟性、及びサービスの種類とユーザーの増大に対応可能な拡張性が必要となってくる。   In recent years, with the explosive increase in data communication represented by the Internet, there has been an increasing demand for high speed and large capacity optical communication. Furthermore, future optical communication networks will need to be flexible enough to handle various network services and expandable to handle the types of services and the number of users.

上記の課題に対して、光パケットを用いた通信は、細かなデータ粒度により、最も帯域利用効率、柔軟性、拡張性が高いネットワークを実現することができる。光パケット通信の実現には幾つかの機能が必要であるが、まず、もとの信号である非同期バースト光パケットの生成が必要である。   In response to the above problems, communication using optical packets can realize a network with the highest bandwidth utilization efficiency, flexibility, and expandability with fine data granularity. In order to realize optical packet communication, several functions are required. First, it is necessary to generate an asynchronous burst optical packet which is an original signal.

このパケット生成動作においては、もとのパケットデータが保持されているメモリー媒体は、シリコン系Random Access Memory(RAM)が主流であるが、シリコンRAM自身のインターフェイス速度は1Gbpsあたりの制限があるので、メモリー媒体から直接パケット信号を出力するのは困難である。   In this packet generation operation, the memory medium in which the original packet data is held is mainly a silicon-based random access memory (RAM), but the interface speed of the silicon RAM itself is limited per Gbps, It is difficult to output a packet signal directly from a memory medium.

そこで、パケット信号の生成には、データを複数の低速なパラレル電気信号としてメモリー媒体から出力し、高速電子回路技術を用いた電気クロック信号発生器と電気パラレル−シリアル変換器により、パラレル電気信号を高速なシリアル電気信号に変換することが考えられている。そして、その後の電光変換により、光パケット信号が生成される。   Therefore, to generate a packet signal, data is output from a memory medium as a plurality of low-speed parallel electric signals, and the parallel electric signals are converted by an electric clock signal generator and an electric parallel-serial converter using high-speed electronic circuit technology. Conversion to a high-speed serial electric signal is considered. Then, an optical packet signal is generated by the subsequent electro-optic conversion.

しかし、このように複数の低速な信号を高速の信号に変換する場合、低速な電気信号を順次倍の速度に逓倍する(すなわち、数100MHz→・・・→20GHz→40GHzとする)必要があるため、かなりの段数が必要となり、また、それぞれの段におけるクロック生成が必要となる。さらに、それぞれの段に対する入力パラレル信号の位相ずれの問題がある。   However, when converting a plurality of low-speed signals to a high-speed signal in this way, it is necessary to sequentially multiply the low-speed electrical signal to a double speed (that is, several hundred MHz →... → 20 GHz → 40 GHz). Therefore, a considerable number of stages are required, and clock generation at each stage is necessary. Furthermore, there is a problem of phase shift of the input parallel signal for each stage.

これに対して、位相制御を行うSerdes−Framer Interface(SFI)の規格などあるが、この制御を実行する電子回路技術は非常に複雑であり、デバイス数(Flip−Flop)も多くなることから、デバイス全体の消費電力が大きくなってしまう。さらに、本制御方式はそれぞれのパラレル信号に対してクロック再生を行っているが、非同期バースト的に入力する信号に対しては、瞬時にクロックを抽出することができない。   On the other hand, there is a standard of Serdes-Framer Interface (SFI) that performs phase control, but the electronic circuit technology for executing this control is very complicated, and the number of devices (Flip-Flop) increases. The power consumption of the entire device will increase. Furthermore, although this control method performs clock recovery for each parallel signal, it is not possible to extract the clock instantaneously for signals input in an asynchronous burst.

これらの問題を解決する方法として、光クロック型トランジスタアレイ(OCTA)光電子回路が開発され、電光パラレル−シリアル変換器を実現されている(非特許文献1参照)。   As a method for solving these problems, an optical clock transistor array (OCTA) optoelectronic circuit has been developed to realize an electro-optic parallel-serial converter (see Non-Patent Document 1).

図3に、従来の光クロック型トランジスタアレイ(OCTA)の構成を示した模式図を示す。尚、図3において、301−1〜301−NはMSM−PD(Metal−Semiconductor−Metal Photo Detector)、(V)はMSM−PDバイアス電圧、302−1〜302−Nは入力抵抗、303−1〜303−Nは充電用キャパシタ、304−1〜304−Nは高電子移動度トランジスタ(HEMT)、(P)は光パルス、(V)はバイアス電圧、305−1〜305−Nは並列抵抗、(SON)はON信号、(SP)は入力パラレル電気信号、(SS)は出力シリアル電気信号を示す。 FIG. 3 is a schematic diagram showing the configuration of a conventional optical clock transistor array (OCTA). Incidentally, in FIG. 3, 301-1 through 301-N are MSM-PD (Metal-Semiconductor- Metal Photo Detector), (V M) is MSM-PD bias voltage, 302-1 through 302-N are input resistor, 303 −1 to 303-N are charging capacitors, 304-1 to 304-N are high electron mobility transistors (HEMT), (P) is a light pulse, (V b ) is a bias voltage, and 305-1 to 305-N. Is a parallel resistance, (S ON ) is an ON signal, (SP) is an input parallel electrical signal, and (SS) is an output serial electrical signal.

図3に示すように、従来のOCTAは、N個の光トリガ型トランジスタ回路300−1〜300−Nが一つの伝送線路310に並列に取り付けられており、それぞれの光トリガ型トランジスタ回路300−1〜300−Nは、主にHEMT304−1〜304−NとHEMT304−1〜304−Nのゲート端子に取り付けられたMSM−PD301−1〜301−Nから構成されている。   As shown in FIG. 3, in the conventional OCTA, N optical trigger transistor circuits 300-1 to 300-N are attached in parallel to one transmission line 310, and each optical trigger transistor circuit 300- 1 to 300-N are mainly composed of HEMTs 304-1 to 304-N and MSM-PDs 301-1 to 301-N attached to the gate terminals of HEMTs 304-1 to 304-N.

パケットデータは、CMOSメモリーから入力パラレル電気信号(SP〜SP)として出力され、それぞれがHEMT304−1〜304−Nのドレイン端子に供給される。HEMT304−1〜304−Nのゲート端子には、バイアス電圧(V)を与えることでノーマリオフの状態に設定されており、入力パラレル電気信号(SP〜SP)は、伝送線路310に流れ込まないようになっている。 The packet data is output as input parallel electrical signals (SP 1 to SP N ) from the CMOS memory, and each is supplied to the drain terminals of the HEMTs 304-1 to 304-N. The gate terminals of the HEMTs 304-1 to 304-N are set to a normally-off state by applying a bias voltage (V b ), and the input parallel electrical signals (SP 1 to SP N ) flow into the transmission line 310. There is no such thing.

次に、MSM−PD301−1〜301−Nに光トリガパルス(P〜P)を照射すると、そこで発生した電気パルスがゲート電圧の閾値を超えるまで上昇し、HEMT304−1〜304−NをONとするため、電気パルスが消滅する間(すなわち、HEMT304−1〜304−NがONである間)は、入力パラレル電気信号(SP〜SP)が伝送線路310上に出力される。この時、入力された入力パラレル電気信号(SP〜SP)が“1”の場合は電気パルスが伝送線路310上を伝播し、“0”の場合は出力されないこととなる。 Next, when the MSM-PD 301-1 to 301 -N are irradiated with an optical trigger pulse (P 1 to P N ), the electric pulse generated there rises until it exceeds the threshold value of the gate voltage, and the HEMTs 304-1 to 304 -N. Is turned on, so that the input parallel electrical signals (SP 1 to SP N ) are output on the transmission line 310 while the electric pulse disappears (that is, while the HEMTs 304-1 to 304-N are ON). . At this time, when the input parallel electric signals (SP 1 to SP N ) input are “1”, the electric pulse propagates on the transmission line 310, and when it is “0”, it is not output.

したがって、N個のMSM−PD301−1〜301−Nに、一定の時間差τを与えて光トリガパルス(P〜P)を順次照射することにより、CMOSメモリーから出力されたN個の入力パラレル電気信号(SP〜SP)と同じデータを有する出力シリアル電気信号(SS)へ変換されることとなる。 Accordingly, the N inputs output from the CMOS memory are sequentially applied to the N MSM-PDs 301-1 to 301 -N by sequentially irradiating the optical trigger pulses (P 1 to P N ) with a constant time difference τ. It is converted into an output serial electric signal (SS) having the same data as the parallel electric signals (SP 1 to SP N ).

出力された出力シリアル電気信号(SS)は、光変調器等を用いて電気−光変換することにより、シリアル光信号に変換される。さらに、各光トリガ型トランジスタ回路300−1〜300−Nにおける光トリガパルス(P〜P)の照射、及び入力パラレル電気信号(SP〜SP)のビット入力を一定の周期(T=Nxτ)で繰り返すことにより、任意長のバースト光パケットを生成することができる。 The output serial electric signal (SS) thus output is converted into a serial optical signal by electro-optical conversion using an optical modulator or the like. Further, the irradiation of the optical trigger pulse (P 1 to P N ) and the bit input of the input parallel electric signals (SP 1 to SP N ) in each of the optical trigger transistor circuits 300-1 to 300-N are performed at a certain period (T = Nxτ), it is possible to generate a burst optical packet having an arbitrary length.

Ryohei Urata、外4名、“An Optically Clocked Transistor Array FOR High-Speed Asynchronous Label Swapping: 40 Gb/s AND Beyond”、IEEE、JOURNAL OF LIGHTWAVE TECH NOLOGY、VOL.26、NO.6、2008年3月15日、p.692−703Ryohei Urata, 4 others, “An Optically Clocked Transistor Array FOR High-Speed Asynchronous Label Swapping: 40 Gb / s AND BEON O L J 26, NO. 6, March 15, 2008, p. 692-703

しかしながら、低速充電/高速放電(Slow-charge/Fest-discharge)型のMSM−PDを用いる従来のパラレル−シリアル変換器では、一度放電すると再び充電されるまでに時間を要するため、高速繰り返し動作ができないという課題があった。このため、従来のパラレル−シリアル変換器の適用対象は、短いデータ信号、例えば光パケットのラベル信号に限定されていた。   However, in the conventional parallel-serial converter using the slow charge / fast discharge (MSM-PD) type, it takes time until it is recharged once discharged. There was a problem that it was not possible. For this reason, the application target of the conventional parallel-serial converter is limited to a short data signal, for example, a label signal of an optical packet.

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、高速に繰り返し電気パルスを発生することが可能な充放電型MSM−PD回路を提供することにある。   The present invention has been made in view of such problems, and an object thereof is to provide a charge / discharge type MSM-PD circuit capable of repeatedly generating electric pulses at high speed.

上記の課題を解決するために、本発明は、充放電型MSM−PD回路であって、バイアス電圧が印加された第1のMSM−PDと、前記バイアス電圧で充電され、前記第1のMSM−PDに放電可能なように接続されたキャパシタと、定電流源と前記定電流源のオン/オフを行う第2のMSM−PDとを含み、前記キャパシタに充電可能なように接続された可変電流源と、を備え、前記第1のMSM−PDに照射する光トリガパルスは、前記第2のMSM−PDに光トリガパルスが照射されて生じた電荷が無くなった後に照射されることを特徴する。   In order to solve the above problems, the present invention is a charge / discharge MSM-PD circuit, which is charged with the bias voltage, the first MSM-PD to which a bias voltage is applied, and the first MSM. A capacitor connected to the PD so as to be able to be discharged, and a variable current source connected to the capacitor so as to be able to be charged, including a constant current source and a second MSM-PD for turning on and off the constant current source An optical trigger pulse for irradiating the first MSM-PD is emitted after the charge generated by the optical trigger pulse being applied to the second MSM-PD is eliminated. To do.

請求項2に記載の発明は、請求項1に記載の充放電型MSM−PD回路において、前記定電流源は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMTであることを特徴とする。   According to a second aspect of the present invention, in the charge / discharge type MSM-PD circuit according to the first aspect, the constant current source is a HEMT operating in a saturation mode in which a gate terminal and a drain terminal are connected. And

請求項3に記載の発明は、光トリガ型トランジスタ回路であって、請求項1又は2に記載の充放電型MSM−PD回路と、前記充放電型MSM−PD回路の出力端がゲート端に接続されたHEMTとを備えたことを特徴とする。   The invention according to claim 3 is an optical trigger transistor circuit, wherein the charge / discharge MSM-PD circuit according to claim 1 or 2 and an output terminal of the charge / discharge MSM-PD circuit are at a gate terminal. And a connected HEMT.

本発明は、充放電型MSM−PD回路において、高速に繰り返し電気パルスを発生することが可能になる。また、本発明は、充放電型MSM−PD回路を用いた光トリガ型トランジスタ回路における高速な再充電を可能にし、光トリガ型トランジスタ回路の高速繰り返し動作を可能にする。   The present invention makes it possible to repeatedly generate electrical pulses at high speed in a charge / discharge MSM-PD circuit. In addition, the present invention enables high-speed recharging in a phototrigger transistor circuit using a charge / discharge MSM-PD circuit, and enables high-speed repetitive operation of the phototrigger transistor circuit.

本発明の一実施形態に係る充放電型MSM−PD回路の構成を示した模式図である。It is the schematic diagram which showed the structure of the charge / discharge type MSM-PD circuit which concerns on one Embodiment of this invention. 本発明の充放電型MSM−PD回路における充電用キャパシタの電圧とMSM−PD、MSM−PDを光トリガパルスで照射するタイミングとMSM−PD、MSM−PD内の電荷量を示す図である。The charging capacitor voltage in the charge / discharge type MSM-PD circuit of the present invention, the timing of irradiating MSM-PD 1 and MSM-PD 2 with a light trigger pulse, and the amount of charge in MSM-PD 1 and MSM-PD 2 are shown. FIG. 従来の光クロック型トランジスタアレイ(OCTA)の構成を示した模式図である。It is the schematic diagram which showed the structure of the conventional optical clock type transistor array (OCTA).

以下、本発明の実施の形態について、詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

図1に、本発明の一実施形態に係る充放電型MSM−PD回路の構成を示す。MSM−PD110は、バイアス電圧(Vin)が印加された入力抵抗120、充電用キャパシタ130、可変電流源150と並列接続され、他端に並列抵抗140が接続されている。 FIG. 1 shows a configuration of a charge / discharge MSM-PD circuit according to an embodiment of the present invention. The MSM-PD 1 110 is connected in parallel to the input resistor 120 to which the bias voltage (V in ) is applied, the charging capacitor 130, and the variable current source 150, and the parallel resistor 140 is connected to the other end.

可変電流源150は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMT151、HEMT151のソース端子と充電用キャパシタ130との間に配置されたMSM−PD152からなる。HEMT151は、ゲート端子とドレイン端子にチャージ電圧(Vcharge)が印加されており、定電流源として機能する。MSM−PD152は、照射される光トリガパルスに従って、正確なタイミングでHEMT151から出力される電流のオン/オフを行うバルブとして機能する。 The variable current source 150 includes a gate terminal and a drain terminal connected to each other and the HEMT 151 operating in a saturation mode, and the MSM-PD 2 152 disposed between the source terminal of the HEMT 151 and the charging capacitor 130. The HEMT 151 has a charge voltage (V charge ) applied to its gate terminal and drain terminal, and functions as a constant current source. The MSM-PD 2 152 functions as a valve that turns on and off the current output from the HEMT 151 at an accurate timing in accordance with the irradiated light trigger pulse.

MSM−PD110、MSM−PD152に照射される光トリガパルスP、Pは、以下で説明するように、光トリガパルスPが光トリガパルスPに対して所定の時間だけ遅延するよう制御されている。そのような光トリガパルスPは、例えばPLC(平面光波回路)上で光トリガパルスPを2つの信号に分岐し、片方はそのまま光トリガパルスPとして出力し、もう片方は以下で説明する動作に必要な遅延量に相当する遅延線を通して光トリガパルスPとして出力する事で得られる。他にも、光ファイバカプラ(分岐回路)と必要な遅延量に相当する長さを持った光ファイバ(遅延回路)の組み合わせなど、でも実現可能である。 The optical trigger pulses P 1 and P 2 applied to the MSM-PD 1 110 and the MSM-PD 2 152 are, as described below, the optical trigger pulse P 1 for a predetermined time with respect to the optical trigger pulse P 2 . Controlled to be delayed. Such light trigger pulse P 1 is, for example, branches the optical trigger pulse P 2 into two signals on PLC (planar lightwave circuit), one is output as the optical trigger pulse P 2, described in the other following It is obtained by outputting a light trigger pulse P 1 through the delay line corresponding to the delay amount required for the operation to be. In addition, a combination of an optical fiber coupler (branch circuit) and an optical fiber (delay circuit) having a length corresponding to a required delay amount can be realized.

尚、充放電型MSM−PD回路100の出力端をHEMT200のゲート端に接続することで、光トリガ型トランジスタ回路を構成することができる。   Note that an optical trigger transistor circuit can be configured by connecting the output terminal of the charge / discharge MSM-PD circuit 100 to the gate terminal of the HEMT 200.

図2に、本発明の充放電型MSM−PD回路における充電用キャパシタの電圧とMSM−PD、MSM−PDを光トリガパルスで照射するタイミングとMSM−PD、MSM−PD内の電荷量を示す。 FIG. 2 shows the voltage of the charging capacitor in the charge / discharge type MSM-PD circuit of the present invention, the timing of irradiating the MSM-PD 1 and MSM-PD 2 with the optical trigger pulse, and the MSM-PD 1 and MSM-PD 2 Indicates the amount of charge.

先ず、MSM−PD152に光トリガパルスPが照射され、MSM−PD152内に光励起キャリア、すなわち電子およびホールからなる電荷が生じる。すると、充電用キャパシタ130が電圧(V)に達するまで、MSM−PD152から充電用キャパシタ130へ電流が印加される。この過程は、入力抵抗120の抵抗値に依存しないため、従来例よりも急速に電荷が充電用キャパシタ130に充電される。 First, the MSM-PD 2 152 is irradiated with the optical trigger pulse P 2 , and photoexcited carriers, that is, charges composed of electrons and holes are generated in the MSM-PD 2 152. Then, current is applied from the MSM-PD 2 152 to the charging capacitor 130 until the charging capacitor 130 reaches the voltage (V R ). Since this process does not depend on the resistance value of the input resistor 120, the charge capacitor 130 is charged more rapidly than in the conventional example.

充電用キャパシタ130の電圧が(V)に達すると、MSM−PD152の両端の電位差が小さくなることからMSM−PD152から出力される電流は止まる(図2、(b))。一方で、充電用キャパシタ130は、入力抵抗120から印加される電流によりさらに充電される。 When the voltage of the charging capacitor 130 reaches (V R), the current output from the MSM-PD 2 152 since the potential difference across the MSM-PD 2 152 smaller stops (Fig. 2, (b)). On the other hand, the charging capacitor 130 is further charged by the current applied from the input resistor 120.

MSM−PD152内の電荷は、MSM−PD152からの電流が止まっている間も、電子とホールの再結合により減少を続け、MSM−PD152の抵抗は大きくなっていく(図2、(a))。 Charge in MSM-PD 2 152 also while stopping the current from the MSM-PD 2 152, continued to decrease by recombination of electrons and holes, the resistance of the MSM-PD 2 152 is becomes larger (Fig. 2, (a)).

充電用キャパシタ130の電圧が(V+Δ)に達すると、MSM−PD152内の電荷がHEMT151側に動くことで生じる漏れ電流が発生する(図2、(c))。この漏れ電流は非常に小さいため、充電用キャパシタ130の充電量に対する影響は小さく、MSM−PD152内の電荷が無くなるとともにゼロになる。 When the voltage of the charging capacitor 130 reaches (V R + Δ), a leakage current is generated due to the charge in the MSM-PD 2 152 moving to the HEMT 151 side (FIG. 2, (c)). Since the leakage current is very small, the influence on the charging amount of the charging capacitor 130 is small, and the charge in the MSM-PD 2 152 disappears and becomes zero.

MSM−PD152内の電荷が無くなったところで、光トリガパルスPがMSM−PD110に照射される(図2、(d))。MSM−PD152内には電荷が無いので、MSM−PD110内の全電荷は所望の並列抵抗140の側に流れる。つまり、MSM−PD152がMSM−PD110の出力パルスに影響を与えることは無い。 When the charge in the MSM-PD 2 152 is exhausted, the optical trigger pulse P 1 is irradiated to the MSM-PD 1 110 (FIG. 2, (d)). Since there is no charge in MSM-PD 2 152, all charges in MSM-PD 1 110 flow to the desired parallel resistance 140 side. That is, MSM-PD 2 152 does not affect the output pulse of MSM-PD 1 110.

このように、本発明では、充電用キャパシタ130の電圧(V)に達するまでの時間は大幅に短縮する一方、出力パルスは従来と同じものを生成することができる。 As described above, according to the present invention, the time required to reach the voltage (V R ) of the charging capacitor 130 is greatly reduced, while the output pulse can be the same as the conventional one.

本発明は、従来の光トリガ型トランジスタ回路の充放電型MSM−PD回路に可変電流源を付与することによって、光トリガ型トランジスタ回路の高速なパルス応答特性(放電特性)を変えることなく、動作に必要な電荷を高速に再充電することができる。   The present invention provides a variable current source to the charge / discharge type MSM-PD circuit of the conventional photo-trigger type transistor circuit, thereby operating without changing the high-speed pulse response characteristic (discharge characteristic) of the photo-trigger type transistor circuit. Can be recharged at high speed.

100 充放電型MSM−PD回路
110、152 MSM−PD
120 入力抵抗
130 充電用キャパシタ
140 並列抵抗
150 可変電流源
151 HEMT
100 charge / discharge MSM-PD circuit 110, 152 MSM-PD
120 Input Resistance 130 Charging Capacitor 140 Parallel Resistance 150 Variable Current Source 151 HEMT

Claims (3)

バイアス電圧が印加された第1のMSM−PDと、
前記バイアス電圧で充電され、前記第1のMSM−PDに放電可能なように接続されたキャパシタと、
定電流源と前記定電流源のオン/オフを行う第2のMSM−PDとを含み、前記キャパシタに充電可能なように接続された可変電流源と、
を備え、前記第1のMSM−PDに照射する光トリガパルスは、前記第2のMSM−PDに光トリガパルスが照射されて生じた電荷が無くなった後に照射されることを特徴する充放電型MSM−PD回路。
A first MSM-PD to which a bias voltage is applied;
A capacitor charged with the bias voltage and connected to the first MSM-PD for discharge;
A variable current source including a constant current source and a second MSM-PD for turning on and off the constant current source, and connected to be able to charge the capacitor;
And the first MSM-PD is irradiated with the light trigger pulse after the charge generated by the irradiation of the second MSM-PD with the light trigger pulse disappears. MSM-PD circuit.
前記定電流源は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMTであることを特徴とする請求項1に記載の充放電型MSM−PD回路。   2. The charge / discharge MSM-PD circuit according to claim 1, wherein the constant current source is a HEMT operating in a saturation mode in which a gate terminal and a drain terminal are connected. 請求項1又は2に記載の充放電型MSM−PD回路と、
前記充放電型MSM−PD回路の出力端がゲート端に接続されたHEMTと
を備えたことを特徴とする光トリガ型トランジスタ回路。
The charge / discharge MSM-PD circuit according to claim 1 or 2,
A photo-trigger type transistor circuit comprising: a HEMT having an output terminal of the charge / discharge MSM-PD circuit connected to a gate terminal.
JP2012223267A 2012-10-05 2012-10-05 Charge / discharge MSM-PD circuit Expired - Fee Related JP5475850B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012223267A JP5475850B1 (en) 2012-10-05 2012-10-05 Charge / discharge MSM-PD circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012223267A JP5475850B1 (en) 2012-10-05 2012-10-05 Charge / discharge MSM-PD circuit

Publications (2)

Publication Number Publication Date
JP5475850B1 true JP5475850B1 (en) 2014-04-16
JP2014075746A JP2014075746A (en) 2014-04-24

Family

ID=50749607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012223267A Expired - Fee Related JP5475850B1 (en) 2012-10-05 2012-10-05 Charge / discharge MSM-PD circuit

Country Status (1)

Country Link
JP (1) JP5475850B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038159B2 (en) * 2003-08-12 2008-01-23 日本電信電話株式会社 Optical signal processing apparatus and optical signal processing method
JP4625368B2 (en) * 2005-05-20 2011-02-02 日本電信電話株式会社 Optical signal processing circuit
JP5512575B2 (en) * 2011-03-10 2014-06-04 日本電信電話株式会社 Optical trigger type parallel serial conversion circuit
JP2013031093A (en) * 2011-07-29 2013-02-07 Nippon Telegr & Teleph Corp <Ntt> Electrical delay type optically clocked transistor array

Also Published As

Publication number Publication date
JP2014075746A (en) 2014-04-24

Similar Documents

Publication Publication Date Title
JP5466584B2 (en) Optical trigger type parallel-serial conversion circuit
CN111600583A (en) Random frequency triangular wave generator based on diffusion memristor and current transmitter
JP4625368B2 (en) Optical signal processing circuit
JP5475850B1 (en) Charge / discharge MSM-PD circuit
JP5512575B2 (en) Optical trigger type parallel serial conversion circuit
JP5425997B1 (en) Optical trigger type parallel serial conversion circuit
JP6077613B1 (en) Optical trigger pulse generator
Veerabathini et al. Low‐power pulse width modulation (PWM) for high‐frequency DC–DC converters
JP5855553B2 (en) Optical trigger type serial-parallel conversion circuit
JP5519838B1 (en) Optical trigger type parallel serial conversion circuit
JP2015039096A (en) High speed parallel-serial converter
Ibrahim et al. A novel optoelectronic serial-to-parallel converter for 25-Gbps 32-bit optical label processing
JP2013031093A (en) Electrical delay type optically clocked transistor array
JP5462384B1 (en) Optical trigger type parallel serial conversion circuit
CN210270868U (en) Quantum random number generator
Ibrahim et al. A novel optoelectronic serial-to-parallel converter for 25-Gbps burst-mode optical packets
Nakahara et al. Self-routing of 100-Gb/s optical packets using self serial-to-parallel conversion-based label recognition
Ishikawa et al. A Novel Optoelectronic Parallel-to-Serial Converter for 100-Gbps Optical Packets
JP2009130799A (en) Signal processing circuit and imaging device with the same
CN111245406B (en) Pulse generator and pulse generating method
JP2004088660A (en) Photoelectric conversion circuit, parallel-serial converter, and optical signal processor
Urata et al. A compact low-power label swapper for asynchronous burst optical packets based on an optically clocked transistor array
JP6034439B1 (en) Optical system for optoelectronic integrated circuits.
JP6194049B1 (en) Optical system for optoelectronic integrated circuits.
Urata et al. Label swapping of an asynchronous burst optical packet stream with a self-clocked optically clocked transistor array

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140206

R150 Certificate of patent or registration of utility model

Ref document number: 5475850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees