JP5464148B2 - Variable resistance element - Google Patents
Variable resistance element Download PDFInfo
- Publication number
- JP5464148B2 JP5464148B2 JP2010543996A JP2010543996A JP5464148B2 JP 5464148 B2 JP5464148 B2 JP 5464148B2 JP 2010543996 A JP2010543996 A JP 2010543996A JP 2010543996 A JP2010543996 A JP 2010543996A JP 5464148 B2 JP5464148 B2 JP 5464148B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- oxide layer
- resistance change
- tantalum oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Description
本発明は、絶縁材料から構成された抵抗変化層を2つの電極で挟んで構成された抵抗変化素子に関するものである。 The present invention relates to a resistance change element constituted by sandwiching a resistance change layer made of an insulating material between two electrodes.
不揮発性メモリの分野においては、フラッシュメモリを筆頭に、強誘電体メモリ(FeRAM)、MRAM(magnetic RAM)、OUM(Ovonic Unified Memory)、また、相変化メモリ(文献1:特開2007−149170号公報参照)などの研究が盛んである。最近、これらの不揮発性メモリと異なる抵抗変化型不揮発メモリ(ReRAM:resistance RAM)が提案されている(文献2:W.W.Zhuang et al. "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory(RRAM)", IEDM, 論文番号7.5, pp.193-196, 2002.参照)。 In the field of non-volatile memory, with flash memory at the top, ferroelectric memory (FeRAM), MRAM (magnetic RAM), OUM (Ovonic Unified Memory), and phase change memory (Reference 1: JP 2007-149170 A) (See the publication)). Recently, a resistance variable nonvolatile memory (ReRAM) different from these nonvolatile memories has been proposed (Reference 2: WWZhuang et al. "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEDM, paper number 7.5, pp.193-196, 2002.).
この抵抗変化型不揮発メモリは、電圧パルスの印加によってメモリセルの抵抗変化層の抵抗値を設定することにより情報を書き込むようにしている。また、抵抗変化型不揮発メモリは、書き込んだ情報の非破壊読み出しが可能である。加えて、抵抗変化型不揮発メモリは、セル面積が小さく、かつ多値化が可能なことから、既存の不揮発性メモリをしのぐ可能性を有しているものとして有望視されている。文献1では、抵抗変化層として、PCMO(Pr0.7Ca0.3MnO3)およびYBCO(YBa2Cu3Oy)が用いられている。In this variable resistance nonvolatile memory, information is written by setting the resistance value of the variable resistance layer of the memory cell by applying a voltage pulse. In addition, the resistance change type nonvolatile memory can perform nondestructive reading of written information. In addition, the resistance change type nonvolatile memory is promising as having a possibility of surpassing the existing nonvolatile memory because the cell area is small and the multi-value can be increased. In
抵抗変化型不揮発性メモリについては、他の提案もなされている(文献4:G.-S. Park, et al. "Observation of electric-field induced Ni filament channels in polycrystalline NiOx film", APPLIED PHYSICS LETTERS, Vol.91, 222103, 2007、文献5:特開2007−300082号公報、文献6:C. Yoshida, et al. "High speed resistive switching in Pt/TiO2/TiN film for nonvolatile memory application",APPLIED PHYSICS LETTERS, Vol.91, 223510, 2007.参照)。 Other proposals have been made for variable resistance nonvolatile memory (Reference 4: G.-S. Park, et al. "Observation of electric-field induced Ni filament channels in a NiOx film", APPLIED PHYSICS LETTERS, Vol.91, 222103, 2007, Literature 5: JP 2007-300082, Literature 6: C. Yoshida, et al. "High speed resistive switching in Pt / TiO2 / TiN film for nonvolatile memory application", APPLIED PHYSICS LETTERS , Vol.91, 223510, 2007.).
文献4には、抵抗変化層として約50nmの多結晶NiOx(x=1〜1.5)を用い、上部電極に正の電圧を印加することで、低抵抗状態もしくは高抵抗状態に変化することが記載されている。
文献5には、ルテニウム酸化物などのバッファ層を抵抗変化層と下部電極の間に積層し、リセット電流値の増加を抑えたスイッチング動作を実現する方法が示されている。また、文献6には、抵抗変化層に80nmの微結晶TiO2を用いることについて記載されている。この技術では、2通りの動作方法が示されている。第1に、上部電極に負電圧を印加することで低抵抗化し、正電圧を印加することで高抵抗化する動作方法が示されている。また、第2に、正電圧印加のみで低抵抗化と高抵抗化を行う方法が示されている。
文献2,4,6に示された技術のように、抵抗変化層に、多結晶もしくは微結晶材料を用いて抵抗変化素子の微細化を進めた場合、素子サイズに対して結晶粒の大きさが無視できなくなる。特に、結晶粒による抵抗変化層表面の凹凸が原因で素子間の電気特性のバラツキが大きくなることが問題となる。これに対し、抵抗変化層を薄膜化することで凹凸を抑えることができる。しかしながら、抵抗変化層を薄くした場合、リーク電流の大幅な増大により、抵抗変化動作が得られなくなるため、50nm以上の厚い抵抗変化層が用いられている。文献1では、バッファ層を導入することで、リセット電流値の増加を抑えた抵抗変化動作を実現しているが、バッファ層の組成と構造は開示されていない。
When the resistance change element is miniaturized by using a polycrystalline or microcrystalline material for the resistance change layer as in the techniques shown in
これらのように、上述した抵抗変化型不揮発性メモリでは、初期リーク電流が大きく、
安定した抵抗変化動作が得られないという問題がある。As described above, in the resistance variable nonvolatile memory described above, the initial leakage current is large,
There is a problem that a stable resistance change operation cannot be obtained.
本発明は、以上のような問題点を解消するためになされたものであり、抵抗変化素子において、初期リーク電流が小さく、安定した抵抗変化動作が得られるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a variable resistance element having a small initial leakage current and a stable variable resistance operation.
本発明に係る抵抗変化素子は、第1の電極およびこの第1の電極の上に形成された抵抗変化層と、この抵抗変化層の上に形成された第2の電極とを少なくとも備え、抵抗変化層は、タンタル以外の遷移金属の酸化物からなる第1の層および非晶質の酸化タンタルからなる第2の層を有し、第1の層は第1の電極に接して形成され、第2の層は、シリコンが添加されているようにしたものである。 A resistance change element according to the present invention includes at least a first electrode, a resistance change layer formed on the first electrode, and a second electrode formed on the resistance change layer, The change layer has a first layer made of an oxide of a transition metal other than tantalum and a second layer made of amorphous tantalum oxide, and the first layer is formed in contact with the first electrode , The second layer is such that silicon is added .
以上説明したように、本発明によれば、抵抗変化層が、タンタル以外の遷移金属の酸化物からなる第1の層および非晶質の酸化タンタルからなる第2の層を備えるので、抵抗変化素子において、初期リーク電流が小さく、安定した抵抗変化動作が得られるようになるという優れた効果が得られる。 As described above, according to the present invention, since the resistance change layer includes the first layer made of an oxide of a transition metal other than tantalum and the second layer made of amorphous tantalum oxide, the resistance change In the element, an excellent effect that an initial leakage current is small and a stable resistance changing operation can be obtained can be obtained.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[実施の形態1]
はじめに、本発明の実施の形態1について、図1を用いて説明する。図1は、本発明の実施の形態1における抵抗変化素子の一部構成例を模式的に示す断面図である。この抵抗変化素子は、下部電極(第1の電極)101、上部電極(第2の電極)103、および下部電極101と上部電極103とに挟まれた抵抗変化層102を備える。また、抵抗変化層102は、酸化ニッケル層(第1の層)121および非晶質の酸化タンタル(Ta2O5)層(第2の層)122を有し、酸化ニッケル層121は、下部電極101に接して形成されている。ここで、本実施の形態では、酸化ニッケル層121を用いるようにしたが、これに限るものではなく、タンタル以外の遷移金属の酸化物からなる層と酸化タンタル層122とから抵抗変化層102が形成されていればよい。以下、本実施の形態では、酸化ニッケル層121を用いる場合について説明する。[Embodiment 1]
First,
例えば、酸化ニッケル層121は、層厚2nm程度とし、酸化タンタル層122は、層厚10nm程度とすればよい。また、酸化タンタル層122は、ストイキオメトリックな組成(化学量論組成)であることが望ましい。また、酸化ニッケル層121は、層厚50nm未満とする。
For example, the
下部電極101は、基本的に導電性を有していれば良い。下部電極101は、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどから構成すればよい。また、これらの材料の積層体であっても良い。
The
上部電極103は、基本的に導電性を有していれば良い。上部電極103は、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。また、これらの材料の積層体であっても良い。
The
なお、本実施の形態における抵抗変化素子に含まれるMIM(Metal Insulator Metal)構造は、隣接する層同士が、これらの少なくとも一部の領域において積層されていれば良い。また、下部電極101と上部電極103とを入れ替えてもよいことは、いうまでもない。
In the MIM (Metal Insulator Metal) structure included in the variable resistance element according to the present embodiment, adjacent layers may be stacked in at least some of these regions. Needless to say, the
本実施の形態における抵抗変化素子によれば、後述するように、高抵抗状態における抵抗値を大きくでき、高抵抗状態におけるリークを小さくできる。これにより、高抵抗状態と低抵抗状態との抵抗値の差を大きくすることができるようになる。例えば、素子の微細化を進めた場合、高抵抗状態と低抵抗状態との差が小さいと、素子間のバラツキにより、高抵抗状態とした素子と低抵抗素子とした素子との区別が検出しにくくなる場合が発生する。これに対し、高抵抗状態と低抵抗状態との差が大きければ、素子間にある程度のバラツキが発生しても、高抵抗状態とした素子と低抵抗状態とした素子との区別が容易に行えるようになる。このように、本実施の形態における抵抗変化素子によれば、集積した多数の素子において、安定した抵抗変化動作が実現できるようになる。 According to the variable resistance element in the present embodiment, as will be described later, the resistance value in the high resistance state can be increased, and the leakage in the high resistance state can be reduced. Thereby, the difference in resistance value between the high resistance state and the low resistance state can be increased. For example, when miniaturization of the element is advanced, if the difference between the high resistance state and the low resistance state is small, the difference between the elements is detected as a distinction between the element in the high resistance state and the element in the low resistance state. There are cases where it becomes difficult. On the other hand, if the difference between the high resistance state and the low resistance state is large, even if some variation occurs between the elements, it is possible to easily distinguish between the element in the high resistance state and the element in the low resistance state. It becomes like this. Thus, according to the resistance change element in the present embodiment, stable resistance change operation can be realized in a large number of integrated elements.
[実施の形態2]
次に、本発明の実施の形態2について、図2を用いて説明する。本実施の形態においても、酸化ニッケルを用いる場合について説明する。図2は、本発明の実施の形態1における抵抗変化素子の一部構成例を模式的に示す断面図である。この抵抗変化素子は、下部電極(第1の電極)201、上部電極(第2の電極)203、および下部電極201と上部電極203とに挟まれた抵抗変化層202を備える。また、抵抗変化層202は、酸化ニッケル層(第1の層)221,非晶質の酸化タンタル(Ta2O5)層(第2の層)222,および酸化ニッケル層221と酸化タンタル層222とに挟まれた酸化チタン層(第3の層)223を備えている。また、酸化ニッケル層221は、下部電極201に接して形成されている。[Embodiment 2]
Next,
例えば、酸化ニッケル層221は、層厚2nm程度とし、酸化タンタル層222は、層厚10nm程度とし、酸化チタン層223は、層厚3nm程度とすればよい。また、酸化タンタル層222は、ストイキオメトリックな組成(化学量論組成)であることが望ましい。また、酸化ニッケル層221は、層厚50nm未満とする。
For example, the
下部電極201は、基本的に導電性を有していれば良い。下部電極201は、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどから構成すればよい。また、これらの材料の積層体であっても良い。
The
上部電極203は、基本的に導電性を有していれば良い。上部電極203は、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。また、これらの材料の積層体であっても良い。
The
なお、本実施の形態における抵抗変化素子に含まれるMIM(Metal Insulator Metal)構造は、隣接する層同士が、これらの少なくとも一部の領域において積層されていれば良い。また、本実施の形態においても、下部電極201と上部電極203とを入れ替えてもよいことは、いうまでもない。
In the MIM (Metal Insulator Metal) structure included in the variable resistance element according to the present embodiment, adjacent layers may be stacked in at least some of these regions. Also in this embodiment, it goes without saying that the
本実施の形態における抵抗変化素子によれば、後述するように、高抵抗状態における抵抗値を大きくでき、高抵抗状態におけるリークを小さくできる。これにより、高抵抗状態と低抵抗状態との抵抗値の差を大きくすることができるようになる。例えば、素子の微細化を進めた場合、高抵抗状態と低抵抗状態との差が小さいと、素子間のバラツキにより、高抵抗状態とした素子と低抵抗素子とした素子との区別が検出しにくくなる場合が発生する。これに対し、高抵抗状態と低抵抗状態との差が大きければ、素子間にある程度のバラツキが発生しても、高抵抗状態とした素子と低抵抗状態とした素子との区別が容易に行えるようになる。このように、本実施の形態における抵抗変化素子によれば、集積した多数の素子において、安定した抵抗変化動作が実現できるようになる。 According to the variable resistance element in the present embodiment, as will be described later, the resistance value in the high resistance state can be increased, and the leakage in the high resistance state can be reduced. Thereby, the difference in resistance value between the high resistance state and the low resistance state can be increased. For example, when miniaturization of the element is advanced, if the difference between the high resistance state and the low resistance state is small, the difference between the elements is detected as a distinction between the element in the high resistance state and the element in the low resistance state. There are cases where it becomes difficult. On the other hand, if the difference between the high resistance state and the low resistance state is large, even if some variation occurs between the elements, it is possible to easily distinguish between the element in the high resistance state and the element in the low resistance state. It becomes like this. Thus, according to the resistance change element in the present embodiment, stable resistance change operation can be realized in a large number of integrated elements.
また、本実施の形態における抵抗変化素子によれば、前述した実施の形態1の構成に加えて酸化チタン層223を加えたので、高抵抗状態の抵抗値をより大きくすることができ、高抵抗状態におけるリークをより小さくできようになる。この結果、本実施の形態によれば、前述した実施の形態1に比較して、より安定した抵抗変化動作が実現できるようになる。
Further, according to the resistance change element in the present embodiment, since the
次に、上述した実施の形態1および実施の形態2における抵抗変化素子について、より詳細に説明する。 Next, the variable resistance element in the first embodiment and the second embodiment described above will be described in more detail.
まず、酸化タンタル層および酸化ニッケル層は、各々単層では抵抗変化素子として機能しない。酸化タンタル層と酸化ニッケル層とを積層して抵抗変化層とすることで、抵抗変化素子として機能する。これは、発明者らの実験により、はじめて見いだされたものである。 First, each of the tantalum oxide layer and the nickel oxide layer does not function as a resistance change element in a single layer. By stacking a tantalum oxide layer and a nickel oxide layer to form a resistance change layer, the layer functions as a resistance change element. This was found for the first time by the inventors' experiments.
ここで、本発明の抵抗変化素子では、下部電極と上部電極との間に電圧を加え、下部電極と上部電極との間(抵抗変化層)の抵抗値を、単層とした酸化タンタル層の抵抗値よりも低くする初期の処理が重要となる。この処理は、「Forming」と呼ばれている(非特許文献2,3参照)。この処理を行った後、酸化ニッケル層と接する電極(下部電極)に所定の正電圧を印加することで、高抵抗状態から低抵抗状態、もしくは、低抵抗状態から高抵抗状態に抵抗変化させ、いずれかの抵抗状態を保持することができる。
Here, in the resistance change element of the present invention, a voltage is applied between the lower electrode and the upper electrode, and the resistance value between the lower electrode and the upper electrode (resistance change layer) is a single layer of the tantalum oxide layer. An initial process for lowering the resistance value is important. This process is called “Forming” (see
各条件で作製した試料素子を用いた実験について説明する。まず、試料素子について説明する。 An experiment using a sample element manufactured under each condition will be described. First, the sample element will be described.
半導体(単結晶シリコン)基板の上に、層厚5nmのTi層および層厚40nmのRu層が積層した下部電極を形成する。これらは、各試料素子に共通である。 A lower electrode in which a 5 nm thick Ti layer and a 40 nm Ru layer are stacked is formed on a semiconductor (single crystal silicon) substrate. These are common to each sample element.
次に、試料素子1として、下部電極の上に層厚10nmの酸化タンタル層(単層)を形成する。
また、試料素子2として、下部電極の上に、層厚2nmの酸化ニッケル層と層厚10nmの酸化タンタル層とを形成する。
また、試料素子3として、下部電極の上に、層厚6nmの酸化ニッケル層と層厚10nmの酸化タンタル層とを形成する。
また、試料素子4として、下部電極の上に、2nmの酸化ニッケル層と層厚3nmの酸化チタン層と層厚10nmの酸化タンタル層とを形成(積層)する。Next, as the
Further, as the
Further, as the
Further, as the
また、上部電極として、層厚40nmのPt層を形成する。この上部電極についても、上記各試料素子に共通である。表1に、各試料素子の層構成について示す。 Further, a Pt layer having a layer thickness of 40 nm is formed as the upper electrode. This upper electrode is also common to each sample element. Table 1 shows the layer structure of each sample element.
次に、試料素子の作製について、簡単に説明する。まず、DCスパッタ装置を用い、半導体基体上にTiおよびRuを常温で連続して成膜して下部電極とする。続いて、試料素子2〜4は、DCスパッタ装置で反応性スパッタを行い、層厚2nmもしくは6nmとなるように酸化ニッケルを堆積し、酸化ニッケル層を形成する。試料素子1は、酸化ニッケルを成膜しない。
Next, the production of the sample element will be briefly described. First, using a DC sputtering apparatus, Ti and Ru are continuously formed on a semiconductor substrate at room temperature to form a lower electrode. Subsequently, the
上記酸化ニッケルの反応性スパッタによる成膜では、スパッタターゲットにはNiを用い、成膜を行うチャンバー内には、酸素ガスとアルゴンガスの流量比を1:7で流す(供給する)。また、チャンバー内圧力は約1.5Paとし、成膜温度は300℃、DCパワーは0.5kWとする。 In film formation by reactive sputtering of nickel oxide, Ni is used as a sputtering target, and a flow rate ratio of oxygen gas and argon gas is supplied (supplied) in a chamber in which film formation is performed at 1: 7. The pressure in the chamber is about 1.5 Pa, the film forming temperature is 300 ° C., and the DC power is 0.5 kW.
次に、形成した酸化ニッケル層の組成をXPS(X-ray photoemission spectroscopy)により評価した結果について説明する。図3は、O1s(517〜537eV)およびNi2p(845〜885eV)軌道のXPSスペクトルを示している。O1sは、図3の(a)に示し、Ni2pは、図3の(b)に示している。X線源にはAl(Kα線)を用いた。図3に示されているように、O1sおよびNi2p各々のピーク面積から得られる酸化ニッケルの組成比(O/Ni)は、ほぼ1であり、NiOが形成されていることがわかる。なお、上述したように反応性スパッタ法で形成される酸化ニッケル層は、多結晶の状態となっている。 Next, the results of evaluating the composition of the formed nickel oxide layer by XPS (X-ray photoemission spectroscopy) will be described. FIG. 3 shows XPS spectra of O1s (517-537 eV) and Ni2p (845-885 eV) orbitals. O1s is shown in FIG. 3 (a), and Ni2p is shown in FIG. 3 (b). Al (Kα ray) was used as the X-ray source. As shown in FIG. 3, the composition ratio (O / Ni) of nickel oxide obtained from the peak areas of O1s and Ni2p is approximately 1, indicating that NiO is formed. As described above, the nickel oxide layer formed by the reactive sputtering method is in a polycrystalline state.
次に、試料素子4における酸化チタンの形成について説明する。酸化チタンの形成においても、DCスパッタ装置により反応性スパッタを用いる。スパッタターゲットにはTiを用い、チャンバー内には、酸素ガスとアルゴンガスの流量比を1:5で供給する。また、チャンバー内圧力は、約1Paとし、成膜温度は300℃、DCパワーは4.2kWとする。
Next, formation of titanium oxide in the
次に、形成した酸化チタン層の組成をXPSにより評価した結果について説明する。図4はO1s(525〜545eV)およびTi2p(450〜480eV)軌道のXPSスペクトルを示している。O1sは、図4の(a)に示し、Ti2pは、図4の(b)に示している。X線源にはAl(Kα線)を用いた。図4に示されているように、O1sおよびTi2pそれぞれのピーク面積から得られるチタン酸化物の組成比(O/Ti)はほぼ2であり、TiO2が形成されていることがわかる。なお、上述したように反応性スパッタ法で形成される酸化チタン層は、多結晶の状態となっている。Next, the result of evaluating the composition of the formed titanium oxide layer by XPS will be described. FIG. 4 shows XPS spectra of O1s (525-545 eV) and Ti2p (450-480 eV) orbitals. O1s is shown in FIG. 4A, and Ti2p is shown in FIG. 4B. Al (Kα ray) was used as the X-ray source. As shown in FIG. 4, the composition ratio (O / Ti) of the titanium oxide obtained from the peak areas of O1s and Ti2p is approximately 2, indicating that TiO 2 is formed. As described above, the titanium oxide layer formed by the reactive sputtering method is in a polycrystalline state.
次に、酸化タンタルの形成について説明する。酸化タンタル層の形成においては、RFスパッタ装置を用いる。スパッタターゲットにはTa2O5を用い、チャンバー内には、酸素ガスとアルゴンガスを10sccm、5sccmで供給する。また、成膜温度は350℃、パワーは2kWとした。なお、sccmは流量の単位であり、0℃・1気圧の流体が1分間に1cm3流れることを示す。Next, formation of tantalum oxide will be described. In forming the tantalum oxide layer, an RF sputtering apparatus is used. Ta 2 O 5 is used as a sputtering target, and oxygen gas and argon gas are supplied into the chamber at 10 sccm and 5 sccm. The film forming temperature was 350 ° C. and the power was 2 kW. Note that sccm is a unit of flow rate, and indicates that a fluid at 0 ° C. and 1 atm flows 1 cm 3 per minute.
次に、形成した酸化タンタル層の組成をXPSにより評価した結果について説明する。図5はTa4f(25〜35eV)およびO1s(525〜540eV)軌道のXPSスペクトルを示している。Ta4fは、図5の(a)に示し、O1sは、図5の(b)に示す。X線源にはAl(Kα線)を用いた。図5に示すように、Ta4f領域ではTa2O5由来のTa5+4f5/2、Ta5+4f7/2ピークと、強度の弱い金属Ta由来のTa04f5/2、Ta04f7/2ピークが観測される。また、O1s領域では、Ta-Oの結合に由来するピークが観測される。これらのピーク面積から得られるタンタル酸化物の組成比(O/Ta)は2.5であり、ストイキオメトリックな酸化タンタル層が形成されていることがわかる。Next, the results of evaluating the composition of the formed tantalum oxide layer by XPS will be described. FIG. 5 shows XPS spectra of Ta4f (25-35 eV) and O1s (525-540 eV) orbitals. Ta4f is shown in FIG. 5A, and O1s is shown in FIG. 5B. Al (Kα ray) was used as the X-ray source. As shown in FIG. 5, in the Ta4f region,
次に、形成した酸化タンタル層の結晶性および結晶化温度を、XRD(X-Ray diffraction)により調べて評価した結果について説明する。この調査は、前述したスパッタ法によりシリコンの上に形成した酸化タンタル層に、酸素雰囲気で500℃,600℃,700℃,および800℃の高温アニールを施し、これらの5種類のサンプルに対して行う。 Next, the results of examining and evaluating the crystallinity and crystallization temperature of the formed tantalum oxide layer by XRD (X-Ray diffraction) will be described. In this investigation, high temperature annealing at 500 ° C., 600 ° C., 700 ° C., and 800 ° C. was performed in an oxygen atmosphere on the tantalum oxide layer formed on silicon by the sputtering method described above, and these five types of samples were subjected to the annealing. Do.
図6に、各サンプルのXRDスペクトルを示す。図6より、Ta2O5は700℃以上で結晶化し、(001)面,(200)面,および(201)面の形成が確認できる。なお、700℃未満の温度で観測されているピークは、基板のSi由来である。ここで、前述した試料素子1,試料素子2,試料素子3,および試料素子4では、700℃以上の高温アニールを行っていないため、タンタル酸化物(Ta2O5)層は非晶質である。また、本発明の抵抗変化素子を集積回路の配線層に搭載した場合も、配線層の製造プロセスの温度が600℃以下であるため、酸化タンタル(Ta2O5)層は、非晶質の状態を保つ。FIG. 6 shows the XRD spectrum of each sample. From FIG. 6, it can be confirmed that Ta 2 O 5 is crystallized at 700 ° C. or higher and the (001) plane, (200) plane and (201) plane are formed. Note that the peak observed at a temperature lower than 700 ° C. is derived from Si of the substrate. Here, in the above-described
以上のように抵抗変化層を構成する各層を形成した後、上部電極となる白金の層を「electron-gun」蒸着法で形成する。なお、このPt層の形成において、ステンシルマスクを用いて上部電極となるパターンを形成する。 After forming each layer constituting the variable resistance layer as described above, a platinum layer serving as an upper electrode is formed by an “electron-gun” vapor deposition method. In the formation of the Pt layer, a pattern to be the upper electrode is formed using a stencil mask.
以上に説明したことにより作製した試料素子1,試料素子2,試料素子3,および試料素子4の上下電極間の初期リーク電流と抵抗変化特性を評価した。なお、各試料素子に形成してある電極の平面形状は、90μm角である。また、抵抗変化特性は、下部電極に正バイアスを印加して抵抗変化層を低抵抗化(Forming)した後で評価を行う。この「Forming」処理によって、MIM構造となっている抵抗変化素子の抵抗変化層に電流経路が形成され、この電流経路(抵抗変化経路)内で抵抗変化現象が起きるものと考えられる。
The initial leakage current and resistance change characteristics between the upper and lower electrodes of the
評価結果を表2に示す。なお、表2において、1Vの電圧印加で初期リーク電流が1E−5A以上と大きかった場合を×、1Vの電圧印加で初期リーク電流が1E−5A未満と小さく、良好な絶縁性を示した場合を○、抵抗変化特性を示さなかった場合を×、抵抗変化特性を示した場合を○と判定した。また、1Vの電圧印加での電流のON/OFF比が5桁以下となる場合を×、1Vの電圧印加での電流のON/OFF比が5桁以上となる場合を○、抵抗変化電圧(電流)の再現性が低い場合を×、抵抗変化電圧(電流)の再現性が高い場合を○と判定した。 The evaluation results are shown in Table 2. In Table 2, the case where the initial leakage current was as large as 1E-5A or higher when a voltage of 1V was applied x the case where the initial leakage current was as small as less than 1E-5A when a voltage of 1V was applied, indicating good insulation Was evaluated as ◯, when the resistance change characteristic was not shown as x, and when the resistance change characteristic was shown as ◯. Also, when the ON / OFF ratio of the current when the voltage of 1 V is applied is 5 digits or less, × when the ON / OFF ratio of the current when the voltage of 1 V is applied is 5 digits or more, ○, resistance change voltage ( The case where the reproducibility of the current) was low was judged as x, and the case where the resistance change voltage (current) was reproducible was judged as ◯.
表2に示すように、酸化タンタル単層を用いた試料素子1は、初期リーク電流は低いがスイッチング特性は発現しない。Ta2O5の抵抗変化特性は論文などでも報告が無い。なお、NiO単層膜を用いたサンプルは初期リーク電流が非常に大きく、50nm以上の厚膜でしか抵抗変化特性を得られないことが既に知られている(非特許文献2)。また、TiO2単層膜を用いたサンプルも初期リーク電流が非常に大きく、抵抗変化特性が得られないことが既に知られている(非特許文献3)。As shown in Table 2, the
次に、抵抗変化層を層厚2nmおよび6nmの酸化ニッケル層と10nmの酸化タンタル層との積層構造とした試料素子2および試料素子3は、初期リーク電流が比較的低く、かつ「Forming」した後でスイッチング特性を示した。試料素子2および試料素子3の抵抗変化素子の抵抗変化特性を示す図を図7、8に示す。
Next, the
なお、図7および図8において、(a)は、「Forming」の前の試料素子2および試料素子3の初期リーク電流の状態を示しているものといえる。また、図7および図8において、(b)は、「Forming」の後で、下部電極に正バイアス(上部電極に負バイアス)を印加したときの抵抗変化の状態を示している。図7の(c)は、参照のデータであり、層厚10nmの酸化タンタル単層とした試料素子1の「Forming」の前の初期リーク電流を示している。
7 and 8, (a) can be said to indicate the state of the initial leakage current of the
図7の(b)に示すように、「Forming」をした試料素子2は、酸化ニッケル層と接した下部電極に正バイアス(上部電極に負バイアス)を印加することで、低抵抗状態から高抵抗状態へ抵抗変化する。これに対し、逆バイアスでは高抵抗状態に抵抗変化しない。また、図8の(b)に示すように、「Forming」をした試料素子3も、上部電極に負バイアスを印加することで、低抵抗状態から高抵抗状態へ抵抗変化する。これに対し、逆バイアスでは高抵抗状態に抵抗変化しない。
As shown in FIG. 7B, the “Forming”
これらの高抵抗側への抵抗変化は、酸化ニッケル層に接した電極(下部電極)方向への酸素イオン(O-)拡散に起因しているためと考えられる。酸化ニッケル層/酸化タンタル層積層内電界によって、酸素イオン(O-)が下部電極の方向に拡散し、酸化ニッケル層内もしくは酸化ニッケル層/酸化タンタル層界面もしくは下部電極/酸化ニッケル層界面で抵抗変化経路の酸化反応が起こり、この結果、上述した抵抗の変化が起こるものと考えられる。また、上述した実験より、酸化ニッケル層/酸化タンタル層積層内の抵抗変化経路は、酸化ニッケル層から酸化タンタル層内を貫通して形成されているものと考えられる。It is considered that these resistance changes toward the high resistance side are caused by oxygen ion (O − ) diffusion toward the electrode (lower electrode) in contact with the nickel oxide layer. Oxygen ions (O − ) diffuse in the direction of the lower electrode due to the electric field in the nickel oxide layer / tantalum oxide layer, and resistance in the nickel oxide layer, the nickel oxide layer / tantalum oxide layer interface, or the lower electrode / nickel oxide layer interface It is considered that the oxidation reaction of the change path occurs, and as a result, the resistance change described above occurs. From the above-described experiment, it is considered that the resistance change path in the nickel oxide layer / tantalum oxide layer stack is formed so as to penetrate from the nickel oxide layer to the inside of the tantalum oxide layer.
また、図7の(b)に示す試料素子2の「Forming」後の低抵抗状態の上部電極と下部電極との間電流は、図7の(c)に示す試料素子1の初期リーク電流よりも大きい。従って、試料素子2における酸化タンタル層の抵抗値は、「Forming」前の抵抗値よりも低くなっているものといえる。このことより、「Forming」処理によって、試料素子2の酸化タンタル層にも抵抗変化経路が形成されるものと考えられる。
Further, the current between the upper electrode and the lower electrode in the low resistance state after “Forming” of the
前述したように、抵抗変化の現象が起きているのは、抵抗変化経路に沿った酸化ニッケル層内もしくは酸化ニッケル層/酸化タンタル層界面もしくは下部電極/酸化ニッケル層界面であるものと考えられる。ここで、酸化ニッケル層の上に酸化タンタル層を形成する構成の場合、上述した各界面は、上部電極を形成するときに隠された状態となり、上部電極を形成するときのスパッタダメージを受けにくくなる。この結果、安定した抵抗変化動作が得られるものと考えられる。 As described above, the phenomenon of resistance change is considered to occur in the nickel oxide layer, the nickel oxide layer / tantalum oxide layer interface, or the lower electrode / nickel oxide layer interface along the resistance change path. Here, in the case of a configuration in which a tantalum oxide layer is formed on a nickel oxide layer, each interface described above is hidden when the upper electrode is formed, and is not easily damaged by sputtering when the upper electrode is formed. Become. As a result, it is considered that a stable resistance changing operation can be obtained.
ところで、酸化ニッケル層を6nmに厚くした試料素子3では、図8の(b)に示すように、抵抗変化動作の再現性が乏しい。ここで、反応性スパッタにより形成する酸化ニッケル層は、前述したように多結晶体であり、層厚を厚くすることで結晶粒が大きくなり、表面の凹凸が大きくなる。この膜厚増大による表面の凹凸劣化が、試料素子3における再現性低下の原因の一つであるものと考えられる。
By the way, in the
次に、試料素子4について図9を用いて説明する。「Forming」をした試料素子4では、まず、図9の(a)に示すように、低抵抗状態より上部電極に印加する負バイアスを大きくしていくと、所定の電圧値(−1.2V程度)において、図9の(b)に示すように抵抗値が急激に大きくなり、図9の(c)に示すように、高抵抗状態へ抵抗変化する。図9の(c)に示す高抵抗状態は、0〜−2.5V程度の範囲において安定している。この高抵抗状態において、−2.5Vを超える負バイアスを上部電極に印加すると、図9の(d)に示すように、抵抗値が急激に小さくなり、図9の(a)に示す低抵抗状態に抵抗変化する。このように、上部電極(下部電極)に印加する負バイアス(正バイアス)により、抵抗変化をさせることができる。また、各抵抗の状態は、上述したような所定の電圧範囲において、安定している。また、このような抵抗変化は、逆バイアスでは、起こらない。
Next, the
なお、上述した抵抗変化も、前述同様に、酸化ニッケル層に接した下部電極の方向への酸素イオン(O-)拡散に起因しているものと考えられる。試料素子4では、酸化ニッケル層/酸化チタン/酸化タンタル層積層内電界により、酸素イオン(O-)が、下部電極の方向に拡散し、下部電極/酸化ニッケル層界面,酸化ニッケル層内,酸化ニッケル層/酸化チタン層界面,酸化チタン層内,もしくは酸化チタン層/酸化タンタル層界面で抵抗変化経路の酸化反応が起こり、この結果、上述した抵抗変化が起こるものと考えられる。The resistance change described above is also considered to be caused by oxygen ion (O − ) diffusion toward the lower electrode in contact with the nickel oxide layer, as described above. In the
また、試料素子4では、図9の(a)に示す低抵抗状態と図9の(c)に示す高抵抗状態との比(ON/OFF比)は電流値で7桁異なり、非常に大きなOFF抵抗を持つ抵抗変化素子が得られることを示している。試料素子4では、酸化タンタル層と酸化ニッケル層の間に酸化チタン層を備えたており、酸化チタン層が、上述した酸素(イオン)の貯蔵・供給源として働き、抵抗変化をより容易に行わせているものと考えられる。
In the
以上の実験結果より、本発明における抵抗変化素子の抵抗変化層に酸化ニッケル層と非晶質である酸化タンタル層との積層構造を用いることで、初期リークが低減された抵抗変化素子を実現できることが示された。また、本発明の抵抗変化素子は、非常に平坦な界面を上部電極と酸化タンタル層の間に形成できるため、抵抗変化経路の素子間バラツキが少なくなり、微細化(高集積化)に有利である。加えて、酸化チタン層を導入することで、非常に高抵抗状態を実現でき、OFF時リーク電流を低減でき、より好ましい。 From the above experimental results, it is possible to realize a variable resistance element with reduced initial leakage by using a laminated structure of a nickel oxide layer and an amorphous tantalum oxide layer as the variable resistance layer of the variable resistance element according to the present invention. It has been shown. In addition, since the resistance change element of the present invention can form a very flat interface between the upper electrode and the tantalum oxide layer, there is less variation in the resistance change path between elements, which is advantageous for miniaturization (high integration). is there. In addition, by introducing a titanium oxide layer, a very high resistance state can be realized, and the leakage current at OFF can be reduced, which is more preferable.
ところで、多結晶状態の酸化タンタル層を用いた場合、初期状態における電流リークが大きく、抵抗変化素子として用いることが困難になる。このため、酸化タンタル層は、非晶質状態で用いることが重要となる。また、酸化タンタル層を厚くすることで、初期リーク電流を低減することが可能となる。また、酸化ニッケル層や酸化チタン層を形成した後に酸化タンタル層を形成する場合、酸化タンタル層を厚くすることで、酸化ニッケル層や酸化チタン層の表面粗さ(表面の凹凸)を緩和することができる。 When a polycrystalline tantalum oxide layer is used, current leakage in the initial state is large, making it difficult to use as a resistance change element. For this reason, it is important to use the tantalum oxide layer in an amorphous state. Further, by increasing the thickness of the tantalum oxide layer, it is possible to reduce the initial leakage current. Moreover, when forming a tantalum oxide layer after forming a nickel oxide layer or a titanium oxide layer, the surface roughness (surface irregularities) of the nickel oxide layer or the titanium oxide layer can be reduced by increasing the thickness of the tantalum oxide layer. Can do.
一方、酸化タンタル層を薄くすると、この上に上部電極をスパッタ法で形成する場合など、様々なダメージが酸化タンタル層よりしたの酸化ニッケル層や酸化チタン層にまで入りやすくなる。このような状態になると、前述した抵抗変化(スイッチング)特性が得られにくくなる。従って、酸化タンタル層は、例えば、製造の条件に合わせてダメージの発生しない範囲の厚さとした方がよい。 On the other hand, when the tantalum oxide layer is thinned, various damages easily enter the nickel oxide layer and the titanium oxide layer made of the tantalum oxide layer, such as when the upper electrode is formed on the tantalum oxide layer by sputtering. In such a state, it becomes difficult to obtain the above-described resistance change (switching) characteristics. Therefore, the tantalum oxide layer should have a thickness that does not cause damage in accordance with the manufacturing conditions.
また、酸化ニッケル層や酸化チタン層に比較して、酸化タンタル層を薄くすると、初期リーク電流の増大を招くことになる。加えて、前述したように、多結晶体である酸化ニッケル層や酸化チタン層は、膜を厚くすると表面の凹凸が大きくなり問題となる。このため、酸化ニッケル層や酸化チタン層は、酸化タンタル層より薄く形成することが重要となる。 Further, when the tantalum oxide layer is made thinner than the nickel oxide layer or the titanium oxide layer, the initial leakage current is increased. In addition, as described above, the nickel oxide layer and the titanium oxide layer, which are polycrystals, have a problem in that the surface unevenness increases as the film becomes thicker. For this reason, it is important to form the nickel oxide layer and the titanium oxide layer thinner than the tantalum oxide layer.
次に、本発明における抵抗変化素子の適用例について説明する。以下では、本発明における抵抗変化素子を記憶装置に適用した場合について説明する。 Next, application examples of the variable resistance element according to the present invention will be described. Below, the case where the resistance change element in this invention is applied to a memory | storage device is demonstrated.
この記憶装置は、図10の断面図に示すように、例えば、単結晶シリコンからなる半導体基板1001の上に、ゲート絶縁膜1002,ゲート電極1003,ソース1004,およびドレイン1005からなるMOSトランジスタを備える。このMOSトランジスタが制御トランジスタとなる。また、ゲート電極1003の上に形成された層間絶縁膜1006の上には、下部電極1008,抵抗変化層1009,および上部電極1010より構成された本発明における抵抗変化素子が形成されている。抵抗変化層1009は、例えば、酸化ニッケル層および非晶質の酸化タンタル層との積層構造となっている。また、抵抗変化層1009は、酸化ニッケル層および非晶質の酸化タンタル層とに挟まれた酸化チタン層を有する。なお、下部電極1008は、層間絶縁膜1006のコンタクトホールに形成されたコンタクトビア1007により、ドレイン1005に接続している。
As shown in the sectional view of FIG. 10, the memory device includes, for example, a MOS transistor including a
また、上述した抵抗変化素子の上には、層間絶縁膜1011が形成され、層間絶縁膜1011の上には、ビット線となる配線1014と、接地されている配線1015が形成されている。配線1014は、層間絶縁膜1011および層間絶縁膜1006を貫通してソース1004にコンタクトするコンタクトビア1012に接続し、配線1015は、層間絶縁膜1011のビアホールに形成されたビア1013により、上部電極1010に接続している。なお、ゲート電極1003はワード線に接続している。
Further, an
なお、上述した制御トランジスタは、例えば、N型電界効果トランジスタ(NFET)である。なお、制御トランジスタはP型電界効果トランジスタ(PFET)でも良い。ゲート絶縁膜1002は、例えば、酸化シリコンから構成すればよい。例えば、単結晶シリコンからなる半導体基板1001の表面を熱酸化することで形成できる。なお、ゲート絶縁膜1002は、酸化ハフニウム,酸化ジルコニウム,および酸化アルミニウムなどの金属酸化物から構成してもよい。また、シリケートや窒化物であってもよく、これらの積層構造であっても良い。
The control transistor described above is, for example, an N-type field effect transistor (NFET). The control transistor may be a P-type field effect transistor (PFET). The
ゲート電極1003は、例えば、リンが添加されたポリシリコンから構成すればよい。なお、ゲート電極1003は、メタルゲートやシリサイドゲートであってもよい。下部電極1008および上部電極1010は、例えば、ルテニウムから構成すればよい。なお、前述したように、各電極は、基本的には導電性を有していればよく、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。
The
また、抵抗変化層1009は、層厚2nmの酸化ニッケル層と、層厚10nmの酸化タンタル層との積層構造とすればよい。なお、抵抗変化層1009は、下部電極1008の側に酸化ニッケル層が配置されていてもよく、下部電極1008の側に、酸化タンタル層が配置されていてもよい。ここで、抵抗が変化する箇所が下部電極1008と酸化ニッケル層との界面、および酸化ニッケル層の内部である。このため、これらの領域に対する上部電極1010形成時のスパッタダメージの影響を軽減する観点から、下部電極1008の側に酸化ニッケル層を配置し、この上に酸化タンタル層が形成された後に上部電極1010が形成されるようにした方がよい。
The
次に、抵抗変化層1009に対する処理(抵抗変化素子の動作方法)について説明する。まず、「Forming」を行うため、例えば、ゲート電極1003に正の電圧を印加して制御トランジスタをオンの状態とし、配線1014に正の電圧を印加して下部電極1008に正の電圧を印加し、抵抗変化層1009を低抵抗化する。このとき、ゲート電極1003に印加する電圧を調整して、制御トランジスタによる電流制限がかかるようにし、抵抗変化層1009が所望の抵抗値になるようにする。なお、「Forming」は、配線1014の替わりに配線1015に電圧を印加してもよい。
Next, a process for the resistance change layer 1009 (an operation method of the resistance change element) will be described. First, in order to perform “Forming”, for example, a positive voltage is applied to the
また、上述したように「Forming」をした後に、低抵抗状態と高抵抗状態とを切り替えるときにも、制御トランジスタがオンの状態で、配線1014に所定の電圧の正の電圧を印加する。このとき、低抵抗状態に抵抗変化をさせるときには、配線1014に、高抵抗状態への抵抗変化をさせるときよりも高い電圧を印加すればよい。また、ゲート電極1003に印加する電圧を調整し、制御トランジスタによる電流制限がかかるようにし、抵抗変化層1009が所望(所定)の抵抗値になるようにする。なお高抵抗状態から低抵抗状態へ抵抗変化をさせるときには、配線1014の替わりに配線1015に正の電圧を印加しても良い。
In addition, when switching between the low resistance state and the high resistance state after “Forming” as described above, a positive voltage of a predetermined voltage is applied to the
次に、上述した記憶装置の製造方法について説明する。まず、図11に示すように、半導体基板1001の上にゲート絶縁膜1002およびゲート電極1003を形成する。例えば、酸化シリコンおよびリン添加ポリシリコンを堆積し、これらの膜を公知のフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることで、ゲート絶縁膜1002およびゲート電極1003が形成できる。
Next, a method for manufacturing the above-described storage device will be described. First, as illustrated in FIG. 11, a
次に、図12に示すように、ゲート電極1003をマスクとし、2×1015cm-2(設定値)でリンをイオン注入することで、ソース1004およびドレイン1005を形成する。Next, as shown in FIG. 12, by using the
次に、図13に示すように、半導体基板1001全面に酸化シリコンを堆積し、この堆積膜の表面をCMP(Chemical Mechanical Polishing)法を用いることで平坦化して層間絶縁膜1006を形成する。次に、層間絶縁膜1006に、公知のフォトリソグラフィ技術およびエッチング技術を用いてコンタクトホールを形成し、また、窒化チタン(TiN)およびタングステン(W)を堆積し、これらでコンタクトホール内を充填する。さらに、CMP法を用いて層間絶縁膜1006上の金属膜を除去し、コンタクトビア1007を形成する。
Next, as shown in FIG. 13, silicon oxide is deposited on the entire surface of the
次に、コンタクトビア1007を形成した層間絶縁膜1006の上にルテニウム層40nm,酸化ニッケル層2nm,酸化タンタル層10nm,およびルテニウム層40nmを順次堆積し、これらを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図14に示すように、下部電極1008,抵抗変化層1009,および上部電極1010より構成された抵抗変化素子を形成する。下部電極1008がコンタクトビア1007に接続している。
Next, a
ルテニウム層の堆積にはDCスパッタ法を用いる。酸化ニッケル層の堆積にはDCスパッタ装置を用いた反応性スパッタ法を用いる。この場合、スパッタターゲットにはNiを用い、酸素ガスとアルゴンガスの流量比を1:7で流す。チャンバー内圧力は約1.5Paとし、成膜温度は300℃、パワーは0.5kWとする。酸化タンタル層の堆積にはRFスパッタ法を用いる。この場合、スパッタターゲットには酸化タンタル層を用い、酸素ガスおよびアルゴンガスを、10sccmおよび5sccmで供給する。成膜温度は350℃、パワーは2kWとする。 A DC sputtering method is used for depositing the ruthenium layer. For the deposition of the nickel oxide layer, a reactive sputtering method using a DC sputtering apparatus is used. In this case, Ni is used as the sputtering target, and the flow rate ratio of oxygen gas to argon gas is 1: 7. The pressure in the chamber is about 1.5 Pa, the film forming temperature is 300 ° C., and the power is 0.5 kW. RF sputtering is used to deposit the tantalum oxide layer. In this case, a tantalum oxide layer is used as a sputtering target, and oxygen gas and argon gas are supplied at 10 sccm and 5 sccm. The film forming temperature is 350 ° C. and the power is 2 kW.
次に、上述した抵抗変化素子を形成した層間絶縁膜1006の上に、酸化シリコンを堆積し、この酸化シリコン堆積膜の表面をCMP法により平坦化することで、図15に示すように、層間絶縁膜1011を形成する。
Next, silicon oxide is deposited on the
次に、公知のフォトリソグラフィ技術およびエッチング技術を用いたパターニングにより、層間絶縁膜1011および層間絶縁膜1006に、ソース1004に到達する貫通孔および上部電極1010に到達する貫通孔を形成する。次いで、窒化チタンおよびタングステンを堆積し、これらで貫通孔内を充填する。この後、CMP法を用いて表面を平坦化するとともに、貫通孔以外の窒化チタンおよびタングステンを除去することで、図16に示すように、コンタクトビア1012およびビア1013を形成する。また、層間絶縁膜1011の上に窒化チタンおよびアルミニウムを堆積し、これら堆積膜を公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、配線1014および配線1015を形成する。
Next, a through hole reaching the
上述したように作製した記憶装置では、本発明に係る抵抗変化素子を、制御トランジスタのドレイン1005に接続して構成しているので、高集積化に有利である。また、記憶装置では、初期リークが小さく、安定した抵抗変化動作を実現可能という本発明の特徴に加えて、「Forming」のための電圧印加時や高抵抗から低抵抗への抵抗変化時に、制御トランジスタのゲート電圧によって電流制御できるため、低バラツキの抵抗変化動作を実現できる。
In the memory device manufactured as described above, the variable resistance element according to the present invention is connected to the
ところで、上述では、抵抗変化層1009を酸化ニッケル層と酸化タンタル層とから形成する場合について説明したが、抵抗変化層1009は、以下に示すように、酸化ニッケル層と酸化チタン層と酸化タンタル層とから形成してもよい。
In the above description, the
上記3層による抵抗変化層1009の形成では、まず、コンタクトビア1012を形成した層間絶縁膜1006の上にルテニウム層40nm,酸化ニッケル層2nm,酸化チタン層3nm,酸化タンタル層10nm,およびルテニウム層40nmを順次堆積し、これらを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングする。これにより、図14に示すように、下部電極1008,抵抗変化層1009,および上部電極1010より構成された抵抗変化素子を形成する。
In the formation of the
ここで、ルテニウム層,酸化ニッケル層,および酸化タンタル層の形成は、前述同様に形成すればよい。また、酸化チタン層の堆積には、DCスパッタ装置を用いた反応性スパッタ法を用いる。この場合、スパッタターゲットにはTiを用い、酸素ガスとアルゴンガスの流量比を1:5で供給する。チャンバー内圧力は1Paとし、成膜温度は300℃、パワーは4.2kWとすればよい。 Here, the ruthenium layer, nickel oxide layer, and tantalum oxide layer may be formed in the same manner as described above. For the deposition of the titanium oxide layer, a reactive sputtering method using a DC sputtering apparatus is used. In this case, Ti is used as the sputtering target, and the flow rate ratio of oxygen gas to argon gas is supplied at 1: 5. The pressure in the chamber may be 1 Pa, the film forming temperature may be 300 ° C., and the power may be 4.2 kW.
このように、抵抗変化層1009を酸化ニッケル層と酸化チタン層と酸化タンタル層とから構成した記憶装置においても、本発明に係る抵抗変化素子を、制御トランジスタのドレイン1005に接続して構成しているので、高集積化に有利である。また、記憶装置では、初期リークが小さく、安定した抵抗変化動作を実現可能という本発明の特徴に加えて、「Forming」のための電圧印加時や高抵抗から低抵抗への抵抗変化時に、制御トランジスタのゲート電圧によって電流制御できるため、低バラツキの抵抗変化動作を実現できる。
As described above, even in the memory device in which the
[実施の形態3]
次に、本発明の実施の形態3について説明する。本実施の形態では、酸化ジルコニウム層と酸化タンタル層とから抵抗変化層を構成する場合について説明する。[Embodiment 3]
Next, a third embodiment of the present invention will be described. In this embodiment, the case where a resistance change layer is formed of a zirconium oxide layer and a tantalum oxide layer will be described.
まず、本実施の形態における抵抗変化素子を用いた記憶装置(1トランジスタ1抵抗形式のReRAM)について説明する。この記憶装置は、図17に示すように、単結晶シリコンからなる半導体基板1701の上に、ゲート絶縁膜1702,ゲート電極1703,ソース1704,およびドレイン1705からなるMOSトランジスタを備える。このMOSトランジスタが制御トランジスタとなる。例えば、このMOSトランジスタが形成されている半導体基板1701の領域は、P型領域(Pウエル)とされ、ソース1704,およびドレイン1705はN型とされている。また、ゲート電極1703の上に形成された層間絶縁膜1706の上には、配線1710および配線1711を有する配線層が形成されている。配線1710は、コンタクトビア1707によりソース1704に接続し、配線1711は、コンタクトビア1708によりドレイン1705に接続している。
First, a memory device using a variable resistance element according to the present embodiment (one-transistor one-resistance type ReRAM) will be described. As shown in FIG. 17, the memory device includes a MOS transistor including a
また、配線1710および配線1711を有する配線層の上には、層間絶縁膜1712が形成され、層間絶縁膜1712の上に、下部電極1714,第1金属酸化物層(第1の層)1715,第2金属酸化物層(第2の層)1716,および上部電極1718より構成された本発明における抵抗変化素子が形成されている。
An interlayer insulating
本実施の形態では、第1金属酸化物層1715,第2金属酸化物層1716より抵抗変化層が構成され、第1金属酸化物層1715は、例えば酸化ジルコニウムから構成され、第2金属酸化物層1716は、非晶質の酸化タンタル層から構成されている。下部電極1714が第1金属酸化物層1715に接続し、第2金属酸化物層1716に上部電極1718が接続している。なお、第2金属酸化物層1716の上には、層間絶縁膜1717が形成され、層間絶縁膜1717の上に上部電極1718が形成されている。
In the present embodiment, the first
ここで、下部電極1714は、基本的に導電性を有していれば良い。下部電極1714は、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどから構成すればよい。また、これらの材料の積層体であっても良い。
Here, the
また、上部電極1718は、基本的に導電性を有していれば良い。上部電極1718は、例えば、Au、Ni、Co、Pt、Ru、Ir、Ti、Cu、Taやイリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)、またはこれらの合金、またはこれらの酸化物や窒化物、フッ化物、炭化物、シリサイドなどによって形成できる。また、これらの材料の積層体であっても良い。
Further, the
なお、本実施の形態における抵抗変化素子に含まれるMIM(Metal Insulator Metal)構造は、隣接する層同士が、これらの少なくとも一部の領域において積層されていれば良い。また、本実施の形態においても、下部電極1714と上部電極1718とを入れ替えてもよいことは、いうまでもない。
In the MIM (Metal Insulator Metal) structure included in the variable resistance element according to the present embodiment, adjacent layers may be stacked in at least some of these regions. Needless to say, also in this embodiment mode, the
本実施の形態では、下部電極1714と第1金属酸化物層1715との接触面積に比較し、上部電極1718と第2金属酸化物層1716との接触面積の方を小さく形成している。このため、抵抗変化層を含む抵抗変化素子となるMIM構造の面積は、上部電極1718と酸化タンタル層1716との接触面積によって律速されている。
In this embodiment mode, the contact area between the
本発明の実施の形態3では、酸化ニッケルよりもより成膜制御性の高い酸化ジルコニウムを用いるところに特徴がある。成膜制御性の高い材料を用いることで、複数の抵抗変化素子を集積した場合、素子間のバラツキの小さい安定した抵抗変化動作が実現できるようになる。また、1トランジスタ1抵抗(1T1R)の構成とし、抵抗変化素子の抵抗状態(高抵抗状態もしくは低抵抗状態)をトランジスタで制御しているので、設定する抵抗状態のバラツキを低減することが可能となる。
次に、本実施の形態における抵抗変化素子を用いた記憶装置の製造方法について説明する。まず、半導体基板1701の上にゲート絶縁膜1702およびゲート電極1703を形成する。例えば、酸化シリコンおよびリン添加ポリシリコンを堆積し、これらの膜を公知のフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることで、ゲート絶縁膜1702およびゲート電極1703が形成できる。次いで、形成したゲート電極1703をマスクとし、ドーズ量2×1015cm-2(設定値)でリンをイオン注入することで、ソース1704およびドレイン1705を形成する。Next, a method for manufacturing a memory device using the resistance change element in this embodiment will be described. First, the
次に、図19に示すように、半導体基板1701全面に酸化シリコンを堆積し、この堆積膜の表面をCMP法により平坦化して層間絶縁膜1706を形成する。次に、層間絶縁膜1706に、公知のフォトリソグラフィ技術およびエッチング技術を用いてコンタクトホールを形成し、また、窒化チタン(TiN)およびタングステン(W)を堆積し、これらでコンタクトホール内を充填する。さらに、CMP法を用いて層間絶縁膜1706上の金属膜を除去し、コンタクトビア1707,コンタクトビア1708を形成する。
Next, as shown in FIG. 19, silicon oxide is deposited on the entire surface of the
次に、コンタクトビア1707,コンタクトビア1708を形成した層間絶縁膜1706の上に、窒化チタンおよびアルミニウムを順次に堆積し、これら堆積膜を公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、配線1710および配線1711を形成する。続いて、これらの配線を覆うように全面に酸化シリコンを堆積し、この堆積膜の表面をCMP法により平坦化して層間絶縁膜1712を形成する。
Next, titanium nitride and aluminum are sequentially deposited on the
次に、層間絶縁膜1712に、公知のフォトリソグラフィ技術およびエッチング技術を用いてビアホールを形成し、また、TiNおよびタングステンWを堆積し、これらでビアホール内を充填する。さらに、CMP法を用いて層間絶縁膜1712上の金属膜を除去し、ビア1713を形成する。
Next, via holes are formed in the
次に、層間絶縁膜1712の上に、ルテニウム層40nmを堆積し、これを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図21に示すように、下部電極1714を形成する。ルテニウム層の堆積にはDCスパッタ法を用いればよい。
Next, a ruthenium layer of 40 nm is deposited on the
さらに、下部電極1714を覆うように層間絶縁膜1712の上に、酸化ジルコニウム層1nmおよび酸化タンタル層8nmを順次堆積し、第1金属酸化物層1715および第2金属酸化物層1716を形成する。酸化ジルコニウム層の形成には、ALD(Atomic Layer Deposition)装置を用いればよい。この場合、原料にはテトラキスジエチルアミノジルコニウム(ZDEAZ)を使用し、堆積時の温度条件は、140℃とすればよい。また、酸化タンタル層の形成は、RFスパッタ装置を用いればよい。この場合、スパッタターゲットにはTa2O5を用い、堆積を行うチャンバー内には、酸素ガスとアルゴンガスを10sccm、5sccmで供給する。また、堆積時の温度条件は350℃とし、RFスパッタのパワーは2kWとする。Further, a
以上のようにして第1金属酸化物層1715および第2金属酸化物層1716を形成した後、第2金属酸化物層1716を覆うように全面に酸化シリコンを堆積し、この堆積膜の表面をCMP法により平坦化して層間絶縁膜1717を形成する。
After forming the first
次に、下部電極1714の上部の領域の第2金属酸化物層1716に到達するビアホールを層間絶縁膜1717に形成し、この後、ルテニウム層40nmを堆積し、これを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図22に示すように、上部電極1718を形成する。ルテニウム層の堆積にはDCスパッタ法を用いればよい。
Next, a via hole reaching the second
次に、本実施の形態における抵抗変化素子の特性について説明する。はじめに、抵抗変化特性について説明する。はじめに、本実施の形態における抵抗変化素子の電流−電圧特性について図23を用いて説明する。図23は、上部電極1718に印加した電圧と、電極間に流れる電流の関係を示す、抵抗変化素子(抵抗変化層)の抵抗変化特性を示す特性図である。第1金属酸化物層1715および第2金属酸化物層1716より抵抗変化層が構成されている。
Next, the characteristics of the variable resistance element according to the present embodiment will be described. First, the resistance change characteristic will be described. First, the current-voltage characteristics of the variable resistance element in this embodiment will be described with reference to FIG. FIG. 23 is a characteristic diagram showing the resistance change characteristic of the resistance change element (resistance change layer), showing the relationship between the voltage applied to the
図23では、電圧印加により電極間(抵抗変化層)の抵抗値を単層とした酸化タンタル層の抵抗値よりも低くする処理(Forming)、抵抗変化層の高抵抗状態から低抵抗状態へのスイッチング(Set)、抵抗変化層の低抵抗状態から高抵抗状態へのスイッチング(Reset)の各動作時における電流−上部電極印加電圧カーブを示している。図23の(a)が「Forming」における変化を示し、図23の(b)が「Reset」における変化を示し、図23の(a)が「Set」における変化を示している。 In FIG. 23, a process of forming a resistance value between the electrodes (resistance change layer) lower than the resistance value of the tantalum oxide layer formed as a single layer by voltage application, from the high resistance state of the resistance change layer to the low resistance state. The current-upper electrode applied voltage curve in each operation of switching (Set) and switching (Reset) from the low resistance state to the high resistance state of the variable resistance layer is shown. 23A shows a change in “Forming”, FIG. 23B shows a change in “Reset”, and FIG. 23A shows a change in “Set”.
「Forming」および「Set」においては、制御トランジスタの飽和電流(Isat.)で「Set」におけるレベル抵抗を制御し、上部電極1718に正電圧を印加する。図23における上部電極電圧が4V以上、電流が200μA以上の範囲の矢印によって指し示される特性曲線が、ゲート電圧Vgate=4Vにおける、制御トランジスタのドレイン電流−印加電圧特性(制御トランジスタの飽和電流)を示している。
In “Forming” and “Set”, the level resistance in “Set” is controlled by the saturation current (Isat.) Of the control transistor, and a positive voltage is applied to the
「Forming」および「Set」においては、図23の(a)および(c)に示すように、上部電極印加電圧=4V付近で、抵抗変化層の低抵抗化による急激な電流増大が起きるが、制御トランジスタの飽和電流値によって電流増大が制限されていることがわかる。
一方、「Reset」においては、上部電極1718に負電圧を印加する。この「Reset」においては、制御トランジスタによる電流制限は行わず、上部電極1718と半導体基板1701(pウェル)との間で電流を流す。配線1711(ドレイン1705)とゲート電極1703とに正電圧を印加することでも、「Reset」が行える。In “Forming” and “Set”, as shown in FIGS. 23A and 23C, when the upper electrode applied voltage is around 4 V, a rapid current increase occurs due to the lower resistance of the resistance change layer. It can be seen that the current increase is limited by the saturation current value of the control transistor.
On the other hand, in “Reset”, a negative voltage is applied to the
次に、各動作時(抵抗変化時)の電圧値のバラツキについて説明する。図24は「Forming」電圧のバラツキ、図25は「Set」電圧と「Reset」電圧のバラツキ、図26は「Set」状態と「Reset」状態の抵抗値のバラツキを示したものである。いずれも、ワイブルプロットである。 Next, variation in voltage value during each operation (resistance change) will be described. 24 shows variation in “Forming” voltage, FIG. 25 shows variation in “Set” voltage and “Reset” voltage, and FIG. 26 shows variation in resistance values in “Set” state and “Reset” state. Both are Weibull plots.
図24,図25,図26に示すように、抵抗変化層に酸化ジルコニウムと酸化タンタルの積層膜を用い、制御トランジスタによって「Forming」および「Set」動作を制御する構成(1T1R)とすることにより、抵抗状態が変化する電圧および抵抗バラツキの小さい安定した抵抗変化素子が実現できることがわかる。 As shown in FIG. 24, FIG. 25, and FIG. 26, a laminated film of zirconium oxide and tantalum oxide is used for the resistance change layer and the “Forming” and “Set” operations are controlled by the control transistor (1T1R). It can be seen that a stable variable resistance element with a small resistance variation and a voltage at which the resistance state changes can be realized.
なお、酸化タンタルの代わりに、シリコンを添加した酸化シリコンタンタルを用いる、言い換えると、第2金属酸化物層1716にシリコンを添加して構成しても、優れた抵抗変化素子が実現できる。
Note that an excellent resistance change element can be realized even if silicon tantalum oxide to which silicon is added is used instead of tantalum oxide, in other words, even if silicon is added to the second
以下、層厚1nmの酸化ジルコニウム層と層厚8nmの酸化シリコンタンタル層からなる積層膜より抵抗変化層を構成した場合の、各動作時(抵抗変化時)の電圧値のバラツキについて説明する。なお、酸化シリコンタンタル層は、Ta2O5:SiO2=76mol%:24mol%となるようにシリコンが添加されている。図27は「Forming」電圧のバラツキ、図28は「Set」電圧と「Reset」電圧のバラツキ、図29は「Set」状態と「Reset」状態の抵抗値のバラツキを示したものである。いずれも、ワイブルプロットである。Hereinafter, the variation in voltage value during each operation (when the resistance is changed) in the case where the resistance change layer is formed of a laminated film composed of a zirconium oxide layer having a thickness of 1 nm and a silicon tantalum oxide layer having a thickness of 8 nm will be described. Note that silicon is added to the silicon tantalum oxide layer so that Ta 2 O 5 : SiO 2 = 76 mol%: 24 mol%. 27 shows variation in “Forming” voltage, FIG. 28 shows variation in “Set” voltage and “Reset” voltage, and FIG. 29 shows variation in resistance values in “Set” state and “Reset” state. Both are Weibull plots.
図27,図28,図29に示すように、抵抗変化層に酸化ジルコニウムと酸化シリコンタンタルの積層膜を用いた場合においても、抵抗状態が変化する電圧および抵抗バラツキの小さい安定した抵抗変化素子が実現できることがわかる。また、図24と図27との比較からわかるように、酸化シリコンタンタル層を用いる場合、酸化タンタル層を用いる場合に比較して、「Forming」電圧の大幅な低減が可能となる。 As shown in FIGS. 27, 28, and 29, even when a laminated film of zirconium oxide and silicon tantalum oxide is used for the variable resistance layer, a stable variable resistance element having a small resistance variation voltage and resistance variation is obtained. It can be seen that it can be realized. Further, as can be seen from the comparison between FIG. 24 and FIG. 27, when the silicon tantalum oxide layer is used, the “Forming” voltage can be greatly reduced as compared with the case where the tantalum oxide layer is used.
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば、上述では、酸化ニッケルおよび酸化ジルコニウムを用いる場合について説明したが、これに限るものではなく、他の遷移金属の酸化物を用いるようにしてもよい。本発明は、抵抗変化層が、タンタル以外の遷移金属の酸化物からなる第1の層および非晶質の酸化タンタルからなる第2の層を有していることが特徴である。 The present invention has been described above with reference to the embodiments, but the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention. For example, although the case where nickel oxide and zirconium oxide are used has been described above, the present invention is not limited to this, and oxides of other transition metals may be used. The present invention is characterized in that the variable resistance layer has a first layer made of an oxide of a transition metal other than tantalum and a second layer made of amorphous tantalum oxide.
ここで、遷移金属とは、周期表で第3族元素から第11族元素の間に存在する元素のうち、ランタノイドとアクチノイドを除く元素と定義する。遷移金属元素は、d軌道ないしはf軌道の外部にも広く分布する電子が多数存在するという特徴を有する。この性質は、金属結合に関与しうる電子が多いということを意味しており、とり得る酸化数も多数存在することになる。よって、遷移金属酸化物を抵抗変化層として用いた場合、電圧の印加によって酸化数を制御することができ、抵抗値を変化させることができる。
Here, the transition metal is defined as an element excluding lanthanoids and actinides among elements existing between
一方で非晶質の酸化タンタルは、同じく遷移金属酸化物であるが、一度、低抵抗化した後は、低抵抗状態で安定化する。酸化タンタルと異なる遷移金属酸化物と非晶質の酸化タンタルとを積層することで、非晶質の酸化タンタル層内には安定なパス(電流パス)が形成され、この、安定なパスと接続された酸化タンタルと異なる遷移金属酸化物層が抵抗変化層として機能する。抵抗変化する部分が伝導パスの一部分に制限されるため、電気特性のバラツキを抑制することができる。 On the other hand, amorphous tantalum oxide, which is also a transition metal oxide, stabilizes in a low-resistance state after having once lowered its resistance. By laminating a transition metal oxide different from tantalum oxide and amorphous tantalum oxide, a stable path (current path) is formed in the amorphous tantalum oxide layer. The transition metal oxide layer different from the formed tantalum oxide functions as a resistance change layer. Since the portion where the resistance changes is limited to a part of the conduction path, variation in electrical characteristics can be suppressed.
また、酸化タンタルと異なる遷移金属酸化物層を薄膜化することで凹凸をおさえることができ、電気特性のバラツキをさらにおさえることができる。酸化タンタルと異なる遷移金属酸化物としては、ニッケル酸化膜や、チタン酸化膜、ジルコニウム酸化物、または、これらの積層膜であることが望ましい。 Further, by forming a transition metal oxide layer different from tantalum oxide into a thin film, unevenness can be suppressed, and variation in electrical characteristics can be further suppressed. The transition metal oxide different from tantalum oxide is preferably a nickel oxide film, a titanium oxide film, a zirconium oxide, or a laminated film thereof.
この出願は、2008年23月36日に出願された日本出願特願2008−333163号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。 This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2008-333163 for which it applied on March 36, 2008, and takes in those the indications of all here.
Claims (7)
この抵抗変化層の上に形成された第2の電極と
を少なくとも備え、
前記抵抗変化層は、タンタル以外の遷移金属の酸化物からなる第1の層および非晶質の酸化タンタルからなる第2の層を有し、
前記第1の層は前記第1の電極に接して形成され、
前記第2の層は、シリコンが添加されている
ことを特徴とする抵抗変化素子。 A first electrode and a resistance change layer formed on the first electrode;
At least a second electrode formed on the variable resistance layer,
The variable resistance layer has a first layer made of an oxide of a transition metal other than tantalum and a second layer made of amorphous tantalum oxide,
The first layer is formed in contact with the first electrode ;
The variable resistance element according to claim 1, wherein silicon is added to the second layer .
前記抵抗変化層は、前記第1の層および前記第2の層に挟まれ、酸化チタンからなる第3の層を有する
ことを特徴とする抵抗変化素子。 The resistance change element according to claim 1,
The resistance change element includes a third layer sandwiched between the first layer and the second layer and made of titanium oxide.
前記第3の層は、前記第2の層より薄く形成されている
ことを特徴とする抵抗変化素子。 The resistance change element according to claim 2,
The resistance change element, wherein the third layer is formed thinner than the second layer.
前記第1の層は、前記第2の層より薄く形成されている
ことを特徴とする抵抗変化素子。 The resistance change element according to claim 1,
The variable resistance element, wherein the first layer is formed thinner than the second layer.
前記第2の層は、化学量論組成の酸化タンタルから構成されている
ことを特徴とする抵抗変化素子。 The resistance change element according to claim 1,
The variable resistance element, wherein the second layer is made of tantalum oxide having a stoichiometric composition.
前記第1の層は、酸化ニッケルから構成されていることを特徴とする抵抗変化素子。 The resistance change element according to claim 1,
The variable resistance element according to claim 1, wherein the first layer is made of nickel oxide.
前記第1の層は、酸化ジルコニウムから構成されていることを特徴とする抵抗変化素子。 The resistance change element according to claim 1,
The variable resistance element according to claim 1, wherein the first layer is made of zirconium oxide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010543996A JP5464148B2 (en) | 2008-12-26 | 2009-12-07 | Variable resistance element |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333163 | 2008-12-26 | ||
JP2008333163 | 2008-12-26 | ||
JP2010543996A JP5464148B2 (en) | 2008-12-26 | 2009-12-07 | Variable resistance element |
PCT/JP2009/070469 WO2010073897A1 (en) | 2008-12-26 | 2009-12-07 | Variable resistance element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010073897A1 JPWO2010073897A1 (en) | 2012-06-14 |
JP5464148B2 true JP5464148B2 (en) | 2014-04-09 |
Family
ID=42287513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010543996A Expired - Fee Related JP5464148B2 (en) | 2008-12-26 | 2009-12-07 | Variable resistance element |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5464148B2 (en) |
WO (1) | WO2010073897A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013137262A1 (en) * | 2012-03-14 | 2015-08-03 | 国立大学法人東京工業大学 | Resistance change type memory device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010118380A2 (en) * | 2009-04-10 | 2010-10-14 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
JP5527321B2 (en) | 2009-06-25 | 2014-06-18 | 日本電気株式会社 | Resistance change element and manufacturing method thereof |
WO2012169195A1 (en) | 2011-06-10 | 2012-12-13 | 株式会社アルバック | Variable resistance element, and method for producing same |
US8957399B2 (en) | 2011-10-24 | 2015-02-17 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element and nonvolatile memory device |
CN109888092B (en) * | 2019-03-06 | 2023-05-02 | 天津理工大学 | Three-layer heterogeneous resistive random access memory based on tantalum oxide/two-dimensional black arsenic phosphorus/tantalum oxide and preparation method thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007013174A1 (en) * | 2005-07-29 | 2007-02-01 | Fujitsu Limited | Resistance storage element and nonvolatile semiconductor storage device |
JP2008078509A (en) * | 2006-09-22 | 2008-04-03 | Osaka Univ | Nonvolatile memory cell equipped with resistive layers of multilayer structure and manufacturing method therefor, as well as, resistance variable nonvolatile memory device using the same |
WO2008075471A1 (en) * | 2006-12-19 | 2008-06-26 | Fujitsu Limited | Resistance change element and method for manufacturing the same |
WO2008126366A1 (en) * | 2007-04-09 | 2008-10-23 | Panasonic Corporation | Variable resistance element, nonvolatile switching element, and variable resistance memory device |
JP2009135370A (en) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | Nonvolatile memory element and method of manufacturing the same, and nonvolatile semiconductor device using the same |
JP2009212380A (en) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | Resistance change type memory and its manufacturing method |
WO2009154266A1 (en) * | 2008-06-20 | 2009-12-23 | 日本電気株式会社 | Semiconductor memory device and manufacturing method therefor |
-
2009
- 2009-12-07 JP JP2010543996A patent/JP5464148B2/en not_active Expired - Fee Related
- 2009-12-07 WO PCT/JP2009/070469 patent/WO2010073897A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007013174A1 (en) * | 2005-07-29 | 2007-02-01 | Fujitsu Limited | Resistance storage element and nonvolatile semiconductor storage device |
JP2008078509A (en) * | 2006-09-22 | 2008-04-03 | Osaka Univ | Nonvolatile memory cell equipped with resistive layers of multilayer structure and manufacturing method therefor, as well as, resistance variable nonvolatile memory device using the same |
WO2008075471A1 (en) * | 2006-12-19 | 2008-06-26 | Fujitsu Limited | Resistance change element and method for manufacturing the same |
WO2008126366A1 (en) * | 2007-04-09 | 2008-10-23 | Panasonic Corporation | Variable resistance element, nonvolatile switching element, and variable resistance memory device |
JP2009135370A (en) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | Nonvolatile memory element and method of manufacturing the same, and nonvolatile semiconductor device using the same |
JP2009212380A (en) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | Resistance change type memory and its manufacturing method |
WO2009154266A1 (en) * | 2008-06-20 | 2009-12-23 | 日本電気株式会社 | Semiconductor memory device and manufacturing method therefor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013137262A1 (en) * | 2012-03-14 | 2015-08-03 | 国立大学法人東京工業大学 | Resistance change type memory device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010073897A1 (en) | 2012-06-14 |
WO2010073897A1 (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6849891B1 (en) | RRAM memory cell electrodes | |
JP5488463B2 (en) | Semiconductor memory device and operation method thereof | |
US9006793B2 (en) | Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same | |
TWI540775B (en) | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device | |
KR100645064B1 (en) | Metal oxide resistive ram and manufacturing method thereof | |
US8766233B2 (en) | Semiconductor device with variable resistance element and method for manufacturing the same | |
US8373149B2 (en) | Resistance change element and manufacturing method thereof | |
JP6180700B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP5899474B2 (en) | Nonvolatile memory element, nonvolatile memory device, method for manufacturing nonvolatile memory element, and method for manufacturing nonvolatile memory device | |
US20140264237A1 (en) | Resistive ram and fabrication method | |
JP5464148B2 (en) | Variable resistance element | |
TW201025591A (en) | Method for fabricating resistive memory device | |
JP2009033160A (en) | Semiconductor device with transition metal oxide layer and method for manufacturing the same | |
JP5291269B2 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and manufacturing method thereof | |
CN101159309A (en) | Method for implementing low power consumption resistance memory | |
JP3903323B2 (en) | Resistance change element and nonvolatile memory using the same | |
WO2012169195A1 (en) | Variable resistance element, and method for producing same | |
JP5007725B2 (en) | Method for manufacturing variable resistance element | |
JP2009146943A (en) | Resistance variation element, semiconductor storage device using the same, and manufacturing method thereof | |
JP5568950B2 (en) | Resistance change memory element, resistance change nonvolatile memory, and resistance change memory element control method | |
JP2010040728A (en) | Semiconductor device and its manufacturing method | |
JP5232935B2 (en) | Method for manufacturing variable resistance element | |
TWI730475B (en) | Integrated circuit device and forming method thereof | |
JP2013065779A (en) | Resistance change element | |
JP5062181B2 (en) | Resistance change element and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |