JP5464062B2 - Semiconductor device provided with semiconductor module - Google Patents

Semiconductor device provided with semiconductor module Download PDF

Info

Publication number
JP5464062B2
JP5464062B2 JP2010130292A JP2010130292A JP5464062B2 JP 5464062 B2 JP5464062 B2 JP 5464062B2 JP 2010130292 A JP2010130292 A JP 2010130292A JP 2010130292 A JP2010130292 A JP 2010130292A JP 5464062 B2 JP5464062 B2 JP 5464062B2
Authority
JP
Japan
Prior art keywords
liquid refrigerant
cooling
semiconductor module
plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010130292A
Other languages
Japanese (ja)
Other versions
JP2011258655A (en
Inventor
泰幸 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010130292A priority Critical patent/JP5464062B2/en
Publication of JP2011258655A publication Critical patent/JP2011258655A/en
Application granted granted Critical
Publication of JP5464062B2 publication Critical patent/JP5464062B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体パワー素子が形成された半導体チップを樹脂モールドした半導体モジュールを冷却フィン付きプレート上に搭載したのち、液冷媒にて冷却を行う冷却器上に半導体モジュールおよび冷却フィン付きプレートを設置することで構成した冷却機能を有する半導体装置に関する。例えば、インバータ回路に備えられる上アーム（ハイサイド側素子）や下アーム（ローサイド側素子）に備えられる半導体パワー素子を樹脂モールドした半導体モジュールに適用すると好適である。   In the present invention, a semiconductor module in which a semiconductor chip on which a semiconductor power element is formed is resin-molded is mounted on a plate with cooling fins, and then the semiconductor module and the plate with cooling fins are installed on a cooler that is cooled with liquid refrigerant. The present invention relates to a semiconductor device having a cooling function. For example, it is preferable to apply to a semiconductor module in which a semiconductor power element provided in an upper arm (high side element) and a lower arm (low side element) provided in an inverter circuit is resin-molded.

従来、特許文献１において、冷却機能を有する半導体装置が開示されている。この半導体装置では、半導体パワー素子が形成された半導体チップを樹脂モールドした半導体モジュールを冷却フィン付きプレート上に搭載したのち、液冷媒にて冷却を行う冷却器に対して半導体モジュールおよび冷却フィン付きプレートを設置した構成とされている。液冷媒が循環させられる冷却通路内に冷却フィンが挿入され、冷却フィンに液冷媒を接触させることで高い冷却効率が得られるようにしている。   Conventionally, Patent Document 1 discloses a semiconductor device having a cooling function. In this semiconductor device, a semiconductor module in which a semiconductor chip on which a semiconductor power element is formed is resin-molded is mounted on a plate with cooling fins, and then the semiconductor module and the plate with cooling fins are mounted on a cooler that is cooled with liquid refrigerant. It is set as the structure which installed. A cooling fin is inserted into a cooling passage through which the liquid refrigerant is circulated, and high cooling efficiency is obtained by bringing the liquid refrigerant into contact with the cooling fin.

特開２００６−１６６６０４号公報JP 2006-166604 A

しかしながら、冷却器内の液冷媒の通路（具体的には液冷媒の通路を構成する冷媒パイプ）の上に冷却フィン付きプレートおよび半導体モジュールを配置しているため、冷却フィンにエアが溜まってしまう。例えば、冷却器に形成された開口部内に冷却フィンを挿入した状態で、冷却フィン付きプレートを冷却器に固定しており、冷却フィン付きプレートの位置が高いため、開口部内においてエアが溜まり易くなる。特に、冷媒洩れが生じないように開口部の外縁を囲むようにＯリングなどのシール部材を配置している場合、シール部材の配置場所を確保するために、冷媒パイプのうち開口部の外縁に対応した場所が通路側に突き出すよう肉厚形状とされると、その分、開口部の内壁面の厚みが厚くなり、その内部にエアが溜まり易くなる。このようなエアが溜まった部分では、液冷媒が冷却フィンに接触しない状態となるため、冷却効率が落ちてしまう。さらに、エアが溜まるのが冷却フィンの付け根の部分となるため、より冷却効率の低下を招くことになる。   However, since the plate with the cooling fin and the semiconductor module are arranged on the liquid refrigerant passage (specifically, the refrigerant pipe constituting the liquid refrigerant passage) in the cooler, air accumulates in the cooling fin. . For example, the plate with the cooling fin is fixed to the cooler with the cooling fin inserted in the opening formed in the cooler, and the position of the plate with the cooling fin is high, so that air easily collects in the opening. . In particular, when a sealing member such as an O-ring is disposed so as to surround the outer edge of the opening so that refrigerant leakage does not occur, the outer edge of the opening of the refrigerant pipe is secured in order to secure the location of the sealing member. If it is made thick so that the corresponding location protrudes to the passage side, the thickness of the inner wall surface of the opening is increased correspondingly, and air tends to accumulate in the interior. In such a portion where air is accumulated, the liquid refrigerant does not come into contact with the cooling fins, so that the cooling efficiency is lowered. Furthermore, since air accumulates at the base of the cooling fin, the cooling efficiency is further reduced.

本発明は上記点に鑑みて、半導体モジュールおよび冷却フィン付きプレートを冷却器上に設置した半導体装置において、エアが溜まることを抑制し、冷却効率の低下を抑制することを目的とする。   In view of the above points, an object of the present invention is to suppress the accumulation of air in a semiconductor device in which a semiconductor module and a plate with cooling fins are installed on a cooler, and to suppress a decrease in cooling efficiency.

上記目的を達成するため、請求項１に記載の発明では、液冷媒入口（３０ａ）および液冷媒出口（３０ｂ）を有する冷媒通路を構成する冷媒パイプ（３２）を備え、該冷媒パイプ（３２）に形成された開口部（３１）内に複数の冷却フィン（２２）を挿入した状態で半導体モジュール（１０）および冷却フィン付きプレート（２０）を固定することで、冷媒パイプ（３２）内に流動させられる液冷媒により冷却フィン付きプレート（２０）を冷却する冷却器（３０）と、を備えてなる半導体モジュールを備えた半導体装置の取り付け構造であって、冷媒パイプ（３２）のうち開口部（３１）が形成された面とは反対側となる底面から上方に向かって突出させられたダム部（３５）が備えられており、該ダム部（３５）は、冷媒パイプ（３２）のうち複数の冷却フィン（２２）よりも液冷媒出口（３０ｂ）側に備えられていることを特徴としている。 In order to achieve the above object, the invention according to claim 1 includes a refrigerant pipe (32) that constitutes a refrigerant passage having a liquid refrigerant inlet (30a) and a liquid refrigerant outlet (30b), and the refrigerant pipe (32). The semiconductor module (10) and the plate (20) with cooling fins are fixed in a state in which a plurality of cooling fins (22) are inserted into the opening (31) formed in the base plate, thereby flowing into the refrigerant pipe (32). A cooling device (30) for cooling the plate (20) with cooling fins by the liquid refrigerant to be provided, and a semiconductor device mounting structure including a semiconductor module, wherein an opening ( 31) is provided with a dam portion (35) protruding upward from a bottom surface opposite to the surface on which the dam portion (35) is formed, and the dam portion (35) includes a refrigerant pipe (32). Out it is characterized in that is provided to the liquid refrigerant outlet (30b) side of the plurality of cooling fins (22).

このように、冷媒パイプ（３２）に対してダム部（３５）を備えていることから、このダム部（３５）によって液冷媒の流れが堰き止められ、液冷媒がダム部（３５）の高さ以上に溜まってから液冷媒出口（３０ｂ）側に流れることになる。このため、開口部（３１）内にエアが溜まったとしても、液冷媒がダム部（３５）の高さに至るまで液面が上昇させられることになるため、溜まったエアを排出させることが可能となる。また、液冷媒が高い位置まで溜まることになるため、冷却フィン付きプレート（２０）に備えられた複数の冷却フィン（２２）の根元近傍まで液冷媒を接触させることが可能となる。 Thus, since the dam part (35) is provided with respect to the refrigerant pipe (32), the flow of the liquid refrigerant is blocked by the dam part (35), and the liquid refrigerant is high in the dam part (35). After being accumulated more than that, it flows to the liquid refrigerant outlet (30b) side. For this reason, even if air accumulates in the opening (31), the liquid level is raised until the liquid refrigerant reaches the height of the dam (35), so that the accumulated air can be discharged. It becomes possible. Moreover, since liquid refrigerant accumulates to a high position, it becomes possible to make liquid refrigerant contact the base vicinity of the several cooling fin (22) with which the plate (20) with a cooling fin was equipped.

したがって、半導体モジュール（１０）および冷却フィン付きプレート（２０）を冷却器（３０）上に設置した半導体装置において、エアが溜まることを抑制できる。これにより、エアが溜まることによる冷却効率の低下を抑制することが可能となる。   Therefore, in the semiconductor device in which the semiconductor module (10) and the plate with cooling fin (20) are installed on the cooler (30), it is possible to suppress the accumulation of air. Thereby, it is possible to suppress a decrease in cooling efficiency due to the accumulation of air.

また、請求項１に記載の発明では、ダム部（３５）は、冷媒パイプ（３２）のうち複数の冷却フィン（２２）よりも液冷媒入口（３０ａ）側にも備えられていることを特徴としている。 In the first aspect of the present invention, the dam portion (35) is provided on the liquid refrigerant inlet (30a) side of the plurality of cooling fins (22) in the refrigerant pipe (32). It is said.

このように、冷媒パイプ（３２）のうち複数の冷却フィン（２２）よりも液冷媒入口（３０ａ）側にもダム部（３５）を備えることにより、複数の冷却フィン（２２）よりも液冷媒入口（３０ａ）側においても液面を高くすることが可能となり、より複数の冷却フィン（２２）の根元近傍まで液冷媒を接触させることが可能となる。これにより、よりエアが溜まることによる冷却効率の低下を抑制することが可能となる。
具体的には、請求項１に記載の発明においては、複数の冷却フィン（２２）のすべてを挟むよう両側にダム部（３５）を配置し、ダム部（３５）の先端が複数の冷却フィン（２２）の先端より半導体モジュール（１０）側に突出させられるようにしている。このような構成とすることで、上記効果を得るようにしている。 Thus, by providing the dam part (35) on the liquid refrigerant inlet (30a) side of the plurality of cooling fins (22) in the refrigerant pipe (32), the liquid refrigerant than the plurality of cooling fins (22). The liquid level can be increased also on the inlet (30a) side, and the liquid refrigerant can be brought into contact with the vicinity of the roots of the plurality of cooling fins (22). As a result, it is possible to suppress a decrease in cooling efficiency due to the accumulation of air.
Specifically, in the invention described in claim 1, the dam portions (35) are arranged on both sides so as to sandwich all of the plurality of cooling fins (22), and the tip of the dam portion (35) has a plurality of cooling fins. The tip of (22) is projected to the semiconductor module (10) side. By adopting such a configuration, the above effect is obtained.

また、請求項１に記載の発明では、冷却パイプ（３２）の底面は水平方向に対して所定角度（θ）傾斜させた状態で取り付け対象に設置されることで、液冷媒入口（３０ａ）よりも液冷媒出口（３０ｂ）の方が高い位置に配置されていることを特徴としている。 Further, in the invention according to claim 1, the bottom surface of the cooling pipe (32) that is installed in the mounting object in a state in which a predetermined angle (theta) inclined to the horizontal, the liquid refrigerant inlet (30a) The liquid refrigerant outlet (30b) is arranged at a higher position than that.

このように、冷媒パイプ（３２）を傾斜させることで、エアが自然に液冷媒出口（３０ｂ）側に移動して、より排出され易くなるようにできる。したがって、よりエアが溜まることによる冷却効率の低下を抑制することが可能となる。
また、請求項２に記載の発明では、半導体モジュール（１０）は、冷却フィン付きプレート（２０）と一体構造とされていることを特徴としている。
半導体モジュール（１０）を別体として構成しておき、冷却フィン付きプレート（２０）に対して接合するような構造であっても構わないが、一体化構造とすれば、部品構成を簡略化できるし、製造も簡素化できる。 Thus, by inclining the refrigerant pipe (32), the air naturally moves to the liquid refrigerant outlet (30b) side and can be more easily discharged. Therefore, it is possible to suppress a decrease in cooling efficiency due to the accumulation of air.
Further, the invention described in claim 2 is characterized in that the semiconductor module (10) is integrally formed with the plate (20) with cooling fins.
The semiconductor module (10) may be configured as a separate body and joined to the cooling fin-attached plate (20). However, if an integrated structure is used, the component configuration can be simplified. In addition, manufacturing can be simplified.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態にかかる半導体モジュールが備えられる半導体装置が適用されるインバータの回路図である。1 is a circuit diagram of an inverter to which a semiconductor device including a semiconductor module according to a first embodiment of the present invention is applied. 半導体モジュールを備えた半導体装置の断面図である。It is sectional drawing of the semiconductor device provided with the semiconductor module. 半導体モジュールを備えた半導体装置の上面レイアウト図である。It is a top surface layout diagram of a semiconductor device provided with a semiconductor module. 本発明の第２実施形態にかかる半導体モジュールを備えた半導体装置の断面図である。It is sectional drawing of the semiconductor device provided with the semiconductor module concerning 2nd Embodiment of this invention. 本発明の第３実施形態にかかる半導体モジュールを備えた半導体装置の断面図である。It is sectional drawing of the semiconductor device provided with the semiconductor module concerning 3rd Embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。 (First embodiment)
A first embodiment of the present invention will be described. In the present embodiment, as an application example of the semiconductor module according to the embodiment of the present invention, an inverter for driving a three-phase motor will be described as an example.

図１は、インバータ１の回路図である。図１に示すように、インバータ１は、直流電源２に基づいて負荷である三相モータ３を交流駆動するためのもので、昇圧回路４とインバータ出力回路５とを備えた構成とされている。   FIG. 1 is a circuit diagram of the inverter 1. As shown in FIG. 1, the inverter 1 is for driving an AC drive of a three-phase motor 3 that is a load based on a DC power supply 2, and includes a booster circuit 4 and an inverter output circuit 5. .

昇圧回路４は、直列接続した上下アーム４１、４２と、リアクトル４３およびコンデンサ４４にて構成されている。上下アーム４１、４２は、それぞれ、ＩＧＢＴ４１ａ、４２ａとフリーホイールダイオード（以下、ＦＷＤという）４１ｂ、４２ｂが並列接続された構成とされ、上下アーム４１、４２の間にリアクトル４３を介して直流電源２の正極側が接続されている。また、リアクトル４３よりも直流電源２側において、直流電源２と並列的にコンデンサ４４が接続されている。このようにして昇圧回路４が構成されている。   The booster circuit 4 includes upper and lower arms 41 and 42 connected in series, a reactor 43 and a capacitor 44. The upper and lower arms 41 and 42 are configured such that IGBTs 41 a and 42 a and free wheel diodes (hereinafter referred to as “FWD”) 41 b and 42 b are connected in parallel, respectively, and a DC power source 2 is connected between the upper and lower arms 41 and 42 via a reactor 43. The positive electrode side is connected. Further, a capacitor 44 is connected in parallel with the DC power supply 2 on the DC power supply 2 side of the reactor 43. In this way, the booster circuit 4 is configured.

このように構成される昇圧回路４では、上アーム４１のＩＧＢＴ４１ａをオフ、下アーム４２のＩＧＢＴ４２ａをオンしているときに直流電源２からの電力供給に基づいてリアクトル４３がエネルギーを蓄積する。例えば直流電源２は２８８Ｖの電圧を発生させる２００Ｖ系のバッテリであり、この高電圧に基づいてリアクトル４３にエネルギーが蓄えられる。そして、上アーム４１のＩＧＢＴ４１ａをオン、下アーム４２のＩＧＢＴ４２ａをオフすると、リアクトル４３に蓄積されているエネルギーがインバータ出力回路５への電源供給ライン６に直流電源２よりも大きな電源電圧（例えば６５０Ｖ）を印加する。このような上下アーム４１、４２のＩＧＢＴ４１ａ、４２ａのオンオフ動作を交互に繰り返し行うことで、一定の電源電圧をインバータ出力回路５側に供給することができる。   In the booster circuit 4 configured as described above, the reactor 43 accumulates energy based on the power supply from the DC power supply 2 when the IGBT 41a of the upper arm 41 is turned off and the IGBT 42a of the lower arm 42 is turned on. For example, the DC power source 2 is a 200V battery that generates a voltage of 288V, and energy is stored in the reactor 43 based on this high voltage. When the IGBT 41a of the upper arm 41 is turned on and the IGBT 42a of the lower arm 42 is turned off, the energy accumulated in the reactor 43 is supplied to the power supply line 6 to the inverter output circuit 5 by a power supply voltage (for example, 650V) larger than the DC power supply 2. ) Is applied. By alternately repeating the on / off operations of the IGBTs 41a and 42a of the upper and lower arms 41 and 42, a constant power supply voltage can be supplied to the inverter output circuit 5 side.

なお、昇圧回路４とインバータ出力回路５との間において、電源供給ライン６とＧＮＤライン７との間にコンデンサ８および抵抗９が並列的に接続されている。コンデンサ８は、平滑用コンデンサであり、昇圧回路４における上下アーム４１、４２のＩＧＢＴ４１ａ、４２ａのスイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧を形成するために用いられる。抵抗９は、放電抵抗であり、昇圧回路４における上アーム４１のＩＧＢＴ４１ａのオフ時に、コンデンサ８に蓄えられているエネルギーを消費するために備えられている。   A capacitor 8 and a resistor 9 are connected in parallel between the power supply line 6 and the GND line 7 between the booster circuit 4 and the inverter output circuit 5. The capacitor 8 is a smoothing capacitor, and is used to form a constant power supply voltage by suppressing ripple reduction and noise influence during switching of the IGBTs 41 a and 42 a of the upper and lower arms 41 and 42 in the booster circuit 4. The resistor 9 is a discharge resistor, and is provided for consuming energy stored in the capacitor 8 when the IGBT 41 a of the upper arm 41 in the booster circuit 4 is turned off.

インバータ出力回路５は、直列接続した上下アーム５１〜５６が三相分並列接続された構成とされ、上アーム５１、５３、５５と下アーム５２、５４、５６との中間電位を三相モータ３のＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。すなわち、上下アーム５１〜５６は、それぞれ、ＩＧＢＴ５１ａ〜５６ａおよびＦＷＤ５１ｂ〜５６ｂを備えた構成とされ、各相の上下アーム５１〜５６のＩＧＢＴ５１ａ〜５６ａがオンオフ制御されることで、三相モータ３に対して周期の異なる三相の交流電流を供給する。これにより、三相モータ３の駆動を可能としている。   The inverter output circuit 5 has a configuration in which upper and lower arms 51 to 56 connected in series are connected in parallel for three phases, and an intermediate potential between the upper arms 51, 53, 55 and the lower arms 52, 54, 56 is set to the three-phase motor 3. The U phase, the V phase, and the W phase are applied while being sequentially replaced. That is, the upper and lower arms 51 to 56 are configured to include IGBTs 51 a to 56 a and FWDs 51 b to 56 b, respectively. In contrast, three-phase alternating currents with different periods are supplied. Thereby, the three-phase motor 3 can be driven.

本実施形態では、昇圧回路４における上下アーム４１、４２もしくはインバータ出力回路５における上下アーム５１〜５６の少なくとも１つのアームを半導体モジュールとし、本発明の一実施形態を適用した半導体装置としている。   In this embodiment, at least one of the upper and lower arms 41 and 42 in the booster circuit 4 or the upper and lower arms 51 to 56 in the inverter output circuit 5 is a semiconductor module, and a semiconductor device to which an embodiment of the present invention is applied.

図２に、半導体モジュール１０を備えた半導体装置の断面図を示すと共に、図３に半導体モジュール１０を備えた半導体装置の上面レイアウト図を示す。なお、図２は、図３のＡ−Ａ’断面に相当する断面図である。以下、これらの図を参照して本実施形態に係る半導体モジュール１０を備えた半導体装置の構成について説明する。   2 shows a cross-sectional view of a semiconductor device provided with the semiconductor module 10, and FIG. 3 shows a top layout view of the semiconductor device provided with the semiconductor module 10. As shown in FIG. FIG. 2 is a cross-sectional view corresponding to the cross section A-A ′ of FIG. 3. Hereinafter, the configuration of the semiconductor device including the semiconductor module 10 according to the present embodiment will be described with reference to these drawings.

図２に示すように、半導体装置は、半導体モジュール１０を冷却フィン付きプレート２０の上に搭載しつつ、冷却フィン付きプレート２０と共に半導体モジュール１０を冷却器３０に設置することで構成されている。この半導体装置は、図２の紙面上下方向を天地方向を向けて設置される。つまり、冷却器３０の上方に冷却フィン付きプレート２０が配置され、かつ、冷却フィン付きプレート２０の上方に半導体モジュール１０が配置された状態で、取り付け対象（例えば車両）に対して取り付けられている。   As shown in FIG. 2, the semiconductor device is configured by installing the semiconductor module 10 on the cooler 30 together with the plate 20 with the cooling fin while mounting the semiconductor module 10 on the plate 20 with the cooling fin. This semiconductor device is installed with the vertical direction in FIG. In other words, the plate 20 with cooling fins is disposed above the cooler 30 and the semiconductor module 10 is disposed above the plate 20 with cooling fins, and is attached to an attachment target (for example, a vehicle). .

半導体モジュール１０は、半導体チップ１１、銅ブロック１２、第１、第２電気配線１３、１４、制御端子１５、絶縁材１６および樹脂モールド部１７を備えた構成とされており、冷却フィン付きプレート２０の上に搭載され、冷却フィン付きプレート２０と一体化されている。具体的には、冷却フィン付きプレート２０の上に各構成要素を搭載した状態で樹脂モールド部１７にて樹脂モールドされることで、半導体モジュール１０が冷却フィン付きプレート２０と一体化構造とされている。   The semiconductor module 10 includes a semiconductor chip 11, a copper block 12, first and second electric wirings 13 and 14, a control terminal 15, an insulating material 16, and a resin mold portion 17. And is integrated with the plate 20 with cooling fins. Specifically, the semiconductor module 10 is integrated with the plate 20 with the cooling fin by being resin-molded by the resin mold portion 17 in a state where each component is mounted on the plate 20 with the cooling fin. Yes.

半導体チップ１１には、上アーム４１、５１、５３、５５もしくは下アーム４２、５２、５４、５６のうちのいずれかが形成されている。ここでは、各アーム４１、４２、５１〜５６のうちの１つのみを半導体モジュール１０内に備えた１ｉｎ１構造について説明するが、それらのうちの２つを半導体モジュール１０内に備えた２ｉｎ１構造、インバータ出力回路５を構成する上下アーム５１〜５６のすべてを半導体モジュール１０内に備えた６ｉｎ１構造など、いずれのタイプのものについても本実施形態を適用できる。   One of the upper arms 41, 51, 53, 55 and the lower arms 42, 52, 54, 56 is formed on the semiconductor chip 11. Here, a 1 in 1 structure in which only one of the arms 41, 42, 51 to 56 is provided in the semiconductor module 10 will be described, but a 2 in 1 structure in which two of them are provided in the semiconductor module 10, The present embodiment can be applied to any type such as a 6-in-1 structure in which all of the upper and lower arms 51 to 56 constituting the inverter output circuit 5 are provided in the semiconductor module 10.

本実施形態では、半導体チップ１１に形成されるＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａおよびＦＷＤ４１ｂ、４２ｂ、５１ｂ〜５６ｂを基板垂直方向に電流を流す縦型素子として形成しており、半導体チップ１１の表面側と裏面側に各種パッドが形成されている。具体的には、半導体チップ１１の表面側には、ＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのゲートに接続されるパッドが形成されていると共に、ＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのエミッタおよびＦＷＤ４１ｂ、４２ｂ、５１ｂ〜５１ｄのカソードに接続されるパッドが形成されている。また、裏面側は、裏面全面がＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのコレクタおよびＦＷＤ４１ｂ、４２ｂ、５１ｂ〜５１ｄのアノードに繋がるパッドとされている。   In the present embodiment, the IGBTs 41 a, 42 a, 51 a to 56 a and the FWDs 41 b, 42 b, 51 b to 56 b formed on the semiconductor chip 11 are formed as vertical elements that allow current to flow in the substrate vertical direction. Various pads are formed on the back side. Specifically, pads connected to the gates of the IGBTs 41a, 42a, 51a to 56a are formed on the surface side of the semiconductor chip 11, and the emitters of the IGBTs 41a, 42a, 51a to 56a and the FWDs 41b, 42b, 51b. Pads connected to the cathodes of ~ 51d are formed. In addition, the back surface side is a pad whose entire back surface is connected to the collectors of the IGBTs 41a, 42a, 51a to 56a and the anodes of the FWDs 41b, 42b, 51b to 51d.

銅ブロック１２は、ヒートスプレッダとなる金属ブロックに相当するものであり、半導体チップ１１における裏面側において、はんだ１８ａを介して、ＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのコレクタおよびＦＷＤ４１ｂ、４２ｂ、５１ｂ〜５６ｂのカソードと接続されている。   The copper block 12 corresponds to a metal block serving as a heat spreader. On the back side of the semiconductor chip 11, the collectors of the IGBTs 41a, 42a, 51a to 56a and the cathodes of the FWDs 41b, 42b, 51b to 56b are provided via the solder 18a. Connected with.

第１電気配線１３は、半導体チップ１１の正極端子を構成するものであり、銅ブロック１２に対して第１電気配線１３が一体成形もしくは溶接等によって接合され、銅ブロック１２を介して半導体チップ１１の裏面側に備えられたパッドに電気的に接続されている。第１電気配線１３における銅ブロック１２とは反対側の端部は、樹脂モールド部１７から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。   The first electrical wiring 13 constitutes the positive terminal of the semiconductor chip 11, and the first electrical wiring 13 is joined to the copper block 12 by integral molding or welding, and the semiconductor chip 11 is interposed via the copper block 12. It is electrically connected to a pad provided on the back side. An end portion of the first electrical wiring 13 opposite to the copper block 12 is exposed from the resin mold portion 17 and is configured to be able to be connected to the outside through this exposed portion.

第２電気配線１４は、半導体チップ１１の負極端子を構成するものであり、はんだ１８ｂを介して半導体チップ１１の表面側のＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのエミッタおよびＦＷＤ４１ｂ、４２ｂ、５１ｂ〜５１ｄのカソードに接続されるパッドに電気的に接続されている。第２電気配線１４における半導体チップ１１とは反対側の端部は、樹脂モールド部１７から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。   The second electrical wiring 14 constitutes the negative electrode terminal of the semiconductor chip 11, the emitters of the IGBTs 41 a, 42 a, 51 a to 56 a on the surface side of the semiconductor chip 11 and the FWDs 41 b, 42 b, 51 b to 51 d through the solder 18 b. It is electrically connected to a pad connected to the cathode. An end portion of the second electric wiring 14 opposite to the semiconductor chip 11 is exposed from the resin mold portion 17 and is configured to be connected to the outside through the exposed portion.

制御端子１５は、ＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのゲート配線となるもので、半導体チップ１１の表面側に形成されたＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのゲートに接続されるパッドにボンディングワイヤ１９を介して電気的に接続されている。制御端子１５における半導体チップ１１とは反対側の端部は、樹脂モールド部１７から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。   The control terminal 15 serves as the gate wiring of the IGBTs 41a, 42a, 51a to 56a, and is connected to the pads connected to the gates of the IGBTs 41a, 42a, 51a to 56a formed on the surface side of the semiconductor chip 11 via the bonding wires 19. Are electrically connected. An end portion of the control terminal 15 opposite to the semiconductor chip 11 is exposed from the resin mold portion 17, and is configured to be able to be connected to the outside through this exposed portion.

絶縁材１６は、銅ブロック１２と冷却フィン付きプレート２０との間の絶縁性を確保するために備えられるもので、板状とされ、銅ブロック１２と冷却フィン付きプレート２０の間に挟み込まれている。   The insulating material 16 is provided in order to ensure insulation between the copper block 12 and the plate 20 with the cooling fin, is in the form of a plate, and is sandwiched between the copper block 12 and the plate 20 with the cooling fin. Yes.

樹脂モールド部１７は、冷却フィン付きプレート２０の表面側に上述した各部を搭載したのち、これらを成形型に設置し、その成形型内に樹脂を注入してモールド化することで構成される。この樹脂モールド部１７により、第１、第２電気配線１３、１４および制御端子１５の露出箇所以外が覆われることで、半導体チップ１１などが保護されている。このような構造により、本実施形態の半導体モジュール１０が構成されている。   The resin mold part 17 is configured by mounting the above-described parts on the surface side of the cooling fin-equipped plate 20, placing them in a mold, and injecting the resin into the mold to mold it. The resin mold portion 17 covers the portions other than the exposed portions of the first and second electrical wirings 13 and 14 and the control terminal 15, thereby protecting the semiconductor chip 11 and the like. With such a structure, the semiconductor module 10 of the present embodiment is configured.

冷却フィン付きプレート２０は、熱伝導率の高い金属、例えば銅やアルミニウム等で構成されており、平坦面を構成するプレート部２１と冷却フィン２２とを備えた構成とされている。具体的には、プレート部２１の表面側が平坦面とされていると共に裏面側に冷却フィン２２が突き出すように備えられることで、冷却フィン付きプレート２０が構成されている。この冷却フィン付きプレート２０の平坦面とされた表面側に、絶縁材１６を介して、はんだ１８ａ、１８ｂやボンディングワイヤ１９による電気的な接続を終えた半導体チップ１１、銅ブロック１２、第１、第２電気配線１３、１４、制御端子１５が搭載されている。   The plate 20 with cooling fins is made of a metal having high thermal conductivity, such as copper or aluminum, and includes a plate portion 21 and a cooling fin 22 that form a flat surface. Specifically, the plate 20 with cooling fins is configured such that the surface side of the plate portion 21 is a flat surface and the cooling fins 22 are provided so as to protrude to the back surface side. The semiconductor chip 11, the copper block 12, the first, and the semiconductor chip 11 that have been electrically connected to each other by the solder 18 a and 18 b and the bonding wire 19 are disposed on the flat surface side of the plate 20 with the cooling fin via the insulating material 16. Second electrical wirings 13 and 14 and a control terminal 15 are mounted.

また、冷却フィン２２の形状は問わないが、本実施形態では、図３に示されるように冷却フィン２２を複数のピンにて構成したピンタイプとしている。その他、例えば一方向を長手方向とする薄板状のフィンが複数本等間隔に並べられたストレートフィン等としても構わない。このように、冷却フィン２２を設けることによって表面積を稼ぐことができ、熱交換の効率を高めることができる。   The shape of the cooling fin 22 is not limited, but in the present embodiment, as shown in FIG. 3, the cooling fin 22 is a pin type constituted by a plurality of pins. In addition, for example, straight fins in which a plurality of thin plate-like fins having one direction as a longitudinal direction are arranged at equal intervals may be used. Thus, by providing the cooling fins 22, a surface area can be earned and the efficiency of heat exchange can be improved.

なお、冷却フィン付きプレート２０のプレート部２１の表面側は、基本的には平坦面とされるが、部分的に凹部などが設けられることで樹脂モールド部１７の接合が強固になるようにしてある。   Although the surface side of the plate portion 21 of the plate 20 with cooling fins is basically a flat surface, a concave portion or the like is partially provided so that the resin mold portion 17 is firmly joined. is there.

冷却器３０は、図２および図３に示されるように、一方向を液冷媒入口３０ａとし、その反対側を液冷媒出口３０ｂとする冷媒通路を構成している。この冷却器３０の開口部３１内に冷却フィン付きプレート２０が冷却フィン２２側から差し込まれた状態で固定されることで、冷却フィン２２が液冷媒に接し、液冷媒による冷却が行えるようになっている。   As shown in FIGS. 2 and 3, the cooler 30 constitutes a refrigerant passage in which one direction is a liquid refrigerant inlet 30a and the opposite side is a liquid refrigerant outlet 30b. By fixing the plate 20 with the cooling fin in the opening 31 of the cooler 30 in a state inserted from the cooling fin 22 side, the cooling fin 22 comes into contact with the liquid refrigerant and can be cooled by the liquid refrigerant. ing.

具体的には、冷却器３０は、例えば樹脂で構成された冷媒パイプ３２にて構成されている。冷媒パイプ３２は、中央部において幅広とされており、この中央部に形成された開口部３１内に冷却フィン２２が挿入されることで冷却フィン付きプレート２０が設置されている。冷媒パイプ３２には開口部３１の周囲を囲むように溝３３が形成されており、この溝３３内にシール部材としてのＯリング３４が配置されることで、冷媒パイプ３２と冷却フィン付きプレート２０のプレート部２１との間の隙間を通じた開口部３１からの液冷媒洩れが防止されている。そして、このように冷媒パイプ３２に対してＯリング３４の配置場所を確保するために溝３３を形成しているため、冷媒パイプ３２のうち開口部３１の外縁に対応した場所が冷媒通路側に突き出すよう肉厚形状とされている。   Specifically, the cooler 30 is constituted by a refrigerant pipe 32 made of, for example, a resin. The refrigerant pipe 32 is wide at the center, and the cooling fin plate 20 is installed by inserting the cooling fin 22 into the opening 31 formed at the center. A groove 33 is formed in the refrigerant pipe 32 so as to surround the periphery of the opening 31, and an O-ring 34 as a seal member is disposed in the groove 33, so that the refrigerant pipe 32 and the plate 20 with the cooling fin are provided. Leakage of the liquid refrigerant from the opening 31 through the gap with the plate portion 21 is prevented. And since the groove | channel 33 is formed in this way in order to ensure the arrangement | positioning location of O-ring 34 with respect to the refrigerant | coolant pipe 32, the place corresponding to the outer edge of the opening part 31 among the refrigerant | coolant pipes 32 is on the refrigerant path side. It has a thick shape to protrude.

このように構成される冷却器３０に対して、本実施形態では、冷却フィン２２よりも液冷媒出口３０ｂ側において、冷媒パイプ３２のうち開口部３１が形成された面とは反対の面である底面から上方に向かって突出させられたダム部３５が備えられている。ダム部３５は、液冷媒を堰き止めるためのものであり、その先端が開口部３１内に入り込む高さとされると好ましい。また、ダム部３５は、図３に示すように、液冷媒の流れの方向（液冷媒入口３０ａから液冷媒出口３０ｂに向かう方向）、つまり紙面左右方向に対して垂直方向を長手方向として延設されており、冷媒通路の幅方向のほぼ全域に形成されている。   With respect to the cooler 30 configured as described above, in the present embodiment, on the liquid refrigerant outlet 30b side of the cooling fin 22, the surface of the refrigerant pipe 32 opposite to the surface on which the opening 31 is formed. A dam portion 35 that protrudes upward from the bottom surface is provided. The dam part 35 is for damming the liquid refrigerant, and it is preferable that the tip of the dam part 35 has a height that enters the opening part 31. Further, as shown in FIG. 3, the dam portion 35 extends in the direction of the liquid refrigerant flow (direction from the liquid refrigerant inlet 30 a toward the liquid refrigerant outlet 30 b), that is, the vertical direction with respect to the left-right direction on the paper. It is formed in almost the entire region in the width direction of the refrigerant passage.

以上のような構造により、本実施形態にかかる半導体モジュール１０を備えた半導体装置が構成されている。このように構成された半導体装置では、ＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａのオンオフ動作に伴って半導体チップ１１が発熱すると、その熱が冷却フィン付きプレート２０に伝わる。そして、冷却フィン付きプレート２０に備えられた冷却フィン２２に接触するように冷媒パイプ３２内に液冷媒が流動させられているため、高い冷却効果により、半導体チップ１１の温度上昇を抑制することが可能となる。   The semiconductor device including the semiconductor module 10 according to the present embodiment is configured by the structure as described above. In the semiconductor device configured as described above, when the semiconductor chip 11 generates heat with the on / off operation of the IGBTs 41a, 42a, 51a to 56a, the heat is transmitted to the plate 20 with the cooling fin. And since the liquid refrigerant is made to flow in the refrigerant pipe 32 so that it may contact the cooling fin 22 with which the plate 20 with a cooling fin was contacted, it can control the temperature rise of the semiconductor chip 11 with a high cooling effect. It becomes possible.

そして、本実施形態では、冷媒パイプ３２に対してダム部３５を備えていることから、このダム部３５によって液冷媒の流れが堰き止められ、液冷媒がダム部３５の高さ以上に溜まってから液冷媒出口３０ｂ側に流れることになる。このため、開口部３１内にエアが溜まったとしても、液冷媒がダム部３５の高さに至るまで液面が上昇させられることになり、溜まったエアを排出させることが可能となる。また、液冷媒が高い位置まで溜まることになるため、冷却フィン付きプレート２０に備えられた冷却フィン２２の根元近傍まで液冷媒を接触させることが可能となる。   And in this embodiment, since the dam part 35 is provided with respect to the refrigerant | coolant pipe 32, the flow of liquid refrigerant is blocked by this dam part 35, and liquid refrigerant accumulates more than the height of the dam part 35. Will flow to the liquid refrigerant outlet 30b side. For this reason, even if air accumulates in the opening 31, the liquid level is raised until the liquid refrigerant reaches the height of the dam portion 35, and the accumulated air can be discharged. Further, since the liquid refrigerant is accumulated up to a high position, the liquid refrigerant can be brought into contact with the vicinity of the root of the cooling fin 22 provided in the plate 20 with the cooling fin.

したがって、半導体モジュール１０および冷却フィン付きプレート２０を冷却器３０上に設置した半導体装置において、エアが溜まることを抑制できる。これにより、エアが溜まることによる冷却効率の低下を抑制することが可能となる。   Therefore, it is possible to suppress the accumulation of air in the semiconductor device in which the semiconductor module 10 and the plate 20 with the cooling fin are installed on the cooler 30. Thereby, it is possible to suppress a decrease in cooling efficiency due to the accumulation of air.

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体モジュール１０を備えた半導体装置は、第１実施形態に対してダム部３５の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Second Embodiment)
A second embodiment of the present invention will be described. The semiconductor device including the semiconductor module 10 of the present embodiment is obtained by changing the configuration of the dam portion 35 with respect to the first embodiment, and is otherwise the same as that of the first embodiment. Only different parts will be described.

図４は、本実施形態にかかる半導体モジュール１０を備えた半導体装置の断面図である。この図に示したように、本実施形態では、冷却フィン２２よりも液冷媒出口３０ｂ側だけでなく、冷却フィン２２よりも液冷媒入口３０ａ側にもダム部３５を備えた構成としている。この冷却フィン２２よりも液冷媒入口３０ａ側に配置されたダム部３５は、冷却フィン２２よりも液冷媒出口３０ｂ側に配置されたダム部３５と同じ高さとされ、液冷媒の流れの方向に対して垂直方向を長手方向として延設されており、冷媒通路の幅方向のほぼ全域に形成されている。   FIG. 4 is a cross-sectional view of a semiconductor device including the semiconductor module 10 according to the present embodiment. As shown in this figure, in this embodiment, the dam portion 35 is provided not only on the liquid refrigerant outlet 30b side from the cooling fin 22 but also on the liquid refrigerant inlet 30a side from the cooling fin 22. The dam portion 35 disposed on the liquid refrigerant inlet 30a side with respect to the cooling fin 22 has the same height as the dam portion 35 disposed on the liquid refrigerant outlet 30b side with respect to the cooling fin 22, and is in the direction of the liquid refrigerant flow. On the other hand, it extends with the vertical direction as the longitudinal direction, and is formed almost throughout the width direction of the refrigerant passage.

このように、冷却フィン２２よりも液冷媒入口３０ａ側にもダム部３５を備えることにより、両ダム部３５の間に液冷媒が溜められることになるため、よりエアを排出し易くすることが可能となる。また、冷却フィン２２よりも液冷媒入口３０ａ側においても液面を高くすることが可能となるため、より冷却フィン２２の根元近傍まで液冷媒を接触させることが可能となる。これにより、よりエアが溜まることによる冷却効率の低下を抑制することが可能となる。   As described above, by providing the dam portion 35 on the liquid refrigerant inlet 30a side of the cooling fin 22, the liquid refrigerant is stored between the dam portions 35, so that air can be more easily discharged. It becomes possible. Further, since the liquid level can be made higher on the liquid refrigerant inlet 30 a side than the cooling fin 22, the liquid refrigerant can be brought into contact with the vicinity of the root of the cooling fin 22. As a result, it is possible to suppress a decrease in cooling efficiency due to the accumulation of air.

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態の半導体モジュール１０を備えた半導体装置は、第１実施形態に対して半導体装置の設置形態を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Third embodiment)
A third embodiment of the present invention will be described. The semiconductor device including the semiconductor module 10 according to the present embodiment is obtained by changing the installation form of the semiconductor device with respect to the first embodiment, and is otherwise the same as the first embodiment. Only different parts will be described.

図５は、本実施形態にかかる半導体モジュール１０を備えた半導体装置の断面図である。この図は、半導体装置を取り付け対象に設置したときの様子を示している。この図に示されるように、本実施形態では、半導体モジュール１０を備えた半導体装置の液冷媒出口３０ｂ側が液冷媒入口３０ａ側よりも高い位置に配置されるようにしている。具体的には、冷媒パイプ３２の底面を水平方向に対して所定角度θだけ傾斜させた状態で取り付け対象に設置されるようにしている。このように構成すれば、エアが自然に液冷媒出口３０ｂ側に移動して、より排出され易くなるようにでき、よりエアを少なくすることができる。また、冷媒パイプ３２を傾斜させることで、液冷媒入口３０ａ側において、液冷媒の液面をより高い位置まで移動させることが可能となる。したがって、よりエアが溜まることによる冷却効率の低下を抑制することが可能となる。   FIG. 5 is a cross-sectional view of a semiconductor device including the semiconductor module 10 according to the present embodiment. This figure shows a state when a semiconductor device is installed on an attachment target. As shown in this figure, in the present embodiment, the liquid refrigerant outlet 30b side of the semiconductor device including the semiconductor module 10 is arranged at a higher position than the liquid refrigerant inlet 30a side. Specifically, the bottom surface of the refrigerant pipe 32 is installed on the attachment target in a state where it is inclined by a predetermined angle θ with respect to the horizontal direction. If comprised in this way, air will naturally move to the liquid refrigerant exit 30b side, and it can become easy to discharge | emit, and can reduce air more. Further, by inclining the refrigerant pipe 32, it is possible to move the liquid level of the liquid refrigerant to a higher position on the liquid refrigerant inlet 30a side. Therefore, it is possible to suppress a decrease in cooling efficiency due to the accumulation of air.

（他の実施形態）
上記実施形態では、三相モータ３を駆動するインバータ１について説明したが、半導体装置としてはインバータ１に限るものではなく、少なくとも半導体モジュール１０が備えられるものであれば、どのようなものに対しても第１〜第３実施形態に示した構成を適用することができる。例えば、コンバータなどに対して第１〜第３実施形態に示した構成を適用することができる。 (Other embodiments)
In the above embodiment, the inverter 1 that drives the three-phase motor 3 has been described. However, the semiconductor device is not limited to the inverter 1, and any semiconductor device that includes at least the semiconductor module 10 can be used. Also, the configurations shown in the first to third embodiments can be applied. For example, the configuration shown in the first to third embodiments can be applied to a converter or the like.

また、上記実施形態では、半導体チップ１１にＩＧＢＴ４１ａ、４２ａ、５１ａ〜５６ａやＦＷＤ４１ｂ、４２ｂ、５１ｂ〜５６ｂが一体形成されているものについて説明したが、これらがそれぞれ別チップとされている構造についても本発明を適用することができる。さらに、半導体パワー素子としてＩＧＢＴを例に挙げて説明したが、他の素子、例えばパワーＭＯＳＦＥＴなどが用いられる場合についても、本発明を適用することも可能である。   Moreover, although the said embodiment demonstrated what integrated IGBT41a, 42a, 51a-56a and FWD41b, 42b, 51b-56b in the semiconductor chip 11, also about the structure by which these are each set as another chip | tip. The present invention can be applied. Furthermore, the IGBT has been described as an example of the semiconductor power element, but the present invention can also be applied to the case where another element, such as a power MOSFET, is used.

また、上記実施形態では、冷却フィン付きプレート２０に対して半導体モジュール１０を一体化した構造について説明したが、予め半導体モジュール１０を別体として構成しておき、冷却フィン付きプレート２０に対して接合するような構造であっても構わない。ただし、一体化構造とすれば、部品構成を簡略化できるし、製造も簡素化できる。   Moreover, although the structure which integrated the semiconductor module 10 with respect to the plate 20 with a cooling fin was demonstrated in the said embodiment, the semiconductor module 10 was comprised previously separately and joined to the plate 20 with a cooling fin. Such a structure may be used. However, if the integrated structure is adopted, the component configuration can be simplified and the manufacturing can be simplified.

１ インバータ
３ 三相モータ
４ 昇圧回路
５ インバータ出力回路
１０ 半導体モジュール
１１ 半導体チップ
１２ 銅ブロック
１６ 絶縁材
１７ 樹脂モールド部
２０ 冷却フィン付きプレート
２２ 冷却フィン
３０ 冷却器
３１ 開口部
３２ 冷媒パイプ
３５ ダム部
４１、５１、５３、５５ 上アーム
４２、５２、５４、５６ 下アーム DESCRIPTION OF SYMBOLS 1 Inverter 3 Three-phase motor 4 Booster circuit 5 Inverter output circuit 10 Semiconductor module 11 Semiconductor chip 12 Copper block 16 Insulation material 17 Resin mold part 20 Plate with cooling fin 22 Cooling fin 30 Cooler 31 Opening part 32 Refrigerant pipe 35 Dam part 41 , 51, 53, 55 Upper arm 42, 52, 54, 56 Lower arm

Claims (2)

裏面側に複数の冷却フィン（２２）が備えられた冷却フィン付きプレート（２０）と、
半導体パワー素子が形成された半導体チップ（１１）とを有し、前記冷却フィン付きプレート（２０）の表面側に配置される半導体モジュール（１０）と、
液冷媒入口（３０ａ）および液冷媒出口（３０ｂ）を有する冷媒通路を構成する冷媒パイプ（３２）を備え、該冷媒パイプ（３２）に形成された開口部（３１）内に前記複数の冷却フィン（２２）を挿入した状態で前記半導体モジュール（１０）および前記冷却フィン付きプレート（２０）を固定することで、前記冷媒パイプ（３２）内に流動させられる前記液冷媒により前記冷却フィン付きプレート（２０）を冷却する冷却器（３０）と、を備えてなる半導体モジュールを備えた半導体装置の取り付け構造であって、
前記冷媒パイプ（３２）のうち前記開口部（３１）が形成された面とは反対側となる底面から上方に向かって突出させられたダム部（３５）が備えられており、該ダム部（３５）は、前記冷媒パイプ（３２）のうち前記複数の冷却フィン（２２）よりも前記液冷媒出口（３０ｂ）側に備えられていると共に、前記冷媒パイプ（３２）のうち前記複数の冷却フィン（２２）よりも前記液冷媒入口（３０ａ）側にも備えられ、前記複数の冷却フィン（２２）のすべてを挟むよう両側に配置されていると共に、該ダム部（３５）の先端は、前記複数の冷却フィン（２２）の先端より前記半導体モジュール（１０）側に突出しており、
前記冷却パイプ（３２）の底面は水平方向に対して所定角度（θ）傾斜させた状態で取り付け対象に設置されることで、前記液冷媒入口（３０ａ）よりも前記液冷媒出口（３０ｂ）の方が高い位置に配置されていることを特徴とする半導体モジュールを備えた半導体装置の取り付け構造。 A plate (20) with cooling fins provided with a plurality of cooling fins (22) on the back side;
A semiconductor chip (11) on which a semiconductor power element is formed, and a semiconductor module (10) disposed on the surface side of the plate (20) with cooling fins;
A refrigerant pipe (32) constituting a refrigerant passage having a liquid refrigerant inlet (30a) and a liquid refrigerant outlet (30b) is provided, and the plurality of cooling fins are formed in an opening (31) formed in the refrigerant pipe (32). By fixing the semiconductor module (10) and the plate with cooling fin (20) with the (22) inserted, the plate with cooling fin (by the liquid refrigerant that flows into the refrigerant pipe (32) ( 20) a cooling device (30) for cooling, and a semiconductor device mounting structure comprising a semiconductor module comprising:
The refrigerant pipe (32) is provided with a dam portion (35) protruding upward from a bottom surface opposite to the surface on which the opening (31) is formed. 35) is provided on the liquid refrigerant outlet (30b) side of the plurality of cooling fins (22) in the refrigerant pipe (32), and the plurality of cooling fins in the refrigerant pipe (32). (22) is also provided on the liquid refrigerant inlet (30a) side and is disposed on both sides so as to sandwich all of the plurality of cooling fins (22), and the tip of the dam portion (35) Projecting from the tips of the plurality of cooling fins (22) toward the semiconductor module (10) ,
The bottom surface of the cooling pipe (32) is installed at an attachment target in a state inclined at a predetermined angle (θ) with respect to the horizontal direction, so that the liquid refrigerant outlet (30b) is located more than the liquid refrigerant inlet (30a). A semiconductor device mounting structure comprising a semiconductor module, wherein the semiconductor module is disposed at a higher position . 前記半導体モジュール（１０）は、前記冷却フィン付きプレート（２０）と一体構造とされていることを特徴とする請求項１に記載の半導体モジュールを備えた半導体装置の取り付け構造。 2. The mounting structure of a semiconductor device having a semiconductor module according to claim 1, wherein the semiconductor module is integrated with the cooling fin-equipped plate.
JP2010130292A 2010-06-07 2010-06-07 Semiconductor device provided with semiconductor module Active JP5464062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010130292A JP5464062B2 (en) 2010-06-07 2010-06-07 Semiconductor device provided with semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010130292A JP5464062B2 (en) 2010-06-07 2010-06-07 Semiconductor device provided with semiconductor module

Publications (2)

Publication Number Publication Date
JP2011258655A JP2011258655A (en) 2011-12-22
JP5464062B2 true JP5464062B2 (en) 2014-04-09

Family

ID=45474559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010130292A Active JP5464062B2 (en) 2010-06-07 2010-06-07 Semiconductor device provided with semiconductor module

Country Status (1)

Country Link
JP (1) JP5464062B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11129310B2 (en) 2018-11-22 2021-09-21 Fuji Electric Co., Ltd. Semiconductor module, vehicle and manufacturing method
JP7120480B1 (en) 2022-01-19 2022-08-17 富士電機株式会社 Coolers and semiconductor equipment
WO2024004655A1 (en) * 2022-06-29 2024-01-04 ローム株式会社 Cooler and cooling structure for semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738796Y2 (en) * 1988-12-26 1995-09-06 自動車機器株式会社 Orifice device in hydraulic system
JPH0788308A (en) * 1993-09-22 1995-04-04 Oki Electric Ind Co Ltd Disk structure of filter
JPH0913974A (en) * 1995-06-26 1997-01-14 Mitsubishi Heavy Ind Ltd Air bleeder for air cooler
JP2002141164A (en) * 2000-10-31 2002-05-17 Miyaden Co Ltd Transistor inverter device for high-power and high- frequency induction heating
JP5193712B2 (en) * 2008-07-16 2013-05-08 本田技研工業株式会社 Power module seal structure

Also Published As

Publication number Publication date
JP2011258655A (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5273101B2 (en) Semiconductor module and manufacturing method thereof
JP6315091B2 (en) Cooler and fixing method of cooler
JP5846123B2 (en) Power module
JP5565147B2 (en) Manufacturing method of semiconductor module
JP5434986B2 (en) Semiconductor module and semiconductor device including the same
US9088226B2 (en) Power module for converting DC to AC
US11183457B2 (en) Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter
US20170313159A1 (en) Power Converter
JP6053858B2 (en) Power semiconductor device and drive device for vehicle-mounted rotating electrical machine
EP2722878A1 (en) Semiconductor device and method for manufacturing semiconductor device
JPWO2011086896A1 (en) Power semiconductor module
JP5793995B2 (en) Lead frame and power module
CN107924885B (en) Structure body
US20160234976A1 (en) Power Conversion Device
JP5464062B2 (en) Semiconductor device provided with semiconductor module
JP6381764B1 (en) Semiconductor power module
JP2011258594A (en) Manufacturing method of semiconductor module
JP6354674B2 (en) Semiconductor device
US20130113120A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP5353825B2 (en) Semiconductor module
JP5152263B2 (en) Semiconductor module
JP2011211017A (en) Semiconductor module and semiconductor device including the same
EP2634799A2 (en) Semiconductor device and method for manufacturing semiconductor device
US10804186B2 (en) Semiconductor module and power converter
WO2019142543A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R151 Written notification of patent or utility model registration

Ref document number: 5464062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250