JP5458312B2 - Intelligent bus address self-configuration in multi-module systems - Google Patents
Intelligent bus address self-configuration in multi-module systems Download PDFInfo
- Publication number
- JP5458312B2 JP5458312B2 JP2011169922A JP2011169922A JP5458312B2 JP 5458312 B2 JP5458312 B2 JP 5458312B2 JP 2011169922 A JP2011169922 A JP 2011169922A JP 2011169922 A JP2011169922 A JP 2011169922A JP 5458312 B2 JP5458312 B2 JP 5458312B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- address
- address assignment
- enabled
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Selective Calling Equipment (AREA)
Description
複数のモジュールを、バスと接続することができる。複数のモジュールのそれぞれが個別にアクセスを行うためには、モジュール各々が固有のID、すなわち、アドレスを持つ必要がある。ある場合には、複数のモジュールは、最初は同一に製造され、付加的製造工程において、モジュール各々に対して、個別のアドレスが設定される。例えば、複数のスイッチのアレイを使用して、モジュールのアドレスを設定してもよい。別の例では、複数の抵抗器からなるアレイの中の抵抗器をそれぞれ、VCC(例えば、正の電圧電源)又はVSS(例えば、接地電位、又は負の電圧電源)に接続して、モジュールのアドレスを設定してもよい。別の例では、モジュールをバスに接続する前に、モジュールのアドレスをメモリに格納してもよい。 Multiple modules can be connected to the bus. In order for each of a plurality of modules to access individually, each module needs to have a unique ID, that is, an address. In some cases, multiple modules are initially manufactured identically, and in an additional manufacturing process, individual addresses are set for each module. For example, an address of a module may be set using an array of a plurality of switches. In another example, a resistor in an array of resistors is connected to VCC (eg, a positive voltage source) or VSS (eg, a ground potential, or a negative voltage source), respectively, and the module's An address may be set. In another example, the address of the module may be stored in memory before connecting the module to the bus.
上記の全ての例において、製造段階で、又は、少なくとも個別に、モジュールをバスに接続する前に、モジュールにアドレスが設定されている。このアドレスを設定するための工程によって、製造コストが増加してしまう。さらに、個別のアドレスセットを有する複数のモジュールは、個体が識別されるようにアドレスを設定しなければならず、同じアドレスを有する2つのモジュールを、同じバスに接続することはできない。したがって、在庫管理のコストが増加し、また、同じアドレスを有する2つのモジュールが同じバスに接続されてしまう危険性が含まれていた。これらの例において、モジュールのアドレス変更には、一般的にモジュールに直接アクセスすることが必要なため、保守点検及びシステム拡張を難しくしていた。 In all the above examples, the address is set on the module before connecting it to the bus at the manufacturing stage or at least individually. The process for setting the address increases the manufacturing cost. Furthermore, a plurality of modules having individual address sets must set addresses so that individuals can be identified, and two modules having the same address cannot be connected to the same bus. Therefore, the cost of inventory management is increased, and there is a risk that two modules having the same address are connected to the same bus. In these examples, changing the address of a module generally requires direct access to the module, which makes maintenance and system expansion difficult.
モジュールがそれぞれ互いに同一に製造されることが望ましく、それによって、製造コスト及び製造時間を削減することができる。しかしながら、動作時には、例えば、各モジュールの固有のアドレスを使用して、個別にアクセスできることが望ましい。 It is desirable that the modules are manufactured identically to each other, thereby reducing manufacturing costs and manufacturing time. However, in operation, it is desirable to be able to access them individually, for example using the unique address of each module.
一側面によれば、装置を開示する。装置は、第1モジュールを備え、第1モジュールは、第1モジュールをバスに接続する少なくとも1つのバスポートと、第1モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す入力を受信する第1設定ポートと、第2モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す出力を提供する第2設定ポートと、第1モジュールを特定する固有アドレスを格納するメモリと、バスを介して中央管理ユニットと接続される制御部とを有し、制御部は、中央管理ユニットから固有アドレスを受信して、第1モジュールについてアドレス割り当てがイネーブルされているか判断し、第1モジュールについてアドレス割り当てがイネーブルされている場合には固有アドレスをメモリに格納し、第2モジュールが第1モジュールが接続されると、第2モジュールについてアドレス割り当てをイネーブル又はディセーブルし、制御部は、中央管理ユニットからのメッセージに少なくとも一部基づいて、第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする。 According to one aspect, an apparatus is disclosed. The apparatus comprises a first module, the first module receiving at least one bus port connecting the first module to the bus and an input indicating whether address assignment is enabled or disabled for the first module. A first configuration port that provides a second configuration port that provides an output indicating whether address assignment is enabled or disabled for the second module, a memory that stores a unique address identifying the first module, and a bus A control unit connected to the central management unit via the control unit. The control unit receives a unique address from the central management unit, determines whether address assignment is enabled for the first module, and A unique address if address assignment is enabled. And the second module enables or disables address assignment for the second module when the first module is connected, and the control unit is based at least in part on a message from the central management unit, Enable or disable address assignment for the second module.
別の側面によれば、固有アドレスを複数のモジュールに割り当てる方法を開示する。方法は、バスに接続され、第2モジュールに接続された第1モジュールを含み、1つの初期アドレスによって特定される複数のモジュールについて、アドレス割り当てをディセーブルする段階を備えてもよい。方法は更に、第1モジュールについてアドレス割り当てをイネーブルする段階と、新たなアドレスを第1モジュールに格納する段階と、第1モジュールについてアドレス割り当てをディセーブルする段階と、第2モジュールについてアドレス割り当てをイネーブルする段階とを備えてもよい。 According to another aspect, a method for assigning unique addresses to a plurality of modules is disclosed. The method may comprise disabling address assignment for a plurality of modules, including a first module connected to the bus and connected to the second module, identified by one initial address. The method further includes enabling address assignment for the first module, storing a new address in the first module, disabling address assignment for the first module, and enabling address assignment for the second module. May be provided.
別の側面によれば、システムを開示する。システムは、第2モジュールと接続された第1モジュールを含み、バスと接続されている複数のモジュールを備え、第1モジュールは、第1モジュールをバスに接続する少なくとも1つのバスポートと、第1モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す入力を受信する第1設定ポートと、第2モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す出力を供給する第2設定ポートと、第1モジュールを特定する固有アドレスを格納するメモリと、固有アドレスを受信し、第1モジュールについてアドレス割り当てがイネーブルされているかを判断し、第1モジュールについてアドレス割り当てがイネーブルされている場合に、固有アドレスをメモリに格納し、第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする制御部とを有する。システムは、バスと接続され、制御部に固有アドレスを供給し、制御部に、第2モジュールについてアドレス割り当てをイネーブル又はディセーブルさせるメッセージを制御部に供給する中央管理ユニットとを更に含み、制御部は、中央管理ユニットからのメッセージに少なくとも一部基づいて、第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする。 According to another aspect, a system is disclosed. The system includes a first module connected to a second module and includes a plurality of modules connected to a bus, the first module including at least one bus port connecting the first module to the bus; A first configuration port that receives an input that indicates whether address assignment is enabled or disabled for the module, and a second that provides an output that indicates whether address assignment is enabled or disabled for the second module. A setting port, a memory for storing a unique address for identifying the first module, a unique address is received, it is determined whether address assignment is enabled for the first module, and address assignment is enabled for the first module Note the unique address Stored in, and a control unit to enable or disable the address allocation for the second module. The system further includes a central management unit connected to the bus, supplying a unique address to the controller, and supplying a message to the controller to enable or disable address assignment for the second module. Enables or disables address assignment for the second module based at least in part on the message from the central management unit.
本発明の特許請求される特徴の効果は、以下の実施形態の説明及び添付の図面を参照することにより、より良く理解される。 The effects of the claimed features of the present invention can be better understood with reference to the following description of the embodiments and the accompanying drawings.
本開示に係るシステム、装置及び/又は方法は、バスに接続された複数のモジュールにアドレスを割り当てるように構成される。本開示に係るシステム、装置及び/又は方法は、最初のアドレスが割り当てられた後に、新しくバスに接続されたモジュールにアドスを割り当てることができる、例えば、"ホットスワップ(活線挿抜)"モジュールで構成される。モジュールはそれぞれ、バスと接続され、バスを介して、中央管理ユニットに接続される。モジュール各々は更に、少なくとも1つの別のモジュールと接続される。例えば、第1モジュールは、第2モジュールと接続される。 A system, apparatus and / or method according to the present disclosure is configured to assign an address to a plurality of modules connected to a bus. The system, apparatus and / or method according to the present disclosure can assign an address to a newly connected module after the first address is assigned, eg, a “hot swap” module. Composed. Each module is connected to a bus and is connected to the central management unit via the bus. Each module is further connected to at least one other module. For example, the first module is connected to the second module.
図1は、本開示に係る回路を含むシステム100の一実施形態のブロック図である。システム100は、複数のモジュールを備える。モジュール102それぞれは、モジュール回路を有する。例えば、システム100は、複数のモジュール、モジュール1、モジュール2、・・・、モジュールnを備える。説明を簡易にするため、特定のモジュールを以降"モジュールx"と称し、ここで、xは、1、2、又はnである。複数のモジュールのうちいずれのモジュールであってもよい1個のモジュールは、以下、"モジュール102"と称することにする。各モジュール102は、バス106と接続される。システム100は、バス106と接続された中央管理ユニット(CMU)回路104を更に備える。そして、モジュールはそれぞれ、互いに接続され、また、バス106を通じてCMU104とも接続される。CMU104は、CMU104とモジュール102との間のバス106を使用せずに、モジュール102と接続されていてもよい。例えば、CMU104は、モジュール1と接続されてもよい。各モジュール102は、バス106を通過することなく、少なくとも1つの別のモジュールと接続されていてもよい。例えば、モジュール1は、モジュール2と接続されてもよい。
FIG. 1 is a block diagram of one embodiment of a
バス106は、CMU104と各モジュール102との間、及び/又は、2つ以上のモジュール102との間の通信を提供するよう構成される。バス106は、シリアル通信を提供するよう構成されたシリアルバスであってもよい。例えば、バスは、コントローラ・エリア・ネットワーク(CAN)、I2C(Inter‐Integrated Circuit)、SPI(シリアル・ペリフェラル・インターフェース)、RS485、(EIA‐485、TIA/EIA‐485、"アメリカ電気通信工業会/米国電子工業会"規格)、UART(Universal Asynchronous Receiver/Transmitter)及び/又は、当業者に知られたその他のバス技術であってもよい。バス106を使用して、CMU104と1以上のモジュール102との間、及び/又は2以上のモジュール102との間で、1以上のメッセージが通信される。メッセージは、コマンド、例えば命令、識別子及び/又はデータを含んでもよい。例えば、メッセージはそれぞれ、1つの識別子を含んでもよい。識別子は、例えば、個別のモジュール102に対応する固有のアドレス、又は、複数のモジュールに対応する1つの識別子であってもよい。識別子は、メッセージを受信するモジュールに対応していてもよいし、及び/又は、メッセージに応答するよう要求されているモジュールに対応していてもよい。例えば、コマンドは、固有のアドレスを格納する命令を含んでもよく、この固有のアドレスを使用して、モジュールにアクセスするようにしてもよい。データは、モジュール102に割り当てられるべき固有アドレスを含んでもよい。コマンドは、当業者にとって明らかなその他の命令を含んでもよい。
The
モジュール102はそれぞれ、制御部112及びメモリ116を有する。また、モジュール102はそれぞれ、例えば、製造段階に設定された又はモジュール102をバス106に接続する前に設定された初期アドレス114を含んでもよい。初期アドレス114は、規定値であるモジュールの識別子に対応していてもよい。初期アドレス114は、メモリ116に格納されていてもよく、及び/又は、当業者にとって明らかなように、回路内に提供されていてもよい。モジュール102はそれぞれ、複数のポートを有してもよい。複数のポートは、少なくとも1つのバスポート及び複数の設定ポートを含んでもよい。例えば、バスポートは、バス入力ポート"バス入力"、及び、バス出力ポート"バス出力"を含んでもよい。設定ポートは、第1設定ポートEn_In、及び第2設定ポートEn_Outを含んでもよい。第1設定ポートEn_Inは、以下に説明するように、モジュール102に対して、アドレスの割り当てをイネーブル又はディセーブルすることを示す入力を受信するよう設定される。第2設定ポートEn_Outは、以下に説明するように、第2モジュールに対して、アドレスの割り当てをイネーブル又はディセーブルすることを示す出力を提供するよう設定される。
Each of the
制御部112は、バス106と接続され、バス106を介してCMU104と通信する。例えば、制御部112は、バスポートである"バス入力"及び"バス出力"を介して、バス106と接続されてもよい。制御部は、バスポート"バス出力"を介してメッセージを送信してもよく、また、バスポート"バス入力"を介してメッセージを受信してもよい。CMU104は、固有アドレスを各モジュールに割り当てる。制御部112は、CMU104から、モジュール102の固有アドレス118を受信し、固有アドレス118をメモリ116に格納するよう構成されていてもよい。複数のモジュール102に固有アドレスが割り当てられた後、CMU104は、メッセージを受信するべきモジュールに対応する固有アドレスを含むメッセージを送信してもよい。制御部112はそれぞれ、CMU104からメッセージを受信して、固有アドレスに向けられたメッセージのみに応答するようにしてもよい。すなわち、モジュール102にはそれぞれ、バス106と接続されたモジュールに対して互いに固有のアドレスが割り当てられてもよい。
The
メモリ116は、固有のモジュールアドレス118を格納する。制御部112は、固有のモジュールアドレス118を格納又は読み出すために、メモリ116にアクセスする。例えば、制御部112は、"バス入力"ポートで受信されたメッセージが、制御部112と関連付けられたモジュール102を意図しているのかを判断するために、モジュールアドレスを読み出してもよい。固有のモジュールアドレス118がメモリ116に格納されていない場合には、制御部112は、モジュール識別子を判断するために初期アドレス114を読み出してもよい。
The memory 116 stores a unique module address 118. The
第1設定ポートEn_Inは、モジュール102について、アドレス割り当てがイネーブル又はディセーブルされているかを示す入力を受信してもよい。アドレス割り当てがイネーブルされている場合には、モジュール102は、固有アドレスを受信及び格納してもよい。制御部112は、モジュール102についてアドレス割り当てがイネーブル又はディセーブルされているかを判断するために、En_Inポートを読み出してもよい。例えば、論理値1がイネーブルに、論理値0がディセーブルに対応していてもよい。例えば、論理値1が、第1電圧に、論理値0が、第2電圧に対応していてもよい。第1設定状態120は、第1設定ポートEn_Inで入力を受信した状態に対応する。すなわち、制御部は、アドレス割り当てが、イネーブル又はディセーブルされているかを判断するべく、第1設定状態を読み出してもよい。第1設定状態120は、取りうる2つの値を有する。第1の値は、アドレス割り当てがモジュール102に対してイネーブルされたことを示すイネーブル通知に対応する。第2の値は、アドレス割り当てがモジュール102に対してディセーブルされたことを示すディセーブル通知に対応する。
The first configuration port En_In may receive an input indicating whether address assignment is enabled or disabled for the
第2設定ポートEn_Outは、第2モジュールについて、アドレス割り当てがイネーブルされているかディセーブルされているかを示す出力を提供する。制御部112は、出力を、第2設定ポートEn_Outに供給する。第1設定ポートEn_Inと同様に、論理値1がアドレス割り当てがイネーブルされていることに対応していてもよく、論理値0が、アドレス割り当てがディセーブルされていることに対応してもよい。第2設定状態122は、第2設定ポートEn_Outに値が供給されることに対応していてもよい。すなわち、制御部112は、第2モジュールにおけるアドレス割り当てがイネーブル又はディセーブルされたことを示すべく、第2設定状態を設定してもよい。第2設定状態122は、取りうる2つの値を有する。第1の値は、アドレス割り当てが第2モジュールに対してイネーブルされたことを示すイネーブル通知に対応する。第2の値は、アドレス割り当てが第2モジュールに対してディセーブルされたことを示すディセーブル通知に対応する。
The second configuration port En_Out provides an output indicating whether address assignment is enabled or disabled for the second module. The
第1設定ポートEn_Inで受信されるモジュール102に対する入力は、別のモジュールによって提供されてもよいし、CMU104によって提供されてもよい。例えば、CMU104は、モジュール1の第1設定ポートEn_Inに信号を供給して、モジュール1に対するアドレス割り当てをイネーブル又はディセーブルしてもよい。CMUは、この信号を供給するのに、バス106を利用しなくてもよい。この信号を供給するために、CMUは、モジュール1の第1設定ポートEn_Inと接続されていてもよい。そして、モジュール1の制御部112は、モジュール1の第1設定状態120を判断する、すなわち、モジュール1に対してアドレス割り当てがイネーブル又はディセーブルされているかを判断するために、モジュール1のポートEn_Inを読み出してもよい。アドレスがイネーブルされている場合には、モジュール1は、本明細書に記載されるように、バス106を介して、CMU104から固有アドレスを受信して格納してもよい。
Input to the
モジュール1の制御部112は、モジュール2についてアドレス割り当てがイネーブル又はディセーブルされているかを示す、第2設定状態122を、モジュール1の第2設定ポートEn_Outに提供してもよい。この例において、モジュール1の第2設定ポートEn_Outは、モジュール2の第1設定ポートEn_Inに接続される。モジュール2の制御部112は、モジュール2の第1設定ポートEn_Inを読み出して、モジュール2についてアドレス割り当てがイネーブルされているか又はディセーブルされているかを判断してもよい。モジュール2に対してアドレス割り当てがイネーブルされている場合には、モジュール2は、本明細書に記載されるように、バス106を介してCMU104から固有アドレスを受信して格納する。
The
このように、モジュール102はそれぞれ、バス106を介して、CMU及びモジュール102と互いに通信を行う。各モジュール102は、少なくとも1つの別のモジュールと更に接続される。モジュール同士の接続は、モジュールにおけるアドレス割り当てをイネーブル又はディセーブルするように構成される。ここで使用される"第1モジュール"及び"第2モジュール"という言葉は、第1モジュールの第2設定ポートが、第2モジュールの第1設定ポートに接続されている状態にある、あらゆる2つのモジュールに対応する。固有アドレスが、バス106を介して、CMU104からモジュール102に提供されてもよい。
In this way, each of the
図2は、本開示に係る複数のモジュールにアドレスを割り当てるオペレーションの一例を示したフローチャート200である。例えば、アドレスは、16進数の000からFFFまでの間のいかなる値を有してもよい。プログラムのフローは、初期化205から開始してもよい。初期化205において、複数のモジュールは互いに接続されており、また、図1に示すように、バス106及びCMU104とも接続されていると仮定している。また、各モジュール102が、初期規定値アドレス114を有すると仮定している。モジュール102はそれぞれ、初期化段階において、アドレス割り当てがディセーブルされた状態に設定される。例えば、CMU104は、第2モジュールアドレス割り当てをディセーブルするコマンドを使用して、メッセージを初期規定値アドレスに送信して、モジュール1の第1設定ポートEn_Inにアドレス割り当てディセーブル信号を供給してもよい。そして、完了オペレーション205において、各モジュール102について、第1設定状態120がゼロになり(すなわち、ディセーブルされる)、第2設定状態122がゼロ(すなわち、ディセーブルされる)となる。
FIG. 2 is a
オペレーション210は、第1モジュール、モジュール1に対してアドレス割り当てをイネーブルすることを含んでもよい。例えば、CMU104は、モジュール1の第1設定状態120に、イネーブルした状態に対応する値、例えば、1を設定することにより、モジュール1に対してアドレス割り当てをイネーブルしてもよい。例えば、CMU104は、アドレス割り当てをイネーブルしたことを示す信号を、モジュール1の第1設定ポートEn_Inに供給してもよい。
オペレーション215において、アドレス割り当てがイネーブルされたモジュールが存在するかが判断される。例えば、CMU104は、全てのモジュールにメッセージをブロードキャストして、第1設定状態120がイネーブルされているモジュールからの応答を要求してもよい。初期状態において、各モジュール102のアドレスは、初期アドレス114となっている。メッセージは、初期アドレスを有するモジュールに送信されてもよいし、当業者に明らかなように、全モジュールに対応するアドレスを使用して、全てのモジュールにメッセージをブロードキャストしてもよい。アドレス割り当てがイネーブルされたモジュールが存在する場合には、オペレーション220において、初期(デフォルト)アドレスを有しアドレス割り当てがイネーブルされたモジュールに、新しい(固有)アドレスが格納されてもよい。例えば、モジュール1は、CMU104によってモジュール1についてアドレス割り当てがイネーブルされたことに少なくとも一部基づく固有アドレスが割り当てられた第1モジュールであってもよい。
In
オペレーション225では、オペレーション220において、新たなアドレスが割り当てられたモジュールについてアドレス割り当てをディセーブルしてもよい。例えば、モジュール1に対して、CMU104は、第1設定状態120をディセーブルに設定してもよい。すなわち、CMU104は、モジュール1のアドレス割り当てがディセーブルされたことを示す信号を、モジュール1の第1設定ポートEn_Inに供給してもよい。
In
オペレーション230において、第2モジュール、例えば、モジュール2について、アドレス割り当てをイネーブルしてもよい。例えば、CMU104は、オペレーション220において新たなアドレスが割り当てられたモジュール(第1モジュール、例えば、モジュール1)にメッセージを供給して、そのモジュールの第2設定状態をイネーブルされた状態に変更してもよい。すなわち、CMU104は、新たなアドレスを有するモジュール(第1モジュール)の制御部112にメッセージを供給して、第2設定状態の値をイネーブルに設定してもよい。第2設定状態は、第1モジュールの第2設定ポートにおける出力に対応する。第2モジュールの第1設定ポートEn_Inが、(オペレーション220において新たな固有アドレスが割り当てられた)第1モジュールの第2設定ポートEn_Outに接続されると、第2モジュールの第1設定ポートEn_Inは、この値を受信する。その結果、第2モジュールにおいて、アドレス割り当てがイネーブルされる。
In
そして、プログラムフローは、再びオペレーション215に進み、アドレス割り当てがイネーブルされたモジュール102が存在するかが判断される。バス106を介してCMU104接続されたモジュールのそれぞれに、固有アドレスが割り当てられるまで、オペレーション215、220、225及び230を繰り返してもよい。
The program flow then proceeds again to
例えば、図1及び図2に示したアドレス割り当てを、次のように進めてもよい。まず初めに、モジュール102それぞれについてアドレス割り当てをディセーブルし、モジュール102それぞれと関連付けられた識別子を、初期アドレス114としてもよい。CMU104は、アドレス割り当てをイネーブルすることを表す信号を、モジュール1の第1設定ポートEn_Inに供給することにより、モジュールに1についてアドレス割り当てをイネーブルしてもよい。そして、CMUは、新たな固有アドレスを、モジュール1の制御部112に供給して、制御部112は、例えば、CMU104からのメッセージに応答して、メモリ116に新たな固有アドレス118を格納してよい。制御部112は、新たなアドレスを、モジュール1の識別子として認識するように構成されていてもよい。CMU104は、例えば、新たなアドレスを有するモジュール、すなわち、モジュール1に向けたメッセージを送信することにより、モジュール1ついてアドレス割り当てをディセーブルしてもよい。そして、CMUは、第2モジュールについてのアドレス割り当てをイネーブルするべく、モジュール1にメッセージを送信する。モジュール1は、例えば、CMU104からのメッセージに基づいて、モジュール2に対するアドレス割り当てをイネーブルする。メッセージに応答して、モジュール1の制御部112は、モジュール1の第2設定状態をイネーブルに変更してもよく、その結果、モジュール1の第2設定ポートEn_Outがイネーブルされていることを示す値が設定され、モジュール2の第1設定ポートEn_Inがイネーブルされていることを示す値が設定される。そして、CMUは、モジュール2の制御部112に、新たな固有アドレスを供給してもよい。モジュール2の制御部112は、モジュール2の第1設定状態に対応するモジュール2の第1設定ポートEn_Inにおけるイネーブルを示す値に少なくとも一部基づいて、メモリ116に新たなアドレス118を格納してもよい。制御部112は、新たなアドレスを、モジュール2に対する識別子として認識するように設定されてもよい。そして、CMU104は、例えば、モジュール1の固有アドレスを使用してモジュール1にメッセージを送信することによって、モジュール2についてアドレス割り当てをディセーブルしてもよく、モジュール1の第2設定状態をディセーブルにする。バス106を介してCMUに接続されたモジュールのそれぞれに新たなアドレスが割り当てられるまで、このプロセスを繰り返してもよい。このようにして、本明細書に記載するように、新たな固有アドレスを、バス及び少なくとも1つの別のモジュールに接続された複数のモジュールに割り当ててもよい。
For example, the address assignment shown in FIGS. 1 and 2 may proceed as follows. First, address assignment for each
図2に戻り、バス106及びCMU104に初期状態で接続されているモジュールのそれぞれに新たな固有アドレスが割り当てられた後、オペレーション250において、更なる別の新しいモジュールがバス106に接続されたか否かが判断される。新たなモジュールが検出された場合には、オペレーション225においてアドレスが新たなモジュールに割り当てられてもよい。例えば、新たなモジュールは、バス106及びモジュールnと接続されていてもよい。モジュールnは、オペレーション215、220、225及び230の間に、アドレスが割り当てられる最後のモジュールとして理解されてもよい。すなわち、モジュールnの第2設定ポートEn_Outは、新しいモジュールの第1設定ポートEn_Inに接続されてもよい。モジュールnのアドレスは、CMU104に知られており、新しいモジュールのアドレスは初期アドレスであってもよい。そして、CMUは、メッセージをモジュールnに送信し、別のモジュールについてアドレス割り当てをイネーブルしてもよい。モジュールnは、例えば、CMU104からのメッセージに基づいて、新たなモジュールにおけるアドレス割り当てをイネーブルしてもよい。CMU104は、メッセージを、初期アドレスを有する新たなモジュールに供給し、アドレス割り当てをイネーブルして、新しいアドレスを格納してもよい。そして、新たなモジュールは、CMU104及びモジュールnの第2設定状態に対応する新たなモジュールの第1設定状態に少なくとも一部基づいて、新しいアドレスを格納してもよい。プログラムフローは、オペレーション250に戻り、別の新たなモジュールがバス106に接続されたか否かを判断する。
Returning to FIG. 2, after a new unique address has been assigned to each of the modules initially connected to the
好ましくは、それぞれ初期アドレスを有する一般的なモジュールが製造される。各モジュールに固有アドレスが割り当てられる前に、これらのモジュールが、バスを介して、CMU及び互いに接続されてもよい。そして、固有アドレスを、モジュールそれぞれに割り当ててもよい。その後、新たなモジュールが、バス及び別のモジュールに接続されてもよい。そして、固有アドレスが新たなモジュールそれぞれにも割り当てられて、"ホットスワップ"可能なモジュールを提供することができる。 Preferably, generic modules each having an initial address are manufactured. Before each module is assigned a unique address, these modules may be connected to the CMU and each other via a bus. A unique address may be assigned to each module. A new module may then be connected to the bus and another module. A unique address can also be assigned to each new module to provide a “hot swappable” module.
図2には、幾つかの実施形態に係るオペレーションの例が示されているが、別の実施形態では、図2に示されたオペレーションの全てが必ずしも必要ではない。本明細書では、本開示のその他の実施形態は、図2に示されたオペレーションのサブコンビネーション及び/又は更なるオペレーションを含むことも考えられている。したがって、1つの図面に示されていないオペレーション及び/又は特徴を対象とする請求項も、本開示の範囲及び内容に含まれる。 Although FIG. 2 illustrates example operations according to some embodiments, in other embodiments, not all of the operations illustrated in FIG. 2 are necessary. As used herein, other embodiments of the present disclosure are also contemplated to include sub-combinations of operations and / or further operations illustrated in FIG. Thus, claims directed to operations and / or features not shown in one drawing are also within the scope and content of this disclosure.
メモリ116は、半導体ファームウェアメモリ、プログラム可能メモリ、不揮発性メモリ、リードオンリーメモリ、電気的プログラム可能メモリ、ランダムアクセスメモリ、フラッシュメモリ、磁気ディスクメモリ、及び/又は光ディスクのようなメモリを1以上含んでもよい。さらに又はこれに替えて、メモリ116は、別の及び/又は後に開発された種類のコンピュータ可読メモリを含んでもよい。 The memory 116 may include one or more memories such as semiconductor firmware memory, programmable memory, non-volatile memory, read only memory, electrically programmable memory, random access memory, flash memory, magnetic disk memory, and / or optical disk. Good. Additionally or alternatively, the memory 116 may include other and / or later developed types of computer readable memory.
本明細書に記載される方法の実施形態は、プロセス及び/又はその他のプログラム可能デバイスを使用して実装されてもよい。この点において、本明細書に記載された方法は、1以上のプロセッサによって実行されると方法を実行する命令が格納される有形コンピュータ読み出し可能媒体に上に実装されてもよい。記憶媒体としては、あらゆる種類の有形媒体を含んでもよく、フロッピー(登録商標)ディスク、光ディスク、コンパクトディスク・リードオンリーメモリ(CD−ROM)、書き換え可能コンパクトディスク(CD−RW)、光磁気ディスクのようなあらゆる種類のディスク、リードオンリーメモリ(ROM)、ダイナミックRAM及びスタティックRAMのようなランダムアクセスメモリ(RAM)、消去可能プログラム可能リードオンリーメモリ(EPROM)、電気的消去可能ROM(EEPROM)、フラッシュメモリを含む半導体デバイス、磁気カード又は光学カード、その他電気的命令を格納するのに好適なあらゆる種類の媒体を含む。 The method embodiments described herein may be implemented using processes and / or other programmable devices. In this regard, the methods described herein may be implemented on a tangible computer readable medium that stores instructions that, when executed by one or more processors, perform the methods. The storage medium may include all kinds of tangible media, such as floppy (registered trademark) disk, optical disk, compact disk / read only memory (CD-ROM), rewritable compact disk (CD-RW), and magneto-optical disk. All kinds of disks, read only memory (ROM), random access memory (RAM) such as dynamic RAM and static RAM, erasable programmable read only memory (EPROM), electrically erasable ROM (EEPROM), flash Includes semiconductor devices including memory, magnetic or optical cards, and any other type of medium suitable for storing electrical instructions.
特に記載がない限り、上述の説明から明らかなように、明細書全体に渡って使用されている"オペレーション"、"処理"、"コンピューティング"、"計算"、"判断"等の言葉は、コンピュータ又はコンピューティングシステムの動作及び/又は処理を意味している、又は、そのコンピューティングシステムのレジスタ及び/又はメモリ内の物理的な量、例えば、電子的な量、で表されるデータを、そのコンピューティングシステムのレジスタメモリ、レジスタ又は情報伝送、ディスプレイ装置のようなその他の情報記憶装置内に存在する物理量で表される他の同様なデータへと、操作する及び/又は変換することを意味する。 Unless stated otherwise, as is clear from the above description, the terms “operation”, “processing”, “computing”, “calculation”, “judgment” etc. used throughout the specification are: Means the operation and / or processing of a computer or computing system, or data represented by a physical quantity, eg, an electronic quantity, in a register and / or memory of the computing system, Means to manipulate and / or convert to other similar data represented by physical quantities present in the register memory, register or information transmission of the computing system, other information storage devices such as display devices To do.
また、本明細書の実施形態で使用されている"回路"という言葉は、例えば、有線接続された回路、ブログラム可能回路、状態機械回路、及び/又はプログラム可能回路によって実行される命令を格納するファームウェア単体又はこれらの組み合わせを含んでもよい。 Also, the term “circuit” as used in the embodiments herein stores instructions executed by, for example, a wired circuit, a programmable circuit, a state machine circuit, and / or a programmable circuit. Firmware alone or a combination thereof may be included.
本明細書で使用された言葉及び表現は、限定するためでなく説明するために使用された言葉であり、このような言葉及び表現の使用において、示された及び説明された特徴(又は、その一部)の均等物を除外することを意図しておらず、特許請求の範囲内において様々な改良が可能であることは明らかである。したがって、特許請求の範囲は、これら均等物の全てを網羅することを意図していない。 The words and expressions used herein are those used for explanation and not for limitation, and in the use of such words and expressions the features shown and described (or their It is clear that some equivalents are not intended to be excluded, and that various modifications are possible within the scope of the claims. Therefore, the claims are not intended to cover all of these equivalents.
Claims (19)
前記第1モジュールは、
前記第1モジュールをバスに接続する少なくとも1つのバスポートと、
前記第1モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す入力を受信する第1設定ポートと、
第2モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す出力を提供する第2設定ポートと、
前記第1モジュールを特定する固有アドレスを格納するメモリと、
前記バスを介して中央管理ユニットと接続される制御部とを有し、
前記制御部は、前記中央管理ユニットから前記バスポートを介して前記固有アドレスを受信し、前記第1設定ポートを読み出すことで前記第1モジュールについてアドレス割り当てがイネーブルされているか判断し、前記第1モジュールについてアドレス割り当てがイネーブルされている場合には前記固有アドレスを前記メモリに格納し、第2モジュールが前記第1モジュールに接続されると、前記第2モジュールについてアドレス割り当てをイネーブル又はディセーブルし、
前記制御部は、前記第2モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す入力を受信する前記第2モジュールが有する第1設定ポートが、前記第1モジュールの前記第2設定ポートに接続されると、前記中央管理ユニットからのメッセージに少なくとも一部基づいて、前記第1モジュールの前記第2設定ポートに第2設定状態を設定することにより、前記第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする、装置。 A device comprising a first module,
The first module includes:
At least one bus port connecting the first module to a bus;
A first configuration port for receiving an input indicating whether address assignment is enabled or disabled for the first module;
A second configuration port that provides an output indicating whether address assignment is enabled or disabled for the second module;
A memory for storing a unique address identifying the first module;
A control unit connected to the central management unit via the bus,
The control unit receives the unique address from the central management unit via the bus port, and reads the first setting port to determine whether address assignment is enabled for the first module, and the first unit Storing the unique address in the memory if address assignment is enabled for the module, and enabling or disabling address assignment for the second module when a second module is connected to the first module;
The control unit receives an input indicating whether address assignment is enabled or disabled for the second module. The first setting port of the second module is the second setting port of the first module. And enabling address assignment for the second module by setting a second setting state in the second setting port of the first module based at least in part on a message from the central management unit. Or disable device.
前記第1設定状態は、アドレス割り当てがイネーブルされているかディセーブルされているかを示す前記入力に基づいている請求項1から請求項3のいずれか1つに記載の装置。 The control unit determines whether address assignment is enabled for the first module based at least in part on a first setting state of the first module;
4. The apparatus according to any one of claims 1 to 3, wherein the first configuration state is based on the input indicating whether address assignment is enabled or disabled.
前記制御部は、前記メモリに前記固有アドレスが格納されている場合には、前記固有アドレスに基づいて前記メッセージが前記第1モジュールを意図しているかを判断し、前記メモリに前記固有アドレスが格納されていない場合には、前記初期アドレスに基づいて前記メッセージが前記第1モジュールを意図しているかを判断する、請求項5に記載の装置。When the unique address is stored in the memory, the control unit determines whether the message is intended for the first module based on the unique address, and stores the unique address in the memory. 6. The apparatus of claim 5, wherein if not, the apparatus determines whether the message is intended for the first module based on the initial address.
バスに接続され、前記第2モジュールに接続された前記第1モジュールを含み、1つの初期アドレスによって特定される前記複数のモジュールについて、アドレス割り当てをディセーブルする段階と、
前記第1モジュールの前記第1設定ポートで、アドレス割り当てをイネーブルにすることを示す信号を受信することにより、前記第1モジュールについてアドレス割り当てをイネーブルする段階と、
前記バスポートを介して受信された新たなアドレスを前記第1モジュールに格納する段階と、
前記第1モジュールの前記第1設定ポートで、前記第1モジュールについてアドレス割り当てがディセーブルされることを示す入力を受信することにより、前記第1モジュールについてアドレス割り当てをディセーブルする段階と、
前記第1モジュールの前記バスポートでメッセージを受信し、前記メッセージに少なくとも一部基づいて、前記第2モジュールについてアドレス割り当てがイネーブルされるかディセーブルされるかを示す出力を、前記第1モジュールの前記第2設定ポートから前記第2モジュールの前記第1設定ポートに供給することで、前記第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする段階と
を備える方法。 A bus port, a first configuration port that receives an input indicating whether address assignment is enabled or disabled, and a second configuration port that provides an output indicating whether address assignment is enabled or disabled A method of assigning a unique address to a plurality of modules including a first module and a second module having :
It is connected to the bus, wherein the first module connected to the second module, for the plurality of modules identified by one initial address, the steps of disabling the address allocation,
Enabling address assignment for the first module by receiving a signal indicating that address assignment is enabled at the first configuration port of the first module;
Storing a new address received via the bus port in the first module;
Disabling address assignment for the first module by receiving an input indicating that address assignment is disabled for the first module at the first configuration port of the first module ;
Receiving a message at the bus port of the first module and, based at least in part on the message, an output indicating whether address assignment is enabled or disabled for the second module; Enabling or disabling address assignment for the second module by supplying from the second configuration port to the first configuration port of the second module.
前記第1モジュールは、
前記第1モジュールを前記バスに接続する少なくとも1つのバスポートと、
前記第1モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す入力を受信する第1設定ポートと、
前記第2モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す出力を供給する第2設定ポートと、
前記第1モジュールを特定する固有アドレスを格納するメモリと、
前記少なくとも1つのバスポートを介して前記固有アドレスを受信し、前記第1設定ポートを読み出すことで前記第1モジュールについてアドレス割り当てがイネーブルされているかを判断し、前記第1モジュールについてアドレス割り当てがイネーブルされている場合に、前記固有アドレスを前記メモリに格納し、前記第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする制御部と、
前記バスと接続され、前記制御部に前記固有アドレスを供給し、前記制御部に、前記第2モジュールについてアドレス割り当てをイネーブル又はディセーブルさせるメッセージを前記制御部に供給する中央管理ユニットとを有し、
前記制御部は、前記第2モジュールについてアドレス割り当てがイネーブルされているかディセーブルされているかを示す入力を受信する前記第2モジュールが有する第1設定ポートが、前記第1モジュールの前記第2設定ポートに接続されると、前記中央管理ユニットからの前記メッセージに少なくとも一部基づいて、前記第1モジュールの前記第2設定ポートに第2設定状態を設定することにより、前記第2モジュールについてアドレス割り当てをイネーブル又はディセーブルする、システム。 A system comprising a first module connected to a second module and comprising a plurality of modules connected to a bus,
The first module includes:
At least one bus port connecting the first module to the bus;
A first configuration port for receiving an input indicating whether address assignment is enabled or disabled for the first module;
A second configuration port that provides an output indicating whether address assignment is enabled or disabled for the second module;
A memory for storing a unique address identifying the first module;
Receiving the unique address via the at least one bus port and reading the first configuration port to determine whether address assignment is enabled for the first module and enabling address assignment for the first module A controller that stores the unique address in the memory and enables or disables address assignment for the second module,
A central management unit that is connected to the bus, supplies the unique address to the control unit, and supplies a message to the control unit to enable or disable address assignment for the second module; ,
The control unit receives an input indicating whether address assignment is enabled or disabled for the second module. The first setting port of the second module is the second setting port of the first module. When connected to, based at least in part on the message from the central management unit, by setting the second setting state to the second set port of the first module, the address assignment for the second module System to enable or disable.
前記中央管理ユニットは更に、前記新たなモジュールを検出する請求項12に記載のシステム。 A new module connected to the bus and one of the plurality of modules;
The system of claim 12 , wherein the central management unit further detects the new module.
前記中央管理ユニットは更に、前記新たなモジュールに前記新たな固有アドレスを供給し、
前記新たなモジュールにおいてアドレス割り当てがイネーブルされた場合に、前記新たなモジュールは、前記新たな固有アドレスを受信し格納する請求項13または請求項14に記載のシステム。 The central management unit sends a message to the one module to enable or disable address assignment in the new module to the one module;
The central management unit further provides the new unique address to the new module;
15. A system according to claim 13 or claim 14 , wherein when new address assignment is enabled in the new module, the new module receives and stores the new unique address.
前記第1設定状態は、アドレス割り当てがイネーブルされているかディセーブルされているかを示す前記入力に基づく請求項12から請求項17のいずれか1つに記載のシステム。 The control unit determines whether address assignment is enabled or disabled for the first module based at least in part on a first setting state in the first module;
18. A system according to any one of claims 12 to 17, wherein the first configuration state is based on the input indicating whether address assignment is enabled or disabled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169922A JP5458312B2 (en) | 2011-08-03 | 2011-08-03 | Intelligent bus address self-configuration in multi-module systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169922A JP5458312B2 (en) | 2011-08-03 | 2011-08-03 | Intelligent bus address self-configuration in multi-module systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013034144A JP2013034144A (en) | 2013-02-14 |
JP5458312B2 true JP5458312B2 (en) | 2014-04-02 |
Family
ID=47789635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011169922A Active JP5458312B2 (en) | 2011-08-03 | 2011-08-03 | Intelligent bus address self-configuration in multi-module systems |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5458312B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105988404B (en) * | 2016-06-30 | 2018-12-04 | 深圳市优必选科技有限公司 | A kind of servomechanism control system |
JP6482606B2 (en) * | 2016-06-30 | 2019-03-13 | 深セン市優必選科技有限公司 | Servo actuator ID setting method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04242339A (en) * | 1991-01-16 | 1992-08-31 | Omron Corp | Slave set unit for 1:n serial communication system |
JPH1091219A (en) * | 1996-09-13 | 1998-04-10 | Ckd Corp | Detection data fetching system and sensor device |
JP2005277913A (en) * | 2004-03-25 | 2005-10-06 | Auto Network Gijutsu Kenkyusho:Kk | Connector apparatus with control function, and method and device for setting address |
JP2007126055A (en) * | 2005-11-04 | 2007-05-24 | Denso Corp | Id information writing in method |
JP5476956B2 (en) * | 2009-12-07 | 2014-04-23 | 株式会社オートネットワーク技術研究所 | Communication system and communication method |
-
2011
- 2011-08-03 JP JP2011169922A patent/JP5458312B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013034144A (en) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2388960B1 (en) | Intelligent bus address self-configuration in a multi-module system | |
US8700814B2 (en) | Intelligent bus address self-configuration in a multi-module system | |
US8856392B2 (en) | Dividing a port into smaller ports | |
CN104767838B (en) | Micro server, method of assigning MAC address, and computer-readable recording medium | |
US9063655B2 (en) | Multi-level port expansion for port multipliers | |
WO1999060479A1 (en) | Single and multiple channel memory detection and sizing | |
CN101384985A (en) | Sas zone group permission table version identifiers | |
US10409737B2 (en) | Apparatus, system, and method for positionally aware device management bus address assignment | |
CN112637371B (en) | Node address determination method and device, electronic equipment and storage medium | |
US20200195469A1 (en) | Management component transport protocol (mctp) support for multiple bus segment groups | |
CN103098039A (en) | High-speed peripheral-device interconnected-bus port configuration method and apparatus | |
US20230315653A1 (en) | Network device configuration based on slave device type | |
CN103412838B (en) | A kind of expanding system, communication means, address configuration method, equipment and device | |
CN103701881A (en) | Virtual hotplug system for supporting input/output (I/O) function dynamic distribution and working method thereof | |
CN104899177A (en) | I2C (inter-integrated circuit) equipment control method and system | |
JP5458312B2 (en) | Intelligent bus address self-configuration in multi-module systems | |
US7827333B1 (en) | System and method for determining a bus address on an add-in card | |
CN111258763B (en) | Server system and control method and device thereof | |
CN104104594A (en) | Methods of transmitting and receiving protocol message of VSU, devices and system | |
EP2725499A1 (en) | Method for assigning dynamically an identifier to a slave device in I2C data bus | |
CN103516800A (en) | Server system and operation system starting method and starting management node of server system | |
CN106547713B (en) | Address allocation method and device | |
TW201201547A (en) | Device, system and method for assigning addresses | |
CN115865866A (en) | Address allocation method and device | |
US20180181440A1 (en) | Resource allocation system, apparatus allocation controller and apparatus recognizing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5458312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |