JP5450500B2 - Oscillator for AC meter test power supply - Google Patents

Oscillator for AC meter test power supply Download PDF

Info

Publication number
JP5450500B2
JP5450500B2 JP2011094148A JP2011094148A JP5450500B2 JP 5450500 B2 JP5450500 B2 JP 5450500B2 JP 2011094148 A JP2011094148 A JP 2011094148A JP 2011094148 A JP2011094148 A JP 2011094148A JP 5450500 B2 JP5450500 B2 JP 5450500B2
Authority
JP
Japan
Prior art keywords
waveform
information
voltage
correction
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011094148A
Other languages
Japanese (ja)
Other versions
JP2012225798A (en
Inventor
山 卓 宏 土
川 貴 司 小
Original Assignee
日本電気計器検定所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気計器検定所 filed Critical 日本電気計器検定所
Priority to JP2011094148A priority Critical patent/JP5450500B2/en
Publication of JP2012225798A publication Critical patent/JP2012225798A/en
Application granted granted Critical
Publication of JP5450500B2 publication Critical patent/JP5450500B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、交流計器試験電源用発振装置に係わり、とくに電力量計を試験するための電源に用いる発振装置に関する。   The present invention relates to an oscillation device for an AC meter test power source, and more particularly to an oscillation device used as a power source for testing a watt-hour meter.

例えば電力量計は、所定期間使用したとき検定を受けることが義務付けられており、所定の検定がなされる。検定すべき電力量計の数は膨大であるから、ある数を纏めて検定するのが通例であり、虚負荷試験により検定を行なう。   For example, a watt-hour meter is obliged to undergo a verification when it is used for a predetermined period, and a predetermined verification is made. Since the number of watt-hour meters to be verified is enormous, it is customary to verify a certain number together, and the verification is performed by an imaginary load test.

これは、図4に示されるように、電力量計の電流コイルCiと電圧コイルCvとを分離し、電流コイルCiを直列接続して虚負荷電源の電流源から通電し、かつ並列接続された電圧コイルCvに電圧源から電圧を与えることにより試験を行うものである。図4(a)は電力量計が1台の場合、図4(b)は2台の場合の接続図である。   As shown in FIG. 4, the current coil Ci and the voltage coil Cv of the watt hour meter are separated, the current coil Ci is connected in series, energized from the current source of the imaginary load power source, and connected in parallel. The test is performed by applying a voltage from a voltage source to the voltage coil Cv. FIG. 4A is a connection diagram in the case where there is one watt-hour meter, and FIG.

この試験をするには、電力量計中で電圧コイルCvに接続されている電流コイルCiを電圧コイルCvから切り離し、また電流コイルCi同士を直接接続してから通電する必要がある。   In order to perform this test, it is necessary to disconnect the current coil Ci connected to the voltage coil Cv in the watt hour meter from the voltage coil Cv, and to connect the current coils Ci directly before energization.

図5は、従来の虚負荷電源装置の構成を示すブロック図である。演算装置11と組み合わされた発振器12から電圧信号vを電圧増幅器13に、電流信号iを電圧電流変換増幅器14に与え、これら両増幅器13,14の出力を電力量計Xに供給して電圧測定値V、電流測定値Iを得る。これら電圧Vおよび電流Iを電力計16に与えて電力値を取り出し、演算装置11に帰還して発振器12を制御する。   FIG. 5 is a block diagram showing a configuration of a conventional imaginary load power supply apparatus. The voltage signal v is supplied from the oscillator 12 combined with the arithmetic unit 11 to the voltage amplifier 13 and the current signal i is supplied to the voltage-current conversion amplifier 14, and the outputs of both amplifiers 13 and 14 are supplied to the watt-hour meter X to measure the voltage. A value V and a current measurement value I are obtained. The voltage V and current I are supplied to the wattmeter 16 to extract the power value, and the feedback is returned to the arithmetic unit 11 to control the oscillator 12.

この際、電力計16は、与えられた電圧測定値V、電流測定値Iを積分して平均化し、得た値を帰還信号として演算装置11に与える。このため、制御動作はある遅れを以って行なわれる。   At this time, the wattmeter 16 integrates and averages the given voltage measurement value V and current measurement value I, and gives the obtained value to the arithmetic unit 11 as a feedback signal. For this reason, the control operation is performed with a certain delay.

特開平10-285982号公報Japanese Patent Laid-Open No. 10-285982 特開2000-278987号公報JP 2000-278987 A

上述のように、虚負荷電源装置10は、発振器12の信号を電圧増幅器13および電圧電流変換増幅器14により増幅して出力する電圧源および電流源を構成する。この出力は、検出器により実効値および位相角を検出し、演算装置11を介して発振器12の振幅および位相角を発振器12に帰還制御することで設定精度を補償している。   As described above, the imaginary load power supply device 10 constitutes a voltage source and a current source that amplify and output the signal of the oscillator 12 by the voltage amplifier 13 and the voltage-current conversion amplifier 14. For this output, the effective value and phase angle are detected by a detector, and the setting accuracy is compensated by feedback control of the amplitude and phase angle of the oscillator 12 to the oscillator 12 via the arithmetic unit 11.

この補償を確実に行なうには、検出器として高価な電圧計、電流計、電力計を用いる必要があり、コスト的な問題がある。また、帰還制御は波形ひずみを補償するには応答速度が不十分であり、その結果ひずみの多い波形を出力している。   In order to reliably perform this compensation, it is necessary to use an expensive voltmeter, ammeter, and wattmeter as a detector, which causes a cost problem. Further, the feedback control has an insufficient response speed to compensate for the waveform distortion, and as a result, a waveform with much distortion is output.

本発明は上述の点を考慮してなされたもので、波形ひずみを極力減少した出力を供給できる電力計試験電源用発振装置を提供することを目的とする。   The present invention has been made in consideration of the above-described points, and an object thereof is to provide an oscillation device for a wattmeter test power supply capable of supplying an output with a waveform distortion reduced as much as possible.

上記目的達成のため、本発明では、
基準波形の振幅情報を記憶した基準波形メモリと、
試験されるべき計器から対象波形の所定電気角ごとの振幅情報を取り出す波形検出手段と、
前記波形検出手段から取り出した対象波形情報を前記基準波形情報と比較して差信号を検出する減算器と、
前記減算器からの差信号により前記基準波形情報を修正するための修正情報を記憶する補正波形メモリと、
前記基準波形メモリからの基準波形情報を前記補正波形メモリからの修正情報により修正して出力情報を形成する加算器とをそなえ、
前記出力情報に基づく出力を形成することを特徴とする交流計器試験電源用発振装置、
を提供する。
In order to achieve the above object, in the present invention,
A reference waveform memory storing amplitude information of the reference waveform;
Waveform detection means for extracting amplitude information for each predetermined electrical angle of the target waveform from the meter to be tested;
A subtractor for detecting a difference signal by comparing the target waveform information extracted from the waveform detection means with the reference waveform information;
A correction waveform memory for storing correction information for correcting the reference waveform information by a difference signal from the subtractor;
An adder that corrects the reference waveform information from the reference waveform memory with the correction information from the correction waveform memory to form output information;
An oscillator for an AC meter test power supply, characterized by forming an output based on the output information,
I will provide a.

本発明は上述のように、計器を検定するにつき対象計器から対象波形の所定電気角ごとの振幅情報を取り出して基準波形情報と比較して得た差分を補償し出力を形成するようにしたため、いわゆる瞬時補正された波形出力を形成することができる。   As described above, since the present invention compensates for the difference obtained by extracting the amplitude information for each predetermined electrical angle of the target waveform from the target meter and comparing it with the reference waveform information when the meter is verified, an output is formed. A so-called instantaneously corrected waveform output can be formed.

本発明の一実施例の基本構成を示す説明図。Explanatory drawing which shows the basic composition of one Example of this invention. 図1に示した実施例の構成要素を示すブロック図。The block diagram which shows the component of the Example shown in FIG. 図3(a)、(b)は本発明の2つの実施例を示すブロック図。3A and 3B are block diagrams showing two embodiments of the present invention. 従来の虚負荷電源装置の構成を示すブロック図。The block diagram which shows the structure of the conventional imaginary load power supply device. 図5(a)、(b)は、交流電力量計を検定する際に用いる虚負荷電源装置の構成を示す結線図。FIGS. 5A and 5B are connection diagrams showing the configuration of an imaginary load power supply device used when validating an AC watt-hour meter.

以下、添付図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the accompanying drawings.

図1は、本発明の基本概念を示している。すなわち、測定されるべき電力量計Xに与えられる電圧V、電流Iが遅れ動作を伴った何らかの要素を経ることなく発振器100に帰還され、発振器100の出力vが電圧増幅器200に、同じくiが電圧電流変換増幅器300に与えられて電力量計Xに供給される。   FIG. 1 shows the basic concept of the present invention. That is, the voltage V and current I applied to the watt-hour meter X to be measured are fed back to the oscillator 100 without passing through some element accompanied by a delayed operation, and the output v of the oscillator 100 is sent to the voltage amplifier 200 and i The voltage / current conversion amplifier 300 is supplied to the watt-hour meter X.

このため、発振器100は電圧V、電流Iを遅れなく受け取り、その出力v,iを形成して電圧増幅器200、電圧電流変換増幅器300に与える。   Therefore, the oscillator 100 receives the voltage V and the current I without delay, forms the outputs v and i, and supplies them to the voltage amplifier 200 and the voltage / current conversion amplifier 300.

図2は、図1に示した試験電源を構成する要素を示すために、実際に用いられる要素群とそれらを結ぶ線とを描いた説明図である。この装置は、切換器101が組み合わされた波形メモリ付きPLD102としての発振器100、D/A変換器201,301およびA/D変換器202,302、および装置各部にサンプリング・クロック信号を与えるクロック発生器CLKにより構成される。   FIG. 2 is an explanatory diagram depicting element groups actually used and lines connecting them in order to show elements constituting the test power source shown in FIG. This apparatus includes an oscillator 100 as a PLD 102 with a waveform memory combined with a switch 101, D / A converters 201 and 301, A / D converters 202 and 302, and clock generation for supplying a sampling clock signal to each part of the apparatus. It is constituted by a device CLK.

切換器101は、発振器100の形成する出力周波数を選択するもので、例えば50Hz、60Hzの選択を行なう。波形メモリ付きPLD102は、切換器101により選択された一方の周波数、例えば50Hzの正弦波信号を形成しD/A変換器201,301を介して被検電力量計Xに電圧Vout、電流Ioutとして与える。   The switch 101 selects the output frequency formed by the oscillator 100 and selects, for example, 50 Hz or 60 Hz. The PLD 102 with a waveform memory forms a sine wave signal of one frequency selected by the switch 101, for example, 50 Hz, and supplies the voltage Vout and current Iout to the watthour meter X via the D / A converters 201 and 301. give.

被検電力量計Xで所定電気角ごとに取り出された電圧Vin、電流Iinは、A/D変換器202,302を介して波形メモリ付きPLD102に帰還され、正弦波の波形制御に用いられる。   The voltage Vin and the current Iin taken out by the watt-hour meter X for each predetermined electrical angle are fed back to the PLD 102 with waveform memory via the A / D converters 202 and 302 and used for waveform control of the sine wave.

ここで、被検電力量計XからA/D変換器202,302への入力Vin,Iinに含まれる高次調波のうち不要なものは、ひずみ成分として除去しておくことが望ましい。それには、入力Vinにひずみ成分となる高次調波を含めておき、この入力Vinを波形メモリ付きPLD102に与えて必要な修正を行なわせることにより正弦波信号を形成する。   Here, it is desirable to remove unnecessary higher harmonics included in the inputs Vin and Iin from the power meter X to the A / D converters 202 and 302 as distortion components. For this purpose, a high-order harmonic that is a distortion component is included in the input Vin, and this input Vin is given to the PLD 102 with a waveform memory to make necessary corrections to form a sine wave signal.

この高次調波は、D/A変換器201の出力側に接続される電圧増幅器(図示せず)および電圧電流変換増幅器(図示せず)に設けられた出力変圧器および出力変流器、ならびに被検電力量計に内蔵された変成器の磁化特性に起因するものであるからほぼ第11次高調波以下のものに限られ、それよりもさらに高次の調波は無視し得る程度含まれるだけである。   This high-order harmonic is generated by a voltage amplifier (not shown) connected to the output side of the D / A converter 201 and an output transformer and output current transformer provided in the voltage-current conversion amplifier (not shown). In addition, it is caused by the magnetizing characteristics of the transformer built in the wattmeter to be tested, so it is limited to those below the 11th harmonic, and even higher harmonics are negligible. It is only done.

そのため、A/D変換器202,302の入力部には、基本波成分から第11次高調波までの信号を同一レベルで通すローパスフィルタ(図示せず)を挿入しておくとよい。なお、入力Vin中には、出力電圧Vout中に含まれるサンプリングクロック(数100kHz)が含まれているが、当然ながらこれもローパスフィルタで除去される。   Therefore, it is preferable to insert a low-pass filter (not shown) that passes signals from the fundamental wave component to the 11th harmonic at the same level at the input parts of the A / D converters 202 and 302. The input Vin includes the sampling clock (several hundreds of kHz) included in the output voltage Vout, which is naturally removed by a low-pass filter.

図3(a),(b)は、本発明の実施例としての2つの構成例を示したものであり、何れも波形メモリ付きPLDを用いるものであるが、内部接続が相違する。図2に示したクロック回路は、図示省略している。   FIGS. 3A and 3B show two configuration examples as embodiments of the present invention, both of which use a PLD with a waveform memory, but have different internal connections. The clock circuit shown in FIG. 2 is not shown.

[実施例1の構成]
図3(a)は、第1の実施例を示している。この実施例は、PLD102に内蔵されるプロセッサCPUの出力Vsを基準波形メモリ112に与え、基準波形メモリ112の出力を加算器114および減算器116に与える接続としている。
[Configuration of Example 1]
FIG. 3A shows the first embodiment. In this embodiment, the output Vs of the processor CPU built in the PLD 102 is supplied to the reference waveform memory 112, and the output of the reference waveform memory 112 is supplied to the adder 114 and the subtractor 116.

減算器116は、補正波形メモリ113に与えるべき偏差信号、つまり基準信号Vsと帰還信号Vinとの偏差Δv(=Vs−Vin)を形成するものであり、この偏差Δvに基づき補正波形メモリ113が修正信号ΔVoutを形成する。   The subtractor 116 forms a deviation signal to be supplied to the correction waveform memory 113, that is, a deviation Δv (= Vs−Vin) between the reference signal Vs and the feedback signal Vin. The correction waveform memory 113 is based on this deviation Δv. A correction signal ΔVout is formed.

そして、基準信号Vsを修正信号ΔVoutにより修正して出力電圧Voutが得られ、コントローラ115でデジタルデータに変換され、D/A変換器201でアナログ変換されて出力される。   Then, the reference signal Vs is corrected by the correction signal ΔVout to obtain an output voltage Vout, which is converted into digital data by the controller 115, analog-converted by the D / A converter 201, and output.

一方、入力電圧Vinは、図示しない被試験電力量計から取り出された電圧である。この入力電圧Vinは、ローパスフィルタ202Aで高次調波(例えば第12次以上の高調波)が除去されてそれより低次(第11次以下)の調波および基本波分のみがA/D変換器202に供給され、デジタル信号に変換されてコントローラ115に与えられる。   On the other hand, the input voltage Vin is a voltage extracted from a power meter to be tested (not shown). In this input voltage Vin, high-order harmonics (for example, 12th and higher harmonics) are removed by the low-pass filter 202A, and only lower-order (11th and lower) harmonics and fundamental waves are A / D. The signal is supplied to the converter 202, converted into a digital signal, and supplied to the controller 115.

[実施例2の構成]
図3(b)は、第2の実施例を示している。この実施例は、コントローラ125の帰還信号出力VinをCPU121に与えて、CPU121の内部で基準電圧Vsから帰還信号Vinを減算して偏差Δvを形成し、補正波形メモリ123に与えるようにしている。つまり、図3(a)における減算器116をCPU121内に取り込んだ構成としている。
[Configuration of Example 2]
FIG. 3B shows a second embodiment. In this embodiment, the feedback signal output Vin of the controller 125 is given to the CPU 121, and the deviation signal Δv is formed by subtracting the feedback signal Vin from the reference voltage Vs inside the CPU 121, and is given to the correction waveform memory 123. That is, the subtracter 116 in FIG. 3A is incorporated in the CPU 121.

[動作]
図3(a),(b)に示した回路は、何れもサンプリング・クロックの周波数で定まる所定電気角ごとに振幅制御した出力を形成する。すなわち、コントローラ115,125が、A/D変換器202から所定電気角ごとに逐時的な振幅データ(DATA)を得て逐時的に変化する振幅出力Vinを出力する。
[Operation]
Each of the circuits shown in FIGS. 3A and 3B forms an output whose amplitude is controlled for each predetermined electrical angle determined by the frequency of the sampling clock. That is, the controllers 115 and 125 obtain the amplitude data (DATA) from the A / D converter 202 every predetermined electrical angle and output the amplitude output Vin that changes every time.

この結果、コントローラ115,125の出力(DATA)は、所定電気角ごとに変化し、D/A変換器201の出力Voutが所定電気角ごとに逐時変化する。   As a result, the outputs (DATA) of the controllers 115 and 125 change every predetermined electrical angle, and the output Vout of the D / A converter 201 changes every time the predetermined electrical angle.

所定電気角は、小さく選ぶほど逐時制御性が増し、より精密な波形制御ができる。例えば所定電気角を1度とすれば、1Hzの波形が360個/秒に時分割される。   As the predetermined electrical angle is selected to be smaller, the controllability at every moment increases and more precise waveform control can be performed. For example, if the predetermined electrical angle is 1 degree, a 1 Hz waveform is time-divided into 360 pieces / second.

これは、1/360秒ごとに振幅制御する速応制御となり、正確な正弦波を得ることができる。したがって、電気角を所望波形の実現のために必要な程度の値に設定することにより高い精度の波形制御が実現できる。   This is rapid response control in which the amplitude is controlled every 1/360 seconds, and an accurate sine wave can be obtained. Therefore, highly accurate waveform control can be realized by setting the electrical angle to a value necessary for realizing the desired waveform.

10 虚負荷電源装置、11 演算装置、12 発振器、13 電圧増幅器、
14 電圧電流変換増幅器、15 変流器、16 電力計、100 発振器、
101 切換器、102 PLD、111,121 CPU、
112,122 基準波形メモリ、113,123 補正波形メモリ、
114,124 加算器、115,125 コントローラ、116 減算器、
200 電圧増幅器、201,301 D/A変換器、
202,302 A/D変換器、300 電圧電流変換増幅器、
CLK クロック発生器。
10 virtual load power supply device, 11 arithmetic device, 12 oscillator, 13 voltage amplifier,
14 voltage-current conversion amplifier, 15 current transformer, 16 wattmeter, 100 oscillator,
101 switcher, 102 PLD, 111, 121 CPU,
112, 122 reference waveform memory, 113, 123 correction waveform memory,
114, 124 adder, 115, 125 controller, 116 subtractor,
200 voltage amplifier, 201, 301 D / A converter,
202, 302 A / D converter, 300 voltage-current conversion amplifier,
CLK Clock generator.

Vs 電圧基準波形、Vin 入力電圧、Δv 偏差、ΔVout 出力信号、
Vout 出力電圧。
Vs voltage reference waveform, Vin input voltage, Δv deviation, ΔVout output signal,
Vout output voltage.

Claims (3)

基準波形の振幅情報を記憶した基準波形メモリと、
試験されるべき計器から対象波形の所定電気角ごとの振幅情報を取り出す波形検出手段と、
前記波形検出手段から取り出した対象波形情報を前記基準波形情報と比較して差信号を検出する減算器と、
前記減算器からの差信号により前記基準波形情報を修正するための修正情報を記憶する補正波形メモリと、
前記基準波形メモリからの基準波形情報を前記補正波形メモリからの修正情報により修正して出力情報を形成する加算器とをそなえ、
前記出力情報に基づく出力を形成する交流計器試験電源用発振装置。
A reference waveform memory storing amplitude information of the reference waveform;
Waveform detection means for extracting amplitude information for each predetermined electrical angle of the target waveform from the meter to be tested;
A subtractor for detecting a difference signal by comparing the target waveform information extracted from the waveform detection means with the reference waveform information;
A correction waveform memory for storing correction information for correcting the reference waveform information by a difference signal from the subtractor;
An adder that corrects the reference waveform information from the reference waveform memory with the correction information from the correction waveform memory to form output information;
An oscillation device for an AC meter test power source that forms an output based on the output information.
請求項1記載の交流計器試験電源用発振装置において、
前記基準波形メモリ、前記減算器、前記補正波形メモリおよび前記加算器は、プログラマブル・ロジック・デバイスにより構成されたことを特徴とする交流計器試験電源用発振装置。
In the oscillation device for an AC meter test power source according to claim 1,
The reference waveform memory, the subtractor, the correction waveform memory, and the adder are configured by a programmable logic device.
請求項1記載の交流計器試験電源用発振装置において、In the oscillation device for an AC meter test power source according to claim 1,
前記波形検出手段の入力側に、基本波成分から所定次高調波までの信号を通The signal from the fundamental wave component to the predetermined harmonic is passed to the input side of the waveform detection means.
すローパスフィルタを設けたことを特徴とする交流計器試験電源用発振装置。An oscillation device for an AC meter test power supply characterized by providing a low-pass filter.
JP2011094148A 2011-04-20 2011-04-20 Oscillator for AC meter test power supply Active JP5450500B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011094148A JP5450500B2 (en) 2011-04-20 2011-04-20 Oscillator for AC meter test power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011094148A JP5450500B2 (en) 2011-04-20 2011-04-20 Oscillator for AC meter test power supply

Publications (2)

Publication Number Publication Date
JP2012225798A JP2012225798A (en) 2012-11-15
JP5450500B2 true JP5450500B2 (en) 2014-03-26

Family

ID=47276125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011094148A Active JP5450500B2 (en) 2011-04-20 2011-04-20 Oscillator for AC meter test power supply

Country Status (1)

Country Link
JP (1) JP5450500B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102928811A (en) * 2012-11-21 2013-02-13 湖南省电力公司科学研究院 Electric energy meter on-site detecting system based on optical fiber communication
CN110297206B (en) * 2019-06-06 2021-06-25 国网浙江省电力有限公司营销服务中心 Three-phase electric energy meter calibrating device power source based on IR46 standard
CN112858771B (en) * 2021-04-13 2023-02-10 中国航空工业集团公司北京长城计量测试技术研究所 Distortion and pulsation signal testing method for airplane direct current 270V power supply system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943046B2 (en) * 2006-04-06 2012-05-30 日本電気計器検定所 Electricity meter testing equipment
WO2010085817A1 (en) * 2009-01-26 2010-07-29 Geneva Cleantech Inc. Methods and apparatus for power factor correction and reduction of distortion in and noise in a power supply delivery network

Also Published As

Publication number Publication date
JP2012225798A (en) 2012-11-15

Similar Documents

Publication Publication Date Title
US10132846B2 (en) Method of and apparatus for learning the phase error or timing delays within a current transducer and power measurement apparatus including current transducer error correction
JP5672369B2 (en) Determination of fault current component of differential current
US9274201B2 (en) Automatic calibration method for active and reactive power measurement
JP4727514B2 (en) Electricity meter
JP6616987B2 (en) Impedance measuring apparatus and impedance measuring method
CN109239435A (en) Electric signal measurement
JP5450500B2 (en) Oscillator for AC meter test power supply
JP5559724B2 (en) Power supply device for test apparatus and test apparatus using the same
EP2397864A1 (en) Electricity meter and method for determining a quantity
US9217766B2 (en) Apparatus and method for measuring active/reactive powers
JP5201034B2 (en) Calibration system and power measuring device
CN104749547A (en) Novel on-site power meter calibration instrument
JP6749535B2 (en) Insulation monitoring device and test current generator and test device used therefor
CN109581265B (en) Method for detecting direct current resistance of current transformer based on power error
JP2962244B2 (en) PCB passive element isolation measurement circuit
Baccigalupi et al. Low-cost prototype for the electronically compensation of current transformers
KR101220761B1 (en) An impedance and life-cycle measuring apparatus for multi channel fuel cell
JP6840618B2 (en) Transformer loss measuring device and transformer loss measuring method
JP5402622B2 (en) Inverter test apparatus and inverter test method
JP7244403B2 (en) Calibration method and derivation system
RU2687302C1 (en) Method of controlling parameters of a secondary uninterruptible power supply
JP2011085445A (en) Battery characteristics simulator
Djokić et al. Measurement of voltage, current and power at distorted waveforms
JP5455776B2 (en) Current measuring device
RU2689323C1 (en) Apparatus for monitoring parameters of a secondary uninterruptible power supply

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Ref document number: 5450500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250