JP5450409B2 - Ｆｆｔ／ｉｆｆｔクロック調整 - Google Patents

Description

本発明は、ＦＦＴ（fast Fourier transform：高速フーリエ変換）及びＩＦＦＴ（inverse fast Fourier transform：逆高速フーリエ変換）装置の設計と動作に関し、特に、排他的にではないが、クロックする周波数から起こる干渉を減らすものとして構成されたような装置に関する。

ＦＦＴとＩＦＦＴは様々な応用に広く用いられている。この様な応用の一つの例は、ＯＦＤＭ（orthogonal frequency division multiplex：直交周波数分割多重）トランシーバーにある。ＯＦＤＭは、データが一連のキャリアの間で分割されるデータ伝送方式である。各キャリアは異なる周波数を持ち、そのキャリアに乗って伝えられるべきデータは、各周波数の信号に変調される。従って、ＯＦＤＭ送信機は、各々がデータストリームにより変調された、異なるキャリア周波数の一連の信号の集合を表す送信用信号を生成しなければならない。ＯＦＤＭ受信機は、受信された集合信号から、送信機によって個々のキャリアの周波数においてその信号のコンポーネントに適用された、変調重み付け（modulation weightings）を回復しなければならない。送信機によって行われるべき計算は計算上ＩＦＦＴに等価であり、受信機によって行われるべき計算は計算上ＦＦＴに等価である。

その等価性は、一般にＯＦＤＭトランシーバーの設計に利用される。図１は、ＯＦＤＭトランシーバーの簡略化した概略図である。トランシーバーは、受信チェーン２と送信チェーン３とに接続されているアンテナ１を備える。ベースバンドセクション４は、送信および受信チェーンに接続されていて、ベースバンド処理を行う。送信チェーンは、ベースバンドセクションから送信用データを受け取り、且つ、それが用いられるべきシステムのプロトコルに適するように、符号化、インターリービング、および、それ上にコンスタレーションマッピング（シンボル生成）するような動作を行う、プリプロセッシングユニット５を備える。プリプロセッシングユニットの出力は、プリプロセッシングユニットから出力されるデータにデジタル領域でＩＦＦＴを行うＩＦＦＴユニット６に渡る。ＩＦＦＴに与えられるシンボルは、出力において各キャリア周波数の信号に適用されるべき重み付け（weightings）を表す。ＩＦＦＴの出力は、それらの重み付けされたキャリア信号の集合を表す。ＩＦＦＴの出力は、デジタル・アナログ変換器（ＤＡＣ）７によってアナログに変換され、次にミキサ８で局部発振器９からの信号と混合されて、送信用信号を作る。受信チェーンは、プリセレクトフィルタ１０と、その出力がＩ及びＱミキサ１２，１３に渡る増幅器１１とを備える。ミキサは、受信された信号を局部発振器１４からのＩ及びＱ信号と混合する。ミキサ１２，１３の出力は、フィルター１５，１６で濾過され、アナログ・デジタル変換器（ＡＤＣ）１７，１８によりデジタルに変換される。ＡＤＣの出力は、各サンプリング周期の間の各キャリアに関連付けられる重み付けを決定する、ＦＦＴユニット１９のビンをポピュレートする（populate）。それらの重み付けは、出力データに表されたシンボルを推定してそれらをベースバンドセクション４に渡す、シンボル推定器２０に渡される出力データのストリームを表す。

仕様は、多くのキャリア周波数を有するＯＦＤＭの使用を通じて広いスペクトル範囲を実現する、ＵＷＢ（ultra wideband：超広帯域無線）システムにあわせて設計される。一例は、マルチバンドＯＦＤＭアライアンス（ＭＢＯＡ）スペシャルインタレストグループ（ＳＩＧ）により発行された、マルチバンドＯＦＤＭ物理レイヤ仕様（Multiband OFDM Physical layer specification）である。このようなシステムには、１２８のキャリア周波数と、チャンネル毎の５２８ＭＨｚのバンド幅とがある。このようなシステムでは、ＦＦＴとＩＦＦＴとをクロックする最もふさわしい周波数は、５２８ＭＨｚである。というのも、これはシンボルのバンド幅だからである。ナイキスト理論は、このようなシステムの最小サンプリング周波数は、実数サンプルが用いられる時は２*５２８Ｍサンプル毎秒、または、複素数サンプルが用いられる時は１*５２８Ｍ（複素数）サンプル毎秒の何れかであることを、決定付ける。ＭＢＯＡ規格は、次に、このバンド幅が１２８点のＦＦＴに適合する１２８の等しいビンに分割されることを要求し、各ビンは５２８／１２８＝４．１２５ＭＨｚのバンド幅を有するようになる。１２８個のフィルターのフィルターバンクの様な、各々がこのバンド幅を有する１２８のビンを与える何れの処理も用いられ得るが、ＦＦＴは要求された処理を実行する非常に効果的な方法であることに留意すべきである。通常、ＦＦＴの長さ、つまりそれが処理する入力ビンの数、は２の累乗に選ばれる。というのも、そのことはゲート数に関して効率的な設計につながるからである。受信されたＯＦＤＭ信号を分解する（decomposing）ための従来のＦＦＴユニットでは、ＦＦＴは、問題のＯＦＤＭプロトコルで用いられる各キャリア周波数に対して１つの入力ビン（従って１つの出力信号）を有する。上述したように、このタイプの標準のＵＷＢシステムにおいてデコードするためのＦＦＴの場合、ＦＦＴの長さは好都合には１２８である。

単一の装置または単一の集積回路までもが１つ以上の通信プロトコルをサポートできることは、ますます一般的になっている。ＵＷＢの設備が携帯電話を含む様々な装置に組み込まれることは、予測され得る。１つの携帯電話システムはＷＣＤＭＡ／３Ｇシステムである。これは、アップリンク（uplink）信号伝達用の１９２０から１９８０ＭＨｚと、ダウンリンク（downlink）信号伝達用の２１１０から２１７０ＭＨｚとの周波数を用いる。２１１０から２１７０ＭＨｚの周波数範囲のダウンリンク信号を受信することを意図されたＷＣＤＭＡ移動器（user equipment unit）が、それのＡＤＣとＤＡＣ用に５２８ＭＨｚのクロック周波数を用いるＵＷＢトランシーバーと同一場所に配置されることになると、このことは問題を引き起こすかもしれない。５２８ＭＨｚのクロック信号の第４高調波が、ＷＣＤＭＡダウンリンク周波数範囲内の２１１２ＭＨｚに位置するかもしれない。従って、ＵＷＢのクロック信号の第４高調波がＷＣＤＭＡダウンリンク信号の受信に干渉する可能性がある。このことは、ＷＣＤＭＡダウンリンク信号の受信の特性を著しく悪化させるかもしれない。

従って、ＷＣＤＭＡダウンリンク信号の受信または送信に干渉する可能性が低減されるように、ＵＷＢ送信機および／または受信機を動作させるための都合の良いメカニズムが必要である。

本発明によれば、複数のキャリア周波数の各々におけるエネルギーによってデータシンボルが各々表される信号を処理する受信機であって、前記信号を周期的にサンプリングし、そして、対応するデジタルサンプルを生成するためのアナログ・デジタル変換器と、前記アナログ・デジタル変換器によって生成されたサンプルを受け取るための複数の入力ビンを有すると共に、前記サンプルに基づいて、サンプル周期の間の前記信号の、前記キャリア周波数を含む複数の周波数の各々における前記エネルギーを表している出力を生成するように構成された、フーリエ変換ユニットと、サンプル周期の間の前記信号に存在するシンボルを、前記フーリエ変換ユニットの前記出力に基づいて推定するためのシンボル推定器と、を備え、前記入力ビンの数はキャリア周波数の全体数より多く、且つ、各サンプル周期の間において、前記出力の数は入力ビンの数より少なく、前記出力に基づいて前記シンボル推定器がシンボル推定を行うものである、受信機が提供される。

本発明の第２の態様によれば、複数のキャリア周波数の各々におけるエネルギーによってデータシンボルが各々表される信号を生成する送信機であって、対応するキャリア周波数における所望の出力信号の前記エネルギーを各々が表すエネルギーデータを生成するためのシンボル生成器と、前記エネルギーデータの対応している一つを各々が受け取るための複数の入力ビンを有すると共に、前記エネルギーデータの内容に基づいて、前記エネルギーデータにより示される前記複数のキャリア周波数の各々における前記エネルギーを有する信号の時間間隔（time-spaced）値を表す出力を生成するように構成された、逆フーリエ変換ユニットと、前記出力を受け取ると共に、それらを処理することで対応するアナログ信号を生成するデジタル・アナログ変換器と、を備え、前記入力ビンの数はキャリア周波数の全体数より多く、且つ、各サンプル周期の間において、前記シンボル生成器により生成される前記エネルギーデータの数は入力ビンの数より少ない、送信機が提供される。

前記フーリエ変換ユニットは高速フーリエ変換ユニットであり得る。

前記フーリエ変換ユニットにより生成されるサンプル周期の間の出力の数は、入力ビンの数に等しい。前記出力のいくつかは廃棄され得る。廃棄される前記出力は、サンプル周期の間の前記信号の、キャリア周波数ではない周波数における前記エネルギーを表す出力であり得る。

前記信号は直交周波数分割多重（ＯＦＤＭ）信号であり得る。

前記信号は、受信された無線信号のような、受信された信号のダウンコンバージョンを含むステップにより作られて得る。

ビンの数は２の整数乗ではない数であり得る。

ビンの数と周波数チャンネルの全体数との比はａ：ｂであり得、ここでａとｂは整数であり且つａはｂで割り切れない。ビンの数と周波数チャンネルの全体数との比は９：８であり得る。

前記送信機と前記受信機は超広帯域無線規格の信号用であり得る。前記アナログ・デジタル変換器が前記信号をサンプルする前記周期は、２１１０から２１７０ＭＨｚの周波数帯のわずかな高調波を有する周波数に対応し得る。

前記送信機は前記信号をアップコンバートするアップコンバーターを備え得る。

本発明は添付の図面を参照して例として説明される。
図１は、ＵＷＢトランシーバーの簡略化した概略図である。 図２は、別のＵＷＢトランシーバーの簡略化した概略図である。

図２のトランシーバーは、概して図１のものに類似している。しかし、図２のトランシーバーでは、ＦＦＴの長さが異なる。図２のトランシーバーでは、ＦＦＴの長さは、２１１２ＭＨｚ又はその近くに大きな高調波を有しないクロックによりそれが好都合にクロックされ得るように選択されている。

図２のトランシーバーの基本的なアーキテクチャは、図１のものに類似している。それは、受信チェーン３２と送信チェーン３３とに接続されているアンテナ３１を備える。ベースバンドセクション３４は、送信および受信チェーンに接続されていて、ベースバンド処理を行う。送信チェーンは、ベースバンドセクションから送信用データを受け取り、且つ、それが用いられるべきシステムのプロトコルに適するように、符号化、インターリービング、および、それ上にコンスタレーションマッピング（シンボル生成）するような動作を行う、プリプロセッシングユニット３５を備える。プリプロセッシングユニットの出力は、プリプロセッシングユニットから出力されるデータにデジタル領域でＩＦＦＴを行うＩＦＦＴユニット３６に渡る。ＩＦＦＴに与えられるシンボルは、出力において各キャリア周波数の信号に適用されるべき重み付けを表す。ＩＦＦＴの出力は、それらの重み付けされたキャリア信号の集合を表す。ＩＦＦＴの出力は、デジタル・アナログ変換器（ＤＡＣ）３７によってアナログに変換され、次にミキサ３８で局部発振器３９からの信号と混合されて、増幅して送信するための信号を作る。受信チェーンは、プリセレクトフィルタ４０と、その出力がＩ及びＱミキサ４２，４３に渡る増幅器４１とを備える。ミキサは、受信された信号を局部発振器４４からのＩ及びＱ信号と混合する。ミキサ４２，４３の出力は、フィルター４５，４６で濾過され、アナログ・デジタル変換器（ＡＤＣ）４７，４８によりデジタルに変換される。ＡＤＣの出力は、各サンプリング周期の間の各キャリアに関連付けられる重み付けを決定する、ＦＦＴユニット４９のビンをポピュレートする。それらの重み付けは、出力データに表されたシンボルを推定してそれらをベースバンドセクション４に渡す、シンボル推定器５３に渡される出力データのストリームを表す。

ＦＦＴユニット４９は、ビンとして知られる一連のデータストア（data stores）５０を備える。ビンは、ＦＦＴ処理ブロック５１への入力として機能し、それは入力に基づいて一連の出力を５２において生成する。出力は、受信されたデータにおけるシンボルを検出するシンボル検出器５３に渡される。ＦＦＴ処理ブロックの演算は、ソフトウェア及び／又はハードウェアで、任意の適した形式を取り得る。

ＦＦＴのビン５０と出力５２との数をｎに選んで、ＦＦＴユニット４９の動作は次の通りである。受信される信号のシンボル周期に対応する期間、受信された信号は各ＡＤＣ４７，４８によりｎ回サンプルされる。ＡＤＣからのデータは、サンプルをビン５０の適切なものに送るデマルチプレクサ５５に渡る。１つのシンボル周期からの全てのサンプルが取り込まれるまで、サンプルの最初の組はｎ個のビン５０の最初のものに取り込まれ、サンプルの２番目の組は２番目のビンに、などとなる。次に、ＦＦＴユニットの出力は、各出力５０から、順番にデータのストリームとして取られる。そのデータのストリームは、シンボル検出器５３に渡される。

受信された信号のＡＤＣによるサンプリングは、クロック５７により生成されたクロック信号によりトリガーされる。そのクロックはＡＤＣに固有でも良く、又は、他のクロックから得られても良く、又は、トランシーバーの他の機能と共用されるかもしれない。それは、トランシーバー内で生成され、又は、外部ソースから受け取られるかもしれない。クロック５７は、発振器を備えるかもしれず、又は、加えられた信号からクロック信号を得るための周波数分周器又は逓倍器の様な手段を単に備えるかもしれない。

クロックの周波数は、ＦＦＴユニット４９における入力ビン５０の数で割られた受信されるべきデータのシンボル周期に等しく設定される。実際的なシステムでは、各シンボル周期は、ガードインターバル（guard interval）又はサイクリックプレフィックス（cyclic prefix）により分離され得る。ガードインターバル又はサイクリックプレフィックスなどの間にＡＤＣにより取り込まれるサンプルは、デマルチプレクサ５５により廃棄される。

受信されたＯＦＤＭ信号を分解するための従来のＦＦＴユニットでは、ＦＦＴは、問題のＯＦＤＭプロトコルで用いられる各キャリア周波数用の１つの入力ビン（従って１つの出力信号）を有する。図２のシステムでは、ＦＦＴユニットは、キャリア信号に対応するそれらのもの以上の、追加のビンと、従って出力信号とを有する。キャリアがない周波数に対応する出力信号は、廃棄され、シンボル推定器に渡されない。これによってＡＤＣがクロックされる周波数を調整されるようにして、それが他の信号に干渉するのを避ける。

ＦＦＴに与えられたときのＯＦＤＭ信号は、多くのキャリア周波数の信号から構成されている。シンボル周期の間のそれら周波数の各々におけるエネルギーは、その周期の間に何のシンボルが送信されたかを推定するのに用いられる。ＦＦＴユニット４９はそれら周波数の各々に対応する出力を有し、それは適切なシンボル周期の間の信号におけるその周波数のエネルギーを表す。ここで留意すべきは、この例では受信された信号はミキサ４２，４３で局部発振器の信号と混合されるので、ＦＦＴユニットがデータを提供する周波数は、チャンネルにわたって送信される信号における対応するキャリア周波数から局部発振器の周波数だけオフセットされる。本システムでは、ＦＦＴは、入力ＯＦＤＭ信号にある周波数チャンネルよりも多くの入力ビンと出力信号とを有する。それら追加の出力信号は、入力ＯＦＤＭ信号における周波数チャンネルよりも、高い又は低い周波数を表し得る。追加の出力は、何れのＯＦＤＭチャンネルにも対応しない周波数での入力信号におけるエネルギーを表す。それらチャンネル（５９で図示されている）は、シンボル推定器５３に渡されない。

クロック周波数はＦＦＴビンと出力との数に関連付けられるので、追加のビン／出力は、クロックが干渉を引き起こさないように選択され得る。このようにして干渉を減らすことが有効であるため、ＦＦＴユニットのビンの全体数と、周波数チャンネルの数との比は、整数の因数ではないことが好ましい。さもなければ、新たなクロック周波数の単一高調波（simple harmonic）は依然として干渉周波数に位置するであろう。最も好ましくは、ＦＦＴユニットのビンの全体数と、周波数チャンネルの数との比は、９：８の様な有理比（rational fraction）である。

２の累乗である複数のビンを有するＦＦＴユニットを作ることは、比較的効率が良い。その理由のため、上述した原理に従って設計されたＦＦＴユニットは、２という因数ではない複数のビンを有するであろう。さらに、回路面積が考慮すべき事項である場合に、ＦＦＴビンの数は、得られるＦＦＴの面積を考慮して選ばれるべきである。得られるＦＦＴの面積は、ビンの数、ビンの数は２の累乗であるか、及び、用いられる処理のタイプ、を含む複数の要因に基づく。基数２の（radix 2）ＦＦＴ（つまり、そのビンの数が１２８の様な２の累乗であるＦＦＴ）に関して、必要とされる処理はおよそ7*2^7演算である。上述したタイプの１２８ビンシステムでは、一般的にクロックサイクル毎に１ポイントを処理しなければならないので、各クロックサイクルにおいて７演算が行われる必要があるであろう。これらの演算は効率のために一連の演算にパイプライン化され得、それらの各々が１つの実現では２つの複素数を受け取ること及びそれら２つの入力の複素数の和および差を出力することを含む。このようなブロックはバタフライ（butterfly）として知られている。混合基数（mixed radix）ＦＦＴに関して、長さは混合基数の積である。これは同様にパイプライン化されたブロックに分解され得る。それらのいくつかは上述したタイプの２×２バタフライブロックであり得るが、それらのいくつかは、追加の処理及び／又は追加の記憶装置と、従って追加の面積とを必要とする。

上述したものと同様な原理は、送信チェーンにおけるＤＡＣのクロック周波数を扱うのに用いられ得る。ＩＦＦＴユニットの入力ビンの数は、ＩＦＦＴユニットがＯＦＤＭチャンネルよりも多くの出力を生成するように、選択され得る。その結果、ＤＡＣは通常の場合よりも高い周波数でクロックされ得る。

ＩＦＦＴユニット３６は、複数の入力ビン６０と、出力信号のレベルを表す等しい数の出力６２を、等しく時間を空けられた時間間隔で生成する処理手段６１と、を備える。出力は、それらを１つずつＤＡＣに渡すマルチプレクサ６３に渡る。ＤＡＣは、シンボル周期（ガードインターバルまたはサイクリックプレフィックスなどを無視する）で割られた出力の数に等しい周波数でクロックされる。従来の実施では、ＩＦＦＴユニットはＯＦＤＭチャンネル数に等しい入力ビンの数を有するであろう。本設計では、それは追加のビンを有する。ＯＦＤＭチャンネルの周波数に対応するビンは、ベースバンドセクション３４により通常のようにポピュレートされる。残っているビン（６４，６５で図示されている）はゼロにセットされ、対応する周波数にエネルギーが無いことを表す。

同様な考察は、受信チェーンにおける対応する値に当てはまる様に、ＤＡＣをクロックするための周波数の選択と、ＩＦＦＴユニットにおけるビンの数とに当てはまる。従来、ＦＦＴユニットとＩＦＦＴユニットは同じ数のビンを有し、同じクロック周波数がＤＡＣ用と同様にＡＤＣ用に用いられている。トランシーバーの送信機と受信機とにおいて、又は、一般的に、並べて配置された送信機と受信機とにおいて、同じクロック周波数とビンの数とが用いられる時、変換器（ＤＡＣとＡＤＣ）を介するサンプルレートのリークから生じる干渉は、著しく削減され得る。上述のように、送信ＩＦＦＴは受信ＦＦＴよりも長い可能性があり（例えば、送信ＩＦＦＴは１３５，１４０又は１４４ポイント長い可能性がある）、送信機の追加のビンは０で駆動される可能性がある。送信用ＤＡＣで０にセットされ受信で廃棄されるこのような追加のビンの使用は、同様に、いくらかアナログフィルタリング（analogue filtering）を緩和するのに役立つ。

追加のＦＦＴビンの使用に代わるものは、ＡＤＣを増加したレートでサンプル可能にして、より少ない数のサンプルがＦＦＴに渡される、ＡＤＣとＦＦＴとの間のデジタル補間フィルター（interpolating filter）を用いることである。追加のＩＦＦＴビンの使用に代わるものは、ＤＡＣを増加したレートで動作可能にして、より少ない数のサンプルがＦＦＴにより生成される、ＩＦＦＴとＤＡＣとの間のデジタル外挿フィルター（extrapolating filter）を用いることである。

デジタルクロックは、受信されるべき信号の位相にロックされる必要があり得る。このことは複数の方法でなされ得る。例えば、遅延ロックループとマルチプレクサ、又は、適切な数の位相を有するポリフェーズフィルター、又は、ｎ倍発振器（n-times oscillator）とｎ分周回路とが用いられ得る。あるいは、追加の位相が、周波数領域補正（frequency domain correction）を用いることにより補償される可能性がある。

ＦＦＴとＩＦＦＴは、従来のＦＦＴ及びＩＦＦＴアルゴリズムを実施しても良い。ＦＦＴ及びＩＦＦＴアルゴリズムの代わりに、他のフーリエ変換及び逆フーリエ変換アルゴリズムが用いられても良い。

上述の受信機、送信機またはトランシーバーは、単一の集積回路上に都合良く実装されても良い。

このようにして、出願人は、本明細書に記載される個々の特徴を独立に開示し、これら特徴の２つ以上のどの組み合わせについても、その特徴または組み合わせは、当業者の一般知識に照らし合わせ、全体として本明細書に基づき実施され得る範囲に及び、かかる特徴または特徴の組み合わせが本明細書に記載されるどの課題を解決するかには関係なく、また、特許請求の範囲を制限するものでもない。出願人は、本発明の態様が、個々の特徴または特徴の組み合わせから成ることを示す。前述の説明から、当業者には、本発明の範囲内において種々の変形が成され得ることは明らかである。

Claims (18)

1. 複数のキャリア周波数の各々におけるエネルギーによってデータシンボルが各々表される信号を処理する超広帯域無線受信機であって、
   前記信号を周期的にサンプリングし、そして、対応するデジタルサンプルを生成するためのアナログ・デジタル変換器を備え、前記アナログ・デジタル変換器はクロック信号によってトリガーされ、
   前記アナログ・デジタル変換器によって生成されたサンプルを受け取るための複数の入力ビンを有すると共に、前記サンプルに基づいて、サンプル周期の間の前記信号の、前記キャリア周波数を含む複数の周波数の各々における前記エネルギーを表している出力を生成するように構成された、フーリエ変換ユニットであって、前記クロック信号は入力ビンの数に依存する周波数を有しており、
   サンプル周期の間の前記信号に存在するシンボルを、前記フーリエ変換ユニットの前記出力に基づいて推定するためのシンボル推定器と、を備え、
   前記入力ビンの数はキャリア周波数の全体数より多く、
   且つ、各サンプル周期の間において、前記シンボル推定器がシンボル推定を行う期間に依存する前記出力の数は入力ビンの数より少なく、前記クロック信号がＷＣＤＭＡ（登録商標）ダウンリンク信号の受信または送信に干渉することを避けるために、前記入力ビンの数が２の整数乗ではないことを特徴とする受信機。
2. 前記フーリエ変換ユニットは高速フーリエ変換ユニットである、請求項１に記載の受信機。
3. 前記フーリエ変換ユニットにより生成されるサンプル周期の間の出力の数は、入力ビンの数に等しい、請求項１または請求項２に記載の受信機。
4. サンプル周期の間の前記信号の、キャリア周波数ではない周波数における前記エネルギーを表すそれらの出力は廃棄される、請求項３に記載の受信機。
5. 前記信号は直交周波数分割多重信号である、請求項１から請求項４の何れかに記載の受信機。
6. 前記信号は、受信された信号のダウンコンバージョンを含むステップにより作られている、請求項１から請求項５の何れかに記載の受信機。
7. ビンの数と周波数チャンネルの全体数との比は整数の因数ではない、請求項１から請求項６の何れかに記載の受信機。
8. ビンの数と周波数チャンネルの全体数との比は９：８である、請求項７に記載の受信機。
9. 前記アナログ・デジタル変換器が前記信号をサンプルする前記周期は、２１１０から２１７０ＭＨｚの周波数帯のわずかな高調波を有する周波数に対応する、請求項１から請求項８の何れかに記載の受信機。
10. 複数のキャリア周波数の各々におけるエネルギーによってデータシンボルが各々表される信号を生成する超広帯域無線送信機であって、
    対応するキャリア周波数における所望の出力信号の前記エネルギーを各々が表すエネルギーデータを生成するためのシンボル生成器と、
    前記エネルギーデータの対応している一つを各々が受け取るための複数の入力ビンを有すると共に、前記エネルギーデータの内容に基づいて、前記エネルギーデータにより示される前記複数のキャリア周波数の各々における前記エネルギーを有する信号の時間間隔（time-spaced）値を表す出力を生成するように構成された、逆フーリエ変換ユニットと、
    前記出力を受け取ると共に、それらを処理することで対応するアナログ信号を生成する、クロック信号によってトリガーされるデジタル・アナログ変換器と、を備え、
    前記入力ビンの数はキャリア周波数の全体数より多く、
    且つ、各サンプル周期の間において、前記シンボル生成器により生成される前記エネルギーデータの数は入力ビンの数より少なく、
    前記クロック信号がＷＣＤＭＡダウンリンク信号の受信または送信に干渉することを避けるために、前記入力ビンの数は２の整数乗の数ではないことを特徴とする、送信機。
11. 前記逆フーリエ変換ユニットは逆高速フーリエ変換ユニットである、請求項１０に記載の送信機。
12. 前記逆フーリエ変換ユニットにより生成されるサンプル周期の間のサンプルの数は、入力ビンの数に等しい、請求項１０または請求項１１に記載の送信機。
13. サンプル周期の間の前記信号の、キャリア周波数ではない周波数における前記エネルギーを表すそれらの出力はゼロに設定されている、請求項１２に記載の送信機。
14. 前記信号は直交周波数分割多重信号である、請求項１０から請求項１３の何れかに記載の送信機。
15. 前記信号をアップコンバートするアップコンバーターを備える、請求項１０から請求項１４の何れかに記載の送信機。
16. ビンの数と周波数チャンネルの全体数との比は整数の因数ではない、請求項１０から請求項１５の何れかに記載の送信機。
17. ビンの数と周波数チャンネルの全体数との比は９：８である、請求項１６に記載の送信機。
18. 前記デジタル・アナログ変換器が前記サンプルを処理する前記周期は、２１１０から２１７０ＭＨｚの周波数帯におけるわずかな高調波を有する周波数に対応する、請求項１０から請求項１７の何れかに記載の送信機。

Images