JP5443602B2 - Photoelectric conversion element and manufacturing method thereof - Google Patents

Photoelectric conversion element and manufacturing method thereof Download PDF

Info

Publication number
JP5443602B2
JP5443602B2 JP2012518436A JP2012518436A JP5443602B2 JP 5443602 B2 JP5443602 B2 JP 5443602B2 JP 2012518436 A JP2012518436 A JP 2012518436A JP 2012518436 A JP2012518436 A JP 2012518436A JP 5443602 B2 JP5443602 B2 JP 5443602B2
Authority
JP
Japan
Prior art keywords
layer
convex
conductive layer
electrode
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012518436A
Other languages
Japanese (ja)
Other versions
JPWO2011152460A1 (en
Inventor
穂世 ブリセニョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nusola
Original Assignee
Nusola
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nusola filed Critical Nusola
Priority to JP2012518436A priority Critical patent/JP5443602B2/en
Publication of JPWO2011152460A1 publication Critical patent/JPWO2011152460A1/en
Application granted granted Critical
Publication of JP5443602B2 publication Critical patent/JP5443602B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02327Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/108Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the Schottky type

Description

本発明は、例えばフォトダイオードや太陽電池等に適用される光電変換素子及びそれを製造する方法に関し、特にショットキー効果と表面プラズモン効果とを相乗的に利用した光電変換素子及びその製造方法に関する。   The present invention relates to a photoelectric conversion element applied to, for example, a photodiode or a solar cell and a method for manufacturing the photoelectric conversion element, and more particularly to a photoelectric conversion element using the Schottky effect and the surface plasmon effect synergistically and a manufacturing method therefor.

例えば特許文献1には、表面プラズモン共鳴を利用した光電変換素子が記載されている。素子の金属層の表面に一様な周期の凹凸構造が形成されている。凹凸構造上に半導体層が積層され、更にその上に透明電極が積層されている。金属層の裏面には他の電極が積層されている。素子に光が入射すると、金属層の凹凸構造側の表面の電子が入射光と共鳴して振動し、電流が発生する。
特許文献2に記載の光電変換素子では、表面に2種以上の微粒子を設け、少なくとも2つの波長帯域で表面プラズモン共鳴を起こすようにしている。
For example, Patent Document 1 describes a photoelectric conversion element using surface plasmon resonance. An uneven structure having a uniform period is formed on the surface of the metal layer of the element. A semiconductor layer is laminated on the concavo-convex structure, and a transparent electrode is further laminated thereon. Another electrode is laminated on the back surface of the metal layer. When light is incident on the element, electrons on the surface of the metal layer on the concave-convex structure side vibrate in resonance with the incident light, and a current is generated.
In the photoelectric conversion element described in Patent Document 2, two or more kinds of fine particles are provided on the surface, and surface plasmon resonance is caused in at least two wavelength bands.

また、n型Siに厚さ数μm以上のAuを積層したショットキー型の光センサーによって可視光を検出できることが1960年代から知られている。
非特許文献1には、n型SiにCoSiを積層した光センサーによって1μm〜2μmの近赤外光を検出できることが記載されている。
非特許文献2には、p型SiGeにCoSiを積層した光センサーによって1μm〜5μmの赤外光を検出できることが記載されている。
非特許文献3には、p型SiにPtを積層した光センサーによって1μm〜6μmの赤外光を検出できることが記載されている。
非特許文献4には、SiにIrを積層した光センサーによって10μm以下の光を検出できることが記載されている。
Further, it has been known since the 1960s that visible light can be detected by a Schottky optical sensor in which Au having a thickness of several μm or more is stacked on n-type Si.
Non-Patent Document 1 describes that near-infrared light of 1 μm to 2 μm can be detected by an optical sensor in which CoSi 2 is laminated on n-type Si.
Non-Patent Document 2 describes that infrared light of 1 μm to 5 μm can be detected by an optical sensor in which CoSi 2 is laminated on p-type SiGe.
Non-Patent Document 3 describes that infrared light of 1 μm to 6 μm can be detected by an optical sensor in which Pt is stacked on p-type Si.
Non-Patent Document 4 describes that light of 10 μm or less can be detected by an optical sensor in which Ir is laminated on Si.

特開2007−073794号公報JP 2007-073794 A 特開2010−021189号公報JP 2010-021189 A

Roca,Elisenda,et al., Proceedings of SPIE-The International Society for Optical Engineering 2525(2), 456(1995)Roca, Elisenda, et al., Proceedings of SPIE-The International Society for Optical Engineering 2525 (2), 456 (1995) S.Kolondinski,et al., Proceedings of SPIE-The International Society for Optical Engineering2554, 175(1995)S. Kolondinski, et al., Proceedings of SPIE-The International Society for Optical Engineering 2554, 175 (1995) J.M.Mooney and J.Silverman, IEEE Trans.Electron DevicesED-32, 33-39(1985)J.M.Mooney and J.Silverman, IEEE Trans.Electron DevicesED-32, 33-39 (1985) B-Y.Tsaur, M.M. Weeks, R.Trubiano and P.W.Pellegrini, IEEE Electron Device Left.9,650-653(1988)B-Y.Tsaur, M.M.Weeks, R.Trubiano and P.W.Pellegrini, IEEE Electron Device Left.9,650-653 (1988)

しかし、可視光から赤外光まで及ぶ広帯域に感応する光電変換素子は知られていない。また、何れの光電変換素子においても、キャリアが素子の積層方向(厚さ方向)に流れるものであるため薄型化が容易でない。   However, a photoelectric conversion element that is sensitive to a wide band from visible light to infrared light is not known. Also, in any photoelectric conversion element, it is not easy to reduce the thickness because carriers flow in the stacking direction (thickness direction) of the elements.

そこで、半導体層に導電層を積層し、この導電層上に一対の電極を互いに離して配置し、かつ電極間の導電層表面にプラズモン共鳴構造を配置することが考えられる。しかし、一対の電極のうち、どれがアノードになりどれがカソードになるかが不確定であり、電流の向きが定まらない。製造工程で偶発的又は不可避的に混入した汚染物や外乱によって、各電極がアノードにもカソードにもなり得、電流−電圧特性が正側と負側で非対称になる保証がない。   Therefore, it is conceivable to stack a conductive layer on the semiconductor layer, dispose a pair of electrodes on this conductive layer, and dispose a plasmon resonance structure on the surface of the conductive layer between the electrodes. However, it is uncertain which of the pair of electrodes becomes the anode and which becomes the cathode, and the direction of the current cannot be determined. Each electrode can be an anode or a cathode due to contamination or disturbance incidentally or inevitably mixed in the manufacturing process, and there is no guarantee that the current-voltage characteristics are asymmetric between the positive side and the negative side.

上記問題点を解決するために、本発明に係る光電変換素子は、
表面に凸層が突出するよう形成されたn型又はp型の半導体層と、
前記表面に積層され、かつ前記凸層の一側面と接触する導電層と、
前記表面における前記凸層を挟んで前記導電層とは反対側に設けられ、かつ前記凸層の前記反対側の側面に接触する第1電極と、
前記導電層に設けられた第2電極と、
前記凸層又は前記導電層に積層された複数(好ましくは多数)の周期構造を含む金属ナノ構造と、
を備え、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なることを特許請求しない特徴とする。
本発明に係る光電変換素子の、特許請求する特徴は、表面に凸層が突出するよう形成されたn型又はp型の半導体層と、前記表面に積層され、かつ前記凸層の一側面及び前記表面とショットキー接触する導電層と、前記表面における前記凸層を挟んで前記導電層とは反対側に設けられ、かつ前記凸層の前記反対側の側面及び前記表面とオーミック接触する第1電極と、前記導電層に設けられた第2電極と、前記凸層又は前記導電層に積層された複数の周期構造を含む金属ナノ構造と、を備え、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なることにある。
In order to solve the above problems, the photoelectric conversion element according to the present invention is:
An n-type or p-type semiconductor layer formed so that a convex layer protrudes from the surface;
A conductive layer laminated on the surface and in contact with one side surface of the convex layer;
A first electrode provided on the opposite side of the conductive layer across the convex layer on the surface and in contact with the opposite side surface of the convex layer;
A second electrode provided on the conductive layer;
A metal nanostructure including a plurality of (preferably many) periodic structures laminated on the convex layer or the conductive layer;
Wherein the respective periodic structure comprises a plurality of first protrusions, the arrangement interval of the first protrusion is characterized not claimed to vary depending on the periodic structure.
The claimed feature of the photoelectric conversion element according to the present invention is that an n-type or p-type semiconductor layer formed so that a convex layer protrudes on the surface, and one side surface of the convex layer laminated on the surface, and A conductive layer in Schottky contact with the surface; a first layer in ohmic contact with the opposite side surface of the convex layer and the surface; An electrode, a second electrode provided on the conductive layer, and a metal nanostructure including a plurality of periodic structures stacked on the convex layer or the conductive layer, each periodic structure including a plurality of first convex The arrangement interval of the first convex portions is different depending on the periodic structure.

上記光電変換素子によれば、半導体層の表面と導電層との間に第1のショットキー接合部が形成される。かつ、凸層の一側面と導電層の凸層側の端面との間に第2のショットキー接合部が形成される。
上記光電変換素子に光が入射すると、第1、第2のショットキー接合部において光電変換によりフォトキャリア(電子−正孔対)が生成される。
半導体層がn型半導体である場合、第1のショットキー接合部においては、上記フォトキャリアの電子が空乏層の電界によって半導体層の側へ移動する。これに伴って、第2電極から導電層に電子が流れ込む。第2のショットキー接合部においては、キャリアの電子が凸層の側ひいては第1電極の側へ移動する。これにより、導電層に沿って電子が前記第1電極の側へ流れる。よって、第1電極がカソードになり、第2電極がアノードになる。
半導体層がp型半導体である場合、第1のショットキー接合部においては、フォトキャリアの正孔が空乏層の電界によって半導体層の側へ移動する。これに伴って、第2電極から導電層に正孔が流れ込む。第2のショットキー接合部においては、キャリアの正孔が凸層の側ひいては第1電極の側へ移動する。これにより、導電層に沿って正孔が前記第1電極側へ流れる。よって、第1電極がアノードになり、第2電極がカソードになる。
このようにして、アノードになる電極とカソードになる電極を確定でき、光誘起電流の向きを制御できる。したがって、電流−電圧特性が正側と負側で確実に非対称になり、きれいなダイオード特性が得られる。更に、金属ナノ構造によって光電変換の感度を高めることができる。
According to the photoelectric conversion element, the first Schottky junction is formed between the surface of the semiconductor layer and the conductive layer. In addition, a second Schottky junction is formed between one side surface of the convex layer and the end surface of the conductive layer on the convex layer side.
When light enters the photoelectric conversion element, photocarriers (electron-hole pairs) are generated by photoelectric conversion at the first and second Schottky junctions.
When the semiconductor layer is an n-type semiconductor, the electrons of the photocarrier move to the semiconductor layer side by the electric field of the depletion layer in the first Schottky junction. Along with this, electrons flow from the second electrode into the conductive layer. In the second Schottky junction, the electrons of the carriers move to the convex layer side and thus to the first electrode side. As a result, electrons flow toward the first electrode along the conductive layer. Thus, the first electrode becomes the cathode and the second electrode becomes the anode.
When the semiconductor layer is a p-type semiconductor, in the first Schottky junction, photocarrier holes move to the semiconductor layer side by the electric field of the depletion layer. Along with this, holes flow from the second electrode into the conductive layer. In the second Schottky junction, the positive holes of the carriers move to the convex layer side and thus to the first electrode side. As a result, holes flow along the conductive layer toward the first electrode. Thus, the first electrode becomes the anode and the second electrode becomes the cathode.
In this way, the electrode to be the anode and the electrode to be the cathode can be determined, and the direction of the photoinduced current can be controlled. Therefore, the current-voltage characteristic is reliably asymmetric between the positive side and the negative side, and a clean diode characteristic can be obtained. Furthermore, the sensitivity of photoelectric conversion can be increased by the metal nanostructure.

凸層の一側面及び反対側面は、半導体層の表面に対し略直交していてもよく、半導体層の表面に対し斜めになっていてもよい。凸層の一側面及び反対側面が、凸層の突出端に向かうにしたがって近づいていてもよく、凸層の断面が台形又は三角形状になっていてもよい。凸層の突出高さは、例えば1〜10nm程度であり、好ましくは数nm(2nm〜3nm)程度である。凸層の一側面と反対側面との間の幅は、例えば0.数mm〜数mmである。好ましくは凸層が台形の断面を有し、その上底面の幅が1mm程度である。   One side surface and the opposite side surface of the convex layer may be substantially orthogonal to the surface of the semiconductor layer, or may be oblique to the surface of the semiconductor layer. One side surface and the opposite side surface of the convex layer may approach each other toward the projecting end of the convex layer, and the cross section of the convex layer may be trapezoidal or triangular. The protruding height of the convex layer is, for example, about 1 to 10 nm, and preferably about several nm (2 nm to 3 nm). The width between one side surface of the convex layer and the opposite side surface is, for example, 0. It is several mm to several mm. Preferably, the convex layer has a trapezoidal cross section, and the upper bottom surface has a width of about 1 mm.

第1電極が、半導体層とオーミック接触していることが好ましい。更に、第1電極が、凸層の前記反対側の側面とオーミック接触していることがより好ましい。
第2電極が、導電層とオーミック接触していることが好ましい。第2電極は、半導体層とは直接接していないことが好ましい。
The first electrode is preferably in ohmic contact with the semiconductor layer. Furthermore, it is more preferable that the first electrode is in ohmic contact with the opposite side surface of the convex layer.
It is preferable that the second electrode is in ohmic contact with the conductive layer. The second electrode is preferably not in direct contact with the semiconductor layer.

前記導電層を構成する金属成分として例えばCo、Fe、W、Ni、Al、又はTiが挙げられる。これら列記の金属元素は、融点が比較的高く、高温下における機械的性質が優れている。前記導電層は、金属でもよく、金属と半導体の混合物ないしは合金でもよい。金属と半導体の混合物ないしは合金として、例えば金属シリサイドが挙げられる。前記半導体層がシリコンからなる場合、前記導電層が、前記金属成分と前記半導体層の表層部分とが相互に拡散してなる金属シリサイドであってもよい。上記拡散ひいてはシリサイド化は、例えばアニール処理によって行なうことができる。上記列記の金属(Co、Fe、W、Ni、Al、Ti)はシリサイド化に適している。   Examples of the metal component constituting the conductive layer include Co, Fe, W, Ni, Al, and Ti. These metal elements listed have relatively high melting points and excellent mechanical properties at high temperatures. The conductive layer may be a metal, or a mixture or alloy of a metal and a semiconductor. Examples of the metal or semiconductor mixture or alloy include metal silicide. When the semiconductor layer is made of silicon, the conductive layer may be a metal silicide formed by diffusing the metal component and the surface layer portion of the semiconductor layer. The diffusion and thus silicidation can be performed, for example, by annealing. The metals listed above (Co, Fe, W, Ni, Al, Ti) are suitable for silicidation.

前記金属ナノ構造は、ナノサイズの金属微粒子の集合体であることが好ましい。
前記金属ナノ構造に光が入射すると、プラズモン共鳴が起きる。これにより、金属ナノ構造が光誘起電場の増大に寄与する。
前記金属ナノ構造を構成する金属としては、Au、Ag、Pt、Cu、又はPdを用いることが好ましい。これら列記の金属元素は、化学的安定性が比較的高く、合金化しにくく、Si等の半導体と化合しにくい。そのため、表面プラズモンを確実に形成できる。
The metal nanostructure is preferably an aggregate of nanosized metal fine particles.
Plasmon resonance occurs when light enters the metal nanostructure. Thereby, the metal nanostructure contributes to the increase of the light-induced electric field.
As the metal constituting the metal nanostructure, Au, Ag, Pt, Cu, or Pd is preferably used. These listed metal elements have relatively high chemical stability, are not easily alloyed, and are not easily combined with a semiconductor such as Si. Therefore, surface plasmon can be formed reliably.

前記金属ナノ構造は、凸層上又は導電層上に設けられる。前記金属ナノ構造は、主に凸層上に設けられていてもよく、主に導電層上に設けられていてもよく、凸層と導電層との間に跨って設けられていてもよい。前記金属ナノ構造は、凸層上又は導電層上に広く分布していることがより好ましい。金属ナノ構造を凸層上に設けると、第2ショットキー接合部においてキャリアが凸層の側ひいては第1電極の側へ移動するのを促進できる。よって、第2ショットキー接合部の整流作用を高めることができる。金属ナノ構造を導電層上に設けると、第1ショットキー接合部においてキャリアが半導体層の側へ移動するのを促進できる。よって、光誘起電流を確実に増大できる。   The metal nanostructure is provided on the convex layer or the conductive layer. The metal nanostructure may be provided mainly on the convex layer, may be provided mainly on the conductive layer, or may be provided across the convex layer and the conductive layer. It is more preferable that the metal nanostructure is widely distributed on the convex layer or the conductive layer. When the metal nanostructure is provided on the convex layer, the carrier can be promoted to move to the side of the convex layer and thus to the side of the first electrode in the second Schottky junction. Therefore, the rectifying action of the second Schottky junction can be enhanced. Providing the metal nanostructure on the conductive layer can promote the movement of carriers toward the semiconductor layer at the first Schottky junction. Therefore, the photo-induced current can be reliably increased.

前記金属ナノ構造において、前記周期構造がランダムな周期を有していることが好ましい。前記周期構造の周期が変化していることが好ましい。すなわち、前記第1凸部の配置間隔が周期構造に応じて異なっていることが好ましい。これにより、周期構造に応じて異なる波長の光に感応するようにできる。したがって、全体として金属ナノ構造が感応可能な波長域を広くすることができる。よって、可視光領域から赤外光領域に及ぶ広帯域に対応可能な光電変換素子を提供できる。   In the metal nanostructure, it is preferable that the periodic structure has a random period. It is preferable that the period of the periodic structure is changed. That is, it is preferable that the arrangement interval of the first protrusions differs according to the periodic structure. Thereby, it can respond to the light of a different wavelength according to a periodic structure. Therefore, the wavelength range in which the metal nanostructure can be sensitive as a whole can be widened. Therefore, it is possible to provide a photoelectric conversion element that can cope with a wide band extending from the visible light region to the infrared light region.

第1凸部の配置間隔(周期)は、入射光の波長λの約0.1倍〜1倍程度であることが好ましく、波長λの0.1倍程度がより好ましい。又は第1凸部の配置間隔(周期)は、半導体層(凸層を含む)と導電層とで作るショットキー素子の感応波長の約0.1倍〜1倍程度であることが好ましい。前記周期構造は、当該周期構造を構成する第1凸部の周期の約1倍〜10倍程度(特に上記周期の10倍程度)の波長λを有する入射光に対し敏感に感応してプラズモン共鳴を起こし、光誘起電場の増幅に寄与する。半導体層がn型の素子の周期構造の周期(第1凸部の配置間隔)は、半導体層がp型の素子の周期構造の周期(第1凸部の配置間隔)より小さいことが好ましい。半導体層がn型の素子においては、第1凸部の配置間隔(周期)は、約100nm以下であることがより好ましい。これにより、波長が約1μm以下の赤外光域〜可視光域の光に対し良好な感度を持つことができる。半導体層がp型の素子においては、第1凸部の配置間隔(周期)は、約150nm以下であることがより好ましい。これにより、波長が約1μm〜4μmの赤外光に対し良好な感度を持つことができる。
第1凸部の突出高さは、約10nm〜20nm程度であることが好ましい。
The arrangement interval (period) of the first protrusions is preferably about 0.1 to 1 times the wavelength λ of the incident light, and more preferably about 0.1 times the wavelength λ. Alternatively, the arrangement interval (period) of the first protrusions is preferably about 0.1 to 1 times the sensitive wavelength of the Schottky element formed by the semiconductor layer (including the protrusion layer) and the conductive layer. The periodic structure is sensitively sensitive to incident light having a wavelength λ of about 1 to 10 times (particularly about 10 times the period) of the period of the first convex portion constituting the periodic structure, and plasmon resonance. This contributes to the amplification of the light-induced electric field. It is preferable that the period of the periodic structure of the n-type element in the semiconductor layer (arrangement interval of the first protrusions) is smaller than the period of the periodic structure of the p-type element in the semiconductor layer (arrangement interval of the first protrusions). In an element having an n-type semiconductor layer, the arrangement interval (period) of the first protrusions is more preferably about 100 nm or less. Thereby, it can have a favorable sensitivity with respect to the light of the infrared light range-visible light range whose wavelength is about 1 micrometer or less. In an element having a p-type semiconductor layer, the arrangement interval (period) of the first protrusions is more preferably about 150 nm or less. Thereby, it can have a favorable sensitivity with respect to the infrared light whose wavelength is about 1 micrometer-4 micrometers.
The protruding height of the first convex portion is preferably about 10 nm to 20 nm.

前記周期構造の少なくとも1つが、ある波長範囲内(好ましくは可視光域から赤外光域)の任意の波長の約0.1倍〜1倍の大きさ(特に0.1倍程度の大きさ)の配置間隔を有することが好ましい。これによって、入射光が上記波長範囲内に含まれていれば、金属ナノ構造の少なくとも1つの周期構造がその入射光に対し感度を持つようにできる。   At least one of the periodic structures is about 0.1 to 1 times as large as any wavelength within a certain wavelength range (preferably from the visible light region to the infrared light region) (particularly about 0.1 times the size). ) Is preferably provided. Thus, if the incident light is included in the wavelength range, at least one periodic structure of the metal nanostructure can be sensitive to the incident light.

前記金属ナノ構造が、前記第1凸部より大きく突出する複数の第2凸部を更に含み、これら第2凸部が互いに分散し、かつ各第2凸部が、前記周期構造の何れか1つと重なって又は近接して配置されていることが好ましい。
前記金属ナノ構造に光が入射すると、前記第2凸部の周囲に近接場光が発生する。この近接場光と上記周期構造によるプラズモン共鳴との相乗効果によって、光誘起電場を感度良く増幅させて出力できる(K. Kobayashi, et.al., Progress in Nano-Electro-Optecs I. ed. M. Ohtsu, p.119 (Sptinger-Verlag, Berlin, 2003)参照)。入射光が微弱であっても、光起電力を高感度に発生させることができる。
The metal nanostructure further includes a plurality of second protrusions protruding larger than the first protrusions, the second protrusions are dispersed from each other, and each second protrusion is one of the periodic structures. It is preferable that they are arranged on top of each other or close to each other.
When light enters the metal nanostructure, near-field light is generated around the second convex portion. Due to the synergistic effect of this near-field light and plasmon resonance due to the periodic structure, a photo-induced electric field can be amplified with high sensitivity and output (K. Kobayashi, et.al., Progress in Nano-Electro-Optecs I. ed. M See Ohtsu, p.119 (Sptinger-Verlag, Berlin, 2003). Even if the incident light is weak, the photovoltaic force can be generated with high sensitivity.

前記第2凸部の突出高さは、約50nm〜200nm程度であることが好ましい。
前記第2凸部の分散間隔(隣り合う第2凸部どうしの離間距離)は、入射光の波長より大きいことが好ましく、半導体層と導電層とで作るショットキー素子の感応波長より大きいことが好ましい。
半導体層がn型である素子の第2凸部の分散間隔が、半導体層がp型である素子の第2凸部の分散間隔より小さいことが好ましい。例えば、半導体層がn型の場合、前記第2凸部の分散間隔は、1μm以上であることが好ましく、約2μm〜3μm程度であることがより好ましい。半導体層がp型の場合、前記第2凸部の分散間隔は、約3μm〜5μm程度であることが好ましい。これにより、隣り合う第2凸部どうしが干渉して電場を弱めてしまうのを回避できる。
前記第2凸部の分散間隔の上限は、n型の場合、3μm〜5μm程度であることが好ましく、p型の場合、5μm〜6μm程度であることが好ましい。これによって、第2凸部の存在密度を確保でき、第2凸部との相互作用を生じ得る周期構造の数を確保でき、感応帯域を確実に広くできる。
The protrusion height of the second protrusion is preferably about 50 nm to 200 nm.
The dispersion interval of the second protrusions (the distance between adjacent second protrusions) is preferably greater than the wavelength of incident light, and is greater than the sensitive wavelength of a Schottky element formed by the semiconductor layer and the conductive layer. preferable.
It is preferable that the dispersion interval of the 2nd convex part of the element whose semiconductor layer is n type is smaller than the dispersion interval of the 2nd convex part of the element whose semiconductor layer is p type. For example, when the semiconductor layer is n-type, the dispersion interval of the second protrusions is preferably 1 μm or more, and more preferably about 2 μm to 3 μm. When the semiconductor layer is p-type, it is preferable that the dispersion interval of the second protrusions is about 3 μm to 5 μm. Thereby, it can avoid that the adjacent 2nd convex part interferes and weakens an electric field.
The upper limit of the dispersion interval of the second protrusions is preferably about 3 μm to 5 μm for the n-type, and preferably about 5 μm to 6 μm for the p-type. As a result, the existence density of the second protrusions can be ensured, the number of periodic structures that can cause interaction with the second protrusions can be ensured, and the sensitive band can be reliably widened.

前記金属ナノ構造に炭素化合物等の絶縁体が混在し、M−I−M構造が形成されていてもよい。   An insulator such as a carbon compound may be mixed in the metal nanostructure to form an MIM structure.

本発明に係る光電変換素子の製造方法は、
半導体層の表面をエッチングすることにより、前記表面に凸層を形成する凸層形成工程と、
導電層を前記凸層の一側面と接触するようにして前記表面に積層する導電層形成工程と、
第1電極を前記凸層の前記一側面とは反対側の側面に接触するようにして前記表面に設け、第2電極を前記導電層に設ける電極形成工程と、
金属を前記凸層又は前記導電層上に積層し、熱処理することにより、複数(好ましくは多数)の周期構造を含み、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なる金属ナノ構造を形成するナノ構造形成工程と、
を含むことを特許請求しない特徴とする。
本発明に係る光電変換素子の製造方法の、特許請求する特徴は、半導体層の表面をエッチングすることにより、前記表面に凸層を形成する凸層形成工程と、導電層を前記凸層の一側面及び前記表面とショットキー接触するようにして前記表面に積層する導電層形成工程と、第1電極を前記凸層の前記一側面とは反対側の側面及び前記表面とオーミック接触するようにして前記表面に設け、第2電極を前記導電層に設ける電極形成工程と、金属を前記凸層又は前記導電層上に積層し、熱処理することにより、複数の周期構造を含み、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なる金属ナノ構造を形成するナノ構造形成工程と、を含むことにある。
The method for producing a photoelectric conversion element according to the present invention is as follows.
A convex layer forming step of forming a convex layer on the surface by etching the surface of the semiconductor layer;
A conductive layer forming step of laminating the conductive layer on the surface so as to be in contact with one side surface of the convex layer;
An electrode forming step in which a first electrode is provided on the surface so as to contact a side surface opposite to the one side surface of the convex layer, and a second electrode is provided on the conductive layer;
By laminating a metal on the convex layer or the conductive layer and heat-treating, a plurality of (preferably many) periodic structures are included, and each periodic structure includes a plurality of first convex portions, and the first convex portions A nanostructure forming step of forming metal nanostructures having different arrangement intervals according to the periodic structure;
It is the feature which does not claim including.
The claimed feature of the method for producing a photoelectric conversion element according to the present invention is that a surface of the semiconductor layer is etched to form a convex layer on the surface, and a conductive layer is formed on the convex layer. Conductive layer forming step of laminating on the surface so as to make Schottky contact with the side surface and the surface, and ohmic contact with the side surface opposite to the one side surface of the convex layer and the surface An electrode forming step of providing the second electrode on the conductive layer provided on the surface, and laminating a metal on the convex layer or the conductive layer and heat-treating, thereby including a plurality of periodic structures, And a nanostructure forming step that includes a plurality of first protrusions, and a metal nanostructure in which an interval between the first protrusions is different depending on the periodic structure.

前記第1電極を前記表面に被膜した後、第1温度にて熱処理し、その後、前記導電層の金属成分を前記表面に被膜した後、前記第1温度より低い第2温度にて熱処理することが好ましい。これにより、前記電極形成工程の熱処理で導電層と半導体層の接合部が合金化するのを防止でき、良好なショットキー接合部を得ることができる。
前記電極形成工程では、第1電極の形成と第2電極の形成を同時に行なう必要はない。第1電極を形成した後、他の工程(導電層形成工程やナノ構造形成工程等)を行ない、その後、第2電極を形成してもよい。
前記第1電極を前記表面に被膜した後、熱処理することが好ましい。熱処理によって第1電極と半導体層をオーミック接触できる。
前記導電層形成工程では、前記導電層の金属成分を前記表面に被膜した後、熱処理してもよい。これにより、前記金属成分と半導体層の表面成分とが相互に拡散してなる導電層を形成でき、導電層と半導体層をショットキー接触できる。
After the first electrode is coated on the surface, heat treatment is performed at a first temperature, and thereafter, after the metal component of the conductive layer is coated on the surface, heat treatment is performed at a second temperature lower than the first temperature. Is preferred. Thereby, it can prevent that the junction part of a conductive layer and a semiconductor layer is alloyed by the heat processing of the said electrode formation process, and can obtain a favorable Schottky junction part.
In the electrode forming step, it is not necessary to simultaneously form the first electrode and the second electrode. After forming the first electrode, another process (such as a conductive layer forming process or a nanostructure forming process) may be performed, and then the second electrode may be formed.
It is preferable to heat-treat after coating the first electrode on the surface. The first electrode and the semiconductor layer can be in ohmic contact by the heat treatment.
In the conductive layer forming step, heat treatment may be performed after the metal component of the conductive layer is coated on the surface. Thereby, a conductive layer formed by diffusing the metal component and the surface component of the semiconductor layer can be formed, and the conductive layer and the semiconductor layer can be in Schottky contact.

前記ナノ構造形成工程では、前記金属ナノ構造の原体を前記凸層上又は前記導電層上に配置した後、熱処理により前記原体を前記凸層の表面又は前記導電層の表面に沿って拡散させて前記金属ナノ構造を自然形成することが好ましい。前記熱処理としては、アニール処理を適用するのが好ましい。前記原体の形状ないし性状は、特に限定が無く、薄膜状、小片状、小塊状、粒状、粉体状、コロイド状、ファイバー状、ワイヤー状、ドット状の何れでもよく、その他の形状ないし性状でもよい。前記熱処理によって前記原体が多段ないしは多重に枝分かれするよう拡散し、フラクタル構造の集合体になる。これによって、前記金属ナノ構造を自然形成できる。前記金属ナノ構造の表面には、サブミクロンないしはナノオーダーの凹凸が形成されている。前記金属ナノ構造の表面は、前記積層方向に突出する多数の凸部を含み、クラスター状になる。前記多数の凸部が、前記第1凸部と前記第2凸部を含む。前記各周期構造は、前記多数の凸部のうち略等間隔で並んだ複数の凸部によって構成される。   In the nanostructure forming step, after the metal nanostructure base is disposed on the convex layer or the conductive layer, the base is diffused along the surface of the convex layer or the surface of the conductive layer by heat treatment. Preferably, the metal nanostructure is naturally formed. An annealing treatment is preferably applied as the heat treatment. The shape or property of the original is not particularly limited, and may be any of a thin film shape, a small piece shape, a small lump shape, a granular shape, a powder shape, a colloidal shape, a fiber shape, a wire shape, a dot shape, and other shapes or It may be a property. By the heat treatment, the base material is diffused so as to branch in multiple stages or multiple, and becomes an aggregate of a fractal structure. Thereby, the metal nanostructure can be naturally formed. Sub-micron or nano-order irregularities are formed on the surface of the metal nanostructure. The surface of the metal nanostructure includes a large number of protrusions protruding in the stacking direction and has a cluster shape. The multiple convex portions include the first convex portion and the second convex portion. Each of the periodic structures is constituted by a plurality of convex portions arranged at substantially equal intervals among the plurality of convex portions.

前記各工程における熱処理として、アニール処理を適用することが好ましい。前記電極形成工程でのアニール処理の温度条件は、例えば600℃〜1000℃程度が好ましく、800℃程度がより好ましい。前記導電層形成工程でのアニール処理の温度条件は、例えば400℃〜800℃程度であり、600℃程度がより好ましい。   An annealing treatment is preferably applied as the heat treatment in each step. The temperature condition for the annealing process in the electrode forming step is preferably about 600 ° C. to 1000 ° C., for example, and more preferably about 800 ° C. The temperature condition of the annealing process in the conductive layer forming step is, for example, about 400 ° C. to 800 ° C., and more preferably about 600 ° C.

前記ナノ構造形成工程の熱処理を、前記電極形成工程の熱処理より低い温度下にて行なうことが好ましい。前記ナノ構造形成工程における熱処理として、アニール処理を適用することが好ましい。前記ナノ構造形成工程でのアニール処理の温度条件は、例えば400℃〜800℃程度であり、600℃程度が好ましい。   The heat treatment in the nanostructure forming step is preferably performed at a lower temperature than the heat treatment in the electrode forming step. An annealing treatment is preferably applied as the heat treatment in the nanostructure forming step. The annealing temperature condition in the nanostructure forming step is, for example, about 400 ° C. to 800 ° C., and preferably about 600 ° C.

電極形成工程の熱処理、導電層形成工程の熱処理、ナノ構造形成工程の熱処理を同時に、互いに共通の単一の熱処理操作にて行なってもよい。
電極形成工程の熱処理及び導電層形成工程の熱処理を同時に、互いに共通の単一の熱処理操作にて行なってもよい。
導電層形成工程の熱処理及びナノ構造形成工程の熱処理を同時に、互いに共通の単一の熱処理操作にて行なってもよい。
電極形成工程の熱処理及びナノ構造形成工程の熱処理を同時に、互いに共通の単一の熱処理操作にて行なってもよい。
The heat treatment in the electrode formation step, the heat treatment in the conductive layer formation step, and the heat treatment in the nanostructure formation step may be performed simultaneously by a single common heat treatment operation.
The heat treatment in the electrode forming step and the heat treatment in the conductive layer forming step may be performed simultaneously by a single common heat treatment operation.
The heat treatment in the conductive layer formation step and the heat treatment in the nanostructure formation step may be performed simultaneously by a single common heat treatment operation.
The heat treatment in the electrode formation step and the heat treatment in the nanostructure formation step may be performed simultaneously by a single common heat treatment operation.

前記一対の電極のうち何れか又は両方を前記金属ナノ構造の金属原料として兼用してもよい。前記電極を構成する金属をアニール処理によって前記電極の周辺にクラスター状又はフラクタル状になるよう拡散させてもよい。そうすると、前記電極の近傍に前記金属ナノ構造を形成できる。この場合、前記電極と前記金属ナノ構造とは、互いに同一の金属成分を含む。   Either or both of the pair of electrodes may be used as a metal raw material of the metal nanostructure. The metal constituting the electrode may be diffused around the electrode in a cluster shape or a fractal shape by annealing. Then, the metal nanostructure can be formed in the vicinity of the electrode. In this case, the electrode and the metal nanostructure include the same metal component.

前記光電変換素子の表面に紫外域又は赤外域に感度を持つ半導体からなるナノ構造体を更に設けてもよい。特に、前記半導体層がn型半導体である場合、前記光電変換素子の表面に、紫外域に感度を持つ半導体からなるナノ構造体を設けることが好ましい。紫外域に感度を持つ半導体とは、波長が例えば0.4μm以下の紫外光が照射されるとキャリアが励起される性質を有する半導体を言う。このような半導体として、例えばn型半導体である酸化亜鉛(ZnO)が挙げられ、その他、n型の窒化ガリウム(n−GaN)等が挙げられる。前記半導体層がp型半導体である場合、前記光電変換素子の表面に、赤外域に感度を持つ半導体からなるナノ構造体を設けることが好ましい。赤外域に感度を持つ半導体とは、波長が例えば0.7μm以上の赤外光が照射されるとキャリアが励起される性質を有する半導体を言う。このような半導体として、例えばp型の窒化ガリウム(p−GaN)や炭素等が挙げられる。ナノ構造体として、例えばナノワイヤ、ナノチューブ、ナノニードル、ナノロッド等が挙げられる。前記ナノ構造体によって、光電変換の感度を高めることができる。前記ナノ構造体が紫外域に感度を持つ半導体からなる場合、紫外域の入射光に対する光電変換感度を高めることができる。前記ナノ構造体が赤外域に感度を持つ半導体からなる場合、赤外域の入射光に対する光電変換感度を高めることができる。ナノ構造体をナノワイヤ、ナノチューブ等にて構成することにより、量子効率を高めることができ、ひいては光電変換素子の感度を確実に高めることができる。   A nanostructure made of a semiconductor having sensitivity in the ultraviolet region or infrared region may be further provided on the surface of the photoelectric conversion element. In particular, when the semiconductor layer is an n-type semiconductor, it is preferable to provide a nanostructure made of a semiconductor having sensitivity in the ultraviolet region on the surface of the photoelectric conversion element. A semiconductor having sensitivity in the ultraviolet region refers to a semiconductor having a property that carriers are excited when irradiated with ultraviolet light having a wavelength of 0.4 μm or less. As such a semiconductor, for example, zinc oxide (ZnO) which is an n-type semiconductor can be given, and in addition, n-type gallium nitride (n-GaN) and the like can be mentioned. When the semiconductor layer is a p-type semiconductor, it is preferable to provide a nanostructure made of a semiconductor having sensitivity in the infrared region on the surface of the photoelectric conversion element. A semiconductor having sensitivity in the infrared region refers to a semiconductor having a property in which carriers are excited when irradiated with infrared light having a wavelength of, for example, 0.7 μm or more. Examples of such a semiconductor include p-type gallium nitride (p-GaN) and carbon. Examples of nanostructures include nanowires, nanotubes, nanoneedles, and nanorods. The nanostructure can increase the sensitivity of photoelectric conversion. When the nanostructure is made of a semiconductor having sensitivity in the ultraviolet region, the photoelectric conversion sensitivity to incident light in the ultraviolet region can be increased. When the nanostructure is made of a semiconductor having sensitivity in the infrared region, the photoelectric conversion sensitivity to incident light in the infrared region can be increased. By configuring the nanostructure with nanowires, nanotubes, or the like, the quantum efficiency can be increased, and the sensitivity of the photoelectric conversion element can be reliably increased.

本発明によれば、光電変換素子の正極になる電極と負極になる電極を確実に決定でき、非対称のダイオード特性を得ることができる。   ADVANTAGE OF THE INVENTION According to this invention, the electrode used as the positive electrode of the photoelectric conversion element and the electrode used as a negative electrode can be determined reliably, and an asymmetric diode characteristic can be acquired.

図1は、本発明の第1実施形態に係る光電変換素子の概略構造を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic structure of a photoelectric conversion element according to the first embodiment of the present invention. 図2は、上記光電変換素子の製造方法における凸層形成工程を示す断面図である。FIG. 2 is a cross-sectional view showing a convex layer forming step in the method for manufacturing a photoelectric conversion element. 図3は、上記光電変換素子の製造方法における第1電極のオーミック接触促進層を形成する工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step of forming an ohmic contact promoting layer of the first electrode in the method for manufacturing a photoelectric conversion element. 図4は、上記光電変換素子の製造方法における第1電極及び金属ナノ構造の原料を被膜する工程を示す断面図である。FIG. 4 is a cross-sectional view showing a process of coating the first electrode and the material of the metal nanostructure in the method for manufacturing a photoelectric conversion element. 図5は、上記光電変換素子の製造方法における導電層の金属成分を被膜する工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of coating the metal component of the conductive layer in the method for manufacturing a photoelectric conversion element. 図6は、上記光電変換素子の製造方法における第2電極を形成する工程を示す断面図である。FIG. 6 is a cross-sectional view showing a step of forming a second electrode in the method for manufacturing a photoelectric conversion element. 図7は、本発明の第2実施形態に係る光電変換素子の概略構成を示す断面図である。FIG. 7 is a cross-sectional view showing a schematic configuration of a photoelectric conversion element according to the second embodiment of the present invention. 図8は、本発明の第3実施形態に係る光電変換素子の概略構成を示す断面図である。FIG. 8 is a cross-sectional view illustrating a schematic configuration of a photoelectric conversion element according to the third embodiment of the present invention. 図9は、上記第3実施形態に係る光電変換素子の製造方法における凸層形成工程を示す断面図である。FIG. 9 is a cross-sectional view showing a convex layer forming step in the method of manufacturing a photoelectric conversion element according to the third embodiment. 図10は、上記第3実施形態に係る光電変換素子の製造方法における第1電極原料を被膜する工程を示す断面図である。FIG. 10 is a cross-sectional view illustrating a process of coating the first electrode material in the method for manufacturing a photoelectric conversion element according to the third embodiment. 図11は、上記第3実施形態に係る光電変換素子の製造方法における導電層の金属成分を被膜する工程を示す断面図である。FIG. 11 is a cross-sectional view illustrating a process of coating a metal component of a conductive layer in the method for manufacturing a photoelectric conversion element according to the third embodiment. 図12は、上記第3実施形態に係る光電変換素子の製造方法における金属ナノ構造の原体及び第2電極を配置する工程を示す断面図である。FIG. 12 is a cross-sectional view showing a step of arranging the metal nanostructure base and the second electrode in the method of manufacturing a photoelectric conversion element according to the third embodiment. 図13(a)は、実施例1における金属ナノ構造の表面の一箇所をSEM(走査型電子顕微鏡)で観察した画像である。FIG. 13A is an image obtained by observing one part of the surface of the metal nanostructure in Example 1 with an SEM (scanning electron microscope). 図13(b)は、実施例1における金属ナノ構造の表面の、図13(a)とは異なる箇所をSEMで観察した画像である。FIG.13 (b) is the image which observed the location different from Fig.13 (a) by the SEM of the surface of the metal nanostructure in Example 1. FIG. 図14は、実施例1における金属ナノ構造の表面のある場所をAFM(原子間力顕微鏡)にて観察した立体画像である。FIG. 14 is a stereoscopic image obtained by observing a place on the surface of the metal nanostructure in Example 1 with an AFM (atomic force microscope). 図15は、図14の立体画像の解説図である。FIG. 15 is an explanatory diagram of the stereoscopic image of FIG.

以下、本発明の実施形態を図面にしたがって説明する。
図1は、本発明の第1実施形態に係る光電変換素子1を示したものである。光電変換素子1は、半導体層10と、一対の電極21,22と、金属ナノ構造30と、導電層40を備えている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a photoelectric conversion element 1 according to the first embodiment of the present invention. The photoelectric conversion element 1 includes a semiconductor layer 10, a pair of electrodes 21 and 22, a metal nanostructure 30, and a conductive layer 40.

図1に示すように、半導体層10は、シリコン(Si)にて構成されている。ただし、これに限られず、半導体層10がGe、GaAs等の他の半導体にて構成されていてもよい。半導体層10には、P(リン)等のn型不純物がドープされている。半導体層10は、n型半導体を構成している。   As shown in FIG. 1, the semiconductor layer 10 is composed of silicon (Si). However, the present invention is not limited to this, and the semiconductor layer 10 may be composed of another semiconductor such as Ge or GaAs. The semiconductor layer 10 is doped with an n-type impurity such as P (phosphorus). The semiconductor layer 10 constitutes an n-type semiconductor.

図1に示すように、半導体層10は、光電変換素子1の基板を兼ねている。半導体層10は、シリコン基板にて構成されている。シリコン基板にn型不純物がドープされている。シリコン基板として、シリコンウェハ等を用いることができる。シリコン基板によって、光電変換素子1の保形性及び機械的剛性が確保されている。基板が半導体層10とは別途に設けられていてもよい。例えば、ガラスや樹脂フィルムからなる基板にn型半導体層10が被膜されていてもよい。上記別途の基板の表面にCVD等によってn型半導体層10を成膜してもよい。   As shown in FIG. 1, the semiconductor layer 10 also serves as a substrate for the photoelectric conversion element 1. The semiconductor layer 10 is composed of a silicon substrate. The silicon substrate is doped with n-type impurities. A silicon wafer or the like can be used as the silicon substrate. The silicon substrate ensures the shape retention and mechanical rigidity of the photoelectric conversion element 1. The substrate may be provided separately from the semiconductor layer 10. For example, the n-type semiconductor layer 10 may be coated on a substrate made of glass or a resin film. The n-type semiconductor layer 10 may be formed on the surface of the separate substrate by CVD or the like.

半導体層10の表面に凸層11が形成されている。凸層11は、半導体層10の厚さ方向(素子1の積層方向)に突出されている。凸層11は、半導体層10の一部分にて構成され、半導体層10と一体をなしている。凸層11の幅方向(図1において左右)の両側面は、半導体層10の表面に対し斜めになっている。なお、上記両側面が、略垂直になっていてもよい。   A convex layer 11 is formed on the surface of the semiconductor layer 10. The convex layer 11 protrudes in the thickness direction of the semiconductor layer 10 (the stacking direction of the elements 1). The convex layer 11 is constituted by a part of the semiconductor layer 10 and is integrated with the semiconductor layer 10. Both side surfaces of the convex layer 11 in the width direction (left and right in FIG. 1) are inclined with respect to the surface of the semiconductor layer 10. Note that the both side surfaces may be substantially vertical.

凸層11の突出高さは、例えば約1nm〜10nm程度であり、好ましくは数nm程度である。凸層11の幅寸法(図1において左右の寸法)は、例えば0.数mm〜数mmである。好ましくは、凸層11の上面(突出端面)の幅が約1mm程度である。図において、凸層11の突出高さ(上下寸法)は、幅(左右寸法)に対して誇張されている。   The protruding height of the convex layer 11 is, for example, about 1 nm to 10 nm, and preferably about several nm. The width dimension (left and right dimensions in FIG. 1) of the convex layer 11 is, for example, 0. It is several mm to several mm. Preferably, the width of the upper surface (projecting end surface) of the convex layer 11 is about 1 mm. In the figure, the protruding height (vertical dimension) of the convex layer 11 is exaggerated with respect to the width (horizontal dimension).

導電層40は、半導体層10の凸層11より一側(図1において左側)の表面部分に積層されている。導電層40の底面(下面)と半導体層10とがショットキー接触している。導電層40と半導体層10との間に第1のショットキー接合部41が形成されている。更に、導電層40の右端面(凸層側端面)が、凸層11の左側面(一側面)に接合し、ショットキー接触している。導電層40と凸層11との間に第2のショットキー接合部42が形成されている。   The conductive layer 40 is laminated on the surface portion of the semiconductor layer 10 on one side (left side in FIG. 1) from the convex layer 11. The bottom surface (lower surface) of the conductive layer 40 and the semiconductor layer 10 are in Schottky contact. A first Schottky junction 41 is formed between the conductive layer 40 and the semiconductor layer 10. Furthermore, the right end surface (convex layer side end surface) of the conductive layer 40 is joined to the left side surface (one side surface) of the convex layer 11 and is in Schottky contact. A second Schottky junction 42 is formed between the conductive layer 40 and the convex layer 11.

導電層40は、金属シリサイドにて構成され、導電性を有している。半導体層10の表層のシリコンが自己組織化し、導電層40のシリコン成分を構成している。導電層40を構成する金属成分としては、Co、Fe、W、Ni、Al、Ti等が挙げられる。ただし、上記金属成分は、これらに限定されるものではない。ここでは、導電層40の金属成分として、Coが用いられている。導電層40がCoSixにて構成され、好ましくはCoSiにて構成されている。これにより、導電層40と半導体層10との間、及び導電層40と凸層11との間に良好なショットキー界面が形成されている。導電層40が、金属成分のみにて構成されていてもよい。導電層40の厚さは、凸層11の突出高さと同程度になっている。導電層40の上面(表側面)は、凸層11の上面(突出端面)とほぼ面一になっている。なお、導電層40の上面が、凸層11より突出していてもよく、引っ込んでいてもよい。例えば、導電層40の厚さは、約1nm〜10nm程度であり、好ましくは数nm程度である。導電層40の幅寸法(左右方向の寸法)は、例えば3mm〜5mm程度である。ただし、これに限られず、上記幅寸法が3mm以下でもよく、5mm以上でもよい。
図面において、導電層40の厚さ及び凸層11の突出量は、半導体層10、電極21,22、金属ナノ構造30等の厚さに対して誇張されている。
The conductive layer 40 is made of metal silicide and has conductivity. The silicon of the surface layer of the semiconductor layer 10 is self-organized and constitutes the silicon component of the conductive layer 40. Examples of the metal component constituting the conductive layer 40 include Co, Fe, W, Ni, Al, Ti, and the like. However, the metal component is not limited to these. Here, Co is used as the metal component of the conductive layer 40. Conductive layer 40 is formed by CoSix, preferably are composed of CoSi 2. Thereby, good Schottky interfaces are formed between the conductive layer 40 and the semiconductor layer 10 and between the conductive layer 40 and the convex layer 11. The conductive layer 40 may be composed of only a metal component. The thickness of the conductive layer 40 is approximately the same as the protruding height of the convex layer 11. The upper surface (front side surface) of the conductive layer 40 is substantially flush with the upper surface (projecting end surface) of the convex layer 11. Note that the upper surface of the conductive layer 40 may protrude from the convex layer 11 or may be recessed. For example, the thickness of the conductive layer 40 is about 1 nm to 10 nm, preferably about several nm. The width dimension (dimension in the left-right direction) of the conductive layer 40 is, for example, about 3 mm to 5 mm. However, it is not restricted to this, The said width dimension may be 3 mm or less, and may be 5 mm or more.
In the drawing, the thickness of the conductive layer 40 and the protruding amount of the convex layer 11 are exaggerated with respect to the thickness of the semiconductor layer 10, the electrodes 21, 22, the metal nanostructure 30, and the like.

第1電極21は、半導体層10の表面における凸層11より右側すなわち導電層40とは凸層11を挟んで反対側に配置されている。第1電極21は、半導体層10の表面と接触するとともに、凸層11の右側面(反対側面)とも接触している。   The first electrode 21 is arranged on the right side of the convex layer 11 on the surface of the semiconductor layer 10, that is, on the opposite side of the conductive layer 40 with the convex layer 11 in between. The first electrode 21 is in contact with the surface of the semiconductor layer 10 and is also in contact with the right side surface (opposite side surface) of the convex layer 11.

半導体層10の表面における電極21が配置される表面部分は、導電層40が配置される部分より僅かに(例えば1nm以下程度)下方へ凹んでいる。この凹み部分が、凸層11の右側面(反対側面)と連続している。第1電極21の底部が半導体層10の上記凹み部分とオーミック接触している。更に、第1電極21は、凸層11の右側面(反対側面)ともオーミック接触している。   The surface portion where the electrode 21 is disposed on the surface of the semiconductor layer 10 is slightly depressed (for example, about 1 nm or less) downward from the portion where the conductive layer 40 is disposed. This recessed portion is continuous with the right side surface (opposite side surface) of the convex layer 11. The bottom portion of the first electrode 21 is in ohmic contact with the recessed portion of the semiconductor layer 10. Further, the first electrode 21 is in ohmic contact with the right side surface (opposite side surface) of the convex layer 11.

第2電極22は、凸層11より左側(一側)に離れて導電層40上に配置されている。   The second electrode 22 is disposed on the conductive layer 40 so as to be separated from the convex layer 11 on the left side (one side).

各電極21,22は、Au、Ag、Pt、Cu、Pd等の金属にて構成されている。ここでは、電極21,22を構成する金属として、Auが用いられている。2つの電極21,22が互いに異なる金属成分にて構成されていてもよい。   Each of the electrodes 21 and 22 is made of a metal such as Au, Ag, Pt, Cu, or Pd. Here, Au is used as the metal constituting the electrodes 21 and 22. The two electrodes 21 and 22 may be composed of different metal components.

第1電極21と半導体層10(凸層11を含む)とのオーミック接合部は、AuとCoとSiの合金にて構成され、好ましくはAuリッチの合金にて構成されている。   The ohmic junction between the first electrode 21 and the semiconductor layer 10 (including the convex layer 11) is made of an alloy of Au, Co, and Si, and preferably made of an Au-rich alloy.

凸層11の上面に金属ナノ構造30が積層されている。金属ナノ構造30は、第1電極21の近傍に設けられている。   Metal nanostructures 30 are laminated on the upper surface of the convex layer 11. The metal nanostructure 30 is provided in the vicinity of the first electrode 21.

金属ナノ構造30は、Au、Ag、Pt、Cu、Pd等の金属を主成分として構成されている。ここでは、金属ナノ構造30を構成する金属として、Auが用いられている。金属ナノ構造30は、Auリッチの構造物である。したがって、金属ナノ構造30は、電極21と同じ金属成分にて構成されている。金属ナノ構造30は、第1電極21に一体に連なっている。   The metal nanostructure 30 is composed mainly of a metal such as Au, Ag, Pt, Cu, or Pd. Here, Au is used as the metal constituting the metal nanostructure 30. The metal nanostructure 30 is an Au-rich structure. Therefore, the metal nanostructure 30 is composed of the same metal component as the electrode 21. The metal nanostructure 30 is integrally connected to the first electrode 21.

金属ナノ構造30を構成する金属成分と電極21,22を構成する金属成分とが、互いに異なっていてもよい。金属ナノ構造30を構成する金属に炭素化合物等の絶縁体が混在していてもよく、金属ナノ構造30が金属−絶縁体−金属(M−I−M:metal-insulator-metal)構造になっていてもよい。   The metal component constituting the metal nanostructure 30 and the metal component constituting the electrodes 21 and 22 may be different from each other. An insulator such as a carbon compound may be mixed in the metal constituting the metal nanostructure 30, and the metal nanostructure 30 has a metal-insulator-metal (MIM) metal-insulator-metal (MIM) structure. It may be.

金属ナノ構造30の表面には、サブミクロンないしはナノオーダーの凹凸が形成されている。詳述すると、金属ナノ構造30は、金属(Au)がクラスター状又はフラクタル状に集合した構造になっている(図13及び図14参照)。金属ナノ構造30の集合体は、素子1の厚さ方向(上方)に突出する多数ないしは無数の凸部を含む。これら凸部がクラスター状に集合している。或いは、Auナノ粒子の集合体が多重に枝分かれするよう拡散したフラクタル構造になっている。金属ナノ構造30は、多数の第1凸部31と、第2凸部32を含む。上記多数の凸部の一部が第1凸部31を構成し、他の一部が第2凸部32を構成している。   The surface of the metal nanostructure 30 has submicron or nano-order irregularities. Specifically, the metal nanostructure 30 has a structure in which metals (Au) are gathered in a cluster shape or a fractal shape (see FIGS. 13 and 14). The aggregate of the metal nanostructures 30 includes a large number or innumerable protrusions protruding in the thickness direction (upward) of the element 1. These convex portions are gathered in a cluster. Alternatively, it has a fractal structure in which an aggregate of Au nanoparticles is diffused so as to branch multiple times. The metal nanostructure 30 includes a large number of first protrusions 31 and second protrusions 32. A part of the many convex parts constitutes the first convex part 31, and the other part constitutes the second convex part 32.

金属ナノ構造30は、少なくとも1つの周期構造30を有している。好ましくは、金属ナノ構造30は、多数ないしは無数(複数)の周期構造33を有している。各周期構造33は、金属ナノ構造30の上記多数の凸部における隣り合う幾つか(複数)の凸部31,31…によって構成されている。各周期構造33を構成する第1凸部31,31…どうしは、素子1の面方向(積層方向と直交する方向)に沿ってある間隔(周期)で配列されている。周期構造33に応じて第1凸部31の配置間隔(周期)が異なっている。これら周期構造33における第1凸部31の配置間隔(周期)は、数十nmから数μm程度が好ましく、約40nm〜100nm程度がより好ましい。この配置間隔(周期)は、入射光Lの波長の約0.1倍〜1倍程度であることが好ましく、約0.1倍程度がより好ましい。更に、上記配置間隔(周期)は、n型半導体層10と導電層40とからなるショットキー素子の感応波長(可視光域から赤外光域)の約0.1倍〜1倍程度であることが好ましい。金属ナノ構造30は、上記ショットキー素子の感応域内の任意の波長の約0.1倍〜1倍の大きさの配置間隔を有する周期構造を少なくとも1つ含むことが好ましい。   The metal nanostructure 30 has at least one periodic structure 30. Preferably, the metal nanostructure 30 has a large number or innumerable (plural) periodic structures 33. Each periodic structure 33 is constituted by several (plural) convex portions 31, 31... Adjacent to each other in the large number of convex portions of the metal nanostructure 30. The first protrusions 31, 31... Constituting each periodic structure 33 are arranged at a certain interval (period) along the surface direction of the element 1 (direction orthogonal to the stacking direction). The arrangement interval (period) of the first convex portions 31 differs depending on the periodic structure 33. The arrangement interval (period) of the first protrusions 31 in these periodic structures 33 is preferably about several tens of nm to several μm, and more preferably about 40 nm to 100 nm. This arrangement interval (period) is preferably about 0.1 to 1 times the wavelength of the incident light L, and more preferably about 0.1 times. Further, the arrangement interval (period) is about 0.1 to 1 times the sensitive wavelength (visible light region to infrared light region) of the Schottky element composed of the n-type semiconductor layer 10 and the conductive layer 40. It is preferable. The metal nanostructure 30 preferably includes at least one periodic structure having an arrangement interval that is approximately 0.1 to 1 times the arbitrary wavelength within the sensitive region of the Schottky element.

更に、金属ナノ構造30には、複数の第2凸部32が分散して配置されている。各第2凸部32は、何れかの周期構造33と重なるように配置されている。又は、各第2凸部32は、何れかの周期構造33に近接して配置されている。第2凸部32は、第1凸部31より突出高さが大きく、第1凸部31より尖り度(突出高さと底部の幅の比)が大きい。第2凸部32の突出高さは、約50nm〜200nm程度であることが好ましい。第2凸部32どうしの分散間隔は、入射光の波長より大きいことが好ましい。例えば、上記分散間隔は、1μm以上であることが好ましく、約2μm〜3μm程度であることが好ましい。第2凸部32どうしの分散間隔の上限は、3μm〜5μm程度であることが好ましい。   Furthermore, a plurality of second convex portions 32 are arranged in the metal nanostructure 30 in a dispersed manner. Each 2nd convex part 32 is arrange | positioned so that one of the periodic structures 33 may overlap. Or each 2nd convex part 32 is arrange | positioned in the vicinity of one of the periodic structures 33. FIG. The second convex portion 32 has a protruding height larger than that of the first convex portion 31 and has a sharpness (ratio of the protruding height and the width of the bottom portion) larger than that of the first convex portion 31. The protruding height of the second convex portion 32 is preferably about 50 nm to 200 nm. The dispersion interval between the second convex portions 32 is preferably larger than the wavelength of the incident light. For example, the dispersion interval is preferably 1 μm or more, and preferably about 2 μm to 3 μm. The upper limit of the dispersion interval between the second convex portions 32 is preferably about 3 μm to 5 μm.

光電変換素子1の製造方法を説明する。
半導体層10として、P(リン)ドープのn型シリコン基板を用意する。図2に示すように、半導体層10の表面をエッチングし、凸層11を形成する(凸層形成工程)。更に、半導体層10の表面の電極21を配置すべき右側部分を凸層11より左側の部分より僅かに(1nm以下程度)凹むようにエッチングする。エッチングは、ウェットエッチングにて行なってもよく、ドライエッチングにて行なってもよい。
A method for manufacturing the photoelectric conversion element 1 will be described.
A P (phosphorus) -doped n-type silicon substrate is prepared as the semiconductor layer 10. As shown in FIG. 2, the surface of the semiconductor layer 10 is etched to form the convex layer 11 (convex layer forming step). Further, the etching is performed so that the right side portion where the electrode 21 on the surface of the semiconductor layer 10 is to be disposed is slightly recessed (about 1 nm or less) from the left side portion of the convex layer 11. Etching may be performed by wet etching or dry etching.

図3に示すように、半導体層10の右側の上記凹ませた部分にCoからなる膜25を被膜する。Co膜25は、凸層11の右側面(一側面)にも被膜する。Co膜25の被膜は、スパッタリング、蒸着等の種々の成膜方法にて行なうことができる。Co膜25の厚さは、1nm以下が好ましい。Co膜25の上面が、半導体層の表面の中央部分と略面一になるようにするのが好ましい。   As shown in FIG. 3, a film 25 made of Co is coated on the recessed portion on the right side of the semiconductor layer 10. The Co film 25 also coats the right side surface (one side surface) of the convex layer 11. The coating of the Co film 25 can be performed by various film forming methods such as sputtering and vapor deposition. The thickness of the Co film 25 is preferably 1 nm or less. It is preferable that the upper surface of the Co film 25 be substantially flush with the central portion of the surface of the semiconductor layer.

次に、図4に示すように、第1電極及び金属ナノ構造となるAuからなる膜26をCo膜25上に積層する。Au膜26は、凸層11の右側面(一側面)に接触するようにする。更には、Au膜26を凸層11の上面の少なくとも一部にも被覆する。Au膜26の被膜は、スパッタリング、蒸着等の種々の成膜方法にて行なうことができる。   Next, as shown in FIG. 4, a film 26 made of Au serving as a first electrode and a metal nanostructure is stacked on the Co film 25. The Au film 26 is in contact with the right side surface (one side surface) of the convex layer 11. Furthermore, the Au film 26 is also coated on at least a part of the upper surface of the convex layer 11. The Au film 26 can be coated by various film forming methods such as sputtering and vapor deposition.

次に、図5に示すように、半導体層10の凸層11より左側の表面部分に、Coからなる膜43を形成する。Co膜43の被膜は、スパッタリング、蒸着等の種々の成膜方法にて行なうことができる。   Next, as shown in FIG. 5, a film 43 made of Co is formed on the surface portion of the semiconductor layer 10 on the left side of the convex layer 11. The coating of the Co film 43 can be performed by various film forming methods such as sputtering and vapor deposition.

次に、図6に示すように、Co膜43の表面の左側部にAuからなる第2電極22を積層する(第2電極形成工程)。第2電極22の被膜は、スパッタリング、蒸着等の種々の成膜方法にて行なうことができる。なお、第2電極の形成工程は、次のアニール処理の後に行ってもよい。   Next, as shown in FIG. 6, the second electrode 22 made of Au is laminated on the left side of the surface of the Co film 43 (second electrode formation step). The coating of the second electrode 22 can be performed by various film forming methods such as sputtering and vapor deposition. Note that the step of forming the second electrode may be performed after the next annealing treatment.

次に、基板10をアニール処理槽に入れ、アニール処理(熱処理)を行なう。アニール処理の温度条件は、400℃〜800℃程度が好ましく、600℃程度がより好ましい。アニール処理は、可及的に100%の不活性ガス雰囲気にて行なう。アニール処理用の不活性ガスとして、He、Ar、Ne等の希ガスを用いることができ、その他、Nを用いてもよい。アニール処理の圧力条件は、大気圧近傍であり、例えば大気圧より数Pa程度低圧である。Next, the substrate 10 is put in an annealing treatment tank, and annealing treatment (heat treatment) is performed. The temperature condition for the annealing treatment is preferably about 400 ° C. to 800 ° C., more preferably about 600 ° C. The annealing treatment is performed in a 100% inert gas atmosphere as much as possible. As the inert gas for the annealing treatment, a rare gas such as He, Ar, Ne or the like can be used, and N 2 may also be used. The pressure condition for the annealing treatment is in the vicinity of atmospheric pressure, for example, about several Pa lower than atmospheric pressure.

上記アニール処理によって、Au膜26が、薄いCo膜25を介して半導体層10(凸層11を含む)とオーミック接触して第1電極21となる(第1電極形成工程)。第1電極21と半導体層10の接合部では、Coを挟んでAuとSiが相互に拡散して合金化する。これによって、第1電極21と半導体層10とを確実にオーミック接触させることができる。   By the annealing process, the Au film 26 is in ohmic contact with the semiconductor layer 10 (including the convex layer 11) through the thin Co film 25 to form the first electrode 21 (first electrode forming step). At the junction between the first electrode 21 and the semiconductor layer 10, Au and Si are diffused and alloyed with each other across Co. Thereby, the first electrode 21 and the semiconductor layer 10 can be reliably brought into ohmic contact.

さらに、上記アニール処理によって、Co膜43に半導体層10のSiが拡散する。これにより、CoSix好ましくはCoSiからなる導電層40を形成できる(導電層形
成工程)。この導電層40の底面と半導体層10とがショットキー接合することで、ショットキー接合部41を形成できる。かつ、導電層40の右端面(凸層側端面)と凸層11の左側面(他側面)とがショットキー接合することで、ショットキー接合部42を形成できる。アニール温度を600℃程度に設定することで、導電層40の成分をCoSiにすることができる
。したがって、半導体層10と導電層40を確実にショットキー接合させることができ、良好なショットキー接合部41,42を得ることができる。
Further, Si of the semiconductor layer 10 diffuses into the Co film 43 by the annealing treatment. Thereby, the conductive layer 40 made of CoSix, preferably CoSi 2 can be formed (conductive layer forming step). A Schottky junction 41 can be formed by the Schottky junction between the bottom surface of the conductive layer 40 and the semiconductor layer 10. And the Schottky junction part 42 can be formed because the right end surface (convex layer side end surface) of the conductive layer 40 and the left side surface (other side surface) of the convex layer 11 join. By setting the annealing temperature to about 600 ° C., the component of the conductive layer 40 can be made of CoSi 2 . Therefore, the semiconductor layer 10 and the conductive layer 40 can be securely Schottky joined, and good Schottky junctions 41 and 42 can be obtained.

更に、図1に示すように、上記アニール処理によって、Au膜26の微粒子が凸層11の上面に沿ってクラスター又はフラクタルを形成するよう拡散する。すなわち、Au微粒子が多重に枝分かれするよう拡散し、フラクタル構造の集合体になる。集合体の表面は、サブミクロンないしはナノオーダーの凹凸を有し、クラスター状になる。これにより、金属ナノ構造30を自然形成できる(ナノ構造形成工程)。   Further, as shown in FIG. 1, the fine particles of the Au film 26 are diffused along the upper surface of the convex layer 11 by the annealing treatment so as to form clusters or fractals. That is, Au fine particles diffuse so as to branch into multiple, and become an aggregate of a fractal structure. The surface of the aggregate has sub-micron or nano-order irregularities and is clustered. Thereby, the metal nanostructure 30 can be naturally formed (nanostructure formation process).

上記光電変換素子1の動作を説明する。
上記の光電変換素子1に可視領域〜赤外領域の波長(具体的には約0.4μm〜2μm程度)の光が入射すると、導電層40の底面と半導体層10との第1ショットキー接合部41において光電変換によりフォトキャリアが発生する。加えて、導電層40の右端面と凸層11との第2ショットキー接合部42においても光電変換によりフォトキャリア(電子−正孔対)が発生する。
The operation of the photoelectric conversion element 1 will be described.
When light having a wavelength in the visible region to the infrared region (specifically, about 0.4 μm to 2 μm) is incident on the photoelectric conversion element 1, the first Schottky junction between the bottom surface of the conductive layer 40 and the semiconductor layer 10. In the part 41, photocarriers are generated by photoelectric conversion. In addition, photocarriers (electron-hole pairs) are also generated by photoelectric conversion at the second Schottky junction 42 between the right end surface of the conductive layer 40 and the convex layer 11.

第1ショットキー接合部41においては、上記フォトキャリアの電子が空乏層の電界によって半導体層10の側へ移動する。これに伴って、第2電極22から導電層40に電子が流れ込む。第2のショットキー接合部42においては、キャリアの電子が凸層11の側ひいては第1電極21の側へ移動する。これにより、導電層40に沿って電子が第1電極21の側へ流れる。よって、第1電極21がカソードになり、第2電極22がアノードになる。このようにして、アノードになる電極22とカソードになる電極21を確定でき、光誘起電流の向きを制御できる。よって、電流−電圧特性を正側と負側で確実に非対称にでき、きれいなダイオード特性を得ることができる。   In the first Schottky junction 41, the electrons of the photocarrier move to the semiconductor layer 10 side by the electric field of the depletion layer. Along with this, electrons flow from the second electrode 22 into the conductive layer 40. In the second Schottky junction 42, the electrons of carriers move to the convex layer 11 side and thus to the first electrode 21 side. Thereby, electrons flow along the conductive layer 40 toward the first electrode 21. Accordingly, the first electrode 21 becomes a cathode and the second electrode 22 becomes an anode. In this way, the electrode 22 that becomes the anode and the electrode 21 that becomes the cathode can be determined, and the direction of the photoinduced current can be controlled. Therefore, the current-voltage characteristic can be reliably asymmetrical between the positive side and the negative side, and a clean diode characteristic can be obtained.

さらに、素子1の表面の金属ナノ構造30によって、光電変換の感度を高めることができる。かつ、金属ナノ構造30によって、光電変換可能な光の波長域を拡大できる。   Furthermore, the sensitivity of photoelectric conversion can be increased by the metal nanostructure 30 on the surface of the element 1. Moreover, the wavelength range of light that can be photoelectrically converted can be expanded by the metal nanostructure 30.

金属ナノ構造30の作用を詳述する。金属ナノ構造30を構成するAuナノ微粒子の表面にはプラズモンが局在する。この表面プラズモンと入射光が共鳴し、大きな電場が発生する。金属ナノ構造30の周期構造33は、その周期(第1凸部31の配置間隔)に応じた波長の入射光に対する光電変換の感度を高める。すなわち、周期構造33は、その周期の約1倍〜10倍程度、特に約10倍の波長の入射光に対し敏感に感応してプラズモン共鳴を起こす。第1凸部31の周期は周期構造33に応じて異なるから、金属ナノ構造30が感応可能な波長域を広くすることができる。更に、第2凸部32の周囲に近接場光が発生する。この近接場光と上記周期構造33によるプラズモン共鳴との相乗効果によって、大きな光誘起電場を発生させることができる。これによって、可視光領域から赤外光領域に及ぶ広帯域の光感応する光電変換素子1を提供できる。入射光が微弱であっても、光起電力を高感度に発生させることができる。第2凸部32の分散間隔を入射光の波長(可視光域〜赤外光域)より大きくし、好ましくは1μm以上、より好ましくは2μm〜3μmとすることによって、隣接する第2凸部32,32どうしが干渉して電場を弱めるのを回避できる。第2凸部32の分散間隔の上限を3μm〜5μmとすることによって、第2凸部32の存在密度を高く維持でき、第2凸部32との相互作用を生じ得る周期構造33の数を確保でき、感応帯域を確実に広くできる。   The operation of the metal nanostructure 30 will be described in detail. Plasmons are localized on the surface of the Au nanoparticle constituting the metal nanostructure 30. The surface plasmon and incident light resonate to generate a large electric field. The periodic structure 33 of the metal nanostructure 30 enhances the sensitivity of photoelectric conversion with respect to incident light having a wavelength corresponding to the period (the arrangement interval of the first protrusions 31). That is, the periodic structure 33 is sensitively sensitive to incident light having a wavelength of about 1 to 10 times, particularly about 10 times the period, and causes plasmon resonance. Since the period of the 1st convex part 31 changes according to the periodic structure 33, the wavelength range which the metal nanostructure 30 can respond can be widened. Further, near-field light is generated around the second convex portion 32. A large light-induced electric field can be generated by a synergistic effect of the near-field light and the plasmon resonance by the periodic structure 33. As a result, it is possible to provide the photoelectric conversion element 1 that is sensitive to a wide band extending from the visible light region to the infrared light region. Even if the incident light is weak, the photovoltaic force can be generated with high sensitivity. By making the dispersion interval of the second convex portions 32 larger than the wavelength of incident light (visible light region to infrared light region), preferably 1 μm or more, more preferably 2 μm to 3 μm, adjacent second convex portions 32. , 32 can interfere with each other and weaken the electric field. By setting the upper limit of the dispersion interval of the second convex portions 32 to 3 μm to 5 μm, the existence density of the second convex portions 32 can be maintained high, and the number of the periodic structures 33 that can cause the interaction with the second convex portions 32 is increased. Can be secured, and the sensitive band can be reliably widened.

光電変換素子1を光検出センサーとして用いる場合、優れた感度特性を有し、かつ広帯域の光を検出可能な光検出センサーを提供できる。
光電変換素子1を太陽電池として用いる場合、幅広い帯域の太陽光を光電変換して電力に利用可能な太陽電池を提供できる。晴天時はもちろん、曇天時においても十分に大きな電力を得ることができる。更に、日没後においても、大気中に散乱する赤外光を光電変換して電力を得ることができる。赤外光を吸収することにより赤外光の熱変換を防止でき、地球温暖化対策の手段としても期待できる。
When the photoelectric conversion element 1 is used as a light detection sensor, it is possible to provide a light detection sensor having excellent sensitivity characteristics and capable of detecting broadband light.
When using the photoelectric conversion element 1 as a solar cell, it is possible to provide a solar cell that can be used for electric power by photoelectrically converting sunlight in a wide band. Sufficiently large electric power can be obtained not only in fine weather but also in cloudy weather. Furthermore, even after sunset, power can be obtained by photoelectrically converting infrared light scattered in the atmosphere. By absorbing infrared light, thermal conversion of infrared light can be prevented, and it can also be expected as a measure against global warming.

一対の電極21,22が素子1の同じ面(上面)に配置されているため、光電変換素子1を薄型化できる。
光誘起電場が素子1の表面に沿って形成されるため、キャリアが素子1の表面に沿って加速され、化合物半導体レベルの高速で移動できる。したがって、超高速イメージングセンサーや、GHz〜THz帯の光変調波に対応可能な光検出センサーを実現できる。光電変換素子1は、薄膜型であるため、CCDセンサアレーとして用いることもできる。
Since the pair of electrodes 21 and 22 are disposed on the same surface (upper surface) of the element 1, the photoelectric conversion element 1 can be thinned.
Since the photo-induced electric field is formed along the surface of the element 1, carriers are accelerated along the surface of the element 1 and can move at a high speed of the compound semiconductor level. Therefore, it is possible to realize an ultra-high-speed imaging sensor or a photodetection sensor that can cope with light modulation waves in the GHz to THz band. Since the photoelectric conversion element 1 is a thin film type, it can also be used as a CCD sensor array.

次に、本発明の他の実施形態を説明する。以下の実施形態において、既述の形態と重複する内容に関しては図面に同一符号を付して説明を省略する。
図7は、本発明の第2実施形態を示したものである。第2実施形態に係る光電変換素子1Aは、第1実施形態のn型半導体層10に代えて、p型半導体層10Aを備えている。p型半導体層10Aは、例えばB(ボロン)等のp型不純物がドープされたp型シリコンにて構成されている。p型半導体層10Aが、基板を兼ねている点等は、第1実施形態と同様である。
Next, another embodiment of the present invention will be described. In the following embodiments, the same reference numerals are attached to the drawings for the same contents as those already described, and the description thereof is omitted.
FIG. 7 shows a second embodiment of the present invention. A photoelectric conversion element 1A according to the second embodiment includes a p-type semiconductor layer 10A instead of the n-type semiconductor layer 10 of the first embodiment. The p-type semiconductor layer 10A is made of p-type silicon doped with a p-type impurity such as B (boron). The p-type semiconductor layer 10A is the same as the first embodiment in that it also serves as a substrate.

p型素子1Aの周期構造33における第1凸部31の配置間隔(周期)は、n型素子1のそれよりもやや大きいことが好ましい。例えば、上記配置間隔(周期)は、約60nm〜150nm程度がより好ましい。p型素子1Aの周期構造33における第2凸部32の分散間隔は、n型素子1のそれよりもやや大きいことが好ましい。例えば、上記分散間隔は、約3μm〜5μm程度であることが好ましく、上限は5μm〜6μm程度であることが好ましい。   The arrangement interval (period) of the first protrusions 31 in the periodic structure 33 of the p-type element 1 </ b> A is preferably slightly larger than that of the n-type element 1. For example, the arrangement interval (period) is more preferably about 60 nm to 150 nm. The dispersion interval of the second convex portions 32 in the periodic structure 33 of the p-type element 1A is preferably slightly larger than that of the n-type element 1. For example, the dispersion interval is preferably about 3 μm to 5 μm, and the upper limit is preferably about 5 μm to 6 μm.

p型の光電変換素子1Aの感応領域は、n型の光電変換素子1の感応領域より長波長側にずれており、赤外域(具体的には波長約1μm〜4μm程度)の光に感応する。光電変換素子1Aに赤外域の光が入射すると、導電層40の底面と半導体層10Aとの第1ショットキー接合部41において光電変換によりフォトキャリアが発生する。加えて、導電層40の右端面(凸層側端面)と凸層11の左側面(一側面)との第2ショットキー接合部42においても光電変換によりフォトキャリア(電子−正孔対)が発生する。   The sensitive region of the p-type photoelectric conversion element 1A is shifted to a longer wavelength side than the sensitive region of the n-type photoelectric conversion element 1, and is sensitive to light in the infrared region (specifically, a wavelength of about 1 μm to 4 μm). . When light in the infrared region is incident on the photoelectric conversion element 1A, photocarriers are generated by photoelectric conversion at the first Schottky junction 41 between the bottom surface of the conductive layer 40 and the semiconductor layer 10A. In addition, photocarriers (electron-hole pairs) are also generated by photoelectric conversion at the second Schottky junction 42 between the right end surface (convex layer side end surface) of the conductive layer 40 and the left side surface (one side surface) of the convex layer 11. Occur.

第1ショットキー接合部41においては、上記フォトキャリアの正孔が空乏層の電界によって半導体層10の側へ移動する。これに伴って、第2電極22から導電層40に正孔が流れ込む。第2のショットキー接合部42においては、キャリアの正孔が凸層11の側ひいては第1電極21の側へ移動する。これにより、導電層40に沿って正孔が第1電極21の側へ流れる。よって、第1電極21がアノードになり、第2電極22がカソードなる。このようにして、アノードになる電極21とカソードになる電極22を確定でき、光誘起電流の向きを制御できる。よって、電流−電圧特性を正側と負側で確実に非対称にでき、きれいなダイオード特性を得ることができる。   In the first Schottky junction 41, the holes of the photocarrier move to the semiconductor layer 10 side by the electric field of the depletion layer. Along with this, holes flow from the second electrode 22 into the conductive layer 40. In the second Schottky junction 42, the carrier holes move toward the convex layer 11 and thus toward the first electrode 21. As a result, holes flow along the conductive layer 40 toward the first electrode 21. Therefore, the 1st electrode 21 becomes an anode and the 2nd electrode 22 becomes a cathode. In this way, the electrode 21 serving as the anode and the electrode 22 serving as the cathode can be determined, and the direction of the photoinduced current can be controlled. Therefore, the current-voltage characteristic can be reliably asymmetrical between the positive side and the negative side, and a clean diode characteristic can be obtained.

図8は、本発明の第3実施形態に係る光電変換素子1Bを示したものである。第3実施形態では、金属ナノ構造30が、凸層11から導電層40に跨っており、凸層11の上面だけでなく導電層40の表面上にも広く分布している。半導体層10の表面の右側の電極21配置部分は、導電層40配置部分と面一(同一高さ)になっているが、第1実施形態と同様に、若干(1nm程度)凹んでいてもよい。   FIG. 8 shows a photoelectric conversion element 1B according to the third embodiment of the present invention. In the third embodiment, the metal nanostructure 30 extends from the convex layer 11 to the conductive layer 40 and is widely distributed not only on the upper surface of the convex layer 11 but also on the surface of the conductive layer 40. The electrode 21 arrangement portion on the right side of the surface of the semiconductor layer 10 is flush with the conductive layer 40 arrangement portion (same height), but may be slightly recessed (about 1 nm) as in the first embodiment. Good.

第3実施形態の光電変換素子1Bの製造方法を説明する。
[凸層形成工程]
図9に示すように、半導体層10の表面をエッチングし、凸層11を形成する。第3実施形態では、半導体層10の表面の凸層11より右側部分を更にエッチングする必要はない。
A method for manufacturing the photoelectric conversion element 1B of the third embodiment will be described.
[Convex layer forming process]
As shown in FIG. 9, the surface of the semiconductor layer 10 is etched to form the convex layer 11. In the third embodiment, there is no need to further etch the right side portion of the convex layer 11 on the surface of the semiconductor layer 10.

[第1電極形成工程]
第3実施形態では、半導体層10の表面の凸層11より左側部分へのCo膜25(図3参照)の被膜を省略できる。図10に示すように、半導体層10の上記右側部分には、Au膜26をスパッタリング、蒸着等にて直接積層する。Au膜26は、半導体層10の表面の右側部分及び凸層11の右側面に接触するように被膜すればよく、凸層11の上面にまで被覆しなくてもよい。
[First electrode formation process]
In the third embodiment, the coating of the Co film 25 (see FIG. 3) on the left side of the convex layer 11 on the surface of the semiconductor layer 10 can be omitted. As shown in FIG. 10, an Au film 26 is directly laminated on the right portion of the semiconductor layer 10 by sputtering, vapor deposition, or the like. The Au film 26 may be coated so as to be in contact with the right side portion of the surface of the semiconductor layer 10 and the right side surface of the convex layer 11, and does not have to cover the upper surface of the convex layer 11.

次に、基板10をアニール処理槽に入れ、アニール処理(熱処理)を行なう。アニール処理の温度条件(第1温度)は、800℃程度とする。アニール処理のその他の条件は、第1実施形態と同様とする。これによって、Au膜26が、半導体層10(凸層11を含む)とオーミック接触して、第1電極21となる。第1電極21と半導体層10(凸層11を含む)の接合部では、AuとSiを相互に拡散させて合金化でき、電極21と半導体層10(凸層11を含む)とを確実にオーミック接触させることができる。   Next, the substrate 10 is put in an annealing treatment tank, and annealing treatment (heat treatment) is performed. The annealing temperature condition (first temperature) is about 800 ° C. Other conditions for the annealing treatment are the same as those in the first embodiment. As a result, the Au film 26 is in ohmic contact with the semiconductor layer 10 (including the convex layer 11) and becomes the first electrode 21. At the junction between the first electrode 21 and the semiconductor layer 10 (including the convex layer 11), Au and Si can be diffused and alloyed with each other, so that the electrode 21 and the semiconductor layer 10 (including the convex layer 11) can be reliably connected. Can make ohmic contact.

[導電層形成工程]
次に、図11に示すように、半導体層10の表面の凸層11より左側の部分に導電層40の金属成分となるCo膜43をスパッタリング、蒸着等にて被膜する。
[Conductive layer forming step]
Next, as shown in FIG. 11, a Co film 43 serving as a metal component of the conductive layer 40 is coated on the left side of the convex layer 11 on the surface of the semiconductor layer 10 by sputtering, vapor deposition, or the like.

[第2電極形成工程]
次に、図12に示すように、Co膜43の表面の左側部にAuからなる第2電極22を積層する。第2電極22の被膜は、スパッタリング、蒸着等の種々の成膜方法にて行なうことができる。
[Second electrode forming step]
Next, as shown in FIG. 12, the second electrode 22 made of Au is stacked on the left side of the surface of the Co film 43. The coating of the second electrode 22 can be performed by various film forming methods such as sputtering and vapor deposition.

[ナノ構造形成工程]
また、金属ナノ構造30となる原体34(Au)を凸層11及びCo膜43上に配置する。原体34(Au)の形状ないし性状は、特に限定が無く、薄膜状、小片状、小塊状、粒状、粉体状、コロイド状、ファイバー状、ワイヤー状、ドット状の何れでもよく、その他の形状ないし性状でもよい。原体34は、凸層11及びCo膜43の上面の第1電極21と第2電極22との間の部分に分散させて点在させるように配置することが好ましい。各原体24の幅Wは、数100nm〜1mm程度であることが好ましい。各原体24の高さHは、数100nm〜1mm程度であることが好ましい。隣り合う原体34どうし間の隙間の幅Dは、数100nm〜1mm程度であることが好ましい。原体34の被膜は、スパッタリング、蒸着等の種々の成膜方法にて行なうことができる。第2電極22と原体34を同時に成膜してもよい。
[Nanostructure formation process]
In addition, the base material 34 (Au) to be the metal nanostructure 30 is disposed on the convex layer 11 and the Co film 43. The shape or property of the active material 34 (Au) is not particularly limited, and may be any of a thin film shape, a small piece shape, a small lump shape, a granular shape, a powder shape, a colloidal shape, a fiber shape, a wire shape, and a dot shape. The shape or property may be used. The base body 34 is preferably arranged so as to be dispersed and interspersed in a portion between the first electrode 21 and the second electrode 22 on the upper surface of the convex layer 11 and the Co film 43. The width W of each original material 24 is preferably about several hundred nm to 1 mm. The height H of each original material 24 is preferably about several hundred nm to 1 mm. The width D of the gap between the adjacent original materials 34 is preferably about several hundred nm to 1 mm. The coating of the original material 34 can be performed by various film forming methods such as sputtering and vapor deposition. The second electrode 22 and the original material 34 may be formed simultaneously.

次に、基板10を再度アニール処理槽に入れ、アニール処理(熱処理)を行なう。このときのアニール処理の温度条件(第2温度)は、電極形成工程でのアニール温度(800℃)より低温であることが好ましく、より好ましくは600℃程度とする。アニール処理のその他の条件は、第1実施形態と同様とする。これによって、CoSix好ましくはCoSiからなる導電層40を確実に形成でき、第1、第2ショットキー接合部41,42を形成できる。かつ、上記原体(Au)の微粒子がクラスター又はフラクタルを形成するよう拡散し、金属ナノ構造30を自然形成できる。Next, the substrate 10 is again placed in the annealing bath, and annealing (heat treatment) is performed. The temperature condition (second temperature) of the annealing treatment at this time is preferably lower than the annealing temperature (800 ° C.) in the electrode forming step, more preferably about 600 ° C. Other conditions for the annealing treatment are the same as those in the first embodiment. As a result, the conductive layer 40 made of CoSix, preferably CoSi 2 can be reliably formed, and the first and second Schottky junctions 41 and 42 can be formed. In addition, the metal nanostructure 30 can be naturally formed by diffusing the fine particles of the base material (Au) so as to form clusters or fractals.

第3実施形態では、アニール処理を2回に分けて行なうことで、1回目のアニール処理では、第1電極21と半導体層10(凸層11を含む)をオーミック接触するのに適した温度に設定でき、2回目のアニール処理では、導電層40と半導体層10をショットキー接触するのに適した温度、及びクラスター状又はフラクタル状の金属ナノ構造30を得るのに適した温度に設定できる。第1電極21の形成後に、導電層40を被膜することで、第1電極形成工程のアニール処理で導電層40と半導体層10の接合部が合金化するのを防止でき、ショットキー界面を確実に形成できる。   In the third embodiment, the annealing process is performed in two steps, so that the first annealing process is performed at a temperature suitable for ohmic contact between the first electrode 21 and the semiconductor layer 10 (including the convex layer 11). In the second annealing treatment, the temperature can be set to a temperature suitable for making the Schottky contact between the conductive layer 40 and the semiconductor layer 10 and the temperature suitable for obtaining the cluster-like or fractal-shaped metal nanostructure 30. By coating the conductive layer 40 after the formation of the first electrode 21, it is possible to prevent the bonding portion between the conductive layer 40 and the semiconductor layer 10 from being alloyed by the annealing process of the first electrode formation step, and to ensure the Schottky interface. Can be formed.

本発明は、上記実施形態に限定されず、発明の要旨を変更しない限りにおいて種々の改変をなすことができる。
例えば、金属ナノ構造30が、導電層40の表面上だけに設けられていてもよい。金属ナノ構造30が、導電層40の一部分にだけ積層されていてもよい。
金属ナノ構造30上に半導体ナノ構造体を設けてもよい。素子1の半導体層10がn型である場合、半導体ナノ構造体はn型であることが好ましく、紫外領域に感度を持つ半導体ナノ構造体であることがより好ましい。かかる半導体ナノ構造体の成分として、ZnOが挙げられ、その他、n型のGaN等が挙げられる。素子1Aの半導体層10Aがp型である場合、半導体ナノ構造体はp型であることが好ましく、赤外領域に感度を持つ半導体ナノ構造体であることがより好ましい。かかる半導体ナノ構造体の成分として、p型のGaN、C等が挙げられる。1つの光電変換素子1,1Aにn型半導体ナノ構造体及びp型半導体ナノ構造体の両方が混在して設けられていてもよい。半導体ナノ構造体は、ナノワイヤー、ナノニードル、ナノチューブ、ナノロッド等の形態を有し、金属ナノ構造30の表面に突き立てられていることが好ましい。かかる半導体ナノ構造体は、CVD、PVD、ゾルゲル法等によって形成できる。
金属ナノ構造30を構成する金属成分は、Auに限られず、Ag、Pt、Cu、Pd等であってもよい。
導電層40を構成する金属成分は、Coに限られず、Fe、W、Ni、Al、Ti等であってもよい。
複数の実施形態を互いに組み合わせてもよい。例えば、第3実施形態において、n型の半導体層10に代えて、第2実施形態と同様のp型半導体層10Aを用いてもよい。
第3実施形態の製造工程において、第1実施形態と同様に、電極21,22と半導体層10との接合部にオーミック接合を促進するCo層43を介在させてもよい。
光電変換素子1,1Aの製造工程は、適宜、順序の入れ替え、ないしは変更を行なってもよい。
The present invention is not limited to the above-described embodiment, and various modifications can be made without changing the gist of the invention.
For example, the metal nanostructure 30 may be provided only on the surface of the conductive layer 40. The metal nanostructure 30 may be stacked only on a part of the conductive layer 40.
A semiconductor nanostructure may be provided on the metal nanostructure 30. When the semiconductor layer 10 of the element 1 is n-type, the semiconductor nanostructure is preferably n-type, and more preferably a semiconductor nanostructure having sensitivity in the ultraviolet region. Examples of the component of the semiconductor nanostructure include ZnO, and other examples include n-type GaN. When the semiconductor layer 10A of the element 1A is p-type, the semiconductor nanostructure is preferably p-type, and more preferably a semiconductor nanostructure having sensitivity in the infrared region. Examples of the component of the semiconductor nanostructure include p-type GaN and C. Both the n-type semiconductor nanostructure and the p-type semiconductor nanostructure may be provided in one photoelectric conversion element 1, 1 </ b> A. The semiconductor nanostructure has a form such as a nanowire, a nanoneedle, a nanotube, or a nanorod, and is preferably protruded from the surface of the metal nanostructure 30. Such a semiconductor nanostructure can be formed by CVD, PVD, sol-gel method or the like.
The metal component constituting the metal nanostructure 30 is not limited to Au, and may be Ag, Pt, Cu, Pd, or the like.
The metal component constituting the conductive layer 40 is not limited to Co, but may be Fe, W, Ni, Al, Ti, or the like.
A plurality of embodiments may be combined with each other. For example, in the third embodiment, a p-type semiconductor layer 10A similar to the second embodiment may be used instead of the n-type semiconductor layer 10.
In the manufacturing process of the third embodiment, a Co layer 43 that promotes ohmic junction may be interposed at the junction between the electrodes 21 and 22 and the semiconductor layer 10 as in the first embodiment.
The manufacturing steps of the photoelectric conversion elements 1 and 1A may be changed or changed as appropriate.

実施例を説明する。本発明が以下の実施例に限定されないことは言うまでもない。
実施例1では、金属ナノ構造の作製及び観察を行った。金属ナノ構造は、次のようにして作製した。
ほぼ正方形のn型Si基板の表面全体にCo膜をスパッタリングにて成膜した。Co膜の厚さは8nmとした。
次に、5分間有機洗浄した後、マスク印刷を行ってCo膜の表面の四隅と中央に厚さAu膜をスパッタリングで成膜した。Au膜の厚さは、約10nmであった、
次に、アニール処理を行った。アニール処理の雰囲気ガスは、He100%とした。アニール温度は600℃であった。アニール処理時間は3分とした。アニール処理によって、n型Si基板の表層部分にCoが拡散してCoSixが形成された。
Examples will be described. Needless to say, the present invention is not limited to the following examples.
In Example 1, fabrication and observation of metal nanostructures were performed. The metal nanostructure was produced as follows.
A Co film was formed on the entire surface of a substantially square n-type Si substrate by sputtering. The thickness of the Co film was 8 nm.
Next, after organic cleaning for 5 minutes, mask printing was performed, and Au films having a thickness were formed by sputtering at the four corners and the center of the surface of the Co film. The thickness of the Au film was about 10 nm.
Next, annealing treatment was performed. The atmosphere gas for the annealing treatment was He 100%. The annealing temperature was 600 ° C. The annealing time was 3 minutes. By annealing, Co diffused in the surface layer portion of the n-type Si substrate to form CoSix.

上記Au膜の近傍の2つの場所をSEM(走査型電子顕微鏡)にて観察した。図13(a)及び(b)が、その画像である。Au膜の微粒子がCoSix膜の表面に沿って拡散し、Au膜の周囲に金属ナノ構造が自然形成されたことが確認された。金属ナノ構造の形態は、場所に応じて異なっていた。同図(b)に示すように、金属ナノ構造には、場所によってフラクタル構造が形成されていた。   Two places in the vicinity of the Au film were observed with an SEM (scanning electron microscope). FIGS. 13A and 13B show the images. It was confirmed that the fine particles of the Au film diffused along the surface of the CoSix film, and a metal nanostructure was naturally formed around the Au film. The morphology of the metal nanostructure was different depending on the location. As shown in FIG. 2B, a fractal structure was formed in the metal nanostructure depending on the location.

さらに、構造の幾つかの地点にレーザー光(波長635nm)を照射し、ゼロバイアスでの光誘起電流が最大になった地点の表面構造をAFM(原子間力顕微鏡)にて立体的に観察した。
図14がその画像である。図15は、図14の画像を模写し、解説したものである。
金属ナノ構造の表面にはサブオーダーないしはナノオーダーの凹凸が形成されており、クラスター構造ないしはフラクタル構造が確認された。更に、上記凹凸形状の中に、多数の周期構造33と、多数の第2凸部32が確認された。各周期構造33は、複数の第1凸部31を含み、これら第1凸部31が周期構造33に応じた周期(配置間隔)で配列されていた。周期構造33の周期は、おおよそ100nm以下であった。各第1凸部31の突出高さは約10nm〜20nm程度であった。各第2凸部32は、ある周期構造33と重なって配置されているか、又は周期構造33の近傍に配置されていた。第2凸部32の突出高さは、第1凸部31より突出高さより大きく、約50nm〜200nm程度であった。第2凸部32の分散間隔は、おおよそ2μm〜3μm程度であった。
Further, laser light (wavelength 635 nm) was irradiated to several points of the structure, and the surface structure at the point where the photoinduced current at zero bias was maximized was observed three-dimensionally with an AFM (atomic force microscope). .
FIG. 14 shows the image. FIG. 15 duplicates and explains the image of FIG.
Sub-order or nano-order irregularities were formed on the surface of the metal nanostructure, and a cluster structure or fractal structure was confirmed. Furthermore, a large number of periodic structures 33 and a large number of second convex portions 32 were confirmed in the above-described uneven shape. Each periodic structure 33 includes a plurality of first protrusions 31, and the first protrusions 31 are arranged at a period (arrangement interval) according to the periodic structure 33. The period of the periodic structure 33 was approximately 100 nm or less. The protrusion height of each first protrusion 31 was about 10 nm to 20 nm. Each of the second convex portions 32 is disposed so as to overlap with a certain periodic structure 33 or is disposed in the vicinity of the periodic structure 33. The protrusion height of the second protrusion 32 was larger than the protrusion height of the first protrusion 31 and was about 50 nm to 200 nm. The dispersion interval of the second protrusions 32 was approximately 2 μm to 3 μm.

本発明は、例えば光センサーや太陽電池に適用可能である。   The present invention is applicable to, for example, an optical sensor and a solar cell.

1 光電変換素子
10 半導体層
11 凸層
21 第1電極
22 第2電極
25 Co層(オーミック接触促進層)
26 Au膜(第1電極原料)
30 金属ナノ構造
31 第1凸部
32 第2凸部
33 周期構造
34 原体
40 導電層
41 第1のショットキー接合部
42 第2のショットキー接合部
43 Co膜(導電層金属成分)
DESCRIPTION OF SYMBOLS 1 Photoelectric conversion element 10 Semiconductor layer 11 Convex layer 21 1st electrode 22 2nd electrode 25 Co layer (ohmic contact promotion layer)
26 Au film (first electrode material)
30 Metal nanostructure 31 First convex portion 32 Second convex portion 33 Periodic structure 34 Base body 40 Conductive layer 41 First Schottky junction portion 42 Second Schottky junction portion 43 Co film (conductive layer metal component)

Claims (6)

表面に凸層が突出するよう形成されたn型又はp型の半導体層と、
前記表面に積層され、かつ前記凸層の一側面及び前記表面ショットキー接触する導電層と、
前記表面における前記凸層を挟んで前記導電層とは反対側に設けられ、かつ前記凸層の前記反対側の側面及び前記表面とオーミック接触する第1電極と、
前記導電層に設けられた第2電極と、
前記凸層又は前記導電層に積層された複数の周期構造を含む金属ナノ構造と、
を備え、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なることを特徴とする光電変換素子。
An n-type or p-type semiconductor layer formed so that a convex layer protrudes from the surface;
And a conductive layer laminated on the surface, and contacting one side and the surface Schottky of the convex layer,
A first electrode provided on the opposite side of the conductive layer across the convex layer on the surface and in ohmic contact with the opposite side surface of the convex layer and the surface ;
A second electrode provided on the conductive layer;
A metal nanostructure including a plurality of periodic structures laminated on the convex layer or the conductive layer;
The photoelectric conversion element is characterized in that each periodic structure includes a plurality of first protrusions, and an arrangement interval of the first protrusions varies depending on the periodic structure.
前記周期構造の少なくとも1つが、可視光域から赤外光域のある波長範囲内の任意の波長の0.1倍〜1倍の大きさの配置間隔を有することを特徴とする請求項1に記載の光電変換素子。   The at least one of the periodic structures has an arrangement interval that is 0.1 to 1 times as large as an arbitrary wavelength within a certain wavelength range from a visible light region to an infrared light region. The photoelectric conversion element as described. 前記金属ナノ構造が、前記第1凸部より大きく突出する複数の第2凸部を更に含み、これら第2凸部が互いに分散し、かつ各第2凸部が何れかの周期構造と重なって又は近接して配置されていることを特徴とする請求項1又は2に記載の光電変換素子。   The metal nanostructure further includes a plurality of second protrusions that protrude larger than the first protrusions, the second protrusions are dispersed from each other, and each second protrusion overlaps with any periodic structure. The photoelectric conversion element according to claim 1, wherein the photoelectric conversion elements are arranged close to each other. 半導体層の表面をエッチングすることにより、前記表面に凸層を形成する凸層形成工程と、
導電層を前記凸層の一側面及び前記表面ショットキー接触するようにして前記表面に積層する導電層形成工程と、
第1電極を前記凸層の前記一側面とは反対側の側面及び前記表面とオーミック接触するようにして前記表面に設け、第2電極を前記導電層に設ける電極形成工程と、
金属を前記凸層又は前記導電層上に積層し、熱処理することにより、複数の周期構造を含み、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なる金属ナノ構造を形成するナノ構造形成工程と、
を含むことを特徴とする光電変換素子の製造方法。
A convex layer forming step of forming a convex layer on the surface by etching the surface of the semiconductor layer;
A conductive layer forming step of laminating a conductive layer on one surface of the convex layer and Schottky contact with the surface; and
An electrode forming step of providing a first electrode on the surface so as to be in ohmic contact with the side surface opposite to the one side surface of the convex layer and providing the second electrode on the conductive layer;
By laminating a metal on the convex layer or the conductive layer and performing a heat treatment, the periodic structure includes a plurality of periodic structures, each of the periodic structures includes a plurality of first convex portions, and the arrangement interval of the first convex portions is the A nanostructure formation step of forming different metal nanostructures according to the periodic structure;
The manufacturing method of the photoelectric conversion element characterized by including.
半導体層の表面をエッチングすることにより、前記表面に凸層を形成する凸層形成工程と、
導電層を前記凸層の一側面と接触するようにして前記表面に積層する導電層形成工程と、
第1電極を前記凸層の前記一側面とは反対側の側面に接触するようにして前記表面に設け、第2電極を前記導電層に設ける電極形成工程と、
金属を前記凸層又は前記導電層上に積層し、熱処理することにより、複数の周期構造を含み、前記各周期構造が複数の第1凸部からなり、前記第1凸部の配置間隔が前記周期構造に応じて異なる金属ナノ構造を形成するナノ構造形成工程と、
を含み、前記第1電極を前記表面に被膜した後、第1温度にて熱処理し、その後、前記導電層の金属成分を前記表面に被膜した後、前記第1温度より低い第2温度にて熱処理することを特徴とする光電変換素子の製造方法。
A convex layer forming step of forming a convex layer on the surface by etching the surface of the semiconductor layer;
A conductive layer forming step of laminating the conductive layer on the surface so as to be in contact with one side surface of the convex layer;
An electrode forming step in which a first electrode is provided on the surface so as to contact a side surface opposite to the one side surface of the convex layer, and a second electrode is provided on the conductive layer;
By laminating a metal on the convex layer or the conductive layer and performing a heat treatment, the periodic structure includes a plurality of periodic structures, each of the periodic structures includes a plurality of first convex portions, and the arrangement interval of the first convex portions is the A nanostructure formation step of forming different metal nanostructures according to the periodic structure;
After the first electrode is coated on the surface, heat treatment is performed at a first temperature, and then the metal component of the conductive layer is coated on the surface, and then at a second temperature lower than the first temperature. A method for producing a photoelectric conversion element, characterized by performing a heat treatment.
前記ナノ構造形成工程では、前記金属ナノ構造の原体を前記凸層上又は前記導電層上に配置した後、熱処理により前記原体を前記凸層の表面又は前記導電層の表面に沿って拡散させて前記金属ナノ構造を自然形成することを特徴とする請求項4又は5に記載の光電変換素子の製造方法。   In the nanostructure forming step, after the metal nanostructure base is disposed on the convex layer or the conductive layer, the base is diffused along the surface of the convex layer or the surface of the conductive layer by heat treatment. The method for producing a photoelectric conversion element according to claim 4, wherein the metal nanostructure is naturally formed.
JP2012518436A 2010-06-03 2011-06-01 Photoelectric conversion element and manufacturing method thereof Expired - Fee Related JP5443602B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012518436A JP5443602B2 (en) 2010-06-03 2011-06-01 Photoelectric conversion element and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010128100 2010-06-03
JP2010128100 2010-06-03
JP2012518436A JP5443602B2 (en) 2010-06-03 2011-06-01 Photoelectric conversion element and manufacturing method thereof
PCT/JP2011/062605 WO2011152460A1 (en) 2010-06-03 2011-06-01 Photoelectric converter element and method of manufacturing same

Publications (2)

Publication Number Publication Date
JPWO2011152460A1 JPWO2011152460A1 (en) 2013-08-01
JP5443602B2 true JP5443602B2 (en) 2014-03-19

Family

ID=45066818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012518436A Expired - Fee Related JP5443602B2 (en) 2010-06-03 2011-06-01 Photoelectric conversion element and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP5443602B2 (en)
TW (1) TW201208096A (en)
WO (1) WO2011152460A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597565B1 (en) 2021-05-03 2023-11-06 성균관대학교산학협력단 Pcr apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2523226A4 (en) * 2010-06-10 2014-04-09 Nusola Inc Light power generation device
JP2014170852A (en) * 2013-03-04 2014-09-18 Yoriyasu Ozaki Photoelectric conversion device and manufacturing method of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59108376A (en) * 1982-11-30 1984-06-22 ウエスターン エレクトリック カムパニー,インコーポレーテッド Photodetector
JPH10509806A (en) * 1994-08-12 1998-09-22 ブラント・エイ・ペインター,ザ・サード Optoelectronic coupler
WO2005098966A1 (en) * 2004-04-05 2005-10-20 Nec Corporation Photodiode and method for manufacturing same
JP2009043965A (en) * 2007-08-09 2009-02-26 Nagaoka Univ Of Technology Photoelectric conversion device and method for manufacturing same
JP2010021189A (en) * 2008-07-08 2010-01-28 Omron Corp Photoelectric device
WO2010106718A1 (en) * 2009-03-18 2010-09-23 株式会社 東芝 Solar cell equipped with electrode having mesh structure, and process for manufacturing same
JP2011040553A (en) * 2009-08-11 2011-02-24 Si-Nano Inc Thin-film photoelectric transducer and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59108376A (en) * 1982-11-30 1984-06-22 ウエスターン エレクトリック カムパニー,インコーポレーテッド Photodetector
JPH10509806A (en) * 1994-08-12 1998-09-22 ブラント・エイ・ペインター,ザ・サード Optoelectronic coupler
WO2005098966A1 (en) * 2004-04-05 2005-10-20 Nec Corporation Photodiode and method for manufacturing same
JP2009043965A (en) * 2007-08-09 2009-02-26 Nagaoka Univ Of Technology Photoelectric conversion device and method for manufacturing same
JP2010021189A (en) * 2008-07-08 2010-01-28 Omron Corp Photoelectric device
WO2010106718A1 (en) * 2009-03-18 2010-09-23 株式会社 東芝 Solar cell equipped with electrode having mesh structure, and process for manufacturing same
JP2011040553A (en) * 2009-08-11 2011-02-24 Si-Nano Inc Thin-film photoelectric transducer and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597565B1 (en) 2021-05-03 2023-11-06 성균관대학교산학협력단 Pcr apparatus

Also Published As

Publication number Publication date
JPWO2011152460A1 (en) 2013-08-01
WO2011152460A1 (en) 2011-12-08
TW201208096A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP6550437B2 (en) Method of manufacturing semiconductor microwire or nanowire, semiconductor structure comprising the microwire or nanowire, and method of manufacturing semiconductor structure
US8299497B1 (en) Near-infrared photodetector with reduced dark current
US20080121279A1 (en) Solar cell having silicon nano-particle emitter
TW201001726A (en) Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
TWI430465B (en) Photovoltaic devices with enhanced efficiencies using high-aspect-ratio nanostructures
JP2006261666A (en) Efficient inorganic nano rod reinforcement light electromotive element
US20110220171A1 (en) Photovoltaic Structure and Solar Cell and Method of Fabrication Employing Hidden Electrode
JP6219506B2 (en) Insulating layer for planarization and definition of the active region of nanowire devices
CN111244203B (en) Based on Ga2O3Sunlight blind ultraviolet detector of/CuI heterojunction PN junction
Zhang et al. Thin-film antimonide-based photodetectors integrated on Si
JP5379811B2 (en) Photovoltaic devices using high aspect ratio nanostructures and methods for making same
US8946839B1 (en) Reduced volume infrared detector
JP2016092037A (en) Semiconductor laminate, light receiving element and sensor
JP5437487B2 (en) Optical power storage device
JP5443602B2 (en) Photoelectric conversion element and manufacturing method thereof
JP5437486B2 (en) Photoelectric conversion element
JP2013115417A (en) Photoelectric conversion element and manufacturing method thereof
JP2013106025A (en) Photoelectric conversion element
JP2015061061A (en) Photoelectric conversion element
WO2016139970A1 (en) Semiconductor laminate and semiconductor device
KR101393092B1 (en) Ⅲ-ⅴ group compound solar cell and method for preparing the same
JP2013115418A (en) Optical power storage device
JP5802833B2 (en) Solar cell and manufacturing method thereof
KR20110102322A (en) Thin-film photoelectric transducer and method for manufacturing thin-film photoelectric transducer
JP2012119567A (en) Method of manufacturing semiconductor wafer, method of manufacturing semiconductor device, and method of manufacturing sensor array

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees