JP5427949B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5427949B2
JP5427949B2 JP2012511631A JP2012511631A JP5427949B2 JP 5427949 B2 JP5427949 B2 JP 5427949B2 JP 2012511631 A JP2012511631 A JP 2012511631A JP 2012511631 A JP2012511631 A JP 2012511631A JP 5427949 B2 JP5427949 B2 JP 5427949B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
power
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012511631A
Other languages
Japanese (ja)
Other versions
JPWO2011132598A1 (en
Inventor
守 坂本
徹 廣橋
義久 今野
肇 池田
明史 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2012511631A priority Critical patent/JP5427949B2/en
Publication of JPWO2011132598A1 publication Critical patent/JPWO2011132598A1/en
Application granted granted Critical
Publication of JP5427949B2 publication Critical patent/JP5427949B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、最大電力点を有する直流電源に対する電力変換装置に関する。   The present invention relates to a power conversion device for a DC power supply having a maximum power point.

図１（ａ）に一般的な太陽電池の出力電流−出力電圧特性、図１（ｂ）に出力電流−出力電力特性を示す。図１（ａ）に示すように、太陽電池の出力電圧は、出力電流が増加すると徐々に減少するが、出力電流が所定の値を超えると急激に減少するような特性を有している。このような特性から、図１（ｂ）に示すように、出力電力Ｐ（＝出力電圧Ｖ×出力電流Ｉ）は、出力電流が所定の値になるまでは増加するが、所定の値を超えると急激に減少する。電圧を基準に考えた場合にも、所定の電圧値を超えると急激に出力電力Ｐが減少することになる。   FIG. 1A shows an output current-output voltage characteristic of a general solar cell, and FIG. 1B shows an output current-output power characteristic. As shown in FIG. 1A, the output voltage of the solar cell has a characteristic that gradually decreases as the output current increases, but rapidly decreases when the output current exceeds a predetermined value. From such characteristics, as shown in FIG. 1B, the output power P (= output voltage V × output current I) increases until the output current reaches a predetermined value, but exceeds the predetermined value. And decreases rapidly. Even when the voltage is considered as a reference, the output power P rapidly decreases when a predetermined voltage value is exceeded.

このような特性を有する太陽電池などは、直流電源として使用される。このような直流電源は、出力される電力を効率的に利用するために、電力極大値である最大電力点において蓄電池などの負荷に電力を伝えることが必要となる。すなわち、最大電力点追跡（Maximum Power Point Tracking）制御が必要となり、そのための技術が幾つか存在している。   A solar cell having such characteristics is used as a DC power source. Such a DC power supply needs to transmit power to a load such as a storage battery at the maximum power point that is the maximum power value in order to efficiently use the output power. That is, maximum power point tracking control is required, and there are several techniques for this purpose.

例えば特開昭６３−５７８０７号公報には、太陽電池の出力電圧と出力電流を検出し、出力電圧の微分値を利用した最大点追尾方法が開示されている。この技術は、最大電力点での微分値がゼロであることを利用する方法である。即ち、現動作点での制御信号に微少変位を与えたときの電圧及び電流を検出し、アナログデジタル（Ａ／Ｄ）変換した後、演算により電力の微分値を求め、この電力の微分値がゼロになるように制御する。この技術には、Ａ／Ｄ変換や演算のためにマイコンやＤＳＰ(Digital Signal Processor）が必要となるため、高価となる。   For example, Japanese Patent Application Laid-Open No. 63-57807 discloses a maximum point tracking method that detects the output voltage and output current of a solar cell and uses the differential value of the output voltage. This technique is a method that utilizes the fact that the differential value at the maximum power point is zero. That is, the voltage and current when a slight displacement is given to the control signal at the current operating point is detected, and after analog-to-digital (A / D) conversion, a differential value of power is obtained by calculation. Control to zero. This technology is expensive because it requires a microcomputer and a DSP (Digital Signal Processor) for A / D conversion and computation.

また、特開昭６２−８５３１２号公報には、いわゆる山登り法での最大電力点追尾方法が開示されている。この方法は、２点の電圧及び電流値を測定し、各点での電力を算出した後、電力値を比較し、電力値が大きい方に制御点を移動して行き、制御点移動方向が交互に上昇下降する点で安定させる制御方法である。この制御方法では、制御点の移動量分、最大電力点を挟んで、変動をし続けることになり、移動量を大きく出来ない。また、移動量を小さくしすぎると、最大電力点付近まで制御点を移動するのに時間がかかり、太陽電池の出力電力特性の変化に追従できなくなってしまう。   Japanese Patent Laid-Open No. 62-85312 discloses a maximum power point tracking method using a so-called hill-climbing method. In this method, the voltage and current values at two points are measured, the power at each point is calculated, the power values are compared, the control point is moved to the higher power value, and the control point moving direction is It is a control method that stabilizes at the point of alternately rising and falling. In this control method, the amount of movement cannot be increased because the amount of movement of the control point continues to fluctuate across the maximum power point. If the movement amount is too small, it takes time to move the control point to the vicinity of the maximum power point, and it becomes impossible to follow the change in the output power characteristics of the solar cell.

さらに、特開平７−０７２９４１号公報では、３点以上の電圧電流点を検出しそれぞれの電力を算出した後近似式にて最大電力点を推測し、この推測点で制御する方法が開示されている。この方法は、太陽電池の特性変化に従って、３点以上の電圧電流値から各々の電力を算出し、近似式で暫定最大電力点を見つけ出す手法である。しかし、この方法によれば、少なくとも１点の電圧電流点が最大電力点を越えたところの点であり、且つ少なくとも１点の電圧電流点が最大電力点を越えていないところの点である必要がある。従って、このような電圧電流点に制御点を移動させる必要があり、そのための制御回路が複雑且つ高価になる。   Furthermore, Japanese Patent Laid-Open No. 7-072941 discloses a method in which three or more voltage / current points are detected, the respective powers are calculated, the maximum power point is estimated by an approximate expression, and control is performed at this estimated point. Yes. This method is a method of calculating each power from three or more voltage / current values according to a change in characteristics of the solar cell and finding a provisional maximum power point by an approximate expression. However, according to this method, it is necessary that at least one voltage current point exceeds the maximum power point, and at least one voltage current point does not exceed the maximum power point. There is. Therefore, it is necessary to move the control point to such a voltage / current point, and the control circuit for that purpose becomes complicated and expensive.

また、特開平７−１２９２６４号公報には、太陽電池の出力電圧と電力変換部の出力電流の変動傾向から動作点位置を検出して最大電力点を追尾する方法が開示されている。この方法では、太陽電池の出力電圧と電力変換部の出力電流の変動傾向から、電力変換部を制御する指令値に対し、ΔＶだけ増減させるため、電力変換部の出力変化量は、デジタル的な変動をすることになる。このことは、太陽電池の、日射量変化等による特性変化に対し、ΔＶが大きければ、電力変換部の出力変化量が大きくなるためばたつきが発生し、ΔＶが小さければ、安定するのに時間がかかることになり、固定のΔＶでは、素早く且つ安定に制御できないという問題がある。また、変動傾向から太陽電池の動作位置を検出した後、指令値を変化させるため、遅延が大きくなり応答性が悪い。   Japanese Laid-Open Patent Publication No. 7-129264 discloses a method of tracking the maximum power point by detecting the operating point position from the fluctuation tendency of the output voltage of the solar cell and the output current of the power converter. In this method, because the output voltage of the solar cell and the output current of the power conversion unit tend to fluctuate by ΔV with respect to the command value for controlling the power conversion unit, the output change amount of the power conversion unit is digital. Will fluctuate. This is because, with respect to the characteristic change of the solar cell due to changes in the amount of solar radiation, etc., if ΔV is large, the output change amount of the power conversion unit will be large, so flapping will occur. If ΔV is small, it will take time to stabilize Therefore, there is a problem that the fixed ΔV cannot be controlled quickly and stably. Further, since the command value is changed after detecting the operating position of the solar cell from the fluctuation tendency, the delay becomes large and the responsiveness is poor.

特開昭６３−５７８０７号公報JP-A 63-57807 特開昭６２−８５３１２号公報JP-A-62-85312 特開平７−０７２９４１号公報Japanese Patent Application Laid-Open No. 7-072941 特開平７−１２９２６４号公報JP 7-129264 A

上で述べたように、従来技術には、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を高速に追跡する安価な電力変換装置は開示されていない。   As mentioned above, in the conventional technology, an inexpensive power conversion device that quickly tracks the maximum power point in the output of a DC power source such as a solar cell or a wind power generator whose output power fluctuates according to weather conditions or the like is provided. Not disclosed.

従って、本発明の目的は、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を追跡できる安価な電力変換装置を提供することである。   Accordingly, an object of the present invention is to provide an inexpensive power converter that can track the maximum power point in the output of a DC power source such as a solar cell or a wind power generator whose output power varies depending on weather conditions or the like.

また、本発明の他の目的は、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を高速に追跡できる電力変換装置を提供することである。   Another object of the present invention is to provide a power converter that can quickly track the maximum power point in the output of a DC power source such as a solar battery or a wind power generator whose output power varies depending on weather conditions or the like. is there.

本発明の一側面に係る電力変換装置は、（Ａ）最大電力点を有する直流電源からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路と、（Ｂ）Ｄ／Ｄコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、（Ｃ）電圧検出回路の出力信号の電圧と基準となる比較電圧との差に応じて、Ｄ／Ｄコンバータ回路を制御する定電圧制御回路と、（Ｄ）定電圧制御回路による制御にも拘わらず電圧検出回路の出力信号の電圧が低下すると、電圧検出回路の出力信号の電圧と基準となる比較電圧との電位差を強制的に狭める調整回路とを有する。   A power conversion device according to one aspect of the present invention includes (A) a D / D converter circuit that performs DC / DC conversion on an output voltage from a DC power supply having a maximum power point, and (B) an output voltage of the D / D converter circuit. And a constant voltage control for controlling the D / D converter circuit according to the difference between the voltage of the output signal of the voltage detection circuit and the reference comparison voltage. When the voltage of the output signal of the voltage detection circuit drops despite the control of the circuit and (D) constant voltage control circuit, the potential difference between the voltage of the output signal of the voltage detection circuit and the reference comparison voltage is forcibly narrowed. And an adjustment circuit.

最大電力点を有する直流電源の場合、定電圧制御回路が直流電源の電力供給能力を超えて電力を引き出そうとしてＤ／Ｄコンバータ回路を駆動すると、定電圧制御回路による制御にも拘わらずＤ／Ｄコンバータ回路の出力電圧が低下して、電圧検出回路の出力信号の電圧も低下する。このように電圧検出回路の出力信号の電圧が低下すると、上で述べたように調整回路が動作するので、定電圧制御回路は、自らの制御の効果が現れたと判断して、Ｄ／Ｄコンバータ回路の駆動を、電圧検出回路の出力信号の電圧低下前の状態程度に戻す。すなわち、Ｄ／Ｄコンバータ回路の目標出力電圧が引き下げられたような現象が生じて、直流電源から引き出す電力も直流電源の電力供給能力よりも減少するので、Ｄ／Ｄコンバータ回路の出力電圧は上昇することになる。このような動作が繰り返されて、最大電力点の追跡が行われる。また、このような回路は、安価な回路素子のみで構成することができる。   In the case of a DC power supply having a maximum power point, when the constant voltage control circuit drives the D / D converter circuit to draw power beyond the power supply capability of the DC power supply, the D / D is controlled regardless of the control by the constant voltage control circuit. The output voltage of the D converter circuit decreases, and the voltage of the output signal of the voltage detection circuit also decreases. When the voltage of the output signal of the voltage detection circuit decreases in this way, the adjustment circuit operates as described above. Therefore, the constant voltage control circuit determines that the effect of its own control has appeared, and the D / D converter The drive of the circuit is returned to the level before the voltage drop of the output signal of the voltage detection circuit. That is, a phenomenon occurs in which the target output voltage of the D / D converter circuit is lowered, and the power drawn from the DC power supply is also reduced from the power supply capability of the DC power supply, so that the output voltage of the D / D converter circuit increases. Will do. Such an operation is repeated to track the maximum power point. In addition, such a circuit can be configured only with inexpensive circuit elements.

また、上で述べた調整回路は、Ｄ／Ｄコンバータ回路に含まれるスイッチのスイッチングを制御する信号のデューティー比が所定の最大値となる状態を検出する第１の検出回路と、第１の検出回路から所定期間内に検出信号が出力される頻度又は割合に従って電圧検出回路の出力信号の電圧又は基準となる比較電圧を変化させる電圧調整回路とを有するようにしても良い。   The adjustment circuit described above includes a first detection circuit that detects a state in which a duty ratio of a signal that controls switching of a switch included in the D / D converter circuit is a predetermined maximum value, and a first detection circuit You may make it have a voltage adjustment circuit which changes the voltage of the output signal of a voltage detection circuit, or the comparison voltage used as a reference | standard according to the frequency or ratio which a detection signal is output within a predetermined period from a circuit.

このように第１の検出回路を導入することによって、直流電源から最大電力点を超えて電力を引き出している状況を簡単に特定することができるようになる。また、第１の検出回路から所定期間内に検出信号が出力される頻度又は割合は、最大電力点を超えた程度に相当するため、電圧検出回路の出力信号の電圧又は基準電圧を適切に調整することができるようになる。   By introducing the first detection circuit in this way, it becomes possible to easily identify the situation in which power is drawn from the DC power supply beyond the maximum power point. In addition, since the frequency or rate at which the detection signal is output from the first detection circuit within the predetermined period corresponds to the degree exceeding the maximum power point, the voltage of the output signal of the voltage detection circuit or the reference voltage is appropriately adjusted. Will be able to.

また、上で述べた電圧調整回路が、第１の検出回路から検出信号が所定期間内に出力される頻度又は割合に応じた期間、放電回路からの放電に切り換える回路を有するようにしてもよい。放電回路の時定数によって滑らかに調整が行われる。   In addition, the voltage adjustment circuit described above may include a circuit that switches to discharge from the discharge circuit for a period according to the frequency or rate at which the detection signal is output from the first detection circuit within a predetermined period. . Adjustment is smoothly performed according to the time constant of the discharge circuit.

さらに、上で述べた電圧調整回路が、電圧検出回路の出力信号の極性を反転させる第１の反転回路と、第１の反転回路の出力信号の電圧を、第１の検出回路から検出信号が所定期間内に出力される頻度又は割合に従って引き下げる反転信号調整回路と、反転信号調整回路によって電圧が引き下げられた第１の反転回路の出力信号の極性を反転させる第２の反転回路とを有するようにしても良い。このようにすれば、電圧検出回路の出力信号の電圧を適切に調整することができるようになる。   Further, the voltage adjustment circuit described above has a first inversion circuit that inverts the polarity of the output signal of the voltage detection circuit, and the voltage of the output signal of the first inversion circuit is detected from the first detection circuit. An inversion signal adjustment circuit that lowers the frequency according to a frequency or a ratio that is output within a predetermined period, and a second inversion circuit that inverts the polarity of the output signal of the first inversion circuit whose voltage is reduced by the inversion signal adjustment circuit. Anyway. In this way, the voltage of the output signal of the voltage detection circuit can be adjusted appropriately.

また、上で述べた調整回路が、第１の検出回路から検出信号が出力されると、Ｄ／Ｄコンバータ回路に含まれるスイッチのスイッチングを制御して供給される電力の出力を制御する制限回路をさらに有するようにしても良い。   Further, when the detection signal is output from the first detection circuit, the adjustment circuit described above controls the switching of the switch included in the D / D converter circuit and controls the output of the supplied power. You may make it have further.

Ｄ／Ｄコンバータ回路の出力電圧が低下すると、定電圧制御回路はＤ／Ｄコンバータ回路のスイッチのオンの期間を長くするよう制御する。しかし、上で述べたように最大電力点を超えて電力を引き出そうとしている状況においては、上で述べたようにスイッチのオンの期間を短くして、早期にＤ／Ｄコンバータ回路の目標出力電圧を引き下げれば、高速に最大電力点追跡が行われるようになる。   When the output voltage of the D / D converter circuit decreases, the constant voltage control circuit controls to increase the ON period of the switch of the D / D converter circuit. However, as described above, in a situation where the power is drawn beyond the maximum power point, the switch ON period is shortened as described above, and the target output of the D / D converter circuit is quickly reached. If the voltage is lowered, maximum power point tracking is performed at high speed.

さらに、上で述べた定電圧制御回路が、電圧検出回路の出力信号の電圧と基準となる比較電圧との差に応じた誤差電圧と、所定の三角波信号とを比較して、誤差電圧が三角波信号の電圧を上回る期間、Ｄ／Ｄコンバータ回路に含まれるスイッチをオンにする信号を生成する回路を含むようにしても良い。その際、上で述べた調整回路は、第１の検出回路から所定期間内に検出信号が出力される頻度又は割合に従って誤差電圧を引き下げる制限回路をさらに含むようにしても良い。   Further, the constant voltage control circuit described above compares the error voltage corresponding to the difference between the voltage of the output signal of the voltage detection circuit and the reference comparison voltage with a predetermined triangular wave signal, and the error voltage is changed to a triangular wave. A circuit that generates a signal for turning on a switch included in the D / D converter circuit during a period exceeding the voltage of the signal may be included. At this time, the adjustment circuit described above may further include a limiting circuit that lowers the error voltage according to the frequency or rate at which the detection signal is output from the first detection circuit within a predetermined period.

このような制限回路を導入することによって、適切なタイミングでＤ／Ｄコンバータ回路のスイッチのオフ期間が形成されるため、消費電力を少なくすることができる。   By introducing such a limiting circuit, an OFF period of the switch of the D / D converter circuit is formed at an appropriate timing, so that power consumption can be reduced.

また、上で述べた調整回路は、電圧検出回路の出力信号の電圧又は基準となる比較電圧の強制的な変更後、当該変更量を漸減させるようにしてもよい。このようにすれば、最大電力点を超えて電力を引き出してしまう程度も漸減する。   Further, the adjustment circuit described above may be configured to gradually decrease the amount of change after the forced change of the voltage of the output signal of the voltage detection circuit or the reference comparison voltage. In this way, the extent to which power is drawn beyond the maximum power point is gradually reduced.

さらに、上で述べたような電力変換装置を複数備え、当該複数の電力変換装置に含まれる一つの電力変換装置と複数の直流電源に含まれる一つの直流電源とが、１対１で接続されており、複数の電力変換装置の出力が接続されている電力システムを採用するようにしても良い。このような電力システムであれば、各直流電源の状況に応じて電力変換制御が行われるようになるので、簡単な構成でシステム全体として効率的に制御が行えるようになる。なお、複数の電力変換装置のそれぞれの出力は、所定の電力になるように制御・接続され、蓄電池や負荷などに供給される。   Further, a plurality of power conversion devices as described above are provided, and one power conversion device included in the plurality of power conversion devices and one DC power source included in the plurality of DC power sources are connected in a one-to-one relationship. A power system in which outputs of a plurality of power conversion devices are connected may be employed. With such a power system, power conversion control is performed according to the status of each DC power supply, and therefore, the entire system can be efficiently controlled with a simple configuration. In addition, each output of a some power converter device is controlled and connected so that it may become predetermined electric power, and is supplied to a storage battery, a load, etc.

図1(a)及び(b)は、太陽電池の特性を表す模式図である。FIGS. 1 (a) and 1 (b) are schematic diagrams showing characteristics of solar cells. 図2は、第１の実施の形態に係るシステムの機能ブロック図である。FIG. 2 is a functional block diagram of the system according to the first embodiment. 図3は、第２の実施の形態に係るシステムの機能ブロック図である。FIG. 3 is a functional block diagram of a system according to the second embodiment. 図4(a)及び(b)は、太陽電池の特性を表す模式図である。4 (a) and 4 (b) are schematic diagrams showing the characteristics of the solar cell. 図5(a)乃至(d)は、第２の実施の形態に係るシステムの動作を説明するための波形図である。FIGS. 5A to 5D are waveform diagrams for explaining the operation of the system according to the second embodiment. 図6は、第２の実施の形態の実施例に係る回路例を示す図である。FIG. 6 is a diagram illustrating a circuit example according to an example of the second embodiment. 図7は、第２の実施の形態の実施例に係る回路例を示す図である。FIG. 7 is a diagram illustrating a circuit example according to an example of the second embodiment. 図8(a)乃至(g)は、第２の実施の形態の実施例の動作を説明するための波形図である。FIGS. 8A to 8G are waveform diagrams for explaining the operation of the example of the second embodiment. 図9(a)乃至(i)は、第２の実施の形態の実施例の動作を説明するための波形図である。FIGS. 9A to 9I are waveform diagrams for explaining the operation of the example of the second embodiment. 図10は、第２の実施の形態における他の実施例の回路を示す図である。FIG. 10 is a diagram showing a circuit of another example in the second embodiment. 図11は、第３の実施の形態に係るシステムの機能ブロック図である。FIG. 11 is a functional block diagram of a system according to the third embodiment. 図12は、第３の実施の形態の実施例に係る回路例を示す図である。FIG. 12 is a diagram illustrating a circuit example according to an example of the third embodiment. 図13(a)乃至(g)は、第３の実施の形態の実施例に係る回路の動作を表す波形図である。FIGS. 13A to 13G are waveform diagrams showing the operation of the circuit according to the example of the third embodiment. 図14(a)乃至(i)は、第３の実施の形態の実施例に係る回路の動作を表す波形図である。FIGS. 14A to 14I are waveform diagrams showing the operation of the circuit according to the example of the third embodiment. 図15は、第４の実施の形態に係るシステムの機能ブロック図である。FIG. 15 is a functional block diagram of a system according to the fourth embodiment. 図16(a)乃至(e)は、第４の実施の形態に係るシステムの動作を説明するための波形図である。16A to 16E are waveform diagrams for explaining the operation of the system according to the fourth embodiment. 図17は、第４の実施の形態の実施例１に係る具体的回路例を示す図である。FIG. 17 is a diagram illustrating a specific circuit example according to Example 1 of the fourth embodiment. 図18(a)乃至(g)は、第４の実施の形態の実施例１の動作を説明するための波形図である。FIGS. 18A to 18G are waveform diagrams for explaining the operation of example 1 of the fourth embodiment. 図19(a)乃至(i)は、第４の実施の形態の実施例１の動作を説明するための波形図である。FIGS. 19A to 19I are waveform diagrams for explaining the operation of example 1 of the fourth embodiment. 図20は、第４の実施の形態の実施例１の他の回路例を示す図である。FIG. 20 is a diagram illustrating another circuit example of the first example of the fourth embodiment. 図21は、第４の実施の形態の実施例２の回路例を示す図である。FIG. 21 is a diagram illustrating a circuit example of the second example of the fourth embodiment. 図22(a)乃至(g)は、第４の実施の形態の実施例２の動作を説明するための波形図である。FIGS. 22A to 22G are waveform diagrams for explaining the operation of example 2 of the fourth embodiment. 図23(a)乃至(i)は、第４の実施の形態の実施例２の動作を説明するための波形図である。FIGS. 23A to 23I are waveform diagrams for explaining the operation of example 2 of the fourth embodiment. 図24は、第５の実施の形態に係るシステムの機能ブロック図である。FIG. 24 is a functional block diagram of a system according to the fifth embodiment. 図25は、第５の実施の形態の実施例に係る具体的回路例を示す図である。FIG. 25 is a diagram illustrating a specific circuit example according to an example of the fifth embodiment. 図26(a)乃至(i)は、第５の実施の形態の実施例１の動作を説明するための波形図である。FIGS. 26A to 26I are waveform diagrams for explaining the operation of example 1 of the fifth embodiment. 図27は、第６の実施の形態のシステムの機能ブロック図である。FIG. 27 is a functional block diagram of a system according to the sixth embodiment. 図28は、第６の実施の形態のシステムの機能ブロック図である。FIG. 28 is a functional block diagram of a system according to the sixth embodiment. 図29は、第７の実施の形態のシステムの機能ブロック図である。FIG. 29 is a functional block diagram of a system according to the seventh embodiment. 図30は、第７の実施の形態のシステムの機能ブロック図である。FIG. 30 is a functional block diagram of a system according to the seventh embodiment.

［実施の形態１］
図２に、本実施の形態に係る電力変換装置を含むシステムの一例を示す。すなわち、図２に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置２００と、電力変換装置２００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００は、従来と同じである。また、負荷Ａ乃至Ｃは、Ｄ／Ｄコンバータ回路付きの装置やＤ／Ａインバータ回路付きの装置などであり、これらも従来と同じである。なお、太陽電池１００は一例であって、例えば風力発電機などの他の自然エネルギー発電機であってもよい。[Embodiment 1]
FIG. 2 shows an example of a system including the power conversion device according to the present embodiment. That is, the system shown in FIG. 2 is a solar cell system, and is connected to the output of the solar cell 100, the power conversion device 200 that performs power conversion on the output from the solar cell 100, and the output of the power conversion device 200. A load storage battery 300 and various loads A to C. The solar cell 100 and the load storage battery 300 are the same as the conventional one. Further, the loads A to C are a device with a D / D converter circuit, a device with a D / A inverter circuit, and the like, and these are the same as conventional ones. Note that the solar cell 100 is an example, and may be another natural energy generator such as a wind power generator.

電力変換装置２００は、（Ａ）太陽電池１００からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路２１０と、（Ｂ）Ｄ／Ｄコンバータ回路２１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路２２０と、（Ｃ）出力電圧検出回路２２０の出力信号の電圧と基準電圧との差に応じて、Ｄ／Ｄコンバータ回路２１０を制御する定電圧制御回路２３０と、（Ｄ）定電圧制御回路２３０による制御にも拘わらず出力電圧検出回路２２０の出力信号の電圧が低下すると、出力電圧検出回路２２０の出力信号の電圧と基準電圧との電位差を強制的に狭める調整回路２４０とを有する。   The power conversion device 200 includes (A) a D / D converter circuit 210 that DC / DC converts an output voltage from the solar cell 100, and (B) an output signal having a voltage corresponding to the output voltage of the D / D converter circuit 210. (C) a constant voltage control circuit 230 that controls the D / D converter circuit 210 according to the difference between the voltage of the output signal of the output voltage detection circuit 220 and the reference voltage; ) When the voltage of the output signal of the output voltage detection circuit 220 decreases despite the control by the constant voltage control circuit 230, the adjustment circuit 240 forcibly narrows the potential difference between the voltage of the output signal of the output voltage detection circuit 220 and the reference voltage. And have.

太陽電池１００のような最大電力点を有する直流電源の場合、定電圧制御回路２３０が、太陽電池１００の電力供給能力を超えて電力を引き出そうとしてＤ／Ｄコンバータ回路２１０を駆動すると、定電圧制御回路２３０による制御にも拘わらずＤ／Ｄコンバータ回路２１０の出力電圧が低下して、出力電圧検出回路２２０の出力信号の電圧も低下する。   In the case of a DC power supply having a maximum power point such as the solar battery 100, when the constant voltage control circuit 230 drives the D / D converter circuit 210 in an attempt to extract power beyond the power supply capability of the solar battery 100, the constant voltage Despite the control by the control circuit 230, the output voltage of the D / D converter circuit 210 decreases, and the voltage of the output signal of the output voltage detection circuit 220 also decreases.

このように出力電圧検出回路２２０の出力信号の電圧が低下すると、調整回路２４０は、出力電圧検出回路２２０の出力信号の電圧と基準電圧との電位差を強制的に狭める。そうすると、定電圧制御回路２３０は、自らの制御の効果が現れたと判断して、Ｄ／Ｄコンバータ回路２１０の駆動を、出力電圧検出回路２２０の出力信号の電圧低下前程度の状態に戻す。すなわち、Ｄ／Ｄコンバータ回路２１０の目標出力電圧があたかも引き下げられたような現象が生じる。そうすると、太陽電池１００から引き出す電力もその電力供給能力よりも減少するので、Ｄ／Ｄコンバータ回路２１０の出力電圧は上昇することになる。   When the voltage of the output signal of the output voltage detection circuit 220 decreases in this way, the adjustment circuit 240 forcibly narrows the potential difference between the voltage of the output signal of the output voltage detection circuit 220 and the reference voltage. Then, the constant voltage control circuit 230 determines that the effect of its own control has appeared, and returns the drive of the D / D converter circuit 210 to the state before the voltage drop of the output signal of the output voltage detection circuit 220. That is, a phenomenon occurs in which the target output voltage of the D / D converter circuit 210 is lowered. As a result, the power drawn from the solar cell 100 is also reduced below its power supply capability, so that the output voltage of the D / D converter circuit 210 increases.

このような動作が繰り返されて、太陽電池１００の最大電力点の追跡が行われる。また、このような電力変換装置は、マイクロプロセッサやＤＳＰなどの高価な素子を用いずに構成できるため、安価に構成できる。   Such an operation is repeated to track the maximum power point of the solar cell 100. In addition, such a power conversion device can be configured at low cost because it can be configured without using expensive elements such as a microprocessor and a DSP.

［実施の形態２］
図３に、本発明の第２の実施の形態に係るシステムの機能ブロック図を示す。図３に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置４００と、電力変換装置４００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどが接続されている。太陽電池１００及び負荷蓄電池３００は、従来と同じである。また、負荷Ａ乃至Ｃは、Ｄ／Ｄコンバータ回路付きの装置やＤ／Ａインバータ回路付きの装置などであり、これらも従来と同じである。なお、太陽電池１００は一例であって、例えば風力発電機などの他の自然エネルギー発電機であってもよい。[Embodiment 2]
FIG. 3 shows a functional block diagram of a system according to the second embodiment of the present invention. The system shown in FIG. 3 is a solar cell system, and includes a solar cell 100, a power conversion device 400 that performs power conversion on the output from the solar cell 100, and a load connected to the output of the power conversion device 400. The storage battery 300 and various loads A to C are connected. The solar cell 100 and the load storage battery 300 are the same as the conventional one. Further, the loads A to C are a device with a D / D converter circuit, a device with a D / A inverter circuit, and the like, and these are the same as conventional ones. Note that the solar cell 100 is an example, and may be another natural energy generator such as a wind power generator.

電力変換装置４００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路４１０と、（Ｂ）Ｄ／Ｄコンバータ回路４１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路４２０と、（Ｃ）出力電圧検出回路４２０の出力信号の電圧と基準電圧との差に応じて、Ｄ／Ｄコンバータ回路４１０を制御する定電圧制御回路４３０と、（Ｄ）定電圧制御回路４３０から出力され且つＤ／Ｄコンバータ回路４１０のスイッチのオンオフを指示するスイッチング信号のデューティー比が所定の最大値となっている状態を検出するＤｕｔｙＭａｘ検出回路４４０と、（Ｅ）初期基準電圧をそのまま基準電圧として出力するか、ＤｕｔｙＭａｘ検出回路４４０の検出信号に応じて初期基準電圧を調整して基準電圧を生成して、定電圧制御回路４３０へ出力する基準電圧調整回路４５０とを有する。   The power conversion apparatus 400 includes (A) a switch, and converts the output voltage from the solar cell 100 into DC / DC by switching the switch, and (B) the output of the D / D converter circuit 410. An output voltage detection circuit 420 that outputs an output signal having a voltage corresponding to the voltage, and (C) the D / D converter circuit 410 is controlled according to the difference between the voltage of the output signal of the output voltage detection circuit 420 and the reference voltage. A constant voltage control circuit 430, and (D) a state in which the duty ratio of a switching signal output from the constant voltage control circuit 430 and instructing on / off of the switch of the D / D converter circuit 410 is a predetermined maximum value is detected. The DutyMax detection circuit 440 and (E) the initial reference voltage is output as the reference voltage as it is, or the DutyMax detection circuit 440 Initial reference voltage in response to the output signal adjusted to generate a reference voltage of, and a reference voltage adjusting circuit 450 to output to the constant voltage control circuit 430.

次に、図４及び図５を用いて、図３に示した電力変換装置４００の動作について説明する。なお、太陽電池１００からの出力電力をＰpv、電力変換装置４００の出力電圧をＶo、出力電力をＰout、出力電圧検出回路４２０から定電圧制御回路４３０へ入力する検出電圧をＶ_feed、定電圧制御回路４３０からＤｕｔｙＭａｘ検出回路４４０への出力をＤｕｔｙ、初期基準電圧をＶref_1、基準電圧調整回路４５０から定電圧制御回路４３０への出力電圧をＶ_Vrefと表すものとする。   Next, the operation of the power conversion device 400 illustrated in FIG. 3 will be described with reference to FIGS. 4 and 5. The output power from the solar cell 100 is Ppv, the output voltage of the power converter 400 is Vo, the output power is Pout, the detection voltage input from the output voltage detection circuit 420 to the constant voltage control circuit 430 is V_feed, and the constant voltage control circuit Assume that the output from 430 to the DutyMax detection circuit 440 is represented as Duty, the initial reference voltage is represented as Vref_1, and the output voltage from the reference voltage adjustment circuit 450 to the constant voltage control circuit 430 is represented as V_Vref.

図４（ａ）は、図１（ｂ）と基本的には同じであり、太陽電池１００の出力電流Ｉと出力電力Ｐの関係を表す図である。もう一度説明すると、電流Ｉpv_maxまでは出力電流Ｉを増加させると出力電力Ｐ自体も増加し、電流Ｉpv_maxにおいて出力電力Ｐは最大電力点Ｐpv_maxとなり、電流Ｉpv_max以上となった場合には出力電力Ｐは急激に減少する。すなわち、電流Ｉpv_max以上となると、出力電力Ｐが急激に減少するというのは、出力電圧Ｖも低下していることを表している。   FIG. 4A is basically the same as FIG. 1B, and shows the relationship between the output current I and the output power P of the solar cell 100. To explain again, when the output current I is increased up to the current Ipv_max, the output power P itself also increases. At the current Ipv_max, the output power P becomes the maximum power point Ppv_max, and when the current Ipv_max is greater than or equal to the current Ipv_max, To decrease. That is, when the current Ipv_max is exceeded, the sudden decrease in the output power P indicates that the output voltage V is also decreasing.

ここで、電流Ｉpv_maxより大幅に低い電流値に対応する電力点をＡとし、電流Ｉpv_max以上の近傍の電流値に対応する電力点をＢとし、電流Ｉpv_max以下の近傍の電流値に対応する電力点をＣとする。なお、電力点Ｂに完全に一致しないがほぼ同じ電流値の電力点をＢ2、Ｂ3といったように表す。また、電力点Ｃに完全に一致しないがほぼ同じ電流値の電力点をＣ2、Ｃ3といったように表す。さらに、最大電力点Ｐpv_maxを簡単にＭと表すものとする。   Here, a power point corresponding to a current value significantly lower than the current Ipv_max is A, a power point corresponding to a current value in the vicinity of the current Ipv_max or more is B, and a power point corresponding to a current value in the vicinity of the current Ipv_max or less. Is C. Note that power points that do not completely coincide with the power point B but have substantially the same current value are represented as B2 and B3. In addition, power points that do not completely coincide with the power point C but have substantially the same current value are represented as C2, C3, and the like. Further, the maximum power point Ppv_max is simply expressed as M.

なお、図４（ｂ）は、図１（ａ）と全く同じであり、説明を省略する。   Note that FIG. 4B is exactly the same as FIG.

図５（ａ）乃至（ｄ）は、本実施の形態に係る電力変換装置４００の動作を表す。なお、以下で動作を説明するための波形図においては、横軸は時間を表し、縦軸は電圧［Ｖ］を表す。但し、電力の場合には[Ｗ]、デューティー比の場合には[％]の場合がある。図５（ａ）は、太陽電池１００からの出力電力Ｐpv、電力変換装置４００の出力電圧Ｐoutの時間変化を表している。なお、電力変換装置４００による損失があるので、必ずＰpv＞Ｐoutの関係が成り立つ。比較のため、最大電力点Ｐpv_maxも示されている。また、図５（ｂ）は、電力変換装置４００の出力電圧Ｖoの時間変化を表す。図５（ｃ）は、基準電圧調整回路４５０からの基準電圧Ｖ_Vrefの時間変化を表す。比較のため初期基準電圧Ｖref_1も示されている。図５（ｄ）は、定電圧制御回路４３０の出力Ｄｕｔｙの時間変化を表す。なお、出力Ｄｕｔｙについて予め定められた最大値ＤｕｔｙＭａｘも比較のため示されている。   5A to 5D show the operation of the power conversion apparatus 400 according to the present embodiment. In the waveform diagrams for explaining the operation below, the horizontal axis represents time and the vertical axis represents voltage [V]. However, the power may be [W] and the duty ratio may be [%]. FIG. 5A shows temporal changes in the output power Ppv from the solar cell 100 and the output voltage Pout of the power conversion device 400. Since there is a loss due to the power conversion device 400, the relationship Ppv> Pout is always established. For comparison, the maximum power point Ppv_max is also shown. FIG. 5B shows the change over time of the output voltage Vo of the power conversion device 400. FIG. 5C shows the change over time of the reference voltage V_Vref from the reference voltage adjustment circuit 450. An initial reference voltage Vref_1 is also shown for comparison. FIG. 5D shows the time change of the output duty of the constant voltage control circuit 430. Note that a maximum value DutyMax predetermined for the output duty is also shown for comparison.

まず、太陽電池１００からの出力電力が、電力点Ａより小さい電力から電力点Ａを超えて電力点Ｍに到達するまでについては、Ｄ／Ｄコンバータ回路４１０と出力電圧検出回路４２０と定電圧制御回路４３０とが通常どおり動作する。すなわち、基準電圧調整回路４５０では何もせずに初期基準電圧Ｖref_1がそのまま出力され（図５（ｃ））、Ｖ_Vref＝Ｖref_1であって、出力電圧検出回路４２０の出力Ｖ_feedとの差に応じて定電圧制御回路４３０は、Ｄ／Ｄコンバータ回路４１０のスイッチのスイッチングを行わせる。   First, the D / D converter circuit 410, the output voltage detection circuit 420, and the constant voltage control are performed until the output power from the solar battery 100 reaches the power point M from the power smaller than the power point A to the power point A. Circuit 430 operates normally. That is, the reference voltage adjustment circuit 450 outputs the initial reference voltage Vref_1 as it is without doing anything (FIG. 5C), and V_Vref = Vref_1, which is determined according to the difference from the output V_feed of the output voltage detection circuit 420. The voltage control circuit 430 switches the switch of the D / D converter circuit 410.

具体的には、電力点Ａを超えて太陽電池１００から電力を引き出そうとすると、Ｄ／Ｄコンバータ回路４１０をそれまでと同じように駆動するだけでは出力電圧検出回路４２０の出力Ｖ_feedが下がってしまうので、定電圧制御回路４３０は、図５（ｄ）に示すように、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及びＤｕｔｙの電圧を徐々に上げるように動作する。このようにすれば、図５（ｂ）に示すように、電力変換装置４００の出力電圧Ｖoが一定に維持される。   Specifically, if the power is to be drawn from the solar cell 100 beyond the power point A, the output V_feed of the output voltage detection circuit 420 is lowered simply by driving the D / D converter circuit 410 as before. Therefore, as shown in FIG. 5D, the constant voltage control circuit 430 operates so as to gradually increase the duty ratio of the switching pulse with respect to the switch of the D / D converter circuit 410 and the duty voltage. If it does in this way, as shown in Drawing 5 (b), output voltage Vo of power converter 400 will be maintained constant.

その後、太陽電池１００から引き出す電力が電力点Ｍに達すると、図５（ａ）に示すように、太陽電池１００からの出力電力Ｐpvは低下するので、それにつられて電力変換装置４００の出力電力Ｐoutも低下する。また、図４（ｂ）からも分かるように、出力電圧Ｖoも低下してしまう。そうすると、定電圧制御回路４３０は、Ｖo（すなわちＶ_feed）とＶ_Vrefの差が大きくなったことを検出して、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧をＤｕｔｙＭａｘにまで上昇させる。   Thereafter, when the power drawn from the solar cell 100 reaches the power point M, the output power Ppv from the solar cell 100 decreases as shown in FIG. 5A, and accordingly, the output power Pout of the power conversion device 400 is reduced. Also decreases. Further, as can be seen from FIG. 4B, the output voltage Vo also decreases. Then, the constant voltage control circuit 430 detects that the difference between Vo (ie, V_feed) and V_Vref has increased, and sets the duty ratio of the switching pulse to the switch of the D / D converter circuit 410 and the voltage of the signal Duty to DutyMax. Raise to.

このような状況が発生すると、ＤｕｔｙＭａｘ検出回路４４０は、信号Ｄｕｔｙの電圧がＤｕｔｙＭａｘに達したことを検出して、基準電圧調整回路４５０に検出信号を出力する。基準電圧調整回路４５０は、ＤｕｔｙＭａｘ検出回路４４０からの検出信号に応じて、初期基準電圧Ｖref_1を引き下げるように調整して調整後の電圧Ｖ_Vrefを、定電圧制御回路４３０に出力する。この様子を図５（ｃ）に示す。基準電圧Ｖ_Vrefの引き下げ幅は、ＤｕｔｙＭａｘ検出回路４４０から所定期間内に検出信号が出力される頻度又は割合に従って決定される。   When such a situation occurs, the DutyMax detection circuit 440 detects that the voltage of the signal Duty has reached DutyMax, and outputs a detection signal to the reference voltage adjustment circuit 450. The reference voltage adjustment circuit 450 adjusts the initial reference voltage Vref_1 to be lowered according to the detection signal from the DutyMax detection circuit 440, and outputs the adjusted voltage V_Vref to the constant voltage control circuit 430. This state is shown in FIG. The amount by which the reference voltage V_Vref is reduced is determined according to the frequency or rate at which the detection signal is output from the DutyMax detection circuit 440 within a predetermined period.

なお、図５（ａ）に示すように、定電圧制御回路４３０がＤ／Ｄコンバータ回路４１０を駆動し過ぎると太陽電池１００から引き出される電力も低下して、当該電力と太陽電池１００の実際の出力電力Ｐpvとが、電力点Ｂで釣り合うことになる。そうすると、電力変換装置４００の出力電圧Ｖo及び出力電力Ｐoutは下げ止まる。   As shown in FIG. 5A, when the constant voltage control circuit 430 drives the D / D converter circuit 410 too much, the power drawn from the solar cell 100 also decreases, and the power and the actual power of the solar cell 100 are reduced. The output power Ppv is balanced at the power point B. As a result, the output voltage Vo and the output power Pout of the power conversion device 400 stop decreasing.

また、図５（ｄ）に示すように、定電圧制御回路４３０は、Ｖo（すなわちＶ_feed）とＶ_Vrefの差が小さくなったことを検出して、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を引き下げる。そうすると、図５（ａ）に示すように、定電圧制御回路４３０によるＤ／Ｄコンバータ回路４１０の駆動により太陽電池１００から引き出される電流が減少する。しかし、通常、太陽電池１００から引き出される電流の減少幅はやや多めになるため、図４（ａ）に示すように、最大電力点Ｍを通過して電力点Ｃまで戻ってしまう。そうすると、図５（ａ）に示すように、この間、太陽電池１００の出力電力Ｐpvは、一旦増加するが再度減少してしまう。電力変換装置４００の出力電圧Ｖoについては、この間のＤ／Ｄコンバータ回路４１０の駆動レベルでは徐々に上昇してゆく。   Further, as shown in FIG. 5D, the constant voltage control circuit 430 detects that the difference between Vo (ie, V_feed) and V_Vref is small, and generates a switching pulse for the switch of the D / D converter circuit 410. The duty ratio and the signal Duty voltage are reduced. Then, as shown in FIG. 5A, the current drawn from the solar cell 100 is reduced by driving the D / D converter circuit 410 by the constant voltage control circuit 430. However, normally, the amount of decrease in the current drawn from the solar cell 100 is somewhat larger, so that the current passes through the maximum power point M and returns to the power point C as shown in FIG. If it does so, as shown to Fig.5 (a), during this time, the output electric power Ppv of the solar cell 100 will once increase, but will reduce again. The output voltage Vo of the power conversion device 400 gradually increases at the drive level of the D / D converter circuit 410 during this period.

なお、図５（ｃ）に示すように、基準電圧調整回路４５０による基準電圧Ｖ_Vrefの調整は遅延があって、ＤｕｔｙＭａｘ検出回路４４０が信号Ｄｕｔｙの電圧がＤｕｔｙＭａｘから下がっても、直ぐには調整は終了せず、さらに初期基準電圧Ｖref_1への復帰には時定数があるので、基準電圧Ｖ_Vrefは徐々に上昇することになる。   As shown in FIG. 5C, the adjustment of the reference voltage V_Vref by the reference voltage adjustment circuit 450 is delayed, and even if the DutyMax detection circuit 440 decreases the voltage of the signal DutyMax from the DutyMax, the adjustment is finished immediately. In addition, since there is a time constant for returning to the initial reference voltage Vref_1, the reference voltage V_Vref gradually increases.

この後、図５（ｄ）に示すように、定電圧制御回路４３０は、出力電圧Ｖo（すなわちＶ_feed）と基準電圧Ｖ_Vrefとの差に応じてＤ／Ｄコンバータ回路４１０を駆動して太陽電池１００からより多くの電力を引き出すように、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を上昇させる。   Thereafter, as shown in FIG. 5 (d), the constant voltage control circuit 430 drives the D / D converter circuit 410 in accordance with the difference between the output voltage Vo (ie, V_feed) and the reference voltage V_Vref, and thereby the solar cell 100. Therefore, the duty ratio of the switching pulse with respect to the switch of the D / D converter circuit 410 and the voltage of the signal Duty are increased so as to draw more power from.

そうすると、図５（ａ）に示すように、太陽電池１００の出力電力Ｐpvは上昇して再度電力点Ｍに達する。この後の動作は、最初に電力点Ｍに達した後とほぼ同じになる。但し、図５（ｃ）に示すように、基準電圧Ｖ_Vrefは、初期基準電圧Ｖref_1に戻っておらず、電力変換装置４００の出力電圧Ｖoも目標値に達していないので、動作としては同じでも基準電圧Ｖ_Vrefの引き下げ幅などは若干異なってくる。このように完全に同じ動作ではないので、電力点ＣではなくＣ1やＣ2、電力点ＢではなくＢ1やＢ2で、図４（ｂ）のカーブ上動作を切り替えることになる。   Then, as shown in FIG. 5A, the output power Ppv of the solar cell 100 rises and reaches the power point M again. The subsequent operation is almost the same as that after the power point M is first reached. However, as shown in FIG. 5C, the reference voltage V_Vref has not returned to the initial reference voltage Vref_1, and the output voltage Vo of the power converter 400 has not reached the target value. The reduction width of the voltage V_Vref is slightly different. Since the operations are not completely the same as described above, the operation on the curve in FIG. 4B is switched at C1 and C2 instead of the power point C and at B1 and B2 instead of the power point B.

結局のところ、最大電力点をはさんで電力点Ｂ又はその近傍と電力点Ｃ又はその近傍間を行き来することになる。すなわち、最大電力点追跡が可能となっている。上で述べた動作は、太陽電池１００の発電電力が一定であることを前提としている。しかし、発電電力が一定になることは一般的には無いので最大電力点自体も変動するが、動作は同様である。   After all, the power point B or its vicinity and the power point C or its vicinity are moved back and forth across the maximum power point. That is, maximum power point tracking is possible. The operation described above is based on the assumption that the generated power of the solar cell 100 is constant. However, since the generated power is generally not constant, the maximum power point itself varies, but the operation is the same.

なお、電力点Ｂと電力点Ｃの差は、出力電力や出力電圧に応じて決まるが、Ｄ／Ｄコンバータ回路４１０などを含む制御系のゲイン調整で調整することができる。すなわち、より最大電力点近傍で動作させることができる。   The difference between power point B and power point C is determined according to the output power and output voltage, but can be adjusted by gain adjustment of a control system including D / D converter circuit 410 and the like. That is, it can be operated near the maximum power point.

［実施の形態２の実施例］
図６及び図７に第２の実施の形態に係る具体的回路例を示す。[Example of Embodiment 2]
6 and 7 show specific circuit examples according to the second embodiment.

図６は、太陽電池１００の具体的回路例と、Ｄ／Ｄコンバータ回路４１０の具体的回路例と、出力電圧検出回路４２０の具体的回路例と、蓄電池３００の具体的回路例とを示している。   FIG. 6 shows a specific circuit example of the solar battery 100, a specific circuit example of the D / D converter circuit 410, a specific circuit example of the output voltage detection circuit 420, and a specific circuit example of the storage battery 300. Yes.

太陽電池１００は、電流源Ｉccと、ダイオードＤ１と、抵抗Ｒ１及びＲ２とを含む等価回路で示されている。電流源Ｉccの正極側端子には、ダイオードＤ１のアノードと抵抗Ｒ１の一端及びＲ２の一端が接続されており、電流源Ｉccの負極側端子は、ダイオードＤ１のカソードと抵抗Ｒ２の他端と共にグランドに接続されている。抵抗Ｒ１の他端はＤ／Ｄコンバータ回路４１０に接続されている。   The solar cell 100 is shown as an equivalent circuit including a current source Icc, a diode D1, and resistors R1 and R2. The anode of the diode D1 and one end of the resistor R1 and one end of R2 are connected to the positive terminal of the current source Icc, and the negative terminal of the current source Icc is grounded together with the cathode of the diode D1 and the other end of the resistor R2. It is connected to the. The other end of the resistor R1 is connected to the D / D converter circuit 410.

図６におけるＤ／Ｄコンバータ回路４１０は昇圧チョッパ回路として示されているが、ハーフブリッジ回路方式、フルブリッジ回路方式、プッシュプル回路方式、フォワード回路方式、フライバック方式、降圧型チョッパ回路、ＳＥＰＩＣやＣｕｋコンバータやＺｅｔａコンバータ等の昇降圧回路などで、絶縁型、非絶縁型を用途に応じて選択できる。   Although the D / D converter circuit 410 in FIG. 6 is shown as a step-up chopper circuit, a half-bridge circuit method, a full-bridge circuit method, a push-pull circuit method, a forward circuit method, a flyback method, a step-down chopper circuit, a SEPIC, With a buck-boost circuit such as a Cuk converter or a Zeta converter, an insulating type or a non-insulating type can be selected according to the application.

Ｄ／Ｄコンバータ回路４１０は、逆流防止用のダイオードＤ２及びＤ３と、電解コンデンサＣ１と、コンデンサＣ２と、コイルＬ１と、定電圧制御回路４３０によりスイッチングされるＦＥＴ（Ｓ１）と、抵抗Ｒ３とを有する。ダイオードＤ２のアノードは、太陽電池１００の抵抗Ｒ１に接続されており、ダイオードＤ２のカソードは、電解コンデンサＣ１のプラス（＋）端子とコイルＬ１の一端とに接続されている。電解コンデンサＣ１のマイナス（−）端子は接地されている。コイルＬ１の他端は、ＦＥＴ（Ｓ１）のドレイン端子と、ダイオードＤ３のアノードと、に接続されている。ＦＥＴ（Ｓ１）のソース端子は接地されており、ＦＥＴ（Ｓ１）のゲート端子は、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、接続端子Ａを介して定電圧制御回路４３０の駆動信号発生回路４３２の出力に接続されている。ダイオードＤ３のカソードは、コンデンサＣ２の一端と出力電圧検出回路４２０とに接続されている。コンデンサＣ２の他端は接地されている。なお、逆流防止用のダイオードＤ２及びＤ３を省略することが可能である。   The D / D converter circuit 410 includes diodes D2 and D3 for preventing backflow, an electrolytic capacitor C1, a capacitor C2, a coil L1, an FET (S1) switched by the constant voltage control circuit 430, and a resistor R3. Have. The anode of the diode D2 is connected to the resistor R1 of the solar cell 100, and the cathode of the diode D2 is connected to the plus (+) terminal of the electrolytic capacitor C1 and one end of the coil L1. The negative (−) terminal of the electrolytic capacitor C1 is grounded. The other end of the coil L1 is connected to the drain terminal of the FET (S1) and the anode of the diode D3. The source terminal of the FET (S1) is grounded, and the gate terminal of the FET (S1) is connected to one end of the resistor R3. The other end of the resistor R3 is connected to the output of the drive signal generation circuit 432 of the constant voltage control circuit 430 through the connection terminal A. The cathode of the diode D3 is connected to one end of the capacitor C2 and the output voltage detection circuit 420. The other end of the capacitor C2 is grounded. The backflow prevention diodes D2 and D3 can be omitted.

出力電圧検出回路４２０は、抵抗分割にてフィードバック電圧を検出するための抵抗Ｒ４及びＲ５を含む。抵抗Ｒ４の一端は、Ｄ／Ｄコンバータ回路４１０と蓄電池３００とに接続されている。抵抗Ｒ４の他端は、抵抗Ｒ５の一端と接続端子Ｂを介して定電圧制御回路４３０の電圧誤差検出回路４３１と、に接続されている。抵抗Ｒ５の他端は接地されている。   Output voltage detection circuit 420 includes resistors R4 and R5 for detecting a feedback voltage by resistance division. One end of the resistor R4 is connected to the D / D converter circuit 410 and the storage battery 300. The other end of the resistor R4 is connected to one end of the resistor R5 and the voltage error detection circuit 431 of the constant voltage control circuit 430 through the connection terminal B. The other end of the resistor R5 is grounded.

蓄電池３００と、負荷Ａ乃至Ｃに相当するＤＣ／ＡＣインバータ回路、ＤＣ／ＤＣコンバータ回路及び他の負荷とは、従来と同じであり、これ以上の説明を省略する。   The storage battery 300, the DC / AC inverter circuit corresponding to the loads A to C, the DC / DC converter circuit, and other loads are the same as those in the prior art, and further description thereof is omitted.

次に、図７に、本実施の形態に係る定電圧制御回路４３０とＤｕｔｙＭａｘ検出回路４４０と基準電圧調整回路４５０との具体的回路例を示す。   Next, FIG. 7 shows specific circuit examples of the constant voltage control circuit 430, the DutyMax detection circuit 440, and the reference voltage adjustment circuit 450 according to the present embodiment.

定電圧制御回路４３０は、例えばＰＩＤ制御回路であり、電圧誤差検出回路４３１と、駆動信号発生回路４３２と、を含む。   The constant voltage control circuit 430 is a PID control circuit, for example, and includes a voltage error detection circuit 431 and a drive signal generation circuit 432.

電圧誤差検出回路４３１は、接続端子Ｂを介して出力電圧検出回路４２０に接続されており、抵抗Ｒ１１乃至Ｒ１４と、コンデンサＣ１１及びＣ１２と、オペアンプ４３１１とを有する。出力電圧検出回路４２０の出力は抵抗Ｒ１１及びＲ１２の一端に接続され、抵抗Ｒ１１の他端はコンデンサＣ１１の一端に接続され、コンデンサＣ１１の他端と抵抗Ｒ１２の他端とは、オペアンプ４３１１の負極側入力端子に接続されている。また、オペアンプ４３１１の負極側入力端子には、コンデンサＣ１２の一端及び抵抗Ｒ１３の一端と接続されており、コンデンサＣ１２の他端は抵抗Ｒ１４の一端に接続され、抵抗Ｒ１４の他端と抵抗Ｒ１３の他端とはオペアンプ４３１１の出力端子に接続される。さらに、オペアンプ４３１１の正極側入力端子には、基準電圧調整回路４５０の出力が接続されている。   The voltage error detection circuit 431 is connected to the output voltage detection circuit 420 via the connection terminal B, and includes resistors R11 to R14, capacitors C11 and C12, and an operational amplifier 4311. The output of the output voltage detection circuit 420 is connected to one ends of the resistors R11 and R12, the other end of the resistor R11 is connected to one end of the capacitor C11, and the other end of the capacitor C11 and the other end of the resistor R12 are the negative electrode of the operational amplifier 4311. Is connected to the side input terminal. The negative input terminal of the operational amplifier 4311 is connected to one end of the capacitor C12 and one end of the resistor R13, the other end of the capacitor C12 is connected to one end of the resistor R14, and the other end of the resistor R14 and the resistor R13. The other end is connected to the output terminal of the operational amplifier 4311. Further, the output of the reference voltage adjustment circuit 450 is connected to the positive input terminal of the operational amplifier 4311.

駆動信号発生回路４３２は、コンパレータ４３２１と三角波発生器４３２２とを含む。コンパレータ４３２１の正極側入力端子には、電圧誤差検出回路４３１の出力端子が接続されており、コンパレータ４３２１の負極側入力端子には、三角波発生器４３２２が接続されている。コンパレータ４３２１の出力端子は、接続端子Ａを介してＤ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のゲート端子に接続される。   Drive signal generation circuit 432 includes a comparator 4321 and a triangular wave generator 4322. The output terminal of the voltage error detection circuit 431 is connected to the positive input terminal of the comparator 4321, and the triangular wave generator 4322 is connected to the negative input terminal of the comparator 4321. The output terminal of the comparator 4321 is connected to the gate terminal of the FET (S1) of the D / D converter circuit 410 via the connection terminal A.

また、ＤｕｔｙＭａｘ検出回路４４０は、コンパレータ４４１と、抵抗Ｒ１５及びＲ１６と、コンデンサＣ１３と、電圧Ｖref_2を出力する直流電源Ｖref_2とを有する。コンパレータ４４１の正極側入力端子は、電圧誤差検出回路４３１のオペアンプ４３１１の出力端子に接続されており、コンパレータ４４１の負極側入力端子は、直流電源Ｖref_2の正極側端子に接続されている。直流電源Ｖref_2の負極端子は接地されている。コンパレータ４４１の出力は、抵抗Ｒ１５の一端に接続されており、抵抗Ｒ１５の他端は抵抗Ｒ１６の一端及びコンデンサＣ１３の一端と基準電圧調整回路４５０の入力とに接続されている。抵抗Ｒ１６の他端及びコンデンサＣ１３の他端とは接地されている。   The DutyMax detection circuit 440 includes a comparator 441, resistors R15 and R16, a capacitor C13, and a DC power supply Vref_2 that outputs a voltage Vref_2. The positive input terminal of the comparator 441 is connected to the output terminal of the operational amplifier 4311 of the voltage error detection circuit 431, and the negative input terminal of the comparator 441 is connected to the positive terminal of the DC power supply Vref_2. The negative terminal of the DC power supply Vref_2 is grounded. The output of the comparator 441 is connected to one end of the resistor R15, and the other end of the resistor R15 is connected to one end of the resistor R16, one end of the capacitor C13, and the input of the reference voltage adjustment circuit 450. The other end of the resistor R16 and the other end of the capacitor C13 are grounded.

ＤｕｔｙＭａｘ検出回路４４０のコンパレータ４４１は、駆動信号発生回路４３２に対する入力信号Ａ1_Outと、駆動信号発生回路４３２の出力であるスイッチングパルスのデューティー比が最大となる際に駆動信号発生回路４３２に入力される入力信号Ａ1_Outの電圧とほぼ同一の電圧を出力する直流電源Ｖref_2とを比較する。そして、入力信号Ａ1_Outの電圧が電圧Ｖref_2より高くなると、コンパレータ４４１は、その間にパルス波ＤＭＣ＿Ｏ1を出力する。但し、コンパレータ４４１の出力にはローパスフィルタが接続されており、出力されたパルス波は、滑らかな信号ＤＭＣ＿Ｏ2として基準電圧調整回路４５０に出力される。   The comparator 441 of the DutyMax detection circuit 440 is input to the drive signal generation circuit 432 when the duty ratio between the input signal A1_Out to the drive signal generation circuit 432 and the switching pulse output from the drive signal generation circuit 432 is maximized. The DC power supply Vref_2 that outputs substantially the same voltage as the signal A1_Out is compared. When the voltage of the input signal A1_Out becomes higher than the voltage Vref_2, the comparator 441 outputs a pulse wave DMC_O1 during that time. However, a low-pass filter is connected to the output of the comparator 441, and the output pulse wave is output to the reference voltage adjustment circuit 450 as a smooth signal DMC_O2.

基準電圧調整回路４５０は、コンパレータ４５１と、三角波発生器４５２と、抵抗Ｒ１７乃至Ｒ２１と、ＦＥＴ（Ｓ１１）と、初期基準電圧Ｖref_1を出力する直流電源Ｖref_1と、コンデンサＣ１４及びＣ１５とを有する。コンパレータ４５１の正極側入力端子は、ＤｕｔｙＭａｘ検出回路４４０の出力が接続され、コンパレータ４５１の負極側入力端子には、三角波発生器４５２が接続されている。コンパレータ４５１の出力には、抵抗Ｒ１７の一端が接続されており、抵抗Ｒ１７の他端は、抵抗Ｒ１８の一端とコンデンサＣ１４の一端とＦＥＴ（Ｓ１１）のゲート端子とに接続されている。抵抗Ｒ１８の他端とコンデンサＣ１４の他端とＦＥＴ（Ｓ１１）のソース端子とは接地されている。また、直流電源Ｖref_1の正極側端子は、抵抗Ｒ１９の一端に接続されており、負極側端子は接地されている。抵抗Ｒ１９の他端は抵抗Ｒ２０の一端及び抵抗Ｒ２１の一端に接続され、抵抗Ｒ２０の他端はＦＥＴ（Ｓ１１）のドレイン端子に接続されている。抵抗Ｒ２１の他端はコンデンサＣ１５の一端及び電圧誤差検出回路４３１のオペアンプ４３１１の正極側端子に接続されている。コンデンサＣ１５の他端は接地されている。   The reference voltage adjustment circuit 450 includes a comparator 451, a triangular wave generator 452, resistors R17 to R21, an FET (S11), a DC power supply Vref_1 that outputs an initial reference voltage Vref_1, and capacitors C14 and C15. The output of the DutyMax detection circuit 440 is connected to the positive input terminal of the comparator 451, and the triangular wave generator 452 is connected to the negative input terminal of the comparator 451. One end of the resistor R17 is connected to the output of the comparator 451, and the other end of the resistor R17 is connected to one end of the resistor R18, one end of the capacitor C14, and the gate terminal of the FET (S11). The other end of the resistor R18, the other end of the capacitor C14, and the source terminal of the FET (S11) are grounded. The positive terminal of the DC power supply Vref_1 is connected to one end of the resistor R19, and the negative terminal is grounded. The other end of the resistor R19 is connected to one end of the resistor R20 and one end of the resistor R21, and the other end of the resistor R20 is connected to the drain terminal of the FET (S11). The other end of the resistor R21 is connected to one end of the capacitor C15 and the positive terminal of the operational amplifier 4311 of the voltage error detection circuit 431. The other end of the capacitor C15 is grounded.

基準電圧調整回路４５０の直流電源Ｖref_1は、ＦＥＴ（Ｓ１１）がオフになっている間、コンデンサＣ１５に電荷をチャージしており、チャージが完了すると、初期基準電圧Ｖref_1が、そのまま出力基準電圧Ｖ_Vref＝Ｖref_1となる。一方、ＦＥＴ（Ｓ１１）がオンになると、コンデンサＣ１５は、貯めた電荷を放出することになるため、コンデンサＣ１５に保持されている電荷量によって変化する電圧が出力Ｖ_Vrefとなる。   The DC power supply Vref_1 of the reference voltage adjusting circuit 450 charges the capacitor C15 while the FET (S11) is off. When the charging is completed, the initial reference voltage Vref_1 is directly used as the output reference voltage V_Vref = Vref_1. On the other hand, when the FET (S11) is turned on, the capacitor C15 discharges the stored charge, so that the voltage that changes depending on the amount of charge held in the capacitor C15 becomes the output V_Vref.

また、基準電圧調整回路４５０のコンパレータ４５１は、ＤｕｔｙＭａｘ検出回路４４０の出力ＤＭＣ＿Ｏ2と三角波とを比較して、出力信号ＤＭＣ＿Ｏ2の電圧が三角波より大きくなると、パルス波ＤＭＣ２＿Ｏを出力する。但し、コンパレータ４５１の出力側にはローパスフィルタが形成されているので、パルス波ＤＭＣ２＿Ｏを滑らかにした信号ＶＱＧが、ＦＥＴ（Ｓ１１）のゲート端子に入力されることになる。上で述べたように、信号ＶＱＧによってＦＥＴ（Ｓ１１）のオン又はオフが決定され、コンデンサＣ１５の放電期間も決定される。さらに、出力基準電圧Ｖ_Vrefも決定される。   The comparator 451 of the reference voltage adjustment circuit 450 compares the output DMC_O2 of the DutyMax detection circuit 440 with the triangular wave, and outputs the pulse wave DMC2_O when the voltage of the output signal DMC_O2 becomes larger than the triangular wave. However, since a low-pass filter is formed on the output side of the comparator 451, the signal VQG obtained by smoothing the pulse wave DMC2_O is input to the gate terminal of the FET (S11). As described above, the ON / OFF state of the FET (S11) is determined by the signal VQG, and the discharging period of the capacitor C15 is also determined. Further, the output reference voltage V_Vref is also determined.

次に、図８及び図９を用いて、図６及び図７で示した回路の動作を説明する。なお、基本的な動作については図５（ａ）乃至（ｄ）で説明したので、ポイントとなる部分だけを説明する。   Next, the operation of the circuit shown in FIGS. 6 and 7 will be described with reference to FIGS. Since the basic operation has been described with reference to FIGS. 5A to 5D, only the point portion will be described.

まず、図４（ａ）の電力点Ａなどにおいて十分太陽電池１００から電力供給が可能である状態における動作を図８（ａ）乃至（ｇ）を用いて説明する。なお、図８（ａ）乃至（ｇ）は、ある短い時間の動作を示しており、図６及び図７に示した回路の基本的な動作説明を行うための図である。   First, an operation in a state where power can be sufficiently supplied from the solar cell 100 at the power point A in FIG. 4A will be described with reference to FIGS. 8A to 8G. FIGS. 8A to 8G show operations for a short time, and are diagrams for explaining basic operations of the circuits shown in FIGS. 6 and 7.

図８（ａ）は、駆動信号発生回路４３２の出力であるスイッチングパルスＰｕｌを表している。この間、デューティー比はほぼ一定となっており、図８（ｂ）に示すＤ／Ｄコンバータ回路４１０の出力電圧Ｖoも、図８（ｃ）に示す出力電圧検出回路４２０の出力信号Ｖo_fbも、図中は大げさに示されているが、スイッチングに応じて多少リプルが発生する程度の変動だけで、Ｄ／Ｄコンバータ回路４１０の出力信号Ｖoの電圧の平均値Ｖo_aveも一定となっている。なお、図８（ａ）乃至（ｇ）の状態では、ＤｕｔｙＭａｘ検出回路４４０と基準電圧調整回路４５０とは動作しておらず、初期基準電圧Ｖref_1が基準電圧調整回路４５０の出力電圧Ｖ_Vrefとなっている。   FIG. 8A shows a switching pulse Pul that is an output of the drive signal generation circuit 432. During this time, the duty ratio is substantially constant. The output voltage Vo of the D / D converter circuit 410 shown in FIG. 8B and the output signal Vo_fb of the output voltage detection circuit 420 shown in FIG. Although the inside is shown exaggeratedly, the average value Vo_ave of the voltage of the output signal Vo of the D / D converter circuit 410 is also constant only by the fluctuation to such an extent that ripples are generated according to switching. 8A to 8G, the DutyMax detection circuit 440 and the reference voltage adjustment circuit 450 are not operating, and the initial reference voltage Vref_1 becomes the output voltage V_Vref of the reference voltage adjustment circuit 450. Yes.

図８（ｃ）に示すように、電圧誤差検出回路４３１は、Ｖo_fbとＶ_Vrefの比較を行い、図８（ｄ）に示すように、Ｖo_fbとＶ_Vrefとの差を反転させた電圧の出力信号Ａ1_Outを出力する。図８（ａ）乃至（ｇ）の状態では、この出力信号Ａ1_Outの電圧は、ＤｕｔｙＭａｘ検出回路４４０で基準として用いられ且つデューティー比最大に対応する電圧Ｖref_2より低い電圧となっているので、上で述べたようにＤｕｔｙＭａｘ検出回路４４０と基準電圧調整回路４５０とは動作しない。動作しない状態を図８（ｅ）乃至（ｇ）に示している。すなわち、出力信号Ａ1_Outの電圧は常にＶref_2より低いので、ＤｕｔｙＭａｘ検出回路４４０のコンパレータ４４１の出力側信号ＤＭＣ＿Ｏ1もＤＭＣ＿Ｏ2もゼロのままになる。さらに、基準電圧調整回路４５０のコンパレータ４５１で三角波ＶＴＷ_2とＤＭＣ＿Ｏ2と、を比較しても、ＤＭＣ＿Ｏ2はゼロのままなので、コンパレータ４５１の出力側の信号ＤＭＣ２＿ＯもＶＱＧもゼロのままとなる。そうすると、基準電圧調整回路４５０のＦＥＴ（Ｓ１１）はオフのままとなるので、図８（ｇ）に示すように、コンデンサＣ１５の出力電圧Ｖ_Vrefは、直流電源Ｖref_1の初期基準電圧Ｖref_1のままで変化しない。   As shown in FIG. 8C, the voltage error detection circuit 431 compares Vo_fb and V_Vref, and as shown in FIG. 8D, the voltage output signal A1_Out is obtained by inverting the difference between Vo_fb and V_Vref. Is output. In the states of FIGS. 8A to 8G, the voltage of the output signal A1_Out is lower than the voltage Vref_2 used as a reference in the DutyMax detection circuit 440 and corresponding to the maximum duty ratio. As described above, the DutyMax detection circuit 440 and the reference voltage adjustment circuit 450 do not operate. The state of not operating is shown in FIGS. That is, since the voltage of the output signal A1_Out is always lower than Vref_2, the output side signals DMC_O1 and DMC_O2 of the comparator 441 of the DutyMax detection circuit 440 remain zero. Further, even when the comparator 451 of the reference voltage adjustment circuit 450 compares the triangular wave VTW_2 and DMC_O2, the signals DMC2_O and VQG on the output side of the comparator 451 remain zero because DMC_O2 remains zero. Then, since the FET (S11) of the reference voltage adjusting circuit 450 remains off, as shown in FIG. 8G, the output voltage V_Vref of the capacitor C15 changes with the initial reference voltage Vref_1 of the DC power supply Vref_1 being changed. do not do.

次に、図９（ａ）乃至（ｉ）を用いて、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが低下し始めた場合の動作について説明する。なお、図９（ａ）乃至（ｉ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。   Next, the operation when the output Vo of the D / D converter circuit 410 starts to decrease will be described with reference to FIGS. 9A to 9I are drawn so as to emphasize the features of the present embodiment, there are some differences from actual ones.

上で説明し且つ図９（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか最大電力点を超えてＤ／Ｄコンバータ回路４１０が電力を引き出そうとすると、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスのデューティー比は最大となる。一方、Ｄ／Ｄコンバータ回路４１０の出力Ｖoは低下してしまう。図９（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路４２０の出力Ｖo_fbも低下する。   As described above and shown in FIGS. 9 (a) and 9 (b), if the power supply from the solar cell 100 decreases or exceeds the maximum power point, the D / D converter circuit 410 attempts to draw power. The duty ratio of the switching pulse with respect to the gate terminal of the FET (S1) of the / D converter circuit 410 is maximized. On the other hand, the output Vo of the D / D converter circuit 410 is lowered. As shown in FIG. 9C, when the output Vo decreases, the output Vo_fb of the output voltage detection circuit 420 also decreases.

一方、電圧誤差検出回路４３１は、現在のＶ_Vrefとの差を反転させるため、出力電圧検出回路４２０のＶo_fbが低下するならば、電圧誤差検出回路４３１の出力Ａ1_Outは反対に上昇することになる。そうすると、図９（ｄ）に示すように、ＦＥＴ（Ｓ１）に対するスイッチングの周期の中で、電圧誤差検出回路４３１の出力Ａ1_Outの電圧が、徐々にスイッチングパルスのデューティー比の最大値に相当する電圧Ｖref_2を上回る期間が長くなる。図９（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路４４０のコンパレータ４４１の出力ＤＭＣ＿Ｏ1がオンになる期間が徐々に長くなる。さらに、図９（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路４４０の出力ＤＭＣ＿Ｏ2は、ＤＭＣ＿Ｏ1をローパスフィルタで滑らかにした後の信号であるが、ＤＭＣ＿Ｏ1のオンの時間が長くなるので、徐々に電圧が上昇する。そして、基準電圧調整回路４５０における三角波信号ＶＴＷ_2の電圧よりＤＭＣ＿Ｏ1の電圧が高い期間については、図９（ｆ）に示すように基準電圧調整回路４５０のコンパレータ４５１の出力ＤＭＣ２＿Ｏがオンになる。この信号ＤＭＣ２＿Ｏもローパスフィルタで滑らかにすると、図９（ｆ）のような信号ＶＱＧが生成される。この信号ＶＱＧにより基準電圧調整回路４５０のＦＥＴ（Ｓ１１）のオン／オフが行われるようになる。ＦＥＴ（Ｓ１１）がオンになると、コンデンサＣ１５から放電されるようになる。従って、放電する時間が長いほど又放電頻度が高いほど、基準電圧Ｖ_Vrefは下がってゆくことになる。図９（ｆ）に示すように、スイッチングパルスのデューティー比が最大になる頻度（又は割合）が、過去の所定期間内において高くなると、信号ＶＱＧが０ではない期間が頻繁に発生し、それと共に長くなる。それにつれて図９（ｇ）に示すように、基準電圧Ｖ_Vrefは徐々に下がってゆく。   On the other hand, since the voltage error detection circuit 431 inverts the difference from the current V_Vref, if the Vo_fb of the output voltage detection circuit 420 decreases, the output A1_Out of the voltage error detection circuit 431 increases on the contrary. Then, as shown in FIG. 9 (d), the voltage of the output A1_Out of the voltage error detection circuit 431 gradually corresponds to the maximum value of the duty ratio of the switching pulse in the switching period for the FET (S1). The period exceeding Vref_2 becomes longer. As shown in FIG. 9E, the period during which the output DMC_O1 of the comparator 441 of the DutyMax detection circuit 440 is turned on gradually increases. Further, as shown in FIG. 9 (e), the output DMC_O2 of the DutyMax detection circuit 440 is a signal after the DMC_O1 is smoothed by the low-pass filter. However, since the DMC_O1 is turned on for a long time, the voltage gradually increases. To rise. Then, during a period in which the voltage of DMC_O1 is higher than the voltage of the triangular wave signal VTW_2 in the reference voltage adjustment circuit 450, the output DMC2_O of the comparator 451 of the reference voltage adjustment circuit 450 is turned on as shown in FIG. When this signal DMC2_O is also smoothed by a low-pass filter, a signal VQG as shown in FIG. 9F is generated. This signal VQG turns on / off the FET (S11) of the reference voltage adjusting circuit 450. When the FET (S11) is turned on, the capacitor C15 is discharged. Therefore, the reference voltage V_Vref decreases as the discharge time increases and the discharge frequency increases. As shown in FIG. 9 (f), when the frequency (or rate) at which the duty ratio of the switching pulse is maximized within a predetermined period in the past, a period in which the signal VQG is not 0 frequently occurs. become longer. As shown in FIG. 9 (g), the reference voltage V_Vref gradually decreases.

そうすると、出力電圧検出回路４２０の出力Ｖo_fbの電圧も下がり、さらに基準電圧Ｖ_Vrefも下がってゆくので、電圧誤差検出回路４３１に入力される２つの信号の電位差が狭められることになる。そうすると、図９（ｈ）に示すように、基準電圧Ｖ_Vrefが下げられた後、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなるので、電圧誤差検出回路４３１のオペアンプ４３１１の出力Ａ1_Out（ここでは補正後Ａ1_Out）も、徐々に下がってゆく。そうすると、図９（ｈ）に示すように、駆動信号発生回路４３２のコンパレータ４３２１の負極側入力の三角波の電圧より下がる期間が長くなる。そうすると、図９（ｉ）に示すように、スイッチングパルス（補正後Ｐulと表す）のオンの幅が短くなる。すなわち、定電圧制御回路４３０からすると、デューティー比を高くして、図６に示したＤ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のオンの期間を長くして、より多くの電力を太陽電池１００から引き出そうとして動作した結果、あたかもこの動作に効果があったように見える。従って、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなったので、デューティー比を低くしたというものである。   Then, the voltage of the output Vo_fb of the output voltage detection circuit 420 also decreases and the reference voltage V_Vref also decreases, so that the potential difference between the two signals input to the voltage error detection circuit 431 is narrowed. Then, as shown in FIG. 9 (h), after the reference voltage V_Vref is lowered, the difference between the output voltage Vo_fb of the output voltage detection circuit 420 and the reference voltage V_Vref becomes small, so that the operational amplifier of the voltage error detection circuit 431 The output A1_Out 4311 (A1_Out after correction) of 4311 also gradually decreases. Then, as shown in FIG. 9 (h), the period during which the voltage falls below the triangular wave voltage input to the negative side of the comparator 4321 of the drive signal generation circuit 432 becomes longer. Then, as shown in FIG. 9I, the ON width of the switching pulse (represented as corrected Pul) is shortened. That is, from the constant voltage control circuit 430, the duty ratio is increased, the on period of the FET (S1) of the D / D converter circuit 410 shown in FIG. As a result of trying to pull it out of it, it looks as if this action was effective. Accordingly, since the difference between the voltage of the output Vo_fb of the output voltage detection circuit 420 and the reference voltage V_Vref is reduced, the duty ratio is reduced.

これによって上で述べたように太陽電池１００から引き出す電力が引き下げられるので、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが上昇するようになる。その後、太陽電池１００からＤ／Ｄコンバータ回路４１０が電力を引き出すように動作すれば、図９（ｂ）に示すように電圧Ｖoが下がるようになるので、上で述べたような動作を繰り返すようになる。すなわち、最大電力点を追跡していることになる。   As a result, the power drawn from the solar cell 100 is lowered as described above, and the output Vo of the D / D converter circuit 410 is increased. Thereafter, if the D / D converter circuit 410 operates so as to draw power from the solar cell 100, the voltage Vo decreases as shown in FIG. 9B. Therefore, the operation described above is repeated. become. That is, the maximum power point is tracked.

このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。   In this way, the maximum power point tracking can be performed with only an inexpensive element without using an expensive processor or the like.

［実施の形態２の他の実施例］
定電圧制御回路４３０には、従来からある定電圧制御回路を使用することができる。また、ＤｕｔｙＭａｘ検出回路４４０についても、図１０に示すようなＤｕｔｙＭａｘ検出回路４４５と置換することができる。[Another example of the second embodiment]
As the constant voltage control circuit 430, a conventional constant voltage control circuit can be used. Also, the DutyMax detection circuit 440 can be replaced with a DutyMax detection circuit 445 as shown in FIG.

ＤｕｔｙＭａｘ検出回路４４５は、抵抗Ｒ３１乃至Ｒ３４と、コンデンサＣ２１及びＣ２２と、オペアンプ４４５１と、直流電源Ｖref_2とを有する。直流電源Ｖref_2は、駆動信号発生回路４３２の出力であるスイッチングパルスのデューティー比が最大となる際に駆動信号発生回路４３２に入力される入力信号Ａ1_Outの電圧とほぼ同一の電圧を出力する。   The DutyMax detection circuit 445 includes resistors R31 to R34, capacitors C21 and C22, an operational amplifier 4451, and a DC power supply Vref_2. The DC power supply Vref_2 outputs a voltage substantially the same as the voltage of the input signal A1_Out input to the drive signal generation circuit 432 when the duty ratio of the switching pulse that is the output of the drive signal generation circuit 432 becomes maximum.

電圧誤差検出回路４３１の出力Ａ1_Outは、抵抗Ｒ３２の一端と抵抗Ｒ３１の一端と接続されており、抵抗Ｒ３１の他端はコンデンサＣ２１の一端に接続されており、コンデンサＣ２１の他端は抵抗Ｒ３２の他端とオペアンプ４４５１の正極側入力端子と接続されている。オペアンプ４４５１の正極側入力端子は、さらに、抵抗Ｒ３３の一端及び抵抗Ｒ３４の一端と接続されている。抵抗Ｒ３４の他端は、コンデンサＣ２２の一端に接続されており、コンデンサＣ２２の他端は、抵抗Ｒ３３の他端とオペアンプ４４５１の出力とに接続されている。オペアンプ４４５１の負極側入力端子は、直流電源Ｖref_2の正極側端子に接続されており、直流電源Ｖref_2の負極側端子は接地されている。   The output A1_Out of the voltage error detection circuit 431 is connected to one end of the resistor R32 and one end of the resistor R31, the other end of the resistor R31 is connected to one end of the capacitor C21, and the other end of the capacitor C21 is connected to the resistor R32. The other end and the positive input terminal of the operational amplifier 4451 are connected. The positive input terminal of the operational amplifier 4451 is further connected to one end of the resistor R33 and one end of the resistor R34. The other end of the resistor R34 is connected to one end of the capacitor C22, and the other end of the capacitor C22 is connected to the other end of the resistor R33 and the output of the operational amplifier 4451. The negative input terminal of the operational amplifier 4451 is connected to the positive terminal of the DC power supply Vref_2, and the negative terminal of the DC power supply Vref_2 is grounded.

このようなＤｕｔｙＭａｘ検出回路４４５は、電圧誤差検出回路４３１の出力Ａ1_Outの電圧と電圧Ｖref_2との差に応じた電圧の信号ＤＭＣ＿Ｏ２として出力する。すなわち図９（ｄ）に示すように、出力Ａ1_Outが電圧Ｖref_2を上回ると、その分ＤＭＣ＿Ｏ２が上昇するので、図９（ｆ）に示したＤＭＣ２＿Ｏと類似した変化を示すようになる。   Such a DutyMax detection circuit 445 outputs a signal DMC_O2 having a voltage corresponding to the difference between the voltage Aref_Out of the voltage error detection circuit 431 and the voltage Vref_2. That is, as shown in FIG. 9 (d), when the output A1_Out exceeds the voltage Vref_2, DMC_O2 rises by that amount, so that the change is similar to that of DMC2_O shown in FIG. 9 (f).

［実施の形態３］
図１１に、第３の実施の形態に係るシステムの機能ブロック図を示す。図１１に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置５００と、電力変換装置５００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００並びに負荷Ａ乃至Ｃは、第２の実施の形態と同様である。[Embodiment 3]
FIG. 11 shows a functional block diagram of a system according to the third embodiment. The system shown in FIG. 11 is a solar cell system, and includes a solar cell 100, a power conversion device 500 that performs power conversion on the output from the solar cell 100, and a load connected to the output of the power conversion device 500. It has a storage battery 300 and various loads A to C. Solar cell 100, load storage battery 300, and loads A to C are the same as in the second embodiment.

電力変換装置５００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路５１０と、（Ｂ）Ｄ／Ｄコンバータ回路５１０の出力電圧に応じた電圧の出力信号を電圧検出信号調整回路５３０に出力する出力電圧検出回路５２０と、（Ｃ）ＤｕｔｙＭａｘ検出回路５５０からの出力に従って出力電圧検出回路５２０からの検出信号を調整して、調整後検出信号を出力する電圧検出信号調整回路５３０と、（Ｄ）固定の基準電圧と電圧検出信号調整回路５３０からの調整後検出信号の電圧との差に応じて、Ｄ／Ｄコンバータ回路５１０を制御する定電圧制御回路５４０と、（Ｅ）定電圧制御回路５４０から出力され且つＤ／Ｄコンバータ回路５１０のスイッチのオンオフを指示するスイッチングパルスのデューティー比が所定の最大値となっている状態を検出するＤｕｔｙＭａｘ検出回路５５０とを有する。   The power conversion apparatus 500 includes (A) a switch, and a D / D converter circuit 510 that DC / DC converts an output voltage from the solar cell 100 by switching the switch, and (B) an output of the D / D converter circuit 510. An output voltage detection circuit 520 that outputs an output signal of a voltage corresponding to the voltage to the voltage detection signal adjustment circuit 530, and (C) adjusts the detection signal from the output voltage detection circuit 520 according to the output from the DutyMax detection circuit 550, A voltage detection signal adjustment circuit 530 that outputs a detection signal after adjustment, and a D / D converter circuit 510 according to the difference between (D) the fixed reference voltage and the voltage of the detection signal after adjustment from the voltage detection signal adjustment circuit 530 A constant voltage control circuit 540 that controls the switching of the D / D converter circuit 510 that is output from the constant voltage control circuit 540 and that is output from the constant voltage control circuit 540 The duty ratio of the switching pulse for instructing marks and a DutyMax detection circuit 550 for detecting a state in which a predetermined maximum value.

図１１に示した電力変換装置５００の動作は、基本的には第２の実施の形態の電力変換装置４００とほぼ同じである。但し、本実施の形態では、基準電圧Ｖ_Vrefを調整するのではなく、基準電圧Ｖ_Vrefは固定で、出力電圧検出回路５２０の検出信号の電圧が調整の対象となる。調整の程度は、第２の実施の形態と同様で、スイッチングパルスのデューティー比が所定の最大値となっている状態を所定期間内に検出する頻度（又は割合）に応じて決められる。   The operation of the power conversion apparatus 500 shown in FIG. 11 is basically the same as that of the power conversion apparatus 400 of the second embodiment. However, in this embodiment, the reference voltage V_Vref is not adjusted, but the reference voltage V_Vref is fixed, and the voltage of the detection signal of the output voltage detection circuit 520 is the object of adjustment. The degree of adjustment is the same as in the second embodiment, and is determined according to the frequency (or ratio) at which the state in which the duty ratio of the switching pulse is a predetermined maximum value is detected within a predetermined period.

より具体的には、Ｄ／Ｄコンバータ回路５１０が太陽電池１００から電流を引き出しすぎて出力電圧が低下するような状態では、定電圧制御回路５４０により、スイッチングパルスのデューティー比を所定の最大値にして、さらに電圧を引き上げようとする。これに対して、ＤｕｔｙＭａｘ検出回路５５０は、スイッチングパルスのデューティー比が所定の最大値となっている状態を検出すると、電圧検出信号調整回路５３０に検出信号を発信する。電圧検出信号調整回路５３０は、スイッチングパルスのデューティー比が所定の最大値となっている状態を所定期間内に検出する頻度（又は割合）に応じて出力電圧検出回路５２０の検出信号の電圧を上昇させて、基準電圧Ｖ_Vrefとの差を狭める。   More specifically, in a state in which the D / D converter circuit 510 draws too much current from the solar battery 100 and the output voltage decreases, the constant voltage control circuit 540 sets the duty ratio of the switching pulse to a predetermined maximum value. Then, try to raise the voltage further. On the other hand, the DutyMax detection circuit 550 transmits a detection signal to the voltage detection signal adjustment circuit 530 when detecting that the duty ratio of the switching pulse is a predetermined maximum value. The voltage detection signal adjustment circuit 530 increases the voltage of the detection signal of the output voltage detection circuit 520 according to the frequency (or rate) of detecting the state where the duty ratio of the switching pulse is a predetermined maximum value within a predetermined period. Thus, the difference from the reference voltage V_Vref is narrowed.

なお、定電圧制御回路５４０によるＤ／Ｄコンバータ回路５１０の駆動により太陽電池１００から引き出される電力も低下して、当該電力と太陽電池１００の出力電力とが、図４（ａ）の電力点Ｂで釣り合うことになる。そうすると、電力変換装置５００の出力電圧Ｖo及び出力電力Ｐoutは下げ止まる。   Note that the power drawn from the solar cell 100 by driving the D / D converter circuit 510 by the constant voltage control circuit 540 also decreases, and the power and the output power of the solar cell 100 are the power point B in FIG. Will be balanced. As a result, the output voltage Vo and the output power Pout of the power conversion device 500 stop decreasing.

基準電圧Ｖ_Vrefと調整後検出信号の電圧との差が狭くなると、定電圧制御回路５４０は、スイッチングパルスのデューティー比を所定の最大値から引き下げる。また、調整後検出信号の調整量は、時定数があるので、すぐには０にならないので、徐々に減少することになる。   When the difference between the reference voltage V_Vref and the voltage of the adjusted detection signal becomes narrower, the constant voltage control circuit 540 reduces the duty ratio of the switching pulse from a predetermined maximum value. Further, the adjustment amount of the detection signal after adjustment has a time constant, and does not immediately become 0, so it gradually decreases.

このような動作以外の部分は、ほとんど第２の実施の形態と同様である。従って、第２の実施の形態と同様に、最大電力点を安価な回路素子で追跡させることができるようになる。   Portions other than such operations are almost the same as in the second embodiment. Therefore, as in the second embodiment, the maximum power point can be traced by an inexpensive circuit element.

［実施の形態３の実施例］
第３の実施の形態における具体的回路例を図１２に示す。なお、太陽電池１００は第２の実施の形態と同じであり、Ｄ／Ｄコンバータ回路５１０は第２の実施の形態におけるＤ／Ｄコンバータ回路４１０と同じである。また、出力電圧検出回路５２０は第２の実施の形態における出力電圧検出回路４２０と同じであるので、図示は省略する。[Example of Embodiment 3]
FIG. 12 shows a specific circuit example in the third embodiment. The solar cell 100 is the same as in the second embodiment, and the D / D converter circuit 510 is the same as the D / D converter circuit 410 in the second embodiment. Since the output voltage detection circuit 520 is the same as the output voltage detection circuit 420 in the second embodiment, the illustration is omitted.

定電圧制御回路５４０は、例えばＰＩＤ制御回路であり、電圧誤差検出回路５４１と、駆動信号発生回路５４２と、を含む。   The constant voltage control circuit 540 is a PID control circuit, for example, and includes a voltage error detection circuit 541 and a drive signal generation circuit 542.

電圧誤差検出回路５４１は、電圧検出信号調整回路５３０の出力に接続されており、抵抗Ｒ４１乃至Ｒ４４と、コンデンサＣ４１及びＣ４２と、オペアンプ５４１１とを有する。電圧検出信号調整回路５３０の出力は抵抗Ｒ４１及びＲ４２の一端に接続され、抵抗Ｒ４１の他端はコンデンサＣ４１の一端に接続され、コンデンサＣ４１の他端と抵抗Ｒ４２の他端とは、オペアンプ５４１１の負極側入力端子に接続されている。   The voltage error detection circuit 541 is connected to the output of the voltage detection signal adjustment circuit 530, and includes resistors R41 to R44, capacitors C41 and C42, and an operational amplifier 5411. The output of the voltage detection signal adjustment circuit 530 is connected to one ends of the resistors R41 and R42, the other end of the resistor R41 is connected to one end of the capacitor C41, and the other end of the capacitor C41 and the other end of the resistor R42 are connected to the operational amplifier 5411. Connected to the negative input terminal.

また、オペアンプ５４１１の負極側入力端子は、コンデンサＣ４２の一端及び抵抗Ｒ４３の一端と接続されており、コンデンサＣ４２の他端は抵抗Ｒ４４の一端に接続され、抵抗Ｒ４４の他端と抵抗Ｒ４３の他端とはオペアンプ５４１１の出力端子に接続される。さらにオペアンプ５４１１の正極側入力端子には、固定の基準電圧Ｖ_Vrefを出力する直流電源Ｖ_Vrefの正極側端子が接続されている。なお、直流電源Ｖ_Vrefの負極端子は接地されている。   The negative input terminal of the operational amplifier 5411 is connected to one end of the capacitor C42 and one end of the resistor R43, the other end of the capacitor C42 is connected to one end of the resistor R44, and the other end of the resistor R44 and the other end of the resistor R43. The end is connected to the output terminal of the operational amplifier 5411. Further, the positive terminal of the operational amplifier 5411 is connected to the positive terminal of the DC power source V_Vref that outputs a fixed reference voltage V_Vref. Note that the negative terminal of the DC power supply V_Vref is grounded.

駆動信号発生回路５４２は、コンパレータ５４２１と三角波発生器５４２２とを含む。コンパレータ５４２１の正極側入力端子には、電圧誤差検出回路５４１の出力端子が接続されており、コンパレータ５４２１の負極側入力端子には、三角波発生器５４２２が接続されている。コンパレータ５４２１の出力端子は、接続端子Ａを介してＤ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のゲート端子に接続される。   Drive signal generation circuit 542 includes a comparator 5421 and a triangular wave generator 5422. The output terminal of the voltage error detection circuit 541 is connected to the positive input terminal of the comparator 5421, and the triangular wave generator 5422 is connected to the negative input terminal of the comparator 5421. The output terminal of the comparator 5421 is connected to the gate terminal of the FET (S1) of the D / D converter circuit 510 via the connection terminal A.

また、ＤｕｔｙＭａｘ検出回路５５０は、コンパレータ５５１と、抵抗Ｒ４５及びＲ４６と、コンデンサＣ４３と、電圧Ｖref_2を出力する直流電源Ｖref_2とを有する。コンパレータ５５１の正極側入力端子は、電圧誤差検出回路５４１のオペアンプ５４１１の出力端子に接続されており、コンパレータ５５１の負極側入力端子は、直流電源Ｖref_2の正極側端子に接続されている。直流電源Ｖref_2の負極端子は接地されている。コンパレータ５５１の出力は、抵抗Ｒ４５の一端に接続されており、抵抗Ｒ４５の他端は抵抗Ｒ４６の一端及びコンデンサＣ４３の一端と電圧検出信号調整回路５３０の入力とに接続されている。抵抗Ｒ４６の他端及びコンデンサＣ４３の他端とは接地されている。   The DutyMax detection circuit 550 includes a comparator 551, resistors R45 and R46, a capacitor C43, and a DC power supply Vref_2 that outputs a voltage Vref_2. The positive input terminal of the comparator 551 is connected to the output terminal of the operational amplifier 5411 of the voltage error detection circuit 541, and the negative input terminal of the comparator 551 is connected to the positive terminal of the DC power supply Vref_2. The negative terminal of the DC power supply Vref_2 is grounded. The output of the comparator 551 is connected to one end of the resistor R45, and the other end of the resistor R45 is connected to one end of the resistor R46, one end of the capacitor C43, and the input of the voltage detection signal adjustment circuit 530. The other end of the resistor R46 and the other end of the capacitor C43 are grounded.

ＤｕｔｙＭａｘ検出回路５５０のコンパレータ５５１は、駆動信号発生回路５４２に対する入力信号Ａ1_Outと、駆動信号発生回路５４２の出力であるスイッチングパルスのデューティー比が最大となる際に駆動信号発生回路５４２に入力される入力信号Ａ1_Outの電圧とほぼ同一の電圧を出力する直流電源Ｖref_2とを比較する。そして、入力信号Ａ1_Outの電圧が電圧Ｖref_2より高くなると、コンパレータ５５１は、その間にパルス波ＤＭＣ＿Ｏ1を出力する。但し、コンパレータ５５１の出力にはローパスフィルタが接続されており、出力されたパルス波は、滑らかな信号波ＤＭＣ＿Ｏ2として電圧検出信号調整回路５３０に出力される。   The comparator 551 of the DutyMax detection circuit 550 is input to the drive signal generation circuit 542 when the duty ratio of the input signal A1_Out to the drive signal generation circuit 542 and the switching pulse output from the drive signal generation circuit 542 is maximized. The DC power supply Vref_2 that outputs substantially the same voltage as the signal A1_Out is compared. When the voltage of the input signal A1_Out becomes higher than the voltage Vref_2, the comparator 551 outputs a pulse wave DMC_O1 during that time. However, a low-pass filter is connected to the output of the comparator 551, and the output pulse wave is output to the voltage detection signal adjustment circuit 530 as a smooth signal wave DMC_O2.

電圧検出信号調整回路５３０は、コンパレータ５３４と、三角波発生器５３５と、オペアンプ５３１及び５３２と、抵抗Ｒ５１乃至Ｒ６２と、ＦＥＴ（Ｓ５１）と、トランジスタＴ１と、コンデンサＣ５１及びＣ５２と、電圧Ｖ_Vrefを出力する直流電源Ｖ_Vrefと、所定の電圧Ｖref_3を出力する直流電源Ｖref_3とを有する。   The voltage detection signal adjustment circuit 530 outputs a comparator 534, a triangular wave generator 535, operational amplifiers 531 and 532, resistors R51 to R62, FET (S51), transistor T1, capacitors C51 and C52, and a voltage V_Vref. A DC power supply V_Vref that outputs a predetermined voltage Vref_3.

コンパレータ５３４の正極側入力端子には、三角波発生器５３５が接続されており、コンパレータ５３４の負極側入力端子には、ＤｕｔｙＭａｘ検出回路５５０の出力が接続されている。コンパレータ５３４の出力端子には、抵抗Ｒ５６の一端が接続されており、抵抗Ｒ５６の他端には抵抗Ｒ５７の一端及びコンデンサＣ５１の一端並びにＦＥＴ（Ｓ５１）のゲート端子が接続されている。抵抗Ｒ５７の他端及びコンデンサＣ５１の他端は接地されている。また、ＦＥＴ（Ｓ５１）のソース端子は接地されており、ドレイン端子は、抵抗Ｒ６１の一端に接続されている。抵抗Ｒ６１の他端は、抵抗Ｒ５８の一端及び抵抗Ｒ５９の一端に接続されている。抵抗Ｒ５８の他端は直流電源Ｖref_3の正極側端子に接続されており、直流電源Ｖref_3の負極側端子は接地されている。さらに、抵抗Ｒ５９の他端は、抵抗Ｒ６０の一端及びコンデンサＣ５２の一端に接続されている。コンデンサＣ５２の他端は接地されている。抵抗Ｒ６０の他端は、抵抗Ｒ６２の一端及びトランジスタＴ１のベース端子に接続されている。さらに、抵抗Ｒ６２の他端は接地されている。トランジスタＴ１のエミッタは接地されており、コレクタは抵抗Ｒ５５の一端に接続されている。   The triangular wave generator 535 is connected to the positive input terminal of the comparator 534, and the output of the DutyMax detection circuit 550 is connected to the negative input terminal of the comparator 534. One end of the resistor R56 is connected to the output terminal of the comparator 534, and one end of the resistor R57, one end of the capacitor C51, and the gate terminal of the FET (S51) are connected to the other end of the resistor R56. The other end of the resistor R57 and the other end of the capacitor C51 are grounded. The source terminal of the FET (S51) is grounded, and the drain terminal is connected to one end of the resistor R61. The other end of the resistor R61 is connected to one end of the resistor R58 and one end of the resistor R59. The other end of the resistor R58 is connected to the positive terminal of the DC power supply Vref_3, and the negative terminal of the DC power supply Vref_3 is grounded. Further, the other end of the resistor R59 is connected to one end of the resistor R60 and one end of the capacitor C52. The other end of the capacitor C52 is grounded. The other end of the resistor R60 is connected to one end of the resistor R62 and the base terminal of the transistor T1. Further, the other end of the resistor R62 is grounded. The emitter of the transistor T1 is grounded, and the collector is connected to one end of the resistor R55.

さらに、抵抗Ｒ５１の一端は、出力電圧検出回路５２０の出力に接続されており、抵抗Ｒ５１の他端は、抵抗Ｒ５２の一端及びオペアンプ５３１の負極側入力端子に接続されている。オペアンプ５３１の正極側入力端子には、直流電源Ｖ_Vrefの正極側端子が接続されており、直流電源Ｖ_Vrefの負極側端子は接地されている。抵抗Ｒ５２の他端はオペアンプ５３１の出力端子と抵抗Ｒ５５の他端と抵抗Ｒ５３の一端に接続されている。   Furthermore, one end of the resistor R51 is connected to the output of the output voltage detection circuit 520, and the other end of the resistor R51 is connected to one end of the resistor R52 and the negative input terminal of the operational amplifier 531. The positive input terminal of the operational amplifier 531 is connected to the positive terminal of the DC power supply V_Vref, and the negative terminal of the DC power supply V_Vref is grounded. The other end of the resistor R52 is connected to the output terminal of the operational amplifier 531, the other end of the resistor R55, and one end of the resistor R53.

抵抗Ｒ５３の他端は、抵抗Ｒ５４の一端とオペアンプ５３２の負極側入力端子とに接続されている。オペアンプ５３２の正極側入力端子には、直流電源Ｖ_Vrefの正極側端子が接続されており、直流電源Ｖ_Vrefの負極側端子は接地されている。抵抗Ｒ５４の他端はオペアンプ５３２の出力端子と定電圧制御回路５４０の電圧誤差検出回路５４１の入力に接続されている。   The other end of the resistor R53 is connected to one end of the resistor R54 and the negative input terminal of the operational amplifier 532. The positive input terminal of the operational amplifier 532 is connected to the positive terminal of the DC power supply V_Vref, and the negative terminal of the DC power supply V_Vref is grounded. The other end of the resistor R54 is connected to the output terminal of the operational amplifier 532 and the input of the voltage error detection circuit 541 of the constant voltage control circuit 540.

コンパレータ５３４は、三角波発生器５３５の出力ＶＴＷ＿３とＤｕｔｙＭａｘ検出回路５５０の出力とを比較するが、スイッチングパルスのデューティー比が最大値にならない限り、出力ＶＴＷ＿３の電圧の方がＤｕｔｙＭａｘ検出回路５５０の出力ＤＭＣ＿Ｏ2の電圧より高いので、常にハイの出力ＤＭＣ２＿Ｏを出す。一方、スイッチングパルスのデューティー比が最大値になると、ＤｕｔｙＭａｘ検出回路５５０の出力ＤＭＣ＿Ｏ2の電圧が上昇するので、徐々に出力ＤＭＣ２＿Ｏがオフになる期間が増加する。コンパレータ５３４の出力側にはローパスフィルタが設けられているので、ローパスフィルタで平滑化された信号ＶＱＧでＦＥＴ（Ｓ５１）はオンオフされる。但し、ＦＥＴ（Ｓ５１）は、通常はオンになっており、コンデンサＣ５２には電荷が貯まらない。オフの期間が長くなると徐々にコンデンサＣ５２に貯まって電圧も高くなって行く。一方、コンデンサＣ５２の電圧が高くなると、トランジスタＴ１のベース端子に印加される電圧ＶＱＢも高くなって、トランジスタＴ１もオンになるが、その場合には、オペアンプ５３１の出力電圧を引き下げるように作用する。   The comparator 534 compares the output VTW_3 of the triangular wave generator 535 and the output of the DutyMax detection circuit 550. As long as the duty ratio of the switching pulse does not become the maximum value, the voltage of the output VTW_3 is the output DMC_O2 of the DutyMax detection circuit 550. Since the voltage is higher than the output voltage, the high output DMC2_O is always output. On the other hand, when the duty ratio of the switching pulse reaches the maximum value, the voltage of the output DMC_O2 of the DutyMax detection circuit 550 increases, so that the period in which the output DMC2_O is turned off gradually increases. Since a low pass filter is provided on the output side of the comparator 534, the FET (S51) is turned on / off by the signal VQG smoothed by the low pass filter. However, the FET (S51) is normally on, and no charge is stored in the capacitor C52. As the OFF period becomes longer, the voltage is gradually stored in the capacitor C52 and becomes higher. On the other hand, when the voltage of the capacitor C52 increases, the voltage VQB applied to the base terminal of the transistor T1 also increases and the transistor T1 also turns on. In this case, the output voltage of the operational amplifier 531 is lowered. .

なお、オペアンプ５３１では、出力電圧検出回路５２０の出力Ｖo_fbを反転させているので、トランジスタＴ１がオンになると、さらにオペアンプ５３１の出力Ｖof2の電圧を引き下げるように作用する。その上で、オペアンプ５３２は、再度出力Ｖof2を反転させて、出力Ｖof3を電圧検出信号調整回路５３０の出力として電圧誤差検出回路５４１に出力する。より具体的には、Ｖof2が引き下げられていると、Ｖof3は引き上げられることになり、あたかも出力電圧検出回路５２０の出力Ｖo_fbが高くなったように、定電圧制御回路５４０の電圧誤差検出回路５４１には見える。   In the operational amplifier 531, the output Vo_fb of the output voltage detection circuit 520 is inverted, so that when the transistor T1 is turned on, the voltage of the output Vof2 of the operational amplifier 531 is further lowered. In addition, the operational amplifier 532 inverts the output Vof2 again and outputs the output Vof3 to the voltage error detection circuit 541 as the output of the voltage detection signal adjustment circuit 530. More specifically, when Vof2 is lowered, Vof3 is raised, and the voltage error detection circuit 541 of the constant voltage control circuit 540 has a voltage error detection circuit 540 as if the output Vo_fb of the output voltage detection circuit 520 is increased. Is visible.

次に、図１３及び図１４を用いて、図１２で示した回路の動作の主要部分を説明する。   Next, the main part of the operation of the circuit shown in FIG. 12 will be described with reference to FIGS.

まず、図４（ａ）の電力点Ａなどにおいて十分太陽電池１００から電力供給が可能である状態における動作を図１３（ａ）乃至（ｇ）を用いて説明する。なお、図１３（ａ）乃至（ｇ）は、ある短い時間の動作を示しており、図１２に示した回路の基本的な動作説明を行うための図である。   First, the operation in a state where power can be sufficiently supplied from the solar cell 100 at the power point A in FIG. 4A will be described with reference to FIGS. 13A to 13G. FIGS. 13A to 13G show an operation for a short time, and are diagrams for explaining the basic operation of the circuit shown in FIG.

図１３（ａ）は、駆動信号発生回路５４２の出力であるスイッチングパルスを表している。この間、デューティー比はほぼ一定となっており、図１３（ｂ）に示すＤ／Ｄコンバータ回路５１０の出力電圧Ｖoも、図１３（ｃ）に示す出力電圧検出回路５２０の出力信号Ｖo_fbも、図中は大げさに示されているが、スイッチングに応じて多少リプルが発生する程度の変動だけで、Ｄ／Ｄコンバータ回路５１０の出力信号Ｖoの電圧の平均値Ｖo_aveも一定となっている。なお、図１３（ａ）乃至（ｇ）の状態では、ＤｕｔｙＭａｘ検出回路５５０と電圧検出信号調整回路５３０とは動作しておらず、出力電圧検出回路５２０の出力Ｖo_fbと電圧検出信号調整回路５３０の出力Ｖof3とはほぼ同じとなっている。   FIG. 13A shows a switching pulse that is an output of the drive signal generation circuit 542. During this time, the duty ratio is substantially constant. The output voltage Vo of the D / D converter circuit 510 shown in FIG. 13B and the output signal Vo_fb of the output voltage detection circuit 520 shown in FIG. Although the inside is shown exaggeratedly, the average value Vo_ave of the voltage of the output signal Vo of the D / D converter circuit 510 is also constant only by the fluctuation to such an extent that ripples are generated according to switching. In the states of FIGS. 13A to 13G, the DutyMax detection circuit 550 and the voltage detection signal adjustment circuit 530 are not operating, and the output Vo_fb of the output voltage detection circuit 520 and the voltage detection signal adjustment circuit 530 are not operated. The output Vof3 is almost the same.

図１３（ｃ）に示すように、電圧誤差検出回路５４１は、Ｖo_fb（＝Ｖof3）とＶ_Vrefの比較を行い、図１３（ｄ）に示すように、Ｖof3とＶ_Vrefとの差を反転させた電圧の出力信号Ａ1_Outを出力する。図１３（ａ）乃至（ｇ）の状態では、この出力信号Ａ1_Outの電圧は、ＤｕｔｙＭａｘ検出回路５５０で基準として用いられ且つデューティー比最大に対応する電圧Ｖref_2より低い電圧となっているので、上で述べたようにＤｕｔｙＭａｘ検出回路５５０と電圧検出信号調整回路５３０とは動作しない。動作しない状態を図１３（ｅ）乃至（ｇ）に示している。すなわち、出力信号Ａ1_Outの電圧は常にＶref_2より低いので、ＤｕｔｙＭａｘ検出回路５５０のコンパレータ５５１の出力側信号ＤＭＣ＿Ｏ1もＤＭＣ＿Ｏ2も０のままになる。さらに、電圧検出信号調整回路５３０のコンパレータ５３４で三角波ＶＴＷ_3とＤＭＣ＿Ｏ2とを比較しても、ＤＭＣ＿Ｏ2は０のままなので、コンパレータ５３４の出力側の信号ＤＭＣ２＿ＯもＶＱＧもハイのままとなる。そうすると、電圧検出信号調整回路５３０のＦＥＴ（Ｓ５１）はオンのままとなるので、図１３（ｆ）に示すように、トランジスタＴ１のベース端子に印加されるコンデンサＣ５２の電圧は、トランジスタＴ１をオンにするような電圧にはならず、低いままとなる。   As shown in FIG. 13C, the voltage error detection circuit 541 compares Vo_fb (= Vof3) and V_Vref, and as shown in FIG. 13D, the voltage obtained by inverting the difference between Vof3 and V_Vref. Output signal A1_Out. In the states of FIGS. 13A to 13G, the voltage of the output signal A1_Out is lower than the voltage Vref_2 used as a reference in the DutyMax detection circuit 550 and corresponding to the maximum duty ratio. As described above, the DutyMax detection circuit 550 and the voltage detection signal adjustment circuit 530 do not operate. The state of not operating is shown in FIGS. 13 (e) to 13 (g). That is, since the voltage of the output signal A1_Out is always lower than Vref_2, both the output side signals DMC_O1 and DMC_O2 of the comparator 551 of the DutyMax detection circuit 550 remain zero. Further, even if the comparator 534 of the voltage detection signal adjustment circuit 530 compares the triangular wave VTW_3 and DMC_O2, the signal DMC2_O and VQG on the output side of the comparator 534 remain high because DMC_O2 remains 0. Then, since the FET (S51) of the voltage detection signal adjustment circuit 530 remains on, as shown in FIG. 13F, the voltage of the capacitor C52 applied to the base terminal of the transistor T1 turns on the transistor T1. The voltage does not become low and remains low.

次に、図１４（ａ）乃至（ｉ）を用いて、Ｄ／Ｄコンバータ回路５１０の出力Ｖoが低下し始めた場合の動作について説明する。なお、図１４（ａ）乃至（ｉ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。   Next, the operation when the output Vo of the D / D converter circuit 510 starts to decrease will be described with reference to FIGS. 14A to 14I are drawn so as to emphasize the features of this embodiment, there are some differences from the actual ones.

上で説明し且つ図１４（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか最大電力点を超えてＤ／Ｄコンバータ回路５１０が電流を引き出そうとすると、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスのデューティー比は最大となる。一方、Ｄ／Ｄコンバータ回路５１０の出力Ｖoは低下してしまう。図１４（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路５２０の出力Ｖo_fbも低下する。   As described above and shown in FIGS. 14 (a) and 14 (b), if the power supply from the solar cell 100 decreases or exceeds the maximum power point, the D / D converter circuit 510 attempts to draw current. The duty ratio of the switching pulse with respect to the gate terminal of the FET (S1) of the / D converter circuit 510 is maximized. On the other hand, the output Vo of the D / D converter circuit 510 is lowered. As shown in FIG. 14C, when the output Vo decreases, the output Vo_fb of the output voltage detection circuit 520 also decreases.

一方、電圧誤差検出回路５４１は、固定のＶ_Vrefとの差を反転させるため、出力電圧検出回路５２０の出力Ｖo_fbが低下し且つＶof2に対する調整が行われない場合には、電圧誤差検出回路５４１の出力Ａ1_Outは反対に上昇することになる。そうすると、図１４（ｄ）に示すように、ＦＥＴ（Ｓ５１）に対するスイッチングの周期の中で、電圧誤差検出回路５４１の出力Ａ1_Outの電圧が、徐々にスイッチングパルスのデューティー比の最大値に相当する電圧Ｖref_2を上回る期間が長くなる。図１４（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路５５０のコンパレータ５５１の出力ＤＭＣ＿Ｏ1がオンになる期間が徐々に長くなる。さらに、図１４（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路５５０の出力ＤＭＣ＿Ｏ2は、ＤＭＣ＿Ｏ1をローパスフィルタで平滑化した後の信号であるが、ＤＭＣ＿Ｏ1のオンの時間が長くなるので、徐々に電圧が上昇する。ここまでは第２の実施の形態の具体的回路例について述べた動作とほぼ同じである。   On the other hand, the voltage error detection circuit 541 inverts the difference from the fixed V_Vref. Therefore, when the output Vo_fb of the output voltage detection circuit 520 decreases and the adjustment of Vof2 is not performed, the output of the voltage error detection circuit 541 A1_Out will rise on the contrary. Then, as shown in FIG. 14D, the voltage of the output A1_Out of the voltage error detection circuit 541 gradually corresponds to the maximum value of the duty ratio of the switching pulse in the switching period for the FET (S51). The period exceeding Vref_2 becomes longer. As shown in FIG. 14E, the period during which the output DMC_O1 of the comparator 551 of the DutyMax detection circuit 550 is turned on gradually increases. Further, as shown in FIG. 14 (e), the output DMC_O2 of the DutyMax detection circuit 550 is a signal after the DMC_O1 is smoothed by the low-pass filter. However, since the DMC_O1 is turned on longer, the voltage gradually increases. To rise. Up to this point, the operation is almost the same as that described for the specific circuit example of the second embodiment.

そして、電圧検出信号調整回路５３０における三角波信号ＶＴＷ_3の電圧よりＤＭＣ＿Ｏ2の電圧が低い期間については、図１４（ｆ）に示すように電圧検出信号調整回路５３０のコンパレータ５３４の出力ＤＭＣ２＿Ｏがオンになる。この信号ＤＭＣ２＿Ｏもローパスフィルタで平滑化された信号ＶＱＧ（図示せず）が生成される。この信号ＶＱＧにより電圧検出信号調整回路５３０のＦＥＴ（Ｓ５１）のオン／オフが行われ、第２の実施の形態の具体的回路例とは異なり、本例ではＦＥＴ（Ｓ５１）がオフで、コンデンサＣ５２から放電される状態が通常である。しかし、スイッチングパルスのデューティー比が最大になると、ＦＥＴ（Ｓ５１）がオフになる期間が長くなると共に頻繁にオフになるようになって、図１４（ｆ）に示すように、トランジスタＴ１のベースに印加される電圧ＶＱＢが上昇するようになる。すなわち、スイッチングパルスのデューティー比が最大になる頻度（又は割合）が過去の所定期間内において高くなると、トランジスタＴ１がオンとなる頻度及び期間が長くなり、図１４（ｇ）に実線で示すように電圧検出信号調整回路５３０のオペアンプ５３１の出力電圧Ｖof2が引き下げられる。点線は調整が行われなかった場合のカーブを表す。そうすると、電圧検出信号調整回路５３０の出力Ｖof3は、反対に上昇することになる。   Then, during a period in which the voltage DMC_O2 is lower than the voltage of the triangular wave signal VTW_3 in the voltage detection signal adjustment circuit 530, the output DMC2_O of the comparator 534 of the voltage detection signal adjustment circuit 530 is turned on as shown in FIG. The signal DMC2_O is also smoothed by a low-pass filter to generate a signal VQG (not shown). This signal VQG turns on / off the FET (S51) of the voltage detection signal adjustment circuit 530. Unlike the specific circuit example of the second embodiment, in this example, the FET (S51) is off and the capacitor A state where the battery is discharged from C52 is normal. However, when the duty ratio of the switching pulse is maximized, the period during which the FET (S51) is turned off becomes longer and frequently turned off, and as shown in FIG. The applied voltage VQB increases. That is, when the frequency (or rate) at which the duty ratio of the switching pulse is maximized becomes high within a predetermined period in the past, the frequency and period during which the transistor T1 is turned on becomes longer, as shown by the solid line in FIG. The output voltage Vof2 of the operational amplifier 531 of the voltage detection signal adjustment circuit 530 is lowered. The dotted line represents the curve when no adjustment is made. Then, the output Vof3 of the voltage detection signal adjustment circuit 530 increases on the contrary.

一方、基準電圧Ｖ_Vrefは固定であるから、電圧誤差検出回路５４１に入力される２つの信号の電位差が狭められることになる。そうすると、図１４（ｈ）に示すように、電圧検出信号調整回路５３０の出力Ｖof3が引き上げられた後、出力Ｖof3の電圧と基準電圧Ｖ_Vrefとの差が小さくなるので、電圧誤差検出回路５４１のオペアンプ５４１１の出力Ａ1_Out（ここでは補正後Ａ1_Out）も、徐々に下がってゆく。そうすると、図１４（ｈ）に示すように、駆動信号発生回路５４２のコンパレータ５４２１の負極側入力端子の三角波信号ＶＴＷ＿１の電圧より下がる期間が長くなる。そうすると、図１４（ｉ）に示すように、スイッチングパルス（補正後Ｐulと表す）のオンの幅が短くなる。すなわち、定電圧制御回路５４０からすると、デューティー比を高くして、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のオンの期間を長くして、より多くの電力を太陽電池１００から引き出そうとして動作した結果、あたかもこの動作に効果があったようにみえる。従って、電圧検出信号調整回路５３０の出力Ｖof3の電圧と基準電圧Ｖ_Vrefとの差が小さくなったので、デューティー比を低くしたということである。   On the other hand, since the reference voltage V_Vref is fixed, the potential difference between the two signals input to the voltage error detection circuit 541 is narrowed. Then, as shown in FIG. 14 (h), after the output Vof3 of the voltage detection signal adjustment circuit 530 is raised, the difference between the voltage of the output Vof3 and the reference voltage V_Vref becomes small, so that the operational amplifier of the voltage error detection circuit 541 The output A1_Out of 5411 (here, A1_Out after correction) also gradually decreases. Then, as shown in FIG. 14 (h), the period during which the voltage falls below the voltage of the triangular wave signal VTW_1 at the negative input terminal of the comparator 5421 of the drive signal generation circuit 542 becomes longer. Then, as shown in FIG. 14 (i), the ON width of the switching pulse (represented as corrected Pul) is shortened. That is, from the constant voltage control circuit 540, the duty ratio is increased, the ON period of the FET (S1) of the D / D converter circuit 510 is lengthened, and operation is performed to draw more power from the solar cell 100. As a result, it seems as if this operation was effective. Therefore, the difference between the voltage of the output Vof3 of the voltage detection signal adjustment circuit 530 and the reference voltage V_Vref is reduced, so that the duty ratio is lowered.

これによって上で述べたように太陽電池１００から引き出す電力が引き下げられるので、Ｄ／Ｄコンバータ回路５１０の出力Ｖoが上昇するようになる。その後、太陽電池１００からＤ／Ｄコンバータ回路５１０が電力を引き出すように動作すれば、図１４（ｂ）に示すように電圧Ｖoが下がるようになるので、上で述べたような動作を繰り返すようになる。すなわち、最大電力点を追跡していることになる。   As a result, the power drawn from the solar cell 100 is reduced as described above, and the output Vo of the D / D converter circuit 510 is increased. After that, if the D / D converter circuit 510 operates so as to draw power from the solar cell 100, the voltage Vo will decrease as shown in FIG. 14B, so that the operation as described above is repeated. become. That is, the maximum power point is tracked.

このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。   In this way, the maximum power point tracking can be performed with only an inexpensive element without using an expensive processor or the like.

［実施の形態４］
第４の実施の形態は、第２の実施の形態の変形である。[Embodiment 4]
The fourth embodiment is a modification of the second embodiment.

図１５に、本発明の第４の実施の形態に係るシステムの機能ブロック図を示す。図１５に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置６００と、電力変換装置６００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００、並びに負荷Ａ乃至Ｃは、第２の実施の形態と同じである。   FIG. 15 shows a functional block diagram of a system according to the fourth embodiment of the present invention. The system shown in FIG. 15 is a solar cell system, and includes a solar cell 100, a power conversion device 600 that performs power conversion on the output from the solar cell 100, and a load connected to the output of the power conversion device 600. It has a storage battery 300 and various loads A to C. The solar cell 100, the load storage battery 300, and the loads A to C are the same as those in the second embodiment.

電力変換装置６００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路４１０と、（Ｂ）Ｄ／Ｄコンバータ回路４１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路４２０と、（Ｃ）出力電圧検出回路４２０の出力信号の電圧と基準電圧との差に応じて、Ｄ／Ｄコンバータ回路４１０を制御する定電圧制御回路６２０と、（Ｄ）定電圧制御回路６２０から出力され且つＤ／Ｄコンバータ回路４１０のスイッチのオンオフを指示するスイッチングパルスのデューティー比が所定の最大値となっている状態を検出するＤｕｔｙＭａｘ検出回路４４０と、（Ｅ）初期基準電圧をそのまま基準電圧として出力するか、ＤｕｔｙＭａｘ検出回路４４０の検出信号に応じて初期基準電圧を調整して基準電圧を生成して、定電圧制御回路６２０へ出力する基準電圧調整回路４５０と、（Ｆ）ＤｕｔｙＭａｘ検出回路４４０の検出信号に応じて定電圧制御回路６２０のスイッチングパルスを加工する電力制限回路６１０とを有する。   The power conversion apparatus 600 includes (A) a switch, and a D / D converter circuit 410 that DC / DC converts an output voltage from the solar cell 100 by switching the switch, and (B) an output of the D / D converter circuit 410. An output voltage detection circuit 420 that outputs an output signal having a voltage corresponding to the voltage, and (C) the D / D converter circuit 410 is controlled according to the difference between the voltage of the output signal of the output voltage detection circuit 420 and the reference voltage. A constant voltage control circuit 620, and (D) detecting a state in which the duty ratio of a switching pulse output from the constant voltage control circuit 620 and instructing on / off of the switch of the D / D converter circuit 410 is a predetermined maximum value DutyMax detection circuit 440 and (E) the initial reference voltage is output as it is as a reference voltage, or the DutyMax detection circuit 440 A reference voltage adjustment circuit 450 that adjusts an initial reference voltage according to the detection signal to generate a reference voltage and outputs the reference voltage to the constant voltage control circuit 620, and (F) constant voltage control according to the detection signal of the DutyMax detection circuit 440 And a power limiting circuit 610 for processing the switching pulse of the circuit 620.

定電圧制御回路６２０では、電力制限回路６１０が動作すると、スイッチングパルスのデューティー比が、強制的に下げられる。   In the constant voltage control circuit 620, when the power limiting circuit 610 operates, the duty ratio of the switching pulse is forcibly lowered.

次に、図１６を用いて、図１５に示した電力変換装置６００の動作について説明する。なお、第２の実施の形態と同じように、太陽電池１００からの出力電力をＰpv、電力変換装置６００の出力電圧をＶo、出力電力をＰout、定電圧制御回路６２０からＤｕｔｙＭａｘ検出回路４４０への出力をＤｕｔｙ、初期基準電圧をＶref_1、基準電圧調整回路４５０から定電圧制御回路６２０への出力電圧をＶ_Vrefと表すものとする。   Next, the operation of power conversion apparatus 600 shown in FIG. 15 will be described using FIG. As in the second embodiment, the output power from the solar cell 100 is Ppv, the output voltage of the power converter 600 is Vo, the output power is Pout, and the constant voltage control circuit 620 to the DutyMax detection circuit 440 Assume that the output is Duty, the initial reference voltage is Vref_1, and the output voltage from the reference voltage adjustment circuit 450 to the constant voltage control circuit 620 is V_Vref.

本実施の形態でも、図４（ａ）及び（ｂ）に基づき、図１６（ａ）乃至（ｅ）により電力変換装置６００の動作を説明する。   Also in the present embodiment, the operation of the power conversion device 600 will be described with reference to FIGS. 16A to 16E based on FIGS. 4A and 4B.

図１６（ａ）は、太陽電池１００からの出力電力Ｐpv、電力変換装置６００の出力電圧Ｐoutの時間変化を表している。なお、電力変換装置６００による損失があるので、必ずＰpv＞Ｐoutの関係が成り立つ。比較のため、最大電力点Ｐpv_maxも示されている。また、図１６（ｂ）は、電力変換装置６００の出力電圧Ｖoの時間変化を表す。図１６（ｃ）は、基準電圧調整回路４５０からの基準電圧Ｖ_Vrefの時間変化を表す。比較のため初期基準電圧Ｖref_1も示されている。図１６（ｄ）は、定電圧制御回路６２０の出力Ｄｕｔｙの時間変化を表す。なお、出力Ｄｕｔｙについて予め定められた最大値ＤｕｔｙＭａｘも比較のため示されている。   FIG. 16A shows temporal changes in the output power Ppv from the solar cell 100 and the output voltage Pout of the power converter 600. Since there is a loss due to power conversion device 600, the relationship Ppv> Pout is always established. For comparison, the maximum power point Ppv_max is also shown. FIG. 16B shows the change over time of the output voltage Vo of the power converter 600. FIG. 16C shows the time change of the reference voltage V_Vref from the reference voltage adjustment circuit 450. An initial reference voltage Vref_1 is also shown for comparison. FIG. 16D shows the time change of the output duty of the constant voltage control circuit 620. Note that a maximum value DutyMax predetermined for the output duty is also shown for comparison.

まず、太陽電池１００からの出力電力が、電力点Ａより小さい電力から電力点Ａを超えて電力点Ｍに到達するまでについては、Ｄ／Ｄコンバータ回路４１０と出力電圧検出回路４２０と定電圧制御回路６２０とが通常どおり動作する。すなわち、基準電圧調整回路４５０では何もせずに初期基準電圧Ｖref_1がそのまま出力され（図１６（ｃ））、Ｖ_Vref＝Ｖref_1であって、出力電圧検出回路４２０の出力Ｖ_feedとの差に応じて定電圧制御回路６２０は、Ｄ／Ｄコンバータ回路４１０のスイッチのスイッチングを行わせる。   First, the D / D converter circuit 410, the output voltage detection circuit 420, and the constant voltage control are performed until the output power from the solar battery 100 reaches the power point M from the power smaller than the power point A to the power point A. Circuit 620 operates normally. That is, the reference voltage adjusting circuit 450 outputs the initial reference voltage Vref_1 as it is without doing anything (FIG. 16C), and V_Vref = Vref_1, which is determined according to the difference from the output V_feed of the output voltage detection circuit 420. The voltage control circuit 620 switches the switch of the D / D converter circuit 410.

具体的には、電力点Ａを超えて太陽電池１００から電力を引き出そうとすると、Ｄ／Ｄコンバータ回路４１０をそれまでと同じように駆動するだけでは出力電圧検出回路４２０の出力Ｖ_feedが下がってしまう。この低下により、定電圧制御回路６２０は、図１６（ｄ）に示すように、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及びＤｕｔｙの電圧を徐々に上げるように動作する。このようにすれば、図１６（ｂ）に示すように、電力変換装置６００の出力電圧Ｖoがほぼ一定に維持される。   Specifically, if the power is to be drawn from the solar cell 100 beyond the power point A, the output V_feed of the output voltage detection circuit 420 is lowered simply by driving the D / D converter circuit 410 as before. . Due to this decrease, the constant voltage control circuit 620 operates so as to gradually increase the duty ratio of the switching pulse to the switch of the D / D converter circuit 410 and the duty voltage, as shown in FIG. In this way, as shown in FIG. 16B, the output voltage Vo of the power converter 600 is maintained substantially constant.

その後、太陽電池１００から引き出す電力が電力点Ｍに達すると、図１６（ａ）に示すように、太陽電池１００からの出力電力Ｐpvは低下するので、それにつられて電力変換装置６００の出力電力Ｐoutも低下する。また、図４（ｂ）からも分かるように、出力電圧Ｖoも低下してしまう。そうすると、定電圧制御回路６２０は、Ｖo（すなわちＶ_feed）とＶ_Vrefの差が大きくなったことを検出して、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧をＤｕｔｙＭａｘにまで上昇させる。   Thereafter, when the power drawn from the solar cell 100 reaches the power point M, as shown in FIG. 16A, the output power Ppv from the solar cell 100 decreases, and accordingly, the output power Pout of the power conversion device 600 is decreased. Also decreases. Further, as can be seen from FIG. 4B, the output voltage Vo also decreases. Then, the constant voltage control circuit 620 detects that the difference between Vo (ie, V_feed) and V_Vref has increased, and sets the duty ratio of the switching pulse to the switch of the D / D converter circuit 410 and the voltage of the signal Duty to DutyMax. Raise to.

このような状況が発生すると、ＤｕｔｙＭａｘ検出回路４４０は、信号Ｄｕｔｙの電圧がＤｕｔｙＭａｘに達したことを検出して、基準電圧調整回路４５０及び電力制限回路６１０に検出信号を出力する。基準電圧調整回路４５０は、ＤｕｔｙＭａｘ検出回路４４０からの検出信号に応じて、初期基準電圧Ｖref_1を引き下げるように調整して調整後の電圧Ｖ_Vrefを、定電圧制御回路６２０に出力する。この様子を図１６（ｃ）に示す。基準電圧Ｖ_Vrefの引き下げ幅は、ＤｕｔｙＭａｘ検出回路４４０から所定期間内に検出信号が出力される頻度又は割合に従って決定される。   When such a situation occurs, the DutyMax detection circuit 440 detects that the voltage of the signal Duty has reached DutyMax, and outputs a detection signal to the reference voltage adjustment circuit 450 and the power limiting circuit 610. The reference voltage adjustment circuit 450 adjusts the initial reference voltage Vref_1 to be lowered according to the detection signal from the DutyMax detection circuit 440, and outputs the adjusted voltage V_Vref to the constant voltage control circuit 620. This is shown in FIG. The amount by which the reference voltage V_Vref is reduced is determined according to the frequency or rate at which the detection signal is output from the DutyMax detection circuit 440 within a predetermined period.

さらに、電力制限回路６１０は、早期にＤ／Ｄコンバータ回路４１０による太陽電池１００からの電力引き出しレベルを下げる。このため、ＤｕｔｙＭａｘ検出回路４４０からの検出信号に応じて、定電圧制御回路６２０からＤｕｔｙＭａｘ検出回路４４０に出力される信号Ｄｕｔｙとは別に、Ｄ／Ｄコンバータ回路４１０のスイッチのスイッチングを制御するための信号、例えば、スイッチングパルスそのもの又はスイッチングパルスの生成に用いられる信号を引き下げるように、定電圧制御回路６２０に作用する。これによって、図１６（ｅ）に点線で示すように、スイッチングパルスのデューティー比は、一時的に引き下げられる。   Furthermore, the power limiting circuit 610 lowers the power extraction level from the solar cell 100 by the D / D converter circuit 410 at an early stage. Therefore, according to the detection signal from the DutyMax detection circuit 440, the switching of the switch of the D / D converter circuit 410 is controlled separately from the signal Duty output from the constant voltage control circuit 620 to the DutyMax detection circuit 440. It acts on the constant voltage control circuit 620 to pull down the signal, for example, the switching pulse itself or the signal used to generate the switching pulse. As a result, as indicated by a dotted line in FIG. 16E, the duty ratio of the switching pulse is temporarily reduced.

なお、図１６（ａ）に示すように、定電圧制御回路６２０がＤ／Ｄコンバータ回路４１０を駆動し過ぎると、太陽電池１００から引き出される電力も低下して、当該電力と太陽電池１００の実際の出力電力Ｐpvとが、電力点Ｂで釣り合うことになる。そうすると、電力変換装置６００の出力電圧Ｖo及び出力電力Ｐoutは下げ止まる。   As shown in FIG. 16A, when the constant voltage control circuit 620 drives the D / D converter circuit 410 too much, the power drawn from the solar cell 100 also decreases, and the power and the actual solar cell 100 Output power Ppv is balanced at the power point B. As a result, the output voltage Vo and the output power Pout of the power conversion device 600 stop decreasing.

また、図１６（ｄ）に示すように、定電圧制御回路６２０は、Ｖo（すなわちＶ_feed）とＶ_Vrefの差が小さくなったことを検出して、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を引き下げる。そうすると、図１６（ａ）に示すように、定電圧制御回路６２０によるＤ／Ｄコンバータ回路４１０の駆動により太陽電池１００から引き出される電流が減少する。しかし、通常、太陽電池１００から引き出される電流の減少幅はやや多めになるため、図４（ａ）に示すように、最大電力点Ｍを通過して電力点Ｃまで戻ってしまう。図１６（ａ）に示すように、この間、太陽電池１００の出力電力Ｐpvは、一旦増加するが再度減少してしまう。電力変換装置６００の出力電圧Ｖoについては、この間のＤ／Ｄコンバータ回路４１０の駆動レベルでは徐々に上昇してゆく。   Further, as shown in FIG. 16D, the constant voltage control circuit 620 detects that the difference between Vo (ie, V_feed) and V_Vref is small, and generates a switching pulse for the switch of the D / D converter circuit 410. The duty ratio and the signal Duty voltage are reduced. Then, as shown in FIG. 16A, the current drawn from the solar cell 100 is reduced by driving the D / D converter circuit 410 by the constant voltage control circuit 620. However, normally, the amount of decrease in the current drawn from the solar cell 100 is somewhat larger, so that the current passes through the maximum power point M and returns to the power point C as shown in FIG. As shown in FIG. 16A, during this time, the output power Ppv of the solar cell 100 once increases but decreases again. The output voltage Vo of the power conversion device 600 gradually increases at the drive level of the D / D converter circuit 410 during this period.

なお、図１６（ｃ）に示すように、基準電圧調整回路４５０による基準電圧Ｖ_Vrefの調整は遅延があって、ＤｕｔｙＭａｘ検出回路４４０が信号Ｄｕｔｙの電圧がＤｕｔｙＭａｘから下がっても、直ぐには調整は終了せず、さらに初期基準電圧Ｖref_1への復帰には時定数があるので、基準電圧Ｖ_Vrefは徐々に上昇することになる。   Note that, as shown in FIG. 16C, the adjustment of the reference voltage V_Vref by the reference voltage adjustment circuit 450 is delayed, and even if the DutyMax detection circuit 440 decreases the voltage of the signal DutyMax from the DutyMax, the adjustment is finished immediately. In addition, since there is a time constant for returning to the initial reference voltage Vref_1, the reference voltage V_Vref gradually increases.

この後、図１６（ｄ）に示すように、定電圧制御回路６２０は、出力電圧Ｖo（すなわちＶ_feed）と基準電圧Ｖ_Vrefとの差に応じてＤ／Ｄコンバータ回路４１０を駆動して太陽電池１００からより多くの電力を引き出すように、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を上昇させる。   Thereafter, as shown in FIG. 16 (d), the constant voltage control circuit 620 drives the D / D converter circuit 410 according to the difference between the output voltage Vo (that is, V_feed) and the reference voltage V_Vref, and thereby the solar cell 100. Therefore, the duty ratio of the switching pulse with respect to the switch of the D / D converter circuit 410 and the voltage of the signal Duty are increased so as to draw more power from.

そうすると、図１６（ａ）に示すように、太陽電池１００の出力電力Ｐpvは上昇して再度電力点Ｍに達する。この後の動作は、最初に電力点Ｍに達した後とほぼ同じになる。但し、図１６（ｃ）に示すように、基準電圧Ｖ_Vrefは、初期基準電圧Ｖref_1に戻っておらず、電力変換装置６００の出力電圧Ｖoも目標値に達していないので、動作としては同じでも基準電圧Ｖ_Vrefの引き下げ幅などは若干異なってくる。このように完全に同じ動作ではないので、電力点ＣではなくＣ1やＣ2、電力点ＢではなくＢ1やＢ2で、図４（ｂ）のカーブ上動作を切り替えることになる。   Then, as shown in FIG. 16A, the output power Ppv of the solar cell 100 increases and reaches the power point M again. The subsequent operation is almost the same as that after the power point M is first reached. However, as shown in FIG. 16C, the reference voltage V_Vref has not returned to the initial reference voltage Vref_1, and the output voltage Vo of the power converter 600 has not reached the target value. The reduction width of the voltage V_Vref is slightly different. Since the operations are not completely the same as described above, the operation on the curve in FIG. 4B is switched at C1 and C2 instead of the power point C and at B1 and B2 instead of the power point B.

結局のところ、最大電力点をはさんで電力点Ｂ又はその近傍と電力点Ｃ又はその近傍間を行き来することになる。すなわち、最大電力点追跡が可能となっている。上で述べた動作は、太陽電池１００の発電電力が一定であることを前提としている。しかし、発電電力が一定になることは一般的には無いので最大電力点自体も変動するが、動作は同様である。   After all, the power point B or its vicinity and the power point C or its vicinity are moved back and forth across the maximum power point. That is, maximum power point tracking is possible. The operation described above is based on the assumption that the generated power of the solar cell 100 is constant. However, since the generated power is generally not constant, the maximum power point itself varies, but the operation is the same.

なお、電力点Ｂと電力点Ｃの差は、出力電力や出力電圧に応じて決まるが、Ｄ／Ｄコンバータ回路４１０などを含む制御系のゲイン調整で調整することができる。すなわち、より最大電力点近傍で動作させることができる。   The difference between power point B and power point C is determined according to the output power and output voltage, but can be adjusted by gain adjustment of a control system including D / D converter circuit 410 and the like. That is, it can be operated near the maximum power point.

［実施の形態４の実施例１］
第４の実施の形態における具体的回路例を図１７に示す。なお、太陽電池１００、Ｄ／Ｄコンバータ回路４１０、出力電圧検出回路４２０、蓄電池３００及び負荷なども同じであるから、図示は省略する。すなわち、図１７を用いて本実施の形態に係る定電圧制御回路６２０とＤｕｔｙＭａｘ検出回路４４０ｂと基準電圧調整回路４５０ｂと電力制限回路６１０の具体的回路例を示す。[Example 1 of Embodiment 4]
FIG. 17 shows a specific circuit example in the fourth embodiment. Since the solar battery 100, the D / D converter circuit 410, the output voltage detection circuit 420, the storage battery 300, the load, and the like are the same, illustration is omitted. That is, a specific circuit example of the constant voltage control circuit 620, the DutyMax detection circuit 440b, the reference voltage adjustment circuit 450b, and the power limiting circuit 610 according to the present embodiment is shown using FIG.

定電圧制御回路６２０は、例えばＰＩＤ制御回路である電圧誤差検出回路４３１と、駆動信号発生回路４３２と抵抗Ｒ７６とを含む。電圧誤差検出回路４３１及び駆動信号発生回路４３２は、第２の実施の形態と同じであり、ここでは詳細な説明は省略する。但し、後に述べるように電力制限回路６１０が抵抗Ｒ７６を介して駆動信号発生回路４３２に接続される部分のみが異なる。   The constant voltage control circuit 620 includes a voltage error detection circuit 431 that is, for example, a PID control circuit, a drive signal generation circuit 432, and a resistor R76. The voltage error detection circuit 431 and the drive signal generation circuit 432 are the same as those in the second embodiment, and detailed description thereof is omitted here. However, as described later, only the part where the power limiting circuit 610 is connected to the drive signal generating circuit 432 via the resistor R76 is different.

ＤｕｔｙＭａｘ検出回路４４０ｂは、コンパレータ４４３と、電圧Ｖref_2を出力する直流電源Ｖref_2とを有する。電圧Ｖref_2は、駆動信号発生回路４３２の出力であるスイッチングパルスのデューティー比が最大となる際に駆動信号発生回路４３２に入力される入力信号Ａ1_Outの電圧とほぼ同一の電圧を出力する。コンパレータ４４３の正極側入力端子は、電圧誤差検出回路４３１のオペアンプ４３１１の出力端子に接続されており、コンパレータ４４３の負極側入力端子は、直流電源Ｖref_2の正極側端子に接続されている。直流電源Ｖref_2の負極側端子は接地されている。コンパレータ４４３の出力端子は、基準電圧調整回路４５０ｂの入力及び電力制限回路６１０の入力に接続されている。この接続によって、電圧誤差検出回路４３１の出力Ａ1_Outの電圧がＶref_2を超えると、コンパレータ４４３の出力がオンになり、電力制限回路６１０と基準電圧調整回路４５０ｂに伝えられる。   The DutyMax detection circuit 440b includes a comparator 443 and a DC power supply Vref_2 that outputs a voltage Vref_2. The voltage Vref_2 outputs substantially the same voltage as the voltage of the input signal A1_Out input to the drive signal generation circuit 432 when the duty ratio of the switching pulse, which is the output of the drive signal generation circuit 432, becomes maximum. The positive input terminal of the comparator 443 is connected to the output terminal of the operational amplifier 4311 of the voltage error detection circuit 431, and the negative input terminal of the comparator 443 is connected to the positive terminal of the DC power supply Vref_2. The negative terminal of the DC power supply Vref_2 is grounded. The output terminal of the comparator 443 is connected to the input of the reference voltage adjusting circuit 450b and the input of the power limiting circuit 610. With this connection, when the voltage of the output A1_Out of the voltage error detection circuit 431 exceeds Vref_2, the output of the comparator 443 is turned on and is transmitted to the power limiting circuit 610 and the reference voltage adjustment circuit 450b.

基準電圧調整回路４５０ｂは、抵抗Ｒ７１乃至Ｒ７４と、コンデンサＣ６１と、ＦＥＴ（Ｓ６２）と、を有する。抵抗Ｒ７１の一端は、ＤｕｔｙＭａｘ検出回路４４０ｂの出力と接続されており、抵抗Ｒ７１の他端は、ＦＥＴ（Ｓ６２）のゲート端子に接続されている。ＦＥＴ（Ｓ６２）のソース端子は接地されており、ＦＥＴ（Ｓ６２）のドレイン端子は抵抗Ｒ７２の一端とＲ７３の一端と抵抗Ｒ７４の一端に接続されている。抵抗Ｒ７２の他端は、電力変換装置６００の電源Ｖcc（出力電圧もＶccと記すことにする）に接続されており、抵抗Ｒ７３の他端は接地されている。抵抗Ｒ７４の他端は、コンデンサＣ６１の一端及び電圧誤差検出回路４３１のオペアンプ４３１１の正極側入力端子に接続されている。基準電圧調整回路４５０ｂの出力Ｖ_Vrefの初期電圧、すなわち初期基準電圧は、Ｖcc×（Ｒ７３／（Ｒ７３＋Ｒ７２））の計算式で計算される。なお、Ｒ７２は抵抗Ｒ７２の抵抗値であり、Ｒ７３は抵抗Ｒ７３の抵抗値とする。ＤｕｔｙＭａｘ検出回路４４０ｂからの出力がローであれば、コンデンサＣ６１には、初期基準電圧で電荷がチャージされる。一方、ＤｕｔｙＭａｘ検出回路４４０ｂからの出力がハイになると、コンデンサＣ６１から電荷が放出されて、コンデンサＣ６１の電圧がＶ_Vrefとなって出力される。   The reference voltage adjustment circuit 450b includes resistors R71 to R74, a capacitor C61, and an FET (S62). One end of the resistor R71 is connected to the output of the DutyMax detection circuit 440b, and the other end of the resistor R71 is connected to the gate terminal of the FET (S62). The source terminal of the FET (S62) is grounded, and the drain terminal of the FET (S62) is connected to one end of the resistor R72, one end of the R73, and one end of the resistor R74. The other end of the resistor R72 is connected to the power source Vcc (the output voltage is also referred to as Vcc) of the power converter 600, and the other end of the resistor R73 is grounded. The other end of the resistor R74 is connected to one end of the capacitor C61 and the positive input terminal of the operational amplifier 4311 of the voltage error detection circuit 431. The initial voltage of the output V_Vref of the reference voltage adjusting circuit 450b, that is, the initial reference voltage is calculated by the formula Vcc × (R73 / (R73 + R72)). Note that R72 is the resistance value of the resistor R72, and R73 is the resistance value of the resistor R73. If the output from the DutyMax detection circuit 440b is low, the capacitor C61 is charged with the initial reference voltage. On the other hand, when the output from the DutyMax detection circuit 440b becomes high, charges are discharged from the capacitor C61, and the voltage of the capacitor C61 is output as V_Vref.

電力制限回路６１０は、抵抗Ｒ７５と、ＦＥＴ（Ｓ６１）とを有する。抵抗Ｒ７５の一端は、ＤｕｔｙＭａｘ検出回路４４０ｂの出力に接続され、抵抗Ｒ７５の他端はＦＥＴ（Ｓ６１）のゲート端子に接続されている。ＦＥＴ（Ｓ６１）のソース端子は接地されており、ＦＥＴ（Ｓ６１）のドレイン端子は、駆動信号発生回路４３２の抵抗Ｒ７６の一端に接続されている。従って、ＤｕｔｙＭａｘ検出回路４４０ｂの出力がハイになると、ＦＥＴ（Ｓ６１）がオンになり、結果として駆動信号発生回路４３２の出力がローに引き下げられることになる。   The power limiting circuit 610 includes a resistor R75 and an FET (S61). One end of the resistor R75 is connected to the output of the DutyMax detection circuit 440b, and the other end of the resistor R75 is connected to the gate terminal of the FET (S61). The source terminal of the FET (S61) is grounded, and the drain terminal of the FET (S61) is connected to one end of the resistor R76 of the drive signal generating circuit 432. Therefore, when the output of the DutyMax detection circuit 440b becomes high, the FET (S61) is turned on, and as a result, the output of the drive signal generation circuit 432 is pulled low.

次に、図１８及び図１９を用いて、本実施例に係る電力変換装置６００の動作について説明する。   Next, operation | movement of the power converter device 600 which concerns on a present Example is demonstrated using FIG.18 and FIG.19.

まず、図４（ａ）の電力点Ａなどにおいて十分太陽電池１００から電力供給が可能である状態における動作を図１８（ａ）乃至（ｇ）を用いて説明する。なお、図１８（ａ）乃至（ｇ）は、ある短い時間の動作を示しており、図１７に示した回路の基本的な動作説明を行うための図である。   First, an operation in a state where power can be sufficiently supplied from the solar cell 100 at the power point A in FIG. 4A will be described with reference to FIGS. 18A to 18G. FIGS. 18A to 18G show an operation for a short time, and are diagrams for explaining the basic operation of the circuit shown in FIG.

図１８（ａ）は、駆動信号発生回路４３２の出力であるスイッチングパルスＰｕｌを表している。この間、デューティー比はほぼ一定となっている。図１８（ｂ）に示すＤ／Ｄコンバータ回路４１０の出力電圧Ｖoも、図１８（ｃ）に示す出力電圧検出回路４２０の出力信号Ｖo_fbも、図中は変動が大げさに示されている。しかし、スイッチングに応じて多少リプルが発生する程度の変動だけで、Ｄ／Ｄコンバータ回路４１０の出力信号Ｖoの電圧の平均値Ｖo_aveもほぼ一定となっている。なお、図１８（ａ）乃至（ｇ）の状態では、ＤｕｔｙＭａｘ検出回路４４０ｂと基準電圧調整回路４５０ｂとは動作しておらず、電源電圧ＶccをＲ７３／（Ｒ７３＋Ｒ７２）で抵抗分割することによって得られる電圧が基準電圧調整回路４５０ｂの出力電圧Ｖ_Vrefとなっている。   FIG. 18A shows a switching pulse Pul that is an output of the drive signal generation circuit 432. During this time, the duty ratio is substantially constant. The output voltage Vo of the D / D converter circuit 410 shown in FIG. 18B and the output signal Vo_fb of the output voltage detection circuit 420 shown in FIG. However, the average value Vo_ave of the voltage of the output signal Vo of the D / D converter circuit 410 is substantially constant only by fluctuations that cause some ripples according to switching. In the states of FIGS. 18A to 18G, the DutyMax detection circuit 440b and the reference voltage adjustment circuit 450b are not operating, and can be obtained by dividing the power supply voltage Vcc by R73 / (R73 + R72). The voltage is the output voltage V_Vref of the reference voltage adjustment circuit 450b.

図１８（ｃ）に示すように、電圧誤差検出回路４３１は、Ｖo_fbとＶ_Vrefの比較を行い、図１８（ｄ）に示すように、Ｖo_fbとＶ_Vrefとの差を反転させた電圧の出力信号Ａ1_Outを出力する。図１８（ａ）乃至（ｇ）の状態では、この出力信号Ａ1_Outの電圧は、ＤｕｔｙＭａｘ検出回路４４０ｂで基準として用いられ且つデューティー比最大に対応する電圧Ｖref_2より低い電圧となっている。このことにより、上で述べたようにＤｕｔｙＭａｘ検出回路４４０ｂと基準電圧調整回路４５０ｂとは動作しない。この動作しない状態を図１８（ｅ）乃至（ｇ）に示している。すなわち、出力信号Ａ1_Outの電圧は常にＶref_2より低いので、ＤｕｔｙＭａｘ検出回路４４０ｂのコンパレータ４４３の出力側信号ＤＭＣ＿Ｏはオフのままになる。さらに、基準電圧調整回路４５０ｂのＦＥＴ（Ｓ６２）もオフのままとなる。そうすると、図１８（ｆ）に示すように、コンデンサＣ６１の出力電圧Ｖ_Vrefは、上で述べたように電源Ｖccの電圧Ｖccを抵抗Ｒ７２及びＲ７３で抵抗分割した結果の値となる。   As shown in FIG. 18C, the voltage error detection circuit 431 compares Vo_fb and V_Vref, and as shown in FIG. 18D, the voltage output signal A1_Out is obtained by inverting the difference between Vo_fb and V_Vref. Is output. In the states of FIGS. 18A to 18G, the voltage of the output signal A1_Out is lower than the voltage Vref_2 used as a reference in the DutyMax detection circuit 440b and corresponding to the maximum duty ratio. As a result, the DutyMax detection circuit 440b and the reference voltage adjustment circuit 450b do not operate as described above. This non-operational state is shown in FIGS. 18 (e) to 18 (g). That is, since the voltage of the output signal A1_Out is always lower than Vref_2, the output side signal DMC_O of the comparator 443 of the DutyMax detection circuit 440b remains off. Further, the FET (S62) of the reference voltage adjusting circuit 450b remains off. Then, as shown in FIG. 18 (f), the output voltage V_Vref of the capacitor C61 becomes a value as a result of dividing the voltage Vcc of the power supply Vcc by the resistors R72 and R73 as described above.

また、図１８（ｇ）に示すように、ＤｕｔｙＭａｘ検出回路４４０ｂの出力ＤＭＣ＿Ｏがオフのままであるから、電力制限回路６１０のＦＥＴ（Ｓ６１）もオフのままで、駆動信号発生回路４３２の出力Ｐulには何も変化はない。   Also, as shown in FIG. 18 (g), since the output DMC_O of the DutyMax detection circuit 440b remains off, the FET (S61) of the power limiting circuit 610 also remains off, and the output Pul of the drive signal generation circuit 432 There is no change.

次に、図１９（ａ）乃至（ｉ）を用いて、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが減少し始めた場合の動作について説明する。なお、図１９（ａ）乃至（ｉ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。   Next, the operation when the output Vo of the D / D converter circuit 410 starts to decrease will be described with reference to FIGS. Note that FIGS. 19A to 19I are drawn so as to emphasize the features of the present embodiment, and therefore, there are some differences from actual ones.

上で説明し且つ図１９（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか最大電力点を超えてＤ／Ｄコンバータ回路４１０が電力を引き出そうとすると、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスのデューティー比は最大となる。一方、Ｄ／Ｄコンバータ回路４１０の出力Ｖoは低下してしまう。図１９（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路４２０の出力Ｖo_fbも低下する。   As described above and shown in FIGS. 19 (a) and (b), if the power supply from the solar cell 100 decreases or exceeds the maximum power point, the D / D converter circuit 410 attempts to draw power. The duty ratio of the switching pulse with respect to the gate terminal of the FET (S1) of the / D converter circuit 410 is maximized. On the other hand, the output Vo of the D / D converter circuit 410 is lowered. As shown in FIG. 19C, when the output Vo decreases, the output Vo_fb of the output voltage detection circuit 420 also decreases.

一方、電圧誤差検出回路４３１は、現在のＶ_Vrefとの差を反転させるため、出力電圧検出回路４２０のＶo_fbが低下するならば、電圧誤差検出回路４３１の出力Ａ1_Outは反対に上昇することになる。そうすると、図１９（ｄ）に示すように、ＦＥＴ（Ｓ１）に対するスイッチングの周期の中で、電圧誤差検出回路４３１の出力Ａ1_Outの電圧が、徐々にスイッチングパルスのデューティー比の最大値に相当する電圧Ｖref_2を上回る期間が長くなる。そして図１９（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路４４０ｂのコンパレータ４４３の出力ＤＭＣ＿Ｏがオンになる期間が徐々に長くなる。一方、図１９（ｆ）に示すように、電力制限回路６１０のＦＥＴ（Ｓ６１）は、ＤＭＣ＿Ｏがオンになると同じくオンになるため、電力制限回路６１０の出力Ｖ_pwは、ＦＥＴ（Ｓ６１）がオンの期間中、０になる。   On the other hand, since the voltage error detection circuit 431 inverts the difference from the current V_Vref, if the Vo_fb of the output voltage detection circuit 420 decreases, the output A1_Out of the voltage error detection circuit 431 increases on the contrary. Then, as shown in FIG. 19 (d), the voltage of the output A1_Out of the voltage error detection circuit 431 gradually corresponds to the maximum value of the duty ratio of the switching pulse in the switching period for the FET (S1). The period exceeding Vref_2 becomes longer. Then, as shown in FIG. 19E, the period during which the output DMC_O of the comparator 443 of the DutyMax detection circuit 440b is turned on gradually increases. On the other hand, as shown in FIG. 19 (f), the FET (S61) of the power limiting circuit 610 is also turned on when the DMC_O is turned on, so the output V_pw of the power limiting circuit 610 is the same as that of the FET (S61) being on. It becomes 0 during the period.

また、ＤｕｔｙＭａｘ検出回路４４０ｂの出力ＤＭＣ＿Ｏに応じて、基準電圧調整回路４５０ｂのＦＥＴ（Ｓ６２）もオンになるので、コンデンサＣ６１から放電されるようになる。従って、放電する時間が長いほど又放電頻度が高いほど、基準電圧Ｖ_Vrefは下がってゆくことになる。図１９（ｇ）に示すように、スイッチングパルスのデューティー比が最大になる頻度（又は割合）が、過去の所定期間内において高くなると、頻繁に且つ長い期間コンデンサＣ６１の放電が行われるようになるので、結果としてＶ_Vrefは徐々に下がってゆく。   Further, the FET (S62) of the reference voltage adjustment circuit 450b is also turned on in accordance with the output DMC_O of the DutyMax detection circuit 440b, so that the capacitor C61 is discharged. Therefore, the reference voltage V_Vref decreases as the discharge time increases and the discharge frequency increases. As shown in FIG. 19 (g), when the frequency (or ratio) at which the duty ratio of the switching pulse is maximized in the past predetermined period, the capacitor C61 is frequently discharged for a long period. Therefore, as a result, V_Vref gradually decreases.

そうすると、出力電圧検出回路４２０の出力Ｖo_fbの電圧も下がり、さらに基準電圧Ｖ_Vrefも下がってゆくので、電圧誤差検出回路４３１に入力される２つの信号の電位差が狭められることになる。そうすると、図１９（ｈ）に示すように、基準電圧Ｖ_Vrefが下げられた後、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなるので、電圧誤差検出回路４３１のオペアンプ４３１１の出力Ａ1_Out（ここでは補正後Ａ1_Out）も、徐々に下がってゆく。そうすると、図１９（ｈ）に示すように、駆動信号発生回路４３２のコンパレータ４３２１の負極側入力の三角波信号ＶＴＷ＿１の電圧より下がる期間が長くなる。そうすると、図１９（ｉ）の点線で示すように、スイッチングパルス（補正後Ｐulと表す）のオンの幅が短くなる。   Then, the voltage of the output Vo_fb of the output voltage detection circuit 420 also decreases and the reference voltage V_Vref also decreases, so that the potential difference between the two signals input to the voltage error detection circuit 431 is narrowed. Then, as shown in FIG. 19 (h), after the reference voltage V_Vref is lowered, the difference between the output voltage Vo_fb of the output voltage detection circuit 420 and the reference voltage V_Vref becomes small, so that the operational amplifier of the voltage error detection circuit 431 The output A1_Out 4311 (A1_Out after correction) of 4311 also gradually decreases. Then, as shown in FIG. 19 (h), the period during which the voltage falls below the voltage of the triangular wave signal VTW_1 input to the negative side of the comparator 4321 of the drive signal generation circuit 432 becomes longer. Then, as indicated by a dotted line in FIG. 19 (i), the ON width of the switching pulse (represented as corrected Pul) is shortened.

このように、定電圧制御回路６２０からすると、デューティー比を高くして、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のオンの期間を長くして、より多くの電力を太陽電池１００から引き出そうとして動作する。その結果、あたかもこの動作に効果があったようにみえる。従って、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなったので、デューティー比を低くしたということである。   As described above, from the constant voltage control circuit 620, the duty ratio is increased, the ON period of the FET (S1) of the D / D converter circuit 410 is lengthened, and more power is drawn from the solar cell 100. Works as. As a result, it seems as if this operation was effective. Accordingly, since the difference between the voltage of the output Vo_fb of the output voltage detection circuit 420 and the reference voltage V_Vref is reduced, the duty ratio is reduced.

但し、図１９（ｉ）の実線で示したように、ＤＭＣ＿Ｏがオンになる期間は、電力制限回路６１０によって強制的に電圧を０にさせられるので、第２の実施の形態の場合に比して、早期にスイッチングパルス（補正後Ｐul）のオンの幅が短くなる。すなわち、早期にＤ／Ｄコンバータ回路４１０の駆動レベルが下げられる。これによって、最大電力点の追跡が高速に行われるようになる。   However, as indicated by the solid line in FIG. 19 (i), the voltage is forcibly set to 0 by the power limiting circuit 610 during the period in which DMC_O is turned on, compared to the case of the second embodiment. Thus, the ON width of the switching pulse (Pul after correction) is shortened early. That is, the drive level of the D / D converter circuit 410 is lowered early. As a result, the maximum power point can be tracked at high speed.

これによって上で述べたように太陽電池１００から引き出す電力が引き下げられるので、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが上昇するようになる。その後、太陽電池１００からＤ／Ｄコンバータ回路４１０が電力を引き出すように動作すれば、図１９（ｂ）に示すように電圧Ｖoが下がるようになるので、上で述べたような動作を繰り返すようになる。すなわち、最大電力点を追跡していることになる。   As a result, the power drawn from the solar cell 100 is lowered as described above, and the output Vo of the D / D converter circuit 410 is increased. After that, if the D / D converter circuit 410 operates so as to draw power from the solar battery 100, the voltage Vo decreases as shown in FIG. 19B, so that the operation as described above is repeated. become. That is, the maximum power point is tracked.

このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。   In this way, the maximum power point tracking can be performed with only an inexpensive element without using an expensive processor or the like.

［実施の形態４における他の具体的回路例］
図１７に示したＤｕｔｙＭａｘ検出回路４４０ｂ、基準電圧調整回路４５０ｂ及び電力制限回路６１０の代わりに、図２０に示すようなＤｕｔｙＭａｘ検出回路４４０ｃ、基準電圧調整回路４５０ｃ及び電力制限回路６１０ｂを採用するようにしても良い。[Other Specific Circuit Examples in Embodiment 4]
Instead of the DutyMax detection circuit 440b, the reference voltage adjustment circuit 450b, and the power limiting circuit 610 shown in FIG. 17, the DutyMax detection circuit 440c, the reference voltage adjustment circuit 450c, and the power limiting circuit 610b shown in FIG. 20 are adopted. May be.

ＤｕｔｙＭａｘ検出回路４４０ｃは、オープンコレクタタイプのコンパレータ４４４及び４４５と、電圧Ｖref_2を出力する直流電源Ｖref_2と、抵抗Ｒ８１とを有する。   The DutyMax detection circuit 440c includes open collector type comparators 444 and 445, a DC power supply Vref_2 that outputs a voltage Vref_2, and a resistor R81.

電圧誤差検出回路４３１の出力Ａ1_Outは、コンパレータ４４４の負極側入力端子と、コンパレータ４４５の正極側入力端子とに入力される。コンパレータ４４４の正極側入力端子には、直流電源Ｖref_2の正極側端子が接続され、コンパレータ４４５の負極側入力端子には、直流電源Ｖref_2の正極側端子が接続される。直流電源Ｖref_2の負極側端子は接地されている。なお、コンパレータ４４５の出力端子は、抵抗Ｒ８１を介して電源Ｖccに接続されると共に、電力制限回路６１０ｂにも接続されている。   The output A1_Out of the voltage error detection circuit 431 is input to the negative input terminal of the comparator 444 and the positive input terminal of the comparator 445. The positive side input terminal of the comparator 444 is connected to the positive side terminal of the DC power source Vref_2, and the negative side input terminal of the comparator 445 is connected to the positive side terminal of the DC power source Vref_2. The negative terminal of the DC power supply Vref_2 is grounded. The output terminal of the comparator 445 is connected to the power source Vcc via the resistor R81 and also connected to the power limiting circuit 610b.

基準電圧調整回路４５０ｃは、抵抗Ｒ８３乃至Ｒ８５と、コンデンサＣ６２とを有する。コンパレータ４４４の出力端子は、抵抗Ｒ８３の一端、抵抗Ｒ８４の一端、抵抗Ｒ８５の一端に接続されており、抵抗Ｒ８３の他端は、電源Ｖccに接続されている。また、抵抗Ｒ８４の他端は接地されており、抵抗Ｒ８５の他端は、コンデンサＣ６２の一端及び電圧誤差検出回路４３１のオペアンプ４３１１の正極側入力端子に接続されている。コンデンサＣ６２の他端は接地されている。このようにオープンコレクタタイプのコンパレータ４４４を使用することによって、基準電圧調整回路４５０ｂのＦＥＴを１つ削減できている。基準電圧調整回路４５０ｂのＦＥＴを除去したため、コンパレータ４４４の入力が図１７の場合とは逆になっている。すなわち、信号Ａ1_Outの電圧がスイッチングパルスのデューティー比の最大値に対応する電圧に達するまでは、コンパレータ４４４の出力はハイとなる。しかし、オープンコレクタタイプのコンパレータ４４４であるから、コンデンサＣ６２には抵抗Ｒ８３及びＲ８４で抵抗分割して得られる初期基準電圧、すなわちＶcc×（Ｒ８４／（Ｒ８４＋Ｒ８３））で計算される値が印加され、電荷がチャージされる。一方、信号Ａ1_Outの電圧がスイッチングパルスのデューティー比の最大値に対応する電圧に達すると、コンパレータ４４４の出力はローになり、オープンコレクタタイプのコンパレータ４４４であるから、コンデンサＣ６２から電荷が放出されるようになる。一方、コンパレータ４４５の正極側入力端子には、信号Ａ1_Outが入力されるので、信号Ａ1_Outの電圧が電圧Ｖref_2に達すると、コンパレータ４４５の出力はハイになり、電力制限回路６１０ｂのＦＥＴ（Ｓ６３）がオンになる。   The reference voltage adjustment circuit 450c includes resistors R83 to R85 and a capacitor C62. The output terminal of the comparator 444 is connected to one end of the resistor R83, one end of the resistor R84, and one end of the resistor R85, and the other end of the resistor R83 is connected to the power source Vcc. The other end of the resistor R84 is grounded, and the other end of the resistor R85 is connected to one end of the capacitor C62 and the positive input terminal of the operational amplifier 4311 of the voltage error detection circuit 431. The other end of the capacitor C62 is grounded. By using the open collector type comparator 444 in this way, one FET of the reference voltage adjusting circuit 450b can be reduced. Since the FET of the reference voltage adjustment circuit 450b is removed, the input of the comparator 444 is opposite to that in FIG. That is, the output of the comparator 444 is high until the voltage of the signal A1_Out reaches a voltage corresponding to the maximum value of the duty ratio of the switching pulse. However, since it is an open collector type comparator 444, the capacitor C62 is applied with an initial reference voltage obtained by resistance division with resistors R83 and R84, that is, a value calculated by Vcc × (R84 / (R84 + R83)). Charge is charged. On the other hand, when the voltage of the signal A1_Out reaches the voltage corresponding to the maximum value of the duty ratio of the switching pulse, the output of the comparator 444 becomes low and the charge is discharged from the capacitor C62 because the comparator 444 is an open collector type. It becomes like this. On the other hand, since the signal A1_Out is input to the positive input terminal of the comparator 445, when the voltage of the signal A1_Out reaches the voltage Vref_2, the output of the comparator 445 becomes high, and the FET (S63) of the power limiting circuit 610b is turned on. Turn on.

また、電力制限回路６１０ｂは、抵抗Ｒ８２と、ＦＥＴ（Ｓ６３）とを有する。抵抗Ｒ８２の一端は、抵抗Ｒ８１とコンパレータ４４５の出力端子とに接続されており、抵抗Ｒ８２の他端は、ＦＥＴ（Ｓ６３）のゲート端子に接続されている。ＦＥＴ（Ｓ６３）のソース端子は接地されており、ドレイン端子は、駆動信号発生回路４３２の出力に接続されている。電力制限回路６１０ｂの動作は、上で述べた実施例１の回路と同じである。   The power limiting circuit 610b includes a resistor R82 and an FET (S63). One end of the resistor R82 is connected to the resistor R81 and the output terminal of the comparator 445, and the other end of the resistor R82 is connected to the gate terminal of the FET (S63). The source terminal of the FET (S 63) is grounded, and the drain terminal is connected to the output of the drive signal generating circuit 432. The operation of the power limiting circuit 610b is the same as that of the circuit of the first embodiment described above.

［実施の形態４の実施例２］
第４の実施の形態における実施例１では、電力制限回路６１０がＦＥＴ（Ｓ１）に対するスイッチングパルスを直接調整するので、スイッチングパルスの周期とは無関係に調整が行われる場合がある。しかしながら、頻繁にスイッチングパルスをオンオフするとそれだけ消費電力が上がるので、スイッチングパルスの周期に合わせて調整を行うようにする。[Example 2 of Embodiment 4]
In Example 1 in the fourth embodiment, since the power limiting circuit 610 directly adjusts the switching pulse for the FET (S1), the adjustment may be performed regardless of the cycle of the switching pulse. However, if the switching pulse is frequently turned on / off, the power consumption is increased accordingly, so that adjustment is performed in accordance with the period of the switching pulse.

第４の実施の形態における第２の具体的回路例を図２１に示す。なお、太陽電池１００、Ｄ／Ｄコンバータ回路４１０、出力電圧検出回路４２０、蓄電池３００及び負荷なども同じであるから、図示は省略する。すなわち、図２１を用いて本実施の形態に係る定電圧制御回路６２０ｂとＤｕｔｙＭａｘ検出回路４４０ｂと基準電圧調整回路４５０ｂと電力制限回路６１０の具体的回路例を示す。   FIG. 21 shows a second specific circuit example according to the fourth embodiment. Since the solar battery 100, the D / D converter circuit 410, the output voltage detection circuit 420, the storage battery 300, the load, and the like are the same, illustration is omitted. That is, a specific circuit example of the constant voltage control circuit 620b, the DutyMax detection circuit 440b, the reference voltage adjustment circuit 450b, and the power limiting circuit 610 according to the present embodiment is shown using FIG.

定電圧制御回路６２０ｂは、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとを比較する電圧誤差検出回路４３１と、Ｄ／Ｄコンバータ回路４１０を駆動する駆動信号発生回路４３２と、電圧誤差検出回路４３１の出力Ａ1_Outを電力制限回路６１０の出力に基づき調整する誤差信号合成回路６１２とを有する。   The constant voltage control circuit 620b includes a voltage error detection circuit 431 that compares the voltage Vo_fb of the output voltage detection circuit 420 with a reference voltage V_Vref, a drive signal generation circuit 432 that drives the D / D converter circuit 410, and a voltage error. An error signal synthesis circuit 612 that adjusts the output A1_Out of the detection circuit 431 based on the output of the power limiting circuit 610;

電圧誤差検出回路４３１と駆動信号発生回路４３２とは、第２の実施の形態と同一であるからここでは説明を省略する。また、ＤｕｔｙＭａｘ検出回路４４０ｂと基準電圧調整回路４５０ｂと電力制限回路６１０は、第４の実施の形態の実施例１と同じであるから、これらについても説明を省略する。   Since the voltage error detection circuit 431 and the drive signal generation circuit 432 are the same as those in the second embodiment, description thereof is omitted here. Moreover, since the DutyMax detection circuit 440b, the reference voltage adjustment circuit 450b, and the power limiting circuit 610 are the same as those of the first embodiment of the fourth embodiment, description thereof is also omitted.

誤差信号合成回路６１２は、オペアンプ６１２１と、抵抗Ｒ９１乃至Ｒ９５と、コンデンサＣ７１とを有する。オペアンプ６１２１の正極側入力端子には、電圧誤差検出回路４３１の出力が接続されており、オペアンプ６１２１の負極側入力端子には、抵抗Ｒ９１の一端と抵抗Ｒ９５の一端とが接続されている。抵抗Ｒ９１の他端は接地されており、抵抗Ｒ９５の他端はオペアンプ６１２１の出力端子と接続されている。オペアンプ６１２１の出力端子は、抵抗Ｒ９２の一端と接続されており、抵抗Ｒ９２の他端は、抵抗Ｒ９３の他端と電力制限回路６１０の出力と接続されている。抵抗Ｒ９３の他端は、コンデンサＣ７１の一端と抵抗Ｒ９４の一端と駆動信号発生回路４３２とに接続されている。コンデンサＣ７１の他端と抵抗Ｒ９４の他端とは接地されている。   The error signal synthesis circuit 612 includes an operational amplifier 6121, resistors R91 to R95, and a capacitor C71. The output of the voltage error detection circuit 431 is connected to the positive input terminal of the operational amplifier 6121, and one end of the resistor R91 and one end of the resistor R95 are connected to the negative input terminal of the operational amplifier 6121. The other end of the resistor R91 is grounded, and the other end of the resistor R95 is connected to the output terminal of the operational amplifier 6121. The output terminal of the operational amplifier 6121 is connected to one end of the resistor R92, and the other end of the resistor R92 is connected to the other end of the resistor R93 and the output of the power limiting circuit 610. The other end of the resistor R93 is connected to one end of the capacitor C71, one end of the resistor R94, and the drive signal generation circuit 432. The other end of the capacitor C71 and the other end of the resistor R94 are grounded.

誤差信号合成回路６１２のオペアンプ６１２１は、非反転バッファとして機能し、抵抗Ｒ９５及びＲ９１の抵抗値Ｒ９５及びＲ９１から、入力Ａ1_Outを（１＋Ｒ９５／Ｒ９１）倍した信号を生成する。この信号は、電力制限回路６１０が動作する場合にはその出力によって一時的に引き下げられるが、抵抗Ｒ９３及びＲ９４並びにコンデンサＣ７１のローパスフィルタで平滑化される。そうすると信号Ａ2_Outが生成されて、駆動信号発生回路４３２に出力される。   The operational amplifier 6121 of the error signal synthesis circuit 612 functions as a non-inverting buffer, and generates a signal obtained by multiplying the input A1_Out by (1 + R95 / R91) from the resistance values R95 and R91 of the resistors R95 and R91. This signal is temporarily pulled down by the output when the power limiting circuit 610 operates, but is smoothed by the low-pass filter of the resistors R93 and R94 and the capacitor C71. Then, a signal A2_Out is generated and output to the drive signal generation circuit 432.

次に、図２２及び図２３を用いて、本実施例に係る電力変換装置６００の動作について説明する。   Next, operation | movement of the power converter device 600 which concerns on a present Example is demonstrated using FIG.22 and FIG.23.

まず、図４（ａ）の電力点Ａなどにおいて十分太陽電池１００から電力供給が可能である状態における動作を図２２（ａ）乃至（ｇ）を用いて説明する。なお、図２２（ａ）乃至（ｇ）は、ある短い時間の動作を示しており、図２１に示した回路の基本的な動作説明を行うための図である。   First, an operation in a state where power can be sufficiently supplied from the solar cell 100 at the power point A in FIG. 4A will be described with reference to FIGS. 22A to 22G. 22A to 22G show an operation for a short time, and are diagrams for explaining the basic operation of the circuit shown in FIG.

図２２（ａ）は、駆動信号発生回路４３２の出力であるスイッチングパルスを表している。この間、デューティー比はほぼ一定となっており、図２２（ｂ）に示すＤ／Ｄコンバータ回路４１０の出力電圧Ｖoも、図２２（ｃ）に示す出力電圧検出回路４２０の出力信号Ｖo_fbも、図中は大げさに示されている。しかし、スイッチングに応じて多少リプルが発生する程度の変動だけで、Ｄ／Ｄコンバータ回路４１０の出力信号Ｖoの電圧の平均値Ｖo_aveも一定となっている。なお、図２２（ａ）乃至（ｇ）の状態では、ＤｕｔｙＭａｘ検出回路４４０ｂと基準電圧調整回路４５０ｂと電力制限回路６１０とは動作しておらず、電源電圧ＶccをＲ７３／（Ｒ７３＋Ｒ７２）で抵抗分割することによって得られる電圧が基準電圧調整回路４５０ｂの出力電圧Ｖ_Vrefとなっている。   FIG. 22A shows a switching pulse that is an output of the drive signal generation circuit 432. During this time, the duty ratio is substantially constant. The output voltage Vo of the D / D converter circuit 410 shown in FIG. 22B and the output signal Vo_fb of the output voltage detection circuit 420 shown in FIG. The inside is shown exaggeratedly. However, the average value Vo_ave of the voltage of the output signal Vo of the D / D converter circuit 410 is constant only by a fluctuation that causes some ripples according to switching. In the states of FIGS. 22A to 22G, the DutyMax detection circuit 440b, the reference voltage adjustment circuit 450b, and the power limiting circuit 610 are not operated, and the power supply voltage Vcc is divided by R73 / (R73 + R72). The voltage obtained by doing so is the output voltage V_Vref of the reference voltage adjusting circuit 450b.

図２２（ｃ）に示すように、電圧誤差検出回路４３１は、Ｖo_fbとＶ_Vrefの比較を行い、図２２（ｄ）に示すように、Ｖo_fbとＶ_Vrefとの差を反転させた電圧の出力信号Ａ1_Outを出力する。さらに、図２２（ｄ）に示すように、誤差信号合成回路６１２の非反転バッファは、出力信号Ａ1_Outよりも若干高い電圧の信号Ａ2_Outを生成する。図２２（ｄ）は、その差を強調表示しているので、実際にはこのような差を出すわけではない。   As shown in FIG. 22C, the voltage error detection circuit 431 compares Vo_fb and V_Vref, and as shown in FIG. 22D, the voltage output signal A1_Out is obtained by inverting the difference between Vo_fb and V_Vref. Is output. Further, as shown in FIG. 22D, the non-inverting buffer of the error signal synthesis circuit 612 generates a signal A2_Out having a voltage slightly higher than the output signal A1_Out. Since the difference is highlighted in FIG. 22 (d), such a difference is not actually produced.

なお、図２２（ｄ）に示すように、出力信号Ａ1_Outの電圧は、Ｄ／Ｄコンバータ回路４１０に対するスイッチングパルスのデューティー比を最大にする際の電圧Ｖref_2より低いので、ＤｕｔｙＭａｘ検出回路４４０ｂ、基準電圧調整回路４５０ｂ及び電力制限回路６１０は、動作しない。すなわち、図２２（ｅ）乃至（ｇ）に示すように、ＤｕｔｙＭａｘ検出回路４４０ｂの出力ＤＭＣ＿Ｏは、ローのままで変化せず、その結果基準電圧調整回路４５０ｂの出力Ｖ_Vrefも変化しない。さらに、電力制限回路６１０のＦＥＴ（Ｓ６１）もオンにならないので、図２２（ｇ）で点線で示すように電力制限回路６１０の出力Ｖ_pwは不定である。   As shown in FIG. 22 (d), the voltage of the output signal A1_Out is lower than the voltage Vref_2 when the duty ratio of the switching pulse for the D / D converter circuit 410 is maximized, so the DutyMax detection circuit 440b and the reference voltage The adjustment circuit 450b and the power limiting circuit 610 do not operate. That is, as shown in FIGS. 22E to 22G, the output DMC_O of the DutyMax detection circuit 440b remains low and does not change, and as a result, the output V_Vref of the reference voltage adjustment circuit 450b does not change. Further, since the FET (S61) of the power limiting circuit 610 is not turned on, the output V_pw of the power limiting circuit 610 is indefinite as shown by the dotted line in FIG.

次に、図２３（ａ）乃至（ｉ）を用いて、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが減少し始めた場合の動作について説明する。なお、図２３（ａ）乃至（ｉ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。   Next, the operation when the output Vo of the D / D converter circuit 410 starts to decrease will be described with reference to FIGS. Note that FIGS. 23A to 23I are drawn so as to emphasize the features of the present embodiment, and therefore there are some differences from the actual ones.

上で説明し且つ図２３（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか最大電力点を超えてＤ／Ｄコンバータ回路４１０が電流を引き出そうとする。そうすると、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスのデューティー比は最大となる一方、Ｄ／Ｄコンバータ回路４１０の出力Ｖoは低下してしまう。図２３（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路４２０の出力Ｖo_fbも低下する。   As described above and shown in FIGS. 23 (a) and 23 (b), the power supply from the solar cell 100 decreases or exceeds the maximum power point, and the D / D converter circuit 410 attempts to draw current. As a result, the duty ratio of the switching pulse to the gate terminal of the FET (S1) of the D / D converter circuit 410 is maximized, while the output Vo of the D / D converter circuit 410 is lowered. As shown in FIG. 23C, when the output Vo decreases, the output Vo_fb of the output voltage detection circuit 420 also decreases.

一方、電圧誤差検出回路４３１は、現在のＶ_Vrefとの差を反転させるため、出力電圧検出回路４２０のＶo_fbが低下するならば、電圧誤差検出回路４３１の出力Ａ1_Outは反対に上昇することになる。そうすると、図２３（ｄ）に示すように、ＦＥＴ（Ｓ１）に対するスイッチングの周期の中で、電圧誤差検出回路４３１の出力Ａ1_Outの電圧が、徐々にスイッチングパルスのデューティー比の最大値に相当する電圧Ｖref_2を上回る期間が長くなる。図２３（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路４４０ｂのコンパレータ４４３の出力ＤＭＣ＿Ｏがオンになる期間が徐々に長くなる。一方、図２３（ｅ）に示すように、電力制限回路６１０のＦＥＴ（Ｓ６１）は、ＤＭＣ＿Ｏがオンになると同じくオンになるため、電力制限回路６１０の出力Ｖ_pwは、ＦＥＴ（Ｓ６１）がオンの期間中、０になる。   On the other hand, since the voltage error detection circuit 431 inverts the difference from the current V_Vref, if the Vo_fb of the output voltage detection circuit 420 decreases, the output A1_Out of the voltage error detection circuit 431 increases on the contrary. Then, as shown in FIG. 23 (d), the voltage of the output A1_Out of the voltage error detection circuit 431 gradually corresponds to the maximum value of the duty ratio of the switching pulse in the switching period for the FET (S1). The period exceeding Vref_2 becomes longer. As shown in FIG. 23E, the period during which the output DMC_O of the comparator 443 of the DutyMax detection circuit 440b is turned on gradually increases. On the other hand, as shown in FIG. 23 (e), the FET (S61) of the power limiting circuit 610 is also turned on when DMC_O is turned on, so that the output V_pw of the power limiting circuit 610 is the same as that of the FET (S61) being turned on. It becomes 0 during the period.

また、ＤｕｔｙＭａｘ検出回路４４０ｂの出力ＤＭＣ＿Ｏに応じて、基準電圧調整回路４５０ｂのＦＥＴ（Ｓ６２）もオンになるので、コンデンサＣ６１から放電されるようになる。従って、放電する時間が長いほど又放電頻度が高いほど、基準電圧Ｖ_Vrefは下がってゆくことになる。図２３（ｇ）に示すように、スイッチングパルスのデューティー比が最大になる頻度（又は割合）が、過去の所定期間内において高くなると、頻繁に且つ長い期間コンデンサＣ６１の放電が行われるようになるので、結果としてＶ_Vrefは徐々に下がってゆく。   Further, the FET (S62) of the reference voltage adjustment circuit 450b is also turned on in accordance with the output DMC_O of the DutyMax detection circuit 440b, so that the capacitor C61 is discharged. Therefore, the reference voltage V_Vref decreases as the discharge time increases and the discharge frequency increases. As shown in FIG. 23 (g), when the frequency (or rate) at which the duty ratio of the switching pulse is maximized within a predetermined period in the past, the capacitor C61 is frequently discharged for a long period. Therefore, as a result, V_Vref gradually decreases.

そうすると、出力電圧検出回路４２０の出力Ｖo_fbの電圧も下がり、さらに基準電圧Ｖ_Vrefも下がってゆくので、電圧誤差検出回路４３１に入力される２つの信号の電位差が狭められることになる。そうすると、図２３（ｈ）に示すように、基準電圧Ｖ_Vrefが下げられた後、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなるので、電圧誤差検出回路４３１のオペアンプ４３１１の出力Ａ1_Out（ここでは補正後Ａ1_Out）も、徐々に下がってゆく。   Then, the voltage of the output Vo_fb of the output voltage detection circuit 420 also decreases and the reference voltage V_Vref also decreases, so that the potential difference between the two signals input to the voltage error detection circuit 431 is narrowed. Then, as shown in FIG. 23 (h), after the reference voltage V_Vref is lowered, the difference between the output voltage Vo_fb of the output voltage detection circuit 420 and the reference voltage V_Vref becomes small, so that the operational amplifier of the voltage error detection circuit 431 The output A1_Out 4311 (A1_Out after correction) of 4311 also gradually decreases.

さらに、この出力Ａ1_Outからオペアンプ６１２１によって生成される信号は、電力制限回路６１０が存在しなければ、図２３（ｈ）において点線で示すように、出力Ａ1_Outと同じ波形となるが、図２３（ｆ）に示した、電力制限回路６１０の出力Ｖ_pwによって、オペアンプ６１２１の出力は強制的に引き下げられる。電圧が引き下げられるのは、図２３（ｆ）で電圧がゼロになっている期間だけであり、オペアンプ６１２１の後段にはローパスフィルタが設けられているので、図２３（ｈ）に示すように、図２３（ｆ）で電圧がゼロになっている期間は電圧が下がる。そして、その期間が終了して出力Ａ1_Outの電圧が上昇すれば、それに応じて信号Ａ2_Outの電圧も上昇する。   Further, a signal generated by the operational amplifier 6121 from the output A1_Out has the same waveform as that of the output A1_Out as shown by a dotted line in FIG. The output of the operational amplifier 6121 is forcibly pulled down by the output V_pw of the power limiting circuit 610 shown in FIG. The voltage is lowered only during the period when the voltage is zero in FIG. 23 (f), and a low-pass filter is provided in the subsequent stage of the operational amplifier 6121. Therefore, as shown in FIG. In FIG. 23F, the voltage decreases during the period when the voltage is zero. When the period ends and the voltage of the output A1_Out increases, the voltage of the signal A2_Out also increases accordingly.

そうすると、図２３（ｈ）に示すように、駆動信号発生回路４３２のコンパレータ４３２１の負極側入力の三角波信号ＶＴＷ＿１の電圧より低くなる期間が長くなる。従って、図２３（ｉ）の点線で示すように、出力Ａ1_Outをベースにスイッチングパルスを生成する場合に比して、出力Ａ2_Outをベースにスイッチングパルスを生成する場合（補正後Ｐulと表す）、パルスのオンの幅がより短くなる。   Then, as shown in FIG. 23 (h), the period during which the voltage is lower than the voltage of the triangular wave signal VTW_1 input to the negative side of the comparator 4321 of the drive signal generation circuit 432 becomes longer. Therefore, as shown by the dotted line in FIG. 23 (i), when the switching pulse is generated based on the output A2_Out as compared to the case where the switching pulse is generated based on the output A1_Out (represented as corrected Pul), the pulse The width of the on is shorter.

このように、定電圧制御回路６２０ｂからすると、デューティー比を高くして、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のオンの期間を長くして、より多くの電力を太陽電池１００から引き出そうとして動作する。その結果、あたかもこの動作に効果があったようにみえる。従って、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなったので、デューティー比を低くする。本実施例では、さらに、スイッチングパルスのデューティー比を強制的に、但しスイッチングパルスの周期に合わせて引き下げることによって、早期にＤ／Ｄコンバータ回路４１０の駆動レベルを引き下げている。すなわち、消費電力も増加させずに最大電力点の追跡が高速に行われるようになる。   Thus, from the constant voltage control circuit 620b, the duty ratio is increased, the on period of the FET (S1) of the D / D converter circuit 410 is lengthened, and more power is drawn from the solar cell 100. Works as. As a result, it seems as if this operation was effective. Accordingly, since the difference between the voltage of the output Vo_fb of the output voltage detection circuit 420 and the reference voltage V_Vref is reduced, the duty ratio is lowered. In the present embodiment, the drive level of the D / D converter circuit 410 is lowered early by forcibly reducing the duty ratio of the switching pulse, but in accordance with the cycle of the switching pulse. That is, the maximum power point can be tracked at high speed without increasing the power consumption.

これによって上で述べたように太陽電池１００から引き出す電力が引き下げられるので、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが上昇するようになる。その後、太陽電池１００からＤ／Ｄコンバータ回路４１０が電力を引き出すように動作すれば、図２３（ｂ）に示すように電圧Ｖoが下がるようになるので、上で述べたような動作を繰り返すようになる。すなわち、最大電力点を追跡していることになる。   As a result, the power drawn from the solar cell 100 is lowered as described above, and the output Vo of the D / D converter circuit 410 is increased. Thereafter, if the D / D converter circuit 410 operates so as to draw power from the solar cell 100, the voltage Vo decreases as shown in FIG. 23B, so that the operation as described above is repeated. become. That is, the maximum power point is tracked.

このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。   In this way, the maximum power point tracking can be performed with only an inexpensive element without using an expensive processor or the like.

［実施の形態５］
図２４に、第５の実施の形態に係るシステムの機能ブロック図を示す。本実施の形態は、第３の実施の形態の変形である。[Embodiment 5]
FIG. 24 shows a functional block diagram of a system according to the fifth embodiment. This embodiment is a modification of the third embodiment.

図２４に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置７００と、電力変換装置７００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００並びに負荷Ａ乃至Ｃは、第２の実施の形態と同様である。   The system shown in FIG. 24 is a solar cell system, and includes a solar cell 100, a power conversion device 700 that performs power conversion on the output from the solar cell 100, and a load connected to the output of the power conversion device 700. It has a storage battery 300 and various loads A to C. Solar cell 100, load storage battery 300, and loads A to C are the same as in the second embodiment.

電力変換装置７００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路５１０と、（Ｂ）Ｄ／Ｄコンバータ回路５１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路５２０と、（Ｃ）ＤｕｔｙＭａｘ検出回路５５０からの出力に従って出力電圧検出回路５２０からの検出信号を調整して、調整後検出信号を出力する電圧検出信号調整回路５３０と、（Ｄ）固定の基準電圧と電圧検出信号調整回路５３０からの調整後検出信号の電圧との差に応じて、Ｄ／Ｄコンバータ回路５１０を制御する定電圧制御回路７２０と、（Ｅ）定電圧制御回路７２０から出力され且つＤ／Ｄコンバータ回路５１０のスイッチに対するスイッチングパルスのデューティー比が所定の最大値となっている状態を検出するＤｕｔｙＭａｘ検出回路５５０と、（Ｆ）ＤｕｔｙＭａｘ検出回路５５０からの検出信号に応じて、定電圧制御回路７２０に対して、スイッチングパルスのデューティー比を強制的に下げさせる電力制限回路７１０とを有する。定電圧制御回路７２０は、電力制限回路７１０が動作すると、デューティー比を引き下げた形のスイッチングパルスを、Ｄ／Ｄコンバータ回路５１０のスイッチに出力するようになっている。   The power conversion device 700 includes (A) a switch, and converts the output voltage from the solar cell 100 into DC / DC by switching the switch, and (B) the output of the D / D converter circuit 510. An output voltage detection circuit 520 that outputs an output signal of a voltage corresponding to the voltage, and (C) adjusts the detection signal from the output voltage detection circuit 520 according to the output from the DutyMax detection circuit 550 and outputs an adjusted detection signal A voltage detection signal adjustment circuit 530; and (D) a constant voltage control circuit that controls the D / D converter circuit 510 in accordance with a difference between the fixed reference voltage and the voltage of the detection signal after adjustment from the voltage detection signal adjustment circuit 530. 720, and (E) due to the switching pulse output from the constant voltage control circuit 720 and to the switch of the D / D converter circuit 510. DutyMax detection circuit 550 that detects a state in which the duty ratio is a predetermined maximum value, and (F) the duty of the switching pulse to constant voltage control circuit 720 according to the detection signal from DutyMax detection circuit 550 And a power limiting circuit 710 for forcibly reducing the ratio. When the power limiting circuit 710 operates, the constant voltage control circuit 720 outputs a switching pulse with a reduced duty ratio to the switch of the D / D converter circuit 510.

図２４に示した電力変換装置７００の動作は、基本的には第３の実施の形態の電力変換装置５００とほぼ同じである。   The operation of the power conversion device 700 shown in FIG. 24 is basically the same as that of the power conversion device 500 of the third embodiment.

すなわち、基準電圧Ｖ_Vrefは固定で、出力電圧検出回路５２０の検出信号の電圧が調整の対象となる。調整の程度は、スイッチングパルスのデューティー比が所定の最大値となっている状態を所定期間内に検出する頻度（又は割合）に応じて決められる。   That is, the reference voltage V_Vref is fixed, and the voltage of the detection signal of the output voltage detection circuit 520 is an adjustment target. The degree of adjustment is determined according to the frequency (or ratio) of detecting the state where the duty ratio of the switching pulse is a predetermined maximum value within a predetermined period.

より具体的には、Ｄ／Ｄコンバータ回路５１０が太陽電池１００から電流を引き出しすぎて出力電圧が低下するような状態では、定電圧制御回路７２０により、スイッチングパルスのデューティー比を所定の最大値にして、電圧を引き上げようとする。これに対して、ＤｕｔｙＭａｘ検出回路５５０は、スイッチングパルスのデューティー比が所定の最大値となっている状態を検出すると、電圧検出信号調整回路５３０に検出信号を発信する。電圧検出信号調整回路５３０は、スイッチングパルスのデューティー比が所定の最大値となっている状態を所定期間内に検出する頻度（又は割合）に応じて出力電圧検出回路５２０の検出信号の電圧を上昇させて、基準電圧Ｖ_Vrefとの差を狭める。   More specifically, in a state where the D / D converter circuit 510 draws too much current from the solar cell 100 and the output voltage decreases, the constant voltage control circuit 720 sets the duty ratio of the switching pulse to a predetermined maximum value. Trying to raise the voltage. On the other hand, the DutyMax detection circuit 550 transmits a detection signal to the voltage detection signal adjustment circuit 530 when detecting that the duty ratio of the switching pulse is a predetermined maximum value. The voltage detection signal adjustment circuit 530 increases the voltage of the detection signal of the output voltage detection circuit 520 according to the frequency (or rate) of detecting the state where the duty ratio of the switching pulse is a predetermined maximum value within a predetermined period. Thus, the difference from the reference voltage V_Vref is narrowed.

なお、定電圧制御回路７２０によるＤ／Ｄコンバータ回路５１０の駆動により太陽電池１００から引き出される電力も低下して、当該電力と太陽電池１００の出力電力とが、図４（ａ）の電力点Ｂで釣り合うことになる。そうすると電力変換装置７００の出力電圧Ｖo及び出力電力Ｐoutは下げ止まる。   Note that the electric power drawn from the solar cell 100 by driving the D / D converter circuit 510 by the constant voltage control circuit 720 also decreases, and the electric power and the output power of the solar cell 100 are the power point B in FIG. Will be balanced. As a result, the output voltage Vo and the output power Pout of the power converter 700 stop decreasing.

基準電圧Ｖ_Vrefと調整後検出信号の電圧との差が狭くなると、定電圧制御回路７２０は、スイッチングパルスのデューティー比を所定の最大値から引き下げる。また、調整後検出信号の調整量は、時定数があるので、すぐには０にならないので、徐々に減少することになる。   When the difference between the reference voltage V_Vref and the voltage of the detection signal after adjustment becomes narrow, the constant voltage control circuit 720 lowers the duty ratio of the switching pulse from a predetermined maximum value. Further, the adjustment amount of the detection signal after adjustment has a time constant, and does not immediately become 0, so it gradually decreases.

このような基本動作に加えて、第４の実施の形態と同様に、電力制限回路７１０は、Ｄ／Ｄコンバータ回路５１０のスイッチに対するスイッチングパルスのデューティー比が所定の最大値になったことをＤｕｔｙＭａｘ検出回路５５０から信号が送られる。すると、このスイッチングパルスを強制的にオフにするための信号を、定電圧制御回路７２０に出力する。定電圧制御回路７２０は、上で述べたような基本動作を実施した上で、電力制限回路７１０からの信号に従って、スイッチングパルスのデューティー比をさらに強制的に引き下げる。これによって、Ｄ／Ｄコンバータ回路５１０の駆動レベルを早期に引き下げることができ、最大電力点の追跡が早期に行われる。   In addition to this basic operation, as in the fourth embodiment, the power limiting circuit 710 indicates that the duty ratio of the switching pulse to the switch of the D / D converter circuit 510 has reached a predetermined maximum value. A signal is sent from the detection circuit 550. Then, a signal for forcibly turning off the switching pulse is output to the constant voltage control circuit 720. The constant voltage control circuit 720 performs the basic operation as described above, and further forcibly reduces the duty ratio of the switching pulse according to the signal from the power limiting circuit 710. As a result, the drive level of the D / D converter circuit 510 can be lowered early, and the maximum power point can be tracked early.

［実施の形態５の実施例］
第５の実施の形態における具体的回路例を図２５に示す。なお、太陽電池１００は第２の実施の形態と同じであり、Ｄ／Ｄコンバータ回路５１０及び出力電圧検出回路５２０は、第３の実施の形態と同じであるので、図示及び説明は省略する。また、電力制限回路７１０は第４の実施の形態の電力制限回路６１０と同じであるので、説明は省略する。[Example of Embodiment 5]
FIG. 25 shows a specific circuit example in the fifth embodiment. The solar cell 100 is the same as that of the second embodiment, and the D / D converter circuit 510 and the output voltage detection circuit 520 are the same as those of the third embodiment, and thus illustration and description thereof are omitted. Further, since the power limiting circuit 710 is the same as the power limiting circuit 610 of the fourth embodiment, description thereof is omitted.

定電圧制御回路７２０は、例えばＰＩＤ制御回路であり、電圧誤差検出回路５４１と、駆動信号発生回路５４２と、電力制限回路７１０と接続される抵抗Ｒ１０１とを含む。電圧誤差検出回路５４１と駆動信号発生回路５４２は、第３の実施の形態と同じであるから、説明を省略する。なお、駆動信号発生回路５４２のオペアンプ５４２１の出力には抵抗Ｒ１０１の一端が接続されており、当該抵抗Ｒ１０１の他端はＤ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のゲート端子に接続される。さらに抵抗Ｒ１０１の他端は、電力制限回路７１０の出力と接続されている。   The constant voltage control circuit 720 is, for example, a PID control circuit, and includes a voltage error detection circuit 541, a drive signal generation circuit 542, and a resistor R101 connected to the power limiting circuit 710. Since the voltage error detection circuit 541 and the drive signal generation circuit 542 are the same as those in the third embodiment, description thereof is omitted. Note that one end of the resistor R101 is connected to the output of the operational amplifier 5421 of the drive signal generation circuit 542, and the other end of the resistor R101 is connected to the gate terminal of the FET (S1) of the D / D converter circuit 510. Furthermore, the other end of the resistor R101 is connected to the output of the power limiting circuit 710.

ＤｕｔｙＭａｘ検出回路５５０ｂは、コンパレータ５５１１と、電圧Ｖref_2を出力する直流電源Ｖref_2とを有する。コンパレータ５５１１の正極側入力端子は、電圧誤差検出回路５４１のオペアンプ５４１１の出力端子に接続されており、コンパレータ５５１１の負極側入力端子は、直流電源Ｖref_2の正極側端子に接続されている。直流電源Ｖref_2の負極側端子は接地されている。コンパレータ５５１１の出力は、電圧検出信号調整回路５３０ｂに接続されている。   The DutyMax detection circuit 550b includes a comparator 5511 and a DC power supply Vref_2 that outputs a voltage Vref_2. The positive input terminal of the comparator 5511 is connected to the output terminal of the operational amplifier 5411 of the voltage error detection circuit 541, and the negative input terminal of the comparator 5511 is connected to the positive terminal of the DC power supply Vref_2. The negative terminal of the DC power supply Vref_2 is grounded. The output of the comparator 5511 is connected to the voltage detection signal adjustment circuit 530b.

ＤｕｔｙＭａｘ検出回路５５０ｂのコンパレータ５５１１は、駆動信号発生回路５４２に対する信号Ａ1_Outと、駆動信号発生回路５４２の出力であるスイッチングパルスのデューティー比が最大となる際に駆動信号発生回路５４２に入力される信号Ａ1_Outの電圧とほぼ同一の電圧を出力する直流電源Ｖref_2とを比較する。そして、信号Ａ1_Outの電圧が電圧Ｖref_2より高くなると、コンパレータ５５１１は、その間にパルス波ＤＭＣ＿Ｏを、電圧検出信号調整回路５３０ｂ及び電力制限回路７１０に出力する。   The comparator 5511 of the DutyMax detection circuit 550b receives the signal A1_Out that is input to the drive signal generation circuit 542 when the duty ratio of the signal A1_Out to the drive signal generation circuit 542 and the switching pulse that is the output of the drive signal generation circuit 542 is maximized. Compared with the DC power supply Vref_2 that outputs substantially the same voltage as the voltage of. When the voltage of the signal A1_Out becomes higher than the voltage Vref_2, the comparator 5511 outputs the pulse wave DMC_O to the voltage detection signal adjustment circuit 530b and the power limiting circuit 710 during that time.

電圧検出信号調整回路５３０ｂは、オペアンプ５３１１及び５３１２と、抵抗Ｒ１０２乃至Ｒ１０９と、トランジスタＴ２と、コンデンサＣ１０１と、電圧Ｖ_Vrefを出力する直流電源Ｖ_Vrefとを有する。   The voltage detection signal adjustment circuit 530b includes operational amplifiers 5311 and 5312, resistors R102 to R109, a transistor T2, a capacitor C101, and a DC power supply V_Vref that outputs a voltage V_Vref.

抵抗Ｒ１０８の一端は、ＤｕｔｙＭａｘ検出回路５５０ｂの出力に接続されており、抵抗Ｒ１０８の他端は、抵抗Ｒ１０９の一端、抵抗Ｒ１０７の一端及びコンデンサＣ１０１の一端が接続されている。抵抗Ｒ１０９の他端及びコンデンサＣ１０１の他端は接地されている。抵抗Ｒ１０７の他端は、トランジスタＴ２のベース端子に接続されている。また、トランジスタＴ２のエミッタ端子は接地されており、コレクタ端子は、抵抗Ｒ１０６の一端に接続されている。   One end of the resistor R108 is connected to the output of the DutyMax detection circuit 550b, and the other end of the resistor R108 is connected to one end of the resistor R109, one end of the resistor R107, and one end of the capacitor C101. The other end of the resistor R109 and the other end of the capacitor C101 are grounded. The other end of the resistor R107 is connected to the base terminal of the transistor T2. The emitter terminal of the transistor T2 is grounded, and the collector terminal is connected to one end of the resistor R106.

さらに、抵抗Ｒ１０２の一端は、出力電圧検出回路５２０の出力に接続されており、抵抗Ｒ１０２の他端は、抵抗Ｒ１０３の一端及びオペアンプ５３１１の負極側入力端子に接続されている。オペアンプ５３１１の正極側入力端子には、直流電源Ｖ_Vrefの正極側端子が接続されており、直流電源Ｖ_Vrefの負極側端子は接地されている。抵抗Ｒ１０３の他端はオペアンプ５３１１の出力端子と抵抗Ｒ１０６の他端と抵抗Ｒ１０４の一端に接続されている。   Furthermore, one end of the resistor R102 is connected to the output of the output voltage detection circuit 520, and the other end of the resistor R102 is connected to one end of the resistor R103 and the negative input terminal of the operational amplifier 5311. The positive input terminal of the operational amplifier 5311 is connected to the positive terminal of the DC power supply V_Vref, and the negative terminal of the DC power supply V_Vref is grounded. The other end of the resistor R103 is connected to the output terminal of the operational amplifier 5311, the other end of the resistor R106, and one end of the resistor R104.

抵抗Ｒ１０４の他端は、抵抗Ｒ１０５の一端とオペアンプ５３１２の負極側入力端子とに接続されている。オペアンプ５３１２の正極側入力端子には、直流電源Ｖ_Vrefの正極側端子が接続されており、直流電源Ｖ_Vrefの負極側端子は接地されている。抵抗Ｒ１０５の他端はオペアンプ５３１２の出力端子と定電圧制御回路７２０の電圧誤差検出回路５４１の入力に接続されている。   The other end of the resistor R104 is connected to one end of the resistor R105 and the negative input terminal of the operational amplifier 5312. The positive input terminal of the operational amplifier 5312 is connected to the positive terminal of the DC power supply V_Vref, and the negative terminal of the DC power supply V_Vref is grounded. The other end of the resistor R105 is connected to the output terminal of the operational amplifier 5312 and the input of the voltage error detection circuit 541 of the constant voltage control circuit 720.

ＤｕｔｙＭａｘ検出回路５５０ｂの出力ＤＭＣ＿Ｏがオンになると、コンデンサＣ１０１に電荷が貯まる。ＤＭＣ＿Ｏがオンになる頻度及び期間が長くなると、コンデンサＣ１０１に電荷が貯まって行き、トランジスタＴ２のベース端子に印加される電圧も上昇する。そうすると、トランジスタＴ２がオンになるので、オペアンプ５３１１の出力電圧Ｖof2を引き下げるように作用する。   When the output DMC_O of the DutyMax detection circuit 550b is turned on, charges are stored in the capacitor C101. When the frequency and period when DMC_O is turned on become longer, charges are stored in the capacitor C101, and the voltage applied to the base terminal of the transistor T2 also increases. Then, the transistor T2 is turned on, so that the output voltage Vof2 of the operational amplifier 5311 is lowered.

なお、オペアンプ５３１１では、出力電圧検出回路５２０の出力Ｖo_fbを反転させているので、トランジスタＴ２がオンになると、さらにオペアンプ５３１１の出力Ｖof2の電圧を引き下げるように作用する。その上で、オペアンプ５３１２は、再度出力Ｖof2を反転させて、出力Ｖof3を電圧検出信号調整回路５３０ｂの出力として電圧誤差検出回路５４１に出力する。より具体的には、Ｖof2が引き下げられていると、Ｖof3は引き上げられることになり、あたかも出力電圧検出回路５２０の出力Ｖo_fbが高くなったように、定電圧制御回路７２０の電圧誤差検出回路５４１には見える。   Note that since the operational amplifier 5311 inverts the output Vo_fb of the output voltage detection circuit 520, when the transistor T2 is turned on, the voltage of the output Vof2 of the operational amplifier 5311 is further lowered. Then, the operational amplifier 5312 inverts the output Vof2 again, and outputs the output Vof3 to the voltage error detection circuit 541 as the output of the voltage detection signal adjustment circuit 530b. More specifically, when Vof2 is lowered, Vof3 is raised, and the voltage error detection circuit 541 of the constant voltage control circuit 720 has a voltage error detection circuit 541 as if the output Vo_fb of the output voltage detection circuit 520 is increased. Is visible.

さらに、本実施例では、電力制限回路７１０も設けられているので、ＤｕｔｙＭａｘ検出回路５５０ｂの出力ＤＭＣ＿Ｏがオンになると、ＦＥＴ（Ｓ８１）もオンになって、その間、駆動信号発生回路５４２の出力であるスイッチングパルスをローに押下げる。このようにすることによって、スイッチングパルスのデューティー比が下げられるようになるので、Ｄ／Ｄコンバータ回路５１０の駆動レベルを早期に引き下げて、最大電力点の追跡を高速に行うことができる。   Furthermore, since the power limiting circuit 710 is also provided in the present embodiment, when the output DMC_O of the DutyMax detection circuit 550b is turned on, the FET (S81) is also turned on, and during that time, the output of the drive signal generation circuit 542 is Push a switching pulse low. By doing so, since the duty ratio of the switching pulse can be lowered, the drive level of the D / D converter circuit 510 can be lowered early, and the maximum power point can be traced at high speed.

次に、図２６を用いて、図２５で示した回路の動作の主要部分を説明する。なお、ＤｕｔｙＭａｘ検出回路５５０ｂのコンパレータ５５１１がオンにならない場面での動作は、図１３と全く同じになるのでここでは説明を省略する。   Next, main parts of the operation of the circuit shown in FIG. 25 will be described with reference to FIG. Note that the operation when the comparator 5511 of the DutyMax detection circuit 550b is not turned on is exactly the same as in FIG.

次に、図２６（ａ）乃至（ｉ）を用いて、Ｄ／Ｄコンバータ回路５１０の出力Ｖoが減少し始めた場合の動作について説明する。なお、図２６（ａ）乃至（ｉ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。   Next, the operation when the output Vo of the D / D converter circuit 510 starts to decrease will be described with reference to FIGS. 26 (a) to (i) are drawn so as to emphasize the features of the present embodiment, there are some differences from the actual ones.

上で説明し且つ図２６（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか最大電力点を超えてＤ／Ｄコンバータ回路５１０が電力を引き出そうとする。そうすると、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスのデューティー比は最大となる。一方、Ｄ／Ｄコンバータ回路５１０の出力Ｖoは低下してしまう。図２６（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路５２０の出力Ｖo_fbも低下する。   As described above and shown in FIGS. 26 (a) and 26 (b), the power supply from the solar cell 100 decreases or exceeds the maximum power point, and the D / D converter circuit 510 tries to extract power. Then, the duty ratio of the switching pulse with respect to the gate terminal of the FET (S1) of the D / D converter circuit 510 is maximized. On the other hand, the output Vo of the D / D converter circuit 510 is lowered. As shown in FIG. 26C, when the output Vo decreases, the output Vo_fb of the output voltage detection circuit 520 also decreases.

一方、電圧誤差検出回路５４１は、固定のＶ_Vrefとの差を反転させるため、出力電圧検出回路５２０の出力Ｖo_fbが低下し且つＶof2に対する調整が行われない場合には、電圧誤差検出回路５４１の出力Ａ1_Outは反対に上昇することになる。そうすると、図２６（ｄ）に示すように、ＦＥＴ（Ｓ１）に対するスイッチングの周期の中で、電圧誤差検出回路５４１の出力Ａ1_Outの電圧が、徐々にスイッチングパルスのデューティー比の最大値に相当する電圧Ｖref_2を上回る期間が長くなる。また、図２６（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路５５０ｂのコンパレータ５５１１の出力ＤＭＣ＿Ｏがオンになる期間が徐々に長くなる。すなわち、スイッチングパルスのデューティー比が最大になる頻度（又は割合）が過去の所定期間内において高くなると、トランジスタＴ２がオンとなる頻度及び期間が長くなり、図２６（ｆ）に実線で示すように電圧検出信号調整回路５３０ｂのオペアンプ５３１１の出力電圧Ｖof2が引き下げられる。点線は調整が行われなかった場合のカーブを表す。そうすると、電圧検出信号調整回路５３０ｂの出力Ｖof3は、反対に上昇することになる。   On the other hand, the voltage error detection circuit 541 inverts the difference from the fixed V_Vref. Therefore, when the output Vo_fb of the output voltage detection circuit 520 decreases and the adjustment of Vof2 is not performed, the output of the voltage error detection circuit 541 A1_Out will rise on the contrary. Then, as shown in FIG. 26 (d), the voltage of the output A1_Out of the voltage error detection circuit 541 gradually corresponds to the maximum value of the duty ratio of the switching pulse in the switching period for the FET (S1). The period exceeding Vref_2 becomes longer. Further, as shown in FIG. 26 (e), the period during which the output DMC_O of the comparator 5511 of the DutyMax detection circuit 550b is turned on gradually increases. That is, when the frequency (or rate) at which the duty ratio of the switching pulse is maximized in the past predetermined period, the frequency and period during which the transistor T2 is turned on become longer, as shown by the solid line in FIG. The output voltage Vof2 of the operational amplifier 5311 of the voltage detection signal adjustment circuit 530b is lowered. The dotted line represents the curve when no adjustment is made. As a result, the output Vof3 of the voltage detection signal adjustment circuit 530b rises in the opposite direction.

一方、基準電圧Ｖ_Vrefは固定であるから、電圧誤差検出回路５４１に入力される２つの信号の電位差が狭められることになる。そうすると、図２６（ｈ）に示すように、電圧検出信号調整回路５３０ｂの出力Ｖof3が引き上げられた後、出力Ｖof3の電圧と基準電圧Ｖ_Vrefとの差が小さくなるので、電圧誤差検出回路５４１のオペアンプ５４１１の出力Ａ1_Out（ここでは補正後Ａ1_Out）も、徐々に下がってゆく。   On the other hand, since the reference voltage V_Vref is fixed, the potential difference between the two signals input to the voltage error detection circuit 541 is narrowed. Then, as shown in FIG. 26 (h), after the output Vof3 of the voltage detection signal adjustment circuit 530b is raised, the difference between the voltage of the output Vof3 and the reference voltage V_Vref becomes small, so that the operational amplifier of the voltage error detection circuit 541 The output A1_Out of 5411 (here, A1_Out after correction) also gradually decreases.

そうすると、図２６（ｈ）に示すように、駆動信号発生回路５４２のコンパレータ５４２１の負極側入力端子の三角波信号ＶＴＷ＿１の電圧より下がる期間が長くなる。そうすると、図２６（ｉ）に複数の時間軸の点線の幅で示すように、スイッチングパルスのオンの幅が短くなる。すなわち、定電圧制御回路７２０からすると、デューティー比を高くして、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のオンの期間を長くして、より多くの電力を太陽電池１００から引き出そうとして動作した結果、あたかもこの動作に効果があったようにみえる。従って、電圧検出信号調整回路５３０ｂの出力Ｖof3の電圧と基準電圧Ｖ_Vrefとの差が小さくなったので、デューティー比を低くしたということである。   Then, as shown in FIG. 26 (h), the period during which the voltage falls below the voltage of the triangular wave signal VTW_1 at the negative input terminal of the comparator 5421 of the drive signal generation circuit 542 becomes longer. Then, as shown by the widths of the dotted lines on the plurality of time axes in FIG. 26 (i), the ON width of the switching pulse is shortened. That is, from the constant voltage control circuit 720, the duty ratio is increased, the ON period of the FET (S1) of the D / D converter circuit 510 is lengthened, and operation is performed to draw more power from the solar cell 100. As a result, it seems as if this operation was effective. Accordingly, since the difference between the voltage of the output Vof3 of the voltage detection signal adjustment circuit 530b and the reference voltage V_Vref is reduced, the duty ratio is reduced.

さらに、本実施例では、図２６（ｇ）に示すように、ＤｕｔｙＭａｘ検出回路５５０ｂの出力ＤＭＣ＿Ｏがオンになると、電力制限回路７１０の出力は０になる。すなわち、Ｄ／Ｄコンバータ回路５１０のスイッチに対するスイッチングパルスを強制的にオフにするように作用するので、図２６（ｉ）に実線で示すように、パルス幅がさらに狭くなる。このようにして、Ｄ／Ｄコンバータ回路５１０による駆動レベルを早期に引き下げることで、最大電力点の追跡を高速に行うことができるようになる。   Furthermore, in this embodiment, as shown in FIG. 26G, when the output DMC_O of the DutyMax detection circuit 550b is turned on, the output of the power limiting circuit 710 becomes zero. That is, since the switching pulse for the switch of the D / D converter circuit 510 is forcibly turned off, the pulse width is further narrowed as shown by a solid line in FIG. Thus, the maximum power point can be tracked at high speed by lowering the drive level by the D / D converter circuit 510 at an early stage.

これによって上で述べたように太陽電池１００から引き出す電力が引き下げられるので、Ｄ／Ｄコンバータ回路５１０の出力Ｖoが上昇するようになる。その後、太陽電池１００からＤ／Ｄコンバータ回路５１０が電力を引き出すように動作すれば、図２６（ｂ）に示すように電圧Ｖoが下がるようになるので、上で述べたような動作を繰り返すようになる。すなわち、最大電力点を追跡していることになる。   As a result, the power drawn from the solar cell 100 is reduced as described above, and the output Vo of the D / D converter circuit 510 is increased. Thereafter, if the D / D converter circuit 510 operates so as to draw power from the solar cell 100, the voltage Vo decreases as shown in FIG. 26B. Therefore, the operation described above is repeated. become. That is, the maximum power point is tracked.

このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。   In this way, the maximum power point tracking can be performed with only an inexpensive element without using an expensive processor or the like.

［実施の形態６］
上で述べたような実施の形態に係る電力変換装置は、例えば図２７のように用いることが好ましい。図２７の例では、５つの太陽電池の各々に、電力変換装置を接続する。そして、全ての電力変換装置の全ての出力は、コンデンサ１００１と、負荷蓄電池１００３と、ＤＣ／ＡＣインバータ回路やＤＣ／ＤＣコンバータ回路などの様々な負荷に接続される。[Embodiment 6]
The power conversion device according to the embodiment as described above is preferably used as shown in FIG. 27, for example. In the example of FIG. 27, a power converter is connected to each of five solar cells. All outputs of all power converters are connected to a capacitor 1001, a load storage battery 1003, and various loads such as a DC / AC inverter circuit and a DC / DC converter circuit.

１つの大きな太陽電池に対して１つの電力変換装置を接続するような構成では、当該太陽電池の一部分だけ影などにより出力が低下した場合、当該太陽電池の出力電力カーブが複雑になるため、最大電力点の追跡が難しくなる。しかし、図２７に示すように、太陽電池をある程度の大きさに分割して、各太陽電池に電力変換装置を接続して、各々で最大電力点を追跡するようにすれば、一部の太陽電池の出力電力が低下したりしても、その太陽電池に合わせて担当の電力変換装置が出力電力を引き下げるように動作する。すなわち、全体としても最大電力点に追従することが容易になり、全体として効率の良いシステムが得られるようになる。   In a configuration in which one power conversion device is connected to one large solar cell, the output power curve of the solar cell becomes complicated when the output decreases due to a shadow or the like in only a part of the solar cell. Power point tracking becomes difficult. However, as shown in FIG. 27, if a solar cell is divided into a certain size, a power conversion device is connected to each solar cell, and the maximum power point is tracked in each solar cell, a part of the solar cell Even if the output power of the battery decreases, the power converter in charge operates to reduce the output power in accordance with the solar battery. That is, it becomes easy to follow the maximum power point as a whole, and an efficient system as a whole can be obtained.

さらに、図２８に示すように、各電力変換装置の出力にダイオードのカソードを接続し、全てのダイオードの全てのアノードを接続することによって、システムの電力変換装置の出力をダイオードＯＲ回路で接続するようにしても良い。   Furthermore, as shown in FIG. 28, the output of each power converter is connected to the cathode of a diode, and all the anodes of all the diodes are connected to connect the output of the power converter of the system with a diode OR circuit. You may do it.

［実施の形態７］
また、上で述べたような実施の形態に係る電力変換装置（蓄電池充電電流検出回路を用いない電力変換装置）は、例えば図２９のように用いることができる。図２９の例では、５つの太陽電池の各々に、電力変換装置を接続する。すなわち、コンデンサ２００１及び負荷蓄電池２００３などに接続されている電力変換装置＿１を最上位として、負極側端子が接地されている電力変換装置＿５を最下位とした時、最上位及び最下位の電力変換装置を除く電力変換装置の正極側出力を上位の電力変換装置の負極側出力に接続し、電力変換装置の負極側出力を下位の電力変換装置の正極側出力に接続する。なお、最上位の電力変換装置の正極側出力をコンデンサ２００１等に接続し、最下位の電力変換装置の負極側出力を接地する。[Embodiment 7]
Moreover, the power converter device (power converter device which does not use a storage battery charging current detection circuit) which concerns on embodiment as described above can be used like FIG. In the example of FIG. 29, a power converter is connected to each of five solar cells. That is, when the power conversion device_1 connected to the capacitor 2001 and the load storage battery 2003 is the highest and the power conversion device_5 whose negative terminal is grounded is the lowest, the highest and lowest power conversions The positive output of the power converter except the device is connected to the negative output of the upper power converter, and the negative output of the power converter is connected to the positive output of the lower power converter. The positive output of the uppermost power converter is connected to the capacitor 2001 and the negative output of the lowermost power converter is grounded.

さらに、図３０に示すように、図２９に示した回路の各電力変換装置の負極側端子にダイオードのアノードを接続し、正極側端子にカソードを接続するような構成を採用するようにしても良い。   Further, as shown in FIG. 30, a configuration may be adopted in which the anode of the diode is connected to the negative terminal of each power conversion device of the circuit shown in FIG. 29 and the cathode is connected to the positive terminal. good.

上では太陽電池と電力変換装置の組み合わせを５つ利用する例を示したが、個数は５に限定されるものではない。 Although the example which uses five combinations of a solar cell and a power converter device was shown above, the number is not limited to five.

当然ながら太陽電池は一例であり、風力発電機など他の自然エネルギーからの発電機にも適用できる。さらに、風力発電機や太陽電池などを複合的に用いるシステムにおいても、図２７に示すように接続することができる。 Naturally, the solar cell is an example, and can be applied to a generator from other natural energy such as a wind power generator. Furthermore, even in a system that uses a wind power generator, a solar battery, or the like in combination, connection can be made as shown in FIG.

以上本発明の実施の形態を説明したが、各実施の形態における回路例は、他の実施の形態において置換して用いることができる場合もある。例えば、第５の実施の形態の実施例におけるＤｕｔｙＭａｘ検出回路５５０ｂ及び電圧検出信号調整回路５３０ｂは、電圧検出信号調整回路を用いる他の実施の形態において採用するようにしても良い。   Although the embodiments of the present invention have been described above, the circuit examples in each embodiment may be used by being replaced in other embodiments. For example, the DutyMax detection circuit 550b and the voltage detection signal adjustment circuit 530b in the example of the fifth embodiment may be adopted in other embodiments using the voltage detection signal adjustment circuit.

また第４の実施の形態の実施例２を第５の実施の形態に適用しても良い。   Also, Example 2 of the fourth embodiment may be applied to the fifth embodiment.

さらに、示した回路例は一例であって、同様の機能を実現する他の回路例を採用することもできる。   Furthermore, the circuit example shown is an example, and other circuit examples that realize the same function can be adopted.

Claims (8)

最大電力点を有する直流電源からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路と、
前記Ｄ／Ｄコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、
前記電圧検出回路の出力信号の電圧と基準となる比較電圧との差に応じて、前記Ｄ／Ｄコンバータ回路を制御する定電圧制御回路と、
前記定電圧制御回路による制御にも拘わらず前記電圧検出回路の出力信号の電圧が低下すると、前記電圧検出回路の出力信号の電圧と前記基準となる比較電圧との電位差を強制的に狭める調整回路と、
を有する電力変換装置。A D / D converter circuit for DC / DC converting an output voltage from a DC power supply having a maximum power point;
A voltage detection circuit that outputs an output signal of a voltage corresponding to the output voltage of the D / D converter circuit;
A constant voltage control circuit that controls the D / D converter circuit according to a difference between a voltage of an output signal of the voltage detection circuit and a reference comparison voltage;
Adjustment circuit for forcibly narrowing the potential difference between the voltage of the output signal of the voltage detection circuit and the reference comparison voltage when the voltage of the output signal of the voltage detection circuit decreases despite the control by the constant voltage control circuit When,
A power conversion device. 前記調整回路が、
前記Ｄ／Ｄコンバータ回路に含まれるスイッチのスイッチングを制御する信号のデューティー比が所定の最大値となる状態を検出する第１の検出回路と、
前記第１の検出回路から所定期間内に検出信号が出力される頻度又は割合に従って前記電圧検出回路の出力信号の電圧又は前記基準となる比較電圧を変化させる電圧調整回路と、
を有する請求項１に記載の電力変換装置。The adjustment circuit is
A first detection circuit for detecting a state in which a duty ratio of a signal for controlling switching of a switch included in the D / D converter circuit is a predetermined maximum value;
A voltage adjustment circuit that changes the voltage of the output signal of the voltage detection circuit or the reference comparison voltage according to the frequency or rate at which the detection signal is output within a predetermined period from the first detection circuit;
The power conversion device according to claim 1, comprising: 前記電圧調整回路が、
前記第１の検出回路から検出信号が所定期間内に出力される頻度又は割合に応じた期間、放電回路からの放電に切り換える回路
を含む請求項２に記載の電力変換装置。The voltage regulator circuit is
The power conversion device according to claim 2, further comprising: a circuit that switches to discharge from the discharge circuit for a period according to a frequency or ratio of detection signals output from the first detection circuit within a predetermined period. 前記電圧調整回路が、
前記電圧検出回路の出力信号の極性を反転させる第１の反転回路と、
前記第１の反転回路の出力信号の電圧を、前記第１の検出回路から検出信号が所定期間内に出力される頻度又は割合に従って引き下げる反転信号調整回路と、
前記反転信号調整回路によって電圧が引き下げられた前記第１の反転回路の出力信号の極性を反転させる第２の反転回路と、
を有する請求項２に記載の電力変換装置。The voltage regulator circuit is
A first inversion circuit for inverting the polarity of the output signal of the voltage detection circuit;
An inversion signal adjustment circuit that lowers the voltage of the output signal of the first inversion circuit according to the frequency or rate at which the detection signal is output from the first detection circuit within a predetermined period;
A second inverting circuit for inverting the polarity of the output signal of the first inverting circuit whose voltage has been lowered by the inverting signal adjustment circuit;
The power conversion device according to claim 2, comprising: 前記調整回路が、
前記第１の検出回路から検出信号が出力されると、前記Ｄ／Ｄコンバータ回路に含まれるスイッチのスイッチングを制御して供給される電力を出力制限させる制限回路
をさらに含む請求項２に記載の電力変換装置。The adjustment circuit is
3. The limiting circuit according to claim 2, further comprising: a limiting circuit that controls switching of a switch included in the D / D converter circuit to limit output of power when a detection signal is output from the first detection circuit. Power conversion device. 前記定電圧制御回路が、
前記電圧検出回路の出力信号の電圧と基準となる比較電圧との差に応じた誤差電圧と、所定の三角波信号とを比較して、前記誤差電圧が前記三角波信号の電圧を上回る期間、前記Ｄ／Ｄコンバータ回路に含まれるスイッチをオンにする信号を生成する回路を含み、
前記調整回路が、
前記第１の検出回路から所定期間内に検出信号が出力される頻度又は割合に従って前記誤差電圧を引き下げる制限回路
をさらに含む請求項２に記載の電力変換装置。The constant voltage control circuit is
An error voltage corresponding to the difference between the voltage of the output signal of the voltage detection circuit and a reference comparison voltage is compared with a predetermined triangular wave signal, and the period in which the error voltage exceeds the voltage of the triangular wave signal, the D A circuit for generating a signal for turning on a switch included in the / D converter circuit,
The adjustment circuit is
The power converter according to claim 2, further comprising: a limiting circuit that reduces the error voltage according to a frequency or a rate at which a detection signal is output from the first detection circuit within a predetermined period. 前記調整回路が、
前記電圧検出回路の出力信号の電圧又は前記基準となる比較電圧の強制的な変更後、当該変更量を漸減させる
請求項１に記載の電力変換装置。The adjustment circuit is
The power conversion device according to claim 1, wherein after the forcible change of the voltage of the output signal of the voltage detection circuit or the reference comparison voltage, the change amount is gradually reduced. 請求項１に記載の複数の電力変換装置と、
複数の直流電源とを有し、
前記複数の直流電源に含まれる一つの直流電源と前記複数の電力変換装置に含まれる一つの電力変換装置とが１対１で接続されており、前記複数の電力変換装置の出力が接続されている
電力システム。A plurality of power converters according to claim 1;
A plurality of DC power supplies,
One DC power source included in the plurality of DC power sources and one power converter included in the plurality of power converters are connected in a one-to-one relationship, and outputs of the plurality of power converters are connected. Is the power system.
JP2012511631A 2010-04-20 2011-04-14 Power converter Expired - Fee Related JP5427949B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012511631A JP5427949B2 (en) 2010-04-20 2011-04-14 Power converter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010096863 2010-04-20
JP2010096863 2010-04-20
PCT/JP2011/059310 WO2011132598A1 (en) 2010-04-20 2011-04-14 Power conversion device
JP2012511631A JP5427949B2 (en) 2010-04-20 2011-04-14 Power converter

Publications (2)

Publication Number Publication Date
JPWO2011132598A1 JPWO2011132598A1 (en) 2013-07-18
JP5427949B2 true JP5427949B2 (en) 2014-02-26

Family

ID=44834119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012511631A Expired - Fee Related JP5427949B2 (en) 2010-04-20 2011-04-14 Power converter

Country Status (2)

Country Link
JP (1) JP5427949B2 (en)
WO (1) WO2011132598A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111122957B (en) * 2019-12-26 2022-08-09 上海三菱电机·上菱空调机电器有限公司 Overvoltage detection circuit, overvoltage detection method, inverter, and air conditioner

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259152A (en) * 1993-03-09 1994-09-16 Sanyo Electric Co Ltd Solar battery power supply and its control method
JPH0844445A (en) * 1994-07-29 1996-02-16 Sanyo Electric Co Ltd Method and device for tracking and controlling maximum power point of solar battery
JPH1091259A (en) * 1996-09-10 1998-04-10 Daikin Ind Ltd Output power control method for solar battery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259152A (en) * 1993-03-09 1994-09-16 Sanyo Electric Co Ltd Solar battery power supply and its control method
JPH0844445A (en) * 1994-07-29 1996-02-16 Sanyo Electric Co Ltd Method and device for tracking and controlling maximum power point of solar battery
JPH1091259A (en) * 1996-09-10 1998-04-10 Daikin Ind Ltd Output power control method for solar battery

Also Published As

Publication number Publication date
WO2011132598A1 (en) 2011-10-27
JPWO2011132598A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
US10250135B2 (en) Fast response control circuit and control method thereof
US8253403B2 (en) Converting circuit and controller for controlling the same
KR100595447B1 (en) Dc-dc converter and method of controlling the same
US9595869B2 (en) Multi-level switching regulator circuits and methods with finite state machine control
US7746926B2 (en) Pulse width modulation regulator system with automatically switching pulse skipping mode
TWI422127B (en) Control circuit and method for a buck-boost power converter
US8305055B2 (en) Non-inverting buck boost voltage converter
US20130193941A1 (en) Bypass Control in a DC-to-DC Converter
US11532985B2 (en) Switching circuits having multiple operating modes and associated methods
EP2450770A2 (en) Discontinuous conduction current mode maximum power limitation photovoltaic converter
JP5456887B2 (en) Power converter
WO2007130533A2 (en) Method and apparatus for improving light load efficiency in switching power supplies
US20170071043A1 (en) Led drive method and led drive device
JP2003333836A (en) Dc-dc converter
US11031786B2 (en) Power convertor, power generation system, and power generation control method
JP2007221958A (en) Charging device for capacitor storage power supply
JP5427949B2 (en) Power converter
US11081961B2 (en) Power convertor, power generation system, and power generation control method
TWI482403B (en) Dc-dc converter operating in pulse width modulation mode or pulse-skipping mode and switching method thereof
JP5369234B2 (en) Power converter
JP2012008913A (en) Power converter
JP7162849B2 (en) Solar output optimizer circuit
JP2012022480A (en) Power converter
US10771002B2 (en) Device for stabilizing direct current (DC) distribution system
JP5579036B2 (en) DC / DC power converter

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees