JP5424611B2 - Inverter generator - Google Patents
Inverter generator Download PDFInfo
- Publication number
- JP5424611B2 JP5424611B2 JP2008276314A JP2008276314A JP5424611B2 JP 5424611 B2 JP5424611 B2 JP 5424611B2 JP 2008276314 A JP2008276314 A JP 2008276314A JP 2008276314 A JP2008276314 A JP 2008276314A JP 5424611 B2 JP5424611 B2 JP 5424611B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- unit
- output
- voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P9/00—Arrangements for controlling electric generators for the purpose of obtaining a desired output
- H02P9/48—Arrangements for obtaining a constant output value at varying speed of the generator, e.g. on vehicle
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P2101/00—Special adaptation of control arrangements for generators
- H02P2101/45—Special adaptation of control arrangements for generators for motor vehicles, e.g. car alternators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P2207/00—Indexing scheme relating to controlling arrangements characterised by the type of motor
- H02P2207/07—Doubly fed machines receiving two supplies both on the stator only wherein the power supply is fed to different sets of stator windings or to rotor and stator windings
- H02P2207/076—Doubly fed machines receiving two supplies both on the stator only wherein the power supply is fed to different sets of stator windings or to rotor and stator windings wherein both supplies are made via converters: especially doubly-fed induction machines; e.g. for starting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Eletrric Generators (AREA)
Description
本発明は、エンジン駆動の発電機にインバータ部を接続して、当該インバータ部に接続される平滑フィルタの出力を直列に接続して、いわゆる単相3線式の給電を行うインバータ発電機に関する。 The present invention relates to an inverter generator in which an inverter unit is connected to an engine-driven generator and an output of a smoothing filter connected to the inverter unit is connected in series to perform so-called single-phase three-wire power feeding.
従来から、エンジン駆動の発電機にインバータ部を接続して、所定の周波数の下での所定の交流電圧を給電することが行われている。そして、更に、複数台のインバータ部の出力並列に接続して、負荷に供給することが行われている。 2. Description of the Related Art Conventionally, an inverter unit is connected to an engine-driven generator to supply a predetermined AC voltage under a predetermined frequency. Further, it is connected to the output parallel of a plurality of inverter units and supplied to the load.
このようにインバータ部を並列に接続した場合には、例えば2台のインバータ部の出力電圧を等しく制御するようにしている。なお、この場合、2台のインバータ部の出力周波数にズレがあると、2台のインバータ部の間で分担する有効電力に差が生じることとなる。また、出力電圧にズレが生じると、無効電力がインバータ部間で環流することが生じる。 In this way, when the inverter units are connected in parallel, for example, the output voltages of two inverter units are controlled equally. In this case, if there is a deviation in the output frequency of the two inverter units, a difference occurs in the effective power shared between the two inverter units. Further, when a deviation occurs in the output voltage, reactive power may circulate between the inverter units.
一方、前記の制御において、例えばワンチップマイコンを用いて制御する構成が採用されており、この場合、インバータ部の出力電圧又は目標波形信号に対応する正弦波交流電圧の位相に同期させるようにして、例えば1周期の間に128回の割込みを生じさせ、当該割込みに対応させて、インバータ部から出力される出力電流の瞬時値やインバータ部の入力端の直流電圧などを計測しかつ、累算して、前記の有効電力や無効電力を演算するようにされる。また、当該割込み対応させて、出力周波数(位相)を制御したり、エンジンの回転数を制御したり、複数のインバータ部相互間での情報の交換を行ったりするようにされる(特許文献1参照)。 On the other hand, in the above control, for example, a configuration that uses a one-chip microcomputer is adopted. In this case, the output voltage of the inverter unit or the phase of the sine wave AC voltage corresponding to the target waveform signal is synchronized. For example, 128 interrupts are generated in one cycle, and the instantaneous value of the output current output from the inverter unit or the DC voltage at the input terminal of the inverter unit is measured and accumulated in response to the interrupt. Then, the active power and reactive power are calculated. Further, in response to the interrupt, the output frequency (phase) is controlled, the engine speed is controlled, and information is exchanged between a plurality of inverter units (Patent Document 1). reference).
従来の場合、前述の如く、インバータ部を並列に運転することが考慮されて、当該運転に見合う制御を行うようにしていたが、最近、例えば2台のインバータ部の出力を直列に接続して、いわゆる単相3線式の給電を行うことが考慮されるようになった。 In the conventional case, as described above, considering that the inverter units are operated in parallel, the control corresponding to the operation has been performed, but recently, for example, the outputs of two inverter units are connected in series. In other words, the so-called single-phase three-wire power supply has been considered.
このような場合、例えば2台のインバータ部のいずれか一方のインバータ部にのみ大きい負荷が接続されることが生じるなど、インバータ部の負荷がアンバランスになることがある。また、夫々のインバータ部に接続される負荷の一方が誘導性負荷であって他方が容量性負荷であったりすることも生じる。このような負荷の性質に対応して、出力電圧−出力電流特性は異なるものとなるが、それにも拘らず出力電圧−出力電流特性をフラットにするようにすることが望まれる。 In such a case, the load of the inverter unit may become unbalanced, for example, a large load may be connected only to one of the two inverter units. In addition, one of the loads connected to each inverter unit may be an inductive load and the other may be a capacitive load. Corresponding to the nature of the load, the output voltage-output current characteristic varies, but it is nevertheless desirable to make the output voltage-output current characteristic flat.
また、一般的に言って、給電線に接続される負荷が小さい場合には、エンジンの回転数を小に保って騒音の発生を抑えるなどの配慮が行われるが、例えば電動機が負荷として接続されて起動されるような場合に、大きい起動電流が流れる形となって、本来ならばその起動に伴ってエンジンの回転を増大させるべきなのに、エンジンの回転数の増大が遅くなってしまうことなどもある。 Generally speaking, when the load connected to the power supply line is small, consideration is given to keeping the engine speed small and suppressing noise generation. For example, an electric motor is connected as a load. In the case where the engine is started, a large starting current flows, and if the engine speed should be increased with the start-up, the increase in the engine speed will slow down. is there.
本発明は、このようなインバータ部を接続した場合においても、ワンチップマイコンを用いて、例えば2台のインバータ部を所望する態様で運転するようにすることを目的としている。 An object of the present invention is to operate, for example, two inverter units in a desired manner using a one-chip microcomputer even when such inverter units are connected.
そして本発明は、特に、インバータ部の出力電圧に対する制御を効率良く行うことを目的としている。 In particular, an object of the present invention is to efficiently control the output voltage of the inverter unit.
本発明は、インバータ発電機に関し、制御回路(ワンチップマイコン)内で生成する目標波形信号に対応する正弦交流電圧自体の、特に振幅を、インバータ部からの有効電力と無効電力との変化に対応して、可変にし、インバータ部の出力電圧を制御するようにしている。即ち、
振幅=(A+k1 P−k2 Q)
とするように可変にしている。
The present invention relates to an inverter generator, and particularly the amplitude of a sine AC voltage corresponding to a target waveform signal generated in a control circuit (one-chip microcomputer) corresponds to a change between active power and reactive power from an inverter unit. Thus, the output voltage of the inverter unit is controlled by making it variable. That is,
Amplitude = (A + k 1 P−k 2 Q)
To make it variable.
また、直列に接続されている例えば2台のインバータ部の間で位相合わせを、運転の間に徐々に合わせていくようにしている。 In addition, for example, phase matching between two inverter units connected in series is gradually adjusted during operation.
更に、この種のインバータ発電機においては、出力電力が小さい場合にはエンジンの回転数を低下させておいて騒音の発生を抑えるようにしているが、このような低騒音の運転状態の下で、電動機が起動された場合などにおいて、エンジンの回転数の早期の増大をうながすようにしている。 Furthermore, in this type of inverter generator, when the output power is small, the engine speed is reduced to suppress the generation of noise, but under such low noise operating conditions, When the electric motor is started, the engine speed is increased at an early stage.
あわせて、負荷電流が急増したような場合において、使用している永久磁石型多極発電機の出力がピーク値を超えて低下するようになることを防止するようにしている。 At the same time, when the load current increases rapidly, the output of the permanent magnet type multi-pole generator used is prevented from decreasing beyond the peak value.
更にまた、インバータ部を構成するFETに対する過熱防止手段を備えているが、周囲温度が大きくなるにつれて、許容温度リミットを下げたり、過電流状態判定のタイムアップ時間を短くしたりするようにしている。 Furthermore, overheat prevention means is provided for the FET constituting the inverter unit, but as the ambient temperature increases, the allowable temperature limit is lowered or the time-up time for overcurrent state determination is shortened. .
本発明によれば、
(i)負荷電流の大きさの変化や、誘導性と容量性との負荷の性質の差に対しても、インバータ部の出力電圧の変動を極力抑止することができ、
(ii)2台のインバータ部の出力電圧の位相の差に徐々に合わせることができ、
(iii)低騒音の運転状態の下での急激な負荷電流の増大に対してエンジンの回転数を早期に増大し得ることができ、
(iv)負荷電流の急増時に、永久磁石型発電機の出力がピーク値を超えて低下してしまうことを防止することができ、
(v)インバータ部を構成するFETに対する温度保護を、周囲温度に対応して変化できるようにして、低い周囲温度の下で、従来よりもより大きい負荷電流を供給することが可能になる。
According to the present invention,
(I) It is possible to suppress fluctuations in the output voltage of the inverter as much as possible even with respect to changes in the magnitude of the load current and the difference in load characteristics between inductive and capacitive,
(Ii) It can be gradually adjusted to the phase difference between the output voltages of the two inverter units,
(Iii) The engine speed can be increased early against a sudden increase in load current under low noise operating conditions,
(Iv) When the load current suddenly increases, it is possible to prevent the output of the permanent magnet generator from decreasing beyond the peak value;
(V) The temperature protection for the FET constituting the inverter unit can be changed in accordance with the ambient temperature, so that a load current larger than that in the conventional case can be supplied under a low ambient temperature.
図1は本発明の一実施例構成を示す。 FIG. 1 shows an embodiment of the present invention.
図中の番号100はインバータユニット、200は永久磁石型多極発電機(Parmanent Magnet Alternator-PMA)、300はエンジン、500はインバータ制御用電源、550はパワーモードスイッチであって運転モードを指示するものを表している。
101はインバータ部、102はインバータモジュール、103は整流回路部、104はインバータ回路部(Hブリッジ)、105は電解コンデンサ部、106は内部電圧センサであって後述するDCリンク電圧検出回路を構成するもの、107は温度センサ、108は電流センサ、109は平滑フィルタ部、110は制御回路であってワンチップマイコンで構成されるもの、111は通信線であって制御回路110Aと110Bとの間での情報を送受するもの、150はインバータ制御電源、160は回転指令アダプタであってエンジン(又は発電機)の回転を指示するものを表している。
101 is an inverter unit, 102 is an inverter module, 103 is a rectifier circuit unit, 104 is an inverter circuit unit (H-bridge), 105 is an electrolytic capacitor unit, and 106 is an internal voltage sensor, which constitutes a DC link voltage detection circuit described later. , 107 is a temperature sensor, 108 is a current sensor, 109 is a smoothing filter unit, 110 is a control circuit composed of a one-chip microcomputer, 111 is a communication line between the
また、301はエンジン制御ユニット(ECU)を表している。なお、図示の永久磁石型多極発電機200は、永久磁石界磁のものであって、図示の場合には図では明瞭ではないが、発電巻線として2組を備えていて、夫々の発電巻線の出力が個別に対応するインバータ部101A、101Bに供給されている。
また、インバータ回路部104Aの出力端子とインバータ回路部104Bの出力端子とは直列に接続されており、出力端子Aと出力端子Bと出力端子Cとは、いわゆる単相3線式に構成されている。そのため、出力端子Aと出力端子Bとの間で、または出力端子Bと出力端子Cとの間で、夫々交流電圧Vを出力することができ、かつ出力端子Aと出力端子Cとの間で交流電圧2Vを出力することができる。
The output terminal of the
なお、図中に示す波形600は、夫々のインバータ回路部104A、104Bからの出力部での波形であるPWM波形を表しており、波形601は夫々前記PWM波形600が平滑フィルタ部109によって平滑されて正弦波となっていることを表す波形である。
A
図1に示すように、2組の発電巻線をもつ多極発電機200から出力を得て、夫々、インバータ部101Aと101Bとによって交流出力を得た上で、図示のように単相3線式に接続されている構成を、本発明の対象としている。
As shown in FIG. 1, output is obtained from a
図2は、図1に示すインバータ部の1つを運転制御する構成を示す。なお、図2においては、図1に示す通信線111の部分は省略されている。
FIG. 2 shows a configuration for controlling the operation of one of the inverter units shown in FIG. In FIG. 2, the portion of the
図中の符号101、103、104、105、106、108、109、110、200、600、601は図1に対応している。
符号112は、電流センサ108からの出力電流検出信号を受けてアナログ信号をデジタル信号に変換する入力ポート部である。113は、内部電圧センサであるDCリンク電圧検出回路106からの直流電圧信号(DCリンク電圧信号)を受けてアナログ信号をデジタル信号に変換する入力ポート部である。
制御回路110(ワンチップマイコン)は、インバータ回路部(Hブリッジ)104から出力されるべき交番電圧についての目標波形信号602を生成して、デジタルアナログ変換を行う出力ポート部114から当該目標波形信号602を出力する。
The control circuit 110 (one-chip microcomputer) generates a
また、制御回路110は、インバータ回路部(Hブリッジ)104からの過電流状態などにもとづいて、インバータ回路部(Hブリッジ)104を停止するなどの制御信号(図示のHブリッジの停止、運転信号)を出力部ポート115から出力し、後述するPWM信号の遮断・通過制御部124を制御する。更に、制御回路110は、インバータ回路部(Hブリッジ)104による運転条件(例えば出力側の電圧波形600(又は601)を一時的に低下させるなどの運転条件)による制御を行うための制御信号を図示の可変指示部121に指示し、図示の「電流による垂下部」122を制御して、図示のPWM化部123からのPWM信号を制御する。なお、図示の107は反転増幅器を表している。
In addition, the
図示の「反転増幅器による出力電圧検出部」116は、図示の波形600を抽出する。当該波形600は、ローパスフィルタ(LPF)118を介して、正弦波形603(基本的には波形601に同じ)となる。一方、図示の目標波形信号602も、ローパスフィルタ119を介して、正弦波形604とされる。両者の正弦波形604と603とは比較増幅部120によって比較され、誤差波形信号605が、前述の「電流による垂下部」122に導かれる。
The illustrated “output voltage detection unit by inverting amplifier” 116 extracts the illustrated
「電流による垂下部」122は、当該誤差波形信号605の波形を頭打ちの如く波高制限の機能を有し図示のPWM化部123に信号を送る。言うまでもなく、「電流による垂下部」122は、前述の如く、インバータ回路部(Hブリッジ)104による運転条件が満たされるようにするインバータの出力電圧を一時的に低下させるなどの制御を行い、前記誤差波形信号605の振幅を調整する。
The “current drooping portion” 122 has a function of limiting the height of the
図示のPWM化部123が、所望される形のPWM信号を生成して、図示の「ロジックICにより、PWM信号の遮断・通過(ON/OFF)制御部」124に送る。当該PWM信号の遮断・通過制御部124は、前述の「Hブリッジ停止、運転信号」による指示を受けた上でPWM信号の遮断・通過制御を行い、図示のHブリッジドライバー125に対してPWM信号を供給する。Hブリッジドライバー125は、当該PWM信号にもとづいて、インバータ回路部104内の各FETを制御する。図示の波形606と607とで示す波形は、当該各FETを制御する制御信号(PWM信号の波形で)を表している。また、図示の波形608は、DCリンク電圧でありリップルを含んでいるものとして示されている。
The illustrated
図3は、制御回路(ワンチップマイコン)における処理構成を示す。また、図4は、制御回路(ワンチップマイコン)内での処理の実行のタイミングを示している。 FIG. 3 shows a processing configuration in the control circuit (one-chip microcomputer). FIG. 4 shows the execution timing of processing in the control circuit (one-chip microcomputer).
制御回路110は、メイン関数処理部401と、割込処理部402とを備える。メイン関数処理部401は、第1状態処理部4011、第2状態処理部4012、第3状態処理部4013、第4状態処理部4014を備える。割込処理部402は、基準タイマ割込部4021、その他の割込部4022を備える。当該制御回路110が、メイン関数処理部401と割込処理部402により、インバータ部101を監視し駆動回路を制御すると共に、必要な処理を実行する。
The
メイン関数処理部401は、図4に示すように、インバータ部の出力である交流電圧の1周期を4等分した第1〜第4の期間において、各々、当該インバータ部の状態を検出し出力し制御するための処理であって相互に異なる第1〜第4の処理を実行する。なお、この例では第1〜第4の期間において、各々、第1〜第4の処理を実行するものとしているが、いずれの期間にいずれの処理を実行しても良い。即ち、第1〜第4の期間において、各々、第1〜第4の処理のいずれかが実行されれば良い。
As shown in FIG. 4, the main
なお、実際は、交流電圧の1周期を4等分するために、メイン関数処理部401は、割込処理部402の基準タイマ割込部4021により交流電圧の1周期をN(この例では、N=128)等分した各々のタイミングにおいて発生する割り込みを利用する。即ち、当該割込みの数をカウントして、当該カウント値が1、32、64、96の場合に、各々、第1〜第4の期間を開始する。
Actually, in order to divide one cycle of the AC voltage into four equal parts, the main
図3に示す第1状態処理部4011は図4に示す第1状態処理部の期間に処理を行い、第2状態処理部4012は図4に示す第2状態期間に処理を行い、第3状態処理部4013は図4に示す第3の状態の期間に処理を行い、第4状態処理部4014は図4に示す第4の状態の期間を処理を行う。
The first
第1の状態は基準タイマ用カウンタ(図示せず)の内容Sin−itrが値「1」のときに開始され、第2の状態は当該内容Sin−itrが値「32」のときに開始され、第3の状態は当該内容Sin−itrが値「64」のときに開始され、第4の状態は当該内容Sin−itrが値「96」のときに開始される。そして当該内容が値「127」から値「0」を経て値「1」に進むように繰り返されてゆく。なお、上記基準タイマ用カウンタ(図示せず)の内容Sin−itrの更新は、図4に示すように出力電圧の正弦波形に同期している。 The first state is started when the content Sin-itr of a reference timer counter (not shown) has a value “1”, and the second state is started when the content Sin-itr has a value “32”. The third state starts when the content Sin-itr has the value “64”, and the fourth state starts when the content Sin-itr has the value “96”. Then, the content is repeated so as to proceed from the value “127” to the value “1” via the value “0”. Note that the update of the contents Sin-itr of the reference timer counter (not shown) is synchronized with the sine waveform of the output voltage as shown in FIG.
図5と図6と図7と図8とは、前記4つの状態に対応して制御回路(ワンチップマイコン)が実行する処理内容を示している。なお、図7と図8とは連結して1つの図を示している。 5, FIG. 6, FIG. 7 and FIG. 8 show the processing contents executed by the control circuit (one-chip microcomputer) corresponding to the four states. FIG. 7 and FIG. 8 are connected to each other.
図5は無限ループを始動するフローチャートを示す。 FIG. 5 shows a flowchart for starting an infinite loop.
(S1);初期化を行う。 (S1); initialization is performed.
(S2);起動準備を行う。 (S2): Preparation for starting is performed.
(S3);無限ループに入る。 (S3); Enter into an infinite loop.
図6は、無限ループに対応して実行される状態1ないし状態4の処理内容を示している。
FIG. 6 shows the processing contents of
状態1の処理において、
(S28);図1に示すインバータ部M(マスタ)101Aとインバータ部S(スレーブ)101Bとの間で送信する送信データをレジスタに格納する。当該送信データには、自インバータが出力する有効電力や無効電力が含まれる。有効電力や無効電力を生成する態様については後述する。
(S29);送信を開始する。即ち、(S28)において格納された送信データは、相手方のインバータ部に向かって送信される。
In
(S28); Transmit data to be transmitted between the inverter unit M (master) 101A and the inverter unit S (slave) 101B shown in FIG. 1 is stored in a register. The transmission data includes active power and reactive power output by the inverter. A mode of generating active power and reactive power will be described later.
(S29); Transmission is started. That is, the transmission data stored in (S28) is transmitted toward the other inverter.
状態2の処理において、
(S30);エンジンに対する指令回転数を算出する。
(S31);当該回転数の送信を開始する。図1に示すエンジン制御ユニット(ECU)301に向かって送信する。
In the processing of
(S30); The command rotational speed for the engine is calculated.
(S31); The transmission of the rotation speed is started. It transmits toward the engine control unit (ECU) 301 shown in FIG.
状態3の処理において、
(S32);インバータ部における故障診断を行う。
(S33);過電流状態になっていた場合において、当該過電流が継続する時間をチエックしてタイムアップした場合に保護が必要か否かを判定する。
(S34);図1に示す温度センサ107のセンスデータにもとづいて過熱保護が必要か否かを判定する。
In the processing of
(S32); A failure diagnosis in the inverter unit is performed.
(S33): In the case of an overcurrent state, it is determined whether or not protection is required when the time over which the overcurrent continues is checked and the time is up.
(S34); It is determined whether or not overheat protection is necessary based on the sense data of the
状態4の処理において、
(S35);必要に応じて、出力電圧を変化させるなどの調整を行う。
(S36);各インバータ部の制御装置の間での通信に関して、相手方から受信したデータについての処理を行う。
(S37);相手方に異常があれば異常があることを検出する。
(S38);過電流リミッタのピーク値を変更するなどの調整を行う。
(S39);必要に応じて両者インバータ部間での周波数(位相)の同期化を行うようにする同期化の処理を行う。
In the processing of
(S35); Adjustments such as changing the output voltage are performed as necessary.
(S36); With respect to communication between the control devices of the inverter units, processing is performed on data received from the other party.
(S37); If there is an abnormality in the other party, it is detected that there is an abnormality.
(S38); Adjustment is performed such as changing the peak value of the overcurrent limiter.
(S39); A synchronization process is performed to synchronize the frequency (phase) between the two inverter units as necessary.
図7と図8とは連結されて1つの図となるものであり、両者にて無限ループの処理内容を示す図である。 FIG. 7 and FIG. 8 are connected to form one figure, and both show processing contents of an infinite loop.
(S4);状態1か否かをチエックする。 (S4); Check whether the state is 1 or not.
(S5);状態1であれば、図6に示す状態1の処理を行う。
(S5); If it is
(S6);状態1の処理が終了すると、図示の状態1’に遷移する。
(S6); When the processing of the
(S7);(S4)でNか、(S6)での遷移かを経て、状態1’か否かがチエックされる。 (S7); Whether or not the state is 1 'is checked through N in (S4) or the transition in (S6).
(S8);状態1’の場合には何もせずに(S9)に進む。 (S8); In state 1 ', do nothing and go to (S9).
(S9);前述のカウンタ(Sin−itrの値i)の内容の値iが「31」を超えていれば状態2に遷移する。
(S10);(S7)でNか、(S9)での遷移かを経て、状態2か否かがチエックされる。
(S11);状態2であれば、図6に示す状態2の処理を行う。
(S12);状態2’へ遷移する。
(S13);(S10)でNか、(S12)での遷移かを経て、状態2’か否かがチエックされる。
(S14);状態2’の場合には何もせずに(S15)に進む。
(S15);iが「63」を超えていれば、状態3に遷移する。
(S16);(S13)でNか、(S15)での遷移かを経て、状態3か否かがチエックされる。
(S17);状態3であれば、図6に示す状態3の処理を行う。
(S18);状態3’へ遷移する。
(S19);(S16)でNか、(S18)での遷移かを経て、状態3’か否かがチエックされる。
(S20);状態3’の場合には何もせずに(S21)に進む。
(S21);iが「95」を超えていれば、状態4に遷移する。
(S22);(S19)でNか、(S21)での遷移かを経て、状態4か否かがチエックされる。
(S23);状態4であれば、図6に示す状態4の処理を行う。
(S24);状態4’へ遷移する。
(S25);(S22)でNか、(S24)での遷移かを経た場合には状態4’にある。
(S26);状態4’の場合には(S25)を経て、何にせずに(S27)に進む。
(S27);iが「32」よりも小さいことを条件に(S4)に戻る。
(S9); If the value i of the content of the counter (Sin-itr value i) exceeds “31”, the state transits to 2.
(S10); N is checked in (S7), or a transition is made in (S9).
(S11); If it is
(S12); Transition to
(S13); It is checked whether it is in
(S14); In the case of
(S15); If i exceeds “63”, the flow goes to the
(S16); Whether or not it is in
(S17); If it is
(S18); Transition to
(S19); After (N) in (S16) or the transition in (S18), it is checked whether or not the state is 3 '.
(S20); In the case of state 3 ', the process proceeds to (S21) without doing anything.
(S21); If i exceeds “95”, the flow goes to the
(S22); Whether or not it is in
(S23); If it is
(S24); Transition to state 4 '.
(S25); if it is N in (S22) or transition in (S24), it is in
(S26); In the case of state 4 ', the process proceeds to (S27) without doing anything through (S25).
(S27); Return to (S4) on condition that i is smaller than “32”.
図7と図8から判るように、無限ループは、Sin−itrの値iに対応して、状態1の処理から状態4の処置を繰り返す。即ち電圧の1周期(i=0〜i=127)の間に、夫々の状態の処理が行われて繰り返される。
As can be seen from FIGS. 7 and 8, the infinite loop repeats the processing from
ここで、制御回路(ワンチップマイコン)110が自インバータ部が発する有効電力Pの値や無効電力Qの値、更には自インバータ部が出力する出力電流の値を生成する態様について、概念的に説明しておく。 Here, a mode in which the control circuit (one-chip microcomputer) 110 generates the value of the active power P and the reactive power Q generated by the own inverter unit, and further the value of the output current output by the own inverter unit is conceptually described. Let me explain.
前述したように、制御回路(ワンチップマイコン)110は、インバータ回路部101が出力する出力電圧に見合う目標波形信号602を生成している。そして、図4に示したようにインバータ部の出力電圧の1周期(即ち、目標波形信号602の1周期)を128等分したタイミングで、図3に示す基準タイマ割込部4021による割込みを発している。
As described above, the control circuit (one-chip microcomputer) 110 generates the
このことから、制御回路(ワンチップマイコン)110は、インバータ部の出力電圧v sin ωtを1周期にn回(128回)サンプリングして、夫々のタイミングの下でのサンプリング値v sin(n)を生成することができる。また、前記出力電圧v sin ωtの位相をπ/2だけズラしたv cos ωtに対応するサンプリング値v cos(n)を生成することができる。 Therefore, the control circuit (one-chip microcomputer) 110 samples the output voltage v sin ωt of the inverter unit n times (128 times) in one period, and the sampling value v sin (n) under each timing. Can be generated. Further, it is possible to generate a sampling value v cos (n) corresponding to v cos ωt in which the phase of the output voltage v sin ωt is shifted by π / 2.
なお、v sin(n)は、インバータ部の出力電圧が決まれば、予め準備しておくことができ、それらの値は例えばメモリ上のテーブルにセットしておくようにされる。そして、sin−itrの各値i=nのタイミングに合わせて、v sin(n)やv cos(n)を抽出することができる。 Note that v sin (n) can be prepared in advance if the output voltage of the inverter unit is determined, and these values are set in a table on a memory, for example. Then, v sin (n) and v cos (n) can be extracted in accordance with the timing of each value i = n of sin-itr.
一方前述の如く、制御回路(ワンチップマイコン)110は、図2に示した如く、インバータ部101からの出力電流を電流センサ108によってセンスしている。このセンスされた出力電流は、図2に示す入力ポート部112において、デジタル信号に変換されて、前述の基準タイマ割込部4021による割込み(1/128割込み)の割込みタイミング毎に、制御回路(ワンチップマイコン)110に取り込まれる。
On the other hand, as described above, the control circuit (one-chip microcomputer) 110 senses the output current from the inverter unit 101 by the
なお、言うまでもなく図2に示すDCリンク電圧検出回路106からのDCリンク電圧も、図2に示す入力ポート部113によって前記割込みタイミング毎に制御回路(ワンチップマイコン)110に取り込まれる。
Needless to say, the DC link voltage from the DC link
図2に示す入力ポート部112によって逐次取込まれた出力電流の値は、当該出力電流iについての夫々のサンプリングのタイミングにおける瞬時値i(n)である。
The value of the output current sequentially taken in by the
インバータ部の有効電力Pは、概念的には、
v sin(n)×i(n)
を電圧1周期分積算し、かつ複数周期分の間で平均化したものとして与えられ、また、インバータの無効電力Qは、
v cos(n)×i(n)
を電圧の1周期分積算し、かつ複数周期分の間で平均化したものとして与えられる。
Conceptually, the active power P of the inverter unit is
v sin (n) × i (n)
Is accumulated as one voltage period and averaged over a plurality of periods, and the reactive power Q of the inverter is
v cos (n) × i (n)
Is accumulated as one voltage period and averaged over a plurality of periods.
また、インバータ部からの出力電流Iは、前記i(n)を同じく1周期分積算したものとして与えられる。 Further, the output current I from the inverter unit is given as i (n) integrated for one cycle.
制御回路(ワンチップマイコン)110における割込みには、図9に示す1/128割込み(基準タイマ割込み)と図10に示すエッジ割込みと、図11に示す21.71ms割込みとが考慮されている。 The interrupt in the control circuit (one-chip microcomputer) 110 takes into account the 1/128 interrupt (reference timer interrupt) shown in FIG. 9, the edge interrupt shown in FIG. 10, and the 21.71 ms interrupt shown in FIG.
図9は前述のSin−itrの値iに対応した1/128割込み(基準タイマ割込み)についてのフローチャートを示している。 FIG. 9 shows a flowchart of 1/128 interrupt (reference timer interrupt) corresponding to the above-mentioned Sin-itr value i.
図9において、
(S40):Sin−itrの値iを与えるカウンタが「0」から「127」を経て更に「0」、「1」……とカウントアップされる。
(S41):前述の図6に示す状態1ないし状態4に対応する処理が出力中か否かがチエックされる。
(S42):(S41)がNの場合、夫々対応する状態(状態1ないし状態4のいずれか)についての出力準備中か否かがチエックされる。
(S43):(S42)がYの場合、前記値iが「0」か否かがチエックされる。当該(S43)がYの場合、(S44)に進む。Nの場合、(S45)に進む。
(S44):インバータ回路部104を構成しているHブリッジをオン状態にする。即ち、インバータ回路部104が出力を発し得る状態にする。
(S45):(S40)におけるカウンタの値(即ちiの値)がD/Aレジスタにセットされる。
(S46):前記(S42)がNの場合、即ち状態出力が待機状態の場合、インバータ部内にエラーが存在するか否かがチエックされる。(S46)がYの場合(S47)に進む。Nの場合、(S48)に進む。
(S47):対応する状態についての出力準備中に遷移する。
(S48):当該(S48)の処理において、図1に示す整流回路部103に存在するサイリスタをオンするかオフするか判定する。即ち当該判定結果でサイリスタをオンまたはオフして、図1に示す内部電圧センサ106でセンスされる直流電圧(即ち、整流回路部103から出力端の直流電圧)を可能な限り、所定値に維持させるようにする。
(S49):前述のSin−itrの値iに対応して、前述した
v sin(n)×i(n)
v cos(n)×i(n)
i(n)
が生成されてゆく。そして、有効電力Pや無効電力Qや出力電流Iを求めるために利用されてゆくことになる。
(S50):前述のSin−itrの値iが「127」か否かがチエックされる。Yの場合(S51)に進み、Nの場合(S52)に進む。
(S51):(S50)がYの場合、制御回路(ワンチップマイコン)110は、自インバータ部からの出力電圧の位相(出力電圧がレベル零からプラスに向かうゼロロスのタイミング)を他インバータに送信する。即ち、後述するゼロタイミング信号をハイ状態からロー状態に変換する。この変換が図1に示す通信線111を介して他インバータ部に送信される。
(S52):(S50)がNの場合、前述のゼロタイミング信号をハイ状態に変換し、またはハイ状態に維持する。
In FIG.
(S40): The counter that gives the value i of Sin-itr is incremented from “0” to “127” and further to “0”, “1”.
(S41): It is checked whether or not the processing corresponding to
(S42): When (S41) is N, it is checked whether or not output preparation for the corresponding state (any of
(S43): When (S42) is Y, it is checked whether or not the value i is “0”. When (S43) is Y, the process proceeds to (S44). If N, the process proceeds to (S45).
(S44): The H bridge constituting the
(S45): The value of the counter in (S40) (that is, the value of i) is set in the D / A register.
(S46): When (S42) is N, that is, when the status output is in the standby state, it is checked whether or not an error exists in the inverter unit. If (S46) is Y, the process proceeds to (S47). If N, the process proceeds to (S48).
(S47): Transition is made during output preparation for the corresponding state.
(S48): In the processing of (S48), it is determined whether to turn on or off the thyristor present in the
(S49): Corresponding to the value i of the aforementioned Sin-itr, the aforementioned v sin (n) × i (n)
v cos (n) × i (n)
i (n)
Will be generated. And it will be used to obtain the active power P, reactive power Q and output current I.
(S50): It is checked whether or not the above-mentioned Sin-itr value i is "127". In the case of Y (S51), the process proceeds to N (S52).
(S51): When (S50) is Y, the control circuit (one-chip microcomputer) 110 transmits the phase of the output voltage from its own inverter unit (the timing of zero loss when the output voltage goes from level zero to plus) to other inverters. To do. That is, a zero timing signal described later is converted from a high state to a low state. This conversion is transmitted to the other inverter unit via the
(S52): When (S50) is N, the above-described zero timing signal is converted to a high state or maintained in a high state.
図10はエッジ割込みについてのフローチャートを示している。 FIG. 10 shows a flowchart for edge interruption.
このエッジ割込みは、図9における(S51)の処理に対応して他インバータ部(相手機)のゼロタイミング信号がハイ状態からロー状態に変化したことを検出した際に発生する。
(S53):相手機からのゼロタイミング信号がハイ状態からロー状態に変化したとき、この割込みルーチンに入る。
(S54):この割込みルーチンにおいて、自インバータ部(自機)におけるSin−itrのカウンタ値(iの値)を保存するようにする。
This edge interrupt is generated when it is detected that the zero timing signal of the other inverter unit (the counterpart machine) has changed from the high state to the low state in response to the processing of (S51) in FIG.
(S53): This interrupt routine is entered when the zero timing signal from the counterpart device changes from the high state to the low state.
(S54): In this interrupt routine, the Sin-itr counter value (value of i) in the own inverter unit (own device) is stored.
なお、このエッジ割込みに対応する処理は、図6に示した状態4の処理における(S39)での、インバータ部相互間での同期化の処理を行うか否かの判断に利用される。
Note that the processing corresponding to this edge interrupt is used to determine whether or not to perform synchronization processing between the inverter units in (S39) in the processing of the
図11は21.71mS割込みについてのフローチャートを示している。 FIG. 11 shows a flowchart for the 21.71 mS interrupt.
当該21.71mS割込みは、前述のSin−itrのタイミングとは関係なしに、21.71mSをカウントするタイマのカウントアップに対応して発生される。
(S55):インバータが過電流状態にあるか否かがチエックされる。
(S56):(S55)がYの場合、過電流タイマがカウントアップされる。
(S57):(S55)がNの場合、過電流タイマはカウントダウンされる。
(S58):過電流タイマがタイムアップしたか否かがチエックされる。
(S59):(S58)がYの場合、過電流保護を行う。即ちインバータ回路部104でのHブリッジがオフ状態(出力を零にする状態)に入る。
(S60):(S58)または(S59)が処理されたタイミングの次に「スイッチ入力判定」が行われる。即ち、図1の右下に示すパワーモードスイッチ550がオン状態かオフ状態かがチエックされる。なお、パワーモードスイッチ550がオンされている状況の下では、インバータ部に接続される負荷が、急激に増大する電流を要求する場合があることを意味している。このパワーモードスイッチ550は、運転者によって人為的にオンまたはオフされるものである。
以下インバータ発電機における出力電圧に対応する制御について述べる。
(A)インバータ部の出力電圧−出力電流特性の改善。
The 21.71 mS interrupt is generated in response to the count up of the timer counting 21.71 mS regardless of the timing of the above-described Sin-itr.
(S55): It is checked whether or not the inverter is in an overcurrent state.
(S56): When (S55) is Y, the overcurrent timer is counted up.
(S57): When (S55) is N, the overcurrent timer is counted down.
(S58): It is checked whether or not the overcurrent timer has timed out.
(S59): When (S58) is Y, overcurrent protection is performed. That is, the H bridge in the
(S60): “Switch input determination” is performed after the timing at which (S58) or (S59) is processed. That is, it is checked whether the
The control corresponding to the output voltage in the inverter generator will be described below.
(A) Improvement of output voltage-output current characteristics of the inverter section.
前述したように、制御回路(ワンチップマイコン)110は、インバータ回路部101からの所望する出力電圧を指示する目標波形信号602を生成している。
As described above, the control circuit (one-chip microcomputer) 110 generates the
従来からのインバータ発電機においては、インバータ部からの出力電圧が例えば110ボルトであるとすれば、制御回路(ワンチップマイコン)110は、所定の周波数例えば50Hzの電圧110ボルトに対応する正弦波形を前記602として生成しており、インバータはは当該110ボルトの目標波形信号602に対応するような出力電圧を出力するよう制御されていた。
In the conventional inverter generator, if the output voltage from the inverter unit is, for example, 110 volts, the control circuit (one-chip microcomputer) 110 generates a sine waveform corresponding to a predetermined frequency, for example, a voltage of 110 Hz of 50 Hz. The inverter is controlled so as to output an output voltage corresponding to the
図12には従来の場合の出力電圧制御の態様を示す。 FIG. 12 shows a conventional output voltage control mode.
図中の符号602、116、104、109は、図を概念的に示しているが、夫々図2に示すものに対応している。
従来においては、制御回路(ワンチップマイコン)110は、目標波形信号602としていわば単一のものが生成されて用意されていた。そして、インバータ回路部104からの出力端における電圧(実際にはPWMの状態にある図2に示す波形600に相当するものである)が検出部116において出力電圧として検出され、目標波形信号602と比較される。次いで、当該比較結果にもとづいて、比較結果の誤差が零になるようにインバータ回路部104のHブリッジが制御される。
Conventionally, the control circuit (one-chip microcomputer) 110 has been prepared by generating a single
なお、図12に示す従来において、検出部116が図示の平滑フィルタ部109の入力側において電圧を検出していたのは、次の理由による。
In the prior art shown in FIG. 12, the
即ち、従来の場合のように、2台のインバータ部が並列に接続された単一の負荷に給電している場合には、平滑フィルタ部109の出力側の電圧は、他インバータ部からの出力電圧によっても規制されているものである。このために、図12に示す如く平滑フィルタ部109の出力側での電圧を検出して図12に示す如くフィードバック制御しても意味のないものとなるからである。
That is, as in the conventional case, when power is supplied to a single load in which two inverter units are connected in parallel, the voltage on the output side of the smoothing
図12に示すような構成の場合には、平滑フィルタ部109に流れる出力電流によって生じる所の、平滑フィルタ部109の両端間に生じる電圧分のために、自インバータ部自体の出力電圧は、当該自インバータ部が出力すべき出力電圧とは異なっている。即ち、目標波形信号602が期待している電圧をEとしかつ出力電流をIとし、平滑フィルタ部109のインピーダンスをZとすると、図12に示す平滑フィルタ部109の出力側における電圧Vは、
V=E−ZI
となり、V=Eとはならない。
In the case of the configuration shown in FIG. 12, the output voltage of the own inverter unit itself is due to the voltage generated between both ends of the smoothing
V = E-ZI
Therefore, V = E is not satisfied.
図13は、一般的に示した出力電圧−出力電流特性を示している。 FIG. 13 shows the generally shown output voltage-output current characteristics.
一般的には、前記ZIのために、平滑フィルタ部109の出力側の電圧Vは、インバータ部に接続される負荷の性質によって異なったものとなる。特に容量性の負荷がインバータ部に接続されている場合には、前記ZIのために、出力電流Iが増大するにつれて出力電圧Vが上昇することが生じる。
Generally, due to the ZI, the voltage V on the output side of the smoothing
図14は本発明において期待している出力電圧−出力電流特性を示している。即ち、本発明の場合には、負荷が誘導性のもの(L負荷のもの)か、容量性のも(C負荷のもの)か、抵抗負荷(R負荷)かに関係なく、出力電圧を可能な限りりいわゆるフラットになるようにしている。 FIG. 14 shows the output voltage-output current characteristics expected in the present invention. That is, in the case of the present invention, the output voltage is possible regardless of whether the load is inductive (L load), capacitive (C load) or resistive load (R load). As long as it is so-called flat.
当該図14に示す出力電圧−出力電流特性を与えるために、本発明においては、負荷の性質に対応して、制御回路(ワンチップマイコン)110が生成する目標波形信号602が与える正弦波振幅を可変にしている。換言すれば、複数種類の振幅に対応する目標波形信号602を持つようにしている。即ち(i)インバータ部が出力している有効電力が大になるにつれて、振幅の増加された目標波形信号602が与えられ、(ii)インバータ部が出力している無効電力が大になるにつれて、振幅の減少された目標波形信号602が与えられるようにしている。一般的な式で示すと
振幅=A+k1 P−k2 Q
(但し、Aはインバータ部の定格出力電圧に相当する値であり、k1 やk2 は係数を表している。)
実際には、
(振幅)=(電圧係数)×A
とした場合における「電圧係数」kとして
A+k1 P−k2 Q=Ak
にもとづき、
k=1+(k1 /A)P−(k2 /A)Q
を与えるようにし、実際のk1 /Aやk2 /Aの値は、本発明の場合のような直列接続のインバータ発電機において、有効電力Pや無効電力Qが変化した際にも、インバータ部の出力電圧が可能な限りフラットになるような実験値を用意している。そして、制御回路(ワンチップマイコン)110は、現実に運転されてる間の演算して得られる有効電力Pや無効電力Qにもとづいて目標波形信号602の正弦波振幅を変化させている。このような変化させられた正弦波振幅は、前記Sin−itrの値i毎に、電圧の瞬時値をテーブルに用意しておくようにしている。
In order to give the output voltage-output current characteristic shown in FIG. 14, in the present invention, the sine wave amplitude given by the
(However, A is a value corresponding to the rated output voltage of the inverter section, and k 1 and k 2 represent coefficients.)
actually,
(Amplitude) = (Voltage coefficient) × A
As the “voltage coefficient” k, A + k 1 P−k 2 Q = Ak
Based on
k = 1 + (k 1 / A) P− (k 2 / A) Q
The actual values of k 1 / A and k 2 / A are obtained even when the active power P and the reactive power Q change in the series-connected inverter generator as in the present invention. Experimental values are prepared so that the output voltage of the part is as flat as possible. Then, the control circuit (one-chip microcomputer) 110 changes the sine wave amplitude of the
図2に示す本発明に対応する構成においても、出力電圧検出部116が平滑フィルタ部109の入力端からの電圧(波形600)を抽出しているが、本発明の場合には、平滑フィルタ部109の両端間の電圧ZIを考慮して、前記目標波形信号602が用意されていることから、従来の場合と本発明の場合とは同じことではない。
Also in the configuration corresponding to the present invention shown in FIG. 2, the output
特に2台のインバータ部が直列に接続されていて、夫々の負荷がアンバランスになっている場合においても、夫々のインバータ部による出力電圧−出力電流特性は図14に示す如きものとなるようにされている。
(B)インバータ部相互間の位相同期化。
In particular, even when two inverter units are connected in series and their loads are unbalanced, the output voltage-output current characteristics of each inverter unit are as shown in FIG. Has been.
(B) Phase synchronization between inverter units.
図15および図16は、2台のインバータ部相互間の位相同期化を説明する図である。 15 and 16 are diagrams for explaining phase synchronization between two inverter units.
図15におけるMは2台のインバータ部101のうちの一方(マスタ)側101Aであり、Sは同じく他方(スレーブ)側101Bである。図15における「立上がって直ぐに立下がる形で表した」パルスは、本発明にいうゼロタイミング信号がハイ状態からロー状態に変換されたことをパルスの形で表示したものである。このゼロタイミング信号自体については図17において明確に示される。
In FIG. 15, M is one (master)
図15においては、出力電圧の1周期に少なくとも1回、インバータ部相互の間で、自インバータ部の出力電圧の位相を送信し合うようにしている。勿論、複数周期に対応して1回だけ送信してもよい。 In FIG. 15, the phase of the output voltage of the own inverter unit is transmitted between the inverter units at least once in one cycle of the output voltage. Of course, you may transmit only once corresponding to multiple periods.
図15において横軸は時間を表しており、スレーブ側インバータ部101Bからパルスが送信されかつマスタ側インバータ部101Aからパルスが送信されるものとして表示している。しかし、この順序が逆になっても同じである。
In FIG. 15, the horizontal axis represents time, and is displayed as a pulse transmitted from the slave-side inverter unit 101B and a pulse transmitted from the master-
図16において、
送信処理に関して、
(S61);スレーブ側インバータ部101Bの側では、内部カウンタ(図9に示す(S40)に示すカウンタ)が値「127」になった瞬間にパルスを送信する。なお、値「127」はスレーブ側インバータ部101B内における値である。この処理は図9における(S51)の処理に対応している。
In FIG.
Regarding transmission processing,
(S61); On the slave-side inverter unit 101B side, a pulse is transmitted at the moment when the internal counter (the counter shown in (S40) shown in FIG. 9) reaches the value “127”. The value “127” is a value in the slave-side inverter unit 101B. This process corresponds to the process of (S51) in FIG.
受信処理に関し、
(S62);マスタ側インバータ部101Aの側では、前記(S61)に対応してスレーブ側インバータ部101Bの側から送られてきたパルスが、自己の内部カウンタ(図9に示す(S40)に示すカウンタ)におけるどの値iのタイミングにおいて受信されたかを検出する。
(S63);自インバータ部(マスタ側インバータ部101A)における値iのタイミングと、受信したタイミングでの値iが異なっている場合には、マスタ側インバータ部101Aの出力電圧の位相を微小単位で変化させる(1周期の時間を微小単位分変える)。
Regarding reception processing,
(S62); On the master-
(S63): When the timing of the value i in the own inverter unit (master-
図17は2台のインバータ部相互間で位相に差が生じている場合を説明する図である。 FIG. 17 is a diagram for explaining a case where a phase difference occurs between two inverter units.
図17においては、
(i)A機(一方のインバータ部) おいて、Sin−itrの値iが「127」になったタイミング(割込みタイミング)において、割込みが生じてゼロタイミング信号がハイ状態からロー状態に変換されたものとして表示され、
(ii)当該A機側でのゼロタイミング信号がハイ状態からロー状態に変換したことが、B機(他方のインバータ部)においてSin−itrの値iが「126」の期間に受信されたものとして表示され、
(iii)当該B機側では、自機の位相が遅れているものと見なして、出力電圧の1周期を12.8μSだけ短くする。なお仮に、上記Sin−itrの値が「127」の期間に受信された場合には、B機の出力電圧の周期は初期設定値に保つようにする。
In FIG.
(I) At the timing (interrupt timing) when the value i of Sin-itr becomes “127” in machine A (one inverter), the zero timing signal is converted from the high state to the low state. Displayed as
(Ii) The fact that the zero timing signal on the Aircraft A side has been changed from the high state to the low state is received in the Aircraft B (the other inverter unit) during the period in which the value i of Sin-itr is “126” Is displayed as
(Iii) On the aircraft B side, assuming that the phase of the aircraft B is delayed, one cycle of the output voltage is shortened by 12.8 μS. If the Sin-itr value is received during the period “127”, the cycle of the output voltage of the B machine is kept at the initial set value.
図17に示すA機の処理とB機の処理とを入れ替えても同じようなことになり、いずれにしても逐次、位相が同期化されてゆく。 The process is the same even if the process of machine A and the process of machine B shown in FIG. 17 are interchanged, and in any case, the phases are sequentially synchronized.
図17に示すA機側の処理は、前記図9に示す(S51)において実行される。また図17に示すB機側の処理は前記図10に示す(S53)において実行される。
(C)エンジンが低い回転数の下で運転されていた状態で急激に高負荷となる場合のエンジン回転数増大化。
The process on the A machine side shown in FIG. 17 is executed in (S51) shown in FIG. Further, the process on the side of Aircraft B shown in FIG. 17 is executed in (S53) shown in FIG.
(C) Increase in engine speed when the engine is suddenly subjected to a high load while being operated at a low speed.
インバータ発電機においては、例えばエンジンからの騒音を抑えるために、インバータ部に接続される負荷が要求する有効電力が小さい場合には、エンジンの回転数を小にして運転するようにされる。 In the inverter generator, for example, in order to suppress noise from the engine, when the effective power required by the load connected to the inverter unit is small, the inverter generator is operated at a low engine speed.
図18は従来考慮されていたエンジン回転数指示のためのフローチャートを示す。 FIG. 18 shows a flowchart for instructing the engine speed, which has been conventionally considered.
図18において、
(S64);インバータ部から出力する有効電力を算出する。
(S65);永久磁石型多極発電機(PMA)200(図1参照)からインバータ部へ供給する電力が十分に足りる例えばギリギリの回転数となるように、インバータ部の制御回路(ワンチップマイコン)110から、エンジン制御ユニット(ECU)301(図1参照)へ、当該回転数を指示する。なお、制御回路(ワンチップマイコン)110では当面の有効電力をもとにしてテーブルを索引して、対応する回転数を得ている。
In FIG.
(S64); The active power output from the inverter unit is calculated.
(S65); a control circuit for the inverter unit (one-chip microcomputer so that the electric power supplied from the permanent magnet type multipolar generator (PMA) 200 (see FIG. 1) to the inverter unit is sufficiently high, for example, ) 110 is instructed to the engine control unit (ECU) 301 (see FIG. 1). In the control circuit (one-chip microcomputer) 110, the table is indexed based on the effective power for the time being to obtain the corresponding rotation speed.
従来の場合、図18に示す如くしてエンジンの回転数を決定しているために、有効電力が小さい状態で運転されている場合には、エンジンの回転数が小さい。従って、永久磁石型多極発電機(PMA)からインバータ部に供給しているパワーも小さい状態にある。 In the conventional case, since the engine speed is determined as shown in FIG. 18, the engine speed is small when the engine is operated with low effective power. Therefore, the power supplied from the permanent magnet type multipolar generator (PMA) to the inverter unit is also small.
このような運転状態の下で、インバータ部が供給すべき負荷が急激に増大したような場合には、本来増加すべきエンジンの回転数がなかなか増加しないことが生じる。 Under such an operating condition, when the load to be supplied by the inverter section increases rapidly, the engine speed that should be increased may not increase easily.
即ち、図18における(S65)の下ではインバータ部からの有効電力が増大する場合にはエンジン回転数を増加するような指示が与えられてはいる。しかし、エンジンが比較的小さい回転数の下で運転されている場合においては、エンジンが当該状態の下で出力し得るトルクと多極発電機(PMA)側から要求されるトルクとが等しい状態になっていることがあり、(いわゆるエンジンでの余剰トルクがない)、エンジン側に対して回転数を増加するように指示しても、エンジンの回転数が増加しないことが生じる。 That is, under (S65) in FIG. 18, when the effective power from the inverter increases, an instruction is given to increase the engine speed. However, when the engine is operated at a relatively low rotational speed, the torque that the engine can output under this state is equal to the torque required from the multipolar generator (PMA) side. Therefore, even if the engine side is instructed to increase the engine speed, the engine speed does not increase.
本発明では、このような状態になることを防止するために、インバータ部に接続される負荷が急激に高負荷になった場合に、インバータ部が出力する出力電圧を一時的に低下させて、負荷電流を抑制することによってエンジンの回転数を増加させるようにしている。 In the present invention, in order to prevent such a state from occurring, when the load connected to the inverter unit suddenly becomes a high load, the output voltage output from the inverter unit is temporarily reduced, The engine speed is increased by suppressing the load current.
更に言えば、前述の「エンジンが当該状態の下で出力し得るトルクと多極発電機(PMA)側から要求されるトルクとが等しい状態になっている」状態を解消し、一時的に「多極発電機(PMA)側から要求されるトルク」を低めることによって、前記の「余剰トルク」を作り出して、エンジンの回転数増加をうながすようにしている。 Furthermore, the above-mentioned “the torque that the engine can output under the state and the torque required from the multipolar generator (PMA) side are equal” is solved, By reducing the “required torque from the multipolar generator (PMA) side”, the “surplus torque” is generated, and the engine speed is increased.
図19はエンジン回転数の増加をうながす際のフローチャートを示す。 FIG. 19 shows a flowchart for prompting an increase in the engine speed.
図19において、
(S66);制御回路(ワンチップマイコン)110が、インバータ部に接続される負荷の状態をチエックしていて、当該負荷が(現在の負荷が)前回の負荷に比べて高負荷になったか否かをチエックする。Nの場合は、リターンになる。
(S67);(S66)がYの場合、制御回路(ワンチップマイコン)110は、図2に示す目標波形信号602の振幅を低下させる。
(S68);(S67)の動作に伴って、エンジンは、回転数の増加をいわば拘束されていた状態から開放され、回転数を増加する。即ち、(S68)では、回転数が高くなったか否かをチエックする。Nの場合には、リターンになる。
(S69);(S68)がYになった状態の下で、制御回路(ワンチップマイコン)110は、インバータ部の出力電圧を徐々に増大させる。
In FIG.
(S66); The control circuit (one-chip microcomputer) 110 checks the state of the load connected to the inverter unit, and whether or not the load is higher than the previous load (the current load). Check. If N, return.
(S67); When (S66) is Y, the control circuit (one-chip microcomputer) 110 reduces the amplitude of the
(S68): With the operation of (S67), the engine is released from the state where the engine is restrained so as to increase the rotational speed, and the rotational speed is increased. That is, in (S68), it is checked whether or not the rotational speed has increased. If N, return.
(S69); Under the state where (S68) becomes Y, the control circuit (one-chip microcomputer) 110 gradually increases the output voltage of the inverter unit.
このようにして、一時的に高負荷状態を抑制して、エンジンの回転数を増加させる。
(D)永久磁石型の発電機を用いる場合の当該発電機における出力低下状態発生の抑制。
In this way, the high load state is temporarily suppressed and the engine speed is increased.
(D) Suppression of the occurrence of a reduced output state in the generator when a permanent magnet generator is used.
インバータ発電機においては、インバータ回路部104を構成しているHブリッジのFETに対する過熱保護のために、過電流リミッタが設けられている。しかし、過電流リミッタが作動することになるためには過電流状態が所定時間継続することが条件になっていることもあって、一時的には高負荷状態になることもある(勿論、過電流レベルの設定値にも関係するが)。
In the inverter generator, an overcurrent limiter is provided for overheat protection of the H-bridge FET constituting the
一方、永久磁石型多極発電機(PMA)200においては、当該発電機による「出力電力特性」は図20に示すように、ピーク値を超えると逆に低下してしまう特性になっている。 On the other hand, in the permanent magnet type multipolar generator (PMA) 200, the “output power characteristic” by the generator is a characteristic that, as shown in FIG.
図20は、永久磁石型多極発電機(PMA)の出力電力−出力電流特性と出力電圧−出力電流特性とを示す図である。 FIG. 20 is a diagram showing output power-output current characteristics and output voltage-output current characteristics of a permanent magnet multipolar generator (PMA).
図20の横軸は出力電流Iであり、縦軸は出力電圧V又は出力電力Pである。 The horizontal axis in FIG. 20 is the output current I, and the vertical axis is the output voltage V or the output power P.
出力電圧Vは出力電流Iの増加に伴って低下している(出力電圧−出力電流特性)。一方出力電力Pは出力電流Iに対して山型の特性となっている(出力電力−出力電流特性)。このことから、出力電流Iが増大して、出力電力Pのピーク値を超えると、即ち図20において出力電圧VがV0 以下に低下する状態になれば出力電流の増加に対応して永久磁石型多極発電機(PMA)の出力電力が減少してしまうことになる。したがって、図20の例で言えば、出力電流Iの増加に対応して出力電力Pが増加する特性の範囲で運転することが必要となる。 The output voltage V decreases as the output current I increases (output voltage-output current characteristics). On the other hand, the output power P has a mountain-shaped characteristic with respect to the output current I (output power-output current characteristic). From this, when the output current I increases and exceeds the peak value of the output power P, that is, when the output voltage V decreases to V 0 or less in FIG. 20, the permanent magnet corresponds to the increase in the output current. The output power of the type multipolar generator (PMA) will decrease. Therefore, in the example of FIG. 20, it is necessary to operate within a characteristic range in which the output power P increases in response to the increase in the output current I.
図1または図2に示す構成の場合、永久磁石型多極発電機(PMA)からの出力は整流回路部103によって整流されて、DCリンク電圧を生成している。言うまでもなく、当該DCリンク電圧の大きさは、図2に示す整流回路部103内のサイリスタを制御することによって、所定レベルを維持するようにされているものであるが、永久磁石型多極発電機(PMA)200からの出力電圧Vが限度を超えて低下すると、DCリンク電圧が低下してしまう。
In the case of the configuration shown in FIG. 1 or FIG. 2, the output from the permanent magnet type multipolar generator (PMA) is rectified by the
本発明では、当該DCリンク電圧が低下したことを検出することによって、永久磁石型多極発電機(PMA)200の出力電圧Vが図20に示す限度の電圧V0 以下に低下することになるものと判断し、制御回路(ワンチップマイコン)110がインバータ部からの出力電圧を故意に低下させるようにする。即ち、インバータ部に接続される負荷電流を低減させるようにすることによって、永久磁石型多極発電機(PMA)200からの出力電流Iを低減させ、当該発電機(PMA)200が「出力電流Iの増加に対応して出力電力Pが増加している」範囲の特性状態の下で運転させるようにする。 In the present invention, by detecting that the DC link voltage has decreased, the output voltage V of the permanent magnet type multipolar generator (PMA) 200 decreases to a voltage V 0 or less of the limit shown in FIG. The control circuit (one-chip microcomputer) 110 intentionally decreases the output voltage from the inverter unit. That is, by reducing the load current connected to the inverter unit, the output current I from the permanent magnet type multipolar generator (PMA) 200 is reduced, and the generator (PMA) 200 The operation is performed under the characteristic state in the range where the output power P increases corresponding to the increase in I.
なお、図2に示すように制御回路(ワンチップマイコン)110は、DCリンク電圧検出回路106を介してDCリンク電圧を取込んでいることから、前述の如くインバータ部の出力電圧を故意に低下させることが可能になっている。
As shown in FIG. 2, since the control circuit (one-chip microcomputer) 110 takes in the DC link voltage via the DC link
なお、図20に示す如く永久磁石型多極発電機(PMA)200における前述の出力電圧−出力電流特性と前述の出力電力−出力電流特性は、周囲温度が上昇するにつれて、全体的に減少する傾向を持っている。
(E)過熱保護に対応する設定。
As shown in FIG. 20, the aforementioned output voltage-output current characteristic and the aforementioned output power-output current characteristic in the permanent magnet type multipolar generator (PMA) 200 generally decrease as the ambient temperature rises. Have a trend.
(E) Setting corresponding to overheat protection.
図1に示す如く、インバータ回路部104に対応して、温度センサ107が設けられて、Hブリッジ内のFETの過熱状態を保護するようにしている。
As shown in FIG. 1, a
従来においては、当該過熱保護のための設定に当たっては、通常状態の下で前記温度センサ107によって測定されている周囲温度が低い場合も比較的高い場合も、負荷が短絡して過熱状態になる可能性があることを考慮して、過熱保護のための設定値は一般に低い値に設定されていた。
Conventionally, when setting for the overheat protection, the load can be short-circuited and become overheated regardless of whether the ambient temperature measured by the
本発明では、(i)周囲温度が低い場合には、過熱保護のための設定値を多少高い目に設定し、かつ周囲温度が比較的高くなるにつれて当該設定値を下げてゆくようにし、(ii)更に、周囲温度が低い場合にはインバータ部の負荷が長い時間過電流状態を接続したことを検出して、過熱保護を行い、かつ周囲温度が比較的高くなるにつれて当該接続時間が短くても検出できるようにしている。 In the present invention, (i) when the ambient temperature is low, the set value for overheat protection is set to a slightly higher value, and the set value is decreased as the ambient temperature becomes relatively high, ii) Further, when the ambient temperature is low, it is detected that the load of the inverter unit has been connected to an overcurrent state for a long time, and overheat protection is performed, and as the ambient temperature becomes relatively high, the connection time becomes shorter. It can also be detected.
図21は、過熱保護のためのフローチャートを示す。 FIG. 21 shows a flowchart for overheat protection.
図21において、
(S70);温度センサ107によって周囲温度を測定している。
(S71);周囲温度が低い場合に、「過電流タイムアップ判定時間」を大に、周囲温度が高くなるにつれて小になるような値Bを設定する。
(S72);インバータ部の出力電流が所定値を超えているか否かをチエックする。
(S73);(S72)がYの場合、カウンタの値をカウントアップする。
(S74);(S72)がNの場合、当該カウンタの値をカウントダウンする。
(S75);カウンタの値が前記値Bを超えたか否かをチエックする。
(S76);(S75)がYの場合、インバータ部の出力をオフにする。図2の構成の場合で言えば、制御回路(ワンチップマイコン)110が出力ポート部115を介して「Hブリッジの停止信号」を発し、「ロジックICにより、PWM信号の遮断・通過(ON/OFF)部」124においてPWM信号を遮断する。
In FIG.
(S70); The ambient temperature is measured by the
(S71): When the ambient temperature is low, the “overcurrent time-up determination time” is set large, and a value B that decreases as the ambient temperature increases is set.
(S72); It is checked whether or not the output current of the inverter section exceeds a predetermined value.
(S73); When (S72) is Y, the value of the counter is counted up.
(S74); When (S72) is N, the value of the counter is counted down.
(S75); It is checked whether or not the value of the counter exceeds the value B.
(S76); When (S75) is Y, the output of the inverter unit is turned off. In the case of the configuration of FIG. 2, the control circuit (one-chip microcomputer) 110 issues an “H-bridge stop signal” via the
以上説明した如く、本発明によれば、インバータ発電機において、複数のインバータ部の間で負荷がアンバランスになることなどにも拘わらず、夫々のインバータ部の出力電圧−出力電流特性を負荷の大きさや負荷の性質に関係なく、可能な限り平坦にすることを可能にしている。 As described above, according to the present invention, in the inverter generator, the output voltage-output current characteristics of each inverter unit can be obtained from the load regardless of the load being unbalanced among the plurality of inverter units. It makes it possible to make it as flat as possible regardless of the size and the nature of the load.
100:インバータユニット
200:永久磁石型多極発電機
300:エンジン
301:エンジン制御ユニット(ECU)
500:インバータ制御用電源
550:パワーモードスイッチ
101:インバータ部
102:インバータモジュール
103:整流回路部
104:インバータ回路部(Hブリッジ)
105:電解コンデンサ部
106:内部電圧センサ(DCリンク電圧検出回路)
107:温度センサ
108:電流センサ
109:平滑フィルタ部
110:制御回路(ワンチップマイコン)
112:入力ポート部
113:入力ポート部
114:出力ポート部
115:出力ポート部
116:出力電圧検出部
118:ローパスフィルタ
119:ローパスフィルタ
120:比較増幅部
121:可変指示部
122:電流による垂下部
123:PWM化部
124:PWM信号の遮断・通過部
125:Hブリッジドライバ
150:インバータ制御電源
160:回転指令アダプタ
601:出力電圧の波形
602:目標波形信号
605:誤差波形信号
100: Inverter unit 200: Permanent magnet type multipolar generator 300: Engine 301: Engine control unit (ECU)
500: Power source for inverter control 550: Power mode switch 101: Inverter unit 102: Inverter module 103: Rectifier circuit unit 104: Inverter circuit unit (H bridge)
105: Electrolytic capacitor unit 106: Internal voltage sensor (DC link voltage detection circuit)
107: Temperature sensor 108: Current sensor 109: Smoothing filter unit 110: Control circuit (one-chip microcomputer)
112: input port unit 113: input port unit 114: output port unit 115: output port unit 116: output voltage detection unit 118: low-pass filter 119: low-pass filter 120: comparison amplification unit 121: variable instruction unit 122: drooping part by current 123: PWM conversion unit 124: PWM signal blocking / passing unit 125: H bridge driver 150: inverter control power supply 160: rotation command adapter 601: output voltage waveform 602: target waveform signal 605: error waveform signal
Claims (5)
当該夫々のインバータ部が、前記供給された交流電圧を整流して直流電圧を生成する整流回路部と、当該生成された直流電圧を平滑するコンデンサ部と、平滑された直流電圧が印加されるインバータ回路部と、当該インバータ回路部によって生成された交番電圧を平滑して正弦波交流電圧を得る平滑フィルタ部を有してなり、
前記少なくとも2台のインバータ部に対応する夫々の前記平滑フィルタ部の出力端が直列に接続されて構成されるインバータ発電機において、
前記インバータ部は、夫々、インバータ回路部に印加される前記平滑された直流電圧の大きさを検出する内部電圧センサと、
前記インバータ回路部から出力される出力電流を検出する電流センサと、
前記内部電圧センサによって検出された直流電圧をDCリンク電圧として供給されると共に前記電流センサによって検出された出力電流を供給される制御回路と
を備え、かつ、
当該制御回路が、当該インバータ部が出力すべき出力電圧に相当する複数種類の目標波形信号を生成して選択的に出力するよう構成されると共に、
当該目標波形信号に対応する交流電圧と当該インバータ部から出力される出力電圧とを比較する比較増幅部と、当該交流電圧と当該出力電圧との誤差を解消するように前記インバータ回路部を制御する制御信号を生成するPWM化部と、当該PWM化部からの制御信号が導かれて前記インバータ回路部を制御するHブリッジドライバとが設けられ、
前記制御回路は、
インバータ部から出力される有効電力に対応する値と、インバータ部から出力される無効電力に対応する値とを生成し、
前記目標波形信号に対応する交流電圧の振幅を、前記有効電力が大になるにつれて増加し、かつ前記無効電力が大になるにつれて減少するように決定する
ことを特徴とするインバータ発電機。 An engine, an AC generator that is rotationally driven by the engine, and at least two inverter units that are supplied with an AC voltage induced in a power generation winding of the AC generator,
Each of the inverter units rectifies the supplied AC voltage to generate a DC voltage, a capacitor unit that smoothes the generated DC voltage, and an inverter to which the smoothed DC voltage is applied A circuit unit, and a smoothing filter unit that obtains a sine wave AC voltage by smoothing the alternating voltage generated by the inverter circuit unit,
In the inverter generator configured by connecting output ends of the respective smoothing filter units corresponding to the at least two inverter units in series,
Each of the inverter units is an internal voltage sensor that detects the magnitude of the smoothed DC voltage applied to the inverter circuit unit, and
A current sensor for detecting an output current output from the inverter circuit unit;
A control circuit that is supplied with the DC voltage detected by the internal voltage sensor as a DC link voltage and is supplied with the output current detected by the current sensor, and
The control circuit is configured to generate and selectively output a plurality of types of target waveform signals corresponding to the output voltage to be output by the inverter unit, and
A comparison amplification unit that compares an AC voltage corresponding to the target waveform signal and an output voltage output from the inverter unit, and controls the inverter circuit unit so as to eliminate an error between the AC voltage and the output voltage. A PWM unit that generates a control signal, and an H bridge driver that controls the inverter circuit unit by receiving a control signal from the PWM unit;
The control circuit includes:
Generating a value corresponding to the active power output from the inverter section, and a value corresponding to the reactive power output from the inverter section,
Inverter generator, characterized in that the amplitude of the AC voltage corresponding to the target waveform signal increases as before Symbol active power is large, and the reactive power is determined so as to decrease as becomes large.
夫々のインバータ部の制御回路は、自インバータ部から出力される出力電圧の所定回数の周期の間に少なくとも1回、自インバータ部から出力される出力電圧の位相を他インバータ部の制御回路に通信するよう構成され、
夫々のインバータ部の制御回路は、自インバータ部から出力される出力電圧の位相と、他インバータ部から通知される他インバータ部からの出力電圧の位相とに差異が存在することを判定した際に、自インバータ部の側の前記目標波形信号に対応する交流電圧の位相を微小単位で変化させるよう構成されている
請求項1に記載のインバータ発電機。 Between the control circuit of each provided corresponding to the inverter section of the front SL respectively, communication lines are provided,
The control circuit of each inverter unit communicates the phase of the output voltage output from the own inverter unit to the control circuit of the other inverter unit at least once during a predetermined number of cycles of the output voltage output from the own inverter unit. Configured to
When the control circuit of each inverter unit determines that there is a difference between the phase of the output voltage output from its own inverter unit and the phase of the output voltage from the other inverter unit notified from the other inverter unit , that have a phase of the AC voltage corresponding to the target waveform signal on the side of the own inverter unit is configured to vary in minute units
The inverter generator according to claim 1 .
インバータ部から給電される現回の負荷が前回にサンプリングされた負荷にくらべて増大しかつ高負荷になったことを判定し、
当該判定結果が満たされたことを条件に、前記目標波形信号に対応する交流電源の振幅を一時的に低下し、
エンジンの回転数が増大したことを判定した後に、前記交流電圧の振幅を徐々に上昇させるようにした
請求項1に記載のインバータ発電機。 Before Symbol control circuit,
It determines that the load of the current times that is the inverter unit or al supply electricity becomes increased and a high load than a load which is sampled last,
On condition that the determination result is satisfied, the amplitude of the AC power supply corresponding to the target waveform signal is temporarily reduced,
After determining that the engine speed has increased, the amplitude of the AC voltage is gradually increased.
The inverter generator according to claim 1 .
かつ、前記制御回路は、前記内部電圧センサによって検出されたDCリンク電圧の大きさが所定のレベルから低下した際に、前記目標波形信号に対応する交流電圧の振幅を一時的に低下させるよう構成されてなり、
前記永久磁石型発電機が、前記インバータ部からの出力電流の増加に対応して、当該永久磁石型発電機からの出力が増加する特性の範囲で運転されるようにした
請求項1に記載のインバータ発電機。 Before Symbol alternator is formed of a permanent magnet generator,
And wherein the control circuit is configured the when the magnitude of the DC link voltage detected by the internal voltage sensor is lowered from the predetermined level, so as to reduce the amplitude of the AC voltage corresponding to the target waveform signal temporarily Being
The permanent magnet generator is operated in a characteristic range in which the output from the permanent magnet generator increases in response to an increase in output current from the inverter unit.
The inverter generator according to claim 1 .
当該制御回路は、当該センス結果にもとづいた温度が増大するにつれて過電流保護のためのタイムアップ判定時間を小にするように定めておくと共に、前記温度が小さい程過電流か否かを判定する過電流判定レベルを大に選定し、
当該過電流判定レベルを超えた過電流が発生したか否かを判定し、
過電流発生状態の下でカウントアップされかつ非過電流発生状態の下でカウントダウンされるカウンタの値が前記タイムアップ判定時間を超えた際に、インバータ部の出力を遮断するようにした
請求項1に記載のインバータ発電機。
Temperature sensor provided in the previous SL inverter circuit section, the sense result from the temperature sensor is guided to said control circuit,
The control circuit determines that the time-up determination time for overcurrent protection is reduced as the temperature based on the sense result increases, and determines whether the current is overcurrent as the temperature decreases. Select a large overcurrent judgment level,
Determine whether an overcurrent that exceeds the overcurrent determination level has occurred,
When the value of the counter that is counted up under an overcurrent occurrence state and counted down under a non-overcurrent occurrence state exceeds the time-up determination time, the output of the inverter unit is cut off.
The inverter generator according to claim 1 .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276314A JP5424611B2 (en) | 2008-10-28 | 2008-10-28 | Inverter generator |
CN2009801515568A CN102257722A (en) | 2008-10-28 | 2009-10-27 | Inverter generator |
PCT/JP2009/005647 WO2010050176A1 (en) | 2008-10-28 | 2009-10-27 | Inverter generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276314A JP5424611B2 (en) | 2008-10-28 | 2008-10-28 | Inverter generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010110027A JP2010110027A (en) | 2010-05-13 |
JP5424611B2 true JP5424611B2 (en) | 2014-02-26 |
Family
ID=42128546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276314A Active JP5424611B2 (en) | 2008-10-28 | 2008-10-28 | Inverter generator |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5424611B2 (en) |
CN (1) | CN102257722A (en) |
WO (1) | WO2010050176A1 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102130453B (en) * | 2010-11-04 | 2013-06-05 | 北京鼎汉技术股份有限公司 | Method for outputing high-precision synchronous signal by on-line parallel alternating current power supply module |
CN103166189A (en) * | 2011-12-19 | 2013-06-19 | 苏州能健电气有限公司 | Delayed alarm protection method for alternating current (AC) variable-pitch motor |
CN103166184A (en) * | 2011-12-19 | 2013-06-19 | 苏州能健电气有限公司 | Delayed alarm method for direct current variable pitch motor |
CN103166190A (en) * | 2011-12-19 | 2013-06-19 | 苏州能健电气有限公司 | Alternating current variable-pitch motor protection device and method |
CN104506049B (en) * | 2015-01-15 | 2017-02-22 | 山东省科学院自动化研究所 | Control method of device for inhibiting transient fluctuation of inverter power supply output voltage |
CN107786098A (en) * | 2016-08-29 | 2018-03-09 | 浙江乾仕智能科技有限公司 | Multi-stage power transformation system and its control method |
JP6533870B1 (en) | 2017-12-12 | 2019-06-19 | 新電元工業株式会社 | Inverter generator and control method |
CN109713911A (en) * | 2019-03-06 | 2019-05-03 | 重庆瑜欣平瑞电子股份有限公司 | The high-power twin voltage inverter circuit structure of general gasoline generator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01238498A (en) * | 1988-03-18 | 1989-09-22 | Yamaha Motor Co Ltd | Controller for generator |
JP2814863B2 (en) * | 1992-12-07 | 1998-10-27 | 日産自動車株式会社 | Generator control device |
JP3540152B2 (en) * | 1998-04-17 | 2004-07-07 | 本田技研工業株式会社 | Engine driven generator |
JP3464927B2 (en) * | 1999-01-22 | 2003-11-10 | 本田技研工業株式会社 | Generator |
JP4072993B2 (en) * | 2001-09-04 | 2008-04-09 | 本田技研工業株式会社 | Engine generator |
-
2008
- 2008-10-28 JP JP2008276314A patent/JP5424611B2/en active Active
-
2009
- 2009-10-27 WO PCT/JP2009/005647 patent/WO2010050176A1/en active Application Filing
- 2009-10-27 CN CN2009801515568A patent/CN102257722A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2010110027A (en) | 2010-05-13 |
WO2010050176A1 (en) | 2010-05-06 |
CN102257722A (en) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5424611B2 (en) | Inverter generator | |
JP5424612B2 (en) | Inverter generator | |
EP2495863B1 (en) | CMV reduction under BUS transient condition | |
EP2009760B1 (en) | Power system stabilizer and method | |
EP2697902B1 (en) | System and method for fast start-up of an induction motor | |
WO2006114843A1 (en) | Servo motor controller | |
JP5882536B2 (en) | Power supply | |
AU2010272037A1 (en) | Power converter circuit | |
JPH03502876A (en) | Low distortion control device for VSCF generators | |
JPWO2019097605A1 (en) | Power conversion system | |
JP6392509B2 (en) | Motor control circuit | |
JPS59153496A (en) | Controller for inverter | |
KR102146496B1 (en) | Synchronous Generator | |
JP2003111479A (en) | Motor control method and its device | |
JP2000217398A (en) | Generator | |
JPS58141699A (en) | Motor controller | |
JP3778493B2 (en) | Inverter-controlled engine-driven generator | |
JP2004023819A (en) | Power supply device | |
JPWO2019123627A1 (en) | Electric motor drive | |
KR101936564B1 (en) | Apparatus for controlling multilevel inverter | |
KR100321244B1 (en) | Harmonic Suppression Device of Air Conditioner and Its Suppression Method | |
JP2009153248A (en) | Pwm cyclone converter and control method of the same | |
US7102324B2 (en) | Fixed speed drive | |
JP4064566B2 (en) | Frequency converter | |
JP2001136786A (en) | Inverter apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5424611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |