JP5422963B2 - ソフトウェアの開発支援システム、開発支援方法およびプログラム - Google Patents
ソフトウェアの開発支援システム、開発支援方法およびプログラム Download PDFInfo
- Publication number
- JP5422963B2 JP5422963B2 JP2008270406A JP2008270406A JP5422963B2 JP 5422963 B2 JP5422963 B2 JP 5422963B2 JP 2008270406 A JP2008270406 A JP 2008270406A JP 2008270406 A JP2008270406 A JP 2008270406A JP 5422963 B2 JP5422963 B2 JP 5422963B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- calculation
- block diagram
- simulation
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
明電時報、2006年9・10月、通巻310号、No.5「ソフトウェア開発総合支援システムにおける仕様作成支援機能」 MATLAB/Simulink(http://www.cybernet.co.jp/matlab/products/product_listing/simulink/)
(1)コンピュータ処理システムに組み込むソフトウェアの設計を支援するシステムとして、入力に対して所期の関数演算を行って出力するブロックの設計と、各ブロック間を線で結んで演算順序を定義したブロック図の設計を支援するユーザ定義ブロック設定装置を備えた組込みソフトウェアの開発支援システムであって、
ブロック図に対する割込み処理及び演算周期設定を含めたユーザによるブロック図の設計とデバッグを支援するブロック図デバッグ装置を備え、
前記ブロック図デバッグ装置は、ブロック図上に割込み禁止設定ブロックと割込み禁止解除ブロックを設置できる割込み禁止ブロック作成手段と、前記割込み禁止設定ブロックと割込み禁止解除ブロックがブロック図上に対で存在しているか確認する割込み禁止確認手段とを備えたことを特徴とする。
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行して演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理手段と、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行手段と、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から順に連続して前記演算シミュレーションモデルを実行する連続実行手段と、
前記一時停止状態で、中断の動作指示を受けると、前記演算シミュレーションを中止するステップ実行中止手段と、
により構成される順次ステップ実行部を備えたことを特徴とする。
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行する演算シミュレーション実行処理を、演算対象ブロックがブレークポイントになるまで繰り返し、演算対象ブロックがブレークポイントになると演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理手段と、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行手段と、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から演算シミュレーションモデルを実行する連続実行手段と、
前記一時停止状態で、外部入力装置により中断の動作指示を受けると、演算シミュレーションを中止するステップ実行中止手段と、
により構成されるブレークポイントステップ実行部を備えたことを特徴とする。
ブロック図上のブロックを一つまたは複数選択し、そのブロックに演算周期と優先度を設定するブロック演算周期設定手段と、
同じ演算周期のブロックを同じ強調表示させる演算周期強調表示手段と、
により構成される演算周期設定部を備えたことを特徴とする。
ブロック図上の関数を一つまたは複数選択し、その関数に演算周期と優先度を設定する関数演算周期設定手段と、
同じ演算周期の関数を同じ強調表示させる演算周期強調表示手段と、
により構成される演算周期設定部を備えたことを特徴とする。
チェックする条件を設定するチェック条件設定手段と、
前記チェック条件設定手段で設定した情報を外部記憶媒体に保存するチェック条件保存手段と、
前記チェック条件保存手段で保存した情報を外部記憶媒体から読み込むチェック条件読込手段と、
前記チェック条件設定手段またはチェック条件読込手段で設定した条件で演算シミュレーション時にチェックを行うチェック実行手段と、
により構成される汎用チェックブロック作成部を備えたことを特徴とする。
(7)コンピュータ処理システムに組み込むソフトウェアの設計を支援する方法として、入力に対して所期の関数演算を行って出力するブロックの設計と、各ブロック間を線で結んで演算順序を定義したブロック図の設計を支援するユーザ定義ブロック設定装置を備えたシステムによる組込みソフトウェアの開発支援方法であって、
前記システムは、ブロック図に対する割込み処理及び演算周期設定を含めたユーザによるブロック図の設計とデバッグを支援するブロック図デバッグ装置を備え、
前記ブロック図デバッグ装置は、ブロック図上に割込み禁止設定ブロックと割込み禁止解除ブロックを設置できる割込み禁止ブロック作成ステップと、前記割込み禁止設定ブロックと割込み禁止解除ブロックがブロック図上に対で存在しているか確認する割込み禁止確認ステップとを有することを特徴とする。
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行して演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理ステップと、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行ステップと、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から順に連続して前記演算シミュレーションモデルを実行する連続実行ステップと、
前記一時停止状態で、中断の動作指示を受けると、前記演算シミュレーションを中止するステップ実行中止ステップと、
により構成される順次ステップ実行部を有することを特徴とする。
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行する演算シミュレーション実行処理を、演算対象ブロックがブレークポイントになるまで繰り返し、演算対象ブロックがブレークポイントになると演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理ステップと、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行ステップと、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から演算シミュレーションモデルを実行する連続実行ステップと、
前記一時停止状態で、外部入力装置により中断の動作指示を受けると、演算シミュレーションを中止するステップ実行中止ステップと、
により構成されるブレークポイントステップ実行部を有することを特徴とする。
ブロック図上のブロックを一つまたは複数選択し、そのブロックに演算周期と優先度を設定するブロック演算周期設定ステップと、
同じ演算周期のブロックを同じ強調表示させる演算周期強調表示ステップと、
により構成される演算周期設定部を有することを特徴とする。
ブロック図上の関数を一つまたは複数選択し、その関数に演算周期と優先度を設定する関数演算周期設定ステップと、
同じ演算周期の関数を同じ強調表示させる演算周期強調表示ステップと、
により構成される演算周期設定部を有することを特徴とする。
チェックする条件を設定するチェック条件設定ステップと、
前記チェック条件設定ステップで設定した情報を外部記憶媒体に保存するチェック条件保存ステップと、
前記チェック条件保存ステップで保存した情報を外部記憶媒体から読み込むチェック条件読込ステップと、
前記チェック条件設定ステップまたはチェック条件読込ステップで設定した条件で演算シミュレーション時にチェックを行うチェック実行ステップと、
により構成される汎用チェックブロック作成部を有することを特徴とする。
(13)上記(7)〜(12)のいずれか1項に記載の組込みソフトウェア開発支援方法における処理手順をコンピュータで実行可能にしたことを特徴とする。
システムにより作成されるブロック図は、ブロック図上で結線されている複数のブロックがあり、その中で割込みによって処理が分断されてしまうことを避ける必要がある部分(以下、ブロック群と呼ぶ)が存在することがある。
組込みソフトウェア開発支援システムに、割込み禁止を考慮したステップ実行を行う機能を設ける。この機能は図2に示すように、最初からステップ実行する順次ステップ実行部62と、ブレークポイントからステップ実行するブレークポイントステップ実行部63として用意する。
図2に示す演算周期設定部64は、ブロック演算周期設定機能により、ブロックに優先度を付与した演算周期を設定し、優先度付きの演算周期を考慮した演算シミュレーションのステップ実行が行えるようにする。
図2に示す演算周期設定部64の関数演算周期設定機能は、演算定義/設計された関数に優先度を付与した演算周期を設定し、優先度付きの演算周期を考慮した演算シミュレーションのステップ実行が行えるようにする。
図2に示す汎用チェックブロック作成部65は、専用のチェックブロックを新規に作成して組込みソフトウェア開発支援システムに追加することなく、開発者が所望するチェック機能を持ったチェックブロックを配置できるようにする。
上限値チェックや下限値チェックのように、チェック条件として条件式を設定する場合、チェック条件設定機能で条件式を設定する。
オーバーフローチェックや桁落ちチェックのように、チェック条件として条件式ではなく項目を設定する場合、チェック条件設定機能でその項目名を設定する。項目名とそのチェック内容を対応付けるもの(たとえば、テーブル)を用意する。
上下限値チェックのように、チェック条件として複数の条件を設定する場合、チェック条件設定機能ではある一つの条件を設定した後、さらに別の条件を追加設定していく。このとき、組み合わせとして、論理積(and)と論理和(or)を設定可能とする。
上記(1)〜(5)の機能を組み合わせてブロック図を作成し、作成したブロック図を演算シミュレーションすることにより動作を確認する。
200 ブロック情報入力部
300 ブロック図情報表示部
10 ユーザ定義ブロック設定装置
20 ブロック情報定義DB
30 表示用ブロック情報DB
40 ブロック選択部
50 関数情報DB
60 ブロック図デバッグ装置
Claims (13)
- コンピュータ処理システムに組み込むソフトウェアの設計を支援するシステムとして、入力に対して所期の関数演算を行って出力するブロックの設計と、各ブロック間を線で結んで演算順序を定義したブロック図の設計を支援するユーザ定義ブロック設定装置を備えた組込みソフトウェアの開発支援システムであって、
ブロック図に対する割込み処理及び演算周期設定を含めたユーザによるブロック図の設計とデバッグを支援するブロック図デバッグ装置を備え、
前記ブロック図デバッグ装置は、ブロック図上に割込み禁止設定ブロックと割込み禁止解除ブロックを設置できる割込み禁止ブロック作成手段と、前記割込み禁止設定ブロックと割込み禁止解除ブロックがブロック図上に対で存在しているか確認する割込み禁止確認手段とを備えたことを特徴とするソフトウェアの開発支援システム。 - 前記ブロック図デバッグ装置は、
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行して演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理手段と、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行手段と、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から順に連続して前記演算シミュレーションモデルを実行する連続実行手段と、
前記一時停止状態で、中断の動作指示を受けると、前記演算シミュレーションを中止するステップ実行中止手段と、
により構成される順次ステップ実行部を備えたことを特徴とする請求項1に記載のソフトウェアの開発支援システム。 - 前記ブロック図デバッグ装置は、
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行する演算シミュレーション実行処理を、演算対象ブロックがブレークポイントになるまで繰り返し、演算対象ブロックがブレークポイントになると演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理手段と、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行手段と、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から演算シミュレーションモデルを実行する連続実行手段と、
前記一時停止状態で、外部入力装置により中断の動作指示を受けると、演算シミュレーションを中止するステップ実行中止手段と、
により構成されるブレークポイントステップ実行部を備えたことを特徴とする請求項1または2に記載のソフトウェアの開発支援システム。 - 前記ブロック図デバッグ装置は、
ブロック図上のブロックを一つまたは複数選択し、そのブロックに演算周期と優先度を設定するブロック演算周期設定手段と、
同じ演算周期のブロックを同じ強調表示させる演算周期強調表示手段と、
により構成される演算周期設定部を備えたことを特徴とする請求項1〜3のいずれか1項に記載のソフトウェアの開発支援システム。 - 前記ブロック図デバッグ装置は、
ブロック図上の関数を一つまたは複数選択し、その関数に演算周期と優先度を設定する関数演算周期設定手段と、
同じ演算周期の関数を同じ強調表示させる演算周期強調表示手段と、
により構成される演算周期設定部を備えたことを特徴とする請求項1〜4のいずれか1項に記載のソフトウェアの開発支援システム。 - 前記ブロック図デバッグ装置は、
チェックする条件を設定するチェック条件設定手段と、
前記チェック条件設定手段で設定した情報を外部記憶媒体に保存するチェック条件保存手段と、
前記チェック条件保存手段で保存した情報を外部記憶媒体から読み込むチェック条件読込手段と、
前記チェック条件設定手段またはチェック条件読込手段で設定した条件で演算シミュレーション時にチェックを行うチェック実行手段と、
により構成される汎用チェックブロック作成部を備えたことを特徴とする請求項1〜5のいずれか1項に記載のソフトウェアの開発支援システム。 - コンピュータ処理システムに組み込むソフトウェアの設計を支援する方法として、入力に対して所期の関数演算を行って出力するブロックの設計と、各ブロック間を線で結んで演算順序を定義したブロック図の設計を支援するユーザ定義ブロック設定装置を備えたシステムによる組込みソフトウェアの開発支援方法であって、
前記システムは、ブロック図に対する割込み処理及び演算周期設定を含めたユーザによるブロック図の設計とデバッグを支援するブロック図デバッグ装置を備え、
前記ブロック図デバッグ装置は、ブロック図上に割込み禁止設定ブロックと割込み禁止解除ブロックを設置できる割込み禁止ブロック作成ステップと、前記割込み禁止設定ブロックと割込み禁止解除ブロックがブロック図上に対で存在しているか確認する割込み禁止確認ステップとを有することを特徴とする組込みソフトウェアの開発支援方法。 - 前記ブロック図デバッグ装置は、
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行して演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理ステップと、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行ステップと、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から順に連続して前記演算シミュレーションモデルを実行する連続実行ステップと、
前記一時停止状態で、中断の動作指示を受けると、前記演算シミュレーションを中止するステップ実行中止ステップと、
により構成される順次ステップ実行部を有することを特徴とする請求項7に記載の組込みソフトウェアの開発支援方法。 - 前記ブロック図デバッグ装置は、
ブロック図の演算順序の先頭から順に演算対象ブロックを取得し、この演算対象ブロックの演算シミュレーションモデルを取得し、この演算シミュレーションモデルを実行する演算シミュレーション実行処理を、演算対象ブロックがブレークポイントになるまで繰り返し、演算対象ブロックがブレークポイントになると演算結果を外部出力装置に表示して演算シミュレーション実行を一時停止する演算シミュレーションステップ実行処理ステップと、
前記一時停止状態で、外部入力装置によりステップ実行の動作指示を受けると、次の演算順序について、前記演算シミュレーションモデルを実行するステップ実行ステップと、
前記一時停止状態で、外部入力装置により連続実行の動作指示を受けると、次の演算順序から演算シミュレーションモデルを実行する連続実行ステップと、
前記一時停止状態で、外部入力装置により中断の動作指示を受けると、演算シミュレーションを中止するステップ実行中止ステップと、
により構成されるブレークポイントステップ実行部を有することを特徴とする請求項7または8に記載の組込みソフトウェアの開発支援方法。 - 前記ブロック図デバッグ装置は、
ブロック図上のブロックを一つまたは複数選択し、そのブロックに演算周期と優先度を設定するブロック演算周期設定ステップと、
同じ演算周期のブロックを同じ強調表示させる演算周期強調表示ステップと、
により構成される演算周期設定部を有することを特徴とする請求項7〜9のいずれか1項に記載の組込みソフトウェアの開発支援方法。 - 前記ブロック図デバッグ装置は、
ブロック図上の関数を一つまたは複数選択し、その関数に演算周期と優先度を設定する関数演算周期設定ステップと、
同じ演算周期の関数を同じ強調表示させる演算周期強調表示ステップと、
により構成される演算周期設定部を有することを特徴とする請求項7〜10のいずれか1項に記載の組込みソフトウェアの開発支援方法。 - 前記ブロック図デバッグ装置は、
チェックする条件を設定するチェック条件設定ステップと、
前記チェック条件設定ステップで設定した情報を外部記憶媒体に保存するチェック条件保存ステップと、
前記チェック条件保存ステップで保存した情報を外部記憶媒体から読み込むチェック条件読込ステップと、
前記チェック条件設定ステップまたはチェック条件読込ステップで設定した条件で演算シミュレーション時にチェックを行うチェック実行ステップと、
により構成される汎用チェックブロック作成部を有することを特徴とする請求項7〜11のいずれか1項に記載の組込みソフトウェアの開発支援方法。 - 請求項7〜12のいずれか1項に記載の組込みソフトウェア開発支援方法における処理手順をコンピュータで実行可能にしたことを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270406A JP5422963B2 (ja) | 2008-10-21 | 2008-10-21 | ソフトウェアの開発支援システム、開発支援方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270406A JP5422963B2 (ja) | 2008-10-21 | 2008-10-21 | ソフトウェアの開発支援システム、開発支援方法およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010102362A JP2010102362A (ja) | 2010-05-06 |
JP2010102362A5 JP2010102362A5 (ja) | 2011-10-27 |
JP5422963B2 true JP5422963B2 (ja) | 2014-02-19 |
Family
ID=42292988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270406A Expired - Fee Related JP5422963B2 (ja) | 2008-10-21 | 2008-10-21 | ソフトウェアの開発支援システム、開発支援方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5422963B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5971193B2 (ja) * | 2013-05-22 | 2016-08-17 | 株式会社デンソー | ソフトウェアの開発支援装置、開発支援方法およびプログラム |
CN105393180B (zh) * | 2014-04-30 | 2017-08-25 | 三菱电机株式会社 | 仿真系统、可编程控制器、仿真装置、工程设计工具 |
JP6486574B2 (ja) * | 2016-11-17 | 2019-03-20 | 三菱電機株式会社 | プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198235A (ja) * | 1996-01-13 | 1997-07-31 | Shinobu Noda | 逐次制御方式電子計算機システムで実行可能なプログラムの図形による表現方法 |
-
2008
- 2008-10-21 JP JP2008270406A patent/JP5422963B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010102362A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5307802B2 (ja) | 外部デバッグのインフラストラクチャを使用するインプロセスのデバッグ | |
JP2020024717A5 (ja) | ||
JP2011070256A (ja) | デバッガおよびプログラム | |
JP6258159B2 (ja) | プログラム情報生成システム、方法、及びプログラム | |
KR20110065067A (ko) | 멀티 쓰레드 테스팅시 발생되는 에러 정보에 대한 비주얼 인터페이스를 제공하는 장치 및 방법 | |
CN101120321A (zh) | 程序调试装置、程序调试方法以及程序 | |
US20170075792A1 (en) | Method and System to Display and Browse Program Trace Using Source Code Decoration | |
US9117020B2 (en) | Determining control flow divergence due to variable value difference | |
JP5422963B2 (ja) | ソフトウェアの開発支援システム、開発支援方法およびプログラム | |
KR101350798B1 (ko) | 오프로스 플랫폼에 기반하여 제어되는 로봇 시스템 및 그 로봇 제어방법 | |
JP2019153042A (ja) | 数値制御装置 | |
CN112463139A (zh) | 基于电子积木的编程方法、装置、电子设备及存储介质 | |
JP2015026139A (ja) | プログラム生成装置、プログラム生成方法、およびプログラム生成用プログラム | |
JP2013008277A (ja) | カバレッジ測定装置、方法およびプログラム | |
US20060069538A1 (en) | Simulation system and computer program | |
JP4870956B2 (ja) | 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 | |
JP2010049439A (ja) | ソフトウェアモデルを用いたシステム構築方法およびモデリング装置 | |
JP2008186378A (ja) | 例外に対処するためのプログラム | |
JP5326292B2 (ja) | ソフトウェアの開発支援システム、支援方法およびプログラム | |
JP6519530B2 (ja) | 検証装置、検証プログラム、及び、検証方法 | |
CN109947420A (zh) | 一种代码编辑器的快捷键机制实现方法及电子设备 | |
JP2008090699A (ja) | トレースロギング方法、装置及びプログラム | |
JP5287427B2 (ja) | シンボリックデバッガ、方法およびプログラム | |
JP2015032282A (ja) | テストデータ生成プログラム、方法及び装置 | |
JP5120166B2 (ja) | 組込みソフトウェア開発支援システム、支援方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5422963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |