JP5421752B2 - Compound semiconductor solar cell - Google Patents
Compound semiconductor solar cell Download PDFInfo
- Publication number
- JP5421752B2 JP5421752B2 JP2009275740A JP2009275740A JP5421752B2 JP 5421752 B2 JP5421752 B2 JP 5421752B2 JP 2009275740 A JP2009275740 A JP 2009275740A JP 2009275740 A JP2009275740 A JP 2009275740A JP 5421752 B2 JP5421752 B2 JP 5421752B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- solar cell
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
Description
本発明は、化合物半導体太陽電池において、化合物半導体層とバッファー層との界面でのキャリアの再結合を抑制することで、太陽電池特性を向上させる技術に関するものである。 The present invention relates to a technique for improving solar cell characteristics by suppressing recombination of carriers at the interface between a compound semiconductor layer and a buffer layer in a compound semiconductor solar cell.
化合物半導体太陽電池は、化合物半導体層中の構成元素の組成比を変えることでバンドギャップを容易に制御できるほか、化合物半導体層の吸収係数が高く結晶シリコン太陽電池よりも原料が少なくて済むため、薄膜シリコン型と同様に高効率薄膜太陽電池としての期待が大きい。化合物半導体太陽電池のうち、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体を用いた化合物半導体太陽電池は、ＧａＡｓ太陽電池よりも生産性やコスト、長期信頼性が実証されていることなどから、新しい太陽電池材料として注目されている。 The compound semiconductor solar cell can easily control the band gap by changing the composition ratio of the constituent elements in the compound semiconductor layer, and the compound semiconductor layer has a high absorption coefficient, so it requires less raw material than the crystalline silicon solar cell, Like the thin-film silicon type, there is great expectation as a highly efficient thin-film solar cell. Among compound semiconductor solar cells, compound semiconductor solar cells using I-III-VI 2 type compound semiconductors have been demonstrated to be more productive, cost and long-term reliable than GaAs solar cells. It is attracting attention as a material.
これらのＩ−ＩＩＩ−ＶＩ2型化合物半導体は、化合物半導体層とバッファー層との接合界面のコンタクトの課題がある。ＣＩＧＳ層の表面にはＣｕ欠陥層が存在し、バンドギャップの異なる層が存在することになる。このＣｕ欠陥層はＣＩＧＳ層で光によって励起された導電性キャリアの再結合中心となり、太陽電池特性を低下させる可能性がある。 These I-III-VI type 2 compound semiconductors have a problem of contact at the junction interface between the compound semiconductor layer and the buffer layer. A Cu defect layer exists on the surface of the CIGS layer, and layers having different band gaps exist. This Cu defect layer becomes a recombination center of conductive carriers excited by light in the CIGS layer, which may deteriorate solar cell characteristics.
Ｉ−ＩＩＩ−ＶＩ2型化合物半導体の中でもＣｕ（Ｉｎ、Ｇａ）Ｓｅ2（以下ＣＩＧＳ）は代表例であり、例えば特許文献１に基板／金属電極／ＣＩＧＳ層／バッファー層／透明電極層の集積の例などが記載されている。このようなＣＩＧＳの他にも例えば特許文献２に記載されているようにＬＭＸ2（Ｌ：Ｃｕ、Ａｇ、Ｍ：Ａｌ、Ｇａ、Ｉｎ、Ｘ：Ｓ、Ｓｅ）がある。これらの特許文献では、バッファー層にＣｄＳを用いることで、Ｃｄがバッファー層からＣＩＧＳ層に拡散し、欠陥の補償をしている。このバッファー層により形成されたヘテロ接合によりキャリアの再結合は抑制できるが、Ｃｄの毒性に課題がある。また、特許文献１ではＺｎＯおよびＩｎＳをバッファー層として用いる記載もあるが、ＺｎＯの格子定数が０．４９０〜０．５５０ｎｍであるのに対し、ＣＩＧＳ層の格子定数が０．５６１〜０．５７７ｎｍであり、ＣＩＧＳ層とバッファー層の格子定数が大きく異なる。また、ＩｎＳの格子定数は、ａ軸：０．９０９ｎｍ、ｂ軸：０．３８９ｎｍ、ｃ軸：１．７０５ｎｍであり、これらのうち、どの軸がＣＩＧＳ層との界面と平行に配向しているのか定かでないが、いずれもＣＩＧＳ層の格子定数と大きく異なる。従って、ＣＩＧＳ層とバッファー層との格子整合性は十分でないと予想される。
Among the I-III-VI 2 type compound semiconductors, Cu (In, Ga) Se 2 (hereinafter referred to as CIGS) is a representative example. Examples are described. In addition to such CIGS, there is LMX 2 (L: Cu, Ag, M: Al, Ga, In, X: S, Se) as described in
非特許文献１にはグレーデッドバンドギャップ構造と呼ばれる、膜厚方向でバンドギャップが変化する構造が記載されている。これは蒸着による製膜時にＣｕ／Ｉｎ比率を変化させることで組成比にプロファイルを持たせる手法によるものである。これによりＣＩＧＳ層内での導電性を制御することが可能となるが、バッファー層とのコンタクトの課題は解決されていないと推測され、また蒸着以外の製膜手法では作製が困難であると考えられる。
Non-Patent
上記のようにＩ−ＩＩＩ−ＶＩ2型化合物半導体太陽電池は新しい薄膜太陽電池として期待が大きいが、さらに高性能の太陽電池の実用化には上記課題の解決が急務である。 As described above, the I-III-VI 2 type compound semiconductor solar cell is highly expected as a new thin film solar cell. However, there is an urgent need to solve the above-described problem for practical use of a high-performance solar cell.
本発明の目的は、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体太陽電池の化合物半導体層とバッファー層のコンタクトを改善し、また電気的・光学的特性を向上させることにより、結果として太陽電池性能を向上させるものである。 The object of the present invention is to improve the contact between the compound semiconductor layer and the buffer layer of the I-III-VI type 2 compound semiconductor solar cell and improve the electrical and optical characteristics, thereby improving the solar cell performance. It is something to be made.
本発明者らは上記課題に鑑み鋭意検討した結果、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体太陽電池のバッファー層として酸化亜鉛を用い、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体層とバッファー層の間に、バッファー層の格子定数に近いＩ−ＩＩＩ−ＶＩ2型化合物半導体層をさらに設けることで太陽電池特性を向上することが可能であることを見出した。 As a result of intensive studies in view of the above problems, the present inventors have used zinc oxide as the buffer layer of the I-III-VI 2 type compound semiconductor solar cell, and between the I-III-VI 2 type compound semiconductor layer and the buffer layer. The present inventors have found that solar cell characteristics can be improved by further providing an I-III-VI 2 type compound semiconductor layer close to the lattice constant of the buffer layer.
すなわち、本発明は、基板上に、電極層、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体からなる化合物半導体層Ａ、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体からなる化合物半導体層Ｂ、酸化亜鉛を主成分とする格子定数が０．４９０〜０．５５０ｎｍのバッファー層、および透明電極層がこの順に形成されており、化合物半導体層Ｂがバッファー層に隣接しており、化合物半導体層Ｂは、格子定数が０．５００〜０．５６０ｎｍであり、化合物半導体層Ａと異なる組成からなり、化合物半導体層Ａよりも格子定数が小さく、化合物半導体層Ａよりもバンドギャップが大きいことを特徴とする化合物半導体太陽電池に関する。
上記化合物半導体層Ｂは、Ｃｕ（Ｍ１1-xＭ２x）Ｓ2（ｘ＝０〜１、Ｓは硫黄）で表わされる化合物からなり、Ｍ１およびＭ２のそれぞれは、Ａｌ、ＧａおよびＩｎから選択される金属元素であることが好ましい。
上記化合物半導体層Ａは、ＣＩＳまたはＣＩＧＳ ２ からなることが好ましい。
化合物半導体層Ａと化合物半導体層Ｂとのバンドギャップ差は、０．１〜０．５ｅＶであることが好ましい。
That is, the present invention is mainly on the base plate, the electrode layer, I-III-VI 2 type compound formed of a semiconductor compound semiconductor layer A, I-III-VI consists type 2 compound semiconductor compound semiconductor layer B, and zinc oxide buffer layer lattice constant to component 0.490～0.550Nm, and the transparent electrode layer are formed in this order, it is adjacent to the compound semiconductor layer B governor Ffa layer, of compound semiconductor layer B is The lattice constant is 0.500 to 0.560 nm , the composition is different from that of the compound semiconductor layer A, the lattice constant is smaller than that of the compound semiconductor layer A, and the band gap is larger than that of the compound semiconductor layer A. The present invention relates to a compound semiconductor solar cell.
Above title compound semiconductor layer B, Cu (M1 1-x M2 x) S 2 (x = 0~1, S is sulfur) a compound represented by each of M1 and M2, Al, Ga, and In It is preferable that the metal element is selected .
Above title compound semiconductor layer A is preferably made of CIS or CIGS 2.
The band gap difference between the compound semiconductor layer A and the compound semiconductor layer B is preferably 0.1 to 0.5 eV .
本発明によって、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体太陽電池におけるバッファー層の電気的・光学特性および化合物半導体層とバッファー層とのコンタクトを向上させることで、太陽電池性能を向上させることが可能となる。 According to the present invention, it is possible to improve the solar cell performance by improving the electrical / optical characteristics of the buffer layer and the contact between the compound semiconductor layer and the buffer layer in the I-III-VI 2 type compound semiconductor solar cell. Become.
本発明は、「基板上に、電極層、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体からなる化合物半導体層Ａ、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体からなる化合物半導体層Ｂ、酸化亜鉛を主成分とする格子定数が０．４９０〜０．５５０ｎｍのバッファー層、および透明電極層がこの順に形成されており、化合物半導体層Ｂがバッファー層に隣接しており、化合物半導体層Ｂは、格子定数が０．５００〜０．５６０ｎｍであり、化合物半導体層Ａと異なる組成からなり、化合物半導体層Ａよりも格子定数が小さく、化合物半導体層Ａよりもバンドギャップが大きいことを特徴とする化合物半導体太陽電池」に関するものである。
Main component in the present invention, "group board, the electrode layer, I-III-VI 2 type compound formed of a semiconductor compound semiconductor layer A, I-III-VI consists type 2 compound semiconductor compound semiconductor layer B, and zinc oxide a buffer layer lattice constant of 0.490~0.550nm to, and the transparent electrode layer are formed in this order, it is adjacent to the compound semiconductor layer B governor Ffa layer, of compound semiconductor layer B, A compound having a lattice constant of 0.500 to 0.560 nm , a composition different from that of the compound semiconductor layer A, a smaller lattice constant than the compound semiconductor layer A, and a larger band gap than the compound semiconductor layer A The present invention relates to a “semiconductor solar cell”.
ＣｕＩｎＳｅ2（以下ＣＩＳ）やＣＩＧＳに代表されるＩ−ＩＩＩ−ＶＩ2型化合物半導体を用いた太陽電池はＩＩ−ＶＩ族半導体のＩＩ族原子をＩ族原子とＩＩＩ族原子で置換したものであり、このＩ、ＩＩＩ族原子は、規則的に配列したカルコパイライト（黄銅鉱）構造と不規則に配列したスファレライト（閃亜鉛鉱）構造をとりうるが、本発明に好適に用いられるものはカルコパイライト構造である。ＣＩＳやＣＩＧＳはバンドギャップが１．０４〜１．６８ｅＶであり、格子定数は０．５６１〜０．５７７ｎｍの範囲で制御される（薄膜ハンドブック第２版、日本学術振興会薄膜第１３１委員会編、３８０ページ）。このようなＣＩＳ、ＣＩＧＳは「固有欠陥」と呼ばれるＣｕ／Ｉｎ比に由来する組成比により、ｐｎ導電性制御が可能であり、ＣＩＳ・ＣＩＧＳ太陽電池ではＩｎ空孔やＣｕIn（アンチサイト）がアクセプタとなるｐ型導電性となることで太陽電池性能が良いとされている。 A solar cell using an I-III-VI 2 type compound semiconductor represented by CuInSe 2 (hereinafter CIS) or CIGS is obtained by substituting a group II atom of a group II-VI semiconductor with a group I atom and a group III atom. These group I and III atoms can have a regularly arranged chalcopyrite (chalcopyrite) structure and an irregularly arranged sphalerite (zincite) structure, but those suitably used in the present invention are chalcopyrite. Structure. CIS and CIGS have a band gap of 1.04-1.68 eV, and the lattice constant is controlled in the range of 0.561-0.577 nm (Thin Film Handbook 2nd Edition, Japan Society for the Promotion of Science, Thin Film 131st Committee) 380 pages). Such CIS and CIGS can control pn conductivity by the composition ratio derived from the Cu / In ratio called “inherent defects”. In CIS / CIGS solar cells, In vacancies and Cu In (antisite) are present. It is said that the solar cell performance is good due to the p-type conductivity serving as an acceptor.
図１に本発明に係る化合物半導体太陽電池の代表的な断面模式図を示す。基板（１）上に電極層（２）、化合物半導体層Ａ（３）、化合物半導体層Ｂ（４）、バッファー層（５）、透明電極層（６）、集電極（７）がこの順に形成されている。 FIG. 1 shows a typical schematic cross-sectional view of a compound semiconductor solar battery according to the present invention. An electrode layer (2), a compound semiconductor layer A (3), a compound semiconductor layer B (4), a buffer layer (5), a transparent electrode layer (6), and a collecting electrode (7) are formed in this order on the substrate (1). Has been.
基板（１）としては、絶縁基板を好ましく用いることができる。その場合、ガラス基板やプラスチック基板など透明・不透明に関わらず、（２）〜（６）の層を支持できるものであればどのようなものでも使用できるが、特にＣＩＳ・ＣＩＧＳ太陽電池にはソーダライムガラスが好適に使用される。これはソーダライムガラスとＣＩＳの線膨張係数が近い値であることに加えて、ソーダライムガラスに含まれるナトリウム原子がＣＩＳ層やＣＩＧＳ層に拡散し、欠陥、特にセレンが脱離した欠陥を補償する役割（以下「ナトリウム効果」とする）を果たすためと考えられる。 As the substrate (1), an insulating substrate can be preferably used. In this case, any glass substrate or plastic substrate can be used as long as it can support the layers (2) to (6), regardless of whether it is transparent or opaque. Lime glass is preferably used. This is because the linear expansion coefficients of soda lime glass and CIS are close to each other, and sodium atoms contained in soda lime glass diffuse into the CIS layer and CIGS layer to compensate for defects, particularly defects from which selenium is desorbed. It is thought that this is to fulfill the role to be played (hereinafter referred to as “sodium effect”).
電極層（２）としては、金属電極を好ましく用いることができる。その場合、高導電性の金属であればどのような金属も使用されるが、モリブデンが好適に用いられる。モリブデンはＣＩＳ層やＣＩＧＳ層に含まれるセレンとの反応性が高く、モリブデン／ＣＩＳ層界面の密着性を良くする効果がある。電極層（２）の形成方法は、公知の方法を任意に選択して採用することができるが、蒸着法やスパッタリング法が大面積を均一且つ簡便に製膜できることから好ましい。この際、蒸着源やスパッタリングターゲットとしては、モリブデンなどの金属以外にも、ナトリウムを含有させた化合物を使用することもでき、これによりナトリウム効果をより効果的に発揮することが可能となる。電極層（２）の膜厚は０．２〜１．０μｍが好ましく、さらには０．３〜０．６μｍが好ましい。この範囲の膜厚とすることで、十分な導電性の確保と、金属電極表面のモルフォロジーの影響による光の吸収を抑制することが可能となる点から好ましく、さらに基板がソーダライムガラスの場合には、基板側からのナトリウム原子の拡散を阻害しない点からも好ましい。 As the electrode layer (2), a metal electrode can be preferably used. In that case, any metal can be used as long as it is a highly conductive metal, but molybdenum is preferably used. Molybdenum has high reactivity with selenium contained in the CIS layer and CIGS layer, and has an effect of improving the adhesion at the molybdenum / CIS layer interface. As a method for forming the electrode layer (2), a publicly known method can be arbitrarily selected and adopted, but a vapor deposition method or a sputtering method is preferable because a large area can be uniformly and easily formed. At this time, as a vapor deposition source or a sputtering target, a compound containing sodium can be used in addition to a metal such as molybdenum, and thereby the sodium effect can be more effectively exhibited. The film thickness of the electrode layer (2) is preferably 0.2 to 1.0 μm, more preferably 0.3 to 0.6 μm. By setting the film thickness within this range, it is preferable from the viewpoint of ensuring sufficient conductivity and suppressing light absorption due to the influence of the morphology of the metal electrode surface, and when the substrate is soda lime glass. Is preferable from the viewpoint of not inhibiting the diffusion of sodium atoms from the substrate side.
さらにこの電極層（２）上に表面処理として例えばセレン化ナトリウムで処理することもできる。このような処理により、ナトリウム効果に加えて、金属電極とＣＩＳ・ＣＩＧＳ層界面での密着性向上効果も期待できる。 Further, the electrode layer (2) can be treated with, for example, sodium selenide as a surface treatment. By such treatment, in addition to the sodium effect, an effect of improving adhesion at the interface between the metal electrode and the CIS / CIGS layer can also be expected.
化合物半導体層Ａ（３）は、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体のうち、ＬＭＸ2（Ｌ：Ｃｕ、Ａｇ、Ｍ：Ａｌ、Ｇａ、Ｉｎ、Ｘ：Ｓ、Ｓｅ）型のものを好ましく用いることができるが、光電変換効率やコストの観点からＣＩＳまたはＣＩＧＳを用いることが好ましい。ＣＩＧＳを用いる場合、（Ｉｎ1-xＧａx）のｘは０．１５〜０．５０が好ましい。この範囲のｘとすることで、キャリアの輸送特性と光電変換可能な波長範囲を十分に確保することができるため好ましい。 As the compound semiconductor layer A (3), an LMX 2 (L: Cu, Ag, M: Al, Ga, In, X: S, Se) type of I-III-VI 2 type compound semiconductor is preferably used. However, it is preferable to use CIS or CIGS from the viewpoint of photoelectric conversion efficiency and cost. When CIGS is used, x in (In 1-x Ga x ) is preferably 0.15 to 0.50. By setting x in this range, it is preferable because the carrier transport characteristics and the wavelength range capable of photoelectric conversion can be sufficiently secured.
化合物半導体層Ａの形成方法としては、ウェット法とドライ法のどちらでも可能であり、例えばウェット法ではナノ粒子状の原料を塗布し、焼成・セレン化を施すことで形成可能である。ドライ法の場合には、ＣＩＳなどの組成のターゲットを用いたスパッタリング法や蒸着法もあるが、それぞれの成分を各々に原料とする多元蒸着法によっても形成可能である。その他、スパッタリング法によってＣＩＳやＣＩＧＳのセレン以外の金属化合物をターゲットとして基板上に製膜した後に、高温でセレン化処理することで当該基板上にＣＩＳ膜やＣＩＧＳ膜を形成することもできる。セレン化を行う場合には、基板周辺の雰囲気がセレン蒸気またはセレン化水素となるような環境にし、５００℃以上の温度で熱処理することでセレン化が可能となる。この他、上記セレン化処理の代わりに硫黄や硫化水素を用いた硫化処理によっても同じような効果を得ることができる。 The compound semiconductor layer A can be formed by either a wet method or a dry method. For example, the wet method can be formed by applying a nanoparticulate raw material, followed by baking and selenization. In the case of the dry method, there are a sputtering method and a vapor deposition method using a target having a composition such as CIS, but it can also be formed by a multi-source vapor deposition method using each component as a raw material. In addition, after forming a metal compound other than CIS or CIGS selenium on a substrate by a sputtering method, a CIS film or a CIGS film can be formed on the substrate by performing a selenization process at a high temperature. In the case of performing selenization, selenization is possible by performing an heat treatment at a temperature of 500 ° C. or higher in an environment in which the atmosphere around the substrate is selenium vapor or hydrogen selenide. In addition, the same effect can be obtained by sulfurization treatment using sulfur or hydrogen sulfide instead of the selenization treatment.
化合物半導体層Ａの膜厚は１〜８μｍが好ましく、さらには２〜５μｍが好ましい。この範囲の膜厚であることで、ＣＩＳ・ＣＩＧＳの高い吸収係数を生かした効率の良い光閉じ込め効果が期待されることと、光電変換により生成して拡散するキャリアの再結合を抑制して効率よく電極に取り出すことができる点から好ましい。 The thickness of the compound semiconductor layer A is preferably 1 to 8 μm, and more preferably 2 to 5 μm. With a film thickness in this range, an efficient optical confinement effect utilizing the high absorption coefficient of CIS / CIGS is expected, and recombination of carriers generated and diffused by photoelectric conversion is suppressed and efficiency is improved. It is preferable because it can be taken out to the electrode well.
化合物半導体層Ｂ（４）は、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体のうち、ＬＭＸ2（Ｌ：Ｃｕ、Ａｇ、Ｍ：Ａｌ、Ｇａ、Ｉｎ、Ｘ：Ｓ、Ｓｅ）型であり、化合物半導体層Ａよりも格子定数が小さく、格子定数が０．５００〜０．５６０ｎｍであるものが用いられる。このような化合物としては、例えばＣｕ（Ｍ１1-xＭ２x）Ｓ2（ｘ＝０〜１、Ｓは硫黄）で表される化合物（Ｍ１およびＭ２のそれぞれは、Ａｌ、ＧａおよびＩｎから選択される金属元素）が挙げられる。上記格子定数を示す結晶軸が各層の接合界面に対して平行であることが必要である。上記化合物半導体層Ｂの役割は大きく２つある。１つは化合物半導体層Ａ上に、同じＩ−ＩＩＩ−ＶＩ2型の化合物半導体層Ｂを積層してこれらの層の界面にヘテロ接合を形成することにより、接合界面での欠陥準位の生成を抑制し、太陽電池特性のうち、特に開放電圧を向上させることである。もう１つは、この上に形成される酸化亜鉛を主成分とするバッファー層（５）と格子定数が近くなることで格子整合がとれるため、バッファー層の成長初期から結晶性の良い酸化亜鉛層を形成することができることである。また、格子整合が良くなるため、化合物半導体層Ｂ／バッファー層界面での欠陥準位の生成が抑制され、良好な接合が形成される。
Compound semiconductor layer B (4), of the I-III-VI 2 type compound semiconductor, LMX 2 (L: Cu, Ag, M: Al, Ga, In, X: S, Se) are type compound semiconductor lattice constant small fence than the layer a, is used as the lattice constant is 0.500～0.560Nm. Such compounds include, for example Cu (M1 1-x M2 x ) S 2 (x = 0~1, S is sulfur) Each of the compounds represented by (M1 and M2, selected Al, Ga, and In Metal element) . It is necessary that the crystal axis showing the lattice constant is parallel to the bonding interface of each layer. The compound semiconductor layer B has two major roles. One is to form a defect level at the junction interface by stacking the same I-III-VI 2 type compound semiconductor layer B on the compound semiconductor layer A and forming a heterojunction at the interface between these layers. In particular, the open circuit voltage is improved among the solar cell characteristics. Second, the buffer layer (5) and for lattice-matched with the lattice constant is closer, good crystallinity zinc oxide layer from the initial stage of the growth of the buffer layer mainly composed of zinc oxide is formed on this Can be formed. Further, since the lattice matching is improved, generation of defect levels at the compound semiconductor layer B / buffer layer interface is suppressed, and a favorable junction is formed.
化合物半導体層Ｂのバンドギャップは、化合物半導体層Ａよりも大きいことが好ましい。これにより化合物半導体層Ａ／化合物半導体層Ｂの界面に良好なヘテロ接合を形成することができる。例えば、化合物半導体層ＡがＣＩＳ（バンドギャップ１．０４ｅＶ）の場合には、ＣｕＩｎＳ2（バンドギャップ１．５３ｅＶ）、ＣｕＧａＳ2（バンドギャップ２．４３ｅＶ）、ＣｕＡｌＳ2（バンドギャップ３．４９ｅＶ）のいずれも使用の可能性があり、化合物半導体層ＡがＣＩＧＳのうちもっともバンドギャップが広くなるＣＧＳ（バンドギャップ１．６８ｅＶ）の場合にはＣｕＧａＳ2やＣｕＡｌＳ2 を用いることが可能である。バンドギャップ差を０．１〜０．５ｅＶとすることで、化合物半導体層Ａと化合物半導体層Ｂ界面のヘテロ接合の障壁が大きくなりすぎず、これによりキャリアの輸送が阻害されないようにすることが可能となる。
The band gap of the compound semiconductor layer B is preferably not larger than of compound semiconductor layers A. Thereby, a favorable heterojunction can be formed at the interface between the compound semiconductor layer A and the compound semiconductor layer B. For example, when the compound semiconductor layer A is CIS (band gap 1.04 eV), CuInS 2 (band gap 1.53 eV), CuGaS 2 (band gap 2.43 eV), CuAlS 2 (band gap 3.49 eV) Any of them may be used, and when the compound semiconductor layer A is CGS (band gap 1.68 eV) having the widest band gap among CIGS, CuGaS 2 or CuAlS 2 can be used. By setting the band gap difference to 0.1 to 0.5 eV, the barrier of the heterojunction at the interface between the compound semiconductor layer A and the compound semiconductor layer B does not become too large, thereby preventing the carrier transport from being hindered. It becomes possible.
化合物半導体層Ｂの形成方法としては、ウェット法とドライ法のどちらでも可能であるが、例えばウェット法ではナノ粒子状の原料を塗布し、焼成・硫化を施すことで形成可能である。ドライ法の場合には、所望の組成のターゲットを用いたスパッタリング法や蒸着法もあるが、それぞれの成分を各々に原料とする多元蒸着法によっても形成可能である。その他、スパッタリング法によって金属元素のみをプリカーサとしてターゲットに用いて基板上に製膜した後に、高温で硫化処理することで膜を形成することもできる。硫化を行う場合には、基板周辺の雰囲気が硫黄蒸気または硫化水素となるような環境にし、５００℃以上の温度で処理することで硫化が可能となる。 The compound semiconductor layer B can be formed by either a wet method or a dry method. For example, the wet method can be formed by applying a nanoparticulate raw material, followed by baking and sulfidation. In the case of the dry method, there are a sputtering method and a vapor deposition method using a target having a desired composition, but it can also be formed by a multi-source vapor deposition method using each component as a raw material. In addition, after forming a film on a substrate using only a metal element as a precursor as a precursor by a sputtering method, a film can be formed by sulfiding at a high temperature. When sulfiding is performed, the atmosphere around the substrate becomes sulfur vapor or hydrogen sulfide, and the sulfiding can be performed by processing at a temperature of 500 ° C. or higher.
化合物半導体層Ｂの膜厚は５〜５００ｎｍが好ましく、さらには１０〜２００ｎｍ、さらには２０〜１００ｎｍが好ましい。上記の膜厚の範囲とすることが、直列抵抗上昇の抑制とバッファー層による格子整合性向上の観点から好ましい。 The film thickness of the compound semiconductor layer B is preferably 5 to 500 nm, more preferably 10 to 200 nm, and further preferably 20 to 100 nm. The thickness within the above range is preferable from the viewpoint of suppressing increase in series resistance and improving lattice matching by the buffer layer.
本発明における化合物半導体層は、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体からなる化合物半導体層ＡおよびＩ−ＩＩＩ−ＶＩ2型化合物半導体からなる化合物半導体層Ｂの２層を有する。図１のように、化合物半導体層Ｂは上記バッファー層と隣接し、また化合物半導体層Ａは、化合物半導体層Ｂと電極層（２）との間に形成される。化合物半導体層Ｂの格子定数は０．５００〜０．５６０ｎｍを有し、化合物半導体層Ａと異なる組成からなる。化合物半導体層Ａと異なる組成を有する化合物半導体層Ｂを用いることにより、当該化合物半導体層Ａとして使用するＩ−ＩＩＩ−ＶＩ2化合物半導体の選択の幅が広がり、開放電圧や曲線因子といった太陽電池性能の向上が期待できる。化合物半導体層Ａとして前記のＣＩＳやＣＩＧＳを用いた場合には、化合物半導体層Ｂは、化合物半導体層Ａよりもバッファー層に近い格子定数を有することが好ましい。この場合、バッファー層との格子整合性が良くなり、また上記の開放電圧や曲線因子を従来の構造よりも向上させることができる。また、本発明における化合物半導体層は、本発明の機能を損なわない限り、化合物半導体層Ａと化合物半導体層Ｂとの間、あるいは電極層（２）と化合物半導体層Ａとの間に、さらに層を有する多層構造であっても良く、この場合の層としては、Ｉ−ＩＩＩ−ＶＩ2型化合物半導体が好ましく用いられる。 The compound semiconductor layer in the present invention has two layers of a compound semiconductor layer A made of an I-III-VI 2 type compound semiconductor and a compound semiconductor layer B made of an I-III-VI 2 type compound semiconductor. As shown in FIG. 1, the compound semiconductor layer B is adjacent to the buffer layer, and the compound semiconductor layer A is formed between the compound semiconductor layer B and the electrode layer (2). The compound semiconductor layer B has a lattice constant of 0.500 to 0.560 nm and has a composition different from that of the compound semiconductor layer A. By using the compound semiconductor layer B having a composition different from that of the compound semiconductor layer A, the selection range of the I-III-VI 2 compound semiconductor to be used as the compound semiconductor layer A is widened, and the solar cell performance such as the open circuit voltage and the fill factor Improvement can be expected. When the CIS or CIGS is used as the compound semiconductor layer A, the compound semiconductor layer B preferably has a lattice constant closer to the buffer layer than the compound semiconductor layer A. In this case, lattice matching with the buffer layer is improved, and the open circuit voltage and the fill factor can be improved as compared with the conventional structure. In addition, the compound semiconductor layer in the present invention is further provided between the compound semiconductor layer A and the compound semiconductor layer B, or between the electrode layer (2) and the compound semiconductor layer A, as long as the function of the present invention is not impaired. The layer in this case is preferably an I-III-VI 2 type compound semiconductor.
本発明に係るバッファー層（５）は、格子定数が０．４９０〜０．５５０ｎｍを有するものを好ましく用いることができる。この場合の「格子定数」とは、酸化亜鉛を用いた場合はｃ軸のことを示し、ｃ軸が接合界面に平行な方向を向いている。格子定数を上記の範囲とすることで化合物半導体層Ｂとの格子整合性が良くなり、欠陥準位の減少とそれに伴う再結合の抑制が期待できる。
As the buffer layer (5) according to the present invention, one having a lattice constant of 0.490 to 0.550 nm can be preferably used. The "lattice constant" in this case, in the case of using an acid zinc indicates that the c-axis, c-axis is oriented parallel to the bonding interface. By setting the lattice constant in the above range, the lattice matching with the compound semiconductor layer B is improved, and it is expected that the defect level is reduced and the recombination is reduced accordingly.
バッファー層（５）は、酸化亜鉛を主成分とする層である。酸化亜鉛の格子定数は、ｃ軸方向で０．５２０ｎｍであり、これにより化合物半導体層Ｂとの格子整合性が良くなり、結晶性の良いバッファー層を形成することができる。結晶性が良いバッファー層は、透明性が高くなり吸収ロスのない層となるために好ましいだけでなく、導電性が高くなることでバッファー層での直列抵抗のロス低減にも効果がある。さらに、バッファー層には、セレンや硫黄などを含有していても構わない。バッファー層中のセレンや硫黄が化合物半導体層Ｂに拡散することで、当該化合物半導体層Ｂ中の欠陥を補償し、太陽電池特性を向上させる効果が期待される。この場合、セレンや硫黄の含有はセレン化亜鉛や硫化亜鉛が酸化亜鉛に混合している状態でも構わない。セレンや硫黄の含有量をセレン化亜鉛、硫化亜鉛として計算した場合には、透明性の観点からバッファー層構成材料中の５０重量％以下が好ましい。
Buffer layer (5) is Ru layer der composed mainly of acid zinc. The lattice constant of zinc oxide is 0.520 nm in the c-axis direction, which improves the lattice matching with the compound semiconductor layer B and can form a buffer layer with good crystallinity. A buffer layer with good crystallinity is not only preferable because it becomes highly transparent and has no absorption loss, but also has an effect of reducing loss of series resistance in the buffer layer due to high conductivity. Furthermore, the buffer layer may contain selenium or sulfur. By selenium and sulfur in the buffer layer diffusing into the compound semiconductor layer B, the effect of compensating for defects in the compound semiconductor layer B and improving the solar cell characteristics is expected. In this case, selenium or sulfur may be contained in a state where zinc selenide or zinc sulfide is mixed with zinc oxide. When the content of selenium or sulfur is calculated as zinc selenide or zinc sulfide, it is preferably 50% by weight or less in the buffer layer constituting material from the viewpoint of transparency.
バッファー層（５）の形成方法には任意の方法を選択することができるが、例えばバッファー層（５）として酸化亜鉛を用いる場合には、化合物半導体層への影響を考えて、ドライ法が好ましい。ドライ法としては蒸着法やスパッタリング法、化学気相堆積（ＣＶＤ）法などがあり、どのような方法でも良好なバッファー層を製膜可能である。 Any method can be selected as a method for forming the buffer layer (5). For example, when zinc oxide is used as the buffer layer (5), the dry method is preferable in consideration of the influence on the compound semiconductor layer. . Examples of the dry method include a vapor deposition method, a sputtering method, and a chemical vapor deposition (CVD) method, and any method can form a good buffer layer.
バッファー層（５）の膜厚は１０〜２００ｎｍ、さらには２０〜１００ｎｍが好ましい。この範囲の膜厚とすることが、直列抵抗上昇の抑制および光吸収の抑制の観点から好ましく、さらに化合物半導体層とのｐ／ｎ接合形成によるキャリア輸送特性の観点からも好ましい。 The thickness of the buffer layer (5) is preferably 10 to 200 nm, more preferably 20 to 100 nm. A film thickness in this range is preferable from the viewpoint of suppressing increase in series resistance and light absorption, and is also preferable from the viewpoint of carrier transport characteristics due to p / n junction formation with the compound semiconductor layer.
バッファー層（５）として酸化亜鉛を主成分とする透明酸化物を用いた場合、当該透明酸化物はノンドープでもｎ型導電性を示す為、当該バッファー層（５）はＩ−ＩＩＩ−ＶＩ2型化合物半導体層とｐｎ接合を形成できる。また化合物半導体層Ｂとして化合物半導体層Ａのバンドギャップよりよりも大きいものを用いた場合、化合物半導体層Ａが光によって誘起された導電性キャリアの再結合を抑制するためのヘテロ接合を化合物半導体層Ａ／化合物半導体層Ｂの界面および化合物半導体層Ｂ／バッファー層（５）の界面に形成し、さらにバッファー層（５）として用いられる酸化亜鉛との格子整合性を向上することで、化合物半導体層Ｂからバッファー層へのキャリア輸送のロス低減が期待できる。さらに、バッファー層の結晶成長初期に、良好な格子整合性の影響で、酸化亜鉛の結晶性が良くなり、電気・光学特性が良くなることが期待できる。 When a transparent oxide containing zinc oxide as a main component is used as the buffer layer (5), the buffer layer (5) is an I-III-VI 2 type because the transparent oxide exhibits n-type conductivity even when not doped. A pn junction can be formed with the compound semiconductor layer. When the compound semiconductor layer B is larger than the band gap of the compound semiconductor layer A, the compound semiconductor layer A has a heterojunction for suppressing recombination of conductive carriers induced by light. The compound semiconductor layer is formed at the interface of A / compound semiconductor layer B and the interface of compound semiconductor layer B / buffer layer (5) and further improves lattice matching with zinc oxide used as the buffer layer (5). Reduction of carrier transport loss from B to the buffer layer can be expected. Furthermore, it can be expected that the crystallinity of zinc oxide is improved and the electro / optical characteristics are improved at the initial stage of crystal growth of the buffer layer due to the effect of good lattice matching.
透明電極層（６）には導電性酸化物層が含まれることが好ましい。導電性酸化物層としては、例えば、酸化亜鉛や酸化インジウム、酸化錫などを単独または混合して用いることができる。さらにこれらには導電性ドーピング剤を添加することができる。例えば、酸化亜鉛にはアルミニウムやガリウム、ホウ素、ケイ素、炭素などを添加することができる。酸化インジウムには亜鉛や錫、チタン、タングステン、モリブデン、ケイ素などを添加することができる。酸化錫にはフッ素などを添加することができる。これらの導電性酸化物層は単層で用いてもよいし、積層構造でもよい。 The transparent electrode layer (6) preferably contains a conductive oxide layer. As the conductive oxide layer, for example, zinc oxide, indium oxide, tin oxide, or the like can be used alone or in combination. Furthermore, a conductive dopant can be added to these. For example, aluminum, gallium, boron, silicon, carbon, or the like can be added to zinc oxide. Zinc, tin, titanium, tungsten, molybdenum, silicon, or the like can be added to indium oxide. Fluorine or the like can be added to tin oxide. These conductive oxide layers may be used as a single layer or a laminated structure.
本発明の導電性酸化物層の膜厚は、透明性と導電性の観点から、１０ｎｍ以上１４０ｎｍ以下であることが好ましい。この範囲の膜厚とすることが、集電極へのキャリア輸送特性に必要な導電性の確保と光吸収の抑制の観点から好ましい。 The film thickness of the conductive oxide layer of the present invention is preferably 10 nm or more and 140 nm or less from the viewpoint of transparency and conductivity. A film thickness in this range is preferable from the viewpoint of securing conductivity necessary for carrier transport properties to the collector electrode and suppressing light absorption.
透明電極層（６）は単層でも良いが、複数の層を積層しても構わない。例えば、酸化亜鉛透明電極層上にインジウム−錫複合酸化物（ＩＴＯ）層を設けるなども可能である。 The transparent electrode layer (6) may be a single layer, but a plurality of layers may be laminated. For example, an indium-tin composite oxide (ITO) layer can be provided on the zinc oxide transparent electrode layer.
前記の透明電極層の製膜方法としてはスパッタリング法などの物理気相堆積法や、有機金属化合物と酸素または水との反応を利用した化学気相堆積（ＭＯＣＶＤ）法などが好ましい。いずれの製膜方法でも熱やプラズマ放電によるエネルギーを利用することもできる。例えばＭＯＣＶＤ法により透明電極層を製膜する場合には、透明電極層として酸化亜鉛などを用いる場合には、ジエチル亜鉛と水または酸素との反応で形成することができる。これらの材料を真空雰囲気下で反応させることで、安全且つ良好に透明電極層の形成が可能となる。さらに真空雰囲気内の温度を安定化させるために、水素ガスなどを流してもよい。ここで「真空雰囲気」とは、真空ポンプ等を用いて、反応系内の意図しない気体を所望の圧力になるまで除去した状態、またはその系内に所望のガスを大気圧以下の圧力範囲で導入している状態をいう。これらの透明電極層に導電性ドーピングを施す場合には、上記材料と同時にドーピングガスを流すことで導電性ドーピングが可能である。例えば、酸化亜鉛を透明電極層として用いる場合には、ドーピングガスとしてジボランなどを流すことで導電性ドーピングが可能である。この時のホウ素のドーピング量は０．１〜５．０ａｔｏｍ％程度が導電性と透明性の観点から好ましい。 As the method for forming the transparent electrode layer, a physical vapor deposition method such as a sputtering method or a chemical vapor deposition (MOCVD) method using a reaction between an organometallic compound and oxygen or water is preferable. In any film forming method, energy by heat or plasma discharge can be used. For example, when forming a transparent electrode layer by MOCVD method, when using a zinc oxide etc. as a transparent electrode layer, it can form by reaction of diethyl zinc, water, or oxygen. By reacting these materials in a vacuum atmosphere, a transparent electrode layer can be formed safely and satisfactorily. Further, hydrogen gas or the like may be flowed in order to stabilize the temperature in the vacuum atmosphere. Here, the “vacuum atmosphere” means a state in which an unintended gas in the reaction system is removed to a desired pressure using a vacuum pump or the like, or a desired gas in the system is in a pressure range of atmospheric pressure or lower. The state that has been introduced. When conducting conductive doping to these transparent electrode layers, conductive doping is possible by flowing a doping gas simultaneously with the above materials. For example, when zinc oxide is used as the transparent electrode layer, conductive doping is possible by flowing diborane or the like as a doping gas. The boron doping amount at this time is preferably about 0.1 to 5.0 atom% from the viewpoint of conductivity and transparency.
透明電極層（６）上には集電極（７）を形成することが好ましい。集電極（７）は、インクジェット、スクリーン印刷、導線接着、スプレー等の公知技術によって作製できるが、生産性の観点からスクリーン印刷がより好ましい。スクリーン印刷は金属粒子と樹脂バインダーからなる導電ペーストをスクリーン印刷によって印刷し、集電極を形成する工程が好ましく用いられる。 It is preferable to form a collector electrode (7) on the transparent electrode layer (6). The collector electrode (7) can be produced by a known technique such as ink jet, screen printing, wire bonding, spraying, etc., but screen printing is more preferable from the viewpoint of productivity. For the screen printing, a process of forming a collecting electrode by printing a conductive paste composed of metal particles and a resin binder by screen printing is preferably used.
集電極は、導電性の高い金属であればどのような金属でも任意に使用することができ、例えば銀、アルミニウム、金などが好適に使用することができる。 As the collector electrode, any metal can be used as long as it is a highly conductive metal. For example, silver, aluminum, gold and the like can be suitably used.
集電極として導電ペーストを用いた場合、その固化も兼ねてセルのアニールが行われうる。「セル」とは、太陽電池デバイスの最小単位ユニットであり、例えば図１においては、基板（１）から集電極（７）まで積層されたものをいう。アニールによって、透明電極層の透過率／抵抗率比の向上、または接触抵抗や界面準位の低減といった各層の界面特性の向上なども得られる。 When a conductive paste is used as the collector electrode, the cell can be annealed also for solidification. A “cell” is a minimum unit of a solar cell device, and for example, in FIG. 1, it is a layered structure from a substrate (1) to a collector electrode (7). By annealing, the transmittance / resistivity ratio of the transparent electrode layer can be improved, or the interface characteristics of each layer such as contact resistance and interface state can be reduced.
上記の集電極（７）まで製膜された層の上に、保護層を形成することが好ましい。例えばエチレン・ビニル・アセテート（ＥＶＡ）樹脂などのようなフィルムを保護層としてコーティングすることで、物理的な強度を向上することが可能である。さらに、酸素や水分によるシリコン層や電極層の劣化を防ぐ役割を果たすこともできる。また、この保護層にヘイズを有するようなブラスト処理等を施すことで、光学特性の損失を抑えることも可能となる。このように集電極（７）上に保護層を形成した場合は、当該保護層も含めて「セル」という。 It is preferable to form a protective layer on the layer formed up to the collector electrode (7). For example, it is possible to improve physical strength by coating a film such as ethylene vinyl acetate (EVA) resin as a protective layer. Furthermore, it can also serve to prevent deterioration of the silicon layer and electrode layer due to oxygen and moisture. Further, it is possible to suppress loss of optical characteristics by performing blasting or the like having haze on the protective layer. When the protective layer is formed on the collector electrode (7) in this way, the protective layer is also referred to as “cell”.
本発明における化合物半導体太陽電池は、本発明の効果を損なわない限り、図１に示すような構成に限定されることはなく、各層の間に別の層を有するものを用いても良い。 The compound semiconductor solar battery in the present invention is not limited to the configuration as shown in FIG. 1 as long as the effects of the present invention are not impaired, and a compound semiconductor solar battery having another layer between each layer may be used.
本発明においては、Ｘ線回折（ＸＲＤ）測定はリガク製自動Ｘ線回折装置ＲＩＮＴ２５００を用いて、２θ／θ法により実施した。膜厚はＪ．Ａ．ウーラム製分光エリプソメーターＶＡＳＥを用いて測定し、ＬＯＲＥＮＴＺモデルを用いてフィッティングを行った。 In the present invention, X-ray diffraction (XRD) measurement was performed by the 2θ / θ method using an automatic X-ray diffractometer RINT2500 manufactured by Rigaku. The film thickness is A. Measurement was performed using a Woollam spectroscopic ellipsometer VASE, and fitting was performed using the LORENTZ model.
以下、本発明を実施例により具体的に説明するが、本発明は以下の実施例に限定されるものではない。 EXAMPLES Hereinafter, although an Example demonstrates this invention concretely, this invention is not limited to a following example.
（実施例１）
基板（１）としてソーダライムガラス（ＡＧＣファブリテック社製、厚み１．１ｍｍ）を用い、当該基板（１）上に電極層（２）としてモリブデンを電子線蒸着法により３００ｎｍ製膜した。この上に化合物半導体層Ａ（３）としてＣＩＳ（組成比：Ｃｕ：Ｉｎ：Ｓｅ＝１．０：１．０：２．０、格子定数ａ軸：０．５７７ｎｍ）を用い、多元蒸着法により３μｍ製膜した。蒸着方法としては、ＣｕとＩｎを熱蒸着により基板に堆積した後に、セレン化水素雰囲気中で５００℃で熱処理することでＣＩＳ層を形成した。この上に化合物半導体層Ｂ（４）としてＣｕＩｎＳ2（格子定数ａ軸：０．５５２ｎｍ）を用い、多元蒸着法により５０ｎｍ製膜した。この化合物半導体層ＢのＸＲＤ測定結果から多方向に配向しており、ａ軸が面方向にも配向していることが確認された。ここでの蒸着にはＣｕとＩｎとＳを熱蒸着により基板に堆積した。その上にバッファー層（５）として酸化亜鉛（亜鉛−ホウ素複合酸化物（ＢＺＯ：酸化ホウ素アルミニウム２重量％含有）、格子定数ｃ軸：０．５２１ｎｍ）を用い、ＭＯＣＶＤ法により１００ｎｍ製膜した。製膜条件は、基板温度を１５０℃とし、圧力が１０Ｐａとなるように材料ガスを導入した。材料ガスとしては、ジエチル亜鉛、水、Ｈ2、Ｂ2Ｈ6を流量比１／２／２０／１０となるように導入した。なお、本件でいうＢ2Ｈ6ガスは、Ｂ2Ｈ6濃度を５０００ｐｐｍまでＨ2で希釈したガスを用いた。製膜後、真空中で２００℃・１０分間のアニール処理を施した。このバッファー層のＸＲＤの測定結果から面方向にはｃ軸が配向していることが確認できた。この上に透明電極層（６）としてアルミニウム−亜鉛複合酸化物（ＡＺＯ、アルミニウム２重量％含有）をスパッタリング法により１５０ｎｍ製膜した。最後に、透明電極層上に銀ペーストをスクリーン印刷して櫛形電極を形成し、集電極（７）とした。集電極の間隔は５ｍｍとした。
Example 1
Soda lime glass (manufactured by AGC Fabricec, thickness 1.1 mm) was used as the substrate (1), and molybdenum was deposited as an electrode layer (2) on the substrate (1) by an electron beam evaporation method to a thickness of 300 nm. On top of this, CIS (composition ratio: Cu: In: Se = 1.0: 1.0: 2.0, lattice constant a-axis: 0.577 nm) was used as the compound semiconductor layer A (3) by a multi-source deposition method. A film having a thickness of 3 μm was formed. As a vapor deposition method, Cu and In were deposited on a substrate by thermal vapor deposition, and then a CIS layer was formed by heat treatment at 500 ° C. in a hydrogen selenide atmosphere. On top of this, CuInS 2 (lattice constant a-axis: 0.552 nm) was used as compound semiconductor layer B (4) to form a film by 50 nm by multi-source deposition. From the XRD measurement result of this compound semiconductor layer B, it was confirmed that it was oriented in multiple directions and the a-axis was also oriented in the plane direction. For vapor deposition, Cu, In, and S were deposited on the substrate by thermal vapor deposition. On top of that, zinc oxide (zinc-boron composite oxide (BZO: containing 2 wt% of boron oxide), lattice constant c-axis: 0.521 nm) was used as a buffer layer (5), and a film of 100 nm was formed by MOCVD. The film forming conditions were such that the substrate temperature was 150 ° C. and the material gas was introduced so that the pressure was 10 Pa. As the material gas, diethyl zinc, water, H 2 , and B 2 H 6 were introduced so as to have a flow rate ratio of 1/2/20/10. The B 2 H 6 gas used in this case was a gas diluted with H 2 to a B 2 H 6 concentration of 5000 ppm. After film formation, annealing was performed in vacuum at 200 ° C. for 10 minutes. From the XRD measurement results of this buffer layer, it was confirmed that the c-axis was oriented in the plane direction. An aluminum-zinc composite oxide (AZO, containing 2% by weight of aluminum) was formed as a transparent electrode layer (6) on the film 150 nm by sputtering. Finally, a silver paste was screen-printed on the transparent electrode layer to form a comb-shaped electrode, thereby obtaining a collecting electrode (7). The interval between the collector electrodes was 5 mm.
（実施例２）
実施例１の化合物半導体層Ａ（３）をＣＩＧＳ（組成比：Ｃｕ：Ｉｎ：Ｇａ：Ｓｅ＝１．０：０．８：０．２：２．０、格子定数ａ軸：０．５７２ｎｍ）とし、化合物半導体層Ｂ（４）をＣｕＩｎＳ2とＣｕＧａＳ2を８：２の組成比とした（格子定数ａ軸：０．５３５ｎｍ）以外は実施例１と同様にして太陽電池を作製した。
(Example 2)
The compound semiconductor layer A (3) of Example 1 was changed to CIGS (composition ratio: Cu: In: Ga: Se = 1.0: 0.8: 0.2: 2.0, lattice constant a-axis: 0.572 nm) A solar cell was fabricated in the same manner as in Example 1 except that the compound semiconductor layer B (4) had a composition ratio of CuInS 2 and CuGaS 2 of 8: 2 (lattice constant a-axis: 0.535 nm).
（比較例１）
実施例１において、化合物半導体層Ｂ（４）を形成せずに太陽電池を作製した。
(Comparative Example 1)
In Example 1, a solar cell was produced without forming the compound semiconductor layer B (4).
（比較例２）
実施例２において、化合物半導体層Ｂ（４）を形成せずに太陽電池を作製した。
(Comparative Example 2)
In Example 2, a solar cell was produced without forming the compound semiconductor layer B (4).
上記実施例及び比較例の太陽電池セルの光電変換特性を、ソーラーシミュレータを用いて評価した。上記太陽電池セルの短絡電流、開放電圧、曲線因子、出力を表１に示す。 Photoelectric conversion characteristics of the solar cells of the above examples and comparative examples were evaluated using a solar simulator. Table 1 shows the short-circuit current, open-circuit voltage, fill factor, and output of the solar cell.
以上の結果から、シリコン光電変換層を結晶質シリコン構造とすることで良好な特性を示す太陽電池を作製可能であることがわかった。特に比較例１に対して実施例１、比較例２に対して実施例２では開放電圧と曲線因子が大幅に向上していた。これは、化合物半導体層とバッファー層との格子整合性が良くなり、接合界面でのキャリアの再結合が抑制されたためだと考えられる。 From the above results, it was found that a solar cell exhibiting good characteristics can be produced by making the silicon photoelectric conversion layer have a crystalline silicon structure. In particular, the open circuit voltage and the fill factor were significantly improved in Example 1 compared to Comparative Example 1 and in Example 2 compared to Comparative Example 2. This is considered to be because the lattice matching between the compound semiconductor layer and the buffer layer is improved, and the recombination of carriers at the junction interface is suppressed.
１．基板
２．電極層
３．化合物半導体層Ａ
４．化合物半導体層Ｂ
５．バッファー層
６．透明電極層
７．集電極
1.
4). Compound semiconductor layer B
5.
Claims (5)
前記化合物半導体層Ｂが前記バッファー層に隣接しており、
前記化合物半導体層Ｂは、格子定数が０．５００〜０．５６０ｎｍであり、前記化合物半導体層Ａと異なる組成からなり、前記化合物半導体層Ａよりも格子定数が小さく、前記化合物半導体層Ａよりもバンドギャップが大きいことを特徴とする化合物半導体太陽電池。 On a substrate, the electrode layer, I-III-VI 2 type compound formed of a semiconductor compound semiconductor layer A, a compound semiconductor layer composed of a I-III-VI 2 type compound semiconductor B, and the lattice constant of zinc oxide as a main component 0 A compound semiconductor solar cell in which a buffer layer of 490 to 0.550 nm and a transparent electrode layer are formed in this order,
The compound semiconductor layer B is adjacent to the buffer layer,
The compound semiconductor layer B is a lattice constant 0.500～0.560Nm, Ri Do a composition different from that of the compound semiconductor layer A, the smaller lattice constant than compound semiconductor layer A, from the compound semiconductor layer A A compound semiconductor solar cell characterized by having a large band gap .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009275740A JP5421752B2 (en) | 2009-12-03 | 2009-12-03 | Compound semiconductor solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009275740A JP5421752B2 (en) | 2009-12-03 | 2009-12-03 | Compound semiconductor solar cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119478A JP2011119478A (en) | 2011-06-16 |
| JP5421752B2 true JP5421752B2 (en) | 2014-02-19 |
Family
ID=44284462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009275740A Expired - Fee Related JP5421752B2 (en) | 2009-12-03 | 2009-12-03 | Compound semiconductor solar cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5421752B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5808562B2 (en) * | 2011-04-04 | 2015-11-10 | Tdk株式会社 | Solar cell and method for manufacturing solar cell |
| US9240501B2 (en) * | 2014-02-12 | 2016-01-19 | Solar Frontier K.K. | Compound-based thin film solar cell |
| JP7049064B2 (en) * | 2017-04-05 | 2022-04-06 | 出光興産株式会社 | Photoelectric conversion element |
| CN114203842A (en) * | 2021-12-15 | 2022-03-18 | 深圳先进技术研究院 | Wide-bandgap copper-gallium-selenium light absorption layer, preparation method thereof and solar cell |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274526A (en) * | 1998-03-23 | 1999-10-08 | Yazaki Corp | Semiconductor thin film with cis-based chalcopyrite, structure, solar battery, with the thin film and their manufacture |
| JP4919710B2 (en) * | 2006-06-19 | 2012-04-18 | パナソニック株式会社 | Thin film solar cell |
| WO2009041660A1 (en) * | 2007-09-28 | 2009-04-02 | Fujifilm Corporation | Substrate for solar cell and solar cell |
| EP2485265B1 (en) * | 2009-09-29 | 2018-12-26 | Kyocera Corporation | Photoelectric conversion device |
-
2009
- 2009-12-03 JP JP2009275740A patent/JP5421752B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011119478A (en) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5156090B2 (en) | Integrated structure of CIS solar cells | |
| TWI520366B (en) | In chamber sodium doping process and system for large scale cigs based thin film photovoltaic materials | |
| WO2009110092A1 (en) | Laminated structuer of cis-type solar battery and integrated structure | |
| EP2309548A2 (en) | Photoelectric conversion device, method for producing the same and solar battery | |
| KR20130016281A (en) | Photoelectronically active, chalcogen-based thin film structures incorporating tie layers | |
| US9559247B2 (en) | Photovoltaic device containing an N-type dopant source | |
| US20110108099A1 (en) | Method of forming transparent zinc oxide layers for high efficiency photovoltaic cells | |
| US20120180870A1 (en) | Photoelectric conversion device, method for producing the same, and solar battery | |
| KR20150142094A (en) | Solar cell comprising multiple buffer layer formed by atomic layer deposition and method of fabricating the same | |
| JP5421752B2 (en) | Compound semiconductor solar cell | |
| Ikeda et al. | A superstrate solar cell based on In2 (Se, S) 3 and CuIn (Se, S) 2 thin films fabricated by electrodeposition combined with annealing | |
| JP2014209586A (en) | Thin film solar cell and manufacturing method for the same | |
| US8802974B2 (en) | Solar cell | |
| JP2014503125A (en) | Solar cell and manufacturing method thereof | |
| US9786804B2 (en) | Thin-film solar cell and production method for thin-film solar cell | |
| WO2010150864A1 (en) | Cis-based thin film solar cell | |
| KR101039993B1 (en) | Solar cell and method of fabricating the same | |
| KR101300642B1 (en) | Solar cell | |
| JP5594949B2 (en) | Photovoltaic element and manufacturing method thereof | |
| JP5784125B2 (en) | Method for manufacturing photoelectric conversion element | |
| JP2011091249A (en) | Solar battery | |
| KR102057234B1 (en) | Preparation of CIGS thin film solar cell and CIGS thin film solar cell using the same | |
| KR101924538B1 (en) | Chalcogenide solar cell having a transparent conductive oxide back electrode and method for manufacturing the same | |
| KR101428147B1 (en) | Solar cell apparatus and method of fabricating the same | |
| EP2808901A1 (en) | Solar cell and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5421752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |