JP5420887B2 - Distortion compensation device - Google Patents
Distortion compensation device Download PDFInfo
- Publication number
- JP5420887B2 JP5420887B2 JP2008310388A JP2008310388A JP5420887B2 JP 5420887 B2 JP5420887 B2 JP 5420887B2 JP 2008310388 A JP2008310388 A JP 2008310388A JP 2008310388 A JP2008310388 A JP 2008310388A JP 5420887 B2 JP5420887 B2 JP 5420887B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- distortion compensation
- compensation value
- inverse characteristic
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、無線送信装置に利用される歪補償装置に係り、特に、増幅回路で発生する歪みを補償するためのDPD(Digital PreDistortion)を利用する歪補償装置に関する。 The present invention relates to a distortion compensator used for a radio transmission apparatus, and more particularly, to a distortion compensator using a DPD (Digital PreDistortion) for compensating distortion generated in an amplifier circuit.
増幅回路からの出力の一部をフィードバックして、増幅回路への入力信号とフィードバック信号とから歪補償値を求め、適応的に動作させるディジタル歪補償装置において、DSP(Digital Signal Processor)を用いたものが提案されている(例えば、特許文献1参照。)。
従来の歪補償装置では、歪逆特性を算出する際に除算処理を行っていたので、回路規模が大きくなってしまっていた。そのため、処理に遅延が生じるとともに、コストが増大する可能性があった。 In the conventional distortion compensator, since the division process is performed when calculating the inverse distortion characteristic, the circuit scale has been increased. Therefore, there is a possibility that the processing is delayed and the cost is increased.
そこで、本発明は、歪逆特性を算出する際の除算処理をなくすことで回路規模を縮小した歪補償装置の提供を目的とする。 Accordingly, an object of the present invention is to provide a distortion compensation apparatus that reduces the circuit scale by eliminating the division process when calculating the inverse distortion characteristic.
上記課題を解決するために、本発明に係る歪補償装置は、歪逆特性をLMS(Least Mean Square)アルゴリズムにより算出する歪逆特性算出部を備え、各入力信号電力の歪補償値を、前記歪逆特性算出部の算出する歪みの逆特性に応じて新たな歪補償値に更新することを特徴とする。
LMSアルゴリズムを用いることで、除算処理を行うことなく歪逆特性を算出することができる。
In order to solve the above problem, the distortion compensating apparatus according to the present invention includes a distortion inverse characteristic calculation unit that exits Risan by distortion inverse characteristic in LMS (Least Mean Square) algorithm, distortion compensation value of each input signal power Is updated to a new distortion compensation value according to the inverse characteristic of the distortion calculated by the distortion inverse characteristic calculating unit .
By using the LMS algorithm, the distortion inverse characteristic can be calculated without performing division processing.
本発明によれば、除算処理を行うことなく歪逆特性を算出するので、回路規模を縮小することができる。 According to the present invention, since the inverse distortion characteristic is calculated without performing division processing, the circuit scale can be reduced.
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiment described below is an example of the configuration of the present invention, and the present invention is not limited to the following embodiment.
(実施形態1)
図1は、本実施形態に係る歪補償装置の構成概略図である。本実施形態に係る歪補償装置は、D/A21と、Q−MOD22と、HYB23と、発振器24と、増幅回路11と、を備え、歪補償出力信号d(t)を直交変調して送信する。さらに、アドレス算出部16と、参照テーブル(LUT)15と、歪補償部12と、を備え、増幅回路11の非線形歪を補償する。さらに、Q−DEM25と、HYB23と、発振器24と、A/D26と、歪逆特性算出部13と、歪補償値更新部14と、アドレス算出部17と、を備え、適応歪補償を行う。
(Embodiment 1)
FIG. 1 is a schematic configuration diagram of a distortion compensation apparatus according to the present embodiment. The distortion compensation apparatus according to this embodiment includes a D /
アドレス算出部16は、入力信号x(t)の電力|x(t)|2を計算する。これをLUT15のアドレスa’とする。アドレス算出部17は、フィードバック信号y(t)の電力|y(t)|2を計算する。これを歪逆特性算出のアドレスaとする。アドレス算出部16とアドレス算出部17は同じ構成とすることができる。
The
LUT15は、歪補償値w(n)が規定された参照テーブルである。またアドレス算出部16で計算されたアドレスa’に対応する歪補償値を読み出す。歪補償部12は、増幅回路11の前段に接続され、入力信号電力|x(t)|2に応じたアドレスa’の歪補償値wa’(t)が規定された参照テーブルに基づき、増幅回路11に入力される入力信号x(t)に歪補償値wa’(t)の複素乗算を行う。例えば、LUT15の読み出した歪補償値wa’(t)を、入力信号x(t)に複素乗算して、信号d(t)を出力する。
The
そして、信号d(t)は、D/A21にてアナログ信号に変換され、Q−MOD22、HYB23及び発振器24にて直交変調された後、増幅回路11にて増幅される。これにより、増幅回路11で生じる非線形歪を補償した信号を送信することができる。
The signal d (t) is converted into an analog signal by the D /
増幅回路11からの出力信号の一部は、フィードバック信号として、Q−DEM25、HYB23、及び発振器24にて復調され、A/D26にてディジタル信号に変換された後、歪逆特性算出部13に入力される。
A part of the output signal from the amplifier circuit 11 is demodulated as a feedback signal by the Q-
歪逆特性算出部13は、入力信号x(t)に対する増幅回路11からのフィードバック信号y(t)の歪みの逆特性rb(Mb)を、LMSアルゴリズムを用いて算出する。歪補償値更新部14は、歪補償値wb(n)を、歪逆特性算出部13の算出する歪みの逆特性rb(Mb)に応じて新たな歪補償値wb(n+1)に更新する。
The distortion inverse
歪逆特性算出においてLMSアルゴリズムを用いることで、歪逆特性算出部13における除算処理及び平均化処理などが必要なくなり、歪逆特性算出部13の回路規模を縮小させることができる。
By using the LMS algorithm in the distortion inverse characteristic calculation, the division process and the averaging process in the distortion inverse
以下、歪逆特性算出部13、歪補償値更新部14及び歪補償部12の詳細について説明する。
数式1及び数式2は歪逆特性算出部13における歪逆特性算出処理を表す数式である。歪逆特性算出部13は、数式1及び数式2を繰り返し算出することで歪みの逆特性ra(Ka)を算出する。数式1及び数式2はLMSアルゴリズムである。但し、レベル(アドレスa)毎に求める点が違う。フィードバック信号y(t)からアドレスaを算出し、そのアドレスa毎に係数raを計算する。
Hereinafter, details of the distortion inverse
ただし、xは入力信号、yはフィードバック信号、raは係数、eaは誤差、μ1はステップサイズ、aはフィードバック信号y(ka)に対応するアドレスで0≦a<Aを満たす整数値、Aはアドレス数、kaはアドレスaに対応する係数raの更新回数で0≦ka<Kaを満たす整数値である。ここで、kaの初期値は0である。ea、x、y、raは複素数であり、*は複素共役を示す。 However, x is the input signal, y is the feedback signal, r a is a coefficient, e a is the error, mu 1 is the step size, a is an integer satisfying 0 ≦ a <A at the address corresponding to the feedback signal y (k a) numerical, a is the number of addresses, k a is an integer satisfying 0 ≦ k a <K a in the number of updates of the coefficient r a corresponding to the address a. Here, the initial value of k a is 0. e a , x, y, and r a are complex numbers, and * indicates a complex conjugate.
数式3は歪補償値更新部14における歪補償値の更新処理を表す数式である。歪補償値更新部14は、数式3をアドレスbごとに算出することで、参照テーブルにおける歪補償値wb(n)を新たな歪補償値wb(n+1)に更新する。数式1及び数式2の処理を任意の回数繰り返した後、数式3によりアドレスbの全てに対してwbを更新する。
ただし、wbは歪補償値(LUTの値)、μ 2 はステップサイズ、nはwbの更新回数、rb(Mb)は更新時のra(ka)の値、bは更新するアドレスで0≦b<Aを満たす整数値である。ここで、Aはアドレス数である。また、wb、rbは複素数である。 However, w b is the distortion compensation value (the value of the LUT), μ 2 is the step size, n is the number of updates w b, the value of r b (M b) is at the time of update r a (k a), b update Is an integer value satisfying 0 ≦ b <A. Here, A is the number of addresses. In addition, w b, r b is a complex number.
以上の数式1、数式2、数式3で歪補償値の1回の更新処理である。これらの数式を繰り返して歪補償値を算出する。
The above-described
数式4は歪補償部12における歪補償の処理を表す数式である。アドレスa’によりLUT15の歪補償値wa’(t)が読み出され、入力信号x(t)と複素乗算して信号d(t)を得る。
(実施形態2)
図2は、本実施形態に係る歪補償装置の構成概略図である。本実施形態に係る歪補償装置では、歪逆特性算出部13のアドレスaが、入力信号x(t)の電力|x(t)|2となっている。この場合、a=a’である。数式1、数式2、数式3の処理を繰り返すことで、歪逆特性は線形となり|x(t)|2と|y(t)|2の違いはなくなる。また、実施形態1におけるアドレス算出部17を省略することで、回路規模をより小さくすることができる。
(Embodiment 2)
FIG. 2 is a schematic configuration diagram of the distortion compensation apparatus according to the present embodiment. In the distortion compensation apparatus according to the present embodiment, the address a of the distortion inverse
図3は、LUTに格納する歪補償値の一例を示す。図3はAM−AM歪補償値やAM−PM歪補償値、または、実数値や虚数値のいずれかに限定されるものではない。フィードバック信号に周波数歪が含まれる場合(PAメモリ効果も含む)、電力の小さいアドレス領域においては歪がない、または、歪が小さいにも関わらず歪補償値の誤差が大きくなる。全アドレスの誤差が大きくなるが、小さいアドレス領域が特に大きくなる。全アドレスが不安定にあるが、小さいアドレス領域が特に不安定である。これは、図3に示すように小さいアドレスは隣接アドレスと同じ値にすることで改善する。小さいアドレス領域は歪(歪補償値)が小さいため、同じ値にしても影響は小さい。 FIG. 3 shows an example of the distortion compensation value stored in the LUT. FIG. 3 is not limited to the AM-AM distortion compensation value, the AM-PM distortion compensation value, or any of a real value and an imaginary value. When frequency distortion is included in the feedback signal (including the PA memory effect), there is no distortion in the address area with low power, or the error of the distortion compensation value increases despite the small distortion. Although the error of all addresses is large, a small address area is particularly large. All addresses are unstable, but a small address area is particularly unstable. This is improved by setting the small address to the same value as the adjacent address as shown in FIG. Since a small address area has a small distortion (distortion compensation value), even if the value is the same, the influence is small.
本発明は、無線送信装置に利用することができる。 The present invention can be used for a wireless transmission device.
11 増幅回路
12 歪補償部
13 歪逆特性算出部
14 歪補償値更新部
15 LUT
16 アドレス算出部
17 アドレス算出部
21 D/A
22 Q−MOD
23 HYB
24 発振器
25 Q−DEM
26 A/D
DESCRIPTION OF SYMBOLS 11
16
22 Q-MOD
23 HYB
24 oscillator 25 Q-DEM
26 A / D
Claims (1)
前記増幅回路の前段に接続され、前記増幅回路に入力される入力信号電力に応じて歪補償値が規定された参照テーブルに基づき、前記入力信号に歪補償値の複素乗算を行う歪補償部と、
前記入力信号に対する前記増幅回路からのフィードバック信号の歪みの逆特性を、LMS(Least Mean Square)アルゴリズムを用いて算出する歪逆特性算出部と、
前記参照テーブルに規定されている各入力信号電力の歪補償値を、前記歪逆特性算出部の算出する歪みの逆特性に応じて新たな歪補償値に更新する歪補償値更新部と、
を備え、
前記歪逆特性算出部は、数式1及び数式2から算出される係数r a (k a +1)を任意の回数更新して得られた前記歪みの逆特性r b (M b )を算出し、
前記歪補償値更新部は、数式3をアドレスbごとに算出することで、前記参照テーブルにおける歪補償値w b (n)を前記新たな歪補償値w b (n+1)に更新することを特徴とする歪補償装置。
A distortion compensation unit that is connected to the previous stage of the amplifier circuit and that performs complex multiplication of the distortion compensation value on the input signal based on a reference table in which a distortion compensation value is defined in accordance with input signal power input to the amplifier circuit; ,
A distortion inverse characteristic calculation unit that calculates an inverse characteristic of distortion of the feedback signal from the amplification circuit with respect to the input signal using an LMS (Least Mean Square) algorithm;
A distortion compensation value updating unit that updates the distortion compensation value of each input signal power defined in the reference table to a new distortion compensation value according to the distortion inverse characteristic calculated by the distortion inverse characteristic calculation unit ;
Equipped with a,
The distortion inverse characteristic calculation unit calculates the distortion inverse characteristic r b (M b ) obtained by updating the coefficient r a (k a +1) calculated from Equations 1 and 2 an arbitrary number of times ,
The distortion compensation value update unit calculates Equation 3 for each address b, thereby updating the distortion compensation value w b (n) in the reference table to the new distortion compensation value w b (n + 1). A distortion compensation device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310388A JP5420887B2 (en) | 2008-12-05 | 2008-12-05 | Distortion compensation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310388A JP5420887B2 (en) | 2008-12-05 | 2008-12-05 | Distortion compensation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010136123A JP2010136123A (en) | 2010-06-17 |
JP5420887B2 true JP5420887B2 (en) | 2014-02-19 |
Family
ID=42346950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310388A Active JP5420887B2 (en) | 2008-12-05 | 2008-12-05 | Distortion compensation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5420887B2 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049939A (en) * | 2012-08-31 | 2014-03-17 | Japan Radio Co Ltd | Nonlinear compensation device |
US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
EP3523856A4 (en) | 2016-10-07 | 2020-06-24 | NanoSemi, Inc. | Beam steering digital predistortion |
EP3586439A4 (en) | 2017-02-25 | 2021-01-06 | NanoSemi, Inc. | Multiband digital predistorter |
US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
US10931318B2 (en) | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
US11323188B2 (en) | 2017-07-12 | 2022-05-03 | Nanosemi, Inc. | Monitoring systems and methods for radios implemented with digital predistortion |
US11303251B2 (en) | 2017-10-02 | 2022-04-12 | Nanosemi, Inc. | Digital predistortion adjustment based on determination of load condition characteristics |
US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
EP3804127A1 (en) | 2018-05-25 | 2021-04-14 | NanoSemi, Inc. | Digital predistortion in varying operating conditions |
US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188747A (en) * | 2001-12-17 | 2003-07-04 | Fujitsu Ltd | Distortion compensation transmitter |
JP4374963B2 (en) * | 2003-09-26 | 2009-12-02 | 三菱電機株式会社 | Adaptive predistorter |
-
2008
- 2008-12-05 JP JP2008310388A patent/JP5420887B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010136123A (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420887B2 (en) | Distortion compensation device | |
JP5742186B2 (en) | Amplifier | |
JP5120178B2 (en) | Nonlinear system inverse characteristic identification device and method, power amplification device, and power amplifier predistorter | |
JP5402817B2 (en) | Power amplifier memory effect canceller, wireless transmitter | |
JP5251757B2 (en) | Baseband predistortion apparatus and method | |
JP5664116B2 (en) | Power amplification apparatus, distortion compensation coefficient updating method thereof, and transmission apparatus | |
JP5811929B2 (en) | Wireless device, distortion compensation method, and distortion compensation program | |
WO2013186710A2 (en) | Modeling digital predistorter | |
US6937669B2 (en) | Digital predistortion system for linearizing a power amplifier | |
JP2005151119A (en) | Distortion compensating apparatus | |
JP2014127829A (en) | Distortion compensation device and distortion compensation method | |
JP2019201347A (en) | Distortion compensation device and distortion compensation method | |
JP2018011139A (en) | Distortion compensation apparatus and distortion compensation method | |
JP2006261952A (en) | Distortion compensation device and distortion compensation coefficient updating method | |
US9548703B2 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP2015099972A (en) | Transmitter module | |
JP5299958B2 (en) | Predistorter | |
JP5387445B2 (en) | Predistortion compensation circuit and memory effect distortion compensation method for power amplifier | |
JP5141403B2 (en) | Distortion compensation circuit and distortion compensation method | |
JP5071168B2 (en) | Distortion compensation coefficient updating apparatus and distortion compensation amplifier | |
JP2021132253A (en) | Radio communication device and coefficient update method | |
KR100991494B1 (en) | Digital pre-distortion method and digital pre-distorter | |
JP2016167763A (en) | Distortion compensation device and distortion compensation method | |
JP5115979B2 (en) | Predistorter | |
CN116455709A (en) | Digital predistortion method, device, electronic equipment and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5420887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |