JP5413802B2 - Strain detector - Google Patents
Strain detector Download PDFInfo
- Publication number
- JP5413802B2 JP5413802B2 JP2009146722A JP2009146722A JP5413802B2 JP 5413802 B2 JP5413802 B2 JP 5413802B2 JP 2009146722 A JP2009146722 A JP 2009146722A JP 2009146722 A JP2009146722 A JP 2009146722A JP 5413802 B2 JP5413802 B2 JP 5413802B2
- Authority
- JP
- Japan
- Prior art keywords
- strain
- gate electrode
- voltage
- δvds
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Pressure Sensors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は歪み検出素子に関し、より詳しくは、ゲート電極、ソース電極、およびドレイン電極を備えたトランジスタ型の歪み検出素子であって、金属製歪みゲージよりも格段に優れた検出感度を有する歪み検出素子に関する。 The present invention relates to a strain detection element, and more particularly, a transistor type strain detection element having a gate electrode, a source electrode, and a drain electrode, and having a detection sensitivity far superior to that of a metal strain gauge. It relates to an element.
従来、歪みを検出するための素子として、金属製歪みゲージが用いられている。金属歪みゲージは、検出素子(センサ)として単品で用いられる場合と、検出感度を向上させるためにブリッジ回路に組み込まれて用いられる場合とがある。
金属歪みゲージに定電流を印加した状態で、歪み前の電圧と歪み後の電圧の変化量が測定され、その変化量に基づいて歪みが検出される。金属歪みゲージは歪みによる電圧変化量が小さいため、単品で用いられる場合、微小な歪みを検出することができない。
金属歪みゲージがブリッジ回路に組み込まれて用いられる場合、検出感度は向上するものの、ブリッジ回路を含めた検出素子全体としては面積が大型化するとともに回路が複雑化する。
Conventionally, a metal strain gauge is used as an element for detecting strain. The metal strain gauge may be used as a single detection element (sensor) or may be used in a bridge circuit in order to improve detection sensitivity.
In a state where a constant current is applied to the metal strain gauge, the amount of change between the voltage before strain and the voltage after strain is measured, and strain is detected based on the amount of change. Since the metal strain gauge has a small amount of voltage change due to strain, when it is used alone, it cannot detect minute strain.
When a metal strain gauge is used by being incorporated in a bridge circuit, the detection sensitivity is improved, but the entire detection element including the bridge circuit is increased in area and complicated in circuit.
また、従来、ゲート電極、ソース電極、およびドレイン電極を備えたトランジスタは、主として高周波高出力のパワーデバイスとして使用されており、歪み検出素子として使用される場合には十分な検出感度が実現されているとは言い難い。 Conventionally, a transistor having a gate electrode, a source electrode, and a drain electrode is mainly used as a high-frequency, high-output power device, and sufficient detection sensitivity is realized when used as a strain detection element. It ’s hard to say.
本発明は、このような実情に鑑みてなされたもので、ゲート電極、ソース電極、およびドレイン電極を備えたトランジスタ型の歪み検出素子であって、金属製歪みゲージよりも格段に優れた検出感度を有する歪み検出素子の提供を目的とする。 The present invention has been made in view of such circumstances, and is a transistor-type strain detection element including a gate electrode, a source electrode, and a drain electrode, and has a detection sensitivity that is far superior to a metal strain gauge. An object of the present invention is to provide a strain detection element having
第1の発明は、
ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層と、を備えた歪み検出素子であって、
(a)上記ゲート電極の長さが2μmより大きいこと、
(b)上記ゲート電極の幅が1mmより小さいこと、
(c)上記ゲート電極と上記ソース電極の距離と、上記ゲート電極と上記ドレイン電極の距離との和が13μmより大きいこと、
の3条件のうち少なくともいずれか1つの条件が成立していることを特徴とする歪み検出素子である。
The first invention is
A strain detection element comprising a gate electrode, a source electrode, a drain electrode, and a layer made of a piezoelectric material in which a channel is formed,
(A) the length of the gate electrode is greater than 2 μm;
(B) the width of the gate electrode is smaller than 1 mm;
(C) the sum of the distance between the gate electrode and the source electrode and the distance between the gate electrode and the drain electrode is greater than 13 μm;
The strain detection element is characterized in that at least one of the three conditions is satisfied.
第1の発明において、「ゲート電極とソース電極の距離」とは、ゲート電極とソース電極の対向縁同士の距離を意味する。また、「ゲート電極とドレイン電極の距離」とは、ゲート電極とドレイン電極の対向縁同士の距離を意味する。
第1の発明によれば、上記(a)〜(c)の3条件のうち少なくともいずれか1つの条件が成立していることにより、金属製歪みゲージよりも格段に優れた検出感度(10倍以上)を有する歪み検出素子を得ることができる。
In the first invention, the “distance between the gate electrode and the source electrode” means the distance between the opposing edges of the gate electrode and the source electrode. The “distance between the gate electrode and the drain electrode” means the distance between the opposing edges of the gate electrode and the drain electrode.
According to the first invention, when at least any one of the three conditions (a) to (c) is satisfied, the detection sensitivity (10 times) that is markedly superior to that of a metal strain gauge. A strain detection element having the above can be obtained.
第2の発明は、第1の発明において、
上記ゲート電極および当該ゲート電極下方の電子伝導層が、屈曲していることを特徴とする。
According to a second invention, in the first invention,
The gate electrode and the electron conductive layer below the gate electrode are bent.
第2の発明によれば、第1の発明において、ゲート電極の長さを大きくした場合、および、ゲート電極とソース電極の距離と、ゲート電極とドレイン電極の距離の和を大きくした場合に、歪み検出素子が長尺化するのを防止することができる。 According to the second invention, in the first invention, when the length of the gate electrode is increased, and when the sum of the distance between the gate electrode and the source electrode and the distance between the gate electrode and the drain electrode is increased, It is possible to prevent the strain detecting element from becoming longer.
第3の発明は、第2の発明において、
上記圧電材料からなる層は、上記ソース電極と上記ドレイン電極の間において上記ゲート電極の下方領域以外の領域で通電しないように当該下方領域以外の領域がエッチングされ、このエッチングにより、屈曲した上記電子伝導層が形成されていることを特徴とする。
According to a third invention, in the second invention,
The layer made of the piezoelectric material is etched in a region other than the lower region between the source electrode and the drain electrode so as not to energize in a region other than the lower region of the gate electrode. A conductive layer is formed.
第3の発明によれば、第2の発明において、ゲート電極の下方領域以外の領域で通電しないように当該下方領域以外の領域がエッチングされ、このエッチングにより、屈曲した電子伝導層(電子伝導経路)が形成されている。これにより、例えばゲート電極が交互に反対向きに3箇所で折り返すように屈曲している場合に、ゲート電極の一端部から第1折り返し部までの第1直線状部分と、第1折り返し部から第2折り返し部までの第2直線状部分と、第2折り返し部から第3折り返し部までの第3直線状部分と、第3折り返し部から他端部までの第4直線状部分との間の電気的な分離を確実に行うことができる。また、第1直線状部分と第2直線状部分の間のギャップ(隙間)、第2直線状部分と第3直線状部分の間のギャップ、および第3直線状部分203と第4直線状部分204の間のギャップをそれぞれ小さくすることができる。よって、歪み検出素子をよりコンパクトに構成することができる。折り返し部が4箇所以上にある場合も同様である。
According to the third invention, in the second invention, a region other than the lower region is etched so that current does not flow in a region other than the lower region of the gate electrode, and the bent electron conduction layer (electron conduction path) is etched by this etching. ) Is formed. Thus, for example, when the gate electrode is bent so that it is alternately folded at three locations in the opposite direction, the first linear portion from one end of the gate electrode to the first folded portion and the first folded portion to the first folded portion Electricity between the second linear portion from the second folded portion to the second folded portion, the third linear portion from the second folded portion to the third folded portion, and the fourth linear portion from the third folded portion to the other end portion Separation can be performed reliably. Further, the gap (gap) between the first linear portion and the second linear portion, the gap between the second linear portion and the third linear portion, and the third
第4の発明は、第2の発明において、
上記圧電材料からなる層は、上記ソース電極と上記ドレイン電極の間において上記ゲート電極の下方領域以外の領域で通電しないように当該下方領域以外の領域がイオン注入され、このイオン注入により、屈曲した上記電子伝導層が形成されていることを特徴とする。
According to a fourth invention, in the second invention,
The layer made of the piezoelectric material is ion-implanted in a region other than the lower region so as not to pass current between the source electrode and the drain electrode in a region other than the lower region of the gate electrode, and is bent by the ion implantation. The electron conductive layer is formed.
第4の発明によれば、第2の発明において、ゲート電極の下方領域以外の領域で通電しないように当該下方領域以外の領域がイオン注入され、このイオン注入により、屈曲した電子伝導層(電子伝導経路)が形成されている。これにより、例えばゲート電極が交互に反対向きに3箇所で折り返すように屈曲している場合に、ゲート電極の一端部から第1折り返し部までの第1直線状部分と、第1折り返し部から第2折り返し部までの第2直線状部分と、第2折り返し部から第3折り返し部までの第3直線状部分と、第3折り返し部から他端部までの第4直線状部分との間の電気的な分離を確実に行うことができる。また、第1直線状部分と第2直線状部分の間のギャップ(隙間)、第2直線状部分と第3直線状部分の間のギャップ、および第3直線状部分203と第4直線状部分204の間のギャップをそれぞれ小さくすることができる。よって、歪み検出素子をよりコンパクトに構成することができる。折り返し部が4箇所以上にある場合も同様である。また、第3の発明にようにエッチングする場合に比べて、歪み検出素子の機械的強度を大きくすることができる。
According to the fourth invention, in the second invention, a region other than the lower region is ion-implanted so that current does not flow in a region other than the lower region of the gate electrode, and this ion implantation causes a bent electron conduction layer (electron). A conduction path) is formed. Thus, for example, when the gate electrode is bent so that it is alternately folded at three locations in the opposite direction, the first linear portion from one end of the gate electrode to the first folded portion and the first folded portion to the first folded portion Electricity between the second linear portion from the second folded portion to the second folded portion, the third linear portion from the second folded portion to the third folded portion, and the fourth linear portion from the third folded portion to the other end portion Separation can be performed reliably. Further, the gap (gap) between the first linear portion and the second linear portion, the gap between the second linear portion and the third linear portion, and the third
本発明によれば、ゲート電極、ソース電極、およびドレイン電極を備えたトランジスタ型の歪み検出素子であって、金属製歪みゲージよりも格段に優れた検出感度を有する歪み検出素子を提供することができる。 According to the present invention, it is possible to provide a transistor-type strain detection element including a gate electrode, a source electrode, and a drain electrode, and having a detection sensitivity far superior to that of a metal strain gauge. it can.
(第1実施形態)
本発明の第1実施形態に係る歪み検出素子について、図面を参照しつつ説明する。図1は、第1実施形態に係る歪み検出素子を示す平面図である。図2は、図1に示される歪み検出素子の縦断面図である。図3は、図1に示される歪み検出素子を含む歪み検出装置を示す断面図である。図3は、ゲート電極の長さを調整した場合の検知電圧変化量を示す図である。図4は、ゲート電極の幅を調整した場合の検知電圧変化量を示す図である。図5は、ゲート電極とソース電極の距離と、ゲート電極とドレイン電極の距離との和を調整した場合の検知電圧変化量を示す図である。
(First embodiment)
A strain detection element according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view showing a strain detection element according to the first embodiment. FIG. 2 is a longitudinal sectional view of the strain detecting element shown in FIG. FIG. 3 is a cross-sectional view showing a strain detection apparatus including the strain detection element shown in FIG. FIG. 3 is a diagram illustrating the amount of change in the detection voltage when the length of the gate electrode is adjusted. FIG. 4 is a diagram illustrating a change amount of the detection voltage when the width of the gate electrode is adjusted. FIG. 5 is a diagram illustrating the amount of change in detection voltage when the sum of the distance between the gate electrode and the source electrode and the distance between the gate electrode and the drain electrode is adjusted.
図1および図2に示されるように、第1実施形態に係る歪み検出素子1は、ゲート電極2と、ソース電極3と、ドレイン電極4と、チャネルが形成される圧電材料からなる層(以下、圧電材料層と称する)5と、を備えたトランジスタからなる歪み検出素子である。歪み検出素子1は、具体的には、例えば、電界効果トランジスタ(FET)、絶縁ゲート型バイポーラ・トランジスタ(IGBT)、ヘテロ構造電界効果型トランジスタ(HFET)、変調ドープ電界効果型トランジスタ(MODFET)、高電子移動度トランジスタ(HEMT)等により構成される。圧電材料層5を構成する圧電材料としては、例えば、AlGaN、GaN等のIII−V族半導体等を用いることができる。
As shown in FIGS. 1 and 2, the
以下、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子1を例にとり、本実施形態について詳しく説明する。また、歪み検出素子1を有する歪み検出装置6についても説明する。第1実施形態は、圧縮歪みおよび引張歪みを高感度で検出することができる歪み検出素子、歪み検出装置及び歪み検出方法に関するものである。
Hereinafter, the
歪み検出素子1は、基板7と、バッファ層8と、チャネル層9と、キャリア供給層10と、絶縁膜11と、ゲート電極2と、ソース電極3と、ドレイン電極4とを備えた高電子移動度トランジスタである。
The
基板7は、サファイアで構成される。バッファ層8は、LT−AlN(低温窒化アルミニウム)で構成される。チャネル層9は、圧電材料であるGaN(窒化ガリウム)で構成される。キャリア供給層10は、圧電材料であるAl0.25Ga0.75N(窒化アルミニウムガリウム)で構成される。チャネル層9とキャリア供給層10とで上記した圧電材料層5が構成されている。これらは順に積層されている。
The
キャリア供給層10上に、TiA1(チタンアルミニウム)からなるソース電極3及びドレイン電極4が形成されている。また、キャリア供給層10上にSiO2(二酸化珪素)からなる絶縁膜11を介してP−Si(ポリシリコン)からなるゲート電極2が形成されている。歪み検出素子1において、チャネル層9とキャリア供給層10との接合界面近傍には、ポテンシャル井戸からなる、電子移動度が極めて大きい電子伝導層(2次元電子ガス=2DEG)500が発生する。電子伝導層500は、ソース電極3とドレイン電極4を通電させる通電経路である。
A
第1実施形態の最大の特徴として、以下の構成がある。すなわち、
(a)ゲート電極の長さLgが2μmより大きいこと、(b)ゲート電極の幅Wgが1mmより小さいこと、(c)ゲート電極とソース電極の距離Lgsと、ゲート電極とドレイン電極の距離Lgdとの和Lgs+Lgdが13μmより大きいこと、の3条件のうち少なくともいずれか1つの条件が成立している。
以下の説明では、ゲート電極とソース電極の距離Lgsをゲートソース間距離Lgs、ゲート電極とドレイン電極の距離Lgdをゲートドレイン間距離Lgd、ゲート電極とソース電極の距離Lgsと、ゲート電極とドレイン電極の距離Lgdとの和Lgs+Lgdを電極間距離の和Lgs+Lgdと称することがある。
各電極のサイズを上記(a)〜(c)のように限定した理由については後述する。
The greatest feature of the first embodiment is the following configuration. That is,
(A) The length Lg of the gate electrode is larger than 2 μm, (b) the width Wg of the gate electrode is smaller than 1 mm, (c) the distance Lgs between the gate electrode and the source electrode, and the distance Lgd between the gate electrode and the drain electrode. And at least one of the three conditions that the sum Lgs + Lgd is greater than 13 μm is satisfied.
In the following description, the distance Lgs between the gate electrode and the source electrode is the gate-source distance Lgs, the gate electrode-drain distance Lgd is the gate-drain distance Lgd, the gate-source distance Lgs, and the gate-drain electrode. The sum Lgs + Lgd with the distance Lgd may be referred to as the sum Lgs + Lgd of the interelectrode distances.
The reason why the size of each electrode is limited as in the above (a) to (c) will be described later.
図3は、歪み検出素子1を含む歪み検出装置6の概略の構成を例示する図である。歪み検出装置6による歪み検出方法については、本出願人が先に出願した特願2008−101890の技術、または、特願2008−166493の技術を用いることができる。
FIG. 3 is a diagram illustrating a schematic configuration of the
本実施形態では、圧縮歪み又は引張歪みを印加したときに、ドレイン電極4とソース電極3との間の電圧変化量ΔVdsと歪み量εとの間に所定の関係があることを利用して歪み量εを検出する例を示す。
In the present embodiment, when compressive strain or tensile strain is applied, strain is obtained by utilizing a predetermined relationship between the voltage change amount ΔVds between the
図3に示されるように、歪み検出装置6は、歪み検出素子1と、電圧検出手段16と、電圧印加手段12と、歪み量検出手段14と、定電流源15とを有する。
As shown in FIG. 3, the
電圧検出手段16は、歪み検出素子1のドレイン電極4とソース電極3(接地)との間の電圧Vdsを検出する機能を有する。また、電圧検出手段16は、図示しない記憶手段等を有し、ある時点の電圧Vds1と他の時点の電圧Vds2とを検出し、電圧変化量ΔVds=Vds2−Vds1および電圧変化率ΔVds/Vds1等を算出する機能を有する。
The
歪み量検出手段14は、電圧検出手段16等と接続されており、電圧検出手段16の検出する電圧等に基づいて、歪み量εを検出する機能を有する。電圧検出手段16及び歪み量検出手段14は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電圧検出手段16及び歪み量検出手段14の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電圧検出手段16及び歪み量検出手段14の一部又は全部は、ハードウエアのみにより実現されてもよい。定電流源15は、歪み検出素子1のドレイン電極4とソース電極3との間に一定値の電流Idsを供給する機能を有する。なお、図2において、ソース電極3は接地されている。
The distortion
図3における電圧Vgsと電圧Vdsとの関係を図4に示す。図4は、本実施形態に係る歪み検出素子1のVgs−vds特性を例示する図である。図4において、Vthは閾値電圧を示している。図5は、歪み検出素子1に圧縮歪みまたは引張歪みを印加したときのVgs−Vds特性の変化を例示する図である。なお、図5は、図4の閾値電圧Vth近傍を拡大している。
FIG. 4 shows the relationship between the voltage Vgs and the voltage Vds in FIG. FIG. 4 is a diagram illustrating the Vgs-vds characteristic of the
歪み検出素子1に、チャネル層9等の層厚方向と垂直な方向に圧縮歪みまたは引張歪みが印加されると、チャネル層9およびキャリア供給層10において、圧電効果による分極が発生し、図5に示されるように、圧縮歪みが印加されると閾値電圧Vthは負の方向に、引張歪みが印加されると閾値電圧Vthは正の方向にシフトする。すなわち、電圧Vgsを一定とした状態で圧縮歪みまたは引張歪みが印加されると、電圧Vdsが減少または増加する。また、圧縮歪みよる歪み量が大きくなれば電圧Vdsの減少量は大きくなり、引張歪みによる歪み量が大きくなれば、電圧Vdsの増加量は大きくなるという関係がある。従って、電圧Vdsを検出することにより、印加された圧縮歪みにより生じる歪み量又は引張歪みにより生じる歪み量を検出することができる。
When compressive strain or tensile strain is applied to the
図6は、歪み検出素子1に圧縮歪みまたは引張歪みを印加したときのΔVgs−ΔVds特性を例示する図である。図6において、電圧変化量ΔVdsは、歪み検出素子1に圧縮歪みまたは引張歪み印加前のドレイン電極4とソース電極3との間の電圧をVds1、圧縮歪みまたは引張歪み印加時のドレイン電極4とソース電極3との間の電圧をVds2としたときの、ΔVds=Vds2−Vds1である。
FIG. 6 is a diagram illustrating the ΔVgs-ΔVds characteristic when compressive strain or tensile strain is applied to the
図6に示されるように、電圧変化量ΔVdsは、ゲート電極2とソース電極3との間に印加される電圧Vgsの関数である。また、電圧変化量ΔVdsは、電圧Vgsが閾値電圧Vthに近づくほど絶対値が大きな値となる特性である。このことは、電圧Vgsを閾値電圧Vth近傍に調整することにより、大きなゲージ率Kを得ることが可能となり、微小な歪みを検出することができることを示している。
As shown in FIG. 6, the voltage change amount ΔVds is a function of the voltage Vgs applied between the
図7は、歪み検出素子1に圧縮歪みまたは引張歪みを印加したときの歪み量εと電圧変化率ΔVds/Vds1との関係を例示する図である。図7において、ΔVdsは図6に示す電圧変化量ΔVds=Vds2−Vds1である。縦軸のΔVds/Vds1は電圧変化率を示している。横軸の歪み量εは圧縮歪みまたは引張歪みを印加したときの歪み量であり、マイナス側が圧縮歪み、プラス側が引張歪みに対応する。
FIG. 7 is a diagram illustrating the relationship between the strain amount ε and the voltage change rate ΔVds / Vds1 when compressive strain or tensile strain is applied to the
図7に示されるように、圧縮歪みを印加すると、歪み量εに比例して電圧変化率ΔVds/Vds1は減少し、引張歪みを印加すると歪み量εに比例して電圧変化率ΔVds/Vds1は増加する。また、電圧変化率ΔVds/Vds1の傾きは、電圧Vgsにより異なる。このように、電圧変化率ΔVds/Vds1と歪み量εとは比例関係にあるため、所定の電圧Vgsに調整し、その状態で電圧変化率ΔVds/Vds1を求めることにより、圧縮歪みおよび引張歪みの両方向の歪み量εを検出することができる。 As shown in FIG. 7, when compressive strain is applied, the voltage change rate ΔVds / Vds1 decreases in proportion to the strain amount ε, and when tensile strain is applied, the voltage change rate ΔVds / Vds1 is proportional to the strain amount ε. To increase. The slope of the voltage change rate ΔVds / Vds1 varies depending on the voltage Vgs. Thus, since the voltage change rate ΔVds / Vds1 and the strain amount ε are in a proportional relationship, by adjusting to a predetermined voltage Vgs and obtaining the voltage change rate ΔVds / Vds1 in that state, the compression strain and the tensile strain are increased. The strain amount ε in both directions can be detected.
図8は、本実施形態に係る歪み検出方法を例示するフローチャートである。図8を参照しながら、歪み量を検出する方法の例について説明する。なお、歪み量εは、例えば図2に例示する歪み検出装置6を用いて検出することができる。
FIG. 8 is a flowchart illustrating a distortion detection method according to this embodiment. An example of a method for detecting the amount of distortion will be described with reference to FIG. Note that the strain amount ε can be detected by using, for example, the
まず、ステップ1では、予め図6に例示するようなVgs−ΔVds特性及び図7に例示するような、電圧Vgsをパラメータとする歪み量εと電圧変化率ΔVds/Vds1との関係を求めておく(S1)。ここで、Vds1は歪みを印加していない状態の電圧Vdsの検出値、ΔVdsは歪みを印加している状態の電圧Vdsの検出値をVds2としたときのVds2−Vds1である。
First, in
次いでステップ2では、ステップ1で予め求めたVgs−ΔVds特性(例えば、図6)に基づいて、電圧印加手段12により電圧Vgsを閾値電圧Vth近傍の値に調整する。例えば図6に例示するようなVgs−ΔVds特性であれば、例えば電圧Vgsを−25[V]近傍に調整する(S2)。以降、後述するステップ5において歪み量εが求まるまで、電圧Vgsの調整値は一定にしておく。
Next, in
次いでステップ3では、歪みを印加していない状態で、電圧検出手段13により電圧Vdsを検出する(S3)。このときの電圧Vdsの検出値をVds1とする。次いでステップ303では、測定すべき歪み(圧縮歪みまたは引張歪み)を印加し、電圧検出手段16により電圧Vdsを検出して(このときの電圧Vdsの検出値をVds2とする)、電圧変化量ΔVds=Vds2−Vds1を算出する(S4)。
Next, in
次いでステップ5では、電圧検出手段16により電圧変化率ΔVds/Vds1を算出する。そして、歪み量検出手段14により、ステップ1で予め求めた電圧Vgsをパラメータとする歪み量εと電圧変化率ΔVds/Vds1との関係(例えば図7)に基づいて、測定すべき歪み量εを求める(S5)。このように、電圧変化率ΔVds/Vds1と歪み量εとの間に所定の関係があることを利用して歪み量εを求めることができる。
Next, at
本実施形態によれば、ゲート電極2と、ソース電極3と、ドレイン電極4と、チャネルが形成される圧電材料からなる層5とを有する歪み検出素子1に圧縮歪み又は引張歪みが印加されると、ドレイン電極4とソース電極3との間の電圧Vdsが変化し、電圧変化率ΔVds/Vds1と圧縮歪み又は引張歪みにより生じる歪み量εとの間に所定の関係があることを利用して、電圧変化率ΔVds/Vds1を算出することにより対応する歪み量εを求めることができる。このとき、電圧Vgsを閾値電圧Vth近傍の値に調整しているので、高いゲージ率で歪み量εを求めることができるため、微小な歪みの検出が可能である。
According to this embodiment, compressive strain or tensile strain is applied to the
また、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電圧Vds1及びVds2のみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。 Further, the strain amount ε can be obtained by measuring only the voltages Vds1 and Vds2 without measuring the change in resistance value when the strain to be measured is applied. As a result, for example, it is not necessary to detect a minute change in resistance value with a high accuracy using a bridge circuit, which is a high accuracy measurement circuit, and the distortion amount ε can be detected more easily than in the past. .
次に、各電極のサイズを上記(a)〜(c)のように限定した理由について説明する。
歪みによる電圧変化量ΔVdsは、以下の式(数1)で与えられる。
Next, the reason why the size of each electrode is limited as in the above (a) to (c) will be described.
The voltage change amount ΔVds due to distortion is given by the following equation (Equation 1).
式(数1)における各文字の意味は以下の式(数2)の通りである。 The meaning of each character in the equation (Equation 1) is as shown in the following equation (Equation 2).
式(数1)を誘導する。
ソースドレイン間抵抗Rdsは、以下の式(数3)で表される。
The equation (Equation 1) is derived.
The source-drain resistance Rds is expressed by the following equation (Equation 3).
ゲート電圧印加時のソースドレイン間電圧Vds’は、以下の式(数4)で表される。 The source-drain voltage Vds ′ when the gate voltage is applied is expressed by the following equation (Equation 4).
歪みを印加すると、2DEG濃度nおよびn’がΔnだけ増加し、ソースドレイン間電圧Vds”は以下の式(数5)で表される。 When strain is applied, the 2DEG concentrations n and n ′ increase by Δn, and the source-drain voltage Vds ″ is expressed by the following equation (Equation 5).
式(数4)および式(数5)から、歪み印加によるソースドレイン間電圧の変化量ΔVdsは、以下の式(数6)で表され、式(数1)が導かれる。 From the equations (Equation 4) and (Equation 5), the change amount ΔVds of the source-drain voltage due to the applied strain is expressed by the following equation (Equation 6), and the equation (Equation 1) is derived.
式(数1)をゲート長Lgについて解くと、以下の式(数7)のようになる。この式により、歪みによる電圧変化量ΔVdsとゲート長Lgの関係が示される。 Solving the equation (Equation 1) for the gate length Lg yields the following equation (Equation 7). This equation shows the relationship between the voltage change amount ΔVds due to distortion and the gate length Lg.
式(数1)をゲート幅Wgについて解くと、以下の式(数8)のようになる。この式により、歪みによる電圧変化量ΔVdsとゲート幅Wgの関係が示される。 Solving the equation (Equation 1) for the gate width Wg yields the following equation (Equation 8). This equation shows the relationship between the voltage change amount ΔVds due to distortion and the gate width Wg.
式(数1)を、電極間距離の和Lgs+Lgdについて解くと、以下の式(数9)のようになる。この式により、歪みによる電圧変化量ΔVdsと電極間距離の和Lgs+Lgdの関係が示される。 When the equation (Equation 1) is solved for the sum Lgs + Lgd of the interelectrode distance, the following equation (Equation 9) is obtained. This equation shows the relationship between the voltage change amount ΔVds due to distortion and the sum Lgs + Lgd of the interelectrode distance.
式(数7)で示した歪みによる電圧変化量ΔVdsとゲート長Lgとの関係をグラフで表すと、図9のようになる。図9から分かるように、ゲート長Lgが増加するにつれて電圧変化量ΔVdsの絶対値も単調に増加する。従来は、ゲート長Lgを2μm以下に設定してトランジスタが設計されていたが、本実施形態ではゲート長Lgを2μmより大きい値に設定してトランジスタが設計される。なお、図9に示される例では、ゲート幅Wgは1mm、電極間距離の和Lgs+Lgdは13μmに設定されている。
ゲート長Lgを2μmより大きい値に設定した場合の電圧変化量ΔVdsは、金属製歪みゲージの電圧変化量ΔVdsの10倍以上となることが確かめられている。
FIG. 9 is a graph showing the relationship between the voltage change amount ΔVds due to the distortion expressed by the equation (Equation 7) and the gate length Lg. As can be seen from FIG. 9, as the gate length Lg increases, the absolute value of the voltage change amount ΔVds also increases monotonously. Conventionally, the transistor is designed with the gate length Lg set to 2 μm or less. However, in this embodiment, the transistor is designed with the gate length Lg set to a value larger than 2 μm. In the example shown in FIG. 9, the gate width Wg is set to 1 mm, and the sum Lgs + Lgd between the electrodes is set to 13 μm.
It has been confirmed that the voltage change amount ΔVds when the gate length Lg is set to a value larger than 2 μm is 10 times or more the voltage change amount ΔVds of the metal strain gauge.
式(数8)で示した歪みによる電圧変化量ΔVdsとゲート幅Wgとの関係をグラフで表すと、図10のようになる。図10から分かるように、ゲート幅Wgが増加するにつれて電圧変化量ΔVdsの絶対値は単調に減少する。従来は、ゲート幅Wgを1mm以上に設定してトランジスタが設計されていたが、本実施形態ではゲート幅Wgを1mm未満に設定してトランジスタが設計される。なお、図10に示される例では、ゲート長Lgは2μm、電極間距離の和Lgs+Lgdは13μmに設定されている。
ゲート幅Wgを1mm未満に設定した場合の電圧変化量ΔVdsは、金属製歪みゲージの電圧変化量ΔVdsの10倍以上になることが確かめられている。
FIG. 10 is a graph showing the relationship between the voltage change amount ΔVds due to distortion and the gate width Wg expressed by the equation (Equation 8). As can be seen from FIG. 10, the absolute value of the voltage change amount ΔVds monotonously decreases as the gate width Wg increases. Conventionally, the transistor is designed with the gate width Wg set to 1 mm or more. However, in this embodiment, the transistor is designed with the gate width Wg set to less than 1 mm. In the example shown in FIG. 10, the gate length Lg is set to 2 μm, and the sum Lgs + Lgd between the electrodes is set to 13 μm.
It has been confirmed that the voltage change amount ΔVds when the gate width Wg is set to less than 1 mm is 10 times or more the voltage change amount ΔVds of the metal strain gauge.
式(数9)で示した歪みによる電圧変化量ΔVdsと電極間距離の和Lgs+Lgdとの関係をグラフで表すと、図11のようになる。図11から分かるように、電極間距離の和Lgs+Lgdが増加するにつれて電圧変化量ΔVdsの絶対値も単調に増加する。従来は、電極間距離の和Lgs+Lgdを13μm以下に設定してトランジスタが設計されていたが、本実施形態では電極間距離の和Lgs+Lgdを13μmより大きな値に設定してトランジスタが設計される。なお、図11に示される例では、ゲート長Lgは2μm、ゲート幅Wgは1mmに設定されている。
電極間距離の和Lgs+Lgdを13μmより大きな値に設定した場合の電圧変化量ΔVdsは、金属製歪みゲージの電圧変化量ΔVdsの10倍以上になることが確かめられている。
FIG. 11 is a graph showing the relationship between the voltage change amount ΔVds due to the distortion expressed by the equation (Equation 9) and the sum Lgs + Lgd of the inter-electrode distances. As can be seen from FIG. 11, as the sum Lgs + Lgd of the interelectrode distances increases, the absolute value of the voltage change amount ΔVds also increases monotonously. Conventionally, the transistor is designed with the sum Lgs + Lgd of the distance between the electrodes set to 13 μm or less. However, in this embodiment, the transistor is designed with the sum Lgs + Lgd of the distance between the electrodes set to a value larger than 13 μm. In the example shown in FIG. 11, the gate length Lg is set to 2 μm and the gate width Wg is set to 1 mm.
It has been confirmed that the voltage change amount ΔVds when the sum Lgs + Lgd of the distance between the electrodes is set to a value larger than 13 μm is 10 times or more the voltage change amount ΔVds of the metal strain gauge.
従って、上記したように、(a)前記ゲート電極の長さが2μmより大きいこと、(b)前記ゲート電極の幅が1mmより小さいこと、(c)前記ゲート電極と前記ソース電極の距離と、前記ゲート電極と前記ドレイン電極の距離との和が13μmより大きいこと、の3条件のうち少なくともいずれか1つの条件が成立していることにより、電圧変化量ΔVdsは、金属製歪みゲージの電圧変化量ΔVdsの10倍以上になる。 Therefore, as described above, (a) the length of the gate electrode is larger than 2 μm, (b) the width of the gate electrode is smaller than 1 mm, (c) the distance between the gate electrode and the source electrode, When at least one of the three conditions that the sum of the distance between the gate electrode and the drain electrode is greater than 13 μm is satisfied, the voltage change amount ΔVds is the voltage change of the metal strain gauge. It becomes 10 times or more of the amount ΔVds.
なお、上記(a)〜(c)の3つの条件のうち、いずれか2つの条件が満たされていることが好ましく、3つの条件全てが満たされていることがより好ましい。 In addition, it is preferable that any two conditions are satisfy | filled among the three conditions of said (a)-(c), and it is more preferable that all three conditions are satisfy | filled.
本実施形態に係る歪み検出素子1の電圧変化量量ΔVdsが、金属製歪みゲージの電圧変化量ΔVdsの10倍以上になることを具体的に示す。以下の例では、電流Ids=1(A)印加時に歪みε=1(μm)を検出する場合を示している。この場合、本実施形態に係る歪み検出素子1の電圧変化量ΔVdsの絶対値は3.42(mV)以上である。金属製歪みゲージの電圧変化量ΔVdsの絶対値は240(μV)である。よって、本実施形態に係る歪み検出素子1の電圧変化量ΔVdsの絶対値は、金属歪みゲージの電圧変化量量ΔVdsの絶対値に対し10倍以上である。従って、本実施形態に係る歪み検出素子1は、金属歪みゲージよりも歪みを格段に高感度に検出することができる。
The voltage change amount ΔVds of the
上記式(数1)に本実施形態に係る歪み検出素子1の設計範囲の数値を代入する。ゲート長Lg>2μm、ゲート幅Wg<1mm、電極間距離の和Lgs+Lgd>13μmに設定される。他のパラメータには以下の式(数10)に示す値が代入される。
The numerical value of the design range of the
すると、電圧変化量ΔVdsは式(数11)で表される。 Then, the voltage change amount ΔVds is expressed by the equation (Equation 11).
よって、歪みによる電圧変化量ΔVdsの絶対値は式(数12)で表される。なお、電圧変化量ΔVdsは、圧縮歪みについては負の値となり、引張歪みについては正の値となる。そこで、電圧変化量ΔVdsの絶対値を算出することにする。 Therefore, the absolute value of the voltage change amount ΔVds due to distortion is expressed by the equation (Equation 12). The voltage change amount ΔVds is a negative value for compressive strain and a positive value for tensile strain. Therefore, the absolute value of the voltage change amount ΔVds is calculated.
次に、金属歪みゲージの電圧変化量ΔVdsを算出する。
金属歪みゲージの現状の最大ゲージ率Kが2.1、抵抗Rが120(Ω)であるとして、金属歪みゲージを単品で使用した場合を想定する。歪み1(μstrain)を、電流Iが1(A)印加した時の電圧変化量から算出する場合、電圧変化量ΔVは以下の式(数13)で表される。
Next, the voltage change amount ΔVds of the metal strain gauge is calculated.
Assuming that the current maximum gauge factor K of the metal strain gauge is 2.1 and the resistance R is 120 (Ω), the metal strain gauge is used alone. When the strain 1 (μstrain) is calculated from the voltage change amount when the current I is 1 (A), the voltage change amount ΔV is expressed by the following equation (Equation 13).
式(数12)および式(数13)より、本実施形態に係る歪み検出素子1の電圧変化量ΔVdsの絶対値は、金属製歪みゲージの電圧変化量ΔVの10倍以上になることが分かる。
From the equations (Equation 12) and (Equation 13), it can be seen that the absolute value of the voltage change amount ΔVds of the
次に、ゲート長Lg、ゲートソース間距離Lgs、およびゲートドレイン間距離Lgdをa倍、ゲート幅Wgを1/a倍にした場合の電圧変化量ΔVdsの違い、素子面積の違いについて検討する。 Next, the difference in voltage change ΔVds and the difference in element area when the gate length Lg, the gate-source distance Lgs, and the gate-drain distance Lgd are a times and the gate width Wg is 1 / a times will be discussed.
まず、電圧変化量ΔVdsの違いについて検討する。ゲート長Lg、ゲートソース間距離Lgs、およびゲートドレイン間距離Lgdをa倍する前については、ΔVdsは以下の式(数14)で表される。 First, the difference in the voltage change amount ΔVds will be examined. Before the gate length Lg, the gate-source distance Lgs, and the gate-drain distance Lgd are multiplied by a, ΔVds is expressed by the following equation (Formula 14).
ゲート長Lg、ゲートソース間距離Lgs、およびゲートドレイン間距離Lgdをa倍した後については、ΔVdsは以下の式(数15)で表される。 After the gate length Lg, the gate-source distance Lgs, and the gate-drain distance Lgd are multiplied by a, ΔVds is expressed by the following equation (Equation 15).
式(数14)と式(数15)から分かるように、a倍後は電圧変化量ΔVdsがa2倍になり、電圧変化量ΔVdsが格段に増加することが分かる。 As can be seen from the equations (Equation 14) and (Equation 15), it can be seen that the voltage change amount ΔVds becomes a 2 times after the multiplication by a, and the voltage change amount ΔVds increases remarkably.
次に、素子面積の違いについて検討する。ゲート長Lg、ゲートソース間距離Lgs、およびゲートドレイン間距離Lgdをa倍する前については、素子面積Sは以下の式(数16)で表される。 Next, the difference in element area will be examined. Before the gate length Lg, the gate-source distance Lgs, and the gate-drain distance Lgd are multiplied by a, the element area S is expressed by the following equation (Equation 16).
ゲート長Lg、ゲートソース間距離Lgs、およびゲートドレイン間距離Lgdをa倍した後については、ΔVdsは以下の式(数17)で表される。 After the gate length Lg, the gate-source distance Lgs, and the gate-drain distance Lgd are multiplied by a, ΔVds is expressed by the following equation (Equation 17).
式(数16)と式(数17)から分かるように、a倍後は素子面積SがWg・Lsの項(ソース電極の面積)およびWg・Ldの項(ドレイン電極の面積)で1/a倍になり、素子面積が格段に小さくなることが分かる。 As can be seen from the equations (16) and (17), after a times, the element area S is 1 / (Wg · Ls) (source electrode area) and Wg · Ld (drain electrode area). It turns out that it becomes a times and an element area becomes remarkably small.
以上説明したように、第1実施形態によれば、上記(a)〜(c)の3条件のうち少なくともいずれか1つの条件が成立していることにより、金属製歪みゲージよりも格段に優れた検出感度(10倍以上)を有する歪み検出素子を得ることができる。 As described above, according to the first embodiment, since at least any one of the three conditions (a) to (c) is satisfied, it is remarkably superior to a metal strain gauge. In addition, a strain detecting element having a high detection sensitivity (10 times or more) can be obtained.
(第2実施形態)
本発明の第2実施形態に係る歪み検出素子について、図面を参照しつつ説明する。図12は、第2実施形態に係る歪み検出素子を示す平面図である。図13は、図12に示される歪み検出素子を示すA−A線断面図である。なお、図13では、ソース電極よりも外側の領域およびドレイン電極よりも外側の領域の図示を省略している。第2実施形態において第1実施形態と同じ構成については、参照符号を同一にしてその説明を省略する。
(Second Embodiment)
A strain detection element according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 12 is a plan view showing a strain detection element according to the second embodiment. FIG. 13 is a cross-sectional view taken along line AA showing the strain detection element shown in FIG. In FIG. 13, a region outside the source electrode and a region outside the drain electrode are not shown. In the second embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
第2実施形態に係る歪み検出素子100が第1実施形態と異なる点は、第1実施形態ではゲート電極2が直線状に形成されていたの対し、第2実施形態ではゲート電極20およびゲート電極20下方の電子伝導層(通電経路)501が屈曲している点である(図12参照)。
The
屈曲の仕方は特に限定されるものではないが、例えば、図12に示されるように、ゲート電極が交互に反対向きに折り返すように屈曲した構成とすることがでる。具体的には、ゲート電極がコ字状の屈曲部を複数箇所に含む構成とすることができる。図12に示される例では、互いに反対向きのコ字状屈曲部が交互に形成されている。 The bending method is not particularly limited. For example, as shown in FIG. 12, the gate electrode may be bent so that it is alternately folded in the opposite direction. Specifically, the gate electrode may have a U-shaped bent portion at a plurality of locations. In the example shown in FIG. 12, U-shaped bent portions in opposite directions are alternately formed.
ゲート電極およびゲート電極20下方の電子伝導層(通電経路)501が屈曲して形成されることにより、ゲート長を大きくした場合、および、電極間距離との和を大きくした場合に、歪み検出素子が長尺化するのを防止することができる。
When the gate length is increased and the sum of the distance between the electrodes is increased by bending the gate electrode and the electron conductive layer (energization path) 501 below the
図13に示される例では、圧電材料からなる層5は、ソース電極3とドレイン電極4の間においてゲート電極20の下方領域以外の領域で通電しないように当該下方領域以外の領域がエッチングされている。エッチングされた領域を符号50で示す。このエッチングにより、屈曲した電子伝導層(通電経路)501が形成される。
In the example shown in FIG. 13, the
これにより、ゲート電極が交互に反対向きに折り返すように屈曲している場合に、ゲート電極20の一端部から第1折り返し部までの第1直線状部分201と、第1折り返し部から第2折り返し部までの第2直線状部分202と、第2折り返し部から第3折り返し部までの第3直線状部分203と、第3折り返し部から他端部までの第4直線状部分204との間の電気的な分離を確実に行うことができる。また、第1直線状部分201と第2直線状部分202の間のギャップ(隙間)、第2直線状部分202と第3直線状部分203の間のギャップ、および第3直線状部分203と第4直線状部分204の間のギャップをそれぞれ小さくすることができる。よって、歪み検出素子をよりコンパクトに構成することができる。折り返し部が4箇所以上にある場合も同様である。
As a result, when the gate electrode is bent so as to be alternately folded in the opposite direction, the first
(第3実施形態)
本発明の第3実施形態に係る歪み検出素子について、図面を参照しつつ説明する。図14は、第3実施形態に係る歪み検出素子を示す平面図である。図15は、図14に示される歪み検出素子を示すA−A線断面図である。なお、図15では、ソース電極よりも外側の領域およびドレイン電極よりも外側の領域の図示を省略している。第3実施形態において第2実施形態と同じ構成については、参照符号を同一にしてその説明を省略する。
(Third embodiment)
A strain detection element according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 14 is a plan view showing a strain detection element according to the third embodiment. FIG. 15 is a cross-sectional view taken along the line AA showing the strain detection element shown in FIG. In FIG. 15, illustration of the region outside the source electrode and the region outside the drain electrode is omitted. In the third embodiment, the same components as those of the second embodiment are denoted by the same reference numerals, and the description thereof is omitted.
上記第2実施形態では、ゲート電極20の下方領域以外の領域で通電しないように、当該下方領域以外の領域がエッチングされていた。
これに対し、第3実施形態に係る歪み検出素子110では、圧電材料からなる層5は、ソース電極3とドレイン電極4の間においてゲート電極20の下方領域以外の領域で通電しないように当該下方領域以外の領域がイオン注入されている(図15参照)。イオン注入領域を符号60で示す。このイオン注入により、屈曲した電子伝導層(通電経路)502が形成される。
In the second embodiment, the region other than the lower region is etched so as not to energize the region other than the lower region of the
On the other hand, in the
これにより、ゲート電極20が交互に反対向きに折り返すように屈曲している場合に、ゲート電極20の一端部から第1折り返し部までの第1直線状部分201と、第1折り返し部から第2折り返し部までの第2直線状部分202と、第2折り返し部から第3折り返し部までの第3直線状部分203と、第3折り返し部から他端部までの第4直線状部分204との間の電気的な分離を確実に行うことができる。また、第1直線状部分201と第2直線状部分202の間のギャップ(隙間)、第2直線状部分202と第3直線状部分203の間のギャップ、および第3直線状部分203と第4直線状部分204の間のギャップをそれぞれ小さくすることができる。よって、歪み検出素子をよりコンパクトに構成することができる。折り返し部が4箇所以上にある場合も同様である。また、第2実施形態のようにエッチングする場合に比べて、歪み検出素子の機械的強度を大きくすることができる。
Thereby, when the
本発明は、ゲート電極、ソース電極、およびドレイン電極を備えたトランジスタ型の歪み検出素子等に利用可能である。 The present invention can be used for a transistor-type strain detecting element including a gate electrode, a source electrode, and a drain electrode.
1、100、110 歪み検出素子
2、20 ゲート電極
3 ソース電極
4 ドレイン電極
5 圧電材料からなる層
6 歪み検出装置
7 基板
8 バッファ層
9 チャネル層
10 キャリア供給層
11 絶縁膜
12 電圧印加手段
14 歪み量検出手段
15 定電流源
16 電圧検出手段
50 エッチングしている領域
60 イオン注入している領域
DESCRIPTION OF SYMBOLS 1,100,110
Claims (3)
(a)前記ゲート電極の長さが2μmより大きいこと、
(b)前記ゲート電極の幅が1mmより小さいこと、
(c)前記ゲート電極と前記ソース電極の距離と、前記ゲート電極と前記ドレイン電極の距離との和が13μmより大きいこと、
の3条件のうち少なくともいずれか1つの条件が成立し、
前記ゲート電極および当該ゲート電極下方の電子伝導層が、屈曲していることを特徴とする歪み検出素子。 A strain detection element comprising a gate electrode, a source electrode, a drain electrode, and a layer made of a piezoelectric material in which a channel is formed,
(A) the length of the gate electrode is greater than 2 μm;
(B) the width of the gate electrode is smaller than 1 mm;
(C) the sum of the distance between the gate electrode and the source electrode and the distance between the gate electrode and the drain electrode is greater than 13 μm;
At least one of the three conditions is satisfied ,
The strain detecting element, wherein the gate electrode and the electron conductive layer below the gate electrode are bent .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146722A JP5413802B2 (en) | 2009-06-19 | 2009-06-19 | Strain detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146722A JP5413802B2 (en) | 2009-06-19 | 2009-06-19 | Strain detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011003794A JP2011003794A (en) | 2011-01-06 |
JP5413802B2 true JP5413802B2 (en) | 2014-02-12 |
Family
ID=43561500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009146722A Expired - Fee Related JP5413802B2 (en) | 2009-06-19 | 2009-06-19 | Strain detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413802B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014077115A1 (en) * | 2012-11-19 | 2014-05-22 | 日立オムロンターミナルソリューションズ株式会社 | Easily peelable adhesive agent and easily peelable adhesive material using same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324465A (en) * | 1989-06-21 | 1991-02-01 | Honda Motor Co Ltd | Strain sensor having temperature correcting device |
JPH08162646A (en) * | 1994-11-30 | 1996-06-21 | Nippon Seiki Co Ltd | Sensor for mechanical quantity |
KR0176237B1 (en) * | 1995-12-08 | 1999-03-20 | 양승택 | Thin film transistor and method of fabricating the same |
US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
DE102004016155B3 (en) * | 2004-04-01 | 2006-05-24 | Infineon Technologies Ag | Force sensor with organic field effect transistors, pressure sensor based thereon, position sensor and fingerprint sensor |
US6928878B1 (en) * | 2004-09-28 | 2005-08-16 | Rosemount Aerospace Inc. | Pressure sensor |
-
2009
- 2009-06-19 JP JP2009146722A patent/JP5413802B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011003794A (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103207303B (en) | Current measuring device in power transistor and method | |
Moser et al. | High pulsed current density β-Ga2O3 MOSFETs verified by an analytical model corrected for interface charge | |
JP6917160B2 (en) | Semiconductor substrate, electronic device, semiconductor substrate inspection method and electronic device manufacturing method | |
US10094867B2 (en) | Method of evaluating semiconductor device and apparatus for evaluating semiconductor device | |
JP2015170821A (en) | Nitride semiconductor device, field effect transistor and cascode connection circuit | |
Brazzini et al. | Investigation of AlInN barrier ISFET structures with GaN capping for pH detection | |
US8745569B2 (en) | Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch | |
JP2019161001A (en) | Semiconductor device | |
US10229912B2 (en) | Semiconductor device | |
TWI552328B (en) | Magnetic field sensor | |
JP5413802B2 (en) | Strain detector | |
Jeon et al. | Effects of series resistance and interface properties on the operation of AlGaN/GaN high electron mobility transistors | |
US20150243737A1 (en) | Electronic device with a reverse biased hemt transistor | |
Jeon et al. | A new method for the extraction of flat-band voltage and doping concentration in Tri-gate Junctionless Transistors | |
JP2023052789A (en) | Semiconductor element | |
JP4968198B2 (en) | Strain detection apparatus and strain detection method | |
Naumova et al. | Optimization of the response of nanowire biosensors | |
JP5889511B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR101684149B1 (en) | Method for extracting accurate mobility by using conductive length factor based on effective inversion charges of metal-oxide-semiconductor transistor and apparatus thereof | |
US20130099769A1 (en) | Current source circuit with high order temperature compensation and current source system thereof | |
US10818785B2 (en) | Sensing device for sensing minor charge variations | |
Nagulapally et al. | Simulation study of HEMT structures with HfO2 cap layer for mitigating inverse piezoelectric effect related device failures | |
JP2011085557A (en) | Semiconductor sensor and method for manufacturing the same | |
JP2009250901A (en) | Strain detection element, strain detector, and strain detection method | |
Waller et al. | Subthreshold Mobility in AlGaN/GaN HEMTs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131001 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131103 |
|
LAPS | Cancellation because of no payment of annual fees |