JP5411438B2 - Manufacturing method of SOI substrate - Google Patents

Manufacturing method of SOI substrate Download PDF

Info

Publication number
JP5411438B2
JP5411438B2 JP2008070248A JP2008070248A JP5411438B2 JP 5411438 B2 JP5411438 B2 JP 5411438B2 JP 2008070248 A JP2008070248 A JP 2008070248A JP 2008070248 A JP2008070248 A JP 2008070248A JP 5411438 B2 JP5411438 B2 JP 5411438B2
Authority
JP
Japan
Prior art keywords
manufacturing
soi substrate
solution
silicon wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008070248A
Other languages
Japanese (ja)
Other versions
JP2009224721A (en
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008070248A priority Critical patent/JP5411438B2/en
Publication of JP2009224721A publication Critical patent/JP2009224721A/en
Application granted granted Critical
Publication of JP5411438B2 publication Critical patent/JP5411438B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、SOI基板の製造方法に関するもので、特に、イオン注入法によって薄膜化・転写したシリコン薄膜の表面処理方法を改善したSOI基板の製造方法に関する。   The present invention relates to a method for manufacturing an SOI substrate, and more particularly to a method for manufacturing an SOI substrate in which the surface treatment method of a silicon thin film that has been thinned and transferred by ion implantation is improved.

寄生容量を低減し、デバイスの高速化・省電力化を図るためにSilicon on insulator(SOI)基板が広く用いられるようになってきている。
近年は、完全空乏層型SOIデバイスを作り込むためにSOI層(シリコン層)が100nm以下の薄膜SOIの需要が高まっている。これはSOI層を薄膜化することで、デバイスの高速化が期待できるためである。
Silicon on insulator (SOI) substrates have been widely used to reduce parasitic capacitance and increase device speed and power saving.
In recent years, there is an increasing demand for a thin film SOI having an SOI layer (silicon layer) of 100 nm or less in order to make a fully depleted layer type SOI device. This is because the device can be expected to increase in speed by reducing the thickness of the SOI layer.

SOI層の薄膜化に伴い、要求される面内膜厚均一性も厳しいものになりつつある。
一般に薄膜SOI基板は、ドナーウェーハに予め水素イオンを注入し、然る後にハンドルウェーハとの貼り合わせを行い、水素イオン注入界面に沿って薄膜をドナー側からハンドル側へ転写するSOITEC法やSiGen法によって製造されるが、この時、転写されたシリコン薄膜には約0.1μm程度のイオン注入欠陥層(アモルファス層)が残存し、また薄膜表面においてはRMSで数nm以上の面荒れが導入される(例えば非特許文献1参照)。
As the SOI layer becomes thinner, the required in-plane film thickness uniformity is becoming stricter.
In general, a thin-film SOI substrate is pre-implanted with hydrogen ions into a donor wafer, and then bonded to a handle wafer, and the SOITEC method or SiGen method in which the thin film is transferred from the donor side to the handle side along the hydrogen ion implantation interface. At this time, an ion implantation defect layer (amorphous layer) of about 0.1 μm remains in the transferred silicon thin film, and surface roughness of several nm or more is introduced on the thin film surface by RMS. (See Non-Patent Document 1, for example).

ここで、SOITEC法とは、ドナー・ハンドル両ウェーハを室温で貼り合わせその後500℃近傍まで昇温し、水素注入界面でマイクロキャビティと呼ばれる空孔を形成し熱的に剥離を行い、薄膜を転写する方法である。
一方、SiGen法とは、ドナー・ハンドル両ウェーハを貼り合わせる前処理として、表面プラズマ活性化処理を行い、室温で貼り合わせ、この時点で高い結合強度を達成し、必要に応じて低温(300℃前後)の熱処理を加えた後に、水素イオン注入界面に機械的衝撃を加え剥離を行い、薄膜を転写する方法である。このSiGen法はSOITEC法よりも低温プロセスとすることができるため、熱膨張率が異なるウェーハ同士の貼り合わせ(例えばSilicon on quartz:SOQ)を製造するのに適した製造方法である。
Here, the SOITEC method is to bond both the donor and handle wafers at room temperature and then raise the temperature to around 500 ° C. to form holes called microcavities at the hydrogen injection interface and thermally exfoliate to transfer the thin film. It is a method to do.
On the other hand, the SiGen method is a surface plasma activation treatment as a pretreatment for bonding both the donor and handle wafers, bonding at room temperature, achieving high bonding strength at this point, and at low temperature (300 ° C. if necessary) This is a method of transferring the thin film by applying mechanical impact to the hydrogen ion implantation interface after performing the heat treatment before and after). Since this SiGen method can be a lower temperature process than the SOITEC method, it is a manufacturing method suitable for manufacturing bonding of wafers having different coefficients of thermal expansion (for example, Silicon on Quartz: SOQ).

ここで、SOITEC法やSiGen法では、剥離面の表面部にはイオン注入によって導入されたイオン注入欠陥層が存在する。この欠陥層を取り除き、表面を平滑化する方法はいくつか提案されている。
一つは、イオン注入欠陥層の厚さと同程度の厚さである0.1μm程度を研磨し、イオン注入欠陥層を除去するという方法がある。しかし、この方法では研磨バラツキにより、残膜の厚さの面内均一性をとるのが難しいという問題点がある。
他の方法としては、高温熱処理によりダメージ層の結晶性を回復し、その後に表面の凹凸を取り除くためにタッチポリッシュと呼ばれる数十nmの研磨を行う方法も考えられる。このとき雰囲気ガスに水素を用いることでタッチポリッシュ工程を経ずして表面の平滑化が行えるとの報告もある(例えば非特許文献2参照)。
Here, in the SOITEC method and the SiGen method, an ion implantation defect layer introduced by ion implantation exists on the surface portion of the separation surface. Several methods for removing the defective layer and smoothing the surface have been proposed.
One is a method of polishing about 0.1 μm, which is about the same thickness as the ion implantation defect layer, and removing the ion implantation defect layer. However, this method has a problem that it is difficult to achieve in-plane uniformity of the thickness of the remaining film due to polishing variations.
As another method, a method of recovering the crystallinity of the damaged layer by high-temperature heat treatment and then polishing by several tens of nanometers called touch polish in order to remove surface irregularities can be considered. At this time, there is also a report that the surface can be smoothed without using a touch polishing step by using hydrogen as the atmospheric gas (see, for example, Non-Patent Document 2).

しかし、高温水素熱処理工程を加えることになるので、金属汚染や基板の反り、製造コストの上昇、スループットの低下などの問題が新たに発生してしまう。加えて水素ガスはシリコンをエッチングするために、基板間・基板面内の膜厚均一性を取るのが難しいという欠点がある。
またハンドルウェーハがシリコン以外の低融点物質(石英・ガラスなど)のSOI基板では、高温熱処理を加えることができないので、問題は更に深刻である。
However, since a high-temperature hydrogen heat treatment step is added, problems such as metal contamination, substrate warpage, an increase in manufacturing cost, and a decrease in throughput are newly generated. In addition, since hydrogen gas etches silicon, it has a drawback that it is difficult to achieve film thickness uniformity between substrates and within the substrate surface.
The problem is even more serious when the handle wafer is an SOI substrate made of a low-melting-point material other than silicon (quartz, glass, etc.) because high-temperature heat treatment cannot be applied.

B. Asper ”Basic Mechanisms involved in the Smart−Cut(R) process,” Microelectronics Engineering, 36, p233(1997)B. Asper "Basic Mechanisms Involved in the Smart-Cut (R) process," Microelectronics Engineering, 36, p233 (1997) Nobuhiko Sato and Takao Yonehara ”Hydrogen annealed silicon−on−insulator,”Appl Phys Lett Vol 65, pp.1924(1994)Nobuhiko Sato and Takao Yonehara "Hydrogen annealed silicon-on-insulator," Appl Phys Lett Vol 65, pp. 1924 (1994)

本発明は、上記問題に鑑みてなされたものであって、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板間・基板面内の膜厚均一性を確保することができ、またハンドルウェーハに低融点材料を用いたSOI基板にも適用することのできるSOI基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and efficiently removes an ion implantation defect layer existing in an ion implantation layer in the vicinity of a separation surface separated by an ion implantation separation method. It is an object of the present invention to provide a method for manufacturing an SOI substrate that can ensure a uniform film thickness and can also be applied to an SOI substrate using a low melting point material for a handle wafer.

上記課題を解決するため、本発明では、SOI基板の製造方法であって、少なくとも、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハとハンドルウェーハが貼り合わされた貼り合わせ基板を準備する工程と、前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写する工程と、前記転写したシリコンウェーハの剥離した表面に、パルス状のレーザーを照射することによってアニールする工程とを有することを特徴とするSOI基板の製造方法を提供する。 In order to solve the above-described problems, the present invention provides a method for manufacturing an SOI substrate, in which a silicon wafer on which an ion-implanted layer is formed by implanting at least hydrogen ions, rare gas ions, or both is bonded to a handle wafer. A step of preparing a bonded substrate stack, a step of transferring the silicon wafer to the handle wafer by performing peeling along the ion implantation layer, and a pulsed state on the peeled surface of the transferred silicon wafer having a step of annealing by irradiating a laser that provides a method for manufacturing an SOI substrate according to claim.

このように、転写したシリコンウェーハの剥離面に対して、パルス状のレーザーを照射してアニールすることによって、剥離面の表面近傍のみ瞬間的に高温にすることができ、表面近傍のみ融解させることができる。融解させた表面は、溶融した層の下部に存在するシリコン単結晶層を種として再結晶化するため、この融解させた表面近傍を単結晶化することができ、高品質なSOI基板とすることができる。また、レーザーをシリコンウェーハ表面に照射するため、ハンドルウェーハは室温のままに保つことができる。このため、貼り合わせ基板全体を高温熱処理する必要がないため、金属汚染や反り等の問題が発生することを抑制することができる。また、ハンドルウェーハに低融点材料を用いることができるし、更に熱膨張率の異なるウェーハ同士を貼り合わせたSOI基板であっても熱膨張率の差に起因する貼り合わせ不良が発生することを抑制することができる。
また、下部のシリコン単結晶層を種として再結晶化させることができるため、基板間・基板面内での膜厚均一性を容易に確保することができる。
また、パルス状レーザーを照射することによってイオン注入欠陥層を除去することができるため、非常に容易に実施することができるSOI基板の製造方法とすることができる。
In this way, the peeled surface of the transferred silicon wafer is annealed by irradiating a pulsed laser so that only the vicinity of the surface of the peeled surface can be instantaneously heated, and only the vicinity of the surface is melted. Can do. Since the melted surface is recrystallized using the silicon single crystal layer existing under the melted layer as a seed, the vicinity of the melted surface can be single crystallized, and a high-quality SOI substrate is obtained. Can do. Moreover, since the laser is irradiated onto the silicon wafer surface, the handle wafer can be kept at room temperature. For this reason, since it is not necessary to heat-process the whole bonded substrate at high temperature, it can suppress that problems, such as metal contamination and a curvature, generate | occur | produce. In addition, a low-melting-point material can be used for the handle wafer, and even with SOI substrates that are bonded together with wafers with different thermal expansion coefficients, it is possible to suppress the occurrence of bonding defects due to differences in the thermal expansion coefficients. can do.
Further, since recrystallization can be performed using the lower silicon single crystal layer as a seed, film thickness uniformity between the substrates and in the substrate surface can be easily ensured.
In addition, since the ion implantation defect layer can be removed by irradiating a pulsed laser, an SOI substrate manufacturing method that can be carried out very easily can be obtained.

また、前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面を、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法によって処理する工程を行うことが好ましい。
このように、レーザー照射工程の前に、剥離した表面を、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法によって処理することによって、剥離面のイオン注入欠陥層を予めある程度除去する。これらPACE法やGCIB法は、面内の膜厚バラツキに応じてエッチングする方法であるため、これによって、レーザーアニール前のシリコンウェーハ表面の膜厚均一性を高めることができるため、レーザーアニール後にも基板面内の膜厚均一性をより高くすることができる。
Further, after the transferring step, before the step of irradiating the pulsed laser, a step of treating the peeled surface by a PACE method using plasma or a GCIB method using a gas cluster ion beam is performed. it is not preferable.
Thus, before the laser irradiation step, the ion-implanted defect layer on the separation surface is removed to some extent in advance by treating the peeled surface by the PACE method using plasma or the GCIB method using a gas cluster ion beam. . Since these PACE methods and GCIB methods are etching methods according to the in-plane film thickness variation, it is possible to improve the film thickness uniformity of the silicon wafer surface before laser annealing. The film thickness uniformity in the substrate surface can be further increased.

また、前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハの少なくとも一方の貼り合わせ面にプラズマ活性化処理を行ってから貼り合わせ、しかる後に、350℃以下の熱処理で結合強度を増したものとし、かつ前記転写する工程を、機械的衝撃を前記イオン注入層に加えて前記イオン注入層で剥離するものとすることが好ましい。
このように、貼り合わせ基板を準備する方法として所謂SiGen法とすることによって、貼り合わせ基板の結合強度を強くすることができるため、貼り合わせ不良の発生を抑制することができる。また、高温の熱処理を行う必要がないため、異種物質の貼り合わせに適しているとともに、基板の金属汚染や反りの問題が発生することを更に抑制することができる。
Further, the bonded substrate to be prepared is bonded after forming the ion implantation layer on the silicon wafer and then performing a plasma activation process on at least one bonded surface of the silicon wafer and the handle wafer. later, and that increase the bonding strength by a heat treatment of 350 ° C. or less, and a step of the transfer, it is not preferable that shall be peeled at the ion implanted layer by applying a mechanical impact to the ion implanted layer.
In this way, by using the so-called SiGen method as a method for preparing the bonded substrate, the bonding strength of the bonded substrate can be increased, so that occurrence of defective bonding can be suppressed. In addition, since it is not necessary to perform high-temperature heat treatment, it is suitable for bonding different kinds of substances, and it is possible to further suppress the occurrence of problems of metal contamination and warpage of the substrate.

また、前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハを貼り合わせたものとし、かつ前記転写する工程を、500℃以上の熱処理を行って前記イオン注入層で剥離すものとすることが好ましい。
このように、貼り合わせ基板を準備する方法として所謂SOITEC法とすることによって、転写するシリコンウェーハを膜厚を薄いものとすることができ、また剥離面の表面粗さを低いものとすることができる。
Further, the bonded substrate to be prepared is formed by forming the ion-implanted layer on the silicon wafer, and then bonding the silicon wafer and the handle wafer, and the transferring step is performed by heat treatment at 500 ° C. or more. carried by it is not preferable that shall be peeled at the ion implanted layer.
Thus, by using the so-called SOITEC method as a method for preparing the bonded substrate, the silicon wafer to be transferred can be made thin, and the surface roughness of the peeled surface can be made low. it can.

また、前記貼り合わせ基板を準備する工程において、前記ハンドルウェーハを、石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることが好ましい。
このように、上述の絶縁性の材料をハンドルウェーハに用いることによって、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの低消費電力化が可能になる。
Further, in the step of preparing the bonded substrate, the handle wafer, quartz, glass, sapphire, SiC, alumina, have preferably be comprised of any material of aluminum nitride.
As described above, since the insulating material described above is used for the handle wafer, it is possible to suppress leakage current from flowing into the SOI substrate as compared with the case where a silicon wafer is used as the handle wafer. Low power consumption.

また、前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面を、化学エッチングする工程を行うことが好ましい。
このように、レーザー照射工程の前に剥離面に対して化学エッチングを行うことによって、剥離面の表面に存在するイオン注入欠陥層を予めある程度除去することができる。このため、レーザーアニール工程において、溶融させる層の厚さを減少させることができるため、レーザーアニール工程の工程時間を短縮することができる。また、印加レーザーの出力を抑えることができるので、シリコン薄膜の温度上昇をより抑制することができる。
Further, after the step of the transfer, before the step of irradiating the pulsed laser, the release surface, it is not preferable to perform the step of chemical etching.
In this way, by performing chemical etching on the release surface before the laser irradiation step, the ion implantation defect layer existing on the surface of the release surface can be removed to some extent in advance. For this reason, since the thickness of the layer to be melted can be reduced in the laser annealing step, the process time of the laser annealing step can be shortened. Moreover, since the output of the applied laser can be suppressed, the temperature rise of the silicon thin film can be further suppressed.

また、前記化学エッチングを、KOH溶液、NHOH溶液、NaOH溶液、CsOH溶液、SC1溶液、EDP溶液、TMAH溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いたエッチングとすることが好ましい。
化学エッチングとして、上述のエッチング溶液を用いるものとすることによって、化学エッチング工程において、シリコンウェーハの剥離面のエッチングをより確実に行うことができるため、剥離面の表面に存在するイオン注入欠陥層の除去をより確実に行うことができる。
The chemical etching is preferably etching using at least one etching solution of KOH solution, NH 4 OH solution, NaOH solution, CsOH solution, SC1 solution, EDP solution, TMAH solution, and hydrazine solution. Yes.
By using the above-mentioned etching solution as the chemical etching, it is possible to more reliably perform the etching of the peeling surface of the silicon wafer in the chemical etching step. Removal can be performed more reliably.

また、前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面に対して、CMP研磨または熱処理を行う工程を有することができる。
このように、レーザー照射工程前に、剥離面にCMP研磨や熱処理を行うことによって、剥離面表面に存在するイオン注入欠陥層を大幅に減少させることができるため、レーザーアニール工程において、溶融させる層を減少させることができるため、レーザーアニール工程の工程時間をより短縮させることができる。
Further, after the step of the transfer, before the step of irradiating the pulsed laser, with respect to the peeling surface, Ru can have a step of performing CMP polishing or heat treatment.
As described above, by performing CMP polishing or heat treatment on the separation surface before the laser irradiation step, the ion implantation defect layer existing on the separation surface can be greatly reduced. Therefore, the process time of the laser annealing process can be further shortened.

以上説明したように、本発明のSOI基板の製造方法によれば、剥離面の表面近傍のみ瞬間的に高温にすることができ、表面近傍のみ融解・再結晶化させることができるため、表面近傍を単結晶化することができる。また、レーザーをシリコンウェーハ表面に照射するため、シリコンウェーハの表面のみ高温になり、ハンドルウェーハは室温のままに保つことができる。このため、貼り合わせ基板全体を高温熱処理する必要がないため、金属汚染や反り等の問題が発生することを抑制することができる。特に、異種基板間の貼り合わせであっても、剥離や割れが生じることもない。また、ハンドルウェーハとして低融点材料を用いることができる。また、下部のシリコン単結晶層を種として再結晶化させることができるため、基板間・基板面内での膜厚均一性を容易に確保することができる。また、パルス状レーザーを照射することによってイオン注入欠陥層を除去することができるため、非常に容易に実施することができるSOI基板の製造方法とすることができる。   As described above, according to the method for manufacturing an SOI substrate of the present invention, only the vicinity of the surface of the peeling surface can be instantaneously heated to a high temperature, and only the vicinity of the surface can be melted and recrystallized. Can be single-crystallized. In addition, since the laser is irradiated on the surface of the silicon wafer, only the surface of the silicon wafer becomes hot, and the handle wafer can be kept at room temperature. For this reason, since it is not necessary to heat-process the whole bonded substrate at high temperature, it can suppress that problems, such as metal contamination and a curvature, generate | occur | produce. In particular, even when bonding between different substrates, peeling and cracking do not occur. Further, a low melting point material can be used as the handle wafer. Further, since recrystallization can be performed using the lower silicon single crystal layer as a seed, film thickness uniformity between the substrates and in the substrate surface can be easily ensured. In addition, since the ion implantation defect layer can be removed by irradiating a pulsed laser, an SOI substrate manufacturing method that can be carried out very easily can be obtained.

以下、本発明についてより具体的に説明する。
前述のように、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板間・基板面内の膜厚均一性を確保することができ、また、例えば異種物質間の貼り合わせや、ハンドルウェーハに低融点材料を用いたSOI基板にも適用することのできるSOI基板の製造方法の開発が待たれていた。
Hereinafter, the present invention will be described more specifically.
As described above, the ion implantation defect layer existing in the ion implantation layer in the vicinity of the separation surface separated by the ion implantation separation method can be efficiently removed, and the film thickness uniformity between the substrates and in the substrate surface can be ensured. In addition, development of a manufacturing method of an SOI substrate that can be applied to, for example, bonding between dissimilar substances or an SOI substrate using a low-melting-point material for a handle wafer has been awaited.

そこで、本発明者らは、剥離面近傍のイオン注入欠陥層のみを高温にして溶融・再結晶化させることによって該イオン注入欠陥層を除去し、かつ膜厚均一性を確保することができないか、鋭意検討を重ねた。   Therefore, the present inventors can remove only the ion implantation defect layer in the vicinity of the peeling surface at a high temperature to melt and recrystallize the ion implantation defect layer and ensure film thickness uniformity. , Earnestly studied.

その結果、本発明者らは、パルス状のレーザーを剥離面に照射することによって剥離面近傍のイオン注入欠陥層のみ高温にして溶融・再結晶化させることにができ、上述の問題が解決できることを発見し、本発明を完成させた。   As a result, the present inventors can melt and recrystallize only the ion-implanted defect layer in the vicinity of the peeling surface at a high temperature by irradiating the peeling surface with a pulsed laser, which can solve the above-mentioned problems And the present invention was completed.

以下、本発明のSOI基板の製造方法を図1−3を参照して説明するが、本発明はこれらに限定されるものではない。
図1は本発明のSOI基板の製造方法の工程の一例を示す工程図である。図2、3はそれぞれ本発明のSOI基板の製造方法の工程の他の一例を示す工程図である。
Hereinafter, although the manufacturing method of the SOI substrate of this invention is demonstrated with reference to FIGS. 1-3, this invention is not limited to these.
FIG. 1 is a process diagram showing an example of a process of a method for manufacturing an SOI substrate according to the present invention. 2 and 3 are process diagrams showing another example of the process of the method for manufacturing an SOI substrate according to the present invention.

(工程a:貼り合わせ基板の準備)
まず、図1(a)に示すように、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板13を準備する。
(Process a: Preparation of bonded substrate)
First, as shown in FIG. 1A, a bonded substrate on which a silicon wafer 11 on which an ion-implanted layer 14 is formed by implanting hydrogen ions, rare gas ions, or both, and a handle wafer 12 are bonded together. 13 is prepared.

ここで、貼り合わせ基板を準備する際に、ハンドルウェーハとして、石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることができる。
本発明では、後述するが、シリコン薄膜表面の剥離面上のイオン注入ダメージ層の除去に、パルスレーザーによるアニールを用いることを特徴としており、このため、シリコン薄膜表面近傍のみが瞬間的に高温(〜1400℃)となり、基板は低温のままであるので、基板はシリコンに限らず、石英やガラス等の異種物質や低融点の材料を用いることが可能である。
また、上述のような絶縁性の材料をハンドルウェーハに用いることができるため、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの低消費電力化が可能になる。
Here, when the bonded substrate is prepared, the handle wafer can be made of any material of quartz, glass, sapphire, SiC, alumina, and aluminum nitride.
In the present invention, as will be described later, annealing by a pulse laser is used to remove the ion-implanted damage layer on the peeling surface of the silicon thin film surface. For this reason, only the vicinity of the silicon thin film surface is instantaneously heated ( Since the substrate remains at a low temperature, the substrate is not limited to silicon, and it is possible to use a different substance such as quartz or glass or a material having a low melting point.
Further, since the insulating material as described above can be used for the handle wafer, it is possible to suppress a leakage current from flowing through the SOI substrate as compared with the case where a silicon wafer is used as the handle wafer. This makes it possible to reduce the power consumption of the device.

(工程b:剥離)
次に、図1(b)に示すように、イオン注入層14に沿って剥離をして、貼り合わせ基板13のシリコンウェーハ11を薄膜化し、シリコン薄膜をハンドルウェーハ12に転写する。
(Process b: Peeling)
Next, as shown in FIG. 1B, peeling is performed along the ion implantation layer 14, the silicon wafer 11 of the bonded substrate 13 is thinned, and the silicon thin film is transferred to the handle wafer 12.

ここで、準備する貼り合わせ基板13を、シリコンウェーハ11にイオン注入層14を形成し、その後シリコンウェーハ11とハンドルウェーハ12の少なくとも一方の貼り合わせ面にプラズマ活性化処理を行ってから貼り合わせ、しかる後に、350℃以下の熱処理で結合強度を増したものとし、かつ剥離する工程を、機械的衝撃をイオン注入層14に加えてイオン注入層14に沿って剥離するものとすることができる。
このように、貼り合わせ基板を準備する方法として所謂SiGen法とすることによって、貼り合わせ基板の結合強度を強くすることができるため、貼り合わせ不良の発生を抑制することができる。また、高温の結合熱処理や剥離熱処理を行う必要がないため、基板の金属汚染や反りの問題が発生することを更に抑制することができる。特に異種物質間で貼り合わせる場合、高温熱処理をすると熱膨張係数の違いから割れや剥離が生じるが、SiGen法であれば、このような心配もない。
Here, the bonded substrate 13 to be prepared is bonded after forming the ion implantation layer 14 on the silicon wafer 11 and then performing plasma activation on at least one bonded surface of the silicon wafer 11 and the handle wafer 12. Thereafter, the bonding strength can be increased by a heat treatment at 350 ° C. or lower, and the peeling process can be performed along the ion implantation layer 14 by applying a mechanical impact to the ion implantation layer 14.
In this way, by using the so-called SiGen method as a method for preparing the bonded substrate, the bonding strength of the bonded substrate can be increased, so that occurrence of defective bonding can be suppressed. In addition, since it is not necessary to perform high-temperature bonding heat treatment or peeling heat treatment, it is possible to further suppress the occurrence of problems of metal contamination and warpage of the substrate. In particular, when bonding between different substances, cracking or peeling occurs due to the difference in thermal expansion coefficient when heat treatment is performed at high temperature, but there is no such concern with the SiGen method.

また、準備する貼り合わせ基板13を、シリコンウェーハ11にイオン注入層14を形成し、その後シリコンウェーハ11とハンドルウェーハ12を貼り合わせたものとし、かつ剥離する工程を、500℃以上の熱処理を行ってイオン注入層14で剥離すものとすることができる。
このように、貼り合わせ基板を準備する方法として所謂SOITEC法とすることによって、転写するシリコン薄膜を膜厚を薄いものとすることができ、また剥離面の表面粗さを低いものとすることができる。
Further, the prepared bonded substrate 13 is formed by forming the ion implantation layer 14 on the silicon wafer 11, and then bonding the silicon wafer 11 and the handle wafer 12, and performing a heat treatment at 500 ° C. or higher. It can be peeled off by the ion implantation layer 14.
In this way, by using the so-called SOITEC method as a method for preparing a bonded substrate, it is possible to reduce the thickness of the silicon thin film to be transferred and to reduce the surface roughness of the peeling surface. it can.

(工程c:レーザー照射)
次に、図1(c)に示すように、剥離面15に対して、パルス状のレーザーを照射して、SOI基板10が得られる。
剥離面15に対して照射するパルス状のレーザーとしては、例えばXeCl、KrF等のnsecオーダーのパルス発振型レーザーであるエキシマレーザーを用いることができるが、もちろんこれに限定されるものではない。
この工程は、薄膜表面のイオン注入層のイオン注入欠陥層を、下層の単結晶シリコン層を種として融解・再結晶化させることにより、表面近傍のイオン注入ダメージの回復と表面の平滑化を同時に行うものである。また、パルス状レーザーを用いることで、表面近傍のみを瞬間的に高温(〜1400℃)とし、ハンドル基板は低温のままとすることができるものである。
(Process c: Laser irradiation)
Next, as illustrated in FIG. 1C, the SOI substrate 10 is obtained by irradiating the peeling surface 15 with a pulsed laser.
As the pulsed laser irradiated to the peeling surface 15, for example, an excimer laser which is an nsec order pulse oscillation laser such as XeCl or KrF can be used, but it is not limited to this.
In this process, the ion implantation defect layer of the ion implantation layer on the thin film surface is melted and recrystallized using the lower single crystal silicon layer as a seed, thereby simultaneously recovering the ion implantation damage near the surface and smoothing the surface. Is what you do. Further, by using a pulsed laser, only the vicinity of the surface can be instantaneously heated to a high temperature (˜1400 ° C.), and the handle substrate can be kept at a low temperature.

ここで、レーザー照射工程においては、照射雰囲気を不活性ガスとすることが望ましい。
雰囲気ガスに不活性ガスを用いることで、レーザーアニール工程における貼り合わせ基板のエッチングを最小限に抑えることができるため、基板面内の膜厚均一性をより一層高いものとすることができる。
Here, in the laser irradiation process, the irradiation atmosphere is preferably an inert gas.
By using an inert gas as the atmospheric gas, etching of the bonded substrate in the laser annealing step can be minimized, so that the film thickness uniformity within the substrate surface can be further increased.

次に、図2に例示した本発明のSOI基板の製造方法について説明するが、もちろん以下の例示に限定されるものではない。
(工程a’:貼り合わせ基板の準備)
まず、図2(a’)に示すように、図1(a)と同様に、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板13を準備する。
Next, a method for manufacturing the SOI substrate of the present invention illustrated in FIG. 2 will be described, but the present invention is not limited to the following examples.
(Process a ': Preparation of bonded substrate)
First, as shown in FIG. 2 (a ′), as in FIG. 1 (a), a silicon wafer 11 in which an ion implantation layer 14 is formed by implanting hydrogen ions, rare gas ions, or both, and a handle. A bonded substrate 13 on which the wafer 12 is bonded is prepared.

(工程b’:剥離)
次に、図2(b’)に示したように、図1(b)と同様に、イオン注入層14に沿って剥離をして、貼り合わせ基板13のシリコンウェーハ11を薄膜化し、シリコン薄膜をハンドルウェーハ12に転写する。
(Process b ': Peeling)
Next, as shown in FIG. 2 (b ′), as in FIG. 1 (b), peeling is performed along the ion implantation layer 14, and the silicon wafer 11 of the bonded substrate 13 is thinned to form a silicon thin film. Is transferred to the handle wafer 12.

(工程c’:PACE法またはGCIB法による処理)
次に、図2(c’)に示すように、剥離面15に対して、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法による処理を行うことができる。
このように、面内の膜厚バラツキに応じてエッチングするPACE法やGCIB法によって、後述するレーザー照射によるアニール工程前に、シリコン薄膜表面の膜厚均一性を高めることができるため、レーザーアニール後に、SOI基板の基板面内の膜厚均一性をより高くすることができる。
(Step c ′: treatment by PACE method or GCIB method)
Next, as shown in FIG. 2 (c ′), the peeling surface 15 can be processed by a PACE method using plasma or a GCIB method using a gas cluster ion beam.
As described above, the PACE method and the GCIB method of etching according to the in-plane film thickness variation can improve the film thickness uniformity of the silicon thin film surface before the laser irradiation annealing process described later. Further, the film thickness uniformity within the substrate surface of the SOI substrate can be further increased.

ここで、PACE法は、プラズマガスによりウェーハの表面を局所的にエッチングしながらウェーハの厚さ(SOI層の膜厚)を均一化する方法であり、ウェーハの厚さ分布を光学干渉法や静電容量法で測定した後、その厚さ分布に応じてプラズマガスによるエッチング除去量を制御することで、ウェーハ面内を高平坦度化することができる。
また、GCIB法は、常温及び常圧で気体状物質の塊状原子集団(ガスクラスター)を形成し、これに電子を浴びせて生成させたガスクラスターイオンを加速電圧によって加速してウェーハ表面に照射するものであり、PACE法と同様に、ウェーハの厚さ分布を光学干渉法や静電容量法で測定した後、その厚さ分布に応じてガスクラスターイオンによるエッチング除去量を制御することで、ウェーハ面内を高平坦度化することができる。
このPACE法やGCIB法等の具体的な態様は特に限定されるものではなく、公知の装置及び方法を適宜用いることができる。
Here, the PACE method is a method of making the wafer thickness (SOI layer thickness) uniform while locally etching the surface of the wafer with a plasma gas. After the measurement by the capacitance method, by controlling the etching removal amount by the plasma gas according to the thickness distribution, the wafer surface can be made highly flat.
In the GCIB method, a mass atomic group (gas cluster) of a gaseous substance is formed at normal temperature and normal pressure, and the gas cluster ions generated by bathing electrons are accelerated by an acceleration voltage and irradiated to the wafer surface. Similar to the PACE method, the wafer thickness distribution is measured by the optical interference method or the capacitance method, and then the etching removal amount by gas cluster ions is controlled according to the thickness distribution. The in-plane can be made highly flat.
Specific embodiments such as the PACE method and the GCIB method are not particularly limited, and known apparatuses and methods can be appropriately used.

(工程d’:レーザー照射)
その後、図2(d’)に示すように、PACE法又はGCIB法による処理を行ったシリコン薄膜の表面に対して、パルス状のレーザーを照射して、SOI基板10が得られる。
(Process d ': Laser irradiation)
Thereafter, as shown in FIG. 2 (d ′), the SOI substrate 10 is obtained by irradiating the surface of the silicon thin film subjected to the processing by the PACE method or the GCIB method with a pulsed laser.

図2の工程は、図1の工程とは、剥離工程後、レーザー照射工程前に、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法による処理を行う工程の有無が異なる。これによってレーザー照射工程をより短時間化できるし、膜厚分布をより均一化することができる。   The process of FIG. 2 differs from the process of FIG. 1 in the presence or absence of a process of performing a PACE method using plasma or a GCIB method using a gas cluster ion beam after the peeling process and before the laser irradiation process. Thereby, the laser irradiation process can be shortened and the film thickness distribution can be made more uniform.

次に、図3に例示した本発明のSOI基板の製造方法について説明するが、もちろん以下の例示に限定されるものではない。
(工程a’’:貼り合わせ基板の準備)
まず、図3(a’’)に示すように、図1(a)と同様に、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板13を準備する。
Next, a method for manufacturing the SOI substrate of the present invention illustrated in FIG. 3 will be described, but the present invention is not limited to the following examples.
(Process a ″: Preparation of bonded substrate)
First, as shown in FIG. 3A ″, similarly to FIG. 1A, a silicon wafer 11 in which an ion implantation layer 14 is formed by implanting hydrogen ions, rare gas ions, or both, A bonded substrate 13 on which the handle wafer 12 is bonded is prepared.

(工程b’’:剥離)
次に、図3(b’’)に示したように、図1(b)と同様に、イオン注入層14に沿って剥離をして、貼り合わせ基板13のシリコンウェーハ11を薄膜化し、シリコン薄膜をハンドルウェーハ12に転写する。
(Process b '': peeling)
Next, as shown in FIG. 3 (b ″), similarly to FIG. 1 (b), peeling is performed along the ion implantation layer 14, and the silicon wafer 11 of the bonded substrate 13 is thinned to form silicon. The thin film is transferred to the handle wafer 12.

(工程c’’:化学エッチング)
次に、図3(c’’)に示すように、剥離面15に対して化学エッチング処理を行う。
このように、レーザー照射工程の前に剥離面に対して化学エッチングを行うことによって、剥離面の表面に存在するイオン注入欠陥層を予めある程度除去することができる。このため、印加レーザーの出力を抑えることができるため、シリコンウェーハの温度上昇を更に抑制することができる。
(Process c ″: Chemical etching)
Next, as shown in FIG. 3C ″, a chemical etching process is performed on the peeling surface 15.
In this way, by performing chemical etching on the release surface before the laser irradiation step, the ion implantation defect layer existing on the surface of the release surface can be removed to some extent in advance. For this reason, since the output of an applied laser can be suppressed, the temperature rise of a silicon wafer can be further suppressed.

また、この化学エッチング工程を、KOH溶液、NHOH溶液、NaOH溶液、CsOH溶液、SC1溶液、EDP溶液、TMAH溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いたものとすることができる。
このように、化学エッチングを、上述のエッチング溶液を用いるものとすることによって、化学エッチング工程において、シリコンウェーハの剥離面のエッチングをより確実に行うことができるため、剥離面の表面に存在するイオン注入欠陥層の除去をより確実に行うことができる。
In addition, this chemical etching step can be performed using at least one etching solution of KOH solution, NH 4 OH solution, NaOH solution, CsOH solution, SC1 solution, EDP solution, TMAH solution, and hydrazine solution. .
As described above, since chemical etching is performed using the above-described etching solution, the peeling surface of the silicon wafer can be more reliably etched in the chemical etching step, so that ions existing on the surface of the peeling surface can be obtained. The implantation defect layer can be removed more reliably.

(工程d’’:PACE法またはGCIB法による処理)
その後、図3(d’’)に示すように、化学エッチングを行ったシリコン薄膜の表面に対して、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法による処理を行うことができる。この処理は図2(c’)工程と同様にすることができる。
(Process d ″: treatment by PACE method or GCIB method)
Thereafter, as shown in FIG. 3 (d ″), the surface of the silicon thin film subjected to the chemical etching can be processed by the PACE method using plasma or the GCIB method using gas cluster ion beam. . This process can be performed in the same manner as in FIG.

(工程e’’:レーザー照射)
その後、図3(e’’)に示すように、PACE法又はGCIB法による処理を行ったシリコン薄膜の表面に対して、パルス状のレーザーを照射して、SOI基板10が得られる。
(Process e '': Laser irradiation)
Thereafter, as shown in FIG. 3 (e ″), the SOI substrate 10 is obtained by irradiating the surface of the silicon thin film subjected to the processing by the PACE method or the GCIB method with a pulsed laser.

図3の工程は、図1、2の工程とは、化学エッチング工程の有無が異なる。   The process of FIG. 3 differs from the process of FIGS. 1 and 2 in the presence or absence of a chemical etching process.

上記図3の例示では、化学エッチングの次にPACE法やGCIB法による処理、の順で示したが、本発明はもちろんこれに限定されるものではなく、この順序を逆にすることもできる。
また、図2、図3の工程においても、ハンドルウェーハとして石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることができるし、貼り合わせ基板を準備する方法を、所謂SiGen法やSOITEC法とすることができることは言うまでもない。
In the illustration of FIG. 3, the chemical etching is followed by the processing by the PACE method and the GCIB method. However, the present invention is not limited to this, and this order can be reversed.
2 and 3, the handle wafer can be made of any material of quartz, glass, sapphire, SiC, alumina, and aluminum nitride, and a method for preparing a bonded substrate is also available. Needless to say, the so-called SiGen method or the SOITEC method can be used.

ここで、図1の工程(b)と(c)、図2の工程(b’)と(d’)、図3の工程(b’’)と(e’’)の間、つまり剥離工程後、レーザー照射工程前に、シリコン薄膜表面に対してCMP研磨または熱処理を行うこともできる。
このように、剥離工程後、レーザー照射工程前に、シリコン薄膜表面にCMP研磨や熱処理を行うことによって、イオン注入欠陥層を大幅に減少させることができるため、レーザーアニール工程において、溶融させる層を減少させることができ、アニール工程の工程時間をより短縮させることができる。
Here, steps (b) and (c) in FIG. 1, steps (b ′) and (d ′) in FIG. 2, and steps (b ″) and (e ″) in FIG. Thereafter, CMP polishing or heat treatment can be performed on the surface of the silicon thin film before the laser irradiation step.
Thus, by performing CMP polishing or heat treatment on the surface of the silicon thin film after the peeling step and before the laser irradiation step, the number of ion implantation defect layers can be significantly reduced. This can reduce the time required for the annealing process.

このように、本発明のSOI基板の製造方法によれば、シリコン薄膜表面の表面近傍のイオン注入ダメージ層のみ瞬間的に高温にすることができるため、該イオン注入ダメージ層近傍のみ融解・再結晶化させることができる。よって、表面近傍を単結晶化することができる。また、貼り合わせ基板のハンドルウェーハは低温のままに保つことができるため、金属汚染や反り等の問題が発生することを抑制することができる。また、異種物質間の貼り合わせや、低融点材料をハンドルウェーハに用いたSOI基板にも適用できる。そして、下部のシリコンの単結晶層を種として再結晶化させることができるため、基板間・基板面内での膜厚均一性を容易に確保することができる。更に、容易な手段によってシリコン薄膜表面の膜厚均一性・単結晶化を達成することができるため、高スループット化、製造コストの低減を図ることができる。   As described above, according to the method for manufacturing an SOI substrate of the present invention, only the ion-implanted damaged layer near the surface of the silicon thin film surface can be instantaneously heated to a high temperature. Therefore, only the vicinity of the ion-implanted damaged layer is melted / recrystallized. It can be made. Accordingly, the vicinity of the surface can be single-crystallized. In addition, since the handle wafer of the bonded substrate can be kept at a low temperature, problems such as metal contamination and warpage can be suppressed. Further, the present invention can also be applied to bonding between different kinds of materials and an SOI substrate using a low melting point material for a handle wafer. Since the lower silicon single crystal layer can be recrystallized as a seed, film thickness uniformity between the substrates and in the substrate surface can be easily ensured. Furthermore, since the film thickness uniformity and single crystallization on the surface of the silicon thin film can be achieved by an easy means, it is possible to increase the throughput and reduce the manufacturing cost.

以下、本発明のSOI基板の製造方法について、実施例および比較例によりさらに具体的に説明する。
(実施例1)
以下のように、図1に示したような、SOI基板の製造方法に従って、SOI基板を作製した。
Hereinafter, the manufacturing method of the SOI substrate of the present invention will be described more specifically with reference to examples and comparative examples.
Example 1
As described below, an SOI substrate was manufactured according to the method for manufacturing an SOI substrate as shown in FIG.

水素イオン注入を行って、シリコン薄膜を石英基板に転写させた口径200mmの貼り合わせ基板を用意した。この貼り合わせ基板の面内81点をAFMにて測定・評価したところ、シリコン薄膜の平均膜厚は150nm、面内膜厚バラツキは5.4nmであった。また、表面粗さはRMSで5.5nmであった。   A bonded substrate having a diameter of 200 mm was prepared by performing hydrogen ion implantation and transferring a silicon thin film to a quartz substrate. When 81 points in the plane of the bonded substrate were measured and evaluated by AFM, the average film thickness of the silicon thin film was 150 nm and the in-plane film thickness variation was 5.4 nm. The surface roughness was 5.5 nm by RMS.

このような貼り合わせ基板のシリコン薄膜表面にパルス状のエキシマレーザーを照射し、表面アニール処理を行った。このエキシマレーザーの条件としては出力200W、500mJ/cmの結晶化条件を用いた。 The surface of the silicon thin film of such a bonded substrate was irradiated with a pulsed excimer laser to perform surface annealing. As the conditions for this excimer laser, crystallization conditions of an output of 200 W and 500 mJ / cm 2 were used.

レーザー照射後のSOI基板の面内81点をAFMにて測定・評価したところ、シリコン薄膜の平均膜厚は149nm強であり、面内膜厚バラツキは5.5nmであった。また表面粗さはRMSで0.5nm以下に収まった。そして、このSOI基板の断面を透過型電子顕微鏡で観察したところ、シリコン薄膜表面は単結晶化していることが分かった。   When 81 points in the plane of the SOI substrate after laser irradiation were measured and evaluated by AFM, the average film thickness of the silicon thin film was a little over 149 nm, and the in-plane film thickness variation was 5.5 nm. Further, the surface roughness was within 0.5 nm or less by RMS. And when the cross section of this SOI substrate was observed with the transmission electron microscope, it turned out that the silicon thin film surface is single-crystallizing.

(実施例2)
以下のように、図2に示したような、SOI基板の製造方法に従って、SOI基板を作製した。
まず、実施例1に示したような貼り合わせ基板を準備した。
その後、この貼り合わせ基板にGCIB処理を行って、基板面内の膜厚バラツキを補正する処理を行った後に、実施例1と同様にエキシマレーザーを照射し、実施例1と同様の評価を行った。
(Example 2)
As described below, an SOI substrate was manufactured according to the method for manufacturing an SOI substrate as shown in FIG.
First, a bonded substrate as shown in Example 1 was prepared.
After that, this bonded substrate is subjected to GCIB processing to correct the film thickness variation within the substrate surface, and then irradiated with an excimer laser in the same manner as in Example 1 to perform the same evaluation as in Example 1. It was.

実施例2において、GCIB処理後のシリコン薄膜の膜厚は80nmであり、面内膜厚バラツキは1.8nmであった。
また、レーザー照射後のSOI基板のシリコン薄膜の平均膜厚は80nm弱であり、面内膜厚バラツキは1.9nmであった。また表面粗さはRMSで0.5nmであった。また、断面を観察したところ、シリコン薄膜表面は単結晶化していることがわかった。
In Example 2, the film thickness of the silicon thin film after the GCIB treatment was 80 nm, and the in-plane film thickness variation was 1.8 nm.
The average film thickness of the silicon thin film of the SOI substrate after laser irradiation was a little less than 80 nm, and the in-plane film thickness variation was 1.9 nm. The surface roughness was 0.5 nm by RMS. When the cross section was observed, it was found that the silicon thin film surface was single crystallized.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

本発明のSOI基板の製造方法の工程の一例を示す工程図である。It is process drawing which shows an example of the process of the manufacturing method of the SOI substrate of this invention. 本発明のSOI基板の製造方法の工程の他の一例を示す工程図である。It is process drawing which shows another example of the process of the manufacturing method of the SOI substrate of this invention. 本発明のSOI基板の製造方法の工程の他の一例を示す工程図である。It is process drawing which shows another example of the process of the manufacturing method of the SOI substrate of this invention.

符号の説明Explanation of symbols

10…SOI基板、 11…シリコンウェーハ、 12…ハンドルウェーハ、 13…貼り合わせ基板、 14…イオン注入層、 15…剥離面。   DESCRIPTION OF SYMBOLS 10 ... SOI substrate, 11 ... Silicon wafer, 12 ... Handle wafer, 13 ... Bonded substrate, 14 ... Ion implantation layer, 15 ... Release surface.

Claims (7)

SOI基板の製造方法であって、
少なくとも、
水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハとハンドルウェーハが貼り合わされた貼り合わせ基板を準備する工程と、
前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写する工程と、
前記剥離した表面を、ガスクラスターイオンビームを用いたGCIB法によって処理する工程と、
その後前記転写したシリコンウェーハの剥離した表面に、パルス状のレーザーを照射することによってアニールする工程とを有することを特徴とするSOI基板の製造方法。
A method for manufacturing an SOI substrate, comprising:
at least,
A step of preparing a bonded substrate in which a silicon wafer on which an ion-implanted layer is formed by implanting hydrogen ions or rare gas ions or both of them and a handle wafer are bonded together;
Step of transferring the silicon wafer to the handle wafer by performing peeling along the ion implantation layer,
The peeling surface, a step of treating by a GCIB method using a gas cluster ion beam,
And a step of annealing by irradiating the peeled surface of the transferred silicon wafer with a pulsed laser.
前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハの少なくとも一方の貼り合わせ面にプラズマ活性化処理を行ってから貼り合わせ、しかる後に、350℃以下の熱処理で結合強度を増したものとし、
かつ前記転写する工程を、機械的衝撃を前記イオン注入層に加えて前記イオン注入層で剥離するものとすることを特徴とする請求項1に記載のSOI基板の製造方法。
The bonded substrate to be prepared is formed after the ion implantation layer is formed on the silicon wafer, and then the plasma activation process is performed on at least one bonded surface of the silicon wafer and the handle wafer. It is assumed that the bond strength is increased by heat treatment at 350 ° C. or lower,
2. The method for manufacturing an SOI substrate according to claim 1, wherein in the transferring step, mechanical impact is applied to the ion-implanted layer and the ion-implanted layer is peeled off.
前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハを貼り合わせたものとし、
かつ前記転写する工程を、500℃以上の熱処理を行って前記イオン注入層で剥離するものとすることを特徴とする請求項1に記載のSOI基板の製造方法。
The bonded substrate to be prepared is formed by forming the ion implantation layer on the silicon wafer, and then bonding the silicon wafer and the handle wafer.
2. The method for manufacturing an SOI substrate according to claim 1, wherein the transferring step is performed by performing a heat treatment at 500 [deg.] C. or more to peel off the ion-implanted layer.
前記貼り合わせ基板を準備する工程において、前記ハンドルウェーハを、石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。   In the step of preparing the bonded substrate, the handle wafer is made of any material of quartz, glass, sapphire, SiC, alumina, and aluminum nitride. The manufacturing method of the SOI substrate as described. 前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面を、化学エッチングする工程を行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載のSOI基板の製造方法。   5. The method according to claim 1, wherein after the transferring step and before the step of irradiating the pulsed laser, a step of chemically etching the peeled surface is performed. The manufacturing method of the SOI substrate as described. 前記化学エッチングを、KOH溶液、NHOH溶液、NaOH溶液、CsOH溶液、SC1溶液、EDP溶液、TMAH溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いたエッチングとすることを特徴とする請求項5に記載のSOI基板の製造方法。 The chemical etching is etching using at least one etching solution of KOH solution, NH 4 OH solution, NaOH solution, CsOH solution, SC1 solution, EDP solution, TMAH solution, and hydrazine solution. Item 6. A method for manufacturing an SOI substrate according to Item 5. 前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面に対して、CMP研磨または熱処理を行う工程を有することを特徴とする請求項1ないし請求項6のいずれか1項に記載のSOI基板の製造方法。
7. The method according to claim 1, further comprising a step of performing CMP polishing or heat treatment on the peeled surface after the transferring step and before the step of irradiating the pulsed laser. The manufacturing method of the SOI substrate of any one of Claims 1.
JP2008070248A 2008-03-18 2008-03-18 Manufacturing method of SOI substrate Active JP5411438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008070248A JP5411438B2 (en) 2008-03-18 2008-03-18 Manufacturing method of SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070248A JP5411438B2 (en) 2008-03-18 2008-03-18 Manufacturing method of SOI substrate

Publications (2)

Publication Number Publication Date
JP2009224721A JP2009224721A (en) 2009-10-01
JP5411438B2 true JP5411438B2 (en) 2014-02-12

Family

ID=41241168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070248A Active JP5411438B2 (en) 2008-03-18 2008-03-18 Manufacturing method of SOI substrate

Country Status (1)

Country Link
JP (1) JP5411438B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
JP5776397B2 (en) 2011-07-19 2015-09-09 東京エレクトロン株式会社 Cleaning method, processing apparatus and storage medium
CN110098112A (en) * 2019-05-17 2019-08-06 电子科技大学 A kind of implementation method of resistant to total dose SOI integrated circuit device structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964321A (en) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Manufacture of soi substrate
JPH09260620A (en) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd Manufacture of coupled wafer and coupled wafer manufactured by this method
JP3324469B2 (en) * 1997-09-26 2002-09-17 信越半導体株式会社 Method for producing SOI wafer and SOI wafer produced by this method
JP4759919B2 (en) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 Manufacturing method of electro-optical device
JP5110772B2 (en) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 Manufacturing method of substrate having semiconductor thin film layer
JP5128761B2 (en) * 2005-05-19 2013-01-23 信越化学工業株式会社 Manufacturing method of SOI wafer
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing

Also Published As

Publication number Publication date
JP2009224721A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5496598B2 (en) Manufacturing method of silicon thin film transfer insulating wafer
KR102658526B1 (en) Method for manufacturing composite wafer with oxide single crystal thin film
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
US7972939B2 (en) Transfer method with a treatment of a surface to be bonded
JPH1197379A (en) Semiconductor substrate and its manufacture
US20070117350A1 (en) Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
US7833877B2 (en) Method for producing a semiconductor substrate
EP2757574B1 (en) Method for manufacturing composite wafer
TWI487014B (en) Method for transferring a layer from a donor substrate onto a handle substrate
JP2019521510A (en) Method of manufacturing a strained semiconductor-on-insulator substrate
CN107615445B (en) Method for manufacturing silicon wafer on insulator
TWI430339B (en) Method for the preparation of a multi-layered crystalline structure
JP5411438B2 (en) Manufacturing method of SOI substrate
JP5455445B2 (en) Manufacturing method of bonded wafer
JP7159518B2 (en) Process for smoothing the surface of semiconductor-on-insulator substrates
JP2006140187A (en) Method of manufacturing semiconductor wafer
WO2010137683A1 (en) Process for production of soi substrate
TW201005883A (en) Method for manufacturing soi wafer
JP5738145B2 (en) Manufacturing method of SOI wafer
TW201611101A (en) Wafer suitable for subnanoscale process and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131108

R150 Certificate of patent or registration of utility model

Ref document number: 5411438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150