JP5408233B2 - Display device, display device control method, and display system - Google Patents

Display device, display device control method, and display system Download PDF

Info

Publication number
JP5408233B2
JP5408233B2 JP2011258489A JP2011258489A JP5408233B2 JP 5408233 B2 JP5408233 B2 JP 5408233B2 JP 2011258489 A JP2011258489 A JP 2011258489A JP 2011258489 A JP2011258489 A JP 2011258489A JP 5408233 B2 JP5408233 B2 JP 5408233B2
Authority
JP
Japan
Prior art keywords
image
pixel data
elements
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011258489A
Other languages
Japanese (ja)
Other versions
JP2012078850A (en
Inventor
啓佐敏 竹内
隆博 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011258489A priority Critical patent/JP5408233B2/en
Publication of JP2012078850A publication Critical patent/JP2012078850A/en
Application granted granted Critical
Publication of JP5408233B2 publication Critical patent/JP5408233B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、表示装置の技術に関する。   The present invention relates to a technology of a display device.

表示装置は、通常、マトリクス状に配置された複数の光素子を備えており、画像は、該複数の光射出素子の動作状態を設定することによって表示される。この際、画像は、複数の走査線を順次走査することによって表示される。
Display device typically comprises a plurality of Hikarimoto element arranged in a matrix, the image is displayed by setting the operating state of the light emitting elements of the plurality of. At this time, the image is displayed by sequentially scanning a plurality of scanning lines.

なお、特許文献1では、複数の走査線を順次走査することによって第1のフレームの画像と第2のフレームの画像との間に黒色画像を表示し、これにより、動画ボケを抑制する技術が開示されている。また、特許文献2では、液晶パネルのバックライトを断続的に駆動することによって、動画ボケを抑制する技術が開示されている。   In Patent Document 1, a black image is displayed between an image of a first frame and an image of a second frame by sequentially scanning a plurality of scanning lines, and thereby a technique for suppressing motion blur. It is disclosed. Patent Document 2 discloses a technique for suppressing moving image blur by intermittently driving a backlight of a liquid crystal panel.

特開2003−66918号公報JP 2003-66918 A 特開2002−287700号公報JP 2002-287700 A

上記のように、表示装置によって動画像が表示される場合には、動画ボケが発生し得るという問題があった。   As described above, when a moving image is displayed on the display device, there is a problem that moving image blur may occur.

この発明は、従来技術における上述の課題を解決するためになされたものであり、動画像を表示する場合に発生し得る動画ボケを新たな手法で低減することを目的とする。   The present invention has been made to solve the above-described problems in the prior art, and an object thereof is to reduce moving image blurring that may occur when a moving image is displayed by a new method.

上述の課題の少なくとも一部を解決するため、本発明の第1の装置は、表示装置であって、
複数の光射出素子と、
前記複数の光射出素子に対応する複数の素子制御部と、
を備え、
前記複数の素子制御部のそれぞれは、前記複数の素子制御部に同じタイミングで与えられる第1の信号に応じて、前記表示装置によって表示されるべき第1の画像を表す第1の画像データに含まれる第1の画素データと、最低輝度値を示す特定画素データと、のうちの一方を選択して、選択画素データを前記光射出素子に供給して前記光射出素子の動作状態を制御することを特徴とする。
In order to solve at least a part of the problems described above, a first device of the present invention is a display device,
A plurality of light emitting elements;
A plurality of element control units corresponding to the plurality of light emitting elements;
With
Each of the plurality of element control units generates first image data representing a first image to be displayed by the display device in response to a first signal given to the plurality of element control units at the same timing. One of the first pixel data included and the specific pixel data indicating the lowest luminance value is selected, and the selected pixel data is supplied to the light emitting element to control the operation state of the light emitting element. It is characterized by that.

この装置では、複数の素子制御部に同じタイミングで与えられる第1の信号に応じて、複数の光射出素子の動作状態が一斉に変更されるため、第1の画像を一括して表示することができると共に、最低輝度値を有する画像を一括して表示することができる。換言すれば、第1の画像を一括して表示することができると共に、該第1の画像の表示を一括して中止することができる。これにより、動画像を表示する場合に発生し得る動画ボケを低減することができる。   In this apparatus, since the operation states of the plurality of light emitting elements are changed all at once according to the first signals given to the plurality of element control units at the same timing, the first image can be displayed collectively. In addition, images having the lowest luminance value can be displayed collectively. In other words, the first image can be displayed in a batch, and the display of the first image can be stopped in a batch. Accordingly, it is possible to reduce moving image blur that may occur when displaying a moving image.

上記の装置において、
前記複数の素子制御部のそれぞれは、
前記第1の画素データを記憶する第1の記憶部と、
前記第1の信号に応じて、前記第1の記憶部に記憶された前記第1の画素データと、前記特定画素データと、のうちの一方を選択して、前記選択画素データを前記光射出素子に供給する選択供給部と、
を備えることが好ましい。
In the above device,
Each of the plurality of element controllers is
A first storage unit for storing the first pixel data;
In response to the first signal, one of the first pixel data and the specific pixel data stored in the first storage unit is selected, and the selected pixel data is emitted from the light. A selective supply unit for supplying to the element;
It is preferable to provide.

上記の装置において、
前記選択供給部は、
前記第1の記憶部に記憶された前記第1の画素データの値と、前記光射出素子が受け取る前記第1の画素データの値と、が等しくなるように、前記第1の記憶部に記憶された前記第1の画素データを前記光射出素子に供給する際に、前記第1の記憶部に記憶された前記第1の画素データを増幅する第1の増幅部を備えることが好ましい。
In the above device,
The selective supply unit is
Stored in the first storage unit so that the value of the first pixel data stored in the first storage unit is equal to the value of the first pixel data received by the light emitting element. It is preferable that a first amplifying unit is provided that amplifies the first pixel data stored in the first storage unit when the first pixel data is supplied to the light emitting element.

こうすれば、画素データの値が変更されずに済む。   In this way, the value of the pixel data is not changed.

上記の装置において、
前記複数の素子制御部のそれぞれは、さらに、
前記表示装置によって前記第1の画像の次に表示されるべき第2の画像を表す第2の画像データに含まれる第2の画素データを記憶する第2の記憶部と、
前記第2の記憶部に記憶された前記第2の画素データが前記第1の画素データとして前記第1の記憶部に記憶されるように、前記複数の素子制御部に同じタイミングで与えられる第2の信号に応じて、前記第2の記憶部から前記第1の記憶部に前記第2の画素データを転送する転送部と、
を備えることが好ましい。
In the above apparatus,
Each of the plurality of element control units further includes
A second storage unit that stores second pixel data included in second image data representing a second image to be displayed next to the first image by the display device;
The second pixel data stored in the second storage unit is supplied to the plurality of element control units at the same timing so that the second pixel data is stored in the first storage unit as the first pixel data. A transfer unit that transfers the second pixel data from the second storage unit to the first storage unit in response to the signal of 2;
It is preferable to provide.

こうすれば、複数の素子制御部に同じタイミングで与えられる第2の信号に応じて、複数の第1の記憶部に記憶される複数の第1の画素データを一斉に変更することができる。   In this way, the plurality of first pixel data stored in the plurality of first storage units can be changed at the same time in accordance with the second signals given to the plurality of element control units at the same timing.

したがって、仮に、複数の第1の記憶部に記憶される画素データが一斉に変更される際に特定画素データが選択されない場合には、第1の画像を一括して表示した後に、第2の画像を一括して表示することができる。換言すれば、この場合には、第1の画像の一部と第2の画像の一部とが同時に表示されるオーバラップ期間を排除することができる。これにより、オーバラップ期間に起因してフリッカが発生するのを抑制することができる。   Therefore, if the specific pixel data is not selected when the pixel data stored in the plurality of first storage units is changed all at once, the second image is displayed after the first image is collectively displayed. Images can be displayed at once. In other words, in this case, it is possible to eliminate an overlap period in which a part of the first image and a part of the second image are displayed simultaneously. Thereby, it is possible to suppress the occurrence of flicker due to the overlap period.

上記の装置において、
前記転送部は、
前記第2の記憶部に記憶された前記第2の画素データの値と、前記転送後に前記第1の記憶部に前記第1の画素データとして記憶される前記第2の画素データの値と、が等しくなるように、前記第2の記憶部から前記第1の記憶部に前記第2の画素データを転送する際に、前記第2の画素データを増幅する第2の増幅部を備えることが好ましい。
In the above device,
The transfer unit
A value of the second pixel data stored in the second storage unit; a value of the second pixel data stored as the first pixel data in the first storage unit after the transfer; And a second amplifying unit for amplifying the second pixel data when transferring the second pixel data from the second storage unit to the first storage unit so that the second pixel data is equal to each other. preferable.

こうすれば、画素データの値が変更されずに済む。   In this way, the value of the pixel data is not changed.

上記の装置において、さらに、
前記複数の素子制御部に前記特定画素データを供給する特定画素データ供給部を備え、
前記特定画素データ供給部は、前記特定画素データの値を、第1の値と、前記第1の値と符号の異なる第2の値と、に交互に変更するようにしてもよい。
In the above apparatus,
A specific pixel data supply unit that supplies the specific pixel data to the plurality of element control units;
The specific pixel data supply unit may alternately change the value of the specific pixel data to a first value and a second value having a sign different from that of the first value.

こうすれば、複数の光射出素子の劣化を低減することができる。   By so doing, it is possible to reduce the deterioration of the plurality of light emitting elements.

上記の装置において、さらに、
前記複数の素子制御部を互いに異なるタイミングで選択するための選択部を備え、
前記複数の素子制御部のそれぞれは、
前記選択部によって選択されたときに、外部から与えられる前記第2の画素データを取得して前記第2の記憶部に供給する取得部を備えることが好ましい。
In the above apparatus,
A selection unit for selecting the plurality of element control units at different timings;
Each of the plurality of element controllers is
It is preferable to include an acquisition unit that acquires the second pixel data given from the outside and supplies the second pixel data to the second storage unit when selected by the selection unit.

こうすれば、複数の素子制御部において、第2の画像データに含まれる複数の第2の画素データを互いに異なるタイミングで複数の第2の記憶部に記憶させることができる。   In this way, the plurality of second pixel data included in the second image data can be stored in the plurality of second storage units at different timings in the plurality of element control units.

本発明の第2の装置は、表示システムであって、
上記の第2の記憶部と転送部とを備える前記表示装置と、
前記表示装置を制御するための制御部と、
を備え、
前記制御部は、前記第1の信号に応じて前記特定画素データが前記複数の光射出素子に供給される期間に前記第2の信号に応じて前記第2の画素データが前記第2の記憶部から前記第1の記憶部に転送されるように、前記第1の信号と前記第2の信号とを前記複数の素子制御部に供給することを特徴とする。
A second device of the present invention is a display system,
The display device including the second storage unit and the transfer unit;
A control unit for controlling the display device;
With
The control unit stores the second pixel data in the second storage in response to the second signal during a period in which the specific pixel data is supplied to the plurality of light emitting elements in response to the first signal. The first signal and the second signal are supplied to the plurality of element control units so as to be transferred from the unit to the first storage unit.

こうすれば、第1の画像と第2の画像との間に最低輝度値を有する画像を表示することができるため、動画ボケを効率よく低減することができる。   In this way, since an image having the lowest luminance value can be displayed between the first image and the second image, moving image blur can be reduced efficiently.

本発明の第3の装置は、表示システムであって、
上記のいずれかに記載の前記表示装置と、
前記複数の光射出素子に向けて光を射出する光源装置と、
前記複数の光射出素子に断続的に光が入射するように、前記光源装置を制御する制御部と、
を備え、
前記制御部は、前記第1の信号に応じて前記複数の光射出素子に前記特定画素データが供給される期間に前記複数の光射出素子に光が入射しないように、前記光源装置を制御することを特徴とする。
A third device of the present invention is a display system,
The display device according to any one of the above,
A light source device that emits light toward the plurality of light emitting elements;
A control unit that controls the light source device so that light is incident on the plurality of light emitting elements intermittently;
With
The control unit controls the light source device so that light does not enter the plurality of light emitting elements during a period in which the specific pixel data is supplied to the plurality of light emitting elements according to the first signal. It is characterized by that.

こうすれば、動画ボケをより低減することができる。   In this way, moving image blur can be further reduced.

上記の装置において、
前記制御部は、
前記光源装置に、前記複数の光射出素子に向けて連続的に光を射出させる第1の動作モードと、
前記光源装置に、前記複数の光射出素子に向けて断続的に光を射出させる第2の動作モードと、
を有し、
前記制御部は、前記第1の動作モードでは、前記光源装置に第1の電力を供給し、前記第2の動作モードでは、前記光源装置に前記第1の電力よりも大きい第2の電力を供給することが好ましい。
In the above device,
The controller is
A first operation mode in which the light source device continuously emits light toward the plurality of light emitting elements;
A second operation mode in which the light source device emits light intermittently toward the plurality of light emitting elements;
Have
The control unit supplies a first power to the light source device in the first operation mode, and supplies a second power larger than the first power to the light source device in the second operation mode. It is preferable to supply.

こうすれば、第2の動作モードが選択された場合に観察者が感じる画像の明るさが、第1の動作モードが選択された場合に観察者が感じる画像の明るさよりも低下するのを抑制することができる。   In this way, the brightness of the image felt by the observer when the second operation mode is selected is suppressed from being lower than the brightness of the image felt by the observer when the first operation mode is selected. can do.

本発明の第4の装置は、表示装置であって、
複数の光射出素子と、
前記表示装置によって表示される画像が、第1種の画像から、前記第1種の画像と異なり、かつ、最低輝度値を有する第2種の画像に、一括して変更されるように、前記複数の光射出素子の動作状態を所定のタイミングで一斉に制御する動作状態制御部と、
を備えることを特徴とする。
A fourth device of the present invention is a display device,
A plurality of light emitting elements;
The image displayed by the display device is changed from the first type of image to the second type of image that is different from the first type of image and has the lowest luminance value. An operation state control unit that simultaneously controls the operation states of the plurality of light emitting elements at a predetermined timing;
It is characterized by providing.

この装置では、複数の素子制御部の動作状態が所定のタイミングで一斉に変更されるため、表示装置によって表示される画像を第1種の画像から最低輝度値を有する第2種の画像に一括して変更することができる。換言すれば、第1種の画像の表示を一括して中止することができる。これにより、動画像を表示する場合に発生し得る動画ボケを低減することができる。   In this apparatus, since the operation states of the plurality of element control units are changed at a predetermined timing all at once, the images displayed by the display device are collectively changed from the first type image to the second type image having the lowest luminance value. And can be changed. In other words, the display of the first type image can be stopped at once. Accordingly, it is possible to reduce moving image blur that may occur when displaying a moving image.

なお、この発明は、表示装置およびその制御方法、該表示装置を備える表示システムおよびその制御方法、これらの方法または装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の種々の態様で実現することができる。
例えば、以下の形態でこの発明は実現できる。
[形態1]
表示装置であって、
照射された光を変調して画像を表示するための複数の素子と、
前記複数の素子のそれぞれに一対一で対応して設けられ、各前記素子を備える複数のセルと、
前記複数のセルのそれぞれに一対一で対応して設けられると共に、各前記セル内に配置された、前記複数の素子の変調状態を制御する複数の駆動回路と、を備え、
前記複数の駆動回路は、
外部から与えられる第1の信号に応じて、前記複数のセル内に記憶されている第1種の画像と、前記第1種の画像と異なり、かつ、最低輝度値を有する第2種の画像とのいずれか一方を選択し、前記選択した画像が前記表示装置によって一括して表示されるように、前記複数の素子の変調状態を一斉に制御する、ことを特徴とする表示装置。
[形態2]
形態1に記載の表示装置であって、
前記複数の駆動回路のそれぞれは、
前記第1種の画像を表す第1の画像データに含まれる第1の画素データを記憶する第1の記憶部を含み、
前記複数の駆動回路は、
前記第1の信号に応じて、前記第1の記憶部に記憶された前記第1の画素データと、前記第2種の画像を表す第2の画素データと、のうちのいずれか一方を選択して、前記選択した画素データである選択画素データを一斉に前記複数の素子に供給する、ことを特徴とする表示装置。
[形態3]
形態2に記載の表示装置であって、
前記複数の駆動回路のそれぞれは、
前記表示装置によって前記第1種の画像の次に表示されるべき画像を表す次回画像データに含まれる次回画素データを記憶する第2の記憶部を含み、
前記複数の駆動回路は、
前記第1の信号に応じて前記第2種の画像を表す第2の画像データに含まれる第2の画素データを前記複数の素子に供給している期間に、外部から与えられる第2の信号に応じて、前記第2の記憶部から前記第1の記憶部に前記次回画素データを転送する、ことを特徴とする表示装置。
[形態4]
照射された光を変調して画像を表示するための複数の素子と、前記複数の素子のそれぞれに一対一で対応して設けられ、各前記素子を備える複数のセルと、前記複数のセルのそれぞれに一対一で対応して設けられると共に、各前記セル内に配置された、前記複数の素子の変調状態を制御する複数の駆動回路と、を備える表示装置の制御方法であって、
前記複数の駆動回路が、
外部から与えられる第1の信号に応じて、前記複数のセル内に記憶されている第1種の画像と、前記第1種の画像と異なり、かつ、最低輝度値を有する第2種の画像とのいずれか一方を選択する工程と、
前記選択した画像が前記表示装置によって一括して表示されるように、前記複数の素子の変調状態を一斉に制御する工程と、を実行することを特徴とする制御方法。
[形態5]
表示システムであって、
形態1〜形態3までのいずれか一つに記載の表示装置と、
前記複数の素子に向けて光を射出する光源装置と、を備える表示システム。
The present invention relates to a display device and a control method thereof, a display system including the display device and a control method thereof, a computer program for realizing the functions of these methods or devices, a recording medium on which the computer program is recorded, It can be realized in various forms such as a data signal including a computer program and embodied in a carrier wave.
For example, the present invention can be realized in the following forms.
[Form 1]
A display device,
A plurality of elements for displaying the image by modulating the irradiated light; and
A plurality of cells provided in one-to-one correspondence with each of the plurality of elements, each including the elements;
A plurality of drive circuits that are provided in a one-to-one correspondence with each of the plurality of cells and that are arranged in each of the cells and control the modulation state of the plurality of elements;
The plurality of drive circuits include:
The first type image stored in the plurality of cells and the second type image that is different from the first type image and has the lowest luminance value according to the first signal given from the outside. And the modulation states of the plurality of elements are simultaneously controlled so that the selected images are collectively displayed on the display device.
[Form 2]
A display device according to mode 1,
Each of the plurality of drive circuits is
A first storage unit that stores first pixel data included in first image data representing the first type of image;
The plurality of drive circuits include:
One of the first pixel data stored in the first storage unit and the second pixel data representing the second type image is selected in accordance with the first signal. Then, the selected pixel data which is the selected pixel data is supplied to the plurality of elements all at once.
[Form 3]
A display device according to mode 2,
Each of the plurality of drive circuits is
A second storage unit for storing next pixel data included in next image data representing an image to be displayed next to the first type image by the display device;
The plurality of drive circuits include:
A second signal given from the outside during a period in which the second pixel data included in the second image data representing the second type image is supplied to the plurality of elements according to the first signal. In response, the next pixel data is transferred from the second storage unit to the first storage unit.
[Form 4]
A plurality of elements for displaying the image by modulating the irradiated light, a plurality of cells provided in a one-to-one correspondence with each of the plurality of elements, each of the plurality of cells including the elements, and the plurality of cells A plurality of drive circuits that are provided in one-to-one correspondence with each other and that are arranged in each of the cells and control modulation states of the plurality of elements, and a control method for a display device,
The plurality of drive circuits are
The first type image stored in the plurality of cells and the second type image that is different from the first type image and has the lowest luminance value according to the first signal given from the outside. A step of selecting any one of
And a step of simultaneously controlling the modulation states of the plurality of elements so that the selected images are collectively displayed on the display device.
[Form 5]
A display system,
The display device according to any one of Forms 1 to 3,
And a light source device that emits light toward the plurality of elements.

第1実施例におけるプロジェクタPJの概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the projector PJ in 1st Example. 液晶ライトバルブ220Rの内部構成を示す説明図である。It is explanatory drawing which shows the internal structure of liquid crystal light valve 220R. (m,n)番目のセル302の内部構成を示す説明図である。3 is an explanatory diagram showing an internal configuration of an (m, n) th cell 302. 第1実施例において第1の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。It is a timing chart regarding the operation of the liquid crystal light valve 220R when the first operation mode is selected in the first embodiment. 第1実施例において第2の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。It is a timing chart regarding the operation of the liquid crystal light valve 220R when the second operation mode is selected in the first embodiment. 変形例における(m,n)番目のセル302’の内部構成を示す説明図である。It is explanatory drawing which shows the internal structure of the (m, n) th cell 302 'in a modification. 第2実施例におけるプロジェクタPJBの概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the projector PJB in 2nd Example. 第2実施例において第1の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。It is a timing chart regarding the operation of the liquid crystal light valve 220R when the first operation mode is selected in the second embodiment. 第2実施例において第2の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。It is a timing chart regarding the operation of the liquid crystal light valve 220R when the second operation mode is selected in the second embodiment.

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.第1実施例:
A−1.プロジェクタの構成:
A−2.液晶ライトバルブの構成:
A−3.液晶ライトバルブの動作:
A−3−1.静止画像を表示する場合の動作(第1の動作モード):
A−3−2.動画像を表示する場合の動作(第2の動作モード):
A−4.セルの変形例:
B.第2実施例:
Next, embodiments of the present invention will be described in the following order based on examples.
A. First embodiment:
A-1. Projector configuration:
A-2. LCD light valve configuration:
A-3. LCD light valve operation:
A-3-1. Operation when displaying a still image (first operation mode):
A-3-2. Operation when displaying a moving image (second operation mode):
A-4. Cell variants:
B. Second embodiment:

A.第1実施例:
A−1.プロジェクタの構成:
図1は、第1実施例におけるプロジェクタPJの概略構成を示す説明図である。プロジェクタPJは、3つの色光(赤色光,緑色光,青色光)を射出する照明光学系210と、3つの液晶ライトバルブ220R,G,Bと、投写光学系230と、を備えている。なお、図1では、光学系の図示は、かなり簡略化されている。また、プロジェクタPJは、光源ランプ駆動回路110と、アナログ画像データ供給回路120と、制御回路150と、を備えている。
A. First embodiment:
A-1. Projector configuration:
FIG. 1 is an explanatory diagram showing a schematic configuration of a projector PJ in the first embodiment. The projector PJ includes an illumination optical system 210 that emits three color lights (red light, green light, and blue light), three liquid crystal light valves 220R, G, and B, and a projection optical system 230. In FIG. 1, the illustration of the optical system is considerably simplified. Further, the projector PJ includes a light source lamp driving circuit 110, an analog image data supply circuit 120, and a control circuit 150.

光源ランプ駆動回路110は、照明光学系210に含まれる光源ランプ212に電力を供給して、光源ランプ212を駆動する。   The light source lamp driving circuit 110 supplies power to the light source lamp 212 included in the illumination optical system 210 to drive the light source lamp 212.

アナログ画像データ供給回路120は、3つの液晶ライトバルブ220R,G,Bにアナログ画像データFDを供給する。アナログ画像データFDは、3つの色データR,G,Bを含んでおり、3つの色データR,G,Bは、3つの液晶ライトバルブ220R,G,Bにそれぞれ供給される。   The analog image data supply circuit 120 supplies analog image data FD to the three liquid crystal light valves 220R, G, and B. The analog image data FD includes three color data R, G, and B, and the three color data R, G, and B are supplied to the three liquid crystal light valves 220R, G, and B, respectively.

アナログ画像データ供給回路120内部では、例えば、以下のような処理が実行される。外部から供給された第1のアナログ画像データが第1のデジタル画像データに変換されてフレームメモリに書き込まれると共に、フレームメモリから第2のデジタル画像データが読み出されて第2のアナログ画像データに変換される。第2のアナログ画像データは、制御回路150から供給される液晶ライトバルブ220R,G,Bに適した同期信号を利用して生成されており、液晶ライトバルブ220R,G,Bに適した解像度(画素数)を有している。また、液晶素子(より具体的には液晶材料)の劣化を低減させるために、例えば1フレーム毎に、第2のアナログ画像データの極性が反転される。このようにして、アナログ画像データ供給回路120からは、液晶ライトバルブ220R,G,Bに適したアナログ画像データFDが出力される。   In the analog image data supply circuit 120, for example, the following processing is executed. The first analog image data supplied from the outside is converted into the first digital image data and written to the frame memory, and the second digital image data is read from the frame memory and converted into the second analog image data. Converted. The second analog image data is generated using a synchronization signal suitable for the liquid crystal light valves 220R, G, and B supplied from the control circuit 150, and has a resolution suitable for the liquid crystal light valves 220R, G, and B ( Number of pixels). Further, in order to reduce the deterioration of the liquid crystal element (more specifically, the liquid crystal material), for example, the polarity of the second analog image data is inverted every frame. In this way, the analog image data supply circuit 120 outputs analog image data FD suitable for the liquid crystal light valves 220R, 220G, and 220B.

また、アナログ画像データ供給回路120は、表示対象の画像が静止画像であるか動画像であるかを判断する機能を有している。この判断では、例えば、連続する2つの画像データを用いたパターンマッチング処理が実行される。そして、2つの画像データが一致する場合には、表示対象画像が静止画像であると判断され、2つの画像データが一致しない場合には、表示対象画像が動画像であると判断される。   The analog image data supply circuit 120 has a function of determining whether the image to be displayed is a still image or a moving image. In this determination, for example, a pattern matching process using two consecutive image data is executed. When the two image data match, it is determined that the display target image is a still image. When the two image data do not match, it is determined that the display target image is a moving image.

3つの液晶ライトバルブ220R,G,Bは、アナログ画像データ供給回路120から供給されたアナログ画像データFDに含まれる3つの色データR,G,Bを用いて、照明光学系210から射出された3つの色光を変調する。これにより、各液晶ライトバルブ220R,G,Bの射出面には、各色の画像を表す光(画像光)が形成される。   The three liquid crystal light valves 220R, G, B are emitted from the illumination optical system 210 using the three color data R, G, B included in the analog image data FD supplied from the analog image data supply circuit 120. Modulates three color lights. Thereby, light (image light) representing an image of each color is formed on the emission surface of each liquid crystal light valve 220R, G, B.

投写光学系230は、各液晶ライトバルブ220R,G,Bに形成された各色の画像光をスクリーン上に投写して、スクリーン上にカラー画像を形成する。   The projection optical system 230 projects the image light of each color formed on each liquid crystal light valve 220R, G, B on the screen to form a color image on the screen.

制御回路150は、光源ランプ駆動回路110を制御して、光源ランプ212に電力を供給させる。また、制御回路150は、アナログ画像データ供給回路120を制御して、液晶ライトバルブ220R,G,Bに適したアナログ画像データFDを生成させる。さらに、制御回路150は、3つの液晶ライトバルブ220R,G,Bを制御して、アナログ画像データFDに応じた画像光を生成させる。   The control circuit 150 controls the light source lamp driving circuit 110 to supply power to the light source lamp 212. The control circuit 150 controls the analog image data supply circuit 120 to generate analog image data FD suitable for the liquid crystal light valves 220R, G, and B. Further, the control circuit 150 controls the three liquid crystal light valves 220R, G, and B to generate image light according to the analog image data FD.

制御回路150は、第1の動作モードと第2の動作モードとを有している。制御回路150Bは、アナログ画像データ供給回路120から表示対象画像に関する判断結果を取得し、判断結果に応じて、動作モードを選択する。第1の動作モードは、表示対象画像が静止画像であると判断された場合に選択され、制御回路150は、3つの液晶ライトバルブ220R,G,Bに有意な画像の表示を継続させる。一方、第2の動作モードは、表示対象画像が動画像であると判断された場合に選択され、制御回路150は、3つの液晶ライトバルブ220R,G,Bに間欠的に黒色画像(最低輝度値を有する画像)を表示させる。   The control circuit 150 has a first operation mode and a second operation mode. The control circuit 150B acquires a determination result regarding the display target image from the analog image data supply circuit 120, and selects an operation mode according to the determination result. The first operation mode is selected when it is determined that the display target image is a still image, and the control circuit 150 continues to display significant images on the three liquid crystal light valves 220R, G, and B. On the other hand, the second operation mode is selected when it is determined that the display target image is a moving image, and the control circuit 150 intermittently displays a black image (lowest luminance) on the three liquid crystal light valves 220R, G, and B. An image having a value) is displayed.

なお、本実施例における各液晶ライトバルブ220R,G,Bが本発明における表示装置に相当し、制御回路150が本発明における制御部に相当する。   In addition, each liquid crystal light valve 220R, G, B in this embodiment corresponds to a display device in the present invention, and the control circuit 150 corresponds to a control unit in the present invention.

A−2.液晶ライトバルブの構成:
本実施例では、液晶ライトバルブ220R,G,Bは、LCOS(Liquid Crystal On Silicon)と呼ばれるタイプの液晶パネルを備えている。周知のように、LCOSは、シリコン基板と透明基板との間に液晶層が挟まれた構造を有している。
A-2. LCD light valve configuration:
In this embodiment, the liquid crystal light valves 220R, 220G, and 220B include a liquid crystal panel of a type called LCOS (Liquid Crystal On Silicon). As is well known, LCOS has a structure in which a liquid crystal layer is sandwiched between a silicon substrate and a transparent substrate.

図2は、液晶ライトバルブ220Rの内部構成を示す説明図である。なお、他の液晶ライトバルブ220G,Bについても同様である。   FIG. 2 is an explanatory diagram showing the internal configuration of the liquid crystal light valve 220R. The same applies to the other liquid crystal light valves 220G and 220B.

液晶ライトバルブ220Rは、セルアレイと駆動回路とを含んでいる。セルアレイは、M行N列のマトリクス状に配列されたM×N個のセル302を含んでいる。駆動回路は、行選択回路320と、列選択回路330と、画素データ供給回路340と、電圧選択回路350と、を備えている。なお、行選択回路320は、走査線ドライバとも呼ばれ、列選択回路330と画素データ供給回路340とを含む回路は、データドライバとも呼ばれる。駆動回路は、セルアレイに含まれる電気回路と共にシリコン基板上に形成されている。   The liquid crystal light valve 220R includes a cell array and a drive circuit. The cell array includes M × N cells 302 arranged in a matrix of M rows and N columns. The drive circuit includes a row selection circuit 320, a column selection circuit 330, a pixel data supply circuit 340, and a voltage selection circuit 350. Note that the row selection circuit 320 is also called a scanning line driver, and a circuit including the column selection circuit 330 and the pixel data supply circuit 340 is also called a data driver. The drive circuit is formed on the silicon substrate together with the electric circuit included in the cell array.

行選択回路320は、シフトレジスタを含んでおり、データ端子Dと、クロック端子Cと、M個の出力端子#Q1〜#QMと、を備えている。なお、符号「#」は負論理であることを示しており、図2では、符号「−(バー)」によって負論理であることが示されている。データ端子Dには、制御回路150から供給された垂直同期信号VSが与えられ、クロック端子Cには、制御回路150から供給された水平同期信号HSが与えられる。2つの同期信号VS,HSは、各液晶ライトバルブ220R,G,Bに適した周波数を有しており、Lレベルのパルスを含んでいる。そして、M個の出力端子#Q1〜#QMからは、Hレベルのパルスを含むM個の行選択信号RS1〜RSMが出力される。各行選択信号RS1〜RSMは、1Vの周期(垂直同期信号VSの周期)を有すると共に、1Hの期間(水平同期信号HSの周期)ずつ順次位相がずれている。   The row selection circuit 320 includes a shift register, and includes a data terminal D, a clock terminal C, and M output terminals # Q1 to #QM. Note that the symbol “#” indicates negative logic, and in FIG. 2, the symbol “− (bar)” indicates negative logic. The vertical synchronizing signal VS supplied from the control circuit 150 is supplied to the data terminal D, and the horizontal synchronizing signal HS supplied from the control circuit 150 is supplied to the clock terminal C. The two synchronization signals VS and HS have frequencies suitable for the liquid crystal light valves 220R, G, and B, and include L level pulses. Then, M row selection signals RS1 to RSM including an H level pulse are output from the M output terminals # Q1 to #QM. Each of the row selection signals RS1 to RSM has a cycle of 1V (a cycle of the vertical synchronization signal VS) and is sequentially shifted in phase by a period of 1H (a cycle of the horizontal synchronization signal HS).

行選択回路320のm(1≦m≦M)番目の出力端子#Qmは、セルアレイ内のm行目に配置されたN個のセル302に接続されており、該N個のセル302には、m番目の行選択信号RSmが与えられる。   The m (1 ≦ m ≦ M) -th output terminal #Qm of the row selection circuit 320 is connected to N cells 302 arranged in the m-th row in the cell array, and the N cells 302 include , The mth row selection signal RSm is provided.

列選択回路330は、シフトレジスタを含んでおり、データ端子Dと、クロック端子Cと、N個の出力端子#Q1〜#QNと、を備えている。データ端子Dには、制御回路150から供給された水平同期信号HSが与えられ、クロック端子Cには、制御回路150から供給されたドットクロック信号DCが与えられる。ドットクロック信号DCは、アナログ画像データFDを構成する各色データR,G,Bに含まれる1画素分の画素データの出力期間と等しい周期を有している。そして、N個の出力端子#Q1〜#QNからは、Hレベルのパルスを含むN個の列選択信号CS1〜CSNが出力される。各列選択信号CS1〜CSNは、1Hの周期を有すると共に、ドットクロック信号DCの周期ずつ順次位相がずれている。   The column selection circuit 330 includes a shift register, and includes a data terminal D, a clock terminal C, and N output terminals # Q1 to #QN. The data terminal D is supplied with the horizontal synchronizing signal HS supplied from the control circuit 150, and the clock terminal C is supplied with the dot clock signal DC supplied from the control circuit 150. The dot clock signal DC has a period equal to the output period of pixel data for one pixel included in each color data R, G, B constituting the analog image data FD. N column selection signals CS1 to CSN including an H level pulse are output from the N output terminals # Q1 to #QN. Each of the column selection signals CS1 to CSN has a period of 1H and is sequentially shifted in phase by the period of the dot clock signal DC.

画素データ供給回路340は、N個のnチャネル型の電界効果トランジスタTR1〜TRNを備えている。画素データ供給回路340は、アナログ画像データ供給回路120から供給された色データRを受け取り、色データRに含まれる各画素データをセルアレイ内の対応するセル302に供給する。   The pixel data supply circuit 340 includes N n-channel field effect transistors TR1 to TRN. The pixel data supply circuit 340 receives the color data R supplied from the analog image data supply circuit 120 and supplies each pixel data included in the color data R to the corresponding cell 302 in the cell array.

画素データ供給回路340のn(1≦n≦N)番目のトランジスタTRnのゲート端子Gには、行選択回路320のn番目の出力端子#Qnが接続されており、n番目の列選択信号CSnが与えられる。n番目のトランジスタTRnのドレイン端子Dには、色データRが与えられる。ただし、色データRは、N個のトランジスタTR1〜TRNのドレイン端子Dに共通に与えられている。n番目のトランジスタTRnのソース端子Sは、セルアレイのn列目に配置されたM個のセル302に接続されており、該M個のセル302には、n番目の列選択信号CSnに応じて色データRに含まれる1画素分の画素データが与えられる。ただし、n列目に配置されたM個のセル302のうち、m番目の行選択信号RSmによって選択されたm行目に配置された1つのセル302のみが、該画素データを受け取る。   The n-th output terminal #Qn of the row selection circuit 320 is connected to the gate terminal G of the n (1 ≦ n ≦ N) -th transistor TRn of the pixel data supply circuit 340, and the n-th column selection signal CSn. Is given. Color data R is supplied to the drain terminal D of the nth transistor TRn. However, the color data R is commonly supplied to the drain terminals D of the N transistors TR1 to TRN. The source terminal S of the nth transistor TRn is connected to M cells 302 arranged in the nth column of the cell array, and the M cells 302 are connected to the nth column selection signal CSn. Pixel data for one pixel included in the color data R is given. However, among the M cells 302 arranged in the n-th column, only one cell 302 arranged in the m-th row selected by the m-th row selection signal RSm receives the pixel data.

なお、以下では、m番目の行、かつ、n番目の列に配置されたセル302を「(m,n)番目」のセル302と呼ぶ。   Hereinafter, the cell 302 arranged in the mth row and the nth column is referred to as a “(m, n) th” cell 302.

(m,n)番目のセル302には、上記のように、行選択回路320から供給されるm番目の行選択信号RSmが与えられると共に、画素データ供給回路340のn番目のトランジスタTRnから供給される画素データが与えられる。また、M×N個のセル302には、制御回路150から供給された転送信号FTと黒色画像選択信号BTとが共通に与えられる。   The (m, n) -th cell 302 is supplied with the m-th row selection signal RSm supplied from the row selection circuit 320 and supplied from the n-th transistor TRn of the pixel data supply circuit 340 as described above. Pixel data to be processed is provided. Further, the transfer signal FT and the black image selection signal BT supplied from the control circuit 150 are commonly supplied to the M × N cells 302.

電圧選択回路350は、2つの入力端子と1つの出力端子とを有するスイッチである。電圧選択回路350の第1の入力端子と第2の入力端子とには、それぞれ、プロジェクタPJ内部の図示しないDC電源から、正の電圧V+と負の電圧V−とが供給されている。なお、正の電圧V+の値と負の電圧V−の値とは、それぞれ、色データRに含まれる画素データが取り得る最大値と最小値とに等しい。また、電圧選択回路350には、制御回路150から供給された電圧選択信号VBSが与えられる。電圧選択回路350は、電圧選択信号VBSに応じて、2つの電圧V+,V−のうちの一方を選択する。具体的には、電圧選択信号VBSがHレベルに設定される場合には、正の電圧V+が選択され、電圧選択信号VBSがLレベルに設定される場合には、負の電圧V−が選択される。電圧選択回路350の出力端子は、M×N個のセル302に接続されており、選択された電圧VB(V+またはV−)は、M×N個のセル302に共通に与えられる。   The voltage selection circuit 350 is a switch having two input terminals and one output terminal. A positive voltage V + and a negative voltage V− are supplied to a first input terminal and a second input terminal of the voltage selection circuit 350 from a DC power source (not shown) inside the projector PJ, respectively. Note that the value of the positive voltage V + and the value of the negative voltage V− are respectively equal to the maximum value and the minimum value that can be taken by the pixel data included in the color data R. The voltage selection circuit 350 is supplied with the voltage selection signal VBS supplied from the control circuit 150. The voltage selection circuit 350 selects one of the two voltages V + and V− according to the voltage selection signal VBS. Specifically, when voltage selection signal VBS is set to H level, positive voltage V + is selected, and when voltage selection signal VBS is set to L level, negative voltage V- is selected. Is done. The output terminal of the voltage selection circuit 350 is connected to the M × N cells 302, and the selected voltage VB (V + or V−) is commonly applied to the M × N cells 302.

図3は、(m,n)番目のセル302の内部構成を示す説明図である。図3では、画素データ供給回路340(図2)に含まれるn番目のトランジスタTRnも示されている。   FIG. 3 is an explanatory diagram showing the internal configuration of the (m, n) th cell 302. In FIG. 3, an nth transistor TRn included in the pixel data supply circuit 340 (FIG. 2) is also shown.

図示するように、(m,n)番目のセル302は、液晶素子LCと、2つのキャパシタCa,Cbと、2つのnチャネル型の電界効果トランジスタTRa,TRbと、2つのバッファ回路BFa,BFbと、スイッチSWと、を備えている。なお、液晶素子LCは、キャパシタと同様に電荷を保持する機能を有している。また、スイッチSWは、実際には、トランジスタを用いて構成されている。   As illustrated, the (m, n) -th cell 302 includes a liquid crystal element LC, two capacitors Ca and Cb, two n-channel field effect transistors TRa and TRb, and two buffer circuits BFa and BFb. And a switch SW. Note that the liquid crystal element LC has a function of holding charges in the same manner as a capacitor. The switch SW is actually configured using a transistor.

第1のトランジスタTRaのゲート端子Gは、行選択回路320のm番目の出力端子#Qmと接続されており、該ゲート端子Gには、m番目の行選択信号RSmが与えられる。第1のトランジスタTRaのドレイン端子Dは、画素データ供給回路340に含まれるn番目のトランジスタTRnのソース端子Sと接続されており、画素データが与えられる。第1のトランジスタTRaのソース端子Sは、第1のバッファ回路BFaの入力端子と、第1のキャパシタCaの一方の端子と、に接続さている。第1のキャパシタCaの他方の端子は、所定の電位(例えばグランド)に設定されている。   The gate terminal G of the first transistor TRa is connected to the mth output terminal #Qm of the row selection circuit 320, and the mth row selection signal RSm is applied to the gate terminal G. The drain terminal D of the first transistor TRa is connected to the source terminal S of the nth transistor TRn included in the pixel data supply circuit 340, and is supplied with pixel data. The source terminal S of the first transistor TRa is connected to the input terminal of the first buffer circuit BFa and one terminal of the first capacitor Ca. The other terminal of the first capacitor Ca is set to a predetermined potential (for example, ground).

第2のトランジスタTRbのゲート端子Gには、制御回路150から供給された転送信号FTが与えられる。第2のトランジスタTRbのドレイン端子Dは、第1のバッファ回路BFaの出力端子に接続されている。第2のトランジスタTRbのソース端子Sは、第2のバッファ回路BFbの入力端子と、第2のキャパシタCbの一方の端子と、に接続さている。第2のキャパシタCbの他方の端子は、所定の電位(例えばグランド)に設定されている。   The transfer signal FT supplied from the control circuit 150 is supplied to the gate terminal G of the second transistor TRb. The drain terminal D of the second transistor TRb is connected to the output terminal of the first buffer circuit BFa. The source terminal S of the second transistor TRb is connected to the input terminal of the second buffer circuit BFb and one terminal of the second capacitor Cb. The other terminal of the second capacitor Cb is set to a predetermined potential (for example, ground).

スイッチSWは、2つの入力端子と1つの出力端子とを有している。第1の入力端子は、第2のバッファ回路BFbの出力端子に接続されている。第2の入力端子は、電圧選択回路350(図2)の出力端子と接続されており、該第2の入力端子には、選択電圧VBが与えられる。スイッチSWの出力端子は、液晶素子LCの一方の端子に接続されている。液晶素子LCの他方の端子は、所定の電位(例えばグランド)に設定されている。   The switch SW has two input terminals and one output terminal. The first input terminal is connected to the output terminal of the second buffer circuit BFb. The second input terminal is connected to the output terminal of the voltage selection circuit 350 (FIG. 2), and the selection voltage VB is applied to the second input terminal. The output terminal of the switch SW is connected to one terminal of the liquid crystal element LC. The other terminal of the liquid crystal element LC is set to a predetermined potential (for example, ground).

スイッチSWには、制御回路150から供給された黒色画像選択信号BTが与えられている。スイッチSWは、黒色画像選択信号BTに応じて、動作状態を変更する。具体的には、黒色画像選択信号BTがHレベルに設定される場合には、第1の入力端子と出力端子とが導通する第1の状態に設定され、このとき、液晶素子LCには、第2のバッファ回路BFbから画素データが供給される。一方、黒色画像選択信号BTがLレベルに設定される場合には、第2の入力端子と出力端子とが導通する第2の状態に設定され、このとき、液晶素子LCには、選択電圧VB、すなわち、黒色画素データ(最低輝度値を示す特定画素データ)が供給される。   A black image selection signal BT supplied from the control circuit 150 is supplied to the switch SW. The switch SW changes the operation state according to the black image selection signal BT. Specifically, when the black image selection signal BT is set to the H level, the first input terminal and the output terminal are set to the first state, and at this time, the liquid crystal element LC includes Pixel data is supplied from the second buffer circuit BFb. On the other hand, when the black image selection signal BT is set to the L level, the second input terminal and the output terminal are set to the second state in which conduction is established. At this time, the selection voltage VB is applied to the liquid crystal element LC. That is, black pixel data (specific pixel data indicating the minimum luminance value) is supplied.

A−3.液晶ライトバルブの動作:
A−3−1.静止画像を表示する場合の動作(第1の動作モード):
前述したように、静止画像が表示される場合には、第1の動作モードが選択される。図4は、第1実施例において第1の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。図4(a)は、アナログ画像データ供給回路120から供給される色データRを示している。図4(b)は、制御回路150から供給される垂直同期信号VSを示している。図4(c)は、第1のキャパシタCaにデータが格納されるタイミングを示している。図4(d)は、制御回路150から供給される転送信号FTを示している。本実施例では、転送信号FTは、垂直同期信号VSを反転および遅延させた信号である。すなわち、転送信号FTは、垂直同期信号VSと同じ周波数を有しており、転送信号FTに含まれるHレベルパルスは、垂直同期信号VSに含まれるLレベルパルスよりやや遅れて発生する。図4(e)は、第2のキャパシタCbに記憶されるデータを示している。図4(f)は、制御回路150から供給される黒色画像選択信号BTを示している。図4(g)は、制御回路150から供給される電圧選択信号VBSを示している。図4(h)は、液晶素子LCが保持するデータ、すなわち、液晶素子LCの動作状態を決定するデータを示している。
A-3. LCD light valve operation:
A-3-1. Operation when displaying a still image (first operation mode):
As described above, when a still image is displayed, the first operation mode is selected. FIG. 4 is a timing chart regarding the operation of the liquid crystal light valve 220R when the first operation mode is selected in the first embodiment. FIG. 4A shows the color data R supplied from the analog image data supply circuit 120. FIG. 4B shows the vertical synchronization signal VS supplied from the control circuit 150. FIG. 4C shows the timing at which data is stored in the first capacitor Ca. FIG. 4D shows the transfer signal FT supplied from the control circuit 150. In the present embodiment, the transfer signal FT is a signal obtained by inverting and delaying the vertical synchronization signal VS. That is, the transfer signal FT has the same frequency as the vertical synchronization signal VS, and the H level pulse included in the transfer signal FT is generated with a slight delay from the L level pulse included in the vertical synchronization signal VS. FIG. 4E shows data stored in the second capacitor Cb. FIG. 4F shows the black image selection signal BT supplied from the control circuit 150. FIG. 4G shows the voltage selection signal VBS supplied from the control circuit 150. FIG. 4H shows data held by the liquid crystal element LC, that is, data for determining the operation state of the liquid crystal element LC.

なお、第1の動作モードでは、黒色画像の表示は行われない。このため、黒色画像選択信号BTと電圧選択信号VBSとは一定の信号レベル(Hレベル)で維持されている。また、本実施例では、光源ランプ212は点灯した状態で維持されている。   Note that the black image is not displayed in the first operation mode. For this reason, the black image selection signal BT and the voltage selection signal VBS are maintained at a constant signal level (H level). In the present embodiment, the light source lamp 212 is maintained in a lit state.

図中、各期間T1〜T3は、1V期間である。1V期間には、M個の行選択信号RS1〜RSMが順次Hレベルに設定される。そして、各行選択信号RS1〜RSMがHレベルに設定される1H期間には、N個の列選択信号CS1〜CSNが順次Hレベルに設定される。   In the figure, each of the periods T1 to T3 is a 1V period. In the 1V period, the M row selection signals RS1 to RSM are sequentially set to the H level. In the 1H period in which the row selection signals RS1 to RSM are set to the H level, the N column selection signals CS1 to CSN are sequentially set to the H level.

第1の期間T1では、k番目のフレームの画像データF(k)(図4(a))を構成するM×N個の画素データが、M×N個のセル302内のM×N個の第1のキャパシタCa(図4(c))に互いに異なるタイミングで順次格納される。ここでは、(m,n)番目のセル302に注目して具体的な動作を説明する。m番目の行選択信号RSmがHレベルに設定されると、m行目のN個のセル302内のN個の第1のトランジスタTRaがオン状態となり、N個の第1のキャパシタCaに画素データを格納可能な状態となる。この状態で、n番目の列選択信号CSnがHレベルに設定されると、画素データ供給回路340に含まれるn番目のトランジスタTRnがオン状態となる。このとき、色データRに含まれる(m,n)番目の画素データが、該トランジスタTRnと(m,n)番目のセル302内の第1のトランジスタTRaとを介して、該セル302内の第1のキャパシタCaに格納される。より具体的には、(m,n)番目のセル302内の第1のキャパシタCaに電荷が蓄積され、この結果、該キャパシタCaの電圧が、(m,n)番目の画素データの電圧に応じた値に設定される。このように、第1の期間T1では、行選択信号RS1〜RSMと列選択信号CS1〜CSNとによってM×N個のセル302が互いに異なるタイミングで選択される。そして、k番目のフレームの画像データF(k)を構成するM×N個の画素データが、M×N個の第1のキャパシタCaに互いに異なるタイミングで順次格納される。なお、各第1のキャパシタCaの電圧は、1V期間維持される。具体的には、(m,n)番目のセル302の第1のキャパシタCaの電圧は、第2の期間T2において、m番目の行選択信号RSmとn番目の列選択信号CSnとが共にHレベルに設定されるまで維持される。   In the first period T1, M × N pixel data constituting the image data F (k) of the kth frame (FIG. 4A) is M × N in the M × N cells 302. The first capacitors Ca (FIG. 4C) are sequentially stored at different timings. Here, a specific operation will be described by paying attention to the (m, n) -th cell 302. When the mth row selection signal RSm is set to the H level, the N first transistors TRa in the N cells 302 in the mth row are turned on, and the N first capacitors Ca are connected to the pixels. Data can be stored. In this state, when the nth column selection signal CSn is set to the H level, the nth transistor TRn included in the pixel data supply circuit 340 is turned on. At this time, the (m, n) -th pixel data included in the color data R is transferred from the transistor TRn and the first transistor TRa in the (m, n) -th cell 302 to the inside of the cell 302. It is stored in the first capacitor Ca. More specifically, electric charges are accumulated in the first capacitor Ca in the (m, n) th cell 302, and as a result, the voltage of the capacitor Ca becomes the voltage of the (m, n) th pixel data. The value is set accordingly. Thus, in the first period T1, M × N cells 302 are selected at different timings by the row selection signals RS1 to RSM and the column selection signals CS1 to CSN. Then, M × N pixel data constituting the image data F (k) of the kth frame are sequentially stored in the M × N first capacitors Ca at different timings. Note that the voltage of each first capacitor Ca is maintained for a period of 1V. Specifically, the voltage of the first capacitor Ca of the (m, n) -th cell 302 is such that both the m-th row selection signal RSm and the n-th column selection signal CSn are H during the second period T2. Maintained until set to level.

なお、第1の期間T1では、M×N個の第2のキャパシタCb(図4(e))には、(k−1)番目のフレームの画像データF(k−1)を構成するM×N個の画素データが記憶されている。そして、第1の動作モードでは、スイッチSWは第1の状態で維持されており、液晶素子LCには、第2のバッファ回路BFbを介して、第2のキャパシタCbに記憶された画像データが供給される。このため、M×N個の液晶素子LC(図4(h))は、画像データF(k−1)を構成するM×N個の画素データを保持しており、該M×N個の画素データによって決定される動作状態に設定されている。そして、光源ランプ212から射出された光は、M×N個の液晶素子LCの動作状態に応じて変調されており、これにより、(k−1)番目のフレームの画像が表示されている。   In the first period T1, M × N second capacitors Cb (FIG. 4 (e)) include M constituting the image data F (k−1) of the (k−1) th frame. × N pieces of pixel data are stored. In the first operation mode, the switch SW is maintained in the first state, and the image data stored in the second capacitor Cb is stored in the liquid crystal element LC via the second buffer circuit BFb. Supplied. Therefore, the M × N liquid crystal elements LC (FIG. 4 (h)) hold M × N pixel data constituting the image data F (k−1). The operation state determined by the pixel data is set. The light emitted from the light source lamp 212 is modulated in accordance with the operating state of the M × N liquid crystal elements LC, thereby displaying the (k−1) th frame image.

k番目のフレームの画像データF(k)を構成するM×N個の画素データがM×N個の第1のキャパシタCaに順次格納された後、転送信号FT(図4(d))がHレベルに設定される。転送信号FTがHレベルに設定されると、M×N個の第2のトランジスタTRbが一斉にオン状態となる。このとき、M×N個の第1のキャパシタCaに記憶されていたk番目のフレームの画像データF(k)を構成するM×N個の画素データは、M×N個の第1のバッファ回路BFaを介して、一斉にM×N個の第2のキャパシタCbに転送されて格納される。また、第1の動作モードでは、スイッチSWは第1の動作状態で維持されているため、M×N個の第2のキャパシタCbに記憶された画素データは、M×N個の第2のバッファ回路BFbを介して、M×N個の液晶素子LC(図4(h))に転送されて保持される。すなわち、M×N個の液晶素子LCが保持していた画像データF(k−1)を構成するM×N個の画素データは、画像データF(k)を構成するM×N個の画素データに一斉に変更される。そして、M×N個の液晶素子LC(図4(e))は、変更後のM×N個の画素データに基づいて、一斉に動作状態を変更する。このとき、光源ランプ212から射出された光は、M×N個の液晶素子LCの変更後の動作状態に応じて一斉に変調される。これにより、(k−1)番目のフレームの画像に代えて、k番目のフレームの画像が表示される。   After the M × N pixel data constituting the image data F (k) of the k-th frame are sequentially stored in the M × N first capacitors Ca, the transfer signal FT (FIG. 4D) is generated. Set to H level. When the transfer signal FT is set to the H level, the M × N second transistors TRb are simultaneously turned on. At this time, the M × N pixel data constituting the image data F (k) of the kth frame stored in the M × N first capacitors Ca is stored in the M × N first buffers. Through the circuit BFa, the data are transferred to the M × N second capacitors Cb all at once and stored. In the first operation mode, since the switch SW is maintained in the first operation state, the pixel data stored in the M × N second capacitors Cb is M × N second capacitors. It is transferred to and held by M × N liquid crystal elements LC (FIG. 4H) via the buffer circuit BFb. That is, the M × N pixel data constituting the image data F (k−1) held by the M × N liquid crystal elements LC is the M × N pixels constituting the image data F (k). The data is changed all at once. Then, the M × N liquid crystal elements LC (FIG. 4E) change their operating states all at once based on the changed M × N pixel data. At this time, the light emitted from the light source lamp 212 is modulated all at once according to the changed operation state of the M × N liquid crystal elements LC. As a result, the image of the kth frame is displayed instead of the image of the (k−1) th frame.

転送信号FT(図4(d))がLレベルに戻ると、M×N個の第2のトランジスタTRbがオフ状態となり、M×N個の第2のキャパシタCbは、画素データを1V期間記憶する。そして、M×N個の液晶素子LCには、第2のキャパシタCbに記憶された画素データが1V期間供給される。このため、M×N個の液晶素子LCの動作状態が1V期間維持され、k番目のフレームの画像が1V期間表示される。   When the transfer signal FT (FIG. 4D) returns to the L level, the M × N second transistors TRb are turned off, and the M × N second capacitors Cb store pixel data for 1 V period. To do. Then, the pixel data stored in the second capacitor Cb is supplied to the M × N liquid crystal elements LC for 1 V period. Therefore, the operation state of the M × N liquid crystal elements LC is maintained for 1 V period, and the image of the kth frame is displayed for 1 V period.

本実施例では、第1のバッファ回路BFaは、第1のキャパシタCaに記憶された画素データの値(電圧値)と、転送後に第2のキャパシタCbが受け取って記憶する画素データの値(電圧値)と、が等しくなるように、転送の際に、第1のキャパシタCaに記憶された画素データを増幅する機能を有している。これにより、第1のキャパシタCaから第2のキャパシタCbに画素データを転送する際に、画素データの値(電圧値)が変更されずに済む。また、第2のバッファ回路BFbは、第2のキャパシタCbに記憶された画素データの値(電圧値)と、転送後に液晶素子LCが受け取って保持する画素データの値(電圧値)と、が等しくなるように、転送の際に、第2のキャパシタCbに記憶された画素データを増幅する機能を有している。これにより、第2のキャパシタCbから液晶素子LCに画素データを転送する際に、画素データの値(電圧値)が変更されずに済む。   In the present embodiment, the first buffer circuit BFa includes the pixel data value (voltage value) stored in the first capacitor Ca and the pixel data value (voltage voltage) received and stored by the second capacitor Cb after transfer. (Value) and the pixel data stored in the first capacitor Ca at the time of transfer. Thereby, when the pixel data is transferred from the first capacitor Ca to the second capacitor Cb, the value (voltage value) of the pixel data is not changed. Further, the second buffer circuit BFb has a pixel data value (voltage value) stored in the second capacitor Cb and a pixel data value (voltage value) received and held by the liquid crystal element LC after the transfer. It has a function of amplifying pixel data stored in the second capacitor Cb at the time of transfer so as to be equal. Thereby, when the pixel data is transferred from the second capacitor Cb to the liquid crystal element LC, the value (voltage value) of the pixel data is not changed.

他の期間T2,T3でも、上記と同様の処理が実行される。例えば、第2の期間T2では、M×N個の第1のキャパシタCa(図4(c))には、(k+1)番目のフレームの画像データF(k+1)を構成するM×N個の画素データが順次格納される。そして、転送信号FTに従って、M×N個の第1のキャパシタCaに記憶されているM×N個の画素データが、M×N個の第2のキャパシタCbとM×N個の液晶素子LC(図4(e))とに、一斉に転送される。そして、M×N個の液晶素子LCは、供給されたM×N個の画素データに基づいて、一斉に動作状態を変更する。これにより、k番目のフレームの画像に代えて、(k+1)番目のフレームの画像が表示される。   In other periods T2 and T3, the same processing as described above is executed. For example, in the second period T2, M × N first capacitors Ca (FIG. 4C) include M × N pieces of image data F (k + 1) of the (k + 1) -th frame. Pixel data is stored sequentially. Then, according to the transfer signal FT, M × N pixel data stored in the M × N first capacitors Ca are converted into M × N second capacitors Cb and M × N liquid crystal elements LC. (FIG. 4 (e)) is transferred all at once. Then, the M × N liquid crystal elements LC change the operation state all at once based on the supplied M × N pixel data. As a result, the (k + 1) th frame image is displayed instead of the kth frame image.

A−3−2.動画像を表示する場合の動作(第2の動作モード):
前述したように、動画像が表示される場合には、第2の動作モードが選択される。周知のように、CRTやプラズマパネルでは、インパルス方式によって画像が表示されるが、液晶パネルでは、ホールド方式によって画像が表示される。インパルス方式では、1フレーム期間(1V期間)内に画像が表示されていない非表示期間が存在するが、ホールド方式では、1フレーム期間(1V期間)内に非表示期間が存在しない。このため、ホールド方式では、画像内に表現された対象物の実際の位置と、観察者によって予測される該対象物の位置と、の間にズレが生じ、この結果、動画ボケが発生する。
A-3-2. Operation when displaying a moving image (second operation mode):
As described above, when a moving image is displayed, the second operation mode is selected. As is well known, an image is displayed by an impulse method on a CRT or a plasma panel, but an image is displayed by a hold method on a liquid crystal panel. In the impulse method, there is a non-display period in which no image is displayed within one frame period (1V period), but in the hold method, there is no non-display period in one frame period (1V period). For this reason, in the hold method, a deviation occurs between the actual position of the object expressed in the image and the position of the object predicted by the observer, and as a result, moving image blur occurs.

そこで、本実施例では、第2の動作モードが選択された場合には、1フレーム期間(1V期間)内に非表示期間を設けることによって、擬似的なインパルス方式で画像を表示している。この結果、動画ボケを低減することができる。   Thus, in this embodiment, when the second operation mode is selected, an image is displayed by a pseudo impulse method by providing a non-display period within one frame period (1 V period). As a result, moving image blur can be reduced.

図5は、第1実施例において第2の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。図5(a)〜(e)は、図4(a)〜(e)と同じであるが、図5(f)〜(h)が変更されている。   FIG. 5 is a timing chart relating to the operation of the liquid crystal light valve 220R when the second operation mode is selected in the first embodiment. 5A to 5E are the same as FIGS. 4A to 4E, but FIGS. 5F to 5H are changed.

黒色画像選択信号BT(図5(f))は、垂直同期信号VSの周波数の2倍の周波数を有しており、1V期間に2つのLレベルのパルスを含んでいる。本実施例では、各期間T1〜T3内の時刻t1において、黒色画像選択信号BTがLレベルに移行し、その後の時刻t2において、転送信号FT(図4(d))がHレベルに移行する。そして、時刻t3において、転送信号FTがLレベルに戻り、その後の時刻t4において、黒色画像選択信号BTがHレベルに戻る。また、期間t5〜t6では、転送信号FTはLレベルのままで維持されているが、黒色画像選択信号BTはLレベルに変化している。   The black image selection signal BT (FIG. 5 (f)) has a frequency twice that of the vertical synchronization signal VS, and includes two L level pulses in a 1V period. In this embodiment, the black image selection signal BT shifts to the L level at time t1 within each period T1 to T3, and the transfer signal FT (FIG. 4 (d)) shifts to the H level at subsequent time t2. . At time t3, the transfer signal FT returns to the L level, and at the subsequent time t4, the black image selection signal BT returns to the H level. In the period t5 to t6, the transfer signal FT is maintained at the L level, but the black image selection signal BT is changed to the L level.

電圧選択信号VBS(図5(g))は、垂直同期信号VSの周波数の1/2倍の周波数を有しており、1V期間毎に、HレベルまたはLレベルに交互に設定される。   The voltage selection signal VBS (FIG. 5 (g)) has a frequency that is ½ times the frequency of the vertical synchronization signal VS, and is alternately set to H level or L level every 1V period.

図5(h)は、図4(h)と同様であるが、図中、ハッチングが付された期間が挿入されている。ハッチングが付された期間では、各液晶素子LCには、黒色画素データが保持され、黒色画像が表示される。   FIG. 5H is the same as FIG. 4H, but a hatched period is inserted in the figure. In the hatched period, black pixel data is held in each liquid crystal element LC, and a black image is displayed.

前述したように、第1の期間T1では、k番目のフレームの画像データF(k)(図5(a))を構成するM×N個の画素データが、M×N個のセル302内のM×N個の第1のキャパシタCa(図5(c))に互いに異なるタイミングで順次格納される。   As described above, in the first period T1, M × N pixel data constituting the image data F (k) of the kth frame (FIG. 5A) is stored in the M × N cells 302. Are sequentially stored in the M × N first capacitors Ca (FIG. 5C) at different timings.

なお、第1の期間T1の後半期間では、M×N個の第2のキャパシタCb(図5(e))には、(k−1)番目のフレームの画像データF(k−1)を構成するM×N個の画素データが記憶されている。また、第1の期間T1の後半期間では、図4(f)と同様に、黒色画像選択信号BT(図5(f))はHレベルに設定されている。このため、M×N個の液晶素子LCには、M×N個の第2のキャパシタCbと同じ画素データが保持されている。そして、M×N個の液晶素子LCは、該M×N個の画素データによって決定される動作状態に設定されている。このため、第1の期間T1の後半期間では、(k−1)番目のフレームの画像が表示されている。   In the second half of the first period T1, the image data F (k−1) of the (k−1) th frame is stored in the M × N second capacitors Cb (FIG. 5E). M × N pieces of pixel data to be configured are stored. In the second half of the first period T1, the black image selection signal BT (FIG. 5 (f)) is set to the H level as in FIG. 4 (f). Therefore, the M × N liquid crystal elements LC hold the same pixel data as the M × N second capacitors Cb. The M × N liquid crystal elements LC are set to an operation state determined by the M × N pixel data. For this reason, the image of the (k−1) th frame is displayed in the second half of the first period T1.

第2の期間T2内の時刻t1において、黒色画像選択信号BTがLレベルに移行すると、スイッチSWは第2の状態に設定され、液晶素子LCには、選択電圧VBが供給される。このとき、M×N個の液晶素子LC(図5(h))には、M×N個の黒色画素データが保持される。そして、M×N個の液晶素子LCは、該M×N個の黒色画素データによって決定される動作状態に設定される。これにより、黒色画像選択信号BTがLレベルに設定される期間t1〜t4では、(k−1)番目のフレームの画像に代えて、黒色画像が表示される。   When the black image selection signal BT shifts to the L level at time t1 in the second period T2, the switch SW is set to the second state, and the selection voltage VB is supplied to the liquid crystal element LC. At this time, M × N black pixel data is held in the M × N liquid crystal elements LC (FIG. 5H). The M × N liquid crystal elements LC are set to an operation state determined by the M × N black pixel data. As a result, in the period t1 to t4 in which the black image selection signal BT is set to the L level, a black image is displayed instead of the (k−1) th frame image.

その後、期間t2〜t3において転送信号FT(図5(d))がHレベルに設定されると、M×N個の第1のキャパシタCaに記憶されたk番目のフレームの画像データF(k)を構成するM×N個の画素データは、一斉にM×N個の第2のキャパシタCb(図5(e))に転送されて格納される。ただし、期間t1〜t4では、黒色画像選択信号BTがLレベルに設定されており、スイッチSWが第2の状態に設定されているため、各セル302内の第2のキャパシタCbに格納された画素データは、液晶素子LCに転送されない。   Thereafter, when the transfer signal FT (FIG. 5D) is set to the H level in the period t2 to t3, the image data F (k) of the kth frame stored in the M × N first capacitors Ca. M × N pieces of pixel data constituting () are simultaneously transferred to and stored in M × N second capacitors Cb (FIG. 5E). However, in the period t1 to t4, the black image selection signal BT is set to the L level and the switch SW is set to the second state, so that the black image selection signal BT is stored in the second capacitor Cb in each cell 302. Pixel data is not transferred to the liquid crystal element LC.

そして、時刻t4において黒色画像選択信号BTがHレベルに戻ると、スイッチSWは第1の状態に設定され、液晶素子LCには、第2のバッファ回路BFbを介して、第2のキャパシタCbに記憶された画素データが転送されて保持される。すなわち、M×N個の液晶素子LCが保持していた(k−1)番目のフレームの画像データF(k−1)を構成するM×N個の画素データは、k番目のフレームの画像データF(k)を構成するM×N個の画素データに一斉に変更される。そして、M×N個の液晶素子LC(図5(h))は、変更後のM×N個の画素データに基づいて、一斉に動作状態を変更する。これにより、黒色画像に代えて、k番目のフレームの画像が表示される。   When the black image selection signal BT returns to the H level at time t4, the switch SW is set to the first state, and the liquid crystal element LC is connected to the second capacitor Cb via the second buffer circuit BFb. The stored pixel data is transferred and held. That is, the M × N pixel data constituting the image data F (k−1) of the (k−1) th frame held by the M × N liquid crystal elements LC is the image of the kth frame. The data F (k) is changed all at once to M × N pixel data. The M × N liquid crystal elements LC (FIG. 5 (h)) simultaneously change their operating states based on the changed M × N pixel data. Thereby, the image of the kth frame is displayed instead of the black image.

時刻t5では、黒色画像選択信号BTが再度Lレベルに移行する。このとき、スイッチSWは第2の状態に設定され、液晶素子LCには、選択電圧VBが供給される。この結果、期間t5〜t6では、k番目のフレームの画像に代えて、黒色画像が表示される。そして、時刻t6では、黒色画像選択信号BTが再度Hレベルに戻る。このとき、スイッチSWは第1の状態に設定され、液晶素子LCには、第2のバッファ回路BFbを介して、第2のキャパシタCbに記憶された画素データが転送されて保持される。期間t5〜t6では、転送信号FTはLレベルで維持されたままであり、第2のキャパシタCbに記憶された画素データの値は変更されていない。このため、時刻t6以降では、黒色画像に代えて、k番目のフレームの画像が再度表示される。   At time t5, the black image selection signal BT again shifts to the L level. At this time, the switch SW is set to the second state, and the selection voltage VB is supplied to the liquid crystal element LC. As a result, in the period t5 to t6, a black image is displayed instead of the kth frame image. At time t6, the black image selection signal BT returns to the H level again. At this time, the switch SW is set to the first state, and the pixel data stored in the second capacitor Cb is transferred and held in the liquid crystal element LC via the second buffer circuit BFb. In the period t5 to t6, the transfer signal FT is maintained at the L level, and the value of the pixel data stored in the second capacitor Cb is not changed. For this reason, after time t6, the image of the kth frame is displayed again instead of the black image.

なお、本実施例では、黒色画像選択信号BTの周波数は、垂直同期信号VSの周波数の2倍に設定されているが、これに代えて、1倍以上に設定されてもよい。ただし、黒色画像選択信号BTの周波数が比較的低い場合には、黒色画像が目立ち易く、フリッカが発生し易い。このため、黒色画像選択信号BTの周波数は、垂直同期信号VSの周波数の2倍以上であることが好ましい。こうすれば、黒色画像の存在、換言すれば、画像の非表示期間の存在に起因するフリッカの発生を抑制することができる。また、本実施例では、黒色画像選択信号BTがLレベルに設定される期間は、黒色画像選択信号BTの1周期の約20%の期間に設定されているが、これに代えて、約10%〜約40%の期間に設定されるようにしてもよい。   In the present embodiment, the frequency of the black image selection signal BT is set to twice the frequency of the vertical synchronization signal VS, but may be set to 1 or more instead. However, when the frequency of the black image selection signal BT is relatively low, the black image is easily noticeable and flicker is likely to occur. For this reason, the frequency of the black image selection signal BT is preferably at least twice the frequency of the vertical synchronization signal VS. By so doing, it is possible to suppress the occurrence of flicker due to the presence of the black image, in other words, the presence of the non-display period of the image. In the present embodiment, the period during which the black image selection signal BT is set to the L level is set to a period of about 20% of one cycle of the black image selection signal BT. You may make it set to the period of% to about 40%.

A−4.セルの変形例:
図6は、変形例における(m,n)番目のセル302’の内部構成を示す説明図であり、図3に対応する。セル302’は、セル302(図3)とほぼ同様であるが、スイッチSW’の位置と第2のバッファ回路BFb’の位置とが変更されている。
A-4. Cell variants:
FIG. 6 is an explanatory diagram showing the internal configuration of the (m, n) -th cell 302 ′ in the modification, and corresponds to FIG. The cell 302 ′ is substantially the same as the cell 302 (FIG. 3), but the position of the switch SW ′ and the position of the second buffer circuit BFb ′ are changed.

具体的には、スイッチSW’の第1の入力端子は、第2のトランジスタTRbのソース端子Sと、第2のキャパシタCbの一方の端子と、に接続されている。なお、スイッチSW’の第2の入力端子は、第1実施例と同様に、電圧選択回路350(図2)の出力端子と接続されている。スイッチSW’の出力端子は、第2のバッファ回路BFbの入力端子に接続されている。そして、第2のバッファ回路BFbの出力端子は、液晶素子LCの一方の端子に接続されている。   Specifically, the first input terminal of the switch SW ′ is connected to the source terminal S of the second transistor TRb and one terminal of the second capacitor Cb. Note that the second input terminal of the switch SW 'is connected to the output terminal of the voltage selection circuit 350 (FIG. 2), as in the first embodiment. The output terminal of the switch SW ′ is connected to the input terminal of the second buffer circuit BFb. The output terminal of the second buffer circuit BFb is connected to one terminal of the liquid crystal element LC.

本例の構成を採用する場合にも、液晶ライトバルブ220R,G,Bは、図4,図5と同様に動作する。   Even when the configuration of this example is employed, the liquid crystal light valves 220R, G, and B operate in the same manner as in FIGS.

以上説明したように、本実施例では、黒色画像選択信号BTに従って、複数の第2のキャパシタCbに記憶された複数の画素データと、複数の黒色画素データと、のうちの一方が、複数の液晶素子LCに一斉に供給され、複数の液晶素子LCの動作状態が一斉に変更されるため、有意な画像を一括して表示することができると共に、黒色画像(特定画像)を一括して表示することができる。換言すれば、有意な画像を一括して表示することができると共に、該画像の表示を一括して中止することができる。これにより、動画像を表示する場合に、動画ボケの発生を低減することができる。   As described above, in this embodiment, according to the black image selection signal BT, one of the plurality of pixel data stored in the plurality of second capacitors Cb and the plurality of black pixel data is a plurality of pixels. Since the liquid crystal elements LC are supplied all at once and the operating states of the plurality of liquid crystal elements LC are changed all at once, it is possible to display significant images at once and display black images (specific images) at once. can do. In other words, significant images can be displayed together and display of the images can be stopped collectively. Thereby, when displaying a moving image, generation | occurrence | production of a moving image blur can be reduced.

特に、本実施例では、図5の期間t2〜t3では、黒色画像選択信号BTがLレベルに設定される期間と、転送信号FTがHレベルに設定される期間と、が重なっており、第1の画像(例えばk番目のフレームの画像)と第2の画像(例えば(k+1)番目のフレームの画像)との間に、黒色画像(特定画像)が表示される。このため、上記の2つの期間が重なっておらず第1の画像の直後に第2の画像が表示される場合と比較して、観察者によって感じられる第1の画像から第2の画像への急激な変化が緩和され、動画ボケを効率よく低減することができる。   In particular, in the present embodiment, in the period t2 to t3 in FIG. 5, the period in which the black image selection signal BT is set to the L level overlaps the period in which the transfer signal FT is set to the H level. A black image (specific image) is displayed between the first image (for example, the image of the kth frame) and the second image (for example, the image of the (k + 1) th frame). For this reason, compared with the case where the above-mentioned two periods do not overlap and the second image is displayed immediately after the first image, the first image felt by the observer is changed from the second image to the second image. Sudden changes are alleviated and moving image blur can be reduced efficiently.

なお、本実施例では、第1の画像と第2の画像との間に黒色画像が表示されているが、上記のように、黒色画像選択信号BTがLレベルに設定される期間と、転送信号FTがHレベルに設定される期間と、をずらすことによって、第1の画像を一括して表示した後に、第2の画像を一括して表示することができる。従来では、複数の走査線が順次選択されるため、第1の画像と第2の画像とを順次表示する場合には、通常、第1の画像の一部と、第2の画像の一部とが、同時に表示されるオーバラップ期間が存在していた。しかしながら、本実施例では、転送信号FTに従って、複数の第1のキャパシタCaに記憶された複数の画素データを、複数の第2のキャパシタCbに一斉に格納することができる。このため、第1の画像を一括して表示した後に、第2の画像を一括して表示することができる。換言すれば、第1の画像の一部と、第2の画像の一部と、が同時に表示されるオーバラップ期間を排除することができる。これにより、動画像を表示する場合に、オーバラップ期間に起因してフリッカ(ちらつき)が発生するのを抑制することができる。   In this embodiment, a black image is displayed between the first image and the second image. As described above, the period during which the black image selection signal BT is set to the L level and the transfer are transferred. By shifting the period during which the signal FT is set to the H level, the second image can be displayed in batch after the first image is displayed in batch. Conventionally, since a plurality of scanning lines are sequentially selected, when a first image and a second image are sequentially displayed, usually a part of the first image and a part of the second image However, there was an overlap period displayed at the same time. However, in this embodiment, a plurality of pixel data stored in the plurality of first capacitors Ca can be stored in the plurality of second capacitors Cb all at once according to the transfer signal FT. For this reason, after displaying the 1st image collectively, the 2nd image can be displayed collectively. In other words, it is possible to eliminate an overlap period in which a part of the first image and a part of the second image are displayed simultaneously. Thereby, when a moving image is displayed, it is possible to suppress occurrence of flicker (flicker) due to the overlap period.

なお、以上の説明から分かるように、本実施例における複数のセル302内の複数の液晶素子LCが本発明における複数の光射出素子に対応し、複数のセル302内の複数の液晶素子LCを除く複数の素子群Ca,Cb,TRa,TRb,BFa,BFb,SWが本発明における複数の素子制御部および動作状態制御部に相当する。   As can be seen from the above description, the plurality of liquid crystal elements LC in the plurality of cells 302 in this embodiment correspond to the plurality of light emitting elements in the present invention, and the plurality of liquid crystal elements LC in the plurality of cells 302 are A plurality of element groups Ca, Cb, TRa, TRb, BFa, BFb, and SW other than the element groups correspond to a plurality of element control units and operation state control units in the present invention.

特に、本実施例における第2のキャパシタCbが、本発明における第1の記憶部に相当し、スイッチSWと第2のバッファ回路BFbとが、本発明における選択供給部に相当する。そして、第2のバッファ回路BFbは、本発明における第1の増幅部に相当する。また、本実施例における第1のキャパシタCaが、本発明における第2の記憶部に相当し、第1のバッファ回路BFaと第2のトランジスタTRbとが、本発明における転送部に相当する。そして、第1のバッファ回路BFaは、本発明における第2の増幅部に相当する。さらに、本実施例における第1のトランジスタTRaが本発明における取得部に相当する。   In particular, the second capacitor Cb in this embodiment corresponds to the first storage unit in the present invention, and the switch SW and the second buffer circuit BFb correspond to the selection supply unit in the present invention. The second buffer circuit BFb corresponds to the first amplification unit in the present invention. Further, the first capacitor Ca in the present embodiment corresponds to the second storage unit in the present invention, and the first buffer circuit BFa and the second transistor TRb correspond to the transfer unit in the present invention. The first buffer circuit BFa corresponds to the second amplification unit in the present invention. Furthermore, the first transistor TRa in the present embodiment corresponds to the acquisition unit in the present invention.

また、本実施例における電圧選択回路350が本発明における特定画素データ供給部に相当し、駆動回路に含まれる行選択回路320と列選択回路330とが本発明における選択部に相当する。   Further, the voltage selection circuit 350 in this embodiment corresponds to the specific pixel data supply unit in the present invention, and the row selection circuit 320 and the column selection circuit 330 included in the drive circuit correspond to the selection unit in the present invention.

B.第2実施例:
図7は、第2実施例におけるプロジェクタPJBの概略構成を示す説明図である。図7は、図1とほぼ同じであるが、3つの照明光学系260R,G,Bと発光部駆動回路112と制御回路150Bとが変更されている。
B. Second embodiment:
FIG. 7 is an explanatory diagram showing a schematic configuration of the projector PJB in the second embodiment. FIG. 7 is substantially the same as FIG. 1, except that the three illumination optical systems 260R, G, and B, the light emitting unit driving circuit 112, and the control circuit 150B are changed.

3つの照明光学系260R,G,Bは、それぞれ、発光部262R,G,Bを備えており、赤色光と緑色光と青色光とを射出する。なお、本実施例では、各発光部262R,G,Bは、発光ダイオード(LED)を備えているが、これに代えて、半導体レーザなどの他の固体光源が利用されてもよい。   The three illumination optical systems 260R, G, and B include light emitting units 262R, G, and B, respectively, and emit red light, green light, and blue light. In the present embodiment, each of the light emitting units 262R, G, and B includes a light emitting diode (LED), but other solid light sources such as a semiconductor laser may be used instead.

制御回路150Bは、第1実施例と同様に、発光部駆動回路112と、アナログ画像データ供給回路120と、3つの液晶ライトバルブ220R,G,Bと、を制御する機能を有している。また、制御回路150Bは、第1実施例と同様に、アナログ画像データ供給回路120から表示対象画像に関する判断結果を取得し、判断結果に応じて、動作モードを選択する。   As in the first embodiment, the control circuit 150B has a function of controlling the light emitting unit driving circuit 112, the analog image data supply circuit 120, and the three liquid crystal light valves 220R, G, and B. Similarly to the first embodiment, the control circuit 150B acquires a determination result regarding the display target image from the analog image data supply circuit 120, and selects an operation mode according to the determination result.

特に、本実施例では、制御回路150Bは、選択された動作モードに応じて、発光部駆動回路112に電力選択信号PSを供給する機能を有している。具体的には、表示対象画像が静止画像であると判断された場合(第1の動作モードが選択された場合)には、制御回路150Bは、各発光部262R,G,Bから比較的低い強度を有する光が射出されるように、発光部駆動回路112に第1の電力選択信号PS1を供給する。一方、表示対象画像が動画像であると判断された場合(第2の動作モードが選択された場合)には、制御回路150Bは、各発光部262R,G,Bから比較的高い強度を有する光が射出されるように、発光部駆動回路112に第2の電力選択信号PS2を供給する。   In particular, in the present embodiment, the control circuit 150B has a function of supplying the power selection signal PS to the light emitting unit driving circuit 112 in accordance with the selected operation mode. Specifically, when it is determined that the display target image is a still image (when the first operation mode is selected), the control circuit 150B is relatively low from each of the light emitting units 262R, G, and B. The first power selection signal PS1 is supplied to the light emitting unit driving circuit 112 so that light having intensity is emitted. On the other hand, when it is determined that the display target image is a moving image (when the second operation mode is selected), the control circuit 150B has a relatively high intensity from each of the light emitting units 262R, G, and B. The second power selection signal PS2 is supplied to the light emitting unit driving circuit 112 so that light is emitted.

また、制御回路150Bは、選択された動作モードに応じて、発光部駆動回路112に制御信号LSを供給する機能を有している。具体的には、表示対象画像が静止画像であると判断された場合(第1の動作モードが選択された場合)には、制御回路150Bは、各発光部262R,G,Bから連続的に光が射出されるように、発光部駆動回路112に第1の制御信号LS1を供給する。一方、表示対象画像が動画像であると判断された場合(第2の動作モードが選択された場合)には、制御回路150Bは、各発光部262R,G,Bから断続的に光が射出されるように、発光部駆動回路112に第2の制御信号LS2を供給する。   The control circuit 150B has a function of supplying the control signal LS to the light emitting unit driving circuit 112 in accordance with the selected operation mode. Specifically, when it is determined that the display target image is a still image (when the first operation mode is selected), the control circuit 150B continuously receives light from the light emitting units 262R, G, and B. The first control signal LS1 is supplied to the light emitting unit driving circuit 112 so that light is emitted. On the other hand, when it is determined that the display target image is a moving image (when the second operation mode is selected), the control circuit 150B intermittently emits light from each of the light emitting units 262R, G, and B. As described above, the second control signal LS2 is supplied to the light emitting unit driving circuit 112.

発光部駆動回路112は、第1実施例と同様に、各発光部262R,G,Bに電力を供給して、各発光部262R,G,Bを駆動する。ただし、本実施例では、発光部駆動回路112は、制御回路150Bから与えられる電力選択信号PS1,PS2に応じて、各発光部262R,G,Bに供給する電力を変更する。具体的には、発光部駆動回路112は、第1の電力選択信号PS1を受け取った場合(第1の動作モードが選択された場合)には、第1の電力を各発光部262R,G,Bに供給し、第2の電力選択信号PS2を受け取った場合(第2の動作モードが選択された場合)には、第1の電力よりも大きな第2の電力を各発光部262R,G,Bに供給する。また、本実施例では、発光部駆動回路112は、制御回路150Bから与えられる制御信号LS1,LS2に応じて、各発光部262R,G,Bに電力を供給する期間を変更する。   The light emitting unit driving circuit 112 supplies power to the light emitting units 262R, G, and B to drive the light emitting units 262R, G, and B as in the first embodiment. However, in the present embodiment, the light emitting unit driving circuit 112 changes the power supplied to each of the light emitting units 262R, G, B in accordance with the power selection signals PS1, PS2 given from the control circuit 150B. Specifically, when the light emitting unit driving circuit 112 receives the first power selection signal PS1 (when the first operation mode is selected), the light emitting unit driving circuit 112 supplies the first power to each of the light emitting units 262R, G, When the second power selection signal PS2 is received (when the second operation mode is selected), the second power larger than the first power is supplied to each of the light emitting units 262R, G, Supply to B. In the present embodiment, the light emitting unit driving circuit 112 changes the period during which power is supplied to each of the light emitting units 262R, G, B according to the control signals LS1, LS2 given from the control circuit 150B.

なお、本実施例における発光部262R,G,Bが本発明における光源装置に相当し、制御回路150Bと発光部駆動回路112とが本発明における制御部に相当する。   Note that the light emitting units 262R, G, and B in this embodiment correspond to the light source device in the present invention, and the control circuit 150B and the light emitting unit drive circuit 112 correspond to the control unit in the present invention.

図8は、第2実施例において第1の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。なお、図8(a)〜(h)は、図4(a)〜(h)と同じであり、図8(i)が追加されている。図8(i)は、発光部駆動回路112に供給される第1の制御信号LS1を示している。   FIG. 8 is a timing chart relating to the operation of the liquid crystal light valve 220R when the first operation mode is selected in the second embodiment. 8A to 8H are the same as FIGS. 4A to 4H, and FIG. 8I is added. FIG. 8 (i) shows the first control signal LS 1 supplied to the light emitting unit driving circuit 112.

図9は、第2実施例において第2の動作モードが選択された場合の液晶ライトバルブ220Rの動作に関するタイミングチャートである。なお、図9(a)〜(h)は、図5(a)〜(h)と同じであり、図9(i)が追加されている。図9(i)は、発光部駆動回路112に供給される第2の制御信号LS2を示している。   FIG. 9 is a timing chart relating to the operation of the liquid crystal light valve 220R when the second operation mode is selected in the second embodiment. 9A to 9H are the same as FIGS. 5A to 5H, and FIG. 9I is added. FIG. 9 (i) shows the second control signal LS 2 supplied to the light emitting unit driving circuit 112.

なお、発光部駆動回路112は、各制御信号LS1,LS2がHレベルに設定される期間では、各発光部262R,G,Bに電力を供給し、Lレベルに設定される期間では、各発光部262R,G,Bに電力を供給しない。すなわち、Hレベルの期間は、各発光部262R,G,Bの点灯期間であり、Lレベルの期間は、消灯期間である。   Note that the light emitting unit driving circuit 112 supplies power to the light emitting units 262R, G, and B during the period in which the control signals LS1 and LS2 are set at the H level, and each light emission during the period in which the control signals LS1 and LS2 are set at the L level. Power is not supplied to the units 262R, G, and B. That is, the H level period is a lighting period of each of the light emitting units 262R, G, and B, and the L level period is a light extinction period.

図8(i)に示すように、第1の制御信号LS1は、Hレベルで維持されている。すなわち、静止画像が表示される場合に選択される第1の動作モードでは、各発光部262R,G,Bは点灯した状態で維持される。一方、図9(i)に示すように、第2の制御信号LS2は、間欠的に発生するLレベルパルスを含んでいる。すなわち、動画像が表示される場合に選択される第2の動作モードでは、各発光部262R,G,Bは間欠的に消灯する。本実施例では、第2の制御信号LS2は、黒色画像選択信号BT(図9(f))と同じ波形を有している。   As shown in FIG. 8 (i), the first control signal LS1 is maintained at the H level. That is, in the first operation mode selected when a still image is displayed, each light emitting unit 262R, G, B is maintained in a lit state. On the other hand, as shown in FIG. 9 (i), the second control signal LS2 includes intermittently generated L level pulses. That is, in the second operation mode selected when a moving image is displayed, each light emitting unit 262R, G, B is intermittently turned off. In this embodiment, the second control signal LS2 has the same waveform as the black image selection signal BT (FIG. 9 (f)).

動画像が表示される場合に、図9(i)に示す第2の制御信号LS2が利用されれば、動画ボケをより低減することができる。具体的には、本実施例では、第1実施例と同様に、図9(f)に示すように、黒色画像選択信号BTがLレベルに設定される期間では、各液晶素子LCは黒色画素データに応じた動作状態に設定されるが、液晶ライトバルブ220R,G,Bからの光の射出を完全に禁止することは困難である。このため、各発光部262R,G,Bが点灯した状態で維持される場合には、各液晶素子LCが黒色画素データに応じた動作状態に設定された際に、僅かな輝度を有する黒色画像(すなわちグレー画像)が表示されてしまう。しかしながら、図9(i)に示すように、第2の制御信号LS2がLレベルに設定されれば、各発光部262R,G,Bが消灯した状態となるため、僅かな輝度を有する黒色画像(グレー画像)の表示が抑制される。これにより、動画ボケをより低減することができる。   When a moving image is displayed, moving image blur can be further reduced if the second control signal LS2 shown in FIG. 9I is used. Specifically, in this embodiment, as in the first embodiment, as shown in FIG. 9F, in the period in which the black image selection signal BT is set to the L level, each liquid crystal element LC is a black pixel. Although the operation state is set according to the data, it is difficult to completely prohibit the emission of light from the liquid crystal light valves 220R, G, and B. For this reason, when each light emitting unit 262R, G, B is maintained in a lit state, when each liquid crystal element LC is set to an operation state corresponding to black pixel data, a black image having a slight luminance is obtained. (That is, a gray image) is displayed. However, as shown in FIG. 9 (i), when the second control signal LS2 is set to the L level, the light emitting units 262R, G, and B are turned off, and thus a black image having a slight luminance. The display of (gray image) is suppressed. Thereby, moving image blur can be further reduced.

なお、本実施例では、第2の制御信号LS2の周波数(図9(i))は、黒色画像選択信号BT(図9(f))と同様に、垂直同期信号VSの周波数の2倍に設定されているが、これに代えて、1倍以上に設定されてもよい。ただし、第2の制御信号LS2の周波数は、黒色画像選択信号BTと同様に、垂直同期信号VSの周波数の2倍以上であることが好ましい。こうすれば、画像の非表示期間の存在に起因するフリッカの発生を抑制することができる。また、本実施例では、第2の制御信号LS2がLレベルに設定される期間は、黒色画像選択信号BTと同様に、第2の制御信号LS2の1周期の約20%の期間に設定されているが、これに代えて、約10%〜約40%の期間に設定されるようにしてもよい。なお、本実施例では、第2の制御信号LS2は、黒色画像選択信号BTと同じ波形を有しているが、異なる波形を有していてもよい。   In the present embodiment, the frequency of the second control signal LS2 (FIG. 9 (i)) is twice the frequency of the vertical synchronization signal VS similarly to the black image selection signal BT (FIG. 9 (f)). Although it is set, it may be set to 1 or more times instead. However, like the black image selection signal BT, the frequency of the second control signal LS2 is preferably at least twice the frequency of the vertical synchronization signal VS. By so doing, it is possible to suppress the occurrence of flicker due to the existence of the non-display period of the image. In the present embodiment, the period during which the second control signal LS2 is set to the L level is set to a period of about 20% of one cycle of the second control signal LS2, similarly to the black image selection signal BT. However, instead of this, a period of about 10% to about 40% may be set. In the present embodiment, the second control signal LS2 has the same waveform as the black image selection signal BT, but may have a different waveform.

ところで、第1の動作モードと第2の動作モードとで発光部駆動回路112から各発光部262R,G,Bに供給される電力(ワット)が等しい場合には、第2の動作モードにおいて各発光部262R,G,Bから射出されるトータル光量(すなわち累積的な光量)は、第1の動作モードにおけるトータル光量よりも小さくなる。具体的には、点灯期間をTon,消灯期間をToffとすると、第2の動作モードにおけるトータル光量は、第1の動作オードにおけるトータル光量のTon/(Ton+Toff)倍となる。このため、第2の動作モードでは、観察者によって感じられる画像の明るさ(累積的な輝度)が低下する。そこで、本実施例では、発光部駆動回路112は、第2の動作モードにおいて第2の電力選択信号PS2を受け取った場合には、各発光部262R,G,Bに比較的大きな第2の電力W2を供給している。具体的には、第1の動作モードにおいて各発光部262R,G,Bに供給される第1の電力をW1とすると、第2の電力W2は、以下の式で表される。   By the way, when the power (watt) supplied from the light emitting unit drive circuit 112 to each light emitting unit 262R, G, B is equal in the first operation mode and the second operation mode, The total light amount (that is, cumulative light amount) emitted from the light emitting units 262R, G, B is smaller than the total light amount in the first operation mode. Specifically, if the lighting period is Ton and the extinguishing period is Toff, the total light amount in the second operation mode is Ton / (Ton + Toff) times the total light amount in the first operation mode. For this reason, in the second operation mode, the brightness (cumulative luminance) of the image felt by the observer is lowered. Therefore, in this embodiment, when the light emitting unit driving circuit 112 receives the second power selection signal PS2 in the second operation mode, the light emitting units 262R, G, B have a relatively large second power. W2 is supplied. Specifically, if the first power supplied to each light emitting unit 262R, G, B in the first operation mode is W1, the second power W2 is expressed by the following equation.

W2 = W1 × (1+Toff/(Ton+Toff))   W2 = W1 × (1 + Toff / (Ton + Toff))

第2の動作モードにおいて、発光部駆動回路112が各発光部262R,G,Bに第2の電力W2を供給すれば、第1の動作モードにおけるトータル光量が第1の動作モードにおけるトータル光量とほぼ等しくなるため、第2の動作モードにおける画像の明るさの低下を抑制することができる。   In the second operation mode, if the light emitting unit drive circuit 112 supplies the second power W2 to each of the light emitting units 262R, G, B, the total light amount in the first operation mode is equal to the total light amount in the first operation mode. Since they are substantially equal, it is possible to suppress a decrease in image brightness in the second operation mode.

また、第2の動作モードでは、消灯期間が設けられていると共に、点灯期間において各発光部262R,G,Bから射出される光の強度は第1の動作モードよりも高いため、第1の動作モードよりもコントラストを向上させることができる。   Further, in the second operation mode, a light extinction period is provided, and the intensity of light emitted from each light emitting unit 262R, G, B during the lighting period is higher than that in the first operation mode. The contrast can be improved as compared with the operation mode.

さらに、第2の動作モードでは各発光部262R,G,Bの消灯期間が設けられているため、各発光部262R,G,Bが比較的大きな第2の電力W2で駆動することに起因する各発光部262R,G,Bの寿命の短縮を緩和することができるという利点もある。   Further, in the second operation mode, since the light emitting units 262R, G, B are turned off, each light emitting unit 262R, G, B is driven by a relatively large second power W2. There is also an advantage that the shortening of the lifetime of each light emitting part 262R, G, B can be mitigated.

なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。   The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.

(1)上記実施例では、電圧選択回路350が利用されており、選択電圧VBは、2つの電圧V+,V−に交互に変更されているが、電圧選択回路350は省略可能である。この場合には、各セルには、正の電圧V+または負の電圧V−が供給されればよい。ただし、上記実施例のように、選択電圧VBが2つの電圧V+,V−に交互に変更されれば、液晶素子LCの劣化を低減することができる。 (1) In the above embodiment, the voltage selection circuit 350 is used, and the selection voltage VB is alternately changed to two voltages V + and V−, but the voltage selection circuit 350 can be omitted. In this case, the positive voltage V + or the negative voltage V− may be supplied to each cell. However, the deterioration of the liquid crystal element LC can be reduced if the selection voltage VB is alternately changed to the two voltages V + and V− as in the above embodiment.

また、上記実施例では、液晶ライトバルブ220R,G,Bは、ノーマリホワイト方式で動作しており、各液晶素子LCに正の電圧V+または負の電圧V−が印加される場合に黒色(最低輝度値)が表示され、各液晶素子LCに0V(グランドレベル)が印加される場合に白色(最大輝度値)が表示される。しかしながら、これに代えて、ノーマリブラック方式で動作する液晶ライトバルブが利用されてもよい。この液晶ライトバルブでは、各液晶素子LCに0V(グランドレベル)が印加される場合に黒色(最低輝度値)が表示される。したがって、この液晶ライトバルブが利用される場合にも、電圧選択回路350は省略可能である。   In the above-described embodiment, the liquid crystal light valves 220R, G, and B operate in a normally white system, and when the positive voltage V + or the negative voltage V− is applied to each liquid crystal element LC, black ( Lowest luminance value) is displayed, and white (maximum luminance value) is displayed when 0 V (ground level) is applied to each liquid crystal element LC. However, instead of this, a liquid crystal light valve operating in a normally black system may be used. In this liquid crystal light valve, black (minimum luminance value) is displayed when 0 V (ground level) is applied to each liquid crystal element LC. Therefore, even when this liquid crystal light valve is used, the voltage selection circuit 350 can be omitted.

(2)上記実施例では、各セル302は、バッファ回路BFa,BFbを備えているが、バッファ回路BFa,BFbは省略可能である。ただし、この場合には、画素データを転送する際に、画素データの値(電圧値)が第2のトランジスタTRbやスイッチSWのオン抵抗に起因して小さくなってしまうため、アナログ画像データFDの振幅が予め比較的大きく設定さていることが好ましい。 (2) In the above embodiment, each cell 302 includes the buffer circuits BFa and BFb, but the buffer circuits BFa and BFb can be omitted. However, in this case, when the pixel data is transferred, the value (voltage value) of the pixel data becomes small due to the on-resistance of the second transistor TRb and the switch SW, so that the analog image data FD It is preferable that the amplitude is set relatively large in advance.

(3)上記実施例では、液晶ライトバルブ220R,G,Bは、複数のセル302を含むセルアレイと、4つの回路320,330,340,350を含む駆動回路と、が一体的に形成された1つのデバイスである。しかしながら、これに代えて、セルアレイと駆動回路とは、独立した2つのデバイスであってもよい。あるいは、複数の液晶素子LCと他の電気回路(すなわちセルアレイ内の電気回路および駆動回路)とは、独立した2つのデバイスであってもよい。 (3) In the above embodiment, the liquid crystal light valves 220R, G, and B are integrally formed with a cell array including a plurality of cells 302 and a drive circuit including four circuits 320, 330, 340, and 350. One device. However, instead of this, the cell array and the drive circuit may be two independent devices. Alternatively, the plurality of liquid crystal elements LC and other electric circuits (that is, an electric circuit and a driving circuit in the cell array) may be two independent devices.

(4)上記実施例では、液晶ライトバルブ220R,G,Bに本発明が適用されているが、これに代えて、他のタイプのデバイスに本発明が適用されるようにしてもよい。例えば、DMD(ディジタル・マイクロミラー・デバイス)(TI社の商標)などのマイクロミラー型光変調デバイスなどに本発明が適用されてもよい。また、PDP(Plasma Display Panel)、FED(Field Emission Display)、EL(electroluminescence)ディスプレイなどの自発光タイプのデバイスに本発明が適用されてもよい。 (4) In the above embodiment, the present invention is applied to the liquid crystal light valves 220R, 220G, and 220B. However, the present invention may be applied to other types of devices instead. For example, the present invention may be applied to a micromirror type light modulation device such as DMD (Digital Micromirror Device) (trademark of TI). Further, the present invention may be applied to a self-luminous type device such as a plasma display panel (PDP), a field emission display (FED), or an electroluminescence (EL) display.

一般には、表示装置は、複数の光素子を備えていればよい。
In general, the display device has only to comprise a plurality of Hikarimoto child.

(5)第1実施例では、光源ランプ212を含む照明光学系が利用されているが、これに代えて、第2実施例と同様に発光部(すなわち、LEDなどの固体光源)を含む照明光学系が利用されてもよい。また、第2実施例では、発光部262R,G,Bを含む照明光学系が利用されているが、これに代えて、第1実施例と同様に光源ランプ(すなわち、水銀ランプなどの放電管)を含む照明光学系が利用されてもよい。 (5) Although the illumination optical system including the light source lamp 212 is used in the first embodiment, instead of this, illumination including a light emitting unit (that is, a solid light source such as an LED) is performed as in the second embodiment. An optical system may be used. In the second embodiment, an illumination optical system including the light emitting portions 262R, G, and B is used. Instead, a light source lamp (that is, a discharge tube such as a mercury lamp) is used in the same manner as in the first embodiment. An illumination optical system including the above may be used.

(6)上記実施例では、本発明の表示システムはプロジェクタに適用されているが、これに代えて、直視型のディスプレイに適用されてもよい。 (6) In the above embodiment, the display system of the present invention is applied to a projector, but may be applied to a direct-view display instead.

(7)上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。 (7) In the above embodiment, a part of the configuration realized by hardware may be replaced with software, and conversely, a part of the configuration realized by software may be replaced with hardware. Also good.

110…光源ランプ駆動回路
112…発光部駆動回路
120…アナログ画像データ供給回路
150,150B…制御回路
210…照明光学系
212…光源ランプ
260R,G,B…照明光学系
262R,G,B…発光部
220R,G,B…液晶ライトバルブ
230…投写光学系
302…セル
320…行選択回路
330…列選択回路
340…画素データ供給回路
350…電圧選択回路
BFa,BFb…バッファ回路
Ca,Cb…キャパシタ
LC…液晶素子
PJ,PJB…プロジェクタ
SW…スイッチ
TR…トランジスタ
TRa,TRb…トランジスタ
DESCRIPTION OF SYMBOLS 110 ... Light source lamp drive circuit 112 ... Light emission part drive circuit 120 ... Analog image data supply circuit 150,150B ... Control circuit 210 ... Illumination optical system 212 ... Light source lamp 260R, G, B ... Illumination optical system 262R, G, B ... Light emission Sections 220R, G, B ... Liquid crystal light valve 230 ... Projection optical system 302 ... Cell 320 ... Row selection circuit 330 ... Column selection circuit 340 ... Pixel data supply circuit 350 ... Voltage selection circuit BFa, BFb ... Buffer circuit Ca, Cb ... Capacitor LC ... Liquid crystal element PJ, PJB ... Projector SW ... Switch TR ... Transistor TRa, TRb ... Transistor

Claims (5)

表示装置であって、
照射された光を変調して画像を表示するための複数の素子と、
前記複数の素子のそれぞれに一対一で対応して設けられ、各前記素子を備える複数のセルと、
前記複数のセルのそれぞれに一対一で対応して設けられると共に、各前記セル内に配置された、前記複数の素子の変調状態を制御する複数の駆動回路と、を備え、
前記複数の駆動回路は、
外部から与えられる第1の信号に応じて、前記複数のセル内に記憶されている第1種の画像と、前記第1種の画像と異なり、かつ、最低輝度値を有する第2種の画像とのいずれか一方を選択し、前記選択した画像が前記表示装置によって一括して表示されるように、前記複数の素子の変調状態を一斉に制御する、ことを特徴とする表示装置。
A display device,
A plurality of elements for displaying the image by modulating the irradiated light; and
A plurality of cells provided in one-to-one correspondence with each of the plurality of elements, each including the elements;
A plurality of drive circuits that are provided in a one-to-one correspondence with each of the plurality of cells and that are arranged in each of the cells and control the modulation state of the plurality of elements;
The plurality of drive circuits include:
The first type image stored in the plurality of cells and the second type image that is different from the first type image and has the lowest luminance value according to the first signal given from the outside. And the modulation states of the plurality of elements are simultaneously controlled so that the selected images are collectively displayed on the display device.
請求項1に記載の表示装置であって、
前記複数の駆動回路のそれぞれは、
前記第1種の画像を表す第1の画像データに含まれる第1の画素データを記憶する第1の記憶部を含み、
前記複数の駆動回路は、
前記第1の信号に応じて、前記第1の記憶部に記憶された前記第1の画素データと、前記第2種の画像を表す第2の画素データと、のうちのいずれか一方を選択して、前記選択した画素データである選択画素データを一斉に前記複数の素子に供給する、ことを特徴とする表示装置。
The display device according to claim 1,
Each of the plurality of drive circuits is
A first storage unit that stores first pixel data included in first image data representing the first type of image;
The plurality of drive circuits include:
One of the first pixel data stored in the first storage unit and the second pixel data representing the second type image is selected in accordance with the first signal. Then, the selected pixel data which is the selected pixel data is supplied to the plurality of elements all at once.
請求項2に記載の表示装置であって、
前記複数の駆動回路のそれぞれは、
前記表示装置によって前記第1種の画像の次に表示されるべき画像を表す次回画像データに含まれる次回画素データを記憶する第2の記憶部を含み、
前記複数の駆動回路は、
前記第1の信号に応じて前記第2種の画像を表す第2の画像データに含まれる第2の画素データを前記複数の素子に供給している期間に、外部から与えられる第2の信号に応じて、前記第2の記憶部から前記第1の記憶部に前記次回画素データを転送する、ことを特徴とする表示装置。
The display device according to claim 2,
Each of the plurality of drive circuits is
A second storage unit for storing next pixel data included in next image data representing an image to be displayed next to the first type image by the display device;
The plurality of drive circuits include:
A second signal given from the outside during a period in which the second pixel data included in the second image data representing the second type image is supplied to the plurality of elements according to the first signal. In response, the next pixel data is transferred from the second storage unit to the first storage unit.
照射された光を変調して画像を表示するための複数の素子と、前記複数の素子のそれぞれに一対一で対応して設けられ、各前記素子を備える複数のセルと、前記複数のセルのそれぞれに一対一で対応して設けられると共に、各前記セル内に配置された、前記複数の素子の変調状態を制御する複数の駆動回路と、を備える表示装置の制御方法であって、
前記複数の駆動回路が、
外部から与えられる第1の信号に応じて、前記複数のセル内に記憶されている第1種の画像と、前記第1種の画像と異なり、かつ、最低輝度値を有する第2種の画像とのいずれか一方を選択する工程と、
前記選択した画像が前記表示装置によって一括して表示されるように、前記複数の素子の変調状態を一斉に制御する工程と、を実行することを特徴とする制御方法。
A plurality of elements for displaying the image by modulating the irradiated light, a plurality of cells provided in a one-to-one correspondence with each of the plurality of elements, each of the plurality of cells including the elements, and the plurality of cells A plurality of drive circuits that are provided in one-to-one correspondence with each other and that are arranged in each of the cells and control modulation states of the plurality of elements, and a control method for a display device,
The plurality of drive circuits are
The first type image stored in the plurality of cells and the second type image that is different from the first type image and has the lowest luminance value according to the first signal given from the outside. A step of selecting any one of
And a step of simultaneously controlling the modulation states of the plurality of elements so that the selected images are collectively displayed on the display device.
表示システムであって、A display system,
請求項1〜請求項3までのいずれか一項に記載の表示装置と、  A display device according to any one of claims 1 to 3,
前記複数の素子に向けて光を射出する光源装置と、を備える表示システム。  And a light source device that emits light toward the plurality of elements.
JP2011258489A 2011-11-28 2011-11-28 Display device, display device control method, and display system Expired - Fee Related JP5408233B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011258489A JP5408233B2 (en) 2011-11-28 2011-11-28 Display device, display device control method, and display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011258489A JP5408233B2 (en) 2011-11-28 2011-11-28 Display device, display device control method, and display system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006184313A Division JP5125005B2 (en) 2006-07-04 2006-07-04 Display device and display system using the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013126375A Division JP5678989B2 (en) 2013-06-17 2013-06-17 Display device and display system using the same

Publications (2)

Publication Number Publication Date
JP2012078850A JP2012078850A (en) 2012-04-19
JP5408233B2 true JP5408233B2 (en) 2014-02-05

Family

ID=46239088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011258489A Expired - Fee Related JP5408233B2 (en) 2011-11-28 2011-11-28 Display device, display device control method, and display system

Country Status (1)

Country Link
JP (1) JP5408233B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559078B1 (en) * 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 Active matrix light emitting diode pixel structure and method
JP3667175B2 (en) * 1998-11-06 2005-07-06 キヤノン株式会社 Display device
CN1198172C (en) * 1999-12-03 2005-04-20 三菱电机株式会社 Liquid crystal display
JP4744912B2 (en) * 2004-04-01 2011-08-10 東芝モバイルディスプレイ株式会社 Liquid crystal display device and driving method of liquid crystal display device
KR20060021055A (en) * 2004-09-02 2006-03-07 삼성전자주식회사 Liquid crystal display, driving apparatus and method of liquid crystal display

Also Published As

Publication number Publication date
JP2012078850A (en) 2012-04-19

Similar Documents

Publication Publication Date Title
JP5125005B2 (en) Display device and display system using the same
US9672769B2 (en) Display apparatus and method of driving the same
JP4508166B2 (en) Display device and display system using the same
US8587580B2 (en) Liquid crystal display
JP4349433B2 (en) Electro-optical device, driving circuit thereof, driving method, and electronic apparatus
JP6648089B2 (en) Organic light emitting display device and driving device thereof
CN102842282A (en) Display apparatus
JP5056203B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
WO2008018113A1 (en) Pixel driving apparatus and pixel driving method
JP2013050679A (en) Driving circuit, display, and method of driving the display
JP5273391B2 (en) Liquid crystal display
JP2013190509A (en) Output control circuit, scan line drive circuit of electro-optical device, electro-optical device and electronic apparatus
JP5082579B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5793923B2 (en) LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE DRIVE CIRCUIT, AND LIGHT EMITTING DEVICE DRIVE METHOD
US20060202632A1 (en) Organic electroluminescent device, driving method thereof and electronic apparatus
US20110025663A1 (en) Display apparatus and method of driving the same
JP2011197168A (en) Display device and display method
JP5408233B2 (en) Display device, display device control method, and display system
JP5678989B2 (en) Display device and display system using the same
KR101995408B1 (en) Organic light emitting display device and method for driving thereof
US20150123964A1 (en) Organic light emitting diode display and driving method thereof
JP2010181452A (en) Driving method for liquid crystal display device
WO2021070436A1 (en) Display device
KR100588755B1 (en) Data processing circuit for driving active matrix organic light emitted diode panel in a fashion of time division control
JP2010170141A (en) Electro-optical device, method of driving the same and electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5408233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees