JP5407335B2 - Netlist generator for simulation - Google Patents
Netlist generator for simulation Download PDFInfo
- Publication number
- JP5407335B2 JP5407335B2 JP2009000458A JP2009000458A JP5407335B2 JP 5407335 B2 JP5407335 B2 JP 5407335B2 JP 2009000458 A JP2009000458 A JP 2009000458A JP 2009000458 A JP2009000458 A JP 2009000458A JP 5407335 B2 JP5407335 B2 JP 5407335B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- circuit diagram
- component
- template
- correspondence table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、プリント基板(PCB:Printed Circuit Board)の設計技術に関する。 The present invention relates to a design technique for a printed circuit board (PCB).
プリント基板の設計にあっては、CAD(Computer Aided Design)等のツールを用いて回路図を作成した後、目視確認を行い、不備のある箇所を発見した場合には回路図の修正を行い、その後に生産部門に回路図を提出(出図)するという工程を経るのが一般的であった。 In the design of printed circuit boards, after creating a circuit diagram using a tool such as CAD (Computer Aided Design), perform visual confirmation, and if a defective part is found, correct the circuit diagram. After that, it was common to go through the process of submitting (drawing out) circuit diagrams to the production department.
しかしながら、プリント基板に搭載されるASIC(Application Specific Integrated Circuit)等の端子数増大や多電源化等の理由から、回路図入力後の目視確認のみでは単純なミスを出図前に防ぎきれない状況となってきている。例えば、MFP(Multi Function Printer)に使用されるプリント基板の場合、目視確認を行う対象は1万箇所以上にのぼり、信号接続の間違い、反転漏れ等の論理的な間違い、実装指示ミス等の単純なミスを防ぐことは困難となっている。 However, due to the increase in the number of terminals such as ASIC (Application Specific Integrated Circuit) mounted on the printed circuit board and the increase in the number of power supplies, simple mistakes cannot be prevented by just visual confirmation after entering the circuit diagram. It has become. For example, in the case of a printed circuit board used for an MFP (Multi Function Printer), the number of objects to be visually checked is 10,000 or more, such as signal connection mistakes, logical mistakes such as reversal leakage, and mounting instruction mistakes. It is difficult to prevent mistakes.
出図した回路図に含まれるミスは製品化されたプリント基板の不具合に直結することから、配線変更等の追加の作業が必要になり、最悪の場合はプリント基板の再生産が必要となり、納期の遅延や生産コストの増大につながる。 Mistakes included in the circuit diagram are directly connected to defects in the printed circuit board, and additional work such as wiring changes is required. In the worst case, the printed circuit board must be re-produced, and the delivery date Lead to delays and increased production costs.
かかる事態に対処するため、回路図の出図前に設計仕様書(機能ブロック図、コネクタ仕様書等)の情報を利用して自動的に論理接続検証を行う仕組が模索されている。すなわち、設計仕様書には回路図と同等の情報が含まれているため、これらの情報から各信号線の期待値を生成しておき、回路図をシミュレーションした結果と比較することにより、上述したような単純なミスを出図前にチェックすることができるものと期待されている。 In order to cope with such a situation, a mechanism for automatically verifying logical connection using information of a design specification (functional block diagram, connector specification, etc.) before a circuit diagram is drawn is being sought. That is, since the design specification contains information equivalent to the circuit diagram, the expected value of each signal line is generated from this information and compared with the simulation result of the circuit diagram described above. It is expected that such simple mistakes can be checked before drawing.
ところで、回路図をシミュレーションするためには、回路図からVerilogHDL(Hardware Description Language)等のフォーマットに従ったシミュレーション用ネットリストを生成することが必要になる。なお、回路図中にはASICをはじめとする各種の部品が搭載され、単なる接続情報だけではシミュレーションを行うことができないため、シミュレーション用ネットリストには各部品の入出力の振る舞いを示すライブラリが含まれている。
従来、上記のライブラリは担当者が手作業で作成しており、同一機能の部品であってもピン名が違ったり型番が違ったりすることから、個別に作成する必要があった。また、同じ部品であっても回路構成により動作が違うものがあり、適切なライブラリを作成するのが困難であった。 Conventionally, the above-mentioned library is manually created by the person in charge, and even if the parts have the same function, the pin names are different or the model numbers are different, so it is necessary to create them individually. In addition, even with the same parts, there are some which have different operations depending on the circuit configuration, and it is difficult to create an appropriate library.
一方、特許文献1には、装置回路図から接続情報を抽出してネットリストを出力し、回路変換(接続情報の変換)を行うことでシミュレーション用ネットリストを出力する技術が開示されている。しかし、回路変換を行うものであるため、元の回路図とは異なる回路図についてシミュレーション用ネットリストを出力することとなり、全てのネット(配線ないしは信号線)のシミュレーションを行うことができないという不都合がある。また、部品に対応するシミュレーションモデル(ライブラリ)の割り付けは操作者の指定に基づいており、同一機能の部品であってもピン名が違ったり型番が違ったりすることに容易に対応できないとともに、回路構成により動作が違う部品に容易に対応することができない。
On the other hand,
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、シミュレーション用のライブラリの作成を容易に行うことのできるシミュレーション用ネットリスト生成装置を提供することにある。 The present invention has been proposed in view of the above-described conventional problems, and an object of the present invention is to provide a simulation netlist generation device capable of easily creating a simulation library. .
上記の課題を解決するため、本発明にあっては、請求項1に記載されるように、回路図ファイル格納部に格納されている、少なくとも回路図上の部品のアドレスおよびシンボル形状を含む部品情報と部品間の接続関係を示す接続情報とを含む回路図ファイルを読み込む回路図読込部と、部品−モデル対応テーブル格納部に格納されている部品−モデル対応テーブルを読み込む部品−モデル対応テーブル読込部と、前記回路図ファイルに含まれる部品情報および接続情報に従って前記部品−モデル対応テーブルから適切なモデル雛形を特定し、モデル雛形格納部に格納されているモデル雛形を読み込むモデル雛形読込部と、前記回路図ファイルおよび前記モデル雛形に基づき、シミュレーション用ネットリストを生成するシミュレーション用ネットリスト生成部とを備え、前記モデル雛形読込部は、前記回路図ファイルの部品情報と接続情報に基づいて回路図に含まれる各部品の回路パターンを判断し、当該回路パターンに基づいて前記部品−モデル対応テーブルから適切なモデル雛形を特定するシミュレーション用ネットリスト生成装置を要旨としている。
In order to solve the above problems, according to the present invention, as described in
また、請求項2に記載されるように、請求項1に記載のシミュレーション用ネットリスト生成装置において、前記モデル雛形格納部に格納されているモデル雛形は回路図上の信号線をピン番号で記述し、前記モデル雛形格納部からモデル雛形を読み込んだ後に対応する機能名称に置き換えるようにすることができる。
Further, as described in
また、請求項3に記載されるように、シミュレーション用ネットリスト生成装置が実行する方法であって、回路図ファイル格納部に格納されている、少なくとも回路図上の部品のアドレスおよびシンボル形状を含む部品情報と部品間の接続関係を示す接続情報とを含む回路図ファイルを読み込む回路図読込工程と、部品−モデル対応テーブル格納部に格納されている部品−モデル対応テーブルを読み込む部品−モデル対応テーブル読込工程と、前記回路図ファイルに含まれる部品情報および接続情報に従って前記部品−モデル対応テーブルから適切なモデル雛形を特定し、モデル雛形格納部に格納されているモデル雛形を読み込むモデル雛形読込工程と、前記回路図ファイルおよび前記モデル雛形に基づき、シミュレーション用ネットリストを生成するシミュレーション用ネットリスト生成工程とを備え、前記モデル雛形読込工程は、前記回路図ファイルの部品情報と接続情報に基づいて回路図に含まれる各部品の回路パターンを判断し、当該回路パターンに基づいて前記部品−モデル対応テーブルから適切なモデル雛形を特定するシミュレーション用ネットリスト生成方法として構成することができる。 According to a third aspect of the present invention, there is provided a method executed by the simulation netlist generation apparatus, including at least the addresses and symbol shapes of parts on the circuit diagram stored in the circuit diagram file storage unit. A circuit diagram reading process for reading a circuit diagram file including component information and connection information indicating a connection relationship between components, and a component-model correspondence table for reading a component-model correspondence table stored in the component-model correspondence table storage unit. A model template reading step of identifying an appropriate model template from the component-model correspondence table according to the component information and connection information included in the circuit diagram file, and reading the model template stored in the model template storage unit; , A simulation netlist based on the circuit diagram file and the model template And a simulation netlist generating step of generating to the model template reading step determines the circuit pattern of the components included in the circuit diagram based on the component information and the connection information of the schematic file, to the circuit pattern Based on the part-model correspondence table, a simulation netlist generation method for specifying an appropriate model template can be configured.
本発明のシミュレーション用ネットリスト生成装置にあっては、部品を機能とパッケージ単位で整理したライブラリのモデル雛形を予め用意し、回路図の情報に基づいて適切なモデル雛形を選択し、所定の加工を行うことで、シミュレーション用のライブラリの作成を容易に行うことができる。 In the simulation netlist generation device of the present invention, a library model template in which parts are organized by function and package unit is prepared in advance, an appropriate model template is selected based on circuit diagram information, and predetermined processing is performed. By doing this, it is possible to easily create a library for simulation.
以下、本発明の好適な実施形態につき説明する。 Hereinafter, preferred embodiments of the present invention will be described.
<構成>
図1は本発明の一実施形態にかかるシミュレーション用ネットリスト生成装置の構成例を示す図である。
<Configuration>
FIG. 1 is a diagram showing a configuration example of a simulation net list generation apparatus according to an embodiment of the present invention.
図1において、シミュレーション用ネットリスト生成装置1は、機能部として、回路図読込部101と部品−モデル対応テーブル読込部102とモデル雛形読込部103とシミュレーション用ネットリスト生成部104とシミュレーション用ネットリスト出力部105とを備えている。これらの機能部は、シミュレーション用ネットリスト生成装置1を構成するコンピュータのCPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等のハードウェア資源上で実行されるコンピュータプログラムによって実現されるものである。なお、これらの機能部は単一のコンピュータ上に配置される必要はなく、必要に応じて分散される形態であってもよい。
In FIG. 1, a simulation
また、シミュレーション用ネットリスト生成装置1は、データ保持部として、回路図ファイル格納部111と部品−モデル対応テーブル格納部112とモデル雛形格納部113とシミュレーション用ネットリスト格納部114とを備えている。これらのデータ保持部は、シミュレーション用ネットリスト生成装置1内のHDD(Hard Disk Drive)等の記憶媒体上にデータを体系的に保持するものである。
The simulation
回路図読込部101は、回路図ファイル格納部111に格納されている回路図ファイルを読み込み、読み込んだ回路図ファイルを次段の部品−モデル対応テーブル読込部102に与える機能を有している。回路図ファイルはCAD等のツールにより予め作成されたものである。
The circuit
部品−モデル対応テーブル読込部102は、部品−モデル対応テーブル格納部112に格納されている部品−モデル対応テーブルを読み込み、読み込んだ部品−モデル対応テーブルを回路図読込部101から与えられた回路図ファイルとともに次段のモデル雛形読込部103に与える機能を有している。
The part-model correspondence
モデル雛形読込部103は、回路図ファイルに含まれる情報に従って部品−モデル対応テーブルから適切なモデル雛形を特定し、モデル雛形格納部113に格納されているモデル雛形を読み込み、読み込んだモデル雛形を回路図ファイルとともに次段のシミュレーション用ネットリスト生成部104に与える機能を有している。
The model
シミュレーション用ネットリスト生成部104は、回路図ファイルおよびモデル雛形に基づき、シミュレーション用ネットリストを生成し、次段のシミュレーション用ネットリスト出力部105に与える機能を有している。
The simulation
シミュレーション用ネットリスト出力部105は、シミュレーション用ネットリストをシミュレーション用ネットリスト格納部114に出力(格納)する機能を有している。
The simulation
図2は回路図ファイル格納部111に格納された回路図ファイルFのデータ構造例を示す図である。回路図ファイルFは部品情報と接続情報とを含んでいる。部品情報は、「アドレス」と「メーカ型番」と「品種」と「機能名」と「シンボル形状」と「ピン数」と「ピン定義」の項目を含んでいる。「アドレス」は、回路図上の部品を特定する情報であり、例えば「IC1」等の値が入る。「メーカ型番」は、メーカの定めた部品の型番を示す情報であり、例えば「TC74VHC00FT(K)」等の値が入る。「品種」は、部品の種別を示す情報であり、例えば「ロジック」等の値が入る。「機能名」は、部品の機能的な名称を示す情報であり、例えば「00」等の値が入る。「シンボル形状」は、部品のシンボルを特定する情報であり、例えば「2NAND―P」等の値が入る。「ピン数」は、部品の有するピンの数を示す情報であり、例えば「14」等の値が入る。部品が抵抗である場合、抵抗の単体のピン数は「2」であるが、4素子が一つのパッケージ内に入っている部品を使用する場合、ピン数は「8」となる。「ピン定義」は、部品のピン番号と機能名称とを対応付ける情報であり、例えば「1:1A、2:1B、・・・」等の値が入る。 FIG. 2 is a diagram showing an example of the data structure of the circuit diagram file F stored in the circuit diagram file storage unit 111. The circuit diagram file F includes component information and connection information. The component information includes items of “address”, “manufacturer model number”, “product type”, “function name”, “symbol shape”, “number of pins”, and “pin definition”. “Address” is information for specifying a component on the circuit diagram, and a value such as “IC1” is entered, for example. The “manufacturer model number” is information indicating the model number of the part determined by the manufacturer, and a value such as “TC74VHC00FT (K)” is entered, for example. “Product type” is information indicating the type of component, and for example, a value such as “logic” is entered. “Function name” is information indicating the functional name of a component, and a value such as “00” is entered, for example. “Symbol shape” is information for identifying a symbol of a component, and a value such as “2NAND-P” is entered, for example. “Number of pins” is information indicating the number of pins of a component, and a value such as “14” is entered. When the component is a resistor, the number of pins of the single resistor is “2”, but when using a component in which four elements are included in one package, the number of pins is “8”. “Pin definition” is information for associating a pin number of a component with a function name, and a value such as “1: 1A, 2: 1B,.
接続情報は、「接続元」と「接続先」とを含んでいる。「接続元」は、接続の起点を示す情報であり、例えば部品IC1の第3ピンの場合は「IC1.3」等の値が入る。「接続先」は、接続の終点を示す情報である。 The connection information includes “connection source” and “connection destination”. “Connection source” is information indicating the starting point of the connection. For example, in the case of the third pin of the component IC1, a value such as “IC1.3” is entered. “Destination” is information indicating the end point of the connection.
図3は部品−モデル対応テーブル格納部112に格納された部品−モデル対応テーブルTのデータ構造例を示す図である。部品−モデル対応テーブルTは、「品種」と「ピン数」と「シンボル形状」と「機能名」と「回路パターン」と「モデル雛形」と「出力モデル名」の項目を含んでいる。「品種」は、部品の種別を示す情報であり、例えば「ロジック」等の値が入る。「ピン数」は、部品の有するピンの数を示す情報であり、例えば「14」等の値が入る。「シンボル形状」は、部品のシンボルを特定する情報であり、例えば「2NAND―P」等の値が入る。「機能名」は、部品の機能的な名称を示す情報であり、例えば「00」等の値が入る。
FIG. 3 is a diagram showing an example of the data structure of the part-model correspondence table T stored in the part-model correspondence
「回路パターン」は部品の使われ方を示す情報であり、例えば抵抗の場合は「プルアップ/プルダウン」「その他(ダンピング抵抗)」、オペアンプの場合は「ボルテージフォロア」「その他」、コンパレータの場合は「分圧あり」「その他」、ダイオードの場合は「順接続」「逆接続」、トランジスタの場合は「エミッタフォロア」「その他」等の値が入る。 “Circuit pattern” is information indicating how the part is used. For example, “Pull-up / Pull-down” “Other (Damping resistor)” for resistors, “Voltage follower” “Other” for operational amplifiers, and Comparator “Divided” or “Other”, “Forward connection” or “Reverse connection” for diodes, “Emitter follower”, “Others”, etc. for transistors.
「モデル雛形」は、対応するモデル雛形のファイル名を示す情報であり、例えば「logic_00_14.v」等の値が入る。「出力モデル名」は、モデル雛形から生成したライブラリのモジュール名の命名規則を示す情報であり、例えば「型番使用」等の値が入る。 The “model template” is information indicating the file name of the corresponding model template, and a value such as “logic_00_14.v” is entered, for example. The “output model name” is information indicating the naming rule of the module name of the library generated from the model template, and includes a value such as “use model number”, for example.
図4はモデル雛形格納部113に格納されたモデル雛形Mの例を示す図である。図示の例はメーカ型番「TC74VHC00FT(K)」等の2素子NANDゲートに相当する、品種「ロジック」、ピン数「14」、機能名「00」のモデル雛形(ファイル名)「logic_00_14.v」に対応するものであり、記述d1に示すモジュール名は「logic_00_14」となっている。
FIG. 4 is a diagram illustrating an example of the model template M stored in the model
また、モジュール名に続くポート名には「n_」にピン番号を続けた「n_1,n_2,n_3,n_4,n_5,n_6,n_7,n_8,n_9,n_10,n_11,n_12,n_13,n_14」が記述されている。ポート名にピン番号を用いているのは、その部品の製造メーカや部品のシリーズによる固有の機能名称を使わずに済むからである。なお、ポート名の先頭に「n_」を付しているのは、VerilogHDLの記述ルールから、先頭に数字を使用できないからである。 In addition, the port name following the module name is described with “n_1, n_2, n_3, n_4, n_5, n_6, n_7, n_8, n_9, n_10, n_11, n_12, n_13, n_14” with the pin number. Has been. The reason why the pin number is used for the port name is that it is not necessary to use a function name unique to the manufacturer or part series of the part. The reason why “n_” is added to the beginning of the port name is that a number cannot be used at the beginning according to the description rule of Verilog HDL.
モジュール内には、記述d2に示す「input」で始まる入力ポートの宣言、記述d3に示す「output」で始まる出力ポートの宣言、および、記述d4に示す「nand(n_3,n_1,n_2)」等の素子の記述が含まれている。「nand」はVerilogHDLで予め用意(Build-in)されたNANDゲートを示す記述(組み込みプリミティブ)である。 In the module, the declaration of the input port starting with “input” shown in the description d2, the declaration of the output port starting with “output” shown in the description d3, “nand (n_3, n_1, n_2)” shown in the description d4, etc. A description of the element is included. “Nand” is a description (embedded primitive) indicating a NAND gate prepared in advance (Build-in) in Verilog HDL.
<動作例1>
図5は上記の実施形態の処理例を示すフローチャートである。
<Operation example 1>
FIG. 5 is a flowchart showing a processing example of the above embodiment.
図5において、操作者による処理起動指示等により処理を開始すると(ステップS11)、回路図読込部101は、回路図ファイル格納部111から対象となる回路図ファイルFを読み込み、読み込んだ回路図ファイルFを次段の部品−モデル対応テーブル読込部102に与える(ステップS12)。
In FIG. 5, when the process is started by a process start instruction or the like by the operator (step S <b> 11), the circuit
図6(a)は読み込まれた回路図ファイルFに対応する回路図の例を示している。なお、この回路図は説明の都合上から視覚的に示したものであり、回路図ファイルFの実体は図2に示した部品情報と接続情報による電子データである。接続情報の例は省略してあるが、図6(a)の回路図の各信号線の起点と終点とを対応付けたものが接続情報となる。また、図6(b)は部品情報の例を示しており、アドレス「IC1」、メーカ型番「TC74VHC00FT(K)」、品種「ロジック」、機能名「00」、シンボル形状「2NAND−P」、ピン数「14」、ピン定義「1:1A、2:1B、・・・」等の値が設定されている。 FIG. 6A shows an example of a circuit diagram corresponding to the read circuit diagram file F. FIG. This circuit diagram is visually shown for convenience of explanation, and the entity of the circuit diagram file F is electronic data based on the component information and connection information shown in FIG. Although an example of connection information is omitted, connection information is obtained by associating a starting point and an ending point of each signal line in the circuit diagram of FIG. FIG. 6B shows an example of component information. Address “IC1”, manufacturer model number “TC74VHC00FT (K)”, product type “logic”, function name “00”, symbol shape “2NAND-P”, Values such as the number of pins “14” and pin definitions “1: 1A, 2: 1B,...” Are set.
図5に戻り、部品−モデル対応テーブル読込部102は、部品−モデル対応テーブル格納部112に格納されている部品−モデル対応テーブルTを読み込み、読み込んだ部品−モデル対応テーブルTを回路図読込部101から与えられた回路図ファイルFとともに次段のモデル雛形読込部103に与える(ステップS13)。
Returning to FIG. 5, the part-model correspondence
図6(c)は部品−モデル対応テーブルTの例を示しており、品種「ロジック」、ピン数「14」、シンボル形状「2NAND−P」、機能名「00」、回路パターン「−−」、モデル雛形「logic_00_14.v」、出力モデル名「型番使用」等の値が設定されている。 FIG. 6C shows an example of the part-model correspondence table T. The product type “logic”, the number of pins “14”, the symbol shape “2 NAND-P”, the function name “00”, and the circuit pattern “-”. The model template “logic — 00 — 14.v”, the output model name “model number use”, and the like are set.
図5に戻り、モデル雛形読込部103は、回路図ファイルFの部品情報に含まれる品種および/もしくはピン数に基づいて部品−モデル対応テーブルTから適切なモデル雛形Mを特定し、モデル雛形格納部113に格納されているモデル雛形Mを読み込み、読み込んだモデル雛形Mを回路図ファイルFとともに次段のシミュレーション用ネットリスト生成部104に与える(ステップS14)。
Returning to FIG. 5, the model
図6(a)のアドレス「IC1」の部品(ロジック)については、図6(b)における部品情報の品種「ロジック」および/もしくはピン数「14」に基づき、図6(c)の部品−モデル対応テーブルからモデル雛形「logic_00_14.v」を特定し、これに基づいてモデル雛形格納部113からモデル雛形Mを読み込む。
The component (logic) of the address “IC1” in FIG. 6A is based on the component “logic” and / or the number of pins “14” in the component information in FIG. A model template “logic — 00 — 14.v” is specified from the model correspondence table, and based on this, the model template M is read from the model
図5に戻り、モデル雛形読込部103は、読み込んだモデル雛形Mのピン番号を、回路図ファイルFの部品情報に含まれるピン定義に基づいて、機能名称に置換するとともに、部品−モデル対応テーブルTの出力モデル名(図6(c))に「型番使用」等の指示がある場合にはその指示に従ってモデル名(モジュール名)を変更する(ステップS15)。なお、ピン番号の置換およびモデル名(モジュール名)の変更の両方もしくは一方は次段のシミュレーション用ネットリスト生成部104において行ってもよい。
Returning to FIG. 5, the model
信号名に置換するのは、モデル雛形Mの状態では製造メーカや部品のシリーズによる固有の機能名称を使わずに済むようにピン番号を用いているのに対し、シミュレーション用ネットリストでは目視で追うときに各ピンの機能を連想することがむずかしく、ピン番号の記述を機能名称に置き換えることによってシミュレーション用ネットリストの視認性を向上させるためである。図4に示したモデル雛形Mの例では、「n_1,n_2,n_3,n_4,n_5,n_6,n_7,n_8,n_9,n_10,n_11,n_12,n_13,n_14」を「n_1A,n_1B,n_1Y,n_2A,n_2B,n_2Y,GND,n_3Y,n_3A,n_3B,n_4Y,n_4A,n_4B,Vcc」等に置換する。1A,1B,1Y等の機能名は、先頭文字が数字であることから、VerilogHDLの記述ルールに適合するように、先頭に「n_」を付与している。モジュール名の変更は、「型番使用」の場合は、メーカ型番が「TC74VHC00FT(K)」であれば、「TC74VHC00FT_K_」とする。モジュール名はVerilogHDLの記述ルールから「(」「)」が禁止されているため、「(」「)」を「_」(アンダーバー文字)に置き換えている。 The signal name is replaced with the pin number so that it is not necessary to use a unique function name depending on the manufacturer or part series in the state of the model model M, whereas the simulation netlist is followed visually. It is sometimes difficult to associate the function of each pin, and the visibility of the simulation netlist is improved by replacing the description of the pin number with the function name. In the example of the model template M shown in FIG. , N_2B, n_2Y, GND, n_3Y, n_3A, n_3B, n_4Y, n_4A, n_4B, Vcc, etc. Function names such as 1A, 1B, and 1Y have “n_” at the beginning so that the first character is a number, so that it conforms to the description rule of VerilogHDL. The module name is changed to “TC74VHC00FT_K_” if the manufacturer model number is “TC74VHC00FT (K)” in the case of “use model number”. Since “(” “)” is prohibited from the description rule of Verilog HDL, “(” “)” is replaced with “_” (underbar character).
図5に戻り、シミュレーション用ネットリスト生成部104は、回路図ファイルFおよびモデル雛形Mに基づき、シミュレーション用ネットリストを生成し、次段のシミュレーション用ネットリスト出力部105に与える(ステップS16)。
Returning to FIG. 5, the simulation
図7Aおよび図7Bはシミュレーション用ネットリストの例を示す図である。なお、図7Aおよび図7Bはモジュール毎に別々のファイルであっても一つのファイルであってもよい。 7A and 7B are diagrams illustrating examples of simulation netlists. 7A and 7B may be separate files for each module or one file.
図7Aは図6(a)の回路図に対応した全体的なネットリストであり、記述d11でモジュール名は「Sample1」となっており、モジュール名に続くポート名にはコネクタCN1のピン「CN1_1,CN1_2,CN1_3,CN1_4,CN1_5,CN1_6,CN1_7,CN1_8」が記述されている。 FIG. 7A is an overall netlist corresponding to the circuit diagram of FIG. 6A, the module name is “Sample1” in the description d11, and the port name following the module name is the pin “CN1_1” of the connector CN1. , CN1_2, CN1_3, CN1_4, CN1_5, CN1_6, CN1_7, CN1_8 ".
モジュール内には、記述d12に示す「input」で始まる入力ポートの宣言、記述d13に示す「output」で始まる出力ポートの宣言、記述d14に示す「wire」で始まるネットの宣言、記述d15に示す「assign」で始まるネットの割り付け、記述d16に示す「tran」で始まる双方向スイッチ(Bidirectional Switch)の記述、および、記述d17に示すメーカ型番「TC74VHC00FT(K)」の2素子NANDゲートの宣言の記述が含まれている。 In the module, an input port declaration starting with “input” shown in description d12, an output port declaration starting with “output” shown in description d13, a net declaration starting with “wire” shown in description d14, and shown in description d15 Net assignment starting with “assign”, description of bidirectional switch starting with “tran” shown in description d16, and declaration of two-element NAND gate with manufacturer model number “TC74VHC00FT (K)” shown in description d17 Contains a description.
図7Bは図4に示したモデル雛形Mから生成されてシミュレーション用ネットリストに付加されたライブラリである。図4と比較して、モジュール名は部品−モデル対応テーブルTの出力モデル名「型番使用」(図6(c))に従い、メーカ型番「TC74VHC00FT(K)」に対応した「TC74VHC00FT_K_」となっている。 FIG. 7B is a library generated from the model template M shown in FIG. 4 and added to the simulation netlist. Compared to FIG. 4, the module name is “TC74VHC00FT_K_” corresponding to the manufacturer model number “TC74VHC00FT (K)” according to the output model name “use model number” (FIG. 6C) of the part-model correspondence table T. Yes.
また、ポート名がピン番号から機能名称に置換されており、図4のポート名「n_1,n_2,n_3,n_4,n_5,n_6,n_7,n_8,n_9,n_10,n_11,n_12,n_13,n_14」が「n_1A,n_1B,n_1Y,n_2A,n_2B,n_2Y,GND,n_3Y,n_3A,n_3B,n_4Y,n_4A,n_4B,Vcc」に置換されている。 Also, the port name is replaced with the function name from the pin number, and the port names “n_1, n_2, n_3, n_4, n_5, n_6, n_7, n_8, n_9, n_10, n_11, n_12, n_13, n_14" in FIG. Are replaced with “n_1A, n_1B, n_1Y, n_2A, n_2B, n_2Y, GND, n_3Y, n_3A, n_3B, n_4Y, n_4A, n_4B, Vcc”.
図5に戻り、シミュレーション用ネットリスト出力部105は、シミュレーション用ネットリストをシミュレーション用ネットリスト格納部114に出力(格納)し(ステップS17)、処理を終了する(ステップS18)。
Returning to FIG. 5, the simulation
<動作例2>
図8は上記の実施形態の他の処理例を示すフローチャートであり、モデル雛形の特定をより厳密に行うようにしたものである。
<Operation example 2>
FIG. 8 is a flowchart showing another processing example of the above-described embodiment, and the model template is specified more strictly.
図8において、操作者による処理起動指示等により処理を開始すると(ステップS21)、回路図読込部101は、回路図ファイル格納部111から対象となる回路図ファイルFを読み込み、読み込んだ回路図ファイルFを次段の部品−モデル対応テーブル読込部102に与える(ステップS22)。
In FIG. 8, when the process is started by a process activation instruction or the like by the operator (step S <b> 21), the circuit
図9(a)は読み込まれた回路図ファイルFに対応する回路図の例を示している。なお、この回路図は説明の都合上から視覚的に示したものであり、回路図ファイルFの実体は図2に示した部品情報と接続情報による電子データである。図9(b)は部品情報の例を示しており、アドレス「IC1」、品種「ロジック」の部品と、アドレス「RN1」、品種「抵抗」の部品と、アドレス「RN2」、品種「抵抗」の部品の情報が含まれている。図9(c)は接続情報の例を示しており、IC1の第3ピンとRN1の第1ピンとの接続と、RN1の第8ピンとRN2の第1ピンとの接続と、RN1の第8ピンとCN1の第1ピンとの接続と、RN2の第8ピンとVCC(電源)との接続が含まれている。 FIG. 9A shows an example of a circuit diagram corresponding to the read circuit diagram file F. FIG. This circuit diagram is visually shown for convenience of explanation, and the entity of the circuit diagram file F is electronic data based on the component information and connection information shown in FIG. FIG. 9B shows an example of the component information. The address “IC1”, the type “logic”, the address “RN1”, the type “resistance”, the address “RN2”, and the type “resistance”. Contains information on parts. FIG. 9C shows an example of connection information. The connection between the third pin of IC1 and the first pin of RN1, the connection between the eighth pin of RN1 and the first pin of RN2, and the eighth pin of RN1 and CN1 A connection with the first pin and a connection between the eighth pin of RN2 and VCC (power supply) are included.
図8に戻り、部品−モデル対応テーブル読込部102は、部品−モデル対応テーブル格納部112に格納されている部品−モデル対応テーブルTを読み込み、読み込んだ部品−モデル対応テーブルTを回路図読込部101から与えられた回路図ファイルFとともに次段のモデル雛形読込部103に与える(ステップS23)。
Returning to FIG. 8, the part-model correspondence
図9(d)は部品−モデル対応テーブルTの例を示しており、品種「ロジック」の部品については図6(c)と同様であるが、品種「抵抗」については回路パターン「プルアップ/プルダウン」と「その他」の2つのレコードが設けられ、回路パターン「プルアップ/プルダウン」に対応するモデル雛形は「allrtran.v」、回路パターン「その他」に対応するモデル雛形は「alltran.v」となっている。なお、この例ではその他の部品については示していないが、抵抗の場合と同様に2つのレコードが設けられ、回路パターンによって対応付くモデル雛形が異なっている。抵抗の場合を含め、まとめて示せば次のようになる。 FIG. 9D shows an example of the part-model correspondence table T. The parts of the type “logic” are the same as those in FIG. 6C, but the circuit pattern “pull-up / Two records, “pull-down” and “other”, are provided, the model template corresponding to the circuit pattern “pull-up / pull-down” is “allrtran.v”, and the model template corresponding to the circuit pattern “other” is “alltran.v”. It has become. Although other components are not shown in this example, two records are provided in the same manner as in the case of resistors, and the model templates to be associated with are different depending on the circuit pattern. It is as follows if it shows collectively including the case of resistance.
品種「抵抗」の場合
回路パターン「プルアップ/プルダウン」 モデル雛形「allrtran.v」
回路パターン「その他」 モデル雛形「alltran.v」
品種「オペアンプ」の場合
回路パターン「ボルテージフォロア」 モデル雛形「op_vf.v」
回路パターン「その他」 モデル雛形「op_other.v」
品種「コンパレータ」の場合
回路パターン「分圧あり」 モデル雛形「cmp_b.v」
回路パターン「その他」 モデル雛形「cmp_other.v」
品種「ダイオード」の場合
回路パターン「順接続」 モデル雛形「jun.v」
回路パターン「逆接続」 モデル雛形「gyaku.v」
品種「トランジスタ」の場合
回路パターン「エミッタフォロア」 モデル雛形「tr_ef.v」
回路パターン「その他」 モデル雛形「tr_other.v」
図8に戻り、モデル雛形読込部103は、回路図ファイルFの部品情報と接続情報に基づき、所定のルールに従って部品−モデル対応テーブルTから適切なモデル雛形Mを特定し、モデル雛形格納部113に格納されているモデル雛形Mを読み込み、読み込んだモデル雛形Mを回路図ファイルFとともに次段のシミュレーション用ネットリスト生成部104に与える(ステップS24)。所定のルールとは、部品−モデル対応テーブルTに回路パターンによる選択肢がない場合は前述した動作例(図5)と同様に回路図ファイルFの部品情報に含まれる品種および/もしくはピン数に基づいて部品−モデル対応テーブルTから適切なモデル雛形Mを特定する。回路パターンによる選択肢がある場合は、例えば次のルールで回路パターンの判断およびモデル雛形Mの特定を行う。
In the case of product type “resistor” Circuit pattern “pull-up / pull-down” Model template “allrtran.v”
Circuit pattern “Others” Model template “alltran.v”
In the case of product type “op-amp” Circuit pattern “Voltage follower” Model template “op_vf.v”
Circuit pattern “Others” Model template “op_other.v”
In case of product type “Comparator” Circuit pattern “With partial pressure” Model template “cmp_b.v”
Circuit pattern “Others” Model template “cmp_other.v”
In case of product type “Diode” Circuit pattern “Sequential connection” Model template “jun.v”
Circuit pattern “reverse connection” model template “gyaku.v”
In the case of product type “transistor” circuit pattern “emitter follower” model template “tr_ef.v”
Circuit pattern “Others” Model template “tr_other.v”
Returning to FIG. 8, the model
品種「抵抗」の場合
電源、接地につながる各ネットに着目し、そのネットおよびスルー判断できる部品(後述)を介したネットにつながる抵抗を「プルアップ/プルダウン」と認識し、それ以外を「その他(ダンピング抵抗)」とする。ただし、直列の場合、最初の抵抗のみ「プルアップ/プルダウン」とし、その先はみない。
In the case of product type “resistor” Focusing on each net connected to the power supply and ground, the resistor connected to the net via the net and through-determinable parts (described later) is recognized as “pull-up / pull-down”, and the others are “others” (Damping resistance) ”. However, in the case of series, only the first resistor is “pull-up / pull-down” and there is no further point.
チップジャンパー等の0Ω抵抗は「その他(ダンピング抵抗)」とし、またスルー判断できる部品としてその先のネットにつながる抵抗をみて、その抵抗の片方が電源もしくは接地につながっている場合「プルアップ/プルダウン」とする。 0Ω resistor such as chip jumper is “other (damping resistor)”, and if one of the resistors is connected to the power supply or ground when looking at the resistor connected to the net as a part that can be judged through, “pull up / pull down” "
そして、「プルアップ/プルダウン」と判断した場合、モデル雛形「allrtran.v」を使用し、そうでない場合は「alltran.v」を使用する。 When it is determined that “pull-up / pull-down” is used, the model template “allrtran.v” is used. Otherwise, “alltran.v” is used.
品種「オペアンプ」の場合
品種がオペアンプの部品シンボルの各ピンについて、マイナスピン(ピンの機能名に「−」が含まれるピン)につながるネットをたどり、そのネットおよびスルー判断できる部品を介したネットにつながるピンが、同じシンボル内のピンの入出力タイプが「出力」のピンであれば、このシンボルを「ボルテージフォロア」と判断し、モデル雛形「op_vf.v」を使用する。そうでない場合は「op_other.v」を使用する。
For product type “op amp” For each pin of the product symbol of the product type op amp, follow the net connected to the minus pin (the pin function name includes “-”), and the net through the net that can be judged through If the input / output type of the pin in the same symbol is “output”, this symbol is determined as “voltage follower” and the model template “op_vf.v” is used. Otherwise, “op_other.v” is used.
品種「コンパレータ」の場合
品種がコンパレータの部品シンボルの各ピンについて、マイナスピン(ピンの機能名に「−」が含まれるピン)につながるネットをたどり、そのネットおよびスルー判断できる部品を介したネットが電源シンボルと接地シンボルの両方につながっていれば、このシンボルを「分圧あり」と判断し、モデル雛形「cmp_b.v」を使用する。そうでない場合は「cmp_other.v」を使用する。
For the type “Comparator” For each pin of the component symbol whose type is the comparator, follow the net connected to the minus pin (the pin whose function name includes “-”), and the net through the net that can be judged through Is connected to both the power supply symbol and the ground symbol, this symbol is determined as “with partial pressure”, and the model template “cmp_b.v” is used. Otherwise, use “cmp_other.v”.
品種「ダイオード」の場合
品種がダイオードの部品シンボルの機能名が「Cathode」のピンにつながるネットをたどり、そのネットまたはスルー判断できる部品を介したネットが接地シンボルにつながるネットであれば、「順接続」と判断する。それ以外にも機能名が「Anode」のピンにつながるネットをたどり、そのネットまたはスルー判断できる部品を介したネットが電源シンボルにつながるネットであれば、「順接続」と判断する。そして、モデル雛形「jun.v」を使用する。そうでない場合、「逆接続」と判断してモデル雛形「gyaku.v」を使用する。
For the type “diode” If the net connected to the pin with the function name of the component symbol “Cathode” of the type is “Cathode” and the net through the net or a part that can be judged through is connected to the ground symbol, Judgment is made. In addition to this, if a net connected to a pin whose function name is “Anode” is traced and a net through a part that can be judged through the net or through is connected to a power supply symbol, it is determined as “forward connection”. Then, the model template “jun.v” is used. Otherwise, it is determined as “reverse connection” and the model template “gyaku.v” is used.
品種「トランジスタ」の場合
品種がトランジスタの部品シンボルの機能名が「Collector」のピンにつながるネットをたどり、そのネットまたはスルー判断できる部品を介したネットが電源シンボルにつながるネットであれば「エミッタフォロア」と判断し、モデル雛形「tr_ef.v」を使用する。そうでない場合、「その他」と判断してモデル雛形「tr_other.v」を使用する。
In the case of product type “transistor” If the function name of the component symbol of the product type is “collector”, the net connected to the pin is connected to the power supply symbol. And the model template “tr_ef.v” is used. Otherwise, it is determined as “others” and the model template “tr_other.v” is used.
上記の説明において、スルー判断できる部品とは、スイッチやジャンパーなど論理的に意味がない部品シンボルの部品をいう。このようなスルー判断できる部品が接続されている場合、その先までネットを追わないと正しい接続が確認できないので、上記5つの判断それぞれでスルー判断できる部品の品種を予め定義しておき、その品種の部品の場合スルーしてその先までネットを追う。 In the above description, parts that can be determined to be through are parts that are not logically meaningful, such as switches and jumpers. If such a through-determinable part is connected, the correct connection cannot be confirmed unless the net is followed. Therefore, the types of parts that can be judged through each of the above five determinations are defined in advance. In the case of the part of, through and follow the net to the beyond.
図9(a)のアドレス「IC1」の部品(ロジック)については、図9(b)における部品情報の品種「ロジック」および/もしくはピン数「14」に基づき、図9(d)の部品−モデル対応テーブルからモデル雛形「logic_00_14.v」を特定し、これに基づいてモデル雛形格納部113からモデル雛形を読み込む。
The component (logic) at the address “IC1” in FIG. 9A is based on the component information type “logic” and / or the number of pins “14” in FIG. The model template “logic — 00 — 14.v” is specified from the model correspondence table, and the model template is read from the model
また、図9(a)のアドレス「RN1」の部品(抵抗)については、図9(c)の接続情報から電源もしくは接地のいずれにも接続されていないため「その他(ダンピング抵抗)」と判断し、図9(d)の部品−モデル対応テーブルから回路パターン「その他」に対応するモデル雛形「alltran.v」を特定する。 Further, the component (resistor) at the address “RN1” in FIG. 9A is determined as “other (damping resistor)” because it is not connected to either the power source or the ground from the connection information in FIG. 9C. Then, the model template “alltran.v” corresponding to the circuit pattern “others” is specified from the component-model correspondence table of FIG.
図9(a)のアドレス「RN2」の部品(抵抗)については、図9(c)の接続情報から一端が電源に接続されているため「プルアップ/プルダウン」と判断し、図9(d)の部品−モデル対応テーブルから回路パターン「プルアップ/プルダウン」に対応するモデル雛形「allrtran.v」を特定する。 The component (resistor) at address “RN2” in FIG. 9A is determined as “pull-up / pull-down” because one end is connected to the power supply from the connection information in FIG. 9C, and FIG. The model template “allrtran.v” corresponding to the circuit pattern “pull-up / pull-down” is specified from the component-model correspondence table of FIG.
図8に戻り、モデル雛形読込部103は、読み込んだモデル雛形のピン番号を、回路図ファイルFの部品情報に含まれるピン定義に基づいて、機能名称に置換するとともに、部品−モデル対応テーブルTの出力モデル名(図6(c))に「型番使用」等の指示がある場合にはその指示に従ってモデル名(モジュール名)を変更する(ステップS25)。なお、ピン番号の置換およびモデル名(モジュール名)の変更の両方もしくは一方は次段のシミュレーション用ネットリスト生成部104において行ってもよい。
Returning to FIG. 8, the model
次いで、シミュレーション用ネットリスト生成部104は、回路図ファイルFおよびモデル雛形に基づき、シミュレーション用ネットリストを生成し、次段のシミュレーション用ネットリスト出力部105に与える(ステップS26)。
Next, the simulation
図10Aおよび図10Bはシミュレーション用ネットリストの例を示す図である。なお、図10Aおよび図10Bはモジュール毎に別々のファイルであっても一つのファイルであってもよい。 10A and 10B are diagrams showing examples of simulation netlists. 10A and 10B may be separate files for each module or one file.
図10Aにおける記述d21は図9(a)の回路図に対応した全体的なネットリストであり、記述d22にメーカ型番「MNR14E0APJ104」の抵抗の宣言の記述が含まれ、記述d23にメーカ型番「TC74VHC00FT(K)」の2素子NANDゲートの宣言の記述が含まれ、記述d24にメーカ型番「CN1J4TBK330J」の抵抗の宣言の記述が含まれている。 The description d21 in FIG. 10A is an overall netlist corresponding to the circuit diagram of FIG. 9A, the description d22 includes a description of the resistance declaration of the manufacturer model number “MNR14E0APJ104”, and the description d23 includes the manufacturer model number “TC74VHC00FT”. (K) ”includes a description of the declaration of the two-element NAND gate, and the description d24 includes a description of the declaration of the resistance of the manufacturer model number“ CN1J4TBK330J ”.
記述d25はモデル雛形から生成されてシミュレーション用ネットリストに付加されたメーカ型番「MNR14E0APJ104」の抵抗に対応するライブラリである。図10Bにおける記述d26はモデル雛形から生成されてシミュレーション用ネットリストに付加されたメーカ型番「TC74VHC00FT(K)」の2素子NANDゲートに対応するライブラリである。記述d27はモデル雛形から生成されてシミュレーション用ネットリストに付加されたメーカ型番「CN1J4TBK330J」の抵抗に対応するライブラリである。なお、例えば、図9(a)の回路図におけるRN1の部品がRN2(メーカ型番「MNR14E0APJ104」)と同じ部品の場合もありえ、その場合にライブラリの中身はRN1とRN2とでそれぞれ異なるため、両方のライブラリの標記を区別する必要がある。そのためにモデル名(図10A、図10Bのd22、d24、d25、d27の箇所)として、型番の後ろに「_P」「_D」を付けて「MNR14E0APJ104_P」、「CN1J4TBK330J_D」としている。「_P」「_D」を付けるかどうかの判断は、図6(c)の部品−モデル対応テーブルの「出力モデル名」欄の記述が「型番使用」ではなく、「型番_P使用」、「型番_D使用」で行う。 The description d25 is a library corresponding to the resistance of the manufacturer model number “MNR14E0APJ104” generated from the model template and added to the simulation netlist. A description d26 in FIG. 10B is a library corresponding to the two-element NAND gate of the manufacturer model number “TC74VHC00FT (K)” generated from the model template and added to the simulation netlist. The description d27 is a library corresponding to the resistance of the manufacturer model number “CN1J4TBK330J” generated from the model template and added to the simulation netlist. Note that, for example, the part of RN1 in the circuit diagram of FIG. 9A may be the same part as RN2 (manufacturer model number “MNR14E0APJ104”). In this case, the contents of the library are different between RN1 and RN2. It is necessary to distinguish the title of the library. Therefore, as model names (locations d22, d24, d25, and d27 in FIGS. 10A and 10B), “_P” and “_D” are appended to the model number to obtain “MNR14E0APJ104_P” and “CN1J4TBK330J_D”. Whether or not “_P” and “_D” are to be added is determined based on whether the description in the “output model name” column of the part-model correspondence table in FIG. Use “_D”.
図8に戻り、シミュレーション用ネットリスト出力部105は、シミュレーション用ネットリストをシミュレーション用ネットリスト格納部114に出力(格納)し(ステップS27)、処理を終了する(ステップS28)。
Returning to FIG. 8, the simulation
<論理接続検証への適用例>
図11はシミュレーション用ネットリストを用いた論理接続検証システムの構成例を示す図である。
<Example of application to logical connection verification>
FIG. 11 is a diagram illustrating a configuration example of a logical connection verification system using a simulation netlist.
図11において、MS−Visio(商品名、商標)等による設計仕様書作成部2により機能ブロック図F1とコネクタ仕様表F2が作成される。機能ブロック図F1には部品情報と接続情報が含まれている。コネクタ仕様表F2にはコネクタの接続情報が含まれている。
In FIG. 11, a functional block diagram F1 and a connector specification table F2 are created by the design
機能ブロック図F1およびコネクタ仕様表F2は関係者によるレビューを受け、指摘事項に対する修正等を経て内容がフィックスした後に、CAD等による図面入力が行われ、回路図F3が作成される。 The functional block diagram F1 and the connector specification table F2 are reviewed by the parties concerned, and after the contents are corrected through corrections to the items to be pointed out, a drawing is input by CAD or the like, and a circuit diagram F3 is created.
論理接続検証部3は、機能ブロック図F1およびコネクタ仕様表F2から期待値生成部33により期待値リストF6を作成する。期待値リストF6は回路図内の各ネットの論理的な値の組み合わせを示したものである。
The logical
一方、論理接続検証部3は、シミュレーション用ネットリスト生成部31により回路図F3からシミュレーション用ネットリストF4を生成する。シミュレーション用ネットリスト生成部31は図1に示したシミュレーション用ネットリスト生成装置1に相当する。
On the other hand, the logical
論理接続検証部3は、続いて、シミュレーション部32によりシミュレーション用ネットリストF4に基づいてシミュレーションを行い、シミュレーション結果F5を出力する。シミュレーション結果F5は回路図内の各ネットの論理的な値の組み合わせを示している。
Subsequently, the logical
そして、論理接続検証部3は、比較部34により期待値リストF6とシミュレーション結果F5とを比較し、一致・不一致の状況を示す検証結果F7を出力する。
Then, the logical
検証結果F7を参照することで、回路図F3が機能ブロック図F1およびコネクタ仕様表F2に記述された通りに作成されているか、作成されていないとすればどこが間違っているかを知ることができ、出図前に回路図F3の修正を行うことができる。 By referring to the verification result F7, it is possible to know whether the circuit diagram F3 is created as described in the functional block diagram F1 and the connector specification table F2, or if it is not created, what is wrong. The circuit diagram F3 can be corrected before the drawing.
<総括>
以上説明したように、本実施形態によれば次のような利点がある。
(1)部品を機能とパッケージ単位で整理したライブラリのモデル雛形を予め用意し、回路図の情報に基づいて適切なモデル雛形を選択し、所定の加工を行うことで、シミュレーション用のライブラリの作成を容易に行うことができる。
(2)新しい部品が追加された場合や、モデル記述を変更する必要が生じた場合に、モデル雛形を追加、変更するだけで望むネットリスト結果を得ることができ、ネットリスト生成プログラムの作り変えが不要となる。
(3)同じ部品でも回路(信号線や電源/接地のつなぎ方)によって論理的な結果(0/1の値)が異なるが、回路図内の各部品シンボルにつながるネットの先の接続状態から回路パターンを判断し、同じ部品であっても異なるモデル雛形を特定することでより適切なモデル雛形を特定することができ、回路図を修正しなくても精度のよい結果を得ることができる。
(4)ピン番号でモデル雛形を記述することで、その部品の製造メーカや部品のシリーズによる固有の機能名称を使わずにすむことから集約して雛形モデルを準備することができる。
(5)モデル雛形のピン番号の記述を機能名称に置き換えることによって、ネットリストを目で追うときに各ピンの機能を連想することが容易となり、ネットリストの視認性を向上させることができる。
<Summary>
As described above, the present embodiment has the following advantages.
(1) Prepare a library model template in which parts are organized by function and package unit in advance, select an appropriate model template based on circuit diagram information, and perform predetermined processing to create a library for simulation Can be easily performed.
(2) When a new part is added or when it is necessary to change the model description, the desired netlist result can be obtained simply by adding or changing the model template. Is no longer necessary.
(3) Although the logical result (0/1 value) varies depending on the circuit (how to connect signal lines and power / ground) even with the same component, the connection state of the net connected to each component symbol in the circuit diagram By determining the circuit pattern and specifying different model templates even for the same part, a more appropriate model template can be specified, and an accurate result can be obtained without correcting the circuit diagram.
(4) By describing a model model with a pin number, it is possible to prepare a model model in a collective manner because it is not necessary to use a unique function name depending on the manufacturer or part series of the part.
(5) By replacing the description of the pin number of the model template with the function name, it becomes easy to associate the function of each pin when following the net list, and the visibility of the net list can be improved.
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。 The present invention has been described above by the preferred embodiments of the present invention. While the invention has been described with reference to specific embodiments, various modifications and changes may be made to the embodiments without departing from the broad spirit and scope of the invention as defined in the claims. Obviously you can. In other words, the present invention should not be construed as being limited by the details of the specific examples and the accompanying drawings.
1 シミュレーション用ネットリスト生成装置
101 回路図読込部
102 部品−モデル対応テーブル読込部
103 モデル雛形読込部
104 シミュレーション用ネットリスト生成部
105 シミュレーション用ネットリスト出力部
111 回路図ファイル格納部
112 部品−モデル対応テーブル格納部
113 モデル雛形格納部
114 シミュレーション用ネットリスト格納部
2 設計仕様書作成部
3 論理接続検証部
31 シミュレーション用ネットリスト生成部
32 シミュレーション部
33 期待値生成部
34 比較部
F 回路図ファイル
T 部品−モデル対応テーブル
M モデル雛形
F1 機能ブロック図
F2 コネクタ仕様表
F3 回路図
F4 シミュレーション用ネットリスト
F5 シミュレーション結果
F6 期待値リスト
F7 検証結果
DESCRIPTION OF
Claims (3)
部品−モデル対応テーブル格納部に格納されている部品−モデル対応テーブルを読み込む部品−モデル対応テーブル読込部と、
前記回路図ファイルに含まれる部品情報および接続情報に従って前記部品−モデル対応テーブルから適切なモデル雛形を特定し、モデル雛形格納部に格納されているモデル雛形を読み込むモデル雛形読込部と、
前記回路図ファイルおよび前記モデル雛形に基づき、シミュレーション用ネットリストを生成するシミュレーション用ネットリスト生成部と
を備え、
前記モデル雛形読込部は、前記回路図ファイルの部品情報と接続情報に基づいて回路図に含まれる各部品の回路パターンを判断し、当該回路パターンに基づいて前記部品−モデル対応テーブルから適切なモデル雛形を特定する
ことを特徴とするシミュレーション用ネットリスト生成装置。 A circuit diagram reading unit for reading a circuit diagram file including at least part information including the address and symbol shape of the component on the circuit diagram and connection information indicating a connection relationship between the components, which is stored in the circuit diagram file storage unit;
A component-model correspondence table reading unit for reading a component-model correspondence table stored in the component-model correspondence table storage unit;
A model template reading unit that identifies an appropriate model template from the component-model correspondence table according to the component information and connection information included in the circuit diagram file, and reads the model template stored in the model template storage unit;
A simulation netlist generation unit that generates a simulation netlist based on the circuit diagram file and the model template ;
The model template reading unit determines a circuit pattern of each component included in the circuit diagram based on the component information and connection information of the circuit diagram file, and based on the circuit pattern, an appropriate model is determined from the component-model correspondence table. A simulation netlist generation device characterized by specifying a template .
前記モデル雛形格納部に格納されているモデル雛形は回路図上の信号線をピン番号で記述し、前記モデル雛形格納部からモデル雛形を読み込んだ後に対応する機能名称に置き換える
ことを特徴とするシミュレーション用ネットリスト生成装置。 The simulation netlist generation device according to claim 1 ,
The model model stored in the model model storage unit describes a signal line on a circuit diagram with a pin number, and after the model model is read from the model model storage unit, the model model is replaced with a corresponding function name Netlist generator.
回路図ファイル格納部に格納されている、少なくとも回路図上の部品のアドレスおよびシンボル形状を含む部品情報と部品間の接続関係を示す接続情報とを含む回路図ファイルを読み込む回路図読込工程と、
部品−モデル対応テーブル格納部に格納されている部品−モデル対応テーブルを読み込む部品−モデル対応テーブル読込工程と、
前記回路図ファイルに含まれる部品情報および接続情報に従って前記部品−モデル対応テーブルから適切なモデル雛形を特定し、モデル雛形格納部に格納されているモデル雛形を読み込むモデル雛形読込工程と、
前記回路図ファイルおよび前記モデル雛形に基づき、シミュレーション用ネットリストを生成するシミュレーション用ネットリスト生成工程と
を備え、
前記モデル雛形読込工程は、前記回路図ファイルの部品情報と接続情報に基づいて回路図に含まれる各部品の回路パターンを判断し、当該回路パターンに基づいて前記部品−モデル対応テーブルから適切なモデル雛形を特定する
ことを特徴とするシミュレーション用ネットリスト生成方法。 A method executed by a simulation netlist generator,
A circuit diagram reading step for reading a circuit diagram file including at least part information including the address and symbol shape of the component on the circuit diagram and connection information indicating a connection relationship between the components, which is stored in the circuit diagram file storage unit;
A component-model correspondence table reading process for reading a component-model correspondence table stored in the component-model correspondence table storage unit;
A model template reading step of identifying an appropriate model template from the component-model correspondence table according to the component information and connection information included in the circuit diagram file, and reading the model template stored in the model template storage unit;
A simulation netlist generating step for generating a simulation netlist based on the circuit diagram file and the model template ;
The model template reading step determines a circuit pattern of each component included in the circuit diagram based on the component information and connection information of the circuit diagram file, and based on the circuit pattern, an appropriate model is determined from the component-model correspondence table. A simulation netlist generation method characterized by specifying a template .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000458A JP5407335B2 (en) | 2009-01-05 | 2009-01-05 | Netlist generator for simulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000458A JP5407335B2 (en) | 2009-01-05 | 2009-01-05 | Netlist generator for simulation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157194A JP2010157194A (en) | 2010-07-15 |
JP5407335B2 true JP5407335B2 (en) | 2014-02-05 |
Family
ID=42575060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000458A Expired - Fee Related JP5407335B2 (en) | 2009-01-05 | 2009-01-05 | Netlist generator for simulation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407335B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5233933B2 (en) | 2009-09-15 | 2013-07-10 | 株式会社リコー | Circuit design support system, circuit design support method, and circuit design support program |
JP6015018B2 (en) | 2012-02-07 | 2016-10-26 | 株式会社リコー | Edit / verify system for overall electrical specifications |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2919190B2 (en) * | 1992-08-24 | 1999-07-12 | 日本電気通信システム株式会社 | Automatic hardware description generation method |
JP3468304B2 (en) * | 1993-03-16 | 2003-11-17 | 大日本印刷株式会社 | Data library generation device for CAD for LSI design |
JPH07296032A (en) * | 1994-04-26 | 1995-11-10 | Dainippon Printing Co Ltd | Logic model verification device |
JPH1011477A (en) * | 1996-06-26 | 1998-01-16 | Dainippon Printing Co Ltd | Generating device for input file for simulation of integrated circuit |
JP2003141204A (en) * | 2001-10-30 | 2003-05-16 | Oki Electric Ind Co Ltd | Method and device for generating logical simulation model, recording medium and program |
JP2005301498A (en) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | Logic data generation method and logic simulator |
-
2009
- 2009-01-05 JP JP2009000458A patent/JP5407335B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010157194A (en) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8176457B2 (en) | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD | |
US7831944B2 (en) | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
US7784011B2 (en) | Reflecting pin swap of PLD performed in package design in circuit design and PLD design | |
US7904863B2 (en) | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
US7913220B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method | |
US20080109780A1 (en) | Method of and apparatus for optimal placement and validation of i/o blocks within an asic | |
JP2006079447A (en) | Integrated circuit design support device, integrated circuit design support method and integrated circuit design support program | |
GB2520123A (en) | Method of generating an integrated circuit layout | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
KR100952882B1 (en) | Check support apparatus and computer readable recording medium having check support program | |
JPH0765040A (en) | Function data interface method/device | |
JP5407335B2 (en) | Netlist generator for simulation | |
CN107688682A (en) | A kind of method that circuit topology is extracted using timing path | |
US7519937B2 (en) | Circuit diagram processing system and method | |
KR20080052368A (en) | Cad apparatus and computer readable recording medium having cad program recorded | |
JP4544118B2 (en) | Circuit verification system and method, and program | |
JP2008310573A (en) | Display method for cad drawing | |
US20080140323A1 (en) | Check support apparatus and computer product | |
JP2006085576A (en) | Method for layout of semiconductor integrated circuit, program for layout of semiconductor integrated circuit, and system for layout of semiconductor integrated circuit | |
US20040010766A1 (en) | Method and system for automated design of printed circuit boards | |
TW201337612A (en) | System and method for setting electrical rules of circuit board | |
US9760666B1 (en) | Apparatus and method for collaborative adaptation of hierarchically-designed schematics to variant design requirements | |
JPWO2006025412A1 (en) | Logic verification method, logic module data, device data, and logic verification apparatus | |
JP4387324B2 (en) | Property conversion device | |
US8201134B2 (en) | Method to avoid malconnections with respect to voltage levels of electronic components of circuit boards during circuit board design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5407335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |