JP5391747B2 - MODULE COMPONENT, METHOD FOR PRODUCING MODULE COMPONENT, AND ELECTRONIC DEVICE USING THE SAME - Google Patents
MODULE COMPONENT, METHOD FOR PRODUCING MODULE COMPONENT, AND ELECTRONIC DEVICE USING THE SAME Download PDFInfo
- Publication number
- JP5391747B2 JP5391747B2 JP2009056198A JP2009056198A JP5391747B2 JP 5391747 B2 JP5391747 B2 JP 5391747B2 JP 2009056198 A JP2009056198 A JP 2009056198A JP 2009056198 A JP2009056198 A JP 2009056198A JP 5391747 B2 JP5391747 B2 JP 5391747B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal film
- module component
- component
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Description
本願発明は、樹脂でモールド成型されたモジュール部品とこれを用いた電子機器に関するものである。 The present invention relates to a module component molded with a resin and an electronic device using the module component.
以下、従来のモジュール部品について、図15および図15を用いて説明する。 Hereinafter, conventional module parts will be described with reference to FIGS. 15 and 15.
図15は、従来のモジュール部品の断面図を示す。図15において、従来のモジュール部品1は、回路基板5と、回路基板5の上部に配置された配線パターン4と、回路基板5の内部に配置されたグランド層6と、配線パターン4の上に実装された部品7と、部品7の周囲を封止した封止部3と、封止部3の外周に設けられた金属膜2とを備える。また、図15に示すように、従来のモジュール部品1は、回路基板5の側面に露出したグランド層6を介して金属膜2と電気的に接続される。
FIG. 15 shows a cross-sectional view of a conventional module component. In FIG. 15, the
この金属膜2をモジュール部品1の外周に形成することで、モジュール部品1の外部から受けるノイズ、および内部から発生するノイズの輻射を抑圧するシールド効果が期待できる。
By forming the
図16(A)〜(C)は、共に従来のモジュール部品1の製造方法の一例を示す断面図である。図16において、従来のモジュール部品1において、回路基板5の下面にグランドパターン8が配置されているが、金属膜2と下面のグランドパターン8とを、電気的に接続することで、シールド効果を高めようとしている。
FIGS. 16A to 16C are cross-sectional views showing an example of a conventional method for manufacturing the
図16(A)のように、モジュール部品1の下面の金属膜2を形成したくない部分に、レジスト9を形成する。なおレジスト9はフォトレジストを用いても良い。
As shown in FIG. 16A, a resist 9 is formed on a portion of the lower surface of the
次に、図16(B)のように、モジュール部品1の表面を金属膜2で形成するが、ここで、回路基板5の下面にレジスト9を配置しているため、下面のグランドパターン8以外には金属膜2が形成されない。
Next, as shown in FIG. 16B, the surface of the
図16(C)は、レジスト9を、レジスト9を覆う金属膜2と共に除去した様子を示す断面図である。こうした手法としては、リフトオフ等と呼ばれるパターニング方法を選ぶことができる。
FIG. 16C is a cross-sectional view showing a state in which the resist 9 is removed together with the
図16(C)において、破片11a、11bは共に、金属膜2の一部が剥離された部分を示す。図16(C)に示すように、レジスト9と共に、金属膜2を剥離した場合、金属膜2の一部が、破片11a、11bとなり、その一部は、破片11cとなって、配線4の上に付着して、短絡等を発生させる可能性がある。また一部の破片11aはバリとなる。
In FIG. 16C, both the
そしてバリとなった破片(例えば、破片11a)は、モジュール部品1を実装する際等の振動や衝撃により、欠落する恐れがある。またバリを有する金属膜2は、経時変化で剥がれる可能性もあり、金属膜2の一部が欠落した場合、金属膜2と、封止部3との界面に空隙を生じる。そして金属膜2によるシールド効果が低下してしまう可能性があり、モジュール部品1の長期に渡る信頼性に影響を与える可能性がある。
The broken pieces (for example, the
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
そこで、本願発明は、回路基板の配線と金属膜との電気的な接続信頼性が高いモジュール部品を提供することを目的とする。 Therefore, an object of the present invention is to provide a module component having high electrical connection reliability between wiring of a circuit board and a metal film.
上記目的を達成するために、本願発明のモジュール部品は、第1の回路基板と、前記第1の回路基板の上に実装された部品と、前記第1の回路基板の上であって、前記部品を封止した封止部と、前記第1の回路基板の側面と前記封止部を覆う金属膜とを備え、前記金属膜は、前記第1の回路基板の側面に露出した配線と電気的に接続すると共に、前記金属膜の一部には、前記第1の回路基板の下面外周の二辺以上に設けた第1のグランドパターン上に、外周から内周に向かって厚みが薄くなる勾配部を設けたモジュール部品である。 In order to achieve the above object, a module component of the present invention includes a first circuit board, a component mounted on the first circuit board, and the first circuit board, A sealing portion that seals a component; a side surface of the first circuit board; and a metal film that covers the sealing portion. The metal film is electrically connected to wiring exposed on the side surface of the first circuit board. And a portion of the metal film has a thickness that decreases from the outer periphery toward the inner periphery on a first ground pattern provided on two or more sides of the outer periphery of the lower surface of the first circuit board. This is a module component provided with a gradient portion.
上記構成により本願発明のモジュール部品は、第1の回路基板の下面のグランドパターンと金属膜との密着性が高く、また原理的にバリ等が発生しないため、長期に渡る電気的な接続信頼性を向上させることができる。 With the above configuration, the module component of the present invention has high adhesion between the ground pattern on the lower surface of the first circuit board and the metal film, and in principle no burrs or the like are generated. Can be improved.
(実施の形態1)
以下、実施の形態1のモジュール部品について図面を用いて説明する。図1(A)は、本願発明の実施の形態1におけるモジュール部の上面斜視図であり、図1(B)は図1(A)の矢印で切り出した断面図である。
(Embodiment 1)
Hereinafter, the module component of the first embodiment will be described with reference to the drawings. FIG. 1A is a top perspective view of a module unit according to
図1(A)、(B)において、100はモジュール部品、101は金属膜、102は点線、103は矢印、104は第1の回路基板、105は絶縁層、106は配線、107はビア、108は部品、109は封止部、110は第1のグランドパターン、111はランド、112は勾配部である。
1A and 1B, 100 is a module component, 101 is a metal film, 102 is a dotted line, 103 is an arrow, 104 is a first circuit board, 105 is an insulating layer, 106 is a wiring, 107 is a via,
図1(A)における点線102は、図1(B)における封止部109と、第1の回路基板104との境界面を模式的に示すものである。
A
図1(A)(B)に示すように、本願発明で提案するモジュール部品100は、第1の回路基板104と、前記第1の回路基板104の上に実装された部品108と、前記第1の回路基板104の上であって、前記部品108を封止した封止部109と、前記第1の回路基板104の側面と前記封止部109を覆う金属膜101とを備え、前記金属膜101は、前記第1の回路基板104の側面に露出した配線106と電気的に接続すると共に、前記金属膜101の一部には、前記第1の回路基板104の下面外周の二辺以上に設けた第1のグランドパターン110上に、外周から内周に向かって厚みが薄くなる勾配部112を設けている。
As shown in FIGS. 1A and 1B, a
これにより、第1の回路基板104の下面の第1のグランドパターン110と金属膜101との密着性を高め、バリ等の金属膜101の剥がれ始める部分が発生しないため、長期に渡る電気的な接続信頼性が向上するという効果が得られることになる。
As a result, the adhesion between the
第1の回路基板104は、例えば、多層の樹脂基板(例えば、ガラス繊維をエポキシ樹脂で含浸させたガラスエポキシ樹脂等を絶縁層105とすることができる)やセラミック基板にて構成される。そして、第1の回路基板104の上面には、部品108と電気的に接続するための複数の実装部113が設けられている。
The
例えば、ガラスエポキシ樹脂を用いた多層基板の場合、実装部113、配線106、第1のグランドパターン110、ランド111を共に、銅箔(あるいは銅箔を用いた配線パターン)とすることで、コストダウンが可能である。
For example, in the case of a multilayer substrate using glass epoxy resin, the
またセラミック基板の場合、実装部113、配線106、第1のグランドパターン110、ランド111を共に、銀(あるいは銀パラジウム)電極、あるいは銅配線等とする。なお配線は電極ペーストの印刷、焼成で形成しても良く、あるいは銅箔等を貼り付けて形成しても良い。
In the case of a ceramic substrate, the
部品108は、例えば、半導体ICやコイル、コンデンサ等であり、チップ部品とすることで、実装密度を高められる。
The
封止部109は、例えば、熱硬化性樹脂にて構成されており、真空加圧しながら加熱すると、樹脂フィラーが第1の回路基板104と部品108との隙間に入ることで、ボイドが発生することなく、部品108を封止することができる。
The
ここで、金属膜101の形成方法として、スパッタによる方法、めっきによる方法、あるいは市販の導電性ペーストを印刷/乾燥(あるいは硬化)させたものを使っても良い。
Here, as a method for forming the
また金属膜101を、二種類以上の元素から構成しても良い。例えば封止部109の表面に銅を形成し、この銅の上に、更に亜鉛やニッケル、錫等を設けることで、下地の銅の酸化を防止(防錆も含む)することができる。またシールド効果をより高めるために、金属膜101のシート抵抗を小さくしたい場合は、銅の表面に銀を使用すればよい。こうすることで金属膜101のシート抵抗を下げることができ、シールド効果の周波数域を高周波側に高めることができる。
The
なお、金属膜101に使用する2種類の元素は、合金として形成してもよい。銅と亜鉛、あるいは銅とニッケル等の部材を予め合金化し、これをスパッタ用ターゲットとしても良い。あるいは銅のターゲットと、亜鉛のターゲットを別々に用意し、これを同時にスパッタすることで、合金化しても良い。こうすることで、工数を低減でき、コストダウンできる。
Note that the two types of elements used for the
特に、図1(B)に示すように、本願発明のモジュール部品100において、第1のグランドパターン110と、金属膜101(例えば、勾配部112)とは、互いに面接触しているため、互いの接触抵抗を最小に抑えている。またはグランドパターン110の上に形成した、金属膜101の一端である勾配部112は、外周から内周に向かって厚みが薄くなるように形成しているため、応力が発生しにくく、更に外力等でも剥離しない。
In particular, as shown in FIG. 1B, in the
図2(A)は、本願発明の実施の形態1におけるモジュールの上面斜視図の一例であり、図2(B)は断面図である。
2A is an example of a top perspective view of the module according to
図2(A)における点線102は、図2(B)における封止部109と、第1の回路基板104との境界面を模式的に示すものである。
A dotted
図2(A)(B)に示すようにモジュール部品100を構成した封止部109の一以上の辺には、C面カット部を設けている。ここでC面カットとは、略垂直となった封止部109の辺(特に、コーナー部分、あるいはエッジ部分)に、45度程度の勾配を設けることである。なお勾配角度は45度に限定する必要は無く、複数の多段からなるC面カットとしても良い。またR面加工(Rは円の半径のこと。例えば、半径1mm以上半径5mm以下のRを設ける)としても良い。またこれら階段、C面カット、R面加工等の複数の組み合わせであっても良い。
As shown in FIGS. 2A and 2B, a C-plane cut portion is provided on one or more sides of the sealing
図2(A)(B)において、モジュール部品100を構成する封止部109の一以上の辺のコーナー部には、C面カット114を形成している。また金属膜101は、モジュール部品100の上面および側面に対して、C面カット部分も覆うように形成されている。このように、金属膜101を設ける辺部分に、階段またはC面カット114、R面加工、あるはこれらの組み合わせからなるコーナー部を設けることで、金属膜101の形成時の厚みバラツキを低減し、金属膜101の内部応力の発生を抑制する効果が得られる。
2A and 2B, a C-
なおC面カット114は、狭い意味でのC面カット以外に、広い意味でのC面加工(すなわち階段状、平面のいずれの形状も含むものであり、R面加工、あるはこれらの組み合わせ)も含む。これはこれら形状の違いに関係なく、C面カット114の目的が同じだからである。
The C-
図3(A)(B)は、共に図1〜図2で説明したモジュール部品100を、第2の回路基板の上に実装し、電子機器を形成する様子を説明する断面図である。
FIGS. 3A and 3B are cross-sectional views illustrating a state in which the
図3(A)(B)において、117は半田、118は第2の回路基板、119は電子機器、120はフィレットである。 3A and 3B, 117 is a solder, 118 is a second circuit board, 119 is an electronic device, and 120 is a fillet.
図3(A)の矢印103に示すように、モジュール部品100を、第2の回路基板118の上に実装する。図3(B)において、フィレット120は、半田117の一部が、モジュール部品100を形成する金属膜101の上にも這い上がるように形成した部分である。フィレット120を設けることで、第2の回路基板118と、モジュール部品100との固定強度(あるいは剥離強度)を高められる。なおフィレット120は、用途に応じて形成すれば良い。
As indicated by an
以上のようにして、第1の回路基板104と、前記第1の回路基板104の上に実装された部品108と、前記第1の回路基板104の上であって、前記部品108を封止した封止部109と、前記第1の回路基板104の側面と前記封止部109を覆う金属膜101とを備え、前記金属膜101は、前記第1の回路基板104の側面に露出した配線106と電気的に接続すると共に、前記金属膜101の一部には、前記第1の回路基板104の下面外周の二辺以上に設けた第1のグランドパターン110上に、外周から内周に向かって厚みが薄くなる勾配部112を設けたモジュール部品100と、前記モジュール部品100を固定する第2の回路基板118と、からなる電子機器119を実現する。
As described above, the
図4(A)(B)は、共に本願発明のモジュール部品の電界輻射の一例を示す断面図である。 4A and 4B are sectional views showing an example of electric field radiation of the module component of the present invention.
モジュール部品100からは、第1の回路基板104上に配置された発振器(図示せず)から、特定の周波数帯においてノイズが輻射される。このことから、モジュール部品100から輻射されるノイズを低減するため、金属膜101のように導体でモジュール部品100を覆うことで、シールド効果を得ている。
From
しかし図4(B)のように、モジュール部品100の一部の辺の尖頭に電界116が集中した場合、電界輻射115a、115bはモジュール部品100の一部の辺にノイズ輻射レベルのピークが発生するため、用途によってはシールド効果が不足する可能性がある。
However, as shown in FIG. 4B, when the
なお本願発明が解決しようとするノイズ帯域は、例えば無線LANの場合、10GHz前後(例えば、9.8GHz〜10.2GHz)となる。これは、10GHzの周波数を、1/4分周して2.4GHzを、1/2分周して5.0GHzの搬送波等を作成するためである。 The noise band to be solved by the present invention is, for example, around 10 GHz (for example, 9.8 GHz to 10.2 GHz) in the case of a wireless LAN. This is because the frequency of 10 GHz is divided by 1/4 to produce 2.4 GHz, and the frequency is divided by 1/2 to create a 5.0 GHz carrier wave or the like.
また本願発明において、金属膜101の厚みは、1ミクロン以上200ミクロン以下(望ましくは10ミクロン以上100ミクロン以下)である。200ミクロン以上とした場合、金属膜101に内部応力等が発生しやすい場合がある。また1ミクロン未満の場合、シールド効果が低い場合がある。
In the present invention, the
次に、図5(A)(B)や、図6(A)(B)を用いて、更にモジュール部品100の他の形状について説明する。
Next, another shape of the
図5(A)(B)は、共にモジュール部品100の一辺以上を階段状に加工した場合の電界輻射を示す断面図である。
5A and 5B are cross-sectional views showing electric field radiation when one or more sides of the
図5(A)(B)において、モジュール部品100の一部の辺には、尖頭が複数存在する階段状のC面カット114を形成している(なお階段状の加工もC面カットの一種である。これは階段状であっても、同じくC面を加工しているためである)。図5(A)(B)に示す構造とすることで、図5(B)のように、モジュール部品100のC面カット114の電界116が図4に比べて分散するため、矢印103で示す電界輻射115a、115bが示す通り、ノイズ輻射レベルのピークを小さくする事ができる。
5 (A) and 5 (B), a stepped C-
なお、電界116を更に分散させるため、モジュール部品100の一辺以上を階段状のC面カット114とし、更にR面加工して尖頭を除去することも、更に有用である。
In order to further disperse the
図6(A)(B)は、共に図3のモジュール部品100の封止部109の一部を平面状にC面カットした場合の電界輻射を示す断面図である。図6(A)(B)で示す場合でも、モジュール部品100の一辺以上に尖頭が2箇所存在し、いずれか一つの尖頭の角度も、図3のモジュール部品100の一辺の角度(90°)に比べて大きくなる。そのため図6(A)(B)で示す構造とすることで、図5(A)(B)と同様に、モジュール部品100の辺(あるいはコーナー部)における電界116が図4に比べて分散するため、電界輻射115a、115bで示す通り、ノイズ輻射レベルのピークを小さくする事ができる。
6A and 6B are cross-sectional views showing electric field radiation when a part of the sealing
なお、電界116を更に分散させるため、平面状にC面カット114した辺に、R面加工して尖頭を除去してもよい。
In addition, in order to further disperse the
以上のことから、モジュール部品100から外部機器(図示せず)に対して、ノイズによる干渉を抑制することが可能となる。
From the above, it is possible to suppress interference due to noise from the
(実施の形態2)
以下、実施の形態1で説明したモジュール部品100の裏面構造について図面を用いて説明する。
(Embodiment 2)
Hereinafter, the back surface structure of the
図7(A)は、本願発明の実施の形態2におけるモジュール部品の下面斜視図であり、図7(B)は図7(A)の任意部分の断面の拡大図である。
FIG. 7 (A) is a bottom perspective view of the module component according to
図7(A)のように、モジュール部品100の下面には、絶縁層105上に複数の勾配部112と、モジュール部品100の外周の少なくとも二辺以上(図示では四辺)に沿って第1のグランドパターン110を備え、第1のグランドパターン110は、第2の回路基板118の下面(すなわち、封止部109が設けられていない側)の周縁部に配置されている。
As shown in FIG. 7A, the lower surface of the
図7(B)は、図7(A)の任意部分の部分断面図である。図7(B)のように断面を拡大した場合、第1のグランドパターン110に対し、金属膜101がモジュール部品100の下部端面(あるいは外周)から内側(あるいは無い周)にかけて薄くなっている。ここで、金属膜101と第1のグランドパターン110の接合部の厚みを、なだらかに低減することで、勾配部112における内部応力の発生を防止し、機械的な外力によっても勾配部112が剥がれにくい(更にバリも発生しにくい)構造となっている。この結果、本願発明のモジュール部品100は、取り扱い時の振動や衝撃等によっても、金属膜101の欠損が発生しない。
FIG. 7B is a partial cross-sectional view of an arbitrary portion of FIG. When the cross section is enlarged as shown in FIG. 7B, the
図8(A)は、本願発明の実施の形態2におけるモジュール部品の下面斜視図の一例であり、図8(B)は、図8(A)の任意部分の部分拡大図である。図8(A)(B)における122は、不定形状を示す。
FIG. 8 (A) is an example of a bottom perspective view of the module component according to
図8(A)(B)と、図7(A)(B)との違いは、勾配部112のXY平面におけるパターン形状である。図7(A)(B)の場合、勾配部112端部(特に、外周から内周にかけて厚みがゼロになる部分)が、直線状である。
The difference between FIGS. 8A and 8B and FIGS. 7A and 7B is the pattern shape of the
用途に応じて、図8(A)(B)に示すように、勾配部112の端部(特に、外周から内周にかけて金属膜101の厚みがゼロになる部分)を、不定形状122とすることで、さらに内部応力の発生を抑制できる。なお図8(A)(B)において、不定形状122は、例えば日本刀の模様(例えば、もくめ、あるいは板目、刃文と呼ばれることもある)やダマスカス鋼(ダマスカスは、Damascus Steelと呼ばれる木目上の模様を有する鋼素材の名称)の模様のようなものであっても良い。
As shown in FIGS. 8A and 8B, the end portion of the gradient portion 112 (particularly, the portion where the thickness of the
図8(A)(B)に示すように、勾配部112の端部を不定形状122とすることで、勾配部112の端部の線路長を、図7(A)(B)に示す場合より、長くすることができ、更に剥がれにくくなる。
As shown in FIGS. 8A and 8B, when the end of the
以上図8(A)(B)に示したように、金属膜101と第1のグランドパターン110を波状に接合させることで、接合距離が図7のものと比べて長くなることから、更に密着性を高くすることができる。なお不定形状122(不定形状122は波状も含む)とする場合、後述する図11(A)〜(D)や、図12(A)〜(D)の製造方法を選ぶことが有用である。
As shown in FIGS. 8A and 8B, the
(実施の形態3)
以下、実施の形態3のモジュール部品100およびこれを用いた電子機器119の、シールド効果の一例について図面を用いて説明する。
(Embodiment 3)
Hereinafter, an example of the shielding effect of the
図9(A)は、本願発明の実施の形態3におけるモジュール部品が本願発明の電子機器に実装される断面図であり、図9(B)(C)は、共にモジュール部品実装後の断面図である。
9A is a cross-sectional view in which the module component according to
図9(A)において、電子機器119の第2の回路基板118の上面に半田117が形成されており、その上にモジュール部品100が実装される。
In FIG. 9A, the
図9(B)において、第2のグランドパターン121と、モジュール部品100の金属膜101に接続された第1のグランドパターン110は、半田117を介して電気的に接続されている。
In FIG. 9B, the
このように、金属膜101の密着性が高いモジュール部品100を電子機器119に搭載することで、電気的接続信頼性の高い電子機器119を提供することが可能となる。
As described above, by mounting the
また、第2の回路基板118の最上面と最下面が第2のグランドパターン121で覆われたビア107aで接続されている。このようにビア107aを用いて、モジュール部品100の下面であって、モジュール部品100の第1のグランドパターン110と、第2のグランドパターン121とを電気的に接続されている。このビア107aは、第2の回路基板118の最上面に形成した第2のグランドパターン121と、最下面に形成した第2のグランドパターン121と、を接続しており、導電性樹脂またはめっきにより電気的に導通している。またビア107bは、層間接続のビアである。
Further, the uppermost surface and the lowermost surface of the
図9(B)において、ビア107aは、複数個の組み合わせで(例えば、図9(A)〜(C)におけるビア107bの組み合わせとして)、第2の回路基板118の最上面に形成した第2のグランドパターン121と、最下面に形成した第2のグランドパターン121と、を接続しても良いが、1つだけで(例えば、貫通ビアとして)第2の回路基板118の最上面に形成した第2のグランドパターン121と、最下面に形成した第2のグランドパターン121と、を接続しても良い。より少ないビア107aの数とすることで、第2の回路基板118の最上面に形成した第2のグランドパターン121と、最下面に形成した第2のグランドパターン121と、を接続する方が、歩留まりや抵抗値が低くなる。
In FIG. 9B, the second via 107a is formed on the uppermost surface of the
さらに、ビア107aを、第2の回路基板118に内蔵し、このビア107aを第2のグランドパターン121に配置することで、第2のグランドパターン121のグランド電位を安定させる作用を持つ。これにより、モジュール部品100のグランド電位も安定にできるため、結果として、電子機器119のシールド効果を安定させることが可能となる。その結果、図9(B)に示すように、ビア107aを用いることで、第2の回路基板118の側面方向のノイズ(矢印103cは、第2の回路基板118の側面側に放射されるノイズの大きさを示す)を小さくできる。
Further, the via 107a is built in the
なお第2のグランドパターン121は、ベタパターン(例えば、ベタ塗りされた大面積パターン)に限定される必要は無い。一般的なグランドパターンであれば良い。
Note that the
図9(C)は、第2の回路基板118の最上面に形成した第2のグランドパターン121と、最下面に形成した第2のグランドパターン121と、を直接的に接続するビア107aの場合に発生しうる課題を説明する断面図である。
FIG. 9C shows the case of the via 107a that directly connects the
次に図9(C)を用いて、ビア107aのノイズ低減効果について説明する。図9(C)は、ビア107aのノイズ低減効果について説明する断面図である。 Next, the noise reduction effect of the via 107a will be described with reference to FIG. FIG. 9C is a cross-sectional view illustrating the noise reduction effect of the via 107a.
図9(C)に示すように、第2のグランドパターン121の下にスルーホールが無い場合、すなわち第2の回路基板118の最上面に形成した第2のグランドパターン121と、最下面に形成した第2のグランドパターン121と、をビアで接続していない場合、矢印103e(第2の回路基板118の側面方向のノイズの大きさを示す)や、矢印103f(第2の回路基板118の裏面側に放射されるノイズの大きさを示す)に示した方向のノイズ低減効果が低下する可能性がある。
As shown in FIG. 9C, when there is no through hole under the
図9(C)の場合、第2の回路基板118上に、モジュール部品100が実装された場合、第2のグランドパターン121のグランド電位が安定せず、第2の回路基板118の側面から電界輻射115a、115bが現れ、本来のシールド効果が低下してしまう可能性がある。そのためこうした課題が発生する場合、図9(B)に示すような形状とすることが望ましい。
In the case of FIG. 9C, when the
(実施の形態4)
以下、実施の形態4のモジュール部品の製造方法の一例について図面を用いて説明する。図10(A)〜(D)は、本願発明の実施の形態4におけるモジュール部品の基本的な製造方法を示した断面図である。図10(A)〜(D)において、123は個片である。
(Embodiment 4)
Hereinafter, an example of a method for manufacturing a module component according to the fourth embodiment will be described with reference to the drawings. FIGS. 10A to 10D are cross-sectional views illustrating a basic method for manufacturing a module component according to the fourth embodiment of the present invention. In FIGS. 10A to 10D, 123 is an individual piece.
第1の回路基板104には、部品108を実装するためのランドと配線パターンがある(図示せず)。まず、図10(A)のように、第1の回路基板104上のランド111に部品108を実装する。次に、図10(B)のように、半田117を介して電気的に接続する。次に、図10(C)のように、部品108の周囲を封止部109により封止した後、図10(D)のように、個片123に裁断、個片化する。
The
図11(A)〜(D)は、共に本願発明の実施の形態4におけるモジュール部品の金属膜形成方法の一例を示す断面図である。なお、124は保持部である。個片123に分割した後、保持部124を配置した治具125の上に個片123を配置する。なお保持部124としては、接着剤(両面テープ等も含む)を用いることが出来る。
FIGS. 11A to 11D are cross-sectional views showing an example of a method for forming a metal film of a module component according to
なお図11(A)〜(D)に示すように、保持部124は、個片123の下部に配置されるとともに、第1の回路基板104の外形(あるいは周縁部)より内側に配置することが望ましい。
As shown in FIGS. 11A to 11D, the holding
次に、図11(C)のように、個片123の周囲に金属膜101を形成する。ここで、金属膜101は、保持部124が個片123の外形の側面よりも内側にある距離分が下面に回りこんで形成される。金属膜101を、例えばスパッタで形成した場合、上面から吹き付けられた金属元素は、自動的に個片123の下部端面(あるいは外周)から内側(あるいは内周)に向かって薄く形成される。
Next, as shown in FIG. 11C, the
最後に、図11(D)のように、個片123を治具125から剥離すると、図1等で説明したモジュール部品100が完成する。
Finally, as shown in FIG. 11D, when the
このように、個片123の下部端面から内側(あるいは外周から内周)に向かって薄く形成された金属膜101は、バリの欠落が発生しにくい構成となっているため、モジュール部品100を取り扱う際の振動や衝撃に対して懸念される電気的接続信頼性を向上させることができる。
Thus, since the
図12(A)〜(D)は、本願発明の実施の形態4におけるモジュール部品の金属膜形成方法の他の一例を示した断面図である。 12 (A) to 12 (D) are cross-sectional views showing another example of the module part metal film forming method according to the fourth embodiment of the present invention.
ここで、保持部124を側面から見た場合、図10のように方形ではなくその一部が台形(あるいは斜め形状)となっている。この保持部124を用いる事で、たとえば、金属膜をめっきや導電性ペーストで形成する場合であっても、金属膜101が個片123の下面に回りこんで形成される際に、強制的に内側に向かって薄くすることができる。
Here, when the holding
図12(A)〜(D)において、126は孔であり、例えば治具125に設けた真空吸着孔である。また矢印103は空気の流れを示す。図12(A)〜(C)において、矢印103は真空吸着を、図12(D)において矢印103はエアー噴射を示す。図12(A)〜(C)に示すようにして、個片123を治具125の表面に保持し、導電ペースト等で金属膜101を形成する。その後、図12(D)に示すように、個片123を治具125から取り外すことで、図1等で示したモジュール部品100を作成する。
12A to 12D,
以上図11(A)〜(D)や図12(A)〜(D)に示すようにすることで、めっきや導電性樹脂による塗布を用いた金属膜101の形成も、容易に行うことが可能となるため、個片123と金属膜101との電気的接続信頼性を高くすることができる。
As shown in FIGS. 11A to 11D and FIGS. 12A to 12D, the
(実施の形態5)
以下、実施の形態5のモジュール部品100について図面を用いて説明する。図13(A)〜(D)は、共に本願発明の実施の形態5におけるC面カットしたモジュール部品の製造方法の一例を示す断面図である。ここで、第1の回路基板104の上に実装された部品108を封止した封止部109に対し、図13(A)のように、個片123の境目に凹溝127を設ける。なお、凹溝127の深さは、個片123の上面から第1の回路基板104までの間とする。次に、図13(B)のように、凹溝127の中央から第1の回路基板104の下面まで裁断、分割することで、個片123に完全に分割することができる。
(Embodiment 5)
Hereinafter, the
また、図13(C)のように、個片123の境目にV溝128を設けることも可能である。なお、V溝128の深さも、個片123の上面から第1の回路基板104までの間とする。次に、図13(D)のように、V溝128の中央から第1の回路基板104の下面まで裁断することで、個片123に完全に分割することができる。
Further, as shown in FIG. 13C, a V-
これらの手段を取れば、溝の形成と個片の裁断という二回の工程のみで、コーナー部がC面カットされた個片123を、容易に製造することができる。
If these means are taken, it is possible to easily manufacture the
なお、凹溝127やV溝128を設ける方法として、溝形成用と個片裁断用の二種類のダイシングブレード(図示せず)を用意し、個片裁断用ブレードは、溝形成用ブレードよりも薄いものを用いればよい。
In addition, as a method of providing the
また図13(A)〜(D)で説明した工程を組み合わせることで、モジュール部品100の封止部109の一以上の辺は、階段またはC面カット、R面加工、あるいはこれらの組み合わせ形状を設けることができる。
Further, by combining the steps described with reference to FIGS. 13A to 13D, one or more sides of the sealing
次に前記第1のグランドパターン110と金属膜101(特に、勾配部112)との見分け方について、説明する。
Next, how to distinguish the
第1のグランドパターン110と金属膜101(特に、勾配部112)とは、互いの表面の色差ΔEが1以上(望ましくは2以上、更に望ましくは3以上)とする。
The
このように色差ΔEを1以上とすることで、グランドパターン110の上に形成した金属膜101の有無や形状を容易に判別できる。
Thus, by setting the color difference ΔE to 1 or more, the presence or absence and shape of the
図14は、各種金属の色の違いを金属の反射率の波長依存線から説明する図である。図14において、X軸は波長(単位はnm)、Y軸は反射率(単位は%)である。図14に示すようにAg(Agは銀の意味)は、400〜700nmにおいて、95%以上の反射率を有しており、この結果として銀色に見える。図14において、Cu(Cuは銅の意味)は、400〜550nmにおいて反射率が低く、波長550nm以上において反射率が高いため、銅色(一種の赤色)として見える。またAu(Auは金の意味)は、Cu(銅)より、550nm付近の反射率が高いため、銅色より黄色に近い黄金色に見える。 FIG. 14 is a diagram for explaining the difference in color of various metals from the wavelength dependence line of the reflectance of the metal. In FIG. 14, the X axis is wavelength (unit: nm), and the Y axis is reflectance (unit:%). As shown in FIG. 14, Ag (Ag means silver) has a reflectance of 95% or more at 400 to 700 nm, and as a result, it looks silver. In FIG. 14, Cu (Cu means copper) has a low reflectance at 400 to 550 nm, and has a high reflectance at a wavelength of 550 nm or more, so it appears as a copper color (a kind of red). Further, Au (Au means gold) has a higher reflectance near 550 nm than Cu (copper), and thus appears to be a golden color closer to yellow than copper.
例えば、また第1のグランドパターン110は一般に銅箔等からなる配線106であり、赤銅色または配線106に金めっきを施された金色をしている。これに二種類以上の元素を用いて金属膜101を形成すると、表面はニッケル、亜鉛、銀などの銀色をしている。その結果、色差ΔEを1以上とすることで、これら部材の形成状態が複雑で高価な装置を使わずとも、肉眼で簡単に見分けられるし、CCDカメラ等で自動的判別するのも容易になる。
For example, the
ここで赤銅色、銀色、金色等をL*a*b表色系で表現すると、色差ΔEが1以上となることから、第1のグランドパターン110の上に形成される金属膜101の状態を、目視による検査で確認しやすいという効果がある。これにより、金属膜101の電気的接続信頼性のみならず、勾配部112の形成状態も確実に判別可能となる。なお色差ΔE及び色差ΔEの測定方法及び測定装置等に関しては、JIS L 0804、JIS L 0805、JIS Z 8721、JIS S 6006、6007、6016、6020、6028等を参考にすればよい。
Here, when the bronze color, the silver color, the gold color, and the like are expressed in the L * a * b color system, the color difference ΔE becomes 1 or more, and thus the state of the
本願発明のモジュール部品は、金属膜を第1の回路基板の下部端面から内側に向かって(あるいは外周から内周に向かって)薄く形成するため、第1の回路基板下面の第1のグランドパターンに対して、電気的接続信頼性を高くできる。よって本願発明のモジュール部品が実装された第2の回路基板を内蔵した電子機器は、取扱時の振動や落下衝撃等の外部衝撃に対し、高い信頼性を実現することができる。 In the module component of the present invention, the metal film is formed thinly from the lower end surface of the first circuit board to the inside (or from the outer periphery to the inner periphery), so that the first ground pattern on the lower surface of the first circuit board is formed. In contrast, electrical connection reliability can be increased. Therefore, the electronic device incorporating the second circuit board on which the module component of the present invention is mounted can achieve high reliability against external impacts such as vibration during handling and drop impact.
100 モジュール部品
101 金属膜
102 点線
103 矢印
104 第1の回路基板
105 絶縁層
106 配線
107 ビア
108 部品
109 封止部
110 第1のグランドパターン
111 ランド
112 勾配部
113 実装部
114 C面カット部
115 電界輻射
116 電界
117 半田
118 第2の回路基板
119 電子機器
120 フィレット
121 第2のグランドパターン
122 不定形状
123 個片
124 保持部
125 治具
126 孔
127 凹部
128 V溝
DESCRIPTION OF
Claims (7)
前記第1の回路基板の上に実装された部品と、
前記第1の回路基板の上であって、前記部品を封止した封止部と、
前記第1の回路基板の側面と前記封止部を覆う金属膜とを備え、
前記金属膜は、前記第1の回路基板の側面に露出した配線と電気的に接続すると共に、
前記金属膜の一部には、前記第1の回路基板の下面外周の二辺以上に設けた第1のグランドパターン上に、外周から内周に向かって厚みが薄くなる勾配部を設けたモジュール部品。 A first circuit board;
A component mounted on the first circuit board;
A sealing portion on the first circuit board and sealing the component;
A side surface of the first circuit board and a metal film covering the sealing portion,
The metal film is electrically connected to the wiring exposed on the side surface of the first circuit board,
A module in which a part of the metal film is provided with a gradient portion whose thickness decreases from the outer periphery toward the inner periphery on the first ground pattern provided on two or more sides of the lower surface outer periphery of the first circuit board. parts.
前記第1の回路基板の上に実装された部品と、
前記第1の回路基板の上であって、前記部品を封止した封止部と、
前記第1の回路基板の側面と前記封止部を覆う金属膜とを備え、
前記金属膜は、前記第1の回路基板の側面に露出した配線と電気的に接続すると共に、
前記金属膜の一部には、前記第1の回路基板の下面外周の二辺以上に設けた第1のグランドパターン上に、外周から内周に向かって厚みが薄くなる勾配部を設けたモジュール部品の製造方法であって、
前記第1の回路基板の上に、複数の前記部品を実装する実装工程と、
前記第1の回路基板と、前記部品を封止樹脂で封止する封止工程と、
前記回路基板を、前記封止樹脂と共に個片に分割する個片化工程と、
前記個片を、治具の上に保持する保持工程と、
厚み勾配を有するように、前記個片の表面に金属膜を形成する金属工程と
を有するモジュール部品の製造方法。 A first circuit board;
A component mounted on the first circuit board;
A sealing portion on the first circuit board and sealing the component;
A side surface of the first circuit board and a metal film covering the sealing portion,
The metal film is electrically connected to the wiring exposed on the side surface of the first circuit board,
A module in which a part of the metal film is provided with a gradient portion whose thickness decreases from the outer periphery toward the inner periphery on the first ground pattern provided on two or more sides of the lower surface outer periphery of the first circuit board. A method of manufacturing a component,
On the first circuit board, a mounting step of mounting a plurality of said components,
A sealing step of sealing the first circuit board and the component with a sealing resin;
Dividing the circuit board into pieces together with the sealing resin,
A holding step of holding the pieces on a jig;
And a metal step of forming a metal film on the surface of the piece so as to have a thickness gradient.
前記第1の回路基板の上に実装された部品と、
前記第1の回路基板の上であって、前記部品を封止した封止部と、
前記第1の回路基板の側面と前記封止部を覆う金属膜とを備え、
前記金属膜は、前記第1の回路基板の側面に露出した配線と電気的に接続すると共に、
前記金属膜の一部には、前記第1の回路基板の下面外周の二辺以上に設けた第1のグランドパターン上に、外周から内周に向かって厚みが薄くなる勾配部を設けたモジュール部品と、
前記モジュール部品を固定する第2の回路基板と、
からなる電子機器。 A first circuit board;
A component mounted on the first circuit board;
A sealing portion on the first circuit board and sealing the component;
A side surface of the first circuit board and a metal film covering the sealing portion,
The metal film is electrically connected to the wiring exposed on the side surface of the first circuit board,
A module in which a part of the metal film is provided with a gradient portion whose thickness decreases from the outer periphery toward the inner periphery on the first ground pattern provided on two or more sides of the lower surface outer periphery of the first circuit board. Parts,
A second circuit board for fixing the module component;
Electronic equipment consisting of
前記モジュール部品の下面であって、
前記モジュール部品の前記第1のグランドパターンと、前記スルーホールが電気的に接続された請求項6に記載の電子機器。 The second circuit board includes a through hole in which an uppermost surface and a lowermost surface are covered with a second ground pattern,
A lower surface of the module component,
The electronic device according to claim 6, wherein the first ground pattern of the module component and the through hole are electrically connected.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056198A JP5391747B2 (en) | 2009-03-10 | 2009-03-10 | MODULE COMPONENT, METHOD FOR PRODUCING MODULE COMPONENT, AND ELECTRONIC DEVICE USING THE SAME |
PCT/JP2010/001496 WO2010103756A1 (en) | 2009-03-10 | 2010-03-04 | Module component, method for manufacturing same, and electronic apparatus using the module component |
TW099106756A TWI431752B (en) | 2009-03-10 | 2010-03-09 | A module part and a method for manufacturing the same, and an electronic machine using the module part |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056198A JP5391747B2 (en) | 2009-03-10 | 2009-03-10 | MODULE COMPONENT, METHOD FOR PRODUCING MODULE COMPONENT, AND ELECTRONIC DEVICE USING THE SAME |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212410A JP2010212410A (en) | 2010-09-24 |
JP5391747B2 true JP5391747B2 (en) | 2014-01-15 |
Family
ID=42972299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009056198A Expired - Fee Related JP5391747B2 (en) | 2009-03-10 | 2009-03-10 | MODULE COMPONENT, METHOD FOR PRODUCING MODULE COMPONENT, AND ELECTRONIC DEVICE USING THE SAME |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5391747B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5691573B2 (en) * | 2011-02-02 | 2015-04-01 | 日本電気株式会社 | Manufacturing method of module parts |
CN103025137A (en) * | 2011-09-26 | 2013-04-03 | 新科实业有限公司 | Electronic component module and manufacture method thereof |
JP2015115552A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Semiconductor device and method of manufacturing the same |
JP6199724B2 (en) * | 2013-12-13 | 2017-09-20 | 東芝メモリ株式会社 | Manufacturing method of semiconductor device |
JP2015115557A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Semiconductor device manufacturing method |
EP3238249B1 (en) | 2014-12-22 | 2020-12-09 | ATOTECH Deutschland GmbH | Method for electromagnetic shielding and thermal management of active components |
JP6989269B2 (en) * | 2016-05-11 | 2022-01-05 | 積水化学工業株式会社 | Manufacturing method of semiconductor package |
WO2018088219A1 (en) * | 2016-11-11 | 2018-05-17 | 株式会社村田製作所 | Ferrite substrate module |
JP2018170419A (en) * | 2017-03-30 | 2018-11-01 | 太陽誘電株式会社 | Electronic component module |
JP6689780B2 (en) * | 2017-03-30 | 2020-04-28 | 太陽誘電株式会社 | Method for manufacturing electronic component module |
CN219269209U (en) * | 2020-06-22 | 2023-06-27 | 株式会社村田制作所 | Electronic component |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339016A (en) * | 2000-05-30 | 2001-12-07 | Alps Electric Co Ltd | Surface mounting electronic circuit unit |
JP2006286915A (en) * | 2005-03-31 | 2006-10-19 | Taiyo Yuden Co Ltd | Circuit module |
KR100703090B1 (en) * | 2005-08-30 | 2007-04-06 | 삼성전기주식회사 | A Back Side Ground Type Flip Chip Semiconductor Package |
JP4816647B2 (en) * | 2005-11-28 | 2011-11-16 | 株式会社村田製作所 | Circuit module manufacturing method and circuit module |
JP4972391B2 (en) * | 2006-12-13 | 2012-07-11 | 新光電気工業株式会社 | Package with shield case and method of manufacturing package with shield case |
-
2009
- 2009-03-10 JP JP2009056198A patent/JP5391747B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010212410A (en) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5391747B2 (en) | MODULE COMPONENT, METHOD FOR PRODUCING MODULE COMPONENT, AND ELECTRONIC DEVICE USING THE SAME | |
JP5466785B1 (en) | Circuit module and manufacturing method thereof | |
US9055682B2 (en) | Circuit module | |
WO2010103756A1 (en) | Module component, method for manufacturing same, and electronic apparatus using the module component | |
JP4186843B2 (en) | Three-dimensional electronic circuit device | |
JP2010267948A (en) | Coreless packaging substrate and method for manufacturing the same | |
JP5628772B2 (en) | Printed circuit board and electronic device using the same | |
JP2010080968A (en) | Method of manufacturing module component | |
JPWO2019045088A1 (en) | High frequency module and manufacturing method thereof | |
WO2012137626A1 (en) | Resin substrate having built-in component and method for producing same | |
US20170098637A1 (en) | Circuit module and method for manufacturing the same | |
CN1220774A (en) | Semiconductor device, film carrier tape, and method for manufacturing them | |
CN110972414B (en) | Composite circuit board and method for manufacturing the same | |
JP2011187779A (en) | Module | |
WO2021124806A1 (en) | Electronic component module and method for manufacturing electronic component module | |
JP2009117450A (en) | Module and its manufacturing method | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP6030370B2 (en) | Wiring board and electronic device | |
JP2009267081A (en) | Flex-rigid wiring board and method of manufacturing the same | |
JP2010056180A (en) | Circuit module | |
JP6323622B2 (en) | Component mounting board | |
WO2021090694A1 (en) | Module | |
JP5046625B2 (en) | Multiple wiring board | |
CN111052352B (en) | Multi-piece wiring board, package for housing electronic component, electronic device, and electronic module | |
JP4353131B2 (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111013 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20111114 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
LAPS | Cancellation because of no payment of annual fees |