JP5377732B2 - Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device - Google Patents

Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device Download PDF

Info

Publication number
JP5377732B2
JP5377732B2 JP2012203416A JP2012203416A JP5377732B2 JP 5377732 B2 JP5377732 B2 JP 5377732B2 JP 2012203416 A JP2012203416 A JP 2012203416A JP 2012203416 A JP2012203416 A JP 2012203416A JP 5377732 B2 JP5377732 B2 JP 5377732B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
type semiconductor
type
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012203416A
Other languages
Japanese (ja)
Other versions
JP2013016848A (en
Inventor
善之 奈須野
範芳 小浜
和仁 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012203416A priority Critical patent/JP5377732B2/en
Publication of JP2013016848A publication Critical patent/JP2013016848A/en
Application granted granted Critical
Publication of JP5377732B2 publication Critical patent/JP5377732B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor, a p-type semiconductor, a semiconductor bonding element, a pn-junction element, and a photoelectric converter capable of correctly controlling at least one of a prohibition band width and a conductivity type according to an application purpose and capable of being put into practical use. <P>SOLUTION: A semiconductor is manufactured by mixing an Ia-group element in iron sulfide. In addition, this semiconductor is used to manufacture a semiconductor bonding element or a photoelectric converter. <P>COPYRIGHT: (C)2013,JPO&amp;INPIT

Description

本発明は、半導体、p型半導体、半導体接合素子、pn接合素子、および、光電変換装置に関する。本発明は、特に、p型半導体用いた半導体接合素子、および、p型半導体用いた光電変換装置に関する。   The present invention relates to a semiconductor, a p-type semiconductor, a semiconductor junction element, a pn junction element, and a photoelectric conversion device. The present invention particularly relates to a semiconductor junction element using a p-type semiconductor and a photoelectric conversion device using a p-type semiconductor.

硫化鉄は、高い光吸収係数をもつことから、受発光素子への応用が期待されている。ここで、応用を考えた場合、少なくとも導電型制御(pn制御)技術が不可欠であり、そのための精力的な研究開発が行われている。受発光波長は半導体の禁制帯幅に大きな影響を受けることが知られている。硫化鉄においては、最も大きな禁制帯幅を有するFeS単結晶の場合でも、約0.95eVである。応用範囲を広げるために、禁制帯幅制御(特に広禁制帯幅化)技術の発展が強く求められている。 Since iron sulfide has a high light absorption coefficient, it is expected to be applied to light receiving and emitting elements. Here, when considering application, at least a conductivity type control (pn control) technique is indispensable, and energetic research and development for that purpose is being carried out. It is known that the light receiving / emitting wavelength is greatly influenced by the forbidden bandwidth of the semiconductor. In iron sulfide, even in the case of FeS 2 single crystal having the largest forbidden band width, it is about 0.95 eV. In order to expand the application range, development of forbidden bandwidth control (particularly wide forbidden bandwidth) technology is strongly demanded.

硫化鉄としてはFeS、FeS、Feの組成が知られている。FeSおよびFeSは鉄の価数が二価であるのに対し、Feは鉄の価数が三価である。ここで、Feは不安定であり、強熱するとFeSとFeSに分解すること、また、湿った空気中で容易に酸化鉄水和物と硫黄に分解してしまうことから、応用には適さない。 As iron sulfide, compositions of FeS, FeS 2 and Fe 2 S 3 are known. FeS and FeS 2 have a bivalent iron valence, whereas Fe 2 S 3 has a trivalent iron valence. Here, Fe 2 S 3 is unstable and decomposes into FeS and FeS 2 when ignited, and easily decomposes into iron oxide hydrate and sulfur in humid air. Not suitable for.

硫化鉄は、不純物ドーピングを行わない場合には、化学量論比とくらべて硫黄が過剰であればp型、硫黄が不足であればn型の導電性を示すことが知られている。   It is known that iron sulfide exhibits p-type conductivity when sulfur is excessive as compared with the stoichiometric ratio and n-type conductivity when sulfur is insufficient when impurity doping is not performed.

一方、硫化鉄に不純物をドーピングすることによる導電型の制御についても精力的に研究されている。   On the other hand, studies on the control of the conductivity type by doping impurities into iron sulfide have been conducted energetically.

例えば、特開昭61−106499号公報(特許文献1)には、パイライト材料の化学量論的偏奇が、式:FeS2±X〔0<x≦0.05〕に従い、かつ、不純物の濃度が1cm当り1020より小さい値であり、かつ、ドーピング材料として、マンガン(Mn)、砒素(As)、コバルト(Co)、または、塩素(Cl)を使用し、かつ、ドーピング材料のドーピング濃度が1cm当り約1016〜1019である光活性パイライト層を、太陽電池に応用すると、その太陽電池が良好な特性を示すということが開示されている。また、パイライトFeSに、NiまたはCoをドーピングすることによって、n型の導電性が得られる一方、パイライトFeSに、CuまたはAsをドーピングすることによって、p型の導電性が得られるということが開示されている。 For example, JP-A-61-106499 (Patent Document 1) discloses that the stoichiometric deviation of pyrite material is in accordance with the formula: FeS 2 ± X [0 <x ≦ 0.05] and the concentration of impurities. Is less than 10 20 per cm 3 , and manganese (Mn), arsenic (As), cobalt (Co), or chlorine (Cl) is used as a doping material, and the doping concentration of the doping material It is disclosed that when a photoactive pyrite layer having a thickness of about 10 16 to 10 19 per cm 3 is applied to a solar cell, the solar cell exhibits good characteristics. In addition, n-type conductivity can be obtained by doping pyrite FeS 2 with Ni or Co, while p-type conductivity can be obtained by doping Cu or As with pyrite FeS 2. Is disclosed.

また、特表2002−516651A号公報(特許文献2)には、少なくとも部分的に化学組成FeSを有する黄鉄鉱からなる半導体基材に、ホウ素(B)およびリン(P)のうちの少なくとも一方を結合してなる半導体構成部品や、あるいは、これらがドーピングされた半導体構成部品が、特に、太陽電池向けの用途に最適かつ極めて効率的であることが開示されている。 In addition, in Japanese Translation of PCT International Publication No. 2002-516651A (Patent Document 2), at least one of boron (B) and phosphorus (P) is added to a semiconductor substrate made of pyrite having a chemical composition FeS 2 at least partially. It has been disclosed that bonded semiconductor components or semiconductor components doped with these are optimal and extremely efficient, especially for applications for solar cells.

しかしながら、特許文献1および2に開示されている技術は、導電型制御(pn制御)が不十分であるという問題がある。例えば、特許文献2を例にとると、そこに記載されている技術は、ホウ素(B)とリン(P)が、どちらの導電型のドーパントとなるのか等、実用化に必要な事項が何も述べられておらず、実用化にほど遠いという問題がある。また、導電型制御(pn制御)が不十分であることに起因して、例えば、パイライトFeSを光活性層に用いた全固体型太陽電池を例に挙げると、P.P.Altermatt,et.Al.;Solar Enagy MateriAls & Solar Cells 71 (2002)p.181(非特許文献1)に記載されているように、ショットキー型ダイオード構造等、全固体型太陽電池において、光電変換効率が1%以下の非常に低い値になるという問題がある。 However, the techniques disclosed in Patent Documents 1 and 2 have a problem that the conductivity type control (pn control) is insufficient. For example, taking Patent Document 2 as an example, the technology described therein is about what matters necessary for practical use, such as which conductivity type boron (B) or phosphorus (P) is a dopant of? There is also a problem that it is far from practical use. Further, due to insufficient conductivity type control (pn control), for example, an all-solid solar cell using pyrite FeS 2 as a photoactive layer is taken as an example. P. Altermatt, et. Al. Solar Energy MateriaAls & Solar Cells 71 (2002) p. As described in H.181 (Non-Patent Document 1), there is a problem that the photoelectric conversion efficiency is an extremely low value of 1% or less in an all-solid-state solar cell such as a Schottky diode structure.

更には、上記特許文献1および2には、導電型制御のためのドーピング技術について記載されている一方、禁制帯幅を制御する技術について一切記載されていない。また、下記の非特許文献1およびその引用文献中には、FeSに亜鉛をドープすると禁制帯幅を大きくすることが可能であるかもしれないという記載が存在するにはしているが、実験的にも理論的にもその根拠が示されておらず、下記の非特許文献1およびその引用文献中には、具体的で実施可能な記載は一切存在しない。このように、硫化鉄の禁制帯幅を制御する方法については、いまだに確立された方法がなくて、硫化鉄の禁制帯幅を制御する方法がわからないというのが現状であり、硫化鉄の禁制帯幅を制御する方法を明らかにすることが所望されている。
特開昭61−106499号公報 特表2002−516651A号公報 P.P.Altermatt,et.al.;Solar Enagy Materials & Solar Cells 71 (2002)
Furthermore, Patent Documents 1 and 2 describe a doping technique for controlling the conductivity type, but do not describe any technique for controlling the forbidden bandwidth. Further, in the following Non-Patent Document 1 and the cited reference, there is a description that it may be possible to increase the forbidden band width by doping FeS 2 with zinc. The grounds are not shown either theoretically or theoretically, and there is no specific and practicable description in the following Non-Patent Document 1 and its cited documents. As described above, there is no established method for controlling the forbidden band width of iron sulfide, and there is no way to control the forbidden band width of iron sulfide. It is desirable to clarify how to control the width.
JP 61-106499 A JP 2002-516651A P. P. Altermatt, et. al. ; Solar Energy Materials & Solar Cells 71 (2002);

そこで、本発明の課題は、禁制帯幅の制御を問題なく行うことができて、実用品として使用できる硫化鉄を含む半導体、p型半導体、半導体接合素子、pn接合素子、および、光電変換装置を提供することにある。また、本発明は、導電型制御(pn制御)を問題なく行うことができて、実用品として使用できる硫化鉄を含む半導体、p型半導体、半導体接合素子、pn接合素子、および、光電変換装置を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor containing iron sulfide that can control the forbidden bandwidth without any problem and can be used as a practical product, a p-type semiconductor, a semiconductor junction element, a pn junction element, and a photoelectric conversion device. Is to provide. In addition, the present invention can perform conductivity type control (pn control) without any problem and can be used as a practical product. A semiconductor containing iron sulfide, a p-type semiconductor, a semiconductor junction element, a pn junction element, and a photoelectric conversion device Is to provide.

上記課題を解決するため、この発明の半導体は、
硫化鉄と、
上記硫化鉄に含有された禁制帯制御元素と
を備え、
上記禁制帯制御元素は、上記硫化鉄中の上記禁制帯制御元素の数密度に基づいて上記硫化鉄の禁制帯を制御可能な性質を有していることを特徴としている。
In order to solve the above problems, the semiconductor of the present invention is
Iron sulfide,
Forbidden band control element contained in the iron sulfide,
The forbidden band control element has a property capable of controlling the forbidden band of the iron sulfide based on the number density of the forbidden band control element in the iron sulfide.

本発明によれば、上記禁制帯制御元素は、上記硫化鉄中の上記禁制帯制御元素の数密度に基づいて上記硫化鉄の禁制帯を制御可能な性質を有しているから、硫化鉄に含有させる禁制帯制御元素の数密度を制御することにより、硫化鉄の禁制帯を所定の値に制御することができる。   According to the present invention, the forbidden band control element has the property of controlling the forbidden band of the iron sulfide based on the number density of the forbidden band control element in the iron sulfide. By controlling the number density of the forbidden band control element to be contained, the forbidden band of iron sulfide can be controlled to a predetermined value.

また、一実施形態の半導体は、上記禁制帯制御元素が、Mgである。   In one embodiment of the semiconductor, the forbidden band control element is Mg.

本発明者は、Mgを含ませることによる硫化鉄の禁制帯幅制御を試みた。その結果、広い範囲の禁制帯幅のうちで所望の禁制帯を有する硫化鉄を作製できることを発見した。   The inventor tried to control the forbidden bandwidth of iron sulfide by including Mg. As a result, it was discovered that iron sulfide having a desired forbidden band within a wide range of forbidden band widths can be produced.

上記実施形態によれば、硫化鉄と、Mgとを含むので、禁制帯幅を良好に制御できる。尚、上記硫化鉄は、結晶構造を有していても良く、化学量論比から若干のズレを生じた構造を有していても良い。また、上記硫化鉄が、結晶構造を有している場合、硫化鉄は、特に、鉄の価数が二価であることが好ましく、FeSかFeSであることが好ましい。 According to the above embodiment, since the iron sulfide and Mg are included, the forbidden bandwidth can be controlled well. The iron sulfide may have a crystal structure, or may have a structure with a slight deviation from the stoichiometric ratio. Further, the iron sulfide, if has a crystalline structure, the iron sulfide is particularly preferably valence of iron is divalent, it is preferably FeS or FeS 2.

また、一実施形態の半導体は、Fe原子の数をaとし、Mg原子の数をbとしたとき、0.001≦b/a≦0.45である。   In the semiconductor of one embodiment, 0.001 ≦ b / a ≦ 0.45, where a is the number of Fe atoms and b is the number of Mg atoms.

上記実施形態によれば、Fe原子の数をaとし、Mg原子の数をbとしたとき、0.001≦b/a≦0.45であるから、禁制帯幅の制御を精密に行うことができる。   According to the above embodiment, when the number of Fe atoms is a and the number of Mg atoms is b, 0.001 ≦ b / a ≦ 0.45, and therefore the forbidden band width is precisely controlled. Can do.

また、一実施形態の半導体は、上記硫化鉄が、パイライト型の結晶構造を有するFeSを含む。 In one embodiment, the iron sulfide includes FeS 2 having a pyrite-type crystal structure.

上記実施形態によれば、大きな禁制帯幅を獲得することができる。   According to the above embodiment, a large forbidden bandwidth can be obtained.

また、一実施形態の半導体は、Ia族元素を含んでいる。   In addition, the semiconductor according to one embodiment includes a group Ia element.

上記実施形態によれば、p型の導電性を付与できる。   According to the said embodiment, p-type electroconductivity can be provided.

また、一実施形態の半導体は、上記Ia族元素が、Naである。   In one embodiment, the group Ia element is Na.

上記実施形態によれば、ホールキャリア濃度を特に増加させることができる。   According to the above embodiment, the hole carrier concentration can be particularly increased.

また、一実施形態の半導体は、III族元素を含んでいる。   Moreover, the semiconductor of one Embodiment contains the III group element.

上記実施形態によれば、n型の導電性を付与できる。   According to the said embodiment, n-type electroconductivity can be provided.

また、一実施形態の半導体は、上記III族元素が、Alである。   In one embodiment of the semiconductor, the group III element is Al.

上記実施形態によれば、電子キャリア濃度を特に増加させることができる。   According to the above embodiment, the electron carrier concentration can be particularly increased.

また、一実施形態の半導体接合素子は、本発明の半導体を含む。   Moreover, the semiconductor junction element of one Embodiment contains the semiconductor of this invention.

一実施形態によれば、禁制帯を制御されることが可能な本発明の半導体を含んでいるから、応用目的にそくして素子特性を適切に制御することができる。   According to one embodiment, since the semiconductor of the present invention capable of controlling the forbidden band is included, the device characteristics can be appropriately controlled in accordance with the application purpose.

また、一実施形態のpn接合素子は、本発明の半導体を含むpn接合を有している。   Moreover, the pn junction element of one Embodiment has a pn junction containing the semiconductor of this invention.

一実施形態によれば、本発明の半導体を含むpn接合を有しているから、応用目的に応じて禁制帯幅を制御することができて、整流特性を向上させることができる。   According to one embodiment, since the pn junction including the semiconductor of the present invention is provided, the forbidden bandwidth can be controlled according to the application purpose, and the rectification characteristics can be improved.

また、一実施形態のpn接合素子は、硫化鉄とMgとを含むp型半導体と、n型半導体とからなるpn接合を有し、上記p型半導体の禁制帯幅をEg1とすると共に、上記n型半導体の禁制帯幅をEg2とするとき、Eg1<Eg2である。   Moreover, the pn junction element of one embodiment has a pn junction composed of a p-type semiconductor containing iron sulfide and Mg and an n-type semiconductor, and the forbidden band width of the p-type semiconductor is set to Eg1. When the forbidden band width of the n-type semiconductor is Eg2, Eg1 <Eg2.

上記実施形態によれば、例えば、上記pn接合素子が、光電変換素子である場合、光電変換効率を高くすることができる。   According to the embodiment, for example, when the pn junction element is a photoelectric conversion element, the photoelectric conversion efficiency can be increased.

また、一実施形態のpn接合素子は、上記n型半導体が、Mgを含んでいる。   In one embodiment of the pn junction element, the n-type semiconductor contains Mg.

上記実施形態によれば、熱処理条件を適宜調整することにより、濃度勾配を制御することができる。   According to the embodiment, the concentration gradient can be controlled by appropriately adjusting the heat treatment conditions.

また、一実施形態の光電変換装置は、一実施形態の半導体接合素子または一実施形態のpn接合素子を備えることを特徴としている。   A photoelectric conversion device according to an embodiment includes the semiconductor junction element according to an embodiment or the pn junction element according to an embodiment.

一実施形態によれば、一実施形態の半導体接合素子を有している場合、禁制帯幅を、目的に適した値に制御することができて、素子特性を向上させることができる。また、本発明の半導体を含むpn接合を有している場合、禁制帯幅が目的の光の波長に適した値に制御されているため、光電変換効率を格段に向上させることができる。   According to one embodiment, when the semiconductor junction element according to one embodiment is provided, the forbidden bandwidth can be controlled to a value suitable for the purpose, and the element characteristics can be improved. Further, in the case of having a pn junction including the semiconductor of the present invention, the forbidden band width is controlled to a value suitable for the wavelength of the target light, so that the photoelectric conversion efficiency can be significantly improved.

また、一実施形態の半導体は、上記禁制帯制御元素が、Znである。   In one embodiment of the semiconductor, the forbidden band control element is Zn.

本発明者は、Znを含ませることによる硫化鉄の禁制帯幅制御を試みた。その結果、広い範囲の禁制帯幅のうちで所望の禁制帯を有する硫化鉄を作製できることを発見した。   The inventor tried to control the forbidden bandwidth of iron sulfide by including Zn. As a result, it was discovered that iron sulfide having a desired forbidden band within a wide range of forbidden band widths can be produced.

上記実施形態によれば、硫化鉄と、Znとを含んでいるから、禁制帯が所望の値に制御された硫化鉄半導体を作製できる。尚、上記硫化鉄は、結晶構造を有していても良く、化学量論比から若干のズレを生じた構造を有していても良い。また、上記硫化鉄が、結晶構造を有している場合、硫化鉄は、特に、鉄の価数が二価であることが好ましく、FeSかFeSであることが好ましい。 According to the embodiment, since iron sulfide and Zn are contained, an iron sulfide semiconductor in which the forbidden band is controlled to a desired value can be manufactured. The iron sulfide may have a crystal structure, or may have a structure with a slight deviation from the stoichiometric ratio. Further, the iron sulfide, if has a crystalline structure, the iron sulfide is particularly preferably valence of iron is divalent, it is preferably FeS or FeS 2.

また、一実施形態の半導体は、Fe原子の数をaとし、Zn原子の数をbとしたとき、0.01≦b/a≦0.45である。   In one embodiment of the semiconductor, 0.01 ≦ b / a ≦ 0.45, where a is the number of Fe atoms and b is the number of Zn atoms.

上記実施形態によれば、Fe原子の数をaとし、Zn原子の数をbとしたとき、0.01≦b/a≦0.45であるから、禁制帯幅の制御を精密に行うことができる。   According to the above embodiment, when the number of Fe atoms is a and the number of Zn atoms is b, 0.01 ≦ b / a ≦ 0.45, so that the forbidden band width can be precisely controlled. Can do.

また、一実施形態の半導体装置は、上記硫化鉄が、パイライト型の結晶構造を有するFeSを含む。 In one embodiment, the iron sulfide includes FeS 2 having a pyrite type crystal structure.

上記実施形態によれば、大きな禁制帯幅を獲得することができる。   According to the above embodiment, a large forbidden bandwidth can be obtained.

また、一実施形態の半導体装置は、Ia族元素を含んでいる。   In addition, the semiconductor device of one embodiment includes a group Ia element.

上記実施形態によれば、p型の導電性を付与できる。   According to the said embodiment, p-type electroconductivity can be provided.

また、一実施形態の半導体装置は、上記Ia族元素は、Naである。   In one embodiment, the group Ia element is Na.

上記実施形態によれば、ホールキャリア濃度を特に増加させることができる。   According to the above embodiment, the hole carrier concentration can be particularly increased.

また、一実施形態の半導体装置は、III族元素を含んでいる。   In addition, the semiconductor device of one embodiment includes a group III element.

上記実施形態によれば、n型の導電性を付与できる。   According to the said embodiment, n-type electroconductivity can be provided.

また、一実施形態の半導体装置は、上記III族元素は、Alである。   In one embodiment, the group III element is Al.

上記実施形態によれば、電子キャリア濃度を特に増加させることができる。   According to the above embodiment, the electron carrier concentration can be particularly increased.

また、一実施形態の半導体接合素子は、本発明の半導体を含む。   Moreover, the semiconductor junction element of one Embodiment contains the semiconductor of this invention.

一実施形態によれば、禁制帯を制御されることが可能な本発明の半導体を含んでいるから、応用目的にそくして素子特性を適切に制御することができる。   According to one embodiment, since the semiconductor of the present invention capable of controlling the forbidden band is included, the device characteristics can be appropriately controlled in accordance with the application purpose.

また、一実施形態のpn接合素子は、本発明の半導体を含むpn接合を有している。   Moreover, the pn junction element of one Embodiment has a pn junction containing the semiconductor of this invention.

一実施形態によれば、本発明の半導体を含むpn接合を有しているから、応用目的に応じて禁制帯幅を制御することができて、整流特性を向上させることができる。   According to one embodiment, since the pn junction including the semiconductor of the present invention is provided, the forbidden bandwidth can be controlled according to the application purpose, and the rectification characteristics can be improved.

また、一実施形態のpn接合素子は、硫化鉄とMgとを含むp型半導体と、n型半導体とからなるpn接合を有し、上記p型半導体の禁制帯幅をEg1とすると共に、上記n型半導体の禁制帯幅をEg2とするとき、Eg1<Eg2である。   Moreover, the pn junction element of one embodiment has a pn junction composed of a p-type semiconductor containing iron sulfide and Mg and an n-type semiconductor, and the forbidden band width of the p-type semiconductor is set to Eg1. When the forbidden band width of the n-type semiconductor is Eg2, Eg1 <Eg2.

上記実施形態によれば、例えば、上記pn接合素子が、光電変換素子である場合、光電変換効率を高くすることができる。   According to the embodiment, for example, when the pn junction element is a photoelectric conversion element, the photoelectric conversion efficiency can be increased.

また、一実施形態のpn接合素子は、上記n型半導体が、Znを含んでいる。   In one embodiment of the pn junction element, the n-type semiconductor contains Zn.

上記実施形態によれば、n型半導体層と、硫化鉄にZnを追加してなるp型半導体層との間で良好な整流特性を獲得できる。   According to the embodiment, good rectification characteristics can be obtained between the n-type semiconductor layer and the p-type semiconductor layer obtained by adding Zn to iron sulfide.

また、一実施形態のpn接合素子は、上記n型半導体が、Znの酸化物を含んでいる。   In one embodiment of the present invention, the n-type semiconductor includes a Zn oxide.

上記実施形態によれば、禁制帯幅を大きくしたり、電気抵抗を大きくしたりすることができる。   According to the above embodiment, the forbidden bandwidth can be increased and the electrical resistance can be increased.

また、一実施形態の光電変換素子は、一実施形態の半導体接合素子または一実施形態のpn接合素子を備える。   Moreover, the photoelectric conversion element of one Embodiment is provided with the semiconductor junction element of one Embodiment, or the pn junction element of one Embodiment.

一実施形態によれば、一実施形態の半導体接合素子を有している場合、禁制帯幅を、目的に適した値に制御することができて、素子特性を向上させることができる。また、本発明の半導体を含むpn接合を有している場合、禁制帯幅が目的の光の波長に適した値に制御されているため、光電変換効率を格段に向上させることができる。   According to one embodiment, when the semiconductor junction element according to one embodiment is provided, the forbidden bandwidth can be controlled to a value suitable for the purpose, and the element characteristics can be improved. Further, in the case of having a pn junction including the semiconductor of the present invention, the forbidden band width is controlled to a value suitable for the wavelength of the target light, so that the photoelectric conversion efficiency can be significantly improved.

また、一実施形態の半導体は、Ia族元素を含む。   In one embodiment, the semiconductor includes a group Ia element.

上記実施形態によれば、p型の導電性を付与できる。   According to the said embodiment, p-type electroconductivity can be provided.

また、本発明のp型半導体は、硫化鉄とIa族元素とを含むことを特徴としている。   The p-type semiconductor of the present invention is characterized by containing iron sulfide and a group Ia element.

これまでに検討されている人工的に作られた硫化鉄のほとんどがp型の導電性を示すと報告されている。このため、ドーピングを行わっていない硫化鉄をp型の硫化鉄として使用している場合が多い。しかしながら、原子欠損はドーピングが可能であると同時に再結合中心など電気的に悪影響を及ぼす可能性も有している。発明者は、今まで想定されることがなかったIa族元素を用いた不純物ドーピングによるp型硫化鉄の作製を試みた。その結果、高品質なp導電型を有する硫化鉄を作製できることを発見した。   It has been reported that most of the artificially produced iron sulfides examined so far exhibit p-type conductivity. For this reason, in many cases, undoped iron sulfide is used as p-type iron sulfide. However, atomic deficiencies can be doped, and at the same time have the potential for electrical adverse effects such as recombination centers. The inventor tried to produce p-type iron sulfide by impurity doping using a group Ia element that had not been envisaged until now. As a result, it was discovered that iron sulfide having a high-quality p conductivity type can be produced.

本発明によれば、硫化鉄と、Ia族元素とを含むので、導電型をp型に良好に制御できると共に、その欠陥密度を低減することができる。尚、上記硫化鉄は、結晶構造を有していても良く、化学量論比から若干のズレを生じた構造を有していても良い。また、上記硫化鉄が、結晶構造を有している場合、硫化鉄は、特に、鉄の価数が二価であることが好ましく、FeSかFeSであることが好ましい。 According to the present invention, since iron sulfide and the Group Ia element are included, the conductivity type can be well controlled to the p-type, and the defect density can be reduced. The iron sulfide may have a crystal structure, or may have a structure with a slight deviation from the stoichiometric ratio. Further, the iron sulfide, if has a crystalline structure, the iron sulfide is particularly preferably valence of iron is divalent, it is preferably FeS or FeS 2.

また、一実施形態のp型半導体は、上記Ia族元素が、Li、Na、および、Kのうちの少なくとも一つである。   In one embodiment of the p-type semiconductor, the group Ia element is at least one of Li, Na, and K.

本発明者は、上記Ia族元素として、Li、Na、および、Kのうちの少なくとも一つを採用すると、不純物相の生成を抑制できることを発見した。これは、Li、Na、Kは、Ia族元素の中でもFe2+とのイオン半径の差が比較的小さいためであると推察される。 The present inventor has found that the use of at least one of Li, Na, and K as the group Ia element can suppress the generation of an impurity phase. This is presumably because Li, Na, and K have a relatively small difference in ionic radius from Fe 2+ among the group Ia elements.

上記実施形態によれば、不純物相の生成を抑制できる。   According to the embodiment, the generation of the impurity phase can be suppressed.

また、一実施形態のp型半導体は、上記Ia族元素が、Naであり、Naの数密度が、4×1015cm−3以上かつ2×1020cm−3以下である。 In one embodiment, the group Ia element is Na, and the number density of Na is 4 × 10 15 cm −3 or more and 2 × 10 20 cm −3 or less.

上記実施形態によれば、導電性を、良好なp型の導電性にすることができて、品質を優れたものにすることができる。   According to the said embodiment, electroconductivity can be made into favorable p-type electroconductivity, and it can be made the quality excellent.

また、一実施形態のp型半導体は、上記硫化鉄が、パイライト型の結晶構造を有するFeSを含む。 In one embodiment of the p-type semiconductor, the iron sulfide includes FeS 2 having a pyrite-type crystal structure.

上記実施形態によれば、応用に適した半導体特性を獲得することができる。   According to the embodiment, semiconductor characteristics suitable for application can be obtained.

また、本発明の半導体接合素子は、本発明のp型半導体を含む。   The semiconductor junction element of the present invention includes the p-type semiconductor of the present invention.

本発明によれば、本発明のp型半導体を含むので、キャリア輸送特性等のp型半導体の特性を向上させることができて、素子特性を向上させることができる。   According to the present invention, since the p-type semiconductor of the present invention is included, characteristics of the p-type semiconductor such as carrier transport characteristics can be improved, and element characteristics can be improved.

また、本発明のpn接合素子は、本発明のp型半導体と、硫化鉄を含むn型半導体とからなるpn接合を有している。   The pn junction element of the present invention has a pn junction composed of the p-type semiconductor of the present invention and an n-type semiconductor containing iron sulfide.

本発明によれば、本発明のp型半導体と、硫化鉄を含むn型半導体とからなるpn接合を有しているので、pn接合の整流特性を向上させることができる。   According to the present invention, since the pn junction composed of the p-type semiconductor of the present invention and the n-type semiconductor containing iron sulfide is provided, the rectification characteristics of the pn junction can be improved.

また、一実施形態のpn接合素子は、上記n型半導体が、Co、NiおよびMnのうちの少なくとも一つを含んでいる。   In one embodiment of the pn junction element, the n-type semiconductor includes at least one of Co, Ni, and Mn.

また、一実施形態のpn接合素子は、上記n型半導体は、Al、GaおよびInのうちの少なくとも一つを含んでいる。   In one embodiment, the n-type semiconductor includes at least one of Al, Ga, and In.

また、一実施形態のpn接合素子は、上記n型半導体が、パイライト型の結晶構造を有するFeSを含んでいる。 In one embodiment, the n-type semiconductor includes FeS 2 having a pyrite type crystal structure.

また、本発明のppn接合素子は、本発明のpn接合素子と、
このpn接合素子のp型半導体における上記Ia族元素の数密度よりも高いIa族元素の数密度を有するp型半導体層と
を備える。
Further, the p + pn junction element of the present invention includes the pn junction element of the present invention,
A p + type semiconductor layer having a higher number density of group Ia elements than a number density of group Ia elements in the p type semiconductor of the pn junction element.

また、一実施形態のppn接合素子は、上記p型半導体層におけるIa族元素の濃度は、上記p型半導体におけるIa族元素の濃度の20倍以上である。 In the p + pn junction element of one embodiment, the concentration of the group Ia element in the p + type semiconductor layer is 20 times or more the concentration of the group Ia element in the p type semiconductor.

また、本発明の光電変換素子は、本発明の半導体接合素子、本発明のpn接合素子、および、本発明のppn接合素子のうちの少なくとも一つを備えている。 The photoelectric conversion device of the present invention includes at least one of the semiconductor junction device of the present invention, the pn junction device of the present invention, and the p + pn junction device of the present invention.

本発明によれば、光電変換効率を格段に向上させることができる。   According to the present invention, the photoelectric conversion efficiency can be significantly improved.

本発明の半導体、p型半導体、半導体接合素子、pn接合素子によれば、禁制帯幅の制御を問題なく行うことができると共に、導電型制御(pn制御)を問題なく行うことができて、実用品として使用できる。また、本発明のp型半導体によれば、導電型を再現性よくp型に制御できると共に、その欠陥密度を低減することができ、実用品として使用することができる。また、本発明の光電変換素子によれば、光電変換効率を優れたものにすることができる。   According to the semiconductor, p-type semiconductor, semiconductor junction element, and pn junction element of the present invention, the forbidden band width can be controlled without any problem, and the conductivity type control (pn control) can be performed without any problem. Can be used as a real product. In addition, according to the p-type semiconductor of the present invention, the conductivity type can be controlled to be p-type with good reproducibility, the defect density can be reduced, and it can be used as a practical product. Moreover, according to the photoelectric conversion element of the present invention, the photoelectric conversion efficiency can be improved.

以下、本発明を図示の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施形態の光電変換装置の断面図である。   FIG. 1 is a cross-sectional view of a photoelectric conversion device according to an embodiment of the present invention.

この光電変換装置は、基板1と、基板1の少なくとも一部の表面領域上に形成された第1電極層2と、第1電極層2上に形成された光電変換層3と、光電変換層3上に形成された第2電極層4とを備える。   This photoelectric conversion device includes a substrate 1, a first electrode layer 2 formed on at least a part of a surface region of the substrate 1, a photoelectric conversion layer 3 formed on the first electrode layer 2, and a photoelectric conversion layer. 2 and a second electrode layer 4 formed on the substrate 3.

基板1が光入射と反対側に位置する場合においては、基板1の透光性の有無は問われない一方、基板1が光入射側に位置する場合においては、基板1は、少なくとも一部が透光性を有することが好ましい。透光性基板の材料としては、ガラスがあり、ポリイミド系、ポリビニル系、または、ポリサルファイド系のうちで一定の耐熱性を有する透光性樹脂があり、また、それらの透光性樹脂を積層したもの等がある。また、非透光性基板の材料としては、ステンレスや、非透光性樹脂等がある。   When the substrate 1 is located on the side opposite to the light incidence, whether the substrate 1 is translucent or not is not questioned. On the other hand, when the substrate 1 is located on the light incidence side, the substrate 1 is at least partially It preferably has translucency. As a material of the light-transmitting substrate, there is glass, and there is a light-transmitting resin having a certain heat resistance among polyimide-based, polyvinyl-based, or polysulfide-based materials, and those light-transmitting resins are laminated. There are things. Examples of the material of the non-translucent substrate include stainless steel and non-translucent resin.

また、上記基板1の表面に、凹凸が形成されていても良く、この場合、凹凸面での光の屈折または散乱等により、光の閉じ込めや、反射防止等の種々の効果を獲得できる。また、基板1の表面に、金属膜、半導体膜、絶縁膜、または、それらの複合膜等を被覆しても良い。基板1の厚さとしては、特に限定されるものではないが、構造を支持できる適当な強度や重量を有する必要があり、例えば、基板1の厚さとして、0.1mm〜40mmを採用できる。   In addition, unevenness may be formed on the surface of the substrate 1, and in this case, various effects such as light confinement and antireflection can be obtained by refraction or scattering of light on the uneven surface. Further, the surface of the substrate 1 may be coated with a metal film, a semiconductor film, an insulating film, or a composite film thereof. The thickness of the substrate 1 is not particularly limited, but needs to have an appropriate strength and weight capable of supporting the structure. For example, the thickness of the substrate 1 can be 0.1 mm to 40 mm.

上記第1電極層2の形態としては、光電変換層3と実質的にオーミック接触するように形成されていさえすればどのような形態でも良いが、基板1上に膜状に形成されていることが好ましい。上記第1電極層2に用いられる材料は、導電性を有している材料であれば特に限定はされないが、Mo、Al、Pt、Ti、Fe、Pd等の金属材料を用いたり、その合金を用いたり、また、フッ素ドープ酸化錫(SnO:F)、アンチモンドープ酸化錫(SnO:Sb)、錫ドープ酸化インジウム(In:Sn)、Alドープ酸化亜鉛(ZnO:Al)、Gaドープ酸化亜鉛(ZnO:Ga)、または、Bドープ酸化亜鉛(ZnO:B)等に代表される透明導電性電極材料を用いたりすると好ましい。また、上記第1電極層2は、上述の材料等の単層膜であっても良く、上述の材料等を複数積層した積層膜のいずれであっても良い。 The first electrode layer 2 may have any form as long as the first electrode layer 2 is formed so as to be substantially in ohmic contact with the photoelectric conversion layer 3. However, the first electrode layer 2 is formed in a film shape on the substrate 1. Is preferred. The material used for the first electrode layer 2 is not particularly limited as long as it is a conductive material, but a metal material such as Mo, Al, Pt, Ti, Fe, Pd, or an alloy thereof is used. , Fluorine doped tin oxide (SnO 2 : F), antimony doped tin oxide (SnO 2 : Sb), tin doped indium oxide (In 2 O 3 : Sn), Al doped zinc oxide (ZnO: Al) It is preferable to use a transparent conductive electrode material typified by Ga-doped zinc oxide (ZnO: Ga) or B-doped zinc oxide (ZnO: B). In addition, the first electrode layer 2 may be a single layer film made of the above-described material or the like, or may be any one of a laminated film in which a plurality of the above-described materials are stacked.

上記第1電極層2が、光の入射側に位置する場合には、第1電極層2は、光電変換に寄与する光の波長域において高い透光性を有していることが好ましい。上記第1電極層2は、真空蒸着法、スパッタリング法、CVD法、PVD法等の気相法、ゾルゲル法、CBD(ケミカル・バス・デポジション)法、スプレー法、スクリーン印刷法等によって、材料となる成分を基板1上に積層することによって形成される。   When the first electrode layer 2 is located on the light incident side, the first electrode layer 2 preferably has high translucency in the wavelength range of light contributing to photoelectric conversion. The first electrode layer 2 is made of a material such as a vacuum deposition method, a sputtering method, a CVD method, a PVD method, a gas phase method, a sol-gel method, a CBD (chemical bath deposition) method, a spray method, a screen printing method, or the like. Is formed by laminating on the substrate 1.

上述のように、上記基板1が光入射側に位置する場合においては、第1電極層2には光透過率が高いことが求められる。したがって、その場合は、第1電極層2は、櫛形など表面を一様に覆わないグリッド形状の金属電極であるか、光透過率の高い透明導電層であるか、または、それらの要件を組み合わせて形成されることが好ましい。   As described above, when the substrate 1 is located on the light incident side, the first electrode layer 2 is required to have a high light transmittance. Therefore, in that case, the first electrode layer 2 is a grid-shaped metal electrode that does not cover the surface uniformly, such as a comb, or a transparent conductive layer with high light transmittance, or a combination of these requirements. It is preferable to be formed.

上記第1電極層2は、その表面上に凹凸を有していることが好ましい。上記第1電極層2の表面に存在する凹凸は、第1電極層2と、その上に形成される光電変換層3との界面において、光電変換装置内に入射してきた光を屈折・散乱させる。その結果、入射光の光路長を長くすることができて光閉じ込め効果を向上させることができ、光電変換層3で利用できる光量を増大させることができる。凹凸の形成方法としては、第1電極層2の表面に対するドライエッチング法、ウェットエッチング法、または、サンドブラストのような機械加工等を用いることができる。   The first electrode layer 2 preferably has irregularities on the surface thereof. The unevenness present on the surface of the first electrode layer 2 refracts and scatters light that has entered the photoelectric conversion device at the interface between the first electrode layer 2 and the photoelectric conversion layer 3 formed thereon. . As a result, the optical path length of incident light can be increased, the light confinement effect can be improved, and the amount of light that can be used in the photoelectric conversion layer 3 can be increased. As a method for forming the unevenness, a dry etching method, a wet etching method, a mechanical process such as sand blasting, or the like on the surface of the first electrode layer 2 can be used.

ドライエッチング法としては、Arなどの不活性ガスを用いた物理的エッチングの他に、CF、SFなどのフッ素系ガス、CCl、SiClなどの塩素系ガス、または、メタンガス等を用いた化学的エッチング等がある。また、上記ウェットエッチング法としては、第1電極層2を、酸またはアルカリ溶液中に浸す方法等がある。ここで、ウェットエッチングにおいて使用できる酸溶液としては、塩酸、硫酸、硝酸、フッ酸、酢酸、蟻酸、過塩素酸等の1種または2種以上の混合物等があり、アルカリ溶液としては、水酸化ナトリウム、アンモニア、水酸化カリウム、水酸化カルシウム、水酸化アルミニウム等の1種または2種以上の混合物等がる。上述のエッチング法以外の方法として、CVD法等によって第1電極層2の材料自体の結晶成長を制御することによって表面凹凸を自己形成する方法や、ゾルゲル法やスプレー法によって結晶粒形状に依存した表面凹凸を形成する方法がある。 As a dry etching method, in addition to physical etching using an inert gas such as Ar, fluorine-based gas such as CF 4 and SF 6 , chlorine-based gas such as CCl 4 and SiCl 4 , or methane gas is used. Chemical etching, etc. In addition, as the wet etching method, there is a method of immersing the first electrode layer 2 in an acid or alkali solution. Here, examples of the acid solution that can be used in wet etching include one or a mixture of two or more of hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid, acetic acid, formic acid, perchloric acid, and the like. There are one or a mixture of two or more of sodium, ammonia, potassium hydroxide, calcium hydroxide, aluminum hydroxide, and the like. As a method other than the etching method described above, a method of self-forming surface irregularities by controlling crystal growth of the material itself of the first electrode layer 2 by a CVD method or the like, or depending on a crystal grain shape by a sol-gel method or a spray method. There is a method of forming surface irregularities.

上記光電変換層3は、第1電極層2上に実質的にオーミック接触するように形成される。上記光電変換層3は、硫化鉄にMgを追加してなる半導体層を含む構造を有している。上記光電変換層3の構造としては、p型半導体層およびn型半導体層を有するpn接合を有する構造や、p型半導体層、真性(i型)半導体層、および、n型半導体層を有するpin接合を有する構造や、半導体層と金属層によるショットキー接合や、MIS構造等の半導体接合を有する構造等がある。   The photoelectric conversion layer 3 is formed on the first electrode layer 2 so as to be substantially in ohmic contact. The photoelectric conversion layer 3 has a structure including a semiconductor layer formed by adding Mg to iron sulfide. The photoelectric conversion layer 3 has a structure having a pn junction having a p-type semiconductor layer and an n-type semiconductor layer, a pin having a p-type semiconductor layer, an intrinsic (i-type) semiconductor layer, and an n-type semiconductor layer. There are a structure having a junction, a Schottky junction using a semiconductor layer and a metal layer, a structure having a semiconductor junction such as a MIS structure, and the like.

尚、上記i型半導体層は、光電変換機能を損なわない限り、弱いp型または弱いn型の導電型を示すものであっても良い。また、光電変換装置は、光電変換層が2つ以上積層された構造を有していても良く、光電変換装置は、所謂積層型光電変換装置であっても良い。   The i-type semiconductor layer may have a weak p-type or weak n-type conductivity type as long as the photoelectric conversion function is not impaired. Further, the photoelectric conversion device may have a structure in which two or more photoelectric conversion layers are stacked, and the photoelectric conversion device may be a so-called stacked photoelectric conversion device.

非特許文献1のp.184には、硫化鉄の禁制帯幅は、アモルファス成分等を含む薄膜の場合には、0.8〜0.9eVの範囲であり、パイライト型の結晶の場合には、0.9〜0.95eVの範囲であると記載されている。   In p. 184 of Non-Patent Document 1, the forbidden band width of iron sulfide is in the range of 0.8 to 0.9 eV in the case of a thin film containing an amorphous component or the like, and in the case of a pyrite type crystal. , 0.9 to 0.95 eV.

本発明者は、硫化鉄にMgを追加すると、禁制帯幅が0.95〜1.26eVの範囲内の所望の値に制御された半導体層を獲得できることを、光の透過反射測定に基づく(ωα)2プロットを行うことによって発見した。詳細には、硫化鉄にMgを追加すると、禁制帯幅が0.95〜1.26eVの範囲内の所望の値に制御された半導体層を獲得できることを、上記2プロットの適切な範囲から最小二乗法を用いることによって求めた直線におけるx切片より見積もられた光学禁制帯幅の変化から見出した。   The present inventor is able to obtain a semiconductor layer whose forbidden band width is controlled to a desired value within a range of 0.95 to 1.26 eV by adding Mg to iron sulfide, based on light transmission reflection measurement ( ωα) discovered by performing 2 plots. In detail, when Mg is added to iron sulfide, a semiconductor layer whose forbidden band width is controlled to a desired value within the range of 0.95 to 1.26 eV can be obtained from the appropriate range of the above two plots. It was found from the change in the optical forbidden bandwidth estimated from the x-intercept in the straight line obtained by using the square method.

ここで、硫化鉄の禁制帯幅は、Mg濃度(Mg/Fe)が0.1原子%〜10原子%の範囲で大きく変化し、その後、飽和する傾向を示すことを見出した。そして、禁制帯幅を小刻みに制御したい場合には、0.1原子%〜10原子%の濃度範囲を用いれば良く、広い禁制帯幅を安定して得たい場合には、10原子%〜45原子%の濃度範囲を用いれば良いことを見出した。尚、硫化鉄中のMg濃度は、二次イオン質量分析法(SIMS)、オージェ電子分光法等公知の元素分析法で評価できる。また、禁制帯幅をさらに大きくさせたい場合には、硫化鉄がパイライト型の結晶構造を有するFeSを含むようにする。パイライト型の結晶構造を有するFeSは、Mgを含ませることによる禁制帯幅増加効果が高いからである。 Here, it has been found that the forbidden band width of iron sulfide changes greatly when the Mg concentration (Mg / Fe) is in the range of 0.1 atomic% to 10 atomic% and then saturates. When it is desired to control the forbidden band width in small increments, a concentration range of 0.1 atomic% to 10 atomic% may be used, and when it is desired to stably obtain a wide forbidden band width, 10 atomic% to 45 atomic%. It has been found that a concentration range of atomic% may be used. The Mg concentration in iron sulfide can be evaluated by a known elemental analysis method such as secondary ion mass spectrometry (SIMS) or Auger electron spectroscopy. Further, in order to further increase the forbidden band width, the iron sulfide includes FeS 2 having a pyrite type crystal structure. This is because FeS 2 having a pyrite type crystal structure has a high effect of increasing the forbidden bandwidth by including Mg.

キャリア濃度の制御は応用を考える上で極めて重要である。ここで、硫化鉄にMgを追加してなる半導体層のキャリア濃度制御技術は、明らかになっていないため、本発明者は、さまざまな元素について実験を行った。そして、次に示すキャリア濃度制御技術を見出した。   Control of the carrier concentration is extremely important in considering applications. Here, since the carrier concentration control technique of the semiconductor layer formed by adding Mg to iron sulfide has not been clarified, the present inventor conducted experiments on various elements. And the following carrier concentration control technology was discovered.

すなわち、硫化鉄にMgを追加してなる半導体層に、さらにI属元素を追加すると、ホールキャリア濃度を増加させることができる。ここで、追加するI属元素としてNaを選択すれば、ホールキャリア濃度を特に増加させることができる。   That is, if a group I element is further added to the semiconductor layer obtained by adding Mg to iron sulfide, the hole carrier concentration can be increased. Here, if Na is selected as the group I element to be added, the hole carrier concentration can be particularly increased.

一方、硫化鉄にMgを追加してなる半導体層に、さらにIII属元素を追加すると、電子キャリア濃度を増加させることができる。ここで、追加するIII属元素としてAlを選択すれば、電子キャリア濃度を特に増加させることができる。尚、キャリア濃度は、例えばファン・デル・ポーの方法を用いたホール測定により評価することができる。   On the other hand, when a group III element is further added to the semiconductor layer obtained by adding Mg to iron sulfide, the electron carrier concentration can be increased. Here, if Al is selected as the group III element to be added, the electron carrier concentration can be particularly increased. The carrier concentration can be evaluated by hole measurement using, for example, the van der Pauw method.

上記第1実施形態の光電変換装置によれば、硫化鉄におけるMg濃度を適宜調整したり、硫化鉄にMgを追加してなる半導体層に適切な元素を追加したりすることによって、硫化鉄半導体の禁制帯幅、キャリアタイプおよびキャリア濃度をそれぞれ独立に制御でき、応用に適した半導体層を形成することができる。   According to the photoelectric conversion device of the first embodiment, an iron sulfide semiconductor can be obtained by appropriately adjusting the Mg concentration in iron sulfide or adding an appropriate element to a semiconductor layer formed by adding Mg to iron sulfide. Forbidden band width, carrier type and carrier concentration can be controlled independently, and a semiconductor layer suitable for application can be formed.

光電変換層3の製造方法としては、MBE法、CVD法、蒸着法、近接昇華法、スパッタ法、ゾルゲル法、スプレー法、CBD(ケミカル・バス・デポジション)法、スクリーン印刷法等の公知の作製方法を用いることができる。また、上記CVD法としては、常圧CVD、減圧CVD、プラズマCVD、熱CVD、ホットワイヤーCVD、MOCVD法等が挙げられる。上記作製方法の詳細は、たとえば、非特許文献1またはそれに記載されている引用文献に詳述されているとおりである。   As a manufacturing method of the photoelectric converting layer 3, well-known methods, such as MBE method, CVD method, vapor deposition method, proximity sublimation method, sputtering method, sol-gel method, spray method, CBD (chemical bath deposition) method, screen printing method, etc. A manufacturing method can be used. Examples of the CVD method include atmospheric pressure CVD, reduced pressure CVD, plasma CVD, thermal CVD, hot wire CVD, and MOCVD. The details of the manufacturing method are as detailed in, for example, Non-Patent Document 1 or a cited document described therein.

ここで、好ましくは、必要に応じて、硫黄蒸気中または硫化水素雰囲気での硫化処理を行うようにする。硫化処理温度としては、200℃〜600℃が好ましい。硫化処理を行うと、非晶質成分の結晶化を促進させたり、硫化鉄中の硫黄含有率を増加させたり、パイライト型の結晶構造を有するFeSの割合を増加させたりすることができる。 Here, it is preferable to perform a sulfiding treatment in sulfur vapor or in a hydrogen sulfide atmosphere as necessary. The sulfiding treatment temperature is preferably 200 ° C to 600 ° C. When sulfidation is performed, crystallization of an amorphous component can be promoted, the sulfur content in iron sulfide can be increased, or the proportion of FeS 2 having a pyrite-type crystal structure can be increased.

ここで、非晶質成分の割合は、XRD測定を行うことにより見積もることができる。詳細には、被結晶成分検出層におけるXRD測定のピーク強度を、上記被結晶成分検出層を膜厚が同じで十分に結晶化させた層のピーク強度と比較することによって見積もることができる。また、パイライト型の結晶構造を有するFeSの割合は、パイライト構造のFeSのXRDピーク強度と、それ以外の構造の硫化鉄のXRDピーク強度とを比較することによって見積もることができる。 Here, the ratio of the amorphous component can be estimated by performing XRD measurement. In detail, the peak intensity of the XRD measurement in the crystallized component detection layer can be estimated by comparing the peak intensity of the crystallized component detection layer with a sufficiently crystallized layer having the same film thickness. The ratio of FeS 2 having a crystal structure of the pyrite type can be estimated by comparing the XRD peak intensity of FeS 2 pyrite structure and XRD peak intensity of iron sulfide of the other structure.

最後に、上記第2の電極層4を光電変換層3上に形成して、光電変換装置の要部を完成する。詳細には、電極層2と同様の材料および作製方法を使用して、第2の電極層4を、光電変換層3上に実質的にオーミック接触するように形成して、光電変換装置の要部を形成する。   Finally, the second electrode layer 4 is formed on the photoelectric conversion layer 3 to complete the main part of the photoelectric conversion device. Specifically, the second electrode layer 4 is formed on the photoelectric conversion layer 3 so as to be substantially in ohmic contact using the same material and the same manufacturing method as those for the electrode layer 2, and the essential elements of the photoelectric conversion device are thus obtained. Forming part.

図2は、本発明の他の実施形態の光電変換装置の断面図である。   FIG. 2 is a cross-sectional view of a photoelectric conversion device according to another embodiment of the present invention.

この光電変換装置は、基板21と、基板21の少なくとも一部の表面領域上に形成された第1電極層22と、第1電極層22上に形成された光電変換層23と、光電変換層23上に形成された透明電極層24と、透明電極層24の一部の表面領域上に形成されたグリッド電極層25とを備える。上記光電変換層23は、第1電極層22上に形成されたp型半導体層27と、p型半導体層27上に形成されたn型半導体層とで構成される。   The photoelectric conversion device includes a substrate 21, a first electrode layer 22 formed on at least a part of the surface region of the substrate 21, a photoelectric conversion layer 23 formed on the first electrode layer 22, and a photoelectric conversion layer. The transparent electrode layer 24 formed on the surface 23 and the grid electrode layer 25 formed on a part of the surface region of the transparent electrode layer 24 are provided. The photoelectric conversion layer 23 includes a p-type semiconductor layer 27 formed on the first electrode layer 22 and an n-type semiconductor layer formed on the p-type semiconductor layer 27.

第1電極層22は、第1実施形態と同一な方法で基板21上に形成される。上記光電変換層23は、硫化鉄にMgを追加してなる半導体層を含むp型半導体層27と、n型半導体層28とで構成されるpn接合構造を有する。上記p型半導体層27は、第1電極層22上に実質的にオーミック接触するように形成される。上記p型半導体層27を第1電極層22上に形成する方法としては、第1実施形態において、光電変換層3を第1電極層2上に形成した方法と同一の方法を使用することができる。   The first electrode layer 22 is formed on the substrate 21 by the same method as in the first embodiment. The photoelectric conversion layer 23 has a pn junction structure including a p-type semiconductor layer 27 including a semiconductor layer formed by adding Mg to iron sulfide, and an n-type semiconductor layer 28. The p-type semiconductor layer 27 is formed on the first electrode layer 22 so as to be in ohmic contact. As a method of forming the p-type semiconductor layer 27 on the first electrode layer 22, the same method as the method of forming the photoelectric conversion layer 3 on the first electrode layer 2 in the first embodiment may be used. it can.

上記n型半導体層28は、p型半導体層27上に形成される。ここで、p型半導体層27の禁制帯幅Eg1と、前記n型半導体層28の禁制帯幅Eg2とが、Eg1<Eg2の関係を有するように、n型半導体層28を、p型半導体層27上に形成する。n型半導体層28は、Eg1<Eg2の関係をみたしているn型半導体層でありさえすれば特に限定されることがないが、代表的なものとして、硫化鉄半導体、ZnまたはMgの酸化物、硫化物、または、水酸化物等がある。p型半導体層27の禁制帯幅Eg1は、光活性層として用いるため応用目的に応じた禁制帯幅を有するように制御されている。ここで、n型半導体層28は、目的の波長帯の光に対して吸収が小さいことが好ましい。Eg1<Eg2の関係をみたしていると、上記目的が果たすことができ、高い光電変換効率を、実現することができる。また、n型半導体層28は、Mgを含んでいることが好ましい。n型半導体層28がMgを含んでいると、n型半導体層28と、硫化鉄にMgを追加してなるp型半導体層27との間で良好な整流特性を獲得できる。   The n-type semiconductor layer 28 is formed on the p-type semiconductor layer 27. Here, the n-type semiconductor layer 28 is made to be a p-type semiconductor layer so that the forbidden band width Eg1 of the p-type semiconductor layer 27 and the forbidden band width Eg2 of the n-type semiconductor layer 28 have a relationship of Eg1 <Eg2. 27 is formed. The n-type semiconductor layer 28 is not particularly limited as long as it is an n-type semiconductor layer that satisfies the relationship of Eg1 <Eg2. Typical examples include an iron sulfide semiconductor, an oxidation of Zn or Mg. Products, sulfides or hydroxides. The forbidden band width Eg1 of the p-type semiconductor layer 27 is controlled to have a forbidden band width according to the application purpose because it is used as a photoactive layer. Here, the n-type semiconductor layer 28 preferably has low absorption with respect to light in the target wavelength band. When the relationship of Eg1 <Eg2 is satisfied, the above object can be achieved and high photoelectric conversion efficiency can be realized. The n-type semiconductor layer 28 preferably contains Mg. When the n-type semiconductor layer 28 contains Mg, good rectification characteristics can be obtained between the n-type semiconductor layer 28 and the p-type semiconductor layer 27 formed by adding Mg to iron sulfide.

n型半導体層28の作製方法としては、MBE法、CVD法、蒸着法、近接昇華法、スパッタ法、ゾルゲル法、スプレー法、CBD(ケミカル・バス・デポジション)法、スクリーン印刷法等の公知の作製方法がある。上記CVD法としては、常圧CVD、減圧CVD、プラズマCVD、熱CVD、ホットワイヤーCVD、MOCVD法等がある。ここで、必要に応じて、硫黄蒸気中または硫化水素雰囲気での硫化処理を行うことができる。硫化処理温度としては、200〜600℃が好ましい。硫化処理を行うと、硫化鉄半導体の場合は、結晶化率を向上させたり、硫黄の欠損を低減させたりすることができる。また、ZnやMg等の酸化物、硫化物、水酸化物等においては、部分的に硫化することで、硫化物の比率を増加させることができ、禁制帯幅を大きくしたり電気抵抗を大きくしたりすることができる。   As a method for producing the n-type semiconductor layer 28, MBE, CVD, vapor deposition, proximity sublimation, sputtering, sol-gel, spraying, CBD (chemical bath deposition), screen printing, and the like are known. There is a manufacturing method. Examples of the CVD method include atmospheric pressure CVD, reduced pressure CVD, plasma CVD, thermal CVD, hot wire CVD, and MOCVD. Here, if necessary, sulfurization treatment in sulfur vapor or in a hydrogen sulfide atmosphere can be performed. The sulfiding treatment temperature is preferably 200 to 600 ° C. When sulfidation is performed, in the case of an iron sulfide semiconductor, it is possible to improve the crystallization rate or reduce sulfur deficiency. In addition, oxides such as Zn and Mg, sulfides, hydroxides, etc. can be partially sulfided to increase the ratio of sulfides, increasing the forbidden band width and increasing electrical resistance. You can do it.

また、上記p型半導体層27中のMg濃度は、pn界面で最も高く、かつ、上記界面から離れるに従って低くなることが好ましい。p型半導体層27中のMg濃度の変動が、上記界面から離れるに従って低くなる濃度勾配を有することにより、高い光電変換効率を獲得することができる。尚、デバイス構造におけるMg濃度は、二次イオン質量分析法(SIMS)や、オージェ電子分光法等の公知の元素分析法を用いて、深さ方向を分析することによって評価することができる。また、Mgの濃度勾配を形成する方法としては、例えば、n層またはp/n界面にMgを含ませておき、その後、200〜500℃で加熱処理する方法がある。このようにすると、熱処理条件により濃度勾配を制御することができる。   The Mg concentration in the p-type semiconductor layer 27 is preferably the highest at the pn interface and decreases as the distance from the interface increases. Since the Mg concentration variation in the p-type semiconductor layer 27 has a concentration gradient that decreases as the distance from the interface increases, high photoelectric conversion efficiency can be obtained. The Mg concentration in the device structure can be evaluated by analyzing the depth direction using a known elemental analysis method such as secondary ion mass spectrometry (SIMS) or Auger electron spectroscopy. As a method for forming the Mg concentration gradient, for example, there is a method in which Mg is contained in the n layer or the p / n interface and then heat treatment is performed at 200 to 500 ° C. In this way, the concentration gradient can be controlled by the heat treatment conditions.

透明電極層24は、光電変換層23上に実質的にオーミック接触するように形成される。具体的には、第1実施形態において、電極層2について行った説明のうちで透光性を有する場合と同一の材質および作製方法を用いて、光電変換層23上に透明電極層24を作成する。   The transparent electrode layer 24 is formed on the photoelectric conversion layer 23 so as to substantially make ohmic contact. Specifically, in the first embodiment, the transparent electrode layer 24 is formed on the photoelectric conversion layer 23 by using the same material and the same manufacturing method as in the case where the electrode layer 2 has translucency. To do.

上記グリッド電極層25は、透明電極層24の一部の表面領域上に形成される。具体的には、第1実施形態において、電極層2について行った材質および作製方法と同一の材質および作製方法を用いて、透明電極層24の一部の表面領域上にグリッド電極層25を作成する。このようにして、光電変換効率の高い光電変換装置を形成する。   The grid electrode layer 25 is formed on a partial surface region of the transparent electrode layer 24. Specifically, in the first embodiment, the grid electrode layer 25 is formed on a part of the surface region of the transparent electrode layer 24 by using the same material and manufacturing method as the material and manufacturing method performed for the electrode layer 2. To do. In this way, a photoelectric conversion device with high photoelectric conversion efficiency is formed.

図3は、本発明の第1〜第6実施形態の硫化物半導体および比較例1の硫化物半導体の模式断面図である。   FIG. 3 is a schematic cross-sectional view of the sulfide semiconductor of the first to sixth embodiments of the present invention and the sulfide semiconductor of Comparative Example 1.

また、以下の表1は、本発明の第1〜第6実施形態の硫化物半導体および比較例1の硫化物半導体の化合物の種類および濃度を示す表である。   Table 1 below is a table showing the types and concentrations of the compounds of the sulfide semiconductors of the first to sixth embodiments of the present invention and the sulfide semiconductor of Comparative Example 1.

[表1]

Figure 0005377732
[Table 1]
Figure 0005377732

以下に、図3および表1に基づいて、第1〜6実施形態の硫化物半導体について説明する。   Below, based on FIG. 3 and Table 1, the sulfide semiconductor of 1st-6th embodiment is demonstrated.

第1〜第6実施形態の硫化物半導体は、厚さが1.1mmのガラス基板31上に、スプレー熱分解法および硫化法を併用して、硫化鉄層32を形成することによって、作製されている。   The sulfide semiconductors of the first to sixth embodiments are manufactured by forming the iron sulfide layer 32 on the glass substrate 31 having a thickness of 1.1 mm by using the spray pyrolysis method and the sulfide method together. ing.

詳細には、例えば、純水500mlに、塩化鉄(FeCl)とチオ尿素(NH2CSNH2)とを混入して、塩化鉄(FeCl)の濃度が、50mmol/lで、かつ、チオ尿素(NH2CSNH2)の濃度が、100mmol/lである溶液を作成する。 Specifically, for example, iron chloride (FeCl 2 ) and thiourea (NH 2 CSNH 2 ) are mixed in 500 ml of pure water, the concentration of iron chloride (FeCl 2 ) is 50 mmol / l, and thio A solution is prepared in which the concentration of urea (NH 2 CSNH 2 ) is 100 mmol / l.

次に、作成した溶液に、表1に示された濃度(mmol/l)を有する塩化マグネシウム(MgCl)をさらに溶解させて、スプレー用の溶液を作製する。次に、ガラス基板31を、ホットプレート上かつ大気下で約200℃に加熱した後、ホットプレート上に上記溶液をスプレー塗布して、薄膜を形成する。 Next, magnesium chloride (MgCl 2 ) having the concentration (mmol / l) shown in Table 1 is further dissolved in the prepared solution to prepare a spray solution. Next, the glass substrate 31 is heated to about 200 ° C. on a hot plate and in the atmosphere, and then the solution is sprayed onto the hot plate to form a thin film.

スプレー塗布して形成した薄膜を、XRD測定して、鉄の酸化物や水酸化物のピークが観測されないことを確かめ、薄膜の主成分がFeSであることを確認する。   The thin film formed by spray coating is subjected to XRD measurement to confirm that no peak of iron oxide or hydroxide is observed, and confirm that the main component of the thin film is FeS.

次に、ガラス基板31に薄膜を形成してなるサンプルを、硫黄蒸気雰囲気において、500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度150℃で加熱することによって、硫黄蒸気を発生させて、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後に、XRD測定を行い、FeSパイライトの単相が形成されていることを確認する。硫化鉄層32の厚さを、段差膜厚計を用いて測定したところ、700nmであった。このようにして、図3に示す硫化鉄半導体を作製する。 Next, a sample formed by forming a thin film on the glass substrate 31 is baked at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature of 150 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is allowed to flow as a carrier gas at a flow rate of 5 l / min. After the sulfiding treatment, XRD measurement is performed to confirm that a single phase of FeS 2 pyrite is formed. It was 700 nm when the thickness of the iron sulfide layer 32 was measured using the level | step difference film thickness meter. In this way, the iron sulfide semiconductor shown in FIG. 3 is produced.

表1に示されている導電型は、ホール測定の結果に基づいて決定されている。ホール測定の条件は以下のとおりである。電極材料としてAlを用い、電極構造はファン・デル・ポーの方法を用いた。測定は(株)東陽テクニカ製のRESITEST8300を用い、磁場最大振幅0.6T、磁場周波数0.1Hz、室温、ドライ窒素雰囲気で行った。また、表1に示されているMg/Fe比は、オージェ電子分光測定の結果に基づいて決定されている。また、Eg(eV)は、光学バンドギャップ(Eg)測定に基づいて決定されている。   The conductivity types shown in Table 1 are determined based on the results of Hall measurement. The conditions for Hall measurement are as follows. Al was used as the electrode material, and the van der Pauw method was used for the electrode structure. The measurement was carried out using RESTEST 8300 manufactured by Toyo Corporation, in a magnetic field maximum amplitude of 0.6 T, a magnetic field frequency of 0.1 Hz, room temperature, and a dry nitrogen atmosphere. Further, the Mg / Fe ratio shown in Table 1 is determined based on the results of Auger electron spectroscopy measurement. Eg (eV) is determined based on optical band gap (Eg) measurement.

ここで、Egは、光の透過率および反射率測定から光吸収係数αを求め、光吸収係数の2乗(ωα)を入射光のエネルギーに対してプロットし、そのプロットの適切な範囲から最小二乗法を用いて求めた直線のx切片に基づいて算出された。すなわち、上記x切片から直接遷移バンドギャップを求めるようにした。 Here, Eg obtains the light absorption coefficient α from the light transmittance and reflectance measurements, plots the square of the light absorption coefficient (ω 2 α 2 ) against the energy of the incident light, It was calculated based on the x-intercept of the straight line obtained from the range using the least square method. That is, the transition band gap is obtained directly from the x intercept.

また、表1に示された濃度(mmol/l)は、スプレー用溶液を作製するために用いた塩化マグネシウム(MgCl)の濃度を示している。 The concentration (mmol / l) shown in Table 1 indicates the concentration of magnesium chloride (MgCl 2 ) used for preparing the spray solution.

表1に示すように、Mgを含ませていない比較例1およびMgを含ませた第1〜第6実施形態のいずれの場合も、キャリアタイプはp型であった。また、第1〜第6実施形態を比較すると、Egは、Mg/Fe比が10%まではMg濃度が増加するに従って急激に増加し、その後、飽和傾向を示している。したがって、硫化鉄にMgを含ませることによって、禁制帯幅を制御できる。   As shown in Table 1, the carrier type was p-type in each of Comparative Example 1 not containing Mg and the first to sixth embodiments containing Mg. Further, when the first to sixth embodiments are compared, Eg increases rapidly as the Mg concentration increases until the Mg / Fe ratio is 10%, and then shows a saturation tendency. Therefore, forbidden bandwidth can be controlled by including Mg in iron sulfide.

次に、ドーピングをした半導体層について説明する。   Next, the doped semiconductor layer will be described.

本発明の第7および第8実施形態の硫化物半導体は、ドーピングを行った半導体層である。第7および第8実施形態の硫化物半導体も、第1〜第6実施形態と同様に、図3に示す模式断面図を有する。   The sulfide semiconductors of the seventh and eighth embodiments of the present invention are doped semiconductor layers. Similarly to the first to sixth embodiments, the sulfide semiconductors of the seventh and eighth embodiments also have the schematic cross-sectional view shown in FIG.

また、以下の表2は、本発明の第7および第8実施形態の硫化物半導体および比較例1の硫化物半導体の化合物の種類および濃度を表す図である。   Table 2 below shows the types and concentrations of the compounds of the sulfide semiconductors of the seventh and eighth embodiments of the present invention and the sulfide semiconductor of Comparative Example 1.

[表2]

Figure 0005377732
[Table 2]
Figure 0005377732

以下、図3および表2に基づいて、第7および第8実施形態、および、比較例1の半導体層について説明する。   Hereinafter, based on FIG. 3 and Table 2, the semiconductor layer of 7th and 8th embodiment and the comparative example 1 is demonstrated.

第7および第8実施形態の硫化鉄半導体は、1.1mmの厚さを有するガラス基板31上に、スプレー熱分解法および硫化法を併用して硫化鉄層32を形成することによって作製されている。   The iron sulfide semiconductors of the seventh and eighth embodiments are produced by forming an iron sulfide layer 32 on a glass substrate 31 having a thickness of 1.1 mm by using a spray pyrolysis method and a sulfide method together. Yes.

詳細には、第4実施形態で使用したスプレー溶液に、さらに表2に示した導電型に制御するための不純物を含む化合物(p型の場合はNaCl、n型の場合はAlCl)を溶解させ、スプレー用の溶液を作製する。次に、ガラス基板31を、ホットプレート上かつ大気下で約200℃に加熱した後、ホットプレート上に上記溶液をスプレー塗布して、薄膜を形成する。 Specifically, a compound containing impurities for controlling the conductivity type shown in Table 2 (NaCl in the case of p-type and AlCl 3 in the case of n-type) is further dissolved in the spray solution used in the fourth embodiment. To prepare a solution for spraying. Next, the glass substrate 31 is heated to about 200 ° C. on a hot plate and in the atmosphere, and then the solution is sprayed onto the hot plate to form a thin film.

スプレー塗布して形成した薄膜を、XRD測定して、鉄の酸化物や水酸化物のピークが観測されないことを確かめる。このことによって、薄膜の主成分がFeSであることを確認する。   The thin film formed by spray coating is subjected to XRD measurement to confirm that no iron oxide or hydroxide peak is observed. This confirms that the main component of the thin film is FeS.

次に、硫黄蒸気雰囲気において、ガラス基板31に薄膜を形成してなるサンプルを、500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度150℃で加熱することによって、硫黄蒸気を発生させて、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後にXRD測定を行って、FeSパイライトの単相が形成されていることを確認する。また、硫化鉄層32の厚さを、段差膜厚計を用いて測定したところ、700nmであった。このようにして、硫化鉄半導体を作製する。 Next, a sample formed by forming a thin film on the glass substrate 31 in a sulfur vapor atmosphere is baked at 500 ° C. for 1 hour. At this time, sulfur vapor is generated by heating sulfur at a temperature of 150 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is allowed to flow as a carrier gas at a flow rate of 5 l / min. An XRD measurement is performed after the sulfuration treatment to confirm that a single phase of FeS 2 pyrite is formed. Moreover, it was 700 nm when the thickness of the iron sulfide layer 32 was measured using the level | step difference film thickness meter. In this way, an iron sulfide semiconductor is produced.

表2に示されている導電型およびキャリア濃度は、ホール測定の結果に基づいて決定されている。ホール測定の条件は以下のとおりである。電極材料としてAlを用い、電極構造はファン・デル・ポーの方法を用いた。測定は(株)東陽テクニカ製のRESITEST8300を用い、磁場最大振幅0.6T、磁場周波数0.1Hz、室温、ドライ窒素雰囲気で行った。また、表2に示されている膜中元素濃度(p型の場合はNa濃度、n型の場合はAl濃度)は、オージェ電子分光測定の結果に基づいて決定されている。   The conductivity types and carrier concentrations shown in Table 2 are determined based on the results of Hall measurement. The conditions for Hall measurement are as follows. Al was used as the electrode material, and the van der Pauw method was used for the electrode structure. The measurement was carried out using RESTEST 8300 manufactured by Toyo Corporation, in a magnetic field maximum amplitude of 0.6 T, a magnetic field frequency of 0.1 Hz, room temperature, and a dry nitrogen atmosphere. Further, the element concentrations in the film shown in Table 2 (Na concentration for p-type and Al concentration for n-type) are determined based on the results of Auger electron spectroscopy measurement.

表2に示すように、ドーピングを行っていない比較例1では、キャリアタイプはp型であり、キャリア濃度は1×1017cm−3であった。また、Naを含ませた第7実施形態では、キャリアタイプはp型であり、キャリア濃度は1×1019cm−3であった。 As shown in Table 2, in Comparative Example 1 in which doping was not performed, the carrier type was p-type and the carrier concentration was 1 × 10 17 cm −3 . In the seventh embodiment containing Na, the carrier type was p-type and the carrier concentration was 1 × 10 19 cm −3 .

このことから、Mgを含む硫化鉄において、Naを含ませると、ホールキャリア濃度を増加させることができる。また、Alを含ませた第8実施形態では、キャリアタイプはn型であり、キャリア濃度は8×1018cm−3であった。このことから、Mgを含む硫化鉄において、Alを含ませると、電子キャリア濃度を増加させることができる。このように、硫化鉄半導体の禁制帯幅、キャリアタイプおよびキャリア濃度を、それぞれ独立に制御できて、応用に適した半導体層を、獲得することができる。 For this reason, the hole carrier concentration can be increased by adding Na to the iron sulfide containing Mg. In the eighth embodiment containing Al, the carrier type was n-type and the carrier concentration was 8 × 10 18 cm −3 . From this, in the iron sulfide containing Mg, when Al is included, the electron carrier concentration can be increased. In this way, the forbidden band width, carrier type and carrier concentration of the iron sulfide semiconductor can be independently controlled, and a semiconductor layer suitable for application can be obtained.

次に、光電変換装置について説明する。   Next, a photoelectric conversion device will be described.

本発明の第9〜第12実施形態の光電変換素子は、図2に示す断面図を有している。また、表3は、第9〜第12実施形態の光電変換素子が有するn型半導体層の種類、および、それを用いた光電変換装置の光電変換効率を示す表である。   The photoelectric conversion elements of the ninth to twelfth embodiments of the present invention have a cross-sectional view shown in FIG. Table 3 is a table showing the types of n-type semiconductor layers included in the photoelectric conversion elements of the ninth to twelfth embodiments and the photoelectric conversion efficiency of a photoelectric conversion device using the n-type semiconductor layer.

[表3]

Figure 0005377732
[Table 3]
Figure 0005377732

以下、図2および表3に基づいて、第9〜第12実施形態の光電変換装置について説明する。   Hereinafter, based on FIG. 2 and Table 3, the photoelectric conversion devices of the ninth to twelfth embodiments will be described.

第9〜第12実施形態の光電変換装置は、基板21と、基板21の少なくとも一部の表面領域上に形成された第1電極層22と、第1電極層22上に形成された光電変換層23と、光電変換層23上に形成された透明電極層24と、透明電極層24の一部の表面領域上に形成されたグリッド電極層25とを備える。   The photoelectric conversion devices of the ninth to twelfth embodiments include a substrate 21, a first electrode layer 22 formed on at least a part of the surface region of the substrate 21, and a photoelectric conversion formed on the first electrode layer 22. A layer 23, a transparent electrode layer 24 formed on the photoelectric conversion layer 23, and a grid electrode layer 25 formed on a partial surface region of the transparent electrode layer 24.

光電変換層23は、第1電極層22上に形成されたp型半導体層27と、p型半導体層27上に形成されたn型半導体層28により構成される。ここで、第9〜第12実施形態の光電変換装置は、n型半導体層28の材質および作製方法が異なっている点を除いて、同様である。   The photoelectric conversion layer 23 includes a p-type semiconductor layer 27 formed on the first electrode layer 22 and an n-type semiconductor layer 28 formed on the p-type semiconductor layer 27. Here, the photoelectric conversion devices of the ninth to twelfth embodiments are the same except that the material and manufacturing method of the n-type semiconductor layer 28 are different.

第9実施形態の光電変換装置を以下のように形成する。   The photoelectric conversion device of the ninth embodiment is formed as follows.

先ず、例えば、1.1mmの板厚を有するガラス基板21上に、500nm厚のPt膜を真空蒸着法によって形成し、その上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて第1電極層22を形成する。次に、第1電極層22上にスプレー熱分解法および硫化法を併用することによって、Mgを含むFeSパイライトからなるp型半導体層27を形成する。詳細には、Mgを含むp型のFeSパイライトを作製するに際し、p型用スプレー溶液として、表1の第3実施形態と同じものを用い、第1電極層22が積層されたガラス基板21をホットプレート上かつ大気下で約200℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。 First, for example, a Pt film having a thickness of 500 nm is formed on a glass substrate 21 having a plate thickness of 1.1 mm by vacuum deposition, and then n-type gallium-doped zinc oxide (ZnO: Ga) is formed thereon by magnetron sputtering. ) Is deposited to 700 nm to form the first electrode layer 22. Next, a p-type semiconductor layer 27 made of FeS 2 pyrite containing Mg is formed on the first electrode layer 22 by using a spray pyrolysis method and a sulfurization method in combination. Specifically, when producing p-type FeS 2 pyrite containing Mg, the same glass substrate 21 on which the first electrode layer 22 is laminated as the p-type spray solution used in the third embodiment of Table 1 is used. Is heated to about 200 ° C. on a hot plate and in the air, and the above solution is spray-coated thereon to form a thin film.

次に、硫黄蒸気雰囲気において500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度150℃で加熱することによって硫黄蒸気を発生させ、キャリアガスとして窒素ガスを5l/minの流量で流す。ここで、上記硫化処理後にXRD測定を行って、FeSパイライトの単相が形成されていることを確認する。尚。一実験例では、FeSパイライト膜の膜厚は2μmであった。このようにして、p型半導体層27までを形成する。 Next, baking is performed at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature of 150 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is supplied as a carrier gas at a flow rate of 5 l / min. Here, XRD measurement is performed after the sulfurization treatment to confirm that a single phase of FeS 2 pyrite is formed. still. In one experimental example, the film thickness of the FeS 2 pyrite film was 2 μm. In this way, the layers up to the p-type semiconductor layer 27 are formed.

続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。詳細には、MgおよびAlを含むn型のFeSパイライトを作製するに際し、n型用スプレー溶液として、表2の第8実施形態と同じ溶液を純水で20倍に希釈したものを用い、p型のFeSパイライトまで形成した基板を、ホットプレート上、大気中で約100℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。このとき、膜厚が50nmになるようにスプレー回数を調節した後、p型の場合と同様に硫黄蒸気雰囲気において500℃で焼成を行う。ここで、焼成時間を10分間とした。このようにして、電極層22上に形成されたp型半導体層27と、p型半導体層27上に形成されたn型半導体層28とからなる光電変換層23を形成する。ここで、p型半導体層27の禁制帯幅は、作製に用いたスプレー溶液から明らかに第3実施形態に等しくなっている。n型半導体層28の禁制帯幅は、上記方法と同様にしてガラス基板上にFeSパイライトを作製し、第1〜第6実施形態と同様にして禁制帯幅の測定を行った結果、1.29eVであった。このことから、Eg1<Eg2の関係をみたすようにすることができた。 Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. Specifically, when preparing n-type FeS 2 pyrite containing Mg and Al, as the n-type spray solution, the same solution as in the eighth embodiment of Table 2 diluted 20 times with pure water, A substrate on which p-type FeS 2 pyrite is formed is heated to about 100 ° C. in the air on a hot plate, and the solution is sprayed thereon to form a thin film. At this time, after adjusting the number of sprays so that the film thickness becomes 50 nm, the baking is performed at 500 ° C. in the sulfur vapor atmosphere as in the case of the p-type. Here, the firing time was 10 minutes. In this manner, the photoelectric conversion layer 23 including the p-type semiconductor layer 27 formed on the electrode layer 22 and the n-type semiconductor layer 28 formed on the p-type semiconductor layer 27 is formed. Here, the forbidden band width of the p-type semiconductor layer 27 is clearly equal to that of the third embodiment from the spray solution used for the production. The forbidden band width of the n-type semiconductor layer 28 is as follows. FeS 2 pyrite is produced on a glass substrate in the same manner as described above, and the forbidden band width is measured in the same manner as in the first to sixth embodiments. .29 eV. From this, it was possible to satisfy the relationship of Eg1 <Eg2.

その後、上記光電変換層23上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて透明導電膜24を形成した後、透明導電膜24上に、櫛形の銀(Ag)をマグネトロンスパッタ法により形成してグリッド電極25を形成する。このようにして、図2に示す光電変換装置を形成する。   After that, 700 nm of n-type gallium-doped zinc oxide (ZnO: Ga) is deposited on the photoelectric conversion layer 23 by magnetron sputtering to form a transparent conductive film 24, and then the comb-shaped silver is formed on the transparent conductive film 24. The grid electrode 25 is formed by forming (Ag) by a magnetron sputtering method. In this way, the photoelectric conversion device shown in FIG. 2 is formed.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。そして、上記表3に示す結果を得た。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . And the result shown in the said Table 3 was obtained.

次に、第10実施形態の光電変換装置を以下のように形成する。第9実施形態と同様にして、p型半導体層27までを形成する。続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。詳細には、MgおよびAlを含むn型のFe2パイライトを作製するに際し、n型用スプレー溶液として、表1の第1実施形態と同じ溶液に、AlClを100mmol/lとなるように加えた後、純水で20倍に希釈したものを用い、それ以降の工程は、第9実施形態と同様にして、図2に示す光電変換装置を形成する。ここで、第10実施形態における、p型半導体層27の禁制帯幅は作製に用いたスプレー溶液から明らかに第3実施形態に等しくなっている。n型半導体層28の禁制帯幅は、上記方法と同様にしてガラス基板上にFeSパイライトを作製し、第1〜6実施形態と同様にして禁制帯幅の測定を行った結果、1.10eVであった。したがって、Eg1>Eg2の関係を有している。 Next, the photoelectric conversion device of the tenth embodiment is formed as follows. Similarly to the ninth embodiment, the layers up to the p-type semiconductor layer 27 are formed. Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. More specifically, when preparing n-type Fe S 2 pyrite containing Mg and Al, AlCl 3 is set to 100 mmol / l in the same solution as the first embodiment shown in Table 1 as an n-type spray solution. After the addition, a 20-fold diluted product with pure water is used, and the subsequent steps form the photoelectric conversion device shown in FIG. 2 in the same manner as in the ninth embodiment. Here, the forbidden band width of the p-type semiconductor layer 27 in the tenth embodiment is clearly equal to that in the third embodiment from the spray solution used for the production. The forbidden band width of the n-type semiconductor layer 28 was obtained by preparing FeS 2 pyrite on a glass substrate in the same manner as described above, and measuring the forbidden band width in the same manner as in the first to sixth embodiments. It was 10 eV. Therefore, there is a relationship of Eg1> Eg2.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表3に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 3 shows the measurement results of photoelectric conversion efficiency.

次に、第11実施形態の光電変換装置を以下のように形成する。第9実施形態と同様にして、p型半導体層27までを形成する。   Next, the photoelectric conversion device of the eleventh embodiment is formed as follows. Similarly to the ninth embodiment, the layers up to the p-type semiconductor layer 27 are formed.

続いて、p型のFeSパイライト上にn型のZnOを作製するため再びスプレー塗布を行う。詳細には、酸素欠損を有するn型のZnOを作製するに際し、n型用スプレー溶液として、純水500mlに、塩化亜鉛(ZnCl)を混入して、塩化亜鉛(ZnCl)が、5mmol/lである溶液を作成し、スプレー用の溶液とする。次に、p型のFeSパイライトまで形成した基板をホットプレート上、大気中で約100℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。このとき、膜厚が200nmになるようにスプレー回数を調節した後、ホットプレート上、大気中で約200℃に加熱して、10分間、乾燥および酸化させる。そして、電極層22上に形成されたp型半導体層27と、p型半導体層27上に形成されたn型半導体層28とからなる光電変換層23を形成する。ここで、上記方法と同様にしてガラス基板上にn型のZnOを作製し、抵抗率および禁制帯幅の測定を行った。抵抗率は、くし型のAg電極を積層したうえで行った結果、2×10−9Ωcmであった。禁制帯幅は、硫化鉄の場合と同様の方法で求めた結果、3.4eVであった。したがって、Eg1<Eg2の関係をみたしている。 Subsequently, spray coating is performed again to produce n-type ZnO on p-type FeS 2 pyrite. Specifically, when producing n-type ZnO having oxygen vacancies, zinc chloride (ZnCl 2 ) is mixed in 500 ml of pure water as an n-type spray solution, and zinc chloride (ZnCl 2 ) is added at 5 mmol / 1 is prepared and used as a solution for spraying. Next, the substrate on which the p-type FeS 2 pyrite is formed is heated to about 100 ° C. in the atmosphere on a hot plate, and the solution is sprayed thereon to form a thin film. At this time, after adjusting the number of sprays so that the film thickness becomes 200 nm, it is heated to about 200 ° C. in the air on a hot plate and dried and oxidized for 10 minutes. Then, a photoelectric conversion layer 23 including a p-type semiconductor layer 27 formed on the electrode layer 22 and an n-type semiconductor layer 28 formed on the p-type semiconductor layer 27 is formed. Here, n-type ZnO was produced on a glass substrate in the same manner as described above, and the resistivity and the forbidden band width were measured. The resistivity was 2 × 10 −9 Ωcm as a result of laminating comb-shaped Ag electrodes. The forbidden band width was found to be 3.4 eV as determined by the same method as in the case of iron sulfide. Therefore, the relationship of Eg1 <Eg2 is satisfied.

その後、上記光電変換層23上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて透明導電膜24を形成した後、透明導電膜24上に、櫛形の銀(Ag)をマグネトロンスパッタ法により形成してグリッド電極25を形成する。このようにして、図2に示す光電変換装置を形成する。   After that, 700 nm of n-type gallium-doped zinc oxide (ZnO: Ga) is deposited on the photoelectric conversion layer 23 by magnetron sputtering to form a transparent conductive film 24, and then the comb-shaped silver is formed on the transparent conductive film 24. The grid electrode 25 is formed by forming (Ag) by a magnetron sputtering method. In this way, the photoelectric conversion device shown in FIG. 2 is formed.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表3に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 3 shows the measurement results of photoelectric conversion efficiency.

次に、第12実施形態の光電変換装置を以下のように形成する。第9実施形態と同様にして、p型半導体層27までを形成する。   Next, the photoelectric conversion device of the twelfth embodiment is formed as follows. Similarly to the ninth embodiment, the layers up to the p-type semiconductor layer 27 are formed.

続いて、p型のFeSパイライト上にn型のZnOを作製するため、再びスプレー塗布を行う。詳細には、Mgを含み酸素欠損を有するn型のZnOを作製するに際し、n型用スプレー溶液として、純水500mlに、塩化亜鉛(ZnCl)および塩化マグネシウム(MgCl)を混入して、塩化亜鉛(ZnCl)が5mmol/l、塩化マグネシウム(MgCl)が0.5mmol/lである溶液を作成し、スプレー用の溶液とする。それ以降の工程は、第11実施形態と同様にして、図2に示す光電変換装置を形成する。 Subsequently, spray coating is performed again to produce n-type ZnO on p-type FeS 2 pyrite. Specifically, when producing n-type ZnO containing Mg and having oxygen vacancies, zinc chloride (ZnCl 2 ) and magnesium chloride (MgCl 2 ) are mixed in 500 ml of pure water as an n-type spray solution, A solution in which zinc chloride (ZnCl 2 ) is 5 mmol / l and magnesium chloride (MgCl 2 ) is 0.5 mmol / l is prepared as a spray solution. The subsequent steps are the same as in the eleventh embodiment, and the photoelectric conversion device shown in FIG. 2 is formed.

ここで、上記方法と同様にしてガラス基板上にn型のZnOを作製し、抵抗率および禁制帯幅の測定を行った。抵抗率は、くし型のAg電極を積層したうえで行った結果、2×10−9Ωcmであった。禁制帯幅は硫化鉄の場合と同様の方法で求めた結果、3.5eVであった。したがって、Eg1<Eg2の関係をみたしている。 Here, n-type ZnO was produced on a glass substrate in the same manner as described above, and the resistivity and the forbidden band width were measured. The resistivity was 2 × 10 −9 Ωcm as a result of laminating comb-shaped Ag electrodes. The forbidden band width was 3.5 eV as a result of obtaining by the same method as in the case of iron sulfide. Therefore, the relationship of Eg1 <Eg2 is satisfied.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表3に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 3 shows the measurement results of photoelectric conversion efficiency.

表3に示すように、第9〜第12実施形態のすべての光電変換装置が、整流性を示し、各光電変換装置の変換効率が、2%を越える高い値になった。このことから、硫化鉄と、Mgを含む硫化鉄半導体を使用すると、良好なpn接合を、構成することができる。   As shown in Table 3, all the photoelectric conversion devices of the ninth to twelfth embodiments exhibited rectifying properties, and the conversion efficiency of each photoelectric conversion device was a high value exceeding 2%. From this, when an iron sulfide and an iron sulfide semiconductor containing Mg are used, a good pn junction can be formed.

また、p型半導体の禁制帯幅Eg1とn型半導体の禁制帯幅Eg2の関係がEg1>Eg2である第10実施形態と、Eg1<Eg2である第9,11,12実施形態とを比較すると、後者の方が、光電変換効率が高くなっていることがわかる。したがって、禁制帯幅がEg1<Eg2の関係を有していると、より高い光電変換効率を実現することができる。   Further, when the tenth embodiment in which the relationship between the forbidden band width Eg1 of the p-type semiconductor and the forbidden band width Eg2 of the n-type semiconductor is Eg1> Eg2 is compared with the ninth, eleventh and twelfth embodiments in which Eg1 <Eg2. It can be seen that the latter has higher photoelectric conversion efficiency. Therefore, when the forbidden bandwidth has a relationship of Eg1 <Eg2, higher photoelectric conversion efficiency can be realized.

また、Mgを含ませていないn型ZnO半導体層を用いている第11実施形態と、Mgを含むn型ZnO半導体層を用いている第12実施形態とを比較すると、後者の方が、光電変換効率が高くなっていることがわかる。したがって、n型半導体層がMgを含むと、良好な整流特性が得られ、より高い光電変換効率を実現できる。   Further, when comparing the eleventh embodiment using the n-type ZnO semiconductor layer not containing Mg and the twelfth embodiment using the n-type ZnO semiconductor layer containing Mg, the latter is more optoelectronic. It can be seen that the conversion efficiency is high. Therefore, when the n-type semiconductor layer contains Mg, good rectification characteristics can be obtained, and higher photoelectric conversion efficiency can be realized.

尚、上記第9〜12実施形態では、本発明のp型半導体とn型半導体とからなるpn接合を用いて光電変換素子を作製したが、本発明のp型半導体とn型半導体とからなるpn接合を用いてダイオードや、トランジスタ(pnpトランジスタ、npnトランジスタ、pnipトランジスタ)や、pn接合を有するスイッチ(pnpmスイッチ、pnpnスイッチ)等のpn接合素子を作製しても良いことは勿論である。本発明のp型半導体と、n型半導体とからなるpn接合を用いてpn接合素子を作製すると、そのpn接合素子の整流特性を格段に向上させることができて、pn接合素子の素子特性を格段に向上させることができる。   In the ninth to twelfth embodiments, the photoelectric conversion element is manufactured using the pn junction composed of the p-type semiconductor and the n-type semiconductor of the present invention. However, the photoelectric conversion element is composed of the p-type semiconductor and the n-type semiconductor of the present invention. It goes without saying that a pn junction element such as a diode, a transistor (pnp transistor, npn transistor, pnip transistor), or a switch having a pn junction (pnpm switch, pnpn switch) may be manufactured using the pn junction. When a pn junction element is manufactured using a pn junction composed of the p-type semiconductor and the n-type semiconductor of the present invention, the rectification characteristics of the pn junction element can be significantly improved, and the element characteristics of the pn junction element are improved. It can be improved significantly.

図4は、本発明の一実施形態の光電変換装置の断面図である。   FIG. 4 is a cross-sectional view of a photoelectric conversion device according to an embodiment of the present invention.

この光電変換装置は、基板101と、基板101の少なくとも一部の表面領域上に形成された第1電極層102と、第1電極層102上に形成された光電変換層3と、光電変換層103上に形成された第2電極層104とを備える。   This photoelectric conversion device includes a substrate 101, a first electrode layer 102 formed on at least a part of a surface region of the substrate 101, a photoelectric conversion layer 3 formed on the first electrode layer 102, and a photoelectric conversion layer. And a second electrode layer 104 formed on the substrate 103.

基板101が光入射と反対側に位置する場合においては、基板101の透光性の有無は問われない一方、基板101が光入射側に位置する場合においては、基板101は、少なくとも一部が透光性を有することが好ましい。透光性基板の材料としては、ガラスがあり、ポリイミド系、ポリビニル系、または、ポリサルファイド系のうちで一定の耐熱性を有する透光性樹脂があり、また、それらの透光性樹脂を積層したもの等がある。また、非透光性基板の材料としては、ステンレスや、非透光性樹脂等がある。   When the substrate 101 is located on the side opposite to the light incidence, it does not matter whether the substrate 101 is translucent. On the other hand, when the substrate 101 is located on the light incidence side, the substrate 101 is at least partially It preferably has translucency. As a material of the light-transmitting substrate, there is glass, and there is a light-transmitting resin having a certain heat resistance among polyimide-based, polyvinyl-based, or polysulfide-based materials, and those light-transmitting resins are laminated. There are things. Examples of the material of the non-translucent substrate include stainless steel and non-translucent resin.

また、上記基板101の表面に、凹凸が形成されていても良く、この場合、凹凸面での光の屈折または散乱等により、光の閉じ込めや、反射防止等の種々の効果を獲得できる。また、基板101の表面に、金属膜、半導体膜、絶縁膜、または、それらの複合膜等を被覆しても良い。基板1の厚さとしては、特に限定されるものではないが、構造を支持できる適当な強度や重量を有する必要があり、例えば、基板1の厚さとして、0.1mm〜40mmを採用できる。   Further, unevenness may be formed on the surface of the substrate 101. In this case, various effects such as light confinement and antireflection can be obtained by refraction or scattering of light on the uneven surface. Further, the surface of the substrate 101 may be covered with a metal film, a semiconductor film, an insulating film, or a composite film thereof. The thickness of the substrate 1 is not particularly limited, but needs to have an appropriate strength and weight capable of supporting the structure. For example, the thickness of the substrate 1 can be 0.1 mm to 40 mm.

上記第1電極層102の形態としては、光電変換層103と実質的にオーミック接触するように形成されていさえすればどのような形態でも良いが、基板1上に膜状に形成されていることが好ましい。上記第1電極層102に用いられる材料は、導電性を有している材料であれば特に限定はされないが、Mo、Al、Pt、Ti、Fe、Pd等の金属材料を用いたり、その合金を用いたり、また、フッ素ドープ酸化錫(SnO:F)、アンチモンドープ酸化錫(SnO:Sb)、錫ドープ酸化インジウム(In:Sn)、Alドープ酸化亜鉛(ZnO:Al)、Gaドープ酸化亜鉛(ZnO:Ga)、または、Bドープ酸化亜鉛(ZnO:B)等に代表される透明導電性電極材料を用いたりすると好ましい。また、上記第1電極層2は、上述の材料等の単層膜であっても良く、上述の材料等を複数積層した積層膜のいずれであっても良い。 The first electrode layer 102 may have any form as long as the first electrode layer 102 is formed so as to be substantially in ohmic contact with the photoelectric conversion layer 103. However, the first electrode layer 102 is formed in a film shape on the substrate 1. Is preferred. The material used for the first electrode layer 102 is not particularly limited as long as it is a conductive material, but a metal material such as Mo, Al, Pt, Ti, Fe, Pd, or an alloy thereof is used. , Fluorine doped tin oxide (SnO 2 : F), antimony doped tin oxide (SnO 2 : Sb), tin doped indium oxide (In 2 O 3 : Sn), Al doped zinc oxide (ZnO: Al) It is preferable to use a transparent conductive electrode material typified by Ga-doped zinc oxide (ZnO: Ga) or B-doped zinc oxide (ZnO: B). In addition, the first electrode layer 2 may be a single layer film made of the above-described material or the like, or may be any one of a laminated film in which a plurality of the above-described materials are stacked.

上記第1電極層2が、光の入射側に位置する場合には、第1電極層102は、光電変換に寄与する光の波長域において高い透光性を有していることが好ましい。上記第1電極層102は、真空蒸着法、スパッタリング法、CVD法、PVD法等の気相法、ゾルゲル法、CBD(ケミカル・バス・デポジション)法、スプレー法、スクリーン印刷法等によって、材料となる成分を基板101上に積層することによって形成される。   When the first electrode layer 2 is located on the light incident side, the first electrode layer 102 preferably has high translucency in the wavelength range of light that contributes to photoelectric conversion. The first electrode layer 102 is made of a material such as a vacuum deposition method, a sputtering method, a CVD method, a PVD method, a gas phase method, a sol-gel method, a CBD (chemical bath deposition) method, a spray method, a screen printing method, or the like. Are formed on the substrate 101.

上述のように、上記基板1が光入射側に位置する場合においては、第1電極層102には光透過率が高いことが求められる。したがって、その場合は、第1電極層102は、櫛形など表面を一様に覆わないグリッド形状の金属電極であるか、光透過率の高い透明導電層であるか、または、それらの要件を組み合わせて形成されることが好ましい。   As described above, when the substrate 1 is located on the light incident side, the first electrode layer 102 is required to have a high light transmittance. Therefore, in that case, the first electrode layer 102 is a grid-shaped metal electrode that does not cover the surface uniformly, such as a comb, a transparent conductive layer with high light transmittance, or a combination of these requirements. It is preferable to be formed.

上記第1電極層102は、その表面上に凹凸を有していることが好ましい。上記第1電極層102の表面に存在する凹凸は、第1電極層102と、その上に形成される光電変換層103との界面において、光電変換装置内に入射してきた光を屈折・散乱させる。その結果、入射光の光路長を長くすることができて光閉じ込め効果を向上させることができ、光電変換層103で利用できる光量を増大させることができる。凹凸の形成方法としては、第1電極層102の表面に対するドライエッチング法、ウェットエッチング法、または、サンドブラストのような機械加工等を用いることができる。   The first electrode layer 102 preferably has irregularities on the surface thereof. The unevenness present on the surface of the first electrode layer 102 refracts and scatters light that has entered the photoelectric conversion device at the interface between the first electrode layer 102 and the photoelectric conversion layer 103 formed thereon. . As a result, the optical path length of incident light can be increased, the light confinement effect can be improved, and the amount of light that can be used in the photoelectric conversion layer 103 can be increased. As a method for forming the unevenness, a dry etching method, a wet etching method, a mechanical process such as sand blasting, or the like on the surface of the first electrode layer 102 can be used.

ドライエッチング法としては、Arなどの不活性ガスを用いた物理的エッチングの他に、CF、SFなどのフッ素系ガス、CCl、SiClなどの塩素系ガス、または、メタンガス等を用いた化学的エッチング等がある。また、上記ウェットエッチング法としては、第1電極層102を、酸またはアルカリ溶液中に浸す方法等がある。ここで、ウェットエッチングにおいて使用できる酸溶液としては、塩酸、硫酸、硝酸、フッ酸、酢酸、蟻酸、過塩素酸等の1種または2種以上の混合物等があり、アルカリ溶液としては、水酸化ナトリウム、アンモニア、水酸化カリウム、水酸化カルシウム、水酸化アルミニウム等の1種または2種以上の混合物等がる。上述のエッチング法以外の方法として、CVD法等によって第1電極層2の材料自体の結晶成長を制御することによって表面凹凸を自己形成する方法や、ゾルゲル法やスプレー法によって結晶粒形状に依存した表面凹凸を形成する方法がある。 As a dry etching method, in addition to physical etching using an inert gas such as Ar, fluorine-based gas such as CF 4 and SF 6 , chlorine-based gas such as CCl 4 and SiCl 4 , or methane gas is used. Chemical etching, etc. Further, as the wet etching method, there is a method of immersing the first electrode layer 102 in an acid or alkali solution. Here, examples of the acid solution that can be used in wet etching include one or a mixture of two or more of hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid, acetic acid, formic acid, perchloric acid, and the like. There are one or a mixture of two or more of sodium, ammonia, potassium hydroxide, calcium hydroxide, aluminum hydroxide, and the like. As a method other than the etching method described above, a method of self-forming surface irregularities by controlling crystal growth of the material itself of the first electrode layer 2 by a CVD method or the like, or depending on a crystal grain shape by a sol-gel method or a spray method. There is a method of forming surface irregularities.

上記光電変換層103は、第1電極層102上に実質的にオーミック接触するように形成される。上記光電変換層103は、硫化鉄にZnを追加してなる半導体層を含む構造を有している。上記光電変換層103の構造としては、p型半導体層およびn型半導体層を有するpn接合を有する構造や、p型半導体層、真性(i型)半導体層、および、n型半導体層を有するpin接合を有する構造や、半導体層と金属層によるショットキー接合や、MIS構造等の半導体接合を有する構造等がある。   The photoelectric conversion layer 103 is formed on the first electrode layer 102 so as to substantially make ohmic contact. The photoelectric conversion layer 103 has a structure including a semiconductor layer formed by adding Zn to iron sulfide. The photoelectric conversion layer 103 has a structure having a pn junction having a p-type semiconductor layer and an n-type semiconductor layer, a pin having a p-type semiconductor layer, an intrinsic (i-type) semiconductor layer, and an n-type semiconductor layer. There are a structure having a junction, a Schottky junction using a semiconductor layer and a metal layer, a structure having a semiconductor junction such as a MIS structure, and the like.

尚、上記i型半導体層は、光電変換機能を損なわない限り、弱いp型または弱いn型の導電型を示すものであっても良い。また、光電変換装置は、光電変換層が2つ以上積層された構造を有していても良く、光電変換装置は、所謂積層型光電変換装置であっても良い。   The i-type semiconductor layer may have a weak p-type or weak n-type conductivity type as long as the photoelectric conversion function is not impaired. Further, the photoelectric conversion device may have a structure in which two or more photoelectric conversion layers are stacked, and the photoelectric conversion device may be a so-called stacked photoelectric conversion device.

非特許文献1のp.184には、硫化鉄の禁制帯幅は、アモルファス成分等を含む薄膜の場合には、0.8〜0.9eVの範囲であり、パイライト型の結晶の場合には、0.9〜0.95eVの範囲であると記載されている。   In p. 184 of Non-Patent Document 1, the forbidden band width of iron sulfide is in the range of 0.8 to 0.9 eV in the case of a thin film containing an amorphous component or the like, and in the case of a pyrite type crystal. , 0.9 to 0.95 eV.

本発明者は、硫化鉄にZnを追加すると、禁制帯幅が0.95〜1.26eVの範囲内の所望の値に制御された半導体層を獲得できることを、光の透過反射測定に基く(ωα)2プロットを行うことによって発見した。詳細には、硫化鉄にZnを追加すると、禁制帯幅が0.95〜1.26eVの範囲内の所望の値に制御された半導体層を獲得できることを、上記2プロットの適切な範囲から最小二乗法を用いることによって求めた直線におけるx切片より見積もられた光学禁制帯幅の変化から見出した。   The present inventor is able to obtain a semiconductor layer whose band gap is controlled to a desired value within a range of 0.95 to 1.26 eV when Zn is added to iron sulfide, based on light transmission reflection measurement ( ωα) discovered by performing 2 plots. In detail, when Zn is added to iron sulfide, it is possible to obtain a semiconductor layer whose forbidden band width is controlled to a desired value within the range of 0.95 to 1.26 eV from the appropriate range of the above two plots. It was found from the change in the optical forbidden bandwidth estimated from the x-intercept in the straight line obtained by using the square method.

ここで、硫化鉄の禁制帯幅は、Zn濃度(Zn/Fe)が0.1原子%〜30原子%の範囲で大きく変化し、その後、飽和する傾向を示すことを見出した。そして、禁制帯幅を小刻みに制御したい場合には、0.1原子%〜30原子%の濃度範囲を用いれば良く、広い禁制帯幅を安定して得たい場合には、30原子%〜45原子%の濃度範囲を用いれば良いことを見出した。尚、硫化鉄中のZn濃度は、二次イオン質量分析法(SIMS)、オージェ電子分光法等公知の元素分析法で評価できる。また、禁制帯幅をさらに大きくさせたい場合には、硫化鉄がパイライト型の結晶構造を有するFeSを含むようにする。パイライト型の結晶構造を有するFeSは、Znを含ませることによる禁制帯幅増加効果が高いからである。 Here, it has been found that the forbidden band width of iron sulfide changes greatly when the Zn concentration (Zn / Fe) is in the range of 0.1 atomic% to 30 atomic% and then saturates. When it is desired to control the forbidden band width in small increments, a concentration range of 0.1 atomic% to 30 atomic% may be used, and when it is desired to stably obtain a wide forbidden band width, 30 atomic% to 45 atomic%. It has been found that a concentration range of atomic% may be used. The Zn concentration in iron sulfide can be evaluated by a known elemental analysis method such as secondary ion mass spectrometry (SIMS) or Auger electron spectroscopy. Further, in order to further increase the forbidden band width, the iron sulfide includes FeS 2 having a pyrite type crystal structure. This is because FeS 2 having a pyrite type crystal structure has a high effect of increasing the forbidden bandwidth by including Zn.

キャリア濃度の制御は応用を考える上で極めて重要である。ここで、硫化鉄にZnを追加してなる半導体層のキャリア濃度制御技術は、明らかになっていないため、本発明者は、さまざまな元素について実験を行った。そして、次に示すキャリア濃度制御技術を見出した。   Control of the carrier concentration is extremely important in considering applications. Here, since the carrier concentration control technique of the semiconductor layer formed by adding Zn to iron sulfide has not been clarified, the present inventor conducted experiments on various elements. And the following carrier concentration control technology was discovered.

すなわち、硫化鉄にZnを追加してなる半導体層に、さらにI属元素を追加すると、ホールキャリア濃度を増加させることができる。ここで、追加するI属元素としてNaを選択すれば、ホールキャリア濃度を特に増加させることができる。   That is, when a group I element is further added to the semiconductor layer obtained by adding Zn to iron sulfide, the hole carrier concentration can be increased. Here, if Na is selected as the group I element to be added, the hole carrier concentration can be particularly increased.

一方、硫化鉄にZnを追加してなる半導体層に、さらにIII属元素を追加すると、電子キャリア濃度を増加させることができる。ここで、追加するIII属元素としてAlを選択すれば、電子キャリア濃度を特に増加させることができる。尚、キャリア濃度は、例えばファン・デル・ポーの方法を用いたホール測定により評価することができる。   On the other hand, when a group III element is further added to the semiconductor layer obtained by adding Zn to iron sulfide, the electron carrier concentration can be increased. Here, if Al is selected as the group III element to be added, the electron carrier concentration can be particularly increased. The carrier concentration can be evaluated by hole measurement using, for example, the van der Pauw method.

上記一実施形態の光電変換装置によれば、硫化鉄におけるZn濃度を適宜調整したり、硫化鉄にZnを追加してなる半導体層に適切な元素を追加したりすることによって、硫化鉄半導体の禁制帯幅、キャリアタイプおよびキャリア濃度をそれぞれ独立に制御でき、応用に適した半導体層を形成することができる。   According to the photoelectric conversion device of the one embodiment, by appropriately adjusting the Zn concentration in the iron sulfide or adding an appropriate element to the semiconductor layer formed by adding Zn to the iron sulfide, The forbidden band width, carrier type, and carrier concentration can be independently controlled, and a semiconductor layer suitable for application can be formed.

光電変換層3の製造方法としては、MBE法、CVD法、蒸着法、近接昇華法、スパッタ法、ゾルゲル法、スプレー法、CBD(ケミカル・バス・デポジション)法、スクリーン印刷法等の公知の作製方法を用いることができる。また、上記CVD法としては、常圧CVD、減圧CVD、プラズマCVD、熱CVD、ホットワイヤーCVD、MOCVD法等が挙げられる。上記作製方法の詳細は、たとえば、非特許文献1またはそれに記載されている引用文献に詳述されているとおりである。   As a manufacturing method of the photoelectric converting layer 3, well-known methods, such as MBE method, CVD method, vapor deposition method, proximity sublimation method, sputtering method, sol-gel method, spray method, CBD (chemical bath deposition) method, screen printing method, etc. A manufacturing method can be used. Examples of the CVD method include atmospheric pressure CVD, reduced pressure CVD, plasma CVD, thermal CVD, hot wire CVD, and MOCVD. The details of the manufacturing method are as detailed in, for example, Non-Patent Document 1 or a cited document described therein.

ここで、好ましくは、必要に応じて、硫黄蒸気中または硫化水素雰囲気での硫化処理を行うようにする。硫化処理温度としては、200℃〜600℃が好ましい。硫化処理を行うと、非晶質成分の結晶化を促進させたり、硫化鉄中の硫黄含有率を増加させたり、パイライト型の結晶構造を有するFeSの割合を増加させたりすることができる。 Here, it is preferable to perform a sulfiding treatment in sulfur vapor or in a hydrogen sulfide atmosphere as necessary. The sulfiding treatment temperature is preferably 200 ° C to 600 ° C. When sulfidation is performed, crystallization of an amorphous component can be promoted, the sulfur content in iron sulfide can be increased, or the proportion of FeS 2 having a pyrite-type crystal structure can be increased.

ここで、非晶質成分の割合は、XRD測定を行うことにより見積もることができる。詳細には、被結晶成分検出層におけるXRD測定のピーク強度を、上記被結晶成分検出層を膜厚が同じで十分に結晶化させた層のピーク強度と比較することによって見積もることができる。また、パイライト型の結晶構造を有するFeSの割合は、パイライト構造のFeSのXRDピーク強度と、それ以外の構造の硫化鉄のXRDピーク強度とを比較することによって見積もることができる。 Here, the ratio of the amorphous component can be estimated by performing XRD measurement. In detail, the peak intensity of the XRD measurement in the crystallized component detection layer can be estimated by comparing the peak intensity of the crystallized component detection layer with a sufficiently crystallized layer having the same film thickness. The ratio of FeS 2 having a crystal structure of the pyrite type can be estimated by comparing the XRD peak intensity of FeS 2 pyrite structure and XRD peak intensity of iron sulfide of the other structure.

最後に、上記第2の電極層104を光電変換層103上に形成して、光電変換装置の要部を完成する。詳細には、電極層2と同様の材料および作製方法を使用して、第2の電極層4を、光電変換層3上に実質的にオーミック接触するように形成して、光電変換装置の要部を形成する。   Finally, the second electrode layer 104 is formed on the photoelectric conversion layer 103, and a main part of the photoelectric conversion device is completed. Specifically, the second electrode layer 4 is formed on the photoelectric conversion layer 3 so as to be substantially in ohmic contact using the same material and the same manufacturing method as those for the electrode layer 2, and the essential elements of the photoelectric conversion device are thus obtained. Forming part.

図5は、本発明の他の実施形態の光電変換装置の断面図である。   FIG. 5 is a cross-sectional view of a photoelectric conversion device according to another embodiment of the present invention.

この光電変換装置は、基板121と、基板121の少なくとも一部の表面領域上に形成された第1電極層122と、第1電極層122上に形成された光電変換層123と、光電変換層23上に形成された透明電極層124と、透明電極層124の一部の表面領域上に形成されたグリッド電極層125とを備える。上記光電変換層123は、第1電極層122上に形成されたp型半導体層127と、p型半導体層127上に形成されたn型半導体層とで構成される。   This photoelectric conversion device includes a substrate 121, a first electrode layer 122 formed on at least a part of the surface region of the substrate 121, a photoelectric conversion layer 123 formed on the first electrode layer 122, and a photoelectric conversion layer. The transparent electrode layer 124 formed on the surface 23 and the grid electrode layer 125 formed on a part of the surface region of the transparent electrode layer 124 are provided. The photoelectric conversion layer 123 includes a p-type semiconductor layer 127 formed on the first electrode layer 122 and an n-type semiconductor layer formed on the p-type semiconductor layer 127.

第1電極層122は、上記一実施形態と同一な方法で基板121上に形成される。上記光電変換層123は、硫化鉄にZnを追加してなる半導体層を含むp型半導体層127と、n型半導体層128とで構成されるpn接合構造を有する。上記p型半導体層127は、第1電極層122上に実質的にオーミック接触するように形成される。上記p型半導体層127を第1電極層122上に形成する方法としては、上記一実施形態において、光電変換層103を第1電極層102上に形成した方法と同一の方法を使用することができる。   The first electrode layer 122 is formed on the substrate 121 by the same method as in the above embodiment. The photoelectric conversion layer 123 has a pn junction structure including a p-type semiconductor layer 127 including a semiconductor layer formed by adding Zn to iron sulfide, and an n-type semiconductor layer 128. The p-type semiconductor layer 127 is formed on the first electrode layer 122 so as to be in ohmic contact. As a method for forming the p-type semiconductor layer 127 on the first electrode layer 122, the same method as the method for forming the photoelectric conversion layer 103 on the first electrode layer 102 in the above-described embodiment may be used. it can.

上記n型半導体層128は、p型半導体層127上に形成される。ここで、p型半導体層127の禁制帯幅Eg1と、前記n型半導体層128の禁制帯幅Eg2とが、Eg1<Eg2の関係を有するように、n型半導体層128を、p型半導体層127上に形成する。n型半導体層128は、Eg1<Eg2の関係をみたしているn型半導体層でありさえすれば特に限定されることがないが、代表的なものとして、硫化鉄半導体、ZnまたはMgの酸化物、硫化物、または、水酸化物等がある。p型半導体層127の禁制帯幅Eg1は、光活性層として用いるため応用目的に応じた禁制帯幅を有するように制御されている。ここで、n型半導体層128は、目的の波長帯の光に対して吸収が小さいことが好ましい。Eg1<Eg2の関係をみたしていると、上記目的が果たすことができ、高い光電変換効率を、実現することができる。また、n型半導体層128は、Znを含んでいることが好ましい。n型半導体層128がZnを含んでいると、n型半導体層128と、硫化鉄にZnを追加してなるp型半導体層127との間で良好な整流特性を獲得できる。   The n-type semiconductor layer 128 is formed on the p-type semiconductor layer 127. Here, the n-type semiconductor layer 128 is made to be a p-type semiconductor layer so that the forbidden band width Eg1 of the p-type semiconductor layer 127 and the forbidden band width Eg2 of the n-type semiconductor layer 128 have a relationship of Eg1 <Eg2. 127 is formed. The n-type semiconductor layer 128 is not particularly limited as long as it is an n-type semiconductor layer that satisfies the relationship of Eg1 <Eg2, but representative examples include an iron sulfide semiconductor, an oxidation of Zn or Mg. Products, sulfides or hydroxides. The forbidden band width Eg1 of the p-type semiconductor layer 127 is controlled to have a forbidden band width according to the application purpose because it is used as a photoactive layer. Here, the n-type semiconductor layer 128 preferably has low absorption with respect to light in the target wavelength band. When the relationship of Eg1 <Eg2 is satisfied, the above object can be achieved and high photoelectric conversion efficiency can be realized. The n-type semiconductor layer 128 preferably contains Zn. When the n-type semiconductor layer 128 contains Zn, good rectification characteristics can be obtained between the n-type semiconductor layer 128 and the p-type semiconductor layer 127 formed by adding Zn to iron sulfide.

n型半導体層128の作製方法としては、MBE法、CVD法、蒸着法、近接昇華法、スパッタ法、ゾルゲル法、スプレー法、CBD(ケミカル・バス・デポジション)法、スクリーン印刷法等の公知の作製方法がある。上記CVD法としては、常圧CVD、減圧CVD、プラズマCVD、熱CVD、ホットワイヤーCVD、MOCVD法等がある。ここで、必要に応じて、硫黄蒸気中または硫化水素雰囲気での硫化処理を行うことができる。硫化処理温度としては、200〜600℃が好ましい。硫化処理を行うと、硫化鉄半導体の場合は、結晶化率を向上させたり、硫黄の欠損を低減させたりすることができる。また、ZnやMg等の酸化物、硫化物、水酸化物等においては、部分的に硫化することで、硫化物の比率を増加させることができ、禁制帯幅を大きくしたり電気抵抗を大きくしたりすることができる。   As a method for manufacturing the n-type semiconductor layer 128, MBE method, CVD method, vapor deposition method, proximity sublimation method, sputtering method, sol-gel method, spray method, CBD (chemical bath deposition) method, screen printing method, and the like are known. There is a manufacturing method. Examples of the CVD method include atmospheric pressure CVD, reduced pressure CVD, plasma CVD, thermal CVD, hot wire CVD, and MOCVD. Here, if necessary, sulfurization treatment in sulfur vapor or in a hydrogen sulfide atmosphere can be performed. The sulfiding treatment temperature is preferably 200 to 600 ° C. When sulfidation is performed, in the case of an iron sulfide semiconductor, it is possible to improve the crystallization rate or reduce sulfur deficiency. In addition, oxides such as Zn and Mg, sulfides, hydroxides, etc. can be partially sulfided to increase the ratio of sulfides, increasing the forbidden band width and increasing electrical resistance. You can do it.

また、上記p型半導体層127中のZn濃度は、pn界面で最も高く、かつ、上記界面から離れるに従って低くなることが好ましい。p型半導体層127中のZn濃度の変動が、上記界面から離れるに従って低くなる濃度勾配を有することにより、高い光電変換効率を獲得することができる。尚、デバイス構造におけるZn濃度は、二次イオン質量分析法(SIMS)や、オージェ電子分光法等の公知の元素分析法を用いて、深さ方向を分析することによって評価することができる。また、Znの濃度勾配を形成する方法としては、例えば、n層またはp/n界面にZnを含ませておき、その後、200〜500℃で加熱処理する方法がある。このようにすると、熱処理条件により濃度勾配を制御することができる。   The Zn concentration in the p-type semiconductor layer 127 is preferably the highest at the pn interface and decreases as the distance from the interface increases. High fluctuation in Zn concentration in the p-type semiconductor layer 127 can be obtained by having a concentration gradient that decreases as the distance from the interface increases. The Zn concentration in the device structure can be evaluated by analyzing the depth direction using a known elemental analysis method such as secondary ion mass spectrometry (SIMS) or Auger electron spectroscopy. As a method of forming a Zn concentration gradient, for example, there is a method in which Zn is included in an n layer or a p / n interface and then heat treatment is performed at 200 to 500 ° C. In this way, the concentration gradient can be controlled by the heat treatment conditions.

透明電極層124は、光電変換層123上に実質的にオーミック接触するように形成される。具体的には、上記一実施形態において、電極層102について行った説明のうちで透光性を有する場合と同一の材質および作製方法を用いて、光電変換層123上に透明電極層124を作成する。   The transparent electrode layer 124 is formed on the photoelectric conversion layer 123 so as to substantially make ohmic contact. Specifically, in the above-described embodiment, the transparent electrode layer 124 is formed over the photoelectric conversion layer 123 using the same material and the same manufacturing method as those in the case where the electrode layer 102 has translucency in the description given above. To do.

上記グリッド電極層125は、透明電極層124の一部の表面領域上に形成される。具体的には、上記一実施形態において、電極層102について行った材質および作製方法と同一の材質および作製方法を用いて、透明電極層124の一部の表面領域上にグリッド電極層125を作成する。このようにして、光電変換効率の高い光電変換装置を形成する。   The grid electrode layer 125 is formed on a part of the surface region of the transparent electrode layer 124. Specifically, in the one embodiment, the grid electrode layer 125 is formed on a part of the surface region of the transparent electrode layer 124 using the same material and the same manufacturing method as the electrode layer 102 and the manufacturing method. To do. In this way, a photoelectric conversion device with high photoelectric conversion efficiency is formed.

図6は、本発明の第13〜第18実施形態の硫化物半導体および比較例2の硫化物半導体の模式断面図である。   6 is a schematic cross-sectional view of the sulfide semiconductor of the thirteenth to eighteenth embodiments of the present invention and the sulfide semiconductor of Comparative Example 2. FIG.

また、以下の表4は、本発明の第13〜第18実施形態の硫化物半導体および比較例2の硫化物半導体の化合物の種類および濃度を表す図である。   Table 4 below shows the types and concentrations of the compounds of the sulfide semiconductors of the thirteenth to eighteenth embodiments of the present invention and the sulfide semiconductor of Comparative Example 2.

[表4]

Figure 0005377732
[Table 4]
Figure 0005377732

以下に、図6および表4に基づいて、第13〜18実施形態の硫化物半導体について説明する。   Below, based on FIG. 6 and Table 4, the sulfide semiconductor of 13th-18th embodiment is demonstrated.

第13〜第18実施形態の硫化物半導体は、厚さが1.1mmのガラス基板31上に、スプレー熱分解法および硫化法を併用して、硫化鉄層132を形成することによって、作製されている。   The sulfide semiconductors of the thirteenth to eighteenth embodiments are manufactured by forming the iron sulfide layer 132 on the glass substrate 31 having a thickness of 1.1 mm by using the spray pyrolysis method and the sulfide method together. ing.

詳細には、例えば、純水500mlに、塩化鉄(FeCl)とチオ尿素(NH2CSNH2)とを混入して、塩化鉄(FeCl)の濃度が、50mmol/lで、かつ、チオ尿素(NH2CSNH2)の濃度が、100mmol/lである溶液を作成する。 Specifically, for example, iron chloride (FeCl 2 ) and thiourea (NH 2 CSNH 2 ) are mixed in 500 ml of pure water, the concentration of iron chloride (FeCl 2 ) is 50 mmol / l, and thio A solution is prepared in which the concentration of urea (NH 2 CSNH 2 ) is 100 mmol / l.

次に、作成した溶液に、表4に示された濃度(mmol/l)を有する塩化亜鉛(ZnCl)をさらに溶解させて、スプレー用の溶液を作製する。次に、ガラス基板31を、ホットプレート上かつ大気下で約200℃に加熱した後、ホットプレート上に上記溶液をスプレー塗布して、薄膜を形成する。 Next, zinc chloride (ZnCl 2 ) having the concentration (mmol / l) shown in Table 4 is further dissolved in the prepared solution to prepare a spray solution. Next, the glass substrate 31 is heated to about 200 ° C. on a hot plate and in the atmosphere, and then the solution is sprayed onto the hot plate to form a thin film.

スプレー塗布して形成した薄膜を、XRD測定して、鉄の酸化物や水酸化物のピークが観測されないことを確かめ、薄膜の主成分がFeSであることを確認する。   The thin film formed by spray coating is subjected to XRD measurement to confirm that no peak of iron oxide or hydroxide is observed, and confirm that the main component of the thin film is FeS.

次に、ガラス基板31に薄膜を形成してなるサンプルを、硫黄蒸気雰囲気において、500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度150℃で加熱することによって、硫黄蒸気を発生させて、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後に、XRD測定を行い、FeSパイライトの単相が形成されていることを確認する。硫化鉄層132の厚さを、段差膜厚計を用いて測定したところ、700nmであった。このようにして、図6に示す硫化鉄半導体を作製する。 Next, a sample formed by forming a thin film on the glass substrate 31 is baked at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature of 150 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is allowed to flow as a carrier gas at a flow rate of 5 l / min. After the sulfiding treatment, XRD measurement is performed to confirm that a single phase of FeS 2 pyrite is formed. When the thickness of the iron sulfide layer 132 was measured using a step thickness meter, it was 700 nm. In this way, the iron sulfide semiconductor shown in FIG. 6 is manufactured.

表4に示されている導電型は、ホール測定の結果に基づいて決定されている。ホール測定の条件は以下のとおりである。電極材料としてAlを用い、電極構造はファン・デル・ポーの方法を用いた。測定は(株)東陽テクニカ製のRESITEST8300を用い、磁場最大振幅0.6T、磁場周波数0.1Hz、室温、ドライ窒素雰囲気で行った。また、表4に示されているZn/Fe比は、オージェ電子分光測定の結果に基づいて決定されている。また、Eg(eV)は、光学バンドギャップ(Eg)測定に基づいて決定されている。   The conductivity types shown in Table 4 are determined based on the results of Hall measurement. The conditions for Hall measurement are as follows. Al was used as the electrode material, and the van der Pauw method was used for the electrode structure. The measurement was carried out using RESTEST 8300 manufactured by Toyo Corporation, in a magnetic field maximum amplitude of 0.6 T, a magnetic field frequency of 0.1 Hz, room temperature, and a dry nitrogen atmosphere. Further, the Zn / Fe ratio shown in Table 4 is determined based on the results of Auger electron spectroscopy measurement. Eg (eV) is determined based on optical band gap (Eg) measurement.

ここで、Egは、光の透過率および反射率測定から光吸収係数αを求め、光吸収係数の2乗(ωα)を入射光のエネルギーに対してプロットし、そのプロットの適切な範囲から最小二乗法を用いて求めた直線のx切片に基づいて算出された。すなわち、上記x切片から直接遷移バンドギャップを求めるようにした。 Here, Eg obtains the light absorption coefficient α from the light transmittance and reflectance measurements, plots the square of the light absorption coefficient (ω 2 α 2 ) against the energy of the incident light, It was calculated based on the x-intercept of the straight line obtained from the range using the least square method. That is, the transition band gap is obtained directly from the x intercept.

また、表4に示された濃度(mmol/l)は、スプレー用溶液を作製するために用いた塩化亜鉛(ZnCl)の濃度を示している。 The concentration (mmol / l) shown in Table 4 indicates the concentration of zinc chloride (ZnCl 2 ) used for preparing the spray solution.

表4に示すように、Znを含ませていない比較例2およびZnを含ませた第13〜第18実施形態のいずれの場合も、キャリアタイプはp型であった。また、第13〜第18実施形態を比較すると、Egは、Zn/Fe比が30%まではZn濃度が増加するに緩やかに増加し、その後、飽和傾向を示している。したがって、硫化鉄にZnを含ませることによって、禁制帯幅を精密に制御できる。   As shown in Table 4, the carrier type was p-type in both cases of Comparative Example 2 not containing Zn and the thirteenth to eighteenth embodiments containing Zn. Further, when the thirteenth to eighteenth embodiments are compared, Eg gradually increases as the Zn concentration increases until the Zn / Fe ratio is 30%, and then shows a saturation tendency. Therefore, the forbidden bandwidth can be precisely controlled by including Zn in iron sulfide.

次に、ドーピングをした半導体層について説明する。   Next, the doped semiconductor layer will be described.

本発明の第19および第20実施形態の硫化物半導体は、ドーピングを行った半導体層である。第18および第20実施形態の硫化物半導体も、第13〜第18実施形態と同様に、図6に示す模式断面図を有する。   The sulfide semiconductors of the nineteenth and twentieth embodiments of the present invention are doped semiconductor layers. Similarly to the thirteenth to eighteenth embodiments, the sulfide semiconductors of the eighteenth and twentieth embodiments also have the schematic cross-sectional view shown in FIG.

また、以下の表5は、本発明の第19および第20実施形態の硫化物半導体および比較例2の硫化物半導体の化合物の種類および濃度を示す表である。   Table 5 below shows the types and concentrations of the compounds of the sulfide semiconductors of the nineteenth and twentieth embodiments of the present invention and the sulfide semiconductor of Comparative Example 2.

[表5]

Figure 0005377732
[Table 5]
Figure 0005377732

以下、図6および表5に基づいて、第19および第20実施形態、および、比較例2の半導体層について説明する。   Hereinafter, based on FIG. 6 and Table 5, the semiconductor layers of the nineteenth and twentieth embodiments and the comparative example 2 will be described.

第19および第20実施形態の硫化鉄半導体は、1.1mmの厚さを有するガラス基板131上に、スプレー熱分解法および硫化法を併用して硫化鉄層132を形成することによって作製されている。   The iron sulfide semiconductors of the nineteenth and twentieth embodiments are produced by forming an iron sulfide layer 132 on a glass substrate 131 having a thickness of 1.1 mm using a spray pyrolysis method and a sulfidation method in combination. Yes.

詳細には、第16実施形態で使用したスプレー溶液に、さらに表5に示した導電型に制御するための不純物を含む化合物(p型の場合はNaCl、n型の場合はAlCl)を溶解させ、スプレー用の溶液を作製する。次に、ガラス基板31を、ホットプレート上かつ大気下で約200℃に加熱した後、ホットプレート上に上記溶液をスプレー塗布して、薄膜を形成する。 Specifically, the spray solution used in the sixteenth embodiment (the case of p-type NaCl, the case of n-type AlCl 3) further compound containing an impurity for controlling the conductivity type as shown in Table 5 dissolved To prepare a solution for spraying. Next, the glass substrate 31 is heated to about 200 ° C. on a hot plate and in the atmosphere, and then the solution is sprayed onto the hot plate to form a thin film.

スプレー塗布して形成した薄膜を、XRD測定して、鉄の酸化物や水酸化物のピークが観測されないことを確かめる。このことによって、薄膜の主成分がFeSであることを確認する。   The thin film formed by spray coating is subjected to XRD measurement to confirm that no iron oxide or hydroxide peak is observed. This confirms that the main component of the thin film is FeS.

次に、硫黄蒸気雰囲気において、ガラス基板131に薄膜を形成してなるサンプルを、500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度150℃で加熱することによって、硫黄蒸気を発生させて、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後にXRD測定を行って、FeSパイライトの単相が形成されていることを確認する。また、硫化鉄層132の厚さを、段差膜厚計を用いて測定したところ、700nmであった。このようにして、図6に示す硫化鉄半導体を作製する。 Next, a sample in which a thin film is formed on the glass substrate 131 is baked at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature of 150 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is allowed to flow as a carrier gas at a flow rate of 5 l / min. An XRD measurement is performed after the sulfuration treatment to confirm that a single phase of FeS 2 pyrite is formed. Moreover, it was 700 nm when the thickness of the iron sulfide layer 132 was measured using the level | step difference film thickness meter. In this way, the iron sulfide semiconductor shown in FIG. 6 is manufactured.

表5に示されている導電型およびキャリア濃度は、ホール測定の結果に基づいて決定されている。ホール測定の条件は以下のとおりである。電極材料としてAlを用い、電極構造はファン・デル・ポーの方法を用いた。測定は(株)東陽テクニカ製のRESITEST8300を用い、磁場最大振幅0.6T、磁場周波数0.1Hz、室温、ドライ窒素雰囲気で行った。また、表5に示されている膜中元素濃度(p型の場合はNa濃度、n型の場合はAl濃度)は、オージェ電子分光測定の結果に基づいて決定されている。   The conductivity types and carrier concentrations shown in Table 5 are determined based on the results of Hall measurement. The conditions for Hall measurement are as follows. Al was used as the electrode material, and the van der Pauw method was used for the electrode structure. The measurement was carried out using RESTEST 8300 manufactured by Toyo Corporation, in a magnetic field maximum amplitude of 0.6 T, a magnetic field frequency of 0.1 Hz, room temperature, and a dry nitrogen atmosphere. Further, the element concentrations in the film shown in Table 5 (Na concentration in the case of p-type and Al concentration in the case of n-type) are determined based on the results of Auger electron spectroscopy measurement.

表5に示すように、ドーピングを行っていない比較例2では、キャリアタイプはp型であり、キャリア濃度は1×1017cm−3であった。また、Naを含ませた第19実施形態では、キャリアタイプはp型であり、キャリア濃度は1×1019cm−3であった。 As shown in Table 5, in Comparative Example 2 in which doping was not performed, the carrier type was p-type and the carrier concentration was 1 × 10 17 cm −3 . In the nineteenth embodiment containing Na, the carrier type was p-type and the carrier concentration was 1 × 10 19 cm −3 .

このことから、Znを含む硫化鉄において、Naを含ませると、ホールキャリア濃度を増加させることができる。また、Alを含ませた第20実施形態では、キャリアタイプはn型であり、キャリア濃度は8×1018cm−3であった。このことから、Znを含む硫化鉄において、Alを含ませると、電子キャリア濃度を増加させることができる。このように、硫化鉄半導体の禁制帯幅、キャリアタイプおよびキャリア濃度を、それぞれ独立に制御できて、応用に適した半導体層を、獲得することができる。 From this, in the iron sulfide containing Zn, the inclusion of Na can increase the hole carrier concentration. In the twentieth embodiment containing Al, the carrier type is n-type and the carrier concentration is 8 × 10 18 cm −3 . From this, in the iron sulfide containing Zn, when Al is included, the electron carrier concentration can be increased. In this way, the forbidden band width, carrier type and carrier concentration of the iron sulfide semiconductor can be independently controlled, and a semiconductor layer suitable for application can be obtained.

次に、光電変換装置について説明する。   Next, a photoelectric conversion device will be described.

本発明の第21〜第24実施形態の光電変換素子は、図5に示す断面図を有している。また、表6は、第21〜第24実施形態の光電変換素子が有するn型半導体層の種類、および、それを用いた光電変換装置の光電変換効率を示す表である。   The photoelectric conversion elements of the 21st to 24th embodiments of the present invention have a cross-sectional view shown in FIG. Table 6 is a table showing the types of n-type semiconductor layers included in the photoelectric conversion elements of the 21st to 24th embodiments and the photoelectric conversion efficiency of a photoelectric conversion device using the n-type semiconductor layer.

[表6]

Figure 0005377732
[Table 6]
Figure 0005377732

以下、図5および表6に基づいて、第21〜第24実施形態の光電変換装置について説明する。   Hereinafter, the photoelectric conversion devices of the 21st to 24th embodiments will be described based on FIG. 5 and Table 6.

第21〜第24実施形態の光電変換装置は、基板121と、基板121の少なくとも一部の表面領域上に形成された第1電極層122と、第1電極層122上に形成された光電変換層123と、光電変換層123上に形成された透明電極層124と、透明電極層124の一部の表面領域上に形成されたグリッド電極層125とを備える。   The photoelectric conversion devices of the 21st to 24th embodiments include a substrate 121, a first electrode layer 122 formed on at least a part of the surface region of the substrate 121, and a photoelectric conversion formed on the first electrode layer 122. A layer 123; a transparent electrode layer 124 formed on the photoelectric conversion layer 123; and a grid electrode layer 125 formed on a partial surface region of the transparent electrode layer 124.

光電変換層123は、第1電極層122上に形成されたp型半導体層127と、p型半導体層127上に形成されたn型半導体層128により構成される。ここで、第21〜第24実施形態の光電変換装置は、n型半導体層128の材質および作製方法が異なっている点を除いて、同様である。   The photoelectric conversion layer 123 includes a p-type semiconductor layer 127 formed on the first electrode layer 122 and an n-type semiconductor layer 128 formed on the p-type semiconductor layer 127. Here, the photoelectric conversion devices of the 21st to 24th embodiments are the same except that the material and manufacturing method of the n-type semiconductor layer 128 are different.

第21実施形態の光電変換装置を以下のように形成する。   The photoelectric conversion device of the twenty-first embodiment is formed as follows.

先ず、例えば、1.1mmの板厚を有するガラス基板121上に、500nm厚のPt膜を真空蒸着法によって形成し、その上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて第1電極層122を形成する。次に、第1電極層122上にスプレー熱分解法および硫化法を併用することによって、Znを含むFeSパイライトからなるp型半導体層127を形成する。詳細には、Znを含むp型のFeSパイライトを作製するに際し、p型用スプレー溶液として、表4の第15実施形態と同じものを用い、第1電極層122が積層されたガラス基板121をホットプレート上かつ大気下で約200℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。 First, for example, a 500 nm-thick Pt film is formed on a glass substrate 121 having a plate thickness of 1.1 mm by vacuum deposition, and then n-type gallium-doped zinc oxide (ZnO: Ga) is formed thereon by magnetron sputtering. ) Is deposited by 700 nm to form the first electrode layer 122. Next, a p-type semiconductor layer 127 made of FeS 2 pyrite containing Zn is formed on the first electrode layer 122 by using a spray pyrolysis method and a sulfurization method in combination. More specifically, when producing p-type FeS 2 pyrite containing Zn, the same p-type spray solution as in the fifteenth embodiment of Table 4 is used, and the glass substrate 121 on which the first electrode layer 122 is laminated. Is heated to about 200 ° C. on a hot plate and in the air, and the above solution is spray-coated thereon to form a thin film.

次に、硫黄蒸気雰囲気において500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度150℃で加熱することによって硫黄蒸気を発生させ、キャリアガスとして窒素ガスを5l/minの流量で流す。ここで、上記硫化処理後にXRD測定を行って、FeSパイライトの単相が形成されていることを確認する。尚。一実験例では、FeSパイライト膜の膜厚は2μmであった。このようにして、p型半導体層127までを形成する。 Next, baking is performed at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature of 150 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is supplied as a carrier gas at a flow rate of 5 l / min. Here, XRD measurement is performed after the sulfurization treatment to confirm that a single phase of FeS 2 pyrite is formed. still. In one experimental example, the film thickness of the FeS 2 pyrite film was 2 μm. In this way, the layers up to the p-type semiconductor layer 127 are formed.

続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。詳細には、ZnおよびAlを含むn型のFeSパイライトを作製するに際し、n型用スプレー溶液として、表4の第20実施形態と同じ溶液を純水で20倍に希釈したものを用い、p型のFeSパイライトまで形成した基板を、ホットプレート上、大気中で約100℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。このとき、膜厚が50nmになるようにスプレー回数を調節した後、p型の場合と同様に硫黄蒸気雰囲気において500℃で焼成を行う。ここで、焼成時間を10分間とした。このようにして、電極層22上に形成されたp型半導体層127と、p型半導体層127上に形成されたn型半導体層128とからなる光電変換層123を形成する。ここで、p型半導体層127の禁制帯幅は、作製に用いたスプレー溶液から明らかに第15実施形態に等しくなっている。n型半導体層128の禁制帯幅は、上記方法と同様にしてガラス基板上にFeSパイライトを作製し、第13〜第18実施形態と同様にして禁制帯幅の測定を行った結果、1.29eVであった。このことから、Eg1<Eg2の関係をみたすようにすることができた。 Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. Specifically, when producing n-type FeS 2 pyrite containing Zn and Al, as the n-type spray solution, the same solution as in the twentieth embodiment of Table 4 diluted 20 times with pure water was used. A substrate on which p-type FeS 2 pyrite is formed is heated to about 100 ° C. in the air on a hot plate, and the solution is sprayed thereon to form a thin film. At this time, after adjusting the number of sprays so that the film thickness becomes 50 nm, the baking is performed at 500 ° C. in the sulfur vapor atmosphere as in the case of the p-type. Here, the firing time was 10 minutes. In this way, the photoelectric conversion layer 123 including the p-type semiconductor layer 127 formed on the electrode layer 22 and the n-type semiconductor layer 128 formed on the p-type semiconductor layer 127 is formed. Here, the forbidden band width of the p-type semiconductor layer 127 is clearly equal to that of the fifteenth embodiment from the spray solution used for the production. The forbidden band width of the n-type semiconductor layer 128 is obtained by producing FeS 2 pyrite on a glass substrate in the same manner as described above, and measuring the forbidden band width in the same manner as in the thirteenth to eighteenth embodiments. .29 eV. From this, it was possible to satisfy the relationship of Eg1 <Eg2.

その後、上記光電変換層123上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて透明導電膜124を形成した後、透明導電膜124上に、櫛形の銀(Ag)をマグネトロンスパッタ法により形成してグリッド電極125を形成する。このようにして、図5に示す光電変換装置を形成する。   After that, 700 nm of n-type gallium-doped zinc oxide (ZnO: Ga) is deposited on the photoelectric conversion layer 123 by magnetron sputtering to form a transparent conductive film 124, and then the comb-shaped silver is formed on the transparent conductive film 124. (Ag) is formed by magnetron sputtering to form the grid electrode 125. In this way, the photoelectric conversion device shown in FIG. 5 is formed.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。そして、上記表6に示す結果を得た。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . And the result shown in the said Table 6 was obtained.

次に、第22実施形態の光電変換装置を以下のように形成する。第21実施形態と同様にして、p型半導体層127までを形成する。続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。詳細には、ZnおよびAlを含むn型のFe2パイライトを作製するに際し、n型用スプレー溶液として、図4の実施例1と同じ溶液に、AlClを100mmol/lとなるように加えた後、純水で20倍に希釈したものを用い、それ以降の工程は、第21実施形態と同様にして、図5に示す光電変換装置を形成する。ここで、第22実施形態における、p型半導体層127の禁制帯幅は作製に用いたスプレー溶液から明らかに第15実施形態に等しくなっている。n型半導体層128の禁制帯幅は、上記方法と同様にしてガラス基板上にFeSパイライトを作製し、第13〜18実施形態と同様にして禁制帯幅の測定を行った結果、1.10eVであった。したがって、Eg1>Eg2の関係を有している。 Next, the photoelectric conversion device of the twenty-second embodiment is formed as follows. Similar to the twenty-first embodiment, the layers up to the p-type semiconductor layer 127 are formed. Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. Specifically, when preparing n-type Fe S 2 pyrite containing Zn and Al, AlCl 3 was added to the same solution as in Example 1 in FIG. 4 so as to be 100 mmol / l as an n-type spray solution. Thereafter, a 20-fold diluted product with pure water is used, and the subsequent steps are performed in the same manner as in the twenty-first embodiment to form the photoelectric conversion device shown in FIG. Here, the forbidden band width of the p-type semiconductor layer 127 in the twenty-second embodiment is clearly equal to that of the fifteenth embodiment from the spray solution used for the production. The forbidden band width of the n-type semiconductor layer 128 is the same as that of the above-described method. FeS 2 pyrite is produced on a glass substrate and the forbidden band width is measured in the same manner as in the thirteenth to eighteenth embodiments. It was 10 eV. Therefore, there is a relationship of Eg1> Eg2.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表6に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 6 shows the measurement results of photoelectric conversion efficiency.

次に、第23実施形態の光電変換装置を以下のように形成する。第21実施形態と同様にして、p型半導体層127までを形成する。   Next, the photoelectric conversion device of the twenty-third embodiment is formed as follows. Similar to the twenty-first embodiment, the layers up to the p-type semiconductor layer 127 are formed.

続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。詳細には、ZnおよびAlを含むn型のFeSパイライトを作製するのに際し、n型用スプレー溶液として、表4の第13実施形態と同じ溶液に、AlClを0.5mmol/lとなるように加えた後、純水で20倍に希釈したものを用い、それ以降の工程は、第21実施形態と同様にして、図5に示す光電変換装置を形成する。ここで、実施例10におけるp型半導体層27の禁制帯幅は、作製に用いたスプレー溶液から明らかに第15実施形態に等しくなっている。n型半導体層128の禁制帯幅は、上記方法と同様にしてガラス基板上にFeSパイライトを作製し、第13〜第18実施形態と同様にして禁制帯幅の測定を行った結果、1.00eVであった。このことから、Eg1>Eg2の関係が成立している。 Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. Specifically, when producing n-type FeS 2 pyrite containing Zn and Al, AlCl 3 is 0.5 mmol / l in the same solution as the thirteenth embodiment of Table 4 as a spray solution for n-type. After the addition, a product diluted 20 times with pure water is used, and the subsequent steps are the same as in the twenty-first embodiment to form the photoelectric conversion device shown in FIG. Here, the forbidden band width of the p-type semiconductor layer 27 in Example 10 is clearly equal to that of the fifteenth embodiment from the spray solution used for the production. The forbidden band width of the n-type semiconductor layer 128 is obtained by producing FeS 2 pyrite on a glass substrate in the same manner as described above, and measuring the forbidden band width in the same manner as in the thirteenth to eighteenth embodiments. 0.000 eV. From this, the relationship of Eg1> Eg2 is established.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表6に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 6 shows the measurement results of photoelectric conversion efficiency.

次に、第23実施形態の光電変換装置を以下のように形成する。先ず、第21実施形態と同様にして、p型半導体層127までを形成する。続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。詳細には、ZnおよびAlを含むn型のFeSパイライトを作製するに際し、n型用スプレー溶液として、表4の第13実施形態と同じ溶液に、AlClを0.5mmol/lとなるように加えた後、純水で20倍に希釈したものを用い、それ以降の工程は、第21実施形態と同様にして、図5に示す光電変換装置を形成する。ここで、第22実施形態におけるp型半導体層27の禁制帯幅は、作製に用いたスプレー溶液から明らかに第15実施形態に等しくなっている。n型半導体層28の禁制帯幅は、上記方法と同様にしてガラス基板上にFeSパイライトを作製し、第13〜第18実施形態と同様にして禁制帯幅の測定を行った結果、0.97eVであった。このことから、Eg1>Eg2の関係が成立している。 Next, the photoelectric conversion device of the twenty-third embodiment is formed as follows. First, similarly to the twenty-first embodiment, the layers up to the p-type semiconductor layer 127 are formed. Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. More specifically, when producing n-type FeS 2 pyrite containing Zn and Al, AlCl 3 is added to the same solution as the thirteenth embodiment in Table 4 at 0.5 mmol / l as an n-type spray solution. After that, a 20-fold diluted product with pure water is used, and the subsequent steps are performed in the same manner as the twenty-first embodiment to form the photoelectric conversion device shown in FIG. Here, the forbidden band width of the p-type semiconductor layer 27 in the twenty-second embodiment is clearly equal to that of the fifteenth embodiment from the spray solution used for the production. The forbidden band width of the n-type semiconductor layer 28 is 0 as a result of fabricating FeS 2 pyrite on a glass substrate in the same manner as described above and measuring the forbidden band width in the same manner as in the thirteenth to eighteenth embodiments. 97 eV. From this, the relationship of Eg1> Eg2 is established.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表6に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 6 shows the measurement results of photoelectric conversion efficiency.

次に、第24実施形態の光電変換装置を以下のように形成する。先ず、第21実施形態と同様にして、p型半導体層127までを形成する。続いて、p型のFeSパイライト上にn型のZnOを作製するため再びスプレー塗布を行う。詳細には、酸素欠損を有するn型のZnOを作製するに際し、n型用スプレー溶液として、純水500mlに、塩化亜鉛(ZnCl)を混入して、塩化亜鉛(ZnCl)が、5mmol/lである溶液を作成し、スプレー用の溶液とする。次に、p型のFeSパイライトまで形成した基板を、ホットプレート上かつ大気中で約100℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。このとき、膜厚が200nmになるようにスプレー回数を調節した後、ホットプレート上、大気中で約200℃に加熱して、10分間、乾燥および酸化させる。電極層22上に形成されたp型半導体層127と、p型半導体層127上に形成されたn型半導体層128とからなる光電変換層123を形成する。ここで、上記方法と同様にしてガラス基板上にn型のZnOを作製し、抵抗率および禁制帯幅の測定を行った。抵抗率は、くし型のAg電極を積層したうえで行った結果、2×10−9Ωcmであった。また、禁制帯幅は、硫化鉄の場合と同様の方法で求めた結果、3.4eVであった。したがって、Eg1<Eg2の関係をみたしている。 Next, the photoelectric conversion device of the twenty-fourth embodiment is formed as follows. First, similarly to the twenty-first embodiment, the layers up to the p-type semiconductor layer 127 are formed. Subsequently, spray coating is performed again to produce n-type ZnO on p-type FeS 2 pyrite. Specifically, when producing n-type ZnO having oxygen vacancies, zinc chloride (ZnCl 2 ) is mixed in 500 ml of pure water as an n-type spray solution, and zinc chloride (ZnCl 2 ) is added at 5 mmol / 1 is prepared and used as a solution for spraying. Next, the substrate on which the p-type FeS 2 pyrite is formed is heated to about 100 ° C. on a hot plate and in the atmosphere, and the solution is sprayed thereon to form a thin film. At this time, after adjusting the number of sprays so that the film thickness becomes 200 nm, it is heated to about 200 ° C. in the air on a hot plate and dried and oxidized for 10 minutes. A photoelectric conversion layer 123 including a p-type semiconductor layer 127 formed on the electrode layer 22 and an n-type semiconductor layer 128 formed on the p-type semiconductor layer 127 is formed. Here, n-type ZnO was produced on a glass substrate in the same manner as described above, and the resistivity and the forbidden band width were measured. The resistivity was 2 × 10 −9 Ωcm as a result of laminating comb-shaped Ag electrodes. The forbidden band width was 3.4 eV as a result of obtaining by the same method as in the case of iron sulfide. Therefore, the relationship of Eg1 <Eg2 is satisfied.

その後、上記光電変換層123上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて透明導電膜124を形成した後、透明導電膜124上に、櫛形の銀(Ag)をマグネトロンスパッタ法により形成してグリッド電極125を形成する。このようにして、図5に示す光電変換装置を形成する。   After that, 700 nm of n-type gallium-doped zinc oxide (ZnO: Ga) is deposited on the photoelectric conversion layer 123 by magnetron sputtering to form a transparent conductive film 124, and then the comb-shaped silver is formed on the transparent conductive film 124. (Ag) is formed by magnetron sputtering to form the grid electrode 125. In this way, the photoelectric conversion device shown in FIG. 5 is formed.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換特性を測定した。表6に、光電変換効率の測定結果である。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion characteristics were measured under conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 6 shows the measurement results of photoelectric conversion efficiency.

表6に示すように、第21〜第24実施形態の光電変換装置の全てが、整流性を示し、各光電変換装置の変換効率が、2%を越える高い値になった。このことから、硫化鉄とZnとを含む硫化鉄半導体を使用すると、良好なpn接合を構成することができる。   As shown in Table 6, all of the photoelectric conversion devices of the 21st to 24th embodiments exhibited rectifying properties, and the conversion efficiency of each photoelectric conversion device was a high value exceeding 2%. From this, when an iron sulfide semiconductor containing iron sulfide and Zn is used, a good pn junction can be formed.

また、p型半導体の禁制帯幅Eg1とn型半導体の禁制帯幅Eg2の関係がEg1>Eg2である第22および第23実施形態と、Eg1<Eg2である第9および第24実施形態とを比較すると、後者の方が光電変換効率が高くなっている。したがって、禁制帯幅がEg1<Eg2の関係を有していると、より高い光電変換効率を獲得することができる。   The twenty-second and twenty-third embodiments in which the relationship between the forbidden band width Eg1 of the p-type semiconductor and the forbidden band width Eg2 of the n-type semiconductor is Eg1> Eg2, and the ninth and twenty-fourth embodiments in which Eg1 <Eg2 are satisfied. In comparison, the latter has higher photoelectric conversion efficiency. Therefore, when the forbidden bandwidth has a relationship of Eg1 <Eg2, higher photoelectric conversion efficiency can be obtained.

また、Znを含有していないn型FeSパイライト半導体層を用いている第23実施形態と、Znを含有しているn型FeSパイライト半導体層を用いている第21および第22実施形態とを比較すると、後者の方が光電変換効率が高くなっている。したがって、n型半導体層がZnを含むと良好な整流特性が得られ、より高い光電変換効率を獲得することができる。 Further, the first 21 and second 22 embodiment uses a first 23 embodiment uses the n-type FeS 2 pyrite semiconductor layer which does not contain Zn, the n-type FeS 2 pyrite semiconductor layer containing Zn Of the latter, the photoelectric conversion efficiency is higher in the latter. Therefore, when the n-type semiconductor layer contains Zn, good rectification characteristics can be obtained, and higher photoelectric conversion efficiency can be obtained.

また、n型半導体層がZnの酸化物を含んでいる第24実施形態は、n型半導体層がZnの酸化物を含んでいない第21〜第23実施形態と比較して光電変換効率が高くなっている。したがって、n型半導体層がZnの酸化物を含むとより高い光電変換効率を獲得することができる。   The twenty-fourth embodiment in which the n-type semiconductor layer includes a Zn oxide has higher photoelectric conversion efficiency than the twenty-first to twenty-third embodiments in which the n-type semiconductor layer does not include a Zn oxide. It has become. Therefore, higher photoelectric conversion efficiency can be obtained when the n-type semiconductor layer contains an oxide of Zn.

尚、上記第21〜24実施形態では、本発明のp型半導体とn型半導体とからなるpn接合を用いて光電変換素子を作製したが、本発明のp型半導体とn型半導体とからなるpn接合を用いてダイオードや、トランジスタ(pnpトランジスタ、npnトランジスタ、pnipトランジスタ)や、pn接合を有するスイッチ(pnpmスイッチ、pnpnスイッチ)等のpn接合素子を作製しても良いことは勿論である。本発明のp型半導体と、n型半導体とからなるpn接合を用いてpn接合素子を作製すると、そのpn接合素子の整流特性を格段に向上させることができて、pn接合素子の素子特性を格段に向上させることができる。   In the 21st to 24th embodiments described above, the photoelectric conversion element is manufactured using the pn junction composed of the p-type semiconductor and the n-type semiconductor of the present invention. It goes without saying that a pn junction element such as a diode, a transistor (pnp transistor, npn transistor, pnip transistor), or a switch having a pn junction (pnpm switch, pnpn switch) may be manufactured using the pn junction. When a pn junction element is manufactured using a pn junction composed of the p-type semiconductor and the n-type semiconductor of the present invention, the rectification characteristics of the pn junction element can be significantly improved, and the element characteristics of the pn junction element are improved. It can be improved significantly.

図7は、本発明の一実施形態の光電変換装置の断面図である。   FIG. 7 is a cross-sectional view of a photoelectric conversion device according to an embodiment of the present invention.

この光電変換装置は、基板201と、基板201の少なくとも一部の表面領域上に形成された第1電極層202と、第1電極層202上に形成された光電変換層203と、光電変換層203上に形成された第2電極層204とを備える。   This photoelectric conversion device includes a substrate 201, a first electrode layer 202 formed on at least a part of a surface region of the substrate 201, a photoelectric conversion layer 203 formed on the first electrode layer 202, and a photoelectric conversion layer. And a second electrode layer 204 formed on the substrate 203.

基板201が光入射と反対側に位置する場合においては、基板201の透光性の有無は問われない一方、基板201が光入射側に位置する場合においては、基板201は、少なくとも一部が透光性を有することが好ましい。透光性基板の材料としては、ガラスがあり、ポリイミド系、ポリビニル系、または、ポリサルファイド系のうちで一定の耐熱性を有する透光性樹脂があり、また、それらの透光性樹脂を積層したもの等がある。また、非透光性基板の材料としては、ステンレスや、非透光性樹脂等がある。   When the substrate 201 is located on the side opposite to the light incidence, whether or not the substrate 201 is translucent is not questioned. On the other hand, when the substrate 201 is located on the light incidence side, the substrate 201 is at least partially It preferably has translucency. As a material of the light-transmitting substrate, there is glass, and there is a light-transmitting resin having a certain heat resistance among polyimide-based, polyvinyl-based, or polysulfide-based materials, and those light-transmitting resins are laminated. There are things. Examples of the material of the non-translucent substrate include stainless steel and non-translucent resin.

また、上記基板1の表面に、凹凸が形成されていても良く、この場合、凹凸面での光の屈折または散乱等により、光の閉じ込めや、反射防止等の種々の効果を獲得できる。また、基板1の表面に、金属膜、半導体膜、絶縁膜、または、それらの複合膜等を被覆しても良い。基板1の厚さとしては、特に限定されるものではないが、構造を支持できる適当な強度や重量を有する必要があり、例えば、基板1の厚さとして、0.1mm〜40mmを採用できる。   In addition, unevenness may be formed on the surface of the substrate 1, and in this case, various effects such as light confinement and antireflection can be obtained by refraction or scattering of light on the uneven surface. Further, the surface of the substrate 1 may be coated with a metal film, a semiconductor film, an insulating film, or a composite film thereof. The thickness of the substrate 1 is not particularly limited, but needs to have an appropriate strength and weight capable of supporting the structure. For example, the thickness of the substrate 1 can be 0.1 mm to 40 mm.

上記第1電極層2の形態としては、光電変換層3と実質的にオーミック接触するように形成されていさえすればどのような形態でも良いが、基板1上に膜状に形成されていることが好ましい。上記第1電極層2に用いられる材料は、導電性を有している材料であれば特に限定はされないが、Mo、Al、Pt、Ti、Fe等の金属材料を用いたり、その合金を用いたり、また、フッ素ドープ酸化錫(SnO:F)、アンチモンドープ酸化錫(SnO:Sb)、錫ドープ酸化インジウム(In:Sn)、Alドープ酸化亜鉛(ZnO:Al)、Gaドープ酸化亜鉛(ZnO:Ga)、または、Bドープ酸化亜鉛(ZnO:B)等に代表される透明導電性電極材料を用いたりすると好ましい。また、上記第1電極層2は、上述の材料等の単層膜であっても良く、上述の材料等を複数積層した積層膜のいずれであっても良い。 The first electrode layer 2 may have any form as long as the first electrode layer 2 is formed so as to be substantially in ohmic contact with the photoelectric conversion layer 3. However, the first electrode layer 2 is formed in a film shape on the substrate 1. Is preferred. The material used for the first electrode layer 2 is not particularly limited as long as it is a conductive material, but a metal material such as Mo, Al, Pt, Ti, Fe, or an alloy thereof is used. Or fluorine-doped tin oxide (SnO 2 : F), antimony-doped tin oxide (SnO 2 : Sb), tin-doped indium oxide (In 2 O 3 : Sn), Al-doped zinc oxide (ZnO: Al), Ga It is preferable to use a transparent conductive electrode material typified by doped zinc oxide (ZnO: Ga) or B-doped zinc oxide (ZnO: B). In addition, the first electrode layer 2 may be a single layer film made of the above-described material or the like, or may be any one of a laminated film in which a plurality of the above-described materials are stacked.

上記第1電極層2が、光の入射側に位置する場合には、第1電極層2は、光電変換に寄与する光の波長域において高い透光性を有していることが好ましい。上記第1電極層2は、真空蒸着法、スパッタリング法、CVD法、PVD法等の気相法、ゾルゲル法、CBD(ケミカル・バス・デポジション)法、スプレー法、スクリーン印刷法等によって、材料となる成分を基板201上に積層することによって形成される。   When the first electrode layer 2 is located on the light incident side, the first electrode layer 2 preferably has high translucency in the wavelength range of light contributing to photoelectric conversion. The first electrode layer 2 is made of a material such as a vacuum deposition method, a sputtering method, a CVD method, a PVD method, a gas phase method, a sol-gel method, a CBD (chemical bath deposition) method, a spray method, a screen printing method, or the like. Are formed on the substrate 201.

上述のように、上記基板1が光入射側に位置する場合においては、第1電極層202には光透過率が高いことが求められる。したがって、その場合は、第1電極層202は、櫛形など表面を一様に覆わないグリッド形状の金属電極であるか、光透過率の高い透明導電層であるか、または、それらの要件を組み合わせて形成されることが好ましい。   As described above, when the substrate 1 is located on the light incident side, the first electrode layer 202 is required to have a high light transmittance. Therefore, in that case, the first electrode layer 202 is a grid-shaped metal electrode that does not cover the surface uniformly, such as a comb, or a transparent conductive layer with high light transmittance, or a combination of these requirements. It is preferable to be formed.

上記第1電極層202は、その表面上に凹凸を有していることが好ましい。上記第1電極層202の表面に存在する凹凸は、第1電極層2と、その上に形成される光電変換層203との界面において、光電変換装置内に入射してきた光を屈折・散乱させる。その結果、入射光の光路長を長くすることができて光閉じ込め効果を向上させることができ、光電変換層203で利用できる光量を増大させることができる。凹凸の形成方法としては、第1電極層202の表面に対するドライエッチング法、ウェットエッチング法、または、サンドブラストのような機械加工等を用いることができる。   The first electrode layer 202 preferably has irregularities on the surface thereof. The unevenness present on the surface of the first electrode layer 202 refracts and scatters light incident on the photoelectric conversion device at the interface between the first electrode layer 2 and the photoelectric conversion layer 203 formed thereon. . As a result, the optical path length of incident light can be increased, the light confinement effect can be improved, and the amount of light that can be used in the photoelectric conversion layer 203 can be increased. As a method for forming the unevenness, a dry etching method, a wet etching method, a mechanical process such as sand blasting, or the like on the surface of the first electrode layer 202 can be used.

ドライエッチング法としては、Arなどの不活性ガスを用いた物理的エッチングの他に、CF、SFなどのフッ素系ガス、CCl、SiClなどの塩素系ガス、または、メタンガス等を用いた化学的エッチング等がある。また、上記ウェットエッチング法としては、第1電極層2を、酸またはアルカリ溶液中に浸す方法等がある。ここで、ウェットエッチングにおいて使用できる酸溶液としては、塩酸、硫酸、硝酸、フッ酸、酢酸、蟻酸、過塩素酸等の1種または2種以上の混合物等があり、アルカリ溶液としては、水酸化ナトリウム、アンモニア、水酸化カリウム、水酸化カルシウム、水酸化アルミニウム等の1種または2種以上の混合物等がる。上述のエッチング法以外の方法として、CVD法等によって第1電極層2の材料自体の結晶成長を制御することによって表面凹凸を自己形成する方法や、ゾルゲル法やスプレー法によって結晶粒形状に依存した表面凹凸を形成する方法がある。 As a dry etching method, in addition to physical etching using an inert gas such as Ar, fluorine-based gas such as CF 4 and SF 6 , chlorine-based gas such as CCl 4 and SiCl 4 , or methane gas is used. Chemical etching, etc. In addition, as the wet etching method, there is a method of immersing the first electrode layer 2 in an acid or alkali solution. Here, examples of the acid solution that can be used in wet etching include one or a mixture of two or more of hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid, acetic acid, formic acid, perchloric acid, and the like. There are one or a mixture of two or more of sodium, ammonia, potassium hydroxide, calcium hydroxide, aluminum hydroxide, and the like. As a method other than the etching method described above, a method of self-forming surface irregularities by controlling crystal growth of the material itself of the first electrode layer 2 by a CVD method or the like, or depending on a crystal grain shape by a sol-gel method or a spray method. There is a method of forming surface irregularities.

上記光電変換層203は、第1電極層202上に実質的にオーミック接触するように形成される。上記光電変換層203は、硫化鉄にIa族元素を追加してなるp型半導体層を含む構造を有している。上記光電変換層203の構造としては、p型半導体層およびn型半導体層を有するpn接合を有する構造や、さらにp型半導体層を備えたppn層を有する構造や、p型半導体層、真性(i型)半導体層、および、n型半導体層を有するpin接合を有する構造や、p型半導体層のみを有するショットキー接合や、MIS構造等の半導体接合を有する構造等がある。尚、上記i型半導体層は、光電変換機能を損なわない限り、弱いp型または弱いn型の導電型を示すものであっても良い。 The photoelectric conversion layer 203 is formed on the first electrode layer 202 so as to substantially make ohmic contact. The photoelectric conversion layer 203 has a structure including a p-type semiconductor layer obtained by adding a group Ia element to iron sulfide. The structure of the photoelectric conversion layer 203, the structure and having a p-type semiconductor layer and the structure and having a pn junction having an n-type semiconductor layer, p + pn layer further comprises a p + -type semiconductor layer, p-type semiconductor layer There are a structure having a pin junction having an intrinsic (i-type) semiconductor layer and an n-type semiconductor layer, a Schottky junction having only a p-type semiconductor layer, a structure having a semiconductor junction such as a MIS structure, and the like. The i-type semiconductor layer may have a weak p-type or weak n-type conductivity type as long as the photoelectric conversion function is not impaired.

また、上記p型半導体層は、p型半導体層よりも相対的に多くのホールキャリア濃度を有していればよく、p型半導体層のホールキャリア濃度は、p型半導体層の20倍程度であることが好ましい。また、光電変換装置は、光電変換層が2つ以上積層された構造を有していても良く、光電変換装置は、所謂積層型光電変換装置であっても良い。 The p + type semiconductor layer only needs to have a relatively higher hole carrier concentration than the p type semiconductor layer, and the hole carrier concentration of the p + type semiconductor layer is 20 times that of the p type semiconductor layer. It is preferable that it is a grade. Further, the photoelectric conversion device may have a structure in which two or more photoelectric conversion layers are stacked, and the photoelectric conversion device may be a so-called stacked photoelectric conversion device.

硫化鉄にIa族元素を追加すると、再現性に優れる良質なp型導電型半導体層を獲得できる。この理由は、以下のような理由ではないかと推測される。すなわち、X線回折測定の結果より硫化鉄の回折パターン以外の不純物結晶相が観測されなかったこと、および、硫化鉄の回折パターンにおいてピークシフトが観測されたことから、Ia族元素は、硫化鉄の結晶格子中に存在していると推察される。このことから、たとえば、一価のIa族元素が二価の鉄サイトに置換していた場合、Ia族元素がアクセプター化して、p型導電型半導体層が形成される。また、上記硫化鉄がIa族元素を含むと、硫化鉄中の欠陥密度を低減できる。これは、フォトルミネッセンス測定により評価できる。該測定においては、欠陥等を介した再結合過程が存在していると、光を発しない非輻射再結合や、欠陥準位に対応した発光が生じ、バンド間遷移に対応したフォトルミネッセンスのピーク強度が低くなる。このことから、バンド間遷移に対応したフォトルミネッセンスのピーク強度が高くなるに従って、欠陥密度が低くなる。   When a group Ia element is added to iron sulfide, a high-quality p-type conductive semiconductor layer having excellent reproducibility can be obtained. This reason is presumed to be as follows. That is, from the result of X-ray diffraction measurement, no impurity crystal phase other than the diffraction pattern of iron sulfide was observed, and a peak shift was observed in the diffraction pattern of iron sulfide. It is presumed to exist in the crystal lattice. From this, for example, when a monovalent group Ia element is substituted with a divalent iron site, the group Ia element is converted to an acceptor, and a p-type conductive semiconductor layer is formed. Further, when the iron sulfide contains a group Ia element, the defect density in the iron sulfide can be reduced. This can be evaluated by photoluminescence measurement. In the measurement, if there is a recombination process via a defect or the like, non-radiative recombination that does not emit light or light emission corresponding to the defect level occurs, and a photoluminescence peak corresponding to interband transition. Strength is lowered. From this, the defect density decreases as the photoluminescence peak intensity corresponding to the interband transition increases.

ここで、硫化鉄がIa族元素を含む場合には、硫化鉄がIa族元素を含まない場合に比べて、バンド間遷移に対応したフォトルミネッセンスのピーク強度が高くなるから、欠陥密度が低減されていると考えられるのである。尚、Ia族元素の中でも、Li、Na、Kは、Fe2+とのイオン半径の差が比較的小さい。硫化鉄が、Li、Na、Kのうちの少なくとも一つを、含む場合には、不純物結晶相の生成を抑制することができて好ましい。 Here, when the iron sulfide contains a group Ia element, since the peak intensity of the photoluminescence corresponding to the interband transition is higher than when the iron sulfide does not contain the group Ia element, the defect density is reduced. It is thought that it is. Among the group Ia elements, Li, Na, and K have a relatively small difference in ionic radius from Fe 2+ . When iron sulfide contains at least one of Li, Na, and K, it is preferable because generation of an impurity crystal phase can be suppressed.

本発明者は、上記Ia族元素がNaである場合において、その濃度が、4×1015cm−3〜2×1020cm−3であると、好ましいことを実験的に見出した。尚、硫化鉄中のIa族元素の種類および濃度は、二次イオン質量分析法(SIMS)、オージェ電子分光法等公知の元素分析法で評価した。 The inventor has experimentally found that when the group Ia element is Na, the concentration is preferably 4 × 10 15 cm −3 to 2 × 10 20 cm −3 . In addition, the kind and density | concentration of the Ia group element in iron sulfide were evaluated by well-known elemental analysis methods, such as secondary ion mass spectrometry (SIMS) and Auger electron spectroscopy.

また、硫化鉄がパイライト型の結晶構造を有するFeSを含む場合には、応用に適した半導体特性が得られることをつきとめた。パイライト型FeSは、可視光に対して高い光吸収係数(10cm−1以下)を持つことから、太陽電池用材料として有用である。また、パイライト型FeSは、光ファイバーで最も低損失な1.55μm以下の波長(0.85eV以下のフォトンエネルギー)に近いバンドギャップを有することから、光通信用受発光素子用材料用途で有用である。したがって、硫化鉄が、パイライト型の結晶構造を有するFeSを有していると、硫化鉄の特性を、上記用途に有用な特性に近づけることができて好ましい。また、硫化鉄がパイライト型の結晶構造を有するFeSを多く含む場合には、多結晶体であっても比較的高いキャリア移動度(〜100cm/Vs)を実現できるから、安価なトランジスタ用材料として使用した場合、半導体特性を大きく向上させることができる。 It was also found that when iron sulfide contains FeS 2 having a pyrite type crystal structure, semiconductor characteristics suitable for application can be obtained. Since pyrite-type FeS 2 has a high light absorption coefficient (10 5 cm −1 or less) with respect to visible light, it is useful as a solar cell material. In addition, pyrite-type FeS 2 has a band gap close to a wavelength of 1.55 μm or less (photon energy of 0.85 eV or less), which is the lowest loss in an optical fiber, and thus is useful in materials for light receiving and emitting elements for optical communication. is there. Therefore, it is preferable that the iron sulfide has FeS 2 having a pyrite-type crystal structure because the characteristics of the iron sulfide can be brought close to characteristics useful for the above-mentioned use. In addition, when iron sulfide contains a large amount of FeS 2 having a pyrite-type crystal structure, relatively high carrier mobility (˜100 cm 2 / Vs) can be realized even if it is a polycrystalline body. When used as a material, the semiconductor characteristics can be greatly improved.

光電変換層203の製造方法としては、MBE法、CVD法、蒸着法、近接昇華法、スパッタ法、ゾルゲル法、スプレー法、CBD(ケミカル・バス・デポジション)法、スクリーン印刷法等の公知の作製方法を用いることができる。また、上記CVD法としては、常圧CVD、減圧CVD、プラズマCVD、熱CVD、ホットワイヤーCVD、MOCVD法等が挙げられる。上記作製方法の詳細は、たとえば、非特許文献1またはそれに記載されている引用文献に詳述されているとおりである。   As a manufacturing method of the photoelectric conversion layer 203, MBE method, CVD method, vapor deposition method, proximity sublimation method, sputtering method, sol-gel method, spray method, CBD (chemical bath deposition) method, screen printing method, and the like are known. A manufacturing method can be used. Examples of the CVD method include atmospheric pressure CVD, reduced pressure CVD, plasma CVD, thermal CVD, hot wire CVD, and MOCVD. The details of the manufacturing method are as detailed in, for example, Non-Patent Document 1 or a cited document described therein.

ここで、好ましくは、必要に応じて、硫黄蒸気中または硫化水素雰囲気での硫化処理を行うようにする。硫化処理温度としては、200℃〜600℃が好ましい。硫化処理を行うと、非晶質成分の結晶化を促進させたり、硫化鉄中の硫黄含有率を増加させたり、パイライト型の結晶構造を有するFeSの割合を増加させたりすることができる。 Here, it is preferable to perform a sulfiding treatment in sulfur vapor or in a hydrogen sulfide atmosphere as necessary. The sulfiding treatment temperature is preferably 200 ° C to 600 ° C. When sulfidation is performed, crystallization of an amorphous component can be promoted, the sulfur content in iron sulfide can be increased, or the proportion of FeS 2 having a pyrite-type crystal structure can be increased.

ここで、非晶質成分の割合は、XRD測定を行うことにより見積もることができる。詳細には、被結晶成分検出層におけるXRD測定のピーク強度を、上記被結晶成分検出層を膜厚が同じで十分に結晶化させた層のピーク強度と比較することによって見積もることができる。また、パイライト型の結晶構造を有するFeSの割合は、パイライト構造のFeSのXRDピーク強度と、それ以外の構造の硫化鉄のXRDピーク強度とを比較することによって見積もることができる。 Here, the ratio of the amorphous component can be estimated by performing XRD measurement. In detail, the peak intensity of the XRD measurement in the crystallized component detection layer can be estimated by comparing the peak intensity of the crystallized component detection layer with a sufficiently crystallized layer having the same film thickness. The ratio of FeS 2 having a crystal structure of the pyrite type can be estimated by comparing the XRD peak intensity of FeS 2 pyrite structure and XRD peak intensity of iron sulfide of the other structure.

最後に、上記第2の電極層204を光電変換層203上に形成して、光電変換装置の要部を完成する。詳細には、電極層202と同様の材料および作製方法を使用して、第2の電極層204を、光電変換層203上に実質的にオーミック接触するように形成して、光電変換装置の要部を形成する。   Lastly, the second electrode layer 204 is formed over the photoelectric conversion layer 203 to complete the main part of the photoelectric conversion device. Specifically, the second electrode layer 204 is formed on the photoelectric conversion layer 203 so as to be in substantially ohmic contact using the same material and manufacturing method as those of the electrode layer 202, and thus the essential elements of the photoelectric conversion device. Forming part.

図8は、本発明の第25〜32実施形態および比較例3の硫化物半導体の概略断面図である。また、以下に示す表7は、本発明の第25〜32実施形態および比較例3の化合物の種類および濃度を表す表である。   FIG. 8 is a schematic cross-sectional view of the sulfide semiconductor of the 25th to 32nd embodiments of the present invention and Comparative Example 3. Table 7 shown below is a table showing the types and concentrations of the compounds of the 25th to 32nd embodiments of the present invention and Comparative Example 3.

[表7]

Figure 0005377732
[Table 7]
Figure 0005377732

以下、図8および表7に基づいて、第25〜32実施形態のp型半導体層について説明する。   Hereinafter, based on FIG. 8 and Table 7, the p-type semiconductor layer of 25th-32nd embodiment is demonstrated.

第25〜32実施形態の硫化鉄半導体は、1.1mmの厚さを有するガラス基板221上に、スプレー熱分解法および硫化法を併用して硫化鉄層222を形成することによって、作製されている。   The iron sulfide semiconductor of the 25th to 32nd embodiments is fabricated by forming the iron sulfide layer 222 on the glass substrate 221 having a thickness of 1.1 mm by using the spray pyrolysis method and the sulfidation method together. Yes.

詳細には、例えば、純水500mlに、塩化鉄(FeCl)とチオ尿素(NH2CSNH2)とを混入して、塩化鉄(FeCl)が、0.05mol/lで、かつ、チオ尿素(NH2CSNH2)が、0.1mol/lである溶液を作成する。 Specifically, for example, 500 ml of pure water is mixed with iron chloride (FeCl 2 ) and thiourea (NH 2 CSNH 2 ), so that iron chloride (FeCl 2 ) is 0.05 mol / l and thio A solution is prepared in which urea (NH 2 CSNH 2 ) is 0.1 mol / l.

次に、作成した溶液に、表7に化合物の種類および濃度を表すドーピング元素を含む化合物をさらに溶解させ、スプレー用の溶液を作製する。ここで、溶質が溶けにくい場合には、塩酸を加えると、溶質を溶け易くすることができる。ただし、第25〜31実施形態および比較例3においては、塩酸を加えていない。   Next, a compound containing a doping element indicating the type and concentration of the compound in Table 7 is further dissolved in the prepared solution to prepare a spray solution. Here, when the solute is difficult to dissolve, the solute can be easily dissolved by adding hydrochloric acid. However, hydrochloric acid is not added in the 25th to 31st embodiments and Comparative Example 3.

次に、ガラス基板221を、ホットプレート上かつ大気下で約300℃に加熱した後、ホットプレート上に表7に詳細が述べられている上記溶液をスプレー塗布して、薄膜を形成する。尚、スプレー塗布して形成した薄膜を、XRD測定した結果、鉄の酸化物や水酸化物のピークが観測されなかった。このことから、薄膜の主成分がFeSであることを確認した。   Next, the glass substrate 221 is heated to about 300 ° C. on a hot plate and in the atmosphere, and then the solution described in detail in Table 7 is spray-coated on the hot plate to form a thin film. As a result of XRD measurement of the thin film formed by spray coating, no peak of iron oxide or hydroxide was observed. From this, it was confirmed that the main component of the thin film was FeS.

次に、硫黄蒸気雰囲気において、500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度200℃未満で加熱することによって硫黄蒸気を発生させて、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後にXRD測定を行って、FeSパイライトの単相が形成されていることを確認する。また、一実験例では、硫化鉄層22の厚さを、段差膜厚計を用いて測定したところ、700nmであった。このようにして、図8に示す硫化鉄半導体を作製する。 Next, baking is performed at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature lower than 200 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is allowed to flow as a carrier gas at a flow rate of 5 l / min. An XRD measurement is performed after the sulfuration treatment to confirm that a single phase of FeS 2 pyrite is formed. In one experimental example, the thickness of the iron sulfide layer 22 was measured using a step thickness meter, and was 700 nm. In this way, the iron sulfide semiconductor shown in FIG. 8 is produced.

表7において、導電型およびキャリア濃度は、ホール測定の結果である。ホール測定の条件は以下のとおりである。電極材料としてAlを用い、電極構造はファン・デル・ポーの方法を用いた。測定は(株)東陽テクニカ製のRESITEST8300を用い、磁場最大振幅0.6T、磁場周波数0.1Hz、室温、ドライ窒素雰囲気で行った。また、表7において、Ia族元素濃度は、第25〜28、31、32実施形態では、SIMS測定で測定し、第29および30実施形態では、オージェ電子分光測定で測定した。また、表7において、PL発光強度は、フォトルミネッセンス測定で測定した。尚、PL発光強度を、比較例3のバンド間遷移に対応したフォトルミネッセンスのピーク強度を1とした場合の相対発光強度で表した。フォトルミネッセンス測定は、励起光として出力100mWのArイオンレーザー(514.5nm波長)を用い、検出器としてInGaAs検出器を用い、室温にて測定した。尚、フォトルミネッセンス強度が弱いサンプルの場合は、液体窒素または液体ヘリウムを用いて低温で測定することが好ましい。   In Table 7, the conductivity type and carrier concentration are the results of hole measurement. The conditions for Hall measurement are as follows. Al was used as the electrode material, and the van der Pauw method was used for the electrode structure. The measurement was carried out using RESTEST 8300 manufactured by Toyo Corporation, in a magnetic field maximum amplitude of 0.6 T, a magnetic field frequency of 0.1 Hz, room temperature, and a dry nitrogen atmosphere. In Table 7, the group Ia element concentration was measured by SIMS measurement in the 25th to 28th, 28th, 31st and 32nd embodiments, and was measured by Auger electron spectroscopy measurement in the 29th and 30th embodiments. In Table 7, the PL emission intensity was measured by photoluminescence measurement. The PL emission intensity was expressed as a relative emission intensity when the peak intensity of photoluminescence corresponding to the interband transition of Comparative Example 3 was 1. Photoluminescence measurement was performed at room temperature using an Ar ion laser (514.5 nm wavelength) with an output of 100 mW as excitation light and an InGaAs detector as a detector. In the case of a sample with low photoluminescence intensity, it is preferable to measure at low temperature using liquid nitrogen or liquid helium.

表7に示すように、ドーピングを行っていない比較例3ではキャリアタイプはp型であり、キャリア濃度は、1016台であった。また、Ia族元素ドーピングを行った第25〜32実施形態の場合は、キャリアタイプは何れもp型であった。また、Ia族元素ドーピングを行った第25〜32実施形態では、何れも比較例3と比較して高いPL発光強度を示しており、欠陥密度が低減されている。このことから、硫化物半導体に、Ia族元素を含有させると、良質なp型の硫化鉄半導体を形成することができる。 As shown in Table 7, in Comparative Example 3 in which doping was not performed, the carrier type was p-type and the carrier concentration was 10 16 units. In the 25th to 32nd embodiments in which group Ia element doping was performed, the carrier type was p-type. Further, in the 25th to 32nd embodiments in which group Ia element doping was performed, the PL emission intensity was higher than that of Comparative Example 3, and the defect density was reduced. From this, when a group Ia element is contained in the sulfide semiconductor, a high-quality p-type iron sulfide semiconductor can be formed.

また、第25〜30実施形態は、Ia族元素の種類が等しい一方、Ia族元素の濃度が異なっている。第25〜30実施形態を比較すると、Na濃度が増加するにつれて、ホールキャリア濃度が増加している。ただし、第25および26実施形態では、アクセプターになると考えられるIa族元素をドーピングしているにもかかわらず、比較例3と比べてキャリア濃度が低下している。この原因は明らかではないが、Ia族元素が、Fe欠損サイトをパッシベーションしているためではないかと考えられる。すなわち、比較例3では原子欠損がアクセプターとして働いていると考えられているが、二価のFeが欠損すると2つのホールを供給できるのに対して、一価のIa族元素が欠損を埋めるとホールを1つしか供給できなくなるために、キャリア濃度が低下したのではないかと考えられる。   In the 25th to 30th embodiments, the type of the Ia group element is the same, but the concentration of the Ia group element is different. Comparing the 25th to 30th embodiments, the hole carrier concentration increases as the Na concentration increases. However, in the twenty-fifth and twenty-sixth embodiments, the carrier concentration is lower than that in Comparative Example 3 despite doping with an Ia group element that is considered to be an acceptor. The cause of this is not clear, but it is thought that the group Ia element is passivating the Fe deficient site. That is, in Comparative Example 3, it is considered that the atomic deficiency works as an acceptor, but when divalent Fe is deficient, two holes can be supplied, whereas when the monovalent Ia group element fills the deficiency It is thought that the carrier concentration is lowered because only one hole can be supplied.

また、比較例3と、第25〜30実施形態を比較すると、第25〜28実施形態に示すように、PL発光強度は、Ia族元素の増加に伴い緩やかに増加する。さらに、Ia族元素濃度が増加すると、第28〜30実施形態に示すように、PL発光強度が減少する。上記PL発光強度変化から、硫化鉄に含有させるIa族元素の数密度が、4×1015cm−3〜2×1020cm−3の範囲であると、欠陥密度の低い良質なp型半導体を獲得することができる。 Moreover, when the comparative example 3 is compared with the 25th to 30th embodiments, as shown in the 25th to 28th embodiments, the PL emission intensity gradually increases with an increase in the group Ia element. Further, when the group Ia element concentration increases, the PL emission intensity decreases as shown in the 28th to 30th embodiments. When the number density of the group Ia element contained in the iron sulfide is in the range of 4 × 10 15 cm −3 to 2 × 10 20 cm −3 due to the change in PL emission intensity, a good p-type semiconductor having a low defect density. Can be earned.

したがって、硫化鉄中に含まれるIa族元素の濃度が、4×1015cm−3〜2×1020cm−3の範囲であると、硫化鉄半導体の導電型をp型にすることができ、Ia族元素のドーピング量に応じたキャリア濃度を実現できると同時に、欠陥密度が低減された良質なp型半導体を作成することができる。 Therefore, when the concentration of the group Ia element contained in the iron sulfide is in the range of 4 × 10 15 cm −3 to 2 × 10 20 cm −3 , the conductivity type of the iron sulfide semiconductor can be made p-type. A carrier concentration corresponding to the doping amount of the group Ia element can be realized, and at the same time, a high-quality p-type semiconductor with a reduced defect density can be produced.

尚、本発明のp型半導体を使用して、ダイオードやトランジスタや半導体レーザ素子等の半導体接合素子を形成すると、その半導体接合素子のp型半導体の電子伝導性等の特性を向上させることができるので、その半導体接合素子の素子特性を格段に向上させることができる。   When a semiconductor junction element such as a diode, a transistor, or a semiconductor laser element is formed using the p-type semiconductor of the present invention, characteristics such as the electron conductivity of the p-type semiconductor of the semiconductor junction element can be improved. Therefore, the element characteristics of the semiconductor junction element can be remarkably improved.

図9は、本発明の第33〜44実施形態の光電変換装置の断面図である。また、表8は、本発明の第33〜44実施形態のスプレー溶液の種類を表す表である。   FIG. 9 is a cross-sectional view of the photoelectric conversion device according to the 33rd to 44th embodiments of the present invention. Table 8 is a table showing the types of spray solutions of the 33rd to 44th embodiments of the present invention.

[表8]

Figure 0005377732
[Table 8]
Figure 0005377732

以下、図9および表8に基づいて、実施例9〜20の光電変換装置について説明する。   Hereinafter, based on FIG. 9 and Table 8, the photoelectric conversion devices of Examples 9 to 20 will be described.

第33〜44実施形態の光電変換装置を以下のように形成する。先ず、例えば、1.1mmの膜厚を有するガラス基板241上に、500nmのPt膜を真空蒸着法によって形成する。このようにして、ガラス基板241上に、電極層242を形成する。次に、電極層242上にスプレー熱分解法および硫化法を併用することによって、FeSパイライトのpn接合を有する光電変換層243を形成する。その後、光電変換層243上に透明導電膜244を形成した後、透明導電膜244上にグリッド電極245を形成して、光電変換装置を形成する。 The photoelectric conversion devices of the 33rd to 44th embodiments are formed as follows. First, for example, a 500 nm Pt film is formed on a glass substrate 241 having a thickness of 1.1 mm by a vacuum deposition method. In this way, the electrode layer 242 is formed on the glass substrate 241. Next, a photoelectric conversion layer 243 having a pn junction of FeS 2 pyrite is formed on the electrode layer 242 by using a spray pyrolysis method and a sulfurization method in combination. Then, after forming the transparent conductive film 244 on the photoelectric conversion layer 243, the grid electrode 245 is formed on the transparent conductive film 244, and a photoelectric conversion apparatus is formed.

詳細には、p型のFeSパイライトを作製するに際し、p型用スプレー溶液として、表8に示すように、表7の第25〜32実施形態と同じものをそれぞれ用い、電極層242が積層されたガラス基板241をホットプレート上かつ大気下で約300℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。スプレー塗布した薄膜を、XRD測定して、鉄の酸化物や水酸化物のピークが観測されず、FeSであることを確認する。 In detail, when preparing p-type FeS 2 pyrite, as shown in Table 8, the same p-type spray solution as in the 25th to 32nd embodiments of Table 7 was used, and the electrode layer 242 was laminated. The formed glass substrate 241 is heated to about 300 ° C. on a hot plate and in the air, and the solution is sprayed thereon to form a thin film. XRD measurement is performed on the spray-coated thin film, and it is confirmed that the peak of iron oxide or hydroxide is not observed and that it is FeS.

次に、硫黄蒸気雰囲気において、500℃で1時間焼成する。このとき、サンプルを加熱するヒーターとは別のヒーターを用いて硫黄を温度200℃未満で加熱することによって硫黄蒸気を発生させ、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後にXRD測定を行い、FeSパイライトの単相が形成されていることをする。ここで、一実験例では、膜厚は2μmであった。 Next, baking is performed at 500 ° C. for 1 hour in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating sulfur at a temperature lower than 200 ° C. using a heater different from the heater for heating the sample, and nitrogen gas is supplied as a carrier gas at a flow rate of 5 l / min. XRD measurement is performed after the sulfuration treatment, and a single phase of FeS 2 pyrite is formed. Here, in one experimental example, the film thickness was 2 μm.

続いて、p型のFeSパイライト上にn型のFeSパイライトを作製するため、再びスプレー塗布を行う。純水500mlに、塩化鉄(FeCl)とチオ尿素(NH2CSNH2)とを混入して、塩化鉄(FeCl)が、2.5mmol/lで、かつ、チオ尿素(NH2CSNH2)が、5mmol/lである溶液を作成する。そして、作成した溶液に、表8に示したドーピング元素を含む化合物を指定の濃度でさらに溶解させ、スプレー用の溶液を作製する。尚、溶質が溶けにくい場合には、塩酸を加えると、溶質を溶け易くすることができる。第42実施形態の場合のみ、35%の塩酸0.15mlを加えることにより、水酸化ガリウム(Ga・nHO)を溶解させた。 Subsequently, in order to produce n-type FeS 2 pyrite on p-type FeS 2 pyrite, it performed again spray coating. In 500 ml of pure water, iron chloride (FeCl 2 ) and thiourea (NH 2 CSNH 2 ) are mixed, and iron chloride (FeCl 2 ) is 2.5 mmol / l and thiourea (NH 2 CSNH 2). ) Is 5 mmol / l. And the compound containing the doping element shown in Table 8 is further melt | dissolved with the designated density | concentration in the produced solution, and the solution for spraying is produced. In addition, when the solute is difficult to dissolve, the solute can be easily dissolved by adding hydrochloric acid. Only in the case of the forty-second embodiment, gallium hydroxide (Ga 2 O 3 .nH 2 O) was dissolved by adding 0.15 ml of 35% hydrochloric acid.

p型のFeSパイライトまで形成した基板を、ホットプレート上かつ大気中で約200℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。このとき、膜厚が50nmになるようにスプレー回数を調節した後、p型の場合と同様に硫黄蒸気雰囲気において500℃で焼成を行う。ここで、焼成時間を10分間とした。このようにして、電極層242上に形成されたp型半導体層247と、p型半導体層247上に形成されたn型半導体層248とからなる光電変換層243を形成する。 A substrate formed up to p-type FeS 2 pyrite is heated to about 200 ° C. on a hot plate and in the atmosphere, and the above solution is sprayed thereon to form a thin film. At this time, after adjusting the number of sprays so that the film thickness becomes 50 nm, the baking is performed at 500 ° C. in the sulfur vapor atmosphere as in the case of the p-type. Here, the firing time was 10 minutes. In this manner, the photoelectric conversion layer 243 including the p-type semiconductor layer 247 formed on the electrode layer 242 and the n-type semiconductor layer 248 formed on the p-type semiconductor layer 247 is formed.

その後、上記光電変換層243上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて、透明導電膜244を形成した後、透明導電膜244上に、櫛形の銀(Ag)をマグネトロンスパッタ法により形成して、グリッド電極245を形成する。このようにして、図9に示す光電変換装置を形成する。   Thereafter, 700 nm of n-type gallium-doped zinc oxide (ZnO: Ga) is deposited on the photoelectric conversion layer 243 by magnetron sputtering to form a transparent conductive film 244. Silver (Ag) is formed by magnetron sputtering to form the grid electrode 245. In this way, the photoelectric conversion device shown in FIG. 9 is formed.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で、光電変換効率を測定した。表8に、光電変換効率の測定結果を示している。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion efficiency was measured under the conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2. did. Table 8 shows the measurement results of photoelectric conversion efficiency.

表8に示すように、第33〜44実施形態のすべての光電変換装置が整流性を示し、各光電変換装置の変換効率が、2%を越える高い値になった。このことから、p型半導体として、本発明の硫化鉄半導体を使用すると、良好なpn接合を構成することができる。   As shown in Table 8, all the photoelectric conversion devices of the 33rd to 44th embodiments exhibited rectifying properties, and the conversion efficiency of each photoelectric conversion device was a high value exceeding 2%. For this reason, when the iron sulfide semiconductor of the present invention is used as the p-type semiconductor, a good pn junction can be formed.

また、p型半導体層247の作製条件が同一の第36および41〜44実施形態を比較すると、n型半導体層248のドーパントとしてAl、Ga、および、Inを含んでいない第41,42実施形態の光電変換効率が、n型半導体層48のドーパントとしてAl、Ga、Inのうちの少なくとも一つの元素を含んでいる第36,43,44実施形態の光電変換効率よりも小さくなっている。このことから、n型半導体層248がドーパントとしてAl、Ga、Inのうち少なくとも一つの元素を含むと、光電変換効率を向上させることができる。   Further, when the thirty-sixth and forty-first to forty-fourth embodiments having the same manufacturing conditions for the p-type semiconductor layer 247 are compared, the forty-first and forty-second embodiments do not contain Al, Ga, and In as dopants for the n-type semiconductor layer 248. The photoelectric conversion efficiency of the n-type semiconductor layer 48 is lower than the photoelectric conversion efficiency of the thirty-sixth, thirty-fourth, and fourty-fourth embodiments containing at least one element of Al, Ga, and In as the dopant of the n-type semiconductor layer 48. Therefore, when the n-type semiconductor layer 248 contains at least one element of Al, Ga, and In as a dopant, the photoelectric conversion efficiency can be improved.

尚、第33〜44実施形態では、本発明のp型半導体と、硫化鉄を含むn型半導体とからなるpn接合を用いて光電変換素子を作製したが、本発明のp型半導体と、硫化鉄を含むn型半導体とからなるpn接合構造を用いて、ダイオードや、トランジスタ(pnpトランジスタ、npnトランジスタ、pnipトランジスタ)や、スイッチ(pnpmスイッチ、pnpnスイッチ)等のpn接合素子を作製しても良いことは勿論である。本発明のp型半導体と、硫化鉄を含むn型半導体とからなるpn接合を用いてpn接合素子を作製すると、そのpn接合素子の整流特性を格段に向上させることができて、pn接合素子の素子特定を格段に向上させることができる。   In the 33rd to 44th embodiments, the photoelectric conversion element is manufactured using a pn junction including the p-type semiconductor of the present invention and an n-type semiconductor containing iron sulfide. Even if a pn junction structure made of an n-type semiconductor containing iron is used to produce a pn junction element such as a diode, a transistor (pnp transistor, npn transistor, pnip transistor), or a switch (pnpm switch, pnpn switch). Of course it is good. When a pn junction element is manufactured using a pn junction composed of the p-type semiconductor of the present invention and an n-type semiconductor containing iron sulfide, the rectifying characteristics of the pn junction element can be remarkably improved. It is possible to significantly improve the element identification.

図10は、本発明の第45〜50実施形態の光電変換装置の断面図である。また、表9は、本発明の第45〜50実施形態のスプレー溶液の種類を表す表である。   FIG. 10 is a cross-sectional view of the photoelectric conversion device according to the 45th to 50th embodiments of the present invention. Table 9 is a table showing the types of spray solutions of the 45th to 50th embodiments of the present invention.

[表9]

Figure 0005377732
[Table 9]
Figure 0005377732

以下、図10および表9に基づいて、第45〜50実施形態の光電変換装置について説明する。   Hereinafter, based on FIG. 10 and Table 9, the photoelectric conversion apparatus of 45th-50th embodiment is demonstrated.

第45〜50実施形態の光電変換装置を以下のように形成する。先ず、例えば、1.1mmの膜厚を有するガラス基板261上に、500nmのPt膜を真空蒸着法によって形成することによって、電極層262を形成する。次に、電極層262上にスプレー熱分解法および硫化法を併用することによって、FeSパイライトのppn接合を有する光電変換層263を形成する。その後、光電変換層263上に透明導電膜264を形成した後、透明導電膜264上にグリッド電極265を形成して、光電変換装置を形成する。光電変換層263以外の部分については、第34実施形態と同様である。 The photoelectric conversion devices of the 45th to 50th embodiments are formed as follows. First, for example, an electrode layer 262 is formed by forming a Pt film of 500 nm on a glass substrate 261 having a thickness of 1.1 mm by a vacuum deposition method. Next, the photoelectric conversion layer 263 having a p + pn junction of FeS 2 pyrite is formed on the electrode layer 262 by using a spray pyrolysis method and a sulfurization method in combination. Then, after forming the transparent conductive film 264 on the photoelectric conversion layer 263, the grid electrode 265 is formed on the transparent conductive film 264, and a photoelectric conversion apparatus is formed. About parts other than the photoelectric converting layer 263, it is the same as that of 34th Embodiment.

光電変換層263の形成方法の詳細としては、以下のとおりである。p型のFeSパイライトを作製するに際し、p型用スプレー溶液として、表9に示すように、表8の第27〜32実施形態と同じ溶液を純水で20倍に希釈した溶液をそれぞれ用い、電極層262が積層されたガラス基板261をホットプレート上かつ大気下で約300℃に加熱して、その上に上記溶液をスプレー塗布して薄膜を形成する。スプレー塗布した薄膜を、XRD測定して、鉄の酸化物や水酸化物のピークが観測されないことを確かめて、FeSであることを確認する。 Details of the method for forming the photoelectric conversion layer 263 are as follows. When preparing p + type FeS 2 pyrite, as a p + type spray solution, as shown in Table 9, a solution obtained by diluting the same solution as in the twenty-seventh to thirty-second embodiments in Table 8 20 times with pure water was used. Each is used, and the glass substrate 261 on which the electrode layer 262 is laminated is heated to about 300 ° C. on a hot plate and in the atmosphere, and the solution is sprayed thereon to form a thin film. The spray-coated thin film is subjected to XRD measurement to confirm that no iron oxide or hydroxide peak is observed, and to confirm that it is FeS.

次に、硫黄蒸気雰囲気中で、500℃で20分間焼成する。このとき、サンプルを、加熱するヒーターとは別のヒーターを用いて硫黄を温度200℃未満で加熱することによって硫黄蒸気を発生させ、キャリアガスとして窒素ガスを5l/minの流量で流す。上記硫化処理後にXRD測定を行い、FeSパイライトの単相が形成されていることを確認する。ここで、一実験例は、膜厚は70nmであった。 Next, baking is performed at 500 ° C. for 20 minutes in a sulfur vapor atmosphere. At this time, sulfur vapor is generated by heating the sample at a temperature lower than 200 ° C. using a heater different from the heater for heating, and nitrogen gas is flowed at a flow rate of 5 l / min as a carrier gas. XRD measurement is performed after the sulfurization treatment to confirm that a single phase of FeS 2 pyrite is formed. Here, in one experimental example, the film thickness was 70 nm.

続いて、p型のFeSパイライト上に、p型およびn型のFeSパイライトを第34実施形態と同様に順次作製する。このようにして、電極層262上に形成されたp型半導体層266と、p型半導体層266上に形成されたp型半導体層267と、p型半導体層267上に形成されたn型半導体層268とからなる光電変換層263を形成する。 Then, on the p + -type FeS 2 pyrite, sequentially produce FeS 2 pyrite p-type and n-type like the 34th embodiment. In this manner, the p + type semiconductor layer 266 formed over the electrode layer 262, the p type semiconductor layer 267 formed over the p + type semiconductor layer 266, and the n formed over the p type semiconductor layer 267. A photoelectric conversion layer 263 including the type semiconductor layer 268 is formed.

その後、上記光電変換層263上に、マグネトロンスパッタ法によりn型のガリウムドープ酸化亜鉛(ZnO:Ga)を700nm堆積させて、透明導電膜264を形成した後、透明導電膜264上に、櫛形の銀(Ag)をマグネトロンスパッタ法により形成して、グリッド電極265を形成する。このようにして、図10に示す光電変換装置を形成する。   Thereafter, 700 nm of n-type gallium-doped zinc oxide (ZnO: Ga) is deposited on the photoelectric conversion layer 263 by magnetron sputtering to form a transparent conductive film 264. Silver (Ag) is formed by magnetron sputtering to form the grid electrode 265. In this way, the photoelectric conversion device shown in FIG. 10 is formed.

本発明者は、このようにして作製した光電変換装置の光電変換効率を調査した。具体的には、このようにして作製した光電変換装置に、AM1.5(100mW/cm)の光を照射し、セル温度25℃、セル面積1cmの条件下で光電変換効率を測定した。表9に、光電変換効率の測定結果を示す。 This inventor investigated the photoelectric conversion efficiency of the photoelectric conversion apparatus produced in this way. Specifically, the photoelectric conversion device thus manufactured was irradiated with AM 1.5 (100 mW / cm 2 ) light, and the photoelectric conversion efficiency was measured under the conditions of a cell temperature of 25 ° C. and a cell area of 1 cm 2 . . Table 9 shows the measurement results of photoelectric conversion efficiency.

また、このようにして作製した光電変換装置に対してSIMSによるIa族元素濃度の深さ方向分析を行った。この結果、p型半導体層およびp型化合物半導体層中のIa族元素濃度が、表7に示した各半導体層単独で評価した場合と、略同等の値を示すことを確認した。 Moreover, the depth direction analysis of the Ia group element density | concentration by SIMS was performed with respect to the photoelectric conversion apparatus produced in this way. As a result, it was confirmed that the group Ia element concentration in the p + type semiconductor layer and the p type compound semiconductor layer showed substantially the same value as the case where each semiconductor layer shown in Table 7 was evaluated alone.

表9に示すように、第45〜50実施形態の光電変換装置の全てが整流性を示し、各光電変換装置の変換効率が、3%を越える高い値になった。このことから、p型および/またはp型半導体として、本発明の硫化鉄半導体を使用すると、良好なppn接合を、構成することができる。 As shown in Table 9, all of the photoelectric conversion devices of the 45th to 50th embodiments exhibited rectifying properties, and the conversion efficiency of each photoelectric conversion device was a high value exceeding 3%. From this, when the iron sulfide semiconductor of the present invention is used as the p-type and / or p + -type semiconductor, a good p + pn junction can be formed.

また、第34実施形態のpn接合を有する光電変換装置は、p型とp型のIa族元素濃度が等しい場合のppn接合とみなすことができることから、第34実施形態と、第45〜50実施形態を合わせて比較した。そして、第34実施形態と、第45実施形態との比較から、p型半導体層が、p型半導体層より多くIa族元素濃度を含むと、高い光電変換効率が得られることが示された。また、p型半導体層中のIa族元素濃度が増加すると、光電変換効率は増加する。また、p型半導体層中のIa族元素濃度が、p型半導体層の20倍となる第46実施形態の場合に特に急激に増加している。したがって、p型半導体層中のIa族元素濃度を、p型化合物半導体層中のIa族元素濃度の20倍以上にすると、特に高い光電変換効率を獲得することができる。 The photoelectric conversion device having a pn junction of the 34th embodiment, because it can be regarded as a p + pn junction when p + -type and p-type Ia group element concentration is equal, a 34th embodiment, the 45th ~ 50 embodiments were compared together. The comparison between the thirty-fourth embodiment and the forty-fifth embodiment shows that high photoelectric conversion efficiency can be obtained when the p + type semiconductor layer contains more group Ia element concentration than the p type semiconductor layer. . Further, when the concentration of the group Ia element in the p + type semiconductor layer increases, the photoelectric conversion efficiency increases. In addition, the concentration of the group Ia element in the p + type semiconductor layer increases particularly rapidly in the case of the 46th embodiment in which the concentration is 20 times that of the p type semiconductor layer. Therefore, when the Ia group element concentration in the p + type semiconductor layer is 20 times or more the Ia group element concentration in the p type compound semiconductor layer, particularly high photoelectric conversion efficiency can be obtained.

本発明の一実施形態の光電変換装置の模式断面図である。It is a schematic cross section of the photoelectric conversion apparatus of one Embodiment of this invention. 本発明の一実施形態の光電変換装置の模式断面図である。It is a schematic cross section of the photoelectric conversion apparatus of one Embodiment of this invention. 本発明の一実施形態の半導体の模式断面図である。It is a schematic cross section of the semiconductor of one Embodiment of this invention. 本発明の一実施形態の光電変換装置の模式断面図である。It is a schematic cross section of the photoelectric conversion apparatus of one Embodiment of this invention. 本発明の一実施形態の光電変換装置の模式断面図である。It is a schematic cross section of the photoelectric conversion apparatus of one Embodiment of this invention. 本発明の一実施形態の半導体の模式断面図である。It is a schematic cross section of the semiconductor of one Embodiment of this invention. 本発明の一実施形態の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of one Embodiment of this invention. 本発明の一実施形態の半導体の模式断面図である。It is a schematic cross section of the semiconductor of one Embodiment of this invention. 本発明の一実施形態の光電変換装置の模式断面図である。It is a schematic cross section of the photoelectric conversion apparatus of one Embodiment of this invention. 本発明の一実施形態の光電変換装置の模式断面図である。It is a schematic cross section of the photoelectric conversion apparatus of one Embodiment of this invention.

1 基板
2 第1電極層
3 光電変換層
4 第2電極層
21,31 ガラス基板
22 電極層
23 光電変換層
24 透明導電膜
25 グリッド電極
27 p型半導体層
28 n型半導体層
32 硫化鉄層
101 基板
102 第1電極層
103 光電変換層
104 第2電極層
121,131 ガラス基板
122 電極層
123 光電変換層
124 透明導電膜
125 グリッド電極
127 p型半導体層
128 n型半導体層
132 硫化鉄層
201 基板
202 第1電極層
203 光電変換層
204 第2電極層
221,241,261 ガラス基板
222 硫化鉄層
242,262 電極層
243,263 光電変換層
244,264 透明導電膜
245,265 グリッド電極
247,267 p型半導体層
248,268 n型半導体層
266 p型半導体層
DESCRIPTION OF SYMBOLS 1 Substrate 2 1st electrode layer 3 Photoelectric conversion layer 4 2nd electrode layer 21,31 Glass substrate 22 Electrode layer 23 Photoelectric conversion layer 24 Transparent conductive film 25 Grid electrode 27 P-type semiconductor layer 28 N-type semiconductor layer 32 Iron sulfide layer 101 Substrate 102 First electrode layer 103 Photoelectric conversion layer 104 Second electrode layer 121,131 Glass substrate 122 Electrode layer 123 Photoelectric conversion layer 124 Transparent conductive film 125 Grid electrode 127 P-type semiconductor layer 128 N-type semiconductor layer 132 Iron sulfide layer 201 Substrate 202 First electrode layer 203 Photoelectric conversion layer 204 Second electrode layer 221, 241, 261 Glass substrate 222 Iron sulfide layer 242, 262 Electrode layer 243, 263 Photoelectric conversion layer 244, 264 Transparent conductive film 245, 265 Grid electrode 247, 267 p-type semiconductor layers 248, 268 n-type semiconductor layers 266 p + -type semiconductor layers

Claims (11)

硫化鉄とIa族元素とを含み、
上記Ia族元素は、Li、K、および、4×1015cm−3以上かつ2×1020cm−3以下の数密度のNaのうちの少なくとも一つであることを特徴とするp型半導体。
Including iron sulfide and group Ia elements,
The p-type semiconductor is characterized in that the group Ia element is at least one of Li, K, and Na having a number density of 4 × 10 15 cm −3 or more and 2 × 10 20 cm −3 or less. .
請求項1に記載のp型半導体において、
上記硫化鉄は、パイライト型の結晶構造を有するFeSを有していることを特徴とするp型半導体。
The p-type semiconductor according to claim 1,
The p-type semiconductor, wherein the iron sulfide has FeS 2 having a pyrite type crystal structure.
請求項1または2に記載のp型半導体を含むことを特徴とする半導体接合素子。   A semiconductor junction element comprising the p-type semiconductor according to claim 1. 請求項1または2に記載のp型半導体と、硫化鉄を含むn型半導体とからなるpn接合を有していることを特徴とするpn接合素子。   A pn junction element comprising a pn junction comprising the p-type semiconductor according to claim 1 and an n-type semiconductor containing iron sulfide. 請求項4に記載のpn接合素子において、
上記n型半導体は、Co、NiおよびMnのうちの少なくとも一つを含んでいることを特徴とするpn接合素子。
The pn junction element according to claim 4, wherein
The n-type semiconductor includes at least one of Co, Ni, and Mn.
請求項4に記載のpn接合素子において、
上記n型半導体は、Al、GaおよびInのうちの少なくとも一つを含んでいることを特徴とするpn接合素子。
The pn junction element according to claim 4, wherein
The n-type semiconductor includes at least one of Al, Ga, and In.
請求項4に記載のpn接合素子において、
上記n型半導体は、パイライト型の結晶構造を有するFeSを含んでいることを特徴とするpn接合素子。
The pn junction element according to claim 4, wherein
The pn junction element, wherein the n-type semiconductor contains FeS 2 having a pyrite type crystal structure.
請求項4に記載のpn接合素子と、
上記pn接合素子のp型半導体における上記Ia族元素の数密度よりも高いIa族元素の数密度を有するp型半導体層と
を備えることを特徴とするppn接合素子。
The pn junction element according to claim 4,
A p + pn junction element comprising: a p + type semiconductor layer having a number density of a group Ia element higher than a number density of the group Ia element in the p type semiconductor of the pn junction element.
請求項8に記載のppn接合素子において、
上記p型半導体層におけるIa族元素の数密度は、上記p型半導体におけるIa族元素の数密度の20倍以上であることを特徴とするppn接合素子。
The p + pn junction element according to claim 8,
The p + -type number density of Ia group element in the semiconductor layer, p + pn junction elements, characterized in that at least 20 times the number density of the Ia group elements in the p-type semiconductor.
請求項3に記載の半導体接合素子、請求項4に記載のpn接合素子、および、請求項8に記載のppn接合素子のうちの少なくとも一つを備えていることを特徴とする光電変換装置。 A photoelectric conversion device comprising at least one of the semiconductor junction device according to claim 3, the pn junction device according to claim 4, and the p + pn junction device according to claim 8. apparatus. 硫化鉄と、
上記硫化鉄に含有された禁制帯制御元素と
を備え、
上記禁制帯制御元素は、上記硫化鉄中の上記禁制帯制御元素の数密度に基づいて上記硫化鉄の禁制帯を制御可能な性質を有し、
Ia族元素を含むことを特徴とする半導体。
Iron sulfide,
Forbidden band control element contained in the iron sulfide,
The forbidden band control element has a property capable of controlling the forbidden band of the iron sulfide based on the number density of the forbidden band control element in the iron sulfide,
A semiconductor comprising a group Ia element.
JP2012203416A 2012-09-14 2012-09-14 Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device Expired - Fee Related JP5377732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012203416A JP5377732B2 (en) 2012-09-14 2012-09-14 Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012203416A JP5377732B2 (en) 2012-09-14 2012-09-14 Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006209716A Division JP5139652B2 (en) 2006-01-16 2006-08-01 Semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device

Publications (2)

Publication Number Publication Date
JP2013016848A JP2013016848A (en) 2013-01-24
JP5377732B2 true JP5377732B2 (en) 2013-12-25

Family

ID=47689135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012203416A Expired - Fee Related JP5377732B2 (en) 2012-09-14 2012-09-14 Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP5377732B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7218956B2 (en) * 2021-06-17 2023-02-07 株式会社アポロプロジェクト Concentrator photovoltaic system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1265922A (en) * 1984-07-27 1990-02-20 Helmut Tributsch Photoactive pyrite layer and process for making and using same
JPH08199333A (en) * 1995-01-27 1996-08-06 Honda Motor Co Ltd Production of iron sulfide thin film
EP0954033A1 (en) * 1998-04-29 1999-11-03 Nunzio Dr. La Vecchia Semiconductor device, in particular a solar cell, having a layer of pyrite and method of manufacturing the same
JP2005301388A (en) * 2004-04-07 2005-10-27 Renesas Technology Corp Semiconductor integrated circuit
JP2005310821A (en) * 2004-04-16 2005-11-04 Ebara Corp Photoelectric conversion element
JP4562467B2 (en) * 2004-09-10 2010-10-13 ペクセル・テクノロジーズ株式会社 Viscous dispersion containing semiconductor nanoparticles
JP2007335625A (en) * 2006-06-15 2007-12-27 Matsushita Electric Ind Co Ltd Solar cell

Also Published As

Publication number Publication date
JP2013016848A (en) 2013-01-24

Similar Documents

Publication Publication Date Title
US8093684B2 (en) Iron sulfide semiconductor doped with Mg or Zn, junction devices and photoelectric converter comprising same
Chantana et al. Impact of Urbach energy on open-circuit voltage deficit of thin-film solar cells
Nguyen et al. Cu 2 ZnSnS 4 thin film solar cells with 5.8% conversion efficiency obtained by a facile spray pyrolysis technique
TWI455333B (en) Solar cell
Kim et al. Enhancement of efficiency in graphene/porous silicon solar cells by co-doping graphene with gold nanoparticles and bis (trifluoromethanesulfonyl)-amide
Ravikumar et al. Effect of thickness of SnO2: F over layer on certain physical properties of ZnO: Al thin films for opto-electronic applications
Gunavathy et al. A review on growth optimization of spray pyrolyzed Cu2ZnSnS4 chalcogenide absorber thin film
Ríos-Saldaña et al. Improvement of the conversion efficiency of as-deposited Bi2S3/PbS solar cells using a CeO2 buffer layer
Zhao et al. Effect of sodium doping on crystal growth and band matching of the heterojunction in flexible CZTS solar cells
JP5826094B2 (en) P-type semiconductor material and method for manufacturing photoelectric conversion device
Mansour et al. Structural, Morphological, and optical characterization of MoO 3 thin films and MoO 3/p-Si based diode
Lee et al. Fabrication of high transmittance and low sheet resistance dual ion doped tin oxide films and their application in dye-sensitized solar cells
Zebarjad et al. Electrodeposition of nanostructured FeS2 films: The effect of Sn concentrations on the optoelectronic performance
JP5377732B2 (en) Semiconductor, p-type semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device
Maldonado et al. Chemically sprayed ZnO:(F, Zr) thin films: effect of starting solution ageing time and substrate temperature on the physical properties
JP5139652B2 (en) Semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device
Akçay Effect of fluorine doping concentration on efficiency of ZnO/p-Si heterojunction solar cells fabricated by spray pyrolysis
JP5497863B2 (en) Semiconductor, semiconductor junction element, pn junction element, and photoelectric conversion device
Yan et al. Effect of boron doping on the rectification effect and photovoltaic performance of CdS/Si heterostructure based on Si nanoporous pillar array
US20120067422A1 (en) Photovoltaic device with a metal sulfide oxide window layer
JP2013229572A (en) Photoelectric element
JP4938314B2 (en) Photoelectric conversion device and method of manufacturing semiconductor junction element
Attanayake et al. Spray Angle Dependence for the Growth of Terrace-truncated Nanocone Structure of Gallium-doped Zinc Oxide by Advanced Spray Pyrolysis Deposition Technique
Aktas Investigation and comparison of optical properties of CdO and CdGaO transparent conductive metal oxide thin films
Rattanachan et al. Boron doping effects on the structural and optical properties of sol-gel transparent ZnO films

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees